JP2014513444A - 発光ダイオードおよびその形成方法 - Google Patents

Abstract

発光素子は、ｎ形ＩＩＩ−Ｖ族半導体を有する第１層と、この第１層に隣接し、電子及び正孔の再結合時に光を発生する活性材料を含む第２層と、を備える。活性材料は、場合によっては、約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２の密度の１つ以上のＶピットを有する。発光素子は、第２層に隣接し、ｐ形ＩＩＩ−Ｖ族半導体を含む第３層を含む。

Description

相互参照

本出願は、２０１１年９月２９日に出願された米国特許出願第１３／２４９、１４６号に対する優先権を主張する。同文献は全体が本明細書において参照により援用されている。

照明用途には通例、白熱電球又はガス入り電球を用いる。このような電球は通例、長い動作寿命を有しておらず、それ故、頻繁な交換を必要とする。蛍光又はネオン管等のガス入り管は、より長い寿命を有するが、高い電圧を用いて動作し、比較的高価である。更に、電球及びガス入り管は双方とも相当量のエネルギーを消費する。

発光ダイオード（ＬＥＤ）とは、ＬＥＤの活性層に電位を印加したときに光を放射する素子である。ＬＥＤは通例、ｐ−ｎ接合を作り出すために不純物をドープされた半導体材料のチップを含む。電流がｐ側（すなわちアノード）から、ｎ側（すなわちカソード）へ流れる。電荷担体−電子及び正孔−が、異なる電圧を有する電極からｐ−ｎ接合内へ流れる。電子が正孔に出会うと、１個以上の光子の形のエネルギー（ｈｖ）の放射放出を生じ得る過程で電子は正孔と再結合する。光子、すなわち光はＬＥＤの外部へ透過され、例えば、照明用途及びエレクトロニクス用途等の種々の用途で使用するために利用される。

ＬＥＤは、白熱電球又はガス入り電球とは対照的に、比較的安価であり、低い電圧で動作し、長い動作寿命を有する。加えて、ＬＥＤは消費電力が比較的少なく、コンパクトである。これらの特性はＬＥＤを特に望ましく、多くの用途にとって適切なものとする。

ＬＥＤの利点にもかかわらず、このような素子に付随する制限が存在する。このような制限には、ＬＥＤの効率を制限し得る材料的制限、ＬＥＤによって発生される光の素子外部への透過を制限し得る構造的制限、及び高いプロセスコストにつながり得る製造上の制限などがある。したがって、ＬＥＤ、及びＬＥＤの製造方法を改良する必要がある。

本発明の一態様では、発光ダイオード等の発光素子が提供される。一実施形態では、発光ダイオードは、ｎ形ＩＩＩ−Ｖ族半導体を含む第１層と、この第１層に隣接し、電子及び正孔の再結合時に光を発生する活性材料を含む第２層と、を含む。第３層は、第２層に隣接し、ｐ形ＩＩＩ−Ｖ族半導体を含む。第１層及び第３層のうちの一方に、シリコン基板が隣接する。活性材料は、活性層と第３層との間の界面において１つ以上の開口部を有する１つ以上のＶピットを含む。Ｖピットは約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２の密度を有する。状況によっては、密度は表面密度である。

別の実施形態では、発光ダイオードは、ｎ形ＩＩＩ−Ｖ族半導体を有する第１層と、この第１層に隣接し、電子及び正孔の再結合時に光を発生する活性材料を含む第２層と、を含む。第２層は約５％〜３０％のカバレッジの１つ以上のＶピットを含む。第２層に隣接して第３層が配置される。第３層はｐ形ＩＩＩ−Ｖ族半導体を含む。

別の実施形態では、発光ダイオードは、ｎ形窒化ガリウム（ＧａＮ）層と、ｐ形ＧａＮ層と、ｎ形ＧａＮ層とｐ形ＧａＮ層との間の活性層と、を含む。活性層は、活性層とｎ形ＧａＮ層又はｐ形ＧａＮ層との間の界面において１つ以上の開口部を有する１つ以上のＶピットを含む。１つ以上の開口部は界面における面積の約５％〜３０％を消費する。界面は、ｎ形ＧａＮ層又はｐ形ＧａＮ層に隣接する活性層の表面であってよい。

本発明の別の態様では、ＬＥＤ等の発光素子用の活性層が提供される。一実施形態では、発光ダイオード用の活性層は、約５００ナノメートル未満の厚さ、及び約５％〜３０％のカバレッジの１つ以上のＶピットを有する発光材料を含む。

別の実施形態では、発光ダイオード用の活性層は、約５００ナノメートル未満の厚さを有する発光材料、及び活性層の表面において１つ以上の開口部を有する１つ以上のＶピットを含む。１つ以上のＶピットは約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２の密度を有する。

本発明の別の態様では、ＬＥＤ等の発光素子の形成方法が提供される。一実施形態では、発光ダイオードの形成方法は、活性層に隣接するｎ形又はｐ形ＩＩＩ−Ｖ族半導体層を形成する工程を含む。活性層は、活性層内に１つ以上のＶピットを発生するように選択される１つ以上の成長条件で基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することによって形成される。１つ以上のＶピットは、活性層の表面において約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２の密度で１つ以上の開口部を有して形成される。

別の実施形態では、発光ダイオードの形成方法は、約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２の密度の１つ以上のＶピットを有する活性層を形成するために、反応チャンバ（又は反応チャンバが複数の反応空間を含む場合には、反応空間）内で基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することによって活性層を形成する工程を含み、活性層の形成の間、ｉ）基板の温度は約７５０℃〜８５０℃であり、かつ／又はｉｉ）反応チャンバ内への水素（Ｈ_２）の流量は約２０リットル／分以下である。

別の実施形態では、発光ダイオードの形成方法が、反応チャンバ内に基板を提供する工程と、反応チャンバ内へＩＩＩ族前駆体及びＶ族前駆体を誘導することによって、基板に隣接する量子井戸層を形成する工程と、を含む。井戸層は約７５０℃〜７９０℃の成長温度で形成される。次に、反応チャンバ内へＩＩＩ族前駆体及びＶ族前駆体を誘導することによって、井戸層に隣接するバリア層が形成される。バリア層は約７９０℃〜８５０℃の成長温度で形成される。量子井戸層はアクセプタ材料によって形成される、又は代替的に、バリア層はドナー材料によって形成される。

別の実施形態では、発光ダイオードの形成方法は、反応チャンバ内に基板を提供する工程を含む。基板は約７５０℃〜７９０℃の第１温度で加熱される。次に、反応チャンバ内へＩＩＩ族前駆体及びＶ族前駆体を誘導することによって井戸層が形成される。井戸層は第１キャリアガス流量で形成される。次に、基板は約７９０℃〜８５０℃の温度で加熱される。次に、反応チャンバ内へＩＩＩ族前駆体及びＶ族前駆体を誘導することによって、井戸層に隣接するバリア層が形成される。バリア層は第２キャリアガス流量で形成される。状況によっては、第１キャリアガス流量の方が第２キャリアガス流量よりも小さい。

本発明の別の態様では、ＬＥＤ等の発光素子の形成システムが提供される。一実施形態では、発光素子の形成システムは、基板を保持するための反応チャンバと、反応チャンバと流体連通したポンプシステムと、を含む。ポンプシステムは、反応チャンバをパージ又は排気するように構成される。システムは、活性層の形成方法を実装する機械可読コードを実行するためのプロセッサを有するコンピュータシステムを含む。本方法は、約５％〜３０％のカバレッジの１つ以上のＶピットを有する活性層を形成するために、反応チャンバ内で基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することによって活性層を形成する工程を含む。活性層の形成の間、ｉ）基板の温度は約７５０℃〜８５０℃であり、かつ／又はｉｉ）反応チャンバ内への水素（Ｈ_２）の流量は約２０リットル／分以下である。

以下の詳細な説明より、当業者には本開示の追加の態様及び利点が容易に明らかになろう。詳細な説明では、本開示の例示的な実施形態のみが示され、説明されている。理解されるように、本開示は他の異なる実施形態が可能であり、そのいくつかの細部は、すべて本開示から逸脱することなく、種々の明らかな点で修正が可能である。したがって、図面及び説明は本質的に例示的なものと見なされるべきであり、限定的なものと見なされるべきではない。

本明細書において言及されている刊行物、特許、及び特許出願は、個々の刊行物、特許、又は特許出願が、参照により援用されると明確に個々に示された場合と同程度に、本明細書において参照により援用される。

本発明の原理が利用される例示的な実施形態を示す以下の詳細な説明、及び添付の図面を参照することによって、本発明の特徴及び利点のより良い理解を得ることができる。

発光ダイオードの模式図である。

一実施形態によるシリコン基板の上のｎ形ＩＩＩ−Ｖ族半導体層の模式図である。

一実施形態によるＩＩＩ−Ｖ族半導体層の上に形成される活性層の模式図である。

一実施形態による複数のＶピットを有する活性層（又は活性領域）の上面の模式図である。

一実施形態による発光素子のための量子井戸活性層の形成方法である。

一実施形態による発光素子の形成システムを模式図である。

活性層の上面の原子間力顕微鏡法（ＡＦＭ）顕微鏡写真である。

本明細書には本発明の種々の実施形態が示され、説明されているが、このような実施形態は例としてのみ提供されていることは当業者には明らかであろう。当業者は、本発明から逸脱することなく、数多くの変形、変更、及び置換に想到しよう。本発明を実施する際には、本明細書に記載されている本発明の実施形態の種々の代替物が用いられてよいことを理解されたい。

本明細書において使用するとき、用語「発光素子」は、素子の発光領域（又は「活性層」）内における電子及び正孔の再結合時に光を発生するように構成される素子を指す。場合によっては、発光素子は、電気エネルギーを光に変換する固体素子である。発光ダイオード（「ＬＥＤ」）は発光素子である。異なる材料で作られ、異なる構造を有し、様々な仕方で動作する多くの異なるＬＥＤ素子構造が存在する。或るＬＥＤはレーザ光を放射し、他のものは非単色光を発生する。或るＬＥＤは特定の用途における性能に合わせて最適化されている。ＬＥＤは、窒化インジウムガリウムを有する多重量子井戸（ＭＱＷ：Multi Quantum Well）活性層を含む、いわゆる青色ＬＥＤであってよい。青色ＬＥＤは、３８アンペア毎平方センチメートル以上の平均電流密度を有しつつ約４４０ナノメートルから５００ナノメートルの範囲の波長を有する非単色光を放射し得る。放射される青色光の一部を吸収する蛍光体コーティングが提供されてよい。蛍光体が今度は蛍光を発して他の波長の光を放射するため、ＬＥＤ素子全体が放射する光はより広範囲の波長を有する。

本明細書において使用するとき、用語「層」は、基板上の原子又は分子の層を指す。場合によっては、層はエピタキシャル層又は複数のエピタキシャル層群（又はサブレイヤー）を含む。層は膜又は薄膜を含んでもよい。状況によっては、層は、例えば、光を発生する（又は放射する）活性層等の、所定の素子機能を果たす素子（例えば、発光ダイオード）構造構成要素である。一般的に、層は、約１単原子単層（ＭＬ：monolayer）から数十単層、数百単層、数千単層、数百万単層、数十億単層、数兆単層、又はそれ以上の厚さを有する。一例では、層は、１単原子単層よりも大きい厚さを有する多層構造である。加えて、層は複数の材料層を含んでよい。一例では、多重量子井戸活性層が複数の井戸及びバリア層を含む。

本明細書で使用するとき、用語「カバレッジ」は、化学種によって覆われる又は占有される表面又は界面の、表面の全面積に対する割合を指す。例えば、化学種についての１０％のカバレッジとは、表面の１０％がその化学種によって覆われることを示す。状況によっては、カバレッジは単層（ＭＬ）によって表され、１ＭＬは特定の化学種による表面の完全飽和に相当する。例えば、０．１ＭＬのピットカバレッジは、表面の１０％がピット（又は孔）の開口部によって占有されることを示す。カバレッジはこのような開口部（又は孔）の表面カバレッジを指す。一例では、約５％〜３０％の開口部を有する表面又は界面の場合、表面又は界面の面積の約５％〜３０％が開口部によって消費される。このような場合には、開口部は、半導体材料（ただし、それに限定されるわけではない）を含む材料によって充填されることができる。

本明細書で使用するとき、用語「活性領域」（又は「活性層」）は、発光ダイオード（ＬＥＤ）の、光を発生する発光領域を指す。活性層は、例えば、活性層の間に印加される電位を用いて、電子及び正孔の再結合時に光を発生する活性材料を含む。活性層は１層又は複数の層（又はサブレイヤー）を含んでよい。場合によっては、活性層は、１つ以上のバリア層（又は、例えばＧａＮ等の、クラッド層）並びに１つ以上の量子井戸（「井戸」）層（例えばＩｎＧａＮ等）を含む。一例では、活性層は多重量子井戸を含む。この場合、活性層は多重量子井戸（「ＭＱＷ」）活性層と呼ばれてよい。

本明細書で使用するとき、用語「ドープされた」は、化学的にドープされた構造又は層を指す。層はｎ形化学ドーパントをドープされるか（同様に、本明細書においては、「ｎドープされた」）又はｐ形化学ドーパントをドープされてよい（同様に、本明細書においては、「ｐドープされた」）。場合によっては、層は、アンドープであるか又は意図的にドープされていない（同様に、本明細書においては、「ｕドープの」又は「ｕ型」）。一例では、ｕ−ＧａＮ（又はｕ型ＧａＮ）層とは、アンドープ又は意図的にドープされていないＧａＮを含む。

本明細書で使用するとき、用語「ドーパント」は、ｎ形ドーパント又はｐ形ドーパント等の、化学ドーパントを指す。ｐ形ドーパントとしては、以下のものに限定されるわけではないが、ホウ素、アルミニウム、マグネシウム、ベリリウム、亜鉛及び炭素が挙げられる。ｎ形ドーパントとしては、以下のものに限定されるわけではないが、窒素、燐、シリコン、ゲルマニウム、錫、テルル及びセレンが挙げられる。ｐ形半導体とは、ｐ形ドーパントをドープされた半導体である。ｎ形半導体とは、ｎ形ドーパントをドープされた半導体である。ｎ形窒化ガリウム（「ｎ−ＧａＮ」）等のｎ形ＩＩＩ−Ｖ族材料は、ｎ形ドーパントをドープされたＩＩＩ−Ｖ族材料を含む。ｐ形ＧａＮ（「ｐ−ＧａＮ」）等のｐ形ＩＩＩ−Ｖ族材料は、ｐ形ドーパントをドープされたＩＩＩ−Ｖ族材料を含む。ＩＩＩ−Ｖ族材料は、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムから選択される少なくとも１つのＩＩＩ族元素、並びに窒素、燐、砒素、アンチモン及びビスマスから選択される少なくとも１つのＶ族元素を含む。

本明細書で使用するとき、用語「隣接する」又は「〜に隣接する」は、「〜の隣の」、「〜に接している」、「〜と接触する」、及び「〜に近接する」を含む。場合によっては、隣接する構成要素が１つ以上の介在層によって互いに隔てられる。例えば、１つ以上の介在層は、約１０マイクロメートル（「ミクロン」）、１ミクロン、５００ナノメートル（「ｎｍ」）、１００ｎｍ、５０ｎｍ、１０ｎｍ、１ｎｍ、又はそれ未満よりも小さい厚さを有することができる。一例では、第１層が第２層と直接接するときに第１層が第２層に隣接する。別の例では、第１層が第３層によって第２層と隔てられているときに第１層が第２層に隣接する。

本明細書で使用するとき、用語「基板」は、膜又は薄膜の形成が所望される任意のワークピースを指す。基板としては、以下のものに限定されるわけではないが、シリコン、シリカ、サファイア、酸化亜鉛、炭素（例えば、グラフェン）、ＳｉＣ、ＡｌＮ、ＧａＮ、スピネル、被覆シリコン、酸化物上シリコン、酸化物上炭化珪素、ガラス、窒化ガリウム、窒化インジウム、二酸化チタン、窒化アルミニウム、金属材料（例えば、モリブデン、タングステン、銅、アルミニウム）、及びそれらの結合体（又は合金）が挙げられる。

本明細書で使用するとき、用語「表面」は、固相間の境界又は固相と気相との間の境界等の、第１の相と第２の相との間の境界を指す。一例では、表面は第１層と第２層との間の界面にある。表面は材料層で覆われてよい。実施形態によっては、表面（又は界面）がＶピットの開口部等の開口部を含む。状況によっては、開口部は１種類以上の材料で充填される。

本明細書で使用するとき、用語「注入効率」は、発光素子を通過する電子のうち、発光素子の活性領域内に注入される比率を指す。

本明細書で使用するとき、用語「内部量子効率」は、発光素子の活性領域内における、放射性である（すなわち、光子を生成する）全電子−正孔再結合事象の比率を指す。

本明細書で使用するとき、用語「取り出し効率」は、発光素子の活性領域内で発生される光子のうち、素子から脱出する比率を指す。

本明細書で使用するとき、用語「外部量子効率」（ＥＱＥ：external quantum efficiency）は、ＬＥＤを通過する電子数に対するＬＥＤから放射される光子数の比を指す。すなわち、ＥＱＥ＝注入効率×内部量子効率×取り出し効率。

ＬＥＤは種々の半導体素子層で形成されてよい。状況によっては、ＩＩＩ−Ｖ族半導体ＬＥＤが、他の半導体材料より好ましくなり得る素子パラメータ（例えば、光の波長、外部量子効率）を提供する。窒化ガリウム（ＧａＮ）は、光電光学用途並びに高出力及び高周波数素子において用いられてよい２成分ＩＩＩ−Ｖ族直接バンドギャップ半導体である。

ＩＩＩ−Ｖ族半導体ベースのＬＥＤは、シリコン及びサファイア等の種々の基板上に形成されてよい。シリコンは、所定の期間内に形成されるＬＥＤの数を最大化するのに役立つ大きなウェーハサイズの使用に加えて、現在の製造及びプロセス手法を使用できること等の、他の基板を上回る種々の利点を提供する。図１は、基板１０５、基板１０５に隣接するＡｌＧａＮ層１１０、ＡｌＧａＮ層１１０に隣接するピット発生層１１５、ピット発生層１１５に隣接するｎ形ＧａＮ（「ｎ−ＧａＮ」）層１２０、ｎ−ＧａＮ層１２０に隣接する活性層１２５、活性層１２５に隣接する電子ブロッキング（例えば、ＡｌＧａＮ）層１３０、及び電子ブロッキング層１３０に隣接するｐ形ＧａＮ（「ｐ−ＧａＮ」）層１３５を有するＬＥＤ１００を示す。電子ブロッキング層１３０は、ｐ−ＧａＮ層１３５内における電子の正孔との再結合を最小限に抑える。基板１００はシリコンで形成されてよい。場合によっては、ピット発生層１１５が、意図的にドープされていないＧａＮ（「ｕ−ＧａＮ」）を含む。

シリコンは、シリコン用に適合された商用の半導体製作手法を用いることができること等の種々の利点を提供するが、シリコン基板上におけるＩＩＩ−Ｖ族半導体ベースのＬＥＤの形成は種々の制限を課す。例として、シリコンと窒化ガリウムとの間の格子不整合及び熱膨張係数は、窒化ガリウム薄膜形成時に、貫通及び／又はヘアピン転位（本明細書においては、まとめて「転位」）等の欠陥を発生する構造応力を引き起こす。欠陥の周囲における薄膜成長は、素子層内のＶ字状又は全体的に凹状の構造であるＶ字状欠陥（又はＶピット）を生み出す。このようなＶピットは、１つ以上の層内の化学ドーパント（「ドーパント」）の分布等の、均一な素子特性の達成を困難にする。

このような問題に対処するアプローチは、ＬＥＤ内のＶピットの濃度を最小限に抑えることである。例えば、活性層が、低い又は実質的に低い欠陥密度を有するように形成されてよく、それがＶピットのカバレッジ（又は密度）を最小限に抑えるのに役立ち得る。しかし、このようなアプローチは、商業的に実行不可能であり、かつ／又はＬＥＤを形成するために現在利用可能な方法では実装が難しくなり得る。例えば、低欠陥密度のＬＥＤ構成要素層（例えば、活性層）の形成は低速で資源集約的なプロセスになり得、ＬＥＤ素子に対する商業的需要を満たすには高いプロセスコスト及び不十分な素子回転率をもたらす。例えば、シリコン上にＧａＮを形成することは、通例、比較的厚いＧａＮの層を必要とし、それは、ＡｌＮ／ＧａＮ又はＳｉＮｘ／ＧａＮ界面における転位密度を低減するために、ＡｌＮ又はＳｉＮ_ｘの複数の層を用いて成長させてよい。このために実行時間が長くなり、その結果、コストが増大し、しかも、必要とされるより厚いＧａＮ層のせいでクラックの解消も困難になる。シリコン基板上にＧａＮ層を形成して、サファイア基板上のＧａＮ層のものに匹敵する効率を有する発光素子を形成することは通例、困難である。

実施形態によっては、比較的高い転位密度を有しながらも高い光出力効率が達成され得るように、シリコンの上にＬＥＤ活性領域を成長させる方法が提供される。状況によっては、本明細書において提供される方法は、高い光出力効率を有するＬＥＤを得るために、実質的に１×１０^９ｃｍ^−２未満等の、低い転位密度を有するｎ−ＧａＮ層及び活性層を形成する必要を有利になくす。本明細書において提供される方法は、２μｍ未満の厚さを有するＧａＮ層に用いられてよい。実施形態によっては、シリコン基板の上に形成されるｎ−ＧａＮ層の上に形成される活性層について、活性層及びｎ−ＧａＮ層は約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２の転位密度を有する。他の実施形態では、活性層及びｎ−ＧａＮ層は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度を有する。本明細書において提供される方法に係るシリコン基板の上に形成される活性層を有するＬＥＤは、サファイア基板の上に形成される活性層のものと同様の、又は場合によってはそれを超える光出力効率で光を放射する。

本明細書において提供されるのは、中程度から高い欠陥密度にとって好ましい方法で発光素子用の活性層を形成するための素子構造及び方法である。本明細書において提供される方法は、欠陥密度を最小限に抑えることを必要とせずに、望ましい素子特性を有する発光素子の形成を有利に可能にする。本発明のいくつかの実施形態において記載されている方法は、或るＶピット密度及びカバレッジを達成するように、活性層形成の間の種々のプロセスパラメータを選択することによって、中程度から高い欠陥密度を有する活性層を有する発光素子が、好ましい素子性能特性を有して形成され得ることに予期せず気付いたことに基づいている。
（発光素子）

本発明の一態様では、比較的中程度から高い欠陥密度を有する活性層で形成される発光素子構造が提供される。状況によっては、このような活性層は約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２の欠陥密度を有する。他の実施形態では、このような活性層は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の欠陥密度を有する。いくつかの実施形態において記載される素子構造は、最小限の欠陥密度を有する発光素子構造を形成する必要性を排除する。本明細書において提供されるＶピット密度、分布及び／又はカバレッジを用いて、比較的中程度から高い欠陥密度（及びしたがってＶピット）を有する活性層が用いられてよく、それがプロセスコストを有利に低減し、商業的環境におけるシリコンベースＬＥＤの大規模利用の提供を助ける。

実施形態によっては、発光ダイオード（ＬＥＤ）等の発光素子は、ｎ形ＩＩＩ−Ｖ族半導体を含む第１層と、第１層の上の第２層と、を含む。第２層は、電子及び正孔の再結合時に光を発生する活性材料を含む。発光素子は第２層の上に第３層を更に含む。第３層はｐ形ＩＩＩ−Ｖ族半導体を含む。一実施形態では、ｎ形ＩＩＩ−Ｖ族半導体はｎ形窒化ガリウム（ｎ−ＧａＮ）であり、ｐ形ＩＩＩ−Ｖ族半導体はｐ形窒化ガリウム（ＧａＮ）であり、すなわち、それぞれｎ形及びｐ形ドーパントをドープされたＧａＮである。

ＩＩＩ−Ｖ族半導体はＩＩＩ族化学種及びＶ族化学種を含む。実施形態によっては、ＩＩＩ族化学種はガリウムであり、Ｖ族化学種は窒素である。他の実施形態では、ＩＩＩ族化学種はガリウム及び／又はインジウムを含む。

活性材料は、活性材料の表面において１つ以上の開口部を有する１つ以上のＶピットを含む。実施形態によっては、Ｖピットの密度は約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２、又は約１０Ｖピット／μｍ^２〜２０Ｖピット／μｍ^２である。Ｖピット密度（又はカバレッジ）は、原子間力顕微鏡法（ＡＦＭ）又は走査トンネル顕微鏡法（ＳＴＭ：scanning tunneling microscopy）等の、表面分光手法によって測定されてよい。このような場合には、第２（活性）層の表面におけるＶピットの開口部（又は孔）の密度（又はカバレッジ）は第２層内のＶピットの密度に一致する。別の実施形態では、活性材料は、第２層の表面における開口部（又は孔）の密度（例えば、表面密度）の測定値に基づき、２５μｍ^２の面積内に約５０Ｖピット〜５００Ｖピット、又は２５μｍ^２の面積内に約２００Ｖピット〜４００Ｖピットの密度の１つ以上のＶピットを含む。密度は、場合によっては、第２層の表面上の孔（又は開口部）のカバレッジに一致する。別の実施形態では、活性材料は、約５％〜３０％、又は約１０％〜２０％のカバレッジ（例えば、表面カバレッジ）の１つ以上のＶピットを含む。別の実施形態では、活性材料は、約０．０５単層（ＭＬ）〜０．４ＭＬ、又は約０．１ＭＬ〜０．２ＭＬの表面カバレッジの１つ以上のＶピットを含む。

状況によっては、孔は、第１層に隣接する第２層の表面上に配置される。他の状況では、孔は、第３層に隣接する第２層の表面上に配置される。

活性材料は、場合によっては、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度（すなわち、活性材料の１ｃｍ^２の断面積内の転位数）を有する。他の場合では、活性材料は、約１×１０^５ｃｍ^−２以上、又は約１×１０^６ｃｍ^−２以上、又は約１×１０^７ｃｍ^−２以上、又は約１×１０^８ｃｍ^−２以上、又は約１×１０^９ｃｍ^−２以上、又は約２×１０^９ｃｍ^−２以上の転位密度を有する。

状況によっては、活性層は、約１０００ナノメートル（ｎｍ）未満、又は約５００ｎｍ未満、又は約４００ｎｍ未満、又は約３００ｎｍ未満、又は約２００ｎｍ未満の厚さを有する。一例では、活性層は約１００ｎｍ〜２００ｎｍの厚さを有する。

実施形態によっては、第１層は、約１００ｎｍ〜８マイクロメートル（「ミクロン」）、又は約５００ｎｍ〜６ミクロン、又は約１ミクロン〜４ミクロンの厚さを有する。第１層の厚さは、所定の動作条件を有する発光素子を提供するように選択されてよい。一実施形態では、ｎ形ドーパントは、シリコン、ゲルマニウム、テルル、セレン及び錫のうちの１つ以上を含む。特定の実装では、ｎ形ドーパントはシリコンである。

実施形態によっては、第３層は、約１０ｎｍ〜１０００ｎｍ、又は約２０ｎｍ〜８００ｎｍ、又は約５０ｎｍ〜５００ｎｍの厚さを有する。第３層の厚さは、所定の動作条件を有する発光素子を提供するように選択されてよい。一実施形態では、ｐ形ドーパントは、マグネシウム、炭素及びベリリウムのうちの１つ以上を含む。特定の実装では、ｐ形ドーパントはマグネシウムである。

発光素子は第１層の下側又は第３層の上側に基板を更に含む。一例では、基板は、ｎ形シリコン基板等の、シリコン又はサファイアを含む。場合によっては、基板は、完成した発光素子用のものである。他の場合では、基板はキャリア基板である。このよう場合には、完成した発光素子は別の基板を含むことになる。実施形態によっては、基板は約１００μｍ〜２００μｍの厚さを有する。

実施形態によっては、発光素子はピット発生層を含む。場合によっては、ピット発生層は、第１及び第２層の下側にあるなどして、第１層に隣接する。別の場合では、ピット発生層は第１層と第２層との間にある。ピット発生層は、第２層及び、場合によっては、第２層の上に形成される他の層の形成の間における１つ以上のＶピットの成長を助ける。

場合によっては、ピット発生層は約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２の欠陥密度を有する。他の実施形態では、ピット発生層は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の欠陥密度を有する。実施形態によっては、ピット発生層は約１０ｎｍ〜１０００ｎｍの厚さを有し、それに対して、他の実施形態では、ピット発生層は約５０ｎｍ〜５００ｎｍの厚さを有する。

発光素子は、第１層と直接接触することによって、又は１つ以上の介在層を通じて第１層と電気的につながった電極を含む。発光素子は、第３層と直接接触することによって、又は１つ以上の介在層を通じて第３層と電気的につながった電極を更に含む。場合によっては、電極の一方又は両方は、発光素子から発出する光の遮断を最小限に抑えるように選択される形状及び構成を有する。

実施形態によっては、第２層の活性材料は、多重量子井戸（ＭＱＷ）材料等の量子井戸活性材料である。一実施形態では、第２層は、交互になった井戸層及びバリア（又はクラッド）層を含む。一例では、第２層は、窒化インジウムガリウム及び／又は窒化インジウムアルミニウムガリウムで形成される井戸層を含む。このような場合には、バリア層は窒化ガリウムで形成されてよい。別の例では、第２層は窒化アルミニウムガリウムで形成される井戸層を含む。このような場合には、バリア層は窒化アルミニウム又は窒化ガリウムで形成されてよい。活性層を含む材料は、活性層を含む２つ以上の元素が組成的に傾斜していてよい（同様に、本明細書においては、「傾斜した」）。一例では、第２層は、傾斜した窒化インジウムガリウム、Ｉｎ_ｘＧａ_１−ｘＮ、ただし、‘ｘ’は０〜１の数、及びＧａＮで形成されるバリア（又はクラッド）層を含む。このような層の組成は第２層の第１の側から第２の側へと変化してよい。状況によっては、井戸層がアクセプタ材料を含み、かつ／又はバリア層がドナー材料を含む。実施形態によっては、バリア材料は、窒化ガリウム、窒化アルミニウムガリウム及び窒化インジウムガリウムアルミニウムのうちの１つ以上を含み、井戸材料は、窒化インジウムガリウム及び窒化インジウムアルミニウムガリウムのうちの１つ以上を含む。井戸及びバリア層のそれぞれの化学量論的組成は、活性層によって放射される光の周波数等の、所定の素子性能を達成するように選択可能である。

実施形態によっては、第２層（活性材料を含む）は、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の欠陥密度を有する。第２層は、約１０ｎｍ〜１０００ｎｍ、又は約５０ｎｍ〜２００ｎｍの厚さを有してよい。

実施形態によっては、第１層と第２層との間の発光素子の厚さは、約５ミクロン未満、又は約４ミクロン未満、又は約３ミクロン未満、又は約２ミクロン未満、又は約１ミクロン未満、又は約５００ｎｍ未満である。

実施形態によっては、発光素子は、約３５０ｍＡの駆動電流において、少なくとも約４０％、又は少なくとも約５０％、又は少なくとも約６０％、又は少なくとも約６５％、又は少なくとも約７０％、又は少なくとも約７５％、又は少なくとも約８０％、又は少なくとも約８５％、又は少なくとも約９０％、又は少なくとも約９５％の外部量子効率を有する。実施形態によっては、発光素子は、少なくとも約４０％、又は少なくとも約５０％、又は少なくとも約６０％、又は少なくとも約６５％、又は少なくとも約７０％、又は少なくとも約７５％、又は少なくとも約８０％、又は少なくとも約８５％、又は少なくとも約９０％、又は少なくとも約９５％の内部量子効率を有する。実施形態によっては、発光素子は、３５０ｍＡにおいて約２．８５Ｖの順方向電圧、−５Ｖにおいて約０．０１μＡ未満の低い逆方向漏れ電流、及び約５５％超のウォールプラグ効率を有する。

実施形態によっては、発光ダイオード（ＬＥＤ）用の活性層が、約５００ナノメートル未満の厚さ、及び約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２の表面密度の１つ以上のＶピットを有する発光材料を含む。一実施形態では、１つ以上のＶピットの表面密度は約１０Ｖピット／μｍ^２〜２０Ｖピット／μｍ^２である。活性層は、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度を有する。場合によっては、活性層は１つ以上のＩＩＩ−Ｖ族材料の層を含む。

一例では、活性層は、井戸層及びバリア層を有する量子井戸活性層である。活性層は、複数の井戸層及び少なくとも１層のバリア層、あるいは複数のバリア層及び少なくとも１層の井戸層を有する多重量子井戸活性層であってよい。場合によっては、活性層は、窒化インジウムガリウム又は窒化アルミニウムガリウムを有する井戸層、並びに窒化ガリウム又は窒化アルミニウムを有する１つ以上のバリア層で形成される。バリア層及び井戸層は交互に連続するように設けられる。すなわち、バリア層が井戸層に隣接してそれらを隔てる、又は井戸層がバリア層に隣接してそれらを隔てる。

例えば、活性層は、井戸層、及びその井戸層に隣接するバリア層を含む。活性層は、井戸層に隣接する追加のバリア層、又はバリア層に隣接する追加の井戸層を更に含んでよい。このような構造が、個々のスタックが、バリア層に隣接する井戸層を有する、任意の所望の数（又は周期）の井戸−バリアスタックを有する活性層を形成するように繰り返されてよい。実施形態によっては、活性層は、少なくとも１周期、又は少なくとも５周期、又は少なくとも１０周期、又は少なくとも２０周期、又は少なくとも３０周期、又は少なくとも４０周期、又は少なくとも５０周期、又は少なくとも６０周期、又は少なくとも７０周期、又は少なくとも８０周期、又は少なくとも９０周期、又は少なくとも１００周期を含む。

状況によっては、井戸層の方がバリア層よりも薄い。一例では、ＩｎＧａＮ井戸層が約１ｎｍ〜２０ｎｍ、又は２ｎｍ〜１０ｎｍの厚さを有し、ＧａＮバリア層が約５ｎｍ〜３０ｎｍ、又は１０ｎｍ〜２０ｎｍの厚さを有する。このような場合には、バリア層が井戸層の間に配置されてよい。または、井戸層が２層のバリア層の間に配置されてよい。

実施形態によっては、ＬＥＤ等の発光素子用の活性層が、約５００ｎｍ未満、又は約４００ｎｍ未満、又は約３００ｎｍ未満、又は約２００ｎｍ未満の厚さを有する発光材料を含む。活性層は約５％〜３０％の表面カバレッジの１つ以上のＶピットを有する。場合によっては、表面カバレッジは約１０％〜２０％である。

一例では、ＬＥＤは、ｎ形窒化ガリウム（ＧａＮ）層、ｐ形ＧａＮ層、及びｎ形ＧａＮ層とｐ形ＧａＮ層との間の活性層を含み、活性層は約５％〜３０％の表面密度の１つ以上のＶピットを有する。ＬＥＤは、ｎ形ＧａＮ層又はｐ形ＧａＮ層に隣接する基板を有する。基板はｎ−ＧａＮ層又はｐ−ＧａＮ層のいずれかと接触するか、あるいはｎ−ＧａＮ層又はｐ−ＧａＮ層に隣接するが、ｎ−ＧａＮ層又はｐ−ＧａＮとは１つ以上の介在層によって隔てられる。基板はサファイア又はシリコン（例えば、ｎ形シリコン）で形成されてよい。活性層は、場合によっては、１つ以上の量子井戸スタックを含む。量子井戸スタックはそれぞれ、バリア層、及びそのバリア層に隣接する井戸層を含む。活性層は、約５００ｎｍ未満、又は約４００ｎｍ未満、又は約３００ｎｍ未満、又は約２００ｎｍ未満の厚さを有する。

実施形態によっては、発光素子の性能は、活性層の厚さ、及び活性層の表面上のＶピットの分布（又はカバレッジ）に依存する。状況によっては、活性層（エピタキシャル）の成長の間に所定のＶピットの分布及び／又はカバレッジを与える活性層の厚さを選択することによって、発光素子の性能を最適化することができる。一例では、約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度を有する発光素子の場合、約５０ｎｍ〜２００ｎｍの厚さを有する活性層は、約１０％〜２０％となるＶピットカバレッジを提供する。このような素子の性能（例えば、外部量子効率）は、より厚い活性層又は１０％未満又は２０％超のＶピット表面カバレッジを有する素子に対して好ましいものになり得る。例えば、約１５０ｎｍの厚さ及び約１０％のＶピット表面カバレッジを有する活性層は、約３００ｎｍの厚さ及び３０％のＶピットカバレッジを有する活性層を有する素子に対して少なくとも約４０％増加した光出力効率を有する。特定の活性層の厚さに対するＶピットカバレッジは活性層の成長条件の関数であってよい（以下を参照）。

図２は、一実施形態によるシリコン基板２０５、そのシリコン基板２０５上の１つ以上の移行層２１０、及びその１つ以上の移行層上のｎ形ＩＩＩ−Ｖ族半導体層２１５を有する素子２００を示す。場合によっては、１つ以上の移行層は、シリコン基板２０５とｎ形ＩＩＩ−Ｖ族半導体層２１５との間に、１つ以上のｕ型ＩＩＩ−Ｖ族半導体（すなわち、例えば、意図的にドープされていないＧａＮ等の、アンドープ又は意図的にドープされていないＩＩＩ−Ｖ族半導体）層、及び／又は格子定数を有するドープされたＩＩＩ−Ｖ族半導体層（例えば、窒化アルミニウムガリウム）等の、１つ以上の歪み緩和層を含む。例えば、１つ以上の移行層２１０は、ＡｌＧａＮ層、及びそのＡｌＧａＮ層上のｕ−ＧａＮ層を含み、ｕ−ＧａＮ層はｎ形ＩＩＩ−Ｖ族半導体層に隣接して配置される。実施形態によっては、ＩＩＩ−Ｖ族半導体材料は窒化ガリウム（ＧａＮ）である。このような場合には、ｎ形ＩＩＩ−Ｖ族層２１５はｎ形窒化ガリウム（ｎ−ＧａＮ）を含む。ｎ形ＩＩＩ−Ｖ族層は、例えばシリコン等のｎ形ドーパントを含む。

一例では、シリコン基板２０５は（１１１）結晶方位を有する（すなわち、シリコン基板はＳｉ（１１１）である）。他の例では、シリコン基板２０５は他の結晶方位を有する。シリコン基板２０５は、例えば（１００）結晶面等の、１つ以上の他の結晶面を呈するファセット及び欠陥（例えば、段）を有し得る。場合によっては、（１１１）方位表面を有する基板が、他の方位を呈する欠陥（例えば、段）を有する。

図３は、本発明の一実施形態によるシリコン基板３０５、そのシリコン基板３０５上の１つ以上の移行層３１０、その１つ以上の移行層上のｎ形ＩＩＩ−Ｖ族半導体層３１５、及びそのｎ形ＩＩＩ−Ｖ族半導体層上の活性層３２０を有する素子３００を示す。活性層３２０は、例えば、ｎ形ＩＩＩ−Ｖ族層３１５、及び活性層３２０上のｐ形ＩＩＩ−Ｖ族層（例えば、図１参照）と電気的につながったコンタクト又は電極を用いて、活性層３２０の間に電位（電圧）を印加したときなど、電子及び正孔の再結合時に光を発生する。１つ以上の移行層３１０は、図２との関連で上述した通りのものであってよい。

状況によっては、活性層３２０は１つ以上の量子井戸及びバリア層を含む。一例では、活性層３２０はＭＱＷ材料で形成される。例えば、活性層３２０は、１つ以上の窒化アルミニウムガリウム（ＡｌＧａＮ）量子井戸層、及びその１つ以上のＡｌＧａＮ量子井戸層を隔てる窒化アルミニウム（ＡｌＮ）井戸層で形成されてよい。活性層３２０は、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の欠陥密度を有してよい。

素子３００の活性層３２０は、ｎ形ＩＩＩ−Ｖ族半導体層３１５から活性層３２０の上面３３０まで延在する複数のＶピット３２５を含む。Ｖピット（又はＶ字状欠陥）はｎ形ＩＩＩ−Ｖ族半導体層３１５内の欠陥（例えば、転位）の上又はその周囲に形成される。

状況によっては、活性層３２０の表面におけるＶピットの開口部（又は孔）の密度によって測定されるように、活性層３２０の上面３３０におけるＶピットの密度は、約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２、又は約１０Ｖピット／μｍ^２〜２０Ｖピット／μｍ^２である。場合によっては、活性層３２０は、（上面３３０の）２５μｍ^２の面積内に約５０個のＶピット〜５００個のＶピット、又は２５μｍ^２の面積内に約２００個のＶピット〜４００個のＶピットを有する。実施形態によっては、活性層３２０の上面３３０において、Ｖピット３２５は、約０．０５単層（ＭＬ）〜０．４ＭＬ、又は約０．１ＭＬ〜０．２ＭＬの表面カバレッジを有する。Ｖピット密度及びカバレッジは、ＡＦＭ又はＳＴＭ等の表面分析手法を用いて測定される通りのものであってよい。例えば、ＳＴＭ又はＡＦＭを用いて、活性層の表面における開口部（又は孔）の密度を測定してよく、開口部の密度は活性層３２０内のＶピットの密度に一致してよい。

素子３００は活性層３２０の上に追加の層を含んでよい。一例では、素子３００は活性層３２０の上にｐ形ＩＩＩ−Ｖ族半導体層を含む。状況によっては、素子３００は活性層３２０とｐ形ＩＩＩ−Ｖ族半導体層との間に電子ブロッキング層を含む。一例では、ｐ形ＩＩＩ−Ｖ族半導体層はｐ形ＧａＮ（ｐ−ＧａＮ）で形成される。このような場合には、電子ブロッキング層は窒化アルミニウムガリウムで形成されてよい。

図４は、本発明の一実施形態による上面４０５を有する活性層４００を模式的に示す。上面４０５は第１の幅（Ｗ１）及び第２の幅（Ｗ２）を有する。図示の通り、第１の幅及び第２の幅は実質的に同じである。上面４０５は複数のピット４１０の開口部を含む。実施形態によっては、ピット４１０は、図３との関連で先に説明したもの等のＶピットである。ピット４１０は活性層４００内へと延在し、場合によっては、ｎ形ＩＩＩ−Ｖ族半導体層（不図示）等の、活性層４００の下側の層まで延在する。

ピット４１０は種々の断面積を有してよい。ピット４１０は、活性層４００及び／又は活性層の下側の１つ以上の層内の欠陥において又はその近傍に生じてよい。活性層４００の成長の間、ピットの少なくとも一部はサイズが大きくなる。例えば、ピットの少なくとも一部の直径（及び断面積）は活性層厚さの増大とともに増大する。状況によっては、活性層４００の成長の間、２つ以上のピットが合体し、活性層４００の上面４０５において単一の開口部を形成する。

ピットは種々の直径、形状及び構成を有してよい。実施形態によっては、ピット４１０の開口部は、１ｎｍ〜２０００ｎｍ、又は約１０ｎｍ〜１０００ｎｍ、又は約６０ｎｍ〜１２０ｎｍ、又は約８０ｎｍ〜１００ｎｍである直径を有する。他の実施形態では、ピット４１０の開口部は、約２０００ｎｍ未満、又は約１０００ｎｍ未満、又は約５００ｎｍ未満、又は約４００ｎｍ未満、又は約３００ｎｍ未満、又は約２００ｎｍ未満、又は約１００ｎｍ未満、又は約９０ｎｍ未満、又は約８０ｎｍ未満、又は約７０ｎｍ未満、又は約６５ｎｍ未満である直径を有する。

上面４０５は種々のサイズのピットを含んでよい。一例では、一部のピット４１０は他のものよりも小さい。別の例では、ピット４１０は実質的に同様のサイズを有する。一部のピットは活性層４００を完全に貫いて延在してよく、一方、他のピットは活性層４００の一部分を貫いて（例えば、活性層を５０％貫いて）延在してよい。一部のピットは、上面４０５（図の平面から外へ延在する「表面法線」）と直交する軸に平行なベクトルに沿って成長してよく、一方、他のピットは、表面法線に対して約０°超、又は約５°超、又は約１０°超、又は約２０°超、又は約３０°超、又は約４０°超、又は約５０°超、又は約６０°超等の、表面法線に対して或る角度を持ったベクトルに沿って成長してよい。場合によっては、ピット側壁ファセットは約６０°である。

実施形態によっては、ピットは、円形、三角形、正方形、長方形、五角形、六角形、七角形、九角形、又はそれらの組み合わせである断面（又は開口部）を有する。場合によっては、開口部はこれらの形状の一部区間である（例えば、半円形、半長方形）。

実施形態によっては、ピットは、ＩＩＩ−Ｖ族半導体等の１つ以上の材料で充填される。ピットの開口部は１つ以上の材料で充填することができる。

一例では、活性層４００は、約２００ｎｍ以下、又は約１５０ｎｍ以下である厚さ、並びに約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度を有する。

発光素子の形成方法

本発明の別の態様では、発光素子の形成方法が提供される。本明細書において提供される方法は、活性層が、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度を有する状況での使用に最適化される発光素子活性層の形成を可能とする。

実施形態によっては、発光ダイオード（ＬＥＤ）等の発光素子の形成方法は、活性層に隣接するｎ形又はｐ形ＩＩＩ−Ｖ族半導体層を形成する工程を含む。活性層は、活性層内に約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２、又は約１０Ｖピット／μｍ^２〜２０Ｖピット／μｍ^２の表面密度の１つ以上のＶピットを発生するように選択される１つ以上の成長条件で、反応チャンバ内で基板を１つ以上のＩＩＩ族前駆体及び１つ以上のＶ族前駆体に暴露することによって形成される。場合によっては、ＩＩＩ−Ｖ族半導体は窒化ガリウム（ＧａＮ）を含む。状況によっては、基板を１つ以上のＩＩＩ族前駆体及び１つ以上のＶ族前駆体に暴露すると、基板（基板の上のあらゆる層を含む）は１つ以上のＩＩＩ族前駆体及び１つ以上のＶ族前駆体と接触させられる。

一例では、反応チャンバ内において、シリコン基板の上のｎ−ＧａＮ層の上に、窒化ガリウムバリア層、並びに窒化インジウムガリウム又は窒化インジウムアルミニウムガリウム井戸層を含む活性層が形成される。成長温度及びキャリアガス（例えば、Ｈ_２）流量は、約５％〜３０％、又は約１０％〜２０％のＶピット表面カバレッジを有する活性層を作り出すように選択される。場合によっては、このような成長条件は、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度を維持するように選択される。場合によっては、ｎ−ＧａＮ層は、シリコン基板の上の１つ以上の追加の層（例えば、ピット発生層）の上に形成される。ｎ−ＧａＮ層は、ｎ−ＧａＮ層内に約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度を提供するように選択される成長条件を用いて形成される。

ＩＩＩ−Ｖ族半導体は１つ以上のＩＩＩ族化学種及び１つ以上のＶ族化学種を含む。一例では、ＩＩＩ族化学種はガリウム（Ｇａ）であり、Ｖ族化学種は窒素である。ｎ形ＩＩＩ−Ｖ族半導体とは、ｎ形ドーパント（例えばＳｉ）をドープされたＩＩＩ−Ｖ族半導体である。ｐ形ＩＩＩ−Ｖ族半導体とは、ｐ形ドーパント（例えばＭｇ）をドープされたＩＩＩ−Ｖ族半導体である。

反応チャンバは、薄膜形成用に構成された真空チャンバであってよい。場合によっては、真空チャンバは超高真空（ＵＨＶ：ultrahigh vacuum）チャンバである。低圧力環境が望まれる場合には、反応チャンバは、ターボ分子（「ターボ」）ポンプ、クライオポンプ、イオンポンプ及び拡散ポンプ並びにメカニカルポンプのうちの１つ以上等の、１つ以上の真空ポンプを有するポンプシステムを用いて排気されてよい。反応チャンバは、前駆体流量、基板温度、チャンバ圧力、及びチャンバの排気を調整するための制御システムを含んでよい。反応チャンバは、発光素子を作り出すように構成されるシステムの一部であってよい（例えば、図６参照）。

成長条件は、活性層及び／又はその活性層の上側及び下側の層を形成するための１つ以上のプロセスパラメータの選択に基づいて調節可能である。実施形態によっては、成長条件は、成長温度、キャリアガス流量、前駆体流量、成長速度及び成長圧力のうちの１つ以上を含む。

実施形態によっては、本明細書において提供されるプロセスパラメータは、中程度から高い転位密度のＩＩＩ−Ｖ族半導体を有する活性層をシリコン基板の上に形成する場合のために用いられる。転位密度は、いくつかの状況であり、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２である。場合によっては、活性層を形成するための１つ以上のプロセスパラメータは、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度において、約５％〜３０％、又は約１０％〜２０％等の、本明細書において提供されるＶピット密度を有する活性層を提供するように調節される。実施形態によっては、活性層成長条件は、約３００ｎｍ以下、又は約２００ｎｍ以下、又は約１５０ｎｍ以下の活性層厚さにおいて、及び約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の活性層転位密度において、約５％〜３０％、又は約１０％〜２０％のＶピット表面密度を提供するように選択される。状況によっては、活性層成長の間、成長温度及びキャリアガス（例えば、Ｈ_２）流量が、Ｖピットの所定の密度及び／又は分布を達成するように選択される。

成長温度は、薄膜形成時の基板又はその基板の上の１つ以上の層の温度である。一例では、成長温度は、基板と熱的に接触した高温計又は熱電対を用いて測定される通りの基板温度である。場合によっては、活性層の形成の間、基板の温度は約７５０℃〜８５０℃である。一実施形態では、活性層は、井戸層及びバリア層を有する多重量子井戸（ＭＱＷ）材料等の量子井戸材料（quantum wall material）を含む。状況によっては、井戸層は、約７５０℃〜７９０℃、又は約７７０℃〜７８０℃の温度で形成され、バリア層は、約７９０℃〜８５０℃、又は約８１０℃〜８４０℃の温度で形成される。

前駆体流量は、１つ以上のＩＩＩ族前駆体の流量、及びＶ族前駆体の流量を含む。流量は、所定の期間内に反応チャンバへ送られる前駆体の体積を規定する。

本明細書において説明されている方法には種々の原料ガス（又は前駆体）が用いられてよい。ガリウム前駆体は、トリメチルガリウム（ＴＭＧ：trimethylgallium）、トリエチルガリウム、塩化ジエチルガリウム及び水素化配位ガリウム化合物（例えば、水素化ジメチルガリウム）のうちの１つ以上を含んでよい。アルミニウム前駆体は、トリイソブチルアルミニウム（ＴＩＢＡＬ：tri-isobutyl aluminum）、トリメチルアルミニウム（ＴＭＡ：trimethyl aluminum）、トリエチルアルミニウム（ＴＥＡ：triethyl aluminum）、及び水素化ジメチルアルミニウム（ＤＭＡＨ：dimethylaluminum hydride）のうちの１つ以上を含んでよい。インジウム原料ガスは、トリメチルインジウム（ＴＭＩ：trimethyl indium）及びトリエチルインジウム（ＴＥＩ：triethyl indium）のうちの１つ以上を含んでよい。窒素前駆体は、アンモニア（ＮＨ_３）、窒素（Ｎ_２）、及びアンモニア及び／又はＮ_２のプラズマ励起化学種のうちの１つ以上を含んでよい。

場合によっては、Ｈｅ、Ａｒ、Ｎ_２及びＨ_２のうちの１つ以上を含むキャリアガスを用いて反応チャンバに１つ以上の前駆体が提供される。一実施形態では、活性層の形成の間のキャリアガスの流量は約１リットル／分〜２０リットル／分である。

場合によっては、活性層は、反応チャンバ内で基板を１つ以上の前駆体及び水素（Ｈ_２）に暴露することによって形成される。一実施形態では、活性層の形成の間の水素の流量は、約１リットル／分〜２０リットル／分、又は約１リットル／分〜１０リットル／分、又は約４リットル／分〜８リットル／分である。場合によっては、量子井戸活性層の形成の間、水素流量は、井戸層が形成されているのか、それともバリア層が形成されているのかに基づいて調節される。一実施形態では、バリア層（例えば、ＧａＮバリア層）の形成の間、水素流量は、約１リットル／分〜１０リットル／分、又は約４リットル／分〜８リットル／分である。井戸層（例えば、窒化インジウムガリウム）の形成の間、水素流量はバリア層の形成の間の水素の流量に対して低下される。状況によっては、井戸層の形成の間の水素の流量は停止される（すなわち、約０リットル／分又はその近傍にされる）。

一実装では、井戸層は、約７５０℃〜７９０℃、又は約７７０℃〜７８０℃の温度（成長温度）で形成される。このような場合には、バリア層は、約７９０℃〜８５０℃、又は約８１０℃〜８４０℃の温度、及び約１リットル（Ｌ）／分〜１０Ｌ／分、又は約４Ｌ／分〜８Ｌ／分の水素流量で形成される。一実装では、バリア層は約８２０℃の温度で形成される。一実施形態では、井戸層の形成の間の水素流量は停止される。状況によっては、バリア層のための成長温度は水素流量の増加に反比例して減少する。すなわち、水素流量が高くなるほど、成長温度は低くなる。場合によっては、井戸層の形成のための温度は、バリア層の形成のための温度を３０℃から４０℃下回る。

一例では、ＴＭＧ、ＮＨ_３及びＨ_２を約６リットル／分のＨ_２流量で反応チャンバ内に流すことによって、反応チャンバ内のシリコン基板の上にバリア層が形成される。所定の期間の後、Ｈ_２流量は停止され、井戸層を形成するためにインジウム前駆体がＴＭＧ及びＮＨ_３とともに反応チャンバ内に導入される。このような作業が、所望に応じた周期（すなわち、バリア−井戸スタックの数）を有する多重量子井戸層を形成するために、所望に応じて繰り返されてよい。

成長速度は、活性層等の種々の素子層の成長の速度である。状況によっては、成長速度は前駆体流量に依存する。すなわち、反応チャンバ内への前駆体の流量が高くなるほど、成長速度は高くなる。他の状況では、成長速度は水素の流量に依存する。他の状況では、成長速度は、前駆体流量、水素流量、キャリアガス流量、反応チャンバ圧力及び成長温度から選択される１つ以上の因子に依存する。

実施形態によっては、発光ダイオード（ＬＥＤ）の形成方法は、約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２、又は約１０Ｖピット／μｍ^２〜２０Ｖピット／μｍ^２の表面密度の１つ以上のＶピットを有する活性層を形成するために、反応チャンバ内で基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することによって、活性層を形成する工程を含む。活性層の形成の間：ｉ）基板の温度は約７５０℃〜８５０℃であり、かつ／又はｉｉ）反応チャンバ内への水素（Ｈ_２）の流量は約２０リットル／分以下である。特定の実装では、活性層の形成の間、ｉ）基板の温度は約７５０℃〜８５０℃であり、かつｉｉ）反応チャンバ内への水素（Ｈ_２）の流量は約２０リットル／分以下である。状況によっては、水素の流量は約１０リットル／分未満である。

用語「基板」は、基板の上に追加の材料層を有する又は有しない基板を含む。状況によっては、反応チャンバ内で基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することは、基板の上の１つ以上の層をＩＩＩ族前駆体及びＶ族前駆体に暴露することを含む。他の状況では、反応チャンバ内で基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することは、基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することを含む。一実施形態では、基板はｎ形又はｐ形ＩＩＩ−Ｖ族材料の層を含み、活性層はｎ形又はｐ形ＩＩＩ−Ｖ族材料の層の上に形成される。一例では、活性層は、シリコン基板の上に形成されるｎ−ＧａＮ層の上に形成される。

状況によっては、活性層の形成の間、基板はＩＩＩ族前駆体及びＶ族前駆体に同時に暴露される（及び場合によっては、それらと接触させられる）。他の状況では、活性層の形成の間、基板はＩＩＩ族前駆体及びＶ族に交互に暴露される（例えば、ＩＩＩ族前駆体、続いてＶ族前駆体）。

実施形態によっては、発光ダイオード（ＬＥＤ）の形成方法は、反応チャンバ内に基板を提供工程と、約７５０℃〜７９０℃の第１温度で基板を加熱する工程と、を含む。次に、反応チャンバ内へＩＩＩ族前駆体及びＶ族前駆体を誘導することによって、基板上又はその上に井戸層が形成される。ここで、井戸層は第１キャリアガス流量で形成される。状況によっては、井戸層を形成するために他の前駆体が反応チャンバ内へ誘導される。次に、基板は約７９０℃〜８５０℃の温度で加熱され、反応チャンバ内へＩＩＩ族前駆体及びＶ族前駆体を誘導することによって、井戸層に隣接してバリア層が形成される。バリア層は第２キャリアガス流量で形成される。場合によっては、第１キャリアガス流量の方が第２キャリアガス流量よりも小さい。

一実施形態では、第２キャリアガス流量は、約１リットル／分〜１０リットル／分、又は約４リットル／分〜８リットル／分である。キャリアガスは、水素（Ｈ_２）、窒素（Ｎ_２）、アルゴン（Ａｒ）及びヘリウム（Ｈｅ）のうちの１つ以上を含んでよい。場合によっては、キャリアガスは水素である。キャリアガスはバリア層及び／又は井戸層の成長を助ける。実施形態によっては、キャリアガスはバリア層の形成の間に用いられるが、井戸層の形成の間には用いられない。一例では、バリア層の形成の間、水素の流量は、約１リットル／分〜１０リットル／分、又は約４リットル／分〜８リットル／分である。このような場合には、井戸層の形成の間、水素の流量は低減されるか又は停止されてよい。

図５は、本発明の一実施形態による発光素子のための量子井戸活性層の形成方法５００を模式的に示す。第１の作業５０５では、反応チャンバ内に基板が提供される。基板は、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の中程度から高い転位密度を有するように選択される。一例では、基板はシリコン（例えば、ｎ形シリコン）である。次に、第２の作業５１０では、基板が、約７５０℃〜７９０℃の第１温度で加熱される。状況によっては、第１温度は約７７０℃〜７８０℃である。基板は、基板に隣接するサセプタを用いるなど、抵抗加熱を用いて加熱されてよい。基板の温度は初期温度から所定の加熱又は冷却速度で調節されてよい。

次に、第３の作業５１５では、基板が第１温度になった状態で、反応チャンバ内に１つ以上の井戸層前駆体を誘導することによって、基板の上に井戸層が形成される。井戸層がＩＩＩ−Ｖ族材料を含むいくつかの実施形態では、ＩＩＩ−Ｖ族半導体を有する井戸層を形成するために１つ以上のＩＩＩ族前駆体及び１つ以上のＶ族前駆体が反応チャンバ内に誘導される。基板は、所定の厚さの井戸層が形成されるまで、第１温度で１つ以上の前駆体に暴露される。

例えば、ＩＩＩ−Ｖ族半導体を有する井戸層が所望される場合には、１つ以上のＩＩＩ族前駆体及び１つ以上のＶ族前駆体が反応チャンバ内へ誘導され、基板に暴露される。一例では、井戸層のＩＩＩ−Ｖ族半導体は窒化インジウムガリウムを含み、井戸層は、トリメチルインジウム（ＴＭＩ）、トリメチルガリウム（ＴＭＧ）、並びにＮＨ_３及び／又は窒素（Ｎ_２）を反応チャンバ内へ誘導することによって形成される。別の例では、井戸層のＩＩＩ−Ｖ族半導体は窒化アルミニウムガリウムを含み、井戸層は、トリメチルアルミニウム（ＴＭＡ）、ＴＭＧ、並びにＮＨ_３及び／又はＮ_２を反応チャンバ内へ誘導することによって形成される。

次に、第４の作業５２０では、基板が約７９０℃〜８５０℃の第２温度で加熱される。状況によっては、第２温度は約８１０℃〜８４０℃である。基板の温度は所定の加熱速度で第１温度から第２温度まで調節されてよい。例えば、基板の温度は、約０．１℃／秒〜１０℃／秒、又は約０．５℃／秒〜５℃／秒の加熱速度で第１温度から第２温度まで上昇されてよい。一例では、加熱速度は約１℃／秒である。

次に、第５の作業５２５では、基板が第２温度になった状態で、反応チャンバ内へ１つ以上のバリア層前駆体及び水素（Ｈ_２）を誘導することによって、基板の上にバリア層が形成される。状況によっては、バリア層はＩＩＩ−Ｖ族化学種を含む。このような場合には、ＩＩＩ族前駆体、Ｖ族前駆体及び水素（Ｈ_２）が反応チャンバ内へ誘導される。基板は、所定の厚さのバリア層が形成されるまで、第２温度で１つ以上のバリア層前駆体及びＨ_２に暴露される。実施形態によっては、バリア層の形成の間、水素の流量は、約１リットル／分（Ｌ／分）〜１０Ｌ／分、又は約４Ｌ／分〜８Ｌ／分である。

例えば、ＩＩＩ−Ｖ族半導体を有するバリア層が所望される場合には、ＩＩＩ族前駆体、Ｖ族前駆体及びＨ_２が反応チャンバ内へ誘導される。一例では、ＩＩＩ−Ｖ族半導体は窒化ガリウムを含み、ＩＩＩ族前駆体はＴＭＧ等のガリウム原料ガスを含み、Ｖ族前駆体はＮＨ_３又は窒素（Ｎ_２）を含む。このような場合の水素の流量は約１Ｌ／分〜１０Ｌ／分、例えば６Ｌ／分等、である。

次に、所定の周期の井戸−バリアスタックを有する活性層を形成するために、作業５１０〜５２５が繰り返されてよい５３０。一例では、ＭＱＷ活性層を形成するために、作業５１０〜５２５が、１回、２回、３回、４回、５回、６回、又は７回繰り返される。

実施形態によっては、作業５０５及び５１０の間に、基板の上に１つ以上の追加の層が形成される。一例では、作業５１０〜５３０を用いて活性層を形成する前に基板の上にｎ形ＩＩＩ−Ｖ族半導体層が形成される。他の実施形態では、活性層の形成に続いて、活性層上に１つ以上の層が形成される。一例では、活性層上にｐ形ＩＩＩ−Ｖ族半導体層が形成される。

方法５００による活性層の形成に続いて、活性層の上に１つ以上の追加の層が形成される。実施形態によっては、活性層の上にｐ形ＩＩＩ−Ｖ族半導体層が形成される。一例では、ｐ形ＩＩＩ−Ｖ族半導体層はｐ形ＧａＮを含む。ｎ形ＩＩＩ−Ｖ族半導体層及びｐ形ＩＩＩ−Ｖ族半導体層への電流経路を提供するために、追加の正面及び／又は背面コンタクトも形成される。

本明細書において提供される発光素子の１つ以上の層は蒸気（又は気相）蒸着手法によって形成されてよい。実施形態によっては、本明細書において提供される発光素子の１つ以上の層は、化学蒸着（ＣＶＤ：chemical vapor deposition）、原子層堆積（ＡＬＤ：atomic layer deposition）、プラズマ促進ＣＶＤ（ＰＥＣＶＤ：plasma enhanced CVD）、プラズマ促進ＡＬＤ（ＰＥＡＬＤ：plasma enhanced ALD）、有機金属ＣＶＤ（ＭＯＣＶＤ：metal organic CVD）、ホットワイヤＣＶＤ（ＨＷＣＶＤ：hot wire CVD）、イニシエートＣＶＤ（ｉＣＶＤ：initiated CVD）、改良ＣＶＤ（ＭＣＶＤ：modified CVD）、軸付け蒸着（ＶＡＤ：vapor axial deposition）、外部蒸着（ＯＶＤ：outside vapor deposition）及び／又は物理蒸着（例えば、スパッタ堆積、蒸発堆積）によって形成される。

本明細書において提供される方法及び構造は、窒化ガリウム等のＩＩＩ−Ｖ族半導体材料を有する発光素子との関連で説明されているが、このような方法及び構造は他の種類の半導体材料に適用されてもよい。本明細書において提供される方法及び構造は、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）、ヒ化リン化ガリウム（ＧａＡｓＰ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化ガリウム（ＧａＰ）、窒化インジウムガリウム（ＩｎＧａＮ）、リン化アルミニウムガリウム（ＡｌＧａＰ）、セレン化亜鉛（ＺｎＳｅ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、及び窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）で形成される活性層を有する発光素子に利用されてよい。
（発光素子の形成のために構成されるシステム）

本発明の一態様では、発光素子形成システムは、基板を保持するための反応チャンバと、この反応チャンバと流体連通し、反応チャンバをパージ又は排気するように構成されるポンプシステムと、活性層形成方法を実装する機械可読コードを実行するプロセッサを有するコンピュータシステムと、を含む。コードは、本明細書において提供される方法のいずれを実装してもよい。一実施形態では、コードは、約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２、又は約１０Ｖピット／μｍ^２〜２０Ｖピット／μｍ^２の表面密度の１つ以上のＶピットを有する活性層を形成するべく、反応チャンバ内で基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することによって、活性層を形成する工程を含む方法を実装する。活性層の形成の間：ｉ）基板の温度は約７５０℃〜８５０℃であり、かつ／又はｉｉ）反応チャンバ内への水素（Ｈ_２）の流量は約２０リットル／分以下である。

図６は、本発明の一実施形態による発光素子形成システム６００を示す。システム６００は、発光素子を形成するために用いられる基板を保持するように構成されるサセプタ（又は基板ホルダ）６１０を有する反応チャンバ６０５を含む。システムは、第１前駆体貯蔵容器（又はタンク）６１５と、第２前駆体貯蔵容器６２０と、キャリアガス貯蔵タンク６２５と、を含む。第１前駆体貯蔵容器６１５はＩＩＩ族前駆体（例えば、ＴＭＧ）を保持するためのものであってよく、第２前駆体貯蔵容器６２０はＶ族前駆体（例えば、ＮＨ_３）を保持するためのものであってよい。キャリアガス貯蔵タンク６２５はキャリアガス（例えば、Ｈ_２）を保持するためのものである。システム６００は、追加の前駆体及びキャリアガスを保持するためのもの等の、他の貯蔵タンク又は容器を含んでよい。

システム６００は、反応チャンバ６０５に真空を提供するための真空システム６３０を更に含む。真空システム６３０は反応チャンバ６０５と流体連通している。場合によっては、真空システム６３０は、仕切り弁等の弁を用いて反応空間６０５（the reaction pace 605）から絶縁されるように構成される。システム６００のコントローラ（又は制御システム）６３５が、発光素子の１つ以上の層の形成等の、反応チャンバ６０５内における発光素子の形成方法を実装する。コントローラ６３５は、第１前駆体貯蔵容器６１５、第２前駆体貯蔵容器６２０、キャリアガス貯蔵タンク６２５及び真空システム６３０のそれぞれの弁に通信可能に接続されている。コントローラ６３５は、サセプタ及びそのサセプタ上の基板の温度を調整するためにサセプタ６１０に操作可能に接続されるとともに、反応チャンバ６０５内の圧力を調整するために真空システム６３０に操作可能に接続されている。

状況によっては、真空システム６３０は、ターボ分子（「ターボ」）ポンプ、クライオポンプ、イオンポンプ及び拡散ポンプ並びにメカニカルポンプから選択される１つ以上の真空ポンプを含む。ポンプは１つ以上の補助ポンプを含んでよい。例えば、ターボポンプがメカニカルポンプによって補助されてよい。

実施形態によっては、コントローラ６３５は、基板温度、前駆体流量、成長速度、水素流量及び反応チャンバ圧力等の、１つ以上のプロセスパラメータを調整するように構成される。コントローラ６３５は、本明細書において提供される方法を実装するように構成される機械実行可能コードの実行用いるように構成されるプロセッサを含む。機械実行可能コードは、フラッシュメモリ、ハードディスク等の物理的記憶媒体、又はコンピュータ実行可能コードを保持するように構成される他の物理的記憶媒体上に格納される。

実施形態によっては、コントローラ６３５は、約３００ｎｍ以下、又は約２００ｎｍ以下、又は約１５０ｎｍ以下の活性層厚さにおいて、並びに約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２、又は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の活性層転位密度において、約５％〜３０％、又は約１０％〜２０％のＶピット表面密度（又はカバレッジ）を有する活性層を作り出すように１つ以上のプロセスパラメータを調整するように構成される。

図７Ａは、シリコン（サンプルＡ）上に形成される活性層の５μｍ×５μｍの表面のＡＦＭ顕微鏡写真である。サンプルＡの活性領域は約３００ｎｍの厚さを有する。図７Ｂは、シリコン（サンプルＢ）上に形成される活性層の５μｍ×５μｍの表面のＡＦＭ顕微鏡写真である。サンプルＢの活性領域は約１５０ｎｍの厚さを有する。サンプルＡ及びサンプルＢの活性層は約１×１０^９ｃｍ^−２〜２×１０^９ｃｍ^−２の転位密度を有する。サンプルＡの表面は約３０％のＶピット表面カバレッジを有し、サンプルＢの表面は約１０％のＶピット表面カバレッジを有する。サンプルＡ及びＢの厚さ及びＶピット表面カバレッジを有する活性層を有するＬＥＤがシリコン上に形成される。サンプルＢの活性層を有するＬＥＤの方が、サンプルＢの活性層を有するＬＥＤよりも約４０％高い光出力効率を有する。図７Ａ及び７Ｂは、高転位材料及びより薄い活性領域を有するＬＥＤの方が、高転位材料及びより厚い活性領域を有するＬＥＤよりも効率の高い光発生器になることを示している。

文脈上明白に他の意味に解釈すべき場合を除いて、明細書及び特許請求の範囲全体を通じて、単数又は複数を用いた語はそれぞれ複数又は単数も含む。加えて、語「本明細書において」、「以下に」、「上記の」、「下記の」、及び同様の意味の語は、本出願を全体として指しており、本出願のいずれかの特定の部分を指すものではない。語「又は」が２つ以上の項目のリストに関して用いられる場合、その語は以下の語の解釈のすべて（リストの中の項目のいずれか、リストの中の項目のすべて及びリストの中の項目のあらゆる組み合わせ）を範囲に含む。

特定の実装が示され、説明されているが、種々の修正がそれらになされてよく、本明細書において企図されていることを上記のことから理解されたい。本発明は、本明細書内で提供される特定の例によって限定されるように意図されてもいない。本発明は上述の明細書に関連して説明されているが、本明細書における本発明の実施形態の説明及び図表は、限定の意味で解釈されるように意図されるものではない。更に、本発明の態様はすべて、様々な条件及び変数に依存する本明細書において説明されている特定の描写、構成又は相対比率に限定されるものではないことを理解されたい。本発明の実施形態の形状および細部の種々の修正が当業者には明らかであろう。したがって、本発明はこのような修正物、変形物及び同等物もすべて範囲に含むことが企図されている。

Claims (39)

1. ｎ形ＩＩＩ−Ｖ族半導体を含む第１層と、
   前記第１層に隣接し、電子及び正孔の再結合時に光を発生する活性材料を含む第２層と、
   前記第２層に隣接し、ｐ形ＩＩＩ−Ｖ族半導体を含む第３層と、
   前記第１層又は前記第３層のいずれか一方に隣接するシリコン基板と、
   を備え、
   前記活性材料は、前記活性層と前記第３層との間の界面において１つ以上の開口部を有する１つ以上のＶピットを含み、前記Ｖピットは約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２の密度を有する、発光ダイオード（ＬＥＤ）。
2. 前記１つ以上のＶピットの前記密度は、約１０Ｖピット／μｍ^２〜２０Ｖピット／μｍ^２である、請求項１に記載のＬＥＤ。
3. 前記活性材料は、約１×１０^８ｃｍ^−２〜５×１０^９ｃｍ^−２の転位密度を有する、請求項１に記載のＬＥＤ。
4. 前記活性層は、約３００ナノメートル（ｎｍ）未満の厚さを有する、請求項３に記載のＬＥＤ。
5. 前記ｎ形ＩＩＩ−Ｖ族半導体がｎ形窒化ガリウムを含み、前記ｐ形ＩＩＩ−Ｖ族半導体は、ｐ形窒化ガリウムを含む、請求項１に記載のＬＥＤ。
6. 前記ＬＥＤは、少なくとも約５０％の外部量子効率を有する、請求項１に記載のＬＥＤ。
7. ｎ形ＩＩＩ−Ｖ族半導体を有する第１層と、
   前記第１層に隣接し、電子及び正孔の再結合時に光を発生する活性材料を有し、約５％〜３０％の密度の１つ以上のＶピットを有する第２層と、
   前記第２層に隣接し、ｐ形ＩＩＩ−Ｖ族半導体を有する第３層と、
   を備える、発光ダイオード（ＬＥＤ）。
8. 前記第１層又は前記第３層に隣接する基板を更に備える、請求項７に記載のＬＥＤ。
9. 前記基板は、シリコン又はサファイアで形成される、請求項８に記載のＬＥＤ。
10. 前記ＬＥＤは、少なくとも約５０％の外部量子効率を有する、請求項７に記載のＬＥＤ。
11. 前記第２層は、約３００ｎｍ未満の厚さを有する、請求項７に記載のＬＥＤ。
12. 前記ｎ形ＩＩＩ−Ｖ族半導体は、ｎ形窒化ガリウムを含み、前記ｐ形ＩＩＩ−Ｖ族半導体は、ｐ形窒化ガリウムを含む、請求項７に記載のＬＥＤ。
13. 前記活性材料は、複数の量子井戸を含む、請求項７に記載のＬＥＤ。
14. 前記活性材料は、交互になった窒化ガリウム並びに窒化インジウムガリウム又は窒化インジウムアルミニウムガリウム薄膜を含む、請求項７に記載のＬＥＤ。
15. ｎ形窒化ガリウム（ＧａＮ）層と、
    ｐ形ＧａＮ層と、
    前記ｎ形ＧａＮ層と前記ｐ形ＧａＮ層との間の活性層であって、前記活性層は、前記活性層と前記ｎ形ＧａＮ層又は前記ｐ形ＧａＮ層との間の界面において１つ以上の開口部を有する１つ以上のＶピットを含み、前記１つ以上の開口部は前記界面の約５％〜３０％を消費する、活性層と、
    を備える、発光ダイオード（ＬＥＤ）。
16. 前記ｎ形ＧａＮ層又はｐ形ＧａＮ層に隣接する基板を更に備える、請求項１５に記載のＬＥＤ。
17. 前記基板がシリコン又はサファイアで形成される、請求項１６に記載のＬＥＤ。
18. 前記活性層は、個々のスタックがバリア層、及び前記バリア層に隣接する井戸層を含む１つ以上の量子井戸スタックを含む、請求項１５に記載のＬＥＤ。
19. 前記活性層は、複数の周期を含み、前記複数の周期のうちの少なくとも１つの周期は、窒化インジウムガリウム層又は窒化インジウムアルミニウムガリウムを含む、請求項１５に記載のＬＥＤ。
20. 前記複数の周期のうちの前記少なくとも１つの周期は、窒化ガリウムを含む、請求項１９に記載のＬＥＤ。
21. 前記界面は、前記活性層と前記ｐ形ＧａＮ層との間にある、請求項１５に記載のＬＥＤ。
22. 約５００ナノメートル未満の厚さ、及び約５％〜３０％のカバレッジの１つ以上のＶピットを有する発光材料を含む、発光ダイオード（ＬＥＤ）用の活性層。
23. 前記活性層は、少なくとも約５０％の外部量子効率を有する、請求項２２に記載の活性層。
24. 前記活性層は、井戸層、及び前記井戸層に隣接する障壁を含む、請求項２２に記載の活性層。
25. ｉ）前記井戸層に隣接する追加のバリア層、又はｉｉ）前記バリア層に隣接する追加の井戸層を更に含む、請求項２４に記載の活性層。
26. 発光ダイオード（ＬＥＤ）用の活性層であって、約５００ナノメートル未満の厚さを有する発光材料と、前記活性層の表面において１つ以上の開口部を有し、約１Ｖピット／μ^２〜３０Ｖピット／μｍ^２の密度を有する１つ以上のＶピットと、を含む活性層。
27. 活性層に隣接するｎ形又はｐ形ＩＩＩ−Ｖ族半導体層を形成する工程、
    を備え、
    前記活性層は、前記活性層内に１つ以上のＶピットを発生するように選択される１つ以上の成長条件で基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することによって形成され、前記１つ以上のＶピットは前記活性層と前記ｎ形又はｐ形ＩＩＩ−Ｖ族半導体層との間の界面において１つ以上の開口部を有し、前記Ｖピットは約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２の密度を有する、
    発光ダイオード（ＬＥＤ）形成方法。
28. 前記ＩＩＩ−Ｖ族半導体は、窒化ガリウムを含む、請求項２７に記載の方法。
29. 前記ＩＩＩ族前駆体は、ガリウムを含む、請求項２７に記載の方法。
30. 前記Ｖ族前駆体は、窒素を含む、請求項２７に記載の方法。
31. 前記Ｖ族前駆体は、アンモニアから選択される、請求項２７に記載の方法。
32. 前記活性層は、約７５０℃〜８５０℃の温度で形成される、請求項２７に記載の方法。
33. 前記活性層は、約１リットル／分〜２０リットル／分の水素（Ｈ_２）流量で形成される、請求項２７に記載の方法。
34. 前記基板は、シリコンを含む、請求項２７に記載の方法。
35. 約１Ｖピット／μｍ^２〜３０Ｖピット／μｍ^２の密度の１つ以上のＶピットを有する活性層を形成するために、反応チャンバ内で基板をＩＩＩ族前駆体及びＶ族前駆体に暴露することによって活性層を形成する工程、
    を備え、
    前記活性層の形成の間、
    ｉ）前記基板の温度は約７５０℃〜８５０℃であり、かつ／又は
    ｉｉ）前記反応チャンバ内への水素（Ｈ_２）の流量は約２０リットル／分以下である、
    発光ダイオード（ＬＥＤ）の形成方法。
36. 前記基板は、ｎ形又はｐ形ＩＩＩ−Ｖ族材料の層を含み、前記活性層は、前記ｐ形のｎ形ＩＩＩ−Ｖ族材料の前記層の上に形成される、請求項３５に記載の方法。
37. 反応チャンバ内に基板を提供する工程と、
    前記反応チャンバ内へＩＩＩ族前駆体及びＶ族前駆体を誘導することによって、前記基板に隣接する量子井戸層を形成する工程であって、前記量子井戸層は約７５０℃〜７９０℃の成長温度で形成される、前記基板に隣接する量子井戸層を形成する工程と、
    前記ＩＩＩ族前駆体及び前記Ｖ族前駆体を前記反応チャンバ内へ誘導することによって、前記量子井戸層に隣接するバリア層を形成する工程であって、前記バリア層は約７９０℃〜８５０℃の成長温度で形成される、前記量子井戸層に隣接するバリア層を形成する工程と、
    を備え、
    前記バリア層は、ドナー材料により形成される、発光ダイオード（ＬＥＤ）形成方法。
38. 前記基板は、シリコンを含む、請求項３７に記載の方法。
39. 前記バリア層は、約１リットル／分〜２０リットル／分の水素（Ｈ_２）流量で形成される、請求項３７に記載の方法。