CN103430333B - 用于发光装置的发光区域 - Google Patents

用于发光装置的发光区域 Download PDF

Info

Publication number
CN103430333B
CN103430333B CN201280011989.5A CN201280011989A CN103430333B CN 103430333 B CN103430333 B CN 103430333B CN 201280011989 A CN201280011989 A CN 201280011989A CN 103430333 B CN103430333 B CN 103430333B
Authority
CN
China
Prior art keywords
layer
active layer
light
group iii
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280011989.5A
Other languages
English (en)
Other versions
CN103430333A (zh
Inventor
J·拉默
S·丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103430333A publication Critical patent/CN103430333A/zh
Application granted granted Critical
Publication of CN103430333B publication Critical patent/CN103430333B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种发光装置包括：具有n型III-V族半导体的第一层；与所述第一层相邻的第二层，所述第二层包括在电子与空穴复合时生成光的有源材料。在某些例子中，所述有源材料具有密度在大约1个V凹点/μm2与30个V凹点/μm2之间的一个或多个V凹点。所述发光装置包括与所述第二层相邻的第三层，所述第三层包括p型III-V族半导体。

Description

用于发光装置的发光区域
相关申请的交叉引用
本申请要求于2011年9月29日提交的美国专利申请No.13/249146的优先权，在此通过引用将其全部并入。
背景技术
照明应用通常使用白炽或充气式灯泡。这种灯泡的通常不具有长的操作寿命，并且因此需要经常更换。充气式灯管，诸如荧光灯管或霓虹灯管，可以具有较长的寿命，但是使用高电压操作并且相对昂贵。此外，灯泡与充气式灯管都会消耗大量能量。
发光二极管(lightemittingdiode，LED)为在跨LED的有源层施加电位时，发出光的装置。LED通常包括掺杂有杂质来创建p-n结的半导体材料芯片。电流从p侧或阳极流向n侧或阴极。电荷载流子—电子与空穴—从具有不同电压的电极流入p-n结。当电子遇到空穴时，电子与空穴在可以导致以一个或多个光子形式辐射能量(hν)的过程中复合。光子或光射出LED并且用于许多应用，诸如例如照明应用以及电子应用。
与白炽或充气式灯泡相比，LED相对便宜、以低电压操作、并且具有长的操作寿命。此外，LED的消耗相对较少功率并且紧凑。这些属性使得LED是特别期望的并且很好地适用于许多应用。
尽管LED有这些优点，但是还是存在与这种装置关联的限制。这些限制包括可以限制LED的效率的材料限制、可以限制LED所生成的光传输出该装置的结构限制、以及可以导致高处理成本的制造限制。因此，存在对改善的LED以及用于制造LED的方法的需求。
发明内容
在本发明的方面中，提供诸如发光二极管的发光装置。在实施例中，发光二极管包括第一层，其包括n型III-V族半导体和与第一层相邻的第二层，第二层包括在电子与空穴复合时生成光的有源材料。第三层与第二层相邻，第三层包括p型III-V族半导体。硅基板与第一层和第三层之一相邻。有源材料包括一个或多个V凹点(V-pit)，该一个或多个V凹点在有源材料与第三层之间的界面处具有一个或多个开口。V凹点具有在大约1个V凹点/μm2与30个V凹点/μm2之间的密度。在某些情况下，密度为表面密度。
在另一实施例中，发光二极管包括：第一层，其具有n型III-V族半导体；以及与第一层相邻的第二层，第二层包括在电子与空穴复合时生成光的有源材料。第二层包括覆盖率在大约5%与30%之间的一个或多个V凹点。第三层被设置为与第二层相邻。第三层包括p型III-V族半导体。
在另一实施例中，发光二极管包括n型氮化镓(GaN)层、p型GaN层、以及在n型GaN层与p型GaN层之间的有源层。有源层包括一个或多个V凹点，该一个或多个V凹点在有源层与n型GaN层或p型GaN层之间的界面处具有一个或多个开口。该一个或多个开口消耗的界面面积在界面面积的大约5%与30%之间。界面可为有源层的与n型GaN层或该p型GaN层相邻的表面。
在本发明的另一方面中，提供用于诸如LED的发光装置中的有源层。在实施例中，用于发光二极管的有源层包括发光材料，发光材料具有小于大约500纳米的厚度和覆盖率在大约5%与30%之间的一个或多个V凹点。
在另一实施例中，用于发光二极管中的有源层包括发光材料，发光材料具有小于大约500纳米的厚度和在该有源层表面处具有一个或多个开口的一个或多个V凹点。该一个或多个V凹点具有在大约1个V凹点/μm2与30个V凹点/μm2之间的密度。
在本发明的另一方面中，提供用于形成诸如LED的发光装置的方法。在实施例中，形成发光二极管的方法包括形成与有源层相邻的n型或p型III-V族半导体层。通过在选择的一个或多个生长条件下将基板曝露于III族前驱物和V族前驱物来形成该有源层，一个或多个生长条件被选择为在有源层中生成一个或多个V凹点。该一个或多个V凹点被形成为在有源层的表面处以具有一个或多个开口，一个或多个开口的密度在大约1个V凹点/μm2与30个V凹点/μm2之间。
在另一实施例中，形成发光二极管的方法包括通过将反应室中(或在反应室包括多个反应空间时为反应空间)的基板曝露于III族前驱物和V族前驱物以形成具有一个或多个V凹点有源层来形成有源层，该一个或多个V凹点的密度在大约1个V凹点/μm2与30个V凹点/μm2之间，其中在该有源层形成期间：i)该基板的温度在大约750℃与850℃之间；和/或ii)氢气(H2)进入反应室的流率小于或等于大约20升/每分钟。
在另一实施例中，形成发光二极管的方法包括在反应室内提供基板，以及通过将III族前驱物以及V族前驱物导入反应室中来形成与基板相邻的量子阱层。以在大约750℃与790℃之间的生长温度来形成阱层。然后通过将III族前驱物以及V族前驱物导入反应室来形成与阱层相邻的垒层。以在大约790℃与850℃之间的生长温度来形成垒层。利用受主材料来形成量子阱层，或替代地，利用施体材料来形成垒层。
在另一实施例中，形成发光二极管的方法包括在反应室中提供基板。以在大约750℃与790℃之间的第一温度加热基板。接下来，通过将III族前驱物和V族前驱物导入反应室中来形成阱层。以第一运载气体流率来形成阱层。然后以在大约790℃与850℃之间的温度加热基板。接下来，通过将III族前驱物和V族前驱物导入反应室来形成与阱层相邻的垒层。以第二运载气体流率来形成垒层。在某些情况下，第一运载气体流率小于第二运载气体流率。
在本发明的另一方面中，提供用于形成诸如LED的发光装置的系统。在实施例中，用于形成发光装置的系统包括用于固定基板的反应室，以及与反应室液体连通的抽吸系统。抽吸系统被配置为清洗或排空反应室。系统包括计算机系统，其具有处理器用于执行机器可读取代码，该代码实施形成有源层的方法。该方法包括通过将该反应室中的基板曝露于III族前驱物和V族前驱物以形成具有一个或多个V凹点的有源层来形成有源层，该一个或多个V凹点的覆盖率在大约5%与30%之间。在有源层的形成期间，i)该基板的温度在大约750℃与850℃之间；和/或ii)氢气(H2)进入反应室的流率小于或等于大约20升/每分钟。
根据以下详细说明，本领域技术人员易于了解本发明的附加方面与优点，其中示出和描述了本公开内容的仅示例性的实施例。如所意识到的，本发明可包括其它及不同的实施例，并且不脱离本发明的情况下，许多细节都可在许多明显方面进行修改。因此，图与说明本质上应示为示例性的，而不是限制性的。
本说明书通过以相同程度引用本申请中提到的所有公开、专利、以及专利申请，而并入了所有公开、专利、以及专利申请，就好像每一个独立公开、专利、或专利申请被特别或独立地指示为通过引用并入。
附图说明
通过参照阐明示例性具体实施例的以下详细描述以及附图将获得对本发明的特征和优点的更好理解，具体实施例中使用了本发明的原理，附图中：
图1图解示例发光二极管；
图2图解示例根据实施例的在硅基板之上的n型III-V族半导体层；
图3图解示例根据实施例的在III-V族半导体层之上形成的有源层；
图4图解示例根据实施例的具有多个V凹点的有源层(或有源区)的顶部表面；
图5示出了根据实施例的用于形成用于发光装置的量子阱有源层的方法；
图6图解示例根据实施例的用于形成发光装置的系统；以及
图7A和图7B示出了有源层的顶部表面的原子力显微法(atomicforcemicroscopy，AFM)显微照片。
具体实施方式
虽然已经于此示出和描述了本发明的许多实施例，但是仅是通过范例方式提供这些实施例对本领域技术人员是明显的。不脱离本发明，本领域技术人员可进行无数改变、变更以及替换。应该了解，于此所描述的本发明的实施例的许多替代方式都可用来实施本发明。
于此使用的术语“发光装置”是指配置成在电子和空穴在该装置的发光区(或“有源层”)中复合时生成光的装置。在某些例子中，发光装置是将电能转换成光的固态装置。发光二极管为发光装置。目前有许多不同的LED装置结构，它们由不同材料制成，并且具有不同结构并且以许多方式运行。一些LED发出激光，而一些生成非单色光。一些LED被优化为执行特定应用。LED可为所谓的蓝光LED，其包括具有氮化铟镓的多量子阱(multiplequantumwell，MQW)有源层。蓝光LED可发出具有波长范围从大约440纳米至大约500纳米的非单色光，同时具有每平方厘米38安培或更大的平均电流密度。可以提供荧光粉涂层来吸收发出的一些蓝光。荧光粉接着放荧光以发出其它波长的光，使得整体LED装置所发出的光具有较宽的波长范围。
于此所使用的术语“层”是基板上原子或分子的层。在一些例子中，层包括单个外延层或多个外延层(或子层)。层可包括膜或薄膜。在一些情况下，层为装置(例如发光装置)的结构部件，提供预定装置功能，诸如例如生成(或发出)光的有源层。层的厚度通常从大约一个单原子单层(monolayer，ML)至数十单层、数百单层、数千单层、数百万单层、数十亿单层、数万亿单层或更多。在范例中，层为多层结构，具有大于一个单原子单层的厚度。此外，层可包括多个材料层。在范例中，多量子阱有源层包括多个阱和垒层。
于此所使用的术语“覆盖率”指由物质覆盖或占用的表面或界面相对于总表面面积的分数，例如，物质的10%的覆盖率表示有10%的表面被该物质覆盖。在一些情况下，覆盖率由单层(ML)表示，1ML对应表面对特定物质的完全饱和。例如，0.1ML的凹点覆盖率表示有10%的表面被凹点的开口(或孔洞)占据。该覆盖率指这种开口(或孔洞)的表面覆盖率。在范例中，对于具有大约5%与30%之间的开口的表面或界面，开口占用在大约5%与30%之间的表面或界面面积。在这种例子中，该开口可填入材料，包括但不受限于半导体材料。
于此所使用的术语“有源区”(或“有源层”)指生成光的发光二极管(LED)发光区。有源层包括有源材料，其在电子和空穴诸如例如借助于跨有源层施加的电位而复合时生成光。有源层可以包括一个或多个层(或子层)。在一些例子中，有源层可以包括一个或多个垒层(或包覆层，例如GaN)以及一个或多个量子阱(“阱”)层(诸如例如InGaN)。在范例中，有源层包括多个量子阱，在该情况下，有源层可称为多量子阱(“MQW”)有源层。
于此所使用的术语“已掺杂”指有化学掺杂的结构或层。层可掺杂有n型化学掺杂物(于此也称为“n掺杂”)或p型化学掺杂物(于此也称为“p掺杂”)。在一些例子中，层未掺杂或非故意掺杂(于此也称为“u掺杂”或“u型”)。在范例中，u-GaN(或u型GaN)层包括未掺杂或非故意掺杂的GaN。
于此所使用的术语“掺杂物”指化学掺杂物，诸如n型掺杂物或p型掺杂物。P型掺杂物包括但不受限于硼、铝、镁、铍、锌和碳。n型掺杂物包括但不受限于氮、磷、硅、锗、锡、碲和硒。p型半导体为掺杂有p型掺杂物的半导体。n型半导体为掺杂有n型掺杂物的半导体。n型III-V族材料，诸如n型氮化镓(“n-GaN”)，包括掺杂有n型掺杂物的III-V族材料。p型III-V族材料，诸如p型GaN(“p-GaN”)，包括掺杂有p型掺杂物的III-V族材料。III-V族材料包括选自于硼、铝、镓、铟以及铊的III族元素的至少之一，以及选自于氮、磷、砷、锑以及铋的V族元素的至少之一。
于此使用的术语“相邻”或“相邻于”包括“邻近”、“邻接”、“接触”以及“紧邻”。在一些实例中，相邻部件由一个或多个介入层彼此分隔。例如，该一个或多个介入层的厚度小于大约10微米(“微米”)、1微米、500纳米(“nm”)、100nm、50nm、10nm、1nm或更小。在范例中，第一层与第二层直接接触时，第一层与第二层相邻。在其它范例中，第一层藉由第三层而与第二层分隔时，第一层与第二层相邻。
于此所使用的术语“基板”指其上要形成膜或薄膜的任何工件。基板包括但不受限于硅、二氧化硅、蓝宝石、氧化锌、碳(例如石墨)、SiC、AlN、GaN、尖晶石(spinel)、涂布硅(coatedsilicon)、氧化物上硅、氧化物上碳化硅、玻璃、氮化镓、氮化铟、二氧化钛、氮化铝、金属材料(例如钼、钨、铜、铝)以及这些的组合(或合金)。
于此所使用的术语“表面”指第一相与第二相间的边界，诸如固相之间的边界或固相与气相之间的边界。在范例中，表面在第一层与第二层之间的界面处。表面可由材料层所覆盖。在一些实施例中，表面(或界面)包括开口，例如V凹点的开口。在一些情况下，该开口填入一种或多种材料。
于此所使用的术语“注入效率”指通过发光装置的注入到发光装置的有源区的电子的比例。
于此所使用的术语“内量子效率”指在发光装置有源区中所有电子空穴复合中辐射(即产生光子)的比例。
于此所使用的术语“提取效率”指发光装置的有源区中所产生的光子从该装置逃逸的比例。
于此所使用的术语“外量子效率”(externalquantumefficiency,(EQE))指从LED发出的光子数与通过LED的电子数之比率，即EQE=注入效率x内量子效率x提取效率。
LED可由许多半导体装置层所形成。在一些情况下，III-V族半导体LED提供优于其它半导体材料的装置参数(例如光波长、外量子效率)。氮化镓(GaN)为二元III-V族直接带隙半导体，其可用于光电子应用以及高功率和高频率装置。
基于III-V族半导体的LED可形成在许多基板上，诸如硅和蓝宝石。硅提供超过其它基板的许多优点，诸如除使用大尺寸晶圆来帮助将预定时间周期内形成的LED数量最大化外，使用当前制造和处理技术的能力。图1示出了LED100，其具有基板105、与基板105相邻的AlGaN层110、与AlGaN层110相邻的凹点生成层(pitgenerationlayer)115、与凹点生成层115相邻的n型GaN(“n-GaN”)层120、与n-GaN层120相邻的有源层125、与有源层125相邻的电子阻挡(例如AlGaN)层130、以及与电子阻挡层130相邻的p型GaN(“p-GaN”)层135。电子阻挡层130将p-GaN层135中电子与空穴的复合最小化。基板100可由硅形成。在一些例子中，凹点生成层115包括非故意掺杂的GaN(“u-GaN”)。
虽然硅提供许多优点，诸如使用适用于硅的使用的商业可用半导体制造技术的能力，但是硅基板上的基于III-V族半导体的LED的形成仍旧受到许多限制。例如，硅与氮化镓之间的晶格失配以及热膨胀系数都会导致结构应力，结构应力在氮化镓薄膜的形成时生成缺陷，例如线(threading)和/或发夹(hairpin)位错(于此统称为“位错”)。缺陷四周生长的薄膜产生V缺陷(或V凹点)，即装置层中的V形或总体凹陷的结构。这种V凹点使得难以实现一致的装置特性，诸如一个或多个层中的化学掺杂物(“掺杂物”)的分布。
用于解决此问题的方式是最小化LED中的V凹点浓度。例如，有源层可形成有低或大体上低的缺陷密度，这有助于最小化V凹点的覆盖率(或密度)。然而，这种方式在商业上不可行和/或难以与目前可用来形成LED的方法一起实施。例如，低缺陷密度LED元件层(例如有源层)的形成是慢的并且耗费资源的过程，导致高的处理成本以及不充分的装置周转，而不符LED装置的商业需求。例如，在硅上形成GaN一般需要相对厚的GaN层，这可使用多层AlN或SiNx来生长以降低该AlN/GaN或SiNx/GaN界面处的位错密度。这使得制造时间长，进而增加成本，并且由于需要较厚的GaN层而使得难以消除破裂。这通常难以在硅基板上形成GaN层，以形成具有可与蓝宝石基板上的GaN层的效率相比的效率的发光装置。
在一些实施例中，提供在硅之上生长LED有源区的方法，使得即使具有相对高的位错密度，也可实现高的光输出效率。在一些情况下，于此提供的方法有利地消除了形成具有低位错密度的n-GaN层与有源层，低位错密度例如基本上小于1x109cm-2，以便获得具有高光输出效率的LED的需求。于此提供的方法可与厚度小于2μm的GaN层一起使用。在一些实施例中，针对硅基板之上所形成的n-GaN层之上形成的有源层，有源层与n-GaN层具有在大约1x108cm-2与5x109cm-2之间的位错密度。在其它实施例内，有源层和n-GaN层具有在大约1x109cm-2与2x109cm-2之间的位错密度。根据于此所提供的方法的具有硅基板之上所形成的有源层的LED以高输出效率发出光，该高输出效率类似或在一些例子中超出蓝宝石基板之上所形成的有源层的效率。
于此提供的是以优选地用于降低高缺陷密度的方式，来形成发光装置的有源层的装置结构及方法。于此提供的方法使得能够有利地形成具有期望的装置特性，而不需要最小化缺陷密度的发光装置。本发明一些实施例中描述的方法基于具有中等至高度缺陷密度的有源层的发光装置的非预期的实现，该发光装置可以通过在有源层形成期间选择许多工艺参数来实现一定V凹点密度与覆盖率，而形成为具有优选的装置性能特性。
发光装置
在本发明的方面，提供由具有相对中等至高缺陷密度的有源层所形成的发光装置结构。在一些情况下，这种有源层具有在大约1x108cm-2与5x109cm-2之间的缺陷密度。在其它实施例中，这种有源层具有在大约1x109cm-2与2x109cm-2之间的缺陷密度。一些实施例中描述的装置结构排除了形成具有最低缺陷密度的发光装置结构的需求。在于此所提供的V凹点密度、分布和/或覆盖率的帮助之下，可使用具有相对中等至高缺陷密度(并且因此V凹点)的有源层，这样有利地降低了处理成本并且帮助提供基于硅的LED在商业布置中的大规模的使用。
在一些实施例中，诸如发光二极管(LED)的发光装置包括第一层以及在第一层之上的第二层，第一层包括n型III-V族半导体。第二层包括在电子与空穴复合时生成光的有源材料。发光装置还包括在第二层之上的第三层。第三层包括p型III-V族半导体。在实施例中，该n型III-V族半导体为n型氮化镓(n-GaN)，并且该p型III-V族半导体为p型氮化镓(GaN)-即分别掺杂有n型和p型掺杂物的GaN。
该III-V族半导体包括III族物质与V族物质。在一些实施例中，该III族物质为镓并且该V族物质为氮。在其它实施例中，该III族物质包括镓和/或铟。
有源材料包括一个或多个V凹点，其在该有源材料表面上具有一个或多个开口。在一些实施例中，V凹点的密度在大约1个V凹点/μm2与30个V凹点/μm2之间，或在大约10个V凹点/μm2与20个V凹点/μm2之间。该V凹点密度(或覆盖率)可用表面光谱技术来测量，表面光谱技术诸如是原子力显微法(AFM)或扫描隧道显微法(scanningtunnelingmicroscopy，STM)。在这种例子中，第二(有源)层的表面处的V凹点的开口(或孔洞)的密度(或覆盖率)对应于第二层中的V凹点的密度。在另一实施例中，基于在第二层的表面处开口(或孔洞)的密度(例如表面密度)的测量结果，有源材料包括密度在面积25μm2中大约50个V凹点与500个V凹点之间，或在面积25μm2中大约200个V凹点与400个V凹点之间的一个或多个V凹点。在一些例子中，该密度对应于第二层的表面上的孔洞(或开口)的覆盖率。在另一实施例中，有源材料包括具有在大约5%与30%之间，或大约10%与20%之间覆盖率(例如表面覆盖率)的一个或多个V凹点。在另一实施例中，该有源材料包括具有在大约0.05单层(ML)与0.4ML，或大约0.1ML与0.2ML之间的表面覆盖率的一个或多个V凹点。
在一些情况下，孔洞设置于与第一层相邻的第二层的表面上。在其它情况下，孔洞设置于与第三层相邻的第二层的表面上。
在一些例子中，有源材料具有在大约1x108cm-2与5x109cm-2之间，或在大约1x109cm-2与2x109cm-2之间的位错密度(即在有源材料的1cm2截面面积中的位错数)。在其它例子中，有源材料具有大于或等于大约1x105cm-2、或大于或等于大约1x106cm-2、或大于或等于大约1x107cm-2、或大于或等于大约1x108cm-2、或大于或等于大约1x109cm-2或大于或等于大约2x109cm-2的位错密度。
在一些情况下，有源层具有小于大约1000纳米(nm)、小于大约500nm、小于大约400nm、小于大约300nm或小于大约200nm的厚度。在范例中，有源层具有在大约100nm与200nm之间的厚度。
在一些实施例中，第一层的厚度在大约100nm与8微米(“微米”)之间、在大约500nm与6微米之间或在大约1微米与4微米之间。该第一层的厚度可以选择为提供具有预定操作条件的发光装置。在实施例中，n型掺杂物包括硅、锗、鍗、硒和锡中的一种或多种。在特定实施当中，n型掺杂物为硅。
在一些实施例中，第三层的厚度在大约10nm与1000nm之间、或在大约20nm与800nm之间、或在大约50nm与500nm之间。第三层的厚度可以选择为使得提供具有预定操作条件的发光装置。在实施例中，p型掺杂物包括镁、碳和铍中的一种或多种。在特定实施当中，p型掺杂物为镁。
发光装置进一步包括位于第一层以下或第三层以上的基板。在范例中，基板包括硅或蓝宝石，诸如n型硅基板。在一些例子中，基板用于完成的发光装置中。在其它例子中，基板为载体基板，在这种例子中该完成的发光装置将包括另一基板。在一些实施例中，基板具有在大约100μm与200μm之间的厚度。
在一些实施例中，发光装置包括凹点生成层。在一些例子中，凹点生成层与第一层相邻，诸如在第一与第二层以下。在其它例子中，凹点生成层位于第一层与第二层之间。凹点生成层在第二层形成期间，以及在一些例子中于第二层之上形成其它层期间，帮助一个或多个V凹点的生长。
在一些例子中，凹点生成层具有在大约1x108cm-2与5x109cm-2之间的缺陷密度。在其它实施例中，凹点生成层具有在大约1x109cm-2与2x109cm-2之间的缺陷密度。在一些实施例中，凹点生成层具有在大约10nm与1000nm之间的厚度，而在其它实施例中，凹点生成层具有在大约50nm与500nm之间的厚度。
发光装置包括通过直接或隔着一个或多个中间层与第一层接触而与第一层电连通的电极。发光装置还包括通过直接或隔着一个或多个中间层与第三层接触而与第三层电连通的电极。在一些例子中，电极之一或二者具有选择为最小化对从发光装置所发出光的阻碍的形状和配置。
在一些实施例中，第二层的有源材料为量子阱有源材料，诸如多量子阱(MQW)材料。在实施例中，第二层包括交替的阱层以及垒(或包覆)层。在范例中，第二层包括由氮化铟镓和/或氮化铟铝镓形成的阱层。在这种例子中，垒层可由氮化镓形成。在另一范例中，第二层包括由氮化铝镓形成的阱层。在这种例子中，垒层可由氮化铝或氮化镓形成。包括有源层的该材料可用包括有源层的二或更多元素进行成分分级(于此也称为“分级”)。在范例中，第二层包括分级的氮化铟镓InxGa1-xN，其中‘x’为在0与1之间的数字，并且垒(或包覆)层由GaN形成。这种层的成分可从第二层的第一侧至第二侧变化。在一些情况下，阱层包括受主材料和/或垒层包括施主材料。在一些实施例中，垒材料包括氮化镓、氮化铝镓以及氮化铟镓铝中的一种或多种，而阱材料包括氮化铟镓以及氮化铟铝镓中的一种或多种。可选择每一阱和垒层的化学当量，以达到预定的装置性能，诸如有源层所发出的光的频率。
在一些实施例中，第二层(包括有源材料)具有在大约1x108cm-2与5x109cm-2，或在大约1x109cm-2与2x109cm-2之间的缺陷密度。第二层具有在大约10nm与1000nm之间或大约50nm与200nm之间的厚度。
在一些实施例中，发光装置在第一层与第二层之间的厚度小于大约5微米、或小于大约4微米、或小于大约3微米、或小于大约2微米、或小于大约1微米、或小于大约500nm。
在一些实施例中，于大约350mA的驱动电流之下，发光装置具有至少大约40%、或至少大约50%、或至少大约60%、或至少大约65%、或至少大约70%、或至少大约75%、或至少大约80%、或至少大约85%、或至少大约90%、或至少大约95%的外量子效率。在一些实施例中，发光装置具有至少大约40%、或至少大约50%、或至少大约60%、或至少大约65%、或至少大约70%、或至少大约75%、或至少大约80%、或至少大约85%、或至少大约90%、或至少大约95%的内量子效率。在一些实施例中，发光装置具有：在350mA处大约2.85V的低正向电压；-5V处小于大约0.01μA的低反向漏电流；以及大于大约55%的墙壁插头效率（wallplugefficiency）。
在一些实施例中，用于发光二极管(LED)中的有源层包括厚度小于大约500纳米的发光材料，以及表面密度在大约1个V凹点/μm2与30个V凹点/μm2之间的一个或多个V凹点。在实施例中，该一个或多个V凹点的表面密度在大约10个V凹点/μm2与20个V凹点/μm2之间。该有源层具有在大约1x108cm-2与5x109cm-2，或在大约1x109cm-2与2x109cm-2之间的位错密度。在一些例子中，有源层包括一层或多层III-V族材料。
在范例中，有源层为具有阱层与垒层的量子阱有源层。有源层可为具有多个阱层以及至少一个垒层，或多个垒层以及至少一个阱层的多量子阱有源层。在一些例子中，有源层由具有氮化铟镓或氮化铝镓的阱层以及具有氮化镓或氮化铝的或多个垒层所形成。以交错并且顺序的方式提供垒层与阱层，即垒层与阱层分隔相邻，或阱层与垒层分隔相邻。
例如，有源层包括阱层以及与阱层相邻的垒层。有源层进一步包括与阱层相邻的附加垒层，或与垒层相邻的附加阱层。这种结构可重复，以形成具有任何期望阱-垒叠层数量(或周期)的有源层，其中独立叠层具有与垒层相邻的阱层。在一些实施例中，有源层包括至少一个周期、至少5个周期、或至少10个周期、或至少20个周期、或至少30个周期、或至少40个周期、或至少50个周期、或至少60个周期、或至少70个周期、或至少80个周期、或至少90个周期、或至少100个周期。
在一些情况下，阱层比垒层薄。在范例中，InGaN阱层具有在大约1nm与20nm之间或在大约2nm与10nm之间的厚度，并且GaN垒层具有在大约5nm与30nm之间或在大约10nm与20nm之间的厚度。在这种例子中，垒层可设置于阱层之间，或阱层可设置于两个垒层之间。
在一些实施例中，用于诸如LED的发光装置中的有源层包括厚度小于大约500nm、或小于大约400nm、或小于大约300nm、或小于大约200nm的发光材料。有源层具有表面覆盖率在大约5%与30%之间的一个或多个V凹点。在一些例子中，表面覆盖率在大约10%与20%之间。
在范例中，LED包括n型氮化镓(GaN)层、p型GaN层、以及在n型GaN层与p型GaN层之间的有源层，有源层具有表面密度在大约5%与30%之间的一个或多个V凹点。LED具有与n型GaN层或p型GaN层相邻的基板。基板与n-GaN层或p-GaN层接触，或与n-GaN层或p-GaN层相邻但由一个或多个介入层与n-GaN层或p-GaN层分隔。基板可由蓝宝石或硅(例如n型硅)所形成。在一些例子中，有源层包括一个或多个量子阱叠层。每一量子阱叠层都包括垒层以及与该垒层相邻的阱层。有源层具有小于大约500nm、或小于大约400nm、或小于大约300nm、或小于大约200nm的厚度。
在一些实施例中，发光装置的性能取决于有源层的厚度，以及有源层的表面上的V凹点的分布(或覆盖率)。在一些情况下，能够藉由选择有源层的厚度，在有源层(外延)生长期间赋予预定的V凹点分布和/或覆盖率，来优化发光装置的性能。在范例中，针对具有在大约1x109cm-2与2x109cm-2之间的位错密度的发光装置，具有厚度在大约50nm与200nm之间的有源层提供在大约10%与20%之间的V凹点覆盖率。这种装置的性能(例如外量子效率)可以优选地与具有较厚有源层或V凹点表面覆盖率低于10%或高于20%的装置相关。例如，相对于具有大约300nm的厚度和30%的V凹点表面覆盖率的有源层的装置，厚度大约为150nm并且V凹点表面覆盖率大约为10%的有源层具有提高至少大约40%的光输出效率。针对特定有源层厚度的V凹点覆盖率可随有源层的生长条件而变(见以下)。
图2示出了根据实施例的装置200，其具有硅基板205、硅基板205上的一个或多个转换层210、以及该一个或多个转换层上的n型III-V族半导体层215。在一些例子中，该一个或多个转换层包括一个或多个u型III-V族半导体(即是未掺杂或非故意掺杂的III-V族半导体，诸如例如非故意掺杂的GaN)层和/或一个或多个应变释放(strainrelaxation)层，诸如掺杂的III-V族半导体层(例如氮化铝镓)，其具有在硅基板205与n型III-V族半导体层215之间的晶格常数。例如，一个或多个转换层210包括AlGaN层以及AlGaN层之上的u-GaN层，u-GaN层与该n型III-V族半导体层相邻设置。在一些实施例中，III-V族半导体材料为氮化镓(GaN)。在这种例子中，n型III-V族层215包括n型氮化镓(n-GaN)。n型III-V族层包括n型掺杂物，诸如例如硅。
在范例中，硅基板205具有(111)晶向(crystallographicorientation)(即，硅基板为Si(111))。在其它范例中，硅基板205具有其它晶向。硅基板205可具有呈现出一种或多种其它晶面的切面与缺陷(例如台阶)，晶面诸如例如是(100)晶面。在一些例子中，具有(111)取向表面的基板具有呈现出其它取向的缺陷(例如台阶)。
图3示出了根据本发明的实施例的装置300，其具有硅基板305、硅基板305上的一层或多层转换层310、该一个或多个转换层上的n型III-V族半导体层315、以及n型III-V族半导体层上的有源层320。有源层320在电子与空穴复合时生成光，该复合诸如例如借助于与有源层320之上的n型III-V族层315以及p型III-V族层电连通的接触部或电极(见例如图1)跨有源层320施加电位(电压)。一个或多个转换层310可如上面图2的上下文中描述的。
在一些情况下，有源层320包括一个或多个量子阱与垒层。在范例中，有源层320由多量子阱(MQW)材料形成。例如，有源层320可由一个或多个氮化铝镓(AlGaN)量子阱层以及分隔该一个或多个AlGaN量子阱层的氮化铝(AlN)阱层所形成。有源层320具有在大约1x108cm-2与5x109cm-2，或在大约1x109cm-2与2x109cm-2之间的缺陷密度。
装置300的有源层320包括从n型III-V族半导体层315延伸至有源层320的顶部表面330的多个V凹点325。V凹点(或V缺陷)形成于n型III-V族半导体层315中的缺陷(例如位错)上或四周。
在一些情况下，有源层320的顶部表面330处的V凹点的密度在大约1个V凹点/μm2与30个V凹点/μm2之间，或在大约10个V凹点/μm2与20个V凹点/μm2之间，该密度由有源层320的表面处的V凹点的开口(或孔洞)的密度来量度。在一些例子中，有源层320在25μm2的面积上(顶部表面330)具有在大约50个V凹点与500个V凹点之间，或在25μm2的面积上具有在大约200个V凹点与400个V凹点之间。在一些实施例中，在有源层320的顶部表面330上，V凹点325具有在大约0.05单层(monolayer,ML)与0.4ML，或大约0.1ML与0.2ML之间的表面覆盖率。V凹点密度以及覆盖率可借助于表面分析技术来测量，诸如AFM或STM。例如，STM或AFM可用来测量有源层的表面处的开口(或孔洞)的密度，并且开口的密度对应于有源层320中的V凹点的密度。
装置300可包括有源层320之上的附加层。在范例中，装置300包括有源层320之上的p型III-V族半导体层。在一些情况下，装置300包括有源层320与p型III-V族半导体层之间的电子阻挡层。在范例中，p型III-V族半导体层由p型GaN(p-GaN)所形成。在这种例子中，电子阻挡层可由氮化铝镓形成。
图4图解例示根据本发明的实施例的具有顶部表面405的有源层400。顶部表面405具有第一宽度(W1)与第二宽度(W2)。如示例的，第一宽度与第二宽度大体上相同。顶部表面405包括多个凹点410的开口。在一些实施例中，凹点410为V凹点，诸如上面在图3的上下文中所讨论的那些。凹点410延伸到有源层400中，并且在一些例子中，延伸至有源层400以下的层，诸如n型III-V族半导体层(图未显示)。
凹点410可具有许多截面区域。凹点410可形成于有源层400中的缺陷处或附近，和/或有源层以下的一个或多个层处或附近。在有源层400的生长期间，至少一些凹点的大小会生长。例如，至少一些凹点的直径(以及截面面积)随着有源层厚度增加而增加。在一些情况下，于有源层400的生长期间，两或更多凹点合并，在有源层400的顶部表面405处形成单一开口。
凹点可具有许多直径、形状以及配置。在一些实施例中，凹点410的开口具有在1nm与2000nm之间、或在大约10nm与1000nm之间、或在大约60nm与120nm之间、或在大约80nm与100nm之间的直径。在其它实施例中，凹点410的开口具有小于大约2000nm、或小于大约1000nm、或小于大约500nm、或小于大约400nm、或小于大约300nm、或小于大约200nm、或小于大约100nm、或小于大约90nm、或小于大约80nm、或小于大约70nm、或小于大约65nm的直径。
顶部表面405可包括许多大小的凹点。在范例中，一些凹点410小于其它凹点。在另一范例中，凹点410具有大体上类似的大小。一些凹点可完全延伸通过有源层400，而其它凹点可延伸通过部分有源层400(例如通过有源层的50%)。一些凹点可沿着与正交于顶部表面的轴(“表面法线”，延伸出图的平面)平行的向量生长，而其它凹点可沿着相对于表面法线成角度的向量生长，相对于表面法线的该角度诸如大于大约0°、或大于大约5°、或大于大约10°、或大于大约20°、或大于大约30°、或大于大约40°、或大于大约50°、或大于大约60°。在一些例子中，凹点侧壁切面（facet）大约是60°。
在一些实施例中，凹点的剖面(或开口)为圆形、三角形、方形、矩形、五角形、六角形、七角形、九角形(nonagonal)或这些的组合。在一些例子中，开口为这些形状的部分区段(例如半圆形、半矩形)。
在一些实施例中，凹点填充有一种或多种材料，诸如III-V族半导体。凹点的开口可填充有一种或多种材料。
在范例中，有源层400具有小于或等于大约200nm、或小于或等于大约150nm的厚度，并且具有在大约1x109cm-2与2x109cm-2之间的位错密度。
形成发光装置的方法
在本发明的另一方面，提供用于形成发光装置的方法。于此提供的方法使得能够形成发光装置有源层，该有源层被优化用于其中该有源层具有在大约1x108cm-2与5x109cm-2之间，或在大约1x109cm-2与2x109cm-2之间的位错密度的情况。
在一些实施例中，用于形成诸如发光二极管(LED的发光装置的方法包括形成与有源层相邻的n型或p型III-V族半导体层。通过在一个或多个选择的生长条件之下，将反应室中的基板曝露于一种或多种III族前驱物(precursor)和一种或多种V族前驱物来形成有源层，选取的生长条件是为了在有源层内产生表面密度在大约1个V凹点/μm2与30个V凹点/μm2之间、或在大约10个V凹点/μm2与20个V凹点/μm2之间的一个或多个V凹点。在一些例子中，III-V族半导体包括氮化镓(GaN)。在一些情况下，在基板曝露于一种或多种III族前驱物和一种或多种V族前驱物时，基板(包括基板之上的任何层)都与该一种或多种III族前驱物和该一种或多种V族前驱物接触。
在范例中，于反应室中在硅基板之上的n-GaN层之上形成包括氮化镓垒层与氮化铟镓或氮化铟铝镓阱层的有源层。生长温度与运载气体(例如H2)流率选择为生成具有在大约5%与30%之间、或在大约10%与20%之间的V凹点表面覆盖率的有源层。在一些例子中，这种生长条件选择为将位错密度维持在在大约1x108cm-2与5x109cm-2之间，或在大约1x109cm-2与2x109之间。在一些例子中，在硅基板之上的一个或多个附加层(例如凹点生成层)之上形成该n-GaN层。使用选择为在n-GaN层中提供在大约1x108cm-2与5x109cm-2之间、或在大约1x109cm-2与2x109cm-2之间的位错密度的生长条件来形成n-GaN层。
III-V族半导体包括一种或多种III族物质和一种或多种V族物质。在范例中，III族物质为镓(Ga)并且V族物质为氮。n型III-V族半导体为掺杂有n型掺杂物(例如Si)的III-V族半导体。p型III-V族半导体为掺杂有p型掺杂物(例如Mg)的III-V族半导体。
反应室可为配置为用于薄膜形成的真空室。在一些例子中，真空室为超高真空(ultrahighvacuum，UHV)室。在其中想要低压环境的例子中，该反应室可藉助于拥有一个或多个真空泵，诸如涡轮分子(“涡轮”)泵、低温泵、离子泵、扩散泵、和机械泵中的一个或多个，的抽吸系统来抽真空。反应室可包括控制系统，用于调节前驱物流率、基板温度、反应室压力、以及反应室排出。反应室可为配置为生成发光装置的系统当中的部分(见例如图6)。
根据用于形成有源层和/或该有源层以上和以下的层的一个或多个工艺参数的选择，能够调整生长条件。在一些实施例中，生长条件包括生长温度、运载气体流率、前驱物流率、生长率以及生长压力中的一个或多个。
在一些实施例中，于此提供的工艺参数用于其中在硅基板之上形成具有中等至高位错密度的III-V族半导体的有源层。在一些情况下，位错密度在大约1x108cm-2与5x109cm-2之间、或在大约1x109cm-2与2x109cm-2之间。在一些例子中，调整用于形成有源层的一个或多个处理参数以在在大约1x108cm-2与5x109cm-2之间、或在大约1x109cm-2与2x109cm-2之间的位错密度提供具有于此提供的V凹点密度的有源层，V凹点密度诸如在大约5％与30％直接按，或在大约10％与20％之间。在一些实施例中，有源层生长条件选择为在有源层厚度小于或等于大约300nm、小于或等于大约200nm、或小于或等于大约150nm上，并且有源层位错密度在大约1x108cm-2与5x109cm-2之间、或在大约1x109cm-2与2x109cm-2之间时，提供在大约5%与30%之间、或在大约10%与20%之间V凹点表面密度。在一些情况下，于有源层生长期间，生长温度以及运载气体(例如H2)流率选择为实现V凹点的预定的密度和/或分布。
生长温度为基板或薄膜形成时基板之上的一个或多个层的温度。在范例中，生长温度为基板温度，如借助于与基板热接触的热电偶或高温计测得的。在一些例子中，在有源层的形成期间，基板的温度在大约750℃与850℃之间。在实施例中，该有源层包括量子阱材料，诸如具有阱层与垒层的多量子阱(MQW)材料。在一些情况下，阱层以在大约750℃与790℃之间、或在大约770℃与780℃之间的温度来形成，并且垒层以在大约790℃与850℃之间、或在大约810℃与840℃之间的温度来形成。
前驱物流率包括一个或多个III族前驱物的流率以及V族前驱物的流率。流率指定在预定时间段内投送至反应室的前驱物的量。
可以与于此描述的方法一起使用许多源气体(或前驱物)。镓前驱物可以包括三甲基镓(trimethylgallium(TMG))、三乙基镓、氯化二乙基镓(diethylgalliumchloride)以及同位的氢化镓化合物(coordinatedgalliumhydridecompounds)(例如氢化二甲基镓)中的一种或多种。铝前驱物可包括三异丁基铝(TIBAL)、三甲基铝(TMA)、三乙基铝(TEA)、和氢化二甲基铝(DMAH)中的一种或多种。铟源气体可包括三甲基铟(TMI)和三乙基铟(TEI)中的一种或多种。氮前驱物可包括氨(NH3)、氮(N2)、以及等离子体激发的氨和/或N2中的一种或多种。
在一些例子中，藉助于包括He、Ar、N2和H2中的一种或多种的运载气体，在反应室内提供一种或多种前驱物。在实施例中，有源层形成期间运载气体的流率在大约1升/每分钟以及20升/每分钟之间。
在一些例子中，通过在反应室中将基板曝露于一种或多种前驱物和氢气(H2)，来形成有源层。在实施例中，有源层的形成期间氢气的流率在大约1升/每分钟与20升/每分钟之间、或在大约1升/每分钟与10升/每分钟之间、或在大约4升/每分钟与8升/每分钟之间。在一些例子中，在量子阱有源层形成期间，基于是否正在形成阱层或垒层来调整氢气流率。在实施例中，于垒层(例如GaN垒层)形成期间，氢气流率在大约1升/每分钟与10升/每分钟之间、或在大约4升/每分钟与8升/每分钟之间。在阱层的形成期间(例如氮化铟镓)，氢气流率相对于于垒层的形成期间的氢气的流率减小了。在一些情况下，阱层形成期间氢气的流率已经终止(即为或接近0升/每分钟)。
在实施当中，以在大约750℃与790℃之间、或在大约770℃与780℃之间的温度(生长温度)形成该阱层。在这种例子中，以在大约790℃与850℃之间、或在大约810℃与840℃之间的温度，以及以在大约1升(L)/每分钟(min)与10L/min之间、或在大约4L/min与8L/min之间的氢气流率，来形成垒层。在实施中，以大约820℃的温度形成垒层。在实施例中，阱层形成期间的氢气流率已经终止。在一些情况下，垒层的生长温度与氢气流率的增加成反比。也就是，氢气流率越高，则生长温度越低。在一些例子中，用于阱层的形成的温度比用于垒层的形成的温度低30℃至40℃。
在范例中，通过以大约6升/每分钟的H2流率，使TMG、NH3和H2流入反应室，来在反应室中的硅基板之上形成垒层。在预定时间段之后，H2流率终止，并且将铟前驱物与TMG和NH3引入反应室内，来形成阱层。可如期望地重复这种操作，来形成具有如期望的时段(即是垒-阱叠层数量)的多量子阱层。
生长率为许多装置层的生长率，诸如有源层。在一些情况下，生长率取决于该驱物流率。也就是，流入反应室中的前驱物的流率越高，则生长率越高。在其它情况下，生长率取决于氢气的流率。在其它情况下，生长率取决于选自前驱物流率、氢气流率、运载气体流率、反应室压力以及生长温度中的一个或多个因素。
在一些实施例中，形成发光二极管(LED)的方法包括通过将反应室中的基板曝露于III族前驱物和V族前驱物来形成具有表面密度在大约1个V凹点/μm2与30个V凹点/μm2之间、或在大约10个V凹点/μm2与20个V凹点/μm2之间的一个或多个V凹点的有源层。在有源层的形成期间：(i)基板的温度在大约750℃与850℃之间；和/或(ii)氢气(H2)进入反应室的流率小于或等于大约20升/每分钟。在特定实施当中，于有源层的形成期间，i)该基板的温度在大约750℃与850℃之间；以及ii)氢气(H2)进入该反应室的流率小于或等于大约20升/每分钟。在一些情况下，氢气的流率小于大约10升/每分钟。
术语“基板”包括在该基板上具有或不具有附加材料层的基板。在一些情况下，将反应室内的基板曝露于III族前驱物与V族前驱物包括将基板之上的一个或多个层曝露于III族前驱物和V族前驱物。在其它情况下，将反应室中的基板曝露于III族前驱物与V族前驱物包括将基板曝露于III族前驱物与V族前驱物。在实施例中，基板包括n型或p型III-V族材料的层，并且有源层形成于该n型或p型III-V族材料的层之上。在范例中，在硅基板之上形成的n-GaN之上形成有源层。
在一些情况下，于有源层形成期间，将基板同时曝露于III族前驱物和V族前驱物(并且在一些例子中与III族前驱物和V族前驱物接触)。在其它情况下，于有源层的形成期间，将基板以交替方式曝露于III族前驱物和V族前驱物(即先是III族前驱物，接着是V族前驱物)。
在一些实施例中，形成发光二极管(LED)的方法包括在反应室内提供基板，并且以在大约750℃与790℃之间的第一温度加热基板。然后通过将III族前驱物和V族前驱物导入反应室中，来在基板上或之上形成阱层，其中阱层以第一运载气体流率来形成。在一些情况下，将其它前驱物导入反应室中来形成阱层。接下来，以在大约790℃与850℃之间的温度加热基板，并且通过将III族前驱物和V族前驱物导入反应室，来形成与阱层相邻的垒层。垒层以第二运载气体流率来形成。在一些例子中，第一运载气体流率小于第二运载气体流率。
在实施例中，第二运载气体流率在大约1升/每分钟与10升/每分钟之间、或在大约4升/每分钟与8升/每分钟之间。运载气体可包括氢气(H2)、氮气(N2)、氩气(Ar)以及氦气(He)中的一种或多种。在一些例子中，运载气体为氢气。运载气体帮助垒层和/或该阱层的生长。在一些实施例中，在垒层而不是阱层的形成期间使用运载气体。在范例中，于垒层形成期间，氢气的流率在大约1升/每分钟与10升/每分钟之间、或在大约4升/每分钟与8升/每分钟之间。在这种例子中，于阱层的形成期间，可降低或终止氢气的流率。
图5图解地示例根据本发明的实施例的形成用于发光装置的量子阱有源层的方法500。在第一操作505中，在反应室中提供基板。基板选择为具有在大约1x108cm-2与5x109cm-2、或在大约1x109cm-2与2x109之间的中等至高位错密度。在范例中，基板为硅(例如n型硅)。接下来，在第二操作510中，以在大约750℃与790℃之间的第一温度加热基板。在一些情况下，第一温度在大约770℃与780℃之间。基板可借助于电阻加热方式被加热，诸如借助于与基板相邻的承座(susceptor)。可从初始温度以预定加热或冷却率上来调整基板的温度。
接下来，在第三操作515中，在基板处于第一温度时，通过将一种或多种阱层前驱物导入反应室中，来在基板之上形成阱层。在一些实施例中，在阱层包括III-V族材料时，将一种或多种III族前驱物和一种或多种V族前驱物导入反应室中，来形成具有III-V族半导体的阱层。基板在第一温度曝露于该一种或多种前驱物，直到形成预定厚度的阱层。
例如，在其中期望具有III-V族半导体的阱层的例子中，在反应室中导入一种或多种III族前驱物和一种或多种V族前驱物，并使基板曝露其中。在范例中，阱层的III-V族半导体层包括氮化铟镓，并且通过将三甲基铟(TMI)、三甲基镓(TMG)、以及NH3和/或氮(N2)导入反应室中来形成阱层。在另一范例中，阱层的III-V族半导体层包括氮化铝镓，并且通过将三甲基铝(TMA)、TMG、以及NH3和/或N2导入反应室中来形成阱层。
接下来，在第四操作520中，以在大约790℃与850℃之间的第二温度加热基板。在一些情况下，第二温度在大约810℃与840℃之间。可以预定加热率将基板的温度从第一温度调整为第二温度。例如，基板的温度可以以在大约0.1℃/每秒与10℃/每秒之间、或大约0.5℃/每秒与5℃/每秒之间的加热率，从第一温度升高至第二温度。在范例中，加热率为大约1℃/每秒。
接下来，在第五操作525中，在基板处于第二温度时，通过在反应室中导入一种或多种垒层前驱物和氢气(H2)，来在基板之上形成垒层。在一些情况下，垒层包括III-V族物质。在这种例子中，将III族前驱物、V族前驱物以及氢气(H2)导入反应室中。将基板在第二温度下曝露于一种或多种垒层前驱物和H2，直到形成预定厚度的垒层。在一些实施例中，于垒层形成期间，氢气的流率在大约1升/每分钟(L/min)与10L/min之间、或在大约4L/min与8L/min之间。
例如，在其中期望具有III-V族半导体的垒层的例子中，在反应室中导入III族前驱物、V族前驱物和H2。在范例中，III-V族半导体包括氮化镓，III族前驱物包括镓源气体，诸如TMG，并且V族前驱物包括NH3或氮(N2)。在这种例子中，氢气的流率在大约1L/min与10L/min之间，诸如例如6L/min。
接下来，可重复530操作510-525，以形成具有预定周期的阱-垒层叠层的有源层。在范例中，操作510-525重复一次、二次、三次、四次、五次、六次、或七次，以形成MQW有源层。
在一些实施例中，在操作505与510之间，在基板之上形成一个或多个附加层。在范例中，在借助于操作510-530形成有源层之前，在基板之上形成n型III-V族半导体层。在其它实施例中，在形成有源层之后，于有源层上形成一个或多个层。在范例中，在有源层上形成p型III-V族半导体层。
在依照方法500形成有源层之后，于有源层之上形成一个或多个附加层。在一些实施例中，在有源层之上形成p型III-V族半导体层。在范例中，p型III-V族半导体层包括p型GaN。也形成附加的前侧和/或后侧接触部，以提供至n型III-V族半导体层和p型III-V族半导体层的电流路径。
于此提供的发光装置中一个或多个层可通过气相(或气态)沉积技术形成。在一些实施例中，借助于化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强CVD(PECVD)、等离子体增强ALD(PEALD)、金属有机CVD(MOCVD)、热线CVD(HWCVD)、初始CVD(iCVD)、改良式CVD(MCVD)、蒸发轴沉积(VAD)、外部蒸发沉积(OVD)和/或物理气相沉积(例如溅镀沉积、蒸发沉积)，来形成于此提供的发光装置的一个或多个层。
虽然在具有III-V族半导体材料，诸如氮化镓，的发光装置的上下文中描述了于此提供的方法与结构，但是这些方法与结构适用于其它类型的半导体材料。于此提供的方法及结构可用于具有由氮化镓(GaN)、砷化镓(GaAs)、砷化铝镓(AlGaAs)、磷化镓砷(GaAsP)、磷化铝镓铟(AlGaInP)、磷化镓(GaP)、氮化铟镓(InGaN)、磷化铝镓(AlGaP)、硒化锌(ZnSe)、氮化铝(AlN)、氮化铝镓(AlGaN)、以及氮化铝镓铟(AlGaInN)所形成的有源层的发光装置。
配置为形成发光装置的系统
在本发明的方面中，用于形成发光装置的系统包括：用于固定基板的反应室；与反应室流体连通的抽吸系统，该抽吸系统配置为清洗或排空反应室；以及算机系统，该计算机系统具有处理器，用于执行实施用于形成有源层的方法的机械可读取程序代码。该程序代码可实施于此提供的任何方法。在实施例中，代码实施包括以下形成有源层的方法：通过将反应室中的基板曝露于III族前驱物和V族前驱物，来形成具有表面密度在大约1个V凹点/μm2与30个V凹点/μm2之间、或在大约10个V凹点/μm2与20个V凹点/μm2之间的一个或多个V凹点的有源层。在有源层的形成期间：i)基板的温度在大约750℃与850℃之间；和/或ii)氢气(H2)进入反应室的流率小于或等于大约20升/每分钟。
图6示出了根据本发明的实施例的形成发光装置的系统600。系统600包括具有承座(或基板固定器)610的反应室605，该承座配置为固定用于形成该发光装置的基板。系统包括第一前驱物储存容器(或箱)615、第二前驱物储存容器620、以及运载气体储存箱625。第一前驱物储存容器615可用于容纳III族前驱物(例如TMG)，并且第二前驱物储存容器620可用于容纳V族前驱物(例如NH3)。运载气体储存箱625用于容纳运载气体(例如H2)。系统600可包括其它储存箱或容器，例如用于容纳附加前驱物与运载气体。
系统600还包括真空系统630，来给反应室605提供真空。真空系统630与反应室605流体连通。在一些例子中，真空系统630被配置为借助于阀门，例如闸门阀，来与反应室605隔离。系统600的控制器(或控制系统)635实施用于在反应室605中形成发光装置，诸如形成发光装置的一个或多个层，的方法。控制器635连通耦合至第一前驱物储存容器615、第二前驱物储存容器620、运载气体储存箱625以及真空系统630中的每一个的阀门。控制器635可操作地耦合至承座610用于调节承座以及承座上的基板的温度，并且耦合至真空系统630用于调节反应室605中的压力。
在一些情况下，真空系统630包括一个或多个选自涡轮分子(“涡轮”)泵、低温泵、离子泵、和扩散泵和机械泵的真空泵。泵可包括一个或多个备用泵，例如，涡轮泵的备用泵为机械泵。
在一些实施例中，控制器635被配置为调节一个或多个处理参数，诸如基板温度、前驱物流率、生长率、氢气流率以及反应室压力。控制器635包括处理器，其被配置为帮助执行机器可执行程序代码，该程序代码被配置为实施于此提供的方法。机器可执行程序代码储存在物体储存介上，诸如闪存、硬盘或被配置为储存计算机可执行程序代码的其它物理储存介质上。
在一些实施例中，控制器635被配置为调节一个或多个处理参数，以在有源层厚度小于或等于大约300nm、或小于或等于大约200nm、或小于或等于大约150nm，并且有源层位错密度在大约1x108cm-2与5x109cm-2之间、或在大约1x109cm-2与2x109cm-2之间时，生成V凹点表面密度在大约5%与30%之间、或在大约10%与20%之间的有源层。
范例
图7A为硅上所形成的有源层的5μmx5μm表面的AFM显微图(样品A)。样品A的有源区具有大约300nm的厚度。图7B为硅上所形成的有源层的5μmx5μm表面的AFM显微图(样品B)。样品B的有源区具有大约150nm的厚度。样品A和样品B的有源层具有在大约1x109cm-2与2x109cm-2之间的位错密度。样品A的表面具有大约30%的V凹点表面覆盖率，并且样品B的表面具有大约10%的V凹点表面覆盖率。在具有样品A和B的厚度以及V凹点表面覆盖率的有源层的硅上形成LED。具有样品B的有源层的LED的光输出效率比具有样品B的有源层的LED高大约40%。图7A和图7B示例具有高位错材料与较薄有源区的LED为比具有高位错材料与较厚有源区的LED更有效率的光生成器。
除非特别要求，否则整个说明书与权利要求中所使用的单数或复数词语也分别包括复数或单数。此外，词语“于此”、“底下”、“以上”、“以下”以及类似意思的词语作为整体引用本申请，而非本申请的任何特定部分。词语“或”用于引用二或更多项的清单时，该词语涵盖该词语的所有以下解释：清单内的任何项、清单内的所有项目以及清单内的项的任意组合。
从以上应当理解，虽然已经示例并描述了特定实施，但是于此可以对其进行许多修改和设想许多修改。本发明也不意图受限于本申请文件中提供的具体范例。虽然已经参考上述申请文件描述了本发明，但是于此本发明的实施例的描述与示例并没有限制之意。更进一步，应当理解，本发明的所有方面并不受限于于此根据许多条件与变量所阐述的具体说明、配置或相对比例。本领域技术人员将明白本发明实施例的形式与细节的许多修改。因此，设想本发明也应涵盖任何这种修改、变化与同等项。

Claims (6)

1.一种形成发光二极管的方法，包括：
形成有源层，所述有源层具有在50nm与200nm之间的厚度并且包括量子阱层和垒层；以及
形成p型III-V族半导体层，
其中，形成所述有源层包括：
通过将包括镓的III族前驱物、包括氮的V族前驱物和第一流率的氢气(H2)引入反应室来形成所述垒层；以及
通过将所述III族前驱物、所述V族前驱物和比所述第一流率低的第二流率的氢气(H2)引入反应室来形成所述量子阱层，
其中所述有源层是在被选择为在所述有源层中生成一个或多个V凹点的生长条件下形成的，所述一个或多个V凹点在所述有源层与所述p型III-V族半导体层之间的界面处具有一个或多个开口，所述V凹点在所述界面处具有在10个V凹点/μm2与20个V凹点/μm2之间的密度和在10％与20％之间的所述界面的表面覆盖率密度。
2.如权利要求1所述的方法，其中以750℃与850℃之间的温度形成所述有源层。
3.如权利要求1所述的方法，其中所述第一流率和所述第二流率在1升/每分钟与20升/每分钟之间。
4.如权利要求1所述的方法，其中以750℃与790℃之间的生长温度形成所述量子阱层；并且
以790℃与850℃之间的生长温度形成所述垒层。
5.如权利要求1所述的方法，其中所述第一流率在1升/每分钟与10升/每分钟之间。
6.如权利要求1所述的方法，其中在所述量子阱层的形成期间的所述第二流率为0升/每分钟。
CN201280011989.5A 2011-09-29 2012-09-27 用于发光装置的发光区域 Expired - Fee Related CN103430333B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/249,146 2011-09-29
US13/249,146 US8853668B2 (en) 2011-09-29 2011-09-29 Light emitting regions for use with light emitting devices
PCT/US2012/057663 WO2013049416A2 (en) 2011-09-29 2012-09-27 Light emitting regions for use with light emitting devices

Publications (2)

Publication Number Publication Date
CN103430333A CN103430333A (zh) 2013-12-04
CN103430333B true CN103430333B (zh) 2016-06-08

Family

ID=47991711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280011989.5A Expired - Fee Related CN103430333B (zh) 2011-09-29 2012-09-27 用于发光装置的发光区域

Country Status (6)

Country Link
US (2) US8853668B2 (zh)
JP (1) JP5895048B2 (zh)
KR (2) KR20150093860A (zh)
CN (1) CN103430333B (zh)
TW (1) TW201330319A (zh)
WO (1) WO2013049416A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US9557215B2 (en) 2012-08-17 2017-01-31 Massachusetts Institute Of Technology Phonon-recyling light-emitting diodes
DE102012217640B4 (de) 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
EP3033776A4 (en) * 2013-08-16 2017-01-25 Massachusetts Institute of Technology Thermo-electrically pumped light-emitting diodes
KR20150025264A (ko) 2013-08-28 2015-03-10 삼성전자주식회사 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법
KR20150078641A (ko) * 2013-12-31 2015-07-08 일진엘이디(주) v-피트를 구비하는 질화물 반도체 발광소자 및 그 제조 방법
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
EP3567642B1 (en) 2017-01-04 2023-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and light emitting device package comprising same
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
CN109346563A (zh) * 2018-08-30 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片
CN112086545B (zh) * 2020-08-25 2022-05-13 华灿光电(苏州）有限公司 氮化镓衬底、氮化镓基发光二极管外延片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263615A (zh) * 2005-09-13 2008-09-10 飞利浦拉米尔德斯照明设备有限责任公司 在发光区域中具有横向电流注入的半导体发光器件
CN101853909A (zh) * 2009-03-30 2010-10-06 丰田合成株式会社 Ⅲ族氮化物化合物半导体发光元件及其制造方法

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363756A (ja) 1989-07-31 1991-03-19 Fuji Xerox Co Ltd 文書編集装置
JP2706522B2 (ja) 1989-07-31 1998-01-28 松下電器産業株式会社 文書作成装置
JP2708574B2 (ja) 1989-10-20 1998-02-04 新日本製鐵株式会社 半導体用ボンディング細線の製造方法
US5048721A (en) 1989-11-17 1991-09-17 Union Carbide Industrial Gases Technology Corporation Method for enhancing the mixture of gases within a cylinder
JP2759836B2 (ja) 1990-01-30 1998-05-28 富士写真光機株式会社 カメラのセルフ撮影方法
JPH03250438A (ja) 1990-02-27 1991-11-08 Sanyo Electric Co Ltd 光記録媒体
JP2948889B2 (ja) 1990-09-05 1999-09-13 光洋精工株式会社 ラックピニオン式ステアリング装置
JPH04118370A (ja) 1990-09-07 1992-04-20 Mazda Motor Corp 後輪転舵装置の油圧駆動装置
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
EP1313153A3 (en) 1992-07-23 2005-05-04 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
EP0952617B1 (en) 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
DE69521409T2 (de) 1995-03-01 2002-05-16 Sumitomo Electric Industries Boraluminiumnitrid-Beschichtung und Verfahren zu ihrer Herstellung
CN1264262C (zh) 1995-11-06 2006-07-12 日亚化学工业株式会社 氮化物半导体器件
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
EP1928034A3 (en) 1997-12-15 2008-06-18 Philips Lumileds Lighting Company LLC Light emitting device
EP2273572B1 (en) 1998-03-12 2015-04-29 Nichia Corporation A nitride semiconductor device
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
TW437104B (en) 1999-05-25 2001-05-28 Wang Tien Yang Semiconductor light-emitting device and method for manufacturing the same
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
KR100700993B1 (ko) 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
TW472400B (en) 2000-06-23 2002-01-11 United Epitaxy Co Ltd Method for roughing semiconductor device surface to increase the external quantum efficiency
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6977395B2 (en) 2001-07-12 2005-12-20 Nichia Corporation Semiconductor device
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
ATE445233T1 (de) 2002-01-28 2009-10-15 Nichia Corp Nitrid-halbleiterbauelement mit einem trägersubstrat und verfahren zu seiner herstellung
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
TW571449B (en) 2002-12-23 2004-01-11 Epistar Corp Light-emitting device having micro-reflective structure
WO2004073045A2 (en) 2003-02-12 2004-08-26 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Epitaxial growth of a zirconium diboride layer on silicon substrates
GB2398672A (en) 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
US7001791B2 (en) 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
JP4267376B2 (ja) 2003-06-04 2009-05-27 新日本製鐵株式会社 遅れ破壊特性の優れた高強度ｐｃ鋼線およびその製造方法
WO2005004247A1 (en) 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
EP1583139A1 (en) 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
TWI252599B (en) 2004-04-27 2006-04-01 Showa Denko Kk N-type group III nitride semiconductor layered structure
TWI234297B (en) 2004-04-29 2005-06-11 United Epitaxy Co Ltd Light emitting diode and method of the same
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
TWI299914B (en) 2004-07-12 2008-08-11 Epistar Corp Light emitting diode with transparent electrically conductive layer and omni directional reflector
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7322732B2 (en) 2004-12-23 2008-01-29 Cree, Inc. Light emitting diode arrays for direct backlighting of liquid crystal displays
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
EP1750310A3 (en) 2005-08-03 2009-07-15 Samsung Electro-Mechanics Co., Ltd. Omni-directional reflector and light emitting diode adopting the same
CN100338790C (zh) 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
CN100474642C (zh) * 2005-10-27 2009-04-01 晶能光电（江西）有限公司 含有金属铬基板的铟镓铝氮半导体发光元件及其制造方法
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7674639B2 (en) 2006-08-14 2010-03-09 Bridgelux, Inc GaN based LED with etched exposed surface for improved light extraction efficiency and method for making the same
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7928471B2 (en) 2006-12-04 2011-04-19 The United States Of America As Represented By The Secretary Of The Navy Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
GB2447091B8 (en) 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
CN100580905C (zh) 2007-04-20 2010-01-13 晶能光电（江西）有限公司 获得在分割衬底上制造的半导体器件的高质量边界的方法
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
KR100947676B1 (ko) 2007-12-17 2010-03-16 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101371852B1 (ko) 2007-12-20 2014-03-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
US20100176369A2 (en) 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
US8030666B2 (en) 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
TW201001747A (en) 2008-06-27 2010-01-01 Advanced Optoelectronic Tech Gallium nitride based light emitting device with roughed surface and fabricating method thereof
TW201005997A (en) 2008-07-24 2010-02-01 Advanced Optoelectronic Tech Rough structure of optoeletronics device and fabrication thereof
KR101521259B1 (ko) * 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20100093872A (ko) 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2010225947A (ja) * 2009-03-25 2010-10-07 Silicon Technology Co Ltd 窒化物半導体用形成用基板およびその製造方法
US9048385B2 (en) * 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
TWI471913B (zh) 2009-07-02 2015-02-01 Global Wafers Co Ltd Production method of gallium nitride based compound semiconductor
TWI487141B (zh) 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
US8525221B2 (en) * 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
KR101007136B1 (ko) 2010-02-18 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP4886869B2 (ja) * 2010-03-03 2012-02-29 株式会社東芝 半導体発光素子およびその製造方法
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263615A (zh) * 2005-09-13 2008-09-10 飞利浦拉米尔德斯照明设备有限责任公司 在发光区域中具有横向电流注入的半导体发光器件
CN101853909A (zh) * 2009-03-30 2010-10-06 丰田合成株式会社 Ⅲ族氮化物化合物半导体发光元件及其制造方法

Also Published As

Publication number Publication date
US20150056731A1 (en) 2015-02-26
US20130082236A1 (en) 2013-04-04
TW201330319A (zh) 2013-07-16
WO2013049416A3 (en) 2013-07-04
WO2013049416A2 (en) 2013-04-04
CN103430333A (zh) 2013-12-04
JP2014513444A (ja) 2014-05-29
KR20150093860A (ko) 2015-08-18
KR20130132600A (ko) 2013-12-04
JP5895048B2 (ja) 2016-03-30
US8853668B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
CN103430333B (zh) 用于发光装置的发光区域
US9490392B2 (en) P-type doping layers for use with light emitting devices
JP6049152B2 (ja) 光結合層を有する発光素子およびその製造方法
US9130068B2 (en) Light emitting devices having dislocation density maintaining buffer layers
US9178114B2 (en) P-type doping layers for use with light emitting devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Kanagawa, Japan

Applicant after: Bridgelux Inc

Address before: Tokyo, Japan

Applicant before: Bridgelux Inc

SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TOSHIBA K.K.

Free format text: FORMER OWNER: TOSHIBA TECHNOLOGY CENTER CO., LTD.

Effective date: 20140606

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140606

Address after: Tokyo, Japan

Applicant after: Toshiba Corp

Address before: Kanagawa, Japan

Applicant before: Bridgelux Inc

REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1191737

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608

Termination date: 20160927

CF01 Termination of patent right due to non-payment of annual fee
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1191737

Country of ref document: HK