JP2010225947A - 窒化物半導体用形成用基板およびその製造方法 - Google Patents
窒化物半導体用形成用基板およびその製造方法 Download PDFInfo
- Publication number
- JP2010225947A JP2010225947A JP2009072974A JP2009072974A JP2010225947A JP 2010225947 A JP2010225947 A JP 2010225947A JP 2009072974 A JP2009072974 A JP 2009072974A JP 2009072974 A JP2009072974 A JP 2009072974A JP 2010225947 A JP2010225947 A JP 2010225947A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- nitride semiconductor
- forming
- layer
- porous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Weting (AREA)
Abstract
【課題】シリコン基板上への窒化物半導体薄膜の形成時における、熱膨張係数差から生じる熱応力および多孔質シリコンの構造変化に起因したピットの問題を解消し、更に該被膜に生じる反りと応力を低減できる、窒化物半導体薄膜形成に好適な窒化物半導体薄膜形成用基板を提供。
【解決手段】シリコン単結晶基体上に、異なる多孔質構造を有するシリコン層を組み合わせ設けたものを基板とし、更に、その上にシリコンエピタキシャル膜層を設けた窒化物半導体形成用基板。
【選択図】図1
【解決手段】シリコン単結晶基体上に、異なる多孔質構造を有するシリコン層を組み合わせ設けたものを基板とし、更に、その上にシリコンエピタキシャル膜層を設けた窒化物半導体形成用基板。
【選択図】図1
Description
本発明は、窒化物半導体形成用基板に関し、更に詳細には、その上に窒化物半導体被膜を形成しても、ピットの発生を解消することができ、該被膜に生じる反りと応力を低減できる窒化物半導体形成用基板、当該基板を用いてなる窒化物半導体およびその製造法に関する。
従来、GaNをはじめとする窒化物半導体は、格子整合した基板が高価なために、格子定数の異なる基板上に形成される。現在、GaN形成用基板としては、シリコンと比較してコストの高いサファイアが一般的に用いられているが、これは主に以下のような理由によるものと考えられる。
すなわち、通常のc面サファイア(c軸に平行な熱膨張係数7.5×10−6[K−1])上へのc面GaN(c軸に平行な熱膨張係数5.59×10−6[K−1])の成長の場合、サファイアの熱膨張係数はGaNより大きいため、結晶成長後の降温時にはGaNに面内圧縮応力が生ずる。そして、一般的に、面内圧縮応力は引っ張り応力に比ベクラックを生じさせにくいので、4μm以上のGaNの厚膜形成が可能となる。また、基板とGaN層の界面付近には格子定数差に起因した結晶欠陥が集中する領域があるが、厚膜形成によりデバイス動作層を欠陥が集中した領域から遠ざけることができ、デバイス動作に悪影響を与える結晶欠陥の影響を回避できる。
一方シリコンを基板とした場合には、熱膨張係数(2.4×10−6[K−1])がGaNよりも小さいため、結晶成長後の降温時にはGaNに引っ張り応力が生じる。この引っ張り応力は、クラックを発生しやすく、更に夫々の膨張係数の差が大きいことから、極度の凹型反りを発生させ、GaNの厚膜形成が難しく、結晶欠陥の低減が困難となっている。
これらの問題を回避し、よりコストの安いシリコンを基板として利用するために、特許文献1においては、多孔質シリコン層の多孔質構造を制御することで各材料間の格子定数差および熱膨張係数差を緩和し、クラック・反りの問題を低減している。
しかし、該文献に記載されている技術では、多孔質シリコンの構造変化に起因した、ピット発生の問題が生じていた。
本発明は、上記実情に鑑みなされたものであり、シリコン基板上への窒化物半導体薄膜の形成時における、熱膨張係数差から生じる熱応力および多孔質シリコンの構造変化に起因したピット発生の問題を解消し、更に該被膜に生じる反りと応力を低減できる窒化物半導体薄膜形成に好適な窒化物半導体薄膜形成用基板を提供することをその課題とするものである。
本発明者らは、上記課題を解決すべく鋭意検討を重ねた結果、シリコン単結晶基体上に、異なる多孔質構造を有するシリコン層を組み合わせ設けたものを基板とし、更に、その上にシリコンエピタキシャル膜層を設けることにより、窒化物半導体形成用基板として極めて優れたものが得られることを見出し、本発明を完成するに至った。
すなわち本発明は、シリコン単結晶基板片面上に、相対的に多孔度の高い第2多孔質シリコン層および相対的に多孔度の低い第1多孔質シリコン層、シリコンエピタキシャル膜層が順次設けられてなることを特徴とする窒化物半導体形成用基板である。
また本発明は、シリコン単結晶基板片面を、電解液中で相対的に低い電流密度で陽極酸化することによって、相対的に低い多孔度の第1多孔質シリコン層を形成する工程、電解液中で相対的に高い電流密度で陽極酸化することによって、シリコン単結晶基板と前記第1多孔質シリコン層の間に相対的に高い多孔度の第2多孔質シリコン層を形成する工程、前記第1多孔質シリコン層および第2多孔質シリコン層を形成した後、シリコンエピタキシャル膜層を形成する工程を含む窒化物半導体形成用基板の製造法である。
更に本発明は、前記窒化物半導体形成用基板を利用する窒化物半導体および上記窒化物半導体形成用基板の製造法である。
本発明の窒化物半導体形成用基板は、その上でGaNをはじめとする窒化物半導体を成
長させ、薄膜を形成させても、熱応力および多孔質シリコンの構造変化に起因したピットの発生がなく、更には該薄膜に生じる反りおよび応力を低減することができ、シリコン基板上の窒化物半導体素子を高性能化することができる。
長させ、薄膜を形成させても、熱応力および多孔質シリコンの構造変化に起因したピットの発生がなく、更には該薄膜に生じる反りおよび応力を低減することができ、シリコン基板上の窒化物半導体素子を高性能化することができる。
本明細書中において、「相対的に」とは、対応する相手側と比べた場合の大小を意味する。例えば、「相対的に多孔度の高い第2多孔質シリコン層」とは、対応する第1多孔質シリコン層より多孔度が高いことを意味する。同様に、前段の陽極酸化について「相対的に低い電流密度」とは、対応する後段の陽極酸化より、電流密度が低いことを意味する。なお、本発明において、第2多孔質シリコン層では、単一の多孔度の多孔質シリコン層のみならず、複数の異なる多孔度の多孔質シリコン層も含むが、この場合は、平均多孔度を意味する。また本明細書中での多孔度とは、多孔質シリコン層の体積に対する孔体積の比を意味する。上記多孔度は窒素ガス吸着法によって測定することができる。
本発明の窒化物半導体形成用基板は、例えば、電解液中で、裏面に電極を取り付けたシリコン単結晶基板を陽極、白金を陰極とし、シリコン単結晶基板を陽極酸化することにより得られる。
すなわち、上記陽極酸化においては、まず、シリコン単結晶基板片面上を相対的に低い電流密度で電解することにより、相対的に多孔度の低い第1多孔質シリコン層が形成される。ついで相対的に高い電流密度に変えて、第1多孔質シリコン層が形成されたシリコン単結晶基板を陽極酸化することにより、シリコン単結晶基板上に相対的に高多孔度の第2多孔質シリコン層を形成することができる。
この陽極酸化は、例えば、フッ化水素酸とアルコール等、好ましくは、30重量%〜45重量%のフッ化水素酸水溶液とエチルアルコールとの混合液を電解液として用いることができる。
また、上記30重量%〜45重量%のフッ化水素酸水溶液とアルコールとの混合比は、好ましくは容量比で1:1〜2:1とすることができる。
また、上記30重量%〜45重量%のフッ化水素酸水溶液とアルコールとの混合比は、好ましくは容量比で1:1〜2:1とすることができる。
本発明において原料として用いられるシリコン単結晶基板としては、ボロン、リン、アンチモン、ヒ素や他の元素をドープしたものが利用できる。またその厚みは、0.3mmないし2mmであることが好ましい。厚みが0.3mm未満の場合、基板の反りが大きすぎて不都合であり、また厚みが2mm超の場合、シリコン単結晶インゴットよりスライス可能な基板枚数が減少して非効率的である。
一方、陽極酸化により、シリコン結晶基板上に形成される、第1多孔質シリコン層および第2多孔質シリコン層の多孔度及び厚みは、電流密度や、時間を変えることで制御可能である。具体的には、電流密度が高いほど、陽極酸化により多孔度が高くなり、また、時間が長いほど厚膜となる。実際の実施に当たっては、これらの関係を実験的に確認し、これに基づいて条件を定めればよい。
前記のシリコン単結晶基板上の第1多孔質シリコン層は、その多孔度が0.1ないし3%であることが好ましく、また、その厚みも、0.1ないし2μmであることが好ましい。このような多孔度、膜厚の条件を満たす第1多孔質シリコン層を形成させる電解条件の一例としては、電流密度が0.1ないし5mA/cm2、好ましくは、0.5ないし1.5mA/cm2の条件を挙げることができる。
このようにして得られる第1多孔質シリコン層は、その多孔度が低く、膜厚が薄い方がシリコンエピタキシャル膜層の形成に適しており、その上に形成される窒化物半導体薄膜の形成に都合が良い。例えば、多孔度が3%超の場合、シリコンエピタキシャル膜層形成時の孔構造変化により、該膜形成面が荒れて、該膜に欠陥が発生し、窒化物半導体薄膜に影響を及ぼすので不都合である。また、厚みが前記範囲外では、シリコンエピタキシャル膜層形成時の第2多孔質シリコン層の構造変化に影響されてクラックが発生し、窒化物半導体薄膜に影響するので不都合である。
また、前記第2多孔質シリコン層は、多孔度が20ないし50%、好ましくは、30ないし50%で、厚みが10μmないし60μm、好ましくは、20ないし25μmである。このような多孔度、膜厚の第2多孔質シリコン層を形成させるための電解条件の例としては、電流密度1ないし50mA/cm2、好ましくは、10ないし30mA/cm2を挙げることができる。
第2多孔質シリコン層は、多孔度や厚みを上記範囲に調整することにより、熱応力の緩和に効果を発揮することができ、窒化物半導体薄膜に生じる反りと応力を低減できる。第2シリコン層の厚みが10μm未満の場合、熱応力緩和が不十分となって反りが生じ、また60μm超の場合、孔構造が著しく変化して、シリコンエピタキシャル膜層が割れて剥離し、窒化物半導体薄膜の形成に不都合である。
なお、上記第2多孔質シリコン層は、比抵抗が106Ω・cm以上、107Ω・cm以下の半絶縁体であり、例えば、GaN結晶を用いた高周波トランジスタの用途においては、該多孔質層が抵抗層として機能するため有用である。
上記した第2多孔質シリコン層は、上記の多孔度の範囲内で、高多孔度の層と低多孔度の層を交互に少なくとも一層積層させた構造でもよい。このような構造は、第2多孔質シリコン層を形成する陽極酸化の際に、一定時間電流密度を変化させることにより、簡単に形成することができる。すなわち、高多孔度の層を形成する場合は、電流密度を高く、低多孔度の層を形成する場合は、電流密度を低くすればよい。そして、高多孔度である第2多孔質シリコン層の中に存在する低多孔度層は、第1多孔質シリコン層の過度の構造変化を抑制し、第1多孔質シリコン層上に形成されるシリコンエピタキシャル層膜および窒化物半導体薄膜の結晶品質の低下を阻止できる。
さらに、第2多孔質シリコン層が、垂直方向に、多孔度の高い部分から多孔度の低い部分、あるいは多孔度の低い部分から多孔度の高い部分へと、連続的あるいは段階的に変化する構造であっても良い。このような構造も、第2多孔質シリコン層を形成する陽極酸化の際に、電流密度を連続的あるいは段階的に変化させることにより、簡単に形成することができ、上記同様の効果を得ることができる。
以上のようにして得られた多孔質層を有するシリコン基板上に、シリコンエピタキシャル膜層を形成させるには、公知の技術を用いることができ、特に限定されない。シリコンエピタキシャル膜層の形成方法としては、化学的気相成長法(CVD法)、分子線エピタキシー(MBE法)、液相エピタキシー(LPE法)、固相エピタキシー(SPE法)が挙げられ、より実用上好ましいのは化学的気相成長法(CVD法)である。
尚、上記シリコンエピタキシャル膜層は、その厚みが0.05μmないし1μmであることが好ましい。仮に、この厚みが0.05μmに満たない場合、第1多孔質シリコン表面を全て覆うことが難しくなり、更に1μm超の場合、窒化物半導体薄膜形成時の応力が、多孔質シリコン層に伝達しづらくなって、上手く応力を低減できなくなる。
以上の処理が終わった状態の、本発明の窒化物半導体形成用基板の一態様の模式図を、図1に示す。図中、1はシリコンエピタキシャル膜層、2は第1多孔質シリコン層、3は第2多孔質シリコン層、4はシリコン結晶基板である。
図1に示すように、本発明の窒化物半導体形成用基板は、シリコン結晶基板4の上に、第2多孔質シリコン層3、第1多孔質シリコン層2、シリコンエピタキシャル膜層1が順次設けられた構造になっている。また、第2多孔質シリコン層3は、その中が基板4側から、高多孔質層3c、低多孔質層3b、高多孔質層3aの積層構造となっている。このように積層構造にすることにより、低多孔質層3bが第2多孔質シリコン層の強度を高め、変形を防ぐことが可能となるのである。
かくして得られた本発明の窒化物半導体形成用基体上に、窒化物半導体薄膜を形成させるには、公知の技術を用いることができ、特に限定されない。窒化物半導体薄膜の形成方法としては、常圧有機金属気相成長法(MOCVD法)、分子線エピタキシー法(MBE法)、ハイドライド気相成長法(HVPE法)、昇華法、液相成長法等があげられる。
なお、本発明でいう窒化物半導体薄膜とは、GaN結晶を成長させたGaN層と、GaN層を形成するための初期層として形成するAlN結晶を成長させてなるAlN層とを含んだものをいう。
なお、本発明でいう窒化物半導体薄膜とは、GaN結晶を成長させたGaN層と、GaN層を形成するための初期層として形成するAlN結晶を成長させてなるAlN層とを含んだものをいう。
このように、本発明の窒化物半導体形成用基板上に、GaN結晶を成長させた状態を模式的に図2に示す。図2に示すGaN結晶の形成工程は、常圧有機金属気相成長法(MOCVD法)によるもので、第1多孔質シリコン層1上に、初期層としてAlN層5を形成させた後、GaN層6を成長、形成させたものである。
本発明の窒化物半導体形成用基体は、種々の窒化物半導体薄膜を形成させることが可能であるが、このうち、窒化物半導体薄膜の好ましいもの例として、
下記一般式
BXAlYGa(1−X−Y−Z)InZN
(式中、0≦X≦1、0≦Y≦1、0≦Z≦1)
で表される化合物を挙げることができる。
下記一般式
BXAlYGa(1−X−Y−Z)InZN
(式中、0≦X≦1、0≦Y≦1、0≦Z≦1)
で表される化合物を挙げることができる。
次に実施例を挙げ、本発明を更に詳しく説明するが、本発明はこれら実施例により何ら制約されるものではない。
実施例1
次に、シリコン単結晶基板片面上に、厚さ0.46μmの第1多孔質シリコン層と、第1シリコン層下のシリコン単結晶基板に形成された、厚さ24μmの第2多孔質シリコン層とからなる2種類の多孔質シリコン層が形成されたシリコン単結晶基板上にGaN層を形成させる方法の一例を実施例として説明する。
次に、シリコン単結晶基板片面上に、厚さ0.46μmの第1多孔質シリコン層と、第1シリコン層下のシリコン単結晶基板に形成された、厚さ24μmの第2多孔質シリコン層とからなる2種類の多孔質シリコン層が形成されたシリコン単結晶基板上にGaN層を形成させる方法の一例を実施例として説明する。
電解液である30質量%フッ化水素酸水溶液−エチルアルコール混合液(容量比1:1)中、ボロンが5×1018atoms/cm3でドープされ、比抵抗値が0.01Ω・cmのP型シリコン(111)を陽極、白金電極を陰極として、電流密度1mA/cm2で4分間通電して、P型シリコン上に第1多孔質シリコン層を形成させた。この第1多孔質シリコン層の多孔度は、1%であり、その厚みは0.46μmであった。尚、多孔度の測定は窒素ガス吸着法にて行った。
その後更に電流密度21mA/cm2で8分、電流密度1mA/cm2で4分、電流密度21mA/cm2で8分間通電して、第1多孔質シリコン層下のシリコン単結晶基板上面に、第2多孔質シリコン層を形成させ、本発明の窒化物半導体形成用シリコン基板を作製した。この第2多孔質シリコン層の多孔度は、50%であり、その厚みは24μmであった。
次に、作製した上記多孔質シリコン層付きシリコン基板を、CVD装置の反応炉内にセットし、水素雰囲気下、1200℃までの昇温の2〜3分間、サーマルクリーニングを実施し、その後、シリコンエピタキシャル膜厚みが1μmとなるよう成膜した。
続いて、上記シリコンエピタキシャル膜形成後の基板を、MOCVD装置の反応炉内にセットし、成膜を行った。まず、窒素および水素の混合キャリアガス(窒素10L/min、水素7.5L/min)を流しながら、該シリコン基板温度を1150℃とし、シリコンエピタキシャル膜表面のサーマルクリーニングを行った。ついで、該シリコン基板の温度を1120℃とし、反応炉内にトリメチルアルミニウム(TMA)を17μmol/min、NH3を2.5L/minで供給し、第1多孔質シリコン層上に、厚さ50nmのAlN薄膜を形成させた。
続いて、シリコン基板の温度は1120℃で、トリメチルガリウム(TMG)69μmol/min、NH3を2.5L/minで供給し、AlN上に、厚さ1μmのGaN薄膜を形成させた。
形成させたGaN表面は鏡面状であり、SEMを用いてその表面を観察した結果、ピットは認められず、比較例1の多孔質シリコン層上に直接GaN形成させた場合よりも良好で、比較例2のシリコン基板に直接GaN形成させた場合と同等の表面状態であった。
また、一片が約2cmの正三角形状と半径約2cm、中心角60度の扇形状の基板を用いて、GaN形成後の基板の反りをレーザー測長器にて測定した結果、5μmという値であった。
一方、前記同一形状の試料を用いて、ラマン分光法で応力測定した結果、引っ張り応力として−0.5GPaが計測された。以上の事から、シリコンエピタキシャル膜をGaN膜と多孔質シリコン層の間に設ける事で、ピット発生の問題を解消しつつ、反りおよび応力の低減効果が認められた。
比較例1
シリコンエピタキシャル膜を形成しないこと以外は実施例1と同様とし、直接第1多孔質シリコン層の上に、厚さ50nmのAlN薄膜及び厚さ1μmのGaN薄膜を順次形成させた。
シリコンエピタキシャル膜を形成しないこと以外は実施例1と同様とし、直接第1多孔質シリコン層の上に、厚さ50nmのAlN薄膜及び厚さ1μmのGaN薄膜を順次形成させた。
形成させたGaN表面は鏡面状であったが、SEMを用いてその表面を観察したしたところ、全面にピットが認められた。
比較例2
本発明のシリコンエピタキシャル膜を形成した多孔質シリコン基板の代わりに、洗浄した面方位(111)のシリコン基板(原料シリコン板)を用いた以外は、実施例1と同様にして、シリコン基板上に、厚さ50nmのAlN薄膜及び厚さ1μmのGaN薄膜を順次形成させた。
本発明のシリコンエピタキシャル膜を形成した多孔質シリコン基板の代わりに、洗浄した面方位(111)のシリコン基板(原料シリコン板)を用いた以外は、実施例1と同様にして、シリコン基板上に、厚さ50nmのAlN薄膜及び厚さ1μmのGaN薄膜を順次形成させた。
形成させたGaN表面は鏡面状であり、SEMを用いてその表面を観察したしたところ、ピットは認められなかった。また、実施例1と同様に、反りおよび応力を測定したところ、GaN形成後の反りは12μm、応力は−0.65GPaの引っ張り応力として計測された。
下表に実施例1及び比較例1、2で作製した基板について、以下に測定する方法によりピット発生密度を算出した結果を示す。
(測定方法)SEMにてGaN表面を1万倍で観察し、10μm×10μm範囲のピット数をカウントして、mm2あたりのピット数に換算した。
(測定方法)SEMにてGaN表面を1万倍で観察し、10μm×10μm範囲のピット数をカウントして、mm2あたりのピット数に換算した。
表1より、本実施例1で作製した基板は、比較例1に対してピット発生が解消されていることが確認できた。
以上より、本発明の窒化物半導体形成用基板は、GaNのピット発生を解消しつつ、反りと応力を緩和する事が可能である事が明らかである。
本発明では、シリコン基板上に表面平坦性や結晶性に優れた窒化物半導体薄膜を形成させることができ、シリコン基板上の窒化物半導体素子を高性能化することができる。
1 シリコンエピタキシャル膜層
2 第1多孔質シリコン層
3 第2多孔質シリコン層
4 シリコン基板
5 AlN薄膜
6 GaN薄膜
2 第1多孔質シリコン層
3 第2多孔質シリコン層
4 シリコン基板
5 AlN薄膜
6 GaN薄膜
Claims (17)
- シリコン単結晶基板上に、相対的に多孔度の高い第2多孔質シリコン層および相対的に多孔度の低い第1多孔質シリコン層、シリコンエピタキシャル膜層が順次設けられてなることを特徴とする窒化物半導体形成用基板。
- 第2多孔質シリコン層が、多孔度の高い層と多孔度の低い層が交互に少なくとも一層積層されたものである請求項第1項記載の窒化物半導体形成用基板。
- 第2多孔質シリコン層が、垂直方向に、多孔度の高い部分から多孔度の低い部分、または多孔度の低い部分から多孔度の高い部分へと、連続的または段階的に変化する請求項第1項記載の窒化物半導体形成用基板。
- 第1多孔質シリコン層の多孔度が0.1ないし3%である請求項第1項ないし第3項の何れかの項記載の窒化物半導体形成用基板。
- 第2多孔質シリコン層の平均多孔度が20%ないし50%である請求項第1項ないし第4項の何れかの項記載の窒化物半導体形成用基板。
- 第1多孔質シリコン層の厚みが0.1ないし2μmであり、かつ第2多孔質シリコン層の厚みが10μmないし60μmである請求項第1項ないし第5項の何れかの項記載の窒化物半導体形成用基板。
- シリコンエピタキシャル膜層の厚みが、0.05μmないし1μmであることを特徴とする請求項第1項ないし第6項の何れかの項記載の窒化物半導体形成用基板。
- シリコン単結晶基板の厚みが0.3mmないし2mmである請求項第1項ないし第7項の何れかの項記載の窒化物半導体形成用基板。
- 請求項第1項から請求項第8項の何れかの項記載の半導体形成用基板上に、窒化物半導体薄膜を形成してなること特徴とする窒化物半導体。
- 窒化物半導体薄膜が次の式
BXAlYGa(1−X−Y−Z)InZN
(式中、0≦X≦1、0≦Y≦1、0≦Z≦1)
で表される化合物で形成されたものである請求項第9項記載の窒化物半導体。 - シリコン単結晶基板を、電解液中で相対的に低い電流密度で陽極酸化することによって、相対的に低い多孔度の第1多孔質シリコン層を形成する工程、電解液中で相対的に高い電流密度で陽極酸化することによって、シリコン単結晶基板と前記第1多孔質シリコン層の間に相対的に高い多孔度の第2多孔質シリコン層を形成する工程、前記第1多孔質シリコン層および第2多孔質シリコン層を形成した後、シリコンエピタキシャル膜層を形成する工程を含む窒化物半導体形成用基板の製造法。
- 相対的に低い電流密度が、0.1ないし1mA/cm2である請求項第11項に記載の窒化物半導体形成用基板の製造法。
- 相対的に高い電流密度が、1ないし50mA/cm2である請求項第11項または請求項第12項に記載の窒化物半導体形成用基板の製造法。
- 電解液が、30重量%ないし45重量%のフッ化水素酸水溶液とアルコールとの混合液である請求項第11項ないし請求項第13項の何れかの項に記載の窒化物半導体形成用基板の製造法。
- 請求項第11項ないし請求項第14項のいずれかの項に記載の製造法により形成させた窒化物半導体形成用基板上にシリコンエピタキシャル膜層を形成させることを特徴とする窒化物半導体形成用基板の製造法。
- 請求項第11項ないし請求項第15項のいずれかの項に記載の製造法により形成させた窒化物半導体形成用基板上に、窒化物半導体薄膜を形成させること特徴とする窒化物半導体の製造法。
- 窒化物半導体薄膜が次の式
BXAlYGa(1−X−Y−Z)InZN
(式中、0≦X≦1、0≦Y≦1、0≦Z≦1)
で表される化合物で形成されたものである請求項第16項記載の窒化物半導体の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009072974A JP2010225947A (ja) | 2009-03-25 | 2009-03-25 | 窒化物半導体用形成用基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009072974A JP2010225947A (ja) | 2009-03-25 | 2009-03-25 | 窒化物半導体用形成用基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010225947A true JP2010225947A (ja) | 2010-10-07 |
Family
ID=43042800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009072974A Pending JP2010225947A (ja) | 2009-03-25 | 2009-03-25 | 窒化物半導体用形成用基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010225947A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014513444A (ja) * | 2011-09-29 | 2014-05-29 | 東芝テクノセンター株式会社 | 発光ダイオードおよびその形成方法 |
WO2021005872A1 (ja) * | 2019-07-11 | 2021-01-14 | 信越半導体株式会社 | 電子デバイス用基板およびその製造方法 |
-
2009
- 2009-03-25 JP JP2009072974A patent/JP2010225947A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014513444A (ja) * | 2011-09-29 | 2014-05-29 | 東芝テクノセンター株式会社 | 発光ダイオードおよびその形成方法 |
WO2021005872A1 (ja) * | 2019-07-11 | 2021-01-14 | 信越半導体株式会社 | 電子デバイス用基板およびその製造方法 |
JP2021014376A (ja) * | 2019-07-11 | 2021-02-12 | 信越半導体株式会社 | 電子デバイス用基板およびその製造方法 |
CN113994032A (zh) * | 2019-07-11 | 2022-01-28 | 信越半导体株式会社 | 电子器件用基板及其制造方法 |
JP7279552B2 (ja) | 2019-07-11 | 2023-05-23 | 信越半導体株式会社 | 電子デバイス用基板およびその製造方法 |
US11705330B2 (en) | 2019-07-11 | 2023-07-18 | Shin-Etsu Handotai Co., Ltd. | Substrate for electronic device and method for producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100418191C (zh) | 外延生长方法 | |
KR100518353B1 (ko) | Iii족질화물로 된 반도체기판 및 그 제조방법 | |
TWI429797B (zh) | 第 iii 族氮化物半導體結晶基板及半導體元件 | |
KR101321654B1 (ko) | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 | |
KR101669259B1 (ko) | 적층체의 제조방법 | |
JP5631889B2 (ja) | 積層体の製造方法 | |
JP5938871B2 (ja) | GaN系膜の製造方法 | |
US10763348B2 (en) | Group III nitride based high electron mobility transistors | |
US8697564B2 (en) | Method of manufacturing GaN-based film | |
US9209018B2 (en) | Semiconductor substrate and method of manufacturing | |
JPWO2009090821A1 (ja) | Al系III族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたAl系III族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板 | |
KR20100114518A (ko) | 적층체 및 그 제조 방법 | |
JPWO2007023911A1 (ja) | 半導体基板製造方法 | |
US20120118222A1 (en) | METHOD OF MANUFACTURING GaN-BASED FILM | |
TW201316377A (zh) | GaN系膜之製造方法及使用於其之複合基板 | |
JP2010225947A (ja) | 窒化物半導体用形成用基板およびその製造方法 | |
JP2002299267A (ja) | 半導体基板の製造方法 | |
JP6437736B2 (ja) | 自立基板の製造方法および自立基板 | |
JP2008218655A (ja) | 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 | |
JP5929434B2 (ja) | AlN系膜の製造方法およびそれに用いられる複合基板 | |
JP2010267759A (ja) | 積層体の製造方法 | |
JP2015182928A (ja) | 複合基板およびそれを用いた半導体ウエハの製造方法 | |
JP2014224020A (ja) | GaN自立基板の製造方法 | |
JP2010278470A (ja) | Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 | |
WO2023100540A1 (ja) | 窒化物半導体基板及びその製造方法 |