JP6049152B2 - 光結合層を有する発光素子およびその製造方法 - Google Patents

光結合層を有する発光素子およびその製造方法 Download PDF

Info

Publication number
JP6049152B2
JP6049152B2 JP2015148888A JP2015148888A JP6049152B2 JP 6049152 B2 JP6049152 B2 JP 6049152B2 JP 2015148888 A JP2015148888 A JP 2015148888A JP 2015148888 A JP2015148888 A JP 2015148888A JP 6049152 B2 JP6049152 B2 JP 6049152B2
Authority
JP
Japan
Prior art keywords
layer
optical coupling
type
semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015148888A
Other languages
English (en)
Other versions
JP2016006886A (ja
Inventor
リー ヤン,
リー ヤン,
チャオ−クン リン,
チャオ−クン リン,
チーウェイ チュン,
チーウェイ チュン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2016006886A publication Critical patent/JP2016006886A/ja
Application granted granted Critical
Publication of JP6049152B2 publication Critical patent/JP6049152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、光結合層を有する発光素子およびその製造方法に関する。
照明用途には通例、白熱電球又はガス入り電球を用いる。このような電球は通例、長い動作寿命を有しておらず、それ故、頻繁な交換を必要とする。蛍光又はネオン管等のガス入り管は、より長い寿命を有するが、高い電圧を用いて動作し、比較的高価である。更に、電球及びガス入り管は双方とも相当量のエネルギーを消費する。
発光ダイオード(LED)は、電子と正孔の再結合時に光を放射する素子である。LEDは通例、p−n接合を作り出すために不純物をドープされた半導体材料のチップを含む。電流がp側(すなわちアノード)から、n側(すなわちカソード)へ流れる。電荷担体−電子及び正孔−が、異なる電圧を有する電極からp−n接合内へ流れる。電子が正孔に出会うと、光子の形のエネルギー(hv)の放射放出を生じ得る過程で電子は正孔と再結合する。光子、すなわち光はLEDの外部へ透過され、例えば、照明用途及びエレクトロニクス用途等の種々の用途で使用するために利用される。
LEDは、白熱電球又はガス入り電球とは対照的に、比較的安価であり、低い電圧で動作し、長い動作寿命を有する。加えて、LEDは消費電力が比較的少なく、コンパクトである。これらの特性はLEDを特に望ましく、多くの用途にとって適切なものとする。
LEDの利点にもかかわらず、このような素子に付随する制限が存在する。このような制限には、LEDの効率を制限し得る材料的制限、LEDによって発生される光の素子外部への透過を制限し得る構造的制限、及び高いプロセスコストにつながり得る製造上の制限などがある。したがって、LED、及びLEDの製造方法を改良する必要がある。
本発明の一態様では、発光ダイオード(LED)を含む、発光素子が提供される。一実施形態では、発光素子が、基板と、基板に隣接するp形III−V族半導体層と、p形III−V族半導体層に隣接する活性層と、活性層に隣接するn形III−V族半導体層と、を含む。n形III−V族半導体層に、光結合構造が隣接する。光結合構造は1つ以上のIII−V族半導体材料を含む。光結合構造の一部を通じて、電極がn形半導体層と電気的に導通している。状況によっては、光結合構造のせいぜい一部はn形III−V族半導体層から形成される。
別の実施形態では、発光ダイオードが、基板と、基板に隣接する第1層とを含む。第1層は、p形III−V族半導体及びn形III−V族半導体のうちの一方を含む。第1層に隣接する第2層が、電子と正孔の再結合時に光を発生するように構成される活性材料を含む。第2層に隣接する第3層が、p形III−V族半導体及びn形III−V族半導体のうちの他方を含む。第3層に隣接する光結合構造が1つ以上のIII−V族半導体材料を含む。場合によっては、光結合構造のせいぜい一部は第3層から形成される。第3層に隣接する電極が第3層と電気的に導通している。場合によっては、電極は第3層と直接接触する。
別の実施形態では、発光素子が、n形半導体材料の第1層と、p形半導体材料の第2層とを含む。第1層と第2層との間に活性層が配置される。第1層又は第2層のいずれかに隣接する光結合層がバッファ材料の層を含む。光結合層のせいぜい一部は第1層又は第2層のいずれかから形成される。場合によっては、光結合層は第1層又は第2層のいずれかから形成されない。光結合層の少なくとも一部を通じて、電極が第1層又は第2層のいずれかと電気的に導通している(例えば、オーミック接触している)。
別の実施形態では、発光素子が、n形III−V族半導体層と、p形III−V族半導体層と、n形III−V族半導体層とp形III−V族半導体層との間の活性層とを含む。n形III−V族半導体層及びp形III−V族半導体層のうちの一方に隣接する光結合構造が1層以上のアルミニウム含有層を含む。光結合構造のせいぜい一部は、n形III−V族半導体層及びp形III−V族半導体層のうちの一方から形成される。光結合構造の一部を通じて、電極がn形III−V族半導体層及びp形III−V族半導体層のうちの一方と電気的に導通している。
本発明の別の態様では、発光ダイオードを含む、発光素子の形成方法が提供される。一実施形態では、発光素子形成方法が、反応チャンバ(又は反応チャンバが複数の反応空間を含む場合には、反応空間)内に、基板であって、当該基板の上方に光結合層を有する、基板を提供することと、光結合層の一部の上に電極を形成することと、を含む。光結合層は1つ以上のIII−V族半導体材料を含むことができる。電極は、光結合層に隣接するn形半導体層及びp形半導体層のうちの一方と電気的に導通するように形成される。光結合層のせいぜい一部は、活性層に隣接して形成されるn形半導体層及びp形半導体層のうちの一方から形成される。活性層はn形半導体及びp形半導体層のうちの他方に隣接して形成される。n形半導体層及びp形半導体層のうちの他方は基板に隣接して形成される。
別の実施形態では、発光素子形成方法が、反応チャンバ内に、基板であって、当該基板の上方にバッファ層を有する、基板を提供することと、光結合層を形成するためにバッファ層を粗面化することとを含み、光結合層はn形半導体層及びp形半導体層のうちの一方に隣接して形成される。光結合層は、活性層に隣接して形成されるn形半導体層及びp形半導体層のうちの一方のせいぜい一部から形成される。活性層はn形半導体層及びp形半導体層のうちの他方に隣接して形成される。n形半導体層及びp形半導体層のうちの他方は基板に隣接して形成される。
別の実施形態では、発光素子形成方法が、反応チャンバ内の第1基板に隣接し、アルミニウム含有III−V族半導体材料を有するバッファ層を形成することを含む。バッファ層に隣接してn形III−V族半導体層が形成され、n形III−V族半導体層に隣接して活性層が形成される。活性層に隣接してp形III−V族半導体層が形成される。次に、p形III−V族半導体層に隣接して第2基板が設けられる。バッファ層を露出させるために、第1基板が除去される。次に、n形III−V族半導体層に隣接する光結合層を形成するために、バッファ層が粗面化される。光結合層の一部の上方に電極が設けられる。
以下の詳細な説明より、当業者には本開示の追加の態様及び利点が容易に明らかになろう。詳細な説明では、本開示の例示的な実施形態のみが示され、説明されている。理解されるように、本開示は他の異なる実施形態が可能であり、そのいくつかの細部は、すべて本開示から逸脱することなく、種々の明らかな点で修正が可能である。したがって、図面及び説明は本質的に例示的なものと見なされるべきであり、限定的なものと見なされるべきではない。
本明細書において言及されている刊行物、特許、及び特許出願は、個々の刊行物、特許、又は特許出願が、参照により援用されると明確に個々に示された場合と同程度に、本明細書において参照により援用される。また、本出願は、2011年9月29日に出願された米国特許出願第13/249,184号に対する優先権を主張する。同文献は全体が本明細書において参照により援用されている。
本発明の原理が利用される例示的な実施形態を示す以下の詳細な説明、及び添付の図面を参照することによって、本発明の特徴及び利点のより良い理解を得ることができる。
発光ダイオードの模式図である。 一実施形態による光結合層を有する発光素子の模式図である。 一実施形態による光結合構造を有する発光素子の模式図である。 一実施形態による発光素子の模式図である。 一実施形態による発光素子を形成するための方法である。 一実施形態による発光素子形成システムである。
本明細書には本発明の種々の実施形態が示され、説明されているが、このような実施形態は例としてのみ提供されていることは当業者には明らかであろう。当業者は、本発明から逸脱することなく、数多くの変形、変更、及び置換に想到しよう。本発明を実施する際には、本明細書に記載されている本発明の実施形態の種々の代替物が用いられてよいことを理解されたい。
本明細書において使用するとき、用語「発光素子」は、素子の発光領域(又は「活性層」)内において、発光領域を通じて順方向バイアス電流が印加された(又は流れた)時など、電子と正孔の再結合時に光を発生するように構成される素子を指す。場合によっては、発光素子は、電気エネルギーを光に変換する固体素子である。発光ダイオード(「LED」)は発光素子である。異なる材料で作られ、異なる構造を有し、様々な仕方で動作する多くの異なるLED素子構造が存在する。一部の発光素子(レーザダイオード)はレーザ光を放射し、他のものは非単色光を発生する。或るLEDは特定の用途における性能に合わせて最適化されている。LEDは、窒化インジウムガリウムを有する多重量子井戸(MQW:Multi Quantum Well)活性層を含む、いわゆる青色LEDであってよい。青色LEDは、約440ナノメートルから500ナノメートルの範囲の波長を有する非単色光を放射することができる。放射される青色光の一部を吸収する蛍光体コーティングが提供されてよい。この蛍光体が、蛍光を発して、他の波長の光を放射することにより、そのLED装置全体が放射する光は、より広範囲の波長を有することになる。
本明細書において使用するとき、用語「層」は、基板上の原子又は分子の層を指す。場合によっては、層はエピタキシャル層又は複数のエピタキシャル層群を含む。層は膜又は薄膜を含んでもよい。状況によっては、層は、例えば、光を発生する(又は放射する)ように構成された活性層等の、所定の素子機能を果たす素子(例えば、発光ダイオード)の構造構成要素である。一般的に、層は、約1単原子単層(ML:monolayer)から数十単層、数百単層、数千単層、数百万単層、数十億単層、数兆単層、又はそれ以上の厚さを有する。一例では、層は、1単原子単層よりも大きい厚さを有する多層構造である。加えて、層は複数の材料層(又はサブレイヤー)を含んでよい。一例では、多重量子井戸活性層が複数の井戸及びバリア層を含む。層は複数のサブレイヤーを含んでよい。例えば、活性層がバリアサブレイヤー及び井戸サブレイヤーを含んでよい。
本明細書で使用するとき、用語「カバレッジ」は、化学種によって覆われる又は占有される表面の、表面の全面積に対する割合を指す。例えば、化学種についての10%のカバレッジとは、表面の10%がその化学種によって覆われることを示す。状況によっては、カバレッジは単層(ML)によって表され、1MLは特定の化学種による表面の完全飽和に相当する。例えば、0.1MLのピットカバレッジは、表面の10%がピットによって占有されることを示す。
本明細書において使用するとき、用語「活性領域」(又は「活性層」)は、発光ダイオード(LED)の、光を発生するように構成された発光領域を指す。活性層は、例えば、活性層を通じた順方向バイアス電流を用いて、電子と正孔の再結合時に光を発生する活性材料を含む。活性層は1層又は複数の層(又はサブレイヤー)を含んでよい。場合によっては、活性層は、1つ以上のバリア層(又は、例えばGaN等の、クラッド層)並びに1つ以上の量子井戸(「井戸」)層(例えばInGaN等)を含む。一例では、活性層は多重量子井戸を含む。この場合、活性層は多重量子井戸(「MQW」)活性層と呼ばれてよい。
本明細書で使用するとき、用語「ドープされた」は、ドープされた構造又は層を指す。層はn形化学ドーパントをドープされるか(同様に、本明細書においては、「nドープされた」)又はp形化学ドーパントをドープされてよい(同様に、本明細書においては、「pドープされた」)。場合によっては、層は、アンドープであるか又は意図的にドープされていない(同様に、本明細書においては、「uドープの」又は「u形」)。一例では、u−GaN(又はu形GaN)層とは、アンドープ又は意図的にドープされていないGaNを含む。
本明細書において使用するとき、用語「III−V族半導体」は、1つ以上のIII族化学種及び1つ以上のV族化学種を有する材料を指す。III−V族半導体材料は、場合によっては、窒化ガリウム(GaN)、ヒ化ガリウム(GaAs)、ヒ化アルミニウムガリウム(AlGaAs)、ヒ化リン化ガリウム(GaAsP)、リン化アルミニウムガリウムインジウム(AlGaInP)、リン化ガリウム(GaP)、窒化インジウムガリウム(InGaN)、リン化アルミニウムガリウム(AlGaP)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、及び窒化アルミニウムガリウムインジウム(AlGaInN)から選択される。
本明細書で使用するとき、用語「ドーパント」は、n形ドーパント又はp形ドーパント等の、ドーパントを指す。p形ドーパントとしては、以下のものに限定されるわけではないが、マグネシウム、ベリリウム、亜鉛及び炭素が挙げられる。n形ドーパントとしては、以下のものに限定されるわけではないが、シリコン、ゲルマニウム、錫、テルル、及びセレンが挙げられる。p形半導体とは、p形ドーパントをドープされた半導体である。n形半導体とは、n形ドーパントをドープされた半導体である。n形窒化ガリウム(「n−GaN」)等のn形III−V族材料は、n形ドーパントをドープされたIII−V族材料を含む。p形GaN(「p−GaN」)等のp形III−V族材料は、p形ドーパントをドープされたIII−V族材料を含む。III−V族材料は、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムから選択される少なくとも1つのIII族元素、並びに窒素、燐、砒素、アンチモン及びビスマスから選択される少なくとも1つのV族元素を含む。
本明細書で使用するとき、用語「隣接する」又は「〜に隣接する」は、「〜の隣の」、「〜に接している」、「〜と接触する」、及び「〜に近接する」を含む。場合によっては、隣接する構成要素が1つ以上の介在層によって互いに隔てられる。例えば、1つ以上の介在層は、約10マイクロメートル(「ミクロン」)、1ミクロン、500ナノメートル(「nm」)、100nm、50nm、10nm、1nm、又はそれ未満よりも小さい厚さを有することができる。一例では、第1層が第2層と直接接するときに第1層が第2層に隣接する。別の例では、第1層が第3層によって第2層と隔てられているときに第1層が第2層に隣接する。
本明細書で使用するとき、用語「基板」は、膜又は薄膜の形成が所望される任意のワークピースを指す。基板は、以下のものに限定されるわけではないが、シリコン、ゲルマニウム、シリカ、サファイア、酸化亜鉛、炭素(例えば、グラフェン)、SiC、AlN、GaN、スピネル、被覆シリコン、酸化物上シリコン、酸化物上炭化珪素、ガラス、窒化ガリウム、窒化インジウム、二酸化チタン及び窒化アルミニウム、セラミック材料(例えば、アルミナ、AlN)、金属材料(例えば、モリブデン、タングステン、銅、アルミニウム)、並びにそれらの結合体(又は合金)を含む。
本明細書で使用するとき、用語「注入効率」は、発光素子を通過する電子のうち、発光素子の活性領域内に注入される比率を指す。
本明細書で使用するとき、用語「内部量子効率」は、発光素子の活性領域内における、放射性である(すなわち、光子を生成する)全電子−正孔再結合事象の比率を指す。
本明細書で使用するとき、用語「取り出し効率」は、発光素子の活性領域内で発生される光子のうち、素子から脱出する比率を指す。
本明細書で使用するとき、用語「外部量子効率」(EQE:external quantum efficiency)は、LEDを通過する電子数に対するLEDから放射される光子数の比を指す。すなわち、EQE=注入効率×内部量子効率×取り出し効率。
本明細書で使用するとき、用語「光結合構造」は、光が第1媒質から第2媒質へ透過するのを許すように構成される構造を指す。第1媒質は第1屈折率を有し、第2媒質は、第1屈折率と異なってよい第2屈折率を有する。光結合構造(又は層)は第1媒質からの光を第2媒質に結合する。
シリコンは、シリコン用に適合された商用の半導体製作手法を用いることができること等の種々の利点を提供するが、シリコン基板上におけるIII−V族半導体ベースのLEDの形成は種々の制限を課す。例として、シリコンと窒化ガリウムとの間の格子不整合及び熱膨張係数の不整合は、窒化ガリウム薄膜形成時に転位等の欠陥を発生する構造応力を引き起こす。
LEDは種々の半導体素子層で形成されてよい。状況によっては、III−V族半導体LEDが、他の半導体材料より好ましくなり得る素子パラメータ(例えば、光の波長、外部量子効率)を提供する。窒化ガリウム(GaN)は、光電光学用途並びに高出力及び高周波数素子において用いられてよい2成分III−V族直接バンドギャップ半導体である。
III−V族半導体ベースのLEDは、シリコン、ゲルマニウム、サファイア及び炭化珪素(SiC)等の種々の基板上に形成されてよい。シリコンは、所定の期間内に形成されるLEDの数を最大化するのに役立つ大きなウェーハサイズの使用に加えて、現在の製造及びプロセス手法を使用できること等の、他の基板を上回る種々の利点を提供する。図1は、基板105、基板105に隣接するAlN層110、AlN層110に隣接するAlGaN層115、バッファ層115に隣接するn形GaN(「n−GaN」)層120、n−GaN層120に隣接する活性層125、活性層125に隣接する電子ブロッキング(例えば、AlGaN)層130、及び電子ブロッキング層130に隣接するp形GaN(「p−GaN」)層135を有するLED100を示す。電子ブロッキング層130は、p−GaN層135内における電子の正孔との再結合を最小限に抑えるように構成される。場合によっては、LED100はAlGaN層115とn−GaN層120との間にu−GaN層を含む。u−GaN層はn−GaN層120の結晶品質の向上をもたらしてよい。基板100はシリコンで形成されてよい。状況によっては、LED100は、p−GaN層135に隣接する基板140(基板2)を含む。このような場合には、基板105は除外されてもよい。場合によっては、AlGaN層110はバッファ層115の一部である。
シリコンは種々の利点を提供するが、シリコン基板上におけるIII−V族半導体ベースのLEDの形成は種々の制限を課す。一例として、シリコンと窒化ガリウムとの間の格子不整合及び熱膨張係数の不整合のために、LED素子内に高い欠陥密度及びクラッキングの問題をもたらし得る構造応力が発生し得る。一例では、シリコン基板上にGaNエピタキシャル層(本明細書においては同様に「エピ層」)を有するLEDの場合、GaNエピ層の厚さが増すにつれて、エピ層内の応力は増大する。応力の増大は、シリコンウェーハが反ったり、クラックを生じたりすることを招き得る。クラックの問題は、珪素ドープGaN内の高い引張歪みが少なくとも一部原因となって、珪素でn−ドープされたGaN層に対してより深刻になる。珪素ドープGaN層の厚さは、クラッキングを回避するように選択されてよい。シリコン上におけるIII−V族半導体層の厚さ制限は、望ましい性能特性を有するIII−V族半導体ベースのLED形成に種々の課題を課す。
場合によっては、LEDの活性層に隣接するn形半導体層の一部から形成される光結合層を用いて、LED素子の取り出し効率が改善される。光結合層は、LEDの活性層内で発生された光を、LED内の媒質から外部環境に結合する等、第1媒質から第2媒質に結合する。しかし、n形半導体層から形成される光結合層では、n形半導体層の一部が光の取り出しのために犠牲にされ、その結果、電流拡散のために有効なn形半導体層の厚さが減少する。このような場合には、より厚いn形半導体層が適切な粗面化と電流拡散の両方のために必要となってよい。しかし、厚いn形半導体層を用いると、クラックのない素子層の成長が難しくなる。
本明細書において提供される構造及び方法は、クラッキングを、無くすとまではいかなくても、低減し、同時に、望ましい性能特性(例えば、外部量子効率)を素子に与えるようにして、シリコン上にIII−V族半導体ベースのLED素子を形成することを有利に可能にする。実施形態によっては、n形III−V族半導体(例えば、n−GaN)層の上方の粗面化されたu形III−V族半導体(例えば、u−GaN)層が光結合層(又は光結合構造)として用いられる。状況によっては、粗面化されたバッファ層がn形III−V族半導体層の上方に(又はそれに隣接して)設けられる。このような場合には、n形III−V族半導体層の粗面化は、無くすとまではいかなくても、低減されてよく、それによって電流拡散の最適化をもたらし、同時に、比較的薄いIII−V族半導体層の利用を有利に可能にし、それによってクラッキングの回避を助ける。
[光結合層を有する発光素子]
本発明の一態様では、発光素子が、基板と、基板に隣接するp形半導体層と、p形半導体層に隣接する活性層と、活性層に隣接するn形半導体層と、を含む。発光素子は、n形又はp形半導体層のいずれかに隣接する光結合構造を含む。実施形態によっては、光結合構造のせいぜい一部はn形又はp形半導体層から形成される。
実施形態によっては、光結合構造(又は光結合層)は、第1屈折率を有する第1媒質からの光を、第2屈折率を有する第2に結合する。第1及び第2屈折率は異なってよい。場合によっては、第2屈折率の方が第1屈折率よりも小さい。
発光素子の動作中、活性層内で発生された光の少なくとも一部は、光結合構造に向けて導かれ、光結合構造は光を種々の角度で散乱し、その少なくとも一部は発光素子の外へ導かれてよい。それ故、光結合構造は、素子によって発生された光を素子の外へ導くのを助けることができる。
n形及び/又はp形半導体層は、窒化ガリウム等のIII−V族半導体材料で形成されてよい。基板はシリコンで形成されてよい。実施形態では、n形半導体層の厚さは、シリコン基板とIII−V族半導体との間の格子及び熱的不整合によって加えられる応力を最小限に抑えるように選択される。しかし、誘起される応力条件下での素子形成が望まれる場合等の、他の場合では、n形半導体層の厚さは、所定のレベルの応力を維持するように選択される。
実施形態によっては、発光素子が、第1の種類のIII−V族半導体材料の第1層及び第2の種類のIII−V族半導体材料の第2層と、第1層と第2層との間の活性層とを含む。発光素子は、第1層及び第2層のうちの一方に隣接する光結合層を有する。例えば、光結合層は第1層に隣接する。光結合層は第3の種類のIII−V族半導体材料を含む。光結合層の一部を通じて形成される電極が、第1層及び第2層のうちの一方に出入りする電気流路を提供する。
状況によっては、第1の種類のIII−V族半導体材料は、n形III−V族半導体及びp形III−V族半導体のうちの一方から選択され、第2の種類のIII−V族半導体材料は、n形III−V族半導体及びp形III−V族半導体のうちの他方から選択される。一例では、第1層はp−GaNで形成され、第2層はn−GaNで形成される。場合によっては、第3の種類のIII−V族半導体材料は、u形III−V族半導体材料、ドープされたIII−V族半導体材料、及び/又はアルミニウム含有III−V族半導体材料を含む。一例では、第3の種類のIII−V族半導体材料は、u−GaN(すなわち、アンドープであるか又は意図的にドープされていないGaN)を含む。別の例では、第3の種類のIII−V族半導体はn−GaN又はp−GaNを含む。別の例では、第3の種類のIII−V族半導体はAlGaN又はAlNを含む。
場合によっては、光結合層のせいぜい一部が、隣接するn形又はp形III−V族半導体層から形成される。一例では、LEDが、基板と、基板に隣接する第1層とを含む。第1層は、p形III−V族半導体及びn形III−V族半導体のうちの一方を含む。LEDは、第1層に隣接する第2層を含む。第2層は、第2層の間に順方向バイアス電流を印加すると光を発生するように構成された活性材料を含む。LEDは、第2層に隣接する第3層を更に含む。第3層は、p形III−V族半導体及びn形III−V族半導体のうちの他方を含む。第3層に隣接して光結合構造が配置される。光結合構造は、III−V族半導体材料の1層以上の層等の、1つ以上のIII−V族半導体材料を含む。せいぜい、光結合構造の一部は第3層から形成される。一実施形態では、光結合構造のいくらかが第3層から形成される。別の実施形態では、光結合構造は第3層から形成されない。
LEDは、第3層に隣接して形成される電極を更に含む。電極は第3層と電気的に導通している。場合によっては、第1層はp形III−V族半導体(例えば、p−GaN)を有し、第3層はn形III−V族半導体(例えば、n−GaN)を有する。
光結合構造は第4層及び第5層を含み、第4層はLEDの第3層に隣接する。実施形態によっては、第4層は、n形III−V族半導体、u形III−V族半導体及びアルミニウム含有III−V族半導体のうちの1つ以上を含む。場合によっては、第4層は、n形窒化ガリウム、u形窒化ガリウム、窒化アルミニウムガリウム及び窒化アルミニウムのうちの1つ以上を含む。実施形態によっては、第5層は、u形III−V族半導体及びアルミニウム含有III−V族半導体のうちの1つ以上を含む。場合によっては、第5層は、u形窒化ガリウム、窒化アルミニウムガリウム及び窒化アルミニウムのうちの1つ以上を含む。一例では、第4層は、n−GaN、u−GaN、AlGaN及びAlNのうちの1つ以上を含み、第5層は、u−GaN、AlGaN及びAlNのうちの1つ以上を含む。
実施形態によっては、LEDの光結合構造は、第5層に隣接する第6層を含む。このような場合には、第5層は第4及び第6層の間にある。実施形態によっては、第6層はアルミニウム含有III−V族半導体を含む。場合によっては、アルミニウム含有III−V族半導体は、窒化アルミニウムガリウム又は窒化アルミニウムである。
一例では、発光素子は、シリコン基板と、シリコン基板の上方のp−GaN層と、p−GaN層の上方の活性層と、活性層の上方のn−GaN層と、n−GaN層の上方の光結合層(本明細書においては同様に「光結合構造」)とを含む。光結合層は、AlGaN及び/又はAlN、並びに場合によってはu−GaNを含む。光結合層は、状況によっては、n−GaNを含む。例えば、光結合層は、n−GaN層に隣接するn−GaNサブレイヤー、及びn−GaNサブレイヤーの上方のAlGaNサブレイヤーを含んでよい。光結合層は、n−GaNサブレイヤーとAlGaNサブレイヤーとの間にu−GaNサブレイヤーを含んでよい。加えて、光結合層はAlGaNサブレイヤーの上方にAlNサブレイヤーを含んでよい。素子は光結合層の一部の上方に電極を含み、電極はn−GaN層と電気的に導通している。場合によっては、電極はn−GaN層と直接接触する。
実施形態によっては、n形及びp形半導体層はIII−V族半導体材料で形成される。一例では、n形及びp形半導体層は窒化ガリウムを含む。このような場合には、n形半導体層は、窒化ガリウム、及びn形ドーパント、例えば珪素等、を含み、p形半導体層は、窒化ガリウム、及びp形ドーパント、例えばマグネシウム等、を含む。
実施形態によっては、光結合構造はIII−V族材料の種々の組み合わせで形成される。実施形態によっては、光結合構造は、第1層(又はサブレイヤー)、及び第1層に隣接する第2層を含む。一例では、第1層はu−GaNを含み、第2層は窒化アルミニウムガリウム(AlGaN)又は窒化アルミニウム(AlN)を含む。別の例では、第1層はAlGaNを含み、第2層はAlNを含む。光結合層の少なくとも一部はn形半導体層で形成されてよい。別の例では、第1層はn−GaNで形成され、第2層はu−GaN、AlGaN又はAlNで形成される。場合によっては、光結合層は、第2層に隣接する半導体材料の第3層を含む。一例では、第3層は、AlGaN又はAlN等のIII−V族半導体材料を含む。
発光素子は、光結合層に隣接する第1電極、及び基板に隣接する第2電極を含む。第1電極は、チタン、アルミニウム、ニッケル、白金、金、銀、ロジウム、銅、及びクロムのうちの1つ以上を含んでよい。第2電極は、アルミニウム、チタン、クロム、白金、ニッケル、金、ロジウム及び銀のうちの1つ以上を含んでよい。場合によっては、第2電極は、白金、ニッケル、銀、ロジウム及び金のうちの1つ以上で形成される。
第1電極は、場合によっては、光結合層の一部を覆う。第1電極の形状及び分布は、第1電極による、発光素子から発出する光の妨害を最小限に抑えるように選択されてよい。
実施形態によっては、光結合層は、粗面化された層である。粗面化された層は、場合によっては、突起を有する。実施形態によっては、光結合層は、約10ナノメートル(nm)〜3マイクロメートル(「ミクロン」)、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンである波形を有する。他の実施形態では、光結合層は、約10nm以上、又は約50nm以上、又は約100nm以上、又は約200nm以上、又は約300nm以上、又は約400nm以上、又は約500nm以上、又は約1000nm以上である波形(又は粗さ)を有する。
実施形態によっては、光結合層は、約10ナノメートル(nm)〜3マイクロメートル(「ミクロン」)、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンのサイズ(例えば、高さ)を有する突起を有する。他の実施形態では、光結合層は、約10nm以上、又は約50nm以上、又は約100nm以上、又は約200nm以上、又は約300nm以上、又は約400nm以上、又は約500nm以上、又は約1000nm以上のサイズを有する突起を有する。
場合によっては、光結合層は、光結合層の表面に配置される1つ以上の光結合部分を含む。実施形態によっては、光結合部分は突起である。状況によっては、光結合部分は散乱性の光透過材料で形成される。実施形態によっては、光結合部分の個々の部分は、3次元円錐又は角、あるいは2次元幾何断面を有する線等、2次元状又は3次元状であってよい。場合によっては、個々の光結合部分が、活性層から離れる方向に向いた軸に沿って減少する幅を有する。一実施形態では、個々の光結合部分は三角形断面を有する。別の実施形態では、個々の光結合部分はピラミッド形又は実質的にピラミッド形である。他の場合では、個々の光結合部分が、活性層から離れる方向に向いた軸に沿って実質的に一定の幅を有する。一実施形態では、個々の光結合部分は、正方形又は矩形である断面を有する。一例では、個々の光結合部分は棒状である。光結合層の表面における波形は、第1媒質からの光の第2媒質への結合を最適化するように選択されてよい。第1媒質は発光素子の内部にあってよく、第2媒質は発光素子の外部にあってよい。
光結合層の波形、又は表面粗さは、走査トンネル顕微鏡法(STM:scanning tunneling microscopy)、原子間力顕微鏡法(AFM:atomic force microscopy)、又はラマン分光法等の種々の表面散乱法等の、種々の表面分光ツールを用いて測定されてよい。波形は、光結合層の部分の高さ(例えば、底部−頂部間距離)に対応してよい。一実施形態では、光結合層は、約10nm〜3ミクロン、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンの厚さを有する。
実施形態によっては、基板は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン及びサファイア、窒化ガリウム、炭化珪素、アルミナ、窒化アルミニウム、銅、タングステン、モリブデンのうちの1つ以上、並びにそれらの結合体を含む。特定の実装では、基板は、例えばn形又はp形シリコン等のシリコンである。
状況によっては、発光素子は、基板とp形半導体層との間に光反射体を更に含む。光反射体は、銀、白金、金、ニッケル、アルミニウム、ロジウム及びインジウムのうちの1つ以上で形成されてよい。
実施形態によっては、活性層は、III−V族半導体を有する活性材料を含む。場合によっては、活性材料は、多重量子井戸(MQW)材料等の量子井戸活性材料である。一実施形態では、活性層は、交互になった井戸層(又はサブレイヤー)並びにバリア(又はクラッド)層を含む。一例では、活性層は、窒化インジウムガリウム及び/又は窒化インジウムアルミニウムガリウムで形成される井戸層を含む。このような場合には、バリア層は窒化ガリウムで形成されてよい。別の例では、活性層は、窒化アルミニウムガリウムで形成される井戸層を含む。このような場合には、バリア層は窒化アルミニウム又は窒化ガリウムで形成されてよい。活性層の活性材料は、2つ以上の元素において、組成的に傾斜していてもよい(本明細書において「傾斜した」とも言う)。一例では、活性層は、傾斜した窒化インジウムガリウム、InGa1−xN、ただし、‘x’は0〜1の数、及びGaNで形成されるバリア(又はクラッド)層を含む。このような層の組成は活性層の第1の側から第2の側へと変化してよい。状況によっては、井戸層がアクセプタ材料を含み、かつ/又はバリア層がドナー材料を含む。実施形態によっては、バリア材料は、窒化ガリウム、窒化インジウムガリウム及び窒化アルミニウムのうちの1つ以上を含み、井戸材料は、窒化インジウムガリウム、窒化インジウムアルミニウムガリウムのうちの1つ以上を含む。
代わりとして、活性層はAlGaInPで形成される。場合によっては、AlGaInP含有量子井戸活性層が、AlGaInPで形成される1層以上の井戸層、及びAlInPで形成される1層以上のバリア層を含む。
図2は、本発明の一実施形態による発光素子200を示す。素子200は、垂直に積層されるLED等の、発光ダイオード(LED)であってよい。素子200は、底部から上部へと、下電極205、基板210、光反射層215、p形半導体層220、活性層225、n形半導体層230、光結合層235、及び上電極240を含む。素子200内の矢印は、電極205及び240の間の電流の流れの方向を示している。
活性層225は、井戸層及びバリア層を有する量子井戸活性層、あるいは複数の井戸層及びバリア層を有する多重量子井戸活性層であってよい。一例では、活性層225は、交互になったGaNバリア層並びに窒化インジウムガリウム又は窒化アルミニウムインジウムガリウム井戸層で形成される。活性層225は、活性層225内における電子と正孔の再結合時に光を発生するように構成される。
光結合層235は、素子200内で発生され、n形半導体層230から発出する光を、素子200の外部の環境、又は光結合層235の上方の別の層に結合するように構成される。一実施形態では、光結合層235は、第1屈折率を有するn形半導体層230から、第1屈折率よりも低い第2屈折率を有する材料又は環境への光の透過を促進する。
光反射層215は、活性層225内で発生された光を光結合層235に向けて反射するように構成された材料で形成される。光反射層215の助けにより、活性層225内で最初に発生され、基板210に向かう方向をもった光は、光反射層215によって活性層225及び光結合層235に向けて反射される。場合によっては、光反射層215は反射性のp形電極で形成される。他の場合では、光反射層は、銀、プラチナ、金、ニッケル、アルミニウム、ロジウム及びインジウムのうちの1つ以上で形成される。状況によっては、光反射層215は全方向性の反射体である。
素子200は1層以上の追加の層を含んでよい。例えば、素子200は、活性層225内におけるV字形状ピット(又はV字状欠陥)の形成を促進するように構成されるn形半導体層230と活性層225との間のピット発生層を含んでよい。一実施形態では、素子200は、p形半導体層220内における電子−正孔再結合を最小限に抑えるように構成される、p形半導体層220と活性層225との間の電子ブロッキング層を含む。
状況によっては、n形半導体層230は、n形窒化ガリウム等の、n形III−V族半導体で形成される。場合によっては、p形半導体層220は、p形窒化ガリウム等の、p形III−V族半導体で形成される。一例では、n形半導体層230は珪素を用いてn形にドープされる。別の例では、p形半導体層220はマグネシウムを用いてp形にドープされる。
実施形態によっては、光結合層235は1つ以上の半導体材料で形成される。状況によっては、光結合層235はバッファ層材料で形成される。光結合層235は、第1の種類のIII−V族半導体と第2の種類のIII−V族半導体との間等、第1の種類の半導体材料と第2の種類の半導体材料との間で組成的に傾斜していてよい。代替的に、光結合層235は、組成的に傾斜していない1層以上の不連続的な層を含む。
状況によっては、光結合層(又は構造)235は、一般的に化学式M1M21−xの材料を有する複数のサブレイヤー(又は層)を含む。ただし、‘M1’及び‘M2’はIII族材料であり、‘C’はV族材料である。場合によっては、光結合層235は、AlGa1−xN、ただし‘x’は0〜1の数、から選択される複数の層を含む。例えば、光結合層235は、AlN、AlGaN及びu−GaNから選択される1層以上の層を含んでよい。一例では、光結合層235は、u−GaN層(すなわち、u−GaNを有する層)、及びAlGaN層(すなわち、AlGaNを有する層)を含む。別の例では、光結合層235は、u−GaN層、AlGaN層、及びAlN層(すなわち、AlNを有する層)を含む。別の例では、光結合層235は、n−GaN層、AlGaN層及びAlN層を含む。別の例では、光結合層235は、n−GaN層及びAlGaN層を含む。光結合層235はAlN層を含んでもよい。別の例では、光結合層235は、u−GaN層及びAlGaN層を含む。光結合層235はAlN層を含んでもよい。u−GaN層は、場合によっては、任意追加のものである。
場合によっては、光結合層235はu形半導体材料で形成される。一実施形態では、光結合層235は、u形窒化ガリウム(u−GaN)等の、u形III−V族半導体で形成される。光結合層235は、u形半導体材料の上方の、III−V族半導体材料(例えば、AlGaN)等の、半導体材料層を含んでよい。実施形態によっては、光結合層235は、n形半導体材料(例えば、n−GaN)の層、及びu形半導体材料の層を含む。n形半導体材料の層はn形III−V族半導体層230の一部から形成されてよい。
状況によっては、光結合層235はアルミニウム含有III−V族半導体材料(例えば、AlGaN)で形成される。状況によっては、光結合層235はIII−V族半導体の追加の層を含む。一例では、光結合層はAlGaNの層及びAlNの層を含む。AlGaNの層はn形半導体層230に隣接して配置される。実施形態によっては、光結合層235は、n形半導体材料の層、並びにAlGaN層及び/又はAlN層等の、n形半導体材料の層に隣接する1層以上のアルミニウム含有層を含む。n形半導体材料の層は、場合によっては、n形III−V族半導体層230の一部から形成されてよい。光結合層235は、n形半導体層230と1層以上のアルミニウム含有層との間の、u−GaN等の、u形III−V族半導体の層を含んでよい。
下電極205は基板210に隣接して形成される。下電極205は基板及び光反射層215を通じてp形半導体層220と電気的に導通している。状況によっては、素子200は下電極205と基板210との間に1層以上の追加の層を含む。
上電極240は光結合層235に隣接して形成される。上電極240はn形半導体層230と電気的に導通している。実施形態によっては、上電極240はn形半導体層230と接触する。接触は、場合によっては、オーミック接触である。状況によっては、素子200は上電極240とn形半導体層230との間に1層以上の追加の層を含む。
代替的に、p形半導体層220とn形半導体層230は逆にされる。すなわち、光結合層235がp形半導体層に隣接し、n形半導体層が基板210と活性層225との間に配置される。
図3は、本発明の一実施形態による発光素子300を示す。素子300は、底部から上部へと、半導体層305、光結合層(又は構造)310及び電極315を含む。場合によっては、電極315は光結合層310のせいぜい一部を覆う。一実施形態では、半導体層305はn形半導体で形成される。別の実施形態では、半導体層305はp形半導体で形成される。場合によっては、半導体層305はn形又はp形III−V族半導体で形成される。一例では、半導体層305はn−GaNで形成される。
図示の実施形態では、光結合層310は、第1層(又はサブレイヤー)320、第1層320に隣接する第2層(又はサブレイヤー)325、及び第2層325に隣接する第3層(又はサブレイヤー)330を含む。第1層320は半導体材料で形成される。状況によっては、第1層はn形又はp形半導体材料で形成される。第1層はIII−V族半導体で形成されてよい。一実施形態では、第1層320は半導体層305の一部で形成される。一例として、第1層はn−GaNで形成される。別の例として、第1層320はu形GaN(「u−GaN」)で形成される。別の例として、第1層320はp−GaNで形成される。別の例として、第1層320はAlGaN又はAlNで形成される。
第2層325は半導体材料で形成される。状況によっては、第2層325はIII−V族半導体で形成される。一実施形態では、第2層325は、u形GaN、窒化アルミニウムガリウム又は窒化アルミニウム等の、窒化ガリウムで形成される。第3層330はIII−V族半導体等の半導体材料で形成されてよい。状況によっては、第3層330は、窒化ガリウム(例えば、u−GaN)、窒化アルミニウムガリウム又は窒化アルミニウムで形成される。
電極315は1つ以上の元素金属で形成される。実施形態によっては、電極315は、チタン、アルミニウム、ニッケル、白金、金、銀、ロジウム、銅及びクロムのうちの1つ以上で形成される。
実施形態によっては、第1層320は第1の種類のIII−V族半導体で形成され、第2層325は第2の種類のIII−V族半導体で形成され、第3層330は第3の種類のIII−V族半導体で形成される。
一例では、第1層320はu−GaNで形成され、第2層325はAlGaNで形成され、第3層330はAlNで形成される。別の例として、第1層320はn−GaN(例えば、珪素ドープGaN)で形成され、第2層325はu−GaNで形成され、第3層330はAlGaNで形成される。このような構成は、半導体層305が珪素ドープGaN等のn−GaNで形成される場合に用いられてよい。別の例として、第1層320はn−GaNで形成され、第2層325はAlGaNで形成され、第3層330はAlNで形成される。別の例として、第1層320はn−GaNで形成され、第2層325はu−GaN、AlGaN及びAlNのうちの1つで形成され、第3層330はu−GaN、AlGaN及びAlNのうちの他のもので形成される。
状況によっては、光結合層310は、素子300を形成するために用いられるバッファ層材料で形成される。バッファ層材料は、場合によっては、n−GaN、u−GaN、AlGaN及びAlNのうちの1つ以上等の、1つ以上のIII−V族半導体材料を含む。光結合層310は、先行する処理作業(下記参照)からバッファ層を粗面化することによって形成されてよい。
他の実施形態では、光結合層310は1層又は2層の層で形成される。このような場合には、光結合層310の他の層(単数または複数)は除外される。例えば、光結合層310はu−GaN、窒化アルミニウムガリウム(AlGaN)、又は窒化アルミニウム(AlN)層を含み、その他の層は含まない。別の例として、光結合層310は、u−GaN層並びにAlGaN(又はAlN)層で形成されてよい。別の例として、光結合層310は、n−GaN層並びにu−GaN、AlGaN又はAlN層で形成されてよい。別の例として、光結合層310はAlGaN層及びAlN層で形成されてよい。
特定の実装では、第1層320はn−GaNで形成され、第2層325はAlGaNで形成され、第3層330はAlNで形成される。光結合層310は、このような場合には、第1層320と第2層325との間にu−GaN層を任意追加的に含んでよい。場合によっては、第3層330は除外されてよく、その場合には、光結合層310は2層の層で形成される。
光結合層310は、2次元状又は3次元状である光結合部分335を有する。場合によっては、光結合部分335は突起である。状況によっては、光結合部分335は、三角形断面を有する(例えば、紙面内に向かう)線である。代替的に、光結合部分335は正方形又は矩形断面を有してもよい。他の状況では、光結合部分335は3次元状である。このような場合には、光結合部分335は円錐状又はピラミッド形であってよい。代替的に、光結合部分335は棒状であってもよい。
実施形態によっては、素子300は1層以上の追加の層を含む。一例では、素子300は、半導体層305の下側の活性層、及び活性層の下側の別の半導体層305を含む。活性層は、活性層内における電子と正孔の再結合時に光を発生するように構成される。活性層内で発生された光の一部は光結合層310に向けて導かれ、光結合層310は光を種々の角度で散乱し、その少なくとも一部は素子300の外へ導かれてよい。したがって、光結合層310は、素子300によって発生される光のうち、素子の外へ導かれる割合を増加させてよい。
実施形態によっては、光結合層310は、約10nm〜3ミクロン、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンの波形を有する。波形は、図3において「D」によって示されているように、個々の部分の最高点と個々の部分の最下点との間の距離に対応する。電極315は、Dよりも大きい高さ(H)を有する。他の場合では、電極315は、D以下である高さを有する。場合によっては、Hは、約1マイクロメートル(「ミクロン」)、又は2ミクロン、又は3ミクロン、又は4ミクロン、又は5ミクロン以上である。
実施形態によっては、光結合層310は、第1屈折率を有する第1媒質からの光を、第2屈折率を有する第2媒質に結合する。一実施形態では、光結合層310(光結合部分335を含む)は、半導体層305等の、素子300の内部の媒質からの光を、(例えば、素子300の外部等の)光結合層310の上側の媒質に結合する。
実施形態によっては、光結合部分335は実質的に一定の形状を有する。他の実施形態では、光結合部分335はふぞろいな形状を有する。例えば、第1の光結合部分が、第1の光結合部分に隣接する第2の光結合部分とは異なる高さ及び/又は幅を有してよい。
場合によっては、発光素子がシリコン基板の上方にIII−V族半導体を含む。図4は、一実施形態による、底部から上部へと、コンタクト層405、基板410、反射層415、p形III−V族半導体層420、活性層425、n形III−V族半導体層430、光結合層435、及び電極440を有する発光素子400を示す。光結合層435はn形III−V族半導体層430の材料の一部を含む。しかし、場合によっては、光結合層435はn形半導体層430の材料の一部を含まない。電極440は光結合層435の一部の上方に形成され、n形III−V族半導体層430と接触する。
基板410は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン、サファイア又は炭化珪素で形成されてよい。場合によっては、基板410は、シリコン、ゲルマニウム、又はその他の半導体、セラミック(例えば、Al203、窒化アルミニウム、酸化マグネシウム)材料、あるいは金属(例えば、モリブデン、タングステン、銅、アルミニウム)で形成される。
反射層415は、光を反射するように構成された材料で形成される。一実施形態では、反射層415は銀で形成される。
p形III−V族半導体層420は、場合によっては、p形GaNで形成される。一実施形態では、マグネシウムを用いてp形ドーピングが達成される。ただし、所望の素子性能を達成するために必要に応じて他のp形ドーパントが用いられてもよい。p形III−V族半導体層420は、約10ナノメートル(nm)〜1000nm、又は約50nm〜500nmの厚さを有する。
活性層425は量子井戸活性層であってよい。実施形態によっては、活性層425は、複数の交互になった井戸層及びバリア層を含む多重量子井戸活性層である。状況によっては、活性層425は、GaNバリア層、並びに窒化アルミニウムインジウムガリウム又は窒化インジウムガリウム井戸層を含む。
実施形態によっては、n形III−V族半導体層430はn形GaNで形成される。一実施形態では、珪素を用いてn形ドーピングが達成される。ただし、所望の素子性能を達成するために必要に応じて他のn形ドーパントが用いられてもよい。n形III−V族半導体層430は、約500nm〜5マイクロメートル(「ミクロン」)、又は約1ミクロン〜3ミクロンの厚さを有する。場合によっては、n形III−V族半導体層430は、約5ミクロン未満、又は約4ミクロン未満、又は約3ミクロン未満、又は約2ミクロン未満、又は約1ミクロン未満の厚さを有する。
実施形態によっては、光結合層435は、約10nm〜3ミクロン、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンの波形を有する。波形は、所望の素子性能を達成するように選択されてよい。
コンタクト層405は基板410と電気的に導通している。場合によっては、コンタクト層405は基板410とオーミック接触している。電極440はn形III−V族半導体層と電気的に導通している。場合によっては、電極440はn形III−V族半導体層とオーミック接触している。
光結合層435は、図示のように、n形III−V族半導体の第1層、及び窒化アルミニウムガリウム又は窒化アルミニウムの第2層で形成される。状況によっては、第2層はAlGaNを含み、光結合層435はAlNの第3層を含む。場合によっては、光結合層435は第1層と第2層との間にu−GaN層を含む。
[光結合層の形成方法]
本発明の別の態様では、光結合層(又は構造)の形成方法が提供される。本明細書において提供される方法は、発光ダイオード(LED)等の発光素子用の光結合素子の形成に用いられてよい。特定の実装では、本明細書において提供される方法は、シリコン基板上にIII−V族半導体を有するLED用の光結合層の形成に用いられる。
実施形態によっては、発光素子形成方法が、反応チャンバ内に基板を設けることと、基板上に1層以上の素子層を形成することとを含む。状況によっては、発光素子は、最終製品の発光素子内に含まれることになる基板上に形成される。他の状況では、基板は支持体基板であり、基板上に形成された素子構造のスタックは、最終製品内に含まれることになる別の基板に移されることになる。このような場合の支持体基板は最終製品内には含まれないことになる。実施形態によっては、基板は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン、サファイア、炭化珪素(SiC)、セラミック材料(例えば、アルミナ、AlN)及び金属材料(例えば、モリブデン、タングステン、銅、アルミニウム)のうちの1つ以上を含む。特定の実装では、基板はn形シリコン等のシリコンである。
反応チャンバは、薄膜形成用に構成された真空チャンバであってよい。場合によっては、真空チャンバは超高真空(UHV:ultrahigh vacuum)チャンバである。低圧力環境が望まれる場合には、反応チャンバは、ターボ分子(「ターボ」)ポンプ、拡散ポンプ及びメカニカルポンプのうちの1つ以上等の、1つ以上の真空ポンプを有するポンプシステムを用いて排気されてよい。反応チャンバは、前駆体流量、基板温度、チャンバ圧力、及びチャンバの排気を調整するための制御システムを含んでよい。
成長条件は、発光素子を形成するための1つ以上のプロセスパラメータの選択に基づいて調節可能である。実施形態によっては、成長条件は、成長温度、キャリアガス流量、前駆体流量、成長速度及び成長圧力のうちの1つ以上から選択される。
本明細書において説明されている方法には種々の原料ガス(又は前駆体)が用いられてよい。ガリウム前駆体は、トリメチルガリウム(TMG:trimethylgallium)、トリエチルガリウム、塩化ジエチルガリウム及び水素化配位ガリウム化合物(例えば、水素化ジメチルガリウム)のうちの1つ以上を含んでよい。アルミニウム前駆体は、トリイソブチルアルミニウム(TIBAL:tri-isobutyl aluminum)、トリメチルアルミニウム(TMA:trimethyl aluminum)、トリエチルアルミニウム(TEA:triethyl aluminum)、及び水素化ジメチルアルミニウム(DMAH:dimethylaluminum hydride)のうちの1つ以上を含んでよい。インジウム前駆体は、トリメチルインジウム(TMI:trimethyl indium)及びトリエチルインジウム(TEI:triethyl indium)のうちの1つ以上を含んでよい。窒素前駆体は、アンモニア(NH)、窒素(N)、及びアンモニア及び/又はNのプラズマ励起化学種のうちの1つ以上を含んでよい。p形ドーパント前駆体は、いくつかの例を挙げれば、ホウ素前駆体(例えば、B)、マグネシウム前駆体(例えば、ビスシクロペンタジエニルマグネシウム)、アルミニウム前駆体から選択されてよい。n形前駆体は、いくつかの例を挙げれば、珪素前駆体(例えば、SiH)、ゲルマニウム前駆体(例えば、テトラメチルゲルマニウム、テトラエチルゲルマニウム、四塩化ジメチルアミノゲルマニウム、イソブチルゲルマン)及びリン前駆体(例えば、PH)から選択されてよい。
場合によっては、He、Ar、N及びHのうちの1つ以上等のキャリアガスを用いて反応チャンバに1つ以上の前駆体が提供される。一実施形態では、活性層の形成の間のキャリアガスの流量は約1リットル/分〜20リットル/分である。
図5は、本発明のいくつかの実施形態による発光素子形成方法500を示す。場合によっては、第1基板は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン、サファイア、炭化珪素(SiC)、セラミック材料(例えば、アルミナ、AlN)及び金属材料(例えば、モリブデン、タングステン、銅、アルミニウム)から選択される。
第1の作業505では、反応チャンバ内に入れた第1基板において、第1基板に隣接してバッファ層が形成される。バッファ層は、反応チャンバ内にバッファ層の1つ以上の前駆体を誘導し、基板を1つ以上の前駆体にさらすことによって形成される。実施形態によっては、バッファ層はIII−V族半導体材料で形成される。状況によっては、バッファ層は、AlGaN層及びAlN層を有し、AlN層が第1基板に直接隣接するスタックで形成される。
このような場合には、AlN層は、反応チャンバ内にアルミニウム前駆体及び窒素前駆体を誘導することによって形成され、AlGaN層は、反応チャンバ内にアルミニウム前駆体、ガリウム前駆体及び窒素前駆体を誘導することによって形成される。アルミニウム前駆体はTMAであってよく、ガリウム前駆体はTMGであってよく、窒素前駆体はNH3であってよい。場合によっては、バッファ層は、AlGaN層に隣接するu−GaN層を含む。u−GaN層は、反応チャンバ内にガリウム前駆体及び窒素前駆体を誘導することによって形成されてよい。
次に、作業510では、バッファ層に隣接してn形III−V族半導体層が形成される。n形III−V族半導体層は、III族前駆体、V族前駆体、及びn形ドーパントの前駆体を反応チャンバ内に誘導することによって形成される。一例では、n−GaNを含むn形III−V族半導体層において、n−GaN層は、ガリウム前駆体、窒素前駆体、及びn形ドーパントの前駆体を反応チャンバ内に誘導することによって形成される。n形ドーパントが珪素である場合には、n形ドーパントの前駆体はシラン(SiH4)であってよい。
次に、作業515では、n形III−V族半導体層に隣接して活性層が形成される。実施形態によっては、活性層は、多重量子井戸(MQW)材料等の、量子井戸材料を含む。活性層は、1層以上のバリア層と交互になった1層以上の井戸層を形成することによって形成される。一例では、活性層は、GaN(又はAlN)バリア層、並びに及び窒化インジウムガリウム又は窒化アルミニウムインジウムガリウム井戸層を含む。このような場合には、活性層は、反応チャンバ内に、バリア層を形成するために、ガリウム(又はアルミニウム)前駆体及び窒素前駆体を誘導し、その後、井戸層を形成するために、インジウム前駆体、ガリウム前駆体及び窒素前駆体(及び、窒化アルミニウムインジウムガリウム井戸層が所望される場合には、アルミニウム前駆体)を反応チャンバ内に誘導することによって形成される。このような作業が、所定の数のバリア層及び井戸層スタック(又は周期)を有する活性層を形成するために、所望に応じて繰り返されてよい。一例では、作業は、少なくとも1周期、又は少なくとも10周期、又は少なくとも20周期、又は少なくとも50周期、又は少なくとも100周期を有する活性層が形成されるまで繰り返される。
次に、作業520では、活性層に隣接してp形III−V族半導体層が形成される。p形III−V族半導体層は、III族前駆体、V族前駆体、及びp形ドーパントの前駆体を反応チャンバ内に誘導することによって形成される。一例では、p−GaNを含むp形III−V族半導体層において、p−GaN層は、ガリウム前駆体、窒素前駆体及びp形ドーパントの前駆体(例えば、マグネシウムドーパントのためにはビスシクロペンタジエニルマグネシウム)を反応チャンバ内に誘導することによって形成される。場合によっては、p形III−V族半導体層の形成に続き、p形III−V族半導体層上に反射性材料(例えば、Ag)の層が形成される。その後、反射性材料の層の上方に保護金属層が形成されてよい。場合によっては、保護金属層は、白金、ニッケル、チタン、タングステン及び金のうちの1つ以上を含む。保護金属層は、物理気相成長(例えば、マグネトロンスパッタ)等の、種々の堆積技法を用いて形成されてよい。
次に、作業525では、p形III−V族半導体層に隣接して第2基板が設けられる。場合によっては、第2基板は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン、サファイア、炭化珪素(SiC)、セラミック材料(例えば、アルミナ、AlN)及び金属材料(例えば、モリブデン、タングステン、銅、アルミニウム)から選択される。状況によっては、第2基板は、第2基板をp形III−V族層と接触させることによって、p形III−V族層に隣接して設けられる。他の場合では、第2基板はその上に、未完成発光ダイオード(すなわち、第1基板の上方にp形III−V族層を含む素子スタック)への第2基板の接合を助けるための金属材料の層が形成される。一実施形態では、金属材料は、例えば、銀−錫−銅合金又は金−錫合金(例えば、80%金、20%錫)等の、インジウム、銅、銀、金および錫から選択される1つ以上の金属を含む。金属材料の層は、物理気相成長(例えば、マグネトロンスパッタ、蒸発堆積)等の、種々の堆積技法を用いて形成されてよい。次に、作業530では、バッファ層を露出させるために、第1基板が除去される。
次に、作業535では、n形III−V族半導体層に隣接する光結合層を形成するために、バッファ層が粗面化される。実施形態によっては、バッファ層は、エッチングプロセス(例えば、ウェットエッチング)を用いるなどして、バッファ層をエッチングすることによって粗面化される。一例では、バッファ層は、水溶液で提供されてよい、水酸化ナトリウム(NaOH)及び/又は水酸化カリウム(KOH)を用いてエッチングされる。他の実施形態では、バッファ層は、バッファ層をスパッタすること(例えば、イオンビームスパッタ)によって粗面化される。一例では、バッファ層は、バッファ層をアルゴン(Ar)イオンでスパッタすることによって粗面化される。
粗面化プロセスは、光結合層を少なくとも部分的に画定する、粗面化されたバッファ層を提供するために、光結合層の材料を除去する。場合によっては、u−GaN、AlGaN及びAlNで形成されたバッファ層において、粗面化プロセスはAlN層を全て除去し、u−GaN層の上方のAlGaN層を全て又は一部残す。他の場合では、粗面化プロセスはAlN層及びAlGaN層を除去するが、u−GaN層の少なくとも一部を残す。バッファ層がu−GaNを含まない場合には、粗面化プロセスは、AlGaN及びAlNを有する粗面化されたバッファ層を提供するために、AlNを一部又は全て除去する。
粗面化プロセスはn形III−V族半導体層を粗面化してもよい。このような場合には、光結合層は、n形III−V族半導体層の粗面化部分を含む。
次に、作業540では、光結合層の一部の上方に電極が設けられる。一実施形態では、電極は、スパッタリング等の物理的堆積技法を用いて形成される。電極はn形III−V族半導体層と電気的に導通している。一例では、電極はn形III−V族半導体層と電気的に接触している。
場合によっては、粗面化プロセスはn形III−V族半導体層の少なくとも一部を粗面化する。実施形態によっては、光結合層は、n形III−V族半導体層の粗面化部分を含む。
方法500の作業のうちの1つ以上の間、基板は、発光素子の形成を促進するために加熱される。一例では、活性層の形成(作業515)の間、基板は約750℃〜850℃の温度に加熱される。
状況によっては、種々の素子層形成の間、基板(又は基板の上方の層)はIII族前駆体及びV族前駆体に同時にさらされる。他の状況では、種々の素子層形成の間、基板はIII族前駆体及びV族に交互にさらされる−例えば、III族前駆体、それに続き、パージ又は排気作業を間にはさみ、V族前駆体。一般的に、素子層を形成するために複数の前駆体が必要とされる場合には、前駆体は反応チャンバ内に同時に誘導されるか又は交互に連続して誘導されてよい。
素子層は種々の堆積技法を用いて形成されてよい。実施形態によっては、素子層は、化学気相成長(CVD:chemical vapor deposition)、原子層堆積(ALD:atomic layer deposition)、プラズマ促進CVD(PECVD:plasma enhanced CVD)、プラズマ促進ALD(PEALD:plasma enhanced ALD)、有機金属CVD(MOCVD:metal organic CVD)、ホットワイヤCVD(HWCVD:hot wire CVD)、イニシエートCVD(iCVD:initiated CVD)、改良CVD(MCVD:modified CVD)、気相軸付け法(VAD:vapor axial deposition)、外部気相成長(OVD:outside vapor deposition)、及び物理気相成長(例えば、スパッタ堆積、蒸発堆積)を用いて形成される。
本明細書において提供される方法及び構造は、例えば窒化ガリウム等のIII−V族半導体材料を有する発光素子との関連で説明されているが、このような方法及び構造は他の種類の半導体材料に適用されてもよい。本明細書において提供される方法及び構造は、窒化ガリウム(GaN)、ヒ化ガリウム(GaAs)、ヒ化アルミニウムガリウム(AlGaAs)、ヒ化リン化ガリウム(GaAsP)、リン化アルミニウムガリウムインジウム(AlGaInP)、リン化ガリウム(GaP)、窒化インジウムガリウム(InGaN)、リン化アルミニウムガリウム(AlGaP)、セレン化亜鉛(ZnSe)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、及び窒化アルミニウムガリウムインジウム(AlGaInN)で少なくとも一部形成される発光素子に利用されてよい。
[発光素子形成のために構成されるシステム]
本発明の別の態様では、発光素子形成システムが、基板を保持するための反応チャンバと、この反応チャンバと流体結合し、反応チャンバをパージ又は排気するように構成されるポンプシステムと、発光素子形成方法を実装する機械可読コードを実行するためのプロセッサを有するコンピュータシステムと、を含む。コードは、本明細書において提供される方法のいずれを実装してもよい。一実施形態では、コードは、反応チャンバ内に、1つ以上のIII−V族半導体材料を含む光結合層が上に配置される基板を提供することと、光結合層の一部の上に、光トランスミッタに隣接するn形半導体層及びp形半導体層のうちの一方と電気的に導通している電極を形成することと、を含む方法を実装する。別の実施形態では、コードは、反応チャンバ内に、バッファ層を有する基板を提供することと、光結合層を形成するためにバッファ層を粗面化することと、を含む方法を実装する。
図6は、本発明の一実施形態による発光素子形成システム600を示す。システム600は、発光素子を形成するために用いられる基板を保持するように構成されるサセプタ(又は基板ホルダ)610を有する反応チャンバ605を含む。システムは、第1前駆体貯蔵容器(又はタンク)615と、第2前駆体貯蔵容器620と、キャリアガス貯蔵タンク625と、を含む。第1前駆体貯蔵容器615はIII族前駆体(例えば、TMG)を保持するためのものであってよく、第2前駆体貯蔵容器620はV族前駆体(例えば、NH3)を保持するためのものであってよい。キャリア貯蔵タンク625はキャリアガス(例えば、H)を保持するためのものである。システム600は、追加の前駆体及びキャリアガスを保持するためのもの等の、他の貯蔵タンク又は容器を含んでよい。システム600は、貯蔵容器と反応チャンバ605との間に、反応チャンバ605を貯蔵容器のそれぞれから流体的に絶縁するための弁を含む。
システム600は、反応チャンバ605に真空を提供するための真空システム630を更に含む。真空システム630は反応チャンバ605と流体連通している。場合によっては、真空システム630は、仕切り弁等の弁を用いて反応空間605(the reaction pace 605)から絶縁されるように構成される。
システム600のコントローラ(又は制御システム)635は、発光素子の1つ以上の層の形成等の、反応チャンバ605内における発光素子の形成方法を促進する。コントローラ635は、第1前駆体貯蔵容器615、第2前駆体貯蔵容器620、キャリアガス貯蔵タンク625及び真空システム630のそれぞれの弁に通信可能に接続されている。コントローラ635は、サセプタ及びそのサセプタ上の基板の温度を調整するためにサセプタ610に操作可能に接続されるとともに、反応チャンバ605内の圧力を調整するために真空システム630に操作可能に接続されている。
状況によっては、真空システム630は、ターボ分子(「ターボ」)ポンプ、拡散ポンプ及びメカニカルポンプのうちの1つ以上等の、1つ以上の真空ポンプを含む。ポンプは1つ以上の補助ポンプを含んでよい。例えば、ターボポンプがメカニカルポンプによって補助されてよい。
実施形態によっては、コントローラ635は、基板温度、前駆体流量、成長速度、キャリアガス流量及び反応チャンバ圧力等の、1つ以上のプロセスパラメータを調整するように構成される。コントローラ635は、場合によっては、貯蔵容器と反応チャンバ605との間の弁と通信する。これは反応チャンバ605への前駆体の流れの停止(又は調整)を助ける。コントローラ635は、本明細書において提供される方法を実装するように構成される機械実行可能コードの実行を助けるように構成されるプロセッサを含む。機械実行可能コードは、フラッシュメモリ、ハードディスク等の物理的記憶媒体、又はコンピュータ実行可能コードを格納するように構成される他の物理的記憶媒体上に格納される。
実施形態によっては、コントローラ635は、1つ以上の処理パラメータを調整するように構成される。状況によっては、コントローラ635は、成長温度、キャリアガス流量、前駆体流量、成長速度及び/又は成長圧力を調整する。
文脈上明白に他の意味に解釈すべき場合を除いて、明細書及び特許請求の範囲全体を通じて、単数又は複数を用いた語はそれぞれ複数又は単数も含む。加えて、語「本明細書において」、「以下に」、「上記の」、「下記の」、及び同様の意味の語は、本出願を全体として指しており、本出願のいずれかの特定の部分を指すものではない。語「又は」が2つ以上の項目のリストに関して用いられる場合、その語は以下の語の解釈のすべて(リストの中の項目のいずれか、リストの中の項目のすべて及びリストの中の項目のあらゆる組み合わせ)を範囲に含む。
特定の実装が示され、説明されているが、種々の修正がそれらになされてよく、本明細書において企図されていることを上記のことから理解されたい。本発明は、本明細書内で提供される特定の例によって限定されるように意図されてもいない。本発明は上述の明細書に関連して説明されているが、本明細書における本発明の実施形態の説明及び図表は、限定の意味で解釈されるように意図されるものではない。更に、本発明の態様はすべて、様々な条件及び変数に依存する本明細書において説明されている特定の描写、構成又は相対比率に限定されるものではないことを理解されたい。本発明の実施形態の形状および細部の種々の修正が当業者には明らかであろう。したがって、本発明はこのような修正物、変形物及び同等物もすべて範囲に含むことが企図されている。

Claims (12)

  1. 基板と、
    前記基板上に位置し、銀を含む光反射層と、
    前記光反射層上に位置するp形III−V族半導体層と、
    前記p形III−V族半導体層上に位置する活性層と、
    前記活性層上に位置するn形III−V族半導体層と、
    前記n形III−V族半導体層上に位置する複数の光結合突起構造であって、そのそれぞれが、前記n形III−V族半導体層側から、前記n形III−V族半導体層の一部からなる第1層、及びアンドープ窒化ガリウムからなる第2層、を含むとともに、前記第1層及び前記第2層が当該それぞれの光結合突起構造の側面から露出する、複数の光結合突起構造と、
    前記複数の光結合突起構造の一部の上に、前記複数の光結合突起構造の高さよりも厚く、前記複数の光結合突起構造の一部のうちの互いに隣する2つの光結合突起構造の間を埋め込んで構成され、当該互いに隣する2つの前記光結合突起構造のそれぞれの側面で前記第1層及び前記第2層に接触して設けられ、前記n形III−V族半導体層と電気的に接続された金属電極と、
    を備え、
    前記光結合突起形状は、前記活性層から前記n形III-V族半導体層に向かう方向において、その幅が狭くなる形状を有する、発光素子。
  2. 前記光結合突起構造は、100ナノメートル以上、2マイクロメートル以下の厚さを有する請求項1記載の発光素子。
  3. 前記第1層は、n形窒化ガリウムを含む請求項1または2に記載の発光素子。
  4. 前記第1層は、窒化アルミニウムガリウムを含む請求項1または2に記載の発光素子。
  5. 前記第1層は、窒化アルミニウムを含む請求項1または2に記載の発光素子。
  6. 前記光結合突起構造は、第3層を更に含み、
    前記第2層は、前記第1層と前記第3層との間に位置する請求項1〜5のいずれか1つに記載の発光素子。
  7. 前記第3層は、窒化アルミニウムガリウム又は窒化アルミニウムを含む請求項6記載の発光素子。
  8. 前記光結合突起形状は、円錐またはピラミッド形状である請求項1〜7のいずれか1つに記載の発光素子。
  9. 前記光結合突起形状は、三角形断面を有する請求項1〜7のいずれか1つの記載の発光素子。
  10. 第1の基板上にアンドープ窒化ガリウム層を含むバッファ層を形成する工程と、
    前記バッファ層上にn形窒化ガリウム層を形成する工程と、
    前記n形窒化ガリウム層上に活性層を形成する工程と、
    前記活性層上にp形III−V族半導体層を形成する工程と、
    前記p形III−V族半導体層上に銀を含む光反射層を形成する工程と、
    前記光反射層上に第2の基板を形成する工程と、
    前記第1の基板を除去し、前記バッファ層を露出させる工程と、
    前記バッファ層及び前記n形窒化ガリウム層の一部をウェットエッチング法により粗面化し、それぞれが前記活性層から前記n形窒化ガリウム層に向かう方向において、その幅が狭くなる形状を有し、それぞれが、前記n形窒化ガリウム層の一部からなる第1層及び前記アンドープ窒化ガリウム層からなる第2層を含む複数の光結合突起構造であって、前記第1層及び前記第2層が当該それぞれの光結合突起構造の側面から露出する、複数の光結合突起構造を形成する工程と、
    前記複数の光結合突起構造の一部の上に、前記複数の光結合突起構造の高さよりも厚く、前記複数の光結合突起構造の一部のうち互いに隣する2つの光結合突起構造の間を埋め込んで、当該互いに隣する2つの光結合突起構造のそれぞれの側面で前記第1層及び前記第2層に接触し、前記n形窒化ガリウム層と電気的に接続された金属電極を形成する工程と、
    を備える、発光素子の製造方法。
  11. 前記バッファ層は、前記第1の基板と前記アンドープ窒化ガリウム層との間に第3層を更に含み、
    前記複数の光結合突起構造のそれぞれは、前記第3層を含んで形成される、請求項10記載の発光素子の製造方法。
  12. 前記第3層は、窒化アルミニウムガリウム又は窒化アルミニウムを含む請求項11記載の発光素子の製造方法。
JP2015148888A 2011-09-29 2015-07-28 光結合層を有する発光素子およびその製造方法 Active JP6049152B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/249,184 2011-09-29
US13/249,184 US9012921B2 (en) 2011-09-29 2011-09-29 Light emitting devices having light coupling layers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014527368A Division JP2014524676A (ja) 2011-09-29 2012-09-27 光結合層を有する発光素子

Publications (2)

Publication Number Publication Date
JP2016006886A JP2016006886A (ja) 2016-01-14
JP6049152B2 true JP6049152B2 (ja) 2016-12-21

Family

ID=47991737

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014527368A Pending JP2014524676A (ja) 2011-09-29 2012-09-27 光結合層を有する発光素子
JP2015148888A Active JP6049152B2 (ja) 2011-09-29 2015-07-28 光結合層を有する発光素子およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014527368A Pending JP2014524676A (ja) 2011-09-29 2012-09-27 光結合層を有する発光素子

Country Status (6)

Country Link
US (2) US9012921B2 (ja)
JP (2) JP2014524676A (ja)
KR (2) KR20150127743A (ja)
CN (1) CN103636008B (ja)
TW (1) TWI520375B (ja)
WO (1) WO2013049419A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US9768016B2 (en) 2013-07-02 2017-09-19 Ultratech, Inc. Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations
DE112014004343B4 (de) * 2013-09-23 2019-01-31 Ultratech, Inc. Verfahren und Vorrichtung zum Ausbilden von Galliumnitridschichten mit Bauelementqualität auf Siliziumsubstraten
WO2015115685A1 (ko) * 2014-01-29 2015-08-06 광전자 주식회사 요철형 질화갈륨층을 가진 알루미늄갈륨인듐인계 발광다이오드 및 그 제조 방법
JP2015177025A (ja) * 2014-03-14 2015-10-05 株式会社東芝 光半導体素子
DE102014105192A1 (de) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zum Ablösen einer abzulösenden Schicht von einem Substrat
EP2988339B1 (en) * 2014-08-20 2019-03-27 LG Innotek Co., Ltd. Light emitting device
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
CN104810446B (zh) * 2015-03-03 2018-10-09 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制备方法
CN105140357A (zh) * 2015-09-18 2015-12-09 华灿光电股份有限公司 具有高发光效率量子垒的外延片及其制备方法
JP2017135283A (ja) 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
US10862002B2 (en) * 2018-04-27 2020-12-08 Facebook Technologies, Llc LED surface modification with ultraviolet laser
TWI796046B (zh) * 2021-12-13 2023-03-11 國立中山大學 氮化銦鎵量子井製造方法

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
EP1313153A3 (en) 1992-07-23 2005-05-04 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP2681733B2 (ja) 1992-10-29 1997-11-26 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
JP2626431B2 (ja) 1992-10-29 1997-07-02 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 p型窒化ガリウムの成長方法
JP2778405B2 (ja) 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP2803741B2 (ja) 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 3族窒化物半導体発光素子
JP3548442B2 (ja) 1994-09-22 2004-07-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3646649B2 (ja) 1994-09-22 2005-05-11 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
EP0730044B1 (en) 1995-03-01 2001-06-20 Sumitomo Electric Industries, Limited Boron-aluminum nitride coating and method of producing same
JP2890396B2 (ja) 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
CN1160801C (zh) 1995-11-06 2004-08-04 日亚化学工业株式会社 氮化物半导体器件
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 3族窒化物化合物半導体発光素子
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3344257B2 (ja) 1997-01-17 2002-11-11 豊田合成株式会社 窒化ガリウム系化合物半導体及び素子の製造方法
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
JP3654738B2 (ja) 1997-04-07 2005-06-02 豊田合成株式会社 3族窒化物半導体発光素子
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JP3813740B2 (ja) 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
EP1928034A3 (en) 1997-12-15 2008-06-18 Philips Lumileds Lighting Company LLC Light emitting device
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
KR100589622B1 (ko) 1998-03-12 2006-09-27 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
JP3427265B2 (ja) 1998-12-08 2003-07-14 日亜化学工業株式会社 窒化物半導体素子
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP3551101B2 (ja) 1999-03-29 2004-08-04 日亜化学工業株式会社 窒化物半導体素子
TW437104B (en) 1999-05-25 2001-05-28 Wang Tien Yang Semiconductor light-emitting device and method for manufacturing the same
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 GaN半導体結晶成長用Siウエーハ、それを用いたGaN発光素子用ウエーハ及びそれらの製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
JP5965095B2 (ja) 1999-12-03 2016-08-10 クリー インコーポレイテッドCree Inc. 内部および外部光学要素による光取出しを向上させた発光ダイオード
TWI289944B (en) 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
TW472400B (en) 2000-06-23 2002-01-11 United Epitaxy Co Ltd Method for roughing semiconductor device surface to increase the external quantum efficiency
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
TW558847B (en) 2001-07-12 2003-10-21 Nichia Corp Semiconductor device
JP4148494B2 (ja) 2001-12-04 2008-09-10 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
CN100405619C (zh) 2002-01-28 2008-07-23 日亚化学工业株式会社 具有支持衬底的氮化物半导体器件及其制造方法
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
JP4233268B2 (ja) * 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
TW571449B (en) 2002-12-23 2004-01-11 Epistar Corp Light-emitting device having micro-reflective structure
WO2004073045A2 (en) 2003-02-12 2004-08-26 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Epitaxial growth of a zirconium diboride layer on silicon substrates
GB2398672A (en) 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
US7001791B2 (en) 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
JP4267376B2 (ja) 2003-06-04 2009-05-27 新日本製鐵株式会社 遅れ破壊特性の優れた高強度pc鋼線およびその製造方法
WO2005004247A1 (en) 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
EP1583139A1 (en) 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
TWI234297B (en) 2004-04-29 2005-06-11 United Epitaxy Co Ltd Light emitting diode and method of the same
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
TWI299914B (en) 2004-07-12 2008-08-11 Epistar Corp Light emitting diode with transparent electrically conductive layer and omni directional reflector
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7322732B2 (en) 2004-12-23 2008-01-29 Cree, Inc. Light emitting diode arrays for direct backlighting of liquid crystal displays
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
KR100634306B1 (ko) 2005-03-28 2006-10-16 서울옵토디바이스주식회사 발광 다이오드 및 이의 제조 방법
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 3족 질화물 발광 소자 및 그 제조 방법
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
KR100631414B1 (ko) 2005-05-19 2006-10-04 삼성전기주식회사 반도체 발광 다이오드 및 그 제조방법
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
EP1750310A3 (en) 2005-08-03 2009-07-15 Samsung Electro-Mechanics Co., Ltd. Omni-directional reflector and light emitting diode adopting the same
CN100338790C (zh) 2005-09-30 2007-09-19 晶能光电(江西)有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007165409A (ja) 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
ATE483249T1 (de) * 2006-02-23 2010-10-15 Azzurro Semiconductors Ag Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
JP2007266577A (ja) 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
KR100844722B1 (ko) * 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
KR100756841B1 (ko) 2006-03-13 2007-09-07 서울옵토디바이스주식회사 AlxGa1-xN 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7674639B2 (en) * 2006-08-14 2010-03-09 Bridgelux, Inc GaN based LED with etched exposed surface for improved light extraction efficiency and method for making the same
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7928471B2 (en) 2006-12-04 2011-04-19 The United States Of America As Represented By The Secretary Of The Navy Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
GB2447091B8 (en) 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
CN100580905C (zh) 2007-04-20 2010-01-13 晶能光电(江西)有限公司 获得在分割衬底上制造的半导体器件的高质量边界的方法
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
KR20100059820A (ko) 2007-07-26 2010-06-04 더 리전츠 오브 더 유니버시티 오브 캘리포니아 p-타입 표면을 가지는 발광 다이오드
KR100947676B1 (ko) 2007-12-17 2010-03-16 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101371852B1 (ko) 2007-12-20 2014-03-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
EP2259346B1 (en) 2008-03-27 2019-07-03 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
US20100176369A2 (en) 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
US8030666B2 (en) 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
TW201001747A (en) 2008-06-27 2010-01-01 Advanced Optoelectronic Tech Gallium nitride based light emitting device with roughed surface and fabricating method thereof
TW201005997A (en) 2008-07-24 2010-02-01 Advanced Optoelectronic Tech Rough structure of optoeletronics device and fabrication thereof
JP5232972B2 (ja) * 2008-10-20 2013-07-10 豊田合成株式会社 半導体発光素子及び半導体発光素子の製造方法
KR101025980B1 (ko) 2008-11-28 2011-03-30 삼성엘이디 주식회사 질화물계 반도체 발광소자의 제조방법
KR20100093872A (ko) 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI471913B (zh) 2009-07-02 2015-02-01 Global Wafers Co Ltd Production method of gallium nitride based compound semiconductor
TWI487141B (zh) 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
US8742440B2 (en) 2010-02-19 2014-06-03 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element and method for producing same
JP5052636B2 (ja) 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
KR101683898B1 (ko) 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
KR20120081506A (ko) * 2011-01-11 2012-07-19 삼성전자주식회사 수직형 발광소자
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes

Also Published As

Publication number Publication date
US20130082280A1 (en) 2013-04-04
KR20140019442A (ko) 2014-02-14
US9012921B2 (en) 2015-04-21
CN103636008A (zh) 2014-03-12
US9299881B2 (en) 2016-03-29
KR20150127743A (ko) 2015-11-17
JP2014524676A (ja) 2014-09-22
US20150171264A1 (en) 2015-06-18
TWI520375B (zh) 2016-02-01
WO2013049419A3 (en) 2013-07-11
TW201332146A (zh) 2013-08-01
CN103636008B (zh) 2016-08-17
WO2013049419A2 (en) 2013-04-04
JP2016006886A (ja) 2016-01-14

Similar Documents

Publication Publication Date Title
JP6049152B2 (ja) 光結合層を有する発光素子およびその製造方法
US9130068B2 (en) Light emitting devices having dislocation density maintaining buffer layers
US8664679B2 (en) Light emitting devices having light coupling layers with recessed electrodes
JP6166392B2 (ja) 発光ダイオード
JP5895048B2 (ja) 発光ダイオードの形成方法
US9178114B2 (en) P-type doping layers for use with light emitting devices

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160822

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161118

R150 Certificate of patent or registration of utility model

Ref document number: 6049152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250