TWI520375B - 具有光耦合層之發光裝置 - Google Patents

具有光耦合層之發光裝置 Download PDF

Info

Publication number
TWI520375B
TWI520375B TW101135815A TW101135815A TWI520375B TW I520375 B TWI520375 B TW I520375B TW 101135815 A TW101135815 A TW 101135815A TW 101135815 A TW101135815 A TW 101135815A TW I520375 B TWI520375 B TW I520375B
Authority
TW
Taiwan
Prior art keywords
layer
type
semiconductor
gallium nitride
light
Prior art date
Application number
TW101135815A
Other languages
English (en)
Other versions
TW201332146A (zh
Inventor
嚴莉
林朝坤
莊志偉
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201332146A publication Critical patent/TW201332146A/zh
Application granted granted Critical
Publication of TWI520375B publication Critical patent/TWI520375B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Description

具有光耦合層之發光裝置 【交叉參考資料】
本申請案主張於2011年9月29日申請，序號為13/249,184的美國專利申請案之優先權，並且在此完整併入當成參考。
本發明關於一種發光裝置及其製造方法。
照明應用通常使用螢光或充氣式燈泡，這種燈泡的使用壽命通常不長，因此需要經常更換。充氣式燈管，例如日光燈管或霓虹燈管，具有較長的使用壽命，但是需要高電壓才能運作並且相對昂貴。進一步，燈泡與充氣式燈管都會消耗大量能量。
發光二極體(light emitting diode，LED)為依靠電子與電洞重新結合來發出光線的裝置。LED通常包括摻雜雜質來建立p-n接面的半導體材料晶片。電流從p側或陽極流向n側或陰極。電荷載體-電子與電洞-從具有不同電壓的電極流入該p-n接面。電子遇到電洞時，電子與電洞進行重新結合過程，造成以光子型態輻射能量(hv)。光子或光線射出LED並且用於許多應用，例如照明應用以及電子應用。
相較於螢光燈或充氣式燈泡，LED相對便宜、低操作電壓並且具有長使用壽命。此外，LED的消耗相對較少功率並且體積小。這些屬性讓LED就是吾人想要的並且適用於許多應用。
儘管LED有這些優點，不過這種裝置還是伴隨許多限制。這些限制包括會限制LED效率的材料限制、會限制LED所產生光線傳輸出該裝置的結構限制以及會導致高處理成本的製造限制。因此，需要有改善的LED以及製造LED的方法。
在本發明的態樣中，提供包含發光二極體(light emitting diode，LED)的發光裝置。在具體實施例中，一發光裝置包含一基板、與該基板相鄰的一p型III-V族半導體層、與該p型半導體層相鄰的一活性層以及與該活性層相鄰的一n型III-V族半導體層。一光耦合結構與該n型III-V族半導體層相鄰。該光耦合結構包含一或多種III-V族半導體材料。一電極透過該光耦合結構的一部分與該n型半導體層電連通。在某些情況下，該光耦合結構的至多一部分由該n型III-V族半導體層所形成。
在其他具體實施例中，一發光二極體包含一基板以及與該基板相鄰的一第一層。該第一層包含一p型III-V族半導體與一n型III-V族半導體其中之一者。與該第一層相鄰的一第二層包含一活性材料，設置成當電子與電洞重新結合時產生光線。與該第二層相鄰的一第三層包含該p型III-V族半導體與該n型III-V族半導體其中另一者。與該第三層相鄰的一光耦合結構包含一或多種III-V族半導體材料。在某些例子中，最多有一部分該光耦合結構由該第三層所形成。與該第三層相鄰的一電極與該第三層電連通。在某些例子中，該電極直接與該第三層接觸。
在其他具體實施例中，一發光裝置包含一n型半導體材料的一第一層以及一p型半導體材料的一第二層。一活性層位於該第一層與該第二層之間。一光耦合層與該第一層或該第二層相鄰，其包含一層緩衝材料。該光耦合層的至多部分可由該第一層或該第二層所形成。在某些例子中，該光耦合層並非由該第一層或該第二層所形 成。一電極透過至少部分該光耦合層，與該第一層或該第二層電連通(例如歐姆接觸)。
在其他具體實施例中，一發光裝置包含一n型III-V族半導體層和一p型III-V族半導體層，以及位於該n型III-V族半導體層與該p型III-V族半導體層之間的一活性層。與該n型III-V族半導體層和該p型III-V族半導體層其中之一相鄰的一光耦合結構包含一或多層含鋁層。至多一部分該光耦合結構由該n型III-V族半導體層和該p型III-V族半導體層之一者所形成。一電極透過該光耦合結構的一部分與該n型III-V族半導體層和該p型III-V族半導體層其中之一者電連通。
在本發明的其他態樣中，提供包含發光二極體的發光裝置之形成方法。在一個具體實施例中，形成一發光裝置的方法包含在一反應室內(或若該反應室包含多個反應空間時在一反應空間內)提供一基板，該基板之上具有一光耦合層，並且在該光耦合層的一部分上形成一電極。該光耦合層可包含一或多種III-V族半導體材料。該電極形成與和該光耦合層相鄰的一n型半導體層和一p型半導體層其中之一者電連通。該光耦合層至多一部分由與一活性層相鄰形成的該n型半導體層和該p型半導體層其中之一者所形成。該活性層與該n型半導體與該p型半導體層其中另一者相鄰形成。而該n型半導體層與該p型半導體層其中另一者形成與該基板相鄰。
在其他具體實施例中，用於形成一發光裝置的方法包含在一反應室內提供一基板，該基板之上具有一緩衝層，並且粗化該緩衝層來形成一光耦合層，其中該光耦合層與一n型半導體層和一p型半導體層其中之一者相鄰形成。該光耦合層由形成與一活性層相鄰的該n型半導體層和該p型半導體層的該其中一者的至多一部分所形成。該活性層與該n型半導體層與該p型半導體層之其中另一者相鄰形成。而該n型半導體層與該p型半導體層該其中另一者形成與該基板相鄰。
在其他具體實施例中，形成一發光裝置的方法包含在一反應室內形成與一第一基板相鄰的一緩衝層，該緩衝層具有一含鋁的III-V族半導體材料。一n型III-V族半導體層與該緩衝層相鄰形成，並且一活性層與該n型III-V族半導體層相鄰形成。一p型III-V族半導體層與該活性層相鄰形成。然後提供一第二基板，其與該p型III-V族半導體層相鄰。移除該第一基板裸露出該緩衝層。然後將該緩衝層粗化，形成與該n型III-V族半導體層相鄰的一光耦合結構。然後在該光耦合層一部分之上提供一電極。
從下列詳細說明中，熟悉本領域技術人士就可了解本發明的其他態樣與優點，其中只有顯示與說明本發明的例示具體實施例。如所瞭解，本發明可包含其他及不同的具體實施例，並且在不悖離本發明的情況下，許多細節都可在許多其他方面修改。因此，圖式與說明僅供說明而不做限制。
在特別並且單獨指示併入參考每一個別出版、專利或專利申請案之下，本說明書將本申請案內提到的所有出版、專利以及專利申請案都併入當成參考。
100‧‧‧LED
105‧‧‧基板
110‧‧‧AlN層
115‧‧‧AlGaN層
120‧‧‧n型GaN層
125‧‧‧活性層
130‧‧‧電子阻擋層
135‧‧‧p-GaN層
140‧‧‧基板
200‧‧‧發光裝置
205‧‧‧底部電極
210‧‧‧基板
215‧‧‧光學反射層
220‧‧‧p型半導體層
225‧‧‧活性層
230‧‧‧n型半導體層
235‧‧‧光耦合層
240‧‧‧頂端電極
245‧‧‧孔洞
250‧‧‧表面
300‧‧‧發光裝置
305‧‧‧半導體層
310‧‧‧光耦合層
315‧‧‧電極
320‧‧‧第一層
325‧‧‧第二層
330‧‧‧光耦合體
335‧‧‧開口
340‧‧‧底部
400‧‧‧發光裝置
405‧‧‧接觸層
410‧‧‧基板
415‧‧‧反射層
420‧‧‧p型III-V族半導體層
425‧‧‧活性層
430‧‧‧n型III-V族半導體層
435‧‧‧光耦合層
440‧‧‧電極
600‧‧‧系統
605‧‧‧反應室
610‧‧‧承座
615‧‧‧第一前驅物儲存容器
620‧‧‧第二前驅物儲存容器
625‧‧‧載體氣體儲存槽
630‧‧‧真空系統
635‧‧‧控制器
參考下列公布所例示具體實施例，其中運用本發明原理，以及附圖的詳細說明，將會更徹底了解本發明的特色及優點，其中：第一圖圖解例示一發光二極體；第二圖圖解例示根據具體實施例，具有一光耦合層的一發光裝置；第三圖圖解例示根據具體實施例，具有一光耦合結構的一發光裝置；第四圖圖解例示根據具體實施例的一發光裝置；第五圖顯示根據具體實施例形成一發光裝置的方法；以及第六圖顯示根據具體實施例形成一發光裝置的系統。
雖然本說明書中已經說明本發明的許多具體實施例，不過本領域熟悉此技人士瞭解所提供的這些具體實施例僅為範例。在不悖離本發明之下，本領域熟悉此技人士可了解許多變化、變更以及替換。吾人應該了解，對本說明書中所描述本發明具體實施例的許多改變都可用來實施本發明。
本說明書中使用的「發光裝置」一詞就是設置成在該裝置發光區域(或「活性層」)內電子與電洞重新結合，例如藉由正偏向電流通過該發光區域之應用(或流動)，來產生光線之裝置。在某些例子中，發光裝置是一種將電能轉換成光線的固態裝置。發光二極體(light emitting diode，LED)為一種發光裝置。目前有許多不同的LED裝置結構是由不同材料製成，並且具有不同結構並且以許多方式執行。某些發光裝置(雷射二極體)發出雷射光，而某些則產生非單色光。某些LED適合特定應用。LED可為俗稱的藍光LED，其包含具有氮化銦鎵的多數量子井(multiple quantum well，MQW)活性層。藍光LED可發出具有波長範圍從大約440奈米至大約500奈米的非單色光。然後通常提供螢光層塗佈以吸收發出的某些藍光。螢光層依序放螢光發出其他波長的光線，如此整體LED裝置所發出的光線具有寬廣的波長範圍。
本說明書中所使用的「層」一詞代表基板上原子或分子的層。在某些例子中，一層包含一磊晶層或複數層磊晶層。一層可包含一膜或薄膜。在某些情況下，層為裝置(例如發光裝置)的結構組件，產生預定裝置功能，例如活性層設置成產生(或發出)光線。一層的厚度通常從大約一個單原子單層(monolayer，ML)至數十單層、數百單層、數千單層、數百萬單層、數十億單層、數兆單層或更多。在範例中，一層為多層結構，具有大於一個單原子單層的厚度。此外，一層可包含多個材料層(或子層)。在範例中，一多數量子井 活性層包含多個井和阻擋層。一層可包含複數個子層，例如，活性層可包含一阻擋子層與一井子層。
本說明書中所使用的「涵蓋率」一詞代表由一物覆蓋或佔用的表面關於總表面積之因數，例如：一物10%的涵蓋率表示有10%的表面被該物覆蓋。在某些情況下，涵蓋率由單層(ML)表示，1 ML對應至由一特定物完全覆蓋一表面。例如，0.1 ML的點涵蓋率表示有10%的表面被該物覆蓋。
本說明書中所使用的「活性區」(或「活性層」)一詞代表設置成產生光線的發光二極體(LED)之發光區。一活性層包含一活性材料，其在正偏壓電流通過該活性層的幫助之下，電子與電洞重新結合來產生光線。一活性層可包含一或複數層(或子層)。在某些例子中，一活性層包含一或多阻擋層(或包覆層，例如GaN)以及一或多量子井(「井」)層(例如InGaN)。在範例中，一活性層包含多個量子井，在該情況下該活性層可稱為多數量子井(multiple quantum well，MQW)活性層。
本說明書中所使用的「已摻雜」一詞代表有摻雜的一結構或一層。一層可摻雜n型化學摻雜物(本說明書中也稱為「n摻雜」)或p型化學摻雜物(本說明書中也稱為「p摻雜」)。在某些例子中，一層未摻雜或非故意摻雜(本說明書中也稱為「u摻雜」或「u型」)。在某些情況下，u-GaN(或u型GaN)層包含未摻雜或非故意摻雜的GaN。
本說明書中所使用的「III-V族」一詞代表具有一或多種III族以及一或多種V族的材料。在某些例子中，III-V族半導體材料選自於氮化鎵(GaN)、砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化鎵砷(GaAsP)、磷化鋁鎵銦(AlGaInP)、磷化鎵(GaP)、氮化銦鎵(InGaN)、磷化鋁鎵(AlGaP)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)以及氮化鋁鎵銦(AlGaInN)。
本說明書中所使用的「摻雜物」一詞代表一摻雜物，例如n型 摻雜物或p型摻雜物。p型摻雜物包含但不受限於鎂、鈹、鋅和碳。n型摻雜物包含但不受限於矽、鍺、錫、銻和硒。p型半導體為摻雜p型摻雜物的半導體，n型半導體為摻雜n型摻雜物的半導體。n型III-V族材料，例如n型氮化鎵(「n-GaN」)，包含摻雜n型摻雜物的III-V族材料。p型III-V族材料，例如p型GaN(「p-GaN」)，包含摻雜p型摻雜物的III-V族材料。III-V族材料包含選自於硼、鋁、鎵、銦以及鉈的III族元素之至少一者，以及選自於氮、磷、砷、銻以及鉍的V族元素之至少一者。
本說明書中使用的「相鄰」或「相鄰於」一詞包含「旁邊」、「臨接」、「與之接觸」以及「在其旁邊」。在某些實例中，相鄰組件會由一或多層中間層彼此分隔。例如，該等一或多中間層的厚度小於大約10微公尺(「微米」)、1微米、500奈米(「nm」)、100 nm、50 nm、10 nm、1 nm或更小。在範例中，一第一層與一第二層直接接觸時，該第一層相鄰於該第二層。在其他範例中，一第一層藉由一第三層而與一第二層分隔時，該第一層相鄰於該第二層。
本說明書中所使用的「基板」一詞代表其上要形成膜或薄膜的任何工件。基板包含但不受限於矽、鍺、二氧化矽、藍寶石、氧化鋅、碳(例如石墨)、SiC、AlN、GaN、尖晶石、塗佈矽、氧化物上矽、氧化物上碳化矽、玻璃、氮化鎵、氮化銦、二氧化鈦和氮化鋁、陶瓷材料(例如氧化鋁、AlN)、金屬材料(例如鉬、鎢、銅、鋁)以及這些的組合(或合金)。
本說明書中所使用的「注入效率」代表電子已經注入一發光裝置的活性區而通過該發光裝置之比例。
本說明書中所使用的「內部量子效率」代表在已經輻射(例如產生光子)的一發光裝置活性區內所有電子電洞重新結合之比例。
本說明書中所使用的「萃取效率」代表一發光裝置活性區內所產生的光子脫離該裝置之比例。
本說明書中所使用的「外部量子效率」(EQE)一詞代表從LED 發出的光子數與通過LED的電子數之比率，也就是EQE=注入效率x內部量子效率x萃取效率。
本說明書中所使用的「光耦合結構」一詞代表允許光線從第一媒介傳輸至第二媒介的結構。該第一媒介具有第一折射係數並且該第二媒介具有與該第一折射係數不同的第二折射係數。光耦合結構(或層)將來自該第一媒介的光線耦合至該第二媒介。
雖然矽具備許多優點，例如使用調整用於矽的商業半導體製造技術之能力，不過矽基板上III-V族半導體型LED的形成仍舊受到許多限制。例如，晶格誤配以及矽與氮化鎵之間熱膨脹係數誤配都會導致結構應力，而在氮化鎵薄膜形成期間產生缺陷，例如錯位。
LED可由不同的半導體裝置層所形成。在某些情況下，III-V族半導體LED提供優於其他半導體材料的裝置參數(例如光波長、外部量子效率)。氮化鎵(GaN)為二元(binary)III-V族直接帶隙(direct bandgap)半導體，可運用在光電應用以及高功率和高頻率裝置。
III-V族半導體型LED可在許多基板上形成，例如矽、鍺、藍寶石和碳化矽(SiC)。矽提供超過其他基板的許多優點，例如使用當前製程技術的能力，此外使用大尺寸晶圓，幫助將預定時間週期內形成的LED數量最大化。第一圖顯示一LED 100，其具有一基板105、與基板105相鄰的一AlN層110、與AlN層110相鄰的一AlGaN層115、與緩衝層115相鄰的一n型GaN(「n-GaN」)層120、與n-GaN層120相鄰的一活性層125、與活性層125相鄰的一電子阻擋(例如AlGaN)層130以及與該電子阻擋層130相鄰的一p型GaN(「p-GaN」)層135。電子阻擋層130設置成將p-GaN層135內電子與電洞的重新結合減至最少。在某些例子中，LED 100包含在AlGaN層115與n-GaN層120之間的一u-GaN層。該u-GaN層可提供用於強化n-GaN層120的結晶品質。基板100可由矽形成。在某些情況下，LED 100包含與p-GaN層135相鄰的基板140 (基板2)。在這種例子中，可排除基板105。在某些例子中，AlGaN層110屬於緩衝層115的一部分。
雖然矽提供許多優點，不過在矽基板上形成III-V族半導體型LED遭受許多限制。例如，晶格誤配以及矽與氮化鎵之間熱膨脹係數誤配都會產生結構應力，造成LED裝置內有高缺陷密度以及破裂問題。在範例中，針對具有矽基板上GaN磊晶層(也稱為「磊晶層」)的LED，隨著GaN磊晶層變厚，磊晶層內的應力提高。應力提高會導致矽晶圓彎曲與破裂。破裂問題對於n摻雜矽的GaN層來說更嚴重，因為至少部分由於矽摻雜GaN內的高張應力。矽摻雜GaN層的厚度可選擇避免破裂。矽上III-V族半導體層的厚度限制，對於形成具有所要效能特性的III-V族半導體型LED加諸許多挑戰。
在某些例子中，藉助於由與LED活性層相鄰的n型半導體層一部分所形成的一光耦合層，可改善LED裝置的萃取效率。該光耦合層耦合該LED活性層內所產生的光線從第一媒介到第二媒介，例如從LED內的媒介到外部環境。不過，在該光耦合層由n型半導體層形成之下，部分n型半導體層會為光學萃取而犧牲，因此降低用於電流擴散的n型半導體層有效厚度。在這種例子中，為了有足夠的粗糙度以及電流擴散，因此需要較厚的n型半導體層。不過，使用較厚的n型半導體層會使得無裂縫的裝置層較難以成長。
本說明書中提供的結構與方法具有優勢，可讓矽上III-V族半導體型LED裝置之形成具有較少裂縫(若未消除)，而提供具有所要性能特性(例如外部量子效率)的裝置。在某些具體實施例中，使用n型III-V族半導體(例如n-GaN)層之上的已粗化u型III-V族半導體(例如u-GaN)層當成光耦合層(或光耦合結構)。在某些情況下，在n型III-V族半導體層之上(或相鄰)提供已粗化的緩衝層。在這種情況下，該n型III-V族半導體層的粗化可減少(若 未消除的話)，藉此提供最佳的電流擴散，同時有利相對薄的III-V族半導體層的使用，藉此幫助避免破裂。
具有光耦合層的發光裝置
在本發明的態樣中，一發光裝置包含一基板、與該基板相鄰的一p型半導體層、與該p型半導體層相鄰的一活性層以及與該活性層相鄰的一n型半導體層。該發光裝置包含與該n型或p型半導體層相鄰的一光耦合結構。在某些具體實施例中，最多有一部分該光耦合結構由該n型或p型半導體層所形成。
在某些具體實施例中，該光耦合結構(或光耦合層)將來自具有第一折射係數的第一媒介之光線耦合至具有第二折射係數的第二媒介。該第一與第二折射係數不同。在某些例子中，該第二折射係數小於該第一折射係數。
在該發光裝置操作期間，該活性層內產生的至少某些光線直接朝向該光耦合結構，在此往許多角度散射光線，而至少某些光線直接射出該發光裝置。如此該光耦合結構有助於導引該裝置所產生的光線射出該裝置。
該n型及/或p型半導體層可由III-V族半導體材料，例如氮化鎵，所形成。該基板可由矽形成。在具體實施例中，該n型半導體層的厚度經過選擇，讓該矽基板與該III-V族半導體之間晶格誤配與熱誤配所造成的應力降至最低。不過在其他例子中，例如在所要的應力條件下形成裝置時，該n型半導體層的厚度經過選擇，以維持所要的應力程度。
在某些具體實施例中，一發光裝置包含一第一種III-V族半導體材料的一第一層、一第二種III-V族半導體材料的一第二層以及介於該第一層與該第二層之間的一活性層。該發光裝置具有與該第一層和該第二層其中之一者相鄰的一光耦合層。例如，該光耦合層與該第一層相鄰。該光耦合層包含一第三種III-V族半導體材料。一電極形成以透過一部分該光耦合層提供進出該第一層與該第二 層其中之一者的電流路徑。
在某些情況下，該第一種III-V族半導體材料選自於一n型III-V族半導體與一p型III-V族半導體其中之一者，並且該第二種III-V族半導體材料選自於一n型III-V族半導體與一p型III-V族半導體之其中另一者。在範例中，該第一層由p-GaN形成，並且該第二層由n-GaN形成。在某些例子中，該第三種III-V族半導體材料包含一u型III-V族半導體材料、一摻雜的III-V族半導體材料及/或一含有鋁的III-V族半導體材料。在範例中，該第三種III-V族半導體材料包含u-GaN(即是未摻雜或非故意摻雜的GaN)。在另一範例中，該第三種III-V族半導體包含n-GaN或p-GaN。在其他範例中，該第三種III-V族半導體包含AlGaN或AlN。
在某些例子中，該光耦合層至多有一部分由相鄰的一n型或p型III-V族半導體層所形成。在範例中，LED包含一基板以及與該基板相鄰的一第一層。該第一層包含一p型III-V族半導體與一n型III-V族半導體其中之一者。該LED包含與該第一層相鄰的一第二層。該第二層包含一活性材料，設置成應用正偏壓電流通過該第二層來產生光線。該LED進一步包含與該第二層相鄰的一第三層。該第三層包含該p型III-V族半導體與該n型III-V族半導體之其中另一者。一光耦合結構與該第三層相鄰。該光耦合結構包含一或多種III-V族半導體材料，例如一或多層III-V族半導體材料。至多一部分該光耦合結構由該第三層所形成。在具體實施例中，某些該光耦合結構由該第三層所形成。在其他具體實施例中，該光耦合結構並非由該第三層所形成。
該LED進一步包含與該第三層相鄰的一電極。該電極與該第三層電連通。在某些例子中，該第一層具有一p型III-V族半導體(例如p-GaN)並且該第三層具有一n型III-V族半導體(例如n-GaN)。
該光耦合結構包含一第四層與一第五層，該第四層與LED的 該第三層相鄰。在某些具體實施例中，該第四層包含一n型III-V族半導體、u型III-V族半導體以及一含有鋁之III-V族半導體其中一或多個。在某些例子中，該第四層包含n型氮化鎵、u型氮化鎵、氮化鋁鎵以及氮化鋁其中一或多個。在某些具體實施例中，該第五層包含一u型III-V族半導體以及一含有鋁之III-V族半導體其中一或多種。在某些例子中，該第五層包含u型氮化鎵、氮化鋁鎵以及氮化鋁其中一或多種。在範例中，該第四層包含一或多種n-GaN、u-GaN、AlGaN以及AlN，並且該第五層包含u-GaN、AlGaN以及AlN其中一或多種。
在某些具體實施例中，該LED的光耦合結構包含與該第五層相鄰的一第六層。在這種例子中，該第五層位於該第四層與第六層之間。在某些具體實施例中，該第六層包含一含有鋁之III-V族半導體。在某些例子中，該含有鋁之III-V族半導體為氮化鋁鎵或氮化鋁。
在範例中，該發光裝置包含一矽基板、該矽基板之上的一p-GaN層、該p-GaN層之上的一活性層、該活性層之上的一n-GaN層以及該n-GaN層之上的一光耦合層(本說明書中也稱為「光耦合結構」)。該光耦合層包含AlGaN及/或AlN，並且在某些例子中包含u-GaN。該光耦合層在某些情況下包含n-GaN。例如，該光耦合層可包含與該n-GaN層相鄰的一n-GaN子層以及該n-GaN子層之上的一AlGaN子層。該光耦合層可包含介於該n-GaN子層與該AlGaN子層之間的一u-GaN子層。此外，該光耦合層可包含該AlGaN子層之上的一AlN子層。該裝置包含一部分該光耦合層之上的一電極，該電極與該n-GaN層電連通。在某些例子中，該電極直接與該n-GaN層接觸。
在某些具體實施例中，n型半導體層及p型半導體層由III-V族半導體材料所形成。在範例中，n型半導體層及p型半導體層包含氮化鎵。在這種例子中，該n型半導體層包含氮化鎵以及一n型 摻雜物，例如矽，並且該p型半導體層包含氮化鎵以及一p型摻雜物，例如鎂。
在某些具體實施例中，光耦合結構由III-V族材料的許多組合所形成。在某些具體實施例中，一光耦合結構包含一第一層(或子層)以及與該第一層相鄰的一第二層。在範例中，該第一層包含u-GaN，並且該第二層包含氮化鋁鎵(AlGaN)或氮化鋁(AlN)。在其他範例中，該第一層包含AlGaN並且該第二層包含AlN。該光耦合層的至少部分可由該n型半導體層所形成。在其他範例中，該第一層由n-GaN形成，並且該第二層由u-GaN、AlGaN或AlN形成。在某些例子中，該光耦合層包含與該第二層相鄰的一半導體材料第三層。在範例中，該第三層包含一III-V族半導體材料，例如AlGaN或AlN。
該發光裝置包含與該光耦合層相鄰的一第一電極以及與該基板相鄰的一第二電極。該第一電極可包含鈦、鋁、鎳、鉑、金、銀、銠、銅以及鉻其中一或多種。該第二電極可包含鋁、鈦、鉻、鉑、鎳、金、銠以及銀其中一或多種。在某些例子中，該第二電極由鉑、鎳、銀、銠以及金其中一或多種所形成。
在某些例子中，該第一電極覆蓋該光耦合層的一部分。該第一電極的形狀與分布可選擇以將該第一電極對於發自該發光裝置的光線之阻礙減至最少。
在某些具體實施例中，該光耦合層為一粗化層。在某些例子中，該粗化層具有凸起。在某些具體實施例中，該光耦合層具有一皺折(corrugation)，介於大約10奈米(nm)與3微米之間、介於大約100 nm與2微米之間或介於大約200 nm與1.5微米之間。在其他具體實施例中，該光耦合層具有一皺折度(或粗化度)，大於或等於大約10 nm、大於或等於大約50 nm、大於或等於大約100 nm、大於或等於大約200 nm、大於或等於大約300 nm、大於或等於大約400 nm、大於或等於大約500 nm或大於或等於大約1000 nm。
在某些具體實施例中，該光耦合層具有多種尺寸的凸起(例如高度)，介於大約10奈米(nm)與3微米之間、介於大約100 nm與2微米之間或介於大約200 nm與1.5微米之間。在其他具體實施例中，該光耦合層具有許多尺寸的凸起，大於或等於大約10 nm、大於或等於大約50 nm、大於或等於大約100 nm、大於或等於大約200 nm、大於或等於大約300 nm、大於或等於大約400 nm、大於或等於大約500 nm或大於或等於大約1000 nm。
在某些例子中，該光耦合層包含位於該光耦合層表面上的一或多個光耦合體。在某些具體實施例中，該光耦合體為凸起。在某些情況下，該光耦合體可由一擴散光學傳輸材料(diffuse optically transmitting material)所形成。在某些具體實施例中，該等光耦合體的一獨立光耦合體可為二維或三維，例如三維圓錐或號角，或具有二維幾何剖面的線條。在某些例子中，一獨立光耦合體沿著遠離該活性層的軸方向具有遞減之寬度。在具體實施例中，一獨立光耦合體具有三角形剖面。在其他具體實施例中，一獨立光耦合體為金字塔形或大體上金字塔形。在其他例子中，一獨立光耦合體沿著遠離該活性層的軸方向具有大體上恆等之寬度。在具體實施例中，一獨立光耦合體具有方形或矩形的剖面。在範例中，一單獨的光耦合體為桿狀。該光耦合層表面上的皺折可經過選擇，將來自第一媒介至第二媒介的光線耦合最佳化。該第一媒介可在該發光裝置內部，並且該第二媒介可在該發光裝置之外。
藉助許多表面光譜工具，例如掃描穿隧顯微工具(scanning tunneling microscopy，STM)、原子力顯微工具(atomic force microscopy，AFM)或許多表面散射技術，例如拉曼光譜，可測量該光耦合層的該皺折或表面粗化度。該皺折可對應至該光耦合層的一光耦合體的高度(例如凹處至高峰距離)。在具體實施例中，該光耦合層的厚度介於大約10 nm與3微米之間、介於大約100 nm與2微米之間或介於大約200 nm與1.5微米之間。
在某些具體實施例中，該基板包含矽、鍺、氧化矽、二氧化矽、氧化鈦、二氧化鈦與藍寶石、氮化鎵、碳化矽、礬土、氮化鋁、銅、鎢、鉬以及這些的組合的其中一或多種。在特定實施當中，該基板為矽，例如n型或p型矽。
在某些情況下，該發光裝置進一步包含位於該基板與該p型半導體層之間的一光學反射元件。該光學反射元件可由銀、鉑、金、鎳、鋁、銠和銦中一或多種形成。
在某些具體實施例中，該活性層包含一具有III-V族半導體的活性材料。在某些例子中，該活性材料為一量子井活性材料，例如一多數量子井(MQW)材料。在具體實施例中，該活性材料包含交錯的井層(或子層)以及阻擋(或包覆)層。在範例中，該活性層包含由氮化銦鎵及/或氮化銦鋁鎵形成的一井層。在這種例子中，該阻擋層可由氮化鎵形成。在其他範例中，該活性層包含由氮化鋁鎵形成的一井層。在這種例子中，該阻擋層可由氮化鋁或氮化鎵形成。該活性層的活性材料可用二或多個元素進行成份分級(本說明書內也稱為「分級」)。在範例中，該活性層包含分級的氮化銦鎵InxGa1-xN，其中「x」為介於0與1間之數，並且由GaN形成一阻擋(或包覆)層。這種層的成份可從該活性層的第一側變化至第二側。在某些情況下，一井層包含一受體材料及/或一阻擋層包含一施體材料。在某些具體實施例中，阻擋材料包含氮化鎵、氮化銦鎵以及氮化鋁其中一或多種，並且井材料包含氮化銦鎵、氮化銦鋁鎵其中一或多種。
另外，該活性層可由AlGaInP形成。在某些例子中，一含AlGaInP的量子井活性層包含一或多層由AlGaInP形成的井層以及一或多層由AlInP形成的阻擋層。
第二圖顯示根據本發明具體實施例的一發光裝置200。裝置200可為發光二極體(LED)，例如垂直堆疊LED。裝置200包含(由下而上)一底部電極205、一基板210、一光學反射層215、 一p型半導體層220、一活性層225、一n型半導體層230、一光耦合層235以及一頂端電極240。裝置200內的箭頭指示電極205和240之間的電流方向。
活性層225可為具有一井層與一阻擋層的量子井活性層，或具有複數層井層與阻擋層的多數量子井活性層。在範例中，活性層225由GaN阻擋層以及氮化銦鎵或氮化銦鋁鎵井層交錯形成。活性層225設置成活性層225內電子與電洞重新結合時產生光線。
光耦合層235設置成耦合裝置200內產生的光線，並且將光線從n型半導體層230發射至裝置200以外的環境，或發射至光耦合層235之上的其他層。在具體實施例中，光耦合層235促進將光線從具有一第一折射係數的n型半導體層230傳輸至具有一(低於該第一折射係數)的第二折射係數的一材料或環境。
光學反射層215由一材料形成，設置成將活性層225內產生的光線朝向光耦合層235反射。在光學反射層215的幫助之下，一開始在活性層225內產生並且朝向基板210的光線會由光學反射層215朝向活性層225以及光耦合層235反射。在某些例子中，光學反射層215由反射p型電極所形成。在其他例子中，該光學反射層由銀、鉑、金、鎳、鋁、銠和銦其中一或多種所形成。在某些情況下，光學反射層215為一無方向性反射元件。
裝置200可包含一或多個額外層，例如，裝置200包含介於n型半導體層230與活性層225之間的一凹點產生層，其設置成幫助在活性層225內形成V凹點(或V缺陷)。在具體實施例中，裝置200包含介於p型半導體層220與活性層225之間的電子阻擋層，該層設置成將p型半導體層220內的電子-電洞重新結合降至最少。
在某些情況下，n型半導體層230由一n型III-V族半導體所形成，例如n型氮化鎵。在某些例子中，p型半導體層220由一p型III-V族半導體所形成，例如p型氮化鎵。在範例中，n型半導體層230藉助於矽的協助摻雜n型。在其他範例中，p型半導體層 220藉助於鎂的協助摻雜p型。
在某些具體實施例中，光耦合層235由一或多種半導體材料形成。在某些情況下，光耦合層235由緩衝層材料形成。光耦合層235可在一第一種半導體材料與一第二種半導體材料之間成份分級，例如在一第一種III-V族半導體與一第二種III-V族半導體之間。另外，光耦合層235包含無成份分級的一或多層分散層(discrete layers)。
在某些情況下，光耦合層(或結構)235包含具有一般M1xM21-xCy的分子式的材料之複數子層(或層)，其中「M1」和「M2」為III族材料，並且「C」為V族材料。在某些例子中，光耦合層235包含複數層選自於AlxGa1-xN的層，其中「x」為介於0與1的數。例如，光耦合層235可包含一或多層選自於AlN、AlGaN和u型GaN的層。在範例中，光耦合層235包含一u-GaN層(即是具有u-GaN的層)以及一AlGaN層(即是具有AlGaN的層)。在其他範例中，光耦合層235包含一u-GaN層、一AlGaN層以及一AlN層(即是具有AlN的層)。在其他範例中，光耦合層235包含一n型GaN層、一AlGaN層以及一AlN層。在其他範例中，光耦合層235包含一n型GaN層以及一AlGaN層。光耦合層235也包含一AlN層。在其他範例中，光耦合層235包含一u型GaN層以及一AlGaN層。光耦合層235也包含一AlN層。在某些例子中，該u-GaN層為選擇性。
在某些例子中，光耦合層235由一u型半導體材料形成。在具體實施例中，光耦合層235由u型III-V族半導體所形成，例如u型氮化鎵(u-GaN)。光耦合層235可包含位於該u型半導體材料之上的一層半導體材料，例如III-V族半導體材料(例如AlGaN)。在某些具體實施例中，光耦合層235包含一層n型半導體材料(例如n-GaN)以及一層u型半導體材料。該n型半導體材料層可由一部分n型III-V族半導體層230形成。
在某些情況下，光耦合層235由一含鋁的III-V族半導體材料(例如AlGaN)形成。在某些情況下，光耦合層235包含一額外的III-V族半導體層。在範例中，光耦合層包含一層AlGaN層以及一層AlN層。該層AlGaN位於n型半導體層230旁邊。在某些具體實施例中，光耦合層235包含一層n型半導體材料以及一或多層與該n型半導體材料層相鄰的含鋁層，例如一AlGaN層及/或一AlN層。在某些例子中，該n型半導體材料層由一部分n型III-V族半導體層230形成。光耦合層235可包含介於n型半導體層230與該一或多含鋁層之間的一層u型III-V族半導體，例如u-GaN。
底部電極205形成與基板210相鄰。底部電極205通過該基板與光學反射層215而與p型半導體層220電連通。在某些情況下，裝置200包含介於底部電極205與基板210之間的一或多個額外層。
頂端電極240形成與光耦合層235相鄰。頂端電極240與n型半導體層230電連通。在某些具體實施例中，頂端電極240與該n型半導體層230接觸。在某些情況下，該接觸為一歐姆接觸。在某些情況下，裝置200包含介於頂端電極240與n型半導體層230之間的一或多層額外層。
另外，p型半導體層220與n型半導體層230可順序相反。也就是，光耦合層235與p型半導體層相鄰，並且n型半導體層介於基板210與活性層225之間。
第三圖顯示根據本發明具體實施例的一發光裝置300。裝置300包含(由下而上)一半導體層305、一光耦合層(或結構)310以及一電極315。在某些例子中，電極315覆蓋大部分該光耦合層310。在具體實施例中，半導體層305由一n型半導體所形成。在其他具體實施例中，半導體層305由一p型半導體所形成。在某些例子中，半導體層305由一n型或p型III-V族半導體所形成。在範例中，半導體層305由n-GaN形成。
在例示的具體實施例中，光耦合層310包含一第一層(或子層)320、與第一層320相鄰的一第二層(或子層)325以及與第二層325相鄰的一第三層(或子層)330。第一層320由一半導體材料形成。在某些情況下，該第一層由一n型或p型半導體材料所形成。該第一層由一III-V族半導體形成。在具體實施例中，第一層320由一部分半導體層305形成。針對範例，該第一層由n-GaN形成。針對其他範例，第一層320由u型GaN(「u-GaN」)形成。針對其他範例，第一層320由p-GaN形成。針對其他範例，第一層320由AlGaN或AlN形成。
第二層325由一半導體材料形成。在某些情況下，第二層325由一III-V族半導體形成。在具體實施例中，第二層325由氮化鎵，例如u型GaN、氮化鋁鎵或氮化鋁所形成。第三層330可由一半導體材料形成，例如一III-V族半導體。在某些情況下，第三層330由氮化鎵(例如u-GaN)、氮化鋁鎵或氮化鋁所形成。
電極315由一或多個元素金屬所形成。在某些具體實施例中，電極315可由鈦、鋁、鎳、鉑、金、銀、銠、銅以及鉻的其中一或多種所形成。
在某些具體實施例中，第一層320由一第一種III-V族半導體形成、第二層325由一第二種III-V族半導體形成並且第三層330由一第三種III-V族半導體形成。
在範例中，第一層320由u-GaN形成、第二層325由AlGaN形成並且第三層330由AlN形成。針對其他範例，第一層320由n-GaN(例如摻雜矽的GaN)形成、第二層325由u-GaN形成並且第三層330由AlGaN形成。這種設置可用於其中半導體層305由n-GaN，例如摻雜矽的GaN，所形成之例子。針對其他範例，第一層320由n-GaN形成、第二層325由AlGaN形成並且第三層330由AlN形成。針對其他範例，第一層320由n-GaN形成、第二層325由u-GaN、AlGaN和AlN其中之一者形成並且第三層330由 u-GaN、AlGaN和AlN其中另一者形成。
在某些情況下，光耦合層310由用於形成裝置300的緩衝層材料形成。在某些例子中，該緩衝層材料包含一或多種III-V族半導體材料，例如n-GaN、u-GaN、AlGaN和AlN其中一或多種。光耦合層310可利用將來自先前處理操作的一緩衝層粗化所形成(請參閱底下)。
在其他具體實施例中，光耦合層310由一或二層所形成。在這種例子中，排除光耦合層310的其他層。例如，光耦合層310可包含一u-GaN、氮化鋁鎵(AlGaN)或氮化鋁(AlN)層，並且無其他層。針對其他範例，光耦合層310可由u-GaN層以及一AlGaN(或AlN)層所形成。針對其他範例，光耦合層310可由n-GaN層以及一u-GaN、AlGaN或AlN層所形成。針對其他範例，光耦合層310可由一AlGaN以及一AlN層所形成。
在特定具體實施例中，第一層320由n-GaN形成、第二層325由AlGaN形成並且第三層330由AlN形成。在這種例子中，光耦合層310選擇性包含介於第一層320與第二層325之間的一u-GaN層。在某些例子中，第三層330可排除，在此例子中光耦合層310由兩層所形成。
光耦合層310具有屬於二維或三維的光耦合體335。在某些例子中，該光耦合體335為凸起。在某些情況下，光耦合體335為具有三角剖面的直線(例如指向紙面)。另外，光耦合體335可具有方形或矩形剖面。在其他情況下，光耦合體335為立體。在這種例子中，光耦合體335可為圓錐形或金字塔形。另外，光耦合體335可為桿狀。
在某些具體實施例中，裝置300包含一或多層額外層。在範例中，裝置300包含位於半導體層305底下的一活性層，然後在該活性層底下有另一半導體層305。該活性層設置成該活性層內電子與電洞重新結合時產生光線。該活性層內產生的某些光線直接朝向該 光耦合層310，在此往許多角度散射光線，而至少某些光線直接射出裝置300外。因此，光耦合層310可增加裝置300所產生並射出裝置外的光線量。
在某些具體實施例中，光耦合層310具有介於大約10 nm與3微米之間、介於大約100 nm與2微米之間或介於大約200 nm與1.5微米之間的皺折。該皺折對應至一個別光耦合體的最高點與該個別光耦合體的最低點間之距離，例如第三圖中用「D」例示。電極315具有大於D的高度(H)。在其他例子中，電極315具有低於或等於D的高度。在某些例子中，H大於或等於大約1微米、2微米、3微米、4微米或5微米。
在某些具體實施例中，光耦合層310將來自具有第一折射係數的第一媒介之光線耦合至具有第二折射係數的第二媒介。在具體實施例中，光耦合層310(包含光耦合體335)耦合來自裝置300內部之媒介(例如半導體層305)的光線至光耦合層310之上方的媒介(例如裝置300之外)。
在某些具體實施例中，該光耦合體335大體上具有一般的形狀。在其他具體實施例中，該光耦合體335具有不規則的形狀。例如，一第一光耦合體具有與該第一光耦合體相鄰的一第二光耦合體不同之高度及/或寬度。
在某些例子中，一發光裝置包含位於一矽基板之上的一III-V族半導體。依照本發明的具體實施例，第四圖顯示一發光裝置400，具有(由下而上)一接觸層405、一基板410、一反射層415、一p型III-V族半導體層420、一活性層425、一n型III-V族半導體層430、一光耦合層435以及一電極440。光耦合層435包含n型III-V族半導體層430材料的一部分。在某些例子中，光耦合層435並不包含n型III-V族半導體層430材料的一部分。電極440形成於一部分光耦合層435之上，並且與該n型III-V族半導體層430接觸。
基板410可由矽、鍺、氧化矽、二氧化矽、氧化鈦、二氧化鈦、 藍寶石或碳化矽所形成。在某些例子中，基板410可由矽、鍺或其他半導體、陶瓷(例如Al2O3、氮化鋁、氧化鎂)材料或金屬(例如鉬、鎢、銅、鋁)所形成。
反射層415由設置成反射光線的材料所形成。在具體實施例中，反射層415由銀形成。
在某些例子中，p型III-V族半導體層420由p型GaN所形成。在具體實施例中，藉助於鎂達成p型摻雜，而依照需求也可使用其他p型摻雜物來達成所要的裝置效能。p型III-V族半導體層420的厚度介於大約10奈米(nm)與1000 nm之間或介於大約50 nm與500 nm之間。
活性層425可為一量子井活性層。在某些具體實施例中，活性層425為包含複數個井層與阻擋層交錯的一多數量子井活性層。在某些情況下，活性層425包含GaN阻擋層以及氮化銦鎵或氮化銦鋁鎵井層。
在某些具體實施例中，n型III-V族半導體層430由n型GaN所形成。在具體實施例中，藉助於矽達成n型摻雜，而依照需求也可使用其他n型摻雜物來達成所要的裝置效能。n型III-V族半導體層430的厚度介於大約500 nm與5微米之間或介於大約1微米與3微米之間。在某些例子中，n型III-V族半導體層430的厚度小於5微米、小於4微米、小於3微米、小於2微米或小於1微米。
在某些具體實施例中，光耦合層435具有皺折介於大約10 nm與3微米之間、介於大約100 nm與2微米之間或介於大約200 nm與1.5微米之間。該皺折可經過選擇，達成所要的裝置效能。
接觸層405與基板410電連通。在某些例子中，接觸層405與基板410歐姆接觸。電極440與該n型III-V族半導體層電連通。在某些例子中，電極440與n型III-V族半導體層為歐姆接觸。
如例示，光耦合層435由一n型III-V族半導體的第一層以及氮化鋁鎵或氮化鋁的第二層所形成。在某些情況下，該第二層包含 AlGaN並且光耦合層435包含AlN的一第三層。在某些例子中，光耦合層435包含介於該第一層與該第二層之間的一u-GaN層。
形成光耦合層之方法
在本發明的其他態樣中，提供形成光耦合層(或結構)之方法。本說明書中提供的方法可用於形成發光裝置，例如發光二極體(LED)所使用的光耦合裝置。在特定實施當中，本說明書中提供的方法用於形成光耦合層，該層搭配具有矽基板上III-V族半導體的LED來使用。
在某些具體實施例中，形成發光裝置的方法包含在一反應室內提供一基板，並且在該基板上形成一或多個裝置層。在某些情況下，該發光裝置形成於一基板上，其將包含在最終發光裝置產品內。在其他情況下，該基板為一載體基板，並且在該基板上形成的裝置結構堆疊將移轉到其他基板，其包含在末端產品中。在這種例子中，該載體基板將不包含在該末端產品內。在某些具體實施例中，該基板包含矽、鍺、氧化矽、二氧化矽、氧化鈦、二氧化鈦、藍寶石、碳化矽(SiC)、陶瓷材料(例如鋁、AlN)以及金屬材料(例如鉬、鎢、銅、鋁)的其中一或多種。在特定實施當中，該基板為矽，例如n型矽。
該反應室可為設置用於薄膜成形的一真空室。在某些例子中，該真空室為一超高真空(ultrahigh vacuum，UHV)室。在其中想要低壓環境的例子中，該反應室可藉助於擁有一或多個真空幫浦，例如一或多個渦輪分子(「渦輪」)幫浦、一擴散幫浦和一機械幫浦的抽唧系統抽真空。該反應室可包含控制系統，用於調節前驅物流率、基板溫度、反應室壓力以及反應室排出。
根據用於形成該發光裝置的一或多個處理參數選擇，可調整成長條件。在某些具體實施例中，從一或多個成長溫度、載體氣體流率、前驅物流率、成長率以及成長壓力來選擇成長條件。
本說明書內說明的方法中可使用許多種來源氣體(或前驅 物)。一鎵前驅物包含一或多個三甲鎵(trimethyl gallium，TMG)、三乙鎵、二乙基氯化鎵以及同位的氫化鎵化合物(例如二甲基氯化鎵)。一鋁前驅物可包含一或多個三異丁基鋁(TIBAL)、三甲基鋁(TMA)、三乙基鋁(TEA)和氫化二甲基鋁(DMAH)。一銦前驅物可包含一或多個三甲基銦(TMI)和三乙基銦(TEI)。一氮前驅物可包含一或多個氨(NH3)、氮(N2)以及電漿激發的氨及/或N2。一p型摻雜物前驅物可選自於一硼前驅物(例如B2H6)、一鎂前驅物(例如雙環戊二烯基鎂)、一鋁前驅物，在此僅舉幾個例子。一n型摻雜物前驅物可選自於一矽前驅物(例如SiH4)、一鍺前驅物(例如四甲基鍺、四乙基鍺、二甲基氨基四氯化鍺、異丁基鍺)以及一磷前驅物(例如PH3)，在此僅舉幾個例子。
在某些例子中，藉助於載體氣體，例如一或多種He、Ar、N2和H2，在一反應室內提供一或多個前驅物。在具體實施例中，該活性層形成期間該載體氣體的流率大約是每分鐘1公升以及每分鐘20公升。
第五圖顯示根據本發明某些具體實施例形成一發光裝置的方法500。在某些例子中，該第一基板選自於矽、鍺、氧化矽、二氧化矽、氧化鈦、二氧化鈦、藍寶石、碳化矽(SiC)、陶瓷材料(例如鋁、AlN)以及金屬材料(例如鉬、鎢、銅、鋁)。
在第一步驟505中，其中該反應室內已經有該第一基板，則在該第一基板旁邊提供一緩衝層。利用在該反應室內直接導入一或多種該緩衝層的前驅物，並且讓該基板曝露在該一或多種前驅物之下，如此形成該緩衝層。在某些具體實施例中，該緩衝層由一III-V族半導體材料形成。在某些情況下，該緩衝層由具有一AlGaN層和一AlN層的一堆疊形成，其中該AlN層與該第一基板直接接觸。在這種例子中，直接在該反應室內導入一鋁前驅物以及一氮前驅物來形成該AlN層，並且直接在該反應室內導入一鋁前驅物、一鍺前驅物以及一氮前驅物來形成該AlGaN層。該鋁前驅物可為TMA， 該鎵前驅物可為TMG以及該氮前驅物可為NH3。在某些例子中，該緩衝層包含與該AlGaN層相鄰的一u型GaN層。直接在該反應室內導入一鎵前驅物以及一氮前驅物來形成該u-GaN層。
接下來在步驟510中，形成與該緩衝層相鄰的一n型III-V族半導體層。直接將一III族前驅物、一V族前驅物以及一n型摻雜物的前驅物導入該反應室內，就可形成該n型III-V族半導體層。在範例中，使用包含n-GaN的該n型III-V族半導體層，直接將一鎵前驅物、一氮前驅物以及該n型摻雜物的前驅物導入該反應室內，就可形成該n-GaN層。在該n型摻雜物為矽的例子中，該n型摻雜物的前驅物可為矽甲烷(SiH4)。
接下來在步驟515中，形成與該n型III-V族半導體層相鄰的一活性層。在某些具體實施例中，該活性層包含一量子井材料，例如一多數量子井(MQW)材料。利用形成一或多層井層與一或多層阻擋層交錯，來形成該活性層。在範例中，該活性層包含GaN(或AlN)阻擋層以及氮化銦鎵或氮化銦鋁鎵井層。在這種例子中，直接在該反應室內導入一鎵(或鋁)前驅物以及一氮前驅物來形成一阻擋層，接著直接導入一銦前驅物、鎵前驅物以及氮前驅物(以及鋁前驅物，若要一氮化鋁銦鎵井層)來形成一井層，如此形成該活性層。這種操作可重複，直到形成具有預定數量阻擋層與井層堆疊(或週期)的一活性層。在範例中，該等步驟重複直到形成具有至少1週期、至少10週期、至少20週期、至少50週期或至少100週期的一活性層。
接下來在步驟520中，形成與該活性層相鄰的一p型III-V族半導體層。直接將一III族前驅物、一V族前驅物以及一p型摻雜物的前驅物導入該反應室內，就可形成該p型III-V族半導體層。在範例中，使用包含p-GaN的該p型III-V族半導體層，直接將一鎵前驅物、一氮前驅物以及該p型摻雜物的前驅物(用於鎂摻雜物的雙環戊二烯基鎂)導入該反應室內，就可形成該p-GaN層。在某 些例子中，接在形成該p型III-V族半導體之後，在該p型III-V族半導體上形成一反射材料(例如Ag)層。然後，在該反射材料層之上形成一保護金屬層。在某些例子中，該保護金屬層包含鉑、鎳、鈦、鎢和金其中一或多種。藉助於許多沈積方式，例如物理汽相沈積(例如濺鍍法)，可形成該保護金屬層。
接下來在步驟525中，提供與該p型III-V族半導體層相鄰的一第二基板。在某些例子中，該第二基板選自於矽、鍺、氧化矽、二氧化矽、氧化鈦、二氧化鈦、藍寶石、碳化矽(SiC)、陶瓷材料(例如鋁、AlN)以及金屬材料(例如鉬、鎢、銅、鋁)。在某些情況下，利用讓該第二基板與該p型III-V族層接觸，如此提供與該p型III-V族層相鄰的該第二基板。在其他例子中，該第二基板之上形成一金屬材料，幫助將該第二基板接合至該初期發光二極體(即是包含該第一基板之上該p型III-V族層的該裝置堆疊)。在具體實施例中，該金屬材料包含選自於銦、銅、銀、金和錫的一或多種金屬，例如銀錫銅合金或金錫合金(例如80%的金、20%的錫)。藉助於許多沈積方式，例如物理汽相沈積(例如濺鍍法、蒸發法)，可形成該金屬材料層。接下來在步驟530中，移除該第一基板裸露出該緩衝層。
接下來在步驟535中，將該緩衝層粗化，形成與該n型III-V族半導體層相鄰的一光耦合結構。在某些具體實施例中，利用蝕刻該緩衝層，例如借助於蝕刻製程(例如濕式蝕刻)，粗化該緩衝層。在範例中，借助於液態溶液狀的氫氧化鈉(NaOH)及/或氫氧化鉀(KOH)，蝕刻該緩衝層。在其他具體實施例中，利用濺鍍(例如離子束濺鍍)該緩衝層來粗化該緩衝層。在範例中，使用氬(Ar)離子濺鍍該緩衝層來粗化該緩衝層。
該粗化製程移除該光耦合層的材料來提供一粗化的緩衝層，這至少部分地定義該光耦合層。在某些例子中，該緩衝層由u-GaN、AlGaN和AlN形成之下，該粗化製程移除該u-GaN層之上所有該 AlN層，留下該AlGaN層的全部或某些部份。在其他例子中，該粗化製程移除該AlN層以及該AlGaN層，但是留下該u-GaN層的至少部分。在其中該緩衝層不包含u-GaN的例子中，該粗化製程移除某些或全部該AlN，提供具有AlGaN和AlN的一已粗化緩衝層。
該粗化製程可將該n型III-V半導體層粗化。在這種例子中，該光耦合層包含該n型III-V族半導體層的一已粗化部分。
接下來在步驟540中，在該光耦合層一部分之上提供一電極。在具體實施例中，借助於物理沈積技術，例如濺鍍，形成該電極。該電極與該n型III-V族半導體層電連通。在範例中，該電極與該n型III-V族半導體層電接觸。
在某些例子中，該粗化製程將該n型III-V族半導體層的至少一部分粗化。在某些具體實施例中，該光耦合層包含該n型III-V族半導體層的一已粗化部分。
在方法500的一或多個步驟期間，加熱該基板，幫助形成該發光裝置。在範例中，在該活性層的形成期間(步驟515)，以介於大約750℃與850℃之間的溫度加熱該基板。
在某些情況下，在許多裝置層的形成期間，該基板(或該基板之上一層)同時曝露在III族前驅物以及V族前驅物之下。在其他情況下，在許多裝置層形成期間，該基板以交替方式曝露在III族前驅物以及V族前驅物之下，例如先III族前驅物接著V族前驅物，搭配介入淨化或抽真空操作。一般來說，若形成一裝置層需要複數種前驅物，則以同時或以交錯並且依序方式，將前驅物導入該反應室內。
借助於許多沈積技術可形成裝置層。在某些具體實施例中，借助於化學汽相沈積(CVD)、原子層沈積(ALD)、電漿增強CVD(PECVD)、電漿增強ALD(PEALD)、金屬有機CVD(MOCVD)、熱線CVD(HWCVD)、初始CVD(iCVD)、改良式CVD(MCVD)、蒸汽軸沈積(VAD)、外部蒸汽沈積(OVD) 以及物理汽相沈積(例如濺鍍沈積、蒸發沈積)，可形成裝置層。
雖然用具有III-V族半導體材料，例如氮化鎵，的發光裝置範疇來說明本發明書內提供之方法與結構，不過這些方法與結構仍舊適用於其他種半導體材料。本說明書中提供的方法及結構可用於至少一部分由氮化鎵(GaN)、砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化鎵砷(GaAsP)、磷化鋁鎵銦(AlGaInP)、磷化鎵(GaP)、氮化銦鎵(InGaN)、磷化鋁鎵(AlGaP)、硒化鋅(ZnSe)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)以及氮化鋁鎵銦(AlGaInN)所形成之發光裝置。
設置成形成發光裝置之系統
在本發明的其他態樣中，用於形成一發光裝置的系統包含固定一基板的一反應室、與該反應室流體連通的一抽唧系統，該抽唧系統設置成清洗或抽真空該反應室，以及一電腦系統，該系統具有一處理器用於執行機械可讀取程式碼，來實施用於形成該發光裝置之方法。該程式碼可實施本說明書中提供的任何方法。在具體實施例中，該程式碼實施一種方法，包含在一反應室內提供一基板，其上沈積一光耦合層，該光耦合層包含一或多種III-V族半導體材料，並且在該光耦合層的一部分上形成一電極，該電極與和該光傳輸器相鄰的一n型半導體層和一p型半導體層之一者電連通。在其他具體實施例中，該程式碼實施一種方法，包含在一反應室內提供具有一緩衝層的一基板，並且將該緩衝層粗化來形成一光耦合層。
第六圖顯示根據本發明具體實施例形成一發光裝置的系統600。系統600包含具有一承座(或基板固定器)610的一反應室605，該承座設置成固定用於形成該發光裝置的一基板。該系統包含一第一前驅物儲存容器(或槽)615、一第二前驅物儲存容器620以及一載體氣體儲存槽625。第一前驅物儲存容器615可用於容納III族前驅物(例如TMG)，並且第二前驅物儲存容器620可用於容納V族前驅物(例如NH3)。載體氣體儲存槽625用於容納一載體 氣體(例如H2)。系統600可包含其他儲存槽或容器，例如用於容納其他前驅物與載體氣體。系統600包含介於該等儲存容器與反應室605之間的閥門，用於將反應室605與每一儲存容器隔離。
系統600進一步包含真空系統630，用於提供真空給反應室605。真空系統630與反應室605連通。在某些例子中，真空系統630設置成借助於閥門來隔離反應室605，例如閘門閥。
系統600的一控制器(或控制系統)635幫助一方法在反應室605內形成一發光裝置，例如形成該發光裝置的一或多層。控制器635連通耦合至每一第一前驅物儲存容器615、第二前驅物儲存容器620、載體氣體儲存槽625以及真空系統630之閥門。控制器635可操作耦合至承座6.10，用於調節該承座以及該承座上一基板的溫度，並且耦合至真空系統630，用於調節反應室605內的壓力。
在某些情況下，真空系統630包含一或多個真空幫浦，例如一或多個渦輪分子(「渦輪」)幫浦、一擴散幫浦和一機械幫浦。一幫浦可包含一或多個備用幫浦，例如，一渦輪幫浦的備用幫浦為一機械幫浦。
在某些具體實施例中，控制器635設置成調節一或多個製程參數，例如基板溫度、前驅物流率、成長率、載體氣體流率以及反應室壓力。在某些例子中，控制器635和該等儲存容器與反應室605之間的閥門連通，這有助於終止(或調節)前驅物向反應室605的流動。控制器635包含一處理器，其設置成幫助執行機械可執行程式碼，該程式碼設置成實施本說明書內提供之方法。該機械可執行程式碼儲存在一實體儲存媒體內，例如快閃記憶體、硬碟或設置成儲存電腦可執行程式碼的其他實體儲存媒體。
在某些具體實施例中，控制器635設置成調節一或多種製程參數。在某些具體實施例中，控制器635調節該成長溫度、載體氣體流率、前驅物流率、成長率及/或成長壓力。
除非特別要求，否則整個說明與申請專利範圍內所使用的單數 或複數文字也分別包含複數或單數。此外，文字「其中」、「底下」、「之上」、「之下」以及匯入本申請案的類似文字為一整體，而非本申請案的任何特定部分。文字「或」用於參考二或多個項目的清單時，該字涵蓋下列所有文字解釋：清單內任何項目、清單內所有項目以及清單內項目的任意組合。
從上述當中可了解，雖然已經例示並描述特定實施，在本說明書中還是可進行許多修改以及補充。本發明也不受限於本申請案內提供的特定範例。雖然已經參考上述申請書來說明本發明，但是本發明具體實施例的說明與例示並沒有限制之意。更進一步，吾人了解，本發明的所有態樣並不受限於本說明書內根據許多狀況與變化所揭示的特定說明、設置或相對比例。本發明領域熟悉此技人士將了解本發明具體實施例中形式與細節的許多修改。因此，假定本發明也應涵蓋任何這種修改、變化與同等項。
200‧‧‧發光裝置
205‧‧‧底部電極
210‧‧‧基板
215‧‧‧光學反射層
220‧‧‧p型半導體層
225‧‧‧活性層
230‧‧‧n型半導體層
235‧‧‧光耦合層
240‧‧‧頂端電極

Claims (30)

  1. 一種發光裝置，包含：一基板；一p型III-V族半導體層，其與該基板相鄰；一活性層，其與該p型III-V族半導體層相鄰；一n型III-V族半導體層，其與該活性層相鄰；一光耦合結構，其與該n型III-V族半導體層相鄰，該光耦合結構具有一或多種III-V族半導體材料，該光耦合結構具有一包含u型氮化鎵之皺折；以及一電極，其與該n型半導體層電連通，該電極形成於該光耦合結構之該皺折上並與該皺折之該u型氮化鎵接觸。
  2. 如申請專利範圍第1項之發光裝置，其中該光耦合結構的該一或多種III-V族半導體材料是選自由n型氮化鎵、u型氮化鎵、氮化鋁鎵以及氮化鋁構成之群組。
  3. 如申請專利範圍第1項之發光裝置，其中該n型III-V族半導體層包含n型氮化鎵。
  4. 如申請專利範圍第1項之發光裝置，其中該p型III-V族半導體層包含p型氮化鎵。
  5. 如申請專利範圍第1項之發光裝置，其中該光耦合結構包含一或多個光耦合凸起，個別的光耦合凸起具有隨著遠離該活性層而遞減之寬度。
  6. 如申請專利範圍第1項之發光裝置，其中該基板選自由矽、鍺、氧化矽、二氧化矽、氧化鈦、二氧化鈦、藍寶石、碳化矽、一陶瓷材料以及一金屬材料所構成之群組。
  7. 如申請專利範圍第1項之發光裝置，其中該光耦合結構具有大於或等於100nm之皺折。
  8. 如申請專利範圍第1項之發光裝置，其中該光耦合結構具有 介於100奈米與2微米之間的厚度。
  9. 如申請專利範圍第1項之發光裝置，其中另包含一光學反射元件，其位於該基板與該p型III-V族半導體層之間。
  10. 如申請專利範圍第1項之發光裝置，其中該光耦合結構包含一第一層及一第二層，該第一層形成於該第二層與該n型III-V族半導體層之間，該第一層及該第二層構成該皺折。
  11. 如申請專利範圍第10項之發光裝置，其中該第一層包含選自由n型氮化鎵、u型氮化鎵、氮化鋁鎵以及氮化鋁構成的一群組之一材料。
  12. 如申請專利範圍第10項之發光裝置，其中該第二層包含選自由u型氮化鎵、氮化鋁鎵以及氮化鋁構成之群組之一材料。
  13. 如申請專利範圍第10項之發光裝置，其中該n型III-V族半導體層包含n型氮化鎵並且該第一層包含n型氮化鎵。
  14. 如申請專利範圍第10項之發光裝置，其中該第一層包含n型氮化鎵並且該第二層包含u型氮化鎵。
  15. 如申請專利範圍第10項之發光裝置，其中該第一層包含n型氮化鎵並且該第二層包含氮化鋁鎵或氮化鋁。
  16. 如申請專利範圍第10項之發光裝置，其中該第一層包含氮化鋁鎵並且該第二層包含氮化鋁。
  17. 如申請專利範圍第10項之發光裝置，其中該光耦合結構另包含一第三層，該第二層形成於該第三層與該第一層之間，且該第一層、該第二層及該第三層構成該皺折。
  18. 如申請專利範圍第17項之發光裝置，其中該第三層包含氮化鋁鎵或氮化鋁。
  19. 如申請專利範圍第1項之發光裝置，其中該光耦合結構耦合從該n型半導體層到該光耦合結構外之一媒介的光線。
  20. 如申請專利範圍第1項之發光裝置，其中該光耦合結構的至多一部分由該n型III-V族半導體層所形成。
  21. 一種發光裝置，包含：一第一導電型半導體材料的一第一層以及一第二導電型半導體材料的一第二層；一活性層，介於該第一層與該第二層之間；一光耦合層，其與該第二層相鄰，該光耦合層包含一u型氮化鎵的第三層並具有一包含該u型氮化鎵的第三層之皺折，其中該光耦合層至多一部分由該第二層所形成；以及一電極，其與該第二層電連通，該電極形成於該光耦合層之該皺折上並與該u型氮化鎵的第三層接觸。
  22. 如申請專利範圍第21項之發光裝置，其中該光耦合層進一步包含一由u型氮化鎵、氮化鋁鎵以及氮化鋁組成之群組中所選之材料之層。
  23. 如申請專利範圍第21項之發光裝置，其中該光耦合層進一步包含至少一含鋁的III-V族半導體材料之層。
  24. 如申請專利範圍第21項之發光裝置，其中該光耦合層進一步包含一第二導電型半導體材料層。
  25. 如申請專利範圍第21項之發光裝置，進一步包含與該第一層相鄰的一基板。
  26. 如申請專利範圍第25項之發光裝置，其中該基板選自由矽、鍺、氧化矽、二氧化矽、氧化鈦、二氧化鈦、藍寶石、碳化矽、一陶瓷材料以及一金屬材料所構成的一群組。
  27. 如申請專利範圍第21項之發光裝置，其中該光耦合層具有大於或等於100nm之皺折。
  28. 如申請專利範圍第21項之發光裝置，其中一部分該光耦合層由該第二層所形成。
  29. 如申請專利範圍第21項之發光裝置，其中該光耦合層另包含一n型氮化鎵的第四層，該第四層形成於該第三層與該第二層之間，且該第三層及該第四層構成該皺折。
  30. 如申請專利範圍第29項之發光裝置，其中該光耦合層另包含一含有鋁之III-V族半導體材料的第五層，該第三層形成於該第四層與該第五層之間，且該第三層、該第四層及該第五層構成該皺折。
TW101135815A 2011-09-29 2012-09-28 具有光耦合層之發光裝置 TWI520375B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/249,184 US9012921B2 (en) 2011-09-29 2011-09-29 Light emitting devices having light coupling layers

Publications (2)

Publication Number Publication Date
TW201332146A TW201332146A (zh) 2013-08-01
TWI520375B true TWI520375B (zh) 2016-02-01

Family

ID=47991737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135815A TWI520375B (zh) 2011-09-29 2012-09-28 具有光耦合層之發光裝置

Country Status (6)

Country Link
US (2) US9012921B2 (zh)
JP (2) JP2014524676A (zh)
KR (2) KR20140019442A (zh)
CN (1) CN103636008B (zh)
TW (1) TWI520375B (zh)
WO (1) WO2013049419A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
DE102011114671A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
WO2015042199A1 (en) * 2013-09-23 2015-03-26 Ultratech, Inc. Method and apparatus for forming device quality gallium nitride layers on silicon substrates
FI128093B (en) 2013-07-02 2019-09-13 Ultratech Inc Formation of heteroepitaxial layers with rapid thermal processing to remove grid dislocations
US10381517B2 (en) * 2014-01-29 2019-08-13 Auk Corp. Aluminum-gallium-indium-phosphorus-based light emitting diode having gallium nitride layer of uneven type and method for manufacturing same
JP2015177025A (ja) * 2014-03-14 2015-10-05 株式会社東芝 光半導体素子
DE102014105192A1 (de) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zum Ablösen einer abzulösenden Schicht von einem Substrat
EP2988339B1 (en) * 2014-08-20 2019-03-27 LG Innotek Co., Ltd. Light emitting device
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
CN104810446B (zh) * 2015-03-03 2018-10-09 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制备方法
CN105140357A (zh) * 2015-09-18 2015-12-09 华灿光电股份有限公司 具有高发光效率量子垒的外延片及其制备方法
JP2017135283A (ja) 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
US10862002B2 (en) * 2018-04-27 2020-12-08 Facebook Technologies, Llc LED surface modification with ultraviolet laser
TWI796046B (zh) * 2021-12-13 2023-03-11 國立中山大學 氮化銦鎵量子井製造方法

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
EP0579897B1 (en) 1992-07-23 2003-10-15 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP2681733B2 (ja) 1992-10-29 1997-11-26 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2626431B2 (ja) 1992-10-29 1997-07-02 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 ｐ型窒化ガリウムの成長方法
JP2778405B2 (ja) 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP2803741B2 (ja) 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
JP3646649B2 (ja) 1994-09-22 2005-05-11 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3548442B2 (ja) 1994-09-22 2004-07-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
EP0730044B1 (en) 1995-03-01 2001-06-20 Sumitomo Electric Industries, Limited Boron-aluminum nitride coating and method of producing same
JP2890396B2 (ja) 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
DE69636088T2 (de) 1995-11-06 2006-11-23 Nichia Corp., Anan Halbleitervorrichtung aus einer Nitridverbindung
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP3344257B2 (ja) 1997-01-17 2002-11-11 豊田合成株式会社 窒化ガリウム系化合物半導体及び素子の製造方法
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3654738B2 (ja) 1997-04-07 2005-06-02 豊田合成株式会社 ３族窒化物半導体発光素子
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
EP0926744B8 (en) 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Light emitting device
US7193246B1 (en) 1998-03-12 2007-03-20 Nichia Corporation Nitride semiconductor device
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
JP3427265B2 (ja) 1998-12-08 2003-07-14 日亜化学工業株式会社 窒化物半導体素子
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP3551101B2 (ja) 1999-03-29 2004-08-04 日亜化学工業株式会社 窒化物半導体素子
TW437104B (en) 1999-05-25 2001-05-28 Wang Tien Yang Semiconductor light-emitting device and method for manufacturing the same
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
WO2001041225A2 (en) 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
TW472400B (en) 2000-06-23 2002-01-11 United Epitaxy Co Ltd Method for roughing semiconductor device surface to increase the external quantum efficiency
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
KR100558890B1 (ko) 2001-07-12 2006-03-14 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
JP4148494B2 (ja) 2001-12-04 2008-09-10 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
WO2003065464A1 (fr) 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
JP4233268B2 (ja) * 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
TW571449B (en) 2002-12-23 2004-01-11 Epistar Corp Light-emitting device having micro-reflective structure
US7781356B2 (en) 2003-02-12 2010-08-24 Arizona Board of Regents, a Body Corporate Epitaxial growth of group III nitrides on silicon substrates via a reflective lattice-matched zirconium diboride buffer layer
GB2398672A (en) 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
US7001791B2 (en) 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
JP4267376B2 (ja) 2003-06-04 2009-05-27 新日本製鐵株式会社 遅れ破壊特性の優れた高強度ｐｃ鋼線およびその製造方法
WO2005004247A1 (en) 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
EP1583139A1 (en) 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
TWI234297B (en) 2004-04-29 2005-06-11 United Epitaxy Co Ltd Light emitting diode and method of the same
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
TWI299914B (en) 2004-07-12 2008-08-11 Epistar Corp Light emitting diode with transparent electrically conductive layer and omni directional reflector
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7322732B2 (en) 2004-12-23 2008-01-29 Cree, Inc. Light emitting diode arrays for direct backlighting of liquid crystal displays
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
KR100634306B1 (ko) 2005-03-28 2006-10-16 서울옵토디바이스주식회사 발광 다이오드 및 이의 제조 방법
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 ３족 질화물 발광 소자 및 그 제조 방법
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
KR100631414B1 (ko) 2005-05-19 2006-10-04 삼성전기주식회사 반도체 발광 다이오드 및 그 제조방법
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
EP1750310A3 (en) 2005-08-03 2009-07-15 Samsung Electro-Mechanics Co., Ltd. Omni-directional reflector and light emitting diode adopting the same
CN100338790C (zh) 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
EP3731283A1 (de) * 2006-02-23 2020-10-28 AZUR SPACE Solar Power GmbH Nitridhalbleiterprodukt
JP2007266577A (ja) 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
KR100844722B1 (ko) * 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
KR100756841B1 (ko) 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7674639B2 (en) * 2006-08-14 2010-03-09 Bridgelux, Inc GaN based LED with etched exposed surface for improved light extraction efficiency and method for making the same
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7928471B2 (en) 2006-12-04 2011-04-19 The United States Of America As Represented By The Secretary Of The Navy Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
GB2447091B8 (en) 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
CN100580905C (zh) 2007-04-20 2010-01-13 晶能光电（江西）有限公司 获得在分割衬底上制造的半导体器件的高质量边界的方法
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US8124991B2 (en) * 2007-07-26 2012-02-28 The Regents Of The University Of California Light emitting diodes with a P-type surface bonded to a transparent submount to increase light extraction efficiency
KR100947676B1 (ko) 2007-12-17 2010-03-16 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101371852B1 (ko) 2007-12-20 2014-03-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
EP2259346B1 (en) 2008-03-27 2019-07-03 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
WO2009129353A1 (en) 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
US8030666B2 (en) 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
TW201001747A (en) 2008-06-27 2010-01-01 Advanced Optoelectronic Tech Gallium nitride based light emitting device with roughed surface and fabricating method thereof
TW201005997A (en) 2008-07-24 2010-02-01 Advanced Optoelectronic Tech Rough structure of optoeletronics device and fabrication thereof
JP5232972B2 (ja) * 2008-10-20 2013-07-10 豊田合成株式会社 半導体発光素子及び半導体発光素子の製造方法
KR101025980B1 (ko) 2008-11-28 2011-03-30 삼성엘이디 주식회사 질화물계 반도체 발광소자의 제조방법
KR20100093872A (ko) 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI471913B (zh) 2009-07-02 2015-02-01 Global Wafers Co Ltd Production method of gallium nitride based compound semiconductor
TWI487141B (zh) 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
CN102859723B (zh) 2010-02-19 2015-09-09 夏普株式会社 氮化物半导体发光元件及氮化物半导体发光元件的制造方法
JP5052636B2 (ja) 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
KR101683898B1 (ko) 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
KR20120081506A (ko) * 2011-01-11 2012-07-19 삼성전자주식회사 수직형 발광소자
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes

Also Published As

Publication number Publication date
CN103636008B (zh) 2016-08-17
US9299881B2 (en) 2016-03-29
US9012921B2 (en) 2015-04-21
WO2013049419A3 (en) 2013-07-11
KR20150127743A (ko) 2015-11-17
JP2016006886A (ja) 2016-01-14
US20150171264A1 (en) 2015-06-18
CN103636008A (zh) 2014-03-12
TW201332146A (zh) 2013-08-01
WO2013049419A2 (en) 2013-04-04
US20130082280A1 (en) 2013-04-04
JP6049152B2 (ja) 2016-12-21
JP2014524676A (ja) 2014-09-22
KR20140019442A (ko) 2014-02-14

Similar Documents

Publication Publication Date Title
TWI520375B (zh) 具有光耦合層之發光裝置
US8822243B2 (en) Light emitting devices having light coupling layers with recessed electrodes
US9130068B2 (en) Light emitting devices having dislocation density maintaining buffer layers
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
TWI557937B (zh) 具ｐ型摻雜層之發光裝置
CN103430333B (zh) 用于发光装置的发光区域
JP2006032933A (ja) Ｉｉｉ族窒化物半導体発光素子
CN113922208A (zh) GaN基蓝紫光垂直腔面发射激光器芯片及其制作方法