KR20150127743A - 광 커플링 층을 갖는 발광 소자 - Google Patents

광 커플링 층을 갖는 발광 소자 Download PDF

Info

Publication number
KR20150127743A
KR20150127743A KR1020157031399A KR20157031399A KR20150127743A KR 20150127743 A KR20150127743 A KR 20150127743A KR 1020157031399 A KR1020157031399 A KR 1020157031399A KR 20157031399 A KR20157031399 A KR 20157031399A KR 20150127743 A KR20150127743 A KR 20150127743A
Authority
KR
South Korea
Prior art keywords
layer
optical coupling
semiconductor
type
iii
Prior art date
Application number
KR1020157031399A
Other languages
English (en)
Inventor
리 얀
챠오-쿤 린
치-웨이 츄앙
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20150127743A publication Critical patent/KR20150127743A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 소자는 n타입 반도체 재료의 제1 층, p타입 반도체 재료의 제2 층 및 제1 층과 제2 층 사이의 활성층을 포함한다. 광 커플링 층은 제1 층과 제2 층 중 하나에 인접하게 배치된다. 일부 경우에, 광 커플링 층은 발광 소자의 버퍼층을 러프닝함으로써 형성된다. 발광 소자는 광 커플링 층의 적어도 일부를 통해 제1 층과 제2 층 중 하나와 전기적으로 통하는 전극을 포함한다.

Description

광 커플링 층을 갖는 발광 소자{LIGHT EMITTING DEVICES HAVING LIGHT COUPLING LAYERS}
본 출원은 2011년 9월 29일 출원된 미국 특허 출원 제13/249,184호의 우선권을 주장하며, 본 명세서에 참조로서, 전체가 결합된다.
조명 응용은 통상 백열 전구나 가스-충전 전구를 이용한다. 이러한 전구는 긴 동작 수명을 갖지 않으므로 빈번한 교체를 요구한다. 형광등이나 네온등과 같은 가스-충전관은 더 긴 수명을 가질 수 있지만, 높은 전압을 이용하여 동작하고 비교적 비싸다. 또한, 전구와 가스-충전관 양쪽 모두는 상당한 양의 에너지를 소비한다.
발광 다이오드(LED)는 전자와 정공의 재결합시에 광을 방출하는 소자이다. LED는 통상 p-n접합을 생성하기 위해 불순물이 도핑된 반도체 재료의 칩을 포함한다. 전류는 p측 또는 애노드로부터 n측 또는 캐소드로 흐른다. 전하 캐리어 ―전자 및 정공― 는 상이한 전압에 의해 전극들로부터 pn 접합 내로 흐른다. 전자가 정공을 만날 때, 전자는, 광자(hv)의 형태로 에너지를 복사 방출할 수 있는 프로세스로 정공과 재결합한다. 광자, 또는 광은, LED 외부로 전송되어, 예를 들어, 조명 응용 및 전자적 응용과 같은 다양한 응용에서 이용하기 위해 채용된다.
백열 전구나 가스-충전 전구와는 대조적으로, LED는 비교적 싸고, 저전압에서 동작하며, 긴 동작 수명을 가진다. 추가로, LED는 비교적 적은 전력을 소비하고 컴팩트하다. 이들 속성들은 많은 응용에 대해 LED를 특히 바람직하고 매우 적합하게 한다.
LED의 이점들에도 불구하고, 이러한 소자와 연관된 제약이 있다. 이러한 제약들로는, LED의 효율을 제한할 수 있는 재료 제약; LED에 의해 생성된 광의 소자 외부로의 전송을 제한할 수 있는 구조적 제약; 및 높은 프로세싱 비용을 이어질 수 있는 제조 제약이 포함된다.
따라서, 개선된 LED 및 LED를 제조하기 위한 방법이 필요하다.
본 발명의 양태에서, 발광 다이오드(LED)를 포함한 발광 소자가 제공된다. 실시예에서, 발광 소자는, 기판, 기판에 인접한 p타입 III-V족 반도체층, p타입 III-V족 반도체층에 인접한 활성층 및 활성층에 인접한 n타입 III-V족 반도체층을 포함한다. 광 커플링 구조체(light coupling structure)는 n타입 III-V족 반도체층에 인접한다. 광 커플링 구조체는 하나 이상의 III-V족 반도체 재료를 포함한다. 전극은 광 커플링 구조체의 일부를 통해 n타입 반도체층과 전기적으로 통한다. 일부 상황에서, 광 커플링 구조체의 일부 이하가 n타입 III-V족 반도체층으로부터 형성된다.
또 다른 실시예에서, 발광 다이오드는 기판과 기판에 인접한 제1 층을 포함한다. 제1 층은 p타입 III-V족 반도체 및 n타입 III-V족 반도체 중 하나를 포함한다. 제1 층에 인접한 제2 층은 전자와 정공의 재결합시에 광을 생성하도록 구성된 활성 재료를 포함한다. 제2 층에 인접한 제3 층은 p타입 III-V족 반도체 및 n타입 III-V족 반도체 중 다른 하나를 포함한다. 제3 층에 인접한 광 커플링 구조체는 하나 이상의 III-V족 반도체 재료를 포함한다. 일부 경우에, 광 커플링 구조체의 일부 이하가 제3 층으로부터 형성된다. 제3 층에 인접한 전극은 제3 층과 전기적으로 통한다. 일부 경우에, 전극은 제3 층과 직접 접촉한다.
또 다른 실시예에서, 발광 소자는 n타입 반도체 재료의 제1 층과 p타입 반도체 재료의 제2 층을 포함한다. 제1 층과 제2 층 사이에는 활성층이 배치된다. 제1 층 또는 제2 층 중 어느 하나에 인접한 광 커플링 층은 버퍼 재료의 층을 포함한다. 광 커플링 층의 일부 이하가 제1 층 또는 제2 층 중 상기 어느 하나로부터 형성된다. 일부 경우에는, 광 커플링 층은 제1 층 또는 제2 층 중 상기 어느 하나로부터 형성되지 않는다. 전극은 광 커플링 층의 적어도 일부를 통해 제1 층 또는 제2 층 중 어느 하나와 전기적으로 통한다(예를 들어, 오옴 접촉한다).
또 다른 실시예에서, 발광 소자는, n타입 III-V족 반도체층, p타입 III-V족 반도체층 및 n타입 III-V족 반도체층과 p타입 III-V족 반도체층 사이의 활성층을 포함한다. n타입 III-V족 반도체층과 p타입 III-V족 반도체층 중 하나에 인접한 광 커플링 구조체는 하나 이상의 알루미늄 함유층을 포함한다. 광 커플링 구조체의 일부 이하는 n타입 III-V족 반도체층과 p타입 III-V족 반도체층 중 하나로부터 형성된다. 전극은 광 커플링 구조체의 일부를 통해 n타입 III-V족 반도체층과 p타입 III-V족 반도체층 중 하나과 전기적으로 통한다.
본 발명의 또 다른 양태에서, 발광 다이오드를 포함한 발광 소자를 형성하기 위한 방법이 제공된다. 실시예에서, 발광 소자를 형성하기 위한 방법은, 반응 챔버(또는 반응 챔버가 복수의 반응 공간을 포함한다면 반응 공간)에, 위쪽에 광 커플링 층을 갖는 기판을 제공하는 단계 및 광 커플링 층의 일부 상에 전극을 형성하는 단계를 포함한다. 광 커플링 층은 하나 이상의 III-V족 반도체 재료를 포함할 수 있다. 전극은 광 커플링 층에 인접한 n타입 반도체층과 p타입 반도체층 중 하나와 전기적으로 통하도록 형성된다. 광 커플링 층의 일부 이하는 활성층에 인접하게 형성된 n타입 반도체층과 p타입 반도체층 중 하나로부터 형성된다. 활성층은 n타입 반도체층과 p타입 반도체층 중 다른 하나에 인접하게 형성된다. n타입 반도체층과 p타입 반도체층 중 다른 하나는 기판에 인접하게 형성된다.
또 다른 실시예에서, 발광 소자를 형성하기 위한 방법은, 반응 챔버에, 위쪽에 버퍼층을 갖는 기판을 제공하는 단계 및 광 커플링 층을 형성하기 위해 버퍼층을 러프닝(roughening)하는 단계를 포함하고, 광 커플링 층은 n타입 반도체층과 p타입 반도체층 중 하나에 인접하게 형성된다. 광 커플링 층은, 활성층에 인접하게 형성된 n타입 반도체층과 p타입 반도체층 중 상기 하나의 일부 이하로부터 형성된다. 활성층은 n타입 반도체층과 p타입 반도체층 중 다른 하나에 인접하게 형성된다. n타입 반도체층과 p타입 반도체층 중 다른 하나는 기판에 인접하게 형성된다.
또 다른 실시예에서, 발광 소자를 형성하기 위한 방법은 반응 챔버 내의 제1 기판에 인접한 버퍼층을 형성하는 단계를 포함하고, 버퍼층은 알루미늄 함유 III-V족 반도체 재료를 갖는다. n타입 III-V족 반도체층은 버퍼층에 인접하게 형성되고, 활성층은 n타입 III-V족 반도체층에 인접하게 형성된다. p타입 III-V족 반도체층은 활성층에 인접하게 형성된다. 그 다음 제2 기판은 p타입 III-V족 반도체층에 인접하게 제공된다. 제1 기판이 제거되어 버퍼층을 노출시킨다. 그 다음, 버퍼층은 러프닝되어 n타입 III-V족 반도체층에 인접한 광 커플링 층을 형성한다. 전극이 광 커플링 층의 일부 위에 제공된다.
본 개시의 추가의 양태 및 이점들은, 본 개시의 예시적인 실시예가 도시되고 설명되는 이하의 상세한 설명으로부터 당업자에게는 용이하게 명백할 것이다. 실현시에, 본 개시는 다른 상이한 실시예도 가능하고, 그 몇 가지 세부사항 모두는 본 개시로부터 벗어나지 않고 다양한 명백한 관점에서 수정이 가능하다.
따라서, 도면과 상세한 설명은 본질적으로 예시로서 간주되어야 하며, 제한적인 것이 아니다.
본 명세서에서 언급된 모든 공개, 특허 및 특허 출원은, 각각의 개개 공개, 특허, 또는 특허 출원이 참조에 의해 구체적으로 및 개별적으로 포함되는 것과 동일한 범위로 참조에 의해 본 명세서에 포함된다.
본 발명의 원리가 이용되는 예시적인 실시예를 개시하는 이하의 상세한 설명과 첨부된 도면을 참조하면 본 발명의 특징 및 이점들의 더 나은 이해가 얻어진다.
도 1은 발광 다이오드를 개략적으로 나타낸다;
도 2는 실시예에 따른 광 커플링 층을 갖는 발광 소자를 개략적으로 나타낸다;
도 3은 실시예에 따른 광 커플링 구조체를 갖는 발광 소자를 개략적으로 나타낸다;
도 4는 실시예에 따른 발광 소자를 개략적으로 나타낸다;
도 5는 실시예에 따른 발광 소자를 형성하기 위한 방법을 도시한다;
도 6은 실시예에 따른 발광 소자를 형성하기 위한 시스템을 도시한다.
본 발명의 다양한 실시예들이 본 명세서에서 도시되고 설명되지만, 이러한 실시예들은 단지 예로서 제공되는 것임이 당업자에게는 명백할 것이다. 본 발명으로부터 벗어나지 않고 당업자에게는 수 많은 변형, 변경 및 대체가 가능할 것이다. 여기서 설명된 본 발명의 실시예에 대한 다양한 대안들이 본 발명을 실시하는데 채용될 수 있다는 것을 이해해야 한다.
본 명세서에서 사용되는 용어 "발광 소자"란, 발광 영역을 통한 순방향-바이어싱 전류의 인가시(또는 흐름)와 같은, 소자의 발광 영역(또는 "활성층")에서 전자와 정공의 재결합시에 광을 생성하도록 구성된 소자를 말한다. 발광 소자는 일부 경우에는 전기 에너지를 광으로 변환하는 고체 소자이다. 발광 다이오드("LED")는 발광 소자이다. 상이한 재료로 형성되고 상이한 구조체를 가지며 다양한 방식으로 수행하는 많은 상이한 LED 소자 구조체가 있다. 일부 발광 소자(레이저 다이오드)는 레이저 광을 방출하고, 다른 발광 소자는 비-단색광을 생성한다. 일부 LED는 특정한 응용에서의 성능에 최적화된다. LED는, 질화 인듐 갈륨을 갖는 다중 양자 우물(MQW; multiple quantum well) 활성층을 포함하는 소위 청색 LED일 수 있다. 청색 LED는 약 440 나노미터 내지 500 나노미터 범위의 파장을 갖는 비-단색광을 방출할 수 있다. 방출된 청색광의 일부를 흡수하는 인 코팅(phosphor coating)이 제공될 수 있다. 인은 차례로 형광을 발생하여 다른 파장의 광을 방출하여, 전체 LED 소자가 방출하는 광은 더 넓은 범위의 파장을 가진다.
본 명세서에서 사용되는 용어 "층"이란, 기판 상의 원자나 분자의 층을 말한다. 일부 경우에는, 층은 에피택셜층 또는 복수의 에피택셜층을 포함한다. 층은 막 또는 박막을 포함할 수 있다. 일부 경우에는, 층은, 예를 들어 광을 생성(또는 방출)하도록 구성된 활성층과 같은, 미리결정된 소자 기능을 행하는 소자(예를 들어, 발광 다이오드)의 구조적 컴포넌트이다. 층은 일반적으로 약 1개의 단원자 단층(ML; monolayer)에서부터, 수십개의 단층, 수 백개의 단층, 수 천개의 단층, 수 백만개의 단층, 수 억개의 단층, 수 조개의 단층들의 두께를 가진다. 예에서, 층은 하나보다 많은 단원자 단층의 두께를 갖는 다층 구조체이다. 또한, 층은 다중 재료층(또는 서브층들)을 포함할 수 있다. 예에서, 다중 양자 우물 활성층은 다중 우물 및 장벽층들을 포함한다. 층은 복수의 서브층을 포함할 수 있다. 예를 들어, 활성층은 장벽 서브층 및 우물 서브층을 포함할 수 있다.
본 명세서에서 사용되는 용어 "커버리지"란, 표면의 총 면적에 관하여 종(species)이 커버하거나 점유하는 표면의 비율을 말한다. 예를 들어, 종에 대한 10%의 커버리지는 표면의 10%가 그 종에 의해 커버된다는 것을 나타낸다. 일부 상황에서, 커버리지는 단층(ML; monolayer)으로 표현되고, 1 ML은 특정한 종에 의한 표면의 완전한 포화에 대응한다. 예를 들어, 0.1 ML의 피트 커버리지(pit coverage)는 피트에 의해 표면의 10%가 점유된다는 것을 나타낸다.
본 명세서에서 사용되는 용어 "활성 영역"(또는 "활성층")은, 광을 생성하도록 구성된 발광 다이오드(LED)의 발광 영역을 말한다. 활성층은, 예를 들어, 활성층을 통한 순방향-바이어싱 전류의 도움에 의한 것과 같은, 전자와 정공의 재결합시에 광을 생성하는 활성 재료를 포함한다. 활성층은 하나 또는 복수의 층(또는 서브층)을 포함할 수 있다. 일부 경우에, 활성층은 하나 이상의 장벽층(또는 예를 들어, GaN과 같은 클래딩층)과 하나 이상의 양자 우물("우물")층(예를 들어, InGaN 등)을 포함한다. 예에서, 활성층은 다중 양자 우물을 포함하고, 이 경우 활성층은 다중 양자 우물("MQW") 활성층이라 부를 수 있다.
본 명세서에서 사용되는 용어 "도핑된"이란, 도핑된 구조체 또는 층을 말한다. 층은 n타입 화학적 도펀트가 도핑되거나(여기서는 또한 "n-도핑") p타입 화학적 도펀트가 도핑(여기서는 또한 "p-도핑")될 수 있다. 일부 경우에, 층은 언도핑(undope)되거나 비의도적으로 도핑된다(여기서는 또한 "u-도핑" 또는 "u타입"). 예에서, u-GaN(또는 u타입 GaN) 층은 언도핑 또는 비의도적으로 도핑된 GaN을 포함한다.
본 명세서에서 사용되는 용어 "III-V족 반도체"란, 하나 이상의 III족 종 및 하나 이상의 V족 종을 갖는 재료를 말한다. III-V족 반도체 재료는 일부 경우에는, 질화 갈륨(GaN), 비화 갈륨(GaAs), 비화 갈륨 알루미늄(AlGaAs), 인화 갈륨 비소(GaAsP), 인화 알루미늄 갈륨 인듐(AlGalnP), 인화 갈륨(GaP), 질화 인듐 갈륨(InGaN), 인화 알루미늄 갈륨(AlGaP), 질화 알루미늄(AlN), 질화 알루미늄 갈륨(AlGaN) 및 질화 알루미늄 갈륨 인듐(AlGalnN)으로부터 선택된다.
본 명세서에서 사용되는 용어 "도펀트"란, n타입 도펀트 또는 p타입 도펀트와 같은 도펀트를 말한다. p타입 도펀트는, 제한없이, 마그네슘, 베릴륨, 아연 및 탄소를 포함한다. n타입 도펀트는, 제한없이, 실리콘, 게르마늄, 주석, 텔루륨 및 셀레늄을 포함한다. p타입 반도체는 p타입 도펀트가 도핑된 반도체이다. n타입 반도체는 n타입 도펀트가 도핑된 반도체이다. n타입 갈륨 질화물("n-GaN")과 같은 n타입 III-V족 재료는 n타입 도펀트가 도핑된 III-V족 재료를 포함한다. p타입 GaN("p-GaN")과 같은 p타입 III-V족 재료는 p타입 도펀트가 도핑된 III-V족 재료를 포함한다. III-V족 재료는, 붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로부터 선택된 적어도 하나의 III족 원소와, 질소, 인, 비소, 안티몬 및 비스무트로부터 선택된 적어도 하나의 V족 원소를 포함한다.
본 명세서에서 사용되는 용어 "인접한" 또는 "~에 인접한"은, "~ 다음의", "이웃하는", "~와 접하는" 및 "~ 부근의"를 포함한다. 일부 경우에, 인접하는 컴포넌트들은 하나 이상의 중간 층들에 의해 서로 분리된다. 예를 들어, 하나 이상의 중간 층들은, 약 10 마이크로미터("미크론"), 1 미크론, 500 나노미터("nm"), 100 nm, 50 nm, 10 nm, 1nm 이하의 두께를 가질 수 있다. 예에서, 제1 층은, 제1 층이 제2 층에 직접 접촉할 때 제2 층에 인접한다. 또 다른 예에서, 제1 층은, 제1 층이 제3 층에 의해 제2 층으로부터 분리될 때 제2 층에 인접한다.
본 명세서에서 사용되는 용어 "기판"은, 막이나 박막 형성을 원하는 임의의 작업물을 말한다. 기판은, 제한없이, 실리콘, 게르마늄, 실리카, 사파이어, 산화 아연, 탄소(예를 들어, 그래핀), 탄화 규소, AlN, GaN, 스피넬(spinel), 코팅된 실리콘, 산화물 상의 실리콘(silicon on oxide), 산화물 상의 탄화 실리콘(silicon carbide on oxide), 유리, 질화 갈륨, 질화 인듐, 이산화 티타늄과 질화 알루미늄, 세라믹 재료(예를 들어, 알루미나, AlN), 금속 재료(예를 들면, 몰리브덴, 텅스텐, 구리, 알루미늄) 및 이들의 조합(또는 합금)을 포함한다.
본 명세서에서 사용되는 용어 "주입 효율"이란, 발광 소자의 활성 영역 내로 주입되는 발광 소자를 통과하는 전자들의 비율을 말한다.
본 명세서에서 사용되는 용어 "내부 양자 효율"이란, 복사중인(즉, 광자를 생성하는) 발광 소자의 활성 영역에서 모든 전자-정공 재결합 이벤트의 비율을 말한다.
본 명세서에서 사용되는 용어 "추출 효율"이란, 소자로부터 탈출하는 발광 소자의 활성 영역에서 생성된 광자의 비율을 말한다.
본 명세서에서 사용되는 용어 "외부 양자 효율"(EQE)이란, LED를 통과하는 전자의 개수에 대한 LED로부터 방출된 광자의 개수의 비율을 말한다. 즉, EQE = 주입 효율 × 내부 양자 효율 × 추출 효율.
본 명세서에서 사용되는 용어 "광 커플링 구조체"란, 제1 매체로부터 제2 매체로 광이 투과되는 것을 허용하도록 구성된 구조체를 말한다. 제1 매체는 제1 굴절 계수를 가지고, 제2 매체는 제1 굴절 계수와는 상이할 수 있는 제2 굴절 계수를 가진다. 광 커플링 구조체(또는 층)는 제1 매체로부터의 광을 제2 매체에 커플링한다.
실리콘은, 실리콘과 함께 사용하기에 적합한 상용 반도체 제조 기술을 이용하는 능력과 같은 다양한 이점들을 제공하지만, 실리콘 기판 상에서의 III-V족 반도체-기반의 LED의 형성은 다양한 제약을 제기한다. 예로서, 실리콘과 질화 갈륨 사이의 격자 부정합 및 열팽창 계수의 부정합은, 전위(dislocation)와 같은, 질화 갈륨 박막의 형성시에 결함을 생성하는 구조적 응력으로 이어진다.
LED는 다양한 반도체 소자층들로 형성될 수 있다. 일부 상황에서, III-V족 반도체 LED는, 다른 반도체 재료에 비해 바람직할 수 있는 소자 파라미터(예를 들어, 광의 파장, 외부 양자 효율)를 제공한다. 질화 갈륨(GaN)은 광전자 응용 및 고출력 고주파 소자에서 이용될 수 있는 바이너리 III-V족 직접 밴드 갭 반도체이다.
III-V족 반도체 기반 LED는, 실리콘, 게르마늄, 사파이어 및 탄화 실리콘(SiC)과 같은 다양한 기판 상에 형성될 수 있다. 실리콘은, 미리결정된 기간 내에서 형성되는 LED의 수의 최대화를 보조하는 대형 웨이퍼 크기를 이용하는 것 외에도, 현재의 제조 및 공정 기술을 이용하는 능력과 같은, 다른 기판에 비해 다양한 이점들을 제공한다. 도 1은, 기판(105), 기판(105)에 인접한 AlN 층(110), AlN층(110)에 인접한 AlGaN층(115), 버퍼층(115)에 인접한 n타입 GaN("n-GaN")층(120), n-GaN층(120)에 인접한 활성층(125), 활성층(125)에 인접한 전자 차단(예를 들어, AlGaN) 층(130) 및 전자 차단층(130)에 인접한 p타입 GaN("p-GaN") 층(135)을 갖는 LED(100)를 도시한다. 전자 차단층(130)은 p-GaN 층(135) 내의 정공과 전자의 재결합을 최소화하도록 구성된다. 일부 경우에, LED(100)는 AlGaN 층(115)과 n-GaN 층(120) 사이에 u-GaN 층을 포함한다. u-GaN 층은 n-GaN 층(120)의 향상된 결정 품질을 제공할 수 있다. 기판(100)은 실리콘으로 형성될 수 있다. 일부 상황에서, LED(100)는 p-GaN 층(135)에 인접한 기판(140)(기판 2)을 포함한다. 이러한 경우에, 기판(105)은 배제할 수 있다. 일부 경우에, AlGaN 층(110)은 버퍼층(115)의 일부이다.
실리콘이 다양한 이점을 제공하지만, III-V족 반도체 기반의 LED의 실리콘 기판 상의 형성은 다양한 제약을 제기한다. 예로서, 실리콘과 질화 갈륨 사이의 격자 부정합 및 열팽창 계수의 부정합은, LED 소자에서의 높은 결함 밀도와 균열 문제로 이어질 수 있는 구조적 응력을 생성할 수 있다. 예에서, 실리콘 기판 상에 GaN 에피택셜 층(여기서는 또한 "에피층")을 갖는 LED의 경우, GaN 에피층이 두꺼워질수록, 에피층 내의 응력은 증가한다. 응력 증가는 실리콘 웨이퍼가 만곡되고 균열되게 할 수 있다. 균열 문제는, 실리콘으로 n-도핑되는 GaN층의 경우에, 적어도 부분적으로 실리콘-도핑된 GaN에서의 높은 인장 변형률(tensile strain)로 인해, 더욱 심각하다. 실리콘-도핑된 GaN 층의 두께는 균열을 피하도록 선택될 수 있다. 실리콘 상의 III-V족 반도체층의 두께 제약은 바람직한 성능 특성을 갖는 III-V족 반도체-기반의 LED의 형성에 대해 다양한 도전과제를 부과한다.
일부 경우에, LED 소자의 추출 효율은 LED의 활성층에 인접한 n타입 반도체층의 일부로부터 형성된 광 커플링 층의 도움에 의해 향상될 수 있다. 광 커플링 층은, 제1 매체로부터의 LED의 활성층에서 생성된 광을 제2 매체에 커플링하는데, 예를 들어, LED 내부 매체로부터 외부 환경에 커플링한다. 그러나, n타입 반도체층으로부터 형성된 광 커플링 층에 의해, n타입 반도체층의 일부는 광 추출을 위해 희생되고, 결과적으로, 전류 스프레딩에 대한 유효한 n타입 반도체층 두께가 감소된다. 이러한 경우, 충분한 러프닝(roughening)과 전류 스프레딩 양쪽 모두에 대해 더 두꺼운 n타입 반도체층이 필요할 수 있다. 그러나, 두꺼운 n타입 반도체층의 사용은 균열없는 소자 층들의 성장을 어렵게 한다.
여기서 제공되는 구조체 및 방법은, 유익하게도, 균열의 제거가 아니더라도 균열의 감소와 함께 실리콘 상의 III-V족 반도체-기반의 LED 소자의 형성을 가능케 하면서, 바람직한 성능 특성(예를 들어, 외부 양자 효율)을 갖는 소자를 제공한다. 일부 실시예에서, n타입 III-V족 반도체(예를 들어, n-GaN) 층 위의 러프닝된 u타입 III-V족 반도체(예를 들어, u-GaN) 층은 광 커플링 층(또는 광 커플링 구조체)으로서 이용된다. 일부 상황에서, 러프닝된 버퍼층은 n타입 III-V족 반도체층 위에(또는 인접하게) 제공된다. n타입 III-V족 반도체층의 러프닝은, 이러한 경우에, 제거되지는 않더라도 감소될 수 있음으로써, 최적화된 전류 스프레딩을 제공하면서 유익하게도 비교적 얇은 III-V족 반도체층의 이용을 가능케함으로써 균열의 회피를 보조한다.
광 커플링 층을 갖는 발광 소자
본 발명의 양태에서, 발광 소자는, 기판, 기판에 인접한 p타입 반도체층, p타입 반도체층에 인접한 활성층 및 활성층에 인접한 n타입 반도체층을 포함한다. 발광 소자는 n타입 또는 p타입 반도체층 중 어느 하나에 인접한 광 커플링 구조체를 포함한다. 일부 실시예에서, 광 커플링 구조체의 일부 이하가 n타입 또는 p타입 반도체층으로부터 형성된다.
일부 실시예에서, 광 커플링 구조체(또는 광 커플링 층)는 제1 굴절 계수를 갖는 제1 매체로부터의 광을 제2 굴절 계수를 갖는 제2 매체에 커플링한다. 제1 및 제2 굴절 계수는 상이할 수 있다. 일부 경우에, 제2 굴절 계수는 제1 굴절 계수보다 작다.
발광 소자의 동작 동안에, 활성층에서 생성된 광의 적어도 일부는 다양한 각도로 광을 산란시키는 광 커플링 구조체 쪽으로 향하고, 광의 적어도 일부는 발광 소자 바깥으로 향할 수도 있다. 따라서 광 커플링 구조체는 소자에 의해 생성된 광을 소자의 바깥으로 지향시키는 것을 돕는다.
n타입 및/또는 p타입 반도체층은 질화 갈륨과 같은 III-V족 반도체 재료로 형성될 수 있다. 기판은 실리콘으로 형성될 수 있다. 실시예에서, n타입 반도체층의 두께는 실리콘 기판과 III-V족 반도체 사이의 격자 및 열 부정합에 의해 부과된 응력을 최소화하도록 선택된다. 그러나, 유도된 응력 조건 하의 소자 형성을 원할 때와 같은 다른 경우에는, n타입 반도체층의 두께는 미리 결정된 응력 레벨을 유지하도록 선택된다.
일부 실시예에서, 발광 소자는, 제1 타입의 III-V족 반도체 재료의 제1 층, 제2 타입의 III-V족 반도체 재료의 제2 층 및 제1 층과 제2 층 사이의 활성층을 포함한다. 발광 소자는 제1 층과 제2 층 중 하나에 인접한 광 커플링 층을 가진다. 예를 들어, 광 커플링 층은 제1 층에 인접한다. 광 커플링 층은 제3 타입의 III-V족 반도체 재료를 포함한다. 광 커플링 층의 일부를 통해 형성된 전극은 제1 층과 제2 층 중 하나로의 및 하나로부터의 전류 경로를 제공한다.
일부 상황에서, 제1 타입의 III-V족 반도체 재료는 n타입 III-V족 반도체와 p타입 III-V족 반도체 중 하나로부터 선택되고, 제2 타입의 III-V족 반도체 재료는, n타입 III-V족 반도체와 p타입 III-V족 반도체 중 다른 하나로부터 선택된다. 예에서, 제1 층은 p-GaN으로 형성되고, 제2 층은 n-GaN으로 형성된다. 일부 경우에, 제3 타입의 III-V족 반도체 재료는, u타입 III-V족 반도체 재료, 도핑된 III-V족 반도체 재료 및/또는 알루미늄 함유 III-V족 반도체 재료를 포함한다. 예에서, 제3 타입의 III-V족 반도체 재료는 u-GaN(즉, 언도핑 또는 비의도적으로 도핑된 GaN)을 포함한다. 또 다른 예에서, 제3 타입의 III-V족 반도체는 n-GaN 또는 p-GaN을 포함한다. 또 다른 예에서, 제3 타입의 III-V족 반도체는 AlGaN 또는 AlN을 포함한다.
일부 경우에, 광 커플링 층의 일부 이하는 인접한 n타입 또는 p타입 III-V족 반도체층으로부터 형성된다. 예에서, LED는 기판과 기판에 인접한 제1 층을 포함한다. 제1 층은 p타입 III-V족 반도체와 n타입 III-V족 반도체 중 하나를 포함한다. LED는 제1 층에 인접한 제2 층을 포함한다. 제2 층은, 제2 층을 가로지르는 순방향 바이어싱 전류의 인가시에 광을 생성하도록 구성된 활성 재료를 포함한다. LED는 제2 층에 인접한 제3 층을 더 포함한다. 제3 층은 p타입 III-V족 반도체와 n타입 III-V족 반도체 중 다른 하나를 포함한다. 광 커플링 구조체는 제3 층에 인접하게 배치된다. 광 커플링 구조체는, III-V족 반도체 재료의 하나 이상의 층과 같은, 하나 이상의 III-V족 반도체 재료를 포함한다. 대부분, 광 커플링 구조체의 일부는 제3 층으로부터 형성된다. 실시예에서, 광 커플링 구조체의 일부는 제3 층으로부터 형성된다. 또 다른 실시예에서, 광 커플링 구조체는 제3 층으로부터 형성되지 않는다.
LED는 제3 층에 인접하게 형성된 전극을 더 포함한다. 전극은 제3 층과 전기적으로 통한다. 일부 경우에, 제1 층은 p타입 III-V족 반도체(예를 들어, p-GaN)를 가지고, 제3 층은 n타입 III-V족 반도체(예를 들어, n-GaN)를 가진다.
광 커플링 구조체는 제4 층 및 제5 층을 포함하고, 제4 층은 LED의 제3 층에 인접한다. 일부 실시예에서, 제4 층은 n타입 III-V족 반도체, u타입 III-V족 반도체 및 알루미늄 함유 III-V족 반도체 중 하나 이상을 포함한다. 일부 경우에, 제4 층은, n타입 질화 갈륨, u타입 질화 갈륨, 질화 알루미늄 갈륨 및 질화 알루미늄 중 하나 이상을 포함한다. 일부 실시예에서, 제5 층은 u타입 III-V족 반도체 및 알루미늄 함유 III-V족 반도체 중 하나 이상을 포함한다. 일부 경우에, 제5 층은, u타입 질화 갈륨, 질화 알루미늄 갈륨 및 질화 알루미늄 중 하나 이상을 포함한다. 예에서, 제4 층은 n-GaN, u-GaN, AlGaN 및 AlN 중 하나 이상을 포함하고, 제5 층은 u-GaN, AlGaN 및 AlN 중 하나 이상을 포함한다.
일부 실시예에서, LED의 광 커플링 구조체는 제5 층에 인접한 제6 층을 포함한다. 이러한 경우, 제5 층은 제4 층과 제6 층 사이에 있다. 일부 실시예에서, 제6 층은 알루미늄 함유 III-V족 반도체를 포함한다. 일부 경우에, 알루미늄 함유 III-V족 반도체는 질화 알루미늄 갈륨 또는 질화 알루미늄이다.
예에서, 발광 소자는 실리콘 기판, 실리콘 기판 위의 p-GaN 층, p-GaN 층 위의 활성층, 활성층 위의 n-GaN 층, n-GaN 층 위의 광 커플링 층(여기서는 또한 "광 커플링 구조체")을 포함한다. 광 커플링 층은 AlGaN 및/또는 AlN을 포함하고, 일부 경우에는 u-GaN을 포함한다. 광 커플링 층은 일부 상황에서는 n-GaN을 포함한다. 예를 들어, 광 커플링 층은 n-GaN 층에 인접한 n-GaN 서브층과 n-GaN 서브층 위의 AlGaN 서브층을 포함할 수 있다. 광 커플링 층은, n-GaN 서브층과 AlGaN 서브층 사이에 u-GaN 서브층을 포함할 수 있다. 또한, 광 커플링 층은 AlGaN 서브층 위에 AlN 서브층을 포함할 수 있다. 소자는 광 커플링 층의 일부 위에 전극을 포함하고, 이 전극은 n-GaN 층과 전기적으로 통한다. 일부 경우에, 전극은 n-GaN 층과 직접 접촉한다.
일부 실시예에서, n타입 및 p타입 반도체층은 III-V족 반도체 재료로 형성된다. 예에서, n타입 및 p타입 반도체층은 질화 갈륨을 포함한다. 이러한 경우, n타입 반도체층은, 예를 들어, 실리콘과 같은, n타입 도펀트와 질화 갈륨을 포함하고, p타입 반도체층은, 예를 들어, 마그네슘과 같은 p타입 도펀트와 질화 갈륨을 포함한다.
일부 실시예에서, 광 커플링 구조체는 III-V족 재료의 다양한 조합으로 형성된다. 일부 실시예에서, 광 커플링 구조체는 제1 층(또는 서브층)과 제1 층에 인접한 제2 층을 포함한다. 예에서, 제1 층은 u-GaN을 포함하고 제2 층은 질화 알루미늄 갈륨(AlGaN) 또는 질화 알루미늄(AlN)을 포함한다. 또 다른 예에서, 제1 층은 AlGaN을 포함하고 제2 층은 AlN을 포함한다. 광 커플링 층의 적어도 일부는 n타입 반도체층으로 형성될 수 있다. 또 다른 예에서, 제1 층은 n-GaN으로 형성되고, 제2 층은 u-GaN, AlGaN 또는 AlN으로 형성된다. 일부 경우에, 광 커플링 층은 제2 층에 인접한 반도체 재료의 제3 층을 포함한다. 예에서, 제3 층은 AlGaN 또는 AlN과 같은 III-V족 반도체 재료를 포함한다.
발광 소자는 광 커플링 층에 인접한 제1 전극과 기판에 인접한 제2 전극을 포함한다. 제1 전극은, 티타늄, 알루미늄, 니켈, 백금, 금, 은, 로듐, 구리 및 크롬 중 하나 이상을 포함할 수 있다. 제2 전극은, 알루미늄, 티타늄, 크롬, 백금, 니켈, 금, 로듐 및 은 중 하나 이상을 포함할 수 있다. 일부 경우에, 제2 전극은 백금, 니켈, 은, 로듐 및 금 중 하나 이상으로 형성된다.
제1 전극은 일부 경우에 광 커플링 층의 일부를 커버한다. 제1 전극의 형상 및 분포는 제1 전극에 의해 발광 소자로부터 유출되는 광의 방해를 최소화하도록 선택될 수 있다.
일부 실시예들에서, 광 커플링 층은 러프닝된 층이다. 러프닝된 층은 일부 경우에 돌출부(protrusions)를 가진다. 일부 실시예에서, 광 커플링 층은, 약 10 나노미터(nm)와 3 마이크로미터("미크론") 사이, 또는 약 100 nm과 2 미크론 사이, 또는 약 200 nm와 1.5 미크론 사이의 주름(corrugation)을 가진다. 다른 실시예에서, 광 커플링 층은, 약 10 nm이상의, 또는 약 50 nm 이상의, 또는 약 100 nm 이상의, 또는 약 200 nm 이상의, 또는 약 300 nm 이상의, 또는 약 400 nm 이상의, 또는 약 500 nm 이상의, 또는 약 1000 nm 이상의 주름(또는 거칠기)을 가진다.
일부 실시예에서, 광 커플링 층은, 약 10 나노미터(nm)와 3 마이크로미터("미크론") 사이, 또는 약 100 nm와 2 미크론 사이, 또는 약 200 nm와 1.5 미크론 사이의 크기(예를 들어, 높이)를 갖는 돌출부를 가진다. 다른 실시예에서, 광 커플링 층은, 약 10 nm이상의, 또는 약 50 nm 이상의, 또는 약 100 nm 이상의, 또는 약 200 nm 이상의, 또는 약 300 nm 이상의, 또는 약 400 nm 이상의, 또는 약 500 nm 이상의, 또는 약 1000 nm 이상의 크기를 갖는 돌출부를 가진다.
일부 경우에, 광 커플링 층은 광 커플링 층의 표면에 배치된 하나 이상의 광 커플링 부분(light coupling moiety)을 포함한다. 일부 실시예에서, 광 커플링 부분은 돌출부이다. 일부 실시예에서, 광 커플링 부분은 확산 광학적 투과성 재료로 형성된다. 일부 실시예에서, 광 커플링 부분들의 개개의 부분은, 3차원 원뿔(cone)이나 뿔(horn), 또는 2차원 기하학적 형상의 단면을 갖는 라인과 같은, 2차원이나 3차원일 수 있다. 일부 경우에, 개개의 광 커플링 부분은 활성층으로부터 떨어져서 배향된 축을 따라 감소하는 폭을 가진다. 실시예에서, 개개의 광 커플링 부분은 삼각형 단면을 가진다. 또 다른 실시예에서, 개개의 광 커플링 부분은 피라미드형 또는 실질적으로 피라미드형이다. 다른 경우에는, 개개의 광 커플링 부분은 활성층으로부터 떨어져서 배향된 축을 따라 실질적으로 일정한 폭을 가진다. 실시예에서, 개개의 광 커플링 부분은 정사각형 또는 직사각형인 단면을 가진다. 예에서, 개개의 광 커플링 부분은 막대형이다. 광 커플링 층의 표면에서의 주름은 제1 매체로부터의 광의 제2 매체로의 커플링을 최적화하도록 선택될 수 있다. 제1 매체는 발광 소자에 대해 내부에 있을 수 있고 제2 매체는 발광 소자에 대해 외부에 있을 수 있다.
광 커플링 층의 주름 또는 표면 거칠기는, 주사 터널링 현미경(STM; scanning tunneling microscopy), 원자력 현미경(AFM; atomic force microscopy) 또는 라만 분광법과 같은 다양한 표면 산란 기술 등의 다양한 표면 분광 도구의 도움에 의해 측정될 수 있다. 주름은 광 커플링 층의 부분(moiety)의 높이(예를 들어, 피트-대-피크 거리)에 대응할 수 있다. 실시예에서, 광 커플링 층은, 약 10 나노미터(nm)와 3 미크론 사이, 또는 약 100 nm과 2 미크론 사이, 또는 약 200 nm와 1.5 미크론 사이의 두께를 가진다.
일부 실시예에서, 기판은, 실리콘, 게르마늄, 산화 실리콘, 이산화 실리콘, 산화 티탄, 이산화 티타늄 및 사파이어, 질화 갈륨, 탄화 실리콘, 알루미나, 질화 알루미늄, 구리, 텅스텐, 몰리브덴 및 이들의 조합 중 하나 이상을 포함한다. 특정한 구현에서, 기판은, 예를 들어, n타입 또는 p타입 실리콘과 같은 실리콘이다.
일부 상황에서, 발광 소자는 기판과 p타입 반도체층 사이에 광 반사기를 더 포함한다. 광 반사기는, 은, 백금, 금, 니켈, 알루미늄, 로듐 및 인듐 중에서 하나 이상으로 형성될 수 있다.
일부 실시예에서, 활성층은 III-V족 반도체를 갖는 활성 재료를 포함한다. 일부 경우에, 활성 재료는, 다중 양자 우물(MQW; multiple quantum well) 재료와 같은 양자 우물 재료이다. 실시예에서, 활성층은 교대하는 우물 층(또는 서브층) 및 장벽(또는 클래딩) 층을 포함한다. 예에서, 활성층은 질화 인듐 갈륨 및/또는 질화 인듐 알루미늄 갈륨으로 형성된 우물층을 포함한다. 이러한 경우에, 장벽층은 질화 갈륨으로 형성될 수 있다. 또 다른 예에서, 활성층은 질화 알루미늄 갈륨으로 형성된 우물층을 포함한다. 이러한 경우에, 장벽층은 질화 알루미늄 또는 질화 갈륨으로 형성될 수 있다. 활성층의 활성 재료는 2개 이상의 원소로 조성적으로 단계화(여기서는 "단계화")될 수 있다. 예에서, 활성층은 단계화된 질화 인듐 갈륨, InxGa1 - xN(여기서 x는 0과 1 사이의 수)과, GaN으로 형성된 장벽(또는 클래딩) 층을 포함한다. 이러한 층의 조성은 활성층의 제1 측으로부터 제2 측까지 달라질 수 있다. 일부 상황에서, 우물층은 억셉터 재료를 포함하고 및/또는 장벽층은 도너 재료를 포함한다. 일부 실시예에서, 장벽 재료는 질화 갈륨, 질화 인듐 갈륨 및 질화 알루미늄 중 하나 이상을 포함하고, 우물 재료는 질화 인듐 갈륨, 질화 인듐 알루미늄 갈륨 중 하나 이상을 포함한다.
대안으로서, 활성층은 AlGaInP로 형성된다. 일부 경우에, AlGaInP 함유 양자 우물 활성층은 AlGaInP로 형성된 하나 이상의 우물층과 AlInP로 형성된 하나 이상의 장벽층을 포함한다.
도 2는 본 발명의 실시예에 따른 발광 소자(200)를 도시한다. 소자(200)는, 수직 적층형 LED와 같은 발광 다이오드(LED)일 수 있다. 소자(200)는, 하부로부터 상부까지, 하부 전극(205), 기판(210), 광 반사층(215), p타입 반도체층(220), 활성층(225), n타입 반도체층(230), 광 커플링 층(235) 및 상부 전극(240)을 포함한다. 소자(200)에서의 화살표들은 전극들(205와 240) 사이의 전류의 방향을 나타낸다.
활성층(225)은 우물층 및 장벽층을 갖는 양자 우물 활성층이거나, 복수의 우물층 및 장벽층을 갖는 다중 양자 우물 활성층일 수 있다. 예에서, 활성층(225)은 교대하는 GaN 장벽층과 질화 인듐 갈륨 또는 질화 알루미늄 인듐 갈륨 우물층으로 형성된다. 활성층(225)은 활성층(225) 내의 전자와 정공의 재결합시에 광을 생성하도록 구성된다.
광 커플링 층(235)은, 소자(200)에서 생성되어 n타입 반도체층(230)으로부터 유출되는 광을 소자(200) 외부의 환경이나 광 커플링 층(235) 위의 또 다른 층에 커플링하도록 구성된다. 실시예에서, 광 커플링 층(235)은 제1 굴절 계수를 갖는 n타입 반도체(230)로부터 제1 굴절 계수보다 작은 제2 굴절 계수를 갖는 재료나 환경으로의 광의 전송을 용이하게 한다.
광 반사층(215)은 활성층(225)에서 생성된 광을 광 커플링 층(235) 쪽으로 반사하도록 구성된 재료로 형성된다. 광 반사층(215)의 도움에 의해, 초기에 활성층(225)에서 생성되어 기판(210) 쪽으로 향하는 광은 광 반사층(215)에 의해 활성층(225) 및 광 커플링 층(235) 쪽으로 향한다. 일부 경우에, 광 반사층(215)은 반사성 p타입 전극으로 형성된다. 다른 경우에는, 광 반사층은, 은, 백금, 금, 니켈, 알루미늄, 로듐 및 인듐 중에서 하나 이상으로 형성된다. 일부 상황에서, 광 반사층(215)은 전방향 반사기(omnidirectional reflector)이다.
소자(200)는 하나 이상의 추가 층을 포함할 수 있다. 예를 들어, 소자(200)는, n타입 반도체층(230)과 활성층(225) 사이에 활성층(225) 내의 V-피트(또는 V-결함)의 형성을 용이하게 하도록 구성된 피트 생성층을 포함할 수 있다. 실시예에서, 소자(200)는 p타입 반도체층(220)과 활성층(225) 사이에 p타입 반도체층(220) 내의 전자-정공 재결합을 최소화하도록 구성된 전자 차단층을 포함한다.
일부 상황에서, n타입 반도체층(230)은, n타입 질화 갈륨과 같은 n타입 III-V족 반도체로 형성된다. 일부 경우에, p타입 반도체층(220)은, p타입 질화 갈륨과 같은 p타입 III-V족 반도체로 형성된다. 예에서, n타입 반도체층(230)은 실리콘에 의해 n타입 도핑된다. 또 다른 예에서, p타입 반도체층(220)은 마그네슘에 의해 p타입 도핑된다.
일부 실시예에서, 광 커플링 층(235)은 하나 이상의 반도체 재료로 형성된다. 일부 실시예에서, 광 커플링 층(235)은 버퍼층 재료로 형성된다. 광 커플링 층(235)은, 제1 타입의 III-V족 반도체와 제2 타입의 III-V족 반도체 사이에서와 같은, 제1 타입의 반도체 재료와 제2 타입의 반도체 재료 사이에서 조성적으로 단계화될 수 있다. 대안으로서, 광 커플링 층(235)은 조성적으로 단계화되지 않은 하나 이상의 이산층(discrete layer)을 포함한다.
일부 상황에서, 광 커플링 층(또는 구조체)(235)는 일반적으로 화학식 M1xM21-xCy(여기서, 'M1' 및 'M2'는 III족 재료이고, 'C'는 V족 재료임)의 재료를 갖는 복수의 서브층(또는 층)을 포함한다. 일부 경우에, 광 커플링 층(235)은 AlxGa1-xN으로부터 선택된 복수의 층을 포함하고, 여기서 'x'는 0과 1 사이의 수이다. 예를 들어, 광 커플링 층(235)은 AlN, AlGaN 및 u-GaN으로부터 선택된 하나 이상의 층을 포함할 수 있다. 예에서, 광 커플링 층(235)은 u-GaN 층(즉, u-GaN을 갖는 층) 및 AlGaN층(즉, AlGaN을 갖는 층)을 포함한다. 또 다른 예에서, 광 커플링 층(235)은 u-GaN 층, AlGaN 층 및 AlN층(즉, AlN을 갖는 층)을 포함한다. 또 다른 예에서, 광 커플링 층(235)은 n-GaN 층, AlGaN 층 및 AlN층을 포함한다. 또 다른 예에서, 광 커플링 층(235)은 n-GaN 층 및 AlGaN 층을 포함한다. 광 커플링 층(235)은 또한 AlN 층을 포함한다. 또 다른 예에서, 광 커플링 층(235)은 u-GaN 층 및 AlGaN 층을 포함한다. 광 커플링 층(235)은 또한 AlN 층을 포함한다. u-GaN 층은 일부 경우에 선택사항이다.
일부 경우에, 광 커플링 층(235)은 u타입 반도체 재료로 형성된다. 실시예에서, 광 커플링 층(235)은, u타입 질화 갈륨(u-GaN)과 같은 u타입 III-V족 반도체로 형성된다. 광 커플링 층(235)은, u타입 반도체 재료 위에, III-V족 반도체 재료(예를 들어, AlGaN)와 같은 반도체 재료의 층을 포함할 수 있다. 일부 실시예에서, 광 커플링 층(235)은, n타입 반도체 재료(예를 들어, n-GaN)의 층과 u타입 반도체 재료의 층을 포함한다. n타입 반도체 재료의 층은 n타입 III-V족 반도체층(230)의 일부로부터 형성될 수 있다.
일부 상황에서, 광 커플링 층(235)은 알루미늄 함유 III-V족 반도체 재료(예를 들어, AlGaN)으로 형성된다. 일부 상황에서, 광 커플링 층(235)은 III-V족 반도체의 추가 층을 포함한다. 예에서, 광 커플링 층은 AlGaN의 층과 AlN의 층을 포함한다. AlGaN의 층은 n타입 반도체층(230)에 인접하게 배치된다. 일부 실시예에서, 광 커플링 층(235)은 n타입 반도체 재료의 층과, AlGaN 층 및/또는 AlN 층과 같은 n타입 반도체 재료의 층에 인접한 하나 이상의 알루미늄 함유층을 포함한다. n타입 반도체 재료의 층은, 일부 경우에, n타입 III-V족 반도체층(230)의 일부로부터 형성된다. 광 커플링 층(235)은, n타입 반도체층(230)과 하나 이상의 알루미늄 함유층 사이에, u-GaN과 같은 u타입 III-V족 반도체의 층을 포함할 수 있다.
하부 전극(205)은 기판(210)에 인접하게 형성된다. 하부 전극(205)은, 기판 및 광 반사층(215)을 통해 p타입 반도체층(220)과 전기적으로 통한다. 일부 상황에서, 소자(200)는 하부 전극(205)과 기판(210) 사이에 하나 이상의 추가 층들을 포함한다.
상부 전극(240)은 광 커플링 층(235)에 인접하게 형성된다. 상부 전극(240)은 n타입 반도체층(230)과 전기적으로 통한다. 일부 실시예에서, 상부 전극(240)은 n타입 반도체층(230)에 접촉한다. 접촉은 일부 경우에는 오옴 접촉이다. 일부 상황에서, 소자(200)는 상부 전극(240)과 n타입 반도체층(230) 사이에 하나 이상의 추가 층들을 포함한다.
대안으로서, p타입 반도체층(220)과 n타입 반도체층(230)은 역전된다. 즉, 광 커플링 층(235)은 p타입 반도체층에 인접하고, n타입 반도체층은 기판(210)과 활성층(225) 사이에 배치된다.
도 3은 본 발명의 실시예에 따른 발광 소자(300)를 도시한다. 소자(300)는, 하부로부터 상부까지, 반도체층(305), 광 커플링 층(또는 구조체)(310) 및 전극(315)을 포함한다. 일부 경우에, 전극(315)은 광 커플링 층(310)의 일부 이하를 커버한다. 실시예에서, 반도체층(305)은 n타입 반도체로 형성된다. 또 다른 실시예에서, 반도체층(305)은 p타입 반도체로 형성된다. 일부 경우에, 반도체층(305)은 n타입 또는 p타입 III-V족 반도체로 형성된다. 예에서, 반도체층(305)은 n-GaN으로 형성된다.
예시된 실시예에서, 광 커플링 층(310)은, 제1 층(또는 서브층)(320), 제1 층(320)에 인접한 제2 층(또는 서브층)(325) 및 제2 층(325)에 인접한 제3 층(또는 서브층)(330)을 포함한다. 제1 층(320)은 반도체 재료로 형성된다. 일부 상황에서, 제1 층은 n타입 또는 p타입 반도체 재료로 형성된다. 제1 층은 III-V족 반도체로 형성될 수 있다. 실시예에서, 제1 층(320)은 반도체층(305)의 일부로 형성된다. 예로서, 제1 층은 n-GaN으로 형성된다. 또 다른 예로서, 제1 층(320)은 u타입 GaN("u-GaN")으로 형성된다. 또 다른 예로서, 제1 층(320)은 p-GaN으로 형성된다. 또 다른 예로서, 제1 층(320)은 AlGaN 또는 AlN으로 형성된다.
제2 층(325)은 반도체 재료로 형성된다. 일부 상황에서, 제2 층(325)은 III-V족 반도체로 형성된다. 실시예에서, 제2 층(325)은, u타입 GaN과 같은 질화 갈륨, 질화 알루미늄 갈륨 또는 질화 알루미늄으로 형성된다. 제3 층(330)은, III-V족 반도체와 같은 반도체 재료로 형성될 수 있다. 일부 상황에서, 제3 층(330)은, 질화 갈륨(예를 들어, u-GaN), 질화 알루미늄 갈륨 또는 질화 알루미늄으로 형성된다.
전극(315)은 하나 이상의 원소 금속으로 형성된다. 일부 실시예에서, 전극(315)은, 티타늄, 알루미늄, 니켈, 백금, 금, 은, 로듐, 구리 및 크롬 중 하나 이상으로 형성된다.
일부 실시예에서, 제1 층(320)은 제1 타입의 III-V족 반도체로 형성되고, 제2 층(325)은 제2 타입의 III-V족 반도체로 형성되며, 제3 층(330)은 제3 타입의 III-V족 반도체로 형성된다.
예에서, 제1 층(320)은 u-GaN으로 형성되고, 제2 층(325)은 AlGaN으로 형성되며, 제3 층(330)은 AlN으로 형성된다. 또 다른 예로서, 제1 층(320)은 n-GaN(예를 들어, 실리콘-도핑된 GaN)으로 형성되고, 제2 층(325)은 u-GaN으로 형성되며, 제3 층(330)은 AlGaN으로 형성된다. 이러한 구성은 반도체층(305)이 실리콘-도핑된 GaN과 같은 n-GaN으로 형성되는 경우에 이용될 수 있다. 또 다른 예로서, 제1 층(320)은 n-GaN으로 형성되고, 제2 층(325)은 AlGaN으로 형성되며, 제3 층(330)은 AlN으로 형성된다. 또 다른 예로서, 제1 층(320)은 n-GaN으로 형성되고; 제2 층(325)은 u-GaN, AlGaN 및 AlN 중 하나로 형성되며; 제3 층(330)은 u-GaN, AlGaN 및 AlN 중 다른 하나로 형성된다.
일부 상황에서, 광 커플링 층(310)은, 소자(300)를 형성하는데 이용되는 버퍼층 재료로 형성된다. 버퍼층 재료는, 일부 경우에, n-GaN, u-GaN, AlGaN 및 AlN 중 하나 이상과 같은, 하나 이상의 III-V족 반도체 재료를 포함한다. 광 커플링 층(310)은 이전의 처리 동작으로부터 버퍼층을 러프닝함으로써 형성될 수 있다(이하 참조).
다른 실시예에서, 광 커플링 층(310)은 하나 또는 2개의 층들로 형성된다. 이러한 경우에, 광 커플링 층(310)의 다른 층(들)은 배제된다. 예를 들어, 광 커플링 층(310)은, u-GaN, 질화 알루미늄 갈륨(AlGaN), 또는 질화 알루미늄(AlN) 층을 기타의 다른 층 없이 포함할 수도 있다. 또 다른 예로서, 광 커플링 층(310)은 u-GaN 층 및 AlGaN(또는 AlN) 층으로 형성될 수 있다. 또 다른 예로서, 광 커플링 층(310)은 n-GaN 층과 u-GaN, AlGaN 또는 AlN 층으로 형성될 수 있다. 또 다른 예로서, 광 커플링 층(310)은 AlGaN 층 및 AlN 층으로 형성될 수 있다.
특정 구현에서, 제1 층(320)은 n-GaN으로 형성되고, 제2 층(325)은 AlGaN으로 형성되며, 제3 층(330)은 AlN으로 형성된다. 광 커플링 층(310)은 이러한 경우에 제1 층(320)과 제2 층(325) 사이에 선택사항으로서 u-GaN 층을 포함할 수 있다. 일부 경우에, 제3 층(330)은 배제될 수 있는데, 이 경우 광 커플링 층(310)은 2개의 층으로 형성된다.
광 커플링 층(310)은 2차원 또는 3차원인 광 커플링 부분(335)을 가진다. 일부 경우에, 광 커플링 부분(335)은 돌출부이다. 일부 상황에서, 광 커플링 부분(335)은 삼각형 단면을 갖는 (예를 들어, 페이지의 평면 내로 향하는) 라인들이다. 대안으로서, 광 커플링 부분(335)은 정사각형 또는 직사각형 단면을 가질 수도 있다. 다른 상황에서, 광 커플링 부분(335)은 3차원이다. 이러한 경우에, 광 커플링 부분(335)은 원뿔형 또는 피라미드형일 수 있다. 대안으로서, 광 커플링 부분(335)은 막대형일 수 있다.
일부 실시예에서, 소자(300)는 하나 이상의 추가 층들을 포함한다. 예에서, 소자(300)는 반도체층(305) 아래의 활성층과 활성층 아래의 또 다른 반도체층(305)을 포함한다. 활성층은 활성층 내의 전자와 정공의 재결합시에 광을 생성하도록 구성된다. 활성층에서 생성된 광의 일부는 다양한 각도로 광을 산란시키는 광 커플링 층(310) 쪽으로 향하고, 광의 일부는 소자(300) 바깥으로 향할 수도 있다. 따라서 광 커플링 층(310)은 소자(300)에 의해 생성되어 소자의 바깥으로 향하는 광의 비율을 증가시킬 수 있다.
일부 실시예에서, 광 커플링 층(310)은, 약 10 nm와 3 미크론 사이, 또는 약 100 nm과 2 미크론 사이, 또는 약 200 nm와 1.5 미크론 사이의 주름을 가진다. 주름은, 도 3에서 "D"로 나타낸 바와 같이, 개개의 부분의 가장 높은 지점과 개개의 부분의 가장 낮은 지점 사이의 거리에 대응한다. 전극(315)은 D보다 큰 높이(H)를 가진다. 다른 경우에, 전극(315)은 D보다 작거나 같은 높이를 가진다. 일부 경우에, H는 약 1 마이크로미터("미크론"), 또는 2 미크론, 또는 3 미크론, 또는 4 미크론, 또는 5 미크론 이상이다.
일부 실시예에서, 광 커플링 층(310)은 제1 굴절 계수를 갖는 제1 매체로부터의 광을 제2 굴절 계수를 갖는 제2 매체에 커플링한다. 실시예에서, 광 커플링 층(310)(광 커플링 부분(335) 포함)은 반도체층(305)과 같은 소자(300) 내부의 매체로부터의 광을 광 커플링 층(310) 위의 매체(예를 들어, 소자(300) 외부의 매체)에 커플링한다.
일부 실시예에서, 광 커플링 부분(335)은 실질적으로 규칙적인 형상을 가진다. 다른 실시예에서, 광 커플링 부분(335)은 불규칙한 형상을 가진다. 예를 들어, 제1 광 커플링 부분은 제1 광 커플링 부분에 인접한 제2 광 커플링 부분과는 상이한 높이 및/또는 폭을 가질 수도 있다.
일부 경우에, 발광 소자는 실리콘 기판 위에 III-V족 반도체를 포함한다. 도 4는, 본 발명의 실시예에 따라, 하부로부터 상부까지, 접촉층(405), 기판(410), 반사층(415), p타입 III-V족 반도체층(420), 활성층(425), n타입 III-V족 반도체층(430), 광 커플링 층(435) 및 전극(440)을 갖는 발광 소자(400)를 도시한다. 광 커플링 층(435)은 n타입 III-V족 반도체층(430)의 재료의 일부를 포함한다. 그러나, 일부 경우에는, 광 커플링 층(435)은 n타입 반도체층(430)의 재료의 일부를 포함하지 않는다. 전극(440)은 광 커플링 층(435)의 일부 위에 n타입 III-V족 반도체층(430)과 접촉하여 형성된다.
기판(410)은, 실리콘, 게르마늄, 산화 실리콘, 이산화 실리콘, 산화 티타늄, 이산화 티타늄, 사파이어 또는 탄화 실리콘으로 형성될 수 있다. 일부 경우에, 기판(410)은, 실리콘, 게르마늄, 기타의 반도체, 세라믹(예를 들어, Al2O3, 질화 알루미늄, 산화 마그네슘) 재료, 또는 금속(예를 들어, 몰리브덴, 텅스텐, 구리, 알루미늄)으로 형성된다.
반사층(415)은 광을 반사하도록 구성된 재료로 형성된다. 실시예에서, 반사층(415)은 은으로 형성된다.
p타입 III-V족 반도체층(420)은 일부 경우에 p타입 GaN으로 형성된다. 실시예에서, p타입 도핑은 마그네슘에 의해 달성되지만, 원하는 소자 성능을 달성하기 위해 필요에 따라 다른 p타입 도펀트가 이용될 수도 있다. p타입 III-V족 반도체층(420)은 약 10 나노미터(nm)와 1000 nm 사이, 또는 약 50 nm와 500 nm 사이의 두께를 가진다.
활성층(425)은 양자 우물 활성층일 수 있다. 일부 실시예에서, 활성층(425)은 복수의 교대하는 우물층과 장벽층을 포함하는 다중 양자 우물 활성층이다. 일부 상황에서, 활성층(425)은 GaN 장벽층과 질화 알루미늄 인듐 갈륨 또는 질화 인듐 갈륨 우물층을 포함한다.
일부 실시예에서, n타입 III-V족 반도체층(430)은 n타입 GaN으로 형성된다. 실시예에서, n타입 도핑은 실리콘에 의해 달성되지만, 원하는 소자 성능을 달성하기 위해 필요에 따라 다른 n타입 도펀트가 이용될 수도 있다. n타입 III-V족 반도체층(430)은 약 500 nm와 5 마이크로미터("미크론") 사이, 또는 약 1 미크론과 3 미크론 사이의 두께를 가진다. 일부 경우에, n타입 III-V족 반도체층(430)은 약 5 미크론 미만, 또는 약 4 미크론 미만, 또는 약 3 미크론 미만, 또는 약 2 미크론 미만, 또는 약 1 미크론 미만의 두께를 가진다.
일부 실시예에서, 광 커플링 층(435)은, 약 10 nm와 3 미크론 사이, 또는 약 100 nm과 2 미크론 사이, 또는 약 200 nm와 1.5 미크론 사이의 주름을 가진다. 주름은 원하는 소자 성능을 달성하도록 선택될 수 있다.
접촉층(405)은 기판(410)과 전기적으로 통한다. 일부 경우에, 접촉층(405)은 기판(410)과 오옴 접촉한다. 전극(440)은 n타입 III-V족 반도체층과 전기적으로 통한다. 일부 경우에, 전극(440)은 n타입 III-V족 반도체층과 오옴 접촉한다.
광 커플링 층(435)은, 예시된 바와 같이, n타입 III-V족 반도체의 제1 층과, 질화 알루미늄 갈륨 또는 질화 알루미늄의 제2 층으로 형성된다. 일부 상황에서, 제2 층은 AlGaN을 포함하고, 광 커플링 층(435)은 AlN의 제3 층을 포함한다. 일부 경우에, 광 커플링 층(435)은 제1 층과 제2 층 사이에 u-GaN 층을 포함한다.
광 커플링 층을 형성하기 위한 방법
본 발명의 또 다른 양태에서, 광 커플링 층(또는 구조체)를 형성하기 위한 방법이 제공된다. 여기서 제공되는 방법은, 발광 다이오드(LED)와 같은, 발광 소자와 함께 이용하기 위한 발광 소자를 형성하는데 이용될 수 있다. 특정 구현에서, 여기서 제공되는 방법은 실리콘 기판 상에 III-V족 반도체를 갖는 LED와 함께 이용하기 위한 광 커플링 층을 형성하는데 이용된다.
일부 실시예에서, 발광 소자를 형성하기 위한 방법은 반응 챔버에 기판을 제공하는 단계와 기판 상에 하나 이상의 층을 형성하는 단계를 포함한다. 일부 상황에서, 발광 소자는 최종 제품 발광 소자에 포함될 기판 상에 형성된다. 다른 상황에서, 기판은 캐리어 기판이고, 기판 상에 형성된 소자 구조들의 스택이 최종 제품에 포함될 또 다른 기판에 이송될 것이다. 캐리어 기판은 이러한 경우에 최종 제품에 포함되지 않을 것이다. 일부 실시예에서, 기판은, 실리콘, 게르마늄, 산화 실리콘, 이산화 실리콘, 산화 티타늄, 이산화 티타늄, 사파이어, 탄화 실리콘(SiC), 세라믹 재료(예를 들어, 알루미나, AlN) 및 금속 재료(예를 들어, 몰리브덴, 텅스텐, 구리, 알루미늄) 중 하나 이상을 포함한다. 특정한 구현에서, 기판은, n타입 실리콘과 같은 실리콘이다.
반응 챔버는 박막 형성을 위해 구성된 진공 챔버일 수 있다. 진공 챔버는, 일부 경우에, 초고진공(UHV; ultrahigh vacuum) 챔버이다. 저압 환경을 원하는 경우에는, 반응 챔버는, 터보분자("터보") 펌프, 확산 펌프 및 기계적 펌프 중 하나 이상과 같은, 하나 이상의 진공 펌프를 갖는 펌핑 시스템에 의해 펌핑될 수 있다. 반응 챔버는, 프리커서 유량, 기판 온도, 챔버 압력 및 챔버의 배기를 조절하기 위한 제어 시스템을 포함할 수 있다.
성장 조건은, 발광 소자를 형성하기 위한 하나 이상의 프로세스 파라미터들의 선택에 기초하여 조절가능하다. 일부 실시예에서, 성장 조건은, 성장 온도, 캐리어 가스 유량, 프리커서 유량, 성장 속도 및 성장 압력 중 하나 이상으로부터 선택된다.
다양한 소스 가스(또는 프리커서)가 여기서 설명되는 방법들에서 이용될 수 있다. 갈륨 프리커서는, 트리메틸갈륨(TMG), 트리에틸갈륨, 염화 디에틸갈륨 및 조정된 갈륨 수소화물 화합물(예를 들어, 디메틸갈륨 수소화물) 중 하나 이상을 포함할 수 있다. 알루미늄 전구체는, 트리-이소부틸 알루미늄(TIBAL), 트리메틸 알루미늄(TMA), 트리에틸 알루미늄(TEA) 및 디메틸알루미늄 수소화물(DMAH) 중 하나 이상을 포함할 수 있다. 인듐 프리커서는 트리메틸 인듐(TMI) 및 트리에틸 인듐(TEI) 중 하나 이상을 포함할 수 있다. 질소 프리커서는 암모니아(NH3), 질소(N2) 및 암모니아 및/또는 N2의 플라즈마-여기 종 중에서 하나 이상을 포함할 수 있다. p타입 도펀트 프리커서는, 몇 가지 예를 열거하자면, 붕소 프리커서(예를 들어, B2H6), 마그네슘 프리커서(예를 들어, 바이사이클로펜타디에닐 마그네슘), 알루미늄 프리커서로부터 선택될 수 있다. n타입 프리커서는, 몇 가지 예를 열거하자면, 실리콘 프리커서(예를 들어, SiH4), 게르마늄 프리커서(예를 들어, 테트라메틸 게르마늄, 테트라에틸게르마늄, 디메틸 아미노 게르마늄 테트라클로라이드, 이소부틸저메인) 및 인 프리커서(예를 들면, PH3)로부터 선택될 수 있다.
일부 경우에, He, Ar, N2 및 H2 중 하나 이상과 같은 캐리어 가스에 의해 반응 챔버에 하나 이상의 프리커서가 제공된다. 실시예에서, 활성층의 형성 동안에 캐리어 가스의 유량은 약 1 리터/분과 20 리터/분 사이에 있다.
도 5는 본 발명의 일부 실시예에 따른 발광 소자를 형성하기 위한 방법(500)을 도시한다. 일부 경우에, 제1 기판은, 실리콘, 게르마늄, 산화 실리콘, 이산화 실리콘, 산화 티타늄, 이산화 티타늄, 사파이어, 탄화 실리콘(SiC), 세라믹 재료(예를 들어, 알루미나, AlN) 및 금속 재료(예를 들어, 몰리브덴, 텅스텐, 구리, 알루미늄)으로부터 선택된다.
제1 동작(505)에서, 반응 챔버 내의 제1 기판과 함께, 버퍼층이 제1 기판에 인접하게 형성된다. 버퍼층은, 반응 챔버 내로 버퍼층의 하나 이상의 프리커서를 지향시키고 기판을 하나 이상의 프리커서에 노출시킴으로써 형성된다. 일부 상황에서, 버퍼층은 III-V족 반도체 재료로 형성된다. 일부 상황에서, 버퍼층은 AlGaN 층과 AlN 층을 갖는 스택으로 형성되고, AlN 층은 제1 기판에 바로 인접한다. 이러한 경우에, AlN 층은 알루미늄 프리커서와 질소 프리커서를 반응 챔버 내로 지향시킴으로써 형성되고, AlGaN 층은 알루미늄 프리커서, 갈륨 프리커서 및 질소 프리커서를 반응 챔버 내로 지향시킴으로써 형성된다. 알루미늄 프리커서는 TMA일 수 있고, 갈륨 프리커서는 TMG일 수 있고, 질소 프리커서는 NH3일 수 있다. 일부 경우에, 버퍼층은 AlGaN 층에 인접한 u-GaN 층을 포함한다. u-GaN 층은 갈륨 프리커서 및 질소 프리커서를 반응 챔버 내로 지향시킴으로써 형성될 수 있다.
그 다음, 동작(510)에서, n타입 III-V족 반도체층은 버퍼층에 인접하게 형성된다. n타입 III-V족 반도체층은, III족 프리커서, V족 프리커서 및 n타입 도펀트의 프리커서를 반응 챔버 내로 지향시킴으로써 형성된다. 예에서, n-GaN을 포함하는 n타입 III-V족 반도체층에서, n-GaN 층은, 갈륨 프리커서, 질소 프리커서 및 n타입 도펀트의 프리커서를 반응 챔버 내에 지향시킴으로써 형성된다. n타입 도펀트가 실리콘인 경우에는, n타입 도펀트의 프리커서는 실레인(SiH4)일 수 있다.
그 다음, 동작(515)에서, 활성층이 n타입 III-V족 반도체층에 인접하게 형성된다. 일부 실시예에서, 활성층은, 다중 양자 우물(MQW) 재료와 같은 양자 우물 재료를 포함한다. 활성층은 하나 이상의 장벽층과 교대하는 하나 이상의 우물층을 형성함으로써 형성된다. 예에서, 활성층은 GaN(또는 AlN) 장벽층과 질화 인듐 갈륨 또는 질화 알루미늄 인듐 갈륨 우물층을 포함한다. 이러한 경우에, 활성층은, 갈륨(또는 알루미늄) 프리커서를 반응 챔버 내로 지향시켜 장벽층을 형성하고, 후속해서 인듐 프리커서, 갈륨 프리커서 및 질소 프리커서(및 질화 알루미늄 인듐 갈륨 우물층을 필요에 따라 알루미늄 프리커서)를 반응 챔버 내로 지향시켜 우물층을 형성함으로써 형성된다. 이러한 동작들은 미리결정된 개수의 장벽층과 우물 스택(또는 주기)을 갖는 활성층을 형성하기 위해 필요에 따라 반복될 수 있다. 예에서, 동작들은, 적어도 1, 또는 적어도 10, 또는 적어도 20, 또는 적어도 50, 또는 적어도 100 주기를 갖는 활성층이 형성될 때까지 반복된다.
그 다음, 동작(520)에서, p타입 III-V족 반도체층이 활성층에 인접하게 형성된다. p타입 III-V족 반도체층은, III족 프리커서, V족 프리커서 및 p타입 도펀트의 프리커서를 반응 챔버 내로 지향시킴으로써 형성된다. 예에서, p-GaN을 포함하는 p타입 III-V족 반도체층에서, p-GaN 층은, 갈륨 프리커서, 질소 프리커서 및 p타입 도펀트의 프리커서(예를 들어, 마그네슘 도펀트를 위한 바이사이클로펜타디에닐 마그네슘)를 반응 챔버 내에 지향시킴으로써 형성된다. 일부 경우에, p타입 III-V족 반도체층의 형성에 이어, 반사 재료(예를 들어, Ag)의 층이 p타입 III-V족 반도체층 상에 형성된다. 그 다음, 보호 금속층이 반사 재료의 층 위에 형성될 수 있다. 일부 경우에, 보호 금속층은, 백금, 니켈, 티타늄, 텅스텐 및 금 중 하나 이상을 포함한다. 보호 금속층은, 물리적 증착(예를 들어, 마그네트론 스퍼터링)과 같은, 다양한 피착 기술에 의해 형성될 수 있다.
그 다음, 동작(525)에서, 제2 기판이 p타입 III-V족 반도체층에 인접하게 제공된다. 일부 경우에, 제2 기판은, 실리콘, 게르마늄, 산화 실리콘, 이산화 실리콘, 산화 티타늄, 이산화 티타늄, 사파이어, 탄화 실리콘(SiC), 세라믹 재료(예를 들어, 알루미나, AlN) 및 금속 재료(예를 들어, 몰리브덴, 텅스텐, 구리, 알루미늄)으로부터 선택된다. 일부 상황에서, 제2 기판은, 제2 기판을 p타입 III-V족 층과 접촉하게 함으로써 p타입 III-V족 층에 인접하게 제공된다. 다른 경우에는, 제2 기판은 그 위에 초기 발광 다이오드(즉, 제1 기판 위에 p타입 III-V족 층을 포함하는 소자 스택)에 제2 기판을 접합하는데 도움을 주는 금속 재료의 층을 형성한다. 실시예에서, 금속 재료는, 인듐, 구리, 은, 금 및 주석으로부터 선택된 하나 이상의 재료, 예를 들어, 은 주석 구리 합금 또는 금 주석 합금(예를 들어, 80% 금, 20% 주석)를 포함한다. 금속 재료의 층은, 물리적 증착(예를 들어, 마그네트론 스퍼터링, 증발 피착)과 같은, 다양한 피착 기술에 의해 형성될 수 있다. 그 다음, 동작(530)에서, 제1 기판이 제거되어 버퍼층을 노출시킨다.
그 다음, 동작(535)에서, 버퍼층이 러프닝되어 n타입 III-V족 반도체층에 인접한 광 커플링 층을 형성한다. 일부 실시예에서, 버퍼층은, 예를 들어, 에칭 프로세스(예를 들어, 습식 에칭)의 도움과 같이, 버퍼층을 에칭함으로써 러프닝된다. 예에서, 버퍼층은, 수용액으로 제공될 수 있는, 수산화 나트륨(NaOH) 및/또는 수산화 칼륨(KOH)에 의해 에칭된다. 다른 실시예에서, 버퍼층은 버퍼층을 스퍼터링(예를 들어, 이온 빔 스퍼터링)함으로써 러프닝된다. 예에서, 버퍼층은 아르곤(Ar) 이온으로 버퍼층을 스퍼터링함으로써 러프닝된다.
러프닝 프로세스는 광 커플링 층의 재료를 제거하여, 적어도 부분적으로 광 커플링 층을 정의하는 러프닝된 버퍼층을 제공한다. 일부 경우에, u-GaN, AlGaN 및 AlN으로 형성된 버퍼층에 의해, 러프닝 프로세스는 AlN 층 전부를 제거하고, u-GaN 층 위에 AlGaN 층의 전부 또는 일부를 남겨둔다. 다른 경우에, 러프닝 프로세스는 AlN 층과 AlGaN 층을 제거하지만, u-GaN 층의 적어도 일부를 남겨둔다. 버퍼층이 u-GaN을 포함하지 않는 경우, 러프닝 프로세스는 AlN의 일부 또는 전부를 제거하여 AlGaN 및 AlN을 갖는 러프닝된 버퍼층을 제공한다.
러프닝 프로세스는 n타입 III-V족 반도체층을 러프닝할 수 있다. 이러한 경우에, 광 커플링 층은 n타입 III-V족 반도체층의 러프닝된 부분을 포함한다.
그 다음, 동작(540)에서, 전극이 광 커플링 층의 일부 위에 제공된다. 실시예에서, 전극은, 스퍼터링과 같은, 물리적 피착 기술에 의해 형성된다. 전극은 n타입 III-V족 반도체층과 전기적으로 통한다. 예에서, 전극은 n타입 III-V족 반도체층과 전기적으로 접촉한다.
일부 경우에, 러프닝 프로세스는 n타입 III-V족 반도체층의 적어도 일부를 러프닝한다. 일부 실시예에서, 광 커플링 층은 n타입 III-V족 반도체층의 러프닝된 부분을 포함한다.
방법(500)의 동작들 중 하나 이상 동안에, 기판은 가열되어 발광 소자의 형성을 용이하게 한다. 예에서, 활성층의 형성(동작 515) 동안에, 기판은 약 750℃ 내지 850℃의 온도에서 가열된다.
일부 상황에서, 다양한 소자층들의 형성 동안에, 기판(또는 기판 위의 층)은 III족 프리커서 및 V족 프리커서에 동시에 노출된다. 다른 상황에서, 다양한 소자 층들의 형성 동안에, 기판은 중간 퍼징(purging) 또는 배출(evacuation) 동작에 의해, 교대하는 방식 ―예를 들어, III족 프리커서에 이은 V족 프리커서 ―으로 III족 프리커서 및 V족에 노출된다. 일반적으로, 소자층을 형성하기 위해 복수의 프리커서가 필요에 따라, 프리커서가 직접 반응 챔버 내로 동시에 또는 교대 및 순차적 방식으로 향할 수 있다.
소자층들은 다양한 피착 기술에 의해 형성될 수 있다. 일부 실시예에서, 소자층들은, 화학 기상 피착(CVD), 원자 층 피착(ALD), 플라즈마 향상 CVD(PECVD), 플라즈마 강화된 ALD(PEALD), 유기 금속 CVD(MOCVD), 열선 CVD(HWCVD), 개시형 CVD(iCVD), 수정형 CVD(MCVD), 증기 축 증착(VAD), 외부 피착(OVD) 및 물리적 증기 피착(예를 들면, 스퍼터 피착, 증기 피착)에 의해 형성된다.
여기서 제공되는 방법 및 구조체가, 예를 들어, 질화 갈륨과 같은 III-V족 반도체 재료를 갖는 발광 소자의 정황에서 설명되었지만, 이러한 방법 및 구조체는 다른 타입의 반도체 재료에 적용될 수도 있다. 여기서 제공되는 방법 및 구조체는, 적어도 부분적으로 GaN(질화 갈륨), 비화 갈륨(GaAs), 비화 갈륨 알루미늄(AlGaAs), 인화 갈륨 비소(GaAsP), 인화 알루미늄 갈륨 인듐(AlGalnP), 인화 갈륨(GaP), 질화 인듐 갈륨(InGaN), 인화 갈륨 알루미늄(AlGaP), 아연 셀레나이드(ZnSe), 질화 알루미늄(AlN), 질화 알루미늄 갈륨(AlGaN) 및 질화 알루미늄 갈륨 인듐(AlGalnN)으로 형성된 발광 소자에서 이용될 수 있다.
발광 소자를 형성하도록 구성된 시스템
본 발명의 또 다른 양태에서, 발광 소자를 형성하기 위한 시스템은 기판을 유지하기 위한 반응 챔버, 반응 챔버와 유체 통신하고 반응 챔버를 퍼징(purge) 또는 배출(evacuate)하도록 구성된 펌핑 시스템 및 발광 소자를 형성하기 위한 방법을 구현하는 머신판독가능한 코드를 실행하기 위한 프로세서를 갖는 컴퓨터 시스템을 포함한다. 코드는 여기서 제공된 방법들 중 임의의 방법을 구현할 수 있다. 실시예에서, 코드는, 그 상부에 광 커플링 층 ―광 커플링 층은 하나 이상의 III-V족 반도체 재료를 포함함― 을 배치한 기판을 반응 챔버에 제공하는 단계 및 광 커플링 층의 일부에 전극 ―전극은 광 전송기에 인접한 n타입 반도체층 및 p타입 반도체층 중 하나와 전기적으로 통함― 을 형성하는 단계를 포함하는 방법을 구현한다. 또 다른 실시예에서, 코드는 버퍼층을 갖는 기판을 반응 챔버에 제공하는 단계 및 광 커플링 층을 형성하기 위해 버퍼층을 러프닝하는 단계를 포함하는 방법을 구현한다.
도 6은 본 발명의 실시예에 따른 발광 소자를 형성하기 위한 시스템(600)을 도시한다. 시스템(600)은, 발광 소자를 형성하는데 이용되는 기판을 유지하도록 구성된 서셉터(또는 기판 홀더)(610)를 갖는 반응 챔버(605)를 포함한다. 시스템은, 제1 프리커서 저장 용기(또는 탱크)(615), 제2 프리커서 저장 용기(620) 및 캐리어 가스 저장 탱크(625)를 포함한다. 제1 프리커서 저장 용기(615)는 III족 프리커서(예를 들어, TMG)를 유지하기 위한 것이고, 제2 프리커서 저장 용기(620)는 V족 프리커서(예를 들어, NH3)를 유지하기 위한 것일 수 있다. 캐리어 가스 저장 탱크(625)는 캐리어 가스(예를 들어, H2)를 유지하기 위한 것이다. 시스템(600)은 추가의 프리커서 및 캐리어 가스를 유지하기 위한 것과 같은 다른 저장 탱크 또는 용기를 포함할 수 있다. 시스템(600)은 저장 용기와 반응 챔버(605) 사이에 저장 용기들 각각으로부터 반응 챔버(605)를 유체 격리하기 위한 밸브를 포함한다.
시스템(600)은 반응 챔버(605)에 진공을 제공하기 위한 진공 시스템(630)을 더 포함한다. 진공 시스템(630)은 반응 챔버(605)와 유체 통신한다. 일부 경우에, 진공 시스템(630)은, 게이트 밸브와 같은 밸브에 의해 반응 챔버(605)로부터 격리되도록 구성된다.
시스템(600)의 제어기(또는 제어 시스템)(635)는, 발광 소자의 하나 이상의 층을 형성하는 것과 같은, 반응 챔버(605)에서 발광 소자를 형성하기 위한 방법을 용이하게 한다. 제어기(635)는 제1 프리커서 저장 용기(615), 제2 프리커서 저장 용기(620), 캐리어 가스 저장 탱크(625) 및 진공 시스템(630) 각각의 밸브에 통신가능하게 결합된다. 제어기(635)는, 서셉터와 서셉터 상의 기판의 온도를 조절하기 위해 서셉터(610)와 연동되고, 반응 챔버(605) 내의 압력을 조절하기 위해 진공 챔버(630)와 연동된다.
일부 실시예에서, 진공 시스템(630)은, 터보분자("터보") 펌프, 확산 펌프 및 기계적 펌프 중 하나 이상과 같은, 하나 이상의 진공 펌프를 포함하다. 펌프는 하나 이상의 보조 펌프(backing pump)를 포함할 수 있다. 예를 들어, 터보 펌프는 기계적 펌프에 의해 보조될 수 있다.
일부 실시예에서, 제어기(635)는, 기판 온도, 프리커서 유량, 성장 속도, 캐리어 가스 유량 및 반응 챔버 압력과 같은, 하나 이상의 처리 파라미터를 조절하도록 구성된다. 제어기(635)는, 일부 경우에, 저장 용기와 반응 챔버(605) 사이의, 반응 챔버(605)로의 프리커서의 흐름을 종료(또는 조절)하는 것을 보조하는 밸브와 통신한다. 제어기(635)는 여기서 제공된 방법을 구현하도록 구성된 머신-실행가능한 코드를 실행하는 것을 보조하도록 구성된 프로세서를 포함한다. 머신-실행가능한 코드는, 플래시 메모리, 하드 디스크 또는 컴퓨터-실행가능한 코드를 저장하도록 구성된 기타의 물리적 저장 매체와 같은, 물리적 저장 매체에 저장된다.
일부 실시예에서, 제어기(635)는 하나 이상의 처리 파라미터를 조절하도록 구성된다. 일부 상황에서, 제어기(635)는, 성장 온도, 캐리어 가스 유량, 프리커서 유량, 성장 속도 및/또는 성장 압력을 조절한다.
문맥상 명확하게 달리 요구하지 않는 한, 상세한 설명 및 청구항을 통틀어, 단수 또는 복수를 이용한 단어들은 각각 복수 또는 단수를 포함한다. 추가로, 단어 "여기서", "이하에서", "상기" 및 "아래의" 및 유사한 의미의 단어들은, 본 출원의 임의의 특정한 부분이 아니라 전체로서의 본 출원을 말한다. 단어 "또는"이 2개 이상의 항목들의 목록의 참조하여 사용될 때, 이 단어는 다음과 같은 해석들 모두를 포괄한다: 목록 내의 항목들 중 임의의 것, 목록 내의 항목들 모두 및 목록 내의 항목들의 임의의 조합.
상기로부터, 특정한 구현이 예시되고 설명되었지만, 다양한 수정이 가해질 수 있고 여기서 고려해 볼 수 있다는 것을 이해하여야 한다. 본 발명은 본 명세서 내에서 제공된 특정 예에 의해 제한되고자 하는 것은 아니다. 본 발명이 전술된 명세서를 참조하여 설명되었지만, 본 발명의 실시예들의 설명과 예시는 제한적 의미로 해석되지 않는다. 또한, 본 발명의 모든 양태들은 다양한 조건 및 변수에 의존하는 여기서 개시된 특정한 설명, 구성 또는 상대적 비율로 제한되지 않는다는 것을 이해하여야 한다. 본 발명의 실시예들의 형태 및 세부사항의 다양한 수정이 당업자에게 명백할 것이다. 따라서, 본 발명은 임의의 이러한 수정, 변형 및 등가물들을 포괄하는 것으로 생각된다.

Claims (17)

  1. 발광 소자로서,
    기판;
    상기 기판에 인접한 광 반사층;
    상기 광 반사층에 인접한 p타입 III-V족 반도체층;
    상기 p타입 III-V족 반도체층에 인접한 활성층;
    상기 활성층에 인접한 n타입 III-V족 반도체층;
    상기 n타입 III-V족 반도체층에 인접해서 형성되고, 조성적으로 경사지지 않은 1층 이상의 불연속적인 층을 포함해서, 상기 n타입 III-V족 반도체층 측으로부터 III-V족 반도체 재료를 포함하는 제1 층, 및 언 도프(undope) 질화 갈륨을 포함하는 제2 층을 포함하고, 상기 제1 층 및 상기 제2 층이 광 커플링 돌출 형상을 구성하는 광 커플링 구조체; 및
    상기 광 커플링 구조체의 복수의 광 커플링 돌출 형상 위에, 상기 복수의 광 커플링 돌출 형상의 높이보다 두껍고, 상기 광 커플링 돌출 형상의 돌출 사이를 매립하여 형성되며, 상기 광 커플링 돌출 형상 위에서 상기 제1 층 및 상기 제2 층에 접촉해서 설치되며, 상기 n타입 III-V족 반도체층과 전기적으로 접속된 금속 전극을 포함하고,
    상기 광 커플링 돌출 형상은, 상기 활성층으로부터 상기 n타입 III-V족 반도체층으로 향하는 방향에서, 그 폭이 좁아지는 형상을 갖는, 발광 소자.
  2. 제1항에 있어서,
    상기 광 커플링 구조체는 제3 층을 더 포함하고,
    상기 제2 층은 상기 제1 층과 상기 제3 층의 사이에 위치하고, 상기 제1 층, 상기 제2 층 및 상기 제3 층은 파형 표면을 구성하는, 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 광 커플링 구조체는 100 나노미터 이상 2 마이크로미터 이하의 두께를 갖는, 발광 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 층은, 상기 제2 층과 조성적으로 경사지지 않은 불연속적인 층인, 발광 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 층은, 상기 제2 층과 상기 n타입 III-V 족 반도체 층과의 사이에 위치하는, 발광 소자.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 층은 n타입 질화 갈륨을 포함하는, 발광 소자.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 층은 질화 알루미늄 갈륨을 포함하는, 발광 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 제1 층은 질화 알루미늄을 포함하는, 발광 소자.
  9. 제2항에 있어서,
    상기 제3 층은 질화 알루미늄 갈륨 또는 질화 알루미늄을 포함하는, 발광 소자.
  10. 발광 소자로서,
    기판;
    상기 기판에 인접한 광 반사층;
    상기 광 반사층에 설치된 제1 도전형의 반도체 재료의 제1 층;
    상기 제1 층에 설치된, 상기 제1 도전형과는 반대의 제2 도전형의 반도체 재료의 제2 층;
    상기 제1 층과 상기 제2 층 사이의 활성층;
    상기 제2 층 상에 형성되고, 조성적으로 경사지지 않은 1층 이상의 불연속적인 층을 포함하는 광 커플링 층으로서, 상기 제2 층의 일부와, 언 도프 질화 갈륨의 제3층을 포함하고, 상기 제2 층의 일부 및 상기 제3 층이 광 커플링 돌출 형상을 구성하는 광 커플링 층;
    상기 광 커플링 층의 복수의 광 커플링 돌출 형상 위에, 상기 광 커플링 돌출 형상의 높이보다 두껍고, 상기 광 커플링 돌출 형상의 돌출 사이를 매립하여 형성되며, 상기 광 커플링 돌출 형상 위에서 상기 제2 층 및 상기 제3 층에 접촉해서 설치되며, 상기 제2 층과 전기적으로 접속된 금속 전극을 포함하고,
    상기 광 커플링 돌출 형상은, 상기 활성층으로부터 상기 제2 층으로 향하는 방향에서, 그 폭이 좁아지는 형상을 갖는, 발광 소자.
  11. 제10항에 있어서,
    상기 광 커플링 층은 알루미늄 함유 III-V족 반도체 재료를 포함하는 층을 포함하는, 발광 소자.
  12. 제10항 또는 제11항에 있어서,
    상기 광 커플링 층은 상기 제2 도전형의 반도체 재료를 포함하는 층을 더 포함하는, 발광 소자.
  13. 제10항 또는 제11항에 있어서,
    상기 제2 층은, 상기 제3 층과 조성적으로 경사지지 않은 불연속적인 층인, 발광 소자.
  14. 제10항 또는 제11항에 있어서,
    상기 광 커플링 층은 n타입 질화 갈륨을 포함하는 제4층을 더 포함하고,
    상기 제4 층은 상기 제2 층과 상기 제3 층 사이에 위치하고, 상기 제3 층 및 상기 제4 층은 상기 광 커플링 돌출 형상을 구성하는, 발광 소자.
  15. 제14항에 있어서,
    상기 광 커플링 층은 알루미늄 함유 III-V족 반도체 재료를 포함하는 제5 층을 더 포함하고,
    상기 제3 층은 상기 제4 층과 상기 제5 층 사이에 위치하고, 상기 제3 층, 상기 제4층 및 상기 제5 층은 상기 광 커플링 돌출 형상을 구성하는, 발광 소자.
  16. 제1항, 제2항, 제10항 및 제11항 중 어느 한 항에 있어서,
    상기 광 커플링 돌출 형상은 원뿔 또는 피라미드형상인, 발광 소자.
  17. 제1항, 제2항, 제10항 및 제11항 중 어느 한 항에 있어서,
    상기 광 커플링 돌출 형상은 삼각형 단면을 갖는, 발광 소자.
KR1020157031399A 2011-09-29 2012-09-27 광 커플링 층을 갖는 발광 소자 KR20150127743A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/249,184 2011-09-29
US13/249,184 US9012921B2 (en) 2011-09-29 2011-09-29 Light emitting devices having light coupling layers
PCT/US2012/057666 WO2013049419A2 (en) 2011-09-29 2012-09-27 Light emitting devices having light coupling layers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20137032170A Division KR20140019442A (ko) 2011-09-29 2012-09-27 광 커플링 층을 갖는 발광 소자

Publications (1)

Publication Number Publication Date
KR20150127743A true KR20150127743A (ko) 2015-11-17

Family

ID=47991737

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20137032170A KR20140019442A (ko) 2011-09-29 2012-09-27 광 커플링 층을 갖는 발광 소자
KR1020157031399A KR20150127743A (ko) 2011-09-29 2012-09-27 광 커플링 층을 갖는 발광 소자

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20137032170A KR20140019442A (ko) 2011-09-29 2012-09-27 광 커플링 층을 갖는 발광 소자

Country Status (6)

Country Link
US (2) US9012921B2 (ko)
JP (2) JP2014524676A (ko)
KR (2) KR20140019442A (ko)
CN (1) CN103636008B (ko)
TW (1) TWI520375B (ko)
WO (1) WO2013049419A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
DE102011114671A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
WO2015042199A1 (en) * 2013-09-23 2015-03-26 Ultratech, Inc. Method and apparatus for forming device quality gallium nitride layers on silicon substrates
FI128093B (en) 2013-07-02 2019-09-13 Ultratech Inc Formation of heteroepitaxial layers with rapid thermal processing to remove grid dislocations
US10381517B2 (en) * 2014-01-29 2019-08-13 Auk Corp. Aluminum-gallium-indium-phosphorus-based light emitting diode having gallium nitride layer of uneven type and method for manufacturing same
JP2015177025A (ja) * 2014-03-14 2015-10-05 株式会社東芝 光半導体素子
DE102014105192A1 (de) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zum Ablösen einer abzulösenden Schicht von einem Substrat
EP2988339B1 (en) * 2014-08-20 2019-03-27 LG Innotek Co., Ltd. Light emitting device
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
CN104810446B (zh) * 2015-03-03 2018-10-09 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制备方法
CN105140357A (zh) * 2015-09-18 2015-12-09 华灿光电股份有限公司 具有高发光效率量子垒的外延片及其制备方法
JP2017135283A (ja) 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
US10862002B2 (en) * 2018-04-27 2020-12-08 Facebook Technologies, Llc LED surface modification with ultraviolet laser
TWI796046B (zh) * 2021-12-13 2023-03-11 國立中山大學 氮化銦鎵量子井製造方法

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
EP0579897B1 (en) 1992-07-23 2003-10-15 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP2681733B2 (ja) 1992-10-29 1997-11-26 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2626431B2 (ja) 1992-10-29 1997-07-02 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 ｐ型窒化ガリウムの成長方法
JP2778405B2 (ja) 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP2803741B2 (ja) 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
JP3646649B2 (ja) 1994-09-22 2005-05-11 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3548442B2 (ja) 1994-09-22 2004-07-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
EP0730044B1 (en) 1995-03-01 2001-06-20 Sumitomo Electric Industries, Limited Boron-aluminum nitride coating and method of producing same
JP2890396B2 (ja) 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
DE69636088T2 (de) 1995-11-06 2006-11-23 Nichia Corp., Anan Halbleitervorrichtung aus einer Nitridverbindung
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP3344257B2 (ja) 1997-01-17 2002-11-11 豊田合成株式会社 窒化ガリウム系化合物半導体及び素子の製造方法
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3654738B2 (ja) 1997-04-07 2005-06-02 豊田合成株式会社 ３族窒化物半導体発光素子
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
EP0926744B8 (en) 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Light emitting device
US7193246B1 (en) 1998-03-12 2007-03-20 Nichia Corporation Nitride semiconductor device
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
JP3427265B2 (ja) 1998-12-08 2003-07-14 日亜化学工業株式会社 窒化物半導体素子
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP3551101B2 (ja) 1999-03-29 2004-08-04 日亜化学工業株式会社 窒化物半導体素子
TW437104B (en) 1999-05-25 2001-05-28 Wang Tien Yang Semiconductor light-emitting device and method for manufacturing the same
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
WO2001041225A2 (en) 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
TW472400B (en) 2000-06-23 2002-01-11 United Epitaxy Co Ltd Method for roughing semiconductor device surface to increase the external quantum efficiency
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
KR100558890B1 (ko) 2001-07-12 2006-03-14 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
JP4148494B2 (ja) 2001-12-04 2008-09-10 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
WO2003065464A1 (fr) 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
JP4233268B2 (ja) * 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
TW571449B (en) 2002-12-23 2004-01-11 Epistar Corp Light-emitting device having micro-reflective structure
US7781356B2 (en) 2003-02-12 2010-08-24 Arizona Board of Regents, a Body Corporate Epitaxial growth of group III nitrides on silicon substrates via a reflective lattice-matched zirconium diboride buffer layer
GB2398672A (en) 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
US7001791B2 (en) 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
JP4267376B2 (ja) 2003-06-04 2009-05-27 新日本製鐵株式会社 遅れ破壊特性の優れた高強度ｐｃ鋼線およびその製造方法
WO2005004247A1 (en) 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
EP1583139A1 (en) 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
TWI234297B (en) 2004-04-29 2005-06-11 United Epitaxy Co Ltd Light emitting diode and method of the same
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
TWI299914B (en) 2004-07-12 2008-08-11 Epistar Corp Light emitting diode with transparent electrically conductive layer and omni directional reflector
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7322732B2 (en) 2004-12-23 2008-01-29 Cree, Inc. Light emitting diode arrays for direct backlighting of liquid crystal displays
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
KR100634306B1 (ko) 2005-03-28 2006-10-16 서울옵토디바이스주식회사 발광 다이오드 및 이의 제조 방법
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 ３족 질화물 발광 소자 및 그 제조 방법
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
KR100631414B1 (ko) 2005-05-19 2006-10-04 삼성전기주식회사 반도체 발광 다이오드 및 그 제조방법
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
EP1750310A3 (en) 2005-08-03 2009-07-15 Samsung Electro-Mechanics Co., Ltd. Omni-directional reflector and light emitting diode adopting the same
CN100338790C (zh) 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
EP3731283A1 (de) * 2006-02-23 2020-10-28 AZUR SPACE Solar Power GmbH Nitridhalbleiterprodukt
JP2007266577A (ja) 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
KR100844722B1 (ko) * 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
KR100756841B1 (ko) 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7674639B2 (en) * 2006-08-14 2010-03-09 Bridgelux, Inc GaN based LED with etched exposed surface for improved light extraction efficiency and method for making the same
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7928471B2 (en) 2006-12-04 2011-04-19 The United States Of America As Represented By The Secretary Of The Navy Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
GB2447091B8 (en) 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
CN100580905C (zh) 2007-04-20 2010-01-13 晶能光电（江西）有限公司 获得在分割衬底上制造的半导体器件的高质量边界的方法
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US8124991B2 (en) * 2007-07-26 2012-02-28 The Regents Of The University Of California Light emitting diodes with a P-type surface bonded to a transparent submount to increase light extraction efficiency
KR100947676B1 (ko) 2007-12-17 2010-03-16 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101371852B1 (ko) 2007-12-20 2014-03-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
EP2259346B1 (en) 2008-03-27 2019-07-03 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
WO2009129353A1 (en) 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
US8030666B2 (en) 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
TW201001747A (en) 2008-06-27 2010-01-01 Advanced Optoelectronic Tech Gallium nitride based light emitting device with roughed surface and fabricating method thereof
TW201005997A (en) 2008-07-24 2010-02-01 Advanced Optoelectronic Tech Rough structure of optoeletronics device and fabrication thereof
JP5232972B2 (ja) * 2008-10-20 2013-07-10 豊田合成株式会社 半導体発光素子及び半導体発光素子の製造方法
KR101025980B1 (ko) 2008-11-28 2011-03-30 삼성엘이디 주식회사 질화물계 반도체 발광소자의 제조방법
KR20100093872A (ko) 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI471913B (zh) 2009-07-02 2015-02-01 Global Wafers Co Ltd Production method of gallium nitride based compound semiconductor
TWI487141B (zh) 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
CN102859723B (zh) 2010-02-19 2015-09-09 夏普株式会社 氮化物半导体发光元件及氮化物半导体发光元件的制造方法
JP5052636B2 (ja) 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
KR101683898B1 (ko) 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
KR20120081506A (ko) * 2011-01-11 2012-07-19 삼성전자주식회사 수직형 발광소자
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes

Also Published As

Publication number Publication date
CN103636008B (zh) 2016-08-17
US9299881B2 (en) 2016-03-29
US9012921B2 (en) 2015-04-21
WO2013049419A3 (en) 2013-07-11
JP2016006886A (ja) 2016-01-14
US20150171264A1 (en) 2015-06-18
CN103636008A (zh) 2014-03-12
TW201332146A (zh) 2013-08-01
WO2013049419A2 (en) 2013-04-04
US20130082280A1 (en) 2013-04-04
JP6049152B2 (ja) 2016-12-21
JP2014524676A (ja) 2014-09-22
TWI520375B (zh) 2016-02-01
KR20140019442A (ko) 2014-02-14

Similar Documents

Publication Publication Date Title
US9299881B2 (en) Light emitting devices having light coupling layers
US8822243B2 (en) Light emitting devices having light coupling layers with recessed electrodes
US9130068B2 (en) Light emitting devices having dislocation density maintaining buffer layers
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
TWI557937B (zh) 具ｐ型摻雜層之發光裝置
US8853668B2 (en) Light emitting regions for use with light emitting devices
JP2006032933A (ja) Ｉｉｉ族窒化物半導体発光素子
CN113922208A (zh) GaN基蓝紫光垂直腔面发射激光器芯片及其制作方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right