KR20150032482A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20150032482A
KR20150032482A KR20140122683A KR20140122683A KR20150032482A KR 20150032482 A KR20150032482 A KR 20150032482A KR 20140122683 A KR20140122683 A KR 20140122683A KR 20140122683 A KR20140122683 A KR 20140122683A KR 20150032482 A KR20150032482 A KR 20150032482A
Authority
KR
South Korea
Prior art keywords
layer
pixel
insulating layer
sub
display device
Prior art date
Application number
KR20140122683A
Other languages
English (en)
Other versions
KR102419551B1 (ko
Inventor
히로유키 미야케
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20150032482A publication Critical patent/KR20150032482A/ko
Priority to KR1020220083114A priority Critical patent/KR102470900B1/ko
Application granted granted Critical
Publication of KR102419551B1 publication Critical patent/KR102419551B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Optical Filters (AREA)

Abstract

본 발명은 표시 품위가 양호한 표시 장치를 제공한다.
법선 방향이 상이한 복수의 표시 영역을 갖는 표시 장치에서, 각각의 표시 영역에 따라, 화소를 구성하는 복수의 부화소의 배열 방향을 상이하게 한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 특히 본 발명의 일 형태는 발광 장치, 표시 장치, 전자 기기, 조명 장치, 또는 이들의 제작 방법, 사용 방법, 조작 방법 등에 관한 것이다. 특히, 일렉트로루미네선스(Electroluminescence, 이하 EL이라고도 기재함) 현상을 이용한 발광 장치, 표시 장치, 전자 기기, 조명 장치, 또는 이들의 제작 방법, 사용 방법, 조작 방법 등에 관한 것이다.
또한, 본 명세서에서 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로는 반도체 장치라고 할 수 있다. 기억 장치, 촬상 장치, 표시 장치, 발광 장치, 전기 광학 장치, 및 전자 기기 등은 반도체 장치를 갖는 경우가 있다.
근년에 들어, 발광 장치나 표시 장치는 다양한 용도로의 응용이 기대되고 있으며, 다양화가 요구되고 있다.
예를 들어, 휴대 기기 용도 등의 발광 장치나 표시 장치에서는 박형인 것, 경량인 것, 만곡면에 적용할 수 있는 것, 또는 파손되기 어려운 것 등이 요구되고 있다.
또한, EL 현상을 이용한 발광 소자(EL 소자라고도 함)는 쉽게 박형 경량화가 가능, 입력 신호에 대하여 고속으로 응답 가능, 직류 저전압 전원을 사용하여 구동 가능 등의 특징을 갖고, 발광 장치나 표시 장치로의 응용이 검토되고 있다.
예를 들어, 특허문헌 1에는 필름 기판 위에 스위칭 소자인 트랜지스터나 유기 EL 소자를 구비한 플렉시블한 액티브 매트릭스형 표시 장치가 개시(開示)되어 있다.
일본국 특개 2003-174153호 공보
도 19의 (A)에 도시된 표시 장치(900)는 표시 영역(131)이 관찰자와 정면으로 마주 대한 영역(160)과, 표시 영역(131)이 관찰자와 정면으로 마주 대하지 않는 영역(170)을 갖는다. 도 19의 (B) 및 (C)는 도 19의 (A)를 일점 쇄선 Q1-Q2를 따라 자른 단면도다. 도 19의 (B)는 영역(170)이 굴곡진(bent) 상태를 도시한 것이고 도 19의 (C)는 영역(170)이 만곡된(curved) 상태를 도시한 것이다. 도 19의 (B) 및 (C) 중 Q1-Q2에서의 영역(160)의 중심 부근에서의 법선 방향을 법선(168)으로 나타내고, 영역(170)의 중심 부근에서의 법선 방향을 법선(178)으로 나타냈다. 도 19의 (B) 및 (C) 양쪽 모두 영역(160)의 중심 부근에서의 법선 방향과 영역(170)의 중심 부근에서의 법선 방향은 상이하다.
또한, 표시 장치(900)는 기판(111) 및 기판(121)을 갖고, 기판(111)과 기판(121) 사이에 발광 소자 및 착색층(미도시)을 갖는다. 도 19의 (D)는 영역(160) 중 표시 영역(131)의 일부인 부위(161)를 확대한 도면이다. 또한, 도 19의 (E)는 영역(170) 중 표시 영역(131)의 일부인 부위(171)를 확대한 도면이다.
표시 영역(131)은 매트릭스 형상으로 배치된 복수의 화소를 갖는다. 한 화소는 적어도 3개의 부화소를 갖는다. 3개의 부화소는 스트라이프 형상으로 배열되고 각각 적색의 광, 녹색의 광, 청색의 광을 발한다. 도 19의 (D)에서는 영역(160) 중의 화소를 화소(165)로 나타내고, 적색의 광을 발하는 부화소를 부화소(165R), 녹색의 광을 발하는 부화소를 부화소(165G), 청색의 광을 발하는 부화소를 부화소(165B)로 나타냈다. 도 19의 (E)에서는 영역(170) 중의 화소를 화소(175)로 나타내고, 적색의 광을 발하는 부화소를 부화소(175R), 녹색의 광을 발하는 부화소를 부화소(175G), 청색의 광을 발하는 부화소를 부화소(175B)로 나타냈다.
다음에 관찰자(910)가 영역(160)에 표시된 영상을 시인할 때의 상태에 대하여 설명한다. 도 20의 (A)는 관찰자(910)와, 화소(165)로부터 사출되는 광(235)의 관계에 대하여 설명한 도면이다. 또한, 도 20의 (A)는 화소(165)의 단면 개략도다.
부화소(165R)는 발광 소자(125)와 착색층(266R)을 갖는다. 부화소(165G)는 발광 소자(125)와 착색층(266G)을 갖는다. 부화소(165B)는 발광 소자(125)와 착색층(266B)을 갖는다. 발광 소자(125)로부터 사출된 광(235)은 착색층을 투과할 때에 착색된다.
예를 들어, 부화소(165G)에서, 부화소(165G)가 갖는 발광 소자(125)로부터 사출된 백색의 광(235)은 착색층(266G)에 의하여 녹색의 광(235)으로 변환되어 관찰자(910)에 도달된다. 또한, 발광 소자(125)로부터 사출된 백색의 광(235)의 일부가 다른 부화소의 착색층에 입사되어, 의도하지 않는 색으로 변환되는 경우가 있다. 하지만 영역(160)에서는 관찰자(910)와 표시 영역(131)이 정면으로 마주 대하기 때문에 의도하지 않는 색으로 변환된 광(235)은 관찰자(910)에 인식되기 어렵다.
다음에 관찰자(910)가 영역(170)에 표시된 영상을 시인할 때의 상태에 대하여 설명한다. 도 20의 (B)는 관찰자(910)와, 화소(175)로부터 사출되는 광(235)의 관계에 대하여 설명한 도면이다. 또한, 도 20의 (B)는 화소(175)의 단면 개략도다.
부화소(175R)는 발광 소자(125)와 착색층(266R)을 갖는다. 부화소(175G)는 발광 소자(125)와 착색층(266G)을 갖는다. 부화소(175B)는 발광 소자(125)와 착색층(266B)을 갖는다. 발광 소자(125)로부터 사출된 광(235)은 착색층을 투과할 때에 착색된다.
영역(170)에서는 관찰자(910)와 표시 영역(131)이 정면으로 마주 대하지 않는다. 따라서 관찰자(910)는 발광 소자(125)로부터 사출된 광(235) 중 다른 부화소의 착색층에 입사되어 의도하지 않는 색으로 변환된 일부의 광(235)을 관찰하게 된다.
이와 같이, 표시 영역이 관찰자와 정면으로 마주 대하는 영역과, 마주 대하지 않는 영역을 갖는 표시 장치에서는, 표시 영역 내의 표시 품위에 편차가 크게 나타나기 쉬워져 표시 품위가 저하되기 쉽다.
본 발명의 일 형태는 시인성이 뛰어난 표시 장치, 또는 전자 기기를 제공하는 것을 목적 중 하나로 한다.
또는 본 발명의 일 형태는 표시 품위가 양호한 표시 장치, 또는 전자 기기를 제공하는 것을 목적 중 하나로 한다.
또는 본 발명의 일 형태는 신뢰성이 높은 표시 장치, 또는 전자 기기를 제공하는 것을 목적 중 하나로 한다.
또는 본 발명의 일 형태는 파손되기 어려운 표시 장치, 또는 전자 기기를 제공하는 것을 목적 중 하나로 한다.
또는 본 발명의 일 형태는 소비 전력이 낮은 표시 장치, 또는 전자 기기를 제공하는 것을 목적 중 하나로 한다.
또는 본 발명의 일 형태는 신규 표시 장치, 또는 전자 기기를 제공하는 것을 목적 중 하나로 한다.
또한, 상술한 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 상술한 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 상술한 과제 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 상술한 과제 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 제 1 영역과, 제 2 영역을 포함하는 표시 영역을 갖고, 표시 영역은 복수의 화소를 갖고, 화소는 복수의 부화소를 갖고, 제 1 영역에서의 부화소의 배열 방향과 제 2 영역에서의 부화소의 배열 방향이 상이한 것을 특징으로 하는 표시 장치다.
본 발명의 일 형태는 제 1 영역과, 제 2 영역을 포함하는 표시 영역을 갖고, 제 1 영역의 중심 부근에서의 법선 방향과 제 2 영역의 중심 부근에서의 법선 방향이 상이하고, 표시 영역은 복수의 화소를 갖고, 화소는 복수의 부화소를 갖고, 제 1 영역에서의 부화소의 배열 방향과 제 2 영역에서의 부화소의 배열 방향이 상이한 것을 특징으로 하는 표시 장치다.
본 발명의 일 형태에 따르면 시인성이 뛰어난 표시 장치, 또는 전자 기기를 제공할 수 있다.
또는 본 발명의 일 형태에 따르면 표시 품위가 양호한 표시 장치, 또는 전자 기기를 제공할 수 있다.
또는 본 발명의 일 형태에 따르면 신뢰성이 높은 표시 장치, 또는 전자 기기를 제공할 수 있다.
또는 본 발명의 일 형태에 따르면 파손되기 어려운 표시 장치, 또는 전자 기기를 제공할 수 있다.
또는 본 발명의 일 형태에 따르면 소비 전력이 낮은 표시 장치, 또는 전자 기기를 제공할 수 있다.
또는 본 발명의 일 형태에 따르면 신규 표시 장치, 또는 전자 기기를 제공할 수 있다. 또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 반드시 상술한 효과 모두를 가질 필요는 없다. 또한, 상술한 효과 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 및 청구항 등의 기재로부터 상술한 효과 외의 효과를 추출할 수 있다.
도 1은 표시 장치의 일 형태를 설명하기 위한 도면.
도 2는 표시 장치의 일 형태를 설명하기 위한 도면.
도 3은 표시 장치의 일 형태를 설명하기 위한 도면.
도 4는 표시 장치의 일 형태를 설명하기 위한 블록도 및 회로도.
도 5는 화소의 구성예를 설명하기 위한 도면.
도 6은 화소의 구성예를 설명하기 위한 단면도.
도 7은 화소의 구성예를 설명하기 위한 단면도.
도 8은 화소의 구성예를 설명하기 위한 단면도.
도 9는 표시 장치의 제작 방법예를 설명하기 위한 단면도.
도 10은 표시 장치의 제작 방법예를 설명하기 위한 단면도.
도 11은 표시 장치의 제작 방법예를 설명하기 위한 단면도.
도 12는 표시 장치의 제작 방법예를 설명하기 위한 단면도.
도 13은 표시 장치의 제작 방법예를 설명하기 위한 단면도.
도 14는 표시 장치의 제작 방법예를 설명하기 위한 단면도.
도 15는 표시 장치의 제작 방법예를 설명하기 위한 단면도.
도 16은 표시 장치의 일 형태를 설명하기 위한 도면.
도 17은 발광 소자의 구성예를 설명하기 위한 도면.
도 18은 화소의 평면 형상 및 배열의 일례를 설명하기 위한 도면.
도 19는 과제를 설명하기 위한 도면.
도 20은 과제를 설명하기 위한 도면.
도 21은 표시 장치의 일 형태를 설명하기 위한 도면.
도 22는 표시 장치의 일 형태를 설명하기 위한 도면.
도 23은 전자 기기의 일례를 설명하기 위한 도면.
도 24는 표시 장치의 일 형태를 설명하기 위한 도면.
도 25는 표시 장치의 일 형태를 설명하기 위한 도면.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 쉽게 이해할 수 있다. 따라서, 본 발명은 이하에 기재되는 실시형태의 내용에 한정하여 해석되는 것이 아니다. 또한, 이하에 설명하는 발명의 구성에서 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면간에서 공통적으로 사용하고 반복된 설명은 생략한다.
또한, 본 명세서에서 설명하는 각 도면에서 각 구성의 크기, 층의 두께, 또는 영역은 발명을 명료화하기 위해서 과장 또는 생략되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되지 않는다. 특히 상면도나 사시도에서 도면을 알기 쉽게 하기 위해서 일부의 구성 요소의 기재를 생략하는 경우가 있다.
또한, 도면 등에서 각 구성의 위치, 크기, 범위 등은 발명을 이해하기 쉽게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로, 개시된 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등에 한정되지 않는다. 예를 들어, 실제의 제조 공정에서, 에칭 등의 처리에 의하여 레지스트 마스크 등의 사이즈가 의도하지 않게 줄 수도 있지만, 이해하기 쉽게 하기 위하여 생략하여 나타내는 경우가 있다.
또한 본 명세서 등에서의 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이며, 공정 순서 또는 적층 순서 등, 어떤 순서나 순위를 가리키는 것이 아니다. 또한, 본 명세서 등에서 서수사가 붙여지지 않은 용어라도, 구성 요소의 혼동을 피하기 위하여 특허청구범위에서 서수사를 붙이는 경우가 있다.
또한, 본 명세서 등에서 "전극"이나 "배선"이라는 용어는 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어, "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지다. 또한, "전극"이나 "배선"이라는 용어는 복수의 "전극"이나 "배선"이 일체가 되어 형성된 경우 등도 포함한다.
또한, 본 명세서 등에서 "위"나 "아래"라는 용어는 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며, 또한 직접 접촉하고 있는 것에 한정되지 않는다. 예를 들어, "절연층(A) 위의 전극(B)"이라는 표현이면, 절연층(A) 위에 전극(B)이 직접 접촉하여 형성될 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한, 소스 및 드레인의 기능은 다른 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등, 동작 조건 등에 따라 서로 바뀌기 때문에, 어느 것이 소스 또는 드레인인지를 한정하기 어렵다. 따라서, 본 명세서에서는 소스 및 드레인이라는 용어는 서로 바꿔서 사용할 수 있는 것으로 한다.
또한, 본 명세서 등에서, "전기적으로 접속"이라는 표현에는, "어떤 전기적 작용을 갖는 것"을 통하여 접속되어 있는 경우가 포함된다. 여기서, "어떤 전기적 작용을 갖는 것"은 접속 대상간에서 전기 신호의 주고 받음을 가능하게 하는 것이라면 특별한 제한을 받지 않는다. 따라서, "전기적으로 접속된다"라고 표현된 경우에도 실제의 회로에서는 물리적인 접속 부분이 없고, 배선이 연장되어 있을 뿐인 경우도 있다.
또한 본 명세서에서, "평행"이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 가리킨다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, "수직" 및 "직교"란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 가리킨다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다.
또한, 본 명세서에서 포토리소그래피 공정을 수행한 후에 에칭 공정을 수행하는 경우는 특별한 설명이 없는 한 포토리소그래피 공정으로 형성한 레지스트 마스크는 에칭 공정이 끝난 후에 제거하는 것으로 한다.
(실시형태 1)
도 1의 (A)에 도시된 표시 장치(100)는 표시 영역(131)이 관찰자와 정면으로 마주 대한 영역(160)과, 표시 영역(131)이 관찰자와 정면으로 마주 대하지 않는 영역(170)을 갖는다. 또한, 구동 회로(132a), 구동 회로(132b), 및 구동 회로(133)를 갖는다. 도 1의 (B) 및 (C)는 도 1의 (A)를 일점 쇄선 A1-A2를 따라 자른 단면도다. 도 1의 (B)는 영역(170)이 굴곡진 상태를 도시한 것이고 도 1의 (C)는 영역(170)이 만곡된 상태를 도시한 것이다. 도 1의 (B) 및 (C) 중 A1-A2에서의 영역(160)의 중심 부근에서의 법선 방향을 법선(168)으로 나타내고, 영역(170)의 중심 부근에서의 법선 방향을 법선(178)으로 나타냈다. 도 1의 (B) 및 (C) 양쪽 모두 영역(160)의 중심 부근에서의 법선 방향과 영역(170)의 중심 부근에서의 법선 방향은 상이하다.
또한, 표시 장치(100)는 기판(111) 및 기판(121)을 갖고, 기판(111)과 기판(121) 사이에 발광 소자 및 착색층(미도시)을 갖는다. 도 1의 (D)는 영역(160) 중 표시 영역(131)의 일부인 부위(161)를 확대한 도면이다. 또한, 도 1의 (E)는 영역(170) 중 표시 영역(131)의 일부인 부위(171)를 확대한 도면이다. 또한, 도 1의 (F)는 영역(160)과 영역(170)의 경계 위치인 부위(181)를 확대한 도면이다.
표시 영역(131)은 매트릭스 형상으로 배치된 복수의 화소를 갖는다. 한 화소는 적어도 3개의 부화소를 갖는다. 3개의 부화소는 스트라이프 형상으로 배열되고 각각 적색의 광, 녹색의 광, 청색의 광을 발한다.
도 1에서는 부화소의 평면 형상이 직사각형인 경우를 도시하였다. 본 명세서 등에서 이들 부화소의 긴 변이 인접되도록 가로 방향으로 늘어놓는 배열을 "H배열"로 하고, 이들 부화소의 긴 변이 인접되도록 세로 방향으로 늘어놓는 배열을 "V배열"로 한다. 즉 H배열의 배열 방향과 V배열의 배열 방향은 상이하다. 또한, 본 실시형태에서는 H배열의 배열 방향(166)과 V배열의 배열 방향(176)이 직교하는 경우를 기재하지만 이에 한정되지 않는다.
도 1의 (D)에서는 영역(160) 중의 화소를 화소(165)로 나타내고, 적색의 광을 발하는 부화소를 부화소(165R), 녹색의 광을 발하는 부화소를 부화소(165G), 청색의 광을 발하는 부화소를 부화소(165B)로 나타냈다. 화소(165)에서는 3개의 부화소가 H배열로 배열된다.
도 1의 (E)에서는 영역(170) 중의 화소를 화소(175)로 나타내고, 적색의 광을 발하는 부화소를 부화소(175R), 녹색의 광을 발하는 부화소를 부화소(175G), 청색의 광을 발하는 부화소를 부화소(175B)로 나타냈다. 화소(175)에서는 3개의 부화소가 V배열로 배열된다.
부화소가 발하는 광의 색은 적색, 녹색, 청색 외에도 황색, 시안, 마젠타 등으로 하여도 좋다. 또한, 이들 광을 조합하여 사용하여도 좋다. 예를 들어, 한 화소에 4개의 부화소를 제공하고 각각 적색, 녹색, 청색, 황색의 광을 발하는 구성으로 하여도 좋다. 부화소의 개수를 늘림으로써 특히 중간조의 재현성을 높일 수 있다. 따라서 표시 장치의 표시 품위를 높일 수 있다. 또한, 도 24에 도시된 바와 같이, 한 화소에 4개의 부화소를 제공하고 각각 적색, 녹색, 청색, 백색의 광을 발하는 구성으로 하여도 좋다. 백색의 광을 발하는 부화소를 제공함으로써 표시 영역의 휘도를 높일 수 있다. 또한, 표시 장치의 용도에 따라서는 한 화소를 2개의 부화소로 구성하여도 좋다.
도 24의 (A)에서는 영역(160) 중의 화소를 화소(165)로 나타내고, 적색의 광을 발하는 부화소를 부화소(165R), 녹색의 광을 발하는 부화소를 부화소(165G), 청색의 광을 발하는 부화소를 부화소(165B), 백색의 광을 발하는 부화소를 부화소(165W)로 나타냈다. 화소(165)에서는 4개의 부화소가 H배열로 배열된다.
도 24의 (B)에서는 영역(170) 중의 화소를 화소(175)로 나타내고, 적색의 광을 발하는 부화소를 부화소(175R), 녹색의 광을 발하는 부화소를 부화소(175G), 청색의 광을 발하는 부화소를 부화소(175B), 백색의 광을 발하는 부화소를 부화소(175W)로 나타냈다. 화소(175)에서는 4개의 부화소가 V배열로 배열된다.
또한, 각 부화소의 점유 면적이나 형상 등은 각각 같아도 좋고 각각 상이하여도 좋다. 또한, 배열 방법으로서 스트라이프 배열 외의 방법을 사용하여도 좋다. 예를 들어, 델타 배열, 베이어(Bayer) 배열, 펜타일 배열 등을 적용할 수도 있다. 일례로서 펜타일 배열을 적용한 경우의 예를 도 25에 도시하였다.
다음에 화소(175)가 갖는 부화소를 V배열로 배열시킴으로써 얻어지는 효과에 대하여 도 2를 사용하여 설명한다.
도 2의 (A)는 관찰자(910)와, 화소(165)로부터 사출되는 광(235)의 영역(160)의 관계에 대하여 설명한 도면이다. 또한, 도 2의 (A)는 화소(165)를 배열 방향(166)과 직교하는 방향으로부터 본 단면 개략도다.
영역(160)에서는 관찰자(910)와 표시 영역(131)이 정면으로 마주 대하기 때문에 화소(165)도 관찰자(910)와 정면으로 마주 대한다. 따라서 부화소가 갖는 발광 소자로부터 사출된 광은 상기 부화소가 갖는 착색층에 의하여 변환되어 관찰자(910)에 도달된다. 예를 들어, 부화소(165G)에서, 부화소(165G)가 갖는 발광 소자(125)로부터 사출된 백색의 광(235)은 착색층(266G)에 의하여 녹색의 광(235)으로 변환되어 관찰자(910)에 도달된다. 또한, 발광 소자(125)로부터 사출된 백색의 광(235)의 일부가 산란하여, 다른 부화소의 착색층에 입사됨으로써 의도하지 않는 색으로 변환되는 경우가 있다. 하지만 영역(160)에서는 관찰자(910)와 표시 영역(131)이 정면으로 마주 대하기 때문에 산란에 의하여 의도하지 않는 색으로 변환된 광(235)은 관찰자(910)에 인식되기 어렵다.
도 2의 (B)는 관찰자(910)와, 화소(175)로부터 사출되는 광(235)의 영역(170)의 관계에 대하여 설명한 도면이다. 또한, 도 2의 (B)는 화소(175)를 배열 방향(176)으로부터 본 단면 개략도다.
영역(170)에서는 관찰자(910)와 표시 영역(131)이 정면으로 마주 대하지 않는다. 따라서 관찰자(910)는 발광 소자(125)로부터 사출된 광(235) 중 다른 부화소의 착색층에 입사되어 변환된 일부의 광(235)을 관찰한다. 하지만 본 실시형태에 예시된 표시 장치(100)는 화소(175)가 갖는 부화소가 V배열로 배열되기 때문에 관찰자(910)에 도달되는, 다른 부화소의 착색층에 입사되어 변환된 광(235)도 원래 의도한 색과 실질적으로 같은 색으로 변환된다.
화소(175)가 갖는 부화소가 V배열로 배열됨으로써 표시 장치(100)에서의 표시 품위의 편차를 저감할 수 있다. 따라서 시인성이 뛰어난 표시 장치를 구현할 수 있다. 또한, 표시 품위가 양호한 표시 장치를 구현할 수 있다.
또한, 본 실시형태에서는 표시 장치(100)가 갖는 표시 영역(131)의 오른쪽 또는 왼쪽이 굴곡지거나 또는 만곡되는 경우에 대하여 설명하였지만 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 표시 영역(131)의 위쪽 또는 아래쪽이 굴곡지거나 또는 만곡되는 경우나 표시 영역(131)의 각부가 굴곡지거나 또는 만곡되는 경우라도 부화소의 배열을 적절히 설정함으로써 표시 품위가 양호한 표시 장치를 구현할 수 있다.
또한, 발광 소자(125)가 백색의 광(235)을 발하는 경우의 예를 도시하였지만, 본 발명의 실시형태에 따른 일 형태는 이에 한정되지 않는다. 발광 소자(125)가 적색(R), 청색(B), 녹색(G) 중 어느 한 색으로 발광하여도 좋다. 이 경우, 발광 소자(125)는 각 부화소마다 상이한 색으로 발광하는 것이 바람직하다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 도 3을 사용하여 표시 장치(100)의 구성예에 대하여 설명한다. 도 3은 도 1의 (A)를 일점 쇄선 X1-X2를 따라 자른 단면 모식도다.
<표시 장치의 구성>
본 명세서에 제시된 표시 장치(100)는 제 1 전극(115), EL층(117), 및 제 2 전극(118)을 포함하는 발광 소자(125)와, 단자 전극(216)을 갖는다. 발광 소자(125)는 표시 영역(131) 중에 복수 형성된다. 또한, 각 발광 소자(125)에는 발광 소자(125)의 발광량을 제어하는 트랜지스터(232)가 접속되어 있다.
단자 전극(216)은 개구(122)에 제공된 이방성 도전 접속층(123)을 통하여 외부 전극(124)과 전기적으로 접속되어 있다. 또한, 단자 전극(216)은 구동 회로(132a), 구동 회로(132b), 및 구동 회로(133)에 전기적으로 접속되어 있다.
구동 회로(132a), 구동 회로(132b), 및 구동 회로(133)는 복수의 트랜지스터(252)로 구성된다. 구동 회로(132a), 구동 회로(132b), 및 구동 회로(133)는, 외부 전극(124)으로부터 공급된 신호를 표시 영역(131) 중의 어느 발광 소자(125)에 공급할지를 결정하는 기능을 갖는다.
본 명세서에 제시된 표시 장치(100)는 접착층(120)을 개재(介在)하여 기판(111)과 기판(121)이 접합된 구조를 갖는다. 기판(111)에는 접착층(112)을 개재하여 절연층(205)이 형성된다. 절연층(205)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 또는 질화산화 알루미늄 등을 단층 또는 적층으로 형성하는 것이 바람직하다. 절연층(205)은 스퍼터링법이나 CVD법, 열산화법, 도포법, 인쇄법 등을 사용하여 형성할 수 있다.
또한, 기판(121)에는 접착층(142)을 개재하여 절연층(145)이 형성되고 절연층(145)을 개재하여 차광층(264)이 형성된다. 또한, 기판(121)에는 절연층(145)을 개재하여 착색층(266), 오버코트층(268)이 형성된다.
또한, 절연층(205)은 하지(下地)층으로서 기능하고, 기판(111)이나 접착층(112) 등으로부터 트랜지스터나 발광 소자로 수분이나 불순물 원소가 확산되는 것을 방지하거나 또는 저감할 수 있다. 또한, 절연층(145)은 하지층으로서 기능하고, 기판(121)이나 접착층(142) 등으로부터 트랜지스터나 발광 소자로 수분이나 불순물 원소가 확산되는 것을 방지하거나 또는 저감할 수 있다. 절연층(145)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
기판(121) 및 기판(111)으로서는 유기 수지 재료나 가요성을 가질 정도의 두께를 갖는 유리 재료 등을 사용할 수 있다. 표시 장치(100)를 소위 보텀 이미션 구조(배면 발광)의 표시 장치, 또는 듀얼 이미션 구조(양면 사출형)의 표시 장치로 하는 경우에는 EL층(117)으로부터의 발광에 대하여 투광성을 갖는 재료를 기판(111)에 사용한다. 또한, 표시 장치(100)를 톱 이미션 구조(전면 발광)의 표시 장치, 또는 양면 사출형의 표시 장치로 하는 경우에는 EL층(117)으로부터의 발광에 대하여 투광성을 갖는 재료를 기판(121)에 사용한다.
기판(121) 및 기판(111)에 사용할 수 있는 가요성 및 가시광에 대한 투광성을 갖는 재료로서는, 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지, 폴리아크릴로나이트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트 수지, 폴리에터설폰 수지, 폴리아마이드 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리염화비닐 수지 등을 들 수 있다. 또한, 광을 투과시킬 필요가 없는 경우에는 비투광성 기판을 사용하여도 좋다. 예를 들어, 기판(121) 또는 기판(111)으로서 스테인리스 기판, 스테인리스 스틸 포일 기판 등을 사용하여도 좋다.
또한, 기판(121) 및 기판(111)의 열팽창 계수는 바람직하게는 30ppm/K 이하, 더 바람직하게는 10ppm/K 이하로 한다. 또한, 기판(121) 및 기판(111)의 표면에, 질화 실리콘이나 산화질화 실리콘 등의 질소와 실리콘을 포함하는 막이나 질화 알루미늄 등의 질소와 알루미늄을 포함하는 막과 같은 투수성이 낮은 보호막을 미리 형성하여도 좋다. 또한, 기판(121) 및 기판(111)으로서 섬유체에 유기 수지가 함침(含浸)된 구조물(소위, 프리프레그라고도 함)을 사용하여도 좋다.
이와 같은 기판을 사용함으로써 깨지기 어려운 표시 장치를 제공할 수 있다. 또는 경량의 표시 장치를 제공할 수 있다. 또는 굽히기 쉬운 표시 장치를 제공할 수 있다.
또한, 절연층(205) 위에 트랜지스터(232), 트랜지스터(252), 단자 전극(216), 및 배선(219)이 형성된다. 또한, 본 실시형태에서는 트랜지스터(232) 및 트랜지스터(252)로서 보텀 게이트형 트랜지스터의 하나인 채널 에치형 트랜지스터를 예시하지만, 채널 보호형 트랜지스터나 톱 게이트형 트랜지스터 등을 사용할 수도 있다. 또한, 채널이 형성되는 반도체층을 2개의 게이트 전극으로 끼우는 구조인 듀얼 게이트형 트랜지스터를 사용할 수도 있다.
트랜지스터(232)와 트랜지스터(252)는 같은 구조를 가져도 좋다. 다만, 트랜지스터의 사이즈(예컨대, 채널 길이 및 채널 폭) 등은 각 트랜지스터에서 적절히 조정할 수 있다.
트랜지스터(232) 및 트랜지스터(252)는 게이트 전극(206), 게이트 절연층(207), 반도체층(208), 소스 전극(209a), 및 드레인 전극(209b)을 갖는다.
단자 전극(216), 배선(219), 게이트 전극(206), 소스 전극(209a), 및 드레인 전극(209b)은 단자 전극(216)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 게이트 절연층(207)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
반도체층(208)은 비정질 반도체, 미결정 반도체, 다결정 반도체 등을 사용하여 형성할 수 있다. 예를 들어, 비정질 실리콘이나 미결정 게르마늄 등을 사용할 수 있다. 또한, 탄소화 실리콘, 갈륨 비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나, 유기 반도체 등을 사용할 수 있다.
또한, 산화물 반도체는 에너지 갭이 2.8eV 이상으로 크고, 가시광에 대한 투과율이 높다. 또한, 산화물 반도체를 적절한 조건으로 가공하여 얻어진 트랜지스터에서는, 사용 시의 온도 조건하(예컨대 25℃)에서, 오프 전류를 100zA(1×10-19A) 이하, 또는 10zA(1×10-20A) 이하, 또한 1zA(1×10-21A) 이하로 할 수 있다. 따라서 소비 전력이 적은 표시 장치를 제공할 수 있다.
또한, 반도체층(208)에 산화물 반도체를 사용하는 경우에는, 반도체층(208)에 접촉되는 절연층에 산소를 포함하는 절연층을 사용하는 것이 바람직하다.
또한, 트랜지스터(232) 및 트랜지스터(252) 위에 절연층(210)이 형성되고, 절연층(210) 위에 절연층(211)이 형성된다. 절연층(210)은 보호 절연층으로서 기능하고, 절연층(210)보다 위에 있는 층으로부터 트랜지스터(232) 및 트랜지스터(252)로 불순물 원소가 확산되는 것을 방지하거나 또는 저감할 수 있다. 절연층(210)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 발광 소자(125)의 피형성면의 표면 요철을 저감하기 위해서 절연층(211)에 평탄화 처리를 수행하여도 좋다. 평탄화 처리로서는 특별히 한정되지 않지만, 연마 처리(예컨대 화학적 기계 연마법(Chemical Mechanical Polishing: CMP))나 드라이 에칭 처리에 의하여 수행할 수 있다.
또한, 평탄화 기능을 갖는 절연 재료를 사용하여 절연층(211)을 형성함으로써 연마 처리를 생략할 수도 있다. 평탄화 기능을 갖는 절연 재료로서, 예컨대 폴리이미드 수지, 아크릴 수지 등의 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 외에 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연층을 복수로 적층시킴으로써 절연층(211)을 형성하여도 좋다.
또한, 절연층(211) 위에 발광 소자(125)와 각 발광 소자(125)를 이격(離隔)하기 위한 격벽(114)이 형성된다.
표시 장치(100)는 발광 소자(125)로부터 사출된 광(235)을 착색층(266)을 통과시켜 기판(121) 측으로부터 사출하는, 소위 톱 이미션 구조(상면 사출형)의 표시 장치다.
또한, 발광 소자(125)는 절연층(211) 및 절연층(210)에 제공된 개구를 통하여 트랜지스터(232)와 전기적으로 접속된다.
또한, 기판(121)은 기판(111)과 대향하도록 형성되기 때문에 기판(121)을 "대향 기판"이라고 부르는 경우가 있다.
또한, 도 21의 (A)에 도시된 바와 같이, 기판(121) 위에 터치 센서를 제공하여도 좋다. 이와 같이, 터치 센서를 기판(121)에 제공함으로써, 접었을 때 위치가 어긋나는 것을 저감할 수 있다. 터치 센서는 도전층(991)과 도전층(993) 등을 사용하여 구성된다. 또한, 이들 사이에는 절연층(992)이 제공된다.
또한 도전층(991) 및/또는 도전층(993)은 인듐 주석 산화물이나 인듐 아연 산화물 등의 투명 도전막을 사용하는 것이 바람직하다. 다만, 저항을 낮추기 위하여 도전층(991) 및/또는 도전층(993)의 일부, 또는 전부에 저저항의 재료를 갖는 층을 사용하여도 좋다. 예를 들어, 알루미늄, 티타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐으로 이루어지는 단체 금속, 또는 이들을 주성분으로 하는 합금을 단층 구조 또는 적층 구조로 하여 사용할 수 있다. 또는 도전층(991) 및/또는 도전층(993)에 금속 나노 와이어를 사용하여도 좋다. 이를 위한 금속으로서는 은 등이 바람직하다. 이로써 저항 값을 낮출 수 있기 때문에 센서의 감도를 향상시킬 수 있다.
절연층(992)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 또는 질화산화 알루미늄 등을 단층 또는 적층으로 형성하는 것이 바람직하다. 절연층(992)은 스퍼터링법이나 CVD법, 열산화법, 도포법, 인쇄법 등을 사용하여 형성할 수 있다.
또한, 터치 센서는 기판(121)이 아니라 다른 기판을 사용하여 구성하여도 좋다. 도 21의 (B)에는 기판(994)을 사용하여 구성한 경우의 예를 도시하였다. 또한, 터치 센서는 기판(994) 위에 제공되지만 본 발명의 실시형태에 따른 일 형태는 이에 한정되지 않는다. 기판(994) 아래(기판(121)과 기판(994) 사이)에 제공되어도 좋다. 이 경우, 기판(994)은 강화 유리를 사용하여 표시 장치가 깨지는 것 등을 방해하는 구성으로 하여도 좋다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 도 4를 사용하여 표시 장치(100)의 더 구체적인 구성예에 대하여 설명한다. 도 4의 (A)는 표시 장치(100)의 구성을 설명하기 위한 블록도다. 표시 장치(100)는 표시 영역(131), 구동 회로(132a), 구동 회로(132b), 및 구동 회로(133)를 갖는다. 구동 회로(132a) 및 구동 회로(132b)는 예컨대, 주사선 구동 회로로서 기능한다. 또한, 구동 회로(133)는 예컨대, 신호선 구동 회로로서 기능한다. 또한, 구동 회로(132a) 및 구동 회로(132b)는 어느 한쪽만이 포함되어도 좋다.
또한, 표시 장치(100)는, 각각 대략 평행하게 배치된, 구동 회로(132a) 및/또는 구동 회로(132b)에 의하여 전위가 제어되는 m개의 배선(135)과, 각각 대략 평행하게 배치된, 구동 회로(133)에 의하여 전위가 제어되는 n개의 배선(136)을 갖는다. 또한, 표시 영역(131)은 매트릭스 형상으로 배치된 복수의 화소 회로(134)를 갖는다. 또한, 한 화소 회로(134)에 의하여 한 부화소가 구동된다. 또한, 구동 회로(132a), 구동 회로(132b), 및 구동 회로(133)를 총칭하여 구동 회로부라고 하는 경우가 있다.
각 배선(135)은 표시 영역(131)에서 m행 n열로 배치된 화소 회로(134) 중 어느 행에 배치된 n개의 화소 회로(134)와 전기적으로 접속된다. 또한, 각 배선(136)은 m행 n열로 배치된 화소 회로(134) 중 어느 열에 배치된 m개의 화소 회로(134)와 전기적으로 접속된다. m, n은 모두 1 이상의 정수(整數)다.
도 4의 (B) 및 (C)는 도 4의 (A)에 도시된 표시 장치의 화소 회로(134)에 사용할 수 있는 회로 구성예를 도시한 것이다.
[발광 표시 장치용 화소 회로의 일례]
또한, 도 4의 (B)에 도시된 화소 회로(134)는 트랜지스터(431)와, 용량 소자(233)와, 트랜지스터(232)와, 트랜지스터(434)와, 발광 소자(125)를 갖는다.
트랜지스터(431)의 소스 전극 및 드레인 전극 중 한쪽은 데이터 신호가 공급되는 배선(이하, 신호선(DL_n)이라고 함)에 전기적으로 접속된다. 또한, 트랜지스터(431)의 게이트 전극은 게이트 신호가 공급되는 배선(이하, 주사선(GL_m)이라고 함)에 전기적으로 접속된다.
트랜지스터(431)는 온 상태 또는 오프 상태가 됨으로써, 데이터 신호의 노드(435)에 대한 기록을 제어하는 기능을 갖는다.
용량 소자(233)의 한 쌍의 전극 중 한쪽은 노드(435)에 전기적으로 접속되고 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한, 트랜지스터(431)의 소스 전극 및 드레인 전극 중 다른 쪽은 노드(435)에 전기적으로 접속된다.
용량 소자(233)는 노드(435)에 기록된 데이터를 유지하는 유지 용량으로서의 기능을 갖는다.
트랜지스터(232)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(VL_a)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한, 트랜지스터(232)의 게이트 전극은 노드(435)에 전기적으로 접속된다.
트랜지스터(434)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(V0)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한, 트랜지스터(434)의 게이트 전극은 주사선(GL_m)에 전기적으로 접속된다.
발광 소자(125)의 애노드(anode) 및 캐소드(cathode) 중 한쪽은 전위 공급선(VL_b)에 전기적으로 접속되고 다른 쪽은 노드(437)에 전기적으로 접속된다.
발광 소자(125)로서는, 예컨대 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 사용할 수 있다. 다만, 발광 소자(125)로서는 이에 한정되지 않고, 무기 재료로 이루어지는 무기 EL 소자를 사용하여도 좋다.
또한, 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에는 고전원 전위(VDD)가 공급되고, 다른 쪽에는 저전원 전위(VSS)가 공급된다.
도 4의 (B)에 도시된 화소 회로(134)를 갖는 표시 장치에서는 구동 회로(132a) 또는 구동 회로(132b)에 의하여 각 행의 화소 회로(134)를 순차적으로 선택하고 트랜지스터(431) 및 트랜지스터(434)를 온 상태로 하여 데이터 신호를 노드(435)에 기록한다.
노드(435)에 데이터가 기록된 화소 회로(134)는 트랜지스터(431) 및 트랜지스터(434)가 오프 상태가 됨으로써 유지 상태가 된다. 또한, 노드(435)에 기록된 데이터의 전위에 따라 트랜지스터(232)의 소스 전극과 드레인 전극 사이에 흐르는 전류량이 제어되고, 발광 소자(125)는 흐르는 전류량에 따른 휘도로 발광한다. 이 동작을 행마다 순차적으로 수행함으로써 화상을 표시시킬 수 있다.
[액정 표시 장치용 화소 회로의 일례]
도 4의 (C)에 도시된 화소 회로(134)는 액정 소자(432)와, 트랜지스터(431)와, 용량 소자(233)를 갖는다.
액정 소자(432)의 한 쌍의 전극의 한쪽 전위는 화소 회로(134)의 사양에 따라 적절히 설정된다. 액정 소자(432)는 노드(436)에 기록되는 데이터에 따라 배향 상태가 설정된다. 또한, 복수의 화소 회로(134) 각각이 갖는 액정 소자(432)의 한 쌍의 전극 중 한쪽에 공통 전위(코먼 전위)를 공급하여도 좋다. 또한, 각 행의 화소 회로(134)마다의 액정 소자(432)의 한 쌍의 전극 중 한쪽에 상이한 전위를 공급하여도 좋다.
예를 들어, 액정 소자(432)를 구비하는 표시 장치의 구동 방법으로서는, TN 모드, STN 모드, VA 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, MVA 모드, PVA(Patterned Vertical Alignment) 모드, IPS 모드, FFS 모드, 또는 TBA(Transverse Bend Alignment) 모드 등을 사용하여도 좋다. 또한, 표시 장치의 구동 방법으로는, 상술한 구동 방법에 더하여, ECB(Electrically Controlled Birefringence) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 게스트 호스트 모드 등이 있다. 다만, 이들에 한정되지 않고, 액정 소자 및 그 구동 방식으로서 다양한 방법을 사용할 수 있다.
또한, 블루상(Blue Phase)을 나타내는 액정과 키랄제를 포함하는 액정 조성물에 의하여 액정 소자(432)를 구성하여도 좋다. 블루상을 나타내는 액정은 응답 속도가 1msec 이하로 짧고 광학적 등방성이기 때문에 배향 처리가 불필요하다. 또한 광학적 등방성이기 때문에 시야각 의존성이 작다.
또한, 표시 소자로서, 발광 소자(125) 및 액정 소자(432) 외의 표시 소자를 사용할 수도 있다. 예를 들어, 표시 소자로서 전기 영동 소자, 전자 잉크, 일렉트로웨팅 소자, MEMS(Micro Electro Mechanical System), 디지털 마이크로 미러 디바이스(DMD), DMS(Digital Micro Shutter), IMOD(Interferometric Modulator) 소자 등을 사용할 수도 있다.
m행 n열째의 화소 회로(134)에서 트랜지스터(431)의 소스 전극 및 드레인 전극 중 한쪽은 신호선(DL_n)에 전기적으로 접속되고, 다른 쪽은 노드(436)에 전기적으로 접속된다. 트랜지스터(431)의 게이트 전극은 주사선(GL_m)에 전기적으로 접속된다. 트랜지스터(431)는 온 상태 또는 오프 상태가 됨으로써 노드(436)에 대한 데이터 신호의 기록을 제어하는 기능을 갖는다.
용량 소자(233)의 한 쌍의 전극 중 한쪽은 특정한 전위가 공급되는 배선(이하, 용량선(CL))에 전기적으로 접속되고, 다른 쪽은 노드(436)에 전기적으로 접속된다. 또한, 액정 소자(432)의 한 쌍의 전극 중 다른 쪽은 노드(436)에 전기적으로 접속된다. 또한, 용량선(CL)의 전위 값은 화소 회로(134)의 사양에 따라 적절히 설정된다. 용량 소자(233)는 노드(436)에 기록된 데이터를 유지하는 유지 용량으로서 기능한다.
예를 들어, 도 4의 (C)에 도시된 화소 회로(134)를 갖는 표시 장치에서는 구동 회로(132a)에 의하여 각 행의 화소 회로(134)를 순차적으로 선택하고, 트랜지스터(431)를 온 상태로 하여 노드(436)에 데이터 신호를 기록한다.
노드(436)에 데이터 신호가 기록된 화소 회로(134)는 트랜지스터(431)가 오프 상태가 됨으로써 유지 상태가 된다. 이 동작을 행마다 순차적으로 수행함으로써 화상을 표시시킬 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 표시 장치(100)가 갖는 화소(165) 및 화소(175)에 적용할 수 있는 화소 회로(134)의 더 구체적인 예에 대하여 도 5~도 8을 사용하여 설명한다.
[화소(165)의 구성예]
먼저, 화소(165)의 구성예에 대하여 설명한다. 도 5의 (A) 및 (B)는 화소(165)를 확대한 평면도다. 도면을 이해하기 쉽게 하기 위하여 도 5의 (A)에서는 발광 소자(125)나 착색층(266) 등의 기재를 생략하였다. 또한, 같은 이유로 도 5의 (B)에서는 화소 회로(134) 등의 기재를 생략하였다. 도 6은, 도 5의 (A) 및 (B)를 일점 쇄선 X3-X4를 따라 자른 단면도다.
상술한 바와 같이, 한 화소 회로(134)에서 한 부화소를 구동시킬 수 있다. 따라서 화소(165)는 적어도 3개의 화소 회로(134)로 구동된다. 도 5의 (A)에서는 화소(165)를 구동시키는 3개의 화소 회로(134)를 각각 화소 회로(134R), 화소 회로(134G), 화소 회로(134B)로 나타냈다. 화소(165)에서는 화소 회로(134)의 장축 방향과 발광 소자(125) 및 착색층(266)의 장축 방향이 대략 일치한다. 화소(165)가 갖는 착색층(266R)은 화소 회로(134R)와 중첩되고, 착색층(266G)은 화소 회로(134G)와 중첩되고, 착색층(266B)은 화소 회로(134B)와 중첩된다. 또한, 착색층(266R)은 화소 회로(134R)에 의하여 구동되고 착색층(266G)은 화소 회로(134G)에 의하여 구동되고, 착색층(266B)은 화소 회로(134B)에 의하여 구동된다.
도 5의 (A) 및 도 6에 도시된 배선(135)은 주사선(GL_m)에 상당한다. 또한, 배선(135)의 일부는 게이트 전극(206)에 상당하고, 트랜지스터(431) 및 트랜지스터(434)의 게이트 전극으로서 기능한다. 또한, 배선(138)의 일부는 용량 소자(233)의 한쪽 전극으로서 기능하고 다른 일부는 트랜지스터(232)의 게이트 전극으로서 기능한다. 또한, 배선(137)은 전위 공급선(VL_a)에 상당한다. 배선(135), 배선(138), 및 배선(137)은 게이트 전극(206)과 같은 재료 및 방법을 사용하여 형성할 수 있다.
또한, 배선(135), 배선(138), 및 배선(137) 위에 게이트 절연층(207)이 형성된다. 배선(138) 위의 게이트 절연층(207)은 용량 소자(233)의 유전체층으로서 기능한다. 또한, 게이트 절연층(207) 및 반도체층(208) 위에 배선(136), 배선(139), 배선(151), 배선(152), 및 배선(156)(도 5의 (A) 및 도 6 참조)을 갖는다. 배선(136)은 신호선(DL_n)에 상당한다. 또한, 배선(136)의 일부는 트랜지스터(431)의 소스 전극 및 드레인 전극 중 한쪽으로서 기능한다. 배선(139)은 게이트 절연층(207)에 형성된 개구(153)를 통하여 배선(138)과 전기적으로 접속된다. 또한, 배선(139)은 트랜지스터(431)의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 배선(156)은 전위 공급선(V0)에 상당한다. 또한, 배선(156)의 일부는 트랜지스터(434)의 소스 전극 및 드레인 전극 중 한쪽으로서 기능한다. 또한, 배선(151)의 일부는 트랜지스터(434)의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다.
배선(151)은 용량 소자(233)의 다른 쪽 전극으로서 기능한다. 배선(152)은 게이트 절연층(207)에 형성된 개구(154)를 통하여 배선(137)과 전기적으로 접속된다. 또한, 배선(152)은 트랜지스터(232)의 소스 전극 및 드레인 전극 중 한쪽으로서 기능한다. 또한, 배선(151)은 트랜지스터(232)의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 배선(136), 배선(139), 배선(151), 배선(152), 및 배선(156)은 소스 전극(209a) 및 드레인 전극(209b)과 같은 재료 및 방법을 사용하여 형성할 수 있다.
배선(136), 배선(139), 배선(151), 배선(152), 및 배선(156) 위에 절연층(210)이 형성되고 절연층(210) 위에 절연층(211)이 형성된다. 또한, 절연층(211) 위에 형성된 전극(118)은 절연층(210) 및 절연층(211)에 형성된 개구(155)를 통하여 배선(151)에 전기적으로 접속된다. 즉, 발광 소자(125)는 배선(151)과 전기적으로 접속된다.
발광 소자(125)로부터 사출된 광은 착색층(266R)에 의하여 변환된 광(235R)이 된다. 또한, 다른 구성에 대해서는 다른 실시형태에서 자세히 기재하므로 여기서는 설명을 생략한다.
[화소(175)의 구성예]
다음에, 화소(175)의 구성예에 대하여 설명한다. 도 5의 (C)는 화소(175)를 확대한 평면도다. 도면을 이해하기 쉽게 하기 위하여 도 5의 (C)에서는 발광 소자(125)나 착색층(266) 등의 기재를 생략하였다.
화소(175)는 화소(165)의 발광 소자(125)와 착색층(266)을 90도 회전시켜 V배열로 함으로써 구현할 수 있다. 이 때, 화소 회로(134)의 배열은 그대로 H배열로 하면 좋다. 도 5의 (C)를 일점 쇄선 X5-X6을 따라 자른 단면도를 도 7에 도시하였다.
본 발명의 일 형태에 따른 표시 장치(100)는 화소(165)와 화소(175) 사이에서 화소 회로(134)의 구성을 변경할 필요가 없다. 따라서 영역(160)과 영역(170)에서 구동 방법을 변경할 필요도 없다. 표시 영역(131) 내에서 복수의 구동 회로나 구동 방법을 사용하면 제조 수율의 저하나 제조 비용의 증가를 초래하기 쉬워져 표시 장치의 생산성을 저하시키는 원인 중 하나가 된다. 본 발명의 일 형태에 따르면 생산성이 양호하며 표시 품위가 양호한 표시 장치를 구현할 수 있다.
[화소 구성의 변형예]
또한, 착색층(266), 차광층(264), 오버코트층(268) 등을 제공하지 않는 구성으로 할 수도 있다. 이 경우, 백색의 광을 발하는 발광 소자(125) 대신 각각 부화소에, 적색의 광을 발하는 발광 소자(125R), 녹색의 광을 발하는 발광 소자(125G), 청색의 광을 발하는 발광 소자(125B) 등을 사용함으로써 컬러 표시를 수행할 수 있다. 착색층(266) 등을 사용하지 않는 구성의 일례를 도 8에 도시하였다.
발광 소자(125R)는 EL층(117R)을, 발광 소자(125G)는 EL층(117G)을, 발광 소자(125B)는 EL층(117B)을 갖는다. EL층(117R), EL층(117G), 및 EL층(117B)은 각각 적색의 광(235R), 녹색의 광(235G), 청색의 광(235B) 등의 서로 상이한 광으로 발광시킬 수 있다. 이와 같이, 착색층(266) 등을 사용하지 않음으로써 색 순도가 향상되고 광 손실량을 줄일 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 표시 장치(100)의 제작 방법의 일례에 대하여, 도 9~도 15를 사용하여 설명한다. 또한, 도 9~도 14는 도 1의 (A)를 일점 쇄선 X1-X2를 따라 자른 단면도에 상당한다.
[박리층의 형성]
먼저, 소자 형성 기판(101) 위에 박리층(113)을 형성한다(도 9의 (A) 참조). 또한, 소자 형성 기판(101)으로서는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판 등을 사용할 수 있다. 또한, 본 실시형태의 처리 온도에 견딜 수 있을 정도의 내열성을 갖는 플라스틱 기판을 사용하여도 좋다.
또한, 유리 기판에는, 예컨대 알루미노 실리케이트 유리, 알루미노 보로실리케이트 유리, 바륨 보로실리케이트 유리 등의 유리 재료가 사용된다. 또한, 산화 바륨(BaO)을 많이 포함시킴으로써 더 실용적인 내열 유리를 얻을 수 있다. 이들 외, 결정화 유리 등을 사용할 수 있다.
박리층(113)은, 텅스텐, 몰리브데넘, 티타늄, 탄탈럼, 니오븀, 니켈, 코발트, 지르코늄, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘 중에서 선택된 원소, 또는 상기 원소를 포함하는 합금 재료, 또는 상기 원소를 포함하는 화합물 재료를 사용하여 형성할 수 있다. 또한, 이들 재료를 단층 또는 적층으로 형성할 수 있다. 또한, 박리층(113)의 결정 구조는 비정질, 미결정, 다결정 중 어느 경우라도 좋다. 또한, 박리층(113)을 산화 알루미늄, 산화 갈륨, 산화 아연, 이산화 티타늄, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 또는 InGaZnO(IGZO) 등의 금속 산화물을 사용하여 형성할 수도 있다.
박리층(113)은 스퍼터링법이나 CVD법, 도포법, 인쇄법 등에 의하여 형성할 수 있다. 또한, 도포법은 스핀 코팅법, 액적토출법, 및 디스펜스법을 포함한다.
박리층(113)을 단층으로 형성하는 경우, 텅스텐, 몰리브데넘, 또는 텅스텐과 몰리브데넘을 포함하는 합금 재료를 사용하는 것이 바람직하다. 또는, 박리층(113)을 단층으로 형성하는 경우, 텅스텐의 산화물 또는 산화 질화물, 몰리브데넘의 산화물 또는 산화 질화물, 또는 텅스텐과 몰리브데넘을 포함하는 합금의 산화물 또는 산화 질화물을 사용하는 것이 바람직하다.
또한, 박리층(113)으로서, 예컨대 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조를 형성하는 경우, 텅스텐을 포함하는 층에 접촉하여 산화물 절연층을 형성함으로써 텅스텐을 포함하는 층과 산화물 절연층의 계면에, 산화 텅스텐이 형성되는 것을 활용하여도 좋다. 또한, 텅스텐을 포함하는 층의 표면을 열산화 처리, 산소 플라즈마 처리, 오존수 등 산화력이 강한 용액에 의한 처리 등을 수행하여 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다.
본 실시형태에서는 스퍼터링법에 의하여 텅스텐을 박리층(113)으로서 형성한다.
[절연층의 형성]
다음에, 박리층(113) 위에 하지층으로서 절연층(205)을 형성한다(도 9의 (A) 참조). 절연층(205)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 또는 질화산화 알루미늄 등을 단층 또는 적층으로 형성하는 것이 바람직하다. 예를 들어, 절연층(205)을 산화 실리콘과 질화 실리콘을 적층한 2층 구조로 하여도 좋고, 상기 재료를 조합한 5층 구조로 하여도 좋다. 절연층(205)은 스퍼터링법이나 CVD법, 열산화법, 도포법, 인쇄법 등을 사용하여 형성할 수 있다.
절연층(205)의 두께는 30nm 이상 500nm 이하, 바람직하게는 50nm 이상 400nm 이하로 하면 좋다.
절연층(205)은 소자 형성 기판(101)이나 박리층(113) 등으로부터 불순물이 확산되는 것을 방지하거나, 또는 저감할 수 있다. 또한, 소자 형성 기판(101)을 기판(111)으로 교환한 후도 기판(111)이나 접착층(112) 등으로부터 발광 소자(125)로 불순물 원소가 확산되는 것을 방지하거나, 또는 저감할 수 있다. 본 실시형태에서는 플라즈마 CVD법을 사용하여 두께 200nm의 산화질화 실리콘과 두께 50nm의 질화산화 실리콘의 적층막을 절연층(205)으로서 사용한다.
[게이트 전극의 형성]
다음에, 절연층(205) 위에 게이트 전극(206)을 형성한다(도 9의 (A) 참조). 게이트 전극(206)은 알루미늄, 크로뮴, 구리, 탄탈럼, 티타늄, 몰리브데넘, 텅스텐 중에서 선택된 금속 원소 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하여 형성할 수 있다. 또한, 망간 및 지르코늄 중 어느 하나의 금속 원소 또는 양쪽 금속 원소를 사용하여도 좋다. 또한, 게이트 전극(206)은, 단층 구조라도, 2층 이상의 적층 구조라도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 티타늄막 위에 알루미늄막을 적층하는 2층 구조, 질화 티타늄막 위에 티타늄막을 적층하는 2층 구조, 질화 티타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 티타늄막 위에 구리막을 적층하는 2층 구조, 티타늄막 위에 알루미늄막을 적층하고, 이들 위에 티타늄막을 더 형성하는 3층 구조 등이 있다. 또한, 알루미늄에 티타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한, 합금막 또는 질화막을 사용하여도 좋다.
또한, 게이트 전극(206)은, 인듐 주석 산화물, 인듐 아연 산화물이나, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 및 산화 실리콘을 첨가한 인듐 주석 산화물 등 투광성을 갖는 도전성 재료를 적용할 수도 있다. 또한, 상기 투광성을 갖는 도전성 재료와 상기 금속 원소의 적층 구조로 할 수도 있다.
먼저, 절연층(205) 위에 플라즈마 CVD법, LPCVD법, 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법 등의 CVD법이나, ALD법, 스퍼터링법, 증착법 등에 의하여 게이트 전극(206)이 되는 도전막을 적층하고, 상기 도전막 위에 포토리소그래피 공정에 의하여 레지스트 마스크를 형성한다. 게이트 전극(206)이 되는 도전막을 MOCVD법을 사용하여 형성하면 피형성면에 대한 대미지를 적게 할 수 있다. 다음에, 레지스트 마스크를 사용하여 게이트 전극(206)이 되는 도전막의 일부를 에칭하여, 게이트 전극(206)을 형성한다. 이 때 다른 배선 및 전극도 동시에 형성할 수 있다.
도전막의 에칭에는 드라이 에칭법 및 웨트 에칭법 중 어느 쪽을 사용하여도 좋고, 양쪽 모두를 사용하여도 좋다. 또한, 드라이 에칭법에 의하여 에칭을 수행한 경우, 레지스트 마스크를 제거하기 전에 애싱 처리를 수행하면 박리액(stripper)을 사용한 레지스트 마스크의 제거를 쉽게 할 수 있다.
또한, 게이트 전극(206)은 상기 형성 방법 대신에 전해 도금법, 인쇄법, 잉크젯법 등으로 형성하여도 좋다.
게이트 전극(206)의 두께는 5nm 이상 500nm 이하, 바람직하게는 10nm 이상 300nm 이하, 더 바람직하게는 10nm 이상 200nm 이하다.
또한, 차광성을 갖는 도전성 재료를 사용하여 게이트 전극(206)을 형성함으로써 외부로부터의 광이, 게이트 전극(206) 측으로부터 진입하여 반도체층(208)까지 도달되기 어렵게 할 수 있다. 이 결과, 광 조사로 인한 트랜지스터의 전기 특성의 변동을 억제할 수 있다.
[게이트 절연층의 형성]
다음에, 게이트 절연층(207)을 형성한다(도 9의 (A) 참조). 게이트 절연층(207)은, 예컨대 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 알루미늄과 산화 실리콘의 혼합물, 산화 하프늄, 산화 갈륨, 또는 Ga-Zn계 금속 산화물 등을 사용하면 좋고, 적층 또는 단층으로 형성된다.
또한, 게이트 절연층(207)으로서, 하프늄 실리케이트(HfSiOx), 질소가 첨가된 하프늄 실리케이트(HfSixOyNz), 질소가 첨가된 하프늄 알루미네이트(HfAlxOyNz), 산화 하프늄, 산화 이트륨 등의 high-k 재료를 사용함으로써 트랜지스터의 게이트 누설을 저감할 수 있다. 예를 들어, 산화질화 실리콘과 산화 하프늄의 적층으로 하여도 좋다.
게이트 절연층(207)의 두께는 5nm 이상 400nm 이하, 바람직하게는 10nm 이상 300nm 이하, 더 바람직하게는 50nm 이상 250nm 이하로 하면 좋다.
게이트 절연층(207)은 스퍼터링법, CVD법, 증착법 등으로 형성할 수 있다.
게이트 절연층(207)으로서 산화 실리콘막, 산화질화 실리콘막, 또는 질화산화 실리콘막을 형성하는 경우, 원료 가스로서는 실리콘을 포함하는 퇴적성 가스 및 산화성 가스를 사용하는 것이 바람직하다. 실리콘을 포함하는 퇴적성 가스의 대표적인 예로서는, 실레인, 다이실레인, 트라이실레인, 불화 실레인 등이 있다. 산화성 가스로서는, 산소, 오존, 일산화 이질소, 이산화 질소 등이 있다.
또한, 게이트 절연층(207)은 질화물 절연층과 산화물 절연층을 게이트 전극(206) 측으로부터 순차적으로 적층하는 적층 구조로 하여도 좋다. 게이트 전극(206) 측에 질화물 절연층을 제공함으로써, 게이트 전극(206) 측으로부터의 수소, 질소, 알칼리 금속, 또는 알칼리 토금속 등이 반도체층(208)으로 이동하는 것을 방지할 수 있다. 또한, 일반적으로 질소, 알칼리 금속, 또는 알칼리 토금속 등은 반도체의 불순물 원소로서 기능한다. 또한, 수소는 산화물 반도체의 불순물 원소로서 기능한다. 따라서 본 명세서 등에서의 "불순물"에는 수소, 질소, 알칼리 금속, 또는 알칼리 토금속 등이 포함되는 것으로 한다.
또한, 반도체층(208)으로서 산화물 반도체를 사용하는 경우에는 반도체층(208) 측에 산화물 절연층을 제공함으로써 게이트 절연층(207)과 반도체층(208)의 계면에서의 결함 준위 밀도를 저감시킬 수 있다. 이 결과, 전기 특성의 열화가 적은 트랜지스터를 얻을 수 있다. 또한, 반도체층(208)으로서 산화물 반도체를 사용하는 경우에는 산화물 절연층으로서 화학 양론적 조성을 만족시키는 산소보다 많은 산소를 포함하는 산화물 절연층을 사용하여 형성하면 게이트 절연층(207)과 반도체층(208)의 계면에서의 결함 준위 밀도를 더 저감시킬 수 있어 바람직하다.
또한, 게이트 절연층(207)을 상술한 바와 같이 질화물 절연층과 산화물 절연층의 적층으로 하는 경우, 산화물 절연층보다 질화물 절연층을 두껍게 하는 것이 바람직하다.
질화물 절연층은 산화물 절연층보다 비유전율이 크기 때문에 게이트 절연층(207)의 두께를 두껍게 하여도 게이트 전극(206)에 생기는 전계를 반도체층(208)으로 효율적으로 전할 수 있다. 또한, 게이트 절연층(207) 전체를 두껍게 함으로써 게이트 절연층(207)의 절연 내압을 높일 수 있다. 따라서 반도체 장치의 신뢰성을 높일 수 있다.
또한, 게이트 절연층(207)을, 결함이 적은 제 1 질화물 절연층과, 수소 블로킹성이 높은 제 2 질화물 절연층과, 산화물 절연층이, 게이트 전극(206) 측으로부터 순차적으로 적층된 적층 구조로 할 수 있다. 게이트 절연층(207)에 결함이 적은 제 1 질화물 절연층을 사용함으로써 게이트 절연층(207)의 절연 내압을 향상시킬 수 있다. 또한, 게이트 절연층(207)에 수소 블로킹성이 높은 제 2 질화물 절연층을 제공함으로써, 게이트 전극(206) 및 제 1 질화물 절연층에 포함되는 수소가 반도체층(208)으로 이동하는 것을 방지할 수 있다.
제 1 질화물 절연층 및 제 2 질화물 절연층의 제작 방법의 일례를 이하에서 기재한다. 먼저, 실레인, 질소, 및 암모니아의 혼합 가스를 원료 가스로서 사용한 플라즈마 CVD법에 의하여, 결함이 적은 질화 실리콘막을 제 1 질화물 절연층으로서 형성한다. 다음에, 원료 가스를 실레인 및 질소의 혼합 가스로 전환하여, 수소 농도가 적고 수소를 블로킹할 수 있는 질화 실리콘막을 제 2 질화물 절연층으로서 형성한다. 이러한 형성 방법에 의하여, 결함이 적고 수소의 블로킹성을 갖는 질화물 절연층이 적층된 게이트 절연층(207)을 형성할 수 있다.
또한, 게이트 절연층(207)을, 불순물의 블로킹성이 높은 제 3 질화물 절연층과, 결함이 적은 제 1 질화물 절연층과, 수소 블로킹성이 높은 제 2 질화물 절연층과, 산화물 절연층이, 게이트 전극(206) 측으로부터 순차적으로 적층된 적층 구조로 할 수 있다. 게이트 절연층(207)에 불순물의 블로킹성이 높은 제 3 질화물 절연층을 제공함으로써, 게이트 전극(206)으로부터의 수소, 질소, 알칼리 금속, 또는 알칼리 토금속 등이 반도체층(208)으로 이동하는 것을 방지할 수 있다.
제 1 질화물 절연층~제 3 질화물 절연층의 제작 방법의 일례를 이하에서 기재한다. 먼저, 실레인, 질소, 및 암모니아의 혼합 가스를 원료 가스로서 사용한 플라즈마 CVD법에 의하여, 불순물의 블로킹성이 높은 질화 실리콘막을 제 3 질화물 절연층으로서 형성한다. 다음에 암모니아의 유량을 증가시킴으로써 결함이 적은 질화 실리콘막을 제 1 질화물 절연층으로서 형성한다. 다음에, 원료 가스를 실레인 및 질소의 혼합 가스로 전환하여, 수소 농도가 적고 수소를 블로킹할 수 있는 질화 실리콘막을 제 2 질화물 절연층으로서 형성한다. 이러한 형성 방법에 의하여, 결함이 적고 불순물의 블로킹성을 갖는 질화물 절연층이 적층된 게이트 절연층(207)을 형성할 수 있다.
또한, 게이트 절연층(207)으로서 산화 갈륨막을 형성하는 경우, MOCVD법을 사용하여 형성할 수 있다.
또한, 트랜지스터의 채널이 형성되는 반도체층(208)과, 산화 하프늄을 포함하는 절연층을, 산화물 절연층을 개재하여 적층하고 산화 하프늄을 포함하는 절연층에 전자를 주입함으로써 트랜지스터의 문턱 전압을 변화시킬 수 있다.
[반도체층의 형성]
반도체층(208)은 비정질 반도체, 미결정 반도체, 다결정 반도체 등을 사용하여 형성할 수 있다. 예를 들어, 비정질 실리콘이나 미결정 게르마늄 등을 사용할 수 있다. 또한, 탄소화 실리콘, 갈륨 비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나 유기 반도체 등을 사용할 수 있다. 반도체층(208)은 플라즈마 CVD법, LPCVD법, 또는 MOCVD법 등의 CVD법에 더하여, ALD법, 스퍼터링법, 도포법, 인쇄법 등에 의하여 형성할 수 있다. 반도체층(208)을 MOCVD법을 사용하여 형성하면 피형성면에 대한 대미지를 적게 할 수 있다.
반도체층(208)의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 50nm 이하로 한다. 본 실시형태에서는 반도체층(208)으로서 스퍼터링법을 사용하여 두께 30nm의 산화물 반도체막을 형성한다.
다음에 산화물 반도체막 위에 레지스트 마스크를 형성하고 상기 레지스트 마스크를 사용하여 도전막의 일부를 선택적으로 에칭함으로써 반도체층(208)을 형성한다. 레지스트 마스크는 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 사용하여 형성할 수 있다. 레지스트 마스크를 잉크젯법에 의하여 형성하면, 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감시킬 수 있다.
산화물 반도체막의 에칭에는 드라이 에칭법 및 웨트 에칭법 중 어느 쪽을 사용하여도 좋고, 양쪽 모두를 사용하여도 좋다. 산화물 반도체막을 에칭한 후 레지스트 마스크를 제거한다(도 9의 (B) 참조).
[소스 전극, 드레인 전극 등의 형성]
다음에 소스 전극(209a), 드레인 전극(209b), 배선(219), 및 단자 전극(216)을 형성한다(도 9의 (C) 참조). 먼저, 게이트 절연층(207) 및 반도체층(208) 위에 도전막을 형성한다. 도전막은 플라즈마 CVD법, LPCVD법, 또는 MOCVD법 등의 CVD법이나, ALD법, 스퍼터링법, 증착법, 도포법, 인쇄법 등에 의하여 형성할 수 있다. 도전막을 MOCVD법을 사용하여 형성하면 피형성면에 대한 대미지를 적게 할 수 있다.
도전막으로서는 알루미늄, 티타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐으로 이루어지는 단체 금속, 또는 이들을 주성분으로 하는 합금을 단층 구조 또는 적층 구조로 하여 사용할 수 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 티타늄막 위에 알루미늄막을 적층하는 2층 구조, 텅스텐막 위에 알루미늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 티타늄막 위에 구리막을 적층하는 2층 구조, 텅스텐막 위에 구리막을 적층하는 2층 구조, 티타늄막 또는 질화 티타늄막 위에 알루미늄막 또는 구리막을 적층하고, 이들 위에 티타늄막 또는 질화 티타늄막을 더 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막 위에 알루미늄막 또는 구리막을 적층하고, 이들 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성하는 3층 구조, 텅스텐막 위에 구리막을 적층하고, 이들 위에 텅스텐막을 더 형성하는 3층 구조 등이 있다.
또한, 인듐 주석 산화물, 인듐 아연 산화물, 아연 산화물이나, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 및 산화 실리콘을 첨가한 인듐 주석 산화물 등의 산소를 포함하는 도전성 재료, 질화 티타늄, 질화 탄탈럼 등의 질소를 포함하는 도전성 재료를 사용하여도 좋다. 또한, 상술한 금속 원소를 포함하는 재료와, 산소를 포함하는 도전성 재료를 조합한 적층 구조로 할 수도 있다. 또한, 상술한 금속 원소를 포함하는 재료와, 질소를 포함하는 도전성 재료를 조합한 적층 구조로 할 수도 있다. 또한, 상술한 금속 원소를 포함하는 재료, 산소를 포함하는 도전성 재료, 및 질소를 포함하는 도전성 재료를 조합한 적층 구조로 할 수도 있다.
또한, 도전막의 두께는 5nm 이상 500nm 이하, 바람직하게는 10nm 이상 300nm 이하, 더 바람직하게는 10nm 이상 200nm 이하다. 본 실시형태에서는 도전막으로서 300nm의 두께를 갖는 텅스텐막을 형성한다.
다음에 레지스트 마스크를 사용하여 도전막의 일부를 선택적으로 에칭하여 소스 전극(209a), 드레인 전극(209b), 배선(219), 및 단자 전극(216)(이와 같은 층으로 형성되는 다른 전극 또는 배선을 포함함)을 형성한다. 레지스트 마스크는 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 사용하여 형성할 수 있다. 레지스트 마스크를 잉크젯법에 의하여 형성하면, 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감시킬 수 있다.
도전막의 에칭에는 드라이 에칭법 및 웨트 에칭법 중 어느 쪽을 사용하여도 좋고, 양쪽 모두를 사용하여도 좋다. 또한, 에칭 공정에 의하여, 노출된 반도체층(208)의 일부가 제거되는 경우가 있다.
도전막을 에칭한 후 레지스트 마스크를 제거한다(도 9의 (C) 참조).
[절연층의 형성]
다음에 소스 전극(209a), 드레인 전극(209b), 배선(219), 및 단자 전극(216) 위에 절연층(210)을 형성한다(도 9의 (D) 참조). 절연층(210)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 반도체층(208)에 산화물 반도체를 사용하는 경우에는, 적어도 절연층(210) 중 반도체층(208)에 접촉되는 영역에 산소를 포함하는 절연층을 사용하는 것이 바람직하다. 예를 들어, 절연층(210)을 복수층의 적층으로 하는 경우, 적어도 반도체층(208)에 접촉되는 층을 산화 실리콘으로 형성하면 좋다.
[개구의 형성]
다음에 레지스트 마스크를 사용하여 절연층(210)의 일부를 선택적으로 에칭하여 개구(128)를 형성한다(도 9의 (D) 참조). 이 때, 도시되지 않은 다른 개구도 동시에 형성한다. 레지스트 마스크는 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 사용하여 형성할 수 있다. 레지스트 마스크를 잉크젯법에 의하여 형성하면, 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감시킬 수 있다.
절연층(210)의 에칭에는 드라이 에칭법 및 웨트 에칭법 중 어느 쪽을 사용하여도 좋고, 양쪽 모두를 사용하여도 좋다.
개구(128)를 형성함으로써, 드레인 전극(209b) 및 단자 전극(216)의 일부가 노출된다. 개구(128)를 형성한 후, 레지스트 마스크를 제거한다.
[평탄화막의 형성]
다음에, 절연층(210) 위에 절연층(211)을 형성한다(도 10의 (A) 참조). 절연층(211)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 발광 소자(125)의 피형성면의 표면 요철을 저감하기 위해서 절연층(211)에 평탄화 처리를 수행하여도 좋다. 평탄화 처리는 특별히 한정되지 않지만, 연마 처리(예컨대, 화학적 기계 연마법(Chemical Mechanical Polishing: CMP))나 드라이 에칭 처리에 의하여 수행할 수 있다.
또한, 평탄화 기능을 갖는 절연 재료를 사용하여 절연층(211)을 형성함으로써 연마 처리를 생략할 수도 있다. 평탄화 기능을 갖는 절연 재료로서, 예컨대, 폴리이미드 수지, 아크릴 수지 등의 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 외에 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연층을 복수로 적층시킴으로써 절연층(211)을 형성하여도 좋다.
또한 개구(128)와 중첩되는 영역의 절연층(211)의 일부를 제거하여 개구(129)를 형성한다. 이 때, 도시되지 않은 다른 개구도 동시에 형성한다. 또한, 나중에 외부 전극(124)이 접속되는 영역의 절연층(211)은 제거한다. 또한, 개구(129) 등은, 포토리소그래피 공정을 사용하여 절연층(211) 위에 레지스트 마스크를 형성하고 절연층(211) 중 레지스트 마스크로 덮이지 않는 영역을 에칭함으로써 형성할 수 있다. 개구(129)를 형성함으로써 드레인 전극(209b)의 표면을 노출시킨다.
또한, 절연층(211)에 감광성을 갖는 재료를 사용함으로써 레지스트 마스크를 사용하지 않고 개구(129)를 형성할 수 있다. 본 실시형태에서는 감광성을 갖는 폴리이미드 수지를 사용하여 절연층(211) 및 개구(129)를 형성한다.
[양극의 형성]
다음에, 절연층(211) 위에 전극(115)을 형성한다(도 10의 (B) 참조). 전극(115)은 나중에 형성되는 EL층(117)이 발하는 광을 효율적으로 반사하는 도전성 재료를 사용하여 형성하는 것이 바람직하다. 또한, 전극(115)은 단층에 한정되지 않고, 복수층의 적층 구조로 하여도 좋다. 예를 들어, 전극(115)을 양극으로서 사용하는 경우, EL층(117)과 접촉되는 층을 인듐 주석 산화물 등의 EL층(117)보다 일함수가 크고 투광성을 갖는 층으로 하고, 그 층에 접촉하여 반사율이 높은 층(알루미늄, 알루미늄을 포함하는 합금, 또는 은 등)을 제공하여도 좋다.
또한, 본 실시형태에서는 톱 이미션 구조의 표시 장치에 대하여 예시하지만 보텀 이미션 구조(하면 사출형) 또는 듀얼 이미션 구조(양면 사출형)의 표시 장치로 할 수도 있다.
표시 장치(100)를 보텀 이미션 구조(하면 사출형), 또는 듀얼 이미션 구조(양면 사출형)의 표시 장치로 하는 경우에는 전극(115)에 투광성을 갖는 도전성 재료를 사용하면 좋다.
전극(115)은 절연층(211) 위에 전극(115)이 되는 도전막을 형성하고, 상기 도전막 위에 레지스트 마스크를 형성하고, 상기 도전막의 레지스트 마스크로 덮이지 않는 영역을 에칭함으로써 형성할 수 있다. 상기 도전막의 에칭에는 드라이 에칭법 및 웨트 에칭법 중 어느 쪽, 또는 양쪽 모두를 사용할 수 있다. 레지스트 마스크는 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 사용하여 형성할 수 있다. 레지스트 마스크를 잉크젯법에 의하여 형성하면, 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감시킬 수 있다. 전극(115)을 형성한 후, 레지스트 마스크를 제거한다.
[격벽의 형성]
다음에, 격벽(114)을 형성한다(도 10의 (C) 참조). 격벽(114)은 인접하는 화소의 발광 소자(125)가 의도하지 않게 전기적으로 단락하여 오발광(誤發光)하는 것을 방지하기 위하여 제공한다. 또한, 나중에 기재되는 EL층(117)의 형성에 메탈 마스크를 사용하는 경우, 메탈 마스크가 전극(115)에 접촉하지 않도록 하는 기능도 갖는다. 격벽(114)은 에폭시 수지, 아크릴 수지, 이미드 수지 등의 유기 수지 재료나, 산화 실리콘 등의 무기 재료로 형성될 수 있다. 격벽(114)은 그 측벽이 테이퍼 또는 연속 곡률을 갖고 형성되는 경사면이 되도록 형성되는 것이 바람직하다. 격벽(114)의 측벽을 이와 같은 형상으로 함으로써 나중에 형성되는 EL층(117)이나 전극(118)의 피복성을 양호한 것으로 할 수 있다.
[EL층의 형성]
EL층(117)의 구성에 대해서는 실시형태 7에서 설명한다.
[음극의 형성]
본 실시형태에서는 전극(118)을 음극으로서 사용하기 때문에, 나중에 기재되는 EL층(117)에 전자를 주입할 수 있는, 일함수가 작은 재료를 사용하여 전극(118)을 형성하는 것이 바람직하다. 또한, 일함수가 작은 금속 단체가 아니고, 일함수가 작은 알칼리 금속, 또는 알칼리 토금속을 수 nm 형성한 층을 완충층으로서 형성하고, 그 위에 알루미늄 등의 금속 재료, 인듐 주석 산화물 등의 도전성을 갖는 산화물 재료, 또는 반도체 재료를 사용하여 형성하여도 좋다. 또한, 완충층으로서 알칼리 토금속의 산화물, 할로겐화물 또는 마그네슘-은 등의 합금을 사용할 수도 있다.
또한, EL층(117)이 발하는 광을 전극(118)을 통하여 추출하는 경우에는, 전극(118)은 가시광에 대하여 투광성을 갖는 것이 바람직하다. 전극(115), EL층(117), 및 전극(118)에 의하여 발광 소자(125)가 형성된다(도 10의 (D) 참조).
[대향 소자 형성 기판의 형성]
차광층(264), 착색층(266), 오버코트층(268), 절연층(145), 및 박리층(143)이 형성된 소자 형성 기판(141)을 접착층(120)을 개재하여 소자 형성 기판(101) 위에 형성한다(도 11의 (A) 참조). 또한 소자 형성 기판(141)은 소자 형성 기판(101)과 대향하도록 형성되기 때문에 소자 형성 기판(141)을 "대향 소자 형성 기판"이라고 부르는 경우가 있다. 소자 형성 기판(141)(대향 소자 형성 기판)의 구성에 대해서는 나중에 설명한다.
접착층(120)은 전극(118)에 접촉하여 형성된다. 소자 형성 기판(141)은 접착층(120)에 의하여 고정된다. 접착층(120)으로서는 광경화형 접착제, 반응 경화형 접착제, 열경화형 접착제, 또는 혐기형 접착제를 사용할 수 있다. 예를 들어, 에폭시 수지, 아크릴 수지, 이미드 수지 등을 사용할 수 있다. 또한, 톱 이미션 구조의 경우에는 접착층(120)에 광의 파장 이하의 크기인 건조제(제올라이트 등)나, 굴절률이 큰 필러(산화 티타늄이나, 지르코늄 등)를 혼합하면, EL층(117)이 발하는 광의 추출 효율이 향상되기 때문에 바람직하다.
[절연층으로부터 소자 형성 기판을 박리]
다음에 박리층(113)을 개재하여 절연층(205)과 접촉되는 소자 형성 기판(101)을 절연층(205)으로부터 박리한다(도 11의 (B) 참조). 박리 방법으로서는 기계적인 힘을 가하는 것(사람의 손이나 치구(治具)로 떼는 처리나, 롤러를 회전시키면서 분리하는 처리, 초음파 등)을 사용하여 수행하면 좋다. 예를 들어, 박리층(113)에 예리한 날붙이 또는 레이저광 조사 등으로 칼집을 내고, 그 칼집에 물을 주입한다. 또는 이 칼집에 물을 뿜는다. 모세관 현상에 의하여 물이 박리층(113)과 절연층(205) 사이에 스며듦으로써 절연층(205)으로부터 소자 형성 기판(101)을 쉽게 박리할 수 있다.
[기판의 접합]
다음에 접착층(112)을 개재하여 기판(111)을 절연층(205)에 접합한다(도 12 참조). 접착층(112)은 접착층(120)과 같은 재료를 사용할 수 있다.
[절연층으로부터 대향 소자 형성 기판을 박리]
다음에 박리층(143)을 개재하여 절연층(145)과 접촉되는 소자 형성 기판(141)을 절연층(145)으로부터 박리한다(도 13의 (A) 참조). 소자 형성 기판(141)의 박리는 상술한 소자 형성 기판(101)의 박리와 같은 방법으로 수행할 수 있다.
[기판의 접합]
다음에 접착층(142)을 개재하여 기판(121)을 절연층(145)에 접합한다(도 13의 (B) 참조). 접착층(142)은 접착층(120)과 같은 재료를 사용할 수 있다.
[개구의 형성]
다음에 단자 전극(216) 및 개구(128)와 중첩되는 영역의 기판(121), 접착층(142), 절연층(145), 착색층(266), 오버코트층(268), 및 접착층(120)을 제거하여 개구(122)를 형성한다(도 14의 (A) 참조). 개구(122)를 형성함으로써 단자 전극(216)의 표면의 일부가 노출된다.
[외부 전극의 형성]
다음에, 개구(122)에 이방성 도전 접속층(123)을 형성하고, 이방성 도전 접속층(123) 위에, 표시 장치(100)에 전력이나 신호를 입력하기 위한 외부 전극(124)을 형성한다(도 14의 (B) 참조). 단자 전극(216)은 이방성 도전 접속층(123)을 통하여 외부 전극(124)과 전기적으로 접속된다. 또한, 외부 전극(124)으로서는 예컨대 FPC(Flexible Printed Circuit)를 사용할 수 있다.
이방성 도전 접속층(123)은 다양한 이방성 도전 필름(ACF: Anisotropic Conductive Film)이나, 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용하여 형성할 수 있다.
이방성 도전 접속층(123)은, 열경화성, 또는 열경화성 및 광경화성의 수지에 도전성 입자를 혼합한 페이스트상 또는 시트상의 재료를 경화시킨 것이다. 이방성 도전 접속층(123)은 광 조사나 열 압착에 의하여 이방성 도전성을 나타내는 재료가 된다. 이방성 도전 접속층(123)에 사용되는 도전성 입자로서는, 예컨대 구상(球狀) 유기 수지를 Au나 Ni, Co 등의 박막상(薄膜狀) 금속으로 피복한 입자를 사용할 수 있다.
[대향 소자 형성 기판에 형성되는 구조물]
다음에 소자 형성 기판(141)에 형성되는 차광층(264) 등의 구조물에 대하여 도 15를 사용하여 설명한다.
먼저, 소자 형성 기판(141)을 준비한다. 소자 형성 기판(141)으로서는 소자 형성 기판(101)과 같은 재료를 사용할 수 있다. 다음에 소자 형성 기판(141) 위에 박리층(143)과 절연층(145)을 형성한다(도 15의 (A) 참조). 박리층(143)은 박리층(113)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(145)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
다음에 절연층(145) 위에 차광층(264)을 형성한다(도 15의 (B) 참조). 이 후, 착색층(266)을 형성한다(도 15의 (C) 참조).
차광층(264) 및 착색층(266)은 다양한 재료를 사용하여, 인쇄법, 잉크젯법, 포토리소그래피법을 사용하여 각각 원하는 위치에 형성된다.
다음에 차광층(264) 및 착색층(266) 위에 오버코트층(268)을 형성한다(도 15의 (D) 참조).
오버코트층(268)으로서는, 예컨대 아크릴 수지, 에폭시 수지, 폴리이미드 수지 등의 유기 절연층을 사용할 수 있다. 오버코트층(268)을 형성함으로써 예컨대 착색층(266) 중에 포함되는 불순물 등이 발광 소자(125) 측에 확산되는 것을 억제할 수 있다. 다만, 오버코트층(268)은 반드시 제공할 필요는 없다.
또한, 오버코트층(268)으로서 투광성을 갖는 도전막을 형성하여도 좋다. 오버코트층(268)으로서 투광성을 갖는 도전막을 제공함으로써 발광 소자(125)로부터 사출된 광(235)을 투과하고 이온화된 불순물의 투과를 방지할 수 있다.
투광성을 갖는 도전막으로서는 예컨대, 산화 인듐, 인듐 주석 산화물(ITO: Indium Tin Oxide), 인듐 아연 산화물, 산화 아연, 갈륨이 첨가된 산화 아연 등을 사용하여 형성할 수 있다. 또한, 그래핀 등에 더하여 투광성을 가질 정도로 얇게 형성된 금속막을 사용하여도 좋다.
상술한 공정을 거쳐 소자 형성 기판(141)에 차광층(264) 등의 구조물을 형성할 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
톱 이미션 구조의 표시 장치(100)의 구성을 변형하여 보텀 이미션 구조의 표시 장치(150)를 제작할 수 있다.
도 16에 보텀 이미션 구조의 표시 장치(150)의 단면 구성예를 도시하였다. 또한, 도 16은, 표시 장치(100)의 사시도인 도 1의 (A)의 일점 쇄선 X1-X2 부분과 같은 부위를 도시한 것이다. 보텀 이미션 구조의 표시 장치(150)는 차광층(264), 착색층(266), 및 오버코트층(268)의 형성 위치가 표시 장치(100)와 다르다. 구체적으로는 표시 장치(150)에서는 차광층(264), 착색층(266), 및 오버코트층(268)이 기판(111) 위에 형성된다.
또한, 표시 장치(150)에서는 절연층(145)을 기판(121)에 직접 형성하고 접착층(120)을 개재하여 기판(111)과 접합시킬 수 있다. 즉, 절연층(145)을 소자 형성 기판(141)으로부터 전치할 필요가 없기 때문에 소자 형성 기판(141), 박리층(143), 접착층(142)은 불필요하게 된다. 따라서 표시 장치의 생산성이나 수율 등을 향상시킬 수 있다. 또한, 표시 장치(150)의 다른 구성은 표시 장치(100)와 마찬가지로 형성할 수 있다.
또한, 보텀 이미션 구조의 표시 장치(150)에서는, 투광성을 갖는 도전성 재료를 사용하여 전극(115)을 형성하고, EL층(117)이 발하는 광을 효율적으로 반사하는 도전성 재료를 사용하여 전극(118)을 형성한다.
또한, 보텀 이미션 구조의 표시 장치(150)에 사용되는 배선(138) 및 배선(151)(도 16에 도시되지 않았음)은 투광성을 갖는 재료로 형성되는 것이 바람직하다.
표시 장치(150)는 EL층(117)으로부터 사출되는 광(235)을 착색층(266)을 통하여 기판(111) 측으로부터 사출할 수 있다.
또한, 표시 장치(150)에서는 구동 회로(133)를 구성하는 트랜지스터로서 트랜지스터(272)를 사용하는 예를 도시하였다. 트랜지스터(272)는 트랜지스터(252)와 마찬가지로 형성할 수 있지만 절연층(210) 위의 반도체층(208)과 중첩되는 영역에 전극(263)을 갖는 점에서 상이하다. 전극(263)은 게이트 전극(206)과 같은 재료 및 방법을 사용하여 형성할 수 있다.
전극(263)은 게이트 전극으로서 기능시킬 수 있다. 또한, 게이트 전극(206) 및 전극(263) 중 한쪽을 단순히 "게이트 전극"이라고 하는 경우, 다른 쪽을 "백 게이트 전극"이라고 하는 경우가 있다. 또한, 게이트 전극(206) 및 전극(226) 중 한쪽을 단순히 "제 1 게이트 전극"이라고 하고, 다른 쪽을 "제 2 게이트 전극"이라고 하는 경우가 있다.
일반적으로, 백 게이트 전극은 도전막으로 형성되고, 게이트 전극과 백 게이트 전극으로 반도체층의 채널 형성 영역을 끼우도록 배치된다. 따라서, 백 게이트 전극은 게이트 전극과 마찬가지로 기능시킬 수 있다. 백 게이트 전극의 전위는 게이트 전극과 같은 전위로 하여도 좋고 GND 전위나 임의의 전위로 하여도 좋다. 백 게이트 전극의 전위를 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
또한, 게이트 전극과 백 게이트 전극은 도전막으로 형성되므로 트랜지스터의 외부에서 생기는 전계가, 채널이 형성되는 반도체층에 작용하지 않도록 하는 기능(특히, 정전기에 대한 정전 차폐 기능)도 갖는다.
또한, 백 게이트 전극 측으로부터 광이 입사되는 경우에 백 게이트 전극을 차광성을 갖는 도전막으로 형성함으로써, 백 게이트 전극 측으로부터 반도체층에 광이 입사되는 것을 방지할 수 있다. 따라서, 반도체층의 광열화를 방지하고, 트랜지스터의 문턱 전압이 시프트되는 등의 전기 특성의 열화를 방지할 수 있다.
반도체층(208)을 끼워서 게이트 전극(206) 및 전극(263)을 제공함으로써, 나아가 게이트 전극(206) 및 전극(263)을 같은 전위로 함으로써 반도체층(208)에서 캐리어가 흐르는 영역이 막 두께 방향으로 더 커지기 때문에 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터의 온 전류가 커짐과 함께 전계 효과 이동도가 높아진다.
또한, 게이트 전극(206) 및 전극(263)은 각각 외부로부터의 전계를 차폐하는 기능을 갖기 때문에 게이트 전극(206)보다 아래에 있는 층, 전극(263)보다 위에 있는 층에 존재하는 전하가 반도체층(208)에 영향을 미치지 않는다. 이 결과, 스트레스 시험(예컨대, 게이트에 마이너스의 전압을 인가하는 -GBT(Gate Bias-Temperature) 스트레스 시험이나 게이트에 플러스의 전압을 인가하는 +GBT 스트레스 시험) 전후에서의 문턱 전압의 변동이 작다. 또한, 상이한 드레인 전압에서의 온 전류의 상승 전압의 변동을 억제할 수 있다.
또한, BT 스트레스 시험은 가속 시험의 일종이며, 장기간의 사용에 의하여 일어나는 트랜지스터의 특성 변화(즉, 시간에 따른 변화)를 단시간에 평가할 수 있다. 특히 BT 스트레스 시험 전후에서, 트랜지스터의 문턱 전압의 변동량은 신뢰성을 조사하기 위한 중요한 지표가 된다. BT 스트레스 시험 전후에서, 문턱 전압의 변동량이 적을수록, 신뢰성이 높은 트랜지스터라고 할 수 있다.
또한, 게이트 전극(206) 및 전극(263)을 갖고 게이트 전극(206) 및 전극(263)을 같은 전위로 함으로써 문턱 전압의 변동량이 저감된다. 이로써 복수의 트랜지스터에서의 전기 특성 편차도 저감된다.
또한, 표시 영역(131) 중에 형성되는 트랜지스터(232)에 백 게이트 전극을 제공하여도 좋다.
또한, 도 21 등과 마찬가지로 터치 센서를 제공하여도 좋다. 그 경우의 예를 도 22에 도시하였다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는 발광 소자(125)에 사용할 수 있는 발광 소자의 구성예에 대하여 설명한다. 또한, 본 실시형태에 기재된 EL층(320)은 다른 실시형태에 기재된 EL층(117)에 상당한다.
<발광 소자의 구성>
도 17의 (A)에 도시된 발광 소자(330)는 한 쌍의 전극(전극(318) 및 전극(322)) 사이에 EL층(320)이 끼워진 구조를 갖는다. 또한, 이하의 본 실시형태의 설명에서는, 예로서, 전극(318)을 양극으로서 사용하고, 전극(322)을 음극으로서 사용하는 것으로 한다.
또한, EL층(320)은 적어도 발광층을 포함하여 형성되면 좋고, 발광층 이외의 기능층을 포함하는 적층 구조라도 좋다. 발광층 이외의 기능층으로서는 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 바이폴러성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 사용할 수 있다. 구체적으로는, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등의 기능층을 적절히 조합하여 사용할 수 있다.
도 17의 (A)에 도시된 발광 소자(330)는 전극(318)과 전극(322) 사이에 생긴 전위 차이에 의하여 전류가 흐르고, EL층(320)에서 정공과 전자가 재결합하여 발광하는 것이다. 즉, EL층(320)에 발광 영역이 형성되는 바와 같은 구성이 된다.
본 발명의 일 형태에서, 발광 소자(330)로부터의 발광은 전극(318) 또는 전극(322) 측으로부터 외부로 추출된다. 따라서, 전극(318) 또는 전극(322) 중 어느 한쪽은 투광성을 갖는 물질로 이루어진다.
또한, EL층(320)은 도 17의 (B)에 도시된 발광 소자(331)와 같이, 전극(318)과 전극(322) 사이에 복수로 적층되어도 좋다. n층(n은 2 이상의 자연수)의 적층 구조를 갖는 경우에는, m번째(m은, 1≤m<n을 만족시키는 자연수)의 EL층(320)과, (m+1)번째의 EL층(320) 사이에는 각각 전하 발생층(320a)을 제공하는 것이 바람직하다.
전하 발생층(320a)은, 유기 화합물과 금속 산화물의 복합 재료, 금속 산화물, 유기 화합물과 알칼리 금속, 알칼리 토금속, 또는 이들 화합물과의 복합 재료를 사용하거나, 이들을 적절히 조합하여 형성할 수 있다. 유기 화합물과 금속 산화물의 복합 재료로서는, 예컨대, 유기 화합물과, 산화 바나듐이나 산화 몰리브데넘이나 산화 텅스텐 등의 금속 산화물을 포함한다. 유기 화합물로서는, 방향족 아민 화합물, 카바졸 유도체, 방향족 탄화 수소 등의 저분자 화합물, 또는 이들의 저분자 화합물의 올리고머, 덴드리머, 폴리머 등 다양한 화합물을 사용할 수 있다. 또한, 유기 화합물은, 10-6cm2/Vs 이상의 정공 이동도를 갖는 정공 수송성 유기 화합물을 적용하는 것이 바람직하다. 다만, 전자 수송성보다 정공 수송성이 높은 물질이라면 이들 이외의 물질을 사용하여도 좋다. 또한, 전하 발생층(320a)에 사용되는 이들 재료는 캐리어 주입성, 캐리어 수송성이 뛰어나기 때문에 발광 소자(330)의 저전류 구동 및 저전압 구동을 구현할 수 있다.
또한, 전하 발생층(320a)은 유기 화합물과 금속 산화물의 복합 재료와 다른 재료를 조합하여 형성하여도 좋다. 예를 들어, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과, 전자 공여성 물질 중에서 선택된 하나의 화합물과 전자 수송성이 높은 화합물을 포함하는 층을 조합하여 형성하여도 좋다. 또한, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과, 투명 도전막을 조합하여 형성하여도 좋다.
이러한 구성을 갖는 발광 소자(331)는 에너지의 이동이나 소광 등의 문제가 일어나기 어렵고, 재료 선택의 폭이 넓어짐으로써 높은 발광 효율과 긴 수명을 겸비한 발광 소자로 쉽게 할 수 있다. 또한, 한쪽 발광층에서 인광 발광, 다른 쪽 발광층에서 형광 발광을 쉽게 얻을 수도 있다.
또한, 전하 발생층(320a)이란, 전극(318)과 전극(322)에 전압을 인가하였을 때에 전하 발생층(320a)에 접촉하여 형성되는 한쪽의 EL층(320)에 대하여 전자를 주입하는 기능을 갖고, 다른 쪽의 EL층(320)에 정공을 주입하는 기능을 갖는다.
도 17의 (B)에 도시된 발광 소자(331)는 EL층(320)에 사용하는 발광 물질의 종류를 바꿈으로써 다양한 발광색을 얻을 수 있다. 또한, 발광 물질로서 발광색이 상이한 복수의 발광 물질을 사용함으로써 스펙트럼이 넓은 발광이나 백색 발광을 얻을 수도 있다.
도 17의 (B)에 도시된 발광 소자(331)를 사용하여 백색 발광을 얻는 경우, 복수의 EL층의 조합으로서는 적색, 청색 및 녹색의 광을 포함하여 백색으로 발광하는 구성이라면 좋고, 예컨대 청색의 형광 재료를 발광 물질로서 포함하는 발광층과, 녹색과 적색의 인광 재료를 발광 물질로서 포함하는 발광층을 갖는 구성을 들 수 있다. 또한, 적색 발광을 나타내는 발광층과, 녹색 발광을 나타내는 발광층과, 청색 발광을 나타내는 발광층을 갖는 구성으로 할 수도 있다. 또는, 서로 보색 관계에 있는 광을 발하는 발광층을 갖는 구성으로 하여도 백색 발광을 얻을 수 있다. 2층의 발광층이 적층된 적층형 소자에서 한쪽의 발광층으로부터 얻어지는 발광색과 다른 쪽의 발광층으로부터 얻어지는 발광색을 보색 관계로 하는 경우에는, 보색의 조합으로서 청색과 황색, 또는 청록색과 적색 등을 들 수 있다.
또한, 상술한 적층형 소자의 구성에서, 적층되는 발광층들 사이에 전하 발생층을 배치함으로써, 전류 밀도를 낮게 유지한 채 고휘도 영역에서의 장수명 소자를 구현할 수 있다. 또한, 전극 재료의 저항으로 인한 전압 강하를 작게 할 수 있으므로 대면적에서 균일하게 발광시킬 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는 도 18을 사용하여 표시 장치(100)가 갖는 화소(130)에 적용할 수 있는 화소의 평면 형상 및 배열의 일례를 설명한다.
도 18의 (A)는 가로 방향에서, 부화소가 H배열로 배열되는 화소(130)와, 부화소가 V배열로 배열되는 화소(130)를 교대로 배치하고, 또한 세로 방향에서도 부화소가 H배열로 배열되는 화소(130)와, 부화소가 V배열로 배열되는 화소(130)를 교대로 배치하는 예를 도시한 것이다. H배열로 배열되는 화소(130)와 V배열로 배열되는 화소(130)를 교대로 배치함으로써 표시 장치(100)에서의 표시 품위의 편차를 경감할 수 있다.
도 18의 (B)에는 화소(130)가 갖는 부화소의 평면 형상을 굴곡진 형상으로 하는 예를 도시하였다. 부화소를 굴곡진 형상으로 함으로써 도 18의 (A)에 도시된 배열과 같은 효과를 얻을 수 있고, 표시 장치(100)에서의 표시 품위의 편차를 경감할 수 있다. 또한 도 18의 (B) 중에 도시된 굴곡각 θ는 80° 이상 100° 이하가 바람직하고, 85° 이상 95° 이하가 더 바람직하다.
도 18에 도시된 화소의 평면 형상 및 배열은 표시 영역(131)의 모두 또는 표시 영역(131)의 대부분이 만곡되는 경우 등에 특히 효과적이다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 9)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치가 적용된 전자 기기의 일례에 대하여 도면을 참조하여 설명한다.
가요성 형상을 구비한 표시 장치를 적용한 전자 기기로서 예컨대 텔레비전 장치(텔레비전 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.
도 23의 (A)는 손목 밴드형 표시 장치의 일례를 도시한 것이다. 휴대 표시 장치(7100)는 하우징(7101), 만곡된 표시부(7102), 조작 버튼(7103), 및 송수신 장치(7104)를 구비한다.
휴대 표시 장치(7100)는 송수신 장치(7104)에 의하여 영상 신호를 수신할 수 있고 수신한 영상을 표시부(7102)에 표시할 수 있다. 또한 음성 신호를 다른 수신 기기로 송신할 수도 있다.
또한 조작 버튼(7103)에 의하여 전원의 ON/OFF 동작이나 표시하는 영상의 전환, 또는 음성의 음량 조정 등을 수행할 수 있다.
여기서 표시부(7102)에는 본 발명의 일 형태에 따른 표시 장치가 제공된다. 따라서 표시 품위가 양호하고 신뢰성이 높은 휴대 표시 장치로 할 수 있다.
도 23의 (B)는 휴대 전화기의 일례를 도시한 것이다. 휴대 전화기(7400)는 하우징(7401)에 제공된 굴곡진 영역을 갖는 표시부(7402) 외에 조작 버튼(7403), 외부 접속 포트(7404), 스피커(7405), 마이크로폰(7406) 등을 구비한다. 또한, 휴대 전화기(7400)는 표시 장치를 표시부(7402)에 사용함으로써 제작된다.
도 23의 (B)에 도시된 휴대 전화기(7400)는 표시부(7402)를 손가락 등으로 터치함으로써 정보를 입력할 수 있다. 또한 표시부(7402)를 손가락 등으로 터치함으로써 전화를 걸거나 또는 문자를 입력하는 등의 다양한 조작을 수행할 수 있다.
또한 조작 버튼(7403)에 의하여 조작함으로써 전원의 ON/OFF나 표시부(7402)에 표시되는 화상의 종류를 전환시킬 수 있다. 예를 들어, 메일 작성 화면으로부터 메인 메뉴 화면으로 전환시킬 수 있다.
여기서 표시부(7402)에는 본 발명의 일 형태에 따른 표시 장치가 제공된다. 따라서 표시 품위가 양호하고 신뢰성이 높은 휴대 전화기로 할 수 있다.
도 23의 (C)는 텔레비전 장치의 일례를 도시한 것이다. 텔레비전 장치(9600)는 하우징(9601)에 표시부(9602)가 제공되어 있다. 만곡된 영역을 갖는 표시부(9602)는 영상을 표시할 수 있다. 또한, 하우징(9601) 측면에 스피커(9603)를 갖는다. 또한, 여기서는, 스탠드(9604)에 의하여 하우징(9601)을 지지한 구성을 도시하였다. 상술한 실시형태에 기재된 표시 장치를 적용함으로써 신뢰성이 높은 텔레비전 장치로 할 수 있다.
여기서 표시부(9602)에는 본 발명의 일 형태에 따른 표시 장치가 제공된다. 따라서 표시 품위가 양호하고 신뢰성이 높은 텔레비전 장치로 할 수 있다.
텔레비전 장치는, 하우징(9601)이 갖는 조작 스위치나, 별체의 리모트 컨트롤러에 의하여 조작할 수 있다. 또한, 리모트 컨트롤러에는, 상기 리모트 컨트롤러로부터 출력되는 정보를 표시하기 위한 표시부가 제공되어도 좋다.
또한, 텔레비전 장치는, 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있고, 또한 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써 단방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이 또는 수신자들끼리 등)의 정보 통신도 가능하다.
본 실시형태에 기재된 구성 및 방법 등은 다른 실시형태에 기재된 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
100: 표시 장치
101: 소자 형성 기판
111: 기판
112: 접착층
113: 박리층
114: 격벽
115: 전극
117: EL층
118: 전극
120: 접착층
121: 기판
122: 개구
123: 이방성 도전 접속층
124: 외부 전극
125: 발광 소자
128: 개구
129: 개구
131: 표시 영역
132: 구동 회로
133: 구동 회로
134: 화소 회로
135: 배선
136: 배선
137: 배선
138: 배선
139: 배선
141: 소자 형성 기판
142: 접착층
143: 박리층
145: 절연층
150: 표시 장치
151: 배선
152: 배선
153: 개구
154: 개구
155: 개구
156: 배선
160: 영역
161: 부위
165: 화소
166: 배열 방향
168: 법선
170: 영역
171: 부위
175: 화소
176: 배열 방향
178: 법선
181: 부위
205: 절연층
206: 게이트 전극
207: 게이트 절연층
208: 반도체층
210: 절연층
211: 절연층
216: 단자 전극
219: 배선
226: 전극
232: 트랜지스터
233: 용량 소자
235: 광
252: 트랜지스터
263: 전극
264: 차광층
266: 착색층
268: 오버코트층
272: 트랜지스터
318: 전극
320: EL층
322: 전극
330: 발광 소자
331: 발광 소자
431: 트랜지스터
432: 액정 소자
434: 트랜지스터
435: 노드
436: 노드
437: 노드
900: 표시 장치
910: 관찰자
991: 도전층
992: 절연층
993: 도전층
994: 기판
7100: 휴대 표시 장치
7101: 하우징
7102: 표시부
7103: 조작 버튼
7104: 송수신 장치
7400: 휴대 전화기
7401: 하우징
7402: 표시부
7403: 조작 버튼
7404: 외부 접속 포트
7405: 스피커
7406: 마이크로폰
9600: 텔레비전 장치
9601: 하우징
9602: 표시부
9603: 스피커
9604: 스탠드
117B: EL층
117G: EL층
117R: EL층
125B: 발광 소자
125G: 발광 소자
125R: 발광 소자
132a: 구동 회로
132b: 구동 회로
134B: 화소 회로
134G: 화소 회로
134R: 화소 회로
165B: 부화소
165G: 부화소
165R: 부화소
165W: 부화소
175B: 부화소
175G: 부화소
175R: 부화소
209a: 소스 전극
209b: 드레인 전극
235B: 광
235G: 광
235R: 광
266B: 착색층
266G: 착색층
266R: 착색층
320a: 전하 발생층

Claims (16)

  1. 화소를 포함하는 제 1 표시 영역 및 화소를 포함하는 제 2 표시 영역을 포함하는, 표시 장치에 있어서,
    상기 제 1 표시 영역의 표면은 상기 제 2 표시 영역의 표면에 대하여 경사지고,
    상기 화소는 복수의 부화소를 포함하고,
    상기 제 1 표시 영역에서의 상기 부화소의 배열 방향은 상기 제 2 표시 영역에서의 상기 부화소의 배열 방향과 상이한, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 2 표시 영역은 구동 회로를 포함하는, 표시 장치.
  3. 제 2 항에 있어서,
    상기 제 2 표시 영역은 굴곡진(bent), 표시 장치.
  4. 제 2 항에 있어서,
    상기 제 2 표시 영역은 만곡된(curved), 표시 장치.
  5. 제 1 항에 있어서,
    상기 화소는 발광 소자를 포함하고,
    상기 발광 소자는 백색의 광을 발하는, 표시 장치.
  6. 제 1 항에 있어서,
    상기 화소는 산화물 반도체를 포함하는 트랜지스터를 포함하는, 표시 장치.
  7. 제 6 항에 있어서,
    상기 산화물 반도체는 인듐, 갈륨, 및 아연을 포함하는, 표시 장치.
  8. 화소를 포함하는 제 1 표시 영역 및 화소를 포함하는 제 2 표시 영역을 포함하는, 표시 장치에 있어서,
    상기 화소는 제 1 부화소 및 제 2 부화소를 포함하고,
    상기 제 1 표시 영역에서, 상기 제 1 부화소 및 상기 제 2 부화소는 제 1 방향으로 배열되고,
    상기 제 2 표시 영역에서, 상기 제 1 부화소 및 상기 제 2 부화소는 제 2 방향으로 배열되고,
    상기 제 1 방향은 상기 제 2 방향과 상이한, 표시 장치.
  9. 제 8 항에 있어서,
    상기 제 1 방향은 상기 제 2 방향과 직교하는, 표시 장치.
  10. 제 8 항에 있어서,
    상기 제 2 표시 영역은 구동 회로를 포함하는, 표시 장치.
  11. 제 10 항에 있어서,
    상기 제 2 표시 영역은 굴곡진, 표시 장치.
  12. 제 10 항에 있어서,
    상기 제 2 표시 영역은 만곡된, 표시 장치.
  13. 제 8 항에 있어서,
    상기 제 1 부화소는 제 1 착색층을 포함하고,
    상기 제 2 부화소는 제 2 착색층을 포함하는, 표시 장치.
  14. 제 8 항에 있어서,
    상기 화소는 발광 소자를 포함하고,
    상기 발광 소자는 백색의 광을 발하는, 표시 장치.
  15. 제 8 항에 있어서,
    상기 화소는 산화물 반도체를 포함하는 트랜지스터를 포함하는, 표시 장치.
  16. 제 15 항에 있어서,
    상기 산화물 반도체는 인듐, 갈륨, 및 아연을 포함하는, 표시 장치.
KR1020140122683A 2013-09-18 2014-09-16 표시 장치 KR102419551B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220083114A KR102470900B1 (ko) 2013-09-18 2022-07-06 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013192638 2013-09-18
JPJP-P-2013-192638 2013-09-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220083114A Division KR102470900B1 (ko) 2013-09-18 2022-07-06 표시 장치

Publications (2)

Publication Number Publication Date
KR20150032482A true KR20150032482A (ko) 2015-03-26
KR102419551B1 KR102419551B1 (ko) 2022-07-12

Family

ID=52667144

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020140122683A KR102419551B1 (ko) 2013-09-18 2014-09-16 표시 장치
KR1020220083114A KR102470900B1 (ko) 2013-09-18 2022-07-06 표시 장치
KR1020220157059A KR102533584B1 (ko) 2013-09-18 2022-11-22 표시 장치
KR1020230061601A KR102592428B1 (ko) 2013-09-18 2023-05-12 표시 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020220083114A KR102470900B1 (ko) 2013-09-18 2022-07-06 표시 장치
KR1020220157059A KR102533584B1 (ko) 2013-09-18 2022-11-22 표시 장치
KR1020230061601A KR102592428B1 (ko) 2013-09-18 2023-05-12 표시 장치

Country Status (4)

Country Link
US (1) US9269915B2 (ko)
JP (7) JP6461526B2 (ko)
KR (4) KR102419551B1 (ko)
TW (1) TWI639229B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032959A (ko) * 2015-09-15 2017-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치, 이의 제어 방법 및 컴퓨터 프로그램
KR20170080311A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 플렉서블 표시장치
US11063243B2 (en) 2017-03-28 2021-07-13 Sony Corporation Display apparatus and electronic device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102300025B1 (ko) * 2014-10-08 2021-09-09 삼성디스플레이 주식회사 디스플레이 장치
WO2016151429A1 (en) 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
US10204535B2 (en) * 2015-04-06 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6620601B2 (ja) * 2016-03-03 2019-12-18 セイコーエプソン株式会社 電気光学装置、および電子機器
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2018022063A (ja) * 2016-08-04 2018-02-08 凸版印刷株式会社 カラーフィルタおよび反射型表示装置
JP6889007B2 (ja) * 2017-04-11 2021-06-18 株式会社ジャパンディスプレイ 有機el表示装置の製造方法
WO2019062236A1 (zh) 2017-09-30 2019-04-04 昆山国显光电有限公司 显示屏、显示屏驱动方法及其显示装置
CN108257514A (zh) * 2017-09-30 2018-07-06 昆山国显光电有限公司 显示屏、显示屏驱动方法及其显示装置
KR20200063591A (ko) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 디스플레이장치
CN110969944B (zh) * 2019-12-06 2020-12-25 深圳市华星光电半导体显示技术有限公司 异形显示屏及显示装置
CN113112950A (zh) * 2021-04-27 2021-07-13 合肥维信诺科技有限公司 图像显示方法、信号生成装置、显示装置及存储介质
WO2022226982A1 (zh) * 2021-04-30 2022-11-03 京东方科技集团股份有限公司 一种显示基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174153A (ja) 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2010286825A (ja) * 2009-05-13 2010-12-24 Nec Lcd Technologies Ltd カラー画像表示方式、カラーフィルタ基板、カラー画素アレイ基板、画像表示装置及び電子機器
JP2012190794A (ja) * 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd 発光装置、及び発光装置を用いた電子機器
KR20130007311A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널을 포함하는 표시 장치
JP2013164498A (ja) * 2012-02-10 2013-08-22 Sony Corp 表示装置

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP3897173B2 (ja) * 2003-05-23 2007-03-22 セイコーエプソン株式会社 有機el表示装置及びその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3958306B2 (ja) * 2003-09-02 2007-08-15 シャープ株式会社 液晶表示装置
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8350466B2 (en) 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR20060070346A (ko) 2004-12-20 2006-06-23 삼성전자주식회사 표시 장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4431520B2 (ja) * 2005-04-11 2010-03-17 ソフトバンクモバイル株式会社 電子機器
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4740662B2 (ja) * 2005-06-30 2011-08-03 シャープ株式会社 表示装置及びその製造方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
CN101443697A (zh) * 2006-07-18 2009-05-27 夏普株式会社 液晶显示面板
JP4320682B2 (ja) * 2006-07-20 2009-08-26 セイコーエプソン株式会社 表示装置、表示装置の駆動方法及び電子機器
KR20080011872A (ko) * 2006-08-01 2008-02-11 삼성전자주식회사 액정 표시 패널
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008089884A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 表示素子
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5201841B2 (ja) 2007-01-25 2013-06-05 株式会社半導体エネルギー研究所 表示装置の作製方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008287068A (ja) 2007-05-18 2008-11-27 Sony Corp 表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP2009104112A (ja) * 2007-10-01 2009-05-14 Mitsubishi Electric Corp 表示装置
WO2009069358A1 (ja) * 2007-11-29 2009-06-04 Sharp Kabushiki Kaisha 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US9013367B2 (en) * 2008-01-04 2015-04-21 Nanolumens Acquisition Inc. Flexible display
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100265187A1 (en) 2009-04-20 2010-10-21 Shih Chang Chang Signal routing in an oled structure that includes a touch actuated sensor configuration
KR101589974B1 (ko) * 2009-05-06 2016-02-01 삼성디스플레이 주식회사 액정 표시 장치
JP5509703B2 (ja) * 2009-07-15 2014-06-04 セイコーエプソン株式会社 電気光学装置および電子機器
JP2011023558A (ja) * 2009-07-16 2011-02-03 Sharp Corp 有機el表示装置
KR101041146B1 (ko) * 2009-09-02 2011-06-13 삼성모바일디스플레이주식회사 표시 장치
KR101082294B1 (ko) * 2009-09-04 2011-11-09 삼성모바일디스플레이주식회사 터치 스크린 패널 일체형 평판표시장치
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101611906B1 (ko) * 2009-10-27 2016-04-14 엘지디스플레이 주식회사 터치 패널을 갖는 입체 영상 액정 표시 장치 및 이의 제조 방법
EP2479653A1 (en) * 2009-10-27 2012-07-25 Sharp Kabushiki Kaisha Display device with attached touch panel
JP2011192567A (ja) * 2010-03-16 2011-09-29 Rohm Co Ltd 有機el装置
KR101274649B1 (ko) * 2010-05-27 2013-06-12 엘지디스플레이 주식회사 터치 패널 일체형 액정 표시 장치 및 이의 제조 방법
JP2012093498A (ja) * 2010-10-26 2012-05-17 Hitachi Displays Ltd 画像表示装置
KR101178914B1 (ko) * 2010-10-29 2012-09-03 삼성디스플레이 주식회사 터치 스크린 패널 일체형 평판표시장치
JP2011097095A (ja) * 2011-01-18 2011-05-12 Hitachi High-Technologies Corp 圧着装置及びフラットパネルディスプレイの製造装置
JP6076617B2 (ja) * 2011-05-13 2017-02-08 株式会社半導体エネルギー研究所 表示装置
JP5881057B2 (ja) * 2011-11-30 2016-03-09 Nltテクノロジー株式会社 横電界方式の液晶表示装置及びその製造方法
JP5386623B2 (ja) * 2012-09-19 2014-01-15 Nltテクノロジー株式会社 面表示装置及び電子機器
KR20150007872A (ko) * 2013-07-12 2015-01-21 삼성디스플레이 주식회사 곡면 형상을 갖는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174153A (ja) 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2010286825A (ja) * 2009-05-13 2010-12-24 Nec Lcd Technologies Ltd カラー画像表示方式、カラーフィルタ基板、カラー画素アレイ基板、画像表示装置及び電子機器
JP2012190794A (ja) * 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd 発光装置、及び発光装置を用いた電子機器
KR20130007311A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널을 포함하는 표시 장치
JP2013164498A (ja) * 2012-02-10 2013-08-22 Sony Corp 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032959A (ko) * 2015-09-15 2017-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치, 이의 제어 방법 및 컴퓨터 프로그램
KR20170080311A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 플렉서블 표시장치
US11063243B2 (en) 2017-03-28 2021-07-13 Sony Corporation Display apparatus and electronic device

Also Published As

Publication number Publication date
KR102470900B1 (ko) 2022-11-28
JP2022003398A (ja) 2022-01-11
JP6944574B2 (ja) 2021-10-06
KR20220101064A (ko) 2022-07-19
JP6461526B2 (ja) 2019-01-30
JP2020106863A (ja) 2020-07-09
US9269915B2 (en) 2016-02-23
KR20230070429A (ko) 2023-05-23
KR102533584B1 (ko) 2023-05-18
JP2022163135A (ja) 2022-10-25
US20150076473A1 (en) 2015-03-19
JP6676140B2 (ja) 2020-04-08
KR20220162664A (ko) 2022-12-08
TW201515215A (zh) 2015-04-16
KR102419551B1 (ko) 2022-07-12
JP2019109516A (ja) 2019-07-04
JP7289003B2 (ja) 2023-06-08
JP2015084090A (ja) 2015-04-30
JP7462817B2 (ja) 2024-04-05
JP2023116539A (ja) 2023-08-22
JP7121844B2 (ja) 2022-08-18
KR102592428B1 (ko) 2023-10-25
JP2020201492A (ja) 2020-12-17
TWI639229B (zh) 2018-10-21

Similar Documents

Publication Publication Date Title
KR102533584B1 (ko) 표시 장치
JP6977188B2 (ja) 電子機器
US11508787B2 (en) Display device
KR102662276B1 (ko) 전자 기기
KR20240063090A (ko) 전자 기기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant