KR20150022678A - 적층형 세라믹 전자 부품 - Google Patents

적층형 세라믹 전자 부품 Download PDF

Info

Publication number
KR20150022678A
KR20150022678A KR20140105677A KR20140105677A KR20150022678A KR 20150022678 A KR20150022678 A KR 20150022678A KR 20140105677 A KR20140105677 A KR 20140105677A KR 20140105677 A KR20140105677 A KR 20140105677A KR 20150022678 A KR20150022678 A KR 20150022678A
Authority
KR
South Korea
Prior art keywords
continuous film
multilayer ceramic
ceramic electronic
electronic component
outer layer
Prior art date
Application number
KR20140105677A
Other languages
English (en)
Other versions
KR101697950B1 (ko
Inventor
마코토 엔도
고이치 야마구치
게이스케 이시다
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20150022678A publication Critical patent/KR20150022678A/ko
Application granted granted Critical
Publication of KR101697950B1 publication Critical patent/KR101697950B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006Thick film varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

[과제] 저배 형상이라도 양호한 기계적 강도를 가지며, 내열충격성을 함께 갖는 적층 세라믹 콘덴서 등의 적층형 세라믹 전자 부품을 제공하는 것.
[해결 수단] ABO3(단, A는 적어도 Ba를 함유하고, B는 적어도 Ti를 함유하는 페로브스카이트형 결정을 나타낸다.)을 주성분으로 하는 유전체층(2a)과 내부 전극층(3)이 교대로 적층된 내층부와, 상기 내층부를 사이에 개재하는 한쌍의 외층부(2b)를 구비하는 적층형 전자 부품(1)이고, 상기 외층부(2b)에 Ba-Si-Ti-O계 결정상으로 이루어지는 연속막(5)을 구비한다.

Description

적층형 세라믹 전자 부품{STACKED CERAMIC ELECTRONIC COMPONENT}
본 발명은 적층 세라믹 콘덴서 등의 적층형 세라믹 전자 부품에 관한 것이다.
전자 기기의 소형화나 박층화에 따라, 전자 기기에 실장되는 전자 부품의 소형화, 저배화(低背化)가 진행되고 있다. 휴대 전화, 특히 스마트폰에는 제품 형상 0.6㎜×0.3㎜×0.3㎜의 적층 세라믹 콘덴서가 많이 사용되고 있으며, 최근에는 0.4㎜×0.2㎜×0.2㎜의 부품도 채용되고 있다.
휴대 전화, 스마트폰을 대표로 하는 휴대 기기는 사용시의 낙하에 의한 충격을 받을 가능성이 높기 때문에, 높은 기계 강도가 요구된다. 또한, 더운 날씨의 차내, 영하의 날씨의 야외 등의 가혹한 환경에 있어서도 견딜 수 있도록, 높은 열충격성도 요구되고 있다.
특허문헌 1은 세라믹 소결체의 외표면 전체를 산화물 유리로 코팅함으로써 기계 강도와 내습성이 향상되는 기술을 개시하고 있다.
또한, 특허문헌 2는 외층 세라믹 부분을 강도가 높은 산화물층으로 협지함으로써 기계적 강도를 보강하는 방법을 제안하고 있다.
일본 특허공보 제3531543호 일본 공개특허공보 제(평)6-214807호
그러나, 전자 부품의 소형화에 의한 박층화에 따라, 기계 강도는 유지되지만, 내열충격성은 악화되어 버린다는 문제가 발생한다. 이로 인해, 박층화에 있어서의 기계 강도와 내열충격성의 양립은 곤란하였다.
특허문헌 1의 기술에서는 기판의 굴곡에 대한 내굴곡 강도는 향상되지만, 내열충격성에 관한 문제점에 관해서는 기재되어 있지 않다. 납땜 등에 의한 실장시나, 사용시의 외부 환경에 의한 열충격이 반복하여 발생하면, 외표면의 산화물 유리와 세라믹 소결체 접합면의 열팽창 수축에 기인하는 응력에 의한 박리가 발생하여, 원하는 강도가 얻어지지 않게 된다는 과제가 있었다.
특허문헌 2는 Fe2O3 또는 유리를 주성분으로 한 외층부의 열팽창율이 내층부와 비교하여 큰 것에 의해 외층 부분에 잔류 응력이 내재하고, 인장 응력에 대한 강도는 유지되지만, 내열충격성을 만족시키고 있지 않다.
본 발명은 이러한 실상을 감안하여 이루어지고, 그 목적은 저배 형상이라도 양호한 기계적 강도를 가지며, 게다가 내열충격성을 함께 갖는 적층 세라믹 콘덴서 등의 적층형 세라믹 전자 부품을 제공하는 것이다.
상기한 과제를 해결하기 위해, 본 발명에 따르는 적층형 세라믹 전자 부품은 ABO3(단, A는 적어도 Ba를 함유하고, B는 적어도 Ti를 함유하는 페로브스카이트형 결정을 나타낸다)을 주성분으로 하는 유전체층과 내부 전극층이 교대로 적층된 내층부와 상기 내층부를 사이에 개재하는 한쌍의 외층부를 구비하는 적층체이고, 상기 외층부에 Ba-Si-Ti-O계 결정상을 함유하는 연속막을 구비하는 것을 특징으로 한다.
또한, 상기 Ba-Si-Ti-O계 결정상은 Ba2TiSi2O8(프레스노이트) 결정상을 주상으로 함유하는 것이 바람직하다. Ba2TiSi2O8과 상기 유전체층 및 외층부의 열팽창율은 근사하고 있기 때문에, 열팽창차에 의한 크랙을 억제할 수 있다.
또한, 상기 연속막의 두께는 0.2 내지 4.0㎛인 것이 바람직하다. 상기 범위를 만족시킴으로써, 충분한 기계적 강도를 부여할 수 있고, 또한 강도 불균일을 작게 할 수 있다.
또한, 상기 외층부에 대한 연속막의 두께는 1 내지 20%인 것이 바람직하다.
상기 범위를 만족시킴으로써, 내열충격성을 보다 높일 수 있다.
본 발명에 의하면, 외층부 연속막에 Ba-Si-Ti-O계 결정상의 연속막을 설치함으로써, 기계 강도가 높고, 게다가, 열충격을 받아도 강도 저하되기 어려운 적층형 세라믹 전자 부품을 제공할 수 있다.
도 1은 본 발명의 일 실시형태로서의, 적층 세라믹 콘덴서의 단면 개략도이다.
도 2는 본 발명의 실시예 1에 따르는 적층 세라믹 콘덴서 외층부의 X선 회절 차트이다.
도 3은 본 발명의 실시예 1에 따르는 적층 세라믹 콘덴서의 단면에 있어서의, 외층부의 주사형 전자 현미경(SEM) 사진이다.
이하, 도면을 참조하면서 본 발명의 적합한 실시형태에 관해서 설명한다. 단, 본 발명은 이하의 실시형태로 한정되는 것은 아니다. 또한, 동일한 부재에 관해서는 동일한 부호를 붙이는 것으로 하고, 중복되는 설명을 생략한다. 한편, 도면은 모식적인 것이며, 부재 상호간의 치수의 비율이나 부재의 형상 등은 실제의 것과 상이해도 좋다.
<적층형 세라믹 전자 부품(적층 세라믹 콘덴서)>
본 발명의 적층형 세라믹 전자 부품의 일 실시형태로서, 도 1에 적층 세라믹 콘덴서의 단면 모식도를 도시한다. 도 1에 도시하는 바와 같이, 본 발명의 일 실시형태에 따르는 적층형 세라믹 전자 부품(적층 세라믹 콘덴서)(1)은 유전체층(2a) 및 내부 전극층(3)이 교대로 적층된 구성의 소체(10)를 가진다. 최외에 위치하는 내부 전극을 사이에 개재하도록 외층부(2b)가 있다.
또한, 외층부(2b)에는 Ba-Si-Ti-O계 결정상을 주성분으로 한 연속막(5)이 형성되어 있다. 한편, 연속막(5)은 소체(10)의 외표면에 노출시킬 필요성은 없으며, 필요에 따라 외표면에 보호층을 피복시켜도 좋다.
내부 전극층(3)은 한쌍의 내부 전극층이 교대로 소체(10)의 양 단면(4)으로부터 각각 노출되도록 형성되어 있다. 교대로 적층되는 한쪽 내부 전극층(3)은 소체(10)의 한쪽 단면(4)을 덮도록 형성되어 있는 단자 전극(6)의 내측에 대해 전기적으로 접속되어 있다. 또한, 교대로 적층되는 다른쪽 내부 전극층(3)은 소체(10)의 다른쪽 단면(4)의 외측에 형성되어 있는 단자 전극(6)의 내측에 대해 전기적으로 접속되어 있다.
소체(10)의 형상은 특별히 제한되지 않으며, 목적 및 용도에 따라 적절히 선택되지만, 형상은 통상적으로 직방체가 된다. 치수에 관해서도, 제한은 없으며, 목적 및 용도에 따라 적절히 선택되며, 통상, 세로(0.4 내지 3.2㎜)×가로(0.2 내지 2.5㎜)×높이(0.2 내지 1.9㎜) 정도이다.
유전체층(2a) 및 외층부(2b)는 본 발명의 실시형태에 따르는 유전체 자기 조성물로 구성되어 있다. 유전체 자기 조성물은 주성분으로서 ABO3으로 나타내고, 페로브스카이트형 결정을 갖는 화합물인 유전체 입자로 구성된다. A는 적어도 Ba를 함유하고, B는 적어도 Ti를 함유하고 있다.
또한, A사이트 원자와 B사이트 원자의 몰비는 A/B비로서 나타내고, 본 실시형태에서는, A/B비는 0.98 내지 1.02인 것이 바람직하다.
본 실시형태에서는, 상기의 유전체 입자는, 원하는 특성에 따라, 첨가 성분 원소를 함유해도 좋다. 상기 첨가 성분 원소로서는 특별히 한정되지 않지만, 희토류 원소 및 Mg로부터 선택되는 적어도 1종류인 것이 바람직하다. 또한, Si, Ge 및 Al로부터 선택되는 적어도 하나를 함유하는 산화물을 함유해도 좋다.
희토류 원소의 산화물의 함유량은 원하는 특성에 따라 결정하면 좋은데, R을 희토류 원소로 나타낸 경우, ABO3 100몰에 대해, R2O3 환산으로, 바람직하게는 0.2 내지 2.0몰, 보다 바람직하게는 0.5 내지 1.5몰이다. 희토류 원소를 함유시킴으로써, 수명 특성을 향상시킨다는 이점을 가진다.
희토류 원소는, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu로 이루어지는 그룹으로부터 선택되는 적어도 하나이고, Y, Dy, Gd 및 Ho로 이루어지는 그룹으로부터 선택되는 적어도 하나인 것이 바람직하다.
본 실시형태에서는, 상기의 유전체 입자는, 추가로, 원하는 특성에 따라, 그밖의 부성분을 함유해도 좋다.
예를 들면, Mn 및/또는 Cr의 산화물이 함유되어 있어도 좋다. 상기 산화물의 함유량은, ABO3 100몰에 대해, 각 산화물 환산으로, 0.02 내지 0.30몰인 것이 바람직하다.
또한, V, Ta, Nb, Mo 및 W로부터 선택되는 적어도 하나의 원소의 산화물이 함유되어 있어도 좋다. 상기 산화물의 함유량은 ABO3 100몰에 대해, 각 산화물 환산으로, 0.02 내지 0.30몰인 것이 바람직하다.
외층부(2b)의 두께는 목적이나 용도에 따라 적절히 결정하면 좋다. 바람직하게는, 2 내지 80㎛, 보다 바람직하게는 10 내지 40㎛이다.
상기 범위의 두께로 구성하면, Ba-Si-Ti-O계 결정상의 연속막을 설치하는 것에 의한 기계적 강도 향상의 기여가 커진다.
유전체층(10)의 두께는 목적이나 용도에 따라 적절히 결정하면 좋다. 바람직하게는, 1.0㎛ 이하, 보다 바람직하게는 0.7㎛ 이하이다.
연속막(5)은 외층부(2b)의 표면 전체를 틈없이 존재하는 것은 필수는 아니지만, 연속막(5)으로 덮이지 않고 노출되어 있는 부분의 면적 비율이 10% 이하인 연속막으로 구성된다. 연속막(5)은 Ba2TiSi2O8, BaTiSiO5, BaTiSi2O7, BaTiSi3O9로부터 선택되는 결정으로 구성되어 있고, 단일상이 아니어도 좋다.
또한, Ba2TiSi2O8(프레스노이트)를 주상으로 하여 체적 분율 70% 이상을 구성함으로써, 끊김이 적은 연속막을 형성하는 것이 가능해지는 것 외에, 외층부와 연속막의 열팽창 거동의 차이에 의한 응력 부하를 억제할 수 있기 때문에, 내열충격성이 향상된다.
또한, 상기 결정에는 Ba의 일부가 Ca 및 Sr로부터 선택되는 적어도 하나의 원소에 의해 치환되어 있어도 좋다.
또한, 상기 결정에는 Ti의 일부가 Zr, Al, 및 Hf로부터 선택되는 적어도 하나의 원소에 의해 치환되어 있어도 좋다.
또한, 상기 결정에는 Si의 일부가 Ge에 의해 치환되어 있어도 좋다.
연속막(5)의 두께는, 본 발명 전자 부품에 충분한 기계적 강도를 부여하고, 또한 강도 불균일을 적게 하기 위해, 0.2 내지 4.0㎛로 하는 것이 바람직하다. 보다 바람직하게는 0.4 내지 2.0㎛이다.
연속막(5)의 두께는, 외층부(2b)의 두께에 대해, 1 내지 20%로 하는 것이 바람직하다.
상기 범위로 함으로써, 외부 환경 온도가 변화될 때에 전자 부품에 가해지는 응력이 연속막에 집중되는 것을 억제할 수 있기 때문에, 내열충격성이 보다 우수한 것이 된다.
외부 전극(6)에 함유되는 도전재는 특별히 한정되지 않지만, 본 발명에서는 염가의 Ni, Cu나, 이들의 합금을 사용할 수 있다.
또한, 외부 전극(6)에는 각각 열경화성 수지와 도전성 입자를 주성분으로 하는 도전성 수지로 이루어지는 수지 전극층을 설치해도 좋다.
<적층 세라믹 콘덴서의 제조 방법>
본 실시형태의 적층 세라믹 콘덴서(1)는, 종래의 적층 세라믹 콘덴서와 마찬가지로, 페이스트를 사용한 통상의 인쇄법이나 시트법에 의해 그린 칩을 제작하고, 이것을 소성한 후, 외부 전극을 인쇄 또는 전사하여 소성함으로써 제조된다. 이하, 제조 방법에 관해서 구체적으로 설명한다.
우선, 유전체층을 형성하기 위한 유전체 원료를 준비하고, 이것을 도료화하여 유전체층용 페이스트를 조제한다.
유전체 원료로서, 우선 ABO3의 원료와, Mg의 산화물의 원료와, R의 산화물의 원료와, Si를 함유하는 산화물의 원료를 준비한다. 이들 원료로서는, 상기한 성분의 산화물이나 그 혼합물, 복합 산화물을 사용할 수 있다. 또한, 소성에 의해 상기한 산화물이나 복합 산화물이 되는 각종 화합물로부터 적절히 선택하여 사용할 수 있고, 이들을 혼합하여 사용할 수도 있다. 각종 화합물로서는, 예를 들면, 탄산염, 옥살산염, 질산염, 수산화물, 유기 금속 화합물 등을 들 수 있다.
또한, ABO3의 원료는, 소위 고상법 외에, 각종 액상법(예를 들면, 옥살산염법, 수열 합성법, 알콕사이드법, 졸겔법 등)에 의해 제조된 것 등, 다양한 방법으로 제조된 것을 사용할 수 있다.
또한, 유전체층에 상기의 주성분 및 부성분 이외의 성분이 함유되는 경우에는, 상기 성분의 원료로서, 상기와 같이, 이들 성분의 산화물이나 그 혼합물, 복합 산화물을 사용할 수 있다. 또한, 그 밖에, 소성에 의해 상기한 산화물이나 복합 산화물이 되는 각종 화합물을 사용할 수 있다.
유전체 원료 중의 각 화합물의 함유량은 소성후에 상기한 유전체 자기 조성물의 조성이 되도록 결정하면 좋다. 도료화 하기 전의 상태에서, 유전체 원료의 입자 직경은, 통상, 평균 입자 직경 0.1 내지 1㎛ 정도이다.
다음으로, 상기에서 얻어진, ABO3 및 첨가 성분 화합물을 함유하는 유전체 분말에 유기 비히클을 혼합하여 유전체층용 페이스트를 제작하였다.
유기 비히클이란 바인더를 유기 용제 중에 용해한 것이다. 바인더는 특별히 한정되지 않으며, 에틸셀룰로스, 폴리비닐부티랄 등의 주지의 각종 바인더로부터 적절히 선택하면 좋다. 유기 용제도 특별히 한정되지 않으며, 인쇄법이나 시트법 등에 따라, 테르피네올, 부틸카르비톨, 아세톤, 톨루엔 등의 각종 유기 용제로부터 적절히 선택하면 좋다.
내부 전극층용 페이스트는 도전성 금속이나 합금으로 이루어지는 도전재와, 상기한 유기 비히클을 혼합하여 제작한다. 도전재로서 사용하는 금속으로서는 Ni 또는 Ni 합금이 바람직하다.
그리고, 유전체층용 페이스트를 인쇄법 등에 의해 그린 시트 형상으로 하고, 그 그린 시트 위에 내부 전극층용 페이스트를 인쇄하여 내부 전극 패턴층을 형성한다. 이와 같이 하여 얻어진 내부 전극 패턴층 인쇄 완료된 그린 시트를 복수 적층하여 그린 칩을 얻는다.
다음으로, 얻어진 그린칩을 탈바인더 공정에 제공하고, 가열에 의해 유기 성분을 제거한다. 그 후, 소성 공정, 어닐 공정 및 연속막 형성 공정을 거쳐, 소체(10)가 된다. 그리고, 얻어진 소체(10)에 단자 전극(6)을 형성하여, 적층형 전자 부품이 제조된다.
또한, 연속막 형성 공정은, 소성 공정, 어닐 공정과 동시, 또는 소성 공정, 어닐 공정의 전후에 실시해도 좋다.
탈바인더 공정에 있어서의 조건으로서는, 승온 속도를 바람직하게는 5 내지 300℃/시간, 유지 온도를 바람직하게는 500 내지 800℃, 온도 유지 시간을 바람직하게는 0.5 내지 24시간으로 한다. 또한, 분위기는 공기 또는 환원성 분위기로 한다.
소성 공정에 있어서의 조건으로서는 승온 속도를 바람직하게는 500℃/시간 이상이다.
유지 온도는 바람직하게는 1100 내지 1350℃이고, 그 유지 시간은 바람직하게는 0.05 내지 1시간이다.
또한, 소성 공정의 분위기는 환원성 분위기로 하는 것이 바람직하며, 분위기 가스로서는 예를 들면, N2와 H2의 혼합 가스를 가습하여 사용할 수 있다. 산소 분압은 10-6 내지 10-2Pa로 하는 것이 바람직하다. 또한, 상기 소결 공정은, 예를 들면, 핫프레스법, HIP 처리 등을 채용하여 행할 수도 있다.
어닐 공정에 있어서의 유지 온도는 바람직하게는 650 내지 1100℃이며, 유지 시간은 바람직하게는 0.1 내지 24시간이다. 또한, 어닐 공정의 분위기는 가습한 N2 가스(산소 분압: 1.0×10-3 내지 1.0Pa)로 하는 것이 바람직하다.
상기한 탈바인더 공정, 소성 공정 및 어닐 공정에 있어서, N2 가스나 혼합 가스 등을 가습하는 경우에는, 예를 들면 웨터 등을 사용하면 좋다.
탈바인더 공정, 소성 공정 및 어닐 공정은 연속하여 행해도, 독립적으로 행해도 좋다. 한편, 필요에 따라 소성 공정, 어닐 공정을 복수회 실시해도 좋다.
연속막 형성 방법은 특별히 한정되지 않지만, 소성 공정 및 어닐 공정에 있어서 연속막 구성 원소를 함유하는 판상체를 접촉시키는 방법, 어닐 공정 후에 산화물을 코팅시키는 방법, 박막법에 의해 성막하는 방법 등이 있다. 박막법으로서는, 특별히 한정되지 않지만, 스퍼터링법, 진공증착법, CVD법 등이 예시된다.
또한, 어닐 공정 후에 산화물을 코팅시키거나, 또는 박막법으로 성막하는 경우, 필요에 따라 어닐 공정을 복수회 실시해도 좋다.
상기와 같이 하여 얻어진 소자(10)에 예를 들면 배럴 연마나 샌드블라스트 등에 의해 단면 연마를 실시하고, 외부 전극용 페이스트를 인쇄 내지 전사하여 소성하고, 외부 전극(6)을 형성한다. 그리고 필요에 따라, 외부 전극의 외면에 도금 등에 의해 피복층을 형성한다.
[실시예]
이하, 본 발명을 더욱 상세한 실시예에 기초하여 설명하지만, 본 발명은 이들 실시예로 한정되지 않는다.
<실시예 1>
본 실시예에서는, (Ba0 .96Ca0 .04)(Ti0 .85Zr0 .15)O3+MgO(0.1질량부)+MnO(0.3질량부)+Y2O3(0.4질량부)+SiO2(0.3질량부)+V2O5(0.05질량부) 조성의 유전체층을 갖는 적층형 세라믹 전자 부품을 제조하였다.
우선, 입자 직경 0.1 내지 1㎛의 BaTiO3, CaTiO3, BaZrO3, MgCO3, MnCO3, Y2O3, SiO2의 재료 분말을, 볼 밀에 의해 16시간 습식 혼합하고, 건조시킴으로써 유전 분말을 준비하였다.
유전체 분말 100질량부에 대해, 아크릴 수지 4.8질량부와, 아세트산에틸 100질량부와, 미네랄 스피릿 6질량부와, 톨루엔 4질량부를 볼 밀로 혼합하여 페이스트화하여, 유전체층용 페이스트를 얻었다.
이어서, 평균 입자 직경 0.15㎛의 Ni 입자 100질량부에 대해, 유기 비히클(에틸셀룰로스 8질량부를 부틸카르비톨 92질량부에 용해한 것) 40질량부와, 부틸카르비톨 10질량부를 3개 롤에 의해 혼련하여 페이스트화하여, 내부 전극층용 페이스트를 얻었다.
얻어진 유전체층용 페이스트를 사용하여, PET 필름 위에 닥터블레이드법에 의해 시트 성형을 행하고, 건조시킴으로써, 그린 시트를 형성하였다. 이 때, 소결후의 유전체 두께가 0.7㎛이 되도록 그린 시트 두께를 조절하였다. 이 위에 내부 전극용 페이스트를 인쇄한 후, PET 필름으로부터 시트를 박리하였다. 이어서, 내부 전극 패턴층 인쇄 완료된 그린 시트와 외층부용 그린 시트(내부 전극층용 페이스트를 인쇄하지 않는 것)를 적층, 압착하여, 그린 칩을 얻었다. 이 때, 소결 후의 외층부 두께가 15㎛가 되도록 두께를 조정하였다.
이어서, 그린 칩을 소정 사이즈로 절단하고, 탈바인더 공정, 소성 공정 어닐 공정, 및 연속막 형성 공정을 하기 조건으로 행하여, 적층 세라믹 소결체(소체)를 제작하였다.
탈바인더 공정은 하기 조건으로 행하였다.
승온 속도: 50℃/시간
유지 온도: 250℃
유지 시간: 8시간
강온 속도: 200℃/시간
분위기: 공기중
소성 공정은 하기 조건으로 행하였다.
승강온 속도: 1000℃/시간
유지 온도: 1200℃
유지 시간: 0.1시간
분위기: 2.0×10-5Pa
이어서, 어닐 및 연속막 형성을 행한다. 우선, 소성 후 칩의 외층부 표면에 접촉하도록 SiC로 이루어지는 1쌍의 판상체로 소성 후 칩을 사이에 개재하고, 또한, 소성후 칩에 대해 0.5MPa의 압력이 가해지도록 추를 올린다.
이 상태를 유지하면서, 하기 조건으로 어닐 및 연속막 형성을 동시에 행하였다.
승강온 속도: 200℃/시간
유지 온도: 1000℃
유지 시간: 2시간
분위기: 3.0×10-2Pa
또한, 소성 및 재산화의 분위기는 H2와 가습한 N2의 혼합 분위기로 하였다.
이와 같이 하여 얻어진 소체의 양면에 단자 전극으로서 Cu 페이스트를 도포하고, N2 분위기 중에 있어서 800℃의 온도로 소성하여, 적층 세라믹 콘덴서를 얻었다.
얻어진 적층 세라믹 콘덴서의 단자 전극부를 제외한 사이즈는 1.0㎜×0.5㎜×0.21㎜이고, 내부 전극층 사이에 개재된 유전체층의 수는 130층, 1층당 유전체층의 두께는 0.7㎛이고, 내부 전극층의 두께는 0.7㎛이었다.
얻어진 콘덴서의 연속막의 결정 구조를 X선 회절(XRD) 측정한 결과, Ba2TiSi2O8인 것을 확인할 수 있었다. 측정 결과를 도 2에 도시한다. 또한, 얻어진 콘덴서 시료를 적층 방향에 평행한 면에서 절단하고, 단면을 주사형 전자 현미경(SEM)으로 관찰하여, 연속막으로 이루어지는 연속막을 형성하고 있는 것을 확인하였다. 관찰상을 도 3에 도시한다.
<실시예 2>
연속막 형성 공정을 소성 공정과 동시에 실시하는 것 이외에는, 실시예 1과 같이 제작하였다.
또한, 얻어진 콘덴서의 연속막의 결정 구조를 X선 회절(XRD) 측정한 결과, Ba2TiSi2O8 외에 Ca2TiSi2O8의 존재를 확인할 수 있었다.
<실시예 3>
연속막 형성 공정에 있어서, BaTiSiO5로 이루어지는 판상체를 사용하는 것 이외에는, 실시예 2와 같이 제작하였다. 한편, 얻어진 콘덴서의 연속막의 결정 구조를 X선 회절(XRD) 측정한 결과, Ba2TiSi2O8 외에 BaTiSiO5의 존재를 확인할 수 있었다.
<실시예 4>
연속막 형성 공정에 있어서, BaTiSiO5로 이루어지는 판상체를 사용하는 것 이외에는, 실시예 1과 같이 제작하였다. 한편, 얻어진 콘덴서의 연속막의 결정 구조를 X선 회절(XRD) 측정한 결과, BaTiSiO5인 것을 확인할 수 있었다.
<실시예 5>
연속막 형성 공정에 있어서, SiO2로 이루어지는 판상체를 사용하고, 어닐 공정의 유지 온도를 850℃로 하는 것 외에는, 실시예 1과 같이 제작하였다.
한편, 얻어진 콘덴서의 연속막의 결정 구조를 X선 회절(XRD) 측정한 결과, BaTiSi2O7 및 BaTiSi3O9인 것을 확인할 수 있었다.
<비교예 1>
어닐 공정 후에, SiO2 타겟을 사용하여, 스퍼터링법으로 연속막 형성 공정을 행한 것 외에는 실시예 1과 같이 제작하였다.
<비교예 2>
어닐 공정 후에, 외층부 표면에 B-Si-Zn-Al로 이루어지는 유리 분말을 부착시키고, 700℃의 온도에서 1시간 유지함으로써, 연속막 형성 공정을 행한 것 외에는, 실시예 1과 같이 제작하였다.
<비교예 3>
연속막 형성을 행하지 않고, 실시예 1과 같이 제작하였다.
<항절 강도 평가>
3점 굴곡 강도를 측정하였다. 측정 조건은, 지점간 거리(L)=0.5㎜, 하중 속도=1㎜/sec로 하고, 파괴시의 하중(P)과 다음식으로부터, 적층형 세라믹 콘덴서의 항절 강도(F)를 산출하였다.
F=(3×P×L)/(2×w×t2)
단, w: 적층형 세라믹 콘덴서의 폭, t: 적층형 세라믹 콘덴서의 두께이다. 적층형 세라믹 콘덴서 100개에 관해서 항절 강도(F)를 측정하고, 그 평균값을 구하였다.
<내열충격성 평가>
적층형 세라믹 콘덴서에 대해, 하기 (i) 공정 내지 (iv) 공정으로 이루어지는 하나의 열처리 사이클을 실시하였다. 하나의 열처리 사이클은, (i) 기판 및 검사용 칩형 전자 부품(TC)을 소체(1)의 온도가 -55℃가 되는 온도 조건하에서 30분 유지하는 공정, (ii) 상기 유지 시간의 10%의 시간(3분) 이내에 소체(1)의 온도를 125℃까지 승온시키는 공정, (iii) 소체(1)의 온도가 125℃가 되는 온도 조건하에서 30분 유지하는 공정, (iv) 상기 유지 시간의 10%의 시간(3분) 이내에 소체(1)의 온도를 -55℃까지 강온시키는 공정으로 이루어진다.
적층형 세라믹 콘덴서 100개에 관해서, 하나의 열처리 사이클을 1000회 반복한 후, 3점 굴곡 강도를 측정하고, 항절 강도(F)가 항절 강도 평가에서 얻는 항절 강도 평균값의 60% 미만이 되는 것을 고장이라고 판정하고, 고장율을 구하였다. 하나의 열처리 사이클을 1500회 반복했을 때의 고장율도 마찬가지로 구하였다. 결과를 표 1에 기재한다.
Figure pat00001
표 1을 보면 명백한 바와 같이, 연속막이 Ba-Si-Ti-O계 결정상으로 형성되어 있으면, 항절 강도가 향상될 뿐만 아니라, 열충격을 주어도 항절 강도의 열화가 나타나지 않는 것을 확인할 수 있다.
또한, 연속막이 Ba2TiSi2O8을 주상으로 하는 경우에는, 내열충격성이 보다 양호한 것을 알 수 있다.
한편, 비교예 1 및 비교예 2는 열충격에 의해 항절 강도가 열화되어, 고장율이 높은 것을 확인할 수 있다.
<실시예 6 내지 25>
실시예 1과 같이 하여, 외층부의 두께, 및 연속막의 두께만을 조정하였다. 연속막의 두께는, 실시예 1 기재의 어닐 공정 및 연속막 형성 공정의 유지 온도를 950 내지 1050℃, 유지 시간을 1 내지 30시간의 범위로부터 조정하여, 원하는 두께를 얻었다.
외층부 및 연속막의 두께, 및 외층부 두께에 대한 연속막 두께의 비율은 표 2에 기재하였다.
항절 강도 평가는 적층형 세라믹 콘덴서 100개에 관한 항절 강도(F) 평균값에 가하고, 와이블 해석함으로써, 항절 강도(F)의 불균일을 나타내는 형상 파라미터도 산출하였다. 형상 파라미터가 클수록 불균일이 적은 것을 의미하고, 15 이상이 바람직하다.
내열충격성 평가의 열처리 사이클 회수를 1000회 또는 1500회로 하면, 실시예 6 내지 25의 어느 것에 있어서도 고장이 발생하지 않았기 때문에, 3000회로 하였다. 항절 강도 평가에서 얻는 항절 강도 평균값의 60% 미만이 되는 것을 고장이라고 판정하였다. 고장율은 40% 미만이 바람직하다.
Figure pat00002
표 1을 보면 명백한 바와 같이, 외층부 두께에 상관없이, 연속막 두께가 0.2 내지 4.0㎛이면, 항절 강도의 형상 파라미터가 양호해지는 것을 알 수 있다. 게다가, 연속막 두께가 외층부에 대해 1 내지 20%이면, 내열충격성이 보다 향상되는 것을 알 수 있다.
본 발명은 양호한 기계적 강도를 가지며, 내열충격성을 함께 갖는 적층 세라믹 전자 부품을 제공할 수 있다. 또한, 본 발명은 적층 세라믹 콘덴서로 한정되지 않고, 그 밖의 표면 실장형 전자 부품, 예를 들면, 배리스터, 서미스터, LC 복합 부품 등에도 적용 가능하다.
1 적층형 세라믹 전자 부품(적층 세라믹 콘덴서)
2a 유전체층
2b 외층부
3 내부 전극층
4 소체 단면
5 연속막
6 단자 전극
10 소체

Claims (4)

  1. ABO3(단, A는 적어도 Ba를 함유하고, B는 적어도 Ti를 함유하는 페로브스카이트형 결정을 나타낸다)을 주성분으로 하는 유전체층과 내부 전극층이 교대로 적층된 내층부와, 상기 내층부를 사이에 개재하는 한쌍의 외층부를 구비하는 적층체이고,
    상기 외층부에 Ba-Si-Ti-O계 결정상을 함유하는 연속막을 구비하는 것을 특징으로 하는, 적층형 세라믹 전자 부품.
  2. 제 1 항에 있어서, 상기 Ba-Si-Ti-O계 결정상은 프레스노이트 결정상을 주상으로 함유하는 것을 특징으로 하는, 적층형 세라믹 전자 부품.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 연속막의 두께는 0.2 내지 4.0㎛인 것을 특징으로 하는, 적층형 세라믹 전자 부품.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 외층부에 대한 상기 연속막의 두께는 1 내지 20%인 것을 특징으로 하는, 적층형 세라믹 전자 부품.
KR1020140105677A 2013-08-23 2014-08-14 적층형 세라믹 전자 부품 KR101697950B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2013-173378 2013-08-23
JP2013173378 2013-08-23
JP2014121271A JP6398349B2 (ja) 2013-08-23 2014-06-12 積層型セラミック電子部品
JPJP-P-2014-121271 2014-06-12

Publications (2)

Publication Number Publication Date
KR20150022678A true KR20150022678A (ko) 2015-03-04
KR101697950B1 KR101697950B1 (ko) 2017-01-19

Family

ID=52480179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140105677A KR101697950B1 (ko) 2013-08-23 2014-08-14 적층형 세라믹 전자 부품

Country Status (4)

Country Link
US (1) US9607767B2 (ko)
JP (1) JP6398349B2 (ko)
KR (1) KR101697950B1 (ko)
CN (1) CN104425127B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031000A (ko) * 2018-09-13 2020-03-23 삼성전기주식회사 적층형 커패시터

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6376001B2 (ja) * 2014-03-04 2018-08-22 Tdk株式会社 誘電体組成物
JP6376002B2 (ja) * 2014-03-04 2018-08-22 Tdk株式会社 誘電体組成物
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
CN106356191B (zh) 2015-07-17 2019-05-31 株式会社村田制作所 层叠陶瓷电容器、浆料及钙钛矿型构造
US10068710B2 (en) 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP6900157B2 (ja) 2015-07-17 2021-07-07 株式会社村田製作所 積層セラミックコンデンサ
JP6714840B2 (ja) 2015-07-17 2020-07-01 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP6795292B2 (ja) * 2015-09-15 2020-12-02 Tdk株式会社 積層電子部品
JP7145652B2 (ja) 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20240042249A (ko) * 2021-09-28 2024-04-01 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
CN118043918A (zh) * 2021-09-28 2024-05-14 株式会社村田制作所 层叠陶瓷电容器
JPWO2023054183A1 (ko) * 2021-09-28 2023-04-06
KR20240126196A (ko) * 2023-02-13 2024-08-20 삼성전기주식회사 적층형 커패시터 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214807A (ja) 1993-01-14 1994-08-05 Nec Software Ltd ジョブ起動方式
JP2000243648A (ja) * 1999-02-17 2000-09-08 Hitachi Aic Inc 積層セラミックコンデンサ
JP3531543B2 (ja) 1999-07-30 2004-05-31 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
KR20040078565A (ko) * 2003-03-03 2004-09-10 가부시키가이샤 무라타 세이사쿠쇼 유전체 세라믹 및 그 제조방법, 적층 세라믹 콘덴서
JP2012015433A (ja) * 2010-07-05 2012-01-19 Murata Mfg Co Ltd 多層セラミック基板
JP5211262B1 (ja) * 2012-06-29 2013-06-12 太陽誘電株式会社 積層セラミックコンデンサ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124807A (ja) 1992-10-13 1994-05-06 Murata Mfg Co Ltd 積層型チップ部品
JP4683052B2 (ja) * 2008-01-28 2011-05-11 Tdk株式会社 セラミック素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214807A (ja) 1993-01-14 1994-08-05 Nec Software Ltd ジョブ起動方式
JP2000243648A (ja) * 1999-02-17 2000-09-08 Hitachi Aic Inc 積層セラミックコンデンサ
JP3531543B2 (ja) 1999-07-30 2004-05-31 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
KR20040078565A (ko) * 2003-03-03 2004-09-10 가부시키가이샤 무라타 세이사쿠쇼 유전체 세라믹 및 그 제조방법, 적층 세라믹 콘덴서
JP2012015433A (ja) * 2010-07-05 2012-01-19 Murata Mfg Co Ltd 多層セラミック基板
JP5211262B1 (ja) * 2012-06-29 2013-06-12 太陽誘電株式会社 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031000A (ko) * 2018-09-13 2020-03-23 삼성전기주식회사 적층형 커패시터

Also Published As

Publication number Publication date
JP2015062216A (ja) 2015-04-02
CN104425127A (zh) 2015-03-18
JP6398349B2 (ja) 2018-10-03
CN104425127B (zh) 2017-10-24
US20150055273A1 (en) 2015-02-26
KR101697950B1 (ko) 2017-01-19
US9607767B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
KR101697950B1 (ko) 적층형 세라믹 전자 부품
US8537521B2 (en) Electronic device and method for producing electronic device
KR100888020B1 (ko) 유전체 세라믹스 및 적층 세라믹 콘덴서
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN107452504B (zh) 多层陶瓷电容器以及多层陶瓷电容器的制造方法
JP5132972B2 (ja) 誘電体セラミックス及びその製造方法並びに積層セラミックコンデンサ
JP5123542B2 (ja) 誘電体セラミックス及び積層セラミックコンデンサ
US20120075768A1 (en) Dielectric ceramic composition and manufacturing method thereof, and ceramic electronic device
CN112216510B (zh) 陶瓷电子器件及其制造方法
US7580242B2 (en) Dielectric ceramic composition and electronic device
KR102684967B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2007331958A (ja) 電子部品、誘電体磁器組成物およびその製造方法
WO2009131221A1 (ja) 積層セラミックコンデンサ
KR20080084601A (ko) 유전체 자기 조성물 및 전자 부품
JP5838968B2 (ja) 誘電体セラミック、積層セラミック電子部品、およびこれらの製造方法
JP2014239226A (ja) 積層セラミックコンデンサ、誘電体セラミックおよび積層セラミックコンデンサの製造方法
JPWO2013022064A1 (ja) 誘電体セラミック、積層セラミック電子部品、積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
CN115403370B (zh) 电介质组合物及层叠陶瓷电子部件
KR102700456B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP4548118B2 (ja) 誘電体磁器組成物、電子部品およびこれらの製造方法
WO2014207900A1 (ja) 誘電体磁器組成物および積層セラミックコンデンサ
KR20130042578A (ko) 유전체 세라믹, 적층 세라믹 콘덴서, 및 이들의 제조방법
JP2019129283A (ja) セラミックコンデンサおよびその製造方法
JP2011155123A (ja) 積層セラミックコンデンサ
WO2011162044A1 (ja) 誘電体セラミック組成物、および積層セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 4