KR20140050559A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20140050559A
KR20140050559A KR1020130124052A KR20130124052A KR20140050559A KR 20140050559 A KR20140050559 A KR 20140050559A KR 1020130124052 A KR1020130124052 A KR 1020130124052A KR 20130124052 A KR20130124052 A KR 20130124052A KR 20140050559 A KR20140050559 A KR 20140050559A
Authority
KR
South Korea
Prior art keywords
conductive layer
potential power
electrode
power supply
driving transistor
Prior art date
Application number
KR1020130124052A
Other languages
English (en)
Other versions
KR101580719B1 (ko
Inventor
가즈요시 오마따
히로유끼 기무라
마꼬또 시부사와
히로시 다바따께
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012231740A external-priority patent/JP6116186B2/ja
Priority claimed from JP2013012286A external-priority patent/JP6186127B2/ja
Priority claimed from JP2013032359A external-priority patent/JP6228735B2/ja
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20140050559A publication Critical patent/KR20140050559A/ko
Application granted granted Critical
Publication of KR101580719B1 publication Critical patent/KR101580719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/20—Controlling the colour of the light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

일 실시 형태에 관한 표시 장치는, 복수의 반도체층(SC)과, 제1 절연막(GI, II, PL)과, 제1 도전층(OE)과, 제2 절연막(PS)과, 제2 도전층(PE)을 갖는 표시 소자를 구비한다. 제1 도전층 및 제2 도전층은, 서로 대향하고, 용량부(Cad)를 형성한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시 형태는, 표시 장치에 관한 것이다.
최근, 박형, 경량, 저소비 전력의 특징을 살려서, 액정 표시 장치로 대표되는 평면 표시 장치의 수요가 급속하게 신장되고 있다. 그 중에서도, 온 화소와 오프 화소를 전기적으로 분리하고, 또한 온 화소에의 영상 신호를 보유 지지하는 기능을 갖는 화소 스위치를 각 화소에 설치한 액티브 매트릭스형 표시 장치는, 휴대 정보 기기를 비롯하여, 다양한 디스플레이에 이용되고 있다.
이와 같은 평면형의 액티브 매트릭스형 표시 장치로서, 자기 발광 소자를 사용한 유기 EL 표시 장치가 주목되어, 왕성하게 연구 개발이 행해지고 있다. 유기 EL 표시 장치는 백라이트를 필요로 하지 않고, 고속의 응답성으로부터 동화상 재생에 적합하고, 또한 저온으로 휘도 저하되지 않기 때문에 한냉지에서의 사용에도 적합하다고 하는 특징을 갖고 있다.
일반적으로, 유기 EL 표시 장치는, 복수행, 복수열로 나란히 설치된 복수의 화소를 구비하고 있다. 각 화소는, 자기 발광 소자인 유기 EL 소자 및 유기 EL 소자에 구동 전류를 공급하는 화소 회로에 의해 구성되고, 유기 EL 소자의 발광 휘도를 제어함으로써 표시 동작을 행한다.
화소 회로의 구동 방식으로서는, 전압 신호에 의해 행하는 방식이 알려져 있다. 또한, 전압 전원을 스위칭하고, 로우, 하이를 전환하는 동시에, 영상 신호 배선으로부터 영상 신호 및 초기화 신호의 양쪽을 출력함으로써, 화소의 구성 소자수와 배선수를 삭감하고, 화소의 레이아웃 면적을 작게 함으로써 고정세화(高精細化)를 도모한 표시 장치가 제안되어 있다.
미국 특허 제6, 229, 506호 명세서 일본 특허 출원 공개 제2007-310311호 공보 일본 특허 출원 공개 제2011-145622호 공보
그런데, 최근, 화소의 고정세화가 한층 요구되고 있다. 화소 사이즈가 축소되면, 각 화소의 복수의 소자를 소정의 영역 내에 배치하는 것이 곤란하게 되고 있다.
본 발명은 이상의 점을 감안하여 이루어진 것으로, 그 목적은 고정세인 표시 장치를 제공하는 데 있다.
일 실시 형태에 관한 표시 장치는,
복수의 반도체층과,
상기 복수의 반도체층의 상방에 형성된 제1 절연막과,
상기 제1 절연막 상에 형성되고, 금속으로 형성된 제1 도전층과,
상기 제1 절연막 및 제1 도전층 상에 형성된 제2 절연막과,
상기 제2 절연막 상에 형성된 제2 도전층을 갖는 표시 소자를 구비하고,
상기 제1 도전층 및 제2 도전층은, 서로 대향하고, 용량부를 형성한다.
또한, 일 실시 형태에 관한 표시 장치는,
서로 다른 층으로 형성된 복수의 반도체층, 제1 도전층 및 제2 도전층의 상방에 형성된 제1 절연막과,
상기 제1 절연막 상에 형성되고 고전위 전원 및 저전위 전원 중 어느 한쪽에 접속된 제3 도전층과,
상기 제1 절연막 및 제3 도전층 상에 형성된 제2 절연막과,
상기 제2 절연막 상에 형성된 제4 도전층을 갖는 표시 소자를 구비하고,
상기 제3 도전층 및 제4 도전층은, 서로 대향하고, 용량부를 형성한다.
도 1은 제1 실시 형태에 관한 표시 장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 표시 장치의 화소의 등가 회로도이다.
도 3은 도 1의 표시 장치에 채용 가능한 구조의 일례를 개략적으로 도시하는 부분 단면도이다.
도 4는 상기 제1 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 접속 전극, 도전층 및 화소 전극을 도시하는 도면이다.
도 5는 상기 제1 실시 형태에 관한 표시 장치를 도시하는 평면도이며, 도 3 및 도 4에 도시한 도전층의 전체적인 개략 구조를 도시하는 도면이다.
도 6은 상기 접속 전극 및 도전층을 확대해서 도시하는 평면도이다.
도 7은 상기 제1 실시 형태에 관한 화소의 배치 구성의 일례를 도시하는 개략도이다.
도 8은 상기 제1 실시 형태에 관한 화소의 배치 구성을 채용하고, 오프셋 캔슬 동작을 1회로 하는 경우의, 주사선 구동 회로의 제어 신호를 도시하는 타이밍차트이다.
도 9는 상기 제1 실시 형태에 관한 화소의 배치 구성을 채용하고, 오프셋 캔슬 동작을 2회로 하는 경우의, 주사선 구동 회로의 제어 신호를 도시하는 타이밍차트이다.
도 10은 상기 제1 실시 형태에 관한 표시 장치의 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 접속 전극, 도전층 및 화소 전극을 도시하는 도면이다.
도 11은 상기 제1 실시 형태에 관한 표시 장치의 다른 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 도전층 및 화소 전극을 도시하는 도면이다.
도 12는 제2 실시 형태에 관한 표시 장치의 화소의 등가 회로도이다.
도 13은 상기 제2 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 접속 전극, 도전층 및 화소 전극을 도시하는 도면이다.
도 14는 상기 제2 실시 형태에 관한 표시 장치의 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 접속 전극, 도전층 및 화소 전극을 도시하는 도면이다.
도 15는 상기 제2 실시 형태에 관한 표시 장치의 다른 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 도전층 및 화소 전극을 도시하는 도면이다.
도 16은 제3 실시 형태에 관한 표시 장치의 화소의 등가 회로도이다.
도 17은 상기 제3 실시 형태에 관한 표시 장치에 채용 가능한 구조의 일례를 개략적으로 도시하는 부분 단면도이다.
도 18은 상기 제3 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터, 출력 스위치, 전원선, 도전층 및 화소 전극을 도시하는 도면이다.
도 19는 상기 제3 실시 형태에 관한 제1 실시예의 표시 장치를 도시하는 평면도이며, 도전층의 제1 예의 전체적인 개략 구조를 도시하는 도면이다.
도 20은 상기 제3 실시 형태에 관한 제1 실시예의 표시 장치를 도시하는 평면도이며, 도전층의 제2 예의 전체적인 개략 구조를 도시하는 도면이다.
도 21은 상기 제3 실시 형태에 관한 제1 실시예의 화소의 배치 구성을 도시하는 개략도이다.
도 22는 상기 제3 실시 형태에 관한 제1 실시예의 회소(繪素)를 도시하는 평면도이다.
도 23은 상기 제3 실시 형태에 관한 제1 실시예의 화소의 배치 구성을 채용하고, 오프셋 캔슬 동작을 1회로 하는 경우의, 주사선 구동 회로의 제어 신호를 도시하는 타이밍차트이다.
도 24는 상기 제3 실시 형태에 관한 제1 실시예의 화소의 배치 구성을 채용하고, 오프셋 캔슬 동작을 2회로 하는 경우의, 주사선 구동 회로의 제어 신호를 도시하는 타이밍차트이다.
도 25는 제4 실시 형태에 관한 표시 장치의 화소의 등가 회로도이다.
도 26은 상기 제4 실시 형태에 관한 제1 실시예의 표시 장치를 도시하는 평면도이며, 도전층의 전체적인 개략 구조를 도시하는 도면이다.
도 27은 상기 제4 실시 형태에 관한 제2 실시예의 표시 장치를 도시하는 평면도이며, 도전층의 전체적인 개략 구조를 도시하는 도면이다.
도 28은 제5 실시 형태에 관한 표시 장치의 화소의 등가 회로도이다.
도 29는 상기 제5 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 도전층 및 화소 전극을 도시하는 도면이다.
도 30은 상기 제5 실시 형태에 관한 제1 실시예의 표시 장치를 도시하는 평면도이며, 도전층 및 전원선의 전체적인 개략 구조를 도시하는 도면이다.
도 31은 상기 제5 실시 형태에 관한 제2 실시예의 표시 장치를 도시하는 평면도이며, 도전층 및 전원선의 전체적인 개략 구조를 도시하는 도면이다.
도 32는 상기 제5 실시 형태에 관한 제3 실시예의 표시 장치를 도시하는 평면도이며, 도전층 및 전원선의 전체적인 개략 구조를 도시하는 도면이다.
도 33은 상기 제5 실시 형태에 관한 회소를 도시하는 평면도이다.
도 34는 제6 실시 형태에 관한 표시 장치를 도시하는 평면도이며, 도전층, 대향 전극 및 전원선의 전체적인 개략 구조를 도시하는 도면이다.
도 35는 상기 제5 실시 형태에 관한 표시 장치의 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 접속 전극, 도전층 및 화소 전극을 도시하는 도면이다.
도 36은 상기 제5 실시 형태에 관한 표시 장치의 다른 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 도전층 및 화소 전극을 도시하는 도면이다.
도 37은 제7 실시 형태에 관한 표시 장치에 채용 가능한 구조의 일례를 개략적으로 도시하는 부분 단면도이다.
도 38은 상기 제7 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 도전층 및 화소 전극을 도시하는 도면이다.
도 39는 상기 제7 실시 형태에 관한 표시 장치의 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터, 전원선, 접속 전극, 도전층 및 화소 전극을 도시하는 도면이다.
이하, 도면을 참조하면서 제1 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 대해서 상세하게 설명한다. 이 실시 형태에 있어서, 표시 장치는 액티브 매트릭스형의 표시 장치이며, 보다 상세하게는 액티브 매트릭스형의 유기 EL(일렉트로루미네센스) 표시 장치이다.
도 1은, 본 실시 형태에 관한 표시 장치를 개략적으로 도시하는 평면도이다. 도 2는, 도 1의 표시 장치의 화소의 등가 회로도이다. 도 3은, 도 1의 표시 장치에 채용 가능한 구조의 일례를 개략적으로 도시하는 부분 단면도이다. 또한, 도 3에서는, 표시 장치를, 그 표시면, 즉 전방면 또는 광 출사면이 상방을 향하고, 배면이 하방을 향하도록 나타내고 있다. 이 표시 장치는 액티브 매트릭스형 구동 방식을 채용한 상면 발광형의 유기 EL 표시 장치이다.
도 1에 도시하는 바와 같이, 본 실시 형태에 관한 표시 장치는, 예를 들어, 2형 이상의 액티브 매트릭스형의 표시 장치로서 구성되고, 표시 패널 DP와, 표시 패널 DP의 동작을 제어하는 컨트롤러(12)를 포함하고 있다. 이 실시 형태에 있어서, 표시 패널 DP는 유기 EL 패널이다.
표시 패널 DP는 글래스판 등의 광 투과성을 갖는 절연 기판 SUB, 절연 기판 SUB의 직사각형 형상의 표시 영역 R1 상에 매트릭스 형상으로 배열된 m×n개의 화소 PX, 복수개(m/2개)의 제1 주사선 Sga(1 내지 m/2)와, 복수개(m개)의 제2 주사선 Sgb(1 내지 m)와, 복수개(m/2개)의 제3 주사선 Sgc(1 내지 m/2)와, 복수개(m/2개)의 리셋 배선 Sgr(1 내지 m/2)과, 복수개(n개)의 영상 신호선 VL(1 내지 n)을 구비하고 있다.
화소 PX는 열 방향 Y로 m개, 행 방향 X로 n개 배열되어 있다. 제1 주사선 Sga, 제2 주사선 Sgb 및 리셋 배선 Sgr은 행 방향 X로 연장되어 설치되어 있다. 리셋 배선 Sgr은 서로 전기적으로 접속된 복수의 전극으로 형성되어 있다. 영상 신호선 VL은 열 방향 Y로 연장되어 설치되어 있다.
도 1 및 도 2에 도시하는 바와 같이, 표시 패널 DP는 고전위 Pvdd로 고정되는 고전위 전원선 SLa와, 저전위 Pvss로 고정되는 저전위 전원 전극 SLb를 갖고 있다. 고전위 전원선 SLa는 고전위 전원에 접속되고, 저전위 전원 전극 SLb는 저전위 전원(기준 전위 전원)에 접속되어 있다.
표시 패널 DP는, 제1 주사선 Sga, 제2 주사선 Sgb 및 제3 주사선 Sgc를 화소 PX의 행마다 순서대로 구동하는 주사선 구동 회로 YDR1, YDR2, 영상 신호선 VL을 구동하는 신호선 구동 회로 XDR을 구비하고 있다. 주사선 구동 회로 YDR1, YDR2 및 신호선 구동 회로 XDR은, 절연 기판 SUB의 표시 영역 R1 외측의 비표시 영역 R2 상에 일체적으로 형성되고, 컨트롤러(12)와 함께 구동부(10)를 구성하고 있다.
각 화소 PX는 표시 소자와, 표시 소자에 구동 전류를 공급하는 화소 회로를 포함하고 있다. 표시 소자는, 예를 들어 자기 발광 소자이며, 본 실시 형태에서는 광 활성층으로서 적어도 유기 발광층을 구비한 유기 EL 다이오드 OLED(이하, 간단히 다이오드 OLED라고 함)를 이용하고 있다.
도 2에 도시하는 바와 같이, 각 화소 PX의 화소 회로는, 전압 신호로 이루어지는 영상 신호에 따라서 다이오드 OLED의 발광을 제어하는 전압 신호 방식의 화소 회로이며, 화소 스위치 SST, 구동 트랜지스터 DRT, 축적 용량 Cs 및 보조 용량 Cad를 갖고 있다. 축적 용량 Cs 및 보조 용량 Cad는 캐패시터이다. 보조 용량 Cad는 발광 전류량을 조정하기 위해 설치되는 소자이다. 용량부 Cel은 다이오드 OLED 자체의 용량(다이오드 OLED의 기생 용량)이다. 다이오드 OLED는 캐패시터로서도 기능하고 있다.
각 화소 PX는 출력 스위치 BCT를 구비하고 있다. 열 방향 Y로 인접하는 복수의 화소 PX는, 출력 스위치 BCT를 공용하고 있다. 이 실시 형태에 있어서, 행 방향 X 및 열 방향 Y로 인접하는 4개의 화소 PX는, 1개의 출력 스위치 BCT를 공용하고 있다. 또한, 주사선 구동 회로 YDR2(혹은 주사선 구동 회로 YDR1)에는, 복수의 리셋 스위치 RST가 설치되어 있다. 리셋 스위치 RST 및 리셋 배선 Sgr은 1대1로 접속되어 있다.
화소 스위치 SST, 구동 트랜지스터 DRT, 출력 스위치 BCT 및 리셋 스위치 RST는, 여기서는 동일 도전형, 예를 들어 N 채널형의 TFT(박막 트랜지스터)에 의해 구성되어 있다.
본 실시 형태에 관한 표시 장치에 있어서, 각 구동 트랜지스터 및 각 스위치를 각각 구성한 TFT는 모두 동일 공정, 동일층 구조로 형성되고, 반도체층에 폴리실리콘을 사용한 톱 게이트 구조의 박막 트랜지스터이다.
화소 스위치 SST, 구동 트랜지스터 DRT, 출력 스위치 BCT 및 리셋 스위치 RST의 각각은, 제1 단자, 제2 단자 및 제어 단자를 갖고 있다. 본 실시 형태에서는, 제1 단자를 소스 전극, 제2 단자를 드레인 전극, 제어 단자를 게이트 전극으로 하고 있다.
화소 PX의 화소 회로에 있어서, 구동 트랜지스터 DRT 및 출력 스위치 BCT는 고전위 전원선 SLa와 저전위 전원 전극 SLb 사이에서 다이오드 OLED와 직렬로 접속되어 있다. 고전위 전원선 SLa(고전위 Pvdd)는 예를 들어 10V의 전위로 설정되고, 저전위 전원 전극 SLb(저전위 Pvss)는, 예를 들어 1.5V의 전위로 설정되어 있다.
출력 스위치 BCT에 있어서, 드레인 전극은 고전위 전원선 SLa에 접속되고, 소스 전극은 구동 트랜지스터 DRT의 드레인 전극에 접속되고, 게이트 전극은 제1 주사선 Sga에 접속되어 있다. 이에 의해, 출력 스위치 BCT는, 제1 주사선 Sga로부터의 제어 신호 BG(1 내지 m/2)에 의해 온(도통 상태), 오프(비도통 상태) 제어된다. 출력 스위치 BCT는 제어 신호 BG에 응답하여, 다이오드 OLED의 발광 시간을 제어한다.
구동 트랜지스터 DRT에 있어서, 드레인 전극은 출력 스위치 BCT의 소스 전극 및 리셋 배선 Sgr에 접속되고, 소스 전극은 다이오드 OLED의 한쪽 전극(여기서는 양극)에 접속되어 있다. 다이오드 OLED의 다른 쪽 전극(여기서는 음극)은 저전위 전원 전극 SLb에 접속되어 있다. 구동 트랜지스터 DRT는 영상 신호 Vsig에 따른 전류량의 구동 전류를 다이오드 OLED에 출력한다.
화소 스위치 SST에 있어서, 소스 전극은 영상 신호선 VL(1 내지 n)에 접속되고, 드레인 전극은 구동 트랜지스터 DRT의 게이트 전극에 접속되고, 게이트 전극은 신호 기입 제어용 게이트 배선으로서 기능하는 제2 주사선 Sgb(1 내지 m)에 접속되어 있다. 화소 스위치 SST는, 제2 주사선 Sgb로부터 공급되는 제어 신호 SG(1 내지 m)에 의해 온, 오프 제어된다. 그리고, 화소 스위치 SST는 제어 신호 SG(1 내지 m)에 응답하여, 화소 회로와 영상 신호선 VL(1 내지 n)과의 접속, 비접속을 제어하고, 대응하는 영상 신호선 VL(1 내지 n)로부터 영상 신호 Vsig 또는 초기화 신호 Vini를 화소 회로에 도입한다.
리셋 스위치 RST는, 2행마다, 주사선 구동 회로 YDR2에 설치되어 있다. 리셋 스위치 RST는 구동 트랜지스터 DRT의 드레인 전극과 리셋 전원 사이에 접속되어 있다. 리셋 스위치 RST에 있어서, 소스 전극은 리셋 전원에 접속된 리셋 전원선 SLc에 접속되고, 드레인 전극은 리셋 배선 Sgr에 접속되고, 게이트 전극은 리셋 제어용 게이트 배선으로서 기능하는 제3 주사선 Sgc에 접속되어 있다. 상기와 같이, 리셋 전원선 SLc는 리셋 전원에 접속되고, 정전위인 리셋 전위 Vrst로 고정된다.
리셋 스위치 RST는, 제3 주사선 Sgc를 통해서 부여되는 제어 신호 RG(1 내지 m/2)에 따라서, 리셋 전원선 SLc 및 리셋 배선 Sgr 사이를 도통 상태(온) 또는 비도통 상태(오프)로 전환한다. 리셋 스위치 RST가 온 상태로 전환됨으로써, 구동 트랜지스터 DRT의 소스 전극의 전위가 초기화된다.
한편, 도 1에 도시하는 컨트롤러(12)는 표시 패널 DP의 외부에 배치된 프린트 회로 기판(도시하지 않음) 상에 형성되고, 주사선 구동 회로 YDR1, YDR2 및 신호선 구동 회로 XDR을 제어한다. 컨트롤러(12)는 외부로부터 공급되는 디지털 영상 신호 및 동기 신호를 수취하고, 수직 주사 타이밍을 제어하는 수직 주사 제어 신호 및 수평 주사 타이밍을 제어하는 수평 주사 제어 신호를 동기 신호에 기초하여 발생한다.
그리고, 컨트롤러(12)는, 이들 수직 주사 제어 신호 및 수평 주사 제어 신호를 각각 주사선 구동 회로 YDR1, YDR2 및 신호선 구동 회로 XDR에 공급하는 동시에, 수평 및 수직 주사 타이밍에 동기하여 디지털 영상 신호 및 초기화 신호를 신호선 구동 회로 XDR에 공급한다.
신호선 구동 회로 XDR은, 수평 주사 제어 신호의 제어에 의해 각 수평 주사 기간에서 순차 얻어지는 영상 신호를 아날로그 형식으로 변환하여 계조에 따른 영상 신호 Vsig를 복수의 영상 신호선 VL(1 내지 n)에 병렬적으로 공급한다. 또한, 신호선 구동 회로 XDR은 초기화 신호 Vini를 영상 신호선 VL에 공급한다.
주사선 구동 회로 YDR1, YDR2는, 도시하지 않은 시프트 레지스터, 출력 버퍼 등을 포함하고, 외부로부터 공급되는 수평 주사 스타트 펄스를 순차 다음 단에 전송하고, 출력 버퍼를 통해서 각 행의 화소 PX에 3 종류의 제어 신호, 즉, 제어 신호 BG(1 내지 m/2), SG(1 내지 m), RG(1 내지 m/2)를 공급한다(도 2). 또한, 화소 PX에는 제어 신호 RG가 직접 공급되지 않지만, 제어 신호 RG에 따른 소정의 타이밍에서, 리셋 전위 Vrst로 고정된 리셋 전원선 SLc로부터 소정의 전압이 공급된다.
이에 의해, 제1 주사선 Sga, 제2 주사선 Sgb 및 제3 주사선 Sgc는, 각각 제어 신호 BG, SG, RG에 의해 구동된다.
다음에 도 3을 참조하여, 구동 트랜지스터 DRT 및 다이오드 OLED의 구성을 상세하게 설명한다.
구동 트랜지스터 DRT를 형성한 N 채널형의 TFT는, 반도체층 SC를 구비하고 있다. 반도체층 SC는 절연 기판(SUB) 상에 형성된 언더코트층 UC 상에 형성되어 있다. 반도체층 SC는, 예를 들어 P형 영역과 n형 영역을 포함한 폴리실리콘층이다.
반도체층 SC는, 게이트 절연막 GI로 피복되어 있다. 게이트 절연막 GI 상에는, 구동 트랜지스터 DRT의 게이트 전극 G가 형성되어 있다. 게이트 전극 G는 반도체층 SC와 대향하고 있다. 게이트 절연막 GI 및 게이트 전극 G 상에는 층간 절연막 II가 형성되어 있다.
층간 절연막 II 상에는, 소스 전극 SE 및 드레인 전극 DE가 또한 형성되어 있다. 소스 전극 SE 및 드레인 전극 DE는, 층간 절연막 II 및 게이트 절연막 GI에 형성된 콘택트 홀을 지나서 반도체층 SC의 소스 영역 및 드레인 영역에 각각 접속되어 있다.
층간 절연막 II, 소스 전극 SE 및 드레인 전극 DE 상에는, 절연성을 갖는 평탄화막 PL이 형성되어 있다. 게이트 절연막 GI, 층간 절연막 II 및 평탄화막 PL은, 제1 절연막으로서 기능하고 있다.
평탄화막 PL 상에는, 접속 전극 AE 및 제1 도전층으로서의 도전층 OE가 형성되어 있다. 이 실시 형태에 있어서, 도전층 OE 및 접속 전극 AE는 금속(예를 들어, Al:알루미늄)으로 형성되어 있다. 접속 전극 AE는 평탄화막 PL에 형성한 콘택트 홀을 지나서, 구동 트랜지스터 DRT의 소스 전극 SE에 접속되어 있다. 평탄화막 PL, 도전층 OE 및 접속 전극 AE 상에는 패시베이션막 PS가 형성되어 있다. 패시베이션막 PS는, 제2 절연막으로서 기능하고 있다.
다이오드 OLED는, 화소 전극 PE와, 유기물층 ORG와, 대향 전극 CE를 포함하고 있다. 이 실시 형태에 있어서, 화소 전극 PE는 양극이고, 대향 전극 CE는 음극이다.
패시베이션막 PS 상에는, 화소 전극 PE가 형성되어 있다. 화소 전극 PE는, 패시베이션막 PS에 형성한 콘택트 홀을 지나서 접속 전극 AE에 접속되어 있다. 화소 전극 PE는, 제2 도전층으로서 기능하고 있다. 화소 전극 PE는, 광 반사성을 갖는 배면 전극이다. 화소 전극 PE는, 투명한 전극층(예를 들어, ITO:인듐 주석 산화물)과 광 반사성을 갖는 전극층(예를 들어, Al)이 적층되어 형성되어 있다.
화소 전극 PE를 형성할 때, 패시베이션막 PS 상에 투명한 도전 재료(예를 들어, ITO)를 퇴적하고, 계속해서 광 반사성을 갖는 도전 재료(예를 들어, Al)를 퇴적하고, 그 후, 포토리소그래피법을 사용해서 패터닝을 실시함으로써 화소 전극 PE를 형성한다.
패시베이션막 PS 상에는, 또한, 격벽 절연층 PI가 형성되어 있다. 격벽 절연층 PI에는, 화소 전극 PE에 대응한 위치에 관통 구멍이 형성되어 있거나, 혹은, 화소 전극 PE가 형성하는 열 또는 행에 대응한 위치에 슬릿이 형성되어 있다. 여기서는, 일례로서, 격벽 절연층 PI는 화소 전극 PE에 대응한 위치에 관통 구멍을 갖고 있다.
화소 전극 PE 상에는, 활성층으로서, 발광층을 포함한 유기물층 ORG가 형성되어 있다. 발광층은, 예를 들어, 발광색이 적색, 녹색, 청색, 또는 무채색의 발광성 유기 화합물을 포함한 박막이다. 이 유기물층 ORG는, 발광층 외에, 정공 주입층, 정공 수송층, 정공 블로킹층, 전자 수송층, 전자 주입층 등도 더 포함할 수 있다.
격벽 절연층 PI 및 유기물층 ORG는, 대향 전극 CE로 피복되어 있다. 이 예에서는, 대향 전극 CE는, 화소 PX간에서 서로 접속된 전극, 즉 공통 전극이다. 또한, 이 예에서는, 대향 전극 CE는 음극이고, 또한 광 투과성의 전방면 전극이다. 대향 전극 CE는, 예를 들어, 평탄화막 PL, 패시베이션막 PS와 격벽 절연층 PI에 형성된 콘택트 홀을 지나서, 소스 전극 SE 및 드레인 전극 DE와 동일한 층에 형성된 전극 배선(도시하지 않음)에 전기적으로 접속되어 있다.
이와 같은 구조의 다이오드 OLED에서는, 화소 전극 PE로부터 주입된 홀과, 대향 전극 CE로부터 주입된 전자가 유기물층 ORG의 내부에서 재결합하였을 때에, 유기물층 ORG를 구성하는 유기 분자를 여기하여 여기자(勵起子)를 발생시킨다. 이 여기자가 방사 실활(失活)하는 과정에서 발광하고, 이 광이 유기물층 ORG로부터 투명한 대향 전극 CE를 통해서 외부로 방출된다.
다음에 도 3 내지 도 6을 참조하여, 도전층 OE 및 보조 용량 Cad의 구성을 상세하게 설명한다. 도 4는, 본 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 전원선 PSH, 접속 전극 AE, 도전층 OE 및 화소 전극 PE를 도시하는 도면이다. 도 5는, 본 실시 형태에 관한 표시 장치를 도시하는 평면도이며, 도 3 및 도 4에 도시한 도전층 OE의 전체적인 개략 구조를 도시하는 도면이다. 도 6은, 상기 접속 전극 AE 및 도전층 OE를 확대해서 도시하는 평면도이다.
도 3 내지 도 6에 도시하는 바와 같이, 도전층 OE는 표시 영역 R1 전체에 대향하여 형성되어 있다. 도전층 OE는, 각 화소 PX에 1개의 개구를 갖고, 접속 전극 AE의 주연(周緣)에 간격을 두고 형성되어 있다.
도전층 OE는 표시 영역 R1의 외측에서, 평탄화막 PL에 형성된 콘택트 홀 CH를 지나서 전원선 PSH에 접속되어 있다. 전원선 PSH는 정전위의 전원에 접속되어 있다. 이 실시 형태에 있어서, 전원선 PSH는 고전위 전원에 접속되고, 고전위 Pvdd로 고정되어 있다.
도전층 OE 및 화소 전극 PE는, 서로 대향하고, 보조 용량 Cad(용량부)를 형성하고 있다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 된다. 반도체층을 이용하는 소자에 대향한 영역에 보조 용량 Cad를 형성할 수 있고, 즉, 보조 용량 Cad를 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다.
또한, 이 실시 형태에 있어서, 표시 장치는 상면 발광형의 표시 장치이므로, 도전층 OE를 금속(예를 들어, Al)으로 형성할 수 있다. 또한, 표시 장치가 하면 발광형의 표시 장치이거나, 액정 표시 장치와 같이 광 투과형의 표시 장치이거나 하는 경우, 도전층 OE를 금속으로 형성할 수는 없는 것이다.
다음으로, 복수의 화소 PX의 배치 구성에 대해서 설명한다. 도 7은 본 실시 형태에 관한 화소 PX의 배치 구성을 도시하는 개략도이다.
도 7에 도시하는 바와 같이, 화소 PX는 소위 세로 스트라이프 화소이다. 행 방향 X에는, 적색의 화상을 표시하도록 구성된 화소 PX, 녹색의 화상을 표시하도록 구성된 화소 PX, 청색의 화상을 표시하도록 구성된 화소 PX 및 무채색의 화상을 표시하도록 구성된 화소 PX가 교대로 배열되어 있다. 열 방향 Y에는, 동일 색의 화상을 표시하도록 구성된 화소 PX가 배열되어 있다.
적색(R)의 화소 PX, 녹색(G)의 화소 PX, 청색(B)의 화소 PX 및 무채색(W)의 화소 PX는, 회소 P를 형성하고 있다. 본 제1 실시예에서는, 회소 P는 4개(4색)의 화소 PX를 갖고 있지만, 이에 한정되는 것이 아니라, 다양하게 변형 가능하다. 예를 들어, 무채색의 화소 PX를 설치하지 않는 경우, 회소 P는, 적색, 녹색 및 청색의 3개(3색)의 화소 PX를 갖고 있어도 좋다.
출력 스위치 BCT는, 인접하는 4개(열 방향 Y로 인접하는 2개 및 행 방향 X로 인접하는 2개)의 화소 PX에 공용되어 있다. 상기의 것으로부터, 제1 주사선 Sga 및 제3 주사선 Sgc의 개수는 m/2개로 되어 있다.
또한, 화소 PX의 배치 구성은, 본 실시 형태(도 7)에 한정되지 않고, 다양하게 변형 가능하다. 예를 들어, 화소 PX는 소위 RGBW 정방 화소이어도 좋다. 이 경우, 예를 들어, 짝수행으로, 적색, 녹색, 청색 및 무채색의 화소 PX 중 어느 2개가 배치되고, 홀수행으로, 남은 2개가 배치된다.
여기서, 본 실시 형태에 있어서, 화소 PX, 회소 P의 용어로 설명하였지만, 화소를 부화소로 바꿔 말하는 것이 가능하다. 이 경우, 회소가 화소이다.
다음으로, 상기와 같이 구성된 표시 장치(유기 EL 표시 장치)의 동작에 대해서 설명한다. 도 8 및 도 9는, 각각 동작 표시시의 주사선 구동 회로 YDR1, YDR2의 제어 신호를 도시하는 타이밍차트이다.
도 8은 세로 스트라이프 화소로 오프셋 캔슬 기간이 1회인 경우, 도 9는 세로 스트라이프 화소로 오프셋 캔슬 기간이 복수회(여기서는 대표예로서 2회)인 경우를 나타내고 있다. 이로 인해, 본 실시 형태에 있어서, 도 8의 제어 신호 또는 도 9의 제어 신호를 사용해서 표시 장치를 구동할 수 있다.
주사선 구동 회로 YDR1, YDR2는, 예를 들어, 스타트 신호(STV1 내지 STV3)와 클럭(CKV1 내지 CKV3)으로부터 각 수평 주사 기간에 대응한 1 수평 주사 기간의 폭(Tw-Starta)의 펄스를 생성하고, 그 펄스를 제어 신호 BG(1 내지 m/2), SG(1 내지 m), RG(1 내지 m/2)로서 출력한다. 여기서는, 1 수평 주사 기간을 1H로 하고 있다.
화소 회로의 동작은, 소스 초기화 기간 Pis에 행해지는 소스 초기화 동작과, 게이트 초기화 기간 Pig에 행해지는 게이트 초기화 동작과, 오프셋 캔슬 기간 Po에 행해지는, 오프셋 캔슬(OC) 동작과, 영상 신호 기입 기간 Pw에 행해지는 영상 신호 기입 동작과, 표시 기간 Pd(발광 기간)에 행해지는 표시 동작(발광 동작)으로 분류된다.
도 8, 도 9, 도 1 및 도 2에 도시하는 바와 같이, 우선, 구동부(10)는 소스 초기화 동작을 행한다. 소스 초기화 동작에서는, 주사선 구동 회로 YDR1, YDR2로부터, 제어 신호 SG가 화소 스위치 SST를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨), 제어 신호 BG가 출력 스위치 BCT를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨), 제어 신호 RG가 리셋 스위치 RST를 온 상태로 하는 레벨(온 전위:여기서는 하이 레벨)로 설정된다.
출력 스위치 BCT, 화소 스위치 SST가 각각 오프(비도통 상태), 리셋 스위치 RST가 온(도통 상태)이 되고, 소스 초기화 동작이 개시된다. 리셋 스위치 RST가 온 함으로써, 구동 트랜지스터 DRT의 소스 전극 및 드레인 전극이 리셋 전원의 전위(리셋 전위 Vrst)와 동일 전위에 리셋되고, 소스 초기화 동작은 완료한다. 여기서, 리셋 전원(리셋 전위 Vrst)은, 예를 들어 -2V로 설정되어 있다.
다음에, 구동부(10)는 게이트 초기화 동작을 행한다. 게이트 초기화 동작에서는, 주사선 구동 회로 YDR1, YDR2로부터, 제어 신호 SG가 화소 스위치 SST를 온 상태로 하는 레벨(온 전위:여기서는 하이 레벨), 제어 신호 BG가 출력 스위치 BCT를 오프 상태로 하는 레벨, 제어 신호 RG가 리셋 스위치 RST를 온 상태로 하는 레벨로 설정된다. 출력 스위치 BCT가 오프, 화소 스위치 SST 및 리셋 스위치 RST가 온으로 되고, 게이트 초기화 동작이 개시된다.
게이트 초기화 기간 Pig에서, 영상 신호선 VL로부터 출력된 초기화 신호 Vini(초기화 전압)는, 화소 스위치 SST를 통하여 구동 트랜지스터 DRT의 게이트 전극에 인가된다. 이에 의해, 구동 트랜지스터 DRT의 게이트 전극의 전위는, 초기화 신호 Vini에 대응하는 전위에 리셋되고, 전방 프레임의 정보가 초기화된다. 초기화 신호 Vini의 전압 레벨은, 예를 들어, 2V로 설정되어 있다.
계속해서, 구동부(10)는 오프셋 캔슬 동작을 행한다. 제어 신호 SG가 온 전위, 제어 신호 BG가 온 전위(하이 레벨), 제어 신호 RG가 오프 전위(로우 레벨)로 된다. 이에 의해 리셋 스위치 RST가 오프, 화소 스위치 SST 및 출력 스위치 BCT가 온으로 되고, 임계값의 오프셋 캔슬 동작이 개시된다.
오프셋 캔슬 기간 Po에서, 구동 트랜지스터 DRT의 게이트 전극에는 영상 신호선 VL 및 화소 스위치 SST를 통하여 초기화 신호 Vini가 부여되고, 구동 트랜지스터 DRT의 게이트 전극의 전위는 고정된다.
또한, 출력 스위치 BCT는 온 상태에 있고, 고전위 전원선 SLa로부터 구동 트랜지스터 DRT에 전류가 유입된다. 구동 트랜지스터 DRT의 소스 전극의 전위는, 소스 초기화 기간 Pis에 기입된 전위(리셋 전위 Vrst)를 초기값으로 하고, 구동 트랜지스터 DRT의 드레인 전극-소스 전극 사이를 통하여 유입되는 전류분을 서서히 감소시키면서, 구동 트랜지스터 DRT의 TFT 특성 변동을 흡수ㆍ보상하면서, 고전위측으로 시프트해 간다. 본 실시 형태에서는, 오프셋 캔슬 기간 Po는 예를 들어 1μsec 정도의 시간으로 설정되어 있다.
오프셋 캔슬 기간 Po 종료 시점에서, 구동 트랜지스터 DRT의 소스 전극의 전위는, Vini-Vth가 된다. 또한, Vini는 초기화 신호 Vini의 전압값이고, Vth는 구동 트랜지스터 DRT의 임계값 전압이다. 이에 의해, 구동 트랜지스터 DRT의 게이트 전극-소스 전극 사이의 전압은, 캔슬점(Vgs=Vth)에 도달하고, 이 캔슬점에 상당하는 전위차가 축적 용량 Cs에 축적된다(보유 지지됨). 또한, 도 9에 도시하는 예와 같이, 오프셋 캔슬 기간 Po는 필요에 따라서 복수회 설치하는 것이 가능하다.
계속해서, 영상 신호 기입 기간 Pw에서는, 제어 신호 SG가 화소 스위치 SST를 온 상태로 하는 레벨, 제어 신호 BG가 출력 스위치 BCT를 온 상태로 하는 레벨, 제어 신호 RG가 리셋 스위치 RST를 오프 상태로 하는 레벨로 설정된다. 그러면, 화소 스위치 SST 및 출력 스위치 BCT가 온, 리셋 스위치 RST가 오프가 되고, 영상 신호 기입 동작이 개시된다.
영상 신호 기입 기간 Pw에서, 영상 신호선 VL로부터 화소 스위치 SST를 통하여 구동 트랜지스터 DRT의 게이트 전극에 영상 신호 Vsig가 기입된다. 또한, 고전위 전원선 SLa로부터 출력 스위치 BCT 및 구동 트랜지스터 DRT를 통하고, 다이오드 OLED의 용량부(기생 용량) Cel을 경유하여 저전위 전원 전극 SLb에 전류가 흐른다. 화소 스위치 SST가 온한 직후는, 구동 트랜지스터 DRT의 게이트 전극의 전위는, Vsig(R, G, B), 구동 트랜지스터 DRT의 소스 전극의 전위는, Vini-Vth+Cs(Vsig-Vini)/(Cs+Cel+Cad)가 된다.
또한, Vsig는 영상 신호 Vsig의 전압값이고, Cs는 축적 용량 Cs의 용량이고, Cel은 용량부 Cel의 용량이고, Cad는 보조 용량 Cad의 용량이다.
그 후, 다이오드 OLED의 용량부 Cel을 경유하여 저전위 전원 전극 SLb에 전류가 흐르고, 영상 신호 기입 기간 Pw 종료시에는, 구동 트랜지스터 DRT의 게이트 전극의 전위는, Vsig(R, G, B), 구동 트랜지스터 DRT의 소스 전극의 전위는, Vini-Vth+ΔV1+Cs(Vsig-Vini)/(Cs+Cel+Cad)가 된다. 또한, 구동 트랜지스터 DRT에 흐르는 전류 Idrt와 용량 Cs+Cel+Cad의 관계는 다음 식으로 표시되고, ΔV1은, 다음 식으로부터 결정되는 영상 신호 Vsig의 전압값, 영상 기입 기간 Pw, 트랜지스터의 이동도에 대응한 소스 전극의 전위의 변위이다.
Figure pat00001
여기서,
Figure pat00002
이다.
β는 다음 식으로 정의된다.
Figure pat00003
또한, W는 구동 트랜지스터 DRT의 채널 폭, L은 구동 트랜지스터 DRT의 채널 길이, μ는 캐리어 이동도, Cox는 단위 면적당의 게이트 정전 용량이다. 이에 의해, 구동 트랜지스터 DRT의 이동도의 변동이 보정된다.
마지막으로, 표시 기간 Pd에서는, 제어 신호 SG가 화소 스위치 SST를 오프 상태로 하는 레벨, 제어 신호 BG가 출력 스위치 BCT를 온 상태로 하는 레벨, 제어 신호 RG가 리셋 스위치 RST를 오프 상태로 하는 레벨로 설정된다. 출력 스위치 BCT가 온, 화소 스위치 SST 및 리셋 스위치 RST가 오프가 되고, 표시 동작이 개시된다.
구동 트랜지스터 DRT는, 축적 용량 Cs에 기입된 게이트 제어 전압에 대응한 전류량의 구동 전류 Ie를 출력한다. 이 구동 전류 Ie가 다이오드 OLED에 공급된다. 이에 의해, 다이오드 OLED가 구동 전류 Ie에 따른 휘도로 발광하고, 표시 동작을 행한다. 다이오드 OLED는, 1 프레임 기간 후에, 다시 제어 신호 BG가 오프 전위가 될 때까지 발광 상태를 유지한다.
상술한 소스 초기화 동작, 게이트 초기화 동작, 오프셋 캔슬 동작, 영상 신호 기입 동작 및 표시 동작을 순차적으로, 각 화소 PX에 반복하여 행함으로써, 원하는 화상을 표시한다.
상기와 같이 구성된 제1 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 따르면, 표시 장치는, 복수의 반도체층(SC)과, 제1 절연막(게이트 절연막 GI, 층간 절연막 II 및 평탄화막 PL)과, 도전층 OE(제1 도전층)와, 제2 절연막(패시베이션막 PS)과, 다이오드 OLED를 구비하고 있다.
게이트 절연막 GI, 층간 절연막 II 및 평탄화막 PL은, 복수의 반도체층의 상방에 형성되어 있다. 도전층 OE는, 평탄화막 PL 상에 형성되고, 금속으로 형성되어 있다. 패시베이션막 PS는, 평탄화막 PL 및 도전층 OE 상에 형성되어 있다. 다이오드 OLED는, 패시베이션막 PS 상에 설치된 화소 전극 PE(제2 도전층)를 갖고 있다.
도전층 OE 및 화소 전극 PE는, 서로 대향하고, 보조 용량 Cad(용량부)를 형성할 수 있다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 되므로, 반도체층을 이용하는 소자에 대향한 영역에 보조 용량 Cad를 형성할 수 있다. 반도체층을 이용해서 보조 용량 Cad를 형성하는 경우에 비해, 보조 용량 Cad를 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다. 그리고, 화소 PX의 고정세화에 기여할 수 있다.
표시 기간 Pd에서, 구동 트랜지스터 DRT의 포화 영역의 출력 전류 Iel을 다이오드 OLED에 부여하여, 발광시킨다. 여기서, 구동 트랜지스터 DRT의 이득 계수를 β로 하면, 출력 전류 Iel은 다음 식으로 표시된다.
Figure pat00004
β는 다음 식으로 정의된다.
Figure pat00005
또한, W는 구동 트랜지스터 DRT의 채널 폭, L은 구동 트랜지스터 DRT의 채널 길이, μ는 캐리어 이동도, Cox는 단위 면적당의 게이트 정전 용량이다.
이로 인해, 출력 전류 Iel은, 구동 트랜지스터 DRT의 임계값 전압 Vth에 의존하지 않는 값이 되고, 출력 전류 Iel에의 구동 트랜지스터 DRT의 임계값 전압의 변동에 의한 영향을 배제할 수 있다.
또한, 상기 ΔV1은, 구동 트랜지스터 DRT의 이동도 μ가 클수록, 절대값이 큰 값으로 되므로, 이동도 μ의 영향도 보상할 수 있다. 따라서, 이들의 변동에 기인하는 표시 불량, 줄 불균일, 거친감의 발생을 억제하고, 고품위의 화상 표시를 행할 수 있다.
상기의 것으로부터, 고정세인 표시 장치 및 표시 장치의 구동 방법을 얻을 수 있다.
여기서, 상기 제1 실시 형태에 관한 표시 장치의 변형예에 대해서 설명한다. 도 10은, 제1 실시 형태에 관한 표시 장치의 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 전원선 PSH, 접속 전극 AE, 접속 전극 RE, 도전층 OE 및 화소 전극 PE를 도시하는 도면이다. 도 11은, 제1 실시 형태에 관한 표시 장치의 다른 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 전원선 PSH, 도전층 OE 및 화소 전극 PE를 도시하는 도면이다.
도 10에 도시하는 바와 같이, 도전층 OE는 금속(예를 들어, Al)으로 형성되어 있다. 접속 전극 AE 및 접속 전극 RE는, 투명한 도전 재료(예를 들어, ITO)로 형성되어 있다. 접속 전극 RE는, 평탄화막 PL에 형성된 콘택트 홀 CH를 지나서 전원선 PSH에 접속되어 있다. ITO 등으로 접속 전극 AE 및 접속 전극 RE를 형성한 후, Al 등으로 도전층 OE를 형성하고 있다.
또한, 도시하지 않지만, 투명한 도전 재료로 접속 전극 AE 및 접속 전극 RE 등을 형성할 때, 표시 영역 R1의 외측에서, 전원선 PSH나 영상 신호선 VL 등의 배선 상에, 동일한 재료로 전극층을 형성해도 좋다. 전극층은 방습성을 갖고, 대기에 노출되어 있다. 즉, 대기에 노출되는 배선을, 상기 전극층으로 덮을 수 있으므로, 배선(제품)의 열화를 저감할 수 있다.
도 11에 도시하는 바와 같이, 화소 전극 PE는 평탄화막 PL 및 패시베이션막 PS에 형성한 콘택트 홀을 지나서, 구동 트랜지스터 DRT의 소스 전극 SE에, 직접, 접속되어 있어도 좋다.
다음으로, 제2 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 대해서 설명한다. 이 실시 형태에 있어서, 상술한 제1 실시 형태와 동일 기능 부분에는 동일 부호를 부여하고, 그 상세한 설명은 생략한다. 도 12는, 본 실시 형태에 관한 표시 장치의 화소의 등가 회로도이다. 도 13은, 본 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 전원선 PSL, 접속 전극 AE, 도전층 OE 및 화소 전극 PE를 도시하는 도면이다.
도 12 및 도 13에 도시하는 바와 같이, 도전층 OE는 표시 영역 R1의 외측에서, 평탄화막 PL에 형성된 콘택트 홀 CH를 지나서 전원선 PSL에 접속되어 있다. 전원선 PSL은 정전위의 전원에 접속되어 있다. 이 실시 형태에 있어서, 전원선 PSL은 저전위 전원에 접속되고, 저전위 Pvss로 고정되어 있다.
도전층 OE 및 화소 전극 PE는, 서로 대향하고, 보조 용량 Cad(용량부)를 형성하고 있다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 된다. 보조 용량 Cad를 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다.
상기와 같이 구성된 제2 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 따르면, 표시 장치는, 복수의 반도체층(SC)과, 제1 절연막(게이트 절연막 GI, 층간 절연막 II 및 평탄화막 PL)과, 도전층 OE(제1 도전층)와, 제2 절연막(패시베이션막 PS)과, 다이오드 OLED를 구비하고 있다. 도전층 OE는, 전원선 PSL(저전위 전원)에 접속되어 있다.
도전층 OE 및 화소 전극 PE는, 서로 대향하고, 보조 용량 Cad(용량부)를 형성할 수 있다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 되므로, 반도체층을 이용하는 소자에 대향한 영역에 보조 용량 Cad를 형성할 수 있다. 스페이스의 이용 효율의 향상을 도모할 수 있으므로, 화소 PX의 고정세화에 기여할 수 있다.
그 밖에, 상술한 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다.
상기의 것으로부터, 고정세인 표시 장치 및 표시 장치의 구동 방법을 얻을 수 있다.
여기서, 상기 제2 실시 형태에 관한 표시 장치의 변형예에 대해서 설명한다. 도 14는, 제2 실시 형태에 관한 표시 장치의 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 전원선 PSL, 접속 전극 AE, 접속 전극 RE, 도전층 OE 및 화소 전극 PE를 도시하는 도면이다. 도 15는, 제2 실시 형태에 관한 표시 장치의 다른 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 전원선 PSL, 도전층 OE 및 화소 전극 PE를 도시하는 도면이다.
도 14에 도시하는 바와 같이, 도전층 OE는 금속(예를 들어, Al)으로 형성되어 있다. 접속 전극 AE 및 접속 전극 RE는, 투명한 도전 재료(예를 들어, ITO)로 형성되어 있다. 접속 전극 RE는, 평탄화막 PL에 형성된 콘택트 홀 CH를 지나서 전원선 PSL에 접속되어 있다. ITO 등으로 접속 전극 AE 및 접속 전극 RE를 형성한 후, Al 등으로 도전층 OE를 형성하고 있다.
또한, 도시하지 않지만, 투명한 도전 재료로 접속 전극 AE 및 접속 전극 RE 등을 형성할 때, 표시 영역 R1의 외측에서, 전원선 PSL이나 영상 신호선 VL 등의 배선 상에 동일한 재료로 전극층을 형성해도 좋다. 전극층은 방습성을 갖고, 대기에 노출되어 있다. 즉, 대기에 노출되는 배선을, 상기 전극층으로 덮을 수 있으므로, 배선(제품)의 열화를 저감할 수 있다.
도 15에 도시하는 바와 같이, 화소 전극 PE는 평탄화막 PL 및 패시베이션막 PS에 형성한 콘택트 홀을 지나서, 구동 트랜지스터 DRT의 소스 전극 SE에, 직접, 접속되어 있어도 좋다.
또한, 상술한 제1 및 제2 실시 형태는, 예에 지나지 않고, 발명의 범위를 한정하는 것을 의도한 것은 아니다. 상기 제1 및 제2 실시 형태는, 실시 단계에서는 그 요지를 일탈하지 않는 범위로 구성 요소를 변형시켜 구체화 가능하다. 또한, 상기 실시 형태에 개시되어 있는 복수의 구성 요소의 적절한 조합에 의해, 다양한 발명을 형성할 수 있다. 예를 들어, 실시 형태에 나타내어지는 전체 구성 요소로부터 몇 개인가의 구성 요소를 삭제해도 좋다. 또한, 다른 실시 형태에 관한 구성 요소를 적절하게 조합해도 좋다.
예를 들어, TFT의 반도체층은 폴리실리콘에 한정되지 않고, 아몰퍼스 실리콘으로 구성하는 것도 가능하다. 각 스위치를 구성하는 TFT나 구동 트랜지스터 DRT는, N 채널형의 TFT에 한정되지 않고, P 채널형의 TFT로 형성되어 있어도 좋다. 마찬가지로, 리셋 스위치 RST는, P 채널형 또는 N 채널형의 TFT로 형성되어 있으면 된다. 구동 트랜지스터 DRT 및 스위치의 형상, 치수는, 전술한 실시 형태에 한정되는 일 없이, 필요에 따라서 변경 가능하다.
또한, 출력 스위치 BCT는, 4개의 화소 PX에 1개 설치하여 공유되는 구성으로 하였지만, 이에 한정되지 않고, 필요에 따라서, 출력 스위치 BCT의 수를 증감 가능하다. 예를 들어, 출력 스위치 BCT는, 화소 PX에 1개씩 설치되어 있어도 좋다. 또한, 2행 1열로 설치된 2개의 화소 PX가 1개의 출력 스위치 BCT를 공용하거나, 2행 4열로 설치된 8개의 화소 PX가 1개의 출력 스위치 BCT를 공용하거나 해도 좋다.
또한, 1행의 모든 화소 PX가 1개의 출력 스위치 BCT를 공용해도 좋다. 이 경우, 출력 스위치 BCT 및 제1 주사선 Sga는, 주사선 구동 회로 YDR2(YDR1)에 설치되어 있어도 좋다. 즉, 출력 스위치 BCT에 있어서, 소스 전극은 고전위 전원에 접속되고, 드레인 전극은 리셋 배선 Sgr에 접속되고, 게이트 전극은 제1 주사선 Sga에 접속된다.
또한, 화소 PX를 구성하는 자기 발광 소자는, 다이오드(유기 EL 다이오드) OLED에 한정되지 않고 자기 발광 가능한 다양한 표시 소자를 적용하여 형성하는 것이 가능하다.
보조 용량 Cad는, 구동 트랜지스터 DRT의 소스 전극 및 정전위의 배선 사이에 접속되어 있으면 된다. 정전위의 배선으로서는, 고전위 전원선 SLa나, 저전위 전원선 SLb나, 리셋 배선 Sgr을 들 수 있다.
상기 제1 및 제2 실시 형태는, 상술한 표시 장치 및 표시 장치의 구동 방법에 한정되지 않고, 각종의 표시 장치 및 표시 장치의 구동 방법에 적용하는 것이 가능하다.
다음에, 상술한 제1 및 제2 실시 형태와 이들의 변형예에 관한 사항을, 이하의 (A1) 내지 (A10)에 나타낸다.
(A1) 복수의 반도체층과,
상기 복수의 반도체층의 상방에 형성된 제1 절연막과,
상기 제1 절연막 상에 형성되고, 금속으로 형성된 제1 도전층과,
상기 제1 절연막 및 제1 도전층 상에 형성된 제2 절연막과,
상기 제2 절연막 상에 형성된 제2 도전층을 갖는 표시 소자를 구비하고,
상기 제1 도전층 및 제2 도전층은, 서로 대향하고, 용량부를 형성하는 표시 장치.
(A2) 상기 제2 도전층은, 투명한 전극층과 광 반사성을 갖는 전극층이 적층되어 형성되어 있는 (A1)에 기재된 표시 장치.
(A3) 행 방향 및 열 방향을 따라서 매트릭스 형상으로 설치된 복수의 화소를 더 구비하고,
상기 복수의 화소의 각각은,
고전위 전원 및 저전위 전원 사이에 접속된 상기 표시 소자와,
상기 표시 소자에 접속된 소스 전극과, 리셋 배선에 접속된 드레인 전극과, 게이트 전극을 가진 구동 트랜지스터와,
상기 고전위 전원 및 구동 트랜지스터의 드레인 전극 사이에 접속되고, 상기 고전위 전원 및 구동 트랜지스터의 드레인 전극 사이를 도통 상태 또는 비도통 상태로 전환하는 출력 스위치와,
영상 신호선 및 상기 구동 트랜지스터의 게이트 전극 사이에 접속되고, 상기 영상 신호선을 통해서 부여되는 신호를 상기 구동 트랜지스터의 게이트 전극측에 도입하는지 여부를 전환하는 화소 스위치와,
상기 구동 트랜지스터의 소스 전극 및 게이트 전극 사이에 접속된 축적 용량을 구비하고,
상기 구동 트랜지스터, 출력 스위치, 화소 스위치 및 축적 용량은, 상기 복수의 반도체층을 이용해서 형성되는 (A1)에 기재된 표시 장치.
(A4) 상기 출력 스위치에 접속된 제1 주사선과,
상기 화소 스위치에 접속된 제2 주사선과,
상기 제1 주사선 및 제2 주사선에 접속된 주사선 구동 회로와,
상기 영상 신호선에 접속된 신호선 구동 회로를 더 구비하는 (A3)에 기재된 표시 장치.
(A5) 상기 출력 스위치는, 상기 복수의 화소에서 공용되어 있는 (A3)에 기재된 표시 장치.
(A6) 행 방향 및 열 방향을 따라서 매트릭스 형상으로 설치된 복수의 화소를 더 구비하고,
상기 복수의 화소의 각각은,
고전위 전원 및 저전위 전원 사이에 접속된 상기 표시 소자와,
상기 표시 소자에 접속된 소스 전극과, 리셋 배선에 접속된 드레인 전극과, 게이트 전극을 가진 구동 트랜지스터와,
영상 신호선 및 상기 구동 트랜지스터의 게이트 전극 사이에 접속되고, 상기 영상 신호선을 통해서 부여되는 신호를 상기 구동 트랜지스터의 게이트 전극측에 도입하는지 여부를 전환하는 화소 스위치와,
상기 구동 트랜지스터의 소스 전극 및 게이트 전극 사이에 접속된 축적 용량을 구비하고,
상기 구동 트랜지스터, 화소 스위치 및 축적 용량은, 상기 반도체층을 이용해서 형성되는 (A1)에 기재된 표시 장치.
(A7) 상기 고전위 전원 및 리셋 배선 사이에 접속되고, 상기 고전위 전원 및 리셋 배선 사이를 도통 상태 또는 비도통 상태로 전환하는 출력 스위치와, 상기 출력 스위치에 접속된 제1 주사선을 가진 주사선 구동 회로와,
상기 주사선 구동 회로 및 화소 스위치에 접속된 제2 주사선과,
상기 영상 신호선에 접속된 신호선 구동 회로를 더 구비하는 (A6)에 기재된 표시 장치.
(A8) 상기 복수의 화소의 각각은, 상기 용량부인 보조 용량을 더 구비하고,
상기 제1 도전층은 정전위의 전원에 접속되고,
상기 제2 도전층은 상기 구동 트랜지스터의 소스 전극에 접속되어 있는 (A3) 또는 (A6)에 기재된 표시 장치.
(A9) 상기 정전위의 전원은 상기 고전위 전원 또는 저전위 전원이며,
상기 제1 도전층은 표시 영역의 외측에서, 상기 정전위의 전원에 접속된 전원선에 접속되어 있는 (A8)에 기재된 표시 장치.
(A10) 상기 표시 영역의 외측에서 상기 전원선 상에 형성된 방습성을 갖는 전극층을 더 구비하고,
상기 전극층은 대기에 노출되어 있는 (A9)에 기재된 표시 장치.
이하, 도면을 참조하면서 제3 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 대해서 상세하게 설명한다. 이 실시 형태에 있어서, 표시 장치는 액티브 매트릭스형의 표시 장치이며, 보다 상세하게는 액티브 매트릭스형의 유기 EL(일렉트로루미네센스) 표시 장치이다. 이 실시 형태에 있어서, 상술한 제1 실시 형태와 동일 기능 부분에는 동일 부호를 부여하고, 그 상세한 설명은 생략한다. 또한, 상기 도 1, 도 2, 도 7, 도 8 및 도 9와 이들 도면의 설명은, 본 실시 형태의 설명에도 적용할 수 있다.
도 16은, 본 실시 형태에 관한 표시 장치의 화소의 등가 회로도이다. 도 17은, 본 실시 형태에 관한 표시 장치에 채용 가능한 구조의 일례를 개략적으로 도시하는 부분 단면도이다. 또한, 도 3에서는, 표시 장치를, 그 표시면, 즉 전방면 또는 광 출사면이 상방을 향하고, 배면이 하방을 향하도록 나타내고 있다. 이 표시 장치는 액티브 매트릭스형 구동 방식을 채용한 상면 발광형의 유기 EL 표시 장치이다.
도 16에 도시하는 바와 같이, 표시 패널 DP는 고전위 Pvdd로 고정되는 전원선 PSH와, 저전위 Pvss로 고정되는 전원선 PSL을 갖고 있다. 이 실시 형태에 있어서, 이하, 전원선 PSH를 고전위 전원선 PSH, 전원선 PSL을 저전위 전원선 PSL이라고 칭한다. 고전위 전원선 PSH는 고전위 전원에 접속되고, 저전위 전원선 PSL은 저전위 전원(기준 전위 전원)에 접속되어 있다.
화소 PX의 화소 회로에 있어서, 구동 트랜지스터 DRT 및 출력 스위치 BCT는 고전위 전원선 PSH(고전위 전원)와 저전위 전원선 PSL 사이에서 다이오드 OLED와 직렬로 접속되어 있다. 고전위 전원선 PSH(고전위 Pvdd)는 예를 들어 10V의 전위로 설정되고, 저전위 전원선 PSL(저전위 Pvss)은, 예를 들어 1.5V의 전위로 설정되어 있다.
출력 스위치 BCT에 있어서, 드레인 전극은 고전위 전원선 PSH(후술하는 도전층 OE)에 접속되고, 소스 전극은 구동 트랜지스터 DRT의 드레인 전극에 접속되고, 게이트 전극은 제1 주사선 Sga에 접속되어 있다. 이에 의해, 출력 스위치 BCT는, 제1 주사선 Sga로부터의 제어 신호 BG(1 내지 m/2)에 의해 온(도통 상태), 오프(비도통 상태) 제어된다. 출력 스위치 BCT는 제어 신호 BG에 응답하여, 다이오드 OLED의 발광 시간을 제어한다.
구동 트랜지스터 DRT에 있어서, 드레인 전극은 출력 스위치 BCT의 소스 전극 및 리셋 배선 Sgr에 접속되고, 소스 전극은 다이오드 OLED의 한쪽 전극(여기서는 양극)에 접속되어 있다. 다이오드 OLED의 다른 쪽 전극(여기서는 음극)은 저전위 전원선 PSL에 접속되어 있다. 구동 트랜지스터 DRT는, 영상 신호 Vsig에 따른 전류량의 구동 전류를 다이오드 OLED에 출력한다.
다음에 도 17을 참조하여, 구동 트랜지스터 DRT 및 다이오드 OLED의 구성을 상세하게 설명한다.
도 17에 도시하는 바와 같이, 구동 트랜지스터 DRT를 형성한 N 채널형의 TFT는, 반도체층 SC를 구비하고 있다. 반도체층 SC는, 절연 기판(SUB) 상에 형성된 언더코트층 UC 상에 형성되어 있다. 반도체층 SC는, 예를 들어, p형 영역과 n형 영역을 포함한 폴리실리콘층이다.
반도체층 SC는, 게이트 절연막 GI로 피복되어 있다. 게이트 절연막 GI 상에는 제1 도전층이 형성되어 있다. 제1 도전층으로서는, 구동 트랜지스터 DRT의 게이트 전극 G를 들 수 있다. 게이트 전극 G는 반도체층 SC와 대향하고 있다. 게이트 절연막 GI 및 게이트 전극 G 상에는 층간 절연막 II가 형성되어 있다.
층간 절연막 II 상에는 제2 도전층이 형성되어 있다. 제2 도전층으로서는, 소스 전극 SE 및 드레인 전극 DE를 들 수 있다. 소스 전극 SE 및 드레인 전극 DE는, 층간 절연막 II 및 게이트 절연막 GI에 형성된 콘택트 홀을 지나서 반도체층 SC의 소스 영역 및 드레인 영역에 각각 접속되어 있다.
층간 절연막 II, 소스 전극 SE 및 드레인 전극 DE 상에는, 절연성을 갖는 평탄화막 PL이 형성되어 있다. 평탄화막 PL은, 제1 절연막으로서 기능하고 있다. 바꿔 말하면, 평탄화막 PL은, 서로 다른 층으로 형성된 복수의 반도체층, 제1 도전층 및 제2 도전층의 상방에 설치되어 있다.
평탄화막 PL 상에는, 제3 도전층이 형성되어 있다. 제3 도전층으로서는, 도전층 OE를 들 수 있다. 이 실시 형태에 있어서, 도전층 OE는 금속(예를 들어, Al:알루미늄)으로 형성되어 있다. 평탄화막 PL 및 도전층 OE 상에는 패시베이션막 PS가 형성되어 있다. 패시베이션막 PS는, 제2 절연막으로서 기능하고 있다. 패시베이션막 PS 상에는, 제4 도전층이 형성되고, 제4 도전층의 상방에는 제5 도전층이 형성되어 있다. 다이오드 OLED는, 제4 도전층으로서의 화소 전극 PE와, 유기물층 ORG와, 제5 도전층으로서의 대향 전극 CE를 포함하고 있다. 이 실시 형태에 있어서, 화소 전극 PE는 양극이고, 대향 전극 CE는 음극이다.
패시베이션막 PS 상에는, 화소 전극 PE가 형성되어 있다. 화소 전극 PE는, 패시베이션막 PS에 형성된 콘택트 홀 CH3 및 평탄화막 PL에 형성한 콘택트 홀을 지나서 소스 전극 SE에 접속되어 있다. 화소 전극 PE는, 광 반사성을 갖는 배면 전극이다. 화소 전극 PE는, 투명한 전극층과 광 반사성을 갖는 전극층(예를 들어, Al)이 적층되어 형성되어 있다. 상기 투명한 전극층으로서는, 예를 들어 ITO(인듐 주석 산화물)나 IZO(인듐 아연 산화물)을 들 수 있다.
화소 전극 PE를 형성할 때, 패시베이션막 PS 상에 투명한 도전 재료를 퇴적하고, 계속해서 광 반사성을 갖는 도전 재료를 퇴적하고, 그 후, 포토리소그래피법을 사용해서 패터닝을 실시함으로써 화소 전극 PE를 형성한다.
패시베이션막 PS 상에는, 또한, 격벽 절연층 PI가 형성되어 있다. 격벽 절연층 PI에는, 화소 전극 PE에 대응한 위치에 관통 구멍(뱅크)이 형성되어 있거나, 혹은, 화소 전극 PE가 형성하는 열 또는 행에 대응한 위치에 슬릿이 형성되어 있다. 여기서는, 일례로서, 격벽 절연층 PI는 화소 전극 PE에 대응한 위치에 관통 구멍 PIa를 갖고 있다.
화소 전극 PE 상에는, 활성층으로서, 발광층을 포함한 유기물층 ORG가 형성되어 있다. 발광층은, 예를 들어, 발광색이 적색ㆍ녹색, 청색, 또는 무채색의 발광성 유기 화합물을 포함한 박막이다. 이 유기물층 ORG는, 발광층 외에, 정공 주입층, 정공 수송층, 정공 블로킹층, 전자 수송층, 전자 주입층 등도 더 포함할 수 있다.
또한, 다이오드 OLED의 발광색은, 반드시 적색, 녹색, 청색, 또는 무채색으로 분류되어 있을 필요는 없고, 무채색만이어도 좋다. 이 경우, 다이오드 OLED는, 적색ㆍ녹색 및 청색의 컬러 필터와 조합시킴으로써, 적색, 녹색, 청색, 또는 무채색을 발광할 수 있다.
격벽 절연층 PI 및 유기물층 ORG는, 대향 전극 CE로 피복되어 있다. 이 예에서는, 대향 전극 CE는, 화소 PX간에서 서로 접속된 전극, 즉 공통 전극이다. 또한, 이 예에서는, 대향 전극 CE는 음극이고, 또한 광 투과성의 전방면 전극이다. 대향 전극 CE는, 예를 들어 ITO나 IZO로 형성되어 있다. 대향 전극 CE는, 직사각형 프레임 형상의 비표시 영역 R2에서 도시하지 않은 저전위 전원선 PSL에 전기적으로 접속되어 있다.
이와 같은 구조의 다이오드 OLED에서는, 화소 전극 PE로부터 주입된 홀과, 대향 전극 CE로부터 주입된 전자가 유기물층 ORG의 내부에서 재결합하였을 때에, 유기물층 ORG를 구성하는 유기 분자를 여기하여 여기자를 발생시킨다. 이 여기자가 방사 실활하는 과정에서 발광하고, 이 광이 유기물층 ORG로부터 투명한 대향 전극 CE를 통해서 외부로 방출된다.
다음에 도 17 및 도 18을 참조하여, 보조 용량 Cad의 구성을 상세하게 설명한다. 도 18은, 본 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 출력 스위치 BCT, 고전위 전원선 PSH 및 보조 용량 Cad를 도시하는 도면이다.
도전층 OE 및 화소 전극 PE는, 서로 대향하고, 보조 용량 Cad(용량부)를 형성하고 있다. 도전층 OE의 전위는 고전위 Pvdd로 고정된다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 된다. 반도체층을 이용하는 소자에 대향한 영역에 보조 용량 Cad를 형성할 수 있고, 즉, 보조 용량 Cad를 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다.
또한, 이 실시 형태에 있어서, 표시 장치는 상면 발광형의 표시 장치이므로, 도전층 OE를 금속(예를 들어, Al)으로 형성할 수 있다. 또한, 표시 장치가 하면 발광형의 표시 장치이거나, 액정 표시 장치와 같이 광 투과형의 표시 장치이거나 하는 경우, 도전층 OE를 금속으로 형성할 수는 없는 것이다.
다음에 도 17 내지 도 20을 참조하여, 도전층 OE의 구성을 상세하게 설명한다. 도 19는, 본 실시 형태에 관한 제1 실시예의 표시 장치를 도시하는 평면도이며, 도전층 OE의 제1 예의 전체적인 개략 구조를 도시하는 도면이다. 도 20은, 본 실시 형태에 관한 제1 실시예의 표시 장치를 도시하는 평면도이며, 도전층 OE의 제2 예의 전체적인 개략 구조를 도시하는 도면이다.
도 19와 도 17 및 도 18에 도시하는 바와 같이, 도전층 OE는 표시 영역 R1에 형성되어 있다. 도전층 OE는, 평탄화막 PL에 형성된 콘택트 홀 CH1을 지나서 출력 스위치 BCT의 드레인 전극 AE에 접속되어 있다. 본 제1 실시예에 있어서, 화소 PX는 소위 RGBW 정방 화소이다. 출력 스위치 BCT는, 인접하는 4개(열 방향 Y로 인접하는 2개 및 행 방향 X로 인접하는 2개)의 화소 PX에 공용되어 있다. 상기의 것으로부터, 콘택트 홀 CH1은, 인접하는 4개의 화소 PX에 1개의 비율로 형성되어 있다.
도전층 OE는, 복수의 절결 OE1 및 복수의 개구 OE2를 갖고 있다. 절결 OE1 및 개구 OE2는 임의로 도전층 OE에 형성되어 있으면 된다. 절결 OE1에 의해, 이 절결과 대향하는 배선(예를 들어, 제1 주사선 Sga 및 제2 주사선 Sgb)의 부하를 저감할 수 있다. 개구 OE2에 의해, 이 개구와 대향하는 배선(예를 들어, 제1 주사선 Sga, 제2 주사선 Sgb 및 영상 신호선 VL)의 부하를 저감할 수 있다.
도전층 OE는, 소스 전극 SE와 화소 전극 PE와의 콘택트부에 대해서 전기적으로 절연 상태가 되도록 상기 콘택트부에 간격을 두고 형성되어 있다. 예를 들어 절결 OE1이나 개구 OE2가 형성된 영역에서는, 이들의 영역을 이용함으로써, 상기 도전층 OE 및 콘택트부 사이의 절연 상태를 확보할 수 있다.
도전층 OE는 비표시 영역 R2까지 연장되어 형성되어 있다. 비표시 영역 R2에서, 도전층 OE는 고전위 전원선 PSH와 대향하고 있다. 도전층 OE는, 평탄화막 PL의 복수 개소에 형성된 콘택트 홀 CH2를 지나서 고전위 전원선 PSH에 접속되어 있다.
여기서는, 고전위 전원선 PSH는 고전위 전원(Pvdd)에 전기적으로 접속되고, 비표시 영역 R2의 1변에 형성되고, 행 방향 X로 연장되어 있다. 고전위 전원선 PSH는, 소스 전극 SE 및 드레인 전극 DE 등과 동일한 층에 금속(예를 들어, Al)으로 형성되어 있다. 고전위 전원선 PSH는, 소스 전극 SE 및 드레인 전극 DE 등과 동시에 동일 재료로 형성될 수 있다.
또한, 평탄화막 PL 상에 형성된 도전층 OE를 이용해서 화소 PX에 고전위 Pvdd를 부여할 수 있으므로, 층간 절연막 II 상에 고전위 Pvdd로 설정되는 고전위 전원 배선 등을 설치하지 않아도 좋다. 층간 절연막 II 상의 영역(배선 및 전극 형성 영역)을 유효하게 이용할 수 있으므로, 고정세화의 표시 장치에 있어서도, 화소 PX의 레이아웃 면적을 확보할 수 있다.
도 20과 도 17 및 도 18에 도시하는 바와 같이, 도전층 OE(도전층 OE의 제2 예)는, 도 19에 도시한 도전층 OE(도전층 OE의 제1 예)와 대략 마찬가지로 형성되어 있다. 여기서는, 도전층 OE는, 복수 형성되고, 열 방향 Y를 따라서 연장된 띠 형상으로 형성되어 있다. 도전층 OE는, 인접하는 2개의 열에 위치한 화소 PX에 대향하고 있다. 도전층 OE는, 행 방향 X로 서로 간격을 두고 위치하고 있다. 도전층 OE는, 영상 신호선 VL(도 1)과 대향한 영역으로부터 벗어나서 위치하고 있다. 이로 인해, 영상 신호선 VL 등의 부하를 저감할 수 있다.
도전층 OE는, 복수의 절결 OE1을 갖고 있다. 절결 OE1은, 제1 주사선 Sga 및 제2 주사선 Sgb 등의 배선과 대향하고 있다. 이로 인해, 절결 OE1과 대향하는 배선의 부하를 저감할 수 있다.
또한, 도전층 OE는 평탄화막 PL 상에 형성되므로, 고정세화의 표시 장치에 있어서도, 화소 PX의 레이아웃 면적을 확보할 수 있다.
각 도전층 OE는 비표시 영역 R2까지 연장되고 비표시 영역 R2에서 고전위 전원선 PSH와 대향하고 있다. 각 도전층 OE는, 평탄화막 PL에 형성된 콘택트 홀 CH2를 지나서 고전위 전원선 PSH에 접속되어 있다.
또한, 도전층 OE의 구성은, 상기 도전층 OE의 제1 예(도 19) 및 제2 예(도 20)에 한정되는 것이 아니라 다양하게 변형 가능하다. 예를 들어, 도전층 OE는, 복수 형성되고, 행 방향 X를 따라서 연장된 띠 형상으로 형성되어 있어도 좋다. 또한, 도전층 OE는, 격자 형상으로 형성되어 있어도 좋다.
다음에, 복수의 화소 PX의 배치 구성에 대해서 설명한다. 본 실시 형태에 관한 제2 실시예의 화소 PX의 배치 구성을 도시하는 개략도는, 상기 도 7에 도시하는 바와 같다. 도 21은 본 실시 형태에 관한 상기 제1 실시예의 화소 PX의 배치 구성을 도시하는 개략도이다.
도 21에 도시하는 바와 같이, 화소 PX는 소위 RGBW 정방 화소이다. 복수의 화소 PX는, 제1 화소와, 제1 화소에 열 방향 Y로 인접하는 제2 화소와, 제1 화소에 행 방향 X로 인접하는 제3 화소와, 제2 화소에 행 방향 X로 인접하고 제3 화소에 열 방향 Y로 인접하는 제4 화소를 갖고 있다. 제1 내지 제4 화소는, 적색의 화소 PX, 녹색의 화소 PX, 청색의 화소 PX 및 무채색의 화소 PX이다. 회소 P는, 제1 내지 제4 화소를 갖고 있다.
예를 들어, 짝수행으로, 적색, 녹색, 청색 및 무채색의 화소 PX 중 어느 2개가 배치되고, 홀수행으로, 남은 2개가 배치되어 있다. 본 제2 실시예에서는, 홀수행으로 적색 및 녹색의 화소 PX가 배치되고, 짝수행으로 청색 및 무채색의 화소 PX가 배치되어 있다. 출력 스위치 BCT는, 제1 내지 제4 화소로 공용되어 있다.
도 22는, 본 실시 형태에 관한 화소 PX를 도시하는 평면도이다. 도 22에서는, 4개의 화소 PX(1회소 P)로 출력 스위치 BCT를 공용한 경우의 화소 PX의 구성을 도시하고 있다. 여기서는, 대표예로서, RGBW 정방 배치 화소를 들고 있다.
도 22에 도시하는 바와 같이, 후술하는 고전위 전원선 SLa를 삭제할 수 있는 것을 알 수 있다. 상술한 바와 같이, 도전층 OE를 이용해서 고전위 Pvdd의 전원을 공급할 수 있기 때문이다. 이에 의해, 상술한 것이지만, 고정세화의 표시 장치에 있어서도, 화소 PX의 레이아웃 면적을 확보할 수 있다.
화소 회로 내의 소자를 효율적으로 배치하므로, 출력 스위치 BCT를 공용(공유)하는 4개의 화소 PX는, 구동 트랜지스터 DRT, 화소 스위치 SST, 축적 용량 Cs, 보조 용량 Cad, 제2 주사선 Sgb가, 출력 스위치 BCT를 중심으로 하여, 열 방향 Y 및 행 방향 X에 거의 선 대칭이 되는 배치로 되어 있다. 또한, 열 방향 Y로 인접하는 화소에서는, 화소 스위치 SST와 영상 신호선 VL과의 콘택트부는 공통화되어 있다.
여기서, 본 실시 형태에 있어서, 화소 PX, 회소 P의 용어로 설명하였지만, 화소를 부화소로 바꿔 말하는 것이 가능하다. 이 경우, 회소가 화소이다.
다음으로, 상기와 같이 구성된 표시 장치(유기 EL 표시 장치)의 동작에 대해서 설명한다. 도 23 및 도 24는, 각각 동작 표시시의 주사선 구동 회로 YDR1, YDR2의 제어 신호를 도시하는 타이밍차트이다.
도 23은 RGBW 정방 화소로 오프셋 캔슬 기간이 1회인 경우, 도 24는 RGBW 정방 화소로 오프셋 캔슬 기간이 복수회(여기서는 대표예로서 2회)인 경우를 나타내고 있다. 또한, 여기서는, 상기 도 8을, 세로 스트라이프 화소로 오프셋 캔슬 기간이 1회인 경우를 나타내는 도면으로서 이용할 수 있고, 상기 도 9를, 세로 스트라이프 화소로 오프셋 캔슬 기간이 복수회(여기서는 대표예로서 2회)인 경우를 나타내는 도면으로서 이용할 수 있다.
이로 인해, 상기 제2 실시예의 경우, 도 8의 제어 신호 또는 도 9의 제어 신호를 사용해서 표시 장치를 구동할 수 있다. 그리고, 상기 제1 실시예의 경우, 도 23의 제어 신호 또는 도 24의 제어 신호를 사용해서 표시 장치를 구동할 수 있다.
주사선 구동 회로 YDR1, YDR2는, 예를 들어, 스타트 신호(STV1 내지 STV3)와 클럭(CKV1 내지 CKV3)으로부터 각 수평 주사 기간에 대응한 1 수평 주사 기간의 폭(Tw-Starta)의 펄스를 생성하고, 그 펄스를 제어 신호 BG(1 내지 m/2), SG(1 내지 m), RG(1 내지 m/2)로서 출력한다. 여기서는, 1 수평 주사 기간을 1H로 하고 있다.
화소 회로의 동작은, 소스 초기화 기간 Pis에 행해지는 소스 초기화 동작과, 게이트 초기화 기간 Pig에 행해지는 게이트 초기화 동작과, 오프셋 캔슬 기간 Po에 행해지는 오프셋 캔슬(OC) 동작과, 영상 신호 기입 기간 Pw에 행해지는 영상 신호 기입 동작과, 표시 기간 Pd(발광 기간)에 행해지는 표시 동작(발광 동작)으로 분류된다.
도 8, 도 9, 도 23 및 도 24와 도 1 및 도 16에 도시하는 바와 같이, 우선, 구동부(10)는 소스 초기화 동작을 행한다. 소스 초기화 동작에서는, 주사선 구동 회로 YDR1, YDR2로부터, 제어 신호 SG가 화소 스위치 SST를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨), 제어 신호 BG가 출력 스위치 BCT를 오프 상태로 하는 레벨(오프 전위:여기서는 로우 레벨), 제어 신호 RG가 리셋 스위치 RST를 온 상태로 하는 레벨(온 전위:여기서는 하이 레벨)로 설정된다.
출력 스위치 BCT, 화소 스위치 SST가 각각 오프(비도통 상태), 리셋 스위치 RST가 온(도통 상태)이 되고, 소스 초기화 동작이 개시된다. 리셋 스위치 RST가 온 함으로써, 구동 트랜지스터 DRT의 소스 전극 및 드레인 전극이 리셋 전원의 전위(리셋 전위 Vrst)와 동일 전위에 리셋되고, 소스 초기화 동작은 완료된다. 여기서, 리셋 전원(리셋 전위 Vrst)은, 예를 들어 12V로 설정되어 있다.
다음에, 구동부(10)는 게이트 초기화 동작을 행한다. 게이트 초기화 동작에서는, 주사선 구동 회로 YDR1, YDR2로부터, 제어 신호 SG가 화소 스위치 SST를 온 상태로 하는 레벨(온 전위:여기서는 하이 레벨), 제어 신호 BG가 출력 스위치 BCT를 오프 상태로 하는 레벨, 제어 신호 RG가 리셋 스위치 RST를 온 상태로 하는 레벨로 설정된다. 출력 스위치 BCT가 오프, 화소 스위치 SST 및 리셋 스위치 RST가 온이 되고, 게이트 초기화 동작이 개시된다.
게이트 초기화 기간 Pig에서, 영상 신호선 VL로부터 출력된 초기화 신호 Vini(초기화 전압)는, 화소 스위치 SST를 통하여 구동 트랜지스터 DRT의 게이트 전극에 인가된다. 이에 의해, 구동 트랜지스터 DRT의 게이트 전극의 전위는, 초기화 신호 Vini에 대응하는 전위에 리셋되고, 전방 프레임의 정보가 초기화된다. 초기화 신호 Vini의 전압 레벨은, 예를 들어, 2V로 설정되어 있다.
계속해서, 구동부(10)는 오프셋 캔슬 동작을 행한다. 제어 신호 SG가 온 전위, 제어 신호 BG가 온 전위(하이 레벨), 제어 신호 RG가 오프 전위(로우 레벨)가 된다. 이에 의해 리셋 스위치 RST가 오프, 화소 스위치 SST 및 출력 스위치 BCT가 온이 되고, 임계값의 오프셋 캔슬 동작이 개시된다.
오프셋 캔슬 기간 Po에서, 구동 트랜지스터 DRT의 게이트 전극에는 영상 신호선 VL 및 화소 스위치 SST를 통하여 초기화 신호 Vini가 부여되고, 구동 트랜지스터 DRT의 게이트 전극의 전위는 고정된다.
또한, 출력 스위치 BCT는 온 상태에 있고, 고전위 전원선 PSH(도전층 OE)로부터 구동 트랜지스터 DRT에 전류가 유입된다. 구동 트랜지스터 DRT의 소스 전극의 전위는, 소스 초기화 기간 Pis에 기입된 전위(리셋 전위 Vrst)를 초기값으로 하고, 구동 트랜지스터 DRT의 드레인 전극-소스 전극 사이를 통하여 유입되는 전류분을 서서히 감소시키면서, 구동 트랜지스터 DRT의 TFT 특성 변동을 흡수ㆍ보상하면서, 고전위측으로 시프트해 간다. 본 실시 형태에서는, 오프셋 캔슬 기간 Po는 예를 들어 1μsec 정도의 시간으로 설정되어 있다.
오프셋 캔슬 기간 Po 종료 시점에서, 구동 트랜지스터 DRT의 소스 전극의 전위는, Vini-Vth가 된다. 또한, Vini는 초기화 신호 Vini의 전압값이고, Vth는 구동 트랜지스터 DRT의 임계값 전압이다. 이에 의해, 구동 트랜지스터 DRT의 게이트 전극-소스 전극 사이의 전압은, 캔슬점(Vgs=Vth)에 도달하고, 이 캔슬점에 상당하는 전위차가 축적 용량 Cs로 축적된다(보유 지지됨). 또한, 도 9 및 도 24에 도시하는 예와 같이, 오프셋 캔슬 기간 Po는 필요에 따라서 복수회 설치하는 것이 가능하다.
계속해서, 영상 신호 기입 기간 Pw에서는, 제어 신호 SG가 화소 스위치 SST를 온 상태로 하는 레벨, 제어 신호 BG가 출력 스위치 BCT를 온 상태로 하는 레벨, 제어 신호 RG가 리셋 스위치 RST를 오프 상태로 하는 레벨로 설정된다. 그러면, 화소 스위치 SST 및 출력 스위치 BCT가 온, 리셋 스위치 RST가 오프가 되고, 영상 신호 기입 동작이 개시된다.
영상 신호 기입 기간 Pw에서, 영상 신호선 VL로부터 화소 스위치 SST를 통하여 구동 트랜지스터 DRT의 게이트 전극에 영상 신호 Vsig가 기입된다. 또한, 고전위 전원선 PSH로부터 출력 스위치 BCT 및 구동 트랜지스터 DRT를 통하고, 다이오드 OLED의 용량부(기생 용량) Cel을 경유하여 저전위 전원선 PSL에 전류가 흐른다. 화소 스위치 SST가 온한 직후는, 구동 트랜지스터 DRT의 게이트 전극의 전위는, Vsig(R, G, B, W), 구동 트랜지스터 DRT의 소스 전극의 전위는, Vini-Vth+Cs(Vsig-Vini)/(Cs+Cel+Cad)가 된다.
또한, Vsig는 영상 신호 Vsig의 전압값이고, Cs는 축적 용량 Cs의 용량이고, Cel은 용량부 Cel의 용량이고, Cad는 보조 용량 Cad의 용량이다.
그 후, 다이오드 OLED의 용량부 Cel을 경유하여 저전위 전원선 PSL에 전류가 흐르고, 영상 신호 기입 기간 Pw 종료시에는, 구동 트랜지스터 DRT의 게이트 전극의 전위는, Vsig(R, G, B, W), 구동 트랜지스터 DRT의 소스 전극의 전위는, Vini-Vth+ΔV1+Cs(Vsig-Vini)/(Cs+Cel+Cad)가 된다. 또한, 구동 트랜지스터 DRT에 흐르는 전류 Idrt와 용량 Cs+Cel+Cad의 관계는 상술한 수학식 1로 표시된다. 이에 의해, 구동 트랜지스터 DRT의 이동도의 변동이 보정된다.
마지막으로, 표시 기간 Pd에서는, 제어 신호 SG가 화소 스위치 SST를 오프 상태로 하는 레벨, 제어 신호 BG가 출력 스위치 BCT를 온 상태로 하는 레벨, 제어 신호 RG가 리셋 스위치 RST를 오프 상태로 하는 레벨로 설정된다. 출력 스위치 BCT가 온, 화소 스위치 SST 및 리셋 스위치 RST가 오프가 되고, 표시 동작이 개시된다.
구동 트랜지스터 DRT는, 축적 용량 Cs에 기입된 게이트 제어 전압에 대응한 전류량의 구동 전류 Iel을 출력한다. 이 구동 전류 Iel이 다이오드 OLED에 공급된다. 이에 의해, 다이오드 OLED가 구동 전류 Iel에 따른 휘도로 발광하고, 표시 동작을 행한다. 다이오드 OLED는, 1 프레임 기간 후에, 다시 제어 신호 BG가 오프 전위가 될 때까지 발광 상태를 유지한다.
상술한 소스 초기화 동작, 게이트 초기화 동작, 오프셋 캔슬 동작, 영상 신호 기입 동작 및 표시 동작을 순차적으로, 각 화소 PX에 반복하여 행함으로써, 원하는 화상을 표시한다.
상기와 같이 구성된 제3 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 따르면, 표시 장치는, 제1 절연막(평탄화막 PL)과, 제3 도전층(도전층 OE)과, 제2 절연막(패시베이션막 PS)과, 제4 도전층(화소 전극 PE)을 갖는 표시 소자(다이오드 OLED)를 구비하고 있다.
평탄화막 PL은, 서로 다른 층으로 형성된 반도체층(반도체층 SC), 제1 도전층(게이트 전극 G) 및 제2 도전층(소스 전극 SE, 드레인 전극 DE, 영상 신호선 VL)의 상방에 형성되어 있다. 도전층 OE는, 평탄화막 PL 상에 형성되고 고전위 전원선 PSH(고전위 전원)에 접속되어 있다.
도전층 OE를 이용해서 고전위 전원을 화소 PX에 공급할 수 있으므로, 제2 도전층인 후술하는 고전위 전원선 SLa를 삭제할 수 있다. 이에 의해, 상술한 것이지만, 고정세화의 표시 장치에 있어서도, 화소 PX의 레이아웃 면적을 확보할 수 있다.
도전층 OE 및 화소 전극 PE는, 서로 대향하고, 보조 용량 Cad(용량부)를 형성할 수 있다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 되므로, 반도체층을 이용하는 소자에 대향한 영역에 보조 용량 Cad를 형성할 수 있다. 반도체층을 이용해서 보조 용량 Cad를 형성하는 경우에 비해, 보조 용량 Cad를 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다. 그리고, 화소 PX의 고정세화에 기여할 수 있다.
표시 장치는, 복수의 영상 신호선 VL과, 복수의 주사선(제1 주사선 Sga, 제2 주사선 Sgb, 제3 주사선 Sgc)과, 복수의 리셋 배선 Sgr과, 복수의 화소 PX를 구비하고 있다. 각 화소 PX는, 구동 트랜지스터 DRT와, 다이오드 OLED와, 화소 스위치 SST와, 출력 스위치 BCT와, 축적 용량 Cs와, 보조 용량 Cad를 갖고 있다.
다이오드 OLED는 고전위 전원선 PSH와 저전위 전원선 PSL 사이에 접속되어 있다. 구동 트랜지스터 DRT는, 다이오드 OLED에 접속된 소스 전극과, 리셋 배선 Sgr에 접속된 드레인 전극과, 게이트 전극을 갖고 있다. 출력 스위치 BCT는, 도전층 OE와 구동 트랜지스터 DRT의 드레인 전극 사이에 접속되고, 도전층 OE와 구동 트랜지스터 DRT의 드레인 전극 사이를 도통 상태 또는 비도통 상태로 전환한다.
화소 스위치 SST는, 영상 신호선 VL과 구동 트랜지스터 DRT의 게이트 전극 G 사이에 접속되고, 영상 신호선 VL을 통해서 부여되는 영상 신호 Vsig를 구동 트랜지스터 DRT의 게이트 전극 G측에 도입하는지 여부를 전환한다. 축적 용량 Cs는, 구동 트랜지스터 DRT의 소스 전극 SE 및 게이트 전극 G 사이에 접속되어 있다. 구동 트랜지스터 DRT, 출력 스위치 BCT, 화소 스위치 SST 및 축적 용량 Cs는, 복수의 반도체층을 이용해서 형성되어 있다.
복수의 화소 PX 중, 열 방향 Y로 인접하는 복수의 화소 PX는, 출력 스위치 BCT를 공용하고 있다. 이 실시 형태에 있어서, 4개의 화소 PX가 1개의 출력 스위치 BCT를 공용하고 있다.
각 화소 PX에 출력 스위치 BCT를 1개씩 설치하는 경우에 비해, 출력 스위치 BCT의 개수를 1/4로 저감할 수 있고, 제1 주사선 Sga, 제3 주사선 Sgc 및 리셋 배선 Sgr의 개수를 1/2로 저감할 수 있고, 리셋 스위치 RST의 개수를 1/2로 저감할 수 있다. 이로 인해, 표시 장치의 협액연화를 도모할 수 있고, 고정세화를 도모할 수 있고, 또는 고정세인 표시 장치를 얻을 수 있다.
그 밖에, 본 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법은, 상술한 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다.
상기의 것으로부터, 고정세인 표시 장치 및 표시 장치의 구동 방법을 얻을 수 있다.
다음으로, 제4 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 대해서 설명한다. 이 실시 형태에 있어서, 상술한 제3 실시 형태와 동일 기능 부분에는 동일 부호를 부여하고, 그 상세한 설명은 생략한다.
도 25는, 제4 실시 형태에 관한 표시 장치의 화소 PX의 등가 회로도이다. 도 26은, 제4 실시 형태에 관한 제1 실시예의 표시 장치를 도시하는 평면도이며, 도전층 OE, QE의 전체적인 개략 구조를 도시하는 도면이다.
도 25 및 도 26에 도시하는 바와 같이, 평탄화막 PL 상에 형성되는 제3 도전층은, 도전층 OE뿐만 아니라 도전층 QE도 갖고 있다. 이 실시 형태에 있어서, 도전층 QE는 금속(예를 들어, Al:알루미늄)으로 형성되어 있다. 도전층 QE는, 도전층 OE 등과 동시에 동일 재료로 형성될 수 있다.
도전층 QE는, 복수 형성되고, 열 방향 Y를 따라서 연장된 띠 형상으로 형성되어 있다. 도전층 QE는, 인접하는 2개의 열에 위치한 화소 PX에 대향하고 있다. 도전층 OE 및 도전층 QE는, 행 방향 X에 교대로 배열되고, 서로 간격을 두고 위치하고 있다. 도전층 QE는, 영상 신호선 VL(도 1)과 대향한 영역으로부터 벗어나서 위치하고 있다. 이로 인해, 영상 신호선 VL 등의 부하를 저감할 수 있다. 또한, 도전층 OE 및 도전층 QE는, 상기 제3 실시 형태에 도시한 절결을 갖고 있어도 좋다.
도전층 QE는, 소스 전극 SE와 화소 전극 PE와의 콘택트부에 대해서 전기적으로 절연 상태가 되도록 상기 콘택트부에 간격을 두고 형성되어 있다.
또한, 도전층 QE도 평탄화막 PL 상에 형성되므로, 고정세화의 표시 장치에 있어서도, 화소 PX의 레이아웃 면적을 확보할 수 있다.
각 도전층 QE는 비표시 영역 R2까지 연장되고 비표시 영역 R2에서 저전위 전원선 PSL과 대향하고 있다. 각 도전층 QE는, 평탄화막 PL에 형성된 콘택트 홀 CH4를 지나서 저전위 전원선 PSL에 접속되어 있다.
여기서는, 저전위 전원선 PSL은 저전위 전원(Pvss)에 전기적으로 접속되고, 비표시 영역 R2의 1변에 형성되고, 행 방향 X로 연장되고, 고전위 전원선 PSH과 나란히 있다. 저전위 전원선 PSL은 고전위 전원선 PSH, 소스 전극 SE 및 드레인 전극 DE 등과 동일한 층에 금속(예를 들어, Al)으로 형성되어 있다. 저전위 전원선 PSL은 저전위 전원선 PSL 등과 동시에 동일 재료로 형성될 수 있다.
또한, 이 실시 형태에 있어서도, 도전층 OE를 이용해서 화소 PX에 고전위 Pvdd를 부여할 수 있으므로, 층간 절연막 II 상에 고전위 Pvdd로 설정되는 고전위 전원 배선 등을 설치하지 않아도 좋다. 층간 절연막 II 상의 영역(배선 및 전극 형성 영역)을 유효하게 이용할 수 있으므로, 고정세화의 표시 장치에 있어서도, 화소 PX의 레이아웃 면적을 확보할 수 있다.
열 방향 Y로 인접하는 복수의 화소 PX는, 출력 스위치 BCT를 공용하고 있다. 이 실시 형태에 있어서, 행 방향 X 및 열 방향 Y로 인접하는 8개(2행 4열)의 화소 PX는, 1개의 출력 스위치 BCT를 공용하고 있다. 이로 인해, 1개의 출력 스위치 BCT는, 상기 8개의 화소 PX에 고전위 Pvdd의 전원을 부여한다.
도전층 QE와 대향한 화소 PX에 있어서, 보조 용량 Cad는 도전층 QE 및 화소 전극 PE가 서로 대향하여 형성되어 있다. 또한, 도전층 OE와 대향한 화소 PX에 있어서, 보조 용량 Cad는 도전층 OE 및 화소 전극 PE가 서로 대향하여 형성되어 있다. 도전층 OE의 전위를 저전위 Pvss로 고정할 수 있다.
또한, 이 경우도, 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 된다. 반도체층을 이용하는 소자에 대향한 영역에 보조 용량 Cad를 형성할 수 있고, 즉, 보조 용량 Cad를 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다.
도 27은, 제4 실시 형태에 관한 제2 실시예의 표시 장치를 도시하는 평면도이며, 도전층 OE, QE의 전체적인 개략 구조를 도시하는 도면이다.
도 25 및 도 27에 도시하는 바와 같이, 도전층 OE 및 도전층 QE는, 도 26에 도시한 도전층 OE, QE와 대략 마찬가지로 형성되어 있다. 본 제2 실시예에 있어서, 도전층 OE와 도전층 QE와의 비율은 1대2이다. 여기서, 도전층 QE도 평탄화막 PL 상에 형성되므로, 고정세화의 표시 장치에 있어서도, 화소 PX의 레이아웃 면적을 확보할 수 있다.
열 방향 Y로 인접하는 복수의 화소 PX는, 출력 스위치 BCT를 공용하고 있다. 이 실시 형태에 있어서, 행 방향 X 및 열 방향 Y로 인접하는 12개(2행 6열)의 화소 PX는, 하나의 출력 스위치 BCT를 공용하고 있다. 이로 인해, 1개의 출력 스위치 BCT는, 상기 12개의 화소 PX에 고전위 Pvdd의 전원을 부여한다.
상기와 같이 구성된 제4 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 따르면, 표시 장치는, 제1 절연막(평탄화막 PL)과, 제3 도전층(도전층 OE, QE)과, 제2 절연막(패시베이션막 PS)과, 제4 도전층(화소 전극 PE)을 갖는 표시 소자(다이오드 OLED)를 구비하고 있다. 본 실시 형태에 관한 표시 장치의 구동 방법으로서는, 상기 제3 실시 형태에 관한 표시 장치의 구동 방법을 채용할 수 있다. 이로 인해, 상기 제3 실시 형태와 마찬가지의 효과를 얻을 수 있다.
보조 용량 Cad(용량부)는, 도전층 OE 및 화소 전극 PE가 서로 대향하여 형성되고, 또는 도전층 QE 및 화소 전극 PE가 서로 대향하여 형성되어 있다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 되므로, 보조 용량 Cad를 효율적으로 배치할 수 있다.
또한, 평탄화막 PL 상에는, 도전층 OE뿐만 아니라, 도전층 QE를 배치할 수도 있으므로, 제3 도전층의 레이아웃의 폭을 넓힐 수 있다.
또한, 본 실시 형태에 있어서, 표시 영역 R1의 도전층 QE는 저전위 전원선 PSL에 접속되고, 저전위 Pvss로 설정되어 있다. 이로 인해, 휘도 경사를 완화시킬 수 있다. 또한, 휘도 경사의 완화에 관해서는 제5 실시 형태에서 설명한다.
상기의 것으로부터, 고정세인 표시 장치 및 표시 장치의 구동 방법을 얻을 수 있다.
다음으로, 제5 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 대해서 설명한다. 이 실시 형태에 있어서, 상술한 제3 실시 형태와 동일 기능 부분에는 동일 부호를 부여하고, 그 상세한 설명은 생략한다.
도 28은, 본 실시 형태에 관한 표시 장치의 화소 PX의 등가 회로도이다. 도 29은, 본 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 저전위 전원선 PSL 및 보조 용량 Cad를 도시하는 도면이다.
도 28 및 도 29에 도시하는 바와 같이, 제3 도전층은 도전층 QE를 갖고 있다. 도전층 QE 및 화소 전극 PE는, 서로 대향하고, 보조 용량 Cad(용량부)를 형성하고 있다. 도전층 QE의 전위는 저전위 Pvss로 고정된다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 된다. 보조 용량 Cad를 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다. 또한, 이 실시 형태에 있어서, 표시 장치는 상면 발광형의 표시 장치이므로, 도전층 QE를 금속(예를 들어, Al)으로 형성할 수 있다.
다음으로 도 28 내지 도 32를 참조하여, 도전층 QE 및 저전위 전원선 PSL의 구성을 상세하게 설명한다. 도 30은, 본 실시 형태에 관한 제1 실시예의 표시 장치를 도시하는 평면도이며, 도전층 QE 및 저전위 전원선 PSL의 전체적인 개략 구조를 도시하는 도면이다. 도 31은, 본 실시 형태에 관한 제2 실시예의 표시 장치를 도시하는 평면도이며, 도전층 QE 및 저전위 전원선 PSL의 전체적인 개략 구조를 도시하는 도면이다. 도 32는, 본 실시 형태에 관한 제3 실시예의 표시 장치를 도시하는 평면도이며, 도전층 QE 및 저전위 전원선 PSL의 전체적인 개략 구조를 도시하는 도면이다.
도 30과 도 28 및 도 29에 도시하는 바와 같이, 저전위 전원선 PSL은, 직사각형 프레임 형상의 비표시 영역 R2에 형성되어 있다. 저전위 전원선 PSL은, 직사각형 막대 형상으로 일체적으로 형성되어 있다. 저전위 전원선 PSL에는 단자 T1, T2가 접속되어 있다. 여기서는, 저전위 전원선 PSL 및 단자 T1, T2는, 일체로 형성되어 있다. 저전위 전원선 PSL 및 단자 T1, T2는, 소스 전극 SE 및 드레인 전극 DE 등과 동일한 층에 금속(예를 들어, Al)으로 형성되어 있다. 저전위 전원선 PSL 및 단자 T1, T2는, 소스 전극 SE 및 드레인 전극 DE 등과 동시에 동일 재료로 형성될 수 있다. 저전위 전원선 PSL은, 단자 T1, T2를 통해서 저전위 전원(Pvss)에 접속되고, 정전위(저전위 Pvss)로 고정되어 있다.
도전층 QE는 표시 영역 R1에 형성되어 있다. 도전층 QE는, 복수의 개구 QE1을 갖고 있다. 개구 QE1은 임의로 도전층 QE에 형성되어 있으면 된다. 개구 QE1에 의해, 이 개구와 대향하는 배선(예를 들어, 제1 주사선 Sga, 제2 주사선 Sgb 및 영상 신호선 VL)의 부하를 저감할 수 있다.
도전층 QE는, 소스 전극 SE와 화소 전극 PE와의 콘택트부에 대해서 전기적으로 절연 상태가 되도록 상기 콘택트부에 간격을 두고 형성되어 있다. 예를 들어 개구 QE1이 형성된 영역에 있어서는, 이들의 영역을 이용함으로써, 상기 도전층 QE 및 콘택트부 사이의 절연 상태를 확보할 수 있다.
도전층 QE는 비표시 영역 R2까지 연장되어 설치되어 있다. 비표시 영역 R2에서, 도전층 QE는 저전위 전원선 PSL과 대향하고 있다. 도전층 QE는, 평탄화막 PL의 복수 개소에 형성된 콘택트 홀 CH4를 지나서 저전위 전원선 PSL에 접속되어 있다. 콘택트 홀 CH4는 비표시 영역 R2의 각 변에 형성되어 있다. 여기서는, 콘택트 홀 CH4는 비표시 영역 R2의 각 변에 거의 등간격으로 복수개 형성되어 있다.
도 31과 도 28 및 도 29에 도시하는 바와 같이, 저전위 전원선 PSL은 비표시 영역 R2의 1변에 형성되어 있다. 저전위 전원선 PSL은 띠 형상으로 형성되어 행 방향 X로 연장되어 있다. 저전위 전원선 PSL에는 단자 T1, T2가 접속되어 있다. 여기서는, 저전위 전원선 PSL 및 단자 T1, T2는, 일체로 형성되어 있다. 저전위 전원선 PSL 등은 금속(예를 들어, Al)으로 형성되어 있다. 저전위 전원선 PSL은 정전위(저전위 Pvss)로 고정되어 있다.
제2 도전층은 저전위 전원선 PSL 등 외에, 보조 전극 RE도 갖고 있다. 보조 전극 RE는 표시 영역 R1에 대해서 저전위 전원선 PSL의 반대측의 비표시 영역 R2에 형성되어 있다. 보조 전극 RE는 띠 형상으로 형성되고 행 방향 X로 연장되어 있다. 보조 전극 RE도, 금속(예를 들어, Al)으로 형성되어 있다.
도전층 QE는 표시 영역 R1에 형성되어 있다. 도전층 QE는, 복수의 개구 QE1을 갖고 있다. 도전층 QE는, 소스 전극 SE와 화소 전극 PE와의 콘택트부에 대해서 전기적으로 절연 상태가 되도록 상기 콘택트부에 간격을 두고 형성되어 있다.
도전층 QE는 비표시 영역 R2까지 연장되어 형성되어 있다. 비표시 영역 R2에서, 도전층 QE는, 한쪽에서 저전위 전원선 PSL과 대향하고, 다른 쪽에서 보조 전극 RE와 대향하고 있다. 도전층 QE는, 평탄화막 PL의 복수 개소에 형성된 콘택트 홀 CH4를 지나서 저전위 전원선 PSL에 접속되어 있다. 또한, 도전층 QE는, 평탄화막 PL의 복수 개소에 형성된 콘택트 홀 CH5를 지나서 보조 전극 RE에 접속되어 있다.
여기서, 단자 T1, T2(아우터 리드 본딩의 패드)가 설치된 측을 하측으로 하면, 저전위 전원선 PSL은 비표시 영역 R2의 하측에 위치하고, 보조 전극 RE는 비표시 영역 R2의 상측에 위치하고 있다.
도 32와 도 28 및 도 29에 도시하는 바와 같이, 제1 저전위 전원선으로서의 저전위 전원선 PSL1(PSL)은 비표시 영역 R2의 1변에 형성되어 있다. 저전위 전원선 PSL1은 띠 형상으로 형성되고 열 방향 Y로 연장되어 있다. 저전위 전원선 PSL1에는 단자 T1이 접속되어 있다. 여기서는, 저전위 전원선 PSL1 및 단자 T1은, 일체로 형성되어 있다.
제2 저전위 전원선으로서의 저전위 전원선 PSL2(PSL)는 비표시 영역 R2의 다른 1변에 형성되어 있다. 저전위 전원선 PSL2는 표시 영역 R1에 대해서 저전위 전원선 PSL1의 반대측의 비표시 영역 R2에 위치하고 있다. 저전위 전원선 PSL2는 띠 형상으로 형성되고 열 방향 Y로 연장되어 있다. 저전위 전원선 PSL2에는 단자 T2가 접속되어 있다. 여기서는, 저전위 전원선 PSL2 및 단자 T2는, 일체로 형성되어 있다. 저전위 전원선 PSL1, PSL2 등은 금속(예를 들어, Al)으로 형성되어 있다. 저전위 전원선 PSL1, PSL2는 정전위(저전위 Pvss)로 고정되어 있다.
도전층 QE는 표시 영역 R1에 형성되어 있다. 도전층 QE는, 복수의 개구 QE1을 갖고 있다. 도전층 QE는, 소스 전극 SE와 화소 전극 PE와의 콘택트부에 대해서 전기적으로 절연 상태가 되도록 상기 콘택트부에 간격을 두고 형성되어 있다.
도전층 QE는 비표시 영역 R2까지 연장되어 형성되어 있다. 비표시 영역 R2에서, 도전층 QE는, 한쪽에서 저전위 전원선 PSL1과 대향하고, 다른 쪽에서 저전위 전원선 PSL2와 대향하고 있다. 도전층 QE는, 평탄화막 PL의 복수 개소에 형성된 콘택트 홀 CH4를 지나서 저전위 전원선 PSL1, PSL2에 접속되어 있다.
상기 제1 실시예 내지 제3 실시예의 도전층 QE는 격자 형상(메쉬 형상)으로 형성되어 있다고 할 수 있다. 단, 도전층 QE의 형상은 상술한 예로 한정되는 것이 아니라 다양하게 변형 가능하다. 예를 들어, 도전층 QE는, 행 방향 X 또는 열 방향 Y로 연장된 스트라이프 형상으로 형성되어 있어도 좋다.
도 33은, 본 실시 형태에 관한 화소 PX를 도시하는 평면도이다. 도 33에서는, 4개의 화소 PX(1회소 P)로 출력 스위치 BCT를 공용한 경우의 화소 PX의 구성을 도시하고 있다. 여기서는, 대표예로서, RGBW 정방 배치 화소를 들고 있다.
도 33에 도시하는 바와 같이, 제2 도전층은 고전위 전원선 SLa를 갖고 있다. 표시 영역 R1에서, 고전위 전원선 SLa는, 열 방향 Y로 연장되어 형성되어 있다. 고전위 전원선 SLa는 비표시 영역 R2까지 연장되어 형성되고, 고전위 전원선 PSH에 접속되어 있다. 출력 스위치 BCT의 드레인 전극 AE에는 고전위 전원선 SLa를 통해서 고전위 전원이 부여된다. 제3 도전층은 고전위 Pvdd로 설정되는 도전층 OE를 갖고 있지 않기 때문이다.
화소 회로 내의 소자를 효율적으로 배치하므로, 출력 스위치 BCT를 공용(공유)하는 4개의 화소 PX는, 구동 트랜지스터 DRT, 화소 스위치 SST, 축적 용량 Cs, 보조 용량 Cad, 제2 주사선 Sgb가, 출력 스위치 BCT를 중심으로 하여, 열 방향 Y 및 행 방향 X에 거의 선 대칭이 되는 배치로 되어 있다.
상기와 같이 구성된 제5 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 따르면, 표시 장치는, 제1 절연막(평탄화막 PL)과, 제3 도전층(도전층 QE)과, 제2 절연막(패시베이션막 PS)과, 제4 도전층(화소 전극 PE)을 갖는 표시 소자(다이오드 OLED)를 구비하고 있다. 본 실시 형태에 관한 표시 장치의 구동 방법으로서는, 상기 제3 실시 형태에 관한 표시 장치의 구동 방법을 채용할 수 있다.
보조 용량 Cad(용량부)는, 도전층 QE 및 화소 전극 PE가 서로 대향하여 형성되어 있다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 되므로, 보조 용량 Cad를 효율적으로 배치할 수 있다. 이로 인해, 상기 제3 실시 형태와 마찬가지의 효과를 얻을 수 있다.
제5 도전층으로서의 대향 전극 CE는, 광 취출측의 전극이며, ITO나 IZO 등의 투명한 도전 재료로 형성되어 있다. 그런데, 상기 재료는 금속 재료와 비교하여 전기 저항값이 높으므로, 대향 전극 CE에서의 전위 강하에 의한 휘도 분포가 생기는 것이 염려된다. 그러나, 본 실시 형태에 있어서, 저전위 전원선 PSL뿐만 아니라, 저전위 전원선 PSL에 접속된 표시 영역 R1의 도전층 QE나 비표시 영역 R2의 보조 전극 RE도 저전위 Pvss로 설정되어 있다.
비표시 영역 R2의 저전위 전원선 PSL만이 저전위 Pvss로 설정되는 경우에 생기는 전위 경사를 완화시킬 수 있어, 저전위 Pvss의 경사에 의한 휘도 경사를 완화시킬 수 있다. 게다가, 표시 영역 R1 전체에 도전층 QE가 형성되어 있으므로, 상기 제4 실시 형태보다도 휘도 경사를 완화시킬 수 있다.
상기의 것으로부터, 고정세인 표시 장치 및 표시 장치의 구동 방법을 얻을 수 있다.
다음으로, 제6 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 대해서 설명한다. 이 실시 형태에 있어서, 상술한 제5 실시 형태와 동일 기능 부분에는 동일 부호를 부여하고, 그 상세한 설명은 생략한다. 도 34는, 본 실시 형태에 관한 표시 장치를 도시하는 평면도이며, 도전층 QE, 대향 전극 CE 및 저전위 전원선 PSL의 전체적인 개략 구조를 도시하는 도면이다.
도 34에 도시하는 바와 같이, 저전위 전원선 PSL1 및 저전위 전원선 PSL2는 비표시 영역 R2의 1변에 형성되어 있다. 저전위 전원선 PSL1은 띠 형상으로 형성되고 열 방향 Y로 연장되고, 단자 T1에 접속되어 있다. 여기서는, 저전위 전원선 PSL1 및 단자 T1은, 일체로 형성되어 있다. 저전위 전원선 PSL2는 띠 형상으로 형성되고 열 방향 Y로 연장되고, 단자 T2에 접속되어 있다. 여기서는, 저전위 전원선 PSL2 및 단자 T2는, 일체로 형성되어 있다.
비표시 영역 R2의 1변에서, 도전층 QE는 저전위 전원선 PSL1 및 저전위 전원선 PSL2와 대향하고 있다. 도전층 QE는 평탄화막 PL의 복수 개소로 형성된 콘택트 홀 CH4를 지나서 저전위 전원선 PSL1, PSL2에 접속되어 있다.
제5 도전층으로서의 대향 전극 CE는 표시 영역 R1 및 비표시 영역 R2에서, 도전층 QE에 대향하고 있다. 대향 전극 CE는 표시 영역 R1을 사이에 두고 위치한 비표시 영역 R2의 2개소에서 도전층 QE에 접속되어 있다.
여기서는, 대향 전극 CE는 비표시 영역 R2의 1변에서, 패시베이션막 PS 및 격벽 절연층 PI(격벽 절연층 PI가 위치하고 있지 않으면 패시베이션막 PS만)에 형성된 콘택트 홀 CH6을 지나서 도전층 QE에 접속되어 있다. 또한, 대향 전극 CE는 비표시 영역 R2의 다른 1변에서, 패시베이션막 PS 및 격벽 절연층 PI(격벽 절연층 PI가 위치하고 있지 않으면 패시베이션막 PS만)에 형성된 콘택트 홀 CH7을 지나서 도전층 QE에 접속되어 있다.
또한, 대향 전극 CE와 도전층 QE와는 3개소 이상으로 접속되어 있어도 좋다. 예를 들어, 대향 전극 CE와 도전층 QE는 비표시 영역 R2의 3변에서 접속되어 있어도 좋고, 비표시 영역 R2의 4변 모두 접속되어 있어도 좋다.
상기와 같이 구성된 제6 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 따르면, 표시 장치는, 제1 절연막(평탄화막 PL)과, 제3 도전층(도전층 QE)과, 제2 절연막(패시베이션막 PS)과, 제4 도전층(화소 전극 PE)을 갖는 표시 소자(다이오드 OLED)를 구비하고 있다. 본 실시 형태에 관한 표시 장치의 구동 방법으로서는, 상기 제3 실시 형태에 관한 표시 장치의 구동 방법을 채용할 수 있다.
보조 용량 Cad(용량부)는, 도전층 QE 및 화소 전극 PE가 서로 대향하여 형성되어 있다. 반도체층을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 되므로, 보조 용량 Cad를 효율적으로 배치할 수 있다. 저전위 전원선 PSL에 접속된 표시 영역 R1의 도전층 QE는 저전위 Pvss로 설정되어 있다. 이로 인해, 상기 제5 실시 형태와 마찬가지의 효과를 얻을 수 있다.
또한, 본 실시 형태에 있어서, 대향 전극 CE와 도전층 QE는 표시 영역 R1을 사이에 두고 위치한 비표시 영역 R2의 2개소에서 접속되어 있다. 대향 전극 CE와 도전층 QE가 1개소(1변)에서만 접속되어 있는 경우에 비해 대향 전극 CE의 전위(저전위 Pvss)의 경사를 보다 완화시킬 수 있어, 휘도 경사를 보다 완화시킬 수 있다. 이로 인해, 상기 제5 실시 형태보다도 휘도 경사를 완화시킬 수 있다.
상기의 것으로부터, 고정세인 표시 장치 및 표시 장치의 구동 방법을 얻을 수 있다.
또한, 상술한 제3 내지 제6 실시 형태는, 예에 지나지 않고, 발명의 범위를 한정하는 것을 의도한 것은 아니다. 상기 제3 내지 제6 실시 형태는, 실시 단계에서는 그 요지를 일탈하지 않는 범위로 구성 요소를 변형시켜 구체화 가능하다. 또한, 상기 실시 형태에 개시되어 있는 복수의 구성 요소의 적절한 조합에 의해, 다양한 발명을 형성할 수 있다. 예를 들어, 실시 형태에 나타내어지는 전체 구성 요소로부터 몇 개인가의 구성 요소를 삭제해도 좋다. 또한, 다른 실시 형태에 관한 구성 요소를 적절하게 조합해도 좋다.
예를 들어, 제3 도전층은, 접속 전극 BE를 더 갖고 있어도 좋다. 여기서는, 제3 도전층이 도전층 QE 및 접속 전극 BE를 갖고 있는 경우를 가정한다. 도 35에 도시하는 바와 같이, 도전층 QE 및 접속 전극 BE는 금속(예를 들어, Al)으로 형성되어 있다. 접속 전극 BE는, 평탄화막 PL에 형성한 콘택트 홀을 지나서, 구동 트랜지스터 DRT의 소스 전극 SE에 접속되어 있다.
화소 전극 PE는, 패시베이션막 PS에 형성한 콘택트 홀 CH3을 지나서 접속 전극 BE에 접속되어 있다. 상기와 같이, 화소 전극 PE는, 구동 트랜지스터 DRT의 소스 전극 SE에 간접적으로 접속되어 있어도 좋다. 또한, 도전층 QE는, 접속 전극 BE에 간격을 두고 형성되어 있다.
또한, 제3 도전층은, 접속 전극 BE 및 접속 전극 EE를 더 갖고 있어도 좋다. 여기서는, 제3 도전층이 도전층 QE, 접속 전극 BE 및 접속 전극 EE를 갖고 있는 경우를 가정한다.
도 36에 도시하는 바와 같이, 도전층 QE는 금속(예를 들어, Al)으로 형성되어 있다. 접속 전극 BE 및 접속 전극 EE는, 투명한 도전 재료(예를 들어, ITO 또는 IZO)로 형성되어 있다. 접속 전극 EE는, 평탄화막 PL에 형성된 콘택트 홀 CH4를 지나서 저전위 전원선 PSL에 접속되어 있다. ITO 등으로 접속 전극 BE 및 접속 전극 EE를 형성한 후, Al 등으로 도전층 QE를 형성하고 있다.
또한, 도시하지 않지만, 투명한 도전 재료로 접속 전극 BE 및 접속 전극 EE 등을 형성할 때, 비표시 영역 R2에서, 저전위 전원선 PSL이나 영상 신호선 VL 등의 배선 상에 동일한 재료로 전극층을 형성해도 좋다. ITO 등으로 형성된 전극층은 방습성을 갖고, 대기에 노출되어 있다. 즉, 대기에 노출되는 배선을, 상기 전극층으로 덮을 수 있으므로, 배선(제품)의 열화를 저감할 수 있다.
TFT의 반도체층은 폴리실리콘에 한정되지 않고, 아몰퍼스 실리콘으로 구성하는 것도 가능하다. 각 스위치를 구성하는 TFT나 구동 트랜지스터 DRT는, N 채널형의 TFT에 한정되지 않고, P 채널형의 TFT로 형성되어 있어도 좋다. 마찬가지로, 리셋 스위치 RST는, P 채널형 또는 N 채널형의 TFT로 형성되어 있으면 된다. 구동 트랜지스터 DRT 및 스위치의 형상, 치수는, 전술한 실시 형태에 한정되는 일 없이, 필요에 따라서 변경 가능하다.
또한, 출력 스위치 BCT는, 4개, 8개 또는 12개의 화소 PX에 1개 설치하여 공유되는 구성으로 하였지만, 이에 한정되지 않고, 필요에 따라서, 출력 스위치 BCT의 수를 증감 가능하다.
또한, 1행의 모든 화소 PX가 1개의 출력 스위치 BCT를 공용해도 좋다. 이 경우, 출력 스위치 BCT 및 제1 주사선 Sga는, 주사선 구동 회로 YDR2(YDR1)에 설치되어 있어도 좋다. 즉, 출력 스위치 BCT에 있어서, 소스 전극은 고전위 전원에 접속되고, 드레인 전극은 리셋 배선 Sgr에 접속되고, 게이트 전극은 제1 주사선 Sga에 접속된다.
또한, 화소 PX를 구성하는 자기 발광 소자는, 다이오드(유기 EL 다이오드) OLED에 한정되지 않고 자기 발광 가능한 다양한 표시 소자를 적용하여 형성하는 것이 가능하다.
또한, 보조 용량 Cad는, 구동 트랜지스터 DRT의 소스 전극과 정전위의 배선 사이에 접속되어 있으면 된다. 정전위의 배선으로서는 고전위 전원선 PSH나, 저전위 전원선 PSL을 들 수 있다.
상기 제3 내지 제6 실시 형태는, 상술한 표시 장치 및 표시 장치의 구동 방법에 한정되지 않고, 각종의 표시 장치 및 표시 장치의 구동 방법에 적용하는 것이 가능하다.
다음에, 상술한 제3 및 제4 실시 형태와 이들의 변형예에 관한 사항을, 이하의 (B1) 내지 (B10)에 나타낸다.
(B1) 서로 다른 층으로 형성된 복수의 반도체층, 제1 도전층 및 제2 도전층의 상방에 형성된 제1 절연막과,
상기 제1 절연막 상에 형성되고 고전위 전원 및 저전위 전원 중 어느 한쪽에 접속된 제3 도전층과,
상기 제1 절연막 및 제3 도전층 상에 형성된 제2 절연막과,
상기 제2 절연막 상에 형성된 제4 도전층을 갖는 표시 소자를 구비하고,
상기 제3 도전층 및 제4 도전층은, 서로 대향하고, 용량부를 형성하는 표시 장치.
(B2) 행 방향 및 열 방향을 따라서 매트릭스 형상으로 설치된 복수의 화소를 더 구비하고,
상기 복수의 화소의 각각은,
상기 고전위 전원과 상기 저전위 전원 사이에 접속된 상기 표시 소자와,
상기 표시 소자에 접속된 소스 전극과, 리셋 배선에 접속된 드레인 전극과, 게이트 전극을 가진 구동 트랜지스터와,
상기 고전위 전원과 상기 구동 트랜지스터의 드레인 전극 사이에 접속되고, 상기 고전위 전원과 상기 구동 트랜지스터의 드레인 전극 사이를 도통 상태 또는 비도통 상태로 전환하는 출력 스위치와,
영상 신호선과 상기 구동 트랜지스터의 게이트 전극 사이에 접속되고, 상기 영상 신호선을 통해서 부여되는 신호를 상기 구동 트랜지스터의 게이트 전극측에 도입하는지 여부를 전환하는 화소 스위치와,
상기 구동 트랜지스터의 소스 전극과 게이트 전극 사이에 접속된 축적 용량을 구비하고,
상기 구동 트랜지스터, 출력 스위치, 화소 스위치 및 축적 용량은, 상기 복수의 반도체층을 이용해서 형성되는 (B1)에 기재된 표시 장치.
(B3) 상기 영상 신호선은, 상기 열 방향으로 연장되어 형성되고,
상기 제3 도전층은, 상기 열 방향으로 연장되어 띠 형상으로 형성되고, 상기 영상 신호선과 대향한 영역으로부터 벗어나서 위치하고 있는 (B2)에 기재된 표시 장치.
(B4) 상기 출력 스위치는, 상기 복수의 화소에서 공용되어 있는 (B2)에 기재된 표시 장치.
(B5) 상기 제3 도전층과 동일한 층에 형성되고, 상기 열 방향으로 연장되어 띠 형상으로 형성되고, 상기 제3 도전층에 간격을 두고 위치하고 있는 동시에 상기 영상 신호선과 대향한 영역으로부터 벗어나서 위치하고, 상기 고전위 전원 및 상기 저전위 전원 중 어느 다른 쪽에 접속된 다른 제3 도전층을 더 구비하고 있는 (B1)에 기재된 표시 장치.
(B6) 직사각형 형상의 표시 영역으로부터 벗어난 직사각형 프레임 형상의 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 저전위 전원선을 더 구비하고,
상기 제3 도전층은, 상기 표시 영역 및 비표시 영역에 형성되고, 상기 비표시 영역의 각 변에서 상기 저전위 전원선에 접속되어 있는 (B1)에 기재된 표시 장치.
(B7) 표시 영역으로부터 벗어난 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 저전위 전원선과,
상기 표시 영역에 대해서 상기 저전위 전원선의 반대측의 상기 비표시 영역에 형성되고 금속으로 형성된 보조 전극을 더 구비하고,
상기 제3 도전층은, 상기 표시 영역 및 비표시 영역에 형성되고, 상기 저전위 전원선 및 보조 전극에 접속되어 있는 (B1)에 기재된 표시 장치.
(B8) 표시 영역으로부터 벗어난 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 제1 저전위 전원선과,
상기 표시 영역에 대해서 상기 저전위 전원선의 반대측의 상기 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 제2 저전위 전원선을 더 구비하고,
상기 제3 도전층은, 상기 표시 영역 및 비표시 영역에 형성되고, 상기 제1 저전위 전원선 및 제2 저전위 전원선에 접속되어 있는 (B1)에 기재된 표시 장치.
(B9) 표시 영역으로부터 벗어난 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 저전위 전원선과,
상기 제4 도전층의 상방에서 상기 표시 영역 및 비표시 영역에 형성되고 상기 표시 소자를 형성하는 제5 도전층을 더 구비하고,
상기 제3 도전층은, 상기 표시 영역 및 비표시 영역에 형성되고, 상기 저전위 전원선에 접속되고,
상기 제5 도전층은, 상기 표시 영역을 사이에 두고 위치한 상기 비표시 영역의 2개소에서 상기 제3 도전층에 접속되어 있는 (B1)에 기재된 표시 장치.
(B10) 상기 제3 도전층은 금속으로 형성되어 있는 (B1) 내지 (B9) 중 어느 하나에 기재된 표시 장치.
이하, 도면을 참조하면서 제7 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 대해서 상세하게 설명한다. 이 실시 형태에 있어서, 표시 장치는 액티브 매트릭스형의 표시 장치이며, 보다 상세하게는 액티브 매트릭스형의 유기 EL(일렉트로루미네센스) 표시 장치이다. 이 실시 형태에 있어서, 상술한 제1 실시 형태와 동일 기능 부분에는 동일 부호를 부여하고, 그 상세한 설명은 생략한다. 또한, 상기 도 1, 도 2, 도 7, 도 8 및 도 9와 이들 도면의 설명은, 본 실시 형태의 설명에도 적용할 수 있다.
도 37은, 본 실시 형태에 관한 표시 장치에 채용 가능한 구조의 일례를 개략적으로 도시하는 부분 단면도이다. 또한, 도 37에서는, 표시 장치를, 그 표시면, 즉 전방면 또는 광 출사면이 상방을 향하고, 배면이 하방을 향하도록 나타내고 있다. 이 표시 장치는 액티브 매트릭스형 구동 방식을 채용한 상면 발광형의 유기 EL 표시 장치이다.
도 37을 참조하여, 구동 트랜지스터 DRT 및 다이오드 OLED의 구성을 상세하게 설명한다.
구동 트랜지스터 DRT를 형성한 N 채널형의 TFT는, 반도체층 SC를 구비하고 있다. 반도체층 SC는, 제1 절연막으로서의 절연막 PL 상에 형성되어 있다. 또한, 절연 기판(SUB) 상에는 언더코트층 UC가 형성되고, 절연막 PL은 언더코트층 UC 상에 형성되어 있다. 반도체층 SC는, 예를 들어, p형 영역과 n형 영역을 포함한 폴리실리콘층이다.
반도체층 SC는, 제2 절연막으로서의 게이트 절연막 GI로 피복되어 있다. 게이트 절연막 GI 상에는, 구동 트랜지스터 DRT의 게이트 전극 G가 형성되어 있다. 게이트 전극 G는 반도체층 SC와 대향하고 있다. 게이트 절연막 GI 및 게이트 전극 G 상에는 층간 절연막 II가 형성되어 있다.
층간 절연막 II 상에는, 소스 전극 SE 및 드레인 전극 DE가 또한 형성되어 있다. 소스 전극 SE 및 드레인 전극 DE는, 층간 절연막 II 및 게이트 절연막 GI에 형성된 콘택트 홀을 지나서 반도체층 SC의 소스 영역 및 드레인 영역에 각각 접속되어 있다. 층간 절연막 II, 소스 전극 SE 및 드레인 전극 DE 상에는, 패시베이션막 PS가 형성되어 있다. 패시베이션막 PS는, 절연막으로서 기능하고 있다.
다이오드 OLED는, 화소 전극 PE와, 유기물층 ORG와, 대향 전극 CE를 포함하고 있다. 이 실시 형태에 있어서, 화소 전극 PE는 양극이고, 대향 전극 CE는 음극이다.
패시베이션막 PS 상에는, 화소 전극 PE가 형성되어 있다. 화소 전극 PE는, 패시베이션막 PS에 형성한 콘택트 홀을 지나서 소스 전극 SE에 접속되어 있다. 화소 전극 PE는, 광 반사성을 갖는 배면 전극이다. 화소 전극 PE는, 투명한 전극층(예를 들어, ITO:인듐 주석 산화물)과 광 반사성을 갖는 전극층(예를 들어, Al)이 적층되어 형성되어 있다.
화소 전극 PE를 형성할 때, 패시베이션막 PS 상에 투명한 도전 재료(예를 들어, ITO)를 퇴적하고, 계속해서 광 반사성을 갖는 도전 재료(예를 들어, Al)를 퇴적하고, 그 후, 포토리소그래피법을 사용해서 패터닝을 실시함으로써 화소 전극 PE를 형성한다.
패시베이션막 PS 상에는, 또한, 격벽 절연층 PI가 형성되어 있다. 격벽 절연층 PI에는, 화소 전극 PE에 대응한 위치에 관통 구멍이 형성되어 있거나, 혹은, 화소 전극 PE가 형성하는 열 또는 행에 대응한 위치에 슬릿이 형성되어 있다. 여기서는, 일례로서, 격벽 절연층 PI는 화소 전극 PE에 대응한 위치에 관통 구멍을 갖고 있다.
화소 전극 PE 상에는, 활성층으로서, 발광층을 포함한 유기물층 ORG가 형성되어 있다. 발광층은, 예를 들어, 발광색이 적색, 녹색, 청색, 또는 무채색의 발광성 유기 화합물을 포함한 박막이다. 이 유기물층 ORG는, 발광층 외에, 정공 주입층, 정공 수송층, 정공 블로킹층, 전자 수송층, 전자 주입층 등도 더 포함할 수 있다.
또한, 다이오드 OLED의 발광색은, 반드시 적색, 녹색, 청색, 또는 무채색으로 분류되어 있을 필요는 없고, 무채색만이어도 좋다. 이 경우, 다이오드 OLED는 적색, 녹색 및 청색의 컬러 필터와 조합함으로써, 적색, 녹색, 청색, 또는 무채색을 발광할 수 있다.
격벽 절연층 PI 및 유기물층 ORG는, 대향 전극 CE로 피복되어 있다. 이 예에서는, 대향 전극 CE는, 화소 PX간에서 서로 접속된 전극, 즉 공통 전극이다. 또한, 이 예에서는, 대향 전극 CE는 음극이고, 또한 광 투과성의 전방면 전극이다. 대향 전극 CE는, 예를 들어, 패시베이션막 PS와 격벽 절연층 PI에 형성된 콘택트 홀을 지나서, 소스 전극 SE 및 드레인 전극 DE와 동일한 층에 형성된 전극 배선(도시하지 않음)에 전기적으로 접속되어 있다.
이와 같은 구조의 다이오드 OLED에서는, 화소 전극 PE로부터 주입된 홀과, 대향 전극 CE로부터 주입된 전자가 유기물층 ORG의 내부에서 재결합하였을 때에, 유기물층 ORG를 구성하는 유기 분자를 여기하여 여기자를 발생시킨다. 이 여기자가 방사 실활하는 과정에서 발광하고, 이 광이 유기물층 ORG로부터 투명한 대향 전극 CE를 통해서 외부로 방출된다.
다음으로 도 37 및 도 38을 참조하여, 구동 트랜지스터 DRT, 축적 용량 Cs 및 보조 용량 Cad의 구성을 상세하게 설명한다. 도 38은, 본 실시 형태에 관한 표시 장치를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 전원선 PSH, 도전층 AE, 도전층 OE 및 화소 전극 PE를 도시하는 도면이다.
도 37 및 도 38에 도시하는 바와 같이, 복수의 제1 도전층으로서의 복수의 도전층 OE는 표시 영역 R1에 형성되고, 언더코트층 UC 상에 형성되어 있다. 또한, 절연막 PL은 언더코트층 UC 및 도전층 OE 상에 형성되어 있다. 도전층 OE는, 도체로서의 금속(예를 들어, 알루미늄)으로 형성되어 있다.
표시 영역 R1의 외측의 비표시 영역 R2에서, 도전층 OE는 비표시 영역 R2에 형성된 전원선 PSH에 접속되어 있다. 전원선 PSH는 정전위의 전원에 접속되어 있다. 이 실시 형태에 있어서, 전원선 PSH는 고전위 전원에 접속되고, 고전위 Pvdd로 고정되어 있다. 이에 의해, 도전층 OE가 전기적으로 플로팅 상태로 되지 않도록(보조 용량 Cad가 용량부로서 기능하도록) 설정할 수 있다. 또한, 전원선 PSH는 저전위 전원에 접속되고, 저전위 Pvss로 고정되어 있어도 좋다.
서로 대향한 도전층 OE, 절연막 PL 및 도체층(구동 트랜지스터 DRT의 반도체층 SC의 소스 영역)은, 보조 용량 Cad(용량부)를 형성하고 있다. 반도체층 SC보다 상층의 전극(도전층)을 이용하는 일 없이 보조 용량 Cad의 형성이 가능하게 된다.
복수의 제2 도전층으로서의 복수의 도전층 AE는 표시 영역 R1에 형성되고, 게이트 절연막 GI 상에 형성되어 있다. 또한, 다이오드 OLED는 도전층 AE의 상방에 설치되어 있다. 도전층 AE는 도체로서의 금속(예를 들어, 알루미늄)으로 형성되어 있다. 도전층 AE는 게이트 전극 G와 동일한 층에 형성되어 있다. 도전층 AE는 게이트 전극 G에 접속되어 있다.
이 실시 형태에 있어서, 표시 장치는 상면 발광형의 표시 장치이므로, 도전층 OE 및 도전층 AE를 금속으로 형성할 수 있다. 또한, 표시 장치가 하면 발광형의 표시 장치이거나, 액정 표시 장치와 같이 광 투과형의 표시 장치이거나 하는 경우, 도전층 OE 및 도전층 AE를 금속으로 형성하는 것은 바람직하지 않다.
서로 대향한 도전층 AE, 게이트 절연막 GI 및 도체층(구동 트랜지스터 DRT의 반도체층 SC의 소스 영역)은, 축적 용량 Cs(용량부)를 형성하고 있다. 또한, 반도체층 SC, 게이트 절연막 GI 및 게이트 전극 G는, 톱 게이트형의 TFT를 형성하고 있다.
도전층 OE 및 도전층 AE는, 서로 다른 층으로 형성되어 있다. 도전층 OE 및 도전층 AE는, 서로 대향하고 있어도 좋다. 즉, 보조 용량 Cad 및 축적 용량 Cs를 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다.
또한, 복수의 화소 PX의 배치 구성에 대해서는 상기 도 7을 이용하여 설명한 바와 같다.
또한, 상기와 같이 구성된 표시 장치(유기 EL 표시 장치)의 동작에 대해서는, 상기 도 8 및 도 9를 이용하여 설명한 바와 같다.
또한, 영상 신호 기입 기간 Pw에서, 구동 트랜지스터 DRT에 흐르는 전류 Idrt와 용량 Cs+Cel+Cad의 관계는 다음 식으로 표시되고, ΔV1은, 다음 식으로부터 결정되는 영상 신호 Vsig의 전압값, 영상 기입 기간 Pw, 트랜지스터의 이동도에 대응한 소스 전극의 전위의 변위이다.
Figure pat00006
Figure pat00007
Figure pat00008
여기서,
Figure pat00009
이고, 구동 트랜지스터 DRT의 채널 폭을 W, 구동 트랜지스터 DRT의 채널 길이를 L, 캐리어 이동도를 μ, 단위 면적당의 게이트 정전 용량을 Cox로 하면 β는 다음 식으로 정의된다.
Figure pat00010
따라서, ΔV1은 캐리어 이동도 μ의 대소에 비례하게 되고, 이동도가 큰 쪽이 ΔV1도 크게 된다. 영상 신호 기입 기간 Pw 종료시의 Vgs는
Figure pat00011
이고, ΔV1이 크고, 즉 이동도가 큰 쪽이 Vgs가 보다 저하되고 구동 트랜지스터를 흐르는 전류를 억제하므로 이동도의 대소에 의한 전류 변동을 완화시킬 수 있다.
상기와 같이 구성된 제7 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법에 따르면, 표시 장치는, 복수의 도전층 OE(복수의 제1 도전층)와, 절연막 PL(제1 절연막)과, 복수의 반도체층 SC(소스 영역 및 드레인 영역인 도체층을 포함함)와, 게이트 절연막 GI(제2 절연막)와, 복수의 게이트 전극 G 및 복수의 도전층 AE(복수의 제2 도전층)와, 복수의 다이오드 OLED(복수의 표시 소자)를 구비하고 있다. 반도체층 SC, 게이트 절연막 GI 및 게이트 전극 G는, 톱 게이트형의 TFT를 형성하고 있다. 도전층 OE, 절연막 PL 및 도체층(반도체층 SC의 소스 영역)은, 보조 용량 Cad(용량부)를 형성하고 있다.
반도체층 SC의 하층측에 도전층 OE 및 절연막 PL을 형성하고, 보조 용량 Cad를 형성하고 있다. 반도체층 SC의 상층측의 레이아웃의 영향을 받는 일 없이 보조 용량 Cad를 형성할 수 있다. 이로 인해, 화소 사이즈의 확대를 억제할 수 있고, 경우에 따라서는 화소 사이즈를 축소할 수 있다.
도전층 OE 및 도전층 AE는, 서로 다른 층으로 형성되어 있다. 도전층 OE 및 도전층 AE는, 서로 대향하고 있어도 좋다. 보조 용량 Cad 및 축적 용량 Cs를 효율적으로 배치할 수 있으므로, 스페이스의 이용 효율의 향상을 도모할 수 있다. 그리고, 화소 PX의 고정세화에 기여할 수 있다.
또한, 반도체층 SC의 하층측에 도전층 OE를 형성함으로써, 도전층 OE에 의한 반도체층 SC에의 광의 입사를 차단하는 효과를 기대할 수 있다. 이 경우, 반도체층 SC에 있어서의 리크 전류의 양을 억제할 수 있다.
또한, 반도체층 SC의 상층측에 도전층을 형성하는 경우에 비해, 반도체층 SC의 하층측에 도전층을 형성하는 쪽이, 제조(제조 프로세스)가 용이하다.
그 밖에, 본 실시 형태에 관한 표시 장치 및 표시 장치의 구동 방법은, 상술한 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다.
상기의 것으로부터, 고정세인 표시 장치 및 표시 장치의 구동 방법을 얻을 수 있다.
다음으로, 상기 제7 실시 형태에 관한 표시 장치의 변형예에 대해서 설명한다.
도 39는, 상기 제7 실시 형태에 관한 표시 장치의 변형예를 도시하는 부분 단면도이며, 구동 트랜지스터 DRT, 전원선 PSH, 접속 전극 AE, 접속 전극 GE, 도전층 OE, 도전층 HE 및 화소 전극 PE를 도시하는 도면이다.
도 39에 도시하는 바와 같이, 도전층 OE는 언더코트층 UC 상에 형성되고, 절연막 PL로 덮여져 있다. 도전층 OE는, 도체층(반도체층 SC의 소스 영역)과 대향하고 있다. 도전층 OE, 절연막 PL 및 상기 도체층은, 축적 용량 Cs를 형성하고 있다. 또한, 도 38에 도시한 도전층 AE는 형성되어 있지 않다.
층간 절연막 II 상에는, 드레인 전극 DE 및 도시하지 않은 소스 전극 SE 외에, 접속 전극 GE 및 도전층 HE가 형성되어 있다. 접속 전극 GE 및 도전층 HE는, 드레인 전극 DE 및 소스 전극 SE와 동일한 재료로 동시에 형성되어 있다.
접속 전극 GE의 한쪽은, 층간 절연막 II에 형성한 콘택트 홀을 지나서 게이트 전극 G에 접속되어 있다. 접속 전극 GE의 다른 쪽은, 절연막 PL, 게이트 절연막 GI 및 층간 절연막 II에 형성한 콘택트 홀을 지나서 도전층 OE에 접속되어 있다. 이 콘택트 홀은, 도체층(반도체층 SC의 소스 영역)에 형성된 개구의 내부에 위치하고 있거나, 또는 상기 도체층으로부터 벗어나서 위치하고 있다.
도전층 HE는, 도체층(반도체층 SC의 소스 영역)과 대향하고 있다. 도체층(반도체층 SC의 소스 영역), 게이트 절연막 GI, 층간 절연막 II 및 도전층 HE는, 보조 용량 Cad를 형성하고 있다. 또한, 여기서는, 도전층 OE 및 도전층 HE는, 도체층 등을 사이에 두고 대향하고 있다.
상기와 같이, 하방측에 축적 용량 Cs를 형성하고, 상방측에 보조 용량 Cad를 형성해도 좋다.
표시 영역 R1의 외측의 비표시 영역 R2에서, 도전층 HE는 비표시 영역 R2에 형성된 전원선 PSH에 접속되어 있다. 상술한 바와 같이, 전원선 PSH는 정전위의 전원에 접속되어 있다. 여기서는, 전원선 PSH는 고전위 전원에 접속되고, 고전위 Pvdd로 고정되어 있다. 이에 의해, 도전층 HE가 전기적으로 플로팅 상태로 되지 않도록 설정할 수 있다. 또한, 전원선 PSH는 저전위 전원에 접속되고, 저전위 Pvss로 고정되어 있어도 좋다.
또한, 상술한 제7 실시 형태는, 예에 지나지 않고, 발명의 범위를 한정하는 것을 의도한 것은 아니다. 상기 제7 실시 형태는, 실시 단계에서는 그 요지를 일탈하지 않는 범위로 구성 요소를 변형시켜 구체화 가능하다. 또한, 상기 실시 형태에 개시되어 있는 복수의 구성 요소의 적절한 조합에 의해, 다양한 발명을 형성할 수 있다. 예를 들어, 실시 형태에 나타내어지는 전체 구성 요소로부터 몇 개인가의 구성 요소를 삭제해도 좋다. 또한, 다른 실시 형태에 관한 구성 요소를 적절하게 조합해도 좋다.
예를 들어, TFT의 반도체층은 폴리실리콘에 한정되지 않고, 아몰퍼스 실리콘으로 구성하는 것도 가능하다. 각 스위치를 구성하는 TFT나 구동 트랜지스터 DRT는, N 채널형의 TFT에 한정되지 않고, P 채널형의 TFT로 형성되어 있어도 좋다. 마찬가지로, 리셋 스위치 RST는, P 채널형 또는 N 채널형의 TFT로 형성되어 있으면 된다. 구동 트랜지스터 DRT 및 스위치의 형상, 치수는, 전술한 실시 형태에 한정되는 일 없이, 필요에 따라서 변경 가능하다.
또한, 출력 스위치 BCT는, 4개의 화소 PX에 1개 설치하여 공유되는 구성으로 하였지만, 이에 한정되지 않고, 필요에 따라서, 출력 스위치 BCT의 수를 증감 가능하다. 예를 들어, 출력 스위치 BCT는, 화소 PX에 1개씩 설치되어 있어도 좋다. 또한, 1행 2열 또는 2행 1열로 설치된 2개의 화소 PX가 1개의 출력 스위치 BCT를 공용하거나, 2행 4열로 설치된 8개의 화소 PX가 1개의 출력 스위치 BCT를 공용하거나 해도 좋다.
또한, 1행의 모든 화소 PX가 1개의 출력 스위치 BCT를 공용해도 좋다. 이 경우, 출력 스위치 BCT 및 제1 주사선 Sga는, 주사선 구동 회로 YDR2(YDR1)에 설치되어 있어도 좋다. 즉, 출력 스위치 BCT에 있어서, 소스 전극은 고전위 전원에 접속되고, 드레인 전극은 리셋 배선 Sgr에 접속되고, 게이트 전극은 제1 주사선 Sga에 접속된다.
또한, 화소 PX를 구성하는 자기 발광 소자는, 다이오드(유기 EL 다이오드) OLED에 한정되지 않고 자기 발광 가능한 다양한 표시 소자를 적용하여 형성하는 것이 가능하다. 보조 용량 Cad는, 구동 트랜지스터 DRT의 소스 전극 및 정전위의 배선 사이에 접속되어 있으면 된다. 정전위의 배선으로서는 고전위 전원선 SLa나, 저전위 전원선 SLb나, 리셋 배선 Sgr을 들 수 있다.
상기 제7 실시 형태는, 상술한 표시 장치 및 표시 장치의 구동 방법에 한정되지 않고, 각종의 표시 장치 및 표시 장치의 구동 방법에 적용하는 것이 가능하다.
다음에, 상술한 제7 실시 형태 및 이들의 변형예에 관한 사항을, 이하의 (C1) 내지 (C9)에 나타낸다.
(C1) 복수의 제1 도전층과,
상기 복수의 도전층 상에 형성된 제1 절연막과,
상기 제1 절연막 상에 형성된 복수의 도체층과,
상기 제1 절연막 및 복수의 도체층 상에 형성된 제2 절연막과,
상기 제2 절연막 상에 형성된 복수의 제2 도전층과,
상기 복수의 제2 도전층의 상방에 설치된 복수의 표시 소자를 구비하고,
상기 도체층, 제2 절연막 및 제2 도전층은, 톱 게이트형의 박막 트랜지스터를 형성하고,
상기 제1 도전층, 제1 절연막 및 도체층은, 용량부를 형성하는 표시 장치.
(C2) 행 방향 및 열 방향을 따라서 매트릭스 형상으로 설치된 복수의 화소를 더 구비하고,
상기 복수의 화소의 각각은,
고전위 전원과 저전위 전원 사이에 접속된 상기 표시 소자와,
상기 표시 소자에 접속된 소스 전극과, 리셋 배선에 접속된 드레인 전극과, 게이트 전극을 가진 구동 트랜지스터와,
상기 고전위 전원과 상기 구동 트랜지스터의 드레인 전극 사이에 접속되고, 상기 고전위 전원 및 구동 트랜지스터의 드레인 전극 사이를 도통 상태 또는 비도통 상태로 전환하는 출력 스위치와,
영상 신호선과 상기 구동 트랜지스터의 게이트 전극 사이에 접속되고, 상기 영상 신호선을 통해서 부여되는 신호를 상기 구동 트랜지스터의 게이트 전극측에 도입하는지 여부를 전환하는 화소 스위치와,
상기 구동 트랜지스터의 소스 전극과 상기 게이트 전극 사이에 접속된 축적 용량을 구비하고,
상기 구동 트랜지스터는 상기 박막 트랜지스터로 형성되고,
상기 축적 용량은 상기 용량부에서 형성되어 있는 (C1)에 기재된 표시 장치.
(C3) 행 방향 및 열 방향을 따라서 매트릭스 형상으로 설치된 복수의 화소를 더 구비하고,
상기 복수의 화소의 각각은,
고전위 전원과 저전위 전원 사이에 접속된 상기 표시 소자와,
상기 표시 소자에 접속된 소스 전극과, 리셋 배선에 접속된 드레인 전극과, 게이트 전극을 가진 구동 트랜지스터와,
상기 고전위 전원과 상기 구동 트랜지스터의 드레인 전극 사이에 접속되고, 상기 고전위 전원 및 구동 트랜지스터의 드레인 전극 사이를 도통 상태 또는 비도통 상태로 전환하는 출력 스위치와,
영상 신호선과 상기 구동 트랜지스터의 게이트 전극 사이에 접속되고, 상기 영상 신호선을 통해서 부여되는 신호를 상기 구동 트랜지스터의 게이트 전극측에 도입하는지 여부를 전환하는 화소 스위치와,
상기 표시 소자와 상기 고전위 전원 사이에 접속된 보조 용량을 구비하고,
상기 구동 트랜지스터는 상기 박막 트랜지스터로 형성되고,
상기 보조 용량은 상기 용량부에서 형성되어 있는 (C1)에 기재된 표시 장치.
(C4) 서로 대향하는 상기 도체층, 제2 절연막 및 제2 도전층은, 상기 박막 트랜지스터 외에 다른 용량부를 형성하는 (C1)에 기재된 표시 장치.
(C5) 행 방향 및 열 방향을 따라서 매트릭스 형상으로 설치된 복수의 화소를 더 구비하고,
상기 복수의 화소의 각각은,
고전위 전원과 저전위 전원 사이에 접속된 상기 표시 소자와,
상기 표시 소자에 접속된 소스 전극과, 리셋 배선에 접속된 드레인 전극과, 게이트 전극을 가진 구동 트랜지스터와,
상기 고전위 전원과 상기 구동 트랜지스터의 드레인 전극 사이에 접속되고, 상기 고전위 전원 및 구동 트랜지스터의 드레인 전극 사이를 도통 상태 또는 비도통 상태로 전환하는 출력 스위치와,
영상 신호선과 상기 구동 트랜지스터의 게이트 전극 사이에 접속되고, 상기 영상 신호선을 통해서 부여되는 신호를 상기 구동 트랜지스터의 게이트 전극측에 도입하는지 여부를 전환하는 화소 스위치와,
상기 구동 트랜지스터의 소스 전극과 상기 게이트 전극 사이에 접속된 축적 용량과,
상기 표시 소자와 상기 고전위 전원 사이에 접속된 보조 용량을 구비하고,
상기 구동 트랜지스터는 상기 박막 트랜지스터로 형성되고,
상기 축적 용량 및 보조 용량의 한쪽은 상기 용량부에서 형성되고,
상기 축적 용량 및 보조 용량의 다른 쪽은 상기 다른 용량부에서 형성되어 있는 (C4)에 기재된 표시 장치.
(C6) 상기 출력 스위치는, 상기 복수의 화소에서 공용되어 있는 (C2), (C3) 및 (C5) 중 어느 하나에 기재된 표시 장치.
(C7) 상기 제1 도전층은 금속으로 형성되어 있는 (C1)에 기재된 표시 장치.
(C8) 상기 제1 도전층은 표시 영역의 외측에서, 정전위의 전원에 접속된 전원선에 접속되어 있는 (C1)에 기재된 표시 장치.
(C9) 상기 정전위의 전원은, 상기 고전위 전원 또는 저전위 전원인 (C6)에 기재된 표시 장치.
또한, 본 발명은 상기 실시 형태 그대로 한정되는 것이 아니라, 실시 단계에서는 그 요지를 일탈하지 않는 범위로 구성 요소를 변형시켜 구체화 가능하다. 또한, 상기 실시 형태에 개시되어 있는 복수의 구성 요소의 적절한 조합에 의해, 다양한 발명을 형성할 수 있다. 예를 들어, 실시 형태에 나타내어지는 전체 구성 요소로부터 몇 개인가의 구성 요소를 삭제해도 좋다. 또한, 다른 실시 형태에 관한 구성 요소를 적절하게 조합해도 좋다.

Claims (20)

  1. 복수의 반도체층과,
    상기 복수의 반도체층의 상방에 형성된 제1 절연막과,
    상기 제1 절연막 상에 형성되고, 금속으로 형성된 제1 도전층과,
    상기 제1 절연막 및 제1 도전층 상에 형성된 제2 절연막과,
    상기 제2 절연막 상에 형성된 제2 도전층을 갖는 표시 소자를 구비하고,
    상기 제1 도전층 및 제2 도전층은, 서로 대향하고, 용량부를 형성하는 표시 장치.
  2. 제1항에 있어서,
    상기 제2 도전층은, 투명한 전극층과 광 반사성을 갖는 전극층이 적층되어 형성되어 있는 표시 장치.
  3. 제1항에 있어서,
    행 방향 및 열 방향을 따라서 매트릭스 형상으로 설치된 복수의 화소를 더 구비하고,
    상기 복수의 화소의 각각은,
    고전위 전원 및 저전위 전원 사이에 접속된 상기 표시 소자와,
    상기 표시 소자에 접속된 소스 전극과, 리셋 배선에 접속된 드레인 전극과, 게이트 전극을 가진 구동 트랜지스터와,
    상기 고전위 전원 및 구동 트랜지스터의 드레인 전극 사이에 접속되고, 상기 고전위 전원 및 구동 트랜지스터의 드레인 전극 사이를 도통 상태 또는 비도통 상태로 전환하는 출력 스위치와,
    영상 신호선 및 상기 구동 트랜지스터의 게이트 전극 사이에 접속되고, 상기 영상 신호선을 통해서 부여되는 신호를 상기 구동 트랜지스터의 게이트 전극측에 도입하는지 여부를 전환하는 화소 스위치와,
    상기 구동 트랜지스터의 소스 전극 및 게이트 전극 사이에 접속된 축적 용량을 구비하고,
    상기 구동 트랜지스터, 출력 스위치, 화소 스위치 및 축적 용량은, 상기 복수의 반도체층을 이용해서 형성되는 표시 장치.
  4. 제3항에 있어서,
    상기 출력 스위치에 접속된 제1 주사선과,
    상기 화소 스위치에 접속된 제2 주사선과,
    상기 제1 주사선 및 제2 주사선에 접속된 주사선 구동 회로와,
    상기 영상 신호선에 접속된 신호선 구동 회로를 더 구비하는 표시 장치.
  5. 제3항에 있어서,
    상기 출력 스위치는, 상기 복수의 화소에서 공용되어 있는 표시 장치.
  6. 제3항에 있어서,
    상기 복수의 화소의 각각은, 상기 용량부인 보조 용량을 더 구비하고,
    상기 제1 도전층은 정전위의 전원에 접속되고,
    상기 제2 도전층은 상기 구동 트랜지스터의 소스 전극에 접속되어 있는 표시 장치.
  7. 제6항에 있어서,
    상기 정전위의 전원은 상기 고전위 전원 또는 저전위 전원이고,
    상기 제1 도전층은, 표시 영역의 외측에서, 상기 정전위의 전원에 접속된 전원선에 접속되어 있는 표시 장치.
  8. 제7항에 있어서,
    상기 표시 영역의 외측에서 상기 전원선 상에 형성된 방습성을 갖는 전극층을 더 구비하고,
    상기 전극층은, 대기에 노출되어 있는 표시 장치.
  9. 제1항에 있어서,
    행 방향 및 열 방향을 따라서 매트릭스 형상으로 설치된 복수의 화소를 더 구비하고,
    상기 복수의 화소의 각각은,
    고전위 전원 및 저전위 전원 사이에 접속된 상기 표시 소자와,
    상기 표시 소자에 접속된 소스 전극과, 리셋 배선에 접속된 드레인 전극과, 게이트 전극을 가진 구동 트랜지스터와,
    영상 신호선 및 상기 구동 트랜지스터의 게이트 전극 사이에 접속되고, 상기 영상 신호선을 통해서 부여되는 신호를 상기 구동 트랜지스터의 게이트 전극측에 도입하는지 여부를 전환하는 화소 스위치와,
    상기 구동 트랜지스터의 소스 전극 및 게이트 전극 사이에 접속된 축적 용량을 구비하고,
    상기 구동 트랜지스터, 화소 스위치 및 축적 용량은, 상기 반도체층을 이용해서 형성되는 표시 장치.
  10. 제9항에 있어서,
    상기 고전위 전원 및 리셋 배선 사이에 접속되고, 상기 고전위 전원 및 리셋 배선 사이를 도통 상태 또는 비도통 상태로 전환하는 출력 스위치와, 상기 출력 스위치에 접속된 제1 주사선을 가진 주사선 구동 회로와,
    상기 주사선 구동 회로 및 화소 스위치에 접속된 제2 주사선과,
    상기 영상 신호선에 접속된 신호선 구동 회로를 더 구비하는 표시 장치.
  11. 서로 다른 층으로 형성된 복수의 반도체층, 제1 도전층 및 제2 도전층의 상방에 형성된 제1 절연막과,
    상기 제1 절연막 상에 형성되고 고전위 전원 및 저전위 전원 중 어느 한쪽에 접속된 제3 도전층과,
    상기 제1 절연막 및 제3 도전층 상에 형성된 제2 절연막과,
    상기 제2 절연막 상에 형성된 제4 도전층을 갖는 표시 소자를 구비하고,
    상기 제3 도전층 및 제4 도전층은, 서로 대향하고, 용량부를 형성하는 표시 장치.
  12. 제11항에 있어서,
    행 방향 및 열 방향을 따라서 매트릭스 형상으로 설치된 복수의 화소를 더 구비하고,
    상기 복수의 화소의 각각은,
    상기 고전위 전원과 상기 저전위 전원 사이에 접속된 상기 표시 소자와,
    상기 표시 소자에 접속된 소스 전극과, 리셋 배선에 접속된 드레인 전극과, 게이트 전극을 가진 구동 트랜지스터와,
    상기 고전위 전원과 상기 구동 트랜지스터의 드레인 전극 사이에 접속되고, 상기 고전위 전원과 상기 구동 트랜지스터의 드레인 전극 사이를 도통 상태 또는 비도통 상태로 전환하는 출력 스위치와,
    영상 신호선과 상기 구동 트랜지스터의 게이트 전극 사이에 접속되고, 상기 영상 신호선을 통해서 부여되는 신호를 상기 구동 트랜지스터의 게이트 전극측에 도입하는지 여부를 전환하는 화소 스위치와,
    상기 구동 트랜지스터의 소스 전극과 게이트 전극 사이에 접속된 축적 용량을 구비하고,
    상기 구동 트랜지스터, 출력 스위치, 화소 스위치 및 축적 용량은, 상기 복수의 반도체층을 이용해서 형성되는 표시 장치.
  13. 제12항에 있어서,
    상기 영상 신호선은, 상기 열 방향으로 연장되어 형성되고,
    상기 제3 도전층은, 상기 열 방향으로 연장되어 띠 형상으로 형성되고, 상기 영상 신호선과 대향한 영역으로부터 벗어나서 위치하고 있는 표시 장치.
  14. 제12항에 있어서,
    상기 출력 스위치는, 상기 복수의 화소에서 공용되어 있는 표시 장치.
  15. 제11항에 있어서,
    상기 제3 도전층과 동일한 층에 형성되고, 상기 열 방향으로 연장되어 띠 형상으로 형성되고, 상기 제3 도전층에 간격을 두고 위치하고 있는 동시에 상기 영상 신호선과 대향한 영역으로부터 벗어나서 위치하고, 상기 고전위 전원 및 상기 저전위 전원 중 어느 다른 쪽에 접속된 다른 제3 도전층을 더 구비하고 있는 표시 장치.
  16. 제11항에 있어서,
    직사각형 형상의 표시 영역으로부터 벗어난 직사각형 프레임 형상의 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 저전위 전원선을 더 구비하고,
    상기 제3 도전층은, 상기 표시 영역 및 비표시 영역에 형성되고, 상기 비표시 영역의 각 변에서 상기 저전위 전원선에 접속되어 있는 표시 장치.
  17. 제11항에 있어서,
    표시 영역으로부터 벗어난 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 저전위 전원선과,
    상기 표시 영역에 대해서 상기 저전위 전원선의 반대측의 상기 비표시 영역에 형성되고 금속으로 형성된 보조 전극을 더 구비하고,
    상기 제3 도전층은, 상기 표시 영역 및 비표시 영역에 형성되고, 상기 저전위 전원선 및 보조 전극에 접속되어 있는 표시 장치.
  18. 제11항에 있어서,
    표시 영역으로부터 벗어난 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 제1 저전위 전원선과,
    상기 표시 영역에 대해서 상기 저전위 전원선의 반대측의 상기 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 제2 저전위 전원선을 더 구비하고,
    상기 제3 도전층은, 상기 표시 영역 및 비표시 영역에 형성되고, 상기 제1 저전위 전원선 및 제2 저전위 전원선에 접속되어 있는 표시 장치.
  19. 제11항에 있어서,
    표시 영역으로부터 벗어난 비표시 영역에 형성되고 금속으로 형성되어 상기 저전위 전원에 접속된 저전위 전원선과,
    상기 제4 도전층의 상방에서 상기 표시 영역 및 비표시 영역에 형성되고 상기 표시 소자를 형성하는 제5 도전층을 더 구비하고,
    상기 제3 도전층은, 상기 표시 영역 및 비표시 영역에 형성되고, 상기 저전위 전원선에 접속되고,
    상기 제5 도전층은, 상기 표시 영역을 사이에 두고 위치한 상기 비표시 영역의 2개소에서 상기 제3 도전층에 접속되어 있는 표시 장치.
  20. 제11항에 있어서,
    상기 제3 도전층은, 금속으로 형성되어 있는 표시 장치.
KR1020130124052A 2012-10-19 2013-10-17 표시 장치 KR101580719B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012231740A JP6116186B2 (ja) 2012-10-19 2012-10-19 表示装置
JPJP-P-2012-231740 2012-10-19
JP2013012286A JP6186127B2 (ja) 2013-01-25 2013-01-25 表示装置
JPJP-P-2013-012286 2013-01-25
JP2013032359A JP6228735B2 (ja) 2013-02-21 2013-02-21 表示装置
JPJP-P-2013-032359 2013-02-21

Publications (2)

Publication Number Publication Date
KR20140050559A true KR20140050559A (ko) 2014-04-29
KR101580719B1 KR101580719B1 (ko) 2015-12-28

Family

ID=50484878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130124052A KR101580719B1 (ko) 2012-10-19 2013-10-17 표시 장치

Country Status (4)

Country Link
US (8) US9368058B2 (ko)
KR (1) KR101580719B1 (ko)
CN (1) CN103779385B (ko)
TW (1) TWI559064B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160125883A (ko) * 2015-04-22 2016-11-01 가부시키가이샤 재팬 디스프레이 표시장치 및 그 제조 방법
KR20180007302A (ko) * 2016-07-12 2018-01-22 가부시키가이샤 재팬 디스프레이 표시 장치
KR20180051358A (ko) * 2016-11-08 2018-05-16 가부시키가이샤 재팬 디스프레이 표시 장치
KR20180077035A (ko) * 2016-12-28 2018-07-06 가부시키가이샤 재팬 디스프레이 표시 장치
US10872934B2 (en) 2016-07-01 2020-12-22 Japan Display Inc. Display device and manufacturing method thereof

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559064B (zh) * 2012-10-19 2016-11-21 Japan Display Inc Display device
JP2016001526A (ja) * 2014-06-11 2016-01-07 株式会社ジャパンディスプレイ 表示装置
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6412791B2 (ja) * 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
JP6512833B2 (ja) 2015-01-16 2019-05-15 株式会社ジャパンディスプレイ 表示装置
KR102285398B1 (ko) * 2015-04-29 2021-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105097875A (zh) * 2015-06-11 2015-11-25 京东方科技集团股份有限公司 有机电致发光显示器件、显示装置及其制作方法
KR102390441B1 (ko) * 2015-10-15 2022-04-26 삼성디스플레이 주식회사 유기발광 표시장치
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
JP6749591B2 (ja) * 2015-12-29 2020-09-02 天馬微電子有限公司 表示装置および表示装置の製造方法
US10109696B2 (en) * 2015-12-29 2018-10-23 Nlt Technologies, Ltd. Display apparatus and method of manufacturing display apparatus
EP4386734A1 (en) 2016-01-21 2024-06-19 Apple Inc. Power and data routing structures for organic light-emitting diode displays
KR102047513B1 (ko) * 2016-04-29 2019-11-22 삼성디스플레이 주식회사 표시 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102620018B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 오픈 쇼트 검사방법
JP2018060743A (ja) * 2016-10-07 2018-04-12 株式会社ジャパンディスプレイ 表示装置
KR102559096B1 (ko) * 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180068552A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102470042B1 (ko) * 2017-11-16 2022-11-24 삼성디스플레이 주식회사 표시 장치
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
CN109887464B (zh) * 2017-12-06 2021-09-21 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备
KR102446077B1 (ko) * 2017-12-29 2022-09-21 엘지디스플레이 주식회사 전계 발광 표시장치
CN111886925B (zh) * 2018-03-30 2023-06-16 夏普株式会社 显示设备
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
JP7083736B2 (ja) * 2018-10-26 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP7220084B2 (ja) * 2019-01-25 2023-02-09 株式会社ジャパンディスプレイ 表示装置
US11011669B2 (en) 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
US10847083B1 (en) * 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
JP2022154586A (ja) * 2021-03-30 2022-10-13 株式会社ジャパンディスプレイ 表示装置
KR20230123556A (ko) * 2022-02-16 2023-08-24 삼성디스플레이 주식회사 표시 장치의 화소, 및 표시 장치
US12087222B2 (en) * 2022-03-31 2024-09-10 Meta Platforms Technologies, Llc Subpixels with reduced dimensions by using shared switching transistors
US20230196991A1 (en) * 2023-01-31 2023-06-22 Xiamen Tianma Display Technology Co., Ltd. Display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107151A (ko) * 2005-04-07 2006-10-13 삼성에스디아이 주식회사 발광표시장치
JP2007310311A (ja) 2006-05-22 2007-11-29 Sony Corp 表示装置及びその駆動方法
JP2011145622A (ja) 2010-01-18 2011-07-28 Toshiba Mobile Display Co Ltd 表示装置および表示装置の駆動方法
JP2011181938A (ja) * 1999-03-03 2011-09-15 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988399B2 (ja) 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP4312851B2 (ja) 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3904371B2 (ja) 1998-11-26 2007-04-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4221827B2 (ja) 1999-06-30 2009-02-12 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
US6956324B2 (en) * 2000-08-04 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP4566475B2 (ja) 2000-08-04 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2002122857A (ja) 2000-08-07 2002-04-26 Seiko Epson Corp 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
SG119161A1 (en) * 2001-07-16 2006-02-28 Semiconductor Energy Lab Light emitting device
JP2003255399A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 液晶表示装置
US7038377B2 (en) 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
GB0313041D0 (en) * 2003-06-06 2003-07-09 Koninkl Philips Electronics Nv Display device having current-driven pixels
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8319219B2 (en) * 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP4529467B2 (ja) 2004-02-13 2010-08-25 ソニー株式会社 画素回路および表示装置
KR100670140B1 (ko) * 2004-08-26 2007-01-16 삼성에스디아이 주식회사 커패시터
JP2006251049A (ja) * 2005-03-08 2006-09-21 Toshiba Matsushita Display Technology Co Ltd 表示装置及びアレイ基板
JP4599336B2 (ja) 2005-11-16 2010-12-15 キヤノン株式会社 表示装置及びカメラ
JP2007148215A (ja) 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
KR100782458B1 (ko) 2006-03-27 2007-12-05 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
JP5092304B2 (ja) 2006-07-31 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
US7534261B2 (en) * 2006-10-02 2009-05-19 Edwards Lifesciences Corporation Sutureless heart valve attachment
JP4591451B2 (ja) 2007-01-10 2010-12-01 ソニー株式会社 半導体装置および表示装置
US7638772B2 (en) * 2007-02-28 2009-12-29 Canon Kabushiki Kaisha Imaging apparatus and radiation imaging system
JP2009069325A (ja) 2007-09-12 2009-04-02 Sony Corp 表示装置
JP2009103794A (ja) 2007-10-22 2009-05-14 Nec Electronics Corp 表示装置の駆動回路
JP5142943B2 (ja) * 2007-11-05 2013-02-13 キヤノン株式会社 放射線検出装置の製造方法、放射線検出装置及び放射線撮像システム
JP5141354B2 (ja) 2008-04-22 2013-02-13 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP5262343B2 (ja) * 2008-06-25 2013-08-14 セイコーエプソン株式会社 表示装置、および表示装置の製造方法
KR101427857B1 (ko) * 2008-08-01 2014-08-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2010079075A (ja) * 2008-09-26 2010-04-08 Hitachi Displays Ltd 透過型液晶表示装置
JP5393136B2 (ja) 2008-12-26 2014-01-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP2010191163A (ja) 2009-02-18 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器
KR101023133B1 (ko) * 2009-03-19 2011-03-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5230807B2 (ja) 2009-05-25 2013-07-10 パナソニック株式会社 画像表示装置
JP4834799B2 (ja) 2009-05-26 2011-12-14 オリンパスメディカルシステムズ株式会社 内視鏡の対物レンズ
JP2010281972A (ja) * 2009-06-03 2010-12-16 Toshiba Mobile Display Co Ltd 液晶表示装置
JP5427497B2 (ja) 2009-07-09 2014-02-26 株式会社日立製作所 メールゲートウェイ
KR101763126B1 (ko) * 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102128972B1 (ko) * 2009-11-06 2020-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101710179B1 (ko) * 2010-06-03 2017-02-27 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
JP5032687B2 (ja) 2010-09-30 2012-09-26 株式会社神戸製鋼所 Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
JP5573686B2 (ja) * 2011-01-06 2014-08-20 ソニー株式会社 有機ｅｌ表示装置及び電子機器
JP5682385B2 (ja) 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5803232B2 (ja) 2011-04-18 2015-11-04 セイコーエプソン株式会社 有機ｅｌ装置、および電子機器
KR102644240B1 (ko) 2012-07-20 2024-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
TWI559064B (zh) * 2012-10-19 2016-11-21 Japan Display Inc Display device
KR101947019B1 (ko) * 2012-10-26 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102182953B1 (ko) * 2013-11-26 2020-11-25 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181938A (ja) * 1999-03-03 2011-09-15 Semiconductor Energy Lab Co Ltd 表示装置
KR20060107151A (ko) * 2005-04-07 2006-10-13 삼성에스디아이 주식회사 발광표시장치
JP2007310311A (ja) 2006-05-22 2007-11-29 Sony Corp 表示装置及びその駆動方法
JP2011145622A (ja) 2010-01-18 2011-07-28 Toshiba Mobile Display Co Ltd 表示装置および表示装置の駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국 특허 제6, 229, 506호 명세서

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160125883A (ko) * 2015-04-22 2016-11-01 가부시키가이샤 재팬 디스프레이 표시장치 및 그 제조 방법
US9853094B2 (en) 2015-04-22 2017-12-26 Japan Display Inc. Display device and method of manufacturing the same
US10497766B2 (en) 2015-04-22 2019-12-03 Japan Display Inc. Display device and method of manufacturing the same
US11217644B2 (en) 2015-04-22 2022-01-04 Japan Display Inc. Semiconductor device, transistor array substrate and light emitting device
US10872934B2 (en) 2016-07-01 2020-12-22 Japan Display Inc. Display device and manufacturing method thereof
KR20180007302A (ko) * 2016-07-12 2018-01-22 가부시키가이샤 재팬 디스프레이 표시 장치
US10483475B2 (en) 2016-07-12 2019-11-19 Japan Display Inc. Display device
KR20180051358A (ko) * 2016-11-08 2018-05-16 가부시키가이샤 재팬 디스프레이 표시 장치
US10545593B2 (en) 2016-11-08 2020-01-28 Japan Display Inc. Display device
KR20180077035A (ko) * 2016-12-28 2018-07-06 가부시키가이샤 재팬 디스프레이 표시 장치
US10572047B2 (en) 2016-12-28 2020-02-25 Japan Display Inc. Display device
US11073930B2 (en) 2016-12-28 2021-07-27 Japan Display Inc. Display device

Also Published As

Publication number Publication date
US9542888B2 (en) 2017-01-10
US20240144882A1 (en) 2024-05-02
US20170084224A1 (en) 2017-03-23
KR101580719B1 (ko) 2015-12-28
US20230137112A1 (en) 2023-05-04
TW201416783A (zh) 2014-05-01
TWI559064B (zh) 2016-11-21
CN103779385B (zh) 2016-08-17
US10573239B2 (en) 2020-02-25
US11568810B2 (en) 2023-01-31
US11004394B2 (en) 2021-05-11
US20210280131A1 (en) 2021-09-09
US9368058B2 (en) 2016-06-14
US20160275855A1 (en) 2016-09-22
US20200175915A1 (en) 2020-06-04
CN103779385A (zh) 2014-05-07
US20140111404A1 (en) 2014-04-24
US11908409B2 (en) 2024-02-20
US10096283B2 (en) 2018-10-09
US20180374414A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
US11908409B2 (en) Display apparatus
CN112967682B (zh) 一种显示面板及显示装置
CN108682366B (zh) 显示装置
JP6228735B2 (ja) 表示装置
KR101616166B1 (ko) 표시 장치
JP2014085384A (ja) 表示装置及び表示装置の駆動方法
JP6116186B2 (ja) 表示装置
JP5548503B2 (ja) アクティブマトリクス型表示装置
CN103198796B (zh) 显示装置
JP6186127B2 (ja) 表示装置
KR20150077169A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR101493223B1 (ko) 유기발광 표시장치
JP6101509B2 (ja) 表示装置及び表示装置の駆動方法
JP6082563B2 (ja) 表示装置
JP6101517B2 (ja) 表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant