KR20130031379A

KR20130031379A - 정류 회로 장치

Info

Publication number: KR20130031379A
Application number: KR1020137003271A
Authority: KR
Inventors: 이즈미 요시다; 요시아키 도야마; 아키히로 교고쿠; 신후이 다이; 도모히로 가와사키
Original assignee: 파나소닉 주식회사
Priority date: 2010-07-08
Filing date: 2011-05-30
Publication date: 2013-03-28
Also published as: JPWO2012004927A1; JP5830691B2; CN103004075A; CN103004075B; BR112013000139A2; WO2012004927A1

Abstract

반도체 스위치(104)를 쵸핑 동작시키는 것에 의해, 단상 교류 전원(1)의 출력 단자를 리액터를 거쳐서 단락 또는 개방하고, 단상 교류 전원(1)으로부터 리액터(102)를 거쳐서 공급되는 교류 전압을 직류 전압으로 정류하여 부하에 공급하는 정류 회로 장치에 있어서, 제어 장치(100)는, 검출된 전류의 파형이 목표 전류 파형으로 되도록 반도체 스위치(104)의 쵸핑을 제어하고, 검출된 직류 전압이 소정의 목표 직류 전압으로 되도록 목표 전류 파형의 진폭을 제어하고, 반도체 스위치(104)가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은, 반도체 스위치(104)가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭이 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어한다.

Description

정류 회로 장치{RECTIFIER CIRCUIT DEVICE}

본 발명은, 정류 회로 장치 및 상기 정류 회로 장치를 위한 제어 회로에 관한 것으로, 특히, 가정 등의 단상 교류 전원을 정류하여 대략 직류로 하고, 직류 부하를 구동하는 회로 장치나, 얻은 직류를 인버터 회로에 의해, 재차 임의 주파수의 교류로 변환하여, 전동기를 가변 속도 구동하는 장치로서, 예를 들면 압축기에 의해 냉매를 압축하는 것에 의해 히트 펌프를 구성해서, 냉방, 난방, 또는 식품 등의 냉동을 행하는 장치에 적용시키는 장치이며, 그 중에서의 전원 전류에 포함되는 고조파 성분의 저감이나, 역률을 개선하는 것에 의해, 송전 계통의 부담을 경감시키는 고효율의 구동 제어 기술을 행하는 정류 회로 장치 및 상기 정류 회로 장치를 위한 제어 회로에 관한 것이다.

도 20은 특허문헌 1에 개시된, 종래기술에 따른 정류 회로 장치의 구성을 나타내는 회로도이고, 도 21은 도 20의 제어부(13)의 상세 구성을 나타내는 블럭도이다.

종래, 이러한 종류의 정류 회로 장치는, 도 20에 나타내는 바와 같이, 교류 전원(1)의 양 출력 단자를 정류 브릿지(2)와 리액터(reactor)(3a)를 거쳐서 반도체 스위치(3c)로 단락시키고, 리액터(3a)에 전류를 충전하여, 반도체 스위치(3c)가 오프 상태로 되었을 때에, 다이오드(3b)에 의해 부하(4)에 전류를 흘리는 것에 의해, 교류 전원(1)의 순간 전압이 낮은 기간에도 전원 전류가 흐르도록 하는 구성을 취하고 있다. 이것에 의해, 전원 전류의 고조파 성분이 적게 되어, 역률이 개선된다. 그런데 , 반도체 스위치(3c)를, 교류 전원(1)의 주파수보다 충분히 높은 주파수로, 미세하게 온/오프 구동하는 것에 의해, 교류 전원(1)의 교류 전압을 쵸핑(chopping)할(이하, 「반도체 스위치를 쵸핑 동작시킨다」 또는 「반도체 스위치에 의한 쵸핑」이라고 함) 때에, 반도체 스위치(3c)에 전류가 흐르기 때문에, 회로의 손실이 발생한다고 하는 과제가 있었다.

이 과제를 해결하기 위해, 반도체 스위치(3c)를 항상 쵸핑 동작시키는 것이 아니라, 교류 위상의 특정의 기간만 쵸핑 동작시키고, 나머지의 기간은 휴지(休止)시키는 방법이 제안되어 있다(예를 들면, 특허문헌 1 참조).

도 20에 있어서, 교류 전원(1)으로부터의 교류 전압을 정류 브릿지(2)에서 정류하여, 맥동을 포함하는 직류 전압으로 변환한 후, 그 전력을 리액터(3a), 다이오드(3b)를 거쳐서, 평활 콘덴서(3d) 및 부하(4)에 공급한다. 또, 리액터(3a)를 거쳐서, 상기 정류 브릿지(2)로부터의 출력 전압을 반도체 스위치(3c)로 단락할 수 있도록 구성하는 것에 의해, 주지(周知)의 승압 초퍼 회로(3)에 의한 역률 개선 기능을 갖는 정류 회로 장치를 구성하고 있다. 여기서, 승압 초퍼 회로(3)는, 입력 전류 검출기(6) 및 입력 전류 검출부(10)에서 입력 전류를 검출하고, 입력 전류가 입력 전압 검출부(11)에서 검출한 입력 전압 파형(전원 전압 파형)과 동일한 형상으로 되도록 반도체 스위치(3c)를 쵸핑 동작시키고, 또한, 출력 전압이 소망하는 전압으로 되도록, 입력 전류의 크기를 조정한다.

특히, 특허문헌 1에서는, 반도체 스위치를 고조파가 적게 되기 위한 최저한의 구간만 쵸핑 동작시키는 것에 의해, 회로의 손실을 저감시키는 고안을 제안하고 있다. 도 21은 그것을 위한 제어 방법을 나타낸다. 도 21에 있어서, 전원 제로크로스 검출 수단(5)에 의해, 전원 전압의 위상을 검출하고, 펄스 카운터(13a)에 의해 일정한 기간만큼 도 20의 반도체 스위치(3c)의 쵸핑 동작을 허가하고, 그 이외의 기간에서는, 반도체 스위치(3c)가 오프로 되도록 유지하고 있다. 이 방법에 의해, 전원 고조파를 거의 증가시키는 일없이, 또한 저손실인 정류 회로 장치를 실현할 수 있다.

또한, 특허문헌 1의 수법에서는 전원 전압의 파형이 필요하지만, 전원 전압의 파형을 사용하지 않고, 미리 결정한 파형에서 동일한 동작을 실현하는 방법도 제안되어 있다(예를 들면, 특허문헌 2 참조). 또, 목표로 되는 전류 파형을 갖지 않고 동일한 효과를 얻도록 하는 간편한 방법도 제안되어 있다(예를 들면, 특허문헌 3 참조).

또, 도 20의 경우는, 입력 전류를 일단 정류한 후의 전류로 대용하고 있으며, 이 경우에는, 입력 전류의 절대값의 정보를 얻고, 절대값의 크기를 조정하지만, 입력 전류의 진폭을 조정하는 것과 등가인 것은 널리 알려져 있다.

특허문헌 1: 일본 특허 공개 제2005-253284호 공보 특허문헌 2: 일본 특허 공개 제2007-129849호 공보 특허문헌 3: 일본 특허 공개 제2000-224858호 공보 특허문헌 4: 일본 특허 공개 제2001-045763호 공보

그러나, 상기 종래기술에 따른 정류 회로 장치의 구성에서는, 부하가 정해져 있는 조건에서는, 출력 전압이 일정하게 되도록 제어되고, 또한, 반도체 스위치를 쵸핑 동작시키는 기간도 고정되어 있다. 이 때문에, 검출된 출력 전압에 오차가 있으면, 전류 파형이 변화되어 버린다. 예를 들면, 실효값 200V의 교류를 정류하여 약 280V의 직류를 얻는 경우에, 직류 전압이 1V 변화하는 것만으로 전류 파형이 크게 변화한다. 280V의 직류 전압에 대해 1V의 정도는, 0.3%에 상당하고, 저항으로 전압을 분압하여 낮은 전압으로 하는 경우에, 매우 높은 정밀도의 저항이 필요하게 되어 버린다. 이 때문에, 출력 전압의 검출 정밀도를 가미하여, 변화한 전류 파형에서도 고조파가 적게 되도록, 쵸핑하는 기간을 보다 길게 설정하여, 회로의 손실을 조금 증가시킬 필요가 있다고 한다고 하는 과제를 갖고 있다.

또한, 이러한 제어 방법은 일반적으로 디지털 컴퓨터를 이용하여 실현되지만, 고정밀도의 직류 전압의 전압 제어를 실현하고자 하면, 직류 전압을 고분해능 즉 비트수가 많은 아날로그-디지털 변환(이하, 「AD 변환」이라고 함)기가 필요하게 되어, 회로 부담이 커져 버린다. 이 경우도, 실제로 제어 회로가 검출할 수 있는 정밀도를 가미하여, 변화한 전류 파형에서도 고조파가 적게 되도록, 쵸핑하는 기간을 보다 길게 설정해서, 회로의 손실을 조금 증가시킬 필요가 있다고 하는 과제를 갖고 있다.

또, 이러한 정류 회로 장치에서는, 출력 전압이 낮을수록 손실이 적게 되지만, 전원 전압의 순간값보다 낮은 전압으로 출력 전압을 설정하고자 한 경우, 반도체 스위치를 쵸핑 동작시키는 기간의 교류 전압이 출력 전압보다 낮더라도, 반도체 스위치를 쵸핑 동작시키는 기간에 승압 동작에 의해 출력 전압이 상승하게 되는 현상이 발생하고, 이 때문에, 보다 손실이 적은 낮은 출력 전압으로 설정하는 것이 어렵다고 하는 과제도 갖고 있다.

또한, 이러한 정류 회로 장치에서는, 입력 전류가, 접속되는 부하의 전기적 특성에 의존하여 맥동을 가지거나, 가지지 않아 발생하는 전원 고조파가 크게 달라, 미리 설정되어 있는 반도체 스위치를 쵸핑 동작시키는 기간에 제어를 행한 경우, 전류 진폭이 비교적 작아, 고조파 전류도 매우 작아서 주변 기기나 전원 계통에 악영향을 주지 않는 저전력 영역에서도 스위칭이 실시되게 되어, 적산(積算)값으로서의 손실이 증가한다고 하는 과제도 갖고 있다.

본 발명의 목적은, 이상의 문제점을 해결하여, 출력 전압의 검출 정밀도에 의존하지 않고, 접속되어 있는 부하의 특성에 따라 전원 고조파 전류를 저감할 수 있고, 또한 손실도 저감할 수 있는 정류 회로 장치 및 상기 정류 회로 장치를 위한 제어 회로를 제공하는 것에 있다.

제 1 발명에 따른 정류 회로 장치는, 반도체 스위치를 쵸핑 동작시키는 것에 의해, 단상 교류 전원의 출력 단자를 리액터를 거쳐서 단락 또는 개방하고, 상기 단상 교류 전원으로부터 상기 리액터를 거쳐서 공급되는 교류 전압을 직류 전압으로 정류하여 부하에 공급하는 정류 회로 장치로서, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하는 파형 형성 수단과, 상기 단상 교류 전원으로부터 흐르는 교류 전류를 검출하는 전류 검출 수단과, 상기 직류 전압을 검출하는 전압 검출 수단과, 상기 검출된 교류 전류의 파형이 실질적으로 상기 목표 전류 파형으로 되도록 상기 반도체 스위치의 쵸핑 동작을 제어하는 제 1 제어 수단과, 상기 검출된 직류 전압이 실질적으로 소정의 목표 직류 전압으로 되도록 상기 목표 전류 파형의 진폭을 제어하는 제 2 제어 수단과, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭, 혹은, 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 제 3 제어 수단을 구비한 것을 특징으로 한다.

상기 정류 회로 장치에 있어서, 상기 소정의 위상폭은 상기 부하의 전기적 특성에 의존하여 변경해서 설정되는 것을 특징으로 한다. 여기서, 상기 부하의 전기적 특성은 상기 교류 전류의 변동폭, 혹은 상기 부하가 압축기일 때의 압축기 모터로의 회전수 지령인 것을 특징으로 한다.

또한, 상기 정류 회로 장치에 있어서, 상기 제 3 제어 수단은, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, 복수의 상기 쵸핑 동작 위상폭 또는 복수의 상기 쵸핑 휴지 위상폭이 있을 때에, 당해 기간 내의 어느 하나의 위상폭 혹은 합계의 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 것을 특징으로 한다.

또, 상기 정류 회로 장치에 있어서, 상기 목표 전류 파형은, 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, (a) 당해 기간의 개시점으로부터 소정의 중간점까지는, 시간 경과와 함께, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고, (b) 상기 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것을 특징으로 한다.

또한, 상기 정류 회로 장치에 있어서, 상기 목표 전류 파형은, 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, (a) 당해 기간의 개시점으로부터 소정의 제 1 중간점까지는, 시간 경과와 함께, 제로로 되는 기간을 갖고, (b) 상기 제 1 중간점으로부터 소정의 제 2 중간점까지는, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고, (c) 상기 제 2 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것을 특징으로 한다.

또한, 상기 정류 회로 장치는, 상기 교류 전압을 소정의 임계값 전압과 비교하는 것에 의해 2치 신호(binary signal)를 발생하는 위상 검출 수단을 더 구비하며, 상기 파형 형성 수단은, 상기 2치 신호에 근거하여 상기 교류 전압의 주기 및 위상을 검출하고, 당해 검출된 교류 전압의 주기 및 위상에 근거하여, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하고, 상기 제 3 제어 수단은, 상기 2치 신호에 근거하여, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭을 검출하는 것을 특징으로 한다.

또, 상기 정류 회로 장치는, 상기 전압 검출 수단과 상기 제 2 제어 수단 사이에 마련되고, 상기 검출된 직류 전압을 디지털 전압으로 AD 변환하는 AD 변환 수단과, 상기 AD 변환 수단과 상기 제 2 제어 수단 사이에 마련되고, 상기 디지털 전압에 대해 저역 필터 연산을 행한 후, 당해 연산 결과의 전압을 상기 제 2 제어 수단에 상기 검출된 직류 전압으로서 출력하는 연산 수단을 더 구비한 것을 특징으로 한다.

또한, 상기 정류 회로 장치에 있어서, 상기 AD 변환 수단의 샘플링 주파수는 상기 단상 교류 전원의 주파수보다 충분히 높아지도록 설정된 것을 특징으로 한다.

또, 상기 정류 회로 장치에 있어서, 상기 저역 통과 필터 연산은, 직전의 연산 결과에 「(2ⁿ-1)/(2ⁿ)」으로 되는 계수(n은 정수임)를 승산한 후, 입력된 디지털 전압과 가산하고, 당해 가산 결과의 값을 다음의 연산 결과로서 이용하여 실행되는 것을 특징으로 한다.

제 2 발명에 따른 정류 회로 장치를 위한 제어 회로는, 반도체 스위치를 쵸핑 동작시키는 것에 의해, 단상 교류 전원의 출력 단자를 리액터를 거쳐서 단락 또는 개방하고, 상기 단상 교류 전원으로부터 상기 리액터를 거쳐서 공급되는 교류 전압을 직류 전압으로 정류하여 부하에 공급하는 정류 회로 장치를 위한 제어 회로에 있어서, 상기 제어 회로는, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하는 파형 형성 수단과, 상기 단상 교류 전원으로부터 흐르는 교류 전류의 파형이 실질적으로 상기 목표 전류 파형으로 되도록 상기 반도체 스위치의 쵸핑 동작을 제어하는 제 1 제어 수단과, 상기 직류 전압이 실질적으로 소정의 목표 직류 전압으로 되도록 상기 목표 전류 파형의 진폭을 제어하는 제 2 제어 수단과, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 제 3 제어 수단을 구비한 것을 특징으로 한다.

상기 제어 회로에 있어서, 상기 소정의 위상폭은 상기 부하의 전기적 특성에 의존하여 변경해서 설정되는 것을 특징으로 한다. 여기서, 상기 부하의 전기적 특성은 상기 교류 전류의 변동폭, 혹은 상기 부하가 압축기일 때의 압축기 모터로의 회전수 지령인 것을 특징으로 한다.

또한, 상기 제어 회로에 있어서, 상기 제 3 제어 수단은, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, 복수의 상기 쵸핑 동작 위상폭 또는 복수의 상기 쵸핑 휴지 위상폭이 있을 때에, 당해 기간 내의 어느 하나의 위상폭 혹은 합계의 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 것을 특징으로 한다.

또, 상기 제어 회로에 있어서, 상기 목표 전류 파형은 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, (a) 당해 기간의 개시점으로부터 소정의 중간점까지는, 시간 경과와 함께, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고, (b) 상기 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것을 특징으로 한다.

또한, 상기 제어 회로에 있어서, 상기 목표 전류 파형은, 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, (a) 당해 기간의 개시점으로부터 소정의 제 1 중간점까지는, 시간 경과와 함께, 제로로 되는 기간을 갖고, (b) 상기 제 1 중간점으로부터 소정의 제 2 중간점까지는, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고, (c) 상기 제 2 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것을 특징으로 한다.

또한, 상기 정류 회로 장치는 상기 교류 전압을 소정의 임계값 전압과 비교하는 것에 의해 2치 신호를 발생하는 위상 검출 수단을 더 구비하며, 상기 파형 형성 수단은, 상기 2치 신호에 근거하여 상기 교류 전압의 주기 및 위상을 검출하고, 당해 검출된 교류 전압의 주기 및 위상에 근거하여, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하고, 상기 제 3 제어 수단은, 상기 2치 신호에 근거하여, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭을 검출하는 것을 특징으로 한다.

또, 상기 제어 회로는, 상기 전압 검출 수단과 상기 제 2 제어 수단 사이에 마련되고, 상기 직류 전압을 디지털 전압으로 AD 변환하는 AD 변환 수단과, 상기 AD 변환 수단과 상기 제 2 제어 수단 사이에 마련되고, 상기 디지털 전압에 대해 저역 필터 연산을 행한 후, 당해 연산 결과의 전압을 상기 제 2 제어 수단에 상기 직류 전압으로서 출력하는 연산 수단을 더 구비한 것을 특징으로 한다.

또한, 상기 제어 회로에 있어서, 상기 AD 변환 수단의 샘플링 주파수는 상기 단상 교류 전원의 주파수보다 충분히 높아지도록 설정된 것을 특징으로 한다.

또, 상기 제어 회로에 있어서, 상기 저역 통과 필터 연산은, 직전의 연산 결과에 「(2ⁿ-1)/(2ⁿ)」으로 되는 계수(n은 정수임)를 승산한 후, 입력된 디지털 전압과 가산하고, 당해 가산 결과의 값을 다음의 연산 결과로서 이용하여 실행되는 것을 특징으로 한다.

따라서, 본 발명에 의하면, 직류 전압의 검출 정밀도에 오차가 있어도, 직류 전압이 상대적으로 적정한 값으로 조정되어, 동일한 전류 파형으로 되고, 또한 부하의 특성에 따라 소망하는 위상폭을 전환함으로써 항상 손실이 적고, 또한 고조파 전류가 적은 정류 동작이 실현된다.

또한, 교류 전원의 주파수보다 충분히 높은 샘플링 주파수로 직류 전압을 AD 변환 수단에 의해 디지털 신호로 변환하여 검출하고, 얻은 디지털 신호를 상기 주기마다 LPF 연산을 실행하고, 디지털 신호에 분해능 이하의 미소 정보를 보간하도록 추가하고, 미소 정보를 보간한 디지털 신호를 직류 전압 정보로서, 쵸핑이 실제로 이루어져 있는 위상폭이 소망하는 값으로 되도록, 미소 정보를 보간한 디지털 신호를 조정한다. 직류 전압의 평활 전압에 포함되어 있는 전원 주파수 성분의 요동이 있어, 디지털 정보의 분해능이 미세하지 않은 경우에도, 요동에 의해 디지털 신호가 분산되기 때문에, 평균적으로는 높은 분해능과 등가인 디지털 신호를 얻을 수 있다. 이것에 의해서, 미세하지 않은 분해능의 AD 변환 수단을 이용하더라도, 직류 전압의 평균값을 고정밀도로 조절할 수 있어, 항상 손실이 적고, 또한, 고조파 전류가 적은 정류 동작이 실현된다. 따라서, 본 발명에 따른 정류 회로 장치는, 접속된 부하의 특성으로 입력 전류가 맥동하는 경우에도 항상 손실이 적고, 또한 고조파 전류가 적은 정류 동작을 실현할 수 있다.

도 1은 본 발명의 실시 형태 1에 따른 정류 회로 장치의 구성을 나타내는 회로도이다.
도 2는 도 1의 제어 회로(100)의 상세 구성을 나타내는 블럭도이다.
도 3a는 도 1의 제어 회로(100)의 제 1 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, 교류 전압(이하, AC 전압이라고 함)과 정류 후의 직류 전압(이하, DC 전압이라고 함)의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 교류 전류(이하, AC 전류라고 함)를 나타내는 신호 파형도이다.
도 3b는 도 1의 제어 회로(100)의 제 2 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 4a는 본 발명의 실시 형태 2에 따른 정류 회로 장치의 제어 회로(100)의 제 3 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 4b는 본 발명의 실시 형태 2에 따른 정류 회로 장치의 제어 회로(100)의 제 4 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 5a는 본 발명의 실시 형태 3에 따른 정류 회로 장치의 제어 회로(100)의 제 5 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 5b는 본 발명의 실시 형태 3에 따른 정류 회로 장치의 제어 회로(100)의 제 6 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 6a는 본 발명의 실시 형태 4에 따른 정류 회로 장치의 제어 회로(100)의 제 7 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 6b는 본 발명의 실시 형태 4에 따른 정류 회로 장치의 제어 회로(100)의 제 8 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 7a는 본 발명의 실시 형태 5에 따른 정류 회로 장치의 제어 회로(100)의 제 9 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 7b는 본 발명의 실시 형태 5에 따른 정류 회로 장치의 제어 회로(100)의 제 10 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 8은 본 발명의 실시 형태 6에 따른 정류 회로 장치의 구성을 나타내는 회로도이다.
도 9는 도 8의 제어 회로(111)의 상세 구성을 나타내는 블럭도이다.
도 10은 본 발명의 실시 형태 7에 따른 정류 회로 장치의 구성을 나타내는 회로도이다.
도 11은 도 8의 제어 회로(112)의 상세 구성을 나타내는 블럭도이다.
도 12a는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 11 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 12b는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 12 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 13a는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 13 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 13b는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 14 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 13c는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 15 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 13d는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 16 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.
도 14는 본 발명의 실시 형태 9에 따른 정류 회로 장치의 구성을 나타내는 회로도이다.
도 15는 본 발명의 실시 형태 10에 따른 정류 회로 장치의 구성을 나타내는 회로도이다.
도 16a는 본 발명의 실시 형태 1~10에 따른 정류 회로 장치의 전압 레벨 비교기(109)의 2치화 처리의 제 1 동작예를 설명하기 위한 도면으로서, AC 전압과 임계값 전압 Vth의 관계와, 전압 레벨 비교기(109)로부터의 2치 신호를 나타내는 신호 파형도이다.
도 16b은 본 발명의 실시 형태 1~10에 따른 정류 회로 장치의 전압 레벨 비교기(109)의 2치화 처리의 제 2 동작예를 설명하기 위한 도면으로서, AC 전압과 임계값 전압 Vth의 관계와, 전압 레벨 비교기(109)로부터의 2치 신호를 나타내는 신호 파형도이다.
도 17은 본 발명의 실시 형태 11에 따른 정류 회로 장치의 제어 회로(100)의 상세 구성을 나타내는 블럭도이다.
도 18은 도 17의 로우패스 필터 연산기(이하, 「LPF 연산기」라고 함)(231)의 상세 구성을 나타내는 블럭도이다.
도 19는 도 17의 정류 회로 장치의 동작을 나타내는 도면으로서, AC 전원(1)으로부터의 AC 전류 Iac와, DC 전압 Vdc와, AD 변환기(230)의 AD 변환값 Vad(상기 DC 전압 Vdc를 점선으로 나타냄)를 나타내는 신호 파형도이다.
도 20은 종래기술에 따른 정류 회로 장치의 구성을 나타내는 회로도이다.
도 21은 도 20의 제어부(13)의 상세 구성을 나타내는 블럭도이다.

이하, 본 발명에 따른 실시 형태에 대해 도면을 참조하여 설명한다. 또, 이하의 각 실시 형태에 있어서, 동일한 구성요소에 대해서는 동일한 부호를 부여하고 있다.

본 발명의 실시 형태에 따른 정류 회로 장치는, 반도체 스위치를 쵸핑 동작시키는 것에 의해, 단상 교류 전원의 출력 단자를 리액터를 거쳐서 단락 또는 개방하고, 상기 단상 교류 전원으로부터 상기 리액터를 거쳐서 공급되는 교류 전압을 직류 전압에 정류하여 부하에 공급하는 정류 회로 장치로서, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하는 파형 형성 수단과, 상기 단상 교류 전원으로부터 흐르는 교류 전류를 검출하는 전류 검출 수단과, 상기 직류 전압을 검출하는 전압 검출 수단과, 상기 검출된 교류 전류의 파형이 실질적으로 상기 목표 전류 파형으로 되도록 상기 반도체 스위치의 쵸핑 동작을 제어하는 제 1 제어 수단과, 상기 검출된 직류 전압이 실질적으로 소정의 목표 직류 전압으로 되도록 상기 목표 전류 파형의 진폭을 제어하는 제 2 제어 수단과, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 제 3 제어 수단을 구비한 것을 특징으로 한다.

또한, 상기 정류 회로 장치에 있어서, 상기 제 3 제어 수단은, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, 복수의 상기 쵸핑 동작 위상폭 또는 복수의 상기 쵸핑 휴지 위상폭이 있을 때, 당해 기간 내의 어느 하나의 위상폭 혹은 합계의 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 것을 특징으로 한다.

또한, 상기 정류 회로 장치에 있어서, 상기 목표 전류 파형은, 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, (a) 당해 기간의 개시점으로부터 소정의 제 1 중간점까지는, 시간 경과와 함께, 제로로 되는 기간을 갖고, (b) 상기 제 1 중간점으로부터 소정의 제 2 중간점까지는, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고, (c) 상기 제 2 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것을 특징으로 한다.

또한, 상기 정류 회로 장치는, 상기 교류 전압을 소정의 임계값 전압과 비교하는 것에 의해 2치 신호를 발생하는 위상 검출 수단을 더 구비하며, 상기 파형 형성 수단은, 상기 2치 신호에 근거하여 상기 교류 전압의 주기 및 위상을 검출하고, 당해 검출된 교류 전압의 주기 및 위상에 근거하여, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하고, 상기 제 3 제어 수단은, 상기 2치 신호에 근거하여, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은, 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭을 검출하는 것을 특징으로 한다.

또, 상기 정류 회로 장치에 있어서, 상기 저역 통과 필터 연산은, 직전의 연산 결과에 「(2ⁿ-1)/(2ⁿ)」의 계수(n은 정수임)를 승산한 후, 입력된 디지털 전압과 가산하고, 당해 가산 결과의 값을 다음의 연산 결과로서 이용하여 실행되는 것을 특징으로 한다.

또한, 본 발명의 실시 형태에 따른, 정류 회로 장치를 위한 제어 회로는, 반도체 스위치를 쵸핑 동작시키는 것에 의해, 단상 교류 전원의 출력 단자를 리액터를 거쳐서 단락 또는 개방하고, 상기 단상 교류 전원으로부터 상기 리액터를 거쳐서 공급되는 교류 전압을 직류 전압으로 정류하여 부하에 공급하는 정류 회로 장치를 위한 제어 회로에 있어서, 상기 제어 회로는, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하는 파형 형성 수단과, 상기 단상 교류 전원으로부터 흐르는 교류 전류의 파형이 실질적으로 상기 목표 전류 파형으로 되도록 상기 반도체 스위치의 쵸핑 동작을 제어하는 제 1 제어 수단과, 상기 직류 전압이 실질적으로 소정의 목표 직류 전압으로 되도록 상기 목표 전류 파형의 진폭을 제어하는 제 2 제어 수단과, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은, 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 제 3 제어 수단을 구비한 것을 특징으로 한다.

상기 제어 회로에 있어서, 상기 소정의 위상폭은, 상기 부하의 전기적 특성에 의존하여 변경해서 설정되는 것을 특징으로 한다. 여기서, 상기 부하의 전기적 특성은 상기 교류 전류의 변동폭, 혹은 상기 부하가 압축기일 때의 압축기 모터로의 회전수 지령인 것을 특징으로 한다.

또한, 상기 제어 회로에 있어서, 상기 제 3 제어 수단은, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, 복수의 상기 쵸핑 동작 위상폭 또는 복수의 상기 쵸핑 휴지 위상폭이 있을 때, 당해 기간 내의 어느 하나의 위상폭 혹은 합계의 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 것을 특징으로 한다.

또, 상기 제어 회로에 있어서, 상기 목표 전류 파형은, 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, (a) 당해 기간의 개시점으로부터 소정의 중간점까지는, 시간 경과와 함께, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고, (b) 상기 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것을 특징으로 한다.

또한, 상기 정류 회로 장치는 상기 교류 전압을 소정의 임계값 전압과 비교하는 것에 의해 2치 신호를 발생하는 위상 검출 수단을 더 구비하며, 상기 파형 형성 수단은, 상기 2치 신호에 근거하여 상기 교류 전압의 주기 및 위상을 검출하고, 당해 검출된 교류 전압의 주기 및 위상에 근거하여, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하고, 상기 제 3 제어 수단은, 상기 2치 신호에 근거하여, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은, 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭을 검출하는 것을 특징으로 한다.

또, 상기 제어 회로에 있어서, 상기 저역 통과 필터 연산은, 직전의 연산 결과에 「(2ⁿ-1)/(2ⁿ)」의 계수(n은 정수임)를 승산한 후, 입력된 디지털 전압과 가산하고, 당해 가산 결과의 값을 다음의 연산 결과로서 이용하여 실행되는 것을 특징으로 한다.

따라서, 본 발명의 실시 형태에 의하면, 직류 전압의 검출 정밀도에 오차가 있어도, 직류 전압이 상대적으로 적정한 값으로 조정되어, 동일한 전류 파형으로 되고, 또한 부하의 특성에 따라 소망하는 위상폭을 전환함으로써 항상 손실이 적고, 또한 고조파 전류가 적은 정류 동작이 실현된다.

또한, 교류 전원의 주파수보다 충분히 높은 샘플링 주파수로, 직류 전압을 AD 변환 수단에 의해, 디지털 신호로 변환하여 검출하고, 얻은 디지털 신호를 상기 주기마다 LPF 연산을 실행하여, 디지털 신호에 분해능 이하의 미소 정보를 보간하도록 추가하고, 미소 정보를 보간한 디지털 신호를 직류 전압 정보로서, 쵸핑이 실제로 이루어져 있는 위상폭이 소망하는 값으로 되도록, 미소 정보를 보간한 디지털 신호를 조정한다. 직류 전압의 평활 전압에 포함되어 있는 전원 주파수 성분의 요동이 있어, 디지털 정보의 분해능이 미세하지 않은 경우에도, 요동에 의해 디지털 신호가 분산되기 때문에, 평균적으로는 높은 분해능과 등가인 디지털 신호를 얻을 수 있다. 이것에 의해서, 미세하지 않은 분해능의 AD 변환 수단을 이용하더라도, 직류 전압의 평균값을 고정밀도로 조절할 수 있어, 항상 손실이 적고, 또한, 고조파 전류가 적은 정류 동작이 실현된다. 따라서, 본 발명에 따른 정류 회로 장치는, 접속된 부하의 특성으로 입력 전류가 맥동하는 경우에도 항상 손실이 적고, 또한 고조파 전류가 적은 정류 동작을 실현할 수 있다.

이하, 본 발명의 실시 형태에 대해, 도면을 참조하면서 설명한다. 또, 본 실시 형태에 의해서 본 발명이 한정되지 않는다.

(실시 형태 1)

도 1은 본 발명의 실시 형태 1에 따른 정류 회로 장치의 구성을 나타내는 회로도이다.

도 1에 있어서, 단상의 AC 전원(1)의 양 출력 단자를, 리액터(102)를 거쳐서 반도체 스위치(104)에 의해 단락함으로써 1개의 루프를 구성한다. 전류 검출기(103)는, 그 루프의 전류를 검출하고, 검출된 전류값 Iac를 나타내는 신호를 제어 회로(100)에 출력한다. 반도체 스위치(104)를 온하면, 리액터(102)의 전류는 증가하는 한편, 반도체 스위치(104)를 오프하면, 리액터(102)를 흐르고 있던 전류는 다이오드 브릿지(105)에서 정류되고, 그 정류된 전류는 평활 콘덴서(106) 및 부하(4)에 흘러들어가 부하(4)를 구동한다. 부하(4)에 인가되는 평활 콘덴서(106)의 양단의 DC 전압 Vdc는 DC 전압 검출기(110)에 의해 검출되고, DC 전압 검출기(110)는 검출된 DC 전압 Vdc를 나타내는 신호를 제어 회로(100)에 출력한다.

또한, 전압 레벨 비교기(109)는 교류 전원(1)의 AC 전압 레벨을 소정의 임계값 전압과 비교하는 것에 의해 당해 임계값 전압 이상인지 여부를 나타내는 2치 신호 Scom를 발생하여 제어 회로(100)에 출력한다. 제어 회로(100)는, 2치 신호 Scom에 근거하여, 그 주기 및 위상을 기초로, 교류 전원(1)으로부터 출력되는 AC 전압의 위상을 검출하고, 검출된 AC 전압의 위상에 근거하여, AC 전압과 실질적으로 동일한 주파수이고 AC 전압과 상사(相似) 형상을 갖는 목표 전류 파형을 생성하고, 전류 검출기(103)에 의해 검출되는 Iac가 상기 생성된 목표 전류 파형의 상사 형상으로 점근(漸近)하도록 반도체 스위치(104)를 쵸핑 동작시키도록 제어하는 것을 특징으로 하고 있다.

또, 제어 회로(100)는, DC 전압 검출기(110)에 의해 검출된 DC 전압 Vdc가, 제어 회로(100) 내에서 설정된 소망하는 전압으로 되도록, 그 편차에 따라, 생성하는 목표 전류 파형의 상사(相似) 비율을 조정한다. 여기서, 제어 회로(100)는, 실제의 DC 전압이 소망하는 전압보다 낮으면, 목표 전류 지령의 상사 비율을 증대시켜, 큰 전류가 되도록 제어하고, 실제의 DC 전압이 소망하는 DC 전압보다 높으면, 작은 전류가 되도록 제어를 행한다. 또한, 제어 회로(100)는, 반도체 스위치(104)의 쵸핑 상태에 근거하여, 반도체 스위치(104)를 펄스폭 변조(이하, 「PWM」이라고 함) 구동하고 있는 위상폭을 검출하고, 그 위상폭과 소망하는 값의 편차를 검출하고, 당해 편차에 따라 상기 소망하는 DC 전압값을 조정한다.

도 2는 도 1의 제어 회로(100)의 상세 구성을 나타내는 블럭도이다. 도 2의 제어 회로(100)에 있어서, 당해 제어 시스템의 최종 제어 목표는 쵸핑 구동이 이루어지고 있는 쵸핑 동작 위상폭 θw_ON을 소망하는 위상폭 θw_ON*으로 제어하는 것이다. 우선, AC 전압 위상 검출기(201)는, AC 전원(1)의 전압 레벨을 소정의 임계값 전압 Vth와 비교하는 것에 의해 2치화한 2치 신호 Scom에 근거하여, AC 위상을 검출하고, 검출한 AC 위상을 나타내는 신호를 목표 전류 파형 형성기(202) 및 쵸핑 위상폭 검출기(212)에 출력한다. 또, AC 전압 위상 검출기(201)의 구체적인 동작은 상세히 후술한다. 다음으로, 목표 전류 파형 형성기(202)는 상기 AC 위상을 나타내는 신호에 근거하여, 상세히 후술하는 소정의 목표 전류 파형을 발생해서 승산기(208)에 출력한다.

쵸핑 위상폭 검출기(212)는, Iac 보상 연산기(210)로부터 PWM 변조기(211)로 출력되는 반도체 스위치(104)에 대한 쵸핑 구동 신호 Sch에 근거하여, AC 전압 위상 검출기(201)로부터의 신호가 나타내는 AC 전압의 위상을 기준으로 하여, 쵸핑 상태인 위상폭(이하, 「쵸핑 동작 위상폭」 또는, 간단히 「쵸핑 위상폭」이라고 함) θw_ON을 검출하고, 쵸핑 위상폭 θw_ON을 나타내는 신호를 감산기(204)에 출력한다. 한편, 목표 위상폭 설정기(203)는 미리 설정되어 저장된 소망하는 쵸핑 위상폭 θw_ON*를 나타내는 신호를 감산기(204)에 출력한다. 감산기(204)는 이른바 위상 비교기이며, 실제의 쵸핑 위상폭 θw_ON으로부터 소망하는 쵸핑 위상폭 θw_ON*를 감산하는 것에 의해 그 위상폭의 편차를 연산하여 당해 편차를 나타내는 신호를 위상폭 보상 연산기(205)에 출력한다. 위상폭 보상 연산기(205)는, PWM 구동 상태의 위상폭을 안정하게 유지하기 위한 소정의 보상 연산을 행하는 것에 의해, 당해 정류 회로 장치에 의해 출력해야 할 DC 전압의 지령 전압 Vdc*를 발생하여 당해 지령 전압 Vdc*를 나타내는 신호를 감산기(206)에 출력한다. 한편, DC 전압 검출기(110)에 의해 검출된 실제의 출력 DC 전압 Vdc를 나타내는 신호는 감산기(206)에 입력된다.

감산기(206)는, DC 전압의 지령 전압 Vdc*로부터 실제의 출력 DC 전압 Vdc를 감산하는 것에 의해 전압 편차를 연산하고, 전압 편차를 나타내는 신호를 발생하여 Vdc 보상 연산기(207)에 출력한다. 보상 연산기(207)는 실제의 DC 전압 Vdc가 지령 전압 Vdc*와 실질적으로 일치하고 또한 안정하게 되기 위한 보상 연산을 실행하는 것에 의해 보상 연산 후의 전압 편차를 나타내는 신호를 승산기(208)에 출력한다. 승산기(208)는, 목표 전류 파형 형성기(202)로부터의 목표 전류 파형에 대해 보상 연산 후의 전압 편차를 승산하고, 승산 결과인 순간의 전류 지령값 Iac*를 발생해서 감산기(209)에 출력한다. 승산기(208)의 동작에서는, 실제의 전압 Vdc가 지령 전압 Vdc*보다 낮을 때, 목표 전류 파형의 진폭을 증대시키는 한편, 실제의 전압 Vdc가 지령 전압 Vdc*보다 높을 때, 목표 전류 파형의 진폭을 감소시킨다.

감산기(209)는, 순간의 전류 지령값 Iac*로부터, 전류 검출기(103)에 의해 검출된 실제의 전류값 Iac를 감산하는 것에 의해, 감산 결과인 전류 편차를 나타내는 신호를 Iac 보상 연산기(210)에 출력한다. Iac 보상 연산기(210)는, AC 전원(1)으로부터 입력되는 전류가 전류 지령값 Iac*에 안정하고 또한 신속하게 실질적으로 일치하도록 소정의 보상 연산을 행하고, 보상 연산 후의 전류 편차를 나타내는 신호를 PWM 변조기(211) 및 쵸핑 위상폭 검출기(212)에 출력한다. PWM 변조기(211)는 입력되는 신호가 나타내는 보상 연산 후의 전류 편차에 대해 PWM 변조하는 것에 의해, 반도체 스위치(104)를 온 오프하기 위한 쵸핑 구동 신호 Sch를 발생하여 반도체 스위치(104)에 출력한다. 한편, 쵸핑 위상폭 검출기(212)는, 상술한 바와 같이, Iac 보상 연산기(210)로부터 PWM 변조기(211)로 출력되는 반도체 스위치(104)에 대한 쵸핑 구동 신호 Sch에 근거하여, AC 전압 위상 검출기(201)로부터의 신호가 나타내는 AC 전압의 위상을 기준으로 해서, 쵸핑 위상폭 θw_ON을 검출하고, 쵸핑 위상폭 θw_ON을 나타내는 신호를 감산기(204)에 출력한다. 이것에 의해, 쵸핑 위상폭의 제어 루프가 구성된다.

이상과 같이 구성된, 반도체 스위치(104)를 쵸핑 구동 제어하는 제어 회로(100)에서는, 도 2의 감산기(204)보다 우측의 루프(204로부터 205, 206, 207, 208, 209, 210, 212를 거쳐서 204로 되돌아오는 루프를 말함)에서, 쵸핑 위상폭 검출기(212)에 의해 검출된 쵸핑 위상폭이 목표 위상폭 설정기(203)에 의해 설정된 목표 위상폭과 실질적으로 일치하도록 DC 전압 Vdc가 제어된다. 또한, 도 2의 감산기(206)보다 우측의 루프(206으로부터 207, 208, 209, 210, 211, 104, 110을 거쳐서 206으로 되돌아오는 루프를 말함)에서, DC 전압 검출기(110)에 의해 검출된 DC 전압 Vdc가 위상폭 보상 연산기(205)에 의해 나타내어지는 소망하는 DC 전압 Vdc*와 실질적으로 일치하도록 목표 전류의 진폭이 제어되어 쵸핑 구동 제어된다. 또, 도 2의 감산기(209)보다 우측의 루프(209로부터 210, 211, 104, 103을 거쳐서 209로 되돌아오는 루프를 말함)에서, 전류 검출기(103)에 의해 검출된 전류 Iac가 목표 전류 파형 형성기(202)에 의해 형성된 목표 전류 파형에 근거하여 발생된 목표 전류 Iac*와 실질적으로 일치하도록 쵸핑 구동 제어된다.

도 3a는 도 1의 제어 회로(100)의 제 1 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 또한, 도 3b는 도 1의 제어 회로(100)의 제 2 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.

도 3a의 제 1 동작예는, 출력되는 DC 전압이 비교적 낮고, 반도체 스위치(104)에 대한 쵸핑 위상폭(예를 들면, 최소의 위상폭) θw_ON이 소망하는 위상폭 θw_ON*보다 작아져 있는 경우이다. 이 때에는, AC 전압이 DC 전압보다 높은 위상 기간이 증가하기 때문에, AC 전원(1)으로부터 리액터(102)와 다이오드 브릿지(105)를 경유하여 DC측으로 흘러들어가는 전류가 증가한다. 이 때문에, AC 전류의 파형이 첨예로 되어, AC 전류의 고조파 성분이 증가한다.

한편, 도 3b의 제 2 동작예는, 출력되는 DC 전압이 비교적 높고, 반도체 스위치(104)에 대한 쵸핑 위상폭(예를 들면, 최대의 위상폭) θw_ON이 소망하는 위상폭 θw_ON*보다 커져 있는 경우이다. 이 때에는, AC 전압이 DC 전압보다 높은 위상 기간이 제 1 동작예와 비교하여 감소하기 때문에, AC 전원(1)으로부터 리액터(102)와 다이오드 브릿지(105)를 경유하여 DC측으로 흘러들어가는 전류도 감소해서, AC 전류의 고조파 성분이 감소한다. 그러나, 도 3a의 제 1 동작예로의 파형에 비해, 반도체 스위치(104)에 대한 쵸핑이 행해지고 있는 기간이 증가하고 있기 때문에, 회로의 손실이 증가하게 된다.

여기서, AC 전원(1)으로부터의 AC 전압에 왜곡이 포함되어 있으면, AC 전압의 반주기 동안에 쵸핑이 이루어져 있는 구간이 복수 회수 출현하는 경우가 있지만, 그 경우에는, 쵸핑 위상폭 검출기(212)는, AC 전압의 위상의 0도 또는 180도에 가까운 쵸핑 위상폭을 제어용 쵸핑 위상폭으로서 선택하여 당해 쵸핑 제어를 행하여도 좋다. 또한, 쵸핑 위상폭 검출기(212)는, AC 전압의 위상의 0도 또는 180도 대신에, AC 전류 또는 AC 전압의 극성을 판정하고 있는 기준 위상에 가까운 쪽의 위상폭을 제어용 쵸핑 위상폭으로서 선택하여 당해 쵸핑 제어를 행하더라도 좋다. 또, 쵸핑 위상폭 검출기(212)는, 상기 복수개 얻은 쵸핑 위상폭을 가산하고, 가산 결과의 위상폭을 제어용 쵸핑 위상폭으로서 당해 쵸핑 제어를 행하더라도 좋다. 이와 같이 구성하여도 동일한 작용 효과를 가진다.

(실시 형태 2)

실시 형태 1에서는, 쵸핑하고 있는 위상폭 θw_ON을 검출하여 DC 전압 지령 Vdc*를 조정하고 있지만, 실시 형태 2에서는, 쵸핑이 휴지 상태로 되어 있는 위상폭(이하, 「쵸핑 휴지 위상폭」이라고 함) θw_OFF를 검출하여, DC 전압 지령 Vdc를 조정함으로써 동일한 작용 효과를 얻는 것을 특징으로 하고 있다.

도 4a는 본 발명의 실시 형태 2에 따른 정류 회로 장치의 제어 회로(100)의 제 3 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 또한, 도 4b는 본 발명의 실시 형태 2에 따른 정류 회로 장치의 제어 회로(100)의 제 4 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.

도 4a의 제 3 동작예에서는, 출력되는 DC 전압이 비교적 낮고, 반도체 스위치(104)가 쵸핑 동작되지 않는 쵸핑 휴지 위상폭(예를 들면, 최대의 위상폭) θw_OFF가 커져 있는 경우이다. 한편, 도 4b의 제 4 동작예에서는, 출력되는 DC 전압이 제 3 동작예와 비교하여 높고, 반도체 스위치(104)가 쵸핑 되지 않는 쵸핑 휴지 위상폭(예를 들면, 최소의 위상폭) θw_OFF가 제 3 동작예와 비교하여 작아져 있는 경우이다. 쵸핑 휴지 위상폭 θw_OFF는 쵸핑 동작 위상폭 θw_ON과 상보적이기 때문에, 동일한 작용 효과를 얻을 수 있다.

또한, AC 전원(1)으로부터의 AC 전압에 왜곡이 포함되어 있으면, AC 전압의 반주기 동안에 쵸핑이 이루어져 있는 구간이 복수 회수 출현하는 경우가 있다. 이러한 경우에는, 쵸핑 위상폭 검출기(212)는 90도 또는 180도에 가까운 오프 기간의 쵸핑 휴지 위상폭 θw_OFF를 제어용 쵸핑 위상폭으로서 선택하여 당해 쵸핑 제어를 행하더라도 좋다.

또, 도 4a 및 도 4b에서는, AC 전압의 반주기분만의 파형을 나타내고 있지만, 도 3a 및 도 3b나 종래기술 등으로부터도 명백한 바와 같이, 나머지의 반주기도 절대값(순간 절대값)으로서는 동일한 파형이 되므로 생략한다. 또한, 도 4a 및 도 4b에서는, AC 전압의 반주기분만의 파형을 나타내고 있지만, 도 3a 및 도 3b나 종래예 등으로부터도 명백한 바와 같이, 나머지의 반주기도 절대값으로서는 동일한 파형이 되므로 생략한다.

(실시 형태 3)

실시 형태 3은, 실시 형태 1의 제어 방법을 간소화한 것을 특징으로 하고 있으며, 쵸핑 위상폭 검출기(212)는 0도 또는 180도로부터 쵸핑이 휴지 상태로 될 때까지의 AC 전압의 극성(부호)이 변화하지 않고 고정되어 있는 구간(양의 구간 또는 음의 구간)에서의 전반(前半)의 위상폭 θ1w_ON을 검출하여 당해 쵸핑 제어한다.

도 5a는 본 발명의 실시 형태 3에 따른 정류 회로 장치의 제어 회로(100)의 제 5 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 또한, 도 5b는 본 발명의 실시 형태 3에 따른 정류 회로 장치의 제어 회로(100)의 제 6 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.

도 5a의 제 5 동작예는, 출력되는 DC 전압이 비교적 낮고, 반도체 스위치(104)가 쵸핑되는 위상폭이 비교적 작아져 있는 경우이고, 도 5b의 제 6 동작예는, 출력되는 DC 전압이 제 5 동작예에 비교하여 높고, 반도체 스위치(104)가 쵸핑되는 위상폭이 제 5 동작예에 비교하여 커져 있는 경우이다. AC 전압의 반주기 구간에서, 전반의 쵸핑이 이루어져 있는 위상폭 θ1w_ON도 동일한 경향이 있기 때문에, 실시 형태 1과 동일한 작용 효과를 얻을 수 있다.

(실시 형태 4)

실시 형태 4는, 실시 형태 3과 마찬가지로, 실시 형태 1의 제어 방법을 간소화한 것을 특징으로 하고 있으며, 쵸핑 위상폭 검출기(212)는 0도 또는 180도로부터 쵸핑이 휴지 상태로 될 때까지의 AC 전압의 극성이 변화하지 않고 고정되어 있는 구간(양의 구간 또는 음의 구간)에서의 후반의 위상폭 θ2w_ON을 검출하여 당해 쵸핑 제어한다.

도 6a는 본 발명의 실시 형태 4에 따른 정류 회로 장치의 제어 회로(100)의 제 7 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 또한, 도 6b는 본 발명의 실시 형태 4에 따른 정류 회로 장치의 제어 회로(100)의 제 8 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.

도 6a의 제 7 동작예는, 출력되는 DC 전압이 비교적 낮고, 반도체 스위치(104)가 쵸핑되는 쵸핑 위상폭 θw2_ON이 비교적 작아져 있는 경우이고, 도 6b의 제 8 동작예는, 출력되는 DC 전압이 제 7 동작예에 비교하여 높고, 반도체 스위치(104)가 쵸핑되는 쵸핑 위상폭 θw2_ON이 제 7 동작예에 비교하여 커져 있는 경우이다. AC 전원(1)의 반주기 구간에서, 후반의 쵸핑 동작 위상폭 θw2_ON도 동일한 경향이 있기 때문에, 실시 형태 1과 동일한 작용 효과를 얻을 수 있다.

(실시 형태 5)

실시 형태 5는, 실시 형태 3의 쵸핑 위상폭 θw1_ON과 실시 형태 4의 쵸핑 위상폭 θw2_ON의 합계의 위상폭(θw1_ON+θw2_ON)을 쵸핑 위상폭 검출기(212)에 의해 검출하고, 당해 합계의 위상폭(θw1_ON+θw2_ON)이 소망하는 위상폭으로 되도록 DC 전압을 제어하는 것을 특징으로 하고 있다.

도 7a는 본 발명의 실시 형태 5에 따른 정류 회로 장치의 제어 회로(100)의 제 9 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 또한, 도 7b는 본 발명의 실시 형태 5에 따른 정류 회로 장치의 제어 회로(100)의 제 10 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 실시 형태 5에서도, 실시 형태 1~4와 동일한 작용 효과를 얻을 수 있다.

(실시 형태 6)

도 8은 본 발명의 실시 형태 6에 따른 정류 회로 장치의 구성을 나타내는 회로도이다. 또한, 도 9는 도 8의 제어 회로(111)의 상세 구성을 나타내는 블럭도이다. 도 8에 있어서, 실시 형태 6에 따른 정류 회로 장치는 도 1의 제어 회로(100) 대신에 제어 회로(111)를 구비한 것을 특징으로 하고 있으며, 제어 회로(111)는, 도 9에 나타내는 바와 같이, 도 1의 제어 회로(100)와 비교하여, 입력 전류 변동 판정혈 설정기(213a)를 갖는 입력 상황 판정기(213)와, 목표 위상폭 선정기(214)(도 1의 목표 위상폭 설정기(203) 대신에 마련됨)와, 쵸핑 위상폭 추출기(216)를 더 구비한 것을 특징으로 하고 있다.

종래기술에 따른 장치에서, 접속되는 부하(4)의 전기적 부하 특성에 의해 입력 전류가 맥동하는 경우, 전원 전압의 주기에 근거하여 동일한 쵸핑 위상폭은 얻을 수 없다. 그래서, 본 실시 형태에서는, 맥동하지 않는 영역에서의 소망하는 쵸핑 위상폭과는 별도로, 맥동하는 영역에서의 소망하는 쵸핑 위상폭을 마련하고, 또한, 이 맥동하는 영역에서는, 미리 설정된 일정 시간 또는 일정 주기수에서의 최대 또는 평균의 쵸핑 위상폭을 추출해서 당해 쵸핑 제어를 행하는 것을 특징으로 하고 있다.

본 실시 형태에 따른 도 8 및 도 9의 구성에 있어서, 제어 회로(111)에 의해 반도체 스위치(104)를 쵸핑 제어하는 것에 의해, 전원 전압의 고조파의 저감과 DC 전압의 제어가 행해진다. 도 9의 제어 회로(111)에서, 당해 제어 시스템의 최종 제어 목표는, 쵸핑 구동이 이루어져 있는 쵸핑 위상폭 θw_ON을, 목표 위상폭 선정기(214)로부터의 소망하는 위상폭 θw_ON*과 일치하도록 제어하는 것이다. 이하, 도 9의 제어 회로(111)의 구성 및 동작에 대해, 도 2의 제어 회로(100)와의 차이점을 중심으로 설명하며, 도 2의 제어 회로(100)와 동일한 구성 및 동작의 설명에 대해서는 생략한다.

전류 검출기(103)는 검출한 AC 전류 Iac를 나타내는 신호를 입력 상황 판정기(213)에 출력한다. 입력 상황 판정 수단(213)은, 복수의 전원 전압 주기의 피크값으로부터 입력 전류의 변동폭을 계산하고, 당해 계산한 변동폭으로부터, 입력 전류 변동 판정값 설정기(213a)에 의해 미리 설정되어 있는 입력 전류 변동 판정값을 감산하고, 감산 결과인 변동폭 편차를 나타내는 신호를 목표 위상폭 선정기(214) 및 쵸핑 위상폭 추출기(216)에 출력한다. 목표 위상폭 선정기(214)는 미리, 변동폭 편차의 각종 수치 범위에 대응하여 설정해야 할 소망하는 쵸핑 위상폭 θw_ON*를 쵸핑 위상폭 테이블로서 내장 테이블 메모리(214m)에 저장하고 있고, 입력 상황 판정기(213)로부터의 변동폭 편차(입력 전류의 변동 정도)를 나타내는 신호에 근거하여, 상기 쵸핑 위상폭 테이블을 참조해서, 대응하는 쵸핑 위상폭 θw_ON*를 결정하여 그것을 나타내는 신호를 감산기(204)에 출력한다.

쵸핑 위상폭 추출기(216)는, 쵸핑 위상폭 검출기(212)로부터의 쵸핑 상태의 위상폭과, 입력 상황 판정기(213)로부터의 변동폭 편차에 근거하여, 당해 위상폭에서 소정값 이상의 맥동이 발생하고 있지 않다고 판단했을 때, 쵸핑 위상폭 검출기(212)로부터의 쵸핑 상태의 쵸핑 위상폭 θw_ON을 나타내는 신호를 그대로 감산기(204)에 출력한다. 한편, 쵸핑 위상폭 추출기(216)는, 당해 쵸핑 위상폭 θw_ON에서 소정값 이상의 맥동이 발생하고 있다고 판단했을 때, 미리 설정된 일정 시간 또는 일정 주기수에서의 최대 또는 평균의 쵸핑 상태의 위상폭을 추출하여 당해 위상폭을 나타내는 신호를 감산기(204)에 출력한다.

이상과 같이 구성된 도 9의 제어 회로(111)를 구비한 정류 회로 장치에 의하면, 소정값 이상의 맥동이 발생하는 맥동적인 부하가 있는 경우에도, 전원 전압의 고조파에 크게 영향을 주는 쵸핑 상태의 위상폭 θw_ON을 추출할 수 있어, 전원 전압의 고조파의 저감과 회로 손실의 저감의 양립을 도모할 수 있다.

(실시 형태 7)

도 10은 본 발명의 실시 형태 7에 따른 정류 회로 장치의 구성을 나타내는 회로도이다. 또한, 도 11은 도 8의 제어 회로(112)의 상세 구성을 나타내는 블럭도이다. 도 10의 정류 회로 장치는, 부하로서, 압축기 구동부(300)에 접속된 압축기(301)의 모터를 구동하고, 그 제어는 압축기 제어 회로(302)에서 실행하는 것을 특징으로 하고 있다. 압축기 제어 회로(302)는, 도 10에 나타내는 바와 같이, 소망한 회전수로 압축기(301)의 모터를 회전시킬 수 있도록 압축기 구동부(300) 및 제어 회로(112)에 대해 회전수 지령 Srot를 출력한다.

도 10 및 도 11의 실시 형태 7에 따른 정류 회로 장치는, 실시 형태 6과 마찬가지로, 맥동하지 않는 영역에서의 소망하는 쵸핑 위상폭과는 별도로, 맥동하는 영역에서의 소망하는 쵸핑 위상폭을 마련하고, 또한, 이 맥동하는 위상폭의 영역에서는, 미리 설정된 일정 시간 또는 일정 주기수에서의 최대 또는 평균의 쵸핑 위상폭을 선택하여 당해 쵸핑 제어하는 것을 특징으로 하고 있다.

도 11의 제어 회로(112)는, 도 9의 제어 회로(111)와 비교하여, (a) 입력 상황 판정기(213) 대신에, 압축기 제어 회로(302)로부터의 회전수 지령 Srot에 근거하여 구동 상황을 판정하는 구동 상황 판정기(215)를 구비하고, (b) 목표 위상폭 선정기(214) 대신에, 내장 테이블 메모리(214Am)를 가지는 목표 위상폭 선정기(214A)를 구비하며, (c) 쵸핑 위상폭 추출기(216) 대신에, 쵸핑 위상폭 추출기(216A)를 구비한 것을 특징으로 하고 있다.

도 11에 있어서, 압축기 제어 회로(302)로부터 모터의 회전수 지령 Srot는 구동 상황 판정기(215)에 입력된다. 구동 상황 판정기(215)는 모터의 회전수 지령 Srot로부터 미리 설정되어 있는 회전수를 감산하는 것에 의해 회전수 편차를 연산하고, 회전수 편차를 나타내는 신호를 목표 위상폭 선정기(214A) 및 쵸핑 위상폭 추출기(216A)에 출력한다. 목표 위상폭 선정기(214A)는 미리, 회전수 편차의 각종 수치 범위에 대응하여 설정해야 할 소망하는 쵸핑 위상폭 θw_ON*를 쵸핑 위상폭 테이블로서 내장 테이블 메모리(214Am)에 저장하고 있으며, 구동 상황 판정기(215)로부터의 회전수 편차를 나타내는 신호에 근거하여, 상기 쵸핑 위상폭 테이블을 참조해서, 대응하는 쵸핑 위상폭 θw_ON*를 결정하여 그것을 나타내는 신호를 감산기(204)에 출력한다.

쵸핑 위상폭 추출기(216A)는, 쵸핑 위상폭 검출기(212)로부터의 쵸핑 상태의 위상폭과 구동 상황 판정기(215)로부터의 회전수 편차에 근거하여, 압축기(301)를 구동하는 회전수가 미리 설정되어 있는 회전수를 초과하는 경우는, 쵸핑 위상폭 검출기(212)로부터의 쵸핑 상태의 위상폭 θw_ON을 나타내는 신호를 그대로 감산기(204)에 출력한다. 한편, 쵸핑 위상폭 추출기(216A)는, 압축기(301)를 구동하는 회전수가 미리 설정되어 있는 회전수 이하인 경우는, 미리 설정된 일정 시간 또는 일정 주기수에서의 최대 또는 평균의 쵸핑 상태의 위상폭을 추출하여 당해 위상폭을 나타내는 신호를 감산기(204)에 출력한다.

여기서, 본 실시 형태에서의 압축기(301)와 부하의 관련을 먼저 설명한다. 일반적으로, 가정용 등의 소형의 냉동 공조 기기에 이용되는 왕복동형(reciprocating type)이나 롤링 피스톤형의 압축기(301)는, 흡입 행정, 압축 행정, 토출 행정의 각각의 행정에서의 필요한 동력이 대폭 다른 특성을 갖고 있어, 각 행정에서의 필요 동력을 적절히 공급하지 않으면, 압축기(301)가 진동을 일으켜, 배관의 파손 등을 야기한다. 이 때문에, 각 행정에서의 구동용의 전동기의 순간 순간의 속도를 일정하게 제어하여 진동을 억제하는 제어를 행한다. 그 결과, 본 발명에 따른 정류 회로 장치의 부하로서는, 각 행정을 추이하는 주기에서의 맥동을 갖는 것으로 된다. 또한, 진동의 발생은 각 행정의 추이 주기에도 관련하여, 주기가 짧아지면, 관성 모멘트에 의한 관성 효과에 의해 감쇠하는 특성을 갖고 있고, 주기가 짧은, 즉 모터의 회전수가 높을 때에는, 진동을 억제하는 제어를 실시할 필요가 없어져, 평균적인 속도 제어만으로도 진동이 적은 상태를 유지할 수 있다. 그리고, 평균적인 속도 제어만의 경우, DC측의 부하에는 맥동이 적다.

예를 들면, 압축기(301)의 회전수가 임의의 값을 초과하는 회전수 영역에서는, 평균적인 속도 제어만으로 구동하여도, 압축기(301)의 진동이 적은 경우에는, 이 회전수 영역에서는 순간 속도 제어는 특별히 필요하지 않다. 그리고, 평활 콘덴서(106)에 유입되는 전원 전류에도 그 맥동의 영향이 없어지므로, 본 실시 형태에 따른 쵸핑 위상폭 추출기(216A)는, 상기 소정의 회전 수치를 초과하는 경우, 혹은 그 이하의 어느 회전수로 압축기(301)를 구동하고 있는지에 따라, 쵸핑 상태의 위상폭을 감산기(204)에 그대로 출력할지, 미리 설정된 일정 시간 또는 일정 주기수에서의 최대 또는 평균의 쵸핑 상태의 위상폭을 추출하여 감산기(204)에 출력할지를 전환한다.

다음으로, 실시 형태 7의 변형예에 대해 이하에 설명한다.

실시 형태 7과 동일한 제어 방법으로, 압축기(301)의 회전수가 높아지면, 관성 효과에 의해, 순간 순간의 회전 속도 변동이 감소하여, 순간 순간의 속도 제어에 의한 압축기(301)에 공급하는 전력의 맥동이 감소하게 된다. 이 때문에, 순간 속도 제어가 항상 동작하고 있는 경우에도, 회전수가 높은 영역에서는, AC 전원(1)측에서 보아, 부하의 맥동의 영향이 거의 관계되지 않게 되어 간다. 이 경우에도, 쵸핑 위상폭 추출기(216A)가, 압축기(301)의 회전수가 높은 영역에서는, 쵸핑 상태의 위상폭 정보를 감산기(204)에 그대로 출력하고, 압축기(301)의 회전수가 낮은 영역에서는, 미리 설정된 일정 시간 또는 일정 주기수에서의 최대 또는 평균의 쵸핑 상태의 위상폭을 추출하여 감산기(204)에 출력하도록 전환함으로써, 전원 고조파의 저감과 회로 손실의 양립을 도모할 수 있다. 또, 이들 전환에서의 회전수의 해 임계값의 값은 압축기(301)의 압축비나 관성 모멘트 등의 사양 제원에 따라 변화하는 값이다. 예를 들면, 쵸핑 위상폭 θw_ON 혹은 쵸핑이 휴지 상태로 되어 있는 위상폭 θw_OFF가 전원 주기의 매회매회 변동하는 상태로 되는지 여부로 결정하면 좋다.

또, 압축기(301)를 구동할 때의 회전수에 기인한 진동 발생의 억제가 필요한 경우에 실행되는 순간 속도 제어의 구체적인 방법은 여러 가지 제안되어 있지만, 그 방법의 차이는 본 발명에는 직접은 관여되지 않기 때문에, 상세한 설명은 생략한다.

이렇게 함으로써, 압축기(301)에 의한 맥동적인 부하가 있는 경우에도, 압축기(301)의 모터의 회전수 지령 Srot를 이용하는 것에 의해, 맥동 부하의 상황을 추정할 수 있으므로, 맥동 상황을 직접 검출할 일도 없이, 쵸핑 상태의 위상폭을 추출할 수 있어, 전원 전압의 고조파의 저감과 회로 손실의 저감의 양립을 도모할 수 있다.

또, 본 실시 형태에서는, 구동 상황 판정기(215)의 입력으로서 압축기(301)의 구동 회전수 지령 Scot로 했지만, 압축기(301)를 구동할 때의 회전수에 기인한 진동 발생의 억제가 필요한 경우에 실행되는 순간 속도 제어의 유무를 압축기 제어 회로(302)로부터의 입력으로 하여, 순간 속도 제어의 유무에 따라 목표 위상폭 선택 신호를 목표 위상폭 선정기(214)와 쵸핑 위상폭 추출기(216A)에 출력하여도, 동일한 쵸핑 제어를 행할 수 있다.

(실시 형태 8)

도 12a는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 11 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 또한, 도 12b는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 12 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.

실시 형태 8에 따른 제어 회로(100)는, 목표 전류 파형을 정현파 이외의 파형으로서, 예를 들면 삼각파로 함으로써, 회로 손실을 더 저감할 수 있는 것을 특징으로 하고 있다. 특히, 부하가 경미할 때에는, 파형 왜곡이 증가하여도, 고조파 전류 그 자체는 적기 때문에, 손실을 더 저감하는 것이 가능하다.

도 12a의 제 11 동작예는, 출력되는 DC 전압이 비교적 낮고, 반도체 스위치(104)가 쵸핑되는 위상폭 θw_ON이 소망하는 위상폭 θw_ON*보다 작아져 있는 경우이다. 이 때에도, AC 전압이 DC 전압보다 높은 위상 기간이 증가하기 때문에, AC 전원(1)으로부터 리액터(102)와 다이오드 브릿지(105)를 경유하여 DC측으로 흘러들어오는 전류가 증가한다. 이 때문에, AC 전류의 파형이 첨예로 되어, AC 전류의 고조파 성분이 증가한다.

한편, 도 12b의 제 12 동작예는, 출력되는 DC 전압이 제 11 동작예와 비교하여 높고, 반도체 스위치(104)가 쵸핑되는 위상폭 θw_ON이 소망하는 위상폭 θw_ON*보다 커져 있는 경우이다. 이 때에는, AC 전압이 DC 전압보다 높은 위상 기간이 감소하기 때문에, AC 전원(1)으로부터 리액터(102)와 다이오드 브릿지(105)를 경유하여 DC측으로 흘러들어오는 AC 전류도 감소해서, AC 전류의 고조파 성분이 감소한다. 그러나, 도 12b의 제 12 동작예에서는, 도 3a 및 도 3b와 마찬가지로, 도 12a에서의 파형에 비해, 반도체 스위치(104)의 쵸핑이 행해지고 있는 기간(위상폭)이 증가하고 있기 때문에, 회로의 손실이 증가하게 된다.

실시 형태 8에서는, 바람직하게는, 도 12a 및 도 12b에 나타내는 바와 같이, 목표 전류 파형의 순간의 절대값은, 시간 경과와 함께, AC 전압의 0도(개시점)로부터 180도(종료점)까지의 기간의 전반 기간에서, 일정한 기울기로 단조 증가한 후, 소정의 중간점(90도보다 작은 각도)으로부터 일정한 기울기로 단조 감소하고, 그 후 종료점까지 제로로 되는 구간을 갖는 삼각 파형을 이용한다.

또, 도 12a 및 도 12b에 있어서, AC 전압의 반주기에 1개의 쵸핑 위상폭 θw_ON이 도시되어 있기 때문에, AC 전압의 반주기에 2개의 쵸핑 휴지 위상폭이 도시되어 있게 된다. 따라서, 상술한 바와 같이, 2개의 쵸핑 휴지 위상폭 중 어느 위상폭 혹은 합계의 위상폭에 근거해서 쵸핑 제어하여도 좋다.

다음으로, 실시 형태 8의 변형예에 따른, 도 12a 및 도 12b와는 다른 별도의 형상을 가지는 목표 전류 파형에 대해, 도 13a~도 13d를 참조하여 이하에 설명한다.

도 13a는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 13 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 또한, 도 13b는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 14 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 또, 도 13c는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 15 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다. 또한, 도 13d는 본 발명의 실시 형태 8에 따른 정류 회로 장치의 제어 회로(100)의 제 16 동작예에 따른 제어 동작을 설명하기 위한 도면으로서, AC 전압과 정류 후의 DC 전압의 관계와, 제어해야 할 목표 전류 파형과, 실제로 제어한 후의 AC 전류를 나타내는 신호 파형도이다.

도 13a의 제 13 동작예의 목표 전류 파형은, 도 12a의 목표 전류 파형과 비교하여, 단조 감소하는 구간 대신에, 후반의 90도를 초과하는 소정의 각도(예를 들면 110도)로 순간에 제로로 하는 구간(제로로 일정한 구간)을 가지도록 구성한 삼각 파형이다.

또, 도 13b의 제 14 동작예의 목표 전류 파형은, 도 13a의 목표 전류 파형과 비교하여, 시간 경과와 함께, 단조 증가 구간을 정현파 형상으로 증가시키고, 후반의 90도를 초과하는 소정의 각도(예를 들면 110도)로 순간에 제로로 되는 구간(제로로 일정한 구간)을 가지는 파형이다.

또, 도 13c의 제 15 동작예의 목표 전류 파형은, 도 13b의 목표 전류 파형에서 제약 조건을 마련하고, 전반부의 정현파 파형에서 90도보다 앞의 중간점의 각도(예를 들면 70도)로 순간에 제로로 한 파형이다.

또한, 도 13d의 제 16 동작예의 목표 전류 파형은, 도 13c의 목표 전류 파형에서, 시간 경과와 함께, 0도로부터 제 1 중간점까지의 소정 기간 제로(제로로 일정한 구간)로 하고, 그 후 제 2 중간점까지 단조 증가시키도록 구성한 파형이다.

도 13c 및 도 13d의 동작예에서는, 90도보다 앞에서 목표 전류를 제로로 하고 있지만, 제로로 하는 위상보다 앞에서 반도체 스위치(104)의 쵸핑 동작으로부터 쵸핑이 휴지로 되는 기간이 되는 부하로 사용하면 좋다. 게다가, 본 동작예는, DC 전압이 AC 전압의 최고 순간 전압보다 낮기 때문에, 90도 근방에서는, AC 전원(1)으로부터 리액터(102)와 다이오드 브릿지(105)를 경유하여 전류가 흘러들어오기 때문에, 목표 전류가 제로로 되더라도 AC 전류가 당분간은 계속 흐르므로, 고조파 성분이 적은 전류를 고효율로 실현할 수 있다.

이상의 각 실시 형태에 있어서, 목표 전류 파형의 단조 증가 또는 단조 감소에서, 일정한 기간을 포함하더라도 좋고, 즉, 실질적으로 단조 증가 또는 실질적으로 단조 감소시켜도 좋다. 여기서, 「실질적으로 단조 증가」란, 목표 전류 파형의 위상 θ1<θ2일 때에, f(θ1)≤f(θ2)의 관계에 있는 광의의 단조 증가를 말하고, 바꾸어 말하면, 시간 경과와 함께, 적어도 증가하거나 혹은 적어도 증가하면서 일부 기간에서 일정하도록, 실질적으로 단조 증가하는 것을 말한다. 또한, 「실질적으로 단조 감소」란, 목표 전류 파형의 위상 θ1<θ2일 때에, f(θ1)≥f(θ2)의 관계에 있는 광의의 단조 감소를 말하고, 바꾸어 말하면, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록, 실질적으로 단조 감소하는 것을 말한다.

(실시 형태 9)

도 14는 본 발명의 실시 형태 9에 따른 정류 회로 장치의 구성을 나타내는 회로도이다. 실시 형태 9에 따른 정류 회로 장치는, AC 전원(1)으로부터의 AC 전압을, 리액터(602)를 거쳐서, 반도체 스위치(604a, 604b) 및 다이오드(605a, 605b, 605c, 605d)로 구성된 브릿지 회로에서 정류하고, 평활 콘덴서(106)를 거쳐서 부하(4)를 구동하는 것을 특징으로 하고 있다. 본 실시 형태에 따른 쵸핑 제어 방법은, 실시 형태 1에 따른 도 1의 제어 회로(100)와 마찬가지이며, 2개의 반도체 스위치(604b, 604d)를 쵸핑 구동 신호 Sch를 이용하여 동시에 구동한다.

(실시 형태 10)

도 15는 본 발명의 실시 형태 10에 따른 정류 회로 장치의 구성을 나타내는 회로도이다. 실시 형태 10에 따른 정류 회로 장치는, AC 전원(1)으로부터의 AC 전압을, 리액터(702)를 거쳐서, 반도체 스위치(704a, 704b) 및 다이오드(705a, 705b, 705c, 705d)로 구성된 브릿지 회로에서 정류하고, 평활 콘덴서(106)를 거쳐서 부하(4)를 구동하는 것을 특징으로 하고 있다. 본 실시 형태에 따른 쵸핑 제어 방법은, AC 전원(1)으로부터의 AC 전압의 극성에 따라, 2개의 쵸핑 구동 신호 Sch1, Sch2를 이용하여, 어느 한쪽의 반도체 스위치(705a 또는 705b)만을 쵸핑 동작시킨다. 예를 들면, AC 전압의 극성이 리액터(702)가 접속되어 있는 측이 높은 기간이면, 쵸핑 구동 신호 Sch2를 이용하여 반도체 스위치(704b)를 쵸핑하고, AC 전압의 극성이 리액터(702)가 접속되어 있는 측이 낮은 기간이면, 쵸핑 구동 신호 Sch1을 이용하여 반도체 스위치(704a)를 쵸핑한다.

또, 본 실시 형태에서는, 반도체 스위치(704a와 704b)를 동시에 온시키면, 부하(4)로의 DC 출력 전압을 단락하게 되므로, AC 전압의 극성이 반전되는 근방에서는, 어느 쪽의 반도체 스위치(704a, 704b)도 온되지 않도록 설정하는 경우가 있다. 이러한 경우, 도 3a 및 도 3b에서는, 쵸핑이 휴지 상태로 변화하는 위상이 0도 및 180도 근방에서도 발생할 수 있게 된다. 단, 이 경우는, DC 출력 전압의 단락 방지로서, 의도적으로 쵸핑을 휴지하고 있기 때문에, 본 발명에 따른 쵸핑이 휴지 상태로 변화한 위상으로서의 취급을 하지 않음으로써, 용이하게 실현할 수 있다.

다음으로, 실시 형태 1~10에 따른 정류 회로 장치에서 이용하는 전압 레벨 비교기(109)의 2치화 처리에 대해 도 16a 및 도 16b를 참조하여 이하에 설명한다.

도 16a는 본 발명의 실시 형태 1~10에 따른 정류 회로 장치의 전압 레벨 비교기(109)의 2치화 처리의 제 1 동작예를 설명하기 위한 도면으로서, AC 전압과 임계값 전압 Vth의 관계와, 전압 레벨 비교기(109)로부터의 2치 신호를 나타내는 신호 파형도이다. 또한, 도 16b는 본 발명의 실시 형태 1~10에 따른 정류 회로 장치의 전압 레벨 비교기(109)의 2치화 처리의 제 2 동작예를 설명하기 위한 도면으로서, AC 전압과 임계값 전압 Vth의 관계와, 전압 레벨 비교기(109)로부터의 2치 신호를 나타내는 신호 파형도이다.

즉, 도 16a 및 도 16b는, AC 전압이 일정한 레벨 이상인지 여부의 정보로부터 전압 위상을 검출하는 방법을 나타낸다. 이 정보는 AC 전압의 순간 전압이 임계값을 초과하고 있는지 여부를 2치 신호로서 얻는다. 즉, 전압 레벨 비교기(109)는, AC 전압을 임계값 전압 Vth와 비교하고, AC 전압이 임계값 전압 Vth 이상일 때 하이 레벨 신호를 출력하는 한편, AC 전압이 임계값 전압 Vth 미만일 때 로우 레벨 신호를 출력한다.

여기서, 임계값 전압 Vth가 변동하여도 2치 신호의 주기는 전원 주파수와 동일하고, 2치 신호의 하이 레벨측 또는 로우 레벨측의 중점을 구하면, AC 전압 위상의 90도 또는 270도의 시간을 알 수 있다. 또한, AC 전압 위상의 90도와 270도의 중점은 180도 및 0도의 위상으로 된다. 이렇게 해서 얻은 정보를, PLL 등을 이용하여 체배하면, 순간 순간의 위상을 정확하게 알 수 있다.

예를 들면, 360 체배하면, 1개의 펄스가 1도 상당으로 되고, 이 펄스를 계수하면, 단위가 도인 위상 정보를 얻을 수 있다. 그리고, 얻은 위상 정보로, 그 순간 순간의 목표 전류 파형을 호출하면 좋다. 그 외의 레벨 비교로부터 얻은 2치 정보를 이용하여 위상을 검출하는 방법에 대해서는, 예를 들면, 본 발명자가 개시한 특허문헌 4에도 제안되어 있어, 특별히 한정되지 않는다.

본 실시 형태를 이용하는 것에 의해, DC 전압의 검출 정밀도에 오차가 있어도, 쵸핑 동작을 행하고 있는 위상폭이, 소망하는 위상폭으로 되도록 DC 전압을 상대적으로 조정하기 때문에, 동일한 전류 파형으로 되어, 항상 손실이 적고, 또한 고조파 전류가 적은 정류 동작이 실현된다.

(실시 형태 11)

도 17은 본 발명의 실시 형태 11에 따른 정류 회로 장치의 제어 회로(100)의 상세 구성을 나타내는 블럭도이다. 실시 형태 11에 따른 정류 회로 장치의 제어 회로(100)는, 실시 형태 1에 따른 도 2의 제어 회로(100)와 비교하여, DC 전압 검출기(110)와 감산기(206) 사이에, AD 변환기(230) 및 LPF 연산기(231)를 삽입한 것을 특징으로 하며, 디지털 연산으로 실시하는 경우에 특히 유효한 실시 형태를 제공한다. 이하, 도 2의 제어 회로(100)와의 차이점에 대해 설명한다.

도 17에 있어서, DC 전압 검출기(110)에 의해 검출된 DC 전압을 나타내는 아날로그 신호는, AC 전원(1)의 주파수보다 충분히 높은 샘플링 주파수로 AD 변환하는 AD 변환기(230)에 의해, AD 변환값 Vad를 나타내는 디지털 신호로 변환된 후, 저역 통과 필터 특성을 가지는 연산(상세 후술)을 행하는 LPF 연산기(231)에 의해 LPF 연산되고, 그 연산 결과의 신호(LPF 연산값 Vdca)는 감산기(206)에 출력된다. 여기서, 예를 들면, AC 전원(1)의 주파수는 60㎐이고, 샘플링 주파수는 600㎑이다.

도 18은 도 17의 LPF 연산기(231)의 상세 구성을 나타내는 블럭도이다. 도 18에 있어서, AD 변환기(230)로부터의 AD 변환값을 나타내는 신호는 가산기(253)에 입력된다. 가산기(253)는 입력되는 AD 변환값을 나타내는 신호와, 정수 승산기(251)로부터의 신호를 가산하여 가산 결과인 LPF 연산값 Vdca를 나타내는 신호를 감산기(206)에 출력함과 아울러, 하나의 클럭 시간만큼 지연하는 지연기(252)를 거쳐서 정수 승산기(251)에 출력한다. 정수 승산기(251)는 입력되는 신호에 대해 소정의 정수(2ⁿ-1)/(2ⁿ)를 승산하여 승산 결과를 나타내는 신호를 가산기(253)에 출력한다. 도 18의 LPF 연산기(231)에 의한 연산을, 입력을 X(j), 출력을 Y(j)로 하고, 시계열의 점화식으로 표현하면, 다음 식 (1)과 같이 된다.

[수학식 1]

이 LPF 연산 처리는, 연산 주기의 「2ⁿ」배의 시정수를 갖는 1차형의 저역 통과 필터이고, 또한, 진폭이 「2ⁿ」배로 된다. 따라서, 이 연산을 실행하는 것에 의해, AD 변환값 Vad에 소수점 이하의 n 비트의 정보가 추가된다.

도 19는 도 17의 정류 회로 장치의 동작을 나타내는 도면으로서, AC 전원(1)으로부터의 AC 전류 Iac와, DC 전압 Vdc와, AD 변환기(230)의 AD 변환값 Vad(상기 DC 전압 Vdc를 점선으로 나타냄)를 나타내는 신호 파형도이다. 즉, 도 19는 단상 AC의 정류 회로에서 저역 통과 필터 처리를 행하는 것에 의해, 전압 검출 정밀도를 향상할 수 있는 동작 원리를 나타낸다.

단상 AC 전원(1)으로부터의 AC 전압으로는 제로의 구간이 있고, 순간 순간의 전력이 일정하지 않기 때문에, 평활 콘덴서(106)를 이용하여도, DC 전압에는 전원 주파수의 2배의 주파수를 갖는 변동이 남는다. 이 변동을 줄이기 위해서는, 평활 콘덴서(106)의 콘덴서 용량을 무한하게 크게 할 필요가 있어, 현실적으로는 불가능하다.

도 19(c)는 DC 전압 Vdc(점선으로 나타냄)를 AC 전원(1)의 주파수보다 충분히 높은 샘플링 주파수로 AD 변환한 경우의 AD 변환값 Vad를 나타낸다. 순간 순간의 DC 전압 Vdc에 따라, 얻어지는 AD 변환값 Vad(디지털치)는 K, K+1, K+2, K+3, …의 값을 취한다. 여기서, AD 변환값 Vad에 대해 저역 통과 필터 연산을 행하면, 도 19의 경우에는, (K+1)과 (K+2) 사이의 값으로 수속된다. 또, 도 18에서 나타낸 바와 같이, 저역 통과 필터 연산으로서 2ⁿ배로 되는 기능을 포함하고 있기 때문에, {(K+1)×2ⁿ}와 ｛(K+2)×2ⁿ} 사이의 값(정수값)이 얻어진다. 즉, AD 변환기(230)의 분해능에 대해, 소수점 이하의 n 비트의 정보가 추가되고, 분해능이 개선된 것으로 된다. 또, DC 전압 Vdc에 전원 주파수의 2배의 주파수를 갖는 변동이 전혀 없고, 도 19(c)의 평균값과 같은 경우에는, AD 변환값 Vad는 항상 (K+1)로 되어, LPF 연산을 하여도, 분해능을 개선할 수 없다. 즉, 본 수법은 단상 AC의 정류 회로 장치에 의해 그 효과를 발휘할 수 있다.

(변형예 및 보충 설명)

실시 형태 1에 따른 도 2의 감산기(206)에서, 지령 전압 Vdc*에도 AD 변환기(230)와 동등한 분해능을 가질 필요가 있지만, 지령 전압 Vdc*는 정보뿐이기 때문에, 상기와 마찬가지로 분해능을 높여 두는 것은 용이하게 실현될 수 있다.

또한, LPF 연산에서는 2의 누승을 이용하는 사례로 설명했지만, 정수 승산기(251)의 정수를 0에서 1 사이의 값으로 설정하면, 마찬가지로 LPF 연산을 실현할 수 있다. 또한, 도 19의 동작 원리로부터 명백한 바와 같이, LPF 연산이 도 18에서 나타낸 방법 이외의 수법에서도 동일한 효과를 얻을 수 있다.

실시 형태 11에 따른 AD 변환기(230)의 분해능이 미세하지 않은 경우에도, 미세한 전압 정보를 얻을 수 있기 때문에, DC 전압 Vdc를 고정밀도로 조절할 수 있어, 항상 손실이 적고, 또한, 고조파 전류가 적은 정류 동작이 실현된다. 또한, 본 실시 형태 11에 따른 수법은 지금까지 설명한 실시 형태 1~10을 조합하여 실시하는 것이 가능하다.

또, 모든 실시 형태에 공통되는 것으로 하여, 쵸핑이 휴지 상태로부터 쵸핑 상태로 변화할 때에, 회로의 요동이나 노이즈에 의해, 일순간만 휴지 상태로 재차 변화하는 경우가 있지만, 이에 대해서는, 본 발명에서의 쵸핑이 휴지 상태로 변화한 위상으로서 취급하지 않음으로써, 용이하게 실현될 수 있다.

또, 본 발명에 따른 실시 형태에 있어서, AC 전압 위상 검출기(201)에서 AC 전압의 위상을 검출하여 그것을 기준으로 해서 쵸핑 위상폭을 검출하고 있지만, 본 발명은 이것에 한정되지 않고, AC 전원(1)의 주파수가 고정되어 있는 경우에는, AC 전원(1)의 제로크로스 등의 정보에 근거하여 쵸핑 위상폭을 검출하여도 좋다. 또한, 쵸핑 위상폭을 검출할 때에, 쵸핑 수법의 일례인 PWM 제어를 실현하는 캐리어 신호의 펄스수로 계수함으로써 쵸핑 위상폭의 시간을 계측하여도 좋다.

(산업상의 이용 가능성)

이상 상술한 바와 같이, 본 발명에 따른 정류 회로 장치는, 고조파 전류의 억제와 회로 손실의 저감을 양립하는 것이 가능해지기 때문에, 압축기에 의해 냉매를 압축하는 것에 의해 히트 펌프를 구성하여, 냉방, 난방, 혹은 식품 등의 냉동을 행하는 것 등의 용도에도 적용할 수 있다.

1: 교류 전원
4: 부하
100, 111, 112: 제어 회로
102, 602, 702: 리액터
103: 전류 검출기
104, 604a, 604b, 704a, 704b: 반도체 스위치
105: 다이오드 브릿지 회로
106: 평활 콘덴서
109: 전압 레벨 비교기
110: DC 전압 검출기
201: AC 전압 위상 검출기
202: 목표 전류 파형 형성기
203: 목표 위상폭 설정기
204, 206, 209: 감산기
205: 위상폭 보상 연산기
207: Vdc 보상 연산기
208: 승산기
210: Iac 보상 연산기
211: 펄스폭 변조기
212: 쵸핑 위상폭 검출기
213: 입력 상황 판정기
213a: 입력 전류 변동 판정값 설정기
214, 214A: 목표 위상폭 선정기
214m, 214Am…내장 테이블 메모리
215: 구동 상황 판정기
216, 216A: 쵸핑 위상폭 추출기
230: AD 변환기
231: 저역 통과 필터 연산기
251: 정수 승산기
252: 지연기
253: 가산기
300: 압축 구동부
301: 압축기
302: 압축기 제어 회로
605a~605d, 705a~705d: 다이오드

Claims

반도체 스위치를 쵸핑 동작(chopping operation)시키는 것에 의해, 단상 교류 전원의 출력 단자를 리액터(reactor)를 거쳐서 단락 또는 개방하고, 상기 단상 교류 전원으로부터 상기 리액터를 거쳐서 공급되는 교류 전압을 직류 전압으로 정류하여 부하에 공급하는 정류 회로 장치로서,
상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하는 파형 형성 수단과,
상기 단상 교류 전원으로부터 흐르는 교류 전류를 검출하는 전류 검출 수단과,
상기 직류 전압을 검출하는 전압 검출 수단과,
상기 검출된 교류 전류의 파형이 실질적으로 상기 목표 전류 파형으로 되도록 상기 반도체 스위치의 쵸핑 동작을 제어하는 제 1 제어 수단과,
상기 검출된 직류 전압이 실질적으로 소정의 목표 직류 전압으로 되도록 상기 목표 전류 파형의 진폭을 제어하는 제 2 제어 수단과,
상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 제 3 제어 수단
을 구비한 것을 특징으로 하는 정류 회로 장치.
제 1 항에 있어서,
상기 소정의 위상폭은 상기 부하의 전기적 특성에 의존하여 변경해서 설정되는 것
을 특징으로 하는 정류 회로 장치.
제 2 항에 있어서,
상기 부하의 전기적 특성은 상기 교류 전류의 변동폭 혹은 상기 부하가 압축기일 때의 압축기 모터로의 회전수 지령인 것
을 특징으로 하는 정류 회로 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 제 3 제어 수단은, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, 복수의 상기 쵸핑 동작 위상폭 또는 복수의 상기 쵸핑 휴지 위상폭이 있을 때, 상기 기간 내의 어느 하나의 위상폭 혹은 합계의 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 것
을 특징으로 하는 정류 회로 장치.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 목표 전류 파형은, 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서,
(a) 상기 기간의 개시점으로부터 소정의 중간점까지는, 시간 경과와 함께, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고,
(b) 상기 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것
을 특징으로 하는 정류 회로 장치.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 목표 전류 파형은, 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서,
(a) 상기 기간의 개시점으로부터 소정의 제 1 중간점까지는, 시간 경과와 함께, 제로로 되는 기간을 갖고,
(b) 상기 제 1 중간점으로부터 소정의 제 2 중간점까지는, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고,
(c) 상기 제 2 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것
을 특징으로 하는 정류 회로 장치.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 교류 전압을 소정의 임계값 전압과 비교하는 것에 의해 2치 신호를 발생하는 위상 검출 수단을 더 구비하며,
상기 파형 형성 수단은, 상기 2치 신호에 근거하여 상기 교류 전압의 주기 및 위상을 검출하고, 상기 검출된 교류 전압의 주기 및 위상에 근거하여, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하고,
상기 제 3 제어 수단은, 상기 2치 신호에 근거하여, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은, 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭을 검출하는 것
을 특징으로 하는 정류 회로 장치.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 정류 회로 장치는,
상기 전압 검출 수단과 상기 제 2 제어 수단 사이에 마련되고, 상기 검출된 직류 전압을 디지털 전압으로 AD 변환하는 AD 변환 수단과,
상기 AD 변환 수단과 상기 제 2 제어 수단 사이에 마련되고, 상기 디지털 전압에 대해 저역 필터 연산을 행한 후, 상기 연산 결과의 전압을 상기 제 2 제어 수단에 상기 검출된 직류 전압으로서 출력하는 연산 수단을 더 구비한 것
을 특징으로 하는 정류 회로 장치.
제 8 항에 있어서,
상기 AD 변환 수단의 샘플링 주파수는 상기 단상 교류 전원의 주파수보다 충분히 높아지도록 설정된 것
을 특징으로 하는 정류 회로 장치.
제 8 항 또는 제 9 항에 있어서,
상기 저역 통과 필터 연산은, 직전의 연산 결과에 「(2ⁿ-1)/(2ⁿ)」의 계수(n은 정수임)를 승산한 후, 입력된 디지털 전압과 가산하고, 상기 가산 결과의 값을 다음의 연산 결과로서 이용하여 실행되는 것
을 특징으로 하는 정류 회로 장치.
반도체 스위치를 쵸핑 동작시키는 것에 의해, 단상 교류 전원의 출력 단자를 리액터를 거쳐서 단락 또는 개방하고, 상기 단상 교류 전원으로부터 상기 리액터를 거쳐서 공급되는 교류 전압을 직류 전압으로 정류하여 부하에 공급하는 정류 회로 장치를 위한 제어 회로에 있어서,
상기 제어 회로는,
상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하는 파형 형성 수단과,
상기 단상 교류 전원으로부터 흐르는 교류 전류의 파형이 실질적으로 상기 목표 전류 파형으로 되도록 상기 반도체 스위치의 쵸핑 동작을 제어하는 제 1 제어 수단과,
상기 직류 전압이 실질적으로 소정의 목표 직류 전압으로 되도록 상기 목표 전류 파형의 진폭을 제어하는 제 2 제어 수단과,
상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은, 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 제 3 제어 수단
을 구비한 것을 특징으로 하는 제어 회로.
제 11 항에 있어서,
상기 소정의 위상폭은 상기 부하의 전기적 특성에 의존하여 변경해서 설정되는 것
을 특징으로 하는 제어 회로.
제 12 항에 있어서,
상기 부하의 전기적 특성은 상기 교류 전류의 변동폭, 혹은 상기 부하가 압축기일 때의 압축기 모터로의 회전수 지령인 것
을 특징으로 하는 제어 회로.
제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 제 3 제어 수단은, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서, 복수의 상기 쵸핑 동작 위상폭 또는 복수의 상기 쵸핑 휴지 위상폭이 있을 때, 상기 기간 내의 어느 하나의 위상폭 혹은 합계의 위상폭이 실질적으로 소정의 위상폭으로 되도록 상기 소정의 목표 직류 전압을 제어하는 것
을 특징으로 하는 제어 회로.
제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 목표 전류 파형은, 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서,
(a) 상기 기간의 개시점으로부터 소정의 중간점까지는, 시간 경과와 함께, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고,
(b) 상기 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것
을 특징으로 하는 제어 회로.
제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 목표 전류 파형은, 상기 목표 전류 파형의 순간의 절대값이, 상기 교류 전압의 극성이 고정되어 있는 기간 내에서,
(a) 상기 기간의 개시점으로부터 소정의 제 1 중간점까지는, 시간 경과와 함께, 제로로 되는 기간을 갖고,
(b) 상기 제 1 중간점으로부터 소정의 제 2 중간점까지는, 적어도 증가하거나, 혹은 적어도 증가하면서 일부 기간에서 일정하도록 실질적으로 단조 증가하고,
(c) 상기 제 2 중간점으로부터 종료점까지, 시간 경과와 함께, 적어도 감소하거나, 혹은 적어도 감소하면서 일부 기간에서 일정하도록 실질적으로 단조 감소한 후, 제로로 되는 기간을 가지도록 설정된 것
을 특징으로 하는 제어 회로.
제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
상기 정류 회로 장치는, 상기 교류 전압을 소정의 임계값 전압과 비교하는 것에 의해 2치 신호를 발생하는 위상 검출 수단을 더 구비하며,
상기 파형 형성 수단은, 상기 2치 신호에 근거하여 상기 교류 전압의 주기 및 위상을 검출하고, 상기 검출된 교류 전압의 주기 및 위상에 근거하여, 상기 교류 전압의 파형과 동일 주파수의 목표 전류 파형을 형성하고,
상기 제 3 제어 수단은, 상기 2치 신호에 근거하여, 상기 반도체 스위치가 쵸핑 동작 상태인 쵸핑 동작 위상폭 혹은, 상기 반도체 스위치가 쵸핑 휴지 상태인 쵸핑 휴지 위상폭을 검출하는 것
을 특징으로 하는 제어 회로.
제 11 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 제어 회로는,
상기 전압 검출 수단과 상기 제 2 제어 수단 사이에 마련되고, 상기 직류 전압을 디지털 전압으로 AD 변환하는 AD 변환 수단과,
상기 AD 변환 수단과 상기 제 2 제어 수단 사이에 마련되고, 상기 디지털 전압에 대해 저역 필터 연산을 행한 후, 상기 연산 결과의 전압을 상기 제 2 제어 수단에 상기 직류 전압으로서 출력하는 연산 수단을 더 구비한 것
을 특징으로 하는 제어 회로.
제 18 항에 있어서,
상기 AD 변환 수단의 샘플링 주파수는 상기 단상 교류 전원의 주파수보다 충분히 높아지도록 설정된 것
을 특징으로 하는 제어 회로.
제 18 항 또는 제 19 항에 있어서,
상기 저역 통과 필터 연산은, 직전의 연산 결과에 「(2ⁿ-1)/(2ⁿ)」의 계수(n은 정수임)를 승산한 후, 입력된 디지털 전압과 가산하고, 상기 가산 결과의 값을 다음의 연산 결과로서 이용하여 실행되는 것
을 특징으로 하는 제어 회로.