JP6145896B2 - 整流回路装置の制御装置および整流回路装置 - Google Patents

Description

本発明は、交流電源からの交流を直流に整流する整流回路装置の制御装置および整流回路装置に関し、特に、家庭などの単相交流電源からの交流を整流して略直流を形成する整流回路装置の制御装置および整流回路装置に関する。

本発明に係る整流回路装置は、直流負荷を駆動する回路装置や、形成された直流をインバータ回路により、再度、任意周波数の交流に変換して、負荷である電動機を可変速度駆動する装置に適用される。本発明に係る整流回路装置は、例えば、圧縮機により冷媒を圧縮することによりヒートポンプを構成し、冷房、暖房、又は食品などの冷凍を行う装置に適用され、そのような装置において電源電流に含まれる高調波成分の低減や、力率を改善することにより、送電系統の負担を軽減させて、高効率に駆動制御を行うものである。

一般にこの種の整流回路装置としては種々のものが提案されている（例えば、特許文献１参照）。図１８は特許文献１に開示された整流回路装置の構成を示す回路図であり、図１９は図１８の整流回路装置における制御部の構成を示すブロック図である。

図１８に示した整流回路装置においては、交流電源１の両出力端子を整流ブリッジ２とリアクタ３ａを介して半導体スイッチ３ｃのオン状態により閉回路を形成して、リアクタ３ａに電流を充電し、半導体スイッチ３ｃがオフ状態になったときに、ダイオード３ｂにより負荷４に電流を供給する構成である。このように構成することにより、図１８の整流回路装置は交流電源１の瞬時電圧が低い期間においても電源電流が流れ、電源電流の高調波成分が少なくなり、力率が改善する構成である。

ところが、従来の整流回路装置においては、半導体スイッチ３ｃを、交流電源１の周波数よりも十分に高い周波数で、きめ細かくオン／オフ駆動して、交流電源１の交流電圧をチョッピングする（以下、「半導体スイッチをチョッピング動作させる」又は「半導体スイッチによるチョッピング」という。）とき、半導体スイッチ３ｃに電流が流れるため、回路の損失が発生するという課題があった。

この課題を解決するため、半導体スイッチ３ｃを常にチョッピング動作させるのではなく、交流位相の特定の期間だけチョッピング動作させ、残りの期間は休止させる方法が提案されている（例えば、特許文献１参照）。

図１８に示した整流回路装置においては、交流電源１からの交流電圧を整流ブリッジ２で整流して、脈動を含む直流電圧に変換した後、その電力がリアクタ３ａ、ダイオード３ｂを介して、平滑コンデンサ３ｄおよび負荷４に供給されている。さらに、図１８においては、リアクタ３ａを介して、整流ブリッジ２からの出力電圧を半導体スイッチ３ｃで短絡できるように構成することにより、周知の昇圧チョッパ回路３による力率改善機能つきの整流回路装置が構成されている。図１８に示した整流回路装置においては、昇圧チョッパ回路３が、入力電流検出器６および入力電流検出部１０で入力電流を検出し、入力電流の波形が入力電圧検出部１１で検出した入力電圧波形（電源電圧波形）と同じ形状になるように半導体スイッチ３ｃをチョッピング動作させ、かつ、出力電圧が所望の電圧になるように、入力電流の大きさを調整している。

特に、特許文献１では、半導体スイッチを高調波が少なくなるための最低限の区間のみチョッピング動作させることにより、回路の損失を低減させることを提案している。図１９はその提案のための制御方法をブロック図で示したものである。図１９において、電源ゼロクロス検出手段５により、電源電圧の位相を検出し、パルスカウンタ１３ａにより一定の期間のみ、図１８の半導体スイッチ３ｃのチョッピング動作を許可し、それ以外の期間では、半導体スイッチ３ｃがオフになるように保持している。この制御方法により、電源高調波をほとんど増加させることなく、かつ低損失となる整流回路装置を実現している。

また、特許文献１の整流回路装置の制御方法においては、電源電圧の波形を必要とする構成であるが、電源電圧の波形を使用することなく、予め決めた波形により同様の動作を実現する制御方法も提案されている（例えば、特許文献２参照）。さらに、目標となる電流波形を有することなく、同様の効果が発揮されることを目的とする簡便な方法も提案されている（例えば、特許文献３参照）。

なお、図１８に示した整流回路装置の場合には、入力電流がいったん整流された後の電流で代用されており、その入力電流の絶対値の情報を得て、この絶対値の大きさを調整する構成である。このように入力電流の絶対値の大きさを調整することは、入力電流の振幅を調整することと等価であることは、広く知られている。

特開２００５−２５３２８４号公報 特開２００７−１２９８４９号公報 特開２０００−２２４８５８号公報 特開２００１−０４５７６３号公報

前記従来技術に係る整流回路装置の構成では、負荷が決まっている条件では、出力電圧が一定になるように制御され、また、半導体スイッチをチョッピング動作させる期間も固定されている。このため、検出された出力電圧が誤差を含む場合、電流波形が変化してしまう。例えば、実効値２００Ｖの交流を整流して約２８０Ｖの直流を得る場合に、直流電圧が１Ｖ変化するだけで電流波形が大きく変化する。直流電圧の２８０Ｖに対して１Ｖの精度は、０．３％に相当し、抵抗で電圧を分圧して低い電圧を形成する場合には、非常に高い精度の抵抗が必要になってしまう。このため、従来の整流回路装置においては、出力電圧の検出精度を加味して、変化した電流波形でも高調波が少なくなるように、チョッピングする期間をより長く設定する必要があった。したがって、このような従来の整流回路装置においては、回路の損失が増加するという課題を有している。

また、このような従来の整流回路装置における制御方法は、一般にデジタルコンピュータを用いて実現されるが、高精度な直流電圧の電圧制御を実現しようとすると、直流電圧を高分解能、すなわちビット数の多いアナログ−デジタル変換（以下、「ＡＤ変換」という。）器が必要になり、回路負担が大きくなってしまう。この場合においても、実際に制御回路が検出できる検出精度を加味して、変化した電流波形でも高調波が少なくなるように、チョッピングする期間をより長く設定して、回路の損失を少し増加させる必要があるという課題を有している。

さらに、このような従来の整流回路装置では、出力電圧が低いほど回路の損失が少なくなるが、電源電圧の瞬時値よりも低い電圧に出力電圧を設定しようとした場合、半導体スイッチをチョッピング動作させる期間の交流電圧が出力電圧より低くても、半導体スイッチをチョッピング動作させる期間に昇圧動作により出力電圧が上昇してしまう現象が発生する。このため、従来の整流回路装置においては、回路の損失がより少なく、より低い出力電圧に設定することが難しいという課題を有している。

また、このような従来の整流回路装置では、チョッピングする期間が一律に設定されており、チョッピングする期間は、想定された最大の入力電力に対して設定されている。このため、このような従来の整流回路装置は、入力電力が小さく電源高調波電流の規制レベルに対して余裕のある状況においても、規定のチョッピング動作を実行しなければならず、その結果、回路の損失を最小に出来ないという課題を有している。

本発明の目的は、上記の問題点を解決することであり、出力電圧の検出精度によらず、接続されている負荷の状況、或いは外部からの指令に応じて電源高調波電流を低減することができ、かつ回路の損失を低減することができる整流回路装置の制御装置および整流回路装置を提供することにある。

本発明に係る整流回路装置の制御装置は、
半導体スイッチをチョッピング動作させることにより、単相交流電源からの交流電圧、或いは該交流電圧を整流した脈動電圧を、リアクタを介して短絡又は開放して、前記単相交流電源から直流電圧に整流して、負荷に電力を供給する整流回路装置の制御装置であって、
前記制御装置は、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成部と、
前記単相交流電源から流れる交流電流を検出する交流電流検出部と、
前記直流電圧を検出する直流電圧検出部と、
前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御部と、
前記検出された直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第２の制御部と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、若しくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御部と、を備えている。

本発明に係る整流回路装置は、
半導体スイッチをチョッピング動作させることにより、単相交流電源からの交流電圧、或いは該交流電圧を整流した脈動電圧を、リアクタを介して短絡又は開放して、前記単相交流電源から直流電圧に整流して、負荷に電力を供給する整流回路装置であって、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成部と、
前記単相交流電源から流れる交流電流を検出する交流電流検出部と、
前記直流電圧を検出する直流電圧検出部と、
前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御部と、
前記検出された直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第２の制御部と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、若しくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御部と、を備えている。

本発明によれば、接続された負荷の状況、或いは外部からの指令に応じて所望の位相幅を変化させることが可能であり、負荷の変動状況によらず所望の位相幅と比較するチョッピング動作位相幅、若しくはチョッピング休止位相幅を的確に計測することにより、常に回路損失が少なく、かつ高調波電流が少ない整流動作を実現することができる整流回路装置の制御装置および整流回路装置を提供することができる。

図１は、本発明に係る実施の形態１の整流回路装置の構成を示す回路図である。 図２Ａは、図１の整流回路装置における制御回路の構成を示すブロック図である。 図２Ｂは、図１の整流回路装置における制御の変形例を示す図であり、制御回路のチョッピング位相検出器の処理において波形成形器の出力信号を利用する場合を示すブロック図である。 図２Ｃは、図１の整流回路装置における制御の変形例を示す図であり、制御回路のチョッピング位相検出器の処理において電流検出器の出力を利用する場合を示すブロック図である。 図２Ｄは、図１の整流回路装置における制御の変形例を示す図であり、制御回路のチョッピング位相検出器の処理においてＤＣ電圧検出器の出力を利用する場合を示すブロック図である。 図２Ｅは、図１の整流回路装置における制御の変形例を示す図であり、制御回路のチョッピング位相検出器の処理においてＰＷＭ変調器の出力を利用する場合を示すブロック図である。 図３Ａは、本発明に係る整流回路装置において、所望の位相幅がチョッピング動作位相幅である場合の目標位相幅設定器の特性図である。 図３Ｂは、本発明に係る整流回路装置において、所望の位相幅がチョッピング休止位相幅である場合の目標位相幅設定器の特性図である。 図４Ａは、図１の整流回路装置における制御装置の第１の動作例に係る制御動作を説明するための図であって、（ａ）交流電圧（以下、ＡＣ電圧という。）と整流後の直流電圧（以下、ＤＣ電圧という。）との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後の交流電流（以下、ＡＣ電流という。）と、を示す信号波形図である。 図４Ｂは、図１の整流回路装置における制御装置の第２の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図５Ａは、本発明に係る実施の形態２の整流回路装置における制御装置の第３の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図５Ｂは、本発明に係る実施の形態２の整流回路装置における制御装置の第４の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図６Ａは、本発明に係る実施の形態３の整流回路装置における制御装置の第５の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図６Ｂは、本発明に係る実施の形態３の整流回路装置における制御装置の第６の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図７Ａは、本発明に係る実施の形態４の整流回路装置における制御装置の第７の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図７Ｂは、本発明に係る実施の形態４の整流回路装置における制御装置の第８の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図８Ａは、本発明に係る実施の形態５の整流回路装置における制御装置の第９の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図８Ｂは、本発明に係る実施の形態５の整流回路装置における制御装置の第１０の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図９Ａは、本発明に係る実施の形態６の整流回路装置における制御装置の第１１の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図９Ｂは、本発明に係る実施の形態６の整流回路装置における制御装置の第１２の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図１０Ａは、本発明に係る実施の形態６の整流回路装置における制御装置の第１３の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図１０Ｂは、本発明に係る実施の形態６の整流回路装置における制御装置の第１４の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図１０Ｃは、本発明に係る実施の形態６の整流回路装置における制御装置の第１５の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図１０Ｄは、本発明に係る実施の形態６の整流回路装置における制御装置の第１６の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流と、を示す信号波形図である。 図１１は、本発明に係る実施の形態７の整流回路装置の構成を示す回路図である。 図１２は、本発明に係る実施の形態８の整流回路装置の構成を示す回路図である。 図１３は、本発明に係る実施の形態９の整流回路装置の構成を示す回路図である。 図１４Ａは、本発明に係る実施の形態１〜９の整流回路装置における電圧レベル比較器の２値化処理の第１の動作例を説明するための図であって、（ａ）ＡＣ電圧としきい値電圧（Ｖｔｈ）との関係と、（ｂ）電圧レベル比較器からの２値信号と、を示す信号波形図である。 図１４Ｂは、本発明に係る実施の形態１〜９の整流回路装置における電圧レベル比較器の２値化処理の第２の動作例を説明するための図であって、（ａ）ＡＣ電圧としきい値電圧（Ｖｔｈ）との関係と、（ｂ）電圧レベル比較器からの２値信号と、を示す信号波形図である。 図１５は、本発明に係る実施の形態１０の整流回路装置における制御回路の詳細構成を示すブロック図である。 図１６は、図１５の整流回路装置におけるローパスフィルタ演算器（以下、「ＬＰＦ演算器」という）の詳細構成を示すブロック図である。 図１７は、図１５の整流回路装置の動作を示す図であって、（ａ）交流電源からのＡＣ電流（Ｉａｃ）と、（ｂ）ＤＣ電圧（Ｖｄｃ）と、（ｃ）ＡＤ変換器のＡＤ変換値（Ｖａｄ）（上記ＤＣ電圧Ｖｄｃを点線で示す。）と、を示す信号波形図である。 従来の整流回路装置の構成を示す回路図である。 図１８の従来の整流回路装置における制御部の詳細構成を示すブロック図である。

以下、本発明に係る整流回路装置の制御装置および整流回路装置の各態様について説明する。以下の各態様の説明において、括弧内の符号等は後述する各実施の形態における関連する要素の符号等を表すものであるが、本発明を各実施の形態の構成に限定するものではない。
本発明の第１の態様に係る整流回路装置の制御装置は、
半導体スイッチをチョッピング動作させることにより、単相交流電源からの交流電圧、或いは該交流電圧を整流した脈動電圧を、リアクタを介して短絡又は開放して、前記単相交流電源から直流電圧に整流して、負荷に電力を供給する整流回路装置の制御装置であって、
前記制御装置は、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成部（２０１，２０２）と、
前記単相交流電源から流れる交流電流を検出する交流電流検出部（１０３）と、
前記直流電圧を検出する直流電圧検出部（１１０）と、
前記検出された交流電流（Ｉａｃ）の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御部（２０８，２０９，２１０，２１１）と、
前記検出された直流電圧（Ｖｄｃ）が実質的に所定の目標直流電圧（Ｖｄｃ^＊）となるように前記目標電流波形の振幅を制御する第２の制御部（２０６，２０７）と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅（θｗ_ＯＮ）、若しくは前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅（θｗ_ＯＦＦ）が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御部（２０３，２０４，２０５，２１２）と、を備えている。

本発明の第２の態様に係る整流回路装置の制御装置は、前記の第１の態様における前記所定の位相幅が、電源半周期に対して０度から１８０度の範囲で、負荷の状況、若しくは外部からの指令に応じて変更して設定されるように構成されている。

本発明の第３の態様に係る整流回路装置の制御装置は、前記の第２の態様における前記負荷の状況が、前記交流電流の値、前記交流電流に基づいて計算される入力電力、または前記整流回路装置の出力電力で示されるよう構成されている。

本発明の第４の態様に係る整流回路装置の制御装置において、前記の第１の態様から第３の態様におけるいずれかの態様の前記第３の制御部は、前記交流電圧の極性が固定されている期間内において検出されるチョッピング休止位相幅若しくはチョッピング動作位相幅の瞬時値、または予め設定されている回数による平均値が、実質的に所定の位相幅となるように前記所定の目標直流電圧を制御するよう構成されている。

本発明の第５の態様に係る整流回路装置の制御装置において、前記の第１の態様から第３の態様におけるいずれかの態様の前記第３の制御部は、所定の期間における最も低い前記直流電圧時を含む、前記交流電圧の極性が固定されている期間内において検出されたチョッピング休止位相幅、若しくはチョッピング動作位相幅が、実質的に所定の位相幅となるように前記所定の目標直流電圧を制御するよう構成されている。

本発明の第６の態様に係る整流回路装置の制御装置において、前記の第１の態様から第３の態様におけるいずれかの態様の前記第３の制御部は、所定の期間における最も大きい前記交流電流時を含む、前記交流電圧の極性が固定されている期間内において検出されたチョッピング休止位相幅、若しくはチョッピング動作位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御するよう構成されている。

本発明の第７の態様に係る整流回路装置の制御装置において、前記の第１の態様から第６の態様におけるいずれかの態様の前記第３の制御部は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅、若しくは複数の前記チョッピング休止位相幅が存在するときに、当該期間内のいずれかの位相幅、若しくは合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御するよう構成されている。

本発明の第８の態様に係る整流回路装置の制御装置において、前記の第１の態様から第７の態様におけるいずれかの態様の前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、（ａ）当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、若しくは少なくとも増加し、かつ、一部期間で一定であるように実質的に単調増加し、（ｂ）前記中間点から終了点までは、時間経過とともに、少なくとも減少し、若しくは少なくとも減少し、かつ、一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定している。

本発明の第９の態様に係る整流回路装置の制御装置において、前記の第１の態様から第７の態様におけるいずれかの態様の前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、（ａ）当該期間の開始点から、所定の第１の中間点までは、時間経過とともに、ゼロとなる期間を有し、（ｂ）前記第１の中間点から所定の第２の中間点までは、少なくとも増加し、若しくは少なくとも増加し、かつ、一部期間で一定であるように実質的に単調増加し、（ｃ）前記第２の中間点から終了点までは、時間経過とともに、少なくとも減少し、若しくは少なくとも減少し、かつ、一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定している。

本発明の第１０の態様に係る整流回路装置の制御装置は、前記の第１の態様から第９の態様におけるいずれかの態様において、前記交流電圧を所定のしきい値電圧と比較することにより２値信号を発生する位相検出部（１０９）をさらに備え、
前記波形形成部は、前記２値信号に基づいて前記交流電圧の周期および位相を検出し、当該検出された交流電圧の周期および位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第３の制御部は、前記２値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、若しくは前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出するよう構成されている。

本発明の第１１の態様に係る整流回路装置の制御装置は、前記の第１の態様から第１０の態様におけるいずれかの態様において、前記制御装置はさらに、前記直流電圧検出部と前記第２の制御部との間に設けられ、前記検出された直流電圧をデジタル電圧にＡＤ変換するＡＤ変換部（２３０）と、前記ＡＤ変換部と前記第２の制御部との間に設けられ、前記デジタル電圧に対して低域フィルタ演算を行った後、当該演算結果の電圧を前記第２の制御部に前記検出された直流電圧として出力する演算部（２３１）と、を備えている。

本発明の第１２の態様に係る整流回路装置の制御装置は、前記の第１１の態様における前記ＡＤ変換部のサンプリング周波数が、前記単相交流電源の周波数よりも十分に高くなるように設定されている。

本発明の第１３の態様に係る整流回路装置の制御装置において、前記の第１１の態様又は第１２の態様における前記低域通過フィルタ演算は、直前の演算結果に「（２ⁿ−１）／（２ⁿ）」なる係数（ｎは整数である）を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行される。

本発明の第１４の態様に係る整流回路装置は、前記の第１の態様乃至第１３の態様におけるいずれか一つの態様の整流回路装置の制御装置を備えている。

上記各態様の構成によれば、直流電圧の検出精度に誤差があっても、直流電圧が相対的に適正な値に調整されて、入力電圧波形と同様の電流波形になり、かつ負荷の状況、或いは外部からの指令に応じて所望の位相幅を変更することや、負荷の変動状況によらず所望の位相幅と比較するチョッピング動作位相幅、若しくはチョッピング休止位相幅を的確に計測することで常に回路損失が少なく、かつ高調波電流が少ない整流動作を実現することができる。

また、交流電源の周波数よりも十分に高いサンプリング周波数で、直流電圧をＡＤ変換部により、デジタル信号に変換して検出し、得られたデジタル信号を前記周期毎に低域フィルタ演算（ＬＰＦ演算）を実行して、デジタル信号に分解能以下の微小情報を補間するように追加し、微小情報を補間したデジタル信号を直流電圧情報として、チョッピングが実際になされている位相幅が所望の値になるように、微小情報を補間したデジタル信号を調整している。直流電圧の平滑電圧に含まれている電源周波数成分に揺らぎがあり、デジタル情報の分解能が粗い場合でも、揺らぎによりデジタル信号が分散されるため、平均的には高い分解能と等価なデジタル信号を得ることができる。これによって、粗い分解能のＡＤ変換手段を用いても、直流電圧の平均値を高精度に調節することができ、常に損失が少なく、かつ、高調波電流が少ない整流動作が実現される。

以下、本発明の整流回路装置および制御回路に係る実施の形態について、添付の図面を参照しながら説明する。なお、本発明の整流回路装置および制御回路は、以下の実施の形態に記載した整流回路装置および制御回路の構成に限定されるものではなく、以下の実施の形態において説明する技術的思想と同等の技術的思想に基づいて構成されるものを含む。また、以下の各実施の形態において、同様の機能を有する構成要素については同一の符号を付して説明する。

（実施の形態１）
図１は本発明に係る実施の形態１の整流回路装置の構成を示す回路図である。図１において、単相の交流電源１の両出力端子を、リアクタ１０２を介して半導体スイッチ１０４により短絡することにより、１つのループが構成される。交流電流検出部である電流検出器１０３は、そのループの電流を検出し、検出された電流値Ｉａｃを示す信号を制御回路１００に出力する。半導体スイッチ１０４をオン状態にすると、リアクタ１０２の電流は増加する。一方、半導体スイッチ１０４をオフ状態にすると、リアクタ１０２に流れていた電流はダイオードブリッジ回路１０５にて整流されて、その整流された電流は平滑コンデンサ１０６および負荷４に流れ、負荷４を駆動する。負荷４に印加される平滑コンデンサ１０６の両端のＤＣ電圧Ｖｄｃは、ＤＣ電圧検出器１１０により検出され、ＤＣ電圧検出器１１０は検出されたＤＣ電圧Ｖｄｃを示す信号を制御回路１００に出力する。

また、交流電源１から入力された交流電圧の位相検出部である電圧レベル比較器１０９は、交流電源１のＡＣ電圧レベルを所定のしきい値電圧と比較することにより、当該しきい値電圧以上であるか否かを示す２値信号Ｓｃｏｍを発生して制御回路１００に出力する。制御回路１００は、２値信号Ｓｃｏｍの周期および位相に基づいて、交流電源１から出力されるＡＣ電圧の位相を検知する。制御回路１００は、検知されたＡＣ電圧の位相に基づいて、ＡＣ電圧と実質的に同一の周波数であって、ＡＣ電圧と相似形状を有する目標電流波形を生成し、電流検出器１０３により検出された電流値Ｉａｃが前記生成した目標電流波形の相似形状に漸近するように半導体スイッチ１０４をチョッピング動作させるように制御する。

さらに、制御回路１００は、ＤＣ電圧検出器１１０により検出されたＤＣ電圧Ｖｄｃが、制御回路１００内で設定された所望の電圧になるように、その偏差に応じて、生成する目標電流波形の相似比率を調整する。ここで、制御回路１００は、実際のＤＣ電圧Ｖｄｃが所望のＤＣ電圧より低ければ、目標電流波形の相似比率を増大させて、大きな電流になるように制御し、実際のＤＣ電圧Ｖｄｃが所望のＤＣ電圧よりも高ければ、小さな電流になるように制御する。また、制御回路１００は、半導体スイッチ１０４のチョッピング状態に基づいて、半導体スイッチ１０４をパルス幅変調（以下、「ＰＷＭ」という。）駆動している位相幅を検出し、その位相幅と所望の値との偏差を検出し、当該偏差に応じて前記所望のＤＣ電圧値を調整する。

図２Ａは図１の制御回路１００の詳細構成を示すブロック図である。図２Ａの制御回路１００において、当該制御システムとしての最終制御目標は、チョッピング駆動がなされているチョッピング動作位相幅θｗ_ＯＮを目標位相幅設定器２０３からの所望の位相幅θｗ_ＯＮ ^*に制御することである。まず、ＡＣ電圧位相検出器２０１は、交流電源１の電圧レベルを所定のしきい値電圧Ｖｔｈと比較することにより２値化した２値信号Ｓｃｏｍに基づいて、ＡＣ位相を検出し、検出したＡＣ位相を示す信号を目標電流波形形成器２０２およびチョッピング位相幅検出器２１２に出力する。なお、ＡＣ電圧位相検出器２０１の具体的な動作の詳細は後述する。次いで、目標電流波形形成器２０２は、前記ＡＣ位相を示す信号に基づいて、詳細を後述する所定の目標電流波形を発生して、乗算器２０８に出力する。

なお、本発明に係る実施の形態１においては、制御回路１００におけるＡＣ電圧位相検出器２０１と目標電流波形形成器２０２により、交流電圧の波形と同一周波数の目標電流波形を形成する波形形成部が構成されている。

チョッピング位相幅検出器２１２は、Ｉａｃ補償演算器２１０からＰＷＭ変調器２１１に出力される半導体スイッチ１０４に対するチョッピング駆動信号Ｓｃｈの原信号に基づいて、ＡＣ電圧位相検出器２０１からの信号が示すＡＣ電圧の位相を基準として、チョッピング状態である位相幅（以下、「チョッピング動作位相幅」又は、単に「チョッピング位相幅」という。）θｗ_ＯＮを検出して、チョッピング位相幅θｗ_ＯＮを示す信号を減算器２０４に出力する。一方、目標位相幅設定器２０３は、電流検出部である電流検出器１０３により検出された実際の電流値Ｉａｃから予め設定された関係に従い所望のチョッピング位相幅θｗ_ＯＮ ^*を示す信号を減算器２０４に出力する。

ここで、図３Ａは、目標位相幅設定器２０３から出力される所望のチョッピング位相幅θｗ_ＯＮ ^*と、目標位相幅設定器２０３に入力される電流検出器１０３により検出された実際の電流値Ｉａｃとの関係の一例を示したものである。

図３Ａに示すように、実際の電流値Ｉａｃの増加に従い所望のチョッピング位相幅θｗ_ＯＮ ^*が増加する特性としている。このような特性とすることにより、低入力では高調波電流自体の大きさが小さいため損失低減を重視する一方で、高入力では高調波電流の低減を重視した特性を持たせることができる。その結果、損失低減と高調波電流の抑制を狙った特性を持たせることができる。

なお、図３Ａに示す特性では、前後を平坦にし、その間を滑らかな直線で繋いだものとしているが、チョッピング位相幅θｗ_ＯＮ ^*と電流値Ｉａｃとの関係を示す特性としては、図３Ａに示した特性に限定されるものではない。

また、図３Ａの特性図において、横軸を実際の電流値Ｉａｃとして説明しているが、電流値Ｉａｃに基づいて計算される入力電力、若しくは負荷４に流れる電流を検出する電流検出器１１２の出力と直流電圧検出部であるＤＣ電圧検出器１１０の出力から得られる整流回路装置の出力電力を用いても同様の結果が得られる。

減算器２０４は、いわゆる位相比較器であり、実際のチョッピング位相幅θｗ_ＯＮから所望のチョッピング位相幅θｗ_ＯＮ ^*を減算することにより、その位相幅の偏差を演算して当該偏差を示す信号を位相幅補償演算器２０５に出力する。位相幅補償演算器２０５は、ＰＷＭ駆動状態の位相幅を安定に保つための所定の補償演算を行うことにより、当該整流回路装置により出力すべきＤＣ電圧の指令電圧Ｖｄｃ^*を発生して、当該指令電圧Ｖｄｃ^*を示す信号を減算器２０６に出力する。一方、直流電圧検出部であるＤＣ電圧検出器１１０により検出された実際の出力ＤＣ電圧Ｖｄｃを示す信号は減算器２０６に入力される。

減算器２０６は、ＤＣ電圧の指令電圧Ｖｄｃ^*から実際の出力ＤＣ電圧Ｖｄｃを減算することにより、電圧偏差を演算し、電圧偏差を示す信号を発生してＶｄｃ補償演算器２０７に出力する。Ｖｄｃ補償演算器２０７は、実際のＤＣ電圧Ｖｄｃが指令電圧Ｖｄｃ^*と実質的に一致し、かつ、安定になるための補償演算を実行することにより、補償演算後の電圧偏差を示す信号を乗算器２０８に出力する。乗算器２０８は、目標電流波形形成器２０２からの目標電流波形に対して補償演算後の電圧偏差を乗算し、乗算結果である瞬時の電流指令値Ｉａｃ^*を形成して、減算器２０９に出力する。乗算器２０８の動作では、実際の電圧Ｖｄｃが指令電圧Ｖｄｃ^*よりも低いとき、目標電流波形の振幅を増大させる一方、実際の電圧Ｖｄｃが指令電圧Ｖｄｃ^*よりも高いとき、目標電流波形の振幅を減少させる。

減算器２０９は、瞬時の電流指令値Ｉａｃ^*から、電流検出器１０３により検出された実際の電流値Ｉａｃを減算することにより、減算結果である電流偏差を示す信号をＩａｃ補償演算器２１０に出力する。Ｉａｃ補償演算器２１０は、交流電源１から入力される電流が電流指令値Ｉａｃ^*に安定、かつ、速やかに実質的に一致するように所定の補償演算を行って、補償演算後の電流偏差を示す信号をＰＷＭ変調器２１１およびチョッピング位相幅検出器２１２に出力する。ＰＷＭ変調器２１１は、入力される信号が示す補償演算後の電流偏差に対してＰＷＭ変調することにより、半導体スイッチ１０４をオンオフするためのチョッピング駆動信号Ｓｃｈを形成して、半導体スイッチ１０４に出力する。一方、チョッピング位相幅検出器２１２は、前述のように、Ｉａｃ補償演算器２１０からＰＷＭ変調器２１１に出力される半導体スイッチ１０４に対するチョッピング駆動信号Ｓｃｈの原信号に基づいて、ＡＣ電圧位相検出器２０１からの信号が示すＡＣ電圧の位相を基準として、チョッピング位相幅θｗ_ＯＮを検出して、そのチョッピング位相幅θｗ_ＯＮを示す信号を減算器２０４に出力する。これにより、チョッピング位相幅の制御ループが構成される。

以上のように構成された、半導体スイッチ１０４をチョッピング駆動制御する制御回路１００においては、図２Ａの減算器２０４よりも右側のループ（２０４から２０５，２０６，２０７，２０８，２０９，２１０，２１２を介して２０４に戻るループをいう。）において、チョッピング位相幅検出器２１２により検出されたチョッピング位相幅が目標位相幅設定器２０３により設定された目標位相幅に実質的に一致するようにＤＣ電圧Ｖｄｃが制御される。また、図２Ａの減算器２０６よりも右側のループ（２０６から２０７，２０８，２０９，２１０，２１１，１０４，１１０を介して２０６に戻るループをいう。）において、ＤＣ電圧検出器１１０により検出されたＤＣ電圧Ｖｄｃが位相幅補償演算器２０５により示される所望のＤＣ電圧Ｖｄｃ^*と実質的に一致するように目標電流の振幅が制御されてチョッピング駆動制御される。さらに、図２Ａの減算器２０９よりも右側のループ（２０９から２１０，２１１，１０４，１０３を介して２０９に戻るループをいう。）において、電流検出器１０３により検出された電流Ｉａｃが目標電流波形形成器２０２により形成された目標電流波形に基づいて発生された目標電流Ｉａｃ^*に実質的に一致するようにチョッピング駆動制御される。

図４Ａは、実施の形態１における制御装置の第１の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。また、図４Ｂは、実施の形態１における制御装置の第２の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。

図４Ａの第１の動作例は、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４に対するチョッピング位相幅（例えば、最小の位相幅）θｗ_ＯＮが所望の位相幅θｗ_ＯＮ ^*よりも小さくなっている場合である。このときには、ＡＣ電圧がＤＣ電圧より高い位相期間が増加するので、交流電源１からリアクタ１０２とダイオードブリッジ回路１０５を経由してＤＣ側へと流れ込む電流が増加する。このため、ＡＣ電流の波形が先鋭になり、ＡＣ電流の高調波成分が増加する。

一方、図４Ｂの第２の動作例は、出力されるＤＣ電圧が比較的高く、半導体スイッチ１０４に対するチョッピング位相幅（例えば、最大の位相幅）θｗ_ＯＮが所望の位相幅θｗ_ＯＮ ^*よりも大きくなっている場合である。このときには、ＡＣ電圧がＤＣ電圧より高い位相期間が第１の動作例に比較して減少するので、交流電源１からリアクタ１０２とダイオードブリッジ回路１０５を経由してＤＣ側へと流れ込む電流も減少し、ＡＣ電流の高調波成分が減少する。しかし、図４Ｂの第２の動作例は、図４Ａの第１の動作例での波形に比べて、半導体スイッチ１０４に対するチョッピングが行われている期間が増加しているため、回路の損失が増加してしまう。

ここで、交流電源１からのＡＣ電圧にひずみが含まれていると、ＡＣ電圧の半周期の間にチョッピングがなされている区間が複数回数出現することがある。その場合には、チョッピング位相幅検出器２１２が、ＡＣ電圧の位相の０度又は１８０度に近いチョッピング位相幅を制御用チョッピング位相幅として選択して、当該チョッピング制御を行ってもよい。また、チョッピング位相幅検出器２１２は、ＡＣ電圧の位相の０度又は１８０度の代わりに、ＡＣ電流又はＡＣ電圧の極性を判定している基準位相に近いほうの位相幅を制御用チョッピング位相幅として選択して、当該チョッピング制御を行ってもよい。さらに、チョッピング位相幅検出器２１２は、前記複数個得られたチョッピング位相幅を加算して、加算結果の位相幅を制御用チョッピング位相幅として当該チョッピング制御を行ってもよい。

本発明に係る実施の形態１の構成において、整流回路装置における制御装置としては、制御回路１００とともに、交流電流検出部である電流検出器１０３と、直流電流検出部である電流検出器１１２と、直流電圧検出部であるＤＣ電圧検出器１１０と、電圧レベル比較器１０９と、を含むものである。

また、実施の形態１における制御回路１００は、波形成形部と、第１の制御部、第２の制御部、および第３の制御部に機能的に分けられる。

第１の制御部は、検出された交流電流Ｉａｃの波形が実質的に目標電流波形となるように半導体スイッチ１０４のチョッピング動作を制御するものである。第１の制御部は、図２Ａに示す実施の形態１の構成においては、乗算器２０８、減算器２０９、Ｉａｃ補償演算器２１０、およびＰＷＭ変調器２１１により構成される。

第２の制御部は、検出された直流電圧Ｖｄｃが実質的に所定の目標直流電圧Ｖｄｃ^＊となるように目標電流波形の振幅を制御するものである。第２の制御部は、実施の形態１の構成においては、減算器２０６、Ｖｄｃ補償演算器２０７により構成される。

第３の制御部は、半導体スイッチ１０４がチョッピング動作状態であるチョッピング動作位相幅、若しくは半導体スイッチ１０４がチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように所定の目標直流電圧Ｖｄｃ^＊を制御するものである。第３の制御部は、実施の形態１の構成においては、目標位相幅設定器２０３、減算器２０４、位相幅補償演算器２０５、およびチョッピング位相幅検出器２１２により構成される。

なお、実施の形態１において、目標位相幅設定器２０３は電流検出器１０３により検出された実際の電流値Ｉａｃから予め設定された関係に従い所望のチョッピング位相幅θｗ_ＯＮ ^*を求める構成であるが、他の構成により対応することも可能である。例えば、目標位相幅設定器２０３が、交流電圧の極性が固定されている期間内の電流検出器１０３で得た最大電流（瞬時値）を順次記憶し、予め設定されている回数の中から最も大きな電流を抽出し、位相幅設定用電流Ｉａｃｐとし、実際の電流Ｉａｃの代わりに用いてもよい。または、目標位相幅設定器２０３においては、予め設定されている回数において記憶した最大電流（瞬時値）を用いた平均値を位相幅設定用電流Ｉａｃｐとし、実際の電流Ｉａｃの代わりに用いてもよい。

或いは、目標位相幅設定器２０３が、実際の電流Ｉａｃではなく、実際の電流Ｉａｃに基づいて計算される入力電力、若しくはＤＣ電圧検出器１１０と電流検出器１１２とより計算される整流回路装置の出力電力を用いてもよい。

また、負荷４がモータを含むインバータである場合は、モータへの回転数指令により所望のチョッピング位相幅θｗ_ＯＮ ^*が切り替わるように、外部より指示信号（図示しない）を与える方法でもよい。或いは、特定の条件において高力率や高いＤＣ電圧を望むなどの整流回路装置を含むシステム全体の要求から所望のチョッピング位相幅θｗ_ＯＮ ^*が切り替わるように、外部より指示信号（図示しない）を与える方法でもよい。この方法の場合には、所望のチョッピング位相幅θｗ_ＯＮ ^*を１８０度として全域スイッチングとしてもよい。さらに、これらの方法を複合した方法でもよい。

実施の形態１におけるチョッピング位相幅検出器２１２においては、Ｉａｃ補償演算器２１０からＰＷＭ変調器２１１に出力される半導体スイッチ１０４に対するチョッピング駆動信号Ｓｃｈの原信号に基づいて、ＡＣ電圧位相検出器２０１からの信号が示すＡＣ電圧の位相を基準として、チョッピング動作位相幅θｗ_ＯＮを検出する構成で説明したが、本発明としては、例えば、以下に説明する図２Ｂ、図２Ｃ図２Ｄ、又は図２Ｅに示すような構成でも同様の作用効果を奏するものである。

図２Ｂに示した構成においては、チョッピング駆動信号Ｓｃｈが入力される波形成形器１１１を設けて、波形成形器１１１がチョッピング駆動信号Ｓｃｈをスイッチングが連続する部分とスイッチングが停止する部分の二値信号に成形して、その二値信号をチョッピング位相幅検出器２１２に出力する構成である。チョッピング位相幅検出器２１２においては、ＡＣ電圧位相検出器２０１からの信号が示すＡＣ電圧の位相を基準として、二値信号のスイッチングが連続する部分に相当する部分からチョッピング位相幅を抽出し、抽出したチョッピング位相幅をチョッピング動作位相幅θｗ_ＯＮとしている。

上記のように図２Ｂに示した構成においても、前述の図２Ａに示した構成と同様の作用効果を有する。

また、図２Ｃに示した構成においては、チョッピング位相幅検出器２１２は極性が固定されている周期の間におけるチョッピング位相幅と測定期間中に電流検出器１０３から出力される実際の電流値Ｉａｃの最大値とを関連づけて記憶し、連続した複数の測定結果から、実際の電流値Ｉａｃが最大であるチョッピング位相幅を抽出し、抽出したチョッピング位相幅をチョッピング動作位相幅θｗ_ＯＮとしてもよい。

実際の電流値Ｉａｃの最大値を関連づけて記憶し用いるのは、電源高調波レベルが入力電流に比例するため、電源高調波レベルが最も大きくなる電流波形に着目してチョッピング位相幅を制御することにより、電源高調波を目標レベル以下に制御するためである。

また、チョッピング位相幅検出器２１２において、連続した複数の測定結果から抽出するのは、負荷４が脈動を持つ特性の場合に、１回１回のチョッピング位相幅の測定値が異なるためである。

さらに、図２Ｄに示した構成においては、チョッピング位相幅検出器２１２は、極性が固定されている周期の間におけるチョッピング位相幅と測定期間中にＤＣ電圧検出器１１０から出力されるＤＣ電圧Ｖｄｃの最小値とを関連づけて記憶し、連続した複数の測定結果から、ＤＣ電圧Ｖｄｃが最小であるチョッピング位相幅を抽出し、抽出したチョッピング位相幅をチョッピング動作位相幅θｗ_ＯＮとしている。

電源高調波のレベルは入力電流に比例する。この関係をＤＣ電圧Ｖｄｃで置き換えると、負荷が最も大きくなる箇所ではそれだけＤＣ電圧Ｖｄｃの電圧低下が大きくなることとなる。したがって、図２Ｄに示した構成においては、ＤＣ電圧Ｖｄｃの最小値と関連づけて記憶して、電源高調波レベルが最も大きくなる電流波形に着目し、チョッピング位相幅制御することにより、電源高調波を目標レベル以下に制御することができる。

なお、連続した複数の測定結果から抽出するのは、負荷４が脈動を持つ特性の場合に、１回１回のチョッピング位相幅の測定値が異なるためである。

以上のように構成した場合、負荷４が脈動を持つ特性においても、図２Ａに示した構成と同様の作用効果を有する。

或いは、図２Ｅに示した構成においては、チョッピング位相幅検出器２１２は、極性が固定されている周期の間におけるＰＷＭ変調器２１１の出力であるパルス数を計測し、計測したパルス数にチョッピング周期を乗算することにより、チョッピング位相幅を計算し、その計算結果をチョッピング動作位相幅θｗ_ＯＮとしてもよい。図２Ｅに示した構成においては、実際に半導体スイッチを駆動しているパルス数からチョッピング位相幅を制御することにより、電源高調波を目標レベル以下に制御することができる。

（実施の形態２）
以下、本発明に係る実施の形態２の整流回路装置およびその整流回路装置における制御装置について説明する。

前述の実施の形態１の整流回路装置では、チョッピングしている位相幅θｗ_ＯＮを検出し、その位相幅θｗ_ＯＮを用いてＤＣ電圧指令Ｖｄｃ^*を調整しているが、本発明に係る実施の形態２の整流回路装置では、チョッピングが休止状態になっている位相幅（以下、「チョッピング休止位相幅」という。）θｗ_ＯＦＦを検出し、そのチョッピング休止位相幅θｗ_ＯＦＦを用いてＤＣ電圧指令Ｖｄｃ^*を調整することにより、同様の作用効果を得るものである。

したがって、本発明に係る実施の形態２の整流回路装置および制御装置の構成としては、前述の実施の形態１において説明した図１および図２Ａの構成と実質的に同じ構成を有するものであり、実施の形態２においては実施の形態１における符号と同じ符号を用いて説明する。

ただし、目標位相幅設定器２０３から出力される所望のチョッピング位相幅θｗ_ＯＦＦ ^*と、目標位相幅設定器２０３に入力される電流検出器１０３により検出された実際の電流値Ｉａｃとの関係は実施の形態１とは異なる。目標位相幅設定器２０３から出力される所望のチョッピング位相幅θｗ_ＯＦＦ ^*と、目標位相幅設定器２０３に入力される電流検出器１０３により検出された実際の電流値Ｉａｃとの関係の一例を図３Ｂに示す。図３Ｂは、目標位相幅設定器２０３から出力される所望のチョッピング位相幅θｗ_ＯＦＦ ^*と、目標位相幅設定器２０３に入力される電流検出器１０３により検出された実際の電流値Ｉａｃとの関係の一例を示したものである。

図３Ｂに示す特性は、電流検出器１０３により検出された実際の電流値Ｉａｃの増加に従い、所望のチョッピング位相幅θｗ_ＯＦＦ ^*が減少する特性である。このような特性とすることにより、低入力では高調波電流自体の大きさが小さいため損失低減を重視する一方で、高入力では高調波電流の低減を重視した特性を持たせることができる。その結果、損失低減と高調波電流の抑制を狙った特性を持たせることができる。

なお、図３Ｂに示す特性では、前後を平坦にし、その間を滑らかな直線で繋いだものとしているが、チョッピング位相幅θｗ_ＯＦＦ ^*と電流値Ｉａｃとの関係を示す特性はこの形に限定されるものではない。

また、図３Ｂの特性図において、横軸を実際の電流値Ｉａｃとして説明しているが、電流値Ｉａｃに基づいて計算される入力電力、若しくは負荷４に流れる電流を検出する電流検出器１１２の出力とＤＣ電圧検出器１１０の出力から得られる整流回路装置の出力電力を用いても同様の結果が得られる。

図５Ａは、本発明に係る実施の形態２の整流回路装置における制御装置の第３の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。また、図５Ｂは、本発明に係る実施の形態２の整流回路装置における制御装置の第４の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。

図５Ａの第３の動作例では、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４がチョッピング動作されないチョッピング休止位相幅（例えば、最大の位相幅）θｗ_ＯＦＦが大きくなっている場合である。一方、図５Ｂの第４の動作例では、出力されるＤＣ電圧が第３の動作例に比較して高く、半導体スイッチ１０４がチョッピングされないチョッピング休止位相幅（例えば、最小の位相幅）θｗ_ＯＦＦが第３の動作例に比較して小さくなっている場合である。チョッピング休止位相幅θｗ_ＯＦＦはチョッピング動作位相幅θｗ_ＯＮと相補的であるため、同様の作用効果を得ることができる。

また、交流電源１からのＡＣ電圧にひずみが含まれていると、ＡＣ電圧の半周期の間にチョッピングがなされている区間が複数回数出現することがある。このような場合には、チョッピング位相幅検出器２１２は、ＡＣ電圧の位相の９０度に近いオフ期間のチョッピング休止位相幅θｗ_ＯＦＦを制御用チョッピング位相幅として選択して当該チョッピング制御を行ってもよい。さらに、チョッピング位相幅検出器２１２は、上記複数個得られたチョッピング休止位相幅を加算し、加算結果の位相幅を制御用チョッピング位相幅として当該チョッピング制御を行ってもよい。

なお、図５Ａおよび図５Ｂの特性図では、ＡＣ電圧の半周期分のみの波形を示しているが、図４Ａおよび図４Ｂや従来技術などからも明らかなように、残りの半周期も絶対値（瞬時絶対値）としては同様の波形になるので省略する。

なお、実施の形態２においては、目標位相幅設定器２０３が電流検出器１０３により検出された実際の電流値Ｉａｃから、予め設定された関係に従い、所望のチョッピング休止位相幅θｗ_ＯＦＦ ^*を求める構成であるが、他の構成により対応することも可能である。例えば、目標位相幅設定器２０３が、交流電圧の極性が固定されている期間内の電流検出器１０３で得た最大電流を順次記憶し、予め設定されている回数の中から最も大きな電流を抽出し、位相幅設定用電流Ｉａｃｐとし、実際の電流Ｉａｃの代わりに用いてもよい。または、目標位相幅設定器２０３が、記憶した最大電流を用いた平均値を位相幅設定用電流Ｉａｃｐとして、実際の電流Ｉａｃの代わりに用いてもよい。

或いは、目標位相幅設定器２０３が、実際の電流Ｉａｃではなく、実際の電流Ｉａｃに基づいて計算される入力電力、若しくはＤＣ電圧検出器１１０と電流検出器１１２とより計算される整流回路装置の出力電力を用いてもよい。

また、負荷４がモータを含むインバータである場合には、モータへの回転数指令により所望のチョッピング休止位相幅θｗ_ＯＦＦ ^*が切り替わるように外部より指示信号（図示しない）を与える方法でもよい。或いは、特定の条件において高力率や高いＤＣ電圧を望むなどの整流回路装置を含むシステム全体の要求から所望のチョッピング休止位相幅θｗ_ＯＦＦ ^*が切り替わるように、外部より指示信号（図示しない）を与える方法でもよい。この場合は、所望のチョッピング休止位相幅θｗ_ＯＦＦ ^*を０度として全域スイッチングとしてもよい。さらの、これらの方法を複合した方法でもよい。

実施の形態２におけるチョッピング位相幅検出器２１２においては、Ｉａｃ補償演算器２１０からＰＷＭ変調器２１１に出力される半導体スイッチ１０４に対するチョッピング駆動信号Ｓｃｈの原信号に基づいて、ＡＣ電圧位相検出器２０１からの信号が示すＡＣ電圧の位相を基準として、チョッピング休止位相幅θｗ_ＯＦＦを検出する構成で説明したが、本発明としては、例えば、前述の実施の形態１において説明した図２Ｂ、図２Ｃ、図２Ｄ、又は図２Ｅに示すような構成でも同様の作用効果を奏するものである。

図２Ｂに示した構成を適用した場合においては、チョッピング駆動信号Ｓｃｈが入力される波形成形器１１１を設けて、波形成形器１１１がチョッピング駆動信号Ｓｃｈをスイッチングが連続する部分とスイッチングが停止する部分の二値信号に成形して、その二値信号をチョッピング位相幅検出器２１２に出力する構成である。チョッピング位相幅検出器２１２においては、ＡＣ電圧位相検出器２０１からの信号が示すＡＣ電圧の位相を基準として、二値信号のスイッチングが休止する部分に相当する部分からチョッピング休止位相幅を抽出し、抽出したチョッピング休止位相幅をチョッピング休止位相幅θｗ_ＯＦＦとしてもよい。

以上のように、実施の形態２の整流回路装置が図２Ｂに示した構成を有する場合でも、前述の図２Ａに示した構成と同様の作用効果を有する。

また、前述の図２Ｃに示した構成を適用した場合においては、チョッピング位相幅検出器２１２は極性が固定されている周期の間におけるチョッピング休止位相幅と測定期間中に電流検出器１０３から出力される実際の電流値Ｉａｃの最大値（瞬時値）とを関連づけて記憶し、連続した複数の測定結果から、実際の電流値Ｉａｃが最大であるチョッピング休止位相幅を抽出し、抽出したチョッピング休止位相幅をチョッピング休止位相幅θｗ_ＯＦＦとしてもよい。

実際の電流値Ｉａｃの最大値（瞬時値）を関連づけて記憶し用いるのは、電源高調波レベルが入力電流に比例するため、電源高調波レベルが最も大きくなる電流波形に着目してチョッピング位相幅を制御することにより、電源高調波を目標レベル以下に制御するためである。

また、チョッピング位相幅検出器２１２において、連続した複数の測定結果から抽出するのは、負荷４が脈動を持つ特性の場合に、１回１回のチョッピング位相幅の測定値が異なるためである。

さらに、図２Ｄに示した構成を適用した場合においては、チョッピング位相幅検出器２１２は、極性が固定されている周期の間におけるチョッピング休止位相幅と測定期間中にＤＣ電圧検出器１１０から出力されるＤＣ電圧Ｖｄｃの最小値とを関連づけて記憶し、連続した複数の測定結果から、ＤＣ電圧Ｖｄｃが最小であるチョッピング休止位相幅を抽出し、抽出したチョッピング休止位相幅をチョッピング休止位相幅θｗ_ＯＦＦとしている。

電源高調波のレベルは入力電流に比例する。この関係をＤＣ電圧Ｖｄｃで置き換えると、最も負荷が大きくなる箇所ではそれだけＤＣ電圧Ｖｄｃの電圧低下が大きくなることとなる。したがって、図２Ｄに示した構成において、ＤＣ電圧Ｖｄｃの最小値と関連づけて記憶して、電源高調波レベルが最も大きくなる電流波形に着目し、チョッピング位相幅制御することにより、電源高調波を目標レベル以下に制御することができる。

なお、連続した複数の測定結果から抽出するのは、負荷４が脈動を持つ特性の場合に、１回１回のチョッピング位相幅の測定値が異なるためである。

上記のように実施の形態２の整流回路装置が図２Ｂ〜２Ｄに示した構成を有する場合には、負荷４が脈動を持つ特性であっても、図２Ａに示した構成と同様に優れた作用効果を有する。

（実施の形態３）
以下、本発明に係る実施の形態３の整流回路装置およびその整流回路装置における制御装置について説明する。

本発明に係る実施の形態３の整流回路装置は、前述の実施の形態１の整流回路装置おける制御方法を簡素化したものである。実施の形態３の整流回路装置におけるチョッピング位相幅検出器２１２は、０度又は１８０度からチョッピングが休止状態になるまでのＡＣ電圧の極性（符号）が変化せず固定されている区間（正の区間又は負の区間）での前半の位相幅θ１ｗ_ＯＮ（チョッピング位相幅）を検出して、その位相幅θ１ｗ_ＯＮを用いて当該チョッピング制御を行う。

したがって、本発明に係る実施の形態３の整流回路装置および制御装置の構成としては、前述の実施の形態１において説明した図１および図２Ａの構成と実質的に同じ構成を有するものであり、実施の形態３においては実施の形態１における符号と同じ符号を用いて説明する。

図６Ａは、本発明に係る実施の形態３の整流回路装置における制御装置の第５の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。また、図６Ｂは、本発明に係る実施の形態３の整流回路装置における制御装置の第６の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。

図６Ａの第５の動作例では、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４がチョッピングされる位相幅θ１ｗ_ＯＮが比較的小さくなっている場合である。一方、図６Ｂの第６の動作例では、出力されるＤＣ電圧が第５の動作例に比較して高く、半導体スイッチ１０４がチョッピングされる位相幅θ１ｗ_ＯＮが第５の動作例に比較して大きくなっている場合である。

実施の形態３の整流回路装置では、図６Ａおよび図６Ｂに示した動作例におけるＡＣ電圧の半周期の区間において、前半のチョッピングがなされている位相幅θ１ｗ_ＯＮは、前述の図４Ａおよび図４Ｂに示した傾向と同様の傾向があるため、実施の形態１と同様の作用効果を得ることができる。

（実施の形態４）
以下、本発明に係る実施の形態４の整流回路装置およびその整流回路装置における制御装置について説明する。

本発明に係る実施の形態４の整流回路装置は、前述の実施の形態３の整流回路装置と同様に、実施の形態１の整流回路装置おける制御方法を簡素化したものである。実施の形態４の整流回路装置におけるチョッピング位相幅検出器２１２は、０度又は１８０度からチョッピングが休止状態になるまでのＡＣ電圧の極性（符号）が変化せず固定されている区間（正の区間又は負の区間）での後半の位相幅θ２ｗ_ＯＮを検出して当該チョッピング制御を行う。

したがって、本発明に係る実施の形態４の整流回路装置および制御装置の構成としては、前述の実施の形態１において説明した図１および図２Ａの構成と実質的に同じ構成を有するものであり、実施の形態４においては実施の形態１における符号と同じ符号を用いて説明する。

図７Ａは、本発明に係る実施の形態４の整流回路装置における制御装置の第７の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。また、図７Ｂは、本発明に係る実施の形態４の整流回路装置における制御装置の第８の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。

図７Ａの第７の動作例では、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４がチョッピングされる位相幅θ２ｗ_ＯＮ（チョッピング位相幅）が比較的小さくなっている場合である。一方、図７Ｂの第８の動作例では、出力されるＤＣ電圧が第７の動作例に比較して高く、半導体スイッチ１０４がチョッピングされる位相幅θ２ｗ_ＯＮが第７の動作例に比較して大きくなっている場合である。

実施の形態４の整流回路装置では、図７Ａおよび図７Ｂに示した動作例における交流電源１の半周期の区間において、後半のチョッピングがなされている位相幅θ２ｗ_ＯＮは、前述の図４Ａおよび図４Ｂに示した傾向と同様の傾向があるため、実施の形態１と同様の作用効果を得ることができる。

（実施の形態５）
以下、本発明に係る実施の形態５の整流回路装置およびその整流回路装置における制御装置について説明する。

本発明に係る実施の形態５の整流回路装置は、前述の実施の形態３の整流回路装置におけるチョッピング位相幅θｗ１_ＯＮと、実施の形態４の整流回路装置におけるチョッピング位相幅θｗ２_ＯＮとの合計の位相幅（θｗ１_ＯＮ＋θｗ２_ＯＮ）をチョッピング位相幅検出器２１２により検出して、当該合計の位相幅（θｗ１_ＯＮ＋θｗ２_ＯＮ）が所望の位相幅になるようにＤＣ電圧を制御する構成である。

図８Ａは、本発明に係る実施の形態５の整流回路装置における制御装置の第９の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。また、図８Ｂは、本発明に係る実施の形態５の整流回路装置における制御装置の第１０の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。

図８Ａの第９の動作例では、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４がチョッピングされる前半のチョッピング位相幅θ１ｗ_ＯＮ、および後半のチョッピング位相幅θ２ｗ_ＯＮが比較的小さくなっている場合である。一方、図８Ｂの第１０の動作例では、出力されるＤＣ電圧が第９の動作例に比較して高く、半導体スイッチ１０４がチョッピングされる前半のチョッピング位相幅θ１ｗ_ＯＮ、および後半のチョッピング位相幅θ２ｗ_ＯＮが第９の動作例に比較して大きくなっている場合である。

実施の形態５の整流回路装置では、図８Ａおよび図８Ｂに示した動作例における交流電源１の半周期の区間において、前半のチョッピング位相幅θ１ｗ_ＯＮ、および後半のチョッピング位相幅θ２ｗ_ＯＮは、前述の図４Ａおよび図４Ｂに示した傾向と同様の傾向があるため、実施の形態１から実施の形態４と同様の作用効果を得ることができる。

（実施の形態６）
以下、本発明に係る実施の形態６の整流回路装置およびその整流回路装置における制御装置について説明する。

図９Ａは、本発明に係る実施の形態６の整流回路装置における制御装置の第１１の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。また、図９Ｂは、本発明に係る実施の形態６の整流回路装置における制御装置の第１２の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。

実施の形態６の整流回路装置における制御装置は、目標電流波形が正弦波以外の波形であって、例えば三角波とすることにより、さらに回路損失を低減することができることを特徴としている。特に、負荷が軽いときには、波形歪みが増加しても、高調波電流そのものは少ないため、さらに回路損失を低減することが可能である。

図９Ａの第１１の動作例は、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４がチョッピングされる位相幅θｗ_ＯＮが所望の位相幅θｗ_ＯＮ ^*よりも小さくなっている場合である。このときにも、ＡＣ電圧がＤＣ電圧より高い位相期間が増加するため、交流電源１からリアクタ１０２とダイオードブリッジ回路１０５を経由してＤＣ側へと流れ込む電流が増加する。このため、ＡＣ電流の波形が先鋭になり、ＡＣ電流の高調波成分が増加する。

一方、図９Ｂの第１２の動作例は、出力されるＤＣ電圧が第１１の動作例に比較して高く、半導体スイッチ１０４がチョッピングされる位相幅θｗ_ＯＮが所望の位相幅θｗ_ＯＮ ^*よりも大きくなっている場合である。このときには、ＡＣ電圧がＤＣ電圧より高い位相期間が減少するため、交流電源１からリアクタ１０２とダイオードブリッジ回路１０５を経由してＤＣ側へと流れ込むＡＣ電流が減少し、ＡＣ電流の高調波成分が減少する。しかし、図９Ｂの第１２の動作例では、図４Ａおよび図４Ｂと同様に、図９Ａの第１１の動作例の波形に比べて、半導体スイッチ１０４のチョッピングが行われている期間（位相幅）が増加しているため、回路の損失が増加してしまう。

実施の形態６においては、好ましくは、図９Ａおよび図９Ｂに示すように、目標電流波形の瞬時の絶対値は、時間経過とともに、ＡＣ電圧の０度（開始点）から１８０度（終了点）までの期間の前半の期間において、一定の傾きで単調増加した後、所定の中間点（９０度よりも小さい角度）から一定の傾きで単調減少し、その後終了点までゼロになる区間を有する三角波形を用いる。

なお、図９Ａおよび図９Ｂにおいて、ＡＣ電圧の半周期で１つのチョッピング位相幅θｗ_ＯＮが図示されているため、ＡＣ電圧の１周期で２つのチョッピング休止位相幅が図示されていることになる。したがって、前述のように、２つのチョッピング休止位相幅のいずれかの位相幅、若しくは合計の位相幅に基づいてチョッピング制御してもよい。或いは、前述の実施の形態２で説明したように、ＡＣ電圧の半周期からチョッピング位相幅θｗ_ＯＮを減算してチョッピング休止位相幅θｗ_ＯＦＦを求める。或いは、直接にチョッピング休止位相幅θｗ_ＯＦＦを求めて、この求めたチョッピング休止位相幅θｗ_ＯＦＦに基づいて制御を行ってもよい。

（実施の形態６の変形例）
以下、本発明に係る実施の形態６の整流回路装置および制御装置の変形例について図１０Ａ〜図１０Ｄを参照して説明する。本発明に係る実施の形態６の変形例においては、図９Ａおよび図９Ｂに示した目標電流波形とは異なる別の形状を有するものである。

図１０Ａは、本発明に係る実施の形態６の整流回路装置における制御装置の第１３の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。また、図１０Ｂは、本発明に係る実施の形態６の整流回路装置における制御装置の第１４の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。さらに、図１０Ｃは、本発明に係る実施の形態６の整流回路装置における制御装置の第１５の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。また、図１０Ｄは、本発明に係る実施の形態６の整流回路装置における制御装置の第１６の動作例に係る制御動作を説明するための図であって、（ａ）ＡＣ電圧と整流後のＤＣ電圧との関係と、（ｂ）制御すべき目標電流波形と、（ｃ）実際に制御した後のＡＣ電流とを示す信号波形図である。

図１０Ａの第１３の動作例における目標電流波形は、図９Ａの第１１の動作例における目標電流波形と比較して、時間経過とともに単調減少する区間の代わりに、後半の９０度を超える所定の位相（例えば、１１０度）の中間点Ｔｍで瞬時にゼロにする区間（ゼロで一定の区間）を有するように構成した三角波形である。

また、図１０Ｂの第１４の動作例における目標電流波形は、図１０Ａの第１３の動作例における目標電流波形と比較して、時間経過とともに単調増加する区間を正弦波状に増加させており、後半の９０度を超える所定の位相（例えば、１１０度）の中間点Ｔｍで瞬時にゼロになる区間（ゼロで一定の区間）を有する波形である。

さらに、図１０Ｃの第１５の動作例における目標電流波形は、図１０Ｂの第１４の動作例における目標電流波形において制約条件を設けて、前半部の正弦波波形において９０度より手前の中間点Ｔｍの位相（例えば、７０度）で瞬時にゼロにした波形である。

また、図１０Ｄの第１６の動作例における目標電流波形は、図１０Ｃの第１５の動作例における目標電流波形において、時間経過とともに、０度から第１の中間点Ｔｍ１までの所定期間ゼロ（ゼロで一定の区間）とし、その後、第２の中間点Ｔｍ２まで単調増加させるように構成した波形である。

図１０Ｃおよび図１０Ｄの動作例では、９０度よりも手前で目標電流をゼロにしているが、ゼロにする位相よりも手前で半導体スイッチ１０４のチョッピング動作から、チョッピングが休止になる期間になるような負荷で使用すればよい。しかも、本動作例は、ＤＣ電圧がＡＣ電圧の最高瞬時電圧よりも低いため、９０度近傍では、交流電源１からリアクタ１０２とダイオードブリッジ回路１０５を経由して電流が流れ込む。このため、目標電流がゼロになってもＡＣ電流がしばらくは流れ続け、高調波成分の少ない電流が高効率で実現できる。

以上の各実施の形態において、目標電流波形の単調増加又は単調減少において、一定である期間を含んでもよく、すなわち、実質的に単調増加又は実質的に単調減少させてもよい。ここで、「実質的に単調増加」とは、目標電流波形の位相θ１＜θ２であるときに、ｆ（θ１）≦ｆ（θ２）の関係にある広義の単調増加をいい、言い換えれば、時間経過とともに、少なくとも増加し、若しくは少なくとも増加しかつ一部期間で一定であるように、実質的に単調増加することをいう。また、「実質的に単調減少」とは、目標電流波形の位相θ１＜θ２であるときに、ｆ（θ１）≧ｆ（θ２）の関係にある広義の単調減少をいい、言い換えれば、時間経過とともに、少なくとも減少し、若しくは少なくとも減少しかつ一部期間で一定であるように、実質的に単調減少することをいう。

（実施の形態７）
以下、本発明に係る実施の形態７の整流回路装置およびその整流回路装置における制御装置について説明する。

図１１は、本発明に係る実施の形態７の整流回路装置の構成を示す回路図である。実施の形態７の整流回路装置は、交流電源１からのＡＣ電圧を、リアクタ６０２を介して、半導体スイッチ６０４ａ、６０４ｂおよびダイオード６０５ａ、６０５ｂ、６０５ｃ、６０５ｄで構成されたブリッジ回路で整流して、平滑コンデンサ１０６を介して負荷４を駆動する構成を有する。

実施の形態７の整流回路装置におけるチョッピング制御方法は、前述の図１に示した実施の形態１の整流回路装置における制御装置と同様であり、２つの半導体スイッチ６０４ａ、６０４ｂに対してチョッピング駆動信号Ｓｃｈを用いて同時に駆動する。

実施の形態７の整流回路装置におけるチョッピング駆動信号Ｓｃｈについては、前述の実施の形態１において図２Ａ〜図２Ｅを用いて説明した構成と同様の構成により形成することができる。また、実施の形態７の整流回路装置においても、前述の各実施の形態において説明したチョッピング制御を行うことにより、同様の作用効果を奏することができる。

（実施の形態８）
以下、本発明に係る実施の形態８の整流回路装置およびその整流回路装置における制御装置について説明する。

図１２は、本発明に係る実施の形態８の整流回路装置の構成を示す回路図である。実施の形態８に係る整流回路装置は、交流電源１からのＡＣ電圧を、リアクタ７０２を介して、半導体スイッチ７０４ａ、７０４ｂおよびダイオード７０５ａ、７０５ｂ、７０５ｃ、７０５ｄで構成されたブリッジ回路で整流して、平滑コンデンサ１０６を介して負荷４を駆動する構成を有する。

実施の形態８の整流回路装置におけるチョッピング制御方法は、交流電源１からのＡＣ電圧の極性に応じて、２つのチョッピング駆動信号Ｓｃｈ１，Ｓｃｈ２を用いて、いずれか一方の半導体スイッチ７０４ａ又は７０４ｂのみをチョッピング動作させるものである。例えば、ＡＣ電圧の極性がリアクタ７０２に接続されている側が高い期間であれば、チョッピング駆動信号Ｓｃｈ２を用いて半導体スイッチ７０４ｂをチョッピング動作させ、ＡＣ電圧の極性がリアクタ７０２に接続されている側が低い期間であれば、チョッピング駆動信号Ｓｃｈ１を用いて半導体スイッチ７０４ａをチョッピング動作させる。

なお、実施の形態８の整流回路装置においては、半導体スイッチ７０４ａと７０４ｂを同時にオンさせると、負荷４へのＤＣ出力電圧を短絡することになるため、ＡＣ電圧の極性が反転する近傍では、半導体スイッチ７０４ａと７０４ｂのどちらもオン状態とならないように設定する必要がある場合がある。このように設定した場合には、前述の図４Ａおよび図４Ｂにおいては、チョッピング動作が休止状態に変化する位相が、０度および１８０度近傍でも発生し得ることになる。ただし、この場合は、ＤＣ出力電圧の短絡防止として、意図的にチョッピング動作を休止しているため、本発明の実施の形態８の整流回路装置においては、０度および１８０度近傍ではチョッピング動作が休止状態に変化した位相としての取り扱いをしないことにより、容易に実現することができる。

実施の形態８の整流回路装置におけるチョッピング駆動信号Ｓｃｈ１，Ｓｃｈ２については、前述の実施の形態１において図２Ａ〜図２Ｅを用いて説明した構成と同様の構成により形成することができる。また、実施の形態８の整流回路装置においても、前述の各実施の形態において説明したチョッピング制御をそれぞれの半導体スイッチに対して行うことにより、同様の作用効果を奏することができる。

（実施の形態９）
以下、本発明に係る実施の形態９の整流回路装置およびその整流回路装置における制御装置について説明する。

図１３は、本発明に係る実施の形態９の整流回路装置の構成を示す回路図である。実施の形態９の整流回路装置は、交流電源１の両出力端子を整流ブリッジ１０５とリアクタ１０２を介して半導体スイッチ１０４がオン状態のとき、リアクタ１０２に電流を充電し、半導体スイッチ１０４がオフ状態になったときに、ダイオード３０４により平滑用コンデンサ１０６と負荷４を駆動する構成である。

実施の形態９の整流回路装置におけるチョッピング駆動信号Ｓｃｈについては、前述の実施の形態１において図２Ａ〜図２Ｅを用いて説明した構成と同様の構成により成形することができる。また、実施の形態９の整流回路装置においても、前述の各実施の形態において説明したチョッピング制御をそれぞれの半導体スイッチに対して行うことにより、同様の作用効果を奏することができる。

以下、本発明に係る実施の形態１〜９の整流回路装置において用いる電圧レベル比較器１０９の２値化処理について、図１４Ａおよび図１４Ｂを参照して説明する。

図１４Ａは、本発明に係る実施の形態１〜９の整流回路装置における電圧レベル比較器１０９の２値化処理の第１の動作例を説明するための波形図である。図１４Ａの波形図においては、（ａ）ＡＣ電圧としきい値電圧Ｖｔｈとの関係と、（ｂ）電圧レベル比較器１０９からの２値信号とを示している。また、図１４Ｂは、本発明に係る実施の形態１〜９の整流回路装置における電圧レベル比較器１０９の２値化処理の第２の動作例を説明するための波形図である。図１４Ｂの波形図においては、（ａ）ＡＣ電圧としきい値電圧Ｖｔｈとの関係と、（ｂ）電圧レベル比較器１０９からの２値信号とを示している。

図１４Ａおよび図１４Ｂは、ＡＣ電圧が一定のレベル以上か否かの情報から電圧位相を検出する方法を示している。この情報は、ＡＣ電圧の瞬時電圧がしきい値を超えているか否かを２値信号として得るものである。すなわち、電圧レベル比較器１０９は、ＡＣ電圧をしきい値電圧Ｖｔｈと比較し、ＡＣ電圧がしきい値電圧Ｖｔｈ以上のときハイレベル信号を出力する一方、ＡＣ電圧がしきい値電圧Ｖｔｈ未満のときローレベル信号を出力する。

ここで、しきい値電圧Ｖｔｈが変動しても２値信号の周期は電源周波数と同一であり、２値信号のハイレベル側又はローレベル側の中点を求めれば、ＡＣ電圧位相の９０度又は２７０度の時間を知ることができる。また、ＡＣ電圧位相の９０度と２７０度の中点は１８０度および０度の位相になる。このようにして得られた情報を、ＰＬＬなどを用いて逓倍すれば、瞬時瞬時の位相を正確に知ることができる。

例えば、３６０逓倍すれば、１つのパルスが１度相当になり、このパルスを計数すれば、単位が度の位相情報を得ることができる。そして、得られた位相情報で、その瞬時瞬時の目標電流波形を呼び出せばよい。その他のレベル比較から得られた２値情報を用いて位相を検出する方法については、例えば、本発明者が開示した特許文献４にも提案されており、特に限定されるものではない。

上記のように、本発明に係る実施の形態１〜９の整流回路装置においては、ＤＣ電圧の検出精度に誤差があっても、チョッピング動作を行っている位相幅が、所望の位相幅になるようにＤＣ電圧を相対的に調整している。このため、本発明に係る実施の形態１〜９の整流回路装置においては、同様の電流波形となり、常に回路損失が少なく、かつ高調波電流が少ない整流動作を実現することができる。

（実施の形態１０）
以下、本発明に係る実施の形態１０の整流回路装置およびその整流回路装置のための制御回路について説明する。

図１５は、本発明に係る実施の形態１０の整流回路装置における制御回路１００の詳細構成を示すブロック図である。実施の形態１０の整流回路装置における制御回路１００は、前述の図２Ａに示した実施の形態１の整流回路装置における制御回路１００と比較して、ＤＣ電圧検出器１１０と減算器２０６との間に、ＡＤ変換部であるＡＤ変換器２３０と、および演算部であるローパスフィルタ演算器（以下、「ＬＰＦ演算器」という。）２３１と、を挿入した構成である。実施の形態１０の整流回路装置は、デジタル演算で実施する場合に特に有効な実施の形態を提供するものである。以下、図２Ａに示した制御回路１００との相違点について説明する。

図１５において、ＤＣ電圧検出器１１０により検出されたＤＣ電圧Ｖｄｃを示すアナログ信号は、交流電源１の周波数よりも十分に高いサンプリング周波数でＡＤ変換するＡＤ変換器２３０により、ＡＤ変換値Ｖａｄを示すデジタル信号に変換される。ＡＤ変換器２３０からのＡＤ変換値Ｖａｄは、低域通過フィルタ特性を有する演算（詳細後述）を行うＬＰＦ演算器２３１に入力されて、ＬＰＦ演算される。ＬＰＦ演算器２３１における演算結果を示す信号（ＬＰＦ演算値Ｖｄｃａ）は減算器２０６に出力される。実施の形態１０の整流回路装置においては、例えば、交流電源１の周波数が６０Ｈｚであり、サンプリング周波数が６００ｋＨｚである。

図１６は、図１５に示した制御回路１００におけるＬＰＦ演算器２３１の詳細構成を示すブロック図である。図１６において、ＡＤ変換器２３０からのＡＤ変換値Ｖａｄを示す信号は、ＬＰＦ演算器２３１における加算器２５３に入力される。加算器２５３は、入力されるＡＤ変換値Ｖａｄを示す信号と、定数乗算器２５１からの信号とを加算して、加算結果であるＬＰＦ演算値Ｖｄｃａを示す信号を減算器２０６に出力するとともに、１つのクロック時間だけ遅延する遅延器２５２を介して定数乗算器２５１に出力する。定数乗算器２５１は、入力される信号に対して所定の定数（２^ｎ−１）／（２^ｎ）を乗算して、その乗算結果を示す信号を加算器２５３に出力する。

図１６に示すＬＰＦ演算器２３１による演算を、入力をＸ（ｊ）、出力をＹ（ｊ）とし、時系列の漸化式で表現すると、次式（１）のようになる。

Ｙ（ｊ＋１）←［（２^ｎ−１）／（２^ｎ）］×Ｙ（ｊ）＋Ｘ（ｊ）・・・（１）

このＬＰＦ演算処理は、演算周期の「２^ｎ」倍の時定数を有する一次型の低域通過フィルタであり、かつ、振幅が「２^ｎ」倍になる。したがって、このＬＰＦ演算処理を実行することにより、ＡＤ変換値Ｖａｄに小数点以下のｎビットの情報が追加される。

図１７は、図１５に示した整流回路装置における制御回路１００の動作を示す信号波形図である。図１７の信号波形図において、（ａ）交流電源１からのＡＣ電流Ｉａｃ、（ｂ）ＤＣ電圧Ｖｄｃ、および（ｃ）ＡＤ変換器２３０のＡＤ変換値Ｖａｄを示す。なお、図１７における（ｃ）においては、ＤＣ電圧Ｖｄｃを点線で示す。すなわち、図１７は、単相ＡＣの整流回路で低域通過フィルタ処理を行うことにより、電圧検出精度を向上させることができる動作原理を示す。

単相交流電源１からのＡＣ電圧にはゼロの区間があり、瞬時瞬時の電力が一定でないため、平滑コンデンサ１０６を用いても、ＤＣ電圧には電源周波数の２倍の周波数を有する変動が残る。この変動を少なくするには、平滑コンデンサ１０６のコンデンサ容量を無限に大きくする必要があり、現実的には不可能である。

図１７における（ｃ）には、点線で示すＤＣ電圧Ｖｄｃと、このＤＣ電圧Ｖｄｃを交流電源１の周波数よりも十分に高いサンプリング周波数でＡＤ変換した場合のＡＤ変換値Ｖａｄとを示す。ここで、十分に高いサンプリング周波数とは、交流電源１の周波数に比べて２倍以上の周波数をいう。瞬時瞬時のＤＣ電圧Ｖｄｃに応じて、得られるＡＤ変換値Ｖａｄ（デジタル値）はＫ，Ｋ＋１，Ｋ＋２，Ｋ＋３，…の値をとる。ここで、ＡＤ変換値Ｖａｄに対して低域通過フィルタ演算を行うと、図１７の場合には、（Ｋ＋１）と（Ｋ＋２）の間の値に収束する。さらに、図１６で示したように、低域通過フィルタ演算として２^ｎ倍する機能を含んでいるため、｛（Ｋ＋１）×２^ｎ｝と｛（Ｋ＋２）×２^ｎ｝との間の値（整数値）が得られる。つまり、ＡＤ変換器２３０の分解能に対して、小数点以下のｎビットの情報が追加されて、分解能が改善されたことになる。なお、ＤＣ電圧Ｖｄｃに電源周波数の２倍の周波数を有する変動が全く無く、図１７における（ｃ）の平均値のような場合には、ＡＤ変換値Ｖａｄは常に（Ｋ＋１）になり、ＬＰＦ演算をしても、分解能を改善することはできない。すなわち、このＬＰＦ演算の手法（低域通過フィルタ処理）は、単相ＡＣの整流回路装置により、その効果を発揮することができる。

（実施の形態１０の変形例および補足説明）
前述の図２Ａに示した実施の形態１の整流回路装置における減算器２０６において、指令電圧Ｖｄｃ^*にもＡＤ変換器２３０と同等の分解能を有する必要がある。指令電圧Ｖｄｃ^*は情報のみであるため、上記の実施の形態１０と同様に分解能を高めておくことは、容易に実現することができる。

また、ＬＰＦ演算では２の累乗を用いる事例で説明したが、定数乗算器２５１の定数を０から１の間の値に設定すれば、同様にＬＰＦ演算を実現することができる。また、図１７の動作原理から明らかなように、ＬＰＦ演算が図１６で示した構成以外の手法でも同様の効果を得ることができる。

実施の形態１０の整流回路装置の構成においては、ＡＤ変換器２３０の分解能が粗い場合でも、きめ細かい電圧情報を得ることができるため、ＤＣ電圧Ｖｄｃを高精度に調節することができ、常に回路損失が少なく、かつ、高調波電流が少ない整流動作を実現することができる。

また、実施の形態１０の整流回路装置における電圧検出精度を向上させる手法は、これまで説明した実施の形態１〜９に組み合わせて実施することが可能である。

なお、本発明に係る各実施の形態において、実質的にというのは、おおよそ、或いは平均的にという意味で用いている。

本発明の整流回路装置の制御回路および整流回路装置においては、上記各実施の形態により明らかなように、直流電圧の検出精度に誤差があっても、直流電圧が相対的に適正な値に調整されて、同様の電流波形になり、かつ負荷の状況、或いは外部からの指令に応じて所望の位相幅を変更することができる。また、本発明によれば、負荷の変動状況によらず所望の位相幅と比較するチョッピング動作位相幅、或いはチョッピング休止位相幅を的確に計測することにより、常に回路損失が少なく、かつ高調波電流が少ない整流動作を実現することができる。

また、本発明においては、交流電源の周波数よりも十分に高いサンプリング周波数で、直流電圧をＡＤ変換部により、デジタル信号に変換して検出し、得られたデジタル信号を周期毎にＬＰＦ演算を実行して、デジタル信号に分解能以下の微小情報を補間するように追加している。さらに、本発明においては、微小情報を補間したデジタル信号を直流電圧情報として、チョッピングが実際になされている位相幅が所望の値になるように、微小情報を補間したデジタル信号を調整している。直流電圧の平滑電圧に含まれている電源周波数成分には揺らぎがあり、デジタル情報の分解能が粗い場合でも、揺らぎによりデジタル信号が分散されるため、本発明によれば、平均的には高い分解能と等価なデジタル信号を得ることができる。これによって、本発明においては、粗い分解能のＡＤ変換手段を用いても、直流電圧の平均値を高精度に調節することができ、常に損失が少なく、かつ、高調波電流が少ない整流動作を実現することができる。したがって、本発明に係る整流回路装置は、接続された負荷の状況に応じて所望の位相幅を変更することで常に損失が少なく、かつ高調波電流が少ない整流動作を実現することができる。

なお、本発明における全ての実施の形態に共通することとして、チョッピングが休止状態からチョッピング状態に変化する際に、回路の揺らぎやノイズにより、一瞬だけ休止状態に再度変化する場合がある。このような場合については、本発明でのチョッピングが休止状態に変化した位相としての取り扱いをしないことにより、本発明の整流回路装置および制御回路の構成を容易に実現することができる。

さらに、本発明に係る実施の形態においては、ＡＣ電圧位相検出器２０１においてＡＣ電圧の位相を検出し、その検出された位相を基準としてチョッピング位相幅を検出する構成で説明したが、本発明はこのような構成に限定されるものではない。例えば、本発明における構成としては、交流電源の周波数が固定されている場合には、交流電源のゼロクロスなどの情報に基づいて、チョッピング位相幅を検出してもよい。また、チョッピング位相幅を検出するときに、チョッピング手法の一例であるＰＷＭ制御を実現するキャリア信号のパルス数で計数することにより、チョッピング位相幅の時間を計測してもよい。

本発明をある程度の詳細さをもって各実施の形態において説明したが、これらの実施の形態の開示内容は構成の細部において変化してしかるべきものであり、各実施の形態における要素の組合せや順序の変化は請求された本発明の範囲および思想を逸脱することなく実現し得るものである。

本発明に係る整流回路装置は、高調波電流の抑制と回路損失の低減を両立することが可能となるため、圧縮機により冷媒を圧縮することによりヒートポンプを構成し、冷房、暖房、あるいは食品などの冷凍を行うもの等の各種用途に幅広く適用できる。

１ 交流電源
４ 負荷
１００ 制御回路
１０２，６０２，７０２ リアクタ
１０３，１１２ 電流検出器
１０４，６０４ａ，６０４ｂ，７０４ａ，７０４ｂ 半導体スイッチ
１０５ ダイオードブリッジ回路
１０６ 平滑コンデンサ
１０９ 電圧レベル比較器
１１０ ＤＣ電圧検出器
１１１ 波形成形器
２０１ ＡＣ電圧位相検出器
２０２ 目標電流波形形成器
２０３ 目標位相幅設定器
２０４，２０６，２０９ 減算器
２０５ 位相幅補償演算器
２０７ Ｖｄｃ補償演算器
２０８ 乗算器
２１０ Ｉａｃ補償演算器
２１１ ＰＷＭ変調器
２１２ チョッピング位相幅検出器
２３０ ＡＤ変換器
２３１ ローパスフィルタ演算器（ＬＰＦ演算器）
２５１ 定数乗算器
２５２ 遅延器
２５３ 加算器
６０５ａ〜６０５ｄ，７０５ａ〜７０５ｄ ダイオード

Claims (12)

1. 半導体スイッチをチョッピング動作させることにより、単相交流電源からの交流電圧、或いは該交流電圧を整流した脈動電圧を、リアクタを介して短絡又は開放して、前記単相交流電源から直流電圧に整流して、負荷に電力を供給する整流回路装置の制御装置であって、
   前記制御装置は、
   前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成部と、
   前記単相交流電源から流れる交流電流を検出する交流電流検出部と、
   前記直流電圧を検出する直流電圧検出部と、
   前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御部と、
   前記検出された直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第２の制御部と、
   前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、若しくは前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御部と、
   を備え、
   前記第３の制御部は、前記交流電圧の極性が固定されている期間内に検出される前記直流電圧の最低値または前記交流電流の最大値と検出されたチョッピング休止位相幅若しくはチョッピング動作位相幅を関連付けて記憶し、所定の期間内において記憶した中から最も低い直流電圧または最も大きな交流電流と関連付けられているチョッピング休止位相幅若しくはチョッピング動作位相幅を抽出し、抽出したチョッピング休止位相幅若しくはチョッピング動作位相幅が実質的に所定の位相幅となる様に前記所定の目標直流電圧を制御することを特徴とする整流回路装置の制御装置。
2. 前記所定の位相幅は、電源半周期に対して０度から１８０度の範囲で、負荷の状況、若しくは外部からの指令に応じて変更して設定されるよう構成された請求項１記載の整流回路装置の制御装置。
3. 前記負荷の状況は、前記交流電流の値、前記交流電流に基づいて計算される入力電力、または前記整流回路装置の出力電力で示されるよう構成された請求項２記載の整流回路装置の制御装置。
4. 前記第３の制御部は、前記交流電圧の極性が固定されている期間内において検出されるチョッピング休止位相幅若しくはチョッピング動作位相幅の瞬時値、または予め設定されている回数による平均値が、実質的に所定の位相幅となるように前記所定の目標直流電圧を制御するよう構成された請求項１乃至３のいずれか一項に記載の整流回路装置の制御装置。
5. 前記第３の制御部は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅、若しくは複数の前記チョッピング休止位相幅が存在するときに、当該期間内のいずれかの位相幅、若しくは合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御するよう構成された請求項１乃至４のいずれか一項に記載の整流回路装置の制御装置。
6. 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、（ａ）当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、若しくは少なくとも増加し、かつ、一部期間で一定であるように実質的に単調増加し、（ｂ）前記中間点から終了点までは、時間経過とともに、少なくとも減少し、若しくは少なくとも減少し、かつ、一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定された請求項１乃至５のいずれか一項に記載の整流回路装置の制御装置。
7. 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、（ａ）当該期間の開始点から、所定の第１の中間点までは、時間経過とともに、ゼロとなる期間を有し、（ｂ）前記第１の中間点から所定の第２の中間点までは、少なくとも増加し、若しくは少なくとも増加し、かつ、一部期間で一定であるように実質的に単調増加し、（ｃ）前記第２の中間点から終了点までは、時間経過とともに、少なくとも減少し、若しくは少なくとも減少し、かつ、一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定された請求項１乃至５のいずれか一項に記載の整流回路装置の制御装置。
8. 前記交流電圧を所定のしきい値電圧と比較することにより２値信号を発生する位相検出部をさらに備え、
   前記波形形成部は、前記２値信号に基づいて前記交流電圧の周期および位相を検出し、当該検出された交流電圧の周期および位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
   前記第３の制御部は、前記２値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、若しくは前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出するよう構成された請求項１乃至７のいずれか一項に記載の整流回路装置の制御装置。
9. 前記制御装置はさらに、前記直流電圧検出部と前記第２の制御部との間に設けられ、前記検出された直流電圧をデジタル電圧にＡＤ変換するＡＤ変換部と、前記ＡＤ変換部と前記第２の制御部との間に設けられ、前記デジタル電圧に対して低域フィルタ演算を行った後、当該演算結果の電圧を前記第２の制御部に前記検出された直流電圧として出力する演算部とを備えた請求項１乃至８のいずれか一項に記載の整流回路装置の制御装置。
10. 前記ＡＤ変換部のサンプリング周波数は、前記単相交流電源の周波数よりも十分に高くなるように設定された請求項９記載の整流回路装置の制御装置。
11. 前記低域通過フィルタ演算は、直前の演算結果に「（２ⁿ−１）／（２ⁿ）」なる係数（ｎは整数である）を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行されるよう構成された請求項９又は１０記載の整流回路装置の制御装置。
12. 請求項１乃至１１のいずれか一項に記載の整流回路装置の制御装置を備えたことを特徴とする整流回路装置。

Images