JP2012147663A5

JP2012147663A5 -

Info

Publication number: JP2012147663A5
Application number: JP2012001659A
Authority: JP
Filing date: 2012-01-06
Publication date: 2014-09-04
Anticipated expiration: 2032-01-06

Description

ＵＳ７，２９５，４５２は、位相制御を用いた境界伝導モード（boundary conduction mode）ＰＦＣ回路を開示している。このＰＦＣ回路は、瞬時入力電流（instantaneous input current）に逆比例したスイッチング周波数で駆動を行う。また、電流のゼロクロス近傍において、周波数が発散する（極端に高くなる）のを避けるため、電流のピーク値近傍を中心にして、動作の開始と停止が対称に行われる。この結果、ゼロクロス（すなわち、電流量０）近傍の波形の一部が欠損した正弦波入力電流が生成される。そして、コンバーターの駆動点には急峻な登りエッジが、コンバーターの停止点には急峻な下りエッジが発生する。これらの急峻なエッジは、望ましくない高次の高調波となる。

前記導通期間αは、前記整流入力電圧Ｖｒｅｃのピーク値Ｖｐｅａｋをおおよその中心として、略対称であることが好ましい。また、前記導通期間αの中心は、前記ピーク値Ｖｐｅａｋに完全に一致していなくてもよい。例えば、前記導通期間αの中心は、０〜１０度の範囲で前記ピーク値Ｖｐｅａｋから遅延していてもよく、典型的には約４度遅延している。

前記参照オフセット電圧Ｖｏｆｆは、下記（１）式で定められ、
Ｖｏｆｆ＝Ｋ．Ｖｐｅａｋ …（１）
ここで、Ｖｐｅａｋは、前記整流入力電圧Ｖｒｅｃのピーク値であり、Ｋは、少なくとも、前記負荷値Ｌに依存する係数である。

ここで、Ｄは、Ｄ＝Ｖｒｅｃｐｅａｋ／（Ｖｒｅｃｐｅｋ−Ｖｏｆｆ）であるのが好ましい。ここでＶｒｅｃｐｅａｋは、整流されたＡＣのピーク値であり、Ｇは、可変な相互コンダクタンス項である。Ｇは、ＰＦＣデバイスの出力電圧を所望のレベルに保つためのコントローラーによって決定される。

上記（２）式における乗数Ｄは、Ｖｒｅｃ−Ｖｏｆｆで表される波形にゲインを与える。これは、ピーク値の大きさが整流入力電圧と比較して、減少してしまうことから、その減少を補償するためである。

整流入力電圧Ｖｒｅｃは、制御モジュール１０の第１の決定モジュール１２に入力として提供される。第１の決定モジュール１２は、整流入力電圧Ｖｒｅｃのピーク値Ｖｐｅａｋを決定する。

負荷値Ｌとピーク値Ｖｐｅａｋは、制御モジュール１０の第２の決定モジュール１４に入力として提供される。そして、適切なＡ、Ｂ、Ｃ、Ｋｍｉｎ、およびＫｍａｘが、記憶モジュール１３から読み出される。

上記（２）式において、Ｄは、ゲイン補正のために必要な信号であり、（ＶＡＣ−Ｖｏｆｆ）が整流されたＡＣ電圧のピーク値Ｖｐｅａｋと比較して減少することを補償するためのものである。

その結果、整流入力電圧Ｖｒｅｃが参照オフセット電圧Ｖｏｆｆよりも大きい場合、電流成形モジュール１１の駆動が可能となる。これは、導通期間（角）αの間、駆動するということと対応している。導通期間（角）αは、わずかな遅延はあるが、主電源の電圧のピーク値をおおよその中心としている。この導通期間（角）αは、参照オフセット電圧Ｖｏｆｆの変化に伴い変化する。

ステップＳ２１では、第１の決定モジュール１２が、整流ＡＣ電圧のピーク値Ｖｐｅａｋを決定する。ステップＳ２２では、Ａ、Ｂ、Ｃ、Ｋｍｉｎ、およびＫｍａｘの値が、記憶モジュール１３に記憶されたルックアップテーブルから読み出される。ステップＳ２３では、Ｌの値を取得する。ステップＳ２１からステップＳ２３は、どのような順番で実行されてもよいし、このうち、いくつかまたは全てのステップは、同時に実行されてもよい。ステップＳ２４では、第２の決定モジュール１４が、上記（１）式および（３）式に従い、参照オフセット電圧Ｖｏｆｆの値を演算する。ステップＳ２４の工程の後、タスクＴ１は終了する。

上記（１）式および（３）式から、参照オフセット電圧Ｖｏｆｆが整流ＡＣ電圧のピーク値Ｖｐｅａｋに対し、どの程度のパーセンテージであるか、および参照オフセット電圧Ｖｏｆｆが負荷値Ｌに応じて変化することがわかる。

図９は、タスク１を示すフローチャートである。タスク１は、Ｖｐｅａｋを更新するために、一定間隔で実行される。Ｖｐｅａｋは、主電源の電圧のピーク値である。

フィルタ７５は、分周された整流入力電圧Ｖｒｅｃをフィルタリングし、Ｖｐｅａｋを提供する。Ｖｐｅａｋは、整流入力電圧Ｖｒｅｃのピーク値を表す。

モジュール７３およびモジュール７９からの出力は、それぞれ、乗算器Ｍ２で結合される。乗算器Ｍ２は、２つの信号を乗算し、整流入力電圧Ｖｒｅｃのピーク値と、ゲイン調整された負荷値Ｌとの積である信号を提供する。この信号は、参照オフセット電圧Ｖｏｆｆであり、図７中ではｏｆｆｓｅｔとして識別される。

Claims

パワーコンバーターの入力電流を成形するためのＰＦＣ（力率改善）デバイスであって、
ＡＣ（交流）入力電圧ＶＡＣから導出された整流入力電圧Ｖｒｅｃを受信する受信手段と、
前記パワーコンバーターに接続された負荷による消費電力を表す負荷値Ｌを決定する負荷決定手段と、
前記負荷値Ｌに応じて参照オフセット電圧Ｖｏｆｆを決定する決定手段と、
前記整流入力電圧Ｖｒｅｃと前記参照オフセット電圧Ｖｏｆｆとの差（Ｖｒｅｃ−Ｖｏｆｆ）に比例する参照波形Ｉｒｅｆを生成する波形生成手段と、
前記参照波形Ｉｒｅｆにしたがって、前記パワーコンバーターの前記入力電流を成形する電流成形手段と、
前記ＡＣ入力電圧ＶＡＣの正側半サイクルと負側半サイクルの双方において、前記整流入力電圧Ｖｒｅｃが前記参照オフセット電圧Ｖｏｆｆと略等しい値よりも高い値となる導通期間αの間、前記電流成形手段が駆動するように前記電流成形手段を制御する制御手段とを備え、
前記導通期間αの長さは、前記負荷値Ｌに応じて制御されることを特徴とするＰＦＣデバイス。
ＡＣ（交流）入力電圧ＶＡＣを受信する入力端子と、
負荷に電力を供給する出力端子と、
前記負荷による消費電力を表す負荷値Ｌを決定する負荷決定手段と、
整流入力電圧Ｖｒｅｃを提供するために前記ＡＣ入力電圧ＶＡＣを整流する整流回路と、
誘導デバイスと、
前記誘導デバイスを介して、前記整流入力電圧Ｖｒｅｃを供給するように、前記誘導デバイスと前記整流回路とを制御可能に接続するスイッチング手段と、
前記ＡＣ入力電圧ＶＡＣの正側半サイクルと負側半サイクルの双方において、導通期間αの間、前記誘導デバイスと前記整流回路との前記接続を可能にする導通期間制御手段と、
前記負荷値Ｌに応じて参照オフセット電圧Ｖｏｆｆを決定する決定手段と、
前記整流入力電圧Ｖｒｅｃと前記参照オフセット電圧Ｖｏｆｆとの差（Ｖｒｅｃ−Ｖｏｆｆ）に比例する参照波形Ｉｒｅｆを生成する波形生成手段と、
前記整流入力電圧Ｖｒｅｃが前記参照オフセット電圧Ｖｏｆｆと略等しい値よりも高い値となる前記導通期間αの間、前記スイッチング手段を制御し、繰り返し前記誘導デバイスと前記整流回路との接続を行うことによって、前記誘導デバイスに流れる電流の波形を、前記参照波形Ｉｒｅｆにしたがって成形する電流成形制御手段とを備え、
前記導通期間αの長さは、前記負荷値Ｌに応じて制御されることを特徴とするパワーコンバーター回路。
前記参照オフセット電圧Ｖｏｆｆは、下記（１）式で定められ、
Ｖｏｆｆ＝Ｋ．Ｖｐｅａｋ …（１）
Ｖｐｅａｋは、前記整流入力電圧Ｖｒｅｃのピーク値であり、Ｋは、少なくとも、前記負荷値Ｌに依存する係数である請求項１に記載のＰＦＣデバイス。
前記（１）式における前記Ｋの値は、Ｋｍｉｎ＜Ｋ＜Ｋｍａｘの範囲であり、Ｋｍｉｎ＞０、Ｋｍａｘ＜１である請求項３に記載のＰＦＣデバイス。
前記参照波形Ｉｒｅｆは、下記（２）式によって定められ、
Ｉｒｅｆ＝Ｄ．Ｇ．（Ｖｒｅｃ−Ｖｏｆｆ） …（２）
Ｄは、１以上の乗数である請求項１および３ないし４のいずれかに記載のＰＦＣデバイス。
得られた前記負荷値Ｌ用の前記導通期間αは、
ａ）高調波電流の規格に対応するための最小導通期間
ｂ）効率を略最大化するために演算された導通期間
の（ａ）（ｂ）の導電期間のうち、より大きいものと略等しい請求項１および３ないし５のいずれかに記載のＰＦＣデバイス。
前記導通期間αは、前記負荷値Ｌが少なくとも負荷上限値を超えるまでは、前記負荷値Ｌに応じて増加する請求項１および３ないし６に記載のＰＦＣデバイス。
前記負荷値Ｌが前記負荷上限値より大きい場合、前記導通期間αは固定される請求項７に記載のＰＦＣデバイス。
前記負荷値Ｌが負荷下限値より小さい場合、前記導通期間αは、固定される請求項７または８に記載のＰＦＣデバイス。
前記導通期間αは、前記負荷値Ｌに応じて、略指数関数的に増加する請求項１および３ないし９のいずれかに記載のＰＦＣデバイス。
前記負荷値Ｌが負荷下限値より小さい場合、前記導通期間αは最小導通期間αｍｉｎと略等しい値であり、
前記負荷値Ｌが前記負荷下限値以上かつ負荷上限値以下の場合、前記導通期間αは前記最小導通期間αｍｉｎより大きく、かつ前記負荷値Ｌに応じて増加し、
前記負荷値Ｌが前記負荷上限値よりも大きい場合、前記導通期間αは最大導通期間αｍａｘに固定される請求項１および３ないし６のいずれかに記載のＰＦＣデバイス。
前記最小導通期間αｍｉｎは、５０〜７０度である請求項１１に記載のＰＦＣデバイス。
前記負荷下限値は、５０〜１００Ｗである請求項１１または１２に記載のＰＦＣデバイス。
前記最大導通期間αｍａｘは、１５０〜１７０度である請求項１１ないし１３のいずれかに記載のＰＦＣデバイス。
前記導通期間αは、前記整流入力電圧Ｖｒｅｃのピーク値Ｖｐｅａｋをおおよその中心として、略対称である請求項１に記載のＰＦＣデバイス。
前記導通期間αの中心は、０〜１０度の範囲で前記ピーク値Ｖｐｅａｋから遅延している請求項１５に記載のＰＦＣデバイス。
電力供給装置の構成方法であって、
複数の負荷値用に、
高調波成分の規格に対応するための最少導通期間を決定する工程と、
効率を略最大化する導通期間を決定する工程と、
前記決定された導通期間のうちより大きい導通期間を選択する工程と、
前記各負荷値用に選択された前記導通期間が実質的に得られるように、前記導通期間と前記負荷値を関連付ける関数を決定する工程と、
前記関数にしたがって、前記導通期間／角を実質的に制御する前記電力供給装置を構成する工程とを備え、
前記電力供給装置の動作は、
前記負荷値にしたがって、参照オフセット電圧Ｖｏｆｆを決定する工程と、
前記電力供給装置の整流入力電圧Ｖｒｅｃと前記参照オフセット電圧Ｖｏｆｆの差に比例する参照波形Ｉｒｅｆを生成する工程と、
前記整流入力電圧Ｖｒｅｃが前記参照オフセット電圧Ｖｏｆｆと略等しい値よりも高い値となる間、前記電力供給装置の入力電流を前記参照波形Ｉｒｅｆにしたがって成形する工程とを備えることを特徴とする電力供給装置の構成方法。
前記関数は、指数関数である請求項１７に記載の電力供給装置の構成方法。