JP6147209B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP6147209B2
JP6147209B2 JP2014043246A JP2014043246A JP6147209B2 JP 6147209 B2 JP6147209 B2 JP 6147209B2 JP 2014043246 A JP2014043246 A JP 2014043246A JP 2014043246 A JP2014043246 A JP 2014043246A JP 6147209 B2 JP6147209 B2 JP 6147209B2
Authority
JP
Japan
Prior art keywords
power supply
power
drive signal
limit threshold
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014043246A
Other languages
English (en)
Other versions
JP2015171196A (ja
Inventor
有澤 浩一
浩一 有澤
崇 山川
崇 山川
篠本 洋介
洋介 篠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014043246A priority Critical patent/JP6147209B2/ja
Publication of JP2015171196A publication Critical patent/JP2015171196A/ja
Application granted granted Critical
Publication of JP6147209B2 publication Critical patent/JP6147209B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)

Description

本発明は、電力変換装置に関する。
電源力率を改善し入力電流に含まれる高調波成分を低減する力率改善回路として、例えば下記特許文献1に示される従来技術では、整流回路切換用スイッチおよび短絡素子を制御するコントローラにより、検出される負荷の消費電力量或いはこれを模擬できる入力電流や直流出力電圧に応じて、全波/倍電圧整流モードを選択すると共に、短絡素子の短絡開始時期と短絡時間をオープンループにて制御することで力率改善機能と昇圧機能を実現するものである。
このように構成される力率改善回路の作用は、まず、入力電流が小さい場合には、整流回路切換用スイッチをオフに制御して全波整流モードを選択すると共に、短絡素子の短絡動作を行わず、すなわち力率改善を行わないように制御し、力率改善回路の直流出力電圧を小さく制御する。次に、全波整流モードを選択した状態において、入力電流が少し大きい場合には、短絡素子の短絡開始時期および短絡時間を可変制御して断続制御し、力率改善すると共に直流出力電圧を少し大きく制御する。更に、入力電流が大きく、力率改善回路の昇圧比が所定の値を超えた場合には、整流回路切換用スイッチをオンに制御して倍電圧整流モードを選択すると共に、短絡素子の短絡動作を行わず、すなわち力率改善を行わないように制御し、力率改善回路の直流出力電圧を大きく制御する。また、倍電圧整流モードを選択した状態において、入力電流が更に大きく、更に大きな直流出力電圧が必要である場合には、短絡素子の短絡開始時期および短絡時間を可変制御し、力率改善すると共に直流出力電圧を更に大きく制御する。
以上のように、下記特許文献1の従来技術では、整流回路切換用スイッチのオン/オフにより整流回路を全波整流モードまたは倍電圧整流モードに制御し、力率改善回路の直流出力電圧を大きく2段階に分け、この2段階に分けた領域を更に短絡素子のオープンループでの短絡可変制御により、力率改善なしと力率改善ありの2段階に分けることにより、全体で4段階の直流出力電圧領域を構成し、これにより直流出力電圧の出力範囲を拡大しつつ、高負荷側での力率を改善することができる。
また、電源力率を改善しながら入力電流に含まれる高調波成分を低減するための他の従来技術として、例えば下記特許文献2に示される従来技術は、負荷に応じて設定された直流出力電圧基準値と平滑コンデンサの端子間電圧との偏差値に応じて直流電圧制御信号を出力する直流電圧制御部を設け、また、直流電圧制御部からの制御信号と交流電源に同期した正弦波状の同期信号との積から電流基準信号を出力する電流基準演算部を設ける。この電流基準信号と整流素子の交流側電流とを比較することでスイッチ素子を高周波でオン/オフ制御し、交流入力電流を正弦波状に制御しながら直流出力電圧を所望の値に制御するものであり、電源力率をほぼ1とし、高調波の発生を抑制することができる。
特開平11−206130号公報 特開昭59−198873号公報
しかしながら、上記特許文献1、2の従来技術によれば短絡素子の制御パターンが限定される。すなわちこれらの従来技術では、例えば全負荷領域において電流をフィードバックする高周波スイッチングモード(特許文献2)と電流オープンループ制御の部分スイッチングモード(特許文献1)との何れかに短絡素子の制御パターンが限定される。従って、これらの従来技術は低負荷領域において直流出力電圧が昇圧し過ぎるのを避けるために短絡素子を動作させず、力率改善が行われない。そのため、低負荷領域では入力電流の波形歪みが大きく、高調波成分を多く含む電流がリアクトルを流れてしまい、リアクトル鉄損が増大し、これにより力率改善回路の交直変換効率が低下してしまう。
また、上記特許文献1の従来技術において力率改善を行う際の短絡素子の短絡制御は、短絡開始時期および短絡時間をオープンループにて制御し、電源周期に対し一定区間だけ短絡動作を行う部分スイッチング方式であるため、力率改善および直流出力電圧の昇圧ができるものの、高調波発生量が多くなる高負荷側ではその効果が小さい。そのため、今後の高調波規制強化に伴い、従来技術にて充分な力率改善効果すなわち高調波抑制能力を得るためには、大きなインダクタンス値を有するリアクトルを必要とし、そのため、交直変換効率の低下、回路の大型化、コストアップ等の問題が生じる。また、高調波発生量を一定レベルに抑制しつつ直流出力電圧を昇圧する場合、昇圧能力に限界があるため、高負荷側での運転が不安定になったり、高負荷側での安定運転を考えると負荷の選択幅が狭くなったりしてしまう。
本発明は、上記に鑑みてなされたものであって、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる電力変換装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、交流電源からの交流電力を直流電力に変換する整流回路と、前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、前記交流電源の電源電流が、上限閾値からこの上限閾値より小さい下限閾値までの範囲内に収まるように前記短絡部を制御するスイッチングパルスを生成して駆動信号として出力する制御部と、を備え、前記制御部は、前記駆動信号のスイッチング回数を計測し、このスイッチング回数に基づいて前記上限閾値または前記下限閾値を調整する閾値調整部を備えることを特徴とする。
この発明によれば、交流電源からの電流のピークを抑制するようにしたので、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる、という効果を奏する。
図1は、本発明の実施の形態に係る電力変換装置の構成例を示す図である。 図2は、電力変換装置の動作を説明するための第1の図である。 図3は、電力変換装置の動作を説明するための第2の図である。 図4は、電力変換装置の動作を説明するための第3の図である。 図5は、電力変換装置の動作を説明するための第4の図である。 図6は、パルス変換部の構成例を示す図である。 図7は、電力変換装置の動作を説明するための第5の図である。 図8は、スイッチング状態調整部の構成図である。 図9は、パルス計測部におけるスイッチングパルス数の計測動作を示すフローチャートである。 図10は、閾値電圧調整部における閾値電圧の調整動作を示すフローチャートである。 図11は、電力変換装置の動作を説明するための第6の図である。 図12は、電力変換装置の動作を説明するための第7の図である。
以下に、本発明に係る電力変換装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態.
図1は、本発明の実施の形態に係る電力変換装置100の構成例を示す図である。図2は、電力変換装置100の動作を説明するための第1の図である。図3は、電力変換装置100の動作を説明するための第2の図である。図4は、電力変換装置100の動作を説明するための第3の図である。図5は、電力変換装置100の動作を説明するための第4の図である。図6は、パルス変換部22の構成例を示す図である。図7は、電力変換装置100の動作を説明するための第5の図である。図8は、スイッチング状態調整部40の構成図である。
図1に示される電力変換装置100は、交流電源1から供給される交流電圧に基づいて直流電圧を生成し、直流負荷10(図2参照)に対して供給するものであり、リアクタ2、電流検出手段9、整流回路3、平滑コンデンサ4、直流電圧検出部5、電源電圧検出部6、制御部20、および短絡部30を備える。
リアクタ2は、整流回路3の一方の入力端と交流電源1との間に挿入されている。整流回路3はリアクタ2を介して交流電源1に接続されており、交流電源1の交流電圧を直流電圧に変換する。図示例の整流回路3は4つのダイオードを組み合わせたダイオードブリッジで構成されているが、これに限定されるものではなく例えばダイオード接続されたMOSFETなどの単方向導通素子を組み合わせて構成してもよい。
整流回路3の出力端間には平滑コンデンサ4が接続されており、平滑コンデンサ4は整流回路3から出力された全波整流波形の電圧を平滑化する。平滑コンデンサ4の両端には直流負荷10が並列に接続されている。
電流検出手段9は電流検出素子8および電流検出部7から成る。電流検出素子8はリアクタ2と整流回路3の間に接続され、接続位置における電流値を検出する。電流検出素子8は例えばカレントトランスやシャント抵抗などである。電流検出部7は、増幅器等(増幅またはレベルシフト回路を含む)で実現され、電流検出素子8で検出された電流に比例した電圧を制御部20が取り扱い可能な範囲内(低圧内)の電流検出電圧(Vis)に変換してこれを電流検出値として出力する。直流電圧検出部5は、増幅器等で実現され、平滑コンデンサ4の両端電圧を検出し、検出された電圧を制御部20が取り扱い可能な範囲内(低圧内)の値に変換してこれを電圧検出値として出力する。
短絡部30は、リアクタ2を介して交流電源1に並列に接続されたダイオードブリッジ31と、ダイオードブリッジ31の両出力端に接続された短絡素子32とから構成され、双方向スイッチとして動作する。短絡素子32が例えばMOSFETである場合、短絡素子32のゲートは制御部20に接続され、制御部20からのゲート駆動信号(駆動信号Sa2)によって短絡素子32がオン/オフするように構成され、短絡素子32がオンされたとき、リアクタ2およびダイオードブリッジ31を介して交流電源1が短絡する。
制御部20は、駆動信号生成部21とパルス変換部22と駆動部23とで構成されている。駆動信号生成部21はマイクロコンピュータやCPU等で構成される。ここ駆動信号生成部21から駆動信号Saが発せられる。駆動信号Saはパルス変換部22を介して駆動信号Sa1として駆動部23に伝達される。駆動部23はレベルシフト回路等で構成され、ゲート駆動が行えるよう電圧レベルシフトを行い、駆動信号Sa1を駆動信号Sa2として出力する。このようにして得られた駆動信号Sa2により短絡部30の開閉動作が行われる。
駆動信号生成部21は電圧検出部(5,6)で検出された電圧検出値(Vdc,Vs)に基づいて、短絡部30の短絡素子32を制御するための駆動信号Saを生成する。
パルス変換部22には、短絡部30がオンとなったときに流れる電源電流Is(短絡電流)の上限を規制する上限閾値と、上限閾値より小さい値に設定された下限閾値とが設定されており、パルス変換部22は、交流電源1の半周期より短い期間内(例えばオン期間tまたはパルス変換許可期間t1)で検出される電源電流Isが上限閾値からこの上限閾値より小さい下限閾値までの範囲(電流制御範囲w)内に収まるように短絡部30を制御するスイッチングパルスを生成し駆動信号Sa1として出力する。具体的には、パルス変換部22は、駆動信号生成部21からの駆動信号Sa(部分スイッチングパルス)のハイレベル期間(駆動信号Saがオンされてからオフされるまでの期間:図3(b)のオン期間t)内に検出される交流電源1の電流検出値(Is)が上限閾値から下限閾値までの範囲内(電流制御範囲w)に収まるように、駆動信号Saを複数のパルスに分割し、分割された複数のパルスを駆動部23へ駆動信号Sa1として出力する。なお、パルス変換部22ではこの駆動信号Sa1を生成する動作が交流電源1の正極性または負極性のそれぞれにおいて行われる。パルス変換部22の詳細は後述する。
次に、本実施の形態の電力変換装置100の動作について説明する。まず、パルス変換部22がパルス変換を行っていないときの動作を説明する。なお、電流オープンループ制御において電源半周期に短絡部30を1回から複数回オン/オフさせることを部分スイッチングパルスモードと称する。
図2(a)には電力変換装置100を構成するリアクタ2、短絡部30、整流回路3、および平滑コンデンサ4から成る簡易回路が示され、短絡部30のオン/オフ時における電流経路が示されている。図2(b)には部分スイッチングパルスモードで交流電源1の正極側半周期に短絡素子32を1回スイッチングさせたときの各種波形が示されている。
図2(a)に示される短絡部30がオンされたとき、交流電源1、リアクタ2、および短絡部30から成る閉回路が形成され、交流電源1がリアクタ2を介して短絡される。そのためこの閉回路に電源電流Isが流れてリアクタ2に磁気エネルギー(1/2・LIs)が蓄積される。この蓄積エネルギーは、短絡部30がオフされると同時に、直流負荷10側に放出されて整流回路3で整流されて平滑コンデンサ4に転送される。この一連の動作により、図2(b)に示すような電源電流Isが流れ、力率改善無しのパッシブモードよりも電源電流Isの通電角を広げることができ、力率を改善できる。
なお、部分スイッチングパルスモードでは、短絡部30の短絡開始時間と短絡継続時間を制御することで、リアクタ2に蓄積されるエネルギーを制御でき、直流出力電圧Vdcを無段階で昇圧させることができる。また、図2(b)では、部分スイッチングパルスモードにおける動作の一例として電源半周期中に短絡部30を1回スイッチングさせる場合の駆動信号Sa1(シングルパルス)が示されているが、電源半周期中に短絡部30をスイッチングさせる回数は2回以上であってもよい。
次に、パルス変換部22を動作させていないときの電源電流Isの波形とパルス変換部22を動作させているときの電源電流Isの波形とを対比して説明する。
図3(a)には、パルス変換部22を動作させていないとき、すなわち駆動信号生成部21からのシングルパルス(駆動信号Sa)を複数パルスに変換せずに駆動信号Sa1として駆動部23を介し短絡部30へ出力したときの各種波形が示されている。
パルス変換部22が動作していない場合、駆動信号生成部21で生成された駆動信号Saがオンされたタイミングで駆動信号Sa1がオンとなり、駆動信号Saがオンされている期間(オン時間)では駆動信号Sa1もこのオン時間と等しい期間だけオンになる。駆動信号Sa2も同様の動作となるので、以下Sa1の動作で説明する。従って、短絡素子32の短絡時間は電源電圧Vsが昇圧する際に駆動信号Saのオン時間に比例して長くなり、図示例のように電源電流Isが増加する。そして電源電流Isが所定の値に達したときに駆動信号Saがオフにされ、駆動信号Saがオフされたタイミングで駆動信号Sa1がオフとなる。このように短絡素子32の短絡時間を長くした場合、リアクタ2にはより多くのエネルギーを蓄積することができるものの、電源電流Isのピークが大きくなるため、力率の悪化、高調波成分の増加、回路損失の増加等の問題が生じる。
図3(b)には、パルス変換部22を動作させているとき、すなわち駆動信号生成部21からのシングルパルス(駆動信号Sa)を複数パルスに変換して駆動信号Sa1として駆動部23を介し短絡部30へ出力したときの各種波形が示されている。
パルス変換部22が動作している場合、駆動信号生成部21で生成された駆動信号Saがオンされたタイミングで駆動信号Sa1がオンとなり電源電流Isが増加する。電源電流Isの増加に伴って電流検出部7で検出される電流検出値は上昇するが、駆動信号Saがオンの期間中に電流検出値が上限閾値を超えたとき、パルス変換部22は駆動信号Sa1をオフにする。このことにより電源電流Isが低下して電流検出部7で検出される電流検出値が下降する。その後、駆動信号Saがオンの期間中に電流検出値が下限閾値を下回ったとき、パルス変換部22は再び駆動信号Sa1をオンにする。このことにより電源電流Isは再び増加して電流検出部7で検出される電流検出値が上昇する。
このように、駆動信号Saがオン期間t内において駆動信号Sa1のオン/オフが繰り返される結果、オン期間t内の電源電流Isのピーク値は電流制御範囲w内に制御される。従って、直流出力電圧Vdcを比較的高い値にまで昇圧させる場合でも、図3(b)に示されるオン期間t内の電源電流Isのピーク値は、図3(a)に示される電源電流Isのピーク値(駆動信号Sa1がオフされたときのピーク値)よりも抑制される。
なお、図4のように上限閾値と下限閾値を調整することにより、上述したオン期間t内における駆動信号Sa1のスイッチング回数が制御され、電源電流Isの波形を変化させることができる。図4(a)に示される電流制御範囲w1は図4(b)に示される電流制御範囲w2よりも広くなるように設定されている。このように上限閾値と下限閾値を調整することにより、リアクタ2、直流負荷10、規格(例えば高調波規格)に応じて性能を満たすように制御することができる。
なお、本実施の形態では、駆動信号Saのオン期間tがパルス変換部22におけるパルス変換許可期間として設定されている場合の構成例を説明したが、パルス変換許可期間は必ずしも駆動信号Saのオン時間と同じである必要性はなく、図5(a)のように駆動信号Saのオン時間よりも短い時間をパルス変換許可期間t1として設定してもよい。
図5(a)の構成例によれば、駆動信号生成部21で生成された駆動信号Saがオンされたタイミングで駆動信号Sa1がオンとなり、このことにより電源電流Isが増加するが、パルス変換許可期間t1に至る前の時点で電流検出値(Is)が上限閾値を超えた場合でもパルス変換部22ではパルス変換が行われず、パルス変換許可期間t1の開始を示すパルスがオンとなったとき、駆動信号Sa1がオフとなり電源電流Isが低下する。その後、パルス変換許可期間t1内において電流検出値が下限閾値を下回ったとき、パルス変換部22では駆動信号Sa1がオンされて電源電流Isが増加する。その後、パルス変換許可期間t1内において電流検出値が上限閾値を超えたとき、パルス変換部22では駆動信号Sa1がオフにされて再び電源電流Isが減少する。
このように駆動信号Saのオン時間よりも短い時間がパルス変換許可期間t1として設定されている場合でもパルス変換許可期間t1内における電源電流Isのピーク値は電流制御範囲w内に制御される。その結果、駆動信号Saのオン期間tと等しいパルス変換許可期間が設定されている場合に比べて駆動信号Sa1のスイッチング回数が低減され、素子の損失抑制による温度上昇対策やノイズの低減が可能である。
なお、本実施の形態では、パルス変換部22に設定される上限閾値および下限閾値が電源半周期中で一定値となるように構成した例を説明したが、上限閾値および下限閾値は必ずしも一定値である必要性はなく、図5(b)のように、例えば電源電圧Vsのゼロクロスからの経過時間に応じて上限閾値および下限閾値を変化させるように構成してもよい。
図5(b)の構成例によれば、駆動信号Saがオンされたタイミングで駆動信号Sa1がオンとなり、このことにより電源電流Isが増加する。そして、パルス変換部22ではゼロクロス時点からの所定期間T1が経過するまでは上限閾値1と上限閾値1よりも低い閾値である下限閾値1とに従ってパルス変換が行われ、その結果、ゼロクロス時点からの所定期間T1においては電源電流Isのピーク値が電流制御範囲w1内に制御される。さらに、所定時間T1が経過した時点から駆動信号Saがオフになるまでの期間T2では、例えば上限閾値1よりも高い閾値である上限閾値2と、上限閾値2よりも低い閾値である下限閾値2とに従ってパルス変換が行われ、その結果、所定期間T2においては電源電流Isのピーク値が電流制御範囲w2内に制御される。
このように構成することにより、特定次数の高調波成分が高調波規制値に対して多く発生している場合に、その大きさを低減することができる。
図6に示されるパルス変換部22は、例えば正極側ヒステリシスコンパレータHCH、負極側ヒステリシスコンパレータHCL、および論理ICで構成されている。
正極側ヒステリシスコンパレータHCHには電流検出部7の出力(電流検出電圧Vis)と駆動信号生成部21から出力されるパルス制御用の正極側上限閾値電圧VrefHとが入力される。負極側ヒステリシスコンパレータHCLには電流検出電圧Visと駆動信号生成部21からのパルス制御用の負極側上限閾値電圧VrefLとが入力される。正極側上限閾値電圧VrefHと負極側上限閾値電圧VrefLの値は後述するスイッチング状態調整部40により調整された基準電圧である。以下の説明では特に言及しない限り、正極側上限閾値電圧VrefHを単に「VrefH」と称し、負極側上限閾値電圧VrefLを単に「VrefL」と称する。なお、図1に示される電流検出部7は電流検出素子8の出力段にレベルシフト回路および増幅器を持たせており、低圧系電源Vdに対して1/2Vdを0A相当(基準)として、交流値を正側のみで出力している。これにより電流極性によらず検出が可能となる。
図6、図7を用いてパルス変換部22の動作を説明する。正極側ヒステリシスコンパレータHCHでは、(1)式で算出される正極側上限閾値VTHH(H)と(2)式で算出される正極側下限閾値VTHH(L)とVrefHとの関係によりヒステリシスΔが決まり、正極側ヒステリシスコンパレータHCHの出力がNOT論理IC3で反転され、AND論理IC2’ではNOT論理IC3の出力と駆動信号SaとのAND論理がとられて正極側駆動信号SaHが出力される。なお、(1)式のVは低圧系電源を表し、(2)式のVOLはオペアンプの出力飽和電圧を表す。
Figure 0006147209
Figure 0006147209
同様に、負極側ヒステリシスコンパレータHCLでは、(1)式で負極側上限閾値VTHL(H)が算出され、(2)式で負極側下限閾値VTHL(L)が算出される。負極側上限閾値VTHL(H)と負極側下限閾値VTHL(L)とVrefLとの関係によりヒステリシスΔが決まり、AND論理IC2では負極側ヒステリシスコンパレータHCLの出力と駆動信号SaとのAND論理がとられて負極側駆動信号SaLが出力される。そして、AND論理IC4では正極側駆動信号SaHと負極側駆動信号SaLのAND論理がとられ、AND論理の結果が駆動信号Sa1として出力される。
ヒステリシスコンパレータを複数個設けたパルス変換部22を用いることにより、電流極性によらずパルス生成することが可能となり、図7に示すように電源電流Is(図示例のVis)の波形を制御することができる。従って電源電流Is(短絡電流)のピーク値を抑制しつつ、直流出力電圧Vdcを昇圧することが可能となる。また、図6に記載のヒステリシスコンパレータであれば、抵抗R1、R2、R3の抵抗値を変化させることでヒステリシスΔの幅を変更することができる。例えば、スイッチと抵抗との直列回路を抵抗R2(R2’)と並列に接続することで、このスイッチの開閉により合成抵抗値を切替えることができる。
図8に示されるスイッチング状態調整部(閾値調整部)40はパルス計測部41および閾値電圧調整部42で構成される。パルス計測部41にはパルス変換部22からの駆動信号Sa1が入力され、パルス計測部41は駆動信号Sa1の正極側のスイッチングパルス数と負極側のスイッチングパルス数とを計測し、これらのパルス数を計測結果Sa1’として出力する。具体的には、パルス計測部41は、例えば、電源電圧Vsの半周期の整数倍の所定周期ごとに、駆動信号Sa1のスイッチング状態(駆動信号Sa1のスイッチング回数)を計測する。そして、電源半周期毎に電源極性に応じたスイッチング回数の平均値を計測する。このような計測が電源電圧Vsのn周期分(nは自然数)行われる。
閾値電圧調整部42は、パルス計測部41からの計測結果Sa1’に基づいて、VrefHとVrefLの少なくとも一方の値を調整して、その調整後の値をパルス変換部22に対して出力する。パルス変換部22は、スイッチング状態調整部40で調整された基準電圧(VrefH、VrefL)に基づいて駆動信号Saを複数のパルス(駆動信号Sa1)に変換する。
次に、図9から図12を用いてスイッチング状態の調整動作を具体的に説明する。図9は、パルス計測部におけるスイッチングパルス数の計測動作を示すフローチャートである。図10は、閾値電圧調整部42における閾値電圧の調整動作を示すフローチャートである。図11は、電力変換装置100の動作を説明するための第6の図である。図12は、電力変換装置100の動作を説明するための第7の図である。
駆動信号生成部21では、制御周期Tc毎に短絡部30を制御するための駆動信号Saの演算が行われ、本演算終了後に図9のフローに移行される。
例えば所定時刻T1で図9のフローがスタートしたと仮定する。電源電圧Vsのn周期分の駆動信号Sa1のスイッチング状態を計測するに際して、スイッチング状態の計測に用いる変数等は初期化しておく。以後、n周期経過してフローが終了するまで変数の初期化は行われない。
ステップS1においてn周期が経過したか否かが判定される。n周期が経過していない場合(ステップS1,No)、ステップS2に移行する。ステップS2において、電源電圧Vsが正の場合(ステップS2,Yes)、ステップS3に移行する。
ステップS3においては、現在時刻において計測される駆動信号Sa1のエッジ検出(オフからオンへの遷移)が行われる。ただし以下では、説明の便宜上駆動信号Sa1の論理は1がオン、0がオフと定義する。
前回の制御処理時刻において計測される駆動信号Sa1、すなわち時刻T1から制御周期Tc遡った時刻(T1−Tc)に計測された駆動信号Sa1を「Sa1_bfr」としたときに「Sa1_bfrが0、かつ、Sa1が1」の場合(ステップS3,Yes)、ステップS4に移行する。
なお、「Sa1」および「Sa1_bfr」は、上述した初期化時には、初期値として0を代入しておくこととする。また本実施の形態ではエッジ検出を1回で判断することとしている。ただし、環境条件に応じて、外来ノイズ等を考慮してエッジ検出を複数回行う方が望ましい場合もある。そのような場合には、エッジ検出結果が複数回一致したところで判断する等、発明の主旨を逸脱しない範囲で適宜仕様変更しても良い。
ステップS4では、駆動信号Sa1のエッジ検出を行った際、(3)式によりカウンタの加算処理が行われる。すなわち本ステップでは電源正極性時のスイッチングパルス数合計に関するバッファを「Buf_A(n)」として、これに1を加算する。ただし括弧内のnは計測する電源周期番号を示す。また本バッファに関しても、上述した初期化時には初期値0を代入しておくこととする。
Figure 0006147209
また本ステップでは、駆動信号Sa1のエッジが検出されたとして(4)式の処理が行われる。すなわち「Sa1_bfr」に1を代入し、本制御周期における制御処理を終了する。
Figure 0006147209
ステップS3において「Sa1_bfrが0、かつ、Sa1が1」ではない場合(ステップS3,No)、ステップS5に移行する。
ステップS5では、駆動信号Sa1のエッジ検出が行われ、「Sa1_bfrが1、かつ、Sa1が0」である場合(ステップS5,Yes)、ステップS6に移行し、「Sa1_bfrが1、かつ、Sa1が0」ではない場合(ステップS5,No)、本制御周期における制御処理を終了する。
ステップS6では、駆動信号Sa1のエッジが検出されたとして(5)式の処理が行われる。すなわち「Sa1_bfr」に0を代入し、本制御周期における制御処理を終了する。この場合にも、使用する環境条件等に応じ、エッジ検出結果が複数回一致したところで判断する等、発明の主旨を逸脱しない範囲で適宜仕様変更しても良い。
Figure 0006147209
ステップS2において、電源電圧Vsが負である場合(ステップS2,No)、ステップS7に移行する。
ステップS7において「Sa1_bfrが0、かつ、Sa1が1」である場合(ステップS7,Yes)、ステップS8に移行する。
ステップS8では(6)式の処理を行う。すなわち電源負極性時のスイッチングパルス数合計に関するバッファを「Buf_B(n)」とし、これに1を加算する。ただし括弧内のnは計測する電源周期番号を示す。また本バッファに関しても、上述した初期化時には初期値0を代入しておくこととする。
Figure 0006147209
また本ステップでは、駆動信号Sa1のエッジが検出されたとして、上記の(4)式の処理が行われる。すなわち「Sa1_bfr」に1を代入し、本制御周期における制御処理を終了する。この場合にも、使用する環境条件等に応じ、エッジ検出結果が複数回一致したところで判断する等、発明の主旨を逸脱しない範囲で適宜仕様変更しても良い。
ステップS7において「Sa1_bfrが0、かつ、Sa1が1」ではない場合(ステップS7,No)、ステップS9に移行する。
ステップS9では、駆動信号Sa1のエッジ検出が行われ「Sa1_bfrが1、かつ、Sa1が0」である場合(ステップS9,Yes)、ステップS10に移行し、「Sa1_bfrが1、かつ、Sa1が0」ではない場合(ステップS9,No)、本制御周期における制御処理を終了する。
ステップS10では、駆動信号Sa1のエッジが検出されたとして上記の(5)式の処理が行われる。すなわち「Sa1_bfr」に0を代入し、本制御周期における制御処理を終了する。この場合にも、使用する環境条件等に応じ、エッジ検出結果が複数回一致したところで判断する等、発明の主旨を逸脱しない範囲で適宜仕様変更しても良い。
ステップS1においてn周期が経過したと判断された場合(ステップS1,Yes)、ステップS11に移行する。ステップS11では、(7)式に示すように、電源正極性時に発生するn周期分のスイッチングパルス数合計が格納されているバッファ「Buf_A(n)」をnで除し、電源正極性時に発生する1周期分のスイッチングパルス数の平均値を求める。
Figure 0006147209
同様に、(8)式に示すように、電源負極性時に発生するn周期分のスイッチングパルス数合計が格納されているバッファ「Buf_B(n)」をnで除し、電源負極性時に発生する1周期分のスイッチングパルス数の平均値を求める。
Figure 0006147209
パルス計測部41はこのようにして求めた電源半周期毎の電源極性に応じたスイッチングパルス数の平均値を、駆動信号Sa1’として閾値電圧調整部42へ出力する。
次に、図10を用いて閾値電圧調整部42におけるスイッチング状態を判断および調整する方法を説明する。
パルス計測部41におけるスイッチングパルス数の平均値算出の処理が終了した時刻(T2)において図10のフローがスタートすると仮定する。ここで、スイッチング状態の調整完了を示すフラグAdj_flgを設け、フロースタート時の初期値には0を代入する。
ステップS20において、調整完了を示すフラグAdj_flgが0である場合(ステップS20,Yes)、ステップS21に移行する。
ステップS21において、電源正極性時に発生する1周期分のスイッチングパルス数の平均値Buf_A(AVE)が事前に設定した最大値MAX以上か否かを判断する。平均値Buf_A(AVE)が最大値MAX以上である場合(ステップS21,Yes)、ステップS22に移行する。
ステップS22では、電源正極性側のヒステリシス基準値(VrefH)を調整することで、スイッチング回数を低減する。具体的にはヒステリシス基準値を上げる操作を行う。1回の制御周期でのヒステリシス基準値の操作量をΔVとする。ΔVは、事前の実験等により定める。また(9)式に示すように、本操作量のバッファhoseiHを設けておく。hoseiHにはフロースタート時に初期値0を代入しておく。
Figure 0006147209
また(10)式は本操作量を重畳したヒステリシス基準値を示す。
Figure 0006147209
ここでVrefH*は、事前の実験等により他の物理量(例えば電源電流Is)と関係付けられテーブル化されている値である。本値は、運転状態(負荷状態)に応じて読み出されて出力されるものであるが、(10)式により、ステップS21の条件に該当するごとに操作量を加算していくこととなる。条件に該当する限り正の操作量ΔVを加算していくことにより、ヒステリシス区間に到達するまでの時間がかかることで、スイッチング回数が低減する効果が得られる。以上より、外的要因等により過度にスイッチング回数が増加することなく、信頼性高く運転することができる。
図11(a)には基準電圧(VrefH)を低く設定した場合の電源電流Isの様子が示されている。図11(b)には、図7(a)と同一負荷且つ昇圧比がほぼ同じ場合に、基準電圧(VrefH)を高く設定した場合の電源電流Isの様子を示す。このように基準電圧を変化させることによりスイッチングパルス数制限が行える。本ステップ終了後、フローを終了する。
ステップS21において、平均値Buf_A(AVE)が最大値MAX未満である場合(ステップS21,No)、ステップS23に移行する。
ステップS23において、電源負極性時に発生する1周期分のスイッチングパルス数の平均値Buf_B(AVE)が事前に設定した最大値MAX以上か否かを判断する。平均値Buf_B(AVE)が最大値MAX以上である場合(ステップS23,Yes)、ステップS24に移行する。
ステップS24では、電源負極性側のヒステリシス基準値(VrefL)を調整することで、スイッチング回数を低減する。具体的にはヒステリシス基準値を下げる操作を行う。1回の制御周期でのヒステリシス基準値の操作量をΔVとする。ΔVは、事前の実験等により定める。また(11)式に示すように、本操作量のバッファhoseiLを設けておく。hoseiLについては、フロースタート時に初期値0を代入しておく。
Figure 0006147209
また(12)式は本操作量を重畳したヒステリシス基準値を示す。
Figure 0006147209
ここでVrefL*は、事前の実験等により他の物理量(例えば電源電流Is)と関係付けられテーブル化されている値である。本値は、運転状態(負荷状態)に応じて読み出され、出力されるものであるが、(12)式によりステップS23の条件に該当するごとに操作量を減算していくこととなる。条件に該当する限り正の操作量ΔVを減算していくことにより、ヒステリシス区間に到達するまでの時間がかかることで、スイッチング回数が低減する効果が得られる。
図12(a)には基準電圧(VrefL)を調整する前の駆動信号Sa1の波形が示され、図12(b)にはVrefLを低める方向へ調整した後の駆動信号Sa1の波形が示されている。図12(a)のVrefLと比較して図12(b)のVrefLは低く設定されている。図示例のようにVrefLを調整することにより、負極性側のスイッチングパルス数を抑制でき、極性間のスイッチングパルス数のアンバランスが低減できる。このようにして、スイッチングパルス数制限が行える。本ステップ終了後、フローを終了する。
ステップS23において、平均値Buf_B(AVE)が最大値MAX未満である場合(ステップS23,No)、ステップS25に移行する。
ステップS25では、(13)式のようにBuf_A(AVE)のパルス数とBuf_B(AVE)のパルス数との差分diffが算出され、算出後、ステップS26に移行する。
Figure 0006147209
ステップS26では、差分diffが事前の設定値C以上か否かが判断される。ただし設定値Cはゼロより大きい値である。差分diffが設定値C以上である場合(ステップS26,Yes)ステップS27に移行する。
ステップS27では、正極性側のスイッチング回数が多いことから、上記の(9)式及び(10)の処理が実施される。このようにすることで正極性側のスイッチング回数が低減でき、両極性間のスイッチング回数のアンバランスが補正できる。本処理後、フローを終了する。
ステップS26において差分diffが設定値C未満である場合(ステップS26,No)、ステップS28に移行する。
ステップS28では、差分diffが事前の設定値−C以下か否かが判断される。ただし設定値−Cはゼロより小さい値である。差分diffが設定値−C以下である場合(ステップS28,Yes)、ステップS29に移行する。
ステップS29では、負極性側のスイッチング回数が多いことから、上記の(11)式及び(12)の処理が実施される。このようにすることで負極性側のスイッチング回数が低減でき、両極性間のスイッチング回数のアンバランスが補正できる。本処理後、フローを終了する。
ステップS28において、差分diffが設定値−Cより大きい場合(ステップS28,No)、ステップS30に移行する。
ステップS30において、調整完了を示すフラグAdj_flgに1を代入し、本フローを終了する。
ステップS20において、調整完了を示すフラグAdj_flgが0ではない場合(ステップS20,No)、本フローを終了する。
なお、本実施の形態では、電源両極性を考慮したフローの一例を説明したが、電源半周期毎に行ったスイッチングパルス数(すなわち電源電流の絶対値)が概ね一致するよう、上限閾値または下限閾値を変更するようにフローを構成しても良い。このように閾値調整することで、所定周期ごとに行ったスイッチングパルス数が概ね一致するため、極性に応じた電流歪みが生じにくく、高調波電流を低減できる。また、電源半周期毎に行ったスイッチングパルス数が所定の値(設定値)を越えないよう、上限閾値または前記下限閾値を変更するようにフローを構成しても良い。このように閾値調整しても同様の効果を得ることができる。
また本実施の形態では、電流検出部7で検出された電源電流Is(電流検出電圧Vis)を用いて短絡部30を制御する例を説明したが、これに限定されるものではない。例えば事前の試験等により、電源電流Isとスイッチングパルス(駆動信号Sa1)との関連付けを行い、その対応関係を外部入力あるいは制御部20に保持させることによって、電源電流Isを検出することなく短絡部30の制御が可能である。このように電源電流ISの検出の要否は、構築するシステム仕様によって選択すれば良い。
また、本実施の形態の駆動信号生成部21はマイクロコンピュータで構成してもよい。すなわち制御部20は、スイッチング状態調整部40(閾値調整部)を有するマイクロコンピュータと、スイッチング状態調整部40で調整された上限閾値または下限閾値に基づいて駆動信号Sa1を出力するパルス変換部22とで構成してもよい。この場合、スイッチングパルス(駆動信号Sa1)が外部からの信号としてマイクロコンピュータに取り込まれ、マイクロコンピュータではスイッチング状態の調整が行われる。
以上に説明したように、本実施の形態の電力変換装置100は、交流電源1からの交流電力を直流電力に変換する整流回路3と、交流電源1と整流回路3との間に接続されたリアクタ2を介して交流電源1を短絡する短絡部30と、交流電源1の電流検出値(Is)が、上限閾値からこの上限閾値より小さい下限閾値までの範囲(電流制御範囲w)内に収まるように短絡部30を制御するスイッチングパルスを生成して駆動信号Sa1として駆動部23を介し短絡部30へ出力する制御部20と、を備え、制御部は、駆動信号Sa1のスイッチング回数を計測し、このスイッチング回数に基づいて上限閾値または下限閾値を調整する閾値調整部(スイッチング状態調整部40)を備える。この構成により、従来の簡易スイッチングコンバータに比べて、電源電流Isのピークを抑えながら直流出力電圧Vdcを昇圧させることができる。また、電源電流Isのピークを抑制することができるため、短絡電流による電源電流Isのひずみを抑制することができ、高調波成分を抑制することが可能である。また、電源電流Isのピークを抑制することができるため、電源電流Isの通流期間を拡張することができ、力率を向上させることが可能である。また、電源電流Isのピークを抑制することができるため、交流電源1のフィルタ回路等の部品の容量増加を抑制することができ、コストアップを抑制することが可能である。また、本実施の形態の電力変換装置100によれば、電源半周期で複数回スイッチングを実施させる場合にも、各スイッチングパルスの設定時間の設計が不要となり、正負極に対する電流上限、下限での閾値設計が可能となるため、制御設計が比較的容易となる。
また、スイッチング状態調整部40によりスイッチング状態の調整が行われるため、ノイズ等が厳しい動作条件下においても、過度なスイッチング回数の増加を抑制し、信頼性高くシステムを駆動させることが可能である。
なお、本実施の形態では、H/Wにてコンパレータを構成していたが、そのパルスパターンをマイコンに取り込むことで、電流センサおよびパルス変換部を持たずとも電流を制御することが可能となる。例えば本実施の形態の構成において駆動信号Sa1をマイコンの入力ポートで検出する。マイコン内のタイマーでパルスのオン/オフ時間を計測し、記憶する。記憶されたパルスパターンを運転条件(温度等の環境条件や負荷条件等)、運転モード、電力もしくは電源電流情報と関連付けてテーブル化させてフィードフォワード制御を形成する。このように構成することにより、電流センサおよびパルス変換部22を持たないため、低コストで実現することができる。また、制御部20は、直流出力電圧Vdcの検出情報に基づき電源半周期中の1パルス目のパルス幅のみをフィードバック制御することで電源変動やバラツキの影響による直流出力電圧の変動を抑制することができ、安定した直流出力電圧Vdcを得ることが可能となる。また、フィードフォワード制御する対象は1パルス目には限らない。
また、本実施の形態の電力変換装置100によれば、負荷条件によらず好適なスイッチング回数およびパルスタイミングにて制御することができるため、設計負荷の低減が可能である。
また、本実施の形態の制御部20は、運転条件に基づいて、交流電源の半周期より短い期間(オン期間tまたはパルス変換許可期間t1)または、上限閾値から下限閾値までの範囲(電流制御範囲w)の少なくとも一方を変更するように構成してもよい。運転条件とは、例えばモータが直流負荷10として用いられている場合、モータの回転数や負荷トルクといった条件である。このように運転条件により交流電源の半周期より短い期間または電流制御範囲wの少なくとも一方を変更する手段を具備した場合、低負荷時には通流幅を拡張して力率向上を図ることができ、高負荷側においては国内高調波規格により入力電力が大きいところでは電力に応じた補正がかかるため、多少高調波成分が増加してもスイッチング回数を低減させて高効率化および低ノイズ化などの対策が可能となる。
また、本実施の形態の電力変換装置100は、電流検出部7で検出した値をハードウェアで構成したパルス変換部に取り込み駆動信号Sa1を生成しているが、ソフトウェアでパルス変換部を構成しSa1を生成するように構成してもよい。
その際、本実施の形態の電流検出手段9は、電源電流Isの計測を電源半周期毎に行うように構成してもよい。このようにすることで、極性の異なる電流に対しても各々上限及び下限閾値を設定することが可能となる。
なお、実施の形態に示した電力変換装置は、本発明の内容の一例を示すものであり、更なる別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。
以上のように、本発明は、電力変換装置に適用可能であり、特に、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる発明として有用である。
1 交流電源、2 リアクタ、3 整流回路、4 平滑コンデンサ、5 直流電圧検出部、6 電源電圧検出部、7 電流検出部、8 電流検出素子、9 電流検出手段、10 直流負荷、20 制御部、21 駆動信号生成部、22 パルス変換部、23 駆動部、30 短絡部、31 ダイオードブリッジ、32 短絡素子、40 スイッチング状態調整部(閾値調整部)、41 パルス計測部、42 閾値電圧調整部、100 電力変換装置。

Claims (11)

  1. 交流電源からの交流電力を直流電力に変換する整流回路と、
    前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
    前記交流電源の電源電流が、上限閾値からこの上限閾値より小さい下限閾値までの範囲内に収まるように前記短絡部を制御するスイッチングパルスを生成して駆動信号として出力する制御部と、
    を備え、
    前記制御部は、前記駆動信号のスイッチング回数を計測し、このスイッチング回数に基づいて前記上限閾値または前記下限閾値を調整する閾値調整部を備えることを特徴とする電力変換装置。
  2. 前記制御部は、前記電源電流を検出して、または前記スイッチングパルスを前記電源電流と関連付けたテーブルを用いて、前記短絡部を制御することを特徴とする請求項1に記載の電力変換装置。
  3. 前記制御部は、電源電圧に基づいて前記短絡部を制御するスイッチングパルスを生成し、このスイッチングパルスのハイレベル期間内で前記電源電流が、前記上限閾値から前記下限閾値までの範囲内に収まるように前記スイッチングパルスを複数のパルスに分割し、分割された複数のパルスを前記駆動信号として出力することを特徴とする請求項1または2に記載の電力変換装置。
  4. 前記電源電流を検出する電流検出手段を備えたことを特徴とする請求項1から3の何れか1項に記載の電力変換装置。
  5. 前記閾値調整部は、前記駆動信号のスイッチング回数の計測を、電源半周期の整数倍の周期毎に行うことを特徴とする請求項1から4の何れか1項に記載の電力変換装置。
  6. 前記閾値調整部は、前記電源半周期の整数倍の周期毎に行ったスイッチングパルス数が一致するよう、前記上限閾値または前記下限閾値を調整することを特徴とする請求項5に記載の電力変換装置。
  7. 前記閾値調整部は、前記電源半周期の整数倍の周期毎に行ったスイッチングパルス数が設定値を越えないよう、前記上限閾値または前記下限閾値を変更することを特徴とする請求項5に記載の電力変換装置。
  8. 前記電源電流を検出する電流検出手段における電源電流の計測を、電源半周期毎に行うことを特徴とする請求項1から7の何れか1項に記載の電力変換装置。
  9. 前記制御部は、前記閾値調整部を有するマイクロコンピュータと、前記閾値調整部で調整された前記上限閾値または前記下限閾値に基づいて前記駆動信号を出力するパルス変換部とで構成されていることを特徴とする請求項1から8の何れか1項に記載の電力変換装置。
  10. 前記マイクロコンピュータは、前記駆動信号を取り込むことを特徴とする請求項9に記載の電力変換装置。
  11. 前記制御部は、前記交流電源の半周期より短い期間内で電源電流が、前記上限閾値から前記下限閾値までの範囲内に収まるように前記スイッチングパルスを生成することを特徴とする請求項1から10の何れか1項に記載の電力変換装置。
JP2014043246A 2014-03-05 2014-03-05 電力変換装置 Active JP6147209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014043246A JP6147209B2 (ja) 2014-03-05 2014-03-05 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014043246A JP6147209B2 (ja) 2014-03-05 2014-03-05 電力変換装置

Publications (2)

Publication Number Publication Date
JP2015171196A JP2015171196A (ja) 2015-09-28
JP6147209B2 true JP6147209B2 (ja) 2017-06-14

Family

ID=54203498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014043246A Active JP6147209B2 (ja) 2014-03-05 2014-03-05 電力変換装置

Country Status (1)

Country Link
JP (1) JP6147209B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3168974B1 (en) 2014-07-08 2022-06-15 Mitsubishi Electric Corporation Power conversion device
JP6400103B2 (ja) 2014-08-05 2018-10-03 三菱電機株式会社 電力変換装置
JP6410832B2 (ja) 2014-09-26 2018-10-24 三菱電機株式会社 電力変換装置
CN107078654B (zh) 2014-09-30 2019-06-21 三菱电机株式会社 电力转换装置
CN107078655B (zh) 2014-09-30 2019-08-16 三菱电机株式会社 电力转换装置
WO2017085817A1 (ja) * 2015-11-18 2017-05-26 三菱電機株式会社 電力変換装置
WO2017130357A1 (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 電力変換装置
JP6505261B2 (ja) * 2016-02-04 2019-04-24 三菱電機株式会社 電力変換装置
WO2017183202A1 (ja) * 2016-04-22 2017-10-26 三菱電機株式会社 交流直流変換装置及び空気調和機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340518B2 (ja) * 2003-10-31 2009-10-07 日立アプライアンス株式会社 負荷駆動装置
JP4609060B2 (ja) * 2004-01-08 2011-01-12 株式会社富士通ゼネラル 電源装置
US7723964B2 (en) * 2004-12-15 2010-05-25 Fujitsu General Limited Power supply device
JP4992225B2 (ja) * 2005-11-04 2012-08-08 株式会社富士通ゼネラル 電源装置

Also Published As

Publication number Publication date
JP2015171196A (ja) 2015-09-28

Similar Documents

Publication Publication Date Title
JP6147209B2 (ja) 電力変換装置
JP5868920B2 (ja) 電力変換装置
JP6225602B2 (ja) スイッチング電源装置
JP5136364B2 (ja) 力率改善回路の制御方式
JP6279080B2 (ja) 電力変換装置
US8094473B2 (en) Bridgeless power factor correction circuit
US9866140B2 (en) AC/DC power converting apparatus with AC source shortcircuiting for power factor correction and harmonic suppression
JP6599024B2 (ja) 力率補償電源装置およびled照明装置
JP2010136492A (ja) 電源装置
JP6400103B2 (ja) 電力変換装置
CN108604867B (zh) 电力变换装置
WO2019026712A1 (ja) 駆動装置、制御方法、及びプログラム
JP6505261B2 (ja) 電力変換装置
WO2019026729A1 (ja) 電源装置、駆動装置、制御方法、及びプログラム
JP5471513B2 (ja) 電源装置
JP6598874B2 (ja) 電力変換装置
JP6410832B2 (ja) 電力変換装置
JP2003111416A (ja) 直流電源装置
JPH03230762A (ja) 電圧形インバータ
JP2006094631A (ja) 電源装置
JP2006101660A (ja) 電源装置およびこれを用いた空気調和機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170516

R150 Certificate of patent or registration of utility model

Ref document number: 6147209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250