JP2015171196A - 電力変換装置 - Google Patents

Abstract

【課題】負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる電力変換装置を得る。【解決手段】整流回路３と、交流電源１と整流回路３との間に接続されたリアクタ２を介して交流電源１を短絡する短絡部３０と、交流電源１の半周期より短い期間内で検出される電流検出値が上限閾値から下限閾値までの範囲内に収まるように短絡部３０を制御するスイッチングパルスを生成して駆動信号Ｓａ１として出力する制御部２０と、を備え、制御部２０は、駆動信号Ｓａ１のスイッチング回数を計測し、このスイッチング回数に基づいて上限閾値または下限閾値を調整するスイッチング状態調整部４０を備える。【選択図】図１

Description

本発明は、電力変換装置に関する。

電源力率を改善し入力電流に含まれる高調波成分を低減する力率改善回路として、例えば下記特許文献１に示される従来技術では、整流回路切換用スイッチおよび短絡素子を制御するコントローラにより、検出される負荷の消費電力量或いはこれを模擬できる入力電流や直流出力電圧に応じて、全波／倍電圧整流モードを選択すると共に、短絡素子の短絡開始時期と短絡時間をオープンループにて制御することで力率改善機能と昇圧機能を実現するものである。

このように構成される力率改善回路の作用は、まず、入力電流が小さい場合には、整流回路切換用スイッチをオフに制御して全波整流モードを選択すると共に、短絡素子の短絡動作を行わず、すなわち力率改善を行わないように制御し、力率改善回路の直流出力電圧を小さく制御する。次に、全波整流モードを選択した状態において、入力電流が少し大きい場合には、短絡素子の短絡開始時期および短絡時間を可変制御して断続制御し、力率改善すると共に直流出力電圧を少し大きく制御する。更に、入力電流が大きく、力率改善回路の昇圧比が所定の値を超えた場合には、整流回路切換用スイッチをオンに制御して倍電圧整流モードを選択すると共に、短絡素子の短絡動作を行わず、すなわち力率改善を行わないように制御し、力率改善回路の直流出力電圧を大きく制御する。また、倍電圧整流モードを選択した状態において、入力電流が更に大きく、更に大きな直流出力電圧が必要である場合には、短絡素子の短絡開始時期および短絡時間を可変制御し、力率改善すると共に直流出力電圧を更に大きく制御する。

以上のように、下記特許文献１の従来技術では、整流回路切換用スイッチのオン／オフにより整流回路を全波整流モードまたは倍電圧整流モードに制御し、力率改善回路の直流出力電圧を大きく２段階に分け、この２段階に分けた領域を更に短絡素子のオープンループでの短絡可変制御により、力率改善なしと力率改善ありの２段階に分けることにより、全体で４段階の直流出力電圧領域を構成し、これにより直流出力電圧の出力範囲を拡大しつつ、高負荷側での力率を改善することができる。

また、電源力率を改善しながら入力電流に含まれる高調波成分を低減するための他の従来技術として、例えば下記特許文献２に示される従来技術は、負荷に応じて設定された直流出力電圧基準値と平滑コンデンサの端子間電圧との偏差値に応じて直流電圧制御信号を出力する直流電圧制御部を設け、また、直流電圧制御部からの制御信号と交流電源に同期した正弦波状の同期信号との積から電流基準信号を出力する電流基準演算部を設ける。この電流基準信号と整流素子の交流側電流とを比較することでスイッチ素子を高周波でオン／オフ制御し、交流入力電流を正弦波状に制御しながら直流出力電圧を所望の値に制御するものであり、電源力率をほぼ１とし、高調波の発生を抑制することができる。

特開平１１−２０６１３０号公報 特許第２１４０１０３号公報

しかしながら、上記特許文献１、２の従来技術によれば短絡素子の制御パターンが限定される。すなわちこれらの従来技術では、例えば全負荷領域において電流をフィードバックする高周波スイッチングモード（特許文献２）と電流オープンループ制御の部分スイッチングモード（特許文献１）との何れかに短絡素子の制御パターンが限定される。従って、これらの従来技術は低負荷領域において直流出力電圧が昇圧し過ぎるのを避けるために短絡素子を動作させず、力率改善が行われない。そのため、低負荷領域では入力電流の波形歪みが大きく、高調波成分を多く含む電流がリアクトルを流れてしまい、リアクトル鉄損が増大し、これにより力率改善回路の交直変換効率が低下してしまう。

また、上記特許文献１の従来技術において力率改善を行う際の短絡素子の短絡制御は、短絡開始時期および短絡時間をオープンループにて制御し、電源周期に対し一定区間だけ短絡動作を行う部分スイッチング方式であるため、力率改善および直流出力電圧の昇圧ができるものの、高調波発生量が多くなる高負荷側ではその効果が小さい。そのため、今後の高調波規制強化に伴い、従来技術にて充分な力率改善効果すなわち高調波抑制能力を得るためには、大きなインダクタンス値を有するリアクトルを必要とし、そのため、交直変換効率の低下、回路の大型化、コストアップ等の問題が生じる。また、高調波発生量を一定レベルに抑制しつつ直流出力電圧を昇圧する場合、昇圧能力に限界があるため、高負荷側での運転が不安定になったり、高負荷側での安定運転を考えると負荷の選択幅が狭くなったりしてしまう。

本発明は、上記に鑑みてなされたものであって、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる電力変換装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、交流電源からの交流電力を直流電力に変換する整流回路と、前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、前記交流電源の電源電流が、上限閾値からこの上限閾値より小さい下限閾値までの範囲内に収まるように前記短絡部を制御するスイッチングパルスを生成して駆動信号として出力する制御部と、を備え、前記制御部は、前記駆動信号のスイッチング回数を計測し、このスイッチング回数に基づいて前記上限閾値または前記下限閾値を調整する閾値調整部を備えることを特徴とする。

この発明によれば、交流電源からの電流のピークを抑制するようにしたので、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる、という効果を奏する。

図１は、本発明の実施の形態に係る電力変換装置の構成例を示す図である。 図２は、電力変換装置の動作を説明するための第１の図である。 図３は、電力変換装置の動作を説明するための第２の図である。 図４は、電力変換装置の動作を説明するための第３の図である。 図５は、電力変換装置の動作を説明するための第４の図である。 図６は、パルス変換部の構成例を示す図である。 図７は、電力変換装置の動作を説明するための第５の図である。 図８は、スイッチング状態調整部の構成図である。 図９は、パルス計測部におけるスイッチングパルス数の計測動作を示すフローチャートである。 図１０は、閾値電圧調整部における閾値電圧の調整動作を示すフローチャートである。 図１１は、電力変換装置の動作を説明するための第６の図である。 図１２は、電力変換装置の動作を説明するための第７の図である。

以下に、本発明に係る電力変換装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態．
図１は、本発明の実施の形態に係る電力変換装置１００の構成例を示す図である。図２は、電力変換装置１００の動作を説明するための第１の図である。図３は、電力変換装置１００の動作を説明するための第２の図である。図４は、電力変換装置１００の動作を説明するための第３の図である。図５は、電力変換装置１００の動作を説明するための第４の図である。図６は、パルス変換部２２の構成例を示す図である。図７は、電力変換装置１００の動作を説明するための第５の図である。図８は、スイッチング状態調整部４０の構成図である。

図１に示される電力変換装置１００は、交流電源１から供給される交流電圧に基づいて直流電圧を生成し、直流負荷１０（図２参照）に対して供給するものであり、リアクタ２、電流検出手段９、整流回路３、平滑コンデンサ４、直流電圧検出部５、電源電圧検出部６、制御部２０、および短絡部３０を備える。

リアクタ２は、整流回路３の一方の入力端と交流電源１との間に挿入されている。整流回路３はリアクタ２を介して交流電源１に接続されており、交流電源１の交流電圧を直流電圧に変換する。図示例の整流回路３は４つのダイオードを組み合わせたダイオードブリッジで構成されているが、これに限定されるものではなく例えばダイオード接続されたＭＯＳＦＥＴなどの単方向導通素子を組み合わせて構成してもよい。

整流回路３の出力端間には平滑コンデンサ４が接続されており、平滑コンデンサ４は整流回路３から出力された全波整流波形の電圧を平滑化する。平滑コンデンサ４の両端には直流負荷１０が並列に接続されている。

電流検出手段９は電流検出素子８および電流検出部７から成る。電流検出素子８はリアクタ２と整流回路３の間に接続され、接続位置における電流値を検出する。電流検出素子８は例えばカレントトランスやシャント抵抗などである。電流検出部７は、増幅器等（増幅またはレベルシフト回路を含む）で実現され、電流検出素子８で検出された電流に比例した電圧を制御部２０が取り扱い可能な範囲内（低圧内）の電流検出電圧（Ｖｉｓ）に変換してこれを電流検出値として出力する。直流電圧検出部５は、増幅器等で実現され、平滑コンデンサ４の両端電圧を検出し、検出された電圧を制御部２０が取り扱い可能な範囲内（低圧内）の値に変換してこれを電圧検出値として出力する。

短絡部３０は、リアクタ２を介して交流電源１に並列に接続されたダイオードブリッジ３１と、ダイオードブリッジ３１の両出力端に接続された短絡素子３２とから構成され、双方向スイッチとして動作する。短絡素子３２が例えばＭＯＳＦＥＴである場合、短絡素子３２のゲートは制御部２０に接続され、制御部２０からのゲート駆動信号（駆動信号Ｓａ２）によって短絡素子３２がオン／オフするように構成され、短絡素子３２がオンされたとき、リアクタ２およびダイオードブリッジ３１を介して交流電源１が短絡する。

制御部２０は、駆動信号生成部２１とパルス変換部２２と駆動部２３とで構成されている。駆動信号生成部２１はマイクロコンピュータやＣＰＵ等で構成される。ここ駆動信号生成部２１から駆動信号Ｓａが発せられる。駆動信号Ｓａはパルス変換部２２を介して駆動信号Ｓａ１として駆動部２３に伝達される。駆動部２３はレベルシフト回路等で構成され、ゲート駆動が行えるよう電圧レベルシフトを行い、駆動信号Ｓａ１を駆動信号Ｓａ２として出力する。このようにして得られた駆動信号Ｓａ２により短絡部３０の開閉動作が行われる。

駆動信号生成部２１は電圧検出部（５，６）で検出された電圧検出値（Ｖｄｃ，Ｖｓ）に基づいて、短絡部３０の短絡素子３２を制御するための駆動信号Ｓａを生成する。

パルス変換部２２には、短絡部３０がオンとなったときに流れる電源電流Ｉｓ（短絡電流）の上限を規制する上限閾値と、上限閾値より小さい値に設定された下限閾値とが設定されており、パルス変換部２２は、交流電源１の半周期より短い期間内（例えばオン期間ｔまたはパルス変換許可期間ｔ１）で検出される電源電流Ｉｓが上限閾値からこの上限閾値より小さい下限閾値までの範囲（電流制御範囲ｗ）内に収まるように短絡部３０を制御するスイッチングパルスを生成し駆動信号Ｓａ１として出力する。具体的には、パルス変換部２２は、駆動信号生成部２１からの駆動信号Ｓａ（部分スイッチングパルス）のハイレベル期間（駆動信号Ｓａがオンされてからオフされるまでの期間：図３（ｂ）のオン期間ｔ）内に検出される交流電源１の電流検出値（Ｉｓ）が上限閾値から下限閾値までの範囲内（電流制御範囲ｗ）に収まるように、駆動信号Ｓａを複数のパルスに分割し、分割された複数のパルスを駆動部２３へ駆動信号Ｓａ１として出力する。なお、パルス変換部２２ではこの駆動信号Ｓａ１を生成する動作が交流電源１の正極性または負極性のそれぞれにおいて行われる。パルス変換部２２の詳細は後述する。

次に、本実施の形態の電力変換装置１００の動作について説明する。まず、パルス変換部２２がパルス変換を行っていないときの動作を説明する。なお、電流オープンループ制御において電源半周期に短絡部３０を１回から複数回オン／オフさせることを部分スイッチングパルスモードと称する。

図２（ａ）には電力変換装置１００を構成するリアクタ２、短絡部３０、整流回路３、および平滑コンデンサ４から成る簡易回路が示され、短絡部３０のオン／オフ時における電流経路が示されている。図２（ｂ）には部分スイッチングパルスモードで交流電源１の正極側半周期に短絡素子３２を１回スイッチングさせたときの各種波形が示されている。

図２（ａ）に示される短絡部３０がオンされたとき、交流電源１、リアクタ２、および短絡部３０から成る閉回路が形成され、交流電源１がリアクタ２を介して短絡される。そのためこの閉回路に電源電流Ｉｓが流れてリアクタ２に磁気エネルギー（１/２・ＬＩｓ^２）が蓄積される。この蓄積エネルギーは、短絡部３０がオフされると同時に、直流負荷１０側に放出されて整流回路３で整流されて平滑コンデンサ４に転送される。この一連の動作により、図２（ｂ）に示すような電源電流Ｉｓが流れ、力率改善無しのパッシブモードよりも電源電流Ｉｓの通電角を広げることができ、力率を改善できる。

なお、部分スイッチングパルスモードでは、短絡部３０の短絡開始時間と短絡継続時間を制御することで、リアクタ２に蓄積されるエネルギーを制御でき、直流出力電圧Ｖｄｃを無段階で昇圧させることができる。また、図２（ｂ）では、部分スイッチングパルスモードにおける動作の一例として電源半周期中に短絡部３０を１回スイッチングさせる場合の駆動信号Ｓａ１（シングルパルス）が示されているが、電源半周期中に短絡部３０をスイッチングさせる回数は２回以上であってもよい。

次に、パルス変換部２２を動作させていないときの電源電流Ｉｓの波形とパルス変換部２２を動作させているときの電源電流Ｉｓの波形とを対比して説明する。

図３（ａ）には、パルス変換部２２を動作させていないとき、すなわち駆動信号生成部２１からのシングルパルス（駆動信号Ｓａ）を複数パルスに変換せずに駆動信号Ｓａ１として駆動部２３を介し短絡部３０へ出力したときの各種波形が示されている。

パルス変換部２２が動作していない場合、駆動信号生成部２１で生成された駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり、駆動信号Ｓａがオンされている期間（オン時間）では駆動信号Ｓａ１もこのオン時間と等しい期間だけオンになる。駆動信号Ｓａ２も同様の動作となるので、以下Ｓａ１の動作で説明する。従って、短絡素子３２の短絡時間は電源電圧Ｖｓが昇圧する際に駆動信号Ｓａのオン時間に比例して長くなり、図示例のように電源電流Ｉｓが増加する。そして電源電流Ｉｓが所定の値に達したときに駆動信号Ｓａがオフにされ、駆動信号Ｓａがオフされたタイミングで駆動信号Ｓａ１がオフとなる。このように短絡素子３２の短絡時間を長くした場合、リアクタ２にはより多くのエネルギーを蓄積することができるものの、電源電流Ｉｓのピークが大きくなるため、力率の悪化、高調波成分の増加、回路損失の増加等の問題が生じる。

図３（ｂ）には、パルス変換部２２を動作させているとき、すなわち駆動信号生成部２１からのシングルパルス（駆動信号Ｓａ）を複数パルスに変換して駆動信号Ｓａ１として駆動部２３を介し短絡部３０へ出力したときの各種波形が示されている。

パルス変換部２２が動作している場合、駆動信号生成部２１で生成された駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり電源電流Ｉｓが増加する。電源電流Ｉｓの増加に伴って電流検出部７で検出される電流検出値は上昇するが、駆動信号Ｓａがオンの期間中に電流検出値が上限閾値を超えたとき、パルス変換部２２は駆動信号Ｓａ１をオフにする。このことにより電源電流Ｉｓが低下して電流検出部７で検出される電流検出値が下降する。その後、駆動信号Ｓａがオンの期間中に電流検出値が下限閾値を下回ったとき、パルス変換部２２は再び駆動信号Ｓａ１をオンにする。このことにより電源電流Ｉｓは再び増加して電流検出部７で検出される電流検出値が上昇する。

このように、駆動信号Ｓａがオン期間ｔ内において駆動信号Ｓａ１のオン／オフが繰り返される結果、オン期間ｔ内の電源電流Ｉｓのピーク値は電流制御範囲ｗ内に制御される。従って、直流出力電圧Ｖｄｃを比較的高い値にまで昇圧させる場合でも、図３（ｂ）に示されるオン期間ｔ内の電源電流Ｉｓのピーク値は、図３（ａ）に示される電源電流Ｉｓのピーク値（駆動信号Ｓａ１がオフされたときのピーク値）よりも抑制される。

なお、図４のように上限閾値と下限閾値を調整することにより、上述したオン期間ｔ内における駆動信号Ｓａ１のスイッチング回数が制御され、電源電流Ｉｓの波形を変化させることができる。図４（ａ）に示される電流制御範囲ｗ１は図４（ｂ）に示される電流制御範囲ｗ２よりも広くなるように設定されている。このように上限閾値と下限閾値を調整することにより、リアクタ２、直流負荷１０、規格（例えば高調波規格）に応じて性能を満たすように制御することができる。

なお、本実施の形態では、駆動信号Ｓａのオン期間ｔがパルス変換部２２におけるパルス変換許可期間として設定されている場合の構成例を説明したが、パルス変換許可期間は必ずしも駆動信号Ｓａのオン時間と同じである必要性はなく、図５（ａ）のように駆動信号Ｓａのオン時間よりも短い時間をパルス変換許可期間ｔ１として設定してもよい。

図５（ａ）の構成例によれば、駆動信号生成部２１で生成された駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり、このことにより電源電流Ｉｓが増加するが、パルス変換許可期間ｔ１に至る前の時点で電流検出値（Ｉｓ）が上限閾値を超えた場合でもパルス変換部２２ではパルス変換が行われず、パルス変換許可期間ｔ１の開始を示すパルスがオンとなったとき、駆動信号Ｓａ１がオフとなり電源電流Ｉｓが低下する。その後、パルス変換許可期間ｔ１内において電流検出値が下限閾値を下回ったとき、パルス変換部２２では駆動信号Ｓａ１がオンされて電源電流Ｉｓが増加する。その後、パルス変換許可期間ｔ１内において電流検出値が上限閾値を超えたとき、パルス変換部２２では駆動信号Ｓａ１がオフにされて再び電源電流Ｉｓが減少する。

このように駆動信号Ｓａのオン時間よりも短い時間がパルス変換許可期間ｔ１として設定されている場合でもパルス変換許可期間ｔ１内における電源電流Ｉｓのピーク値は電流制御範囲ｗ内に制御される。その結果、駆動信号Ｓａのオン期間ｔと等しいパルス変換許可期間が設定されている場合に比べて駆動信号Ｓａ１のスイッチング回数が低減され、素子の損失抑制による温度上昇対策やノイズの低減が可能である。

なお、本実施の形態では、パルス変換部２２に設定される上限閾値および下限閾値が電源半周期中で一定値となるように構成した例を説明したが、上限閾値および下限閾値は必ずしも一定値である必要性はなく、図５（ｂ）のように、例えば電源電圧Ｖｓのゼロクロスからの経過時間に応じて上限閾値および下限閾値を変化させるように構成してもよい。

図５（ｂ）の構成例によれば、駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり、このことにより電源電流Ｉｓが増加する。そして、パルス変換部２２ではゼロクロス時点からの所定期間Ｔ１が経過するまでは上限閾値１と上限閾値１よりも低い閾値である下限閾値１とに従ってパルス変換が行われ、その結果、ゼロクロス時点からの所定期間Ｔ１においては電源電流Ｉｓのピーク値が電流制御範囲ｗ１内に制御される。さらに、所定時間Ｔ１が経過した時点から駆動信号Ｓａがオフになるまでの期間Ｔ２では、例えば上限閾値１よりも高い閾値である上限閾値２と、上限閾値２よりも低い閾値である下限閾値２とに従ってパルス変換が行われ、その結果、所定期間Ｔ２においては電源電流Ｉｓのピーク値が電流制御範囲ｗ２内に制御される。

このように構成することにより、特定次数の高調波成分が高調波規制値に対して多く発生している場合に、その大きさを低減することができる。

図６に示されるパルス変換部２２は、例えば正極側ヒステリシスコンパレータＨＣＨ、負極側ヒステリシスコンパレータＨＣＬ、および論理ＩＣで構成されている。

正極側ヒステリシスコンパレータＨＣＨには電流検出部７の出力（電流検出電圧Ｖｉｓ）と駆動信号生成部２１から出力されるパルス制御用の正極側上限閾値電圧Ｖ_ｒｅｆＨとが入力される。負極側ヒステリシスコンパレータＨＣＬには電流検出電圧Ｖｉｓと駆動信号生成部２１からのパルス制御用の負極側上限閾値電圧Ｖ_ｒｅｆＬとが入力される。正極側上限閾値電圧Ｖ_ｒｅｆＨと負極側上限閾値電圧Ｖ_ｒｅｆＬの値は後述するスイッチング状態調整部４０により調整された基準電圧である。以下の説明では特に言及しない限り、正極側上限閾値電圧Ｖ_ｒｅｆＨを単に「Ｖ_ｒｅｆＨ」と称し、負極側上限閾値電圧Ｖ_ｒｅｆＬを単に「Ｖ_ｒｅｆＬ」と称する。なお、図１に示される電流検出部７は電流検出素子８の出力段にレベルシフト回路および増幅器を持たせており、低圧系電源Ｖｄに対して１／２Ｖｄを０Ａ相当（基準）として、交流値を正側のみで出力している。これにより電流極性によらず検出が可能となる。

図６、図７を用いてパルス変換部２２の動作を説明する。正極側ヒステリシスコンパレータＨＣＨでは、（１）式で算出される正極側上限閾値Ｖ_ＴＨＨ（Ｈ）と（２）式で算出される正極側下限閾値Ｖ_ＴＨＨ（Ｌ）とＶ_ｒｅｆＨとの関係によりヒステリシスΔが決まり、正極側ヒステリシスコンパレータＨＣＨの出力がＮＯＴ論理ＩＣ３で反転され、ＡＮＤ論理ＩＣ２’ではＮＯＴ論理ＩＣ３の出力と駆動信号ＳａとのＡＮＤ論理がとられて正極側駆動信号ＳａＨが出力される。なお、（１）式のＶ_ｄは低圧系電源を表し、（２）式のＶ_ＯＬはオペアンプの出力飽和電圧を表す。

同様に、負極側ヒステリシスコンパレータＨＣＬでは、（１）式で負極側上限閾値Ｖ_ＴＨＬ（Ｈ）が算出され、（２）式で負極側下限閾値Ｖ_ＴＨＬ（Ｌ）が算出される。負極側上限閾値Ｖ_ＴＨＬ（Ｈ）と負極側下限閾値Ｖ_ＴＨＬ（Ｌ）とＶ_ｒｅｆＬとの関係によりヒステリシスΔが決まり、ＡＮＤ論理ＩＣ２では負極側ヒステリシスコンパレータＨＣＬの出力と駆動信号ＳａとのＡＮＤ論理がとられて負極側駆動信号ＳａＬが出力される。そして、ＡＮＤ論理ＩＣ４では正極側駆動信号ＳａＨと負極側駆動信号ＳａＬのＡＮＤ論理がとられ、ＡＮＤ論理の結果が駆動信号Ｓａ１として出力される。

ヒステリシスコンパレータを複数個設けたパルス変換部２２を用いることにより、電流極性によらずパルス生成することが可能となり、図７に示すように電源電流Ｉｓ（図示例のＶｉｓ）の波形を制御することができる。従って電源電流Ｉｓ（短絡電流）のピーク値を抑制しつつ、直流出力電圧Ｖｄｃを昇圧することが可能となる。また、図６に記載のヒステリシスコンパレータであれば、抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値を変化させることでヒステリシスΔの幅を変更することができる。例えば、スイッチと抵抗との直列回路を抵抗Ｒ２（Ｒ２’）と並列に接続することで、このスイッチの開閉により合成抵抗値を切替えることができる。

図８に示されるスイッチング状態調整部（閾値調整部）４０はパルス計測部４１および閾値電圧調整部４２で構成される。パルス計測部４１にはパルス変換部２２からの駆動信号Ｓａ１が入力され、パルス計測部４１は駆動信号Ｓａ１の正極側のスイッチングパルス数と負極側のスイッチングパルス数とを計測し、これらのパルス数を計測結果Ｓａ１’として出力する。具体的には、パルス計測部４１は、例えば、電源電圧Ｖｓの半周期の整数倍の所定周期ごとに、駆動信号Ｓａ１のスイッチング状態（駆動信号Ｓａ１のスイッチング回数）を計測する。そして、電源半周期毎に電源極性に応じたスイッチング回数の平均値を計測する。このような計測が電源電圧Ｖｓのｎ周期分（ｎは自然数）行われる。

閾値電圧調整部４２は、パルス計測部４１からの計測結果Ｓａ１’に基づいて、Ｖ_ｒｅｆＨとＶ_ｒｅｆＬの少なくとも一方の値を調整して、その調整後の値をパルス変換部２２に対して出力する。パルス変換部２２は、スイッチング状態調整部４０で調整された基準電圧（Ｖ_ｒｅｆＨ、Ｖ_ｒｅｆＬ）に基づいて駆動信号Ｓａを複数のパルス（駆動信号Ｓａ１）に変換する。

次に、図９から図１２を用いてスイッチング状態の調整動作を具体的に説明する。図９は、パルス計測部におけるスイッチングパルス数の計測動作を示すフローチャートである。図１０は、閾値電圧調整部４２における閾値電圧の調整動作を示すフローチャートである。図１１は、電力変換装置１００の動作を説明するための第６の図である。図１２は、電力変換装置１００の動作を説明するための第７の図である。

駆動信号生成部２１では、制御周期Ｔｃ毎に短絡部３０を制御するための駆動信号Ｓａの演算が行われ、本演算終了後に図９のフローに移行される。

例えば所定時刻Ｔ１で図９のフローがスタートしたと仮定する。電源電圧Ｖｓのｎ周期分の駆動信号Ｓａ１のスイッチング状態を計測するに際して、スイッチング状態の計測に用いる変数等は初期化しておく。以後、ｎ周期経過してフローが終了するまで変数の初期化は行われない。

ステップＳ１においてｎ周期が経過したか否かが判定される。ｎ周期が経過していない場合（ステップＳ１，Ｎｏ）、ステップＳ２に移行する。ステップＳ２において、電源電圧Ｖｓが正の場合（ステップＳ２，Ｙｅｓ）、ステップＳ３に移行する。

ステップＳ３においては、現在時刻において計測される駆動信号Ｓａ１のエッジ検出（オフからオンへの遷移）が行われる。ただし以下では、説明の便宜上駆動信号Ｓａ１の論理は１がオン、０がオフと定義する。

前回の制御処理時刻において計測される駆動信号Ｓａ１、すなわち時刻Ｔ１から制御周期Ｔｃ遡った時刻（Ｔ１−Ｔｃ）に計測された駆動信号Ｓａ１を「Ｓａ１＿ｂｆｒ」としたときに「Ｓａ１＿ｂｆｒが０、かつ、Ｓａ１が１」の場合（ステップＳ３，Ｙｅｓ）、ステップＳ４に移行する。

なお、「Ｓａ１」および「Ｓａ１＿ｂｆｒ」は、上述した初期化時には、初期値として０を代入しておくこととする。また本実施の形態ではエッジ検出を１回で判断することとしている。ただし、環境条件に応じて、外来ノイズ等を考慮してエッジ検出を複数回行う方が望ましい場合もある。そのような場合には、エッジ検出結果が複数回一致したところで判断する等、発明の主旨を逸脱しない範囲で適宜仕様変更しても良い。

ステップＳ４では、駆動信号Ｓａ１のエッジ検出を行った際、（３）式によりカウンタの加算処理が行われる。すなわち本ステップでは電源正極性時のスイッチングパルス数合計に関するバッファを「Ｂｕｆ＿Ａ（ｎ）」として、これに１を加算する。ただし括弧内のｎは計測する電源周期番号を示す。また本バッファに関しても、上述した初期化時には初期値０を代入しておくこととする。

また本ステップでは、駆動信号Ｓａ１のエッジが検出されたとして（４）式の処理が行われる。すなわち「Ｓａ１＿ｂｆｒ」に１を代入し、本制御周期における制御処理を終了する。

ステップＳ３において「Ｓａ１＿ｂｆｒが０、かつ、Ｓａ１が１」ではない場合（ステップＳ３，Ｎｏ）、ステップＳ５に移行する。

ステップＳ５では、駆動信号Ｓａ１のエッジ検出が行われ、「Ｓａ１＿ｂｆｒが１、かつ、Ｓａ１が０」である場合（ステップＳ５，Ｙｅｓ）、ステップＳ６に移行し、「Ｓａ１＿ｂｆｒが１、かつ、Ｓａ１が０」ではない場合（ステップＳ５，Ｎｏ）、本制御周期における制御処理を終了する。

ステップＳ６では、駆動信号Ｓａ１のエッジが検出されたとして（５）式の処理が行われる。すなわち「Ｓａ１＿ｂｆｒ」に０を代入し、本制御周期における制御処理を終了する。この場合にも、使用する環境条件等に応じ、エッジ検出結果が複数回一致したところで判断する等、発明の主旨を逸脱しない範囲で適宜仕様変更しても良い。

ステップＳ２において、電源電圧Ｖｓが負である場合（ステップＳ２，Ｎｏ）、ステップＳ７に移行する。

ステップＳ７において「Ｓａ１＿ｂｆｒが０、かつ、Ｓａ１が１」である場合（ステップＳ７，Ｙｅｓ）、ステップＳ８に移行する。

ステップＳ８では（６）式の処理を行う。すなわち電源負極性時のスイッチングパルス数合計に関するバッファを「Ｂｕｆ＿Ｂ（ｎ）」とし、これに１を加算する。ただし括弧内のｎは計測する電源周期番号を示す。また本バッファに関しても、上述した初期化時には初期値０を代入しておくこととする。

また本ステップでは、駆動信号Ｓａ１のエッジが検出されたとして、上記の（４）式の処理が行われる。すなわち「Ｓａ１＿ｂｆｒ」に１を代入し、本制御周期における制御処理を終了する。この場合にも、使用する環境条件等に応じ、エッジ検出結果が複数回一致したところで判断する等、発明の主旨を逸脱しない範囲で適宜仕様変更しても良い。

ステップＳ７において「Ｓａ１＿ｂｆｒが０、かつ、Ｓａ１が１」ではない場合（ステップＳ７，Ｎｏ）、ステップＳ９に移行する。

ステップＳ９では、駆動信号Ｓａ１のエッジ検出が行われ「Ｓａ１＿ｂｆｒが１、かつ、Ｓａ１が０」である場合（ステップＳ９，Ｙｅｓ）、ステップＳ１０に移行し、「Ｓａ１＿ｂｆｒが１、かつ、Ｓａ１が０」ではない場合（ステップＳ９，Ｎｏ）、本制御周期における制御処理を終了する。

ステップＳ１０では、駆動信号Ｓａ１のエッジが検出されたとして上記の（５）式の処理が行われる。すなわち「Ｓａ１＿ｂｆｒ」に０を代入し、本制御周期における制御処理を終了する。この場合にも、使用する環境条件等に応じ、エッジ検出結果が複数回一致したところで判断する等、発明の主旨を逸脱しない範囲で適宜仕様変更しても良い。

ステップＳ１においてｎ周期が経過したと判断された場合（ステップＳ１，Ｙｅｓ）、ステップＳ１１に移行する。ステップＳ１１では、（７）式に示すように、電源正極性時に発生するｎ周期分のスイッチングパルス数合計が格納されているバッファ「Ｂｕｆ＿Ａ（ｎ）」をｎで除し、電源正極性時に発生する１周期分のスイッチングパルス数の平均値を求める。

同様に、（８）式に示すように、電源負極性時に発生するｎ周期分のスイッチングパルス数合計が格納されているバッファ「Ｂｕｆ＿Ｂ（ｎ）」をｎで除し、電源負極性時に発生する１周期分のスイッチングパルス数の平均値を求める。

パルス計測部４１はこのようにして求めた電源半周期毎の電源極性に応じたスイッチングパルス数の平均値を、駆動信号Ｓａ１’として閾値電圧調整部４２へ出力する。

次に、図１０を用いて閾値電圧調整部４２におけるスイッチング状態を判断および調整する方法を説明する。

パルス計測部４１におけるスイッチングパルス数の平均値算出の処理が終了した時刻（Ｔ２）において図１０のフローがスタートすると仮定する。ここで、スイッチング状態の調整完了を示すフラグＡｄｊ＿ｆｌｇを設け、フロースタート時の初期値には０を代入する。

ステップＳ２０において、調整完了を示すフラグＡｄｊ＿ｆｌｇが０である場合（ステップＳ２０，Ｙｅｓ）、ステップＳ２１に移行する。

ステップＳ２１において、電源正極性時に発生する１周期分のスイッチングパルス数の平均値Ｂｕｆ＿Ａ（ＡＶＥ）が事前に設定した最大値ＭＡＸ以上か否かを判断する。平均値Ｂｕｆ＿Ａ（ＡＶＥ）が最大値ＭＡＸ以上である場合（ステップＳ２１，Ｙｅｓ）、ステップＳ２２に移行する。

ステップＳ２２では、電源正極性側のヒステリシス基準値（Ｖ_ｒｅｆＨ）を調整することで、スイッチング回数を低減する。具体的にはヒステリシス基準値を上げる操作を行う。１回の制御周期でのヒステリシス基準値の操作量をΔＶ_Ｈとする。ΔＶ_Ｈは、事前の実験等により定める。また（９）式に示すように、本操作量のバッファｈｏｓｅｉＨを設けておく。ｈｏｓｅｉＨにはフロースタート時に初期値０を代入しておく。

また（１０）式は本操作量を重畳したヒステリシス基準値を示す。

ここでＶ_ｒｅｆＨ＊は、事前の実験等により他の物理量（例えば電源電流Ｉｓ）と関係付けられテーブル化されている値である。本値は、運転状態（負荷状態）に応じて読み出されて出力されるものであるが、（１０）式により、ステップＳ２１の条件に該当するごとに操作量を加算していくこととなる。条件に該当する限り正の操作量ΔＶ_Ｈを加算していくことにより、ヒステリシス区間に到達するまでの時間がかかることで、スイッチング回数が低減する効果が得られる。以上より、外的要因等により過度にスイッチング回数が増加することなく、信頼性高く運転することができる。

図１１（ａ）には基準電圧（Ｖ_ｒｅｆＨ）を低く設定した場合の電源電流Ｉｓの様子が示されている。図１１（ｂ）には、図７（ａ）と同一負荷且つ昇圧比がほぼ同じ場合に、基準電圧（Ｖ_ｒｅｆＨ）を高く設定した場合の電源電流Ｉｓの様子を示す。このように基準電圧を変化させることによりスイッチングパルス数制限が行える。本ステップ終了後、フローを終了する。

ステップＳ２１において、平均値Ｂｕｆ＿Ａ（ＡＶＥ）が最大値ＭＡＸ未満である場合（ステップＳ２１，Ｎｏ）、ステップＳ２３に移行する。

ステップＳ２３において、電源負極性時に発生する１周期分のスイッチングパルス数の平均値Ｂｕｆ＿Ｂ（ＡＶＥ）が事前に設定した最大値ＭＡＸ以上か否かを判断する。平均値Ｂｕｆ＿Ｂ（ＡＶＥ）が最大値ＭＡＸ以上である場合（ステップＳ２３，Ｙｅｓ）、ステップＳ２４に移行する。

ステップＳ２４では、電源負極性側のヒステリシス基準値（Ｖ_ｒｅｆＬ）を調整することで、スイッチング回数を低減する。具体的にはヒステリシス基準値を下げる操作を行う。１回の制御周期でのヒステリシス基準値の操作量をΔＶ_Ｌとする。ΔＶ_Ｌは、事前の実験等により定める。また（１１）式に示すように、本操作量のバッファｈｏｓｅｉＬを設けておく。ｈｏｓｅｉＬについては、フロースタート時に初期値０を代入しておく。

また（１２）式は本操作量を重畳したヒステリシス基準値を示す。

ここでＶ_ｒｅｆＬ＊は、事前の実験等により他の物理量（例えば電源電流Ｉｓ）と関係付けられテーブル化されている値である。本値は、運転状態（負荷状態）に応じて読み出され、出力されるものであるが、（１２）式によりステップＳ２３の条件に該当するごとに操作量を減算していくこととなる。条件に該当する限り正の操作量ΔＶ_Ｌを減算していくことにより、ヒステリシス区間に到達するまでの時間がかかることで、スイッチング回数が低減する効果が得られる。

図１２（ａ）には基準電圧（Ｖ_ｒｅｆＬ）を調整する前の駆動信号Ｓａ１の波形が示され、図１２（ｂ）にはＶ_ｒｅｆＬを低める方向へ調整した後の駆動信号Ｓａ１の波形が示されている。図１２（ａ）のＶ_ｒｅｆＬと比較して図１２（ｂ）のＶ_ｒｅｆＬは低く設定されている。図示例のようにＶ_ｒｅｆＬを調整することにより、負極性側のスイッチングパルス数を抑制でき、極性間のスイッチングパルス数のアンバランスが低減できる。このようにして、スイッチングパルス数制限が行える。本ステップ終了後、フローを終了する。

ステップＳ２３において、平均値Ｂｕｆ＿Ｂ（ＡＶＥ）が最大値ＭＡＸ未満である場合（ステップＳ２３，Ｎｏ）、ステップＳ２５に移行する。

ステップＳ２５では、（１３）式のようにＢｕｆ＿Ａ（ＡＶＥ）のパルス数とＢｕｆ＿Ｂ（ＡＶＥ）のパルス数との差分ｄｉｆｆが算出され、算出後、ステップＳ２６に移行する。

ステップＳ２６では、差分ｄｉｆｆが事前の設定値Ｃ以上か否かが判断される。ただし設定値Ｃはゼロより大きい値である。差分ｄｉｆｆが設定値Ｃ以上である場合（ステップＳ２６，Ｙｅｓ）ステップＳ２７に移行する。

ステップＳ２７では、正極性側のスイッチング回数が多いことから、上記の（９）式及び（１０）の処理が実施される。このようにすることで正極性側のスイッチング回数が低減でき、両極性間のスイッチング回数のアンバランスが補正できる。本処理後、フローを終了する。

ステップＳ２６において差分ｄｉｆｆが設定値Ｃ未満である場合（ステップＳ２６，Ｎｏ）、ステップＳ２８に移行する。

ステップＳ２８では、差分ｄｉｆｆが事前の設定値−Ｃ以下か否かが判断される。ただし設定値−Ｃはゼロより小さい値である。差分ｄｉｆｆが設定値−Ｃ以下である場合（ステップＳ２８，Ｙｅｓ）、ステップＳ２９に移行する。

ステップＳ２９では、負極性側のスイッチング回数が多いことから、上記の（１１）式及び（１２）の処理が実施される。このようにすることで負極性側のスイッチング回数が低減でき、両極性間のスイッチング回数のアンバランスが補正できる。本処理後、フローを終了する。

ステップＳ２８において、差分ｄｉｆｆが設定値−Ｃより大きい場合（ステップＳ２８，Ｎｏ）、ステップＳ３０に移行する。

ステップＳ３０において、調整完了を示すフラグＡｄｊ＿ｆｌｇに１を代入し、本フローを終了する。

ステップＳ２０において、調整完了を示すフラグＡｄｊ＿ｆｌｇが０ではない場合（ステップＳ２０，Ｎｏ）、本フローを終了する。

なお、本実施の形態では、電源両極性を考慮したフローの一例を説明したが、電源半周期毎に行ったスイッチングパルス数（すなわち電源電流の絶対値）が概ね一致するよう、上限閾値または下限閾値を変更するようにフローを構成しても良い。このように閾値調整することで、所定周期ごとに行ったスイッチングパルス数が概ね一致するため、極性に応じた電流歪みが生じにくく、高調波電流を低減できる。また、電源半周期毎に行ったスイッチングパルス数が所定の値（設定値）を越えないよう、上限閾値または前記下限閾値を変更するようにフローを構成しても良い。このように閾値調整しても同様の効果を得ることができる。

また本実施の形態では、電流検出部７で検出された電源電流Ｉｓ（電流検出電圧Ｖｉｓ）を用いて短絡部３０を制御する例を説明したが、これに限定されるものではない。例えば事前の試験等により、電源電流Ｉｓとスイッチングパルス（駆動信号Ｓａ１）との関連付けを行い、その対応関係を外部入力あるいは制御部２０に保持させることによって、電源電流Ｉｓを検出することなく短絡部３０の制御が可能である。このように電源電流ＩＳの検出の要否は、構築するシステム仕様によって選択すれば良い。

また、本実施の形態の駆動信号生成部２１はマイクロコンピュータで構成してもよい。すなわち制御部２０は、スイッチング状態調整部４０（閾値調整部）を有するマイクロコンピュータと、スイッチング状態調整部４０で調整された上限閾値または下限閾値に基づいて駆動信号Ｓａ１を出力するパルス変換部２２とで構成してもよい。この場合、スイッチングパルス（駆動信号Ｓａ１）が外部からの信号としてマイクロコンピュータに取り込まれ、マイクロコンピュータではスイッチング状態の調整が行われる。

以上に説明したように、本実施の形態の電力変換装置１００は、交流電源１からの交流電力を直流電力に変換する整流回路３と、交流電源１と整流回路３との間に接続されたリアクタ２を介して交流電源１を短絡する短絡部３０と、交流電源１の電流検出値（Ｉｓ）が、上限閾値からこの上限閾値より小さい下限閾値までの範囲（電流制御範囲ｗ）内に収まるように短絡部３０を制御するスイッチングパルスを生成して駆動信号Ｓａ１として駆動部２３を介し短絡部３０へ出力する制御部２０と、を備え、制御部は、駆動信号Ｓａ１のスイッチング回数を計測し、このスイッチング回数に基づいて上限閾値または下限閾値を調整する閾値調整部（スイッチング状態調整部４０）を備える。この構成により、従来の簡易スイッチングコンバータに比べて、電源電流Ｉｓのピークを抑えながら直流出力電圧Ｖｄｃを昇圧させることができる。また、電源電流Ｉｓのピークを抑制することができるため、短絡電流による電源電流Ｉｓのひずみを抑制することができ、高調波成分を抑制することが可能である。また、電源電流Ｉｓのピークを抑制することができるため、電源電流Ｉｓの通流期間を拡張することができ、力率を向上させることが可能である。また、電源電流Ｉｓのピークを抑制することができるため、交流電源１のフィルタ回路等の部品の容量増加を抑制することができ、コストアップを抑制することが可能である。また、本実施の形態の電力変換装置１００によれば、電源半周期で複数回スイッチングを実施させる場合にも、各スイッチングパルスの設定時間の設計が不要となり、正負極に対する電流上限、下限での閾値設計が可能となるため、制御設計が比較的容易となる。

また、スイッチング状態調整部４０によりスイッチング状態の調整が行われるため、ノイズ等が厳しい動作条件下においても、過度なスイッチング回数の増加を抑制し、信頼性高くシステムを駆動させることが可能である。

なお、本実施の形態では、Ｈ／Ｗにてコンパレータを構成していたが、そのパルスパターンをマイコンに取り込むことで、電流センサおよびパルス変換部を持たずとも電流を制御することが可能となる。例えば本実施の形態の構成において駆動信号Ｓａ１をマイコンの入力ポートで検出する。マイコン内のタイマーでパルスのオン／オフ時間を計測し、記憶する。記憶されたパルスパターンを運転条件（温度等の環境条件や負荷条件等）、運転モード、電力もしくは電源電流情報と関連付けてテーブル化させてフィードフォワード制御を形成する。このように構成することにより、電流センサおよびパルス変換部２２を持たないため、低コストで実現することができる。また、制御部２０は、直流出力電圧Ｖｄｃの検出情報に基づき電源半周期中の１パルス目のパルス幅のみをフィードバック制御することで電源変動やバラツキの影響による直流出力電圧の変動を抑制することができ、安定した直流出力電圧Ｖｄｃを得ることが可能となる。また、フィードフォワード制御する対象は１パルス目には限らない。

また、本実施の形態の電力変換装置１００によれば、負荷条件によらず好適なスイッチング回数およびパルスタイミングにて制御することができるため、設計負荷の低減が可能である。

また、本実施の形態の制御部２０は、運転条件に基づいて、交流電源の半周期より短い期間（オン期間ｔまたはパルス変換許可期間ｔ１）または、上限閾値から下限閾値までの範囲（電流制御範囲ｗ）の少なくとも一方を変更するように構成してもよい。運転条件とは、例えばモータが直流負荷１０として用いられている場合、モータの回転数や負荷トルクといった条件である。このように運転条件により交流電源の半周期より短い期間または電流制御範囲ｗの少なくとも一方を変更する手段を具備した場合、低負荷時には通流幅を拡張して力率向上を図ることができ、高負荷側においては国内高調波規格により入力電力が大きいところでは電力に応じた補正がかかるため、多少高調波成分が増加してもスイッチング回数を低減させて高効率化および低ノイズ化などの対策が可能となる。

また、本実施の形態の電力変換装置１００は、電流検出部７で検出した値をハードウェアで構成したパルス変換部に取り込み駆動信号Ｓａ１を生成しているが、ソフトウェアでパルス変換部を構成しＳａ１を生成するように構成してもよい。

その際、本実施の形態の電流検出手段９は、電源電流Ｉｓの計測を電源半周期毎に行うように構成してもよい。このようにすることで、極性の異なる電流に対しても各々上限及び下限閾値を設定することが可能となる。

なお、実施の形態に示した電力変換装置は、本発明の内容の一例を示すものであり、更なる別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。

以上のように、本発明は、電力変換装置に適用可能であり、特に、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる発明として有用である。

１ 交流電源、２ リアクタ、３ 整流回路、４ 平滑コンデンサ、５ 直流電圧検出部、６ 電源電圧検出部、７ 電流検出部、８ 電流検出素子、９ 電流検出手段、１０ 直流負荷、２０ 制御部、２１ 駆動信号生成部、２２ パルス変換部、２３ 駆動部、３０ 短絡部、３１ ダイオードブリッジ、３２ 短絡素子、４０ スイッチング状態調整部（閾値調整部）、４１ パルス計測部、４２ 閾値電圧調整部、１００ 電力変換装置。

Claims (11)

1. 交流電源からの交流電力を直流電力に変換する整流回路と、
   前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
   前記交流電源の電源電流が、上限閾値からこの上限閾値より小さい下限閾値までの範囲内に収まるように前記短絡部を制御するスイッチングパルスを生成して駆動信号として出力する制御部と、
   を備え、
   前記制御部は、前記駆動信号のスイッチング回数を計測し、このスイッチング回数に基づいて前記上限閾値または前記下限閾値を調整する閾値調整部を備えることを特徴とする電力変換装置。
2. 前記制御部は、前記電源電流を検出するまたはスイッチングパルスと関連付けることを特徴とする請求項１に記載の電力変換装置。
3. 前記制御部は、電源電圧に基づいて前記短絡部を制御するスイッチングパルスを生成し、このスイッチングパルスのハイレベル期間内で前記電源電流が、前記上限閾値から前記下限閾値までの範囲内に収まるように前記スイッチングパルスを複数のパルスに分割し、分割された複数のパルスを前記駆動信号として出力することを特徴とする請求項１または２に記載の電力変換装置。
4. 前記電源電流を検出する電流検出手段を備えたことを特徴とする請求項１から３の何れか１項に記載の電力変換装置。
5. 前記閾値調整部は、前記駆動信号のスイッチング回数の計測を、電源半周期の整数倍の周期毎に行うことを特徴とする請求項１から４の何れか１項に記載の電力変換装置。
6. 前記閾値調整部は、前記電源半周期の整数倍の周期毎に行ったスイッチングパルス数が一致するよう、前記上限閾値または前記下限閾値を調整することを特徴とする請求項５に記載の電力変換装置。
7. 前記閾値調整部は、前記電源半周期の整数倍の周期毎に行ったスイッチングパルス数が設定値を越えないよう、前記上限閾値または前記下限閾値を変更することを特徴とする請求項５に記載の電力変換装置。
8. 前記電流検出手段における電源電流の計測を、電源半周期毎に行うことを特徴とする請求項１から７の何れか１項に記載の電力変換装置。
9. 前記制御部は、前記閾値調整部を有するマイクロコンピュータと、前記閾値調整部で調整された前記上限閾値または前記下限閾値に基づいて前記駆動信号を出力するパルス変換部とで構成されていることを特徴とする請求項１から８の何れか１項に記載の電力変換装置。
10. 前記マイクロコンピュータは、前記駆動信号を取り込むことを特徴とする請求項９に記載の電力変換装置。
11. 前記制御部は、前記交流電源の半周期より短い期間内で電源電流が、前記上限閾値から前記下限閾値までの範囲内に収まるように前記スイッチングパルスを生成することを特徴とする請求項１から１０の何れか１項に記載の電力変換装置。

Images