以下に、本発明の実施の形態に係る電力変換装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は実施の形態1に係る電力変換装置の構成を示す図である。電力変換装置100は、交流電源1からの交流電力を直流電力に変換する整流回路3と、交流電源1と整流回路3との間に接続されたリアクタ2と、交流電源1の電源電流Isを検出する電流検出手段9と、整流回路3の出力端間に接続され整流回路3から出力される全波整流波形の電圧を平滑化する平滑コンデンサ4と、平滑コンデンサ4の両端電圧である直流出力電圧Vdcを検出する直流電圧検出部5と、交流電源1の電源電圧Vsを検出する電源電圧検出部6と、リアクタ2を介して交流電源1を短絡する短絡部30と、短絡部30のオンオフ動作を制御する複数の駆動パルスSa2を出力する制御部20とを有する。制御部20は、交流電源1の電圧位相に応じて複数の駆動パルスSa2の各々のオンオフ時間を変化させる。
リアクタ2は、短絡部30よりも交流電源1側に接続され、整流回路3の一方の入力端と交流電源1との間に挿入されている。整流回路3は4つのダイオードを組み合わせたダイオードブリッジで構成されている。直流電圧検出部5は、増幅器あるいはレベルシフト回路で実現され、平滑コンデンサ4の両端電圧を検出し、検出した電圧を制御部20が取り扱い可能な低圧範囲内の電圧検出値である直流出力電圧Vdcに変換して出力する。電流検出手段9は、電流検出素子8と電流検出部7で構成される。電流検出素子8は、リアクタ2と整流回路3の間に接続され、リアクタ2と整流回路3との間に流れる電流の値を検出する。電流検出素子8には一例としてカレントトランスまたはシャント抵抗が用いられる。電流検出部7は、増幅器あるいはレベルシフト回路で実現され、電流検出素子8で検出された電流に正比例した電圧を、制御部20が取り扱い可能な低圧範囲内の電流検出電圧Visに変換して出力する。
制御部20は、マイクロコンピュータで構成され、直流出力電圧Vdcおよび電源電圧Vsに基づいて短絡部30の短絡素子32を制御するためのスイッチングパルスである駆動パルスSaと基準電圧Vrefとを生成する駆動パルス生成部21と、駆動パルス生成部21で生成された駆動パルスSaのオン期間中に、1または複数のスイッチングパルスである駆動パルスSa1を配置して出力するパルス配置部23と、パルス配置部23から出力された駆動パルスSa1を1または複数の駆動パルスSa2に変換して短絡部30へ伝達するパルス伝達部22とを有する。
基準電圧Vrefは、電源電流Isの値を制限する閾値であるヒステリシス基準電圧である。基準電圧Vrefには正極側基準電圧VrefHと負極側基準電圧VrefLとがある。基準電圧Vrefを生成する回路は後述する。
パルス配置部23は、データ記憶部23aと、データ記憶部23aに格納されたデータに基づいて生成される1または複数のスイッチングパルスである駆動パルスSa1を、駆動パルス生成部21で生成された駆動パルスSaのオン期間中に配置する第1のパルス配置部23bと、駆動パルス生成部21で生成された正極側基準電圧VrefH、負極側基準電圧VrefLおよび電流検出電圧Visに基づいて生成される1または複数のスイッチングパルスである駆動パルスSa1を、駆動パルスSaのオン期間中に配置する第2のパルス配置部23cと、第1のパルス配置部23bから出力された駆動パルスSa1または第2のパルス配置部23cから出力された駆動パルスSa1を選択してパルス伝達部22に出力する選択部であるセレクタ23dとを有する。第1のパルス配置部23bおよび第2のパルス配置部23cの詳細は後述する。
セレクタ23dの入力側には2つの端子があり、内部接点がX側端子に接続されているとき、第1のパルス配置部23bから出力された駆動パルスSa1がパルス伝達部22に伝達され、内部接点がY側端子に接続されているときは、第2のパルス配置部23cから出力された駆動パルスSa1がパルス伝達部22に伝達される。
パルス伝達部22は、レベルシフト回路で構成され、ゲート駆動が行えるよう電圧レベルシフトを行い、パルス配置部23から出力された駆動パルスSa1をゲート駆動パルスである駆動パルスSa2に変換し短絡部30に出力する。
双方向スイッチである短絡部30は、リアクタ2を介して交流電源1に並列に接続されたダイオードブリッジ31と、ダイオードブリッジ31の両出力端に接続された短絡素子32とで構成される。短絡素子32が金属酸化膜半導体電界効果トランジスタである場合、短絡素子32のゲートはパルス伝達部22に接続され、パルス伝達部22からの駆動パルスSa2によって短絡素子32がオンオフする構成である。短絡素子32がオンされたとき、リアクタ2およびダイオードブリッジ31を介して交流電源1が短絡する。
なお実施の形態1ではパルス伝達部22から出力される駆動パルスSa2により短絡素子32がオンオフする構成例を示しているが、パルス伝達部22の機能をパルス配置部23に持たせて、パルス配置部23から出力される駆動パルスSa1で短絡素子32が駆動される構成としてもよい。以下では短絡素子32の駆動パルスが駆動パルスSa1であるものとして説明する。
次に、第1のパルス配置部23bと第2のパルス配置部23cに関して説明する。
第2のパルス配置部23cは主に事前の試験により電源電流Isの値と複数の駆動パルスSa1との関連付けを行うために用いられ、ハードウェア、例えば後述するヒステリシスコンパレータで構成される。電源電流Isの値と複数の駆動パルスSa1とが関連付けられたデータはデータ記憶部23aに記憶される。具体的に説明すると、セレクタ23dの内部接点をY側入力端子に切り換え、駆動パルス生成部21で生成される駆動パルスSaと第2のパルス配置部23cから出力される複数の駆動パルスSa1を収集する。データ収集は解析または実機で行う。収集したデータを用いて、例えば、駆動パルスSaのオン時間、複数の駆動パルスSa1の各々のオン時間、複数の駆動パルスSa1の各々のオフ時間、複数の駆動パルスSa1の各々のパルス番号を対応付けたデータをデータ記憶部23aに格納する。
第1のパルス配置部23bは、データ記憶部23aに格納されたデータに基づき、駆動パルス生成部21で生成された駆動パルスSaのオン期間中に、1または複数のスイッチングパルスである駆動パルスSa1を配置して出力する。低コスト化が強く求められるアプリケーションでは第1のパルス配置部23bを用い、低コスト化の要求がそれほど高くはないが様々な使用環境に用いるために波形生成の精度を高めたい場合には第2のパルス配置部23cを用いるとよい。また、使用環境下に応じて波形生成の精度を高めつつ、特定の運転条件においては騒音対策のために電源電流Isに依らず特定のパルスパターンを出力する場合には、第1のパルス配置部23bと第2のパルス配置部23cを併用し、運転条件に応じてセレクタ23dを切り替えて、第1のパルス配置部23bまたは第2のパルス配置部23cから出力された駆動パルスSa1をパルス伝達部22に伝達する構成でもよい。なお実施の形態1では、駆動パルスSa1を出力するため電源電圧Vs、電源電流Is、および直流出力電圧Vdcを検出しているが、データ記憶部23aに格納したデータで第1のパルス配置部23bを動作させる際には電源電流Isの検出は必ずしも必要ではなく、電源電流検出の要否は、構築するシステム仕様によって選択すれば良い。
図2はパルス制御用基準電圧生成回路の第1の構成図である。図2の回路は、駆動パルス生成部21のポート出力Sbであるパルス幅変調信号を、ローパスフィルタにより直流値に変換することで基準電圧Vrefを生成する。この場合、パルス幅変調信号のデューティ比を制御することで基準電圧Vrefの値をシームレスに可変することができる。
図3はパルス制御用基準電圧生成回路の第2の構成図である。図3の回路は、駆動パルス生成部21のポート出力Sbで開閉器TRを駆動することにより、抵抗Rb,Rcの分圧比で基準電圧Vrefの値を段階的に可変する。なお、基準電圧Vrefを生成する回路は図2,3に示す回路に限定されるものではなく、図2,3に示す回路以外の既知の回路で生成してもよいし、制御部20の外部で生成されたこれらの基準電圧Vrefを用いてもよい。
図4は第2のパルス配置部の構成例を示す図である。電源半周期に複数回のスイッチングを行う電力変換装置100ではスイッチング回数の増加に伴い制御パラメータが大幅に増加する。そのため設計が煩雑で難しく、信頼性検証や評価にかかる時間が大幅に増加する課題がある。このようなスイッチング回数増加に伴う設計の困難さを解消するため、実施の形態1の第2のパルス配置部23cでは図4に示すヒステリシスコンパレータが用いられる。
第2のパルス配置部23cは、(1)式で算出される正極側上限閾値VTHH(H)と(2)式で算出される正極側下限閾値VTHH(L)と正極側基準電圧VrefHとの関係により、正極側の電流制御範囲に対応するヒステリシスを決めて電流検出電圧Visの波形を制御する正極側ヒステリシスコンパレータHCHと、(1)式で算出される負極側上限閾値VTHL(H)と(2)式で算出される負極側下限閾値VTHL(L)と負極側基準電圧VrefLとの関係により、負極側の電流制御範囲に対応するヒステリシスを決めて電流検出電圧Visの波形を制御する負極側ヒステリシスコンパレータHCLとを有する。電流制御範囲とは、交流電源1の電源電流Isの目標制御範囲であり、上限閾値とは、短絡部30がオンとなったときに流れる短絡電流の上限を規制する閾値であり、下限閾値とは、上限閾値より小さい値に設定された閾値である。なお、(1)式のVdは低圧系電源を表し、(2)式のVOLはオペアンプの出力飽和電圧を表す。
また第2のパルス配置部23cは、正極側ヒステリシスコンパレータHCHの出力と駆動パルスSaとのANDをとり正極側駆動パルスSaHを出力するAND論理IC2’と、負極側ヒステリシスコンパレータHCLの出力を反転して出力するNOT論理IC3と、NOT論理IC3の出力と駆動パルスSaとのAND論理をとり負極側駆動パルスSaLを出力するAND論理IC2と、AND論理IC2’から出力された正極側駆動パルスSaHとAND論理IC2から出力された負極側駆動パルスSaLとのAND論理をとりAND論理の結果である駆動パルスSa1を出力するAND論理IC4とを有する。
なお図1に示す電流検出部7は、電流検出素子8の出力段に設けられたレベルシフト回路および増幅器を有し、低圧系電源Vdの半分の値を0アンペア相当とし、電流検出素子8で検出された交流の電流波形を正側のみの電流波形に変換して出力する。これにより、正極側ヒステリシスコンパレータHCHと負極側ヒステリシスコンパレータHCLを有する第2のパルス配置部23cでは、電流極性によらず駆動パルスSa1を出力することが可能となり、駆動パルスSa1で電源電流Is、すなわち電流検出電圧Visの波形を制御することにより、短絡部30がオンとなったときに流れる短絡電流のピーク値を抑制しつつ、直流出力電圧Vdcを昇圧することが可能となる。
またヒステリシスコンパレータは、抵抗R1,R1’,R2,R2’,R3,R3’の抵抗値を変化させることにより、ヒステリシスの幅を変更することができる。例えば抵抗R2または抵抗R2’に、スイッチと抵抗との直列回路を並列接続し、スイッチを開閉させることにより合成抵抗値を切替えることができる。制御部20における処理の一部をヒステリシスコンパレータで行うことにより、制御部20における演算負荷が軽減され、安価なセントラルプロセッシングユニットで電力変換装置100を製作することが可能である。
図5から図8を用いて短絡部30の短絡動作を説明する。
図5はリアクタ、短絡部、整流回路、および平滑コンデンサから成る簡易回路を示す図であり、図5には短絡部30のオンオフ時における電流経路が示されている。図6は部分スイッチングパルスモードで交流電源1の正極側半周期に短絡素子を1回スイッチングさせたときの電源電流Isの波形を示す図である。図6には、部分スイッチングパルスモードにおける動作の一例として、電源半周期中に短絡部30を1回スイッチングさせたときのシングルパルスである駆動パルスSaが示されている。Tdlは電源電圧Vsの立ち上がりゼロクロス点から一定時間が経過するまでの時間である。Tは駆動パルスSaのオン時間である。部分スイッチングパルスモードとは、電流オープンループ制御において、電源電圧半周期に、短絡部30を1回または複数回オンオフ、すなわち短絡動作を1回または複数回行うモードである。部分スイッチングパルスモードでは、短絡部30の短絡開始時間と短絡継続時間を制御することで、リアクタ2に蓄積されるエネルギーを制御でき、直流出力電圧Vdcを無段階で昇圧させることができる。
短絡部30がオンされたとき、交流電源1、リアクタ2、および短絡部30により閉回路が形成され、交流電源1がリアクタ2を介して短絡される。そのため閉回路に電源電流Isが流れ、リアクタ2には、電源電流Isの値Iを二乗した値にリアクタ2のインダクタンスLを乗じて2で除して求められる磁気エネルギーが蓄積される。蓄積エネルギーは、短絡部30がオフされると同時に負荷10側に放出され、整流回路3で整流され、平滑コンデンサ4に転送される。この一連の動作により、図5の電流経路には電源電流Isが流れる。これにより、力率改善無しのパッシブモードよりも電源電流Isの通電角を広げることができ、力率を改善できる。ただし短絡部30の短絡時間を長くした場合、リアクタ2にはより多くのエネルギーを蓄積することができるものの、電源電流Isのピークが大きくなるため、電源電圧Vsの値がピーク付近となる領域では、短絡素子32の開閉動作に伴う短絡素子の両端電圧の電位変動が大きくなる。そのため発生ノイズが無視できなくなる場合がある。
実施の形態1に係る電力変換装置100では、交流電源の電圧位相に応じて短絡部30のオンオフ時間を変化させることにより、このようなノイズの発生を抑制する。図7,8を用いて短絡部30のオンオフ時間を変化させる動作を説明する。
図7は負荷が軽負荷である場合の電源電圧の位相に対する電源電流の絶対値の波形を示す図である。軽負荷とは電力変換装置100の出力が小さい状態を示す。
θは電源電圧の位相を表し、Vsは電源電圧を表し、|Is|は電源電流の絶対値を表し、Saは駆動パルス生成部21から出力される駆動パルスを表し、Sa1はパルス配置部で配置される駆動パルスを表す。図7では電源電圧Vsの立ち下がりゼロクロス点の位相を0(ラジアン)とする。
VTHH(H)は正極側上限閾値であり、VTHH(L)は正極側下限閾値であり、VTHL(H)は負極側上限閾値であり、VTHL(L)は負極側下限閾値である。正極側上限閾値は例えば正極側下限閾値に対するオフセット量を位相θの値に従い連続的に変化させることで得られる。また負極側上限閾値は例えば負極側下限閾値に対するオフセット量を、位相θの値に従い連続的に変化させることで得られる。オフセット量とは上限閾値と下限閾値との間のヒステリシス幅である。
Tdlは電源電圧Vsの立ち上がりゼロクロス点から一定時間が経過するまでの時間である。Sa11,Sa12,Sa13は、電源電圧Vsが正極性の場合において、位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される駆動パルス群である。
Aは駆動パルスSa11がオンされるタイミングの位相であり、Bは駆動パルスSa11がオフされるタイミングの位相であり、Cは駆動パルスSa12がオンされるタイミングの位相であり、Dは駆動パルスSa12がオフされるタイミングの位相であり、Eは駆動パルスSa13がオンされるタイミングの位相であり、Fは駆動パルスSa13がオフされるタイミングの位相である。ただし位相AからFは0<A<B<C<D<E<F<π/2(ラジアン)の関係性を持つ。
電源電圧Vsの立ち上がりゼロクロス点付近においては電源電流の絶対値|Is|が小さいため、波形生成は比較的容易である。従ってパルス配置部23は、ヒステリシス幅を拡げて疎な制御を行うことで、短絡素子32のスイッチング回数を抑制する。
一方、電源電圧Vsのピーク付近においては電源電流の絶対値|Is|が大きいため、平滑コンデンサ4の充放電も考慮する必要がある。従って、パルス配置部23は、ヒステリシス幅を狭めて密な制御を行うことで、高調波含有量を抑制する。
パルス配置部23における駆動パルスSa1の配置例を具体的に説明する。
電源電圧Vsの立ち上がりゼロクロス点から一定時間Tdlが経過した時点で、駆動パルスSaと1番目の駆動パルスSa11がオンになる。駆動パルスSa11がオンになることで電源電流の絶対値|Is|が上昇し、電源電流の絶対値|Is|が正極側上限閾値VTHH(H)を超えたとき、駆動パルスSa11がオフになる。これにより電源電流の絶対値|Is|が下降する。電源電流の絶対値|Is|が正極側下限閾値VTHH(L)を下回ったとき、駆動パルスSa12がオンになる。駆動パルスSa12がオンになることで電源電流の絶対値|Is|が上昇し、電源電流の絶対値|Is|が正極側上限閾値VTHH(H)を超えたとき、駆動パルスSa12がオフになる。これにより電源電流の絶対値|Is|が下降する。電源電流の絶対値|Is|が正極側下限閾値VTHH(L)を下回ったとき、駆動パルスSa13がオンになる。駆動パルスSa13がオンになることで電源電流の絶対値|Is|が上昇し、電源電流の絶対値|Is|が正極側上限閾値VTHH(H)を超えたとき、駆動パルスSa13がオフになる。
このように複数の駆動パルスSa1のオンオフが繰り返される結果、電源電流の絶対値|Is|は上限閾値と下限閾値との間に収まる。また複数の駆動パルスSa1の各々のオン時間を変化させるには、上限閾値と下限閾値との間のヒステリシス幅を変化させればよい。
ヒステリシス幅を位相θの値に従い変化させることにより、位相Aから位相Bまでの区間で出力される駆動パルスSa11のオン時間は、位相Cから位相Dまでの区間で出力される駆動パルスSa12のオン時間よりも長くなる。また位相Cから位相Dまでの区間で出力される駆動パルスSa12のオン時間は、位相Eから位相Fまでの区間で出力される駆動パルスSa13のオン時間よりも長くなる。すなわち制御部20は、電源電圧Vsのゼロクロス点を0(ラジアン)として、電源電圧Vsの位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される複数の駆動パルスSa1の各々のオン時間が、電源電圧Vsの位相が小さくなるほど長くなるように複数の駆動パルスSa1を配置する。
また駆動パルスSa11のオン時間における電源電流の変化量は、駆動パルスSa12のオン時間における電源電流の変化量よりも大きくなる。また駆動パルスSa12のオン時間における電源電流の変化量は、駆動パルスSa13のオン時間における電源電流の変化量よりも大きくなる。すなわち制御部20は、電源電圧Vsのゼロクロス点を0(ラジアン)として、電源電圧Vsの位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される複数の駆動パルスSa1の各々のオン時間における電源電流の変化量が、電源電圧Vsの位相が小さくなるほど大きくなるように複数の駆動パルスSa1を配置する。
また、電源電圧Vsの位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される複数の駆動パルスSa1の数は、電源電圧Vsの位相が小さくなるほど少なくなる。すなわち制御部20は、電源電圧Vsのゼロクロス点を0(ラジアン)として、電源電圧Vsの位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される複数の駆動パルスSa1の数が、電源電圧Vsの位相が小さくなるほど少なくなるように複数の駆動パルスSa1を配置する。
このようにヒステリシス幅を位相θの値に従い連続的に変化させることで、短絡素子32の開閉時間を連続的に変化させることができ、正弦波状の電流波形を得ることができ、発生ノイズを抑制できる。
なお図7に示すパルス配置動作は電源電圧Vsが負極性である場合も同様である。すなわち、制御部20は、電源電圧Vsの立ち下がりゼロクロス点を0(ラジアン)として、電源電圧Vsの位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される複数の駆動パルスSa1の各々のオン時間が、電源電圧Vsの位相が小さくなるほど長くなるように複数の駆動パルスSa1を配置する。また、制御部20は、電源電圧Vsの立ち下がりゼロクロス点を0(ラジアン)として、電源電圧Vsの位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される複数の駆動パルスSa1の各々のオン時間における電源電流の変化量が、電源電圧Vsの位相が小さくなるほど大きくなるように複数の駆動パルスSa1を配置する。また、制御部20は、電源電圧Vsの立ち下がりゼロクロス点を0(ラジアン)として、電源電圧Vsの位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される複数の駆動パルスSa1の数が、電源電圧Vsの位相が小さくなるほど少なくなるように複数の駆動パルスSa1を配置する。
図8は負荷が過負荷である場合の電源電圧の位相に対する電源電流の絶対値の波形を示す図である。過負荷とは電力変換装置100の出力が大きい状態を示す。図7と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
駆動パルスSa11,Sa12,Sa13は、電源電圧Vsが正極性の場合において、電源電圧Vsの位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される駆動パルス群である。駆動パルスSa14,Sa15,Sa16は、電源電圧Vsが正極性の場合において、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される駆動パルス群である。
Gは駆動パルスSa14がオンされるタイミングの位相であり、Hは駆動パルスSa14がオフされるタイミングの位相であり、Iは駆動パルスSa15がオンされるタイミングの位相であり、Jは駆動パルスSa15がオフされるタイミングの位相であり、Kは駆動パルスSa16がオンされるタイミングの位相であり、Lは駆動パルスSa16がオフされるタイミングの位相である。ただし位相GからLと電源電圧Vsの周期はπ/2<G<H<I<J<K<L<π(ラジアン)の関係性を持つ。図7の例と同様に、上限閾値は下限閾値に対するオフセット量を、位相θの値に従い連続的に変化させることで得られる。
電源電圧Vsの立ち上がりゼロクロス点付近においては電源電流の絶対値|Is|が小さいため、波形生成は比較的容易である。従って、パルス配置部23は、ヒステリシス幅を拡げて疎な制御を行うことで、短絡素子32のスイッチング回数を抑制する。
一方、電源電圧Vsのピーク付近においては、電源電流の絶対値|Is|が大きいため、平滑コンデンサ4の充放電も考慮する必要がある。従って、パルス配置部23は、ヒステリシス幅を狭めて密な制御を行うことで、高調波含有量を抑制する。
電源電圧Vsの立ち上がりゼロクロス点から一定時間Tdlが経過した時点で、駆動パルスSaと1番目の駆動パルスSa11が共にオンになる。駆動パルスSa11がオンになることで電源電流の絶対値|Is|が上昇し、電源電流の絶対値|Is|が正極側上限閾値VTHH(H)を超えたとき、駆動パルスSa11がオフになる。これにより電源電流の絶対値|Is|が下降する。電源電流の絶対値|Is|が正極側下限閾値VTHH(L)を下回ったとき、駆動パルスSa12がオンになる。駆動パルスSa12がオンになることで電源電流の絶対値|Is|が上昇し、電源電流の絶対値|Is|が正極側上限閾値VTHH(H)を超えたとき、駆動パルスSa12がオフになる。これにより電源電流の絶対値|Is|が下降する。電源電流の絶対値|Is|が正極側下限閾値VTHH(L)を下回ったとき、駆動パルスSa13がオンになる。駆動パルスSa13がオンになることで電源電流の絶対値|Is|が上昇し、電源電流の絶対値|Is|が正極側上限閾値VTHH(H)を超えたとき、駆動パルスSa13がオフになる。電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間においても同様に駆動パルスSa14から駆動パルスSa16が配置され、電源電流の絶対値|Is|が正極側上限閾値VTHH(H)と正極側下限閾値VTHH(L)の間に収まる。
このように複数の駆動パルスSa1のオンオフが繰り返される結果、電源電流の絶対値|Is|は、上限閾値と下限閾値との間に収まる。また複数の駆動パルスSa1の各々のオン時間、すなわち短絡素子32のオフ時間を変化させるには、上限閾値と下限閾値との間のヒステリシス幅を変化させればよい。
図8のようにヒステリシス幅を位相θの値に従い変化させることにより、位相Iから位相Jまでの区間で出力される駆動パルスSa15のオン時間は、位相Gから位相Hまでの区間で出力される駆動パルスSa14のオン時間よりも長くなる。すなわち制御部20は、電源電圧Vsのゼロクロス点を0(ラジアン)として、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される複数の駆動パルスSa1の各々のオン時間が、電源電圧Vsの位相が大きくなるほど長くなるように複数の駆動パルスSa1を配置する。
また、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される複数の駆動パルスSa1の各々のオン時間における電源電流の変化量を比べると、位相Iから位相Jまでの区間における電源電流の変化量は、位相Gから位相Hまでの区間における電源電流の変化量よりも大きくなる。すなわち制御部20は、電源電圧Vsのゼロクロス点を0(ラジアン)として、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される複数の駆動パルスSa1の各々のオン時間における電源電流の変化量が、電源電圧Vsの位相が大きくなるほど大きくなるように複数の駆動パルスSa1を配置する。なお位相Kから位相Lまでの区間で出力される駆動パルスSa16のオン時間は、駆動パルスSaの立ち下がりの位置により定まり、位相Gから位相Hまでの区間における電源電流の変化量は、駆動パルスSaの立ち下がりの位置により定まる。従って、複数の駆動パルスSa1の各々のオン時間は位相が大きくなるほど長くなり、複数の駆動パルスSa1の各々のオン時間における電源電流の変化量は、位相が大きくなるほど大きくなるという関係が成り立つのは、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される駆動パルスSa14から駆動パルスSa16の内、駆動パルスSa15までである。
また、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される複数の駆動パルスSa1の内、π(ラジアン)付近で出力される駆動パルスSa1の数は、π/2(ラジアン)付近で出力される駆動パルスSa1の数よりも少なくなる。すなわち制御部20は、電源電圧Vsのゼロクロス点を0(ラジアン)として、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される複数の駆動パルスSa1の数が、電源電圧Vsの位相が大きくなるほど少なくなるように複数の駆動パルスSa1を配置する。
なお図8に示すパルス配置動作は、電源電圧Vsの立ち下がりゼロクロス点を0(ラジアン)とした場合も同様である。すなわち、制御部20は、電源電圧Vsの立ち下がりゼロクロス点を0(ラジアン)として、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される複数の駆動パルスSa1の各々のオン時間が、電源電圧Vsの位相が大きくなるほど長くなるように複数の駆動パルスSa1を配置する。また制御部20は、電源電圧Vsの立ち下がりゼロクロス点を0(ラジアン)として、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される複数の駆動パルスSa1の各々のオン時間における電源電流の変化量が、電源電圧Vsの位相が大きくなるほど大きくなるように複数の駆動パルスSa1を配置する。また制御部20は、電源電圧Vsの立ち下がりゼロクロス点を0(ラジアン)として、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される複数の駆動パルスSa1の数が、電源電圧Vsの位相が大きくなるほど少なくなるように複数の駆動パルスSa1を配置する。
このようにヒステリシス幅を位相θの値に従い変化させることにより、短絡素子32の開閉時間を連続的に変化させることができ、必要最低限の短絡素子32のオンオフ動作で正弦波状の電流波形を得ることができ、発生ノイズを抑制できる。
なお、負荷が軽負荷であるか過負荷であるかの判定は例えば駆動パルス生成部21で行われる。具体的には、電力変換装置100の出力電力が供給される負荷の運転状態を表す運転状態情報を駆動パルス生成部21に入力し、駆動パルス生成部21は、運転状態情報に基づいて負荷が軽負荷であるか過負荷であるかを判定する。そして、負荷が軽負荷である場合には、駆動パルス生成部21は、過負荷時に生成する駆動パルスSaのオン時間よりも短いオン時間の駆動パルスSaを生成する。これにより軽負荷時における直流出力電圧Vdcが昇圧し過ぎることを防ぐことができると共に、軽負荷における電源電流Isに含まれる高調波成分が抑制され、リアクタ2の鉄損が抑制されるため力率も改善される。一方、負荷が過負荷であると判定した場合、駆動パルス生成部21は、軽負荷時に生成する駆動パルスSaのオン時間よりも長いオン時間の駆動パルスSaを生成する。これにより過負荷時における電源電流Isのピーク値を抑えながら直流出力電圧Vdcの昇圧が可能である。なお、運転状態情報は、例えば電力変換装置100の直流出力電圧Vdcを交流電圧に変換して負荷へ供給するインバータ装置の制御回路から出力される変調率、モータ速度情報である。
実施の形態2.
図9は実施の形態2に係る電力変換装置の構成を示す図である。実施の形態2の電力変換装置100Aでは、第1のパルス配置部23bとセレクタ23dとの間にパルス出力判断部23eを有する。パルス出力判断部23eは第1のパルス配置部23bから出力された駆動パルスのセレクタ23dへの伝達を許可または禁止する。負荷が過負荷の場合であって、リアクタ2を流れる電流が大きくなり、かつ、平滑コンデンサ4への充電と放電のバランスを図る必要があるため、電源電圧Vsのピーク付近においてスイッチングを停止したい場合がある。その場合には実施の形態2の電力変換装置100Aが用いられる。以下、実施の形態1と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
図10は実施の形態2に係る電力変換装置の動作を説明するための図である。図10には図8と同様に、電源電圧Vsの位相θ、電源電圧Vs、電源電流の絶対値|Is|、駆動パルス生成部21から出力される駆動パルスSa、パルス配置部23で配置される駆動パルスSa1が示される。図10では、図8と同様に、負荷が過負荷である場合の電源電圧Vsの位相に対する電源電流の絶対値の波形が示される。
駆動パルスSa11,Sa12,Sa13は、電源電圧Vsが正極性の場合において、電源電圧Vsの位相が0(ラジアン)からπ/2(ラジアン)までの区間で出力される駆動パルス群である。
駆動パルスSa14は、電源電圧Vsが正極性の場合において、電源電圧Vsの位相がπ/2(ラジアン)からπ(ラジアン)までの区間で出力される駆動パルス群である。
駆動パルスSa15,Sa16,Sa17は、電源電圧Vsが負極性の場合において、電源電圧Vsの位相がπ(ラジアン)から3/2π(ラジアン)までの区間で出力される駆動パルス群である。
駆動パルスSa18は、電源電圧Vsが負極性の場合において、電源電圧Vsの位相が3/2π(ラジアン)から2π(ラジアン)までの区間で出力される駆動パルス群である。
Aは駆動パルスSa13がオフされるタイミングの位相であり、Bは駆動パルスSa14がオンされるタイミングの位相であり、Cは電源電圧Vsの立ち下がりゼロクロス点付近の位相であり、Dは電源電圧Vsの立ち下がりゼロクロス点における位相である。
Eは駆動パルスSa17がオフされるタイミングの位相であり、Fは駆動パルスSa18がオンされるタイミングの位相であり、Gは電源電圧Vsの立ち上がりゼロクロス点付近の位相であり、Hは電源電圧Vsの立ち上がりゼロクロス点における位相である。位相AからHは0<A<B<C<D<E<F<G<H<2π(ラジアン)の関係性を持つ。
図10に示すように、パルス出力判断部23eは、電源電圧Vsのゼロクロス点を0(ラジアン)として、正極性の電源電圧Vsのピーク付近における位相Aから位相Bまでの区間では、第2のパルス配置部23cから出力された駆動パルスSa1をセレクタ23dへ伝達することを禁止する。また、パルス出力判断部23eは、負極性の電源電圧Vsのピーク付近における位相Eから位相Fまでの区間では、第2のパルス配置部23cから出力された駆動パルスSa1のセレクタ23dへの伝達を禁止する。このように実施の形態2に係る電力変換装置100Aの制御部20は、電源電圧Vsのゼロクロス点を0ラジアンとして、位相Aから位相Bまでの区間と位相Eから位相Fまでの区間を短絡素子32のスイッチング禁止領域として、これらのスイッチング禁止領域では駆動パルスSa1のセレクタ23dへの伝達を禁止する。
負荷が過負荷の場合であって平滑コンデンサ4の充放電バランスを図りたい場合、上記のスイッチング禁止領域を設けることで充放電バランスが取れ、高調波電流を低減することができる。
さらに駆動パルスSaのパルス幅が広い場合、電源電流がテールを引き、電源電圧Vsのゼロクロス点を超える場合がある。さらに昇圧要求が高い場合には、駆動パルスSaが電源電圧Vsのゼロクロス点付近まで延びる場合がある。この場合、テール電流の影響で短絡素子32を故障させる虞があるため、図10に示すように、電源電圧Vsのゼロクロス点付近にスイッチング禁止領域を設けても良い。図10では、位相Cから位相Dまでの区間と、位相Gから位相Hまでの区間をスイッチング禁止領域としている。
このように実施の形態2の制御部20は、電源電圧Vsの立ち上がりゼロクロス点を0ラジアンとして、電源電圧Vsの位相が0ラジアンからπ/2ラジアンまでの区間内に複数の駆動パルスSa1の配置を禁止する領域を設け、または電源電圧Vsの位相がπ/2ラジアンからπラジアンまでの区間に複数の駆動パルスSa1の配置を禁止する領域を設ける。これにより、電源電圧Vsの1周期中において短絡素子32に対するスイッチングパルスを出力しない領域が設けられ、信頼性が高く、またノイズ発生量と高調波発生量を抑制した波形生成が簡易に行うことができる。
なお図10に示すパルス配置動作は、電源電圧Vsの立ち下がりゼロクロス点を0(ラジアン)とした場合も同様である。この場合、実施の形態2の制御部20は、電源電圧Vsの立ち下がりゼロクロス点を0ラジアンとして、電源電圧Vsの位相が0ラジアンからπ/2ラジアンまでの区間内に複数の駆動パルスSa1の配置を禁止する領域を設け、または電源電圧Vsの位相がπ/2ラジアンからπラジアンまでの区間に複数の駆動パルスSa1の配置を禁止する領域を設ける。
なお実施の形態1,2に係る電力変換装置100,100Aは、電力変換装置100,100Aの負荷側にインバータを接続して用いることができ、さらに家電機器、空気調和機、冷凍機器、掃除機、およびハンドドライヤーといった種々の機器の何れか一つに用いることができる。また、実施の形態1,2では、リアクタ2が交流電源1と整流回路3との間に挿入され、整流回路3がリアクタ2を介して交流電源1に接続されているが、電力変換装置100,100Aはリアクタ2を介して電源の短絡と開放を行うことができればよいため、整流回路3、リアクタ2、および短絡部30の位置関係は図示例の構成に限定されるものではない。すなわち、電力変換装置100,100Aは、短絡時に交流電源1、リアクタ2、短絡部30、交流電源1の順で電源電流Isが流れる構成であればよく、例えば交流電源1とリアクタ2との間に整流回路3が挿入され、リアクタ2が整流回路3を介して交流電源1に接続される構成でもよい。また実施の形態1,2では、制御部から出力された。
以上に説明したように実施の形態1,2に係る電力変換装置は、交流電源からの交流電力を直流電力に変換する整流回路と、交流電源と整流回路との間に接続されたリアクタを介して交流電源を短絡する短絡部と、短絡部のオンオフ動作を制御する複数の駆動パルスを出力する制御部と、を備え、制御部は、交流電源の電源電圧の位相に応じて、複数の駆動パルスの各々のオンオフ時間を変化させる。この構成により、電源電圧のピーク付近となる領域で発生するノイズを抑制し、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる。また短絡部のオンオフ時間を変化させることにより電力変換装置の大幅な変更を加えることなく電流高調波を抑制することができ、電流高調波を抑制可能とする電力変換装置の設計、電力変換装置の信頼性の検証、および電力変換装置の評価といった各工程における負荷を軽減することができ、大幅なコストアップを伴うことなく信頼性を高めることができる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。