WO2017085817A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2017085817A1
WO2017085817A1 PCT/JP2015/082450 JP2015082450W WO2017085817A1 WO 2017085817 A1 WO2017085817 A1 WO 2017085817A1 JP 2015082450 W JP2015082450 W JP 2015082450W WO 2017085817 A1 WO2017085817 A1 WO 2017085817A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
power
short
drive pulse
supply voltage
Prior art date
Application number
PCT/JP2015/082450
Other languages
English (en)
French (fr)
Inventor
有澤　浩一
崇 山川
裕次 ▲高▼山
成雄 梅原
友美 東川
誠 谷川
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2015/082450 priority Critical patent/WO2017085817A1/ja
Priority to JP2017551448A priority patent/JP6598874B2/ja
Publication of WO2017085817A1 publication Critical patent/WO2017085817A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode

Definitions

  • the present invention relates to a power conversion device that converts AC power into DC power.
  • a power factor correction circuit that improves the power source power factor and reduces the harmonic component included in the input current is disclosed, and the full-wave rectification mode or the voltage doubler rectification mode is selected.
  • the power factor improvement function and the boosting function are realized by controlling the short circuit start time and the short circuit time of the short circuit element in an open loop. That is, in the prior art of Patent Document 1 below, the rectifier circuit is controlled to the full-wave rectification mode or the double voltage rectification mode by turning on and off the rectifier circuit switching switch, and the DC output voltage of the power factor correction circuit is roughly divided into two stages.
  • Patent Document 2 is a voltage that outputs a DC voltage control signal corresponding to the difference ⁇ E between the output of the voltage control amplifier set corresponding to the load and the DC load voltage E of the smoothing capacitor.
  • a control amplifier is provided, and a multiplier that outputs a current reference signal from the product of the control signal from the DC voltage controller and a sinusoidal synchronization signal synchronized with the AC power supply is provided.
  • the switch element is controlled to be turned on and off at a high frequency, and the DC output voltage is controlled to a desired value while controlling the AC input current in a sine wave shape.
  • the power source power factor can be set to 1 to suppress the generation of harmonics.
  • the control pattern of the short circuit element is limited. That is, in these conventional techniques, the control pattern of the short-circuit element is limited to either the high-frequency switching mode in which current is fed back in the entire load region or the partial switching mode of current open loop control. Therefore, these prior arts do not operate the short-circuit element in order to avoid excessive boosting of the DC output voltage in the low load region, and power factor improvement is not performed. For this reason, the waveform distortion of the input current is large in the low load region, and the current containing a large amount of harmonic components flows through the reactor, increasing the reactor iron loss, thereby reducing the AC / DC conversion efficiency of the power factor correction circuit. .
  • the short-circuit control of the short-circuit element when performing the power factor improvement in the prior art of Patent Document 1 described above is a part in which the short-circuit start timing and the short-circuit time are controlled by an open loop, and the short-circuit operation is performed only for a certain interval with respect to the power cycle.
  • the power factor can be improved and the DC output voltage can be boosted, but the effect is small on the high load side where the amount of harmonic generation increases. Therefore, in order to obtain a sufficient power factor improvement effect in the conventional technology, that is, a harmonic suppression capability, with a future harmonic regulation strengthening, a reactor having a large inductance value is required. There arises a problem that the circuit is increased in size and cost.
  • the boost capability is limited, so operation on the high load side becomes unstable or stable operation on the high load side. Considering this, the selection range of the load becomes narrow.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a power conversion device that can satisfy high boosting performance and harmonic standards while achieving high efficiency over the entire operation region of the load. To do.
  • a power conversion device includes a rectifier circuit that converts AC power from an AC power source into DC power, and between the AC power source and the rectifier circuit.
  • a short-circuit unit that short-circuits the AC power supply via a connected reactor, and a control unit that outputs a drive pulse for controlling an on / off operation of the short-circuit unit to the short-circuit unit, and the control unit includes the power supply voltage.
  • the drive pulse is set so that the on-time of the drive pulse becomes longer as the phase of the power supply voltage becomes smaller in the section where the phase of the power supply voltage is 0 radians and ⁇ / 2 radians. Output.
  • the power conversion device has an effect that high boosting performance and harmonic standards can be satisfied while achieving high efficiency over the entire operation region of the load.
  • FIG. First configuration diagram of a reference voltage generation circuit for pulse control
  • positioning part A diagram showing a simple circuit consisting of a reactor, a short circuit, a rectifier circuit, and a smoothing capacitor
  • FIG. 1 The figure which shows the waveform of the absolute value of the power supply current to the phase of the power supply voltage when the load is a light load
  • FIG. 1 The figure for demonstrating operation
  • FIG. 1 is a diagram illustrating a configuration of the power conversion device according to the first embodiment.
  • the power conversion apparatus 100 includes a rectifier circuit 3 that converts AC power from the AC power source 1 into DC power, a reactor 2 that is connected between the AC power source 1 and the rectifier circuit 3, and a power source current Is of the AC power source 1.
  • Current detecting means 9 for detecting, a smoothing capacitor 4 connected between the output terminals of the rectifier circuit 3 and smoothing the voltage of the full-wave rectified waveform output from the rectifier circuit 3, and a DC output which is a voltage across the smoothing capacitor 4 DC voltage detector 5 for detecting voltage Vdc, power supply voltage detector 6 for detecting power supply voltage Vs of AC power supply 1, short-circuit unit 30 for short-circuiting AC power supply 1 through reactor 2, and ON / OFF of short-circuit unit 30 And a control unit 20 that outputs a plurality of drive pulses Sa2 for controlling the operation.
  • the control unit 20 changes the on / off time of each of the plurality of drive pulses Sa2 according to the voltage phase of the AC power supply 1.
  • the reactor 2 is connected to the AC power supply 1 side from the short-circuit portion 30 and is inserted between one input end of the rectifier circuit 3 and the AC power supply 1.
  • the rectifier circuit 3 is composed of a diode bridge in which four diodes are combined.
  • the DC voltage detection unit 5 is realized by an amplifier or a level shift circuit, detects the voltage across the smoothing capacitor 4, and the detected voltage is a DC output voltage Vdc that is a voltage detection value within a low voltage range that can be handled by the control unit 20. Convert to and output.
  • the current detection unit 9 includes a current detection element 8 and a current detection unit 7. The current detection element 8 is connected between the reactor 2 and the rectifier circuit 3 and detects the value of the current flowing between the reactor 2 and the rectifier circuit 3.
  • a current transformer or a shunt resistor is used for the current detection element 8.
  • the current detection unit 7 is realized by an amplifier or a level shift circuit, converts a voltage directly proportional to the current detected by the current detection element 8 into a current detection voltage Vis within a low voltage range that can be handled by the control unit 20, and outputs the voltage. To do.
  • the control unit 20 is configured by a microcomputer, and generates a drive pulse Sa and a reference voltage V ref that are switching pulses for controlling the short-circuit element 32 of the short-circuit unit 30 based on the DC output voltage Vdc and the power supply voltage Vs.
  • a pulse transmission unit 22 that converts the drive pulse Sa1 output from the unit 23 into one or a plurality of drive pulses Sa2 and transmits the drive pulse Sa2 to the short-circuit unit 30.
  • the reference voltage V ref is a hysteresis reference voltage that is a threshold value that limits the value of the power supply current Is.
  • the reference voltage V ref includes a positive reference voltage V refH and a negative reference voltage V refL . A circuit for generating the reference voltage V ref will be described later.
  • the pulse placement unit 23 generates a drive pulse Sa1 that is one or a plurality of switching pulses generated based on the data storage unit 23a and data stored in the data storage unit 23a. Generated based on the first pulse arrangement unit 23b arranged during the ON period of the pulse Sa, the positive reference voltage V refH , the negative reference voltage V refL and the current detection voltage Vis generated by the drive pulse generation unit 21.
  • a second pulse arrangement unit 23c that arranges the drive pulse Sa1 that is one or more switching pulses during the ON period of the drive pulse Sa, and the drive pulse Sa1 or the second pulse that is output from the first pulse arrangement unit 23b
  • the selection unit is a selector that selects the drive pulse Sa1 output from the pulse placement unit 23c and outputs it to the pulse transmission unit 22. And a Kuta 23d. Details of the first pulse arrangement unit 23b and the second pulse arrangement unit 23c will be described later.
  • the drive pulse Sa1 output from the first pulse placement unit 23b is transmitted to the pulse transmission unit 22
  • the drive pulse Sa1 output from the second pulse placement unit 23c is transmitted to the pulse transmission unit 22.
  • the pulse transmission unit 22 includes a level shift circuit, performs voltage level shift so that gate driving can be performed, converts the driving pulse Sa1 output from the pulse arranging unit 23 into a driving pulse Sa2 that is a gate driving pulse, and short-circuits 30. Output to.
  • the short-circuit unit 30 which is a bidirectional switch is configured by a diode bridge 31 connected in parallel to the AC power source 1 via the reactor 2 and a short-circuit element 32 connected to both output terminals of the diode bridge 31.
  • the short-circuit element 32 is a metal oxide semiconductor field effect transistor
  • the gate of the short-circuit element 32 is connected to the pulse transmission unit 22, and the short-circuit element 32 is turned on / off by the drive pulse Sa ⁇ b> 2 from the pulse transmission unit 22.
  • the short-circuit element 32 is turned on, the AC power supply 1 is short-circuited via the reactor 2 and the diode bridge 31.
  • the configuration example in which the short-circuit element 32 is turned on / off by the drive pulse Sa2 output from the pulse transmission unit 22 is shown.
  • the pulse arrangement unit 23 has the function of the pulse transmission unit 22 to perform pulse arrangement.
  • the short-circuit element 32 may be driven by the drive pulse Sa1 output from the unit 23.
  • the drive pulse for the short-circuit element 32 is the drive pulse Sa1.
  • the second pulse arrangement unit 23c is mainly used for associating the value of the power supply current Is with a plurality of drive pulses Sa1 by a preliminary test, and is configured by hardware, for example, a hysteresis comparator described later. Data in which the value of the power supply current Is and the plurality of drive pulses Sa1 are associated is stored in the data storage unit 23a. More specifically, the internal contact of the selector 23d is switched to the Y-side input terminal, and the drive pulse Sa generated by the drive pulse generator 21 and the plurality of drive pulses Sa1 output from the second pulse arrangement unit 23c are collected. To do. Data collection is performed by analysis or actual equipment.
  • the ON time of the drive pulse Sa for example, the ON time of the drive pulse Sa, the ON time of each of the plurality of drive pulses Sa1, the OFF time of each of the plurality of drive pulses Sa1, and the pulse number of each of the plurality of drive pulses Sa1
  • the attached data is stored in the data storage unit 23a.
  • the first pulse arrangement unit 23b is based on the data stored in the data storage unit 23a, and during the ON period of the drive pulse Sa generated by the drive pulse generation unit 21, the drive pulse Sa1 that is one or more switching pulses. Is placed and output.
  • the first pulse placement unit 23b is used in an application where cost reduction is strongly required, and the second is used when the accuracy of waveform generation is desired to be used in various usage environments although the cost reduction requirement is not so high.
  • the pulse arrangement unit 23c may be used.
  • the first pulse arrangement unit 23b and the second pulse arrangement unit 23c are used together, the selector 23d is switched according to the operating conditions, and the drive pulse Sa1 output from the first pulse arrangement unit 23b or the second pulse arrangement unit 23c is transmitted to the pulse transmission unit.
  • the structure which transmits to 22 may be sufficient.
  • the power supply voltage Vs, the power supply current Is, and the DC output voltage Vdc are detected in order to output the drive pulse Sa1, but the first pulse arrangement unit 23b is based on the data stored in the data storage unit 23a.
  • FIG. 2 is a first block diagram of the reference voltage generation circuit for pulse control.
  • the circuit in FIG. 2 generates a reference voltage V ref by converting a pulse width modulation signal, which is the port output Sb of the drive pulse generation unit 21, into a DC value by a low-pass filter.
  • the value of the reference voltage V ref can be varied seamlessly by controlling the duty ratio of the pulse width modulation signal.
  • FIG. 3 is a second block diagram of the reference voltage generating circuit for pulse control.
  • the circuit of FIG. 3 drives the switch TR with the port output Sb of the drive pulse generator 21 to vary the value of the reference voltage V ref stepwise by the voltage dividing ratio of the resistors Rb and Rc.
  • the circuit for generating the reference voltage V ref is not limited to the circuit shown in FIG. 2 and 3, may be generated by known circuits other than the circuit shown in FIG. 2 and 3, the control unit 20 These reference voltages V ref generated externally may be used.
  • FIG. 4 is a diagram showing a configuration example of the second pulse arrangement unit.
  • the control parameter increases significantly as the number of switching increases. Therefore, the design is complicated and difficult, and there is a problem that the time required for reliability verification and evaluation is greatly increased.
  • the second pulse placement unit 23c of the first embodiment uses a hysteresis comparator shown in FIG.
  • the second pulse arrangement unit 23c includes a positive-side upper limit threshold V THH (H) calculated by equation (1), a positive-side lower limit threshold V THH (L) calculated by equation (2), and a positive-side reference voltage V.
  • a positive-side hysteresis comparator HCH that determines the hysteresis corresponding to the positive-side current control range and controls the waveform of the current detection voltage Vis according to the relationship with refH
  • the negative-side upper limit threshold V THL ( H) and the negative electrode side lower limit threshold value V THL (L) calculated by the equation (2) and the negative electrode side reference voltage V refL the hysteresis corresponding to the current control range on the negative electrode side is determined to determine the current detection voltage Vis.
  • a negative-side hysteresis comparator HCL that controls the waveform.
  • the current control range is a target control range of the power supply current Is of the AC power supply 1
  • the upper limit threshold is a threshold that regulates the upper limit of the short-circuit current that flows when the short-circuit unit 30 is turned on. Is a threshold set to a value smaller than the upper limit threshold.
  • V d of equation (1) represents a low-voltage power supply
  • the V OL represents the output saturation voltage of the operational amplifier.
  • the second pulse arrangement unit 23c inverts the output of the AND logic IC2 ′ that outputs the positive drive pulse SaH by ANDing the output of the positive hysteresis comparator HCH and the drive pulse Sa, and the output of the negative hysteresis comparator HCL.
  • Output NOT logic IC3, AND logic IC2 that outputs AND logic of NOT logic IC3 output and drive pulse Sa and outputs negative side drive pulse SaL, and positive side drive pulse SaH output from AND logic IC2 '
  • An AND logic IC4 that takes an AND logic with the negative side drive pulse SaL output from the AND logic IC2 and outputs a drive pulse Sa1 as a result of the AND logic.
  • the second pulse arrangement unit 23c having the positive-side hysteresis comparator HCH and the negative-side hysteresis comparator HCL can output the drive pulse Sa1 regardless of the current polarity.
  • the waveform of the current detection voltage Vis it is possible to boost the DC output voltage Vdc while suppressing the peak value of the short-circuit current that flows when the short-circuit unit 30 is turned on.
  • the hysteresis comparator can change the width of the hysteresis by changing the resistance values of the resistors R1, R1 ', R2, R2', R3, and R3 '.
  • the combined resistance value can be switched by connecting a series circuit of a switch and a resistor in parallel to the resistor R2 or the resistor R2 'and opening and closing the switch.
  • FIG. 5 is a diagram showing a simple circuit including a reactor, a short-circuit portion, a rectifier circuit, and a smoothing capacitor.
  • FIG. 5 shows a current path when the short-circuit portion 30 is turned on and off.
  • FIG. 6 is a diagram illustrating a waveform of the power supply current Is when the short-circuit element is switched once in the half cycle of the AC power supply 1 in the partial switching pulse mode.
  • FIG. 6 shows, as an example of the operation in the partial switching pulse mode, a driving pulse Sa that is a single pulse when the short-circuit unit 30 is switched once during the half cycle of the power source.
  • Tdl is the time until a certain time elapses from the rising zero cross point of the power supply voltage Vs.
  • the partial switching pulse mode is a mode in which the short-circuit unit 30 is turned on / off once or a plurality of times, that is, a short-circuit operation is performed once or a plurality of times in a half cycle of the power supply voltage in the current open loop control.
  • the energy accumulated in the reactor 2 can be controlled by controlling the short circuit start time and the short circuit duration time of the short circuit unit 30, and the DC output voltage Vdc can be boosted steplessly.
  • the short-circuit unit 30 When the short-circuit unit 30 is turned on, a closed circuit is formed by the AC power source 1, the reactor 2, and the short-circuit unit 30, and the AC power source 1 is short-circuited via the reactor 2. Therefore, the power source current Is flows in the closed circuit, and the reactor 2 stores magnetic energy obtained by multiplying the value I of the power source current Is squared by the inductance L of the reactor 2 and dividing by 2. The stored energy is released to the load 10 side at the same time when the short-circuit unit 30 is turned off, rectified by the rectifier circuit 3, and transferred to the smoothing capacitor 4. By this series of operations, the power supply current Is flows through the current path of FIG.
  • the energization angle of the power supply current Is can be expanded as compared with the passive mode without power factor improvement, and the power factor can be improved.
  • the short-circuit time of the short-circuit portion 30 is increased, more energy can be stored in the reactor 2, but the peak of the power supply current Is becomes larger, so that in the region where the value of the power supply voltage Vs is near the peak.
  • the potential fluctuation of the voltage across the short-circuiting element accompanying the opening / closing operation of the shorting element 32 becomes large. Therefore, the generated noise may not be negligible.
  • the occurrence of such noise is suppressed by changing the on / off time of the short-circuit unit 30 in accordance with the voltage phase of the AC power supply.
  • the operation of changing the on / off time of the short-circuit portion 30 will be described with reference to FIGS.
  • FIG. 7 is a diagram showing a waveform of the absolute value of the power supply current with respect to the phase of the power supply voltage when the load is a light load.
  • the light load indicates a state where the output of the power conversion device 100 is small.
  • ⁇ represents the phase of the power supply voltage
  • Vs represents the power supply voltage
  • represents the absolute value of the power supply current
  • Sa represents the drive pulse output from the drive pulse generation unit 21
  • Sa1 represents the pulse placement unit. It represents the drive pulse to be arranged.
  • the phase of the falling zero cross point of the power supply voltage Vs is set to 0 (radian).
  • V THH (H) is a positive side upper limit threshold
  • V THH (L) is a positive side lower limit threshold
  • V THL (H) is a negative side upper limit threshold
  • V THL (L) is a negative side lower threshold.
  • the positive-side upper limit threshold is obtained, for example, by continuously changing the offset amount with respect to the positive-side lower limit threshold according to the value of the phase ⁇ .
  • the negative electrode side upper limit threshold value can be obtained by, for example, continuously changing the offset amount with respect to the negative electrode side lower limit threshold value according to the value of the phase ⁇ .
  • the offset amount is a hysteresis width between the upper limit threshold and the lower limit threshold.
  • Tdl is the time from the rising zero cross point of the power supply voltage Vs until a certain time elapses.
  • Sa11, Sa12, and Sa13 are drive pulse groups that are output in a section from 0 (radian) to ⁇ / 2 (radian) when the power supply voltage Vs is positive.
  • A is the phase of the timing when the drive pulse Sa11 is turned on
  • B is the phase of the timing when the drive pulse Sa11 is turned off
  • C is the phase of the timing when the drive pulse Sa12 is turned on
  • D is the phase of the drive pulse Sa12.
  • E is the phase of the timing when the drive pulse Sa13 is turned on
  • F is the phase of the timing when the drive pulse Sa13 is turned off.
  • the phases A to F have a relationship of 0 ⁇ A ⁇ B ⁇ C ⁇ D ⁇ E ⁇ F ⁇ / 2 (radian).
  • the pulse placement unit 23 suppresses the switching frequency of the short-circuit element 32 by performing sparse control with the hysteresis width widened.
  • the pulse placement unit 23 suppresses the harmonic content by narrowing the hysteresis width and carrying out precise control.
  • the drive pulse Sa and the first drive pulse Sa11 are turned on.
  • the drive pulse Sa11 is turned on, the absolute value
  • the drive pulse Sa12 is turned on.
  • the drive pulse Sa12 When the drive pulse Sa12 is turned on, the absolute value
  • the drive pulse Sa13 When the drive pulse Sa13 is turned on, the absolute value
  • of the power supply current falls between the upper limit threshold and the lower limit threshold.
  • the hysteresis width between the upper threshold value and the lower threshold value may be changed.
  • the ON time of the drive pulse Sa11 output in the section from the phase A to the phase B becomes the ON time of the drive pulse Sa12 output in the section from the phase C to the phase D. Longer than time. Further, the ON time of the drive pulse Sa12 output in the section from the phase C to the phase D is longer than the ON time of the drive pulse Sa13 output in the section from the phase E to the phase F. That is, the control unit 20 sets the zero cross point of the power supply voltage Vs to 0 (radian), and each of the plurality of drive pulses Sa1 output in a section where the phase of the power supply voltage Vs is from 0 (radian) to ⁇ / 2 (radian). The plurality of drive pulses Sa1 are arranged so that the ON time of the power supply voltage Vs becomes longer as the phase of the power supply voltage Vs becomes smaller.
  • the amount of change in power supply current during the on-time of the drive pulse Sa11 is larger than the amount of change in power supply current during the on-time of the drive pulse Sa12. Further, the amount of change in power supply current during the on-time of the drive pulse Sa12 is larger than the amount of change in power supply current during the on-time of the drive pulse Sa13. That is, the control unit 20 sets the zero cross point of the power supply voltage Vs to 0 (radian), and each of the plurality of drive pulses Sa1 output in a section where the phase of the power supply voltage Vs is from 0 (radian) to ⁇ / 2 (radian). The plurality of drive pulses Sa1 are arranged so that the amount of change in the power supply current during the ON time increases as the phase of the power supply voltage Vs decreases.
  • the number of the plurality of drive pulses Sa1 output in the section where the phase of the power supply voltage Vs is from 0 (radian) to ⁇ / 2 (radian) decreases as the phase of the power supply voltage Vs decreases. That is, the control unit 20 sets the zero cross point of the power supply voltage Vs to 0 (radian), and the number of the plurality of drive pulses Sa1 output in the section from the power supply voltage Vs to 0 (radian) to ⁇ / 2 (radian). However, the plurality of drive pulses Sa1 are arranged so as to decrease as the phase of the power supply voltage Vs decreases.
  • the open / close time of the short-circuit element 32 can be continuously changed, a sinusoidal current waveform can be obtained, and the generated noise is suppressed. it can.
  • the pulse arrangement operation shown in FIG. 7 is the same when the power supply voltage Vs is negative. That is, the control unit 20 sets the falling zero cross point of the power supply voltage Vs to 0 (radian), and outputs a plurality of drive pulses that are output in a section from 0 (radian) to ⁇ / 2 (radian).
  • the plurality of drive pulses Sa1 are arranged so that the on-time of each of Sa1 becomes longer as the phase of the power supply voltage Vs becomes smaller. Further, the control unit 20 sets the falling zero cross point of the power supply voltage Vs to 0 (radian), and outputs a plurality of drive pulses that are output in a section from 0 (radian) to ⁇ / 2 (radian).
  • the plurality of drive pulses Sa1 are arranged so that the amount of change in the power supply current during the on-time of Sa1 increases as the phase of the power supply voltage Vs decreases. Further, the control unit 20 sets the falling zero cross point of the power supply voltage Vs to 0 (radian), and outputs a plurality of drive pulses that are output in a section from 0 (radian) to ⁇ / 2 (radian). The plurality of drive pulses Sa1 are arranged so that the number of Sa1 decreases as the phase of the power supply voltage Vs decreases.
  • FIG. 8 is a diagram showing a waveform of the absolute value of the power supply current with respect to the phase of the power supply voltage when the load is overloaded.
  • the overload indicates a state where the output of the power conversion device 100 is large.
  • the same parts as those in FIG. 7 are denoted by the same reference numerals, and the description thereof is omitted. Only different parts will be described here.
  • the drive pulses Sa11, Sa12, Sa13 are a drive pulse group that is output in a section in which the phase of the power supply voltage Vs is from 0 (radian) to ⁇ / 2 (radian) when the power supply voltage Vs is positive.
  • the drive pulses Sa14, Sa15, and Sa16 are drive pulse groups that are output in a section where the phase of the power supply voltage Vs is from ⁇ / 2 (radian) to ⁇ (radian) when the power supply voltage Vs is positive.
  • G is the phase of the timing when the drive pulse Sa14 is turned on
  • H is the phase of the timing when the drive pulse Sa14 is turned off
  • I is the phase of the timing when the drive pulse Sa15 is turned on
  • J is the phase of the drive pulse Sa15.
  • K is the phase of the timing when the drive pulse Sa16 is turned on
  • L is the phase of the timing when the drive pulse Sa16 is turned off.
  • the phase G to L and the cycle of the power supply voltage Vs have a relationship of ⁇ / 2 ⁇ G ⁇ H ⁇ I ⁇ J ⁇ K ⁇ L ⁇ (radian).
  • the upper threshold value is obtained by continuously changing the offset amount with respect to the lower threshold value according to the value of the phase ⁇ .
  • the pulse placement unit 23 suppresses the switching frequency of the short-circuit element 32 by performing sparse control with the hysteresis width widened.
  • the pulse placement unit 23 suppresses the harmonic content by narrowing the hysteresis width and carrying out precise control.
  • both the drive pulse Sa and the first drive pulse Sa11 are turned on.
  • the drive pulse Sa11 is turned on, the absolute value
  • the drive pulse Sa12 is turned on.
  • the drive pulse Sa12 When the drive pulse Sa12 is turned on, the absolute value
  • the drive pulse Sa14 to the drive pulse Sa16 are arranged, and the absolute value
  • of the power supply current falls between the upper limit threshold and the lower limit threshold. Further, in order to change the ON time of each of the plurality of drive pulses Sa1, that is, the OFF time of the short circuit element 32, the hysteresis width between the upper limit threshold value and the lower limit threshold value may be changed.
  • the ON time of the drive pulse Sa15 output in the section from the phase I to the phase J is output in the section from the phase G to the phase H. It becomes longer than the ON time of the drive pulse Sa14. That is, the control unit 20 sets the zero cross point of the power supply voltage Vs to 0 (radian), and each of the plurality of drive pulses Sa1 output in a section where the phase of the power supply voltage Vs is from ⁇ / 2 (radian) to ⁇ (radian).
  • the plurality of drive pulses Sa1 are arranged so that the ON time of the power supply voltage Vs becomes longer as the phase of the power supply voltage Vs increases.
  • the control unit 20 sets the zero cross point of the power supply voltage Vs to 0 (radian), and each of the plurality of drive pulses Sa1 output in a section where the phase of the power supply voltage Vs is from ⁇ / 2 (radian) to ⁇ (radian).
  • the plurality of drive pulses Sa1 are arranged so that the amount of change in the power supply current during the ON time increases as the phase of the power supply voltage Vs increases.
  • the on-time of the drive pulse Sa16 output in the section from the phase K to the phase L is determined by the falling position of the drive pulse Sa
  • the change amount of the power supply current in the section from the phase G to the phase H is the drive pulse. It is determined by the position of the falling edge of Sa. Accordingly, the relationship that the ON time of each of the plurality of drive pulses Sa1 becomes longer as the phase becomes larger, and the change amount of the power source current in each of the ON times of the plurality of drive pulses Sa1 becomes larger as the phase becomes larger.
  • the power supply voltage Vs is from the drive pulse Sa14 to the drive pulse Sa15 among the drive pulses Sa16 that are output in the interval from ⁇ / 2 (radian) to ⁇ (radian).
  • the number of drive pulses Sa1 output in the vicinity of ⁇ (radian) among the plurality of drive pulses Sa1 output in the interval from ⁇ / 2 (radian) to ⁇ (radian) of the power supply voltage Vs is: The number is smaller than the number of drive pulses Sa1 output in the vicinity of ⁇ / 2 (radian). That is, the control unit 20 sets the zero cross point of the power supply voltage Vs to 0 (radian), and the number of the plurality of drive pulses Sa1 output in a section where the phase of the power supply voltage Vs is from ⁇ / 2 (radian) to ⁇ (radian). However, the plurality of drive pulses Sa1 are arranged so that the power supply voltage Vs becomes smaller as the phase becomes larger.
  • the pulse placement operation shown in FIG. 8 is the same when the falling zero cross point of the power supply voltage Vs is set to 0 (radian). That is, the control unit 20 sets the falling zero cross point of the power supply voltage Vs to 0 (radian), and outputs a plurality of drive pulses that are output in a section where the phase of the power supply voltage Vs is from ⁇ / 2 (radian) to ⁇ (radian).
  • the plurality of drive pulses Sa1 are arranged so that the on time of each of Sa1 becomes longer as the phase of the power supply voltage Vs becomes larger.
  • control unit 20 sets the falling zero-cross point of the power supply voltage Vs to 0 (radian), and outputs a plurality of drive pulses Sa1 output in a section where the phase of the power supply voltage Vs is from ⁇ / 2 (radian) to ⁇ (radian).
  • the plurality of drive pulses Sa1 are arranged so that the amount of change in the power supply current during each ON time increases as the phase of the power supply voltage Vs increases.
  • control unit 20 sets the falling zero-cross point of the power supply voltage Vs to 0 (radian), and outputs a plurality of drive pulses Sa1 output in a section where the phase of the power supply voltage Vs is from ⁇ / 2 (radian) to ⁇ (radian).
  • the plurality of drive pulses Sa1 are arranged so that the number of the power supply voltage Vs decreases as the phase of the power supply voltage Vs increases.
  • the open / close time of the short-circuit element 32 can be continuously changed, and a sinusoidal current waveform is obtained by the on / off operation of the minimum necessary short-circuit element 32. And the generated noise can be suppressed.
  • the determination of whether the load is a light load or an overload is performed by, for example, the drive pulse generator 21.
  • the driving state information indicating the operating state of the load to which the output power of the power converter 100 is supplied is input to the driving pulse generation unit 21, and the driving pulse generation unit 21 receives the load based on the driving state information. Determine whether the load is light or overloaded.
  • the drive pulse generator 21 When the load is light, the drive pulse generator 21 generates a drive pulse Sa having an on-time shorter than the on-time of the drive pulse Sa generated at the time of overload.
  • the DC output voltage Vdc at the time of light load can be prevented from being boosted excessively, the harmonic component contained in the power supply current Is at light load is suppressed, and the iron loss of the reactor 2 is suppressed. Will be improved.
  • the drive pulse generator 21 when it is determined that the load is an overload, the drive pulse generator 21 generates a drive pulse Sa having an on-time longer than the on-time of the drive pulse Sa generated at a light load. As a result, the DC output voltage Vdc can be boosted while suppressing the peak value of the power supply current Is during overload.
  • the operating state information is, for example, modulation rate and motor speed information output from the control circuit of the inverter device that converts the DC output voltage Vdc of the power conversion device 100 into an AC voltage and supplies the AC voltage to the load.
  • FIG. FIG. 9 is a diagram illustrating a configuration of the power conversion device according to the second embodiment.
  • the power conversion device 100A according to the second embodiment includes a pulse output determination unit 23e between the first pulse arrangement unit 23b and the selector 23d.
  • the pulse output determining unit 23e permits or prohibits transmission of the drive pulse output from the first pulse arranging unit 23b to the selector 23d.
  • the current flowing through the reactor 2 becomes large, and it is necessary to balance the charging and discharging of the smoothing capacitor 4, so that switching should be stopped near the peak of the power supply voltage Vs.
  • power conversion apparatus 100A of the second embodiment is used.
  • the same reference numerals are given to the same parts as those in the first embodiment, and the description thereof is omitted, and only different parts will be described here.
  • FIG. 10 is a diagram for explaining the operation of the power conversion apparatus according to the second embodiment. 10, similarly to FIG. 8, the phase ⁇ of the power supply voltage Vs, the power supply voltage Vs, the absolute value of the power supply current
  • FIG. 10 shows the waveform of the absolute value of the power supply current with respect to the phase of the power supply voltage Vs when the load is overloaded, as in FIG.
  • the drive pulses Sa11, Sa12, Sa13 are a drive pulse group that is output in a section in which the phase of the power supply voltage Vs is from 0 (radian) to ⁇ / 2 (radian) when the power supply voltage Vs is positive.
  • the drive pulse Sa14 is a drive pulse group output in a section where the phase of the power supply voltage Vs is from ⁇ / 2 (radian) to ⁇ (radian) when the power supply voltage Vs is positive.
  • the drive pulses Sa15, Sa16, Sa17 are a drive pulse group that is output in a section where the phase of the power supply voltage Vs is from ⁇ (radian) to 3 / 2 ⁇ (radian) when the power supply voltage Vs is negative.
  • the drive pulse Sa18 is a drive pulse group that is output in a section in which the phase of the power supply voltage Vs is 3 / 2 ⁇ (radian) to 2 ⁇ (radian) when the power supply voltage Vs is negative.
  • A is the phase of the timing when the drive pulse Sa13 is turned off
  • B is the phase of the timing when the drive pulse Sa14 is turned on
  • C is the phase near the falling zero cross point of the power supply voltage Vs
  • D is the power supply voltage It is the phase at the falling zero crossing point of Vs.
  • E is the phase of the timing when the drive pulse Sa17 is turned off
  • F is the phase of the timing when the drive pulse Sa18 is turned on
  • G is the phase near the rising zero cross point of the power supply voltage Vs
  • H is the power supply voltage Vs. Is the phase at the rising zero crossing point.
  • the phases A to H have a relationship of 0 ⁇ A ⁇ B ⁇ C ⁇ D ⁇ E ⁇ F ⁇ G ⁇ H ⁇ 2 ⁇ (radian).
  • the pulse output determination unit 23e sets the zero cross point of the power supply voltage Vs to 0 (radian), and in the interval from the phase A to the phase B near the peak of the positive power supply voltage Vs, It is prohibited to transmit the drive pulse Sa1 output from the pulse placement unit 23c to the selector 23d. Further, the pulse output determination unit 23e transmits the drive pulse Sa1 output from the second pulse arrangement unit 23c to the selector 23d in the section from the phase E to the phase F in the vicinity of the peak of the negative power supply voltage Vs. Ban.
  • control unit 20 of the power conversion device 100A uses the zero cross point of the power supply voltage Vs as 0 radians, and the section from the phase A to the phase B and the section from the phase E to the phase F are short-circuit elements. As these 32 switching prohibition areas, transmission of the drive pulse Sa1 to the selector 23d is prohibited in these switching prohibition areas.
  • the charge / discharge balance can be achieved by providing the above-mentioned switching inhibition region, and the harmonic current can be reduced.
  • the power supply current may have a tail and exceed the zero cross point of the power supply voltage Vs.
  • the drive pulse Sa may extend to near the zero cross point of the power supply voltage Vs.
  • a switching prohibition region may be provided in the vicinity of the zero cross point of the power supply voltage Vs as shown in FIG. In FIG. 10, a section from phase C to phase D and a section from phase G to phase H are set as switching prohibition regions.
  • the control unit 20 arranges the plurality of drive pulses Sa1 within a section in which the phase of the power supply voltage Vs is from 0 radians to ⁇ / 2 radians, with the rising zero cross point of the power supply voltage Vs set to 0 radians. Is provided, or a region for prohibiting the arrangement of the plurality of drive pulses Sa1 is provided in a section where the phase of the power supply voltage Vs is from ⁇ / 2 radians to ⁇ radians.
  • a region in which a switching pulse for the short-circuit element 32 is not output in one cycle of the power supply voltage Vs is provided, the reliability is high, and waveform generation with reduced noise generation and harmonic generation is easily performed. it can.
  • the pulse placement operation shown in FIG. 10 is the same when the falling zero cross point of the power supply voltage Vs is set to 0 (radian).
  • the control unit 20 sets the falling zero-cross point of the power supply voltage Vs to 0 radians, and sets a plurality of drive pulses Sa1 within a section where the phase of the power supply voltage Vs ranges from 0 radians to ⁇ / 2 radians.
  • a region for prohibiting the placement is provided, or a region for prohibiting the placement of the plurality of drive pulses Sa1 is provided in a section where the phase of the power supply voltage Vs is from ⁇ / 2 radians to ⁇ radians.
  • the power converters 100 and 100A according to the first and second embodiments can be used by connecting an inverter to the load side of the power converters 100 and 100A, and further include home appliances, air conditioners, refrigeration equipment, and vacuum cleaners. And any one of various devices such as a hand dryer.
  • the reactor 2 is inserted between the AC power source 1 and the rectifier circuit 3, and the rectifier circuit 3 is connected to the AC power source 1 via the reactor 2.
  • 100A only needs to be able to short-circuit and open the power supply via the reactor 2, and therefore the positional relationship between the rectifier circuit 3, the reactor 2, and the short-circuit unit 30 is not limited to the configuration of the illustrated example.
  • the power converters 100 and 100A may have a configuration in which the power source current Is flows in the order of the AC power source 1, the reactor 2, the short-circuit unit 30, and the AC power source 1 at the time of a short circuit, for example, between the AC power source 1 and the reactor 2
  • the rectifier circuit 3 may be inserted and the reactor 2 may be connected to the AC power source 1 via the rectifier circuit 3.
  • the power converters according to Embodiments 1 and 2 are configured to use a rectifier circuit that converts AC power from an AC power source into DC power, and a reactor connected between the AC power source and the rectifier circuit.
  • the on / off time of each pulse is changed.
  • the configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

電力変換装置１００は、交流電源１からの交流電力を直流電力に変換する整流回路３と、交流電源１と整流回路３との間に接続されたリアクタ２を介して交流電源１を短絡する短絡部３０と、短絡部３０のオンオフ動作を制御する複数の駆動パルスを出力する制御部２０と、を備え、制御部２０は、交流電源１の電源電圧の位相に応じて、複数の駆動パルスの各々のオンオフ時間を変化させることにより、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる。

Description

電力変換装置
　本発明は、交流電力を直流電力に変換する電力変換装置に関する。
　下記特許文献１に示される従来技術では、電源力率を改善し入力電流に含まれる高調波成分を低減する力率改善回路が開示され、全波整流モードまたは倍電圧整流モードを選択すると共に、短絡素子の短絡開始時期と短絡時間をオープンループにて制御することで力率改善機能と昇圧機能を実現するものである。すなわち、下記特許文献１の従来技術は、整流回路切換用スイッチのオンオフにより整流回路を全波整流モードまたは倍電圧整流モードに制御し、力率改善回路の直流出力電圧を大きく２段階に分け、この２段階に分けた領域を更に短絡素子のオープンループでの短絡可変制御により、力率改善なしと力率改善ありの２段階に分けることにより、全体で４段階の直流出力電圧領域を構成し、これにより直流出力電圧の出力範囲を拡大しつつ、高負荷側での力率を改善することができる。
　また、下記特許文献２に示される従来技術は、負荷に対応して設定された電圧制御増幅器の出力と平滑コンデンサの直流負荷電圧Ｅとの差ΔＥに対応して直流電圧制御信号を出力する電圧制御増幅器を設け、また、直流電圧制御部からの制御信号と交流電源に同期した正弦波状の同期信号との積から電流基準信号を出力する掛算器を設ける。この電流基準信号と整流素子の交流側電流とを比較することでスイッチ素子を高周波でオンオフ制御し、交流入力電流を正弦波状に制御しながら直流出力電圧を所望の値に制御するものであり、電源力率を１とし、高調波の発生を抑制することができる。
特開平１１－２０６１３０号公報 特許第２１４０１０３号公報
　しかしながら、上記特許文献１，２の従来技術によれば短絡素子の制御パターンが限定される。すなわちこれらの従来技術では、全負荷領域において電流をフィードバックする高周波スイッチングモードと、電流オープンループ制御の部分スイッチングモードとの何れかに短絡素子の制御パターンが限定される。従って、これらの従来技術は低負荷領域において直流出力電圧が昇圧し過ぎるのを避けるために短絡素子を動作させず、力率改善が行われない。そのため、低負荷領域では入力電流の波形歪みが大きく、高調波成分を多く含む電流がリアクトルを流れてしまい、リアクトル鉄損が増大し、これにより力率改善回路の交直変換効率が低下してしまう。
　また、上記特許文献１の従来技術において力率改善を行う際の短絡素子の短絡制御は、短絡開始時期および短絡時間をオープンループにて制御し、電源周期に対し一定区間だけ短絡動作を行う部分スイッチング方式であるため、力率改善および直流出力電圧の昇圧ができるものの、高調波発生量が多くなる高負荷側では効果が小さい。そのため、今後の高調波規制強化に伴い、従来技術にて充分な力率改善効果すなわち高調波抑制能力を得るためには、大きなインダクタンス値を有するリアクトルを必要とし、そのため、交直変換効率の低下、回路の大型化およびコストの増加を招くという問題が生じる。また、高調波発生量を一定レベルに抑制しつつ直流出力電圧を昇圧する場合、昇圧能力に限界があるため、高負荷側での運転が不安定になり、あるいは高負荷側での安定運転を考えると負荷の選択幅が狭くなってしまう。
　本発明は、上記に鑑みてなされたものであって、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる電力変換装置を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明に係る電力変換装置は、交流電源からの交流電力を直流電力に変換する整流回路と、前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、前記短絡部のオンオフ動作を制御する駆動パルスを前記短絡部へ出力する制御部と、を備え、前記制御部は、前記電源電圧のゼロクロス点を０ラジアンとして、前記電源電圧の位相が０ラジアンからπ／２ラジアンまでの区間において、前記駆動パルスのオン時間が、前記電源電圧の位相が小さくなるほど長くなるように前記駆動パルスを出力する。
　本発明に係る電力変換装置は、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる、という効果を奏する。
実施の形態１に係る電力変換装置の構成を示す図 パルス制御用基準電圧生成回路の第１の構成図 パルス制御用基準電圧生成回路の第２の構成図 第２のパルス配置部の構成例を示す図 リアクタ、短絡部、整流回路、および平滑コンデンサから成る簡易回路を示す図 部分スイッチングパルスモードで交流電源の正極側半周期に短絡素子を１回スイッチングさせたときの電源電流の波形を示す図 負荷が軽負荷である場合の電源電圧の位相に対する電源電流の絶対値の波形を示す図 負荷が過負荷である場合の電源電圧の位相に対する電源電流の絶対値の波形を示す図 実施の形態２に係る電力変換装置の構成を示す図 実施の形態２に係る電力変換装置の動作を説明するための図
　以下に、本発明の実施の形態に係る電力変換装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は実施の形態１に係る電力変換装置の構成を示す図である。電力変換装置１００は、交流電源１からの交流電力を直流電力に変換する整流回路３と、交流電源１と整流回路３との間に接続されたリアクタ２と、交流電源１の電源電流Ｉｓを検出する電流検出手段９と、整流回路３の出力端間に接続され整流回路３から出力される全波整流波形の電圧を平滑化する平滑コンデンサ４と、平滑コンデンサ４の両端電圧である直流出力電圧Ｖｄｃを検出する直流電圧検出部５と、交流電源１の電源電圧Ｖｓを検出する電源電圧検出部６と、リアクタ２を介して交流電源１を短絡する短絡部３０と、短絡部３０のオンオフ動作を制御する複数の駆動パルスＳａ２を出力する制御部２０とを有する。制御部２０は、交流電源１の電圧位相に応じて複数の駆動パルスＳａ２の各々のオンオフ時間を変化させる。
　リアクタ２は、短絡部３０よりも交流電源１側に接続され、整流回路３の一方の入力端と交流電源１との間に挿入されている。整流回路３は４つのダイオードを組み合わせたダイオードブリッジで構成されている。直流電圧検出部５は、増幅器あるいはレベルシフト回路で実現され、平滑コンデンサ４の両端電圧を検出し、検出した電圧を制御部２０が取り扱い可能な低圧範囲内の電圧検出値である直流出力電圧Ｖｄｃに変換して出力する。電流検出手段９は、電流検出素子８と電流検出部７で構成される。電流検出素子８は、リアクタ２と整流回路３の間に接続され、リアクタ２と整流回路３との間に流れる電流の値を検出する。電流検出素子８には一例としてカレントトランスまたはシャント抵抗が用いられる。電流検出部７は、増幅器あるいはレベルシフト回路で実現され、電流検出素子８で検出された電流に正比例した電圧を、制御部２０が取り扱い可能な低圧範囲内の電流検出電圧Ｖｉｓに変換して出力する。
　制御部２０は、マイクロコンピュータで構成され、直流出力電圧Ｖｄｃおよび電源電圧Ｖｓに基づいて短絡部３０の短絡素子３２を制御するためのスイッチングパルスである駆動パルスＳａと基準電圧Ｖｒｅｆとを生成する駆動パルス生成部２１と、駆動パルス生成部２１で生成された駆動パルスＳａのオン期間中に、１または複数のスイッチングパルスである駆動パルスＳａ１を配置して出力するパルス配置部２３と、パルス配置部２３から出力された駆動パルスＳａ１を１または複数の駆動パルスＳａ２に変換して短絡部３０へ伝達するパルス伝達部２２とを有する。
　基準電圧Ｖｒｅｆは、電源電流Ｉｓの値を制限する閾値であるヒステリシス基準電圧である。基準電圧Ｖｒｅｆには正極側基準電圧ＶｒｅｆＨと負極側基準電圧ＶｒｅｆＬとがある。基準電圧Ｖｒｅｆを生成する回路は後述する。
　パルス配置部２３は、データ記憶部２３ａと、データ記憶部２３ａに格納されたデータに基づいて生成される１または複数のスイッチングパルスである駆動パルスＳａ１を、駆動パルス生成部２１で生成された駆動パルスＳａのオン期間中に配置する第１のパルス配置部２３ｂと、駆動パルス生成部２１で生成された正極側基準電圧ＶｒｅｆＨ、負極側基準電圧ＶｒｅｆＬおよび電流検出電圧Ｖｉｓに基づいて生成される１または複数のスイッチングパルスである駆動パルスＳａ１を、駆動パルスＳａのオン期間中に配置する第２のパルス配置部２３ｃと、第１のパルス配置部２３ｂから出力された駆動パルスＳａ１または第２のパルス配置部２３ｃから出力された駆動パルスＳａ１を選択してパルス伝達部２２に出力する選択部であるセレクタ２３ｄとを有する。第１のパルス配置部２３ｂおよび第２のパルス配置部２３ｃの詳細は後述する。
　セレクタ２３ｄの入力側には２つの端子があり、内部接点がＸ側端子に接続されているとき、第１のパルス配置部２３ｂから出力された駆動パルスＳａ１がパルス伝達部２２に伝達され、内部接点がＹ側端子に接続されているときは、第２のパルス配置部２３ｃから出力された駆動パルスＳａ１がパルス伝達部２２に伝達される。
　パルス伝達部２２は、レベルシフト回路で構成され、ゲート駆動が行えるよう電圧レベルシフトを行い、パルス配置部２３から出力された駆動パルスＳａ１をゲート駆動パルスである駆動パルスＳａ２に変換し短絡部３０に出力する。
　双方向スイッチである短絡部３０は、リアクタ２を介して交流電源１に並列に接続されたダイオードブリッジ３１と、ダイオードブリッジ３１の両出力端に接続された短絡素子３２とで構成される。短絡素子３２が金属酸化膜半導体電界効果トランジスタである場合、短絡素子３２のゲートはパルス伝達部２２に接続され、パルス伝達部２２からの駆動パルスＳａ２によって短絡素子３２がオンオフする構成である。短絡素子３２がオンされたとき、リアクタ２およびダイオードブリッジ３１を介して交流電源１が短絡する。
　なお実施の形態１ではパルス伝達部２２から出力される駆動パルスＳａ２により短絡素子３２がオンオフする構成例を示しているが、パルス伝達部２２の機能をパルス配置部２３に持たせて、パルス配置部２３から出力される駆動パルスＳａ１で短絡素子３２が駆動される構成としてもよい。以下では短絡素子３２の駆動パルスが駆動パルスＳａ１であるものとして説明する。
　次に、第１のパルス配置部２３ｂと第２のパルス配置部２３ｃに関して説明する。
　第２のパルス配置部２３ｃは主に事前の試験により電源電流Ｉｓの値と複数の駆動パルスＳａ１との関連付けを行うために用いられ、ハードウェア、例えば後述するヒステリシスコンパレータで構成される。電源電流Ｉｓの値と複数の駆動パルスＳａ１とが関連付けられたデータはデータ記憶部２３ａに記憶される。具体的に説明すると、セレクタ２３ｄの内部接点をＹ側入力端子に切り換え、駆動パルス生成部２１で生成される駆動パルスＳａと第２のパルス配置部２３ｃから出力される複数の駆動パルスＳａ１を収集する。データ収集は解析または実機で行う。収集したデータを用いて、例えば、駆動パルスＳａのオン時間、複数の駆動パルスＳａ１の各々のオン時間、複数の駆動パルスＳａ１の各々のオフ時間、複数の駆動パルスＳａ１の各々のパルス番号を対応付けたデータをデータ記憶部２３ａに格納する。
　第１のパルス配置部２３ｂは、データ記憶部２３ａに格納されたデータに基づき、駆動パルス生成部２１で生成された駆動パルスＳａのオン期間中に、１または複数のスイッチングパルスである駆動パルスＳａ１を配置して出力する。低コスト化が強く求められるアプリケーションでは第１のパルス配置部２３ｂを用い、低コスト化の要求がそれほど高くはないが様々な使用環境に用いるために波形生成の精度を高めたい場合には第２のパルス配置部２３ｃを用いるとよい。また、使用環境下に応じて波形生成の精度を高めつつ、特定の運転条件においては騒音対策のために電源電流Ｉｓに依らず特定のパルスパターンを出力する場合には、第１のパルス配置部２３ｂと第２のパルス配置部２３ｃを併用し、運転条件に応じてセレクタ２３ｄを切り替えて、第１のパルス配置部２３ｂまたは第２のパルス配置部２３ｃから出力された駆動パルスＳａ１をパルス伝達部２２に伝達する構成でもよい。なお実施の形態１では、駆動パルスＳａ１を出力するため電源電圧Ｖｓ、電源電流Ｉｓ、および直流出力電圧Ｖｄｃを検出しているが、データ記憶部２３ａに格納したデータで第１のパルス配置部２３ｂを動作させる際には電源電流Ｉｓの検出は必ずしも必要ではなく、電源電流検出の要否は、構築するシステム仕様によって選択すれば良い。
　図２はパルス制御用基準電圧生成回路の第１の構成図である。図２の回路は、駆動パルス生成部２１のポート出力Ｓｂであるパルス幅変調信号を、ローパスフィルタにより直流値に変換することで基準電圧Ｖｒｅｆを生成する。この場合、パルス幅変調信号のデューティ比を制御することで基準電圧Ｖｒｅｆの値をシームレスに可変することができる。
　図３はパルス制御用基準電圧生成回路の第２の構成図である。図３の回路は、駆動パルス生成部２１のポート出力Ｓｂで開閉器ＴＲを駆動することにより、抵抗Ｒｂ，Ｒｃの分圧比で基準電圧Ｖｒｅｆの値を段階的に可変する。なお、基準電圧Ｖｒｅｆを生成する回路は図２，３に示す回路に限定されるものではなく、図２，３に示す回路以外の既知の回路で生成してもよいし、制御部２０の外部で生成されたこれらの基準電圧Ｖｒｅｆを用いてもよい。
　図４は第２のパルス配置部の構成例を示す図である。電源半周期に複数回のスイッチングを行う電力変換装置１００ではスイッチング回数の増加に伴い制御パラメータが大幅に増加する。そのため設計が煩雑で難しく、信頼性検証や評価にかかる時間が大幅に増加する課題がある。このようなスイッチング回数増加に伴う設計の困難さを解消するため、実施の形態１の第２のパルス配置部２３ｃでは図４に示すヒステリシスコンパレータが用いられる。
　第２のパルス配置部２３ｃは、（１）式で算出される正極側上限閾値ＶＴＨＨ（Ｈ）と（２）式で算出される正極側下限閾値ＶＴＨＨ（Ｌ）と正極側基準電圧ＶｒｅｆＨとの関係により、正極側の電流制御範囲に対応するヒステリシスを決めて電流検出電圧Ｖｉｓの波形を制御する正極側ヒステリシスコンパレータＨＣＨと、（１）式で算出される負極側上限閾値ＶＴＨＬ（Ｈ）と（２）式で算出される負極側下限閾値ＶＴＨＬ（Ｌ）と負極側基準電圧ＶｒｅｆＬとの関係により、負極側の電流制御範囲に対応するヒステリシスを決めて電流検出電圧Ｖｉｓの波形を制御する負極側ヒステリシスコンパレータＨＣＬとを有する。電流制御範囲とは、交流電源１の電源電流Ｉｓの目標制御範囲であり、上限閾値とは、短絡部３０がオンとなったときに流れる短絡電流の上限を規制する閾値であり、下限閾値とは、上限閾値より小さい値に設定された閾値である。なお、（１）式のＶｄは低圧系電源を表し、（２）式のＶＯＬはオペアンプの出力飽和電圧を表す。
Figure JPOXMLDOC01-appb-M000001
Figure JPOXMLDOC01-appb-M000002
　また第２のパルス配置部２３ｃは、正極側ヒステリシスコンパレータＨＣＨの出力と駆動パルスＳａとのＡＮＤをとり正極側駆動パルスＳａＨを出力するＡＮＤ論理ＩＣ２’と、負極側ヒステリシスコンパレータＨＣＬの出力を反転して出力するＮＯＴ論理ＩＣ３と、ＮＯＴ論理ＩＣ３の出力と駆動パルスＳａとのＡＮＤ論理をとり負極側駆動パルスＳａＬを出力するＡＮＤ論理ＩＣ２と、ＡＮＤ論理ＩＣ２’から出力された正極側駆動パルスＳａＨとＡＮＤ論理ＩＣ２から出力された負極側駆動パルスＳａＬとのＡＮＤ論理をとりＡＮＤ論理の結果である駆動パルスＳａ１を出力するＡＮＤ論理ＩＣ４とを有する。
　なお図１に示す電流検出部７は、電流検出素子８の出力段に設けられたレベルシフト回路および増幅器を有し、低圧系電源Ｖｄの半分の値を０アンペア相当とし、電流検出素子８で検出された交流の電流波形を正側のみの電流波形に変換して出力する。これにより、正極側ヒステリシスコンパレータＨＣＨと負極側ヒステリシスコンパレータＨＣＬを有する第２のパルス配置部２３ｃでは、電流極性によらず駆動パルスＳａ１を出力することが可能となり、駆動パルスＳａ１で電源電流Ｉｓ、すなわち電流検出電圧Ｖｉｓの波形を制御することにより、短絡部３０がオンとなったときに流れる短絡電流のピーク値を抑制しつつ、直流出力電圧Ｖｄｃを昇圧することが可能となる。
　またヒステリシスコンパレータは、抵抗Ｒ１，Ｒ１’，Ｒ２，Ｒ２’，Ｒ３，Ｒ３’の抵抗値を変化させることにより、ヒステリシスの幅を変更することができる。例えば抵抗Ｒ２または抵抗Ｒ２’に、スイッチと抵抗との直列回路を並列接続し、スイッチを開閉させることにより合成抵抗値を切替えることができる。制御部２０における処理の一部をヒステリシスコンパレータで行うことにより、制御部２０における演算負荷が軽減され、安価なセントラルプロセッシングユニットで電力変換装置１００を製作することが可能である。
　図５から図８を用いて短絡部３０の短絡動作を説明する。
　図５はリアクタ、短絡部、整流回路、および平滑コンデンサから成る簡易回路を示す図であり、図５には短絡部３０のオンオフ時における電流経路が示されている。図６は部分スイッチングパルスモードで交流電源１の正極側半周期に短絡素子を１回スイッチングさせたときの電源電流Ｉｓの波形を示す図である。図６には、部分スイッチングパルスモードにおける動作の一例として、電源半周期中に短絡部３０を１回スイッチングさせたときのシングルパルスである駆動パルスＳａが示されている。Ｔｄｌは電源電圧Ｖｓの立ち上がりゼロクロス点から一定時間が経過するまでの時間である。Ｔは駆動パルスＳａのオン時間である。部分スイッチングパルスモードとは、電流オープンループ制御において、電源電圧半周期に、短絡部３０を１回または複数回オンオフ、すなわち短絡動作を１回または複数回行うモードである。部分スイッチングパルスモードでは、短絡部３０の短絡開始時間と短絡継続時間を制御することで、リアクタ２に蓄積されるエネルギーを制御でき、直流出力電圧Ｖｄｃを無段階で昇圧させることができる。
　短絡部３０がオンされたとき、交流電源１、リアクタ２、および短絡部３０により閉回路が形成され、交流電源１がリアクタ２を介して短絡される。そのため閉回路に電源電流Ｉｓが流れ、リアクタ２には、電源電流Ｉｓの値Ｉを二乗した値にリアクタ２のインダクタンスＬを乗じて２で除して求められる磁気エネルギーが蓄積される。蓄積エネルギーは、短絡部３０がオフされると同時に負荷１０側に放出され、整流回路３で整流され、平滑コンデンサ４に転送される。この一連の動作により、図５の電流経路には電源電流Ｉｓが流れる。これにより、力率改善無しのパッシブモードよりも電源電流Ｉｓの通電角を広げることができ、力率を改善できる。ただし短絡部３０の短絡時間を長くした場合、リアクタ２にはより多くのエネルギーを蓄積することができるものの、電源電流Ｉｓのピークが大きくなるため、電源電圧Ｖｓの値がピーク付近となる領域では、短絡素子３２の開閉動作に伴う短絡素子の両端電圧の電位変動が大きくなる。そのため発生ノイズが無視できなくなる場合がある。
　実施の形態１に係る電力変換装置１００では、交流電源の電圧位相に応じて短絡部３０のオンオフ時間を変化させることにより、このようなノイズの発生を抑制する。図７，８を用いて短絡部３０のオンオフ時間を変化させる動作を説明する。
　図７は負荷が軽負荷である場合の電源電圧の位相に対する電源電流の絶対値の波形を示す図である。軽負荷とは電力変換装置１００の出力が小さい状態を示す。
　θは電源電圧の位相を表し、Ｖｓは電源電圧を表し、｜Ｉｓ｜は電源電流の絶対値を表し、Ｓａは駆動パルス生成部２１から出力される駆動パルスを表し、Ｓａ１はパルス配置部で配置される駆動パルスを表す。図７では電源電圧Ｖｓの立ち下がりゼロクロス点の位相を０（ラジアン）とする。
　ＶＴＨＨ（Ｈ）は正極側上限閾値であり、ＶＴＨＨ（Ｌ）は正極側下限閾値であり、ＶＴＨＬ（Ｈ）は負極側上限閾値であり、ＶＴＨＬ（Ｌ）は負極側下限閾値である。正極側上限閾値は例えば正極側下限閾値に対するオフセット量を位相θの値に従い連続的に変化させることで得られる。また負極側上限閾値は例えば負極側下限閾値に対するオフセット量を、位相θの値に従い連続的に変化させることで得られる。オフセット量とは上限閾値と下限閾値との間のヒステリシス幅である。
　Ｔｄｌは電源電圧Ｖｓの立ち上がりゼロクロス点から一定時間が経過するまでの時間である。Ｓａ１１，Ｓａ１２，Ｓａ１３は、電源電圧Ｖｓが正極性の場合において、位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される駆動パルス群である。
　Ａは駆動パルスＳａ１１がオンされるタイミングの位相であり、Ｂは駆動パルスＳａ１１がオフされるタイミングの位相であり、Ｃは駆動パルスＳａ１２がオンされるタイミングの位相であり、Ｄは駆動パルスＳａ１２がオフされるタイミングの位相であり、Ｅは駆動パルスＳａ１３がオンされるタイミングの位相であり、Ｆは駆動パルスＳａ１３がオフされるタイミングの位相である。ただし位相ＡからＦは０＜Ａ＜Ｂ＜Ｃ＜Ｄ＜Ｅ＜Ｆ＜π／２（ラジアン）の関係性を持つ。
　電源電圧Ｖｓの立ち上がりゼロクロス点付近においては電源電流の絶対値｜Ｉｓ｜が小さいため、波形生成は比較的容易である。従ってパルス配置部２３は、ヒステリシス幅を拡げて疎な制御を行うことで、短絡素子３２のスイッチング回数を抑制する。
　一方、電源電圧Ｖｓのピーク付近においては電源電流の絶対値｜Ｉｓ｜が大きいため、平滑コンデンサ４の充放電も考慮する必要がある。従って、パルス配置部２３は、ヒステリシス幅を狭めて密な制御を行うことで、高調波含有量を抑制する。
　パルス配置部２３における駆動パルスＳａ１の配置例を具体的に説明する。
　電源電圧Ｖｓの立ち上がりゼロクロス点から一定時間Ｔｄｌが経過した時点で、駆動パルスＳａと１番目の駆動パルスＳａ１１がオンになる。駆動パルスＳａ１１がオンになることで電源電流の絶対値｜Ｉｓ｜が上昇し、電源電流の絶対値｜Ｉｓ｜が正極側上限閾値ＶＴＨＨ（Ｈ）を超えたとき、駆動パルスＳａ１１がオフになる。これにより電源電流の絶対値｜Ｉｓ｜が下降する。電源電流の絶対値｜Ｉｓ｜が正極側下限閾値ＶＴＨＨ（Ｌ）を下回ったとき、駆動パルスＳａ１２がオンになる。駆動パルスＳａ１２がオンになることで電源電流の絶対値｜Ｉｓ｜が上昇し、電源電流の絶対値｜Ｉｓ｜が正極側上限閾値ＶＴＨＨ（Ｈ）を超えたとき、駆動パルスＳａ１２がオフになる。これにより電源電流の絶対値｜Ｉｓ｜が下降する。電源電流の絶対値｜Ｉｓ｜が正極側下限閾値ＶＴＨＨ（Ｌ）を下回ったとき、駆動パルスＳａ１３がオンになる。駆動パルスＳａ１３がオンになることで電源電流の絶対値｜Ｉｓ｜が上昇し、電源電流の絶対値｜Ｉｓ｜が正極側上限閾値ＶＴＨＨ（Ｈ）を超えたとき、駆動パルスＳａ１３がオフになる。
　このように複数の駆動パルスＳａ１のオンオフが繰り返される結果、電源電流の絶対値｜Ｉｓ｜は上限閾値と下限閾値との間に収まる。また複数の駆動パルスＳａ１の各々のオン時間を変化させるには、上限閾値と下限閾値との間のヒステリシス幅を変化させればよい。
　ヒステリシス幅を位相θの値に従い変化させることにより、位相Ａから位相Ｂまでの区間で出力される駆動パルスＳａ１１のオン時間は、位相Ｃから位相Ｄまでの区間で出力される駆動パルスＳａ１２のオン時間よりも長くなる。また位相Ｃから位相Ｄまでの区間で出力される駆動パルスＳａ１２のオン時間は、位相Ｅから位相Ｆまでの区間で出力される駆動パルスＳａ１３のオン時間よりも長くなる。すなわち制御部２０は、電源電圧Ｖｓのゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の各々のオン時間が、電源電圧Ｖｓの位相が小さくなるほど長くなるように複数の駆動パルスＳａ１を配置する。
　また駆動パルスＳａ１１のオン時間における電源電流の変化量は、駆動パルスＳａ１２のオン時間における電源電流の変化量よりも大きくなる。また駆動パルスＳａ１２のオン時間における電源電流の変化量は、駆動パルスＳａ１３のオン時間における電源電流の変化量よりも大きくなる。すなわち制御部２０は、電源電圧Ｖｓのゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の各々のオン時間における電源電流の変化量が、電源電圧Ｖｓの位相が小さくなるほど大きくなるように複数の駆動パルスＳａ１を配置する。
　また、電源電圧Ｖｓの位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の数は、電源電圧Ｖｓの位相が小さくなるほど少なくなる。すなわち制御部２０は、電源電圧Ｖｓのゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の数が、電源電圧Ｖｓの位相が小さくなるほど少なくなるように複数の駆動パルスＳａ１を配置する。
　このようにヒステリシス幅を位相θの値に従い連続的に変化させることで、短絡素子３２の開閉時間を連続的に変化させることができ、正弦波状の電流波形を得ることができ、発生ノイズを抑制できる。
　なお図７に示すパルス配置動作は電源電圧Ｖｓが負極性である場合も同様である。すなわち、制御部２０は、電源電圧Ｖｓの立ち下がりゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の各々のオン時間が、電源電圧Ｖｓの位相が小さくなるほど長くなるように複数の駆動パルスＳａ１を配置する。また、制御部２０は、電源電圧Ｖｓの立ち下がりゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の各々のオン時間における電源電流の変化量が、電源電圧Ｖｓの位相が小さくなるほど大きくなるように複数の駆動パルスＳａ１を配置する。また、制御部２０は、電源電圧Ｖｓの立ち下がりゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の数が、電源電圧Ｖｓの位相が小さくなるほど少なくなるように複数の駆動パルスＳａ１を配置する。
　図８は負荷が過負荷である場合の電源電圧の位相に対する電源電流の絶対値の波形を示す図である。過負荷とは電力変換装置１００の出力が大きい状態を示す。図７と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
　駆動パルスＳａ１１，Ｓａ１２，Ｓａ１３は、電源電圧Ｖｓが正極性の場合において、電源電圧Ｖｓの位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される駆動パルス群である。駆動パルスＳａ１４，Ｓａ１５，Ｓａ１６は、電源電圧Ｖｓが正極性の場合において、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される駆動パルス群である。
　Ｇは駆動パルスＳａ１４がオンされるタイミングの位相であり、Ｈは駆動パルスＳａ１４がオフされるタイミングの位相であり、Ｉは駆動パルスＳａ１５がオンされるタイミングの位相であり、Ｊは駆動パルスＳａ１５がオフされるタイミングの位相であり、Ｋは駆動パルスＳａ１６がオンされるタイミングの位相であり、Ｌは駆動パルスＳａ１６がオフされるタイミングの位相である。ただし位相ＧからＬと電源電圧Ｖｓの周期はπ／２＜Ｇ＜Ｈ＜Ｉ＜Ｊ＜Ｋ＜Ｌ＜π（ラジアン）の関係性を持つ。図７の例と同様に、上限閾値は下限閾値に対するオフセット量を、位相θの値に従い連続的に変化させることで得られる。
　電源電圧Ｖｓの立ち上がりゼロクロス点付近においては電源電流の絶対値｜Ｉｓ｜が小さいため、波形生成は比較的容易である。従って、パルス配置部２３は、ヒステリシス幅を拡げて疎な制御を行うことで、短絡素子３２のスイッチング回数を抑制する。
　一方、電源電圧Ｖｓのピーク付近においては、電源電流の絶対値｜Ｉｓ｜が大きいため、平滑コンデンサ４の充放電も考慮する必要がある。従って、パルス配置部２３は、ヒステリシス幅を狭めて密な制御を行うことで、高調波含有量を抑制する。
　電源電圧Ｖｓの立ち上がりゼロクロス点から一定時間Ｔｄｌが経過した時点で、駆動パルスＳａと１番目の駆動パルスＳａ１１が共にオンになる。駆動パルスＳａ１１がオンになることで電源電流の絶対値｜Ｉｓ｜が上昇し、電源電流の絶対値｜Ｉｓ｜が正極側上限閾値ＶＴＨＨ（Ｈ）を超えたとき、駆動パルスＳａ１１がオフになる。これにより電源電流の絶対値｜Ｉｓ｜が下降する。電源電流の絶対値｜Ｉｓ｜が正極側下限閾値ＶＴＨＨ（Ｌ）を下回ったとき、駆動パルスＳａ１２がオンになる。駆動パルスＳａ１２がオンになることで電源電流の絶対値｜Ｉｓ｜が上昇し、電源電流の絶対値｜Ｉｓ｜が正極側上限閾値ＶＴＨＨ（Ｈ）を超えたとき、駆動パルスＳａ１２がオフになる。これにより電源電流の絶対値｜Ｉｓ｜が下降する。電源電流の絶対値｜Ｉｓ｜が正極側下限閾値ＶＴＨＨ（Ｌ）を下回ったとき、駆動パルスＳａ１３がオンになる。駆動パルスＳａ１３がオンになることで電源電流の絶対値｜Ｉｓ｜が上昇し、電源電流の絶対値｜Ｉｓ｜が正極側上限閾値ＶＴＨＨ（Ｈ）を超えたとき、駆動パルスＳａ１３がオフになる。電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間においても同様に駆動パルスＳａ１４から駆動パルスＳａ１６が配置され、電源電流の絶対値｜Ｉｓ｜が正極側上限閾値ＶＴＨＨ（Ｈ）と正極側下限閾値ＶＴＨＨ（Ｌ）の間に収まる。
　このように複数の駆動パルスＳａ１のオンオフが繰り返される結果、電源電流の絶対値｜Ｉｓ｜は、上限閾値と下限閾値との間に収まる。また複数の駆動パルスＳａ１の各々のオン時間、すなわち短絡素子３２のオフ時間を変化させるには、上限閾値と下限閾値との間のヒステリシス幅を変化させればよい。
　図８のようにヒステリシス幅を位相θの値に従い変化させることにより、位相Ｉから位相Ｊまでの区間で出力される駆動パルスＳａ１５のオン時間は、位相Ｇから位相Ｈまでの区間で出力される駆動パルスＳａ１４のオン時間よりも長くなる。すなわち制御部２０は、電源電圧Ｖｓのゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の各々のオン時間が、電源電圧Ｖｓの位相が大きくなるほど長くなるように複数の駆動パルスＳａ１を配置する。
　また、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の各々のオン時間における電源電流の変化量を比べると、位相Ｉから位相Ｊまでの区間における電源電流の変化量は、位相Ｇから位相Ｈまでの区間における電源電流の変化量よりも大きくなる。すなわち制御部２０は、電源電圧Ｖｓのゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の各々のオン時間における電源電流の変化量が、電源電圧Ｖｓの位相が大きくなるほど大きくなるように複数の駆動パルスＳａ１を配置する。なお位相Ｋから位相Ｌまでの区間で出力される駆動パルスＳａ１６のオン時間は、駆動パルスＳａの立ち下がりの位置により定まり、位相Ｇから位相Ｈまでの区間における電源電流の変化量は、駆動パルスＳａの立ち下がりの位置により定まる。従って、複数の駆動パルスＳａ１の各々のオン時間は位相が大きくなるほど長くなり、複数の駆動パルスＳａ１の各々のオン時間における電源電流の変化量は、位相が大きくなるほど大きくなるという関係が成り立つのは、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される駆動パルスＳａ１４から駆動パルスＳａ１６の内、駆動パルスＳａ１５までである。
　また、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の内、π（ラジアン）付近で出力される駆動パルスＳａ１の数は、π／２（ラジアン）付近で出力される駆動パルスＳａ１の数よりも少なくなる。すなわち制御部２０は、電源電圧Ｖｓのゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の数が、電源電圧Ｖｓの位相が大きくなるほど少なくなるように複数の駆動パルスＳａ１を配置する。
　なお図８に示すパルス配置動作は、電源電圧Ｖｓの立ち下がりゼロクロス点を０（ラジアン）とした場合も同様である。すなわち、制御部２０は、電源電圧Ｖｓの立ち下がりゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の各々のオン時間が、電源電圧Ｖｓの位相が大きくなるほど長くなるように複数の駆動パルスＳａ１を配置する。また制御部２０は、電源電圧Ｖｓの立ち下がりゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の各々のオン時間における電源電流の変化量が、電源電圧Ｖｓの位相が大きくなるほど大きくなるように複数の駆動パルスＳａ１を配置する。また制御部２０は、電源電圧Ｖｓの立ち下がりゼロクロス点を０（ラジアン）として、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される複数の駆動パルスＳａ１の数が、電源電圧Ｖｓの位相が大きくなるほど少なくなるように複数の駆動パルスＳａ１を配置する。
　このようにヒステリシス幅を位相θの値に従い変化させることにより、短絡素子３２の開閉時間を連続的に変化させることができ、必要最低限の短絡素子３２のオンオフ動作で正弦波状の電流波形を得ることができ、発生ノイズを抑制できる。
　なお、負荷が軽負荷であるか過負荷であるかの判定は例えば駆動パルス生成部２１で行われる。具体的には、電力変換装置１００の出力電力が供給される負荷の運転状態を表す運転状態情報を駆動パルス生成部２１に入力し、駆動パルス生成部２１は、運転状態情報に基づいて負荷が軽負荷であるか過負荷であるかを判定する。そして、負荷が軽負荷である場合には、駆動パルス生成部２１は、過負荷時に生成する駆動パルスＳａのオン時間よりも短いオン時間の駆動パルスＳａを生成する。これにより軽負荷時における直流出力電圧Ｖｄｃが昇圧し過ぎることを防ぐことができると共に、軽負荷における電源電流Ｉｓに含まれる高調波成分が抑制され、リアクタ２の鉄損が抑制されるため力率も改善される。一方、負荷が過負荷であると判定した場合、駆動パルス生成部２１は、軽負荷時に生成する駆動パルスＳａのオン時間よりも長いオン時間の駆動パルスＳａを生成する。これにより過負荷時における電源電流Ｉｓのピーク値を抑えながら直流出力電圧Ｖｄｃの昇圧が可能である。なお、運転状態情報は、例えば電力変換装置１００の直流出力電圧Ｖｄｃを交流電圧に変換して負荷へ供給するインバータ装置の制御回路から出力される変調率、モータ速度情報である。
実施の形態２．
　図９は実施の形態２に係る電力変換装置の構成を示す図である。実施の形態２の電力変換装置１００Ａでは、第１のパルス配置部２３ｂとセレクタ２３ｄとの間にパルス出力判断部２３ｅを有する。パルス出力判断部２３ｅは第１のパルス配置部２３ｂから出力された駆動パルスのセレクタ２３ｄへの伝達を許可または禁止する。負荷が過負荷の場合であって、リアクタ２を流れる電流が大きくなり、かつ、平滑コンデンサ４への充電と放電のバランスを図る必要があるため、電源電圧Ｖｓのピーク付近においてスイッチングを停止したい場合がある。その場合には実施の形態２の電力変換装置１００Ａが用いられる。以下、実施の形態１と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
　図１０は実施の形態２に係る電力変換装置の動作を説明するための図である。図１０には図８と同様に、電源電圧Ｖｓの位相θ、電源電圧Ｖｓ、電源電流の絶対値｜Ｉｓ｜、駆動パルス生成部２１から出力される駆動パルスＳａ、パルス配置部２３で配置される駆動パルスＳａ１が示される。図１０では、図８と同様に、負荷が過負荷である場合の電源電圧Ｖｓの位相に対する電源電流の絶対値の波形が示される。
　駆動パルスＳａ１１，Ｓａ１２，Ｓａ１３は、電源電圧Ｖｓが正極性の場合において、電源電圧Ｖｓの位相が０（ラジアン）からπ／２（ラジアン）までの区間で出力される駆動パルス群である。
　駆動パルスＳａ１４は、電源電圧Ｖｓが正極性の場合において、電源電圧Ｖｓの位相がπ／２（ラジアン）からπ（ラジアン）までの区間で出力される駆動パルス群である。
　駆動パルスＳａ１５，Ｓａ１６，Ｓａ１７は、電源電圧Ｖｓが負極性の場合において、電源電圧Ｖｓの位相がπ（ラジアン）から３／２π（ラジアン）までの区間で出力される駆動パルス群である。
　駆動パルスＳａ１８は、電源電圧Ｖｓが負極性の場合において、電源電圧Ｖｓの位相が３／２π（ラジアン）から２π（ラジアン）までの区間で出力される駆動パルス群である。
　Ａは駆動パルスＳａ１３がオフされるタイミングの位相であり、Ｂは駆動パルスＳａ１４がオンされるタイミングの位相であり、Ｃは電源電圧Ｖｓの立ち下がりゼロクロス点付近の位相であり、Ｄは電源電圧Ｖｓの立ち下がりゼロクロス点における位相である。
　Ｅは駆動パルスＳａ１７がオフされるタイミングの位相であり、Ｆは駆動パルスＳａ１８がオンされるタイミングの位相であり、Ｇは電源電圧Ｖｓの立ち上がりゼロクロス点付近の位相であり、Ｈは電源電圧Ｖｓの立ち上がりゼロクロス点における位相である。位相ＡからＨは０＜Ａ＜Ｂ＜Ｃ＜Ｄ＜Ｅ＜Ｆ＜Ｇ＜Ｈ＜２π（ラジアン）の関係性を持つ。
　図１０に示すように、パルス出力判断部２３ｅは、電源電圧Ｖｓのゼロクロス点を０（ラジアン）として、正極性の電源電圧Ｖｓのピーク付近における位相Ａから位相Ｂまでの区間では、第２のパルス配置部２３ｃから出力された駆動パルスＳａ１をセレクタ２３ｄへ伝達することを禁止する。また、パルス出力判断部２３ｅは、負極性の電源電圧Ｖｓのピーク付近における位相Ｅから位相Ｆまでの区間では、第２のパルス配置部２３ｃから出力された駆動パルスＳａ１のセレクタ２３ｄへの伝達を禁止する。このように実施の形態２に係る電力変換装置１００Ａの制御部２０は、電源電圧Ｖｓのゼロクロス点を０ラジアンとして、位相Ａから位相Ｂまでの区間と位相Ｅから位相Ｆまでの区間を短絡素子３２のスイッチング禁止領域として、これらのスイッチング禁止領域では駆動パルスＳａ１のセレクタ２３ｄへの伝達を禁止する。
　負荷が過負荷の場合であって平滑コンデンサ４の充放電バランスを図りたい場合、上記のスイッチング禁止領域を設けることで充放電バランスが取れ、高調波電流を低減することができる。
　さらに駆動パルスＳａのパルス幅が広い場合、電源電流がテールを引き、電源電圧Ｖｓのゼロクロス点を超える場合がある。さらに昇圧要求が高い場合には、駆動パルスＳａが電源電圧Ｖｓのゼロクロス点付近まで延びる場合がある。この場合、テール電流の影響で短絡素子３２を故障させる虞があるため、図１０に示すように、電源電圧Ｖｓのゼロクロス点付近にスイッチング禁止領域を設けても良い。図１０では、位相Ｃから位相Ｄまでの区間と、位相Ｇから位相Ｈまでの区間をスイッチング禁止領域としている。
　このように実施の形態２の制御部２０は、電源電圧Ｖｓの立ち上がりゼロクロス点を０ラジアンとして、電源電圧Ｖｓの位相が０ラジアンからπ／２ラジアンまでの区間内に複数の駆動パルスＳａ１の配置を禁止する領域を設け、または電源電圧Ｖｓの位相がπ／２ラジアンからπラジアンまでの区間に複数の駆動パルスＳａ１の配置を禁止する領域を設ける。これにより、電源電圧Ｖｓの１周期中において短絡素子３２に対するスイッチングパルスを出力しない領域が設けられ、信頼性が高く、またノイズ発生量と高調波発生量を抑制した波形生成が簡易に行うことができる。
　なお図１０に示すパルス配置動作は、電源電圧Ｖｓの立ち下がりゼロクロス点を０（ラジアン）とした場合も同様である。この場合、実施の形態２の制御部２０は、電源電圧Ｖｓの立ち下がりゼロクロス点を０ラジアンとして、電源電圧Ｖｓの位相が０ラジアンからπ／２ラジアンまでの区間内に複数の駆動パルスＳａ１の配置を禁止する領域を設け、または電源電圧Ｖｓの位相がπ／２ラジアンからπラジアンまでの区間に複数の駆動パルスＳａ１の配置を禁止する領域を設ける。
　なお実施の形態１，２に係る電力変換装置１００，１００Ａは、電力変換装置１００，１００Ａの負荷側にインバータを接続して用いることができ、さらに家電機器、空気調和機、冷凍機器、掃除機、およびハンドドライヤーといった種々の機器の何れか一つに用いることができる。また、実施の形態１，２では、リアクタ２が交流電源１と整流回路３との間に挿入され、整流回路３がリアクタ２を介して交流電源１に接続されているが、電力変換装置１００，１００Ａはリアクタ２を介して電源の短絡と開放を行うことができればよいため、整流回路３、リアクタ２、および短絡部３０の位置関係は図示例の構成に限定されるものではない。すなわち、電力変換装置１００，１００Ａは、短絡時に交流電源１、リアクタ２、短絡部３０、交流電源１の順で電源電流Ｉｓが流れる構成であればよく、例えば交流電源１とリアクタ２との間に整流回路３が挿入され、リアクタ２が整流回路３を介して交流電源１に接続される構成でもよい。また実施の形態１，２では、制御部から出力された。
　以上に説明したように実施の形態１，２に係る電力変換装置は、交流電源からの交流電力を直流電力に変換する整流回路と、交流電源と整流回路との間に接続されたリアクタを介して交流電源を短絡する短絡部と、短絡部のオンオフ動作を制御する複数の駆動パルスを出力する制御部と、を備え、制御部は、交流電源の電源電圧の位相に応じて、複数の駆動パルスの各々のオンオフ時間を変化させる。この構成により、電源電圧のピーク付近となる領域で発生するノイズを抑制し、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる。また短絡部のオンオフ時間を変化させることにより電力変換装置の大幅な変更を加えることなく電流高調波を抑制することができ、電流高調波を抑制可能とする電力変換装置の設計、電力変換装置の信頼性の検証、および電力変換装置の評価といった各工程における負荷を軽減することができ、大幅なコストアップを伴うことなく信頼性を高めることができる。
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１　交流電源、２　リアクタ、３　整流回路、４　平滑コンデンサ、５　直流電圧検出部、６　電源電圧検出部、７　電流検出部、８　電流検出素子、９　電流検出手段、１０　負荷、２０　制御部、２１　駆動パルス生成部、２２　パルス伝達部、２３　パルス配置部、２３ａ　データ記憶部、２３ｂ　第１のパルス配置部、２３ｃ　第２のパルス配置部、２３ｄ　セレクタ、２３ｅ　パルス出力判断部、３０　短絡部、３１　ダイオードブリッジ、３２　短絡素子、１００，１００Ａ　電力変換装置。

Claims (10)

  1. 　交流電源からの交流電力を直流電力に変換する整流回路と、
    　前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
    　前記短絡部のオンオフ動作を制御する駆動パルスを前記短絡部へ出力する制御部と、
    　を備え、
    　前記制御部は、前記電源電圧のゼロクロス点を０ラジアンとして、前記電源電圧の位相が０ラジアンからπ／２ラジアンまでの区間において、前記駆動パルスのオン時間が、前記電源電圧の位相が小さくなるほど長くなるように前記駆動パルスを出力する電力変換装置。
  2. 　交流電源からの交流電力を直流電力に変換する整流回路と、
    　前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
    　前記短絡部のオンオフ動作を制御する駆動パルスを前記短絡部へ出力する制御部と、
    　を備え、
    　前記制御部は、前記電源電圧のゼロクロス点を０ラジアンとして、前記電源電圧の位相がπ／２ラジアンからπラジアンまでの区間において、前記駆動パルスのオン時間が、前記電源電圧の位相が大きくなるほど長くなるように前記駆動パルスを出力する電力変換装置。
  3. 　交流電源からの交流電力を直流電力に変換する整流回路と、
    　前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
    　前記短絡部のオンオフ動作を制御する駆動パルスを前記短絡部へ出力する制御部と、
    　を備え、
    　前記制御部は、前記電源電圧のゼロクロス点を０ラジアンとして、前記電源電圧の位相が０ラジアンからπ／２ラジアンまでの区間において、前記駆動パルスのオン時間における電源電流の変化量が、前記電源電圧の位相が小さくなるほど大きくなるように前記駆動パルスを出力する電力変換装置。
  4. 　交流電源からの交流電力を直流電力に変換する整流回路と、
    　前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
    　前記短絡部のオンオフ動作を制御する駆動パルスを前記短絡部へ出力する制御部と、
    　を備え、
    　前記制御部は、前記電源電圧のゼロクロス点を０ラジアンとして、前記電源電圧の位相がπ／２ラジアンからπラジアンまでの区間において、前記駆動パルスのオン時間における電源電流の変化量が、前記電源電圧の位相が大きくなるほど大きくなるように前記駆動パルスを出力する電力変換装置。
  5. 　交流電源からの交流電力を直流電力に変換する整流回路と、
    　前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
    　前記短絡部のオンオフ動作を制御する駆動パルスを前記短絡部へ出力する制御部と、
    　を備え、
    　前記制御部は、前記電源電圧のゼロクロス点を０ラジアンとして、前記電源電圧の位相が０ラジアンからπ／２ラジアンまでの区間において、前記駆動パルスの数が、前記電源電圧の位相が小さくなるほど少なくなるように前記駆動パルスを出力する電力変換装置。
  6. 　交流電源からの交流電力を直流電力に変換する整流回路と、
    　前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
    　前記短絡部のオンオフ動作を制御する駆動パルスを前記短絡部へ出力する制御部と、
    　を備え、
    　前記制御部は、前記電源電圧のゼロクロス点を０ラジアンとして、前記電源電圧の位相がπ／２ラジアンからπラジアンまでの区間において、前記駆動パルスの数が、前記電源電圧の位相が大きくなるほど少なくなるように前記駆動パルスを出力する電力変換装置。
  7. 　交流電源からの交流電力を直流電力に変換する整流回路と、
    　前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
    　前記短絡部のオンオフ動作を制御する駆動パルスを前記短絡部へ出力する制御部と、
    　を備え、
    　前記制御部は、前記電源電圧のゼロクロス点を０ラジアンとして、前記交流電源の電源電流の値に基づいて、前記電源電圧の位相が０ラジアンからπ／２ラジアンまでの区間、または、前記電源電圧の位相がπ／２ラジアンからπラジアンまでの区間において、前記駆動パルスを出力する電力変換装置。
  8. 　交流電源からの交流電力を直流電力に変換する整流回路と、
    　前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
    　前記短絡部のオンオフ動作を制御する駆動パルスを前記短絡部へ出力する制御部と、
    　を備え、
    　前記制御部は、前記電源電圧のゼロクロス点を０ラジアンとして、前記電源電圧の位相が０ラジアンからπ／２ラジアンまでの区間内に前記駆動パルスの出力を禁止する領域を設け、または前記電源電圧の位相がπ／２ラジアンからπラジアンまでの区間に前記駆動パルスの出力を禁止する領域を設ける電力変換装置。
  9. 　前記電力変換装置の負荷側にインバータを接続した請求項１から請求項８の何れか一項に記載の電力変換装置。
  10. 　家電機器、空気調和機、冷凍機器、掃除機、およびハンドドライヤーの何れか一つに搭載される請求項１から請求項９の何れか一項に記載の電力変換装置。
PCT/JP2015/082450 2015-11-18 2015-11-18 電力変換装置 WO2017085817A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2015/082450 WO2017085817A1 (ja) 2015-11-18 2015-11-18 電力変換装置
JP2017551448A JP6598874B2 (ja) 2015-11-18 2015-11-18 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/082450 WO2017085817A1 (ja) 2015-11-18 2015-11-18 電力変換装置

Publications (1)

Publication Number Publication Date
WO2017085817A1 true WO2017085817A1 (ja) 2017-05-26

Family

ID=58718586

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/082450 WO2017085817A1 (ja) 2015-11-18 2015-11-18 電力変換装置

Country Status (2)

Country Link
JP (1) JP6598874B2 (ja)
WO (1) WO2017085817A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020022213A (ja) * 2018-07-30 2020-02-06 株式会社富士通ゼネラル 直流電源装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000217363A (ja) * 1999-01-22 2000-08-04 Toshiba Corp 電源装置
JP2011091947A (ja) * 2009-10-23 2011-05-06 Panasonic Corp 直流電源装置
JP2013106455A (ja) * 2011-11-15 2013-05-30 Hitachi Appliances Inc 直流電源装置およびこれを用いた空気調和機
WO2013088652A1 (ja) * 2011-12-14 2013-06-20 パナソニック株式会社 直流電源装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3747345B2 (ja) * 1997-05-30 2006-02-22 東芝キヤリア株式会社 直流電源装置及び空気調和機
JP4784207B2 (ja) * 2004-11-18 2011-10-05 パナソニック株式会社 直流電源装置
JP5868920B2 (ja) * 2013-09-30 2016-02-24 三菱電機株式会社 電力変換装置
JP6147209B2 (ja) * 2014-03-05 2017-06-14 三菱電機株式会社 電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000217363A (ja) * 1999-01-22 2000-08-04 Toshiba Corp 電源装置
JP2011091947A (ja) * 2009-10-23 2011-05-06 Panasonic Corp 直流電源装置
JP2013106455A (ja) * 2011-11-15 2013-05-30 Hitachi Appliances Inc 直流電源装置およびこれを用いた空気調和機
WO2013088652A1 (ja) * 2011-12-14 2013-06-20 パナソニック株式会社 直流電源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020022213A (ja) * 2018-07-30 2020-02-06 株式会社富士通ゼネラル 直流電源装置

Also Published As

Publication number Publication date
JPWO2017085817A1 (ja) 2018-04-12
JP6598874B2 (ja) 2019-10-30

Similar Documents

Publication Publication Date Title
JP6279080B2 (ja) 電力変換装置
US10044278B2 (en) Power conversion device
US9871455B2 (en) Current resonance type power supply device
TWI410035B (zh) 電力轉換裝置及三角波產生電路
EP3203626B1 (en) Power conversion device
US20160099649A1 (en) Switching power supply apparatus for generating control signal for lowering switching frequency of switching devices
JP5868920B2 (ja) 電力変換装置
JP6147209B2 (ja) 電力変換装置
JP6400103B2 (ja) 電力変換装置
US9444352B2 (en) Current resonance type power supply device
EP3410594B1 (en) Power converter
JP2008193815A (ja) 電源装置
JP6598874B2 (ja) 電力変換装置
JP2006340590A (ja) Ａｃ−ｄｃコンバータ
WO2017134794A1 (ja) 電力変換装置
US20160094151A1 (en) Power conversion device
JP2020108246A (ja) 制御回路、および、ｄｃ／ｄｃコンバータ装置
JP6410832B2 (ja) 電力変換装置
JP3414719B2 (ja) ３相交流−直流変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15908757

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017551448

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15908757

Country of ref document: EP

Kind code of ref document: A1