JP3414719B2 - ３相交流−直流変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング回路
と絶縁トランスとを有して３相交流電力を直流電力に変
換する３相交流−直流変換装置に関する。

【０００２】

【従来の技術】バッテリ‐充電器等に使用するための絶
縁型整流器を構成する場合に商用周波数側に絶縁トラン
スを設け、トランスの２次側に整流回路及び電圧調整用
のＰＷＭスイッチング回路を設けると、トランスが大き
くなる。この問題を解決するために、３相交流電源にＰ
ＷＭ整流器即ち交流−直流コンバ−タを接続し、このコ
ンバ−タの出力端子間に直流リンクコンデンサを接続
し、直流リンクコンデンサの出力段にトランスを有する
インバ−タを接続し、インバ−タの出力段に整流平滑回
路を設けることがある。この場合には、トランスを損失
の小さい高周波トランスとなるので、小型化を図ること
ができる。

【０００３】

【発明が解決しようとする課題】しかし、コンバ−タ、
直流リンクコンデンサ、インバ−タ、トランス、整流平
滑回路が必要になるので、トランス以外の部分が大きく
なり、且つそれぞれの回路で損失が生じ、総合効率を高
めることが困難になる。

【０００４】そこで、本発明の目的は、絶縁トランスと
スイッチング回路とを有する３相交流−直流変換装置の
小型化を図ることにある。

【０００５】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、３相交流電源に接続さ
れる第１、第２及び第３の交流入力端子と、第１、第２
及び第３の双方向スイッチと、第１、第２及び第３の１
次巻線と２次巻線とを有するトランスと、整流平滑回路
と、直流出力端子と、前記第１、第２及び第３の双方向
スイッチを前記交流電源の周波数よりも高い周波数でオ
ン・オフ制御するための制御回路とを備え、前記第１の
１次巻線は前記第１の双方向スイッチを介して前記第１
及び第２の交流入力端子間に接続され、前記第２の１次
巻線は前記第2の双方向スイッチを介して前記第2及び第
3の交流入力端子間に接続され、前記第3の1次巻線は前
記第3の双方向スイッチを介して前記第1及び第３の交流
入力端子間に接続され、前記２次巻線は前記第１、第２
及び第３の１次巻線にそれぞれ電磁結合され、前記整流
平滑回路は前記２次巻線と前記直流出力端子との間に接
続されていることを特徴とする3相交流−直流変換装置
に係るものである。

【０００６】なお、請求項２に示すように、前記第1、
第2及び第3の双方向スイッチのそれぞれは、互いに逆極
性且つ直列に接続された対のスイッチと前記対のスイッ
チにそれぞれ逆方向並列に接続された対のダイオ−ドと
から成ることが望ましい。また、請求項３に示すよう
に、前記第1、第2及び第3の双方向スイッチのそれぞれ
は、前記第1、第2及び第3の1次巻線のそれぞれに対して
直列に接続された第1及び第2のスイッチの直列回路と、
前記第1及び第2のスイッチの直列回路に対して並列に接
続された第3及び第４のスイッチの直列回路と、前記第
1、第2、第3及び第4のスイッチにそれぞれ逆方向並列に
接続された第1、第2、第3及び第4のダイオ−ドと、前記
第1及び第2のスイッチの相互接続点と前記第3及び第4の
スイッチの相互接続点との間に接続されたコンデンサと
から成り、前記第1及び第2のスイッチは互いに逆の方向
性を有して直列に接続、前記第3及び第4のスイッチは互
いに逆の方向性を有して直列に接続されていることが望
ましい。また、請求項４に示すように、前記制御回路
は、前記第1、第2及び第3の双方向スイッチを時間をず
らして順次にオン制御するものであることが望ましい。
また、請求項５に示すように、前記制御回路は、前記第
1、及び第2の交流端子間の交流電圧の1周期内におい
て、前記第1、第2及び第3の双方向スイッチを時間をず
らしてオン制御すると共に、オン制御の順番を切換える
機能を有していることが望ましい。また、請求項６に示
すように、前記オン制御の順番は、３０〜９０度及び２
１０〜２７０度区間で第２、第１及び第３の双方向スイ
ッチの順であり、９０〜１５０度及び２７０〜３３０度
区間で第３、第２及び第１の双方向スイッチの順であ
り、１５０〜２１０度及び‐３０〜＋３０度区間で第
１、第３及び第２の双方向スイッチの順であることが望
ましい。また、請求項７に示すように、前記制御回路
は、前記第１、第２及び第３の双方向スイッチの内で最
も低い線間電圧が印加されるもののオン・オフ制御を休
止する機能を有していることが望ましい。また、請求項
８に示すように、前記制御回路は、第１、第２及び第３
の双方向スイッチの通電率を示す第１、第２及び第３の
通電率指令値を発生する第１、第２及び第３の通電率指
令値発生手段と、鋸波発生手段と、前記第１、第２及び
第３の通電率指令値と前記鋸波とを比較して第１、第２
及び第３の制御信号を形成して前記第１、第２及び第３
の双方向スイッチに供給する制御信号形成手段と、を有
していることが望ましい。

【０００７】

【発明の効果】各請求項の発明によれば、トランスの１
次側の双方向スイッチで交流電圧を断続し、２次巻線の
出力を整流平滑するのみで、３相交流−直流変換を行う
ことができるので、３相交流−直流変換装置が全体とし
て簡単且つ効率が向上する。

【０００８】また、請求項３の発明によれば、コンデン
サによるスナバ作用を容易に得ることができる。また、
請求項４の発明によれば、各部の電力容量の増大を伴わ
ないで、３相交流を直流に変換することができる。ま
た、３相交流の各線間電圧を第１、第２および第３の双
方向スイッチで断続し、共通の２次巻線の出力を整流し
て直流電圧を得るので、各線間電圧の変化を互いに補う
ような直流出力を得ることができ、平滑性が向上する。
また、請求項５の発明によれば、第１、第２及び第３の
双方向スイッチ及び第１、第２及び第３の１次巻線の電
力分担が均一化される。また、請求項６及び７の発明に
よれば、第１、第２及び第３の双方向スイッチの休止区
間によってスイッチング回数が少なくなり、損失が低減
する。

【実施形態】次に、図面を参照して本発明の実施形態を
説明する。

【０００９】

【第１の実施形態】図１に示す第１の実施形態の３相交
流−直流変換装置は、第１、第２及び第３の交流入力端
子１ｒ、１ｓ、１ｔと、第１、第２及び第３のコンデン
サＣa 、Ｃb 、Ｃc と、第１、第２及び第３の双方向ス
イッチＱa 、Ｑb 、Ｑc と、トランス２の第１、第２及
び第３の１次巻線Ｎ1a、Ｎ1b、Ｎ1cと、共通の２次巻線
Ｎ2と、共通の磁気コア２ａと、整流平滑回路３と、対
の直流出力端子４ａ、４ｂと、共通の制御回路５と、第
１、第２及び第３の入力電圧検出回路６、７、８と、出
力電圧検出回路９と、電流検出器１０と、高周波成分除
去用のリアクトル１１、１２、１３とから成る。

【００１０】第１、第２及び第３の交流入力端子１ｒ、
１ｓ、１ｔは商用周波数（５０Hz又は６０Hz）の３相正
弦波交流のＲ相、Ｓ相、Ｔ相電圧を入力させるものであ
る。

【００１１】第１、第２及び第３のコンデンサＣa 、Ｃ
b 、Ｃc は高周波成分除去用の交流コンデンサである。
第１のコンデンサＣa は入力ライン１４、１５とリア
クトル１１、１２を介して第１及び第２の交流入力端子
１ｒ、１ｓに接続されており、この両端にＲ相とＳ相と
の間の第１の線間電圧Ｖrsが供給される。第２のコンデ
ンサＣb は入力ライン１６、１７とリアクトル１２、１
３を介して第２及び第３の交流入力端子１s 、１t に接
続されており、この両端にＳ相とＴ相との間の第２の線
間電圧Ｖstが供給される。第３のコンデンサＣc は入力
ライン１８、１９とリアクトル１１、１３を介して第１
及び第３の交流入力端子１r 、１t に接続されており、
この両端にＴ相とＲ相との間の第３の線間電圧Ｖtrが供
給される。

【００１２】第１の双方向スイッチＱa と第１の１次巻
線Ｎ1aとの直列回路は第１のコンデンサＣa と同様にＲ
相及びＳ相入力ライン１４、１５間に接続されている。
第２の双方向スイッチＱb と第２の１次巻線Ｎ1bとの直
列回路は第２のコンデンサＣb と同様にＳ相及びＴ相入
力ライン１６、１７間に接続されている。第３の双方向
スイッチＱc と第３の１次巻線Ｎ1cとの直列回路は第３
のコンデンサＣc と同様にＴ相及びＲ相入力ライン１
８、１９間に接続されている。なお、第１、第２及び第
３の巻線Ｎ1a、Ｎ1b、Ｎ1cは同一又は実質的に同一の巻
数に設定されている。

【００１３】トランス２の２次巻線Ｎ2 は、磁気コア２
ａを介して第１、第２及び第３の１次巻線Ｎ1a、Ｎ1b、
Ｎ1cにそれぞれ電磁結合されている。この２次巻線Ｎ2
はセンタタップ２０によって同一巻数の第１及び第２の
部分Ｎ2a、Ｎ2bに分割されている。

【００１４】共通の整流平滑回路３は、ダイオードから
成る第１及び第２の整流素子２１、２２と、平滑用リア
クトル２３と、平滑用コンデンサ２４とから成る。第１
の整流素子２１は２次巻線Ｎ2 の一端とコンデンサ２４
の一方の端子との間にリアクトル２３を介して接続され
ている。第２の整流素子２２は２次巻線Ｎ2 の他端とコ
ンデンサ２４の一方の端子との間にリアクトル２３を介
して接続されている。２次巻線Ｎ2 のセンタタップ２０
はコンデンサ２４の他端に接続されている。従って、整
流平滑回路３は両波整流回路に構成されている。コンデ
ンサ２４に接続された第１及び第２の直流出力端子４
ａ、４ｂは負荷４に直流電力を供給するものである。

【００１５】第１の入力電圧検出回路６はＲ相及びＳ相
入力ライン１４、１５に接続され、Ｒ相とＳ相との間の
線間電圧Ｖrsを示す信号をライン６ａに送出する。第２
の入力電圧検出回路７はＳ相及びＴ相入力ライン１６、
１７に接続され、Ｓ相とＴ相との間の線間電圧Ｖstを示
す信号をライン７ａに送出する。第３の入力電圧検出回
路８はＴ相及びＲ相入力ライン１８、１９に接続され、
Ｔ相とＲ相との間の線間電圧Ｖtrを示す信号をライン８
ａに送出する。出力電圧検出回路９は第１及び第２の直
流出力端子４ａ、４ｂに接続され、出力端子４ａ、４ｂ
間の直流出力電圧Ｖo を示す検出信号をライン９ａに送
出する。なお、説明を簡単にするために、各電圧検出回
路６、７、８、９の入力電圧と出力電圧とは同一の記号
のＶrs、Ｖst、Ｖtr、Ｖo で示すことにする。

【００１６】変流器から成る電流検出器１０は平滑用リ
アクトル２３に直列に接続され、ライン１０ａにリアク
トル電流Ｉo を示す信号を送出する。なお、ここでは、
説明を簡単にするための電流検出器１０の入力と出力と
の両方を同一の記号のＩo で示すことにする。

【００１７】ライン６ａ、７ａ、８ａ、９ａ、１０ａが
接続されている制御回路５は、これ等から与えられる検
出信号に基づいて第１、第２及び第３の双方向スイッチ
Ｑa、Ｑb 、Ｑc を制御するための第１、第２及び第３
の制御信号Ｖga、Ｖgb、Ｖgcを形成し、これをライン２
５、２６、２７によって第１、第２及び第３の双方向ス
イッチＱa 、Ｑb 、Ｑc の制御端子に送る。

【００１８】図２は図１の第１、第２及び第３の双方向
スイッチＱa 、Ｑb 、Ｑc とトランス２とを詳しく示す
ものである。第１、第２及び第３の双方向スイッチＱa
、Ｑb 、Ｑc は同一の回路構成を有するので、同一の
回路素子には同一の参照数字を付し、添字ａ、ｂ、ｃに
よって第１、第２及び第３の双方向スイッチＱa 、Ｑ
b、Ｑc を区別する。また、第１の双方向スイッチＱa
の構成を詳しく説明し、第２及び第３の双方向スイッチ
Ｑb 、Ｑc の詳しい説明を省略する。第１の双方向スイ
ッチＱa は、電界効果トランジスタから成る第１及び第
２のスイッチ３０ａ、３１ａと、第１及び第２のダイオ
ード３２ａ、３３ａとから成る。第１及び第２のスイッ
チ３０ａ、３１ａは互いに逆の方向性を有して互いに直
列に接続され且つＲ相及びＳ相入力ライン１４、１５間
に第１の１次巻線Ｎ1aを介して直列に接続されている。
第１及び第２のダイオード３２ａ、３３ａは第１及び第
２のスイッチ３０ａ、３１ａに逆方向並列に接続されて
いる。第２及び第３の双方向スイッチＱb 、Ｑc も第１
の双方向スイッチＱa と同様に構成されている。従っ
て、第１、第２及び第３の双方向スイッチＱa 、Ｑb 、
Ｑc は第１の方向の電流とこれと逆の第２の方向の電流
とを流すことができる交流スイッチである。

【００１９】高周波トランス２の第１、第２及び第３の
１次巻線Ｎ1a、Ｎ1b、Ｎ1c及び共通の２次巻線Ｎ2 は、
共通のコア２ａに巻回され、各１次巻線Ｎ1a、Ｎ1b、Ｎ
1cと２次巻線Ｎ2 とは絶縁分離されている。

【００２０】図３は図１の制御回路５を詳しく示す。こ
の制御回路５は、（１） 出力電圧Ｖo を一定に制御す
る機能、（２） 第１、第２及び第３の双方向スイッチ
Ｑa 、Ｑb 、Ｑc を選択的に制御する機能を有する。

【００２１】定電圧制御を実行するために基準電圧発生
器４０と電圧変動検出用減算器４１と電流振幅指令演算
器４２とが設けられている。減算器４１は基準電圧発生
器４０の基準電圧Ｖo1からライン９ａの直流出力電圧Ｖ
o を減算する。減算器４１の出力に基づいて電流振幅指
令演算器４２は出力電圧Ｖo を一定にするための電流振
幅指令値Ｉo1を発生する。電流指令演算器４２は、比例
積分回路と増幅器とから成る。なお、電流振幅指令値Ｉ
o1を出力電圧制御指令値と呼ぶこともできる。この実施
形態では、直流出力電圧を交流側の電流制御によって達
成しているので、Ｉo1が電流振幅指令値と呼ばれてい
る。

【００２２】共通の電流振幅指令値Ｉo1によって第１、
第２及び第３の双方向スイッチＱa、Ｑb 、Ｑc を制御
するために、第１、第２及び第３の乗算器４３、４４、
４５が設けられている。第１、第２及び第３の乗算器４
３、４４、４５は、ライン６ａ、７ａ、８ａから供給さ
れる図５（Ａ）に示す正弦波から成る第１、第２及び第
３の線間電圧Ｖrs、Ｖst、Ｖtrに電流振幅指令値Ｉo1を
乗算して図５（Ｂ）に示す第１、第２及び第３の電流指
令値Ｉrs、Ｉst、Ｉtrを出力する。この電流指令値Ｉr
s、Ｉst、Ｉtrは、出力電圧Ｖo を目標値にするための
目標電流指令値に相当する３相交流信号である。

【００２３】電流検出信号Ｉo のライン１０ａに接続さ
れた係数乗算器４６は、電流Ｉo をトランスの１次側の
電流に換算するために係数Ｎ2 ／ｎ1 （巻数比）を電流
Ｉoに乗算して１次換算出力電流Ｉo ′を求めるもので
ある。なお、ｎ1 は１次巻線Ｎ1a、Ｎ1b、Ｎ1cのそれぞ
れの巻数、Ｎ2 は２次巻線Ｎ2 の第１及び第２の部分Ｎ
2a、Ｎ2bのそれぞれの巻数を示す。

【００２４】第１、第２及び第３の除算器４７、４８、
４９は第１、第２及び第３の乗算器４３、４４、４５か
ら得られた第１、第２及び第３の電流指令値Ｉrs、Ｉs
t、Ｉtrを係数乗算器４６の出力Ｉo ′で割り算して通
流率信号とも呼ぶことができる次式で示す第１、第２及
び第３の通電率指令信号Ｄrs、Ｄst、Ｄtrを求めるもの
である。 Ｄrs＝Ｉrs／Ｉo ′＝Ｉrs／（Ｉo×ｎ2 ／ｎ1 ） Ｄst＝Ｉst／Ｉo ′＝Ｉst／（Ｉo×ｎ2 ／ｎ1 ） Ｄtr＝Ｉtr／Ｉo ′＝Ｉtr／（Ｉo×ｎ2 ／ｎ1 ） ・・・ （１）

【００２５】第１、第２及び第３の除算器４７、４８、
４９に接続された第１、第２及び第３の絶対値回路５
０、５１、５２は上記（１）式で求めた第１、第２及び
第３の通電率指令値Ｄrs、Ｄst、Ｄtrの絶対値を出力す
る。ここでは説明を簡略化するために絶対値回路５０、
５１、５２の入力と出力とが同一記号で示されている。

【００２６】絶対値回路５０，５１，５２に接続された
タイミング信号演算器５３は、第１、第２及び第３の通
電率指令信号Ｄrs、Ｄst、Ｄtrに基づいて第１、第２及
び第３の双方向スイッチＱa 、Ｑb 、Ｑc のオン・オフ
動作のタイミングを決定するための第１、第２、第３、
第４、第５及び第６のタイミング信号Ｇa1、Ｇa2、Ｇb
1、Ｇb2、、Ｇc1、Ｇc2を演算する回路である。このタ
イミング信号演算器５３は第１、第２、第３、第４、第
５及び第６のライン５３ａ、５３ａ′、５３ｂ、５３
ｂ′、５３ｃ、５３ｃ′によって図５（Ｄ）の第１、第
２、第３、第４、第５及び第６のタイミング信号Ｇa1、
Ｇa2、Ｇb1、Ｇb2、、Ｇc1、Ｇc2を出力する。第１のタ
イミング信号Ｇa1は、第１の双方向スイッチＱa のオン
のタイミングを決定するために使用され、この実施形態
では図５（Ｄ）の零レベルの値を有する。第２のタイミ
ング信号Ｇa2は第１の双方向スイッチＱa のオフのタイ
ミングを決定するために使用される。第３のタイミング
信号Ｇb1は第２の双方向スイッチＱb のオンのタイミン
グを決定するために使用される。第４のタイミング信号
Ｇb2は第２の双方向スイッチＱb のオフのタイミングを
決定するために使用される。第５のタイミング信号Ｇc1
は第３の双方向スイッチＱc のオンのタイミングを決定
するために使用される。第６のタイミング信号Ｇc2は第
３の双方向スイッチＱc のオフのタイミングを決定する
ために使用される。

【００２７】図３の第１〜第６のタイミング信号Ｇa1〜
Ｇc2とタイミング信号演算器５３に入力する第１、第２
及び第３の導通率指令値Ｄrs、Ｄst、Ｄtrとの関係は次
の（２）式に示す通りである。 Ｇa1＝０ Ｇa2＝Ｄrs Ｇb1＝Ｇa2＝Ｄrs Ｇb2＝Ｇb1＋Ｄtr＝Ｄrs＋Ｄtr Ｇc1＝Ｇb2＝Ｄrs＋Ｄtr Ｇc2＝Ｇc1＋Ｄst＝Ｄrs＋Ｄtr＋Ｄst ・・・ （２）

【００２８】比較波又はキャリア発生器としての鋸波発
生器５４は、ＰＷＭパルスを形成するための鋸波Ｖt を
図５（Ｄ）に示すように入力交流電圧Ｖr 、Ｖs 、Ｖt
の周波数の複数倍の高い周波数（例えば２０〜１５０kH
z ）で発生する。鋸波Ｖt の最低値は零に設定され、最
大値は第１、第２、第３、第４、第５及び第６のタイミ
ング信号Ｇa1、Ｇa2、Ｇb1、Ｇb2、Ｇc1、Ｇc2よりも大
きく設定されている。なお、鋸波発生器５４を三角波発
生器とすることもできる。また、鋸波Ｖｔを立下り傾斜
鋸波とすることができる。

【００２９】ライン５３ａ、５３ａ′、５３ｂ、５３
ｂ′、５３ｃ、５３ｃ′によってタイミング信号演算器
５３に接続され且つライン５４ａによって鋸波発生器５
４に接続された図３の制御信号形成回路５５は、図４に
示すように第１、第２、第３、第４、第５及び第６の比
較器８１、８２、８３、８４、８５、８６と、論理回路
８７とから成る。第１の比較器８１の正入力端子が第１
のタイミング信号Ｇa1のライン５３ａに接続され、第２
〜第６の比較器８２〜８６の負入力端子が第２〜第６の
タイミング信号Ｇa2〜Ｇc2のライン５３ａ′〜５３ｃ′
にそれぞれ接続され、第１の比較器８１の負入力端子及
び第２〜第６の比較器８２〜８６の正入力端子が鋸波発
生器５４の出力ライン５４ａに接続されている。第１の
比較器８１は鋸波Ｖt が零になった時にパルスを発生
し、第２〜第６の比較器８２〜８６は鋸波Ｖt がそれぞ
れのタイミング信号Ｇa2〜Ｇc2よりも高くなると高レベ
ル出力を発生する。

【００３０】論理回路８７は第１〜第６のトリガ回路８
８〜９３と第１、第２及び第３のＲＳフリップフロップ
９４、９５、９６とから成る。第１のＲＳフリップフロ
ップ９４は第１の比較器８１の出力が高レベルに転換し
たことに応答してセットされ、第２の比較器８２の出力
が高レベルに転換したことに応答してリセットされ、図
５（Ｅ）に示す第１の制御信号Ｖgaを形成して第１の双
方向スイッチＱa に送る。第２のＲＳフリップフロップ
９５は第３の比較器８３の出力が高レベルに転換したこ
とに応答してセットされ、第４の比較器８４の出力が高
レベルに転換したことに応答してリセットされ、図５
（Ｆ）に示す第２の制御信号Ｖgbを形成して第２の双方
向スイッチＱb に送る。第３のＲＳフリップフロップ９
６は第５の比較器８５の出力が高レベルに転換したこと
に応答してセットされ、第６の比較器８６の出力が高レ
ベルに転換したことに応答してリセットされ、図５
（Ｇ）に示す第３の制御信号Ｖgcを形成して第３の双方
向スイッチＱc に送る。

【００３１】ライン２５、２６、２７の第１、第２及び
第３の制御信号Ｖga、Ｖgb、Ｖgcは、図１の第１、第２
及び第３の双方向スイッチＱa 、Ｑb 、Ｑc の制御端子
に送られる。第１、第２及び第３の双方向スイッチＱa
、Ｑb 、Ｑc は第１、第２及び第３の制御信号Ｖga、
Ｖgb、Ｖgcが論理の１（高レベル）の時にオン制御され
る。

【００３２】第１、第２及び第３の双方向スイッチＱa
、Ｑb 、Ｑc が図５（Ｅ）（Ｆ）（Ｇ）に示す第１、
第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcでオン・オフ
制御されると、これ等のオン期間に第１、第２及び第３
の１次巻線Ｎ1a、Ｎ1b、Ｎ1cに各線間電圧Ｖrs、Ｖst、
Ｖtrが印加され、トランスの２次巻線Ｎ2 に電圧が誘起
され、交流の正の半波期間には第１の整流素子２１がオ
ンになり、負の半波期間には第２の整流素子２２がオン
になり、２次巻線Ｎ2 の電圧がリアクトル２３とコンデ
ンサ２４で平滑されて負荷４に供給される。第１、第２
及び第３の双方向スイッチＱa 、Ｑb 、Ｑc は、交流線
間電圧Ｖrs、Ｖst、Ｖtrの正の半波の期間と負の半波の
期間とのいずれにおいても高周波でオン・オフされ、ト
ランスの２次側に全波整流平滑回路３が接続されている
ので、第１及び第２の整流素子２１、２２の出力段に３
相全波整流波形と同様にリップルの小さい出力を得るこ
とができ、コンデンサ２４の出力電圧Ｖo のリップルも
小さくなる。

【００３３】直流出力電圧Ｖo が例えば目標値Ｖo1より
も高くなると、出力電圧制御用減算器４１の出力が低く
なり、電流振幅指令値Ｉo1が低下し、この結果としてタ
イミング信号Ｇa１〜Ｇc２ も低下し、ＰＷＭパルスの
幅が狭くなり、第１、第２及び第３の双方向スイッチＱ
a 、Ｑb 、Ｑc のオン期間に２次側に供給される電力が
低下し、直流出力端子４ａ、４ｂの電圧Ｖo が目標値に
戻される。出力電圧Ｖo が目標値Ｖo1よりも低くなった
時には、上記の高くなった時と逆の動作になる。

【００３４】この実施形態では、２次巻線Ｎ2 の出力電
流Ｉo の検出に基づいて制御信号Ｖga、Ｖgb、Ｖgcのパ
ルス幅を制御している。この出力電流Ｉo による制御
は、式（１）に従って実行されるので、制御信号Ｖga、
Ｖgb、Ｖgcのパルス幅は出力電流Ｉo に比例的に変化す
る。従って、制御信号Ｖga、Ｖgb、Ｖgcのパルス幅を出
力電流Ｉo に対応するように変えることができる。

【００３５】第１、第２及び第３の電流指令値Ｉrs、Ｉ
st、Ｉtrは、第１、第２及び第３の線間電圧Ｖrs、Ｖs
t、Ｖtrに基づいて作成された正弦波であり、第１〜第
６のタイミング信号Ｇa１〜Ｇc２ も３相交流に基づく
周期性を有して変化する。従って、第１、第２及び第３
の交流入力端子Ｉr 、Ｉs 、Ｉt における力率が良くな
る。

【００３６】本実施形態は次の利点を有する。 （１） 従来の絶縁型の３相交流−直流変換装置では絶
縁分離用トランスの１次側にコンバータ回路とインバー
タ回路とを設けなければならず、必然的に大型になっ
た。これに対して、本実施形態の装置は、トランス２の
１次側に第１、第２及び第３の双方向スイッチＱa 、Ｑ
b 、Ｑc を設け、これをオン・オフ制御するように構成
されているので、スイッチング素子が少なくなり、従来
装置よりも大幅に小型化且つ低コスト化を図ることがで
きる。 （２） トランス２の１次側の変換段数が１段となるの
で、従来の２段の構成に比べて損失が低減し、変換効率
を向上させることができる。 （３） 図１の回路では、トランス２の１次側が１段で
あるので、従来のコンバータとインバータとの間に設け
た直流リンクコンデンサに相当するものが不要になり、
小型化及び低コスト化を図ることができる。 （４） 第１、第２及び第３の双方向スイッチＱa 、Ｑ
b 、Ｑc は時間をずらしてオン制御されるので、トラン
ス２の２次側の回路の電力容量を抑えることができる。
また、リップルの少ない出力電圧Ｖo を得ることができ
る。

【００３７】

【第２の実施形態】次に、図６、図７及び図８を参照し
て第２の実施形態の３相交流−直流変換装置を説明す
る。但し、第２の実施形態の３相交流−直流変換装置
は、第１の実施形態の図３に示す制御回路５を図６に示
す制御回路５ａに変形し、この他は第１の実施形態と同
一に構成したものであるので、第２の実施形態において
も図１、図２及び図５を参照し、且つ第１の実施形態と
共通する部分の説明を省略する。

【００３８】図６の第２の実施形態の制御回路５ａは、
図３の制御回路５におけるタイミング信号演算器５３と
制御信号５５とを変形したタイミング信号演算器５３０
と制御信号形成回路５５０とを設け、この他は図３と同
一に形成したものである。

【００３９】図６の変形されたタイミング信号演算器５
３０は出力ラインの数を除いて図３のタイミング信号演
算器５３と実質的に同一に形成されている。即ち、タイ
ミング信号演算器５３０は第１、第２及び第３のライン
５３ａ、５３ｂ、５３ｃによって図３の第２、第３、第
４、第５及び第６のタイミング信号Ｇa2、Ｇb1、Ｇb
2、、Ｇc1、Ｇc2と同一の情報を含む第１、第２及び第
３のタイミング信号Ｇa、Ｇb、Ｇｃを出力している。第
１のタイミング信号Ｇaは、第１の双方向スイッチＱa
のオフのタイミングの決定及び第２の双方向スイッチＱ
b のオンのタイミングの決定に使用される。第２のタイ
ミング信号Ｇbは第２の双方向スイッチＱbのオフのタイ
ミングの決定及び第３の双方向スイッチＱc のオンのタ
イミングの決定に使用される。第３のタイミング信号Ｇ
ｃは第３の双方向スイッチＱc のオフのタイミングの決
定に使用される。第１〜第３のタイミング信号Ｇa 、Ｇ
b 、Ｇc と図３の第１〜第６のタイミング信号Ｇa１〜
Ｇc2は次の関係を有する。 Ｇa＝Ｇa2＝Ｇb１ Ｇb＝Ｇb2＝Ｇc1 Ｇｃ＝Ｇc２

【００４０】図６の第１〜第３のタイミング信号Ｇa〜
Ｇcとタイミング信号演算器５３０に入力する第１、第
２及び第３の導通率指令値Ｄrs、Ｄst、Ｄtrとの関係は
次の（３）式に示す通りである。 Ｇa ＝Ｄrs Ｇb ＝Ｄrs＋Ｄtr Ｇc ＝Ｄrs＋Ｄst＋Ｄtr ・・・ （３） 図５（Ｄ）において、第１のタイミング信号Ｇa が実線
で示され、第２のタイミング信号Ｇb が点線で示され、
第３のタイミング信号Ｇc が鎖線で示されている。

【００４１】タイミング信号演算器５３０と鋸波発生器
５４とに接続された制御信号形成回路５５０は、ＰＷＭ
パルスから成る第１、第２及び第３の制御信号Ｖgａ、
Ｖgｂ、Ｖgｃを形成するものであり、図７に示すように
第１、第２及び第３の比較器５６、５７、５８と、これ
等の出力ＣＰ1 、ＣＰ2 、ＣＰ3 に基づいて第１、第２
及び第３の制御信号Ｖga、Ｖgb，Ｖgcを形成する論理回
路５９とから成る。第１、第２及び第３の比較器５６、
５７、５８の負入力端子はタイミング信号演算器５３０
の第１、第２及び第３のタイミング信号Ｇa 、Ｇb ，Ｇ
c を出力するライン５３ａ、５３ｂ、５３ｃにそれぞれ
接続されている。第１、第２及び第３の比較器５６、５
７、５８の正入力端子は鋸波発生器５４の出力ライン５
４ａにそれぞれ接続されている。第１、第２及び第３の
比較器５６、５７、５８においては、図５（Ｄ）及び図
８（Ａ）に示すように鋸波Ｖt と第１、第２及び第３の
タイミング信号Ｇa 、Ｇb 、Ｇc とが比較され、図８
（Ｂ）（Ｃ）（Ｄ）に示す第１、第２及び第３の比較出
力ＣＰ1 、ＣＰ2 、ＣＰ3 が得られる。即ち、鋸波Ｖt
が第１、第２及び第３のタイミング信号Ｇa 、Ｇb 、Ｇ
c よりも高い期間に高レベルとなり、低い期間に低レベ
ルとなる比較出力ＣＰ1 、ＣＰ2 、ＣＰ3 が得られる。
論理回路５９は、第１のＮＯＴ回路６０と排他的ＯＲゲ
ート６１とＡＮＤゲート６２と第２のＮＯＴ回路５８ａ
とから成る。第１のＮＯＴ回路６０は第１の比較器５６
に接続されており、図８（Ｂ）の第１の比較出力ＣＰ1
を反転して図５（Ｅ）及び図６（Ｅ）に示す第１の制御
信号Ｖgａをライン２５に送出する。排他的ＯＲゲート
６１は第１及び第２の比較器５６、５７に接続されてお
り、図８（Ｂ）（Ｃ）に示す第１及び第２の比較出力Ｃ
Ｐ1 、ＣＰ2 が互いに異なるレベルとなるｔ1 〜ｔ2 期
間に高レベルとなる図５（Ｆ）の第２の制御信号Ｖgｂ
をライン２６に送出する。３入力ＡＮＤゲート６２は第
１及び第２の比較器５６、５７、に接続されていると共
に第２のＮＯＴ回路５８ａを介して第３の比較器５８に
接続されており、図８（Ｂ）（Ｃ）に示す第１及び第２
の比較出力ＣＰ1 、ＣＰ2 と図８（Ｄ）の第３の比較出
力ＣＰ3の反転信号の全てが高レベルとなるｔ2 〜ｔ3
期間に高レベルとなる第３の制御信号Ｖgｃをライン２
７に送出する。なお、第１、第２及び第３の制御信号Ｖ
gａ、Ｖgｂ、Ｖgｃを形成するための論理回路５９は図
７の回路に限定されるものでなく、図７に示す論理素子
以外の論理素子を使用して構成することもできる。

【００４２】制御信号形成回路５５０が図５（Ｄ）及び
図８（Ａ）に示す鋸波Ｖt と第１、第２及び第３のタイ
ミング信号Ｇa 、Ｇb 、Ｇc とに基づいて図５（Ｅ）
（Ｆ）（Ｇ）及び図８（Ｅ）（Ｆ）（Ｇ）に示す第１、
第２及び第３の制御信号を形成する時の条件を次に示
す。Ｖgａは、０≦Ｖt ＜Ｇa の時に論理の１（高レベ
ル）、これ以外で０（低レベル）である。Ｖgｂは、Ｇa
≦Ｖt ＜Ｇb の時に論理の１、これ以外で０である。
Ｖgｃは、Ｇb ≦Ｖt ＜Ｇc の時に論理の１、これ以外
で０である。図５（Ｅ）（Ｆ）（Ｇ）及び図８（Ｅ）
（Ｆ）（Ｇ）から明らかなように第１、第２及び第３の
制御信号Ｖga、Ｖgb、Ｖgcの論理の１（高レベル）期間
に同時に発生せず、異なる時間に順次に発生する。

【００４３】ライン２５、２６、２７の第１、第２及び
第３の制御信号Ｖga、Ｖgb、Ｖgcは、図１の第１、第２
及び第３の双方向スイッチＱa 、Ｑb 、Ｑc の制御端子
に送られる。第１、第２及び第３の双方向スイッチＱa
、Ｑb 、Ｑc は第１、第２及び第３の制御信号Ｖga、
Ｖgb、Ｖgcが論理の１（高レベル）の時にオン制御され
る。

【００４４】第２の実施形態のタイミング信号演算器５
３０から出力される第１〜第３のタイミング信号Ｇa 、
Ｇb 、Ｇcは図５（Ｄ）に示す第１〜第６のタイミング
信号Ｇa１〜Ｇc２ と実質的に同一であり、制御信号形
成回路５５０から得られる第１、第２及び第３の制御信
号Ｖga、Ｖgb、Ｖgcも図５（Ｅ）（Ｆ）（Ｇ）と同一で
ある。従って、第２の実施形態によっても第１の実施形
態と同一の効果を得ることができる。

【００４５】

【第３の実施形態】次に、図９及び図１０を参照して第
３の実施形態の３相交流−直流変換装置を説明する。但
し、第３の実施形態の３相交流−直流変換装置は、第１
の実施形態の図３に示す制御回路５を図９に示す制御回
路５ｂに変形し、この他は第１の実施形態と同一に構成
したものであるので、第３の実施形態においても図１及
び図２を参照し、且つ第１の実施形態と共通する部分の
説明を省略する。また、図９の第３の実施形態の制御回
路５ｂは、図３の制御回路５におけるタイミング信号演
算器５３を変形したタイミング信号演算器５３１を設
け、且つフラグ形成回路７０を設け、この他は図３と同
一に形成したものであるので、図３と同一の部分には同
一の符号を付しその説明を省略する。

【００４６】フラグ形成回路７０は、第１、第２及び第
３の線間電圧Ｖrs、Ｖst、Ｖtrのライン６ａ、７ａ、８
ａに接続され、図１０（Ａ）に示す電圧Ｖrs、Ｖst、Ｖ
trを比較器で比較することによってフラグＦ＝１、２及
び３を形成する。即ち、第１の相電圧Ｖrを基準にして
３０°〜９０°区間及び２１０°〜２７０°の区間でフ
ラグ１、９０°〜１５０°及び２７０°〜３３０°区間
でフラグ２、１５０°〜２１０°及び−３０°〜＋３０
°区間でフラグ３を発生させる。

【００４７】図９の変形されたタイミング信号演算器５
３１は演算内容を除いて図３のタイミング信号演算器５
３と実質的に同一に形成されている。図９の第１〜第６
のタイミング信号Ｇa1〜Ｇc2とタイミング信号演算器５
３１に入力する第１、第２及び第３の通電率指令値Ｄr
s、Ｄst、ＤtrとフラグＦとの関係は次の（４）式に示
す通りである。 フラグＦ＝１の時、 Ｇa1＝０ Ｇa2＝Ｄrs Ｇb1＝Ｇc2＝Ｄrs＋Ｄst Ｇb2＝Ｇb1＋Ｄtr＝Ｄrs＋Ｄst＋Ｄtr Ｇc1＝Ｇa2＝Ｄrs Ｇc2＝Ｇc1＋Ｄst＝Ｄrs＋Ｄst フラグＦ＝２の時、 Ｇa1＝Ｇb2＝Ｄtr Ｇa2＝Ｇa1＋Ｄrs＝Ｄtr＋Ｄrs Ｇb1＝０ Ｇb2＝Ｄtr Ｇc1＝Ｇa2＝Ｄtr＋Ｄrs Ｇc2＝Ｇc1＋Ｄst＝Ｄtr＋Ｄrs＋Ｄst フラグＦ＝３の時、 Ｇa1＝Ｇb2＝Ｄst＋Ｄtr Ｇa2＝Ｇa1＋Ｄrs＝Ｄst＋Ｄtr＋Ｄrs Ｇb1＝Ｇc2＝Ｄst Ｇb2＝Ｇb1＋Ｄtr＝Ｄst＋Ｄtr Ｇc1＝０ Ｇc2＝Ｄst ・・・ （４）

【００４８】図９の制御信号形成回路５５１は図４と同
一に形成されており、第１〜第６のタイミング信号Ｇa1
〜Ｇc2と鋸波Ｖt との比較によって図１０（Ｅ）（Ｆ）
（Ｇ）の第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖ
gcを形成し、第１、第２及び第３の双方向スイッチＱa
、Ｑb 、Ｑc に送る。

【００４９】図１０では、フラグＦ＝１の時には、第
１、第３及び第２の双方向スイッチＱa 、Ｑc 、Ｑb の
順でこれ等のスイッチがオン制御される。フラグＦ＝２
の時には、第２、第１及び第３の双方向スイッチＱb 、
Ｑa 、Ｑc の順でこれ等のスイッチがオン制御される。
フラグＦ＝３の時には、第３、第２及び第１の双方向ス
イッチＱc 、Ｑb 、Ｑa の順でこれ等のスイッチがオン
制御される。従って、第３の実施形態によれば、第１の
実施形態と同一の作用効果が得られる他に、交流電源電
圧の３６０度から成る１周期おける第１、第２及び第３
の双方向スイッチＱa 、Ｑb 、Ｑc のオン期間の片寄り
を防ぐことができるという効果も得ることができる。

【００５０】

【第４の実施形態】次に、図１１及び図１２を参照して
第４の実施形態の３相交流−直流変換装置を説明する。
但し、第４の実施形態の３相交流−直流変換装置は、第
１の実施形態の図３に示す制御回路５を図１１に示す制
御回路５ｃに変形し、この他は第１の実施形態と同一に
構成したものであるので、第４の実施形態においても図
１及び図２を参照し、且つ第１の実施形態と共通する部
分の説明を省略する。また、図１１の第４の実施形態の
制御回路５ｃは、図９の制御回路５ｂにおけるタイミン
グ信号演算器５３１と制御信号形成回路５５１とを変形
したタイミング信号演算器５３２と制御信号形成回路５
５２とを設け、この他は図９と同一に形成したものであ
るので、図３、図７及び図９と同一の部分には同一の符
号を付しその説明を書略する。

【００５１】図１１の変形されたタイミング信号演算器
５３２は出力ラインの数を除いて図９のタイミング信号
演算器５３１と実質的に同一に形成されている。即ち、
タイミング信号演算器５３２は第１、第２及び第３のラ
イン５３ａ、５３ｂ、５３ｃによって図９の第１、第
２、第３、第４、第５及び第６のタイミング信号Ｇa1、
Ｇa2、Ｇb1、Ｇb2、Ｇc1、Ｇc2と同一の情報を含む第
１、第２及び第３のタイミング信号Ｇa 、Ｇb 、Ｇc と
を出力している。

【００５２】タイミング信号演算器５３２は、絶対値回
路５０、５１、５２とフラグ形成回路７０とに接続さ
れ、第１、第２及び第３の通電率指令信号Ｄrs、Ｄst、
Ｄtrとライン７１から供給されるフラグＦとに基づいて
次式の演算を行って第１、第２及び第３のタイミング信
号Ｇa 、Ｇb 、Ｇc を出力する。 フラグＦ＝１の時、 Ｇa ＝Ｄrs Ｇb ＝Ｄrs＋Ｄst＋Ｄtr Ｇc ＝Ｄrs＋Ｄst フラグＦ＝２の時、 Ｇa ＝Ｄtr＋Ｄrs Ｇb ＝Ｄtr Ｇc ＝Ｄrs＋Ｄst＋Ｄtr フラグＦ＝３の時、 Ｇa ＝Ｄrs＋Ｄst＋Ｄtr Ｇb ＝Ｄst＋Ｄtr Ｇc ＝Ｄst ・・・ （５）

【００５３】図１１の制御信号形成回路５５２は、図１
２に示すように図７の制御信号形成回路５５０に入力側
切換回路７３及び出力側切換回路７３ａを付加し、この
他は図７と同一に形成したものである。入力側切換回路
７３は第１、第２及び第３のライン５３ａ、５３ｂ、５
３ｃと第１、第２及び第３のコンパレータ５６、５７、
５８との間に接続され且つライン７２によって図１１の
フラグ形成回路７０に接続され、フラグＦの変化に応じ
てライン５３ａ、５３ｂ、５３ｃと比較器５６、５７、
５８との接続関係を切換えるように構成されている。切
換回路７３による接続形態は次の通りである。 フラグＦ＝１の時には、Ｇa のライン５３ａが第１の比
較器５６に、Ｇb のライン５３ｂが第３の比較器５８
に、Ｇc のライン５３ｃが第２の比較器５７に接続され
る。従って、フラグが１の時には、図１０から明らかな
ように第１、第３及び第２の双方向スイッチＱa 、Ｑc
、Ｑb の順でこれ等のスイッチがオン制御される。 フラグＦ＝２の時には、Ｇa のライン５３ａが第２の比
較器５７に、Ｇb のライン５３ｂが第１の比較器５６
に、Ｇc のライン５３ｃが第３の比較器５８に接続され
る。従って、フラグが２の時には、図１０から明らかな
ように第２、第１及び第３の双方向スイッチＱb 、Ｑa
、Ｑc の順でこれ等のスイッチがオン制御される。 フラグＦ＝３の時には、Ｇa のライン５３ａが第３の比
較器５８に、Ｇb のライン５３ｂが第２の比較器５７
に、Ｇc のライン５３ｃが第１の比較器５６に接続され
る。従って、フラグが３の時には、第３、第２及び第１
の双方向スイッチＱc 、Ｑb 、Ｑa の順でこれ等のスイ
ッチがオン制御される。出力側切換回路７３ａは、ＮＯ
Ｔ回路６０、排他的ＯＲゲ−ト６１、ＡＮＤゲ−ト６２
と第１、第２及び第３の制御信号出力ライン２５、２
６、２７との間に接続され、ライン７２のフラグＦによ
って次のように制御される。 フラグＦ＝１の時には、ＮＯＴ回路６０がＶｇａライン
２５に、排他的ＯＲゲ−ト６１がＶｇｃライン２７に、
ＡＮＤゲ−ト６２がＶｇｂライン２６に、 フラグＦ＝２の時には、ＮＯＴ回路６０がＶｇｂライン
２６に、排他的ＯＲゲ−ト６１がＶｇａライン２５に、
ＡＮＤゲ−ト６２がＶｇｃライン２７に、 フラグＦ＝３の時には、ＮＯＴ回路６０がＶｇｃライン
２７に、排他的ＯＲゲ−ト６１がＶｇｂライン２６に、
ＡＮＤゲ−ト６２がＶｇａライン２５に接続される。

【００５４】第４の実施形態によれば、第１の実施形態
と同一の作用効果が得られる他に、第３の実施形態と同
様に交流電源電圧の３６０度から成る１周期おける第
１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc の
オン期間の片寄りを防ぐことができるという効果も得る
ことができる。

【００５５】

【第５の実施形態】次に、図１３及び図１４を参照して
第５の実施形態の３相交流−直流変換装置を説明する。
但し、第５の実施形態の３相交流−直流変換装置は、第
１の実施形態の図３に示す制御回路５を図１３に示す制
御回路５ｄに変形し、この他は第１の実施形態と同一に
構成したものであるので、第５の実施形態においても図
１及び図２を参照し、且つ第１の実施形態と共通する部
分の説明を省略する。

【００５６】図１３の第５の実施形態の制御回路５ｄ
は、図３の制御回路５におけるタイミング信号演算器５
３と制御信号形成回路５５とを図１４（Ｄ）（Ｅ）
（Ｆ）（Ｇ）の波形が得られるように変形したタイミン
グ信号演算器５３３と制御信号形成回路５５とを設け、
更にフラグ形成回路７０を設け、この他は図３と同一に
形成したものである。

【００５７】フラグ形成回路７０は、図９と同様に第
１、第２及び第３の線間電圧Ｖrs、Ｖst、Ｖtrのライン
６ａ、７ａ、８ａに接続され、図１４（Ａ）に示す電圧
Ｖrs、Ｖst、Ｖtrを比較器で比較することによって図９
と同一のフラグ１、２及び３を形成する。

【００５８】タイミング信号演算器５３３は、絶対値回
路５０、５１、５２とフラグ形成回路７０とに接続さ
れ、第１、第２及び第３の通電率指令信号Ｄrs、Ｄst、
Ｄtrとライン７１から供給されるフラグＦとに基づいて
次の（６）式の演算を行って第１、第２、第３、第４、
第５及び第６のタイミング信号Ｇa1、Ｇa2、Ｇb1、Ｇb
2、Ｇc1、Ｇc2を出力する。なお、式を簡略化するため
に、次の（６）式では、１−（Ｄrs＋Ｄst＋Ｄtr）がＤ
で示され、ＡをＢで割った時の余りがmod（Ａ、Ｂ）で
示され、ここでのＡは（θ＋３０）／６０とされ、Ｂは
１とされている。θは図１４（Ａ）の第１の相電圧Ｖr
を基準にした角度位置を示す。

【００５９】 フラグＦ＝１の時、 Ｇa1＝Ｄ×mod｛（θ＋３０）／６０、１｝／３ Ｇa2＝Ｇa1＋Ｄrs Ｇb1＝Ｇc2＋Ｄ／３ ＝Ｇa1＋｛（Ｄrs＋Ｄ／３）＋Ｄst｝＋Ｄ／３ Ｇb2＝Ｇb1＋Ｄtr ＝Ｇa1＋（Ｄrs＋Ｄ／３＋Ｄst＋Ｄ／３）＋Ｄtr Ｇc1＝Ｇa2＋Ｄ／３ ＝Ｇa1＋Ｄrs＋Ｄ／３ Ｇc2＝Ｇc1＋Ｄst ＝Ｇa1＋（Ｄrs＋Ｄ／３）＋Ｄst フラグＦ＝２の時、 Ｇa1＝Ｇb2＋Ｄ／３ ＝Ｇｂ1＋Ｄtr＋Ｄ／３ Ｇa2＝Ｇa1＋Ｄrs ＝Ｇｂ1＋（Ｄtr＋Ｄ／３）＋Ｄrs Ｇb1＝Ｄ×mod｛（θ＋３０）／６０、１｝／３ Ｇb2＝Ｇｂ1＋Ｄtr Ｇc1＝Ｇa2＋Ｄ／３ ＝Ｇｂ1＋（Ｄtr＋Ｄ／３）＋Ｄrs＋Ｄ／３ Ｇc2＝Ｇc1＋Ｄst ＝Ｇｂ1＋（Ｄtr＋Ｄ／３）＋Ｄrs＋Ｄ／３＋Ｄst フラグＦ＝３の時、 Ｇa1＝Ｇb2＋Ｄ／３ ＝Ｇｃ1＋Ｄst＋Ｄtr＋２（Ｄ／３） Ｇa2＝Ｇa1＋Ｄrs ＝Ｇｃ1＋Ｄst＋Ｄtr＋Ｄrs＋２（Ｄ／３） Ｇb1＝Ｇc2＋Ｄ／３ ＝Ｇｃ1＋Ｄst＋Ｄ／３ Ｇb2＝Ｇb1＋Ｄtr ＝Ｇｃ1＋Ｄst＋Ｄtr＋Ｄ／３ Ｇc1＝Ｄ×mod｛（θ＋３０）／６０、１｝／３ Ｇc2＝Ｇｃ1＋Ｄst ・・・ （６）

【００６０】第１及び第２のタイミング信号Ｇa1、Ｇa2
は、図１４（Ｄ）（Ｅ）から明らかなように第１の双方
向スイッチＱa をオン制御するための第１の制御信号Ｖ
gaを形成するために使用され、第１のタイミング信号Ｇ
a1が鋸波Ｖt に交差すると第１の双方向スイッチＱa を
オンにするパルスが発生し、第２のタイミング信号Ｇa2
が鋸波Ｖt に交差すると、第１の双方向スイッチＱa の
オンパルスが消滅する。第３及び第４のタイミング信号
Ｇb1、Ｇb2は、図１４（Ｄ）（Ｆ）から明らかなように
第２の双方向スイッチＱb をオン制御するための第２の
制御信号Ｖgbを形成するために使用され、第３のタイミ
ング信号Ｇb1が鋸波Ｖt に交差すると第２の双方向スイ
ッチＱb をオンにするパルスが発生し、第４のタイミン
グ信号Ｇb2が鋸波Ｖt に交差すると、第２の双方向スイ
ッチＱb のオンパルスが消滅する。第５及び第６のタイ
ミング信号Ｇc1、Ｇc2は、図１４（Ｄ）（Ｇ）から明ら
かなように第３の双方向スイッチＱc をオン制御するた
めの第３の制御信号Ｖgcを形成するために使用され、第
５のタイミング信号Ｇc1が鋸波Ｖt に交差すると第３の
双方向スイッチＱc をオンにするパルスが発生し、第６
のタイミング信号Ｇc2が鋸波Ｖt に交差すると、第３の
双方向スイッチＱc のオンパルスが消滅する。

【００６１】図１３の制御信号形成回路５５は図４と同
一に形成されており、第１〜第６のタイミング信号Ｇa1
〜Ｇc2と鋸波Ｖt とを図１４（Ｄ）に示すように比較
し、図１４（Ｅ）（Ｆ）（Ｇ）の第１、第２及び第３の
制御信号Ｖga、Ｖgb、Ｖgcを出力する。

【００６２】第５の実施形態では、図１４（Ｅ）（Ｆ）
（Ｇ）から明らかなように、３０°〜９０°及び２１０
°〜２７０°のフラグＦが１の区間では、第１、第３及
び第２の双方向スイッチＱa 、Ｑc 、Ｑb の順でこれ等
がオン制御される。９０°〜１５０°及び２７０°〜３
３０°のフラグＦが２の区間では、第２、第１及び第３
の双方向スイッチＱb 、Ｑa 、Ｑc の順でこれ等がオン
制御される。また、１５０°〜２１０°及び−３０°〜
＋３０°のフラグＦが３の区間では、第３、第２及び第
１の双方向スイッチＱc 、Ｑb 、Ｑa の順でこれ等がオ
ン制御される。

【００６３】第５の実施形態によれば、第１の実施形態
と同一の作用効果が得られる他に、第３及び第４の実施
形態と同様に交流電源電圧の３６０度区間における第
１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc の
オン期間の片寄りを防ぐことができるという効果も得る
ことができる。また、第１、第２及び第３の双方向スイ
ッチＱa 、Ｑb 、Ｑc のオン期間の相互間に休止区間が
配置されているので、スイッチが遅れても２つの又は３
つの双方向スイッチＱa 、Ｑb 、Ｑc が同時にオンにな
ることを防ぐことができる。もし、複数の双方向スイッ
チＱa 、Ｑb 、Ｑc が同時にオンになると、トランス２
の端子電圧の向きが不安定になり、動作の安定性が低下
する。本実施形態は上記問題が発生しない。

【００６４】

【第６の実施形態】第６の実施形態の３相交流−直流変
換装置は、図１に示す実施形態の制御回路５を図１５の
制御回路５ｅに変形し、この他は第１の実施形態と同一
に形成したものである。

【００６５】図１５の制御回路５ｅは、図３の制御回路
５に補正値演算器７４と３つの減算器７５、７６、７７
とを付加し、この他は図３と実質的に同一に形成したも
のである。従って、図１５において図３と同一の部分に
は同一の符号を付してその説明を省略する。補正値演算
器７４は、第１、第２及び第３の乗算器４３、４４、４
５に接続され、第１、第２及び第３の電流指令値Ｉrs、
Ｉst、Ｉtrに基づいて次の演算で補正値ΔＩを求める。 ΔＩ＝Ｉrs＋Ｉst＋Ｉtr−max （Ｉrs、Ｉst、Ｉtr） −min （Ｉrs、Ｉst、Ｉtr） ・・・ （７） ここで、max （Ｉrs、Ｉst、Ｉtr）はＩrs、Ｉst、Ｉtr
の内の最大を示し、min （Ｉrs、Ｉst、Ｉtr）はＩrs、
Ｉst、Ｉtrの内の最小を示す。

【００６６】補正用の第１、第２及び第３の減算器７
５、７６、７７は、第１、第２及び第３の乗算器４３、
４４、４５と第１、第２及び第３の除算器４７、４８、
４９との間に接続され、第１、第２及び第３の電流指令
値Ｉrs、Ｉst、Ｉtrから補正値演算器７４で求めた補正
値ΔＩを次式に示すように減算して補正電流指令値Ｉr
s′、Ｉst′、Ｉtr′を出力する。 Ｉrs′＝Ｉrs−ΔＩ Ｉst′＝Ｉst−ΔＩ Ｉtr′＝Ｉtr−ΔＩ ・・・ （８） なお、補正値演算器７４から負の極性の補正値−ΔＩが
出力される場合には、第１、第２及び第３の減算器７
５、７６、７７を加算器に置き換えることができる。

【００６７】図１６は図１４の各部の状態を示す。第
１、第２及び第３の乗算器４３、４４、４５から得られ
た図１６（Ｂ）の第１、第２及び第３の電流指令値Ｉr
s、Ｉst、Ｉtrは、図１６（Ｃ）の補正値ΔＩで補正さ
れ、第１、第２及び第３の減算器７５、７６、７７から
図１６（Ｄ）に示す補正電流値Ｉrs′、Ｉst′、Ｉtr′
が得られる。絶対値回路５０、５１、５２からは図１６
（Ｄ）の補正電流指令値Ｉrs′、Ｉst′、Ｉtr′の絶対
値に相当する第１、第２及び第３の通電率指令信号Ｄr
s、Ｄst、Ｄtrが図１６（Ｅ）に示すように得られる。
タイミング信号演算器５３は、前述した式（２）によっ
て第１の実施形態と同様に第１〜第6のタイミング信号
Ｇa1 〜Ｇc2 を求める。第１〜第６のタイミング信号Ｇ
a1 〜Ｇc2は第１の実施形態と同一の制御信号形成回路
５５で鋸波Ｖｔと比較され、第１の実施形態と同一の方
法で第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcが
形成される。

【００６８】ΔＩの補正を加えることによって第１、第
２及び第３の導通率指令信号Ｄrs、Ｄst、Ｄtrを図１６
（Ｅ）のように形成すると、図１６（Ｅ）の第１の通電
率指令値Ｄrsが０〜６０度及び１８０〜２４０度の区間
で零になると、第１の制御信号Ｖgaが零に保たれ、第１
の双方向スイッチＱa がオフに保たれる。第３の通電率
指令値Ｄtrが６０〜１２０度及び２４０〜３００度の区
間で零になると、第３の制御信号Ｖgｃが零に保たれ、
第３の双方向スイッチＱｃ がオフに保たれる。第２の
通電率指令値Ｄstが１２０〜１８０度及び３００〜３６
０度で零になると、第２の制御信号Ｖgｂが零に保た
れ、第２の双方向スイッチＱｂがオフに保たれる。制御
信号が零に保たれている区間では第１、第２及び第３の
双方向スイッチＱa 、Ｑb 、Ｑc のオン・オフ動作が中
断するので、第１、第２及び第３の双方向スイッチＱa
、Ｑb 、Ｑc の単位時間当りのスイッチング回数が低
減し、スイッチング損失が少なくなり、効率が向上す
る。

【００６９】

【第７の実施形態】図１７は第７の実施形態の制御回路
５ｆを示す。図１７の制御回路５ｆは図３の制御回路５
に補正用演算器７４′と補正用の第１、第２及び第３の
減算器７５′、７６′、７７′とを付加し、この他は図
３と同様に構成したものである。補正用演算器７４′は
図１５の補正用演算器７４と同一の目的のものであっ
て、ライン６ａ、７ａ、８ａの線間電圧Ｖrs、Ｖst、Ｖ
trに基づいて補正信号を形成する。第１、第２及び第３
の減算器７５′、７６′、７７′はライン６ａ、７ａ、
８ａと乗算器４３、４４、４５との間に接続され、第
１、第２及び第３の線間電圧Ｖrs、Ｖst、Ｖtrから補正
用演算器７４′の補正値を減算する。減算器７５′、７
６′、７７′による補正は、図１７の電流指令値Ｉrs、
Ｉst、Ｉtrが図１６（Ｄ）の補正電流指令値Ｉrs′、Ｉ
st′、Ｉtr′と同一になるように行う。これにより、第
７の実施形態によっても第６の実施形態と同一の効果を
得ることができる。

【００７０】

【第８の実施形態】図１５の補正用演算器７４の補正値
ΔＩを次の（９）式によって決定することができる。 Ｉrs×Ｉst×Ｉtr≧０又はＶrs×Ｖst×Ｖtr≧０の時、 ΔＩ＝max （Ｉrs、Ｉst、Ｉtr）− （Ｉrs^２＋Ｉst^２＋Ｉtr^２）／｛２×max （Ｉrs、Ｉst、Ｉtr）｝ Ｉrs×Ｉst×Ｉtr＜０又はＶrs×Ｖst×Ｖtr＜０の時、 ΔＩ＝min（Ｉrs、Ｉst、Ｉtr）−（Ｉrs^２＋Ｉst^２＋Ｉtr^２） ／｛２×min （Ｉrs、Ｉst、Ｉtr）｝ ・・・ （９）

【００７１】図１８は（９）式に従う動作を図１６と同
様に示す。図１８（Ｃ）の補正値ΔＩに基づいて補正電
流指令値Ｉrs′、Ｉst′、Ｉtr′が図１８（Ｄ）に示す
ように変化すると、第１、第２及び第３の通電率指令値
Ｄrs、Ｄst、Ｄtrは図１８（Ｅ）に示すように変化す
る。第１〜第６のタイミング信号Ｇa1〜Ｇc2は（２）式
によって決定される。

【００７２】トランス２には、第１の双方向スイッチＱ
a のオン期間に電圧Ｖrs、第２の双方向スイッチＱb の
オン期間にＶst、第３の双方向スイッチＱc のオン期間
にＶtrが印加され、第１、第２及び第３の双方向スイッ
チＱa 、Ｑb 、Ｑc のいずれもオフの時には０の端子電
圧が印加される。鋸波Ｖt の一周期内にトランス２にか
かる端子電圧の平均は次式になる。 トランスの端子電圧の平均＝Ｖrs×Ｄrs＋Ｖst×Ｄst＋Ｖtr×Ｄtr ・・・ （１０）

【００７３】第８の実施形態によれば、（１０）式から
明らかなようにトランスの平均端子電圧を零にすること
ができる。従って、トランスの励磁電流の増加が防止さ
れ、トランス２が飽和しにくくなる。なお、第６、第７
及び第８の実施形態と同一の補正を第２〜第７の実施形
態にも適用することができる．

【００７４】

【第９の実施形態】図１９は第９の実施形態の直流−交
流変換装置は、図１の電流検出器１０を省き、この代り
に第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑ
c に直列に第１、第２及び第３の電流検出器９７ａ、９
７ｂ、９７ｃを接続し、この検出値Ｉa 、Ｉb 、Ｉc を
制御回路５ｇに送るように構成し、この他は図１と同一
に構成したものである。

【００７５】制御回路５ｇは、図２０に示すように図３
の制御回路５の除算器４７、４８、４９を減算器４
７′、４８′、４９′に変え、図１９の第１、第２及び
第３の電流検出器９７ａ、９７ｂ、９７ｃの検出電流Ｉ
a 、Ｉb 、Ｉc をフィルタ９８ａ、９８ｂ、９８ｃを介
して減算器４７′、４８′、４９′に入力させ、この他
は図３と同一に構成したものである。第１、第２及び第
３の減算器４７′、４８′、４９′からは、第１、第２
及び第３の電流指令値Ｉrs、Ｉst、Ｉtrと第１、第２及
び第３の検出電流値Ｉa 、Ｉb 、Ｉc との差ΔＩrs、Δ
Ｉst、ΔＩtrが得られ、これに基づいて増幅器５０、５
１，５２は第１、第２及び第３の通電率指令値Ｄrs、Ｄ
st、Ｄtrを形成する。

【００７６】第９の実施形態によれば、第１の実施形態
と同一の効果を得ることができる他に、各線間電流Ｉa
、Ｉb 、Ｉc を検出してフィードバックしているの
で、制御応答の改善効果が得られる。

【００７７】

【第１０の実施形態】第１〜第９の実施形態の第１、第
２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc を図２１
に示すように構成することができる。図２１の双方向ス
イッチＱa 、Ｑb 又はＱc は、ＦＥＴから成る第１、第
２、第３及び第４のスイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 と
第１、第２、第３及び第４のダイオードＤ1 、Ｄ2 、Ｄ
3 、Ｄ4 と、コンデンサＣとから成り、ライン１４、１
６又は１８に直列に接続されている。第１及び第２のス
イッチＱ1 、Ｑ2 は互いに逆の方向性を有して端子Ｐ1
と端子Ｐ2 との間に接続されている。第３及び第４のス
イッチＱ3 、Ｑ4 は互いに逆の方向性を有して端子Ｐ1
と端子Ｐ2 との間に接続されている。第３及び第４のス
イッチＱ3 、Ｑ4 は第１及び第２のスイッチＱ1 、Ｑ2
に対して逆の方向性を有している。第１、第２、第３及
び第４のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 は第１、第
２、第３及び第４のスイッチＱ1、Ｑ2 、Ｑ3 、Ｑ4 に
逆方向並列に接続されている。コンデンサＣは第１及び
第２のスイッチＱ1 、Ｑ2 の相互接続点Ｐ3 と第３及び
第４のスイッチＱ3 、Ｑ4の相互接続点Ｐ4 との間に接
続されている。第２の端子Ｐ2 は１次巻線Ｎ1a、Ｎ1b又
はＮ1cに接続される。

【００７８】図２１の双方向スイッチＱa 、Ｑb 又はＱ
c に図で上から下に向かう第１の方向（正方向）の電流
を流す時には、第１及び第４のスイッチＱ1 、Ｑ4 にオ
ン制御信号を与え、第２及び第３のスイッチＱ2 、Ｑ3
はオフに保ち、第２の方向（負方向）の電流を流す時に
は第２及び第３のスイッチＱ2 、Ｑ3 にオン制御信号を
与え、第１及び第４のスイッチＱ1 ，Ｑ4 はオフに保
つ。第１の方向の電流は、第１のスイッチＱ1 と第２の
ダイオードＤ2 の経路と、第３のダイオードＤ3と第４
のスイッチＱ4 の経路との両方に流れる。第２の方向の
電流は第２のスイッチＱ2 と第１のダイオードＤ1 の経
路と、第４のダイオードＤ4 と第３のスイッチＱ3 のス
イッチＱ3 の経路との両方に流れる。

【００７９】第１の方向の電流が流れている状態で第１
及び第４のスイッチＱ1 、Ｑ4 をターンオフ制御した時
には、コンデンサＣが第３のダイオードＤ3 を介して第
１のスイッチＱ1 に並列に接続され、且つ第２のダイオ
ードＤ2 を介して第４のスイッチＱ4 に並列に接続さ
れ、スナバコンデンサとして作用し、第１及び第４のス
イッチＱ1 、Ｑ4 を過電圧から防止する。また、第２の
方向の電流が流れている状態で第２及び第３のスイッチ
Ｑ2 、Ｑ3 をターンオフ制御した時には、コンデンサＣ
が第４のダイオードＤ4 を介して第２のスイッチＱ2 に
並列に接続され、且つ第１のダイオードＤ1 を介して第
３のスイッチＱ3 に並列に接続され、スナバコンデンサ
として作用し、第２及び第３のスイッチＱ2 、Ｑ3 を過
電圧から防止する。コンデンサＣの電荷は双方向スイッ
チの導通時にトランス２を介して零まで放電する。

【００８０】図２１の双方向スイッチＱa ，Ｑb 、Ｑc
を使用すると、１つのコンデンサＣで４つのスイッチＱ
1 〜Ｑ4 のスナバ効果を得ることができる。なお、第３
及び第４のスイッチＱ3 、Ｑ4 と第３及び第４のダイオ
ードＤ3 、Ｄ4 が追加されているが、主電流の通路とし
て使用され、主電流は分割されて流れるので、図２に比
べて第１〜第４のスイッチＱ1 〜Ｑ4 の電流容量を低減
することができ、スイッチＱ3 、Ｑ4 が無駄にならな
い。

【００８１】

【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 （１） 図２の双方向スイッチＱa 、Ｑb 、Ｑc におい
ては、第１のスイッチ３０ａ、３０ｂ、３０ｃと第２の
スイッチ３１ａ、３１ｂ、３１ｃとの両方に同時に制御
信号を供給しているが、交流電圧Ｖrs、Ｖst、Ｖtrの正
の半波期間に第１のスイッチ３０ａ、３０ｂ、３０ｃに
制御信号を供給し、負の半波期間に第２のスイッチ３１
ａ、３１ｂ、３１ｃに制御信号を供給するように構成
し、スイッチの制御損失を低減させることができる。 （２） 双方向スイッチング素子Ｑa 、Ｑb 、Ｑc の構
成を種々変形することができ、例えば、スイッチ３０
ａ、３０ｂ、３０ｃ、３１ａ、３１ｂ、３１ｃ、Ｑ1 〜
Ｑ4 をＩＧＢＴ、トランジスタ等の半導体スイッチング
素子とすることができる。また、ダイオード３２ａ、３
２ｂ、３２ｃ、３３ａ、３３ｂ、３３ｃ、Ｄ1 〜Ｄ4 を
スイッチ３０ａ、３０ｂ、３０ｃ、３１ａ、３１ｂ、３
１ｃ、Ｑ1〜Ｑ4 の内蔵ダイオードとすることができ
る。 （３） 図２０の制御回路５ｇに第６〜第８の実施形態
の機能を付加することができる。 （４） 第１〜第１０の実施形態において、それぞれの
一部を他の実施形態に適用することができる。例えば、
図２１の双方向スイッチＱa 、Ｑb 、Ｑc を第２〜第９
の実施形態に適用することができる。 （５） 制御回路５〜５ｇの入力段にアナログ・ディジ
タル変換器（ＡＤＣ）を設け、制御回路をディジタル回
路構成とすることができる。 （６）第4及び第5の実施形態では、 F＝１のときGａ≦Gｃ≦Gｂ、 F＝２のときGｂ≦Gａ≦Gｃ、 F＝３のときGｃ≦Gｂ≦Gａとしたが、その他の順番、例
えば、 F＝１のときGｂ≦Gｃ≦Gａ、 F＝２のときGｃ≦Gａ≦Gｂ、 F＝３のときGａ≦Gｂ≦Gｃとしても同様な効果が得られ
る。

【図面の簡単な説明】

【図１】第１の実施形態の交流−直流変換装置を示す回
路図である。

【図２】図１の第１、第２及び第３の双方向スイッチと
トランスとを詳しく示す回路図である。

【図３】図１の制御回路を詳しく示す回路図である。

【図４】図３の制御信号形成回路を示す回路図である。

【図５】図３の各部の状態を示す波形図である。

【図６】第２の実施形態の制御回路を示す回路図であ
る。

【図７】図６の制御信号形成回路を示す回路図である。

【図８】図６の各部の状態を示す波形図である。

【図９】第３の実施形態の制御回路を示す回路図であ
る。

【図１０】図９の各部の状態を示す波形図である。

【図１１】第４の実施形態の制御回路を示す回路図であ
る。

【図１２】図１１の制御信号形成回路を示す回路図であ
る。

【図１３】第５の実施形態の制御回路を示す回路図であ
る。

【図１４】図１３の各部の状態を示す波形図である。

【図１５】第６の実施形態の交流−直流変換装置を示す
回路図である。

【図１６】図１５の各部の状態を示す波形図である。

【図１７】第７の実施形態の交流−直流変換装置を示す
回路図である。

【図１８】第８の実施形態の各部の状態を図１６と同様
に示す波形図である。

【図１９】第９の実施形態の交流−直流変換装置を示す
回路図である。

【図２０】図１９の制御回路を詳しく示す回路図であ
る。

【図２１】第１０の実施形態の交流−直流変換装置の双
方向スイッチを示す回路図である。

【符号の説明】

１ｒ、１ｓ、１ｔ ３相交流入力端子 ２ トランス ３ 全波整流平滑回路 ５〜５ｇ 制御回路 Ｑa 、Ｑb 、Ｑc 第１、第２及び第３の双方向スイッ
チ Ｎ1a、Ｎ1b、Ｎ1c １次巻線 Ｎ2 ２次巻線

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 ３相交流電源に接続される第１、第２及
   び第３の交流入力端子と、第１、第２及び第３の双方向
   スイッチと、第１、第２及び第３の１次巻線と２次巻線
   とを有するトランスと、整流平滑回路と、直流出力端子
   と、前記第１、第２及び第３の双方向スイッチを前記交
   流電源の周波数よりも高い周波数でオン・オフ制御する
   ための制御回路とを備え、 前記第１の１次巻線は前記第１の双方向スイッチを介し
   て前記第１及び第２の交流入力端子間に接続され、 前記第２の１次巻線は前記第2の双方向スイッチを介し
   て前記第2及び第3の交流入力端子間に接続され、 前記第3の1次巻線は前記第3の双方向スイッチを介して
   前記第1及び第３の交流入力端子間に接続され、前記２次巻線は前記第１、第２及び第３の１次巻線にそ
   れぞれ電磁結合され、 前記整流平滑回路は前記２次巻線と前記直流出力端子と
   の間に接続され ていることを特徴とする3相交流−直流
   変換装置。
2. 【請求項２】 前記第1、第2及び第3の双方向スイッチ
   のそれぞれは、互いに逆極性且つ直列に接続された対の
   スイッチと前記対のスイッチにそれぞれ逆方向並列に接
   続された対のダイオ−ドとから成ることを特徴とする請
   求項1記載の3相交流−直流変換装置。
3. 【請求項３】 前記第1、第2及び第3の双方向スイッチ
   のそれぞれは、前記第1、第2及び第3の1次巻線のそれぞ
   れに対して直列に接続された第1及び第2のスイッチの直
   列回路と、前記第1及び第2のスイッチの直列回路に対し
   て並列に接続された第3及び第４のスイッチの直列回路
   と、前記第1、第2、第3及び第4のスイッチにそれぞれ逆
   方向並列に接続された第1、第2、第3及び第4のダイオ−
   ドと、前記第1及び第2のスイッチの相互接続点と前記第
   3及び第4のスイッチの相互接続点との間に接続されたコ
   ンデンサとから成り、前記第1及び第2のスイッチは互い
   に逆の方向性を有して直列に接続、前記第3及び第4のス
   イッチは互いに逆の方向性を有して直列に接続されてい
   ることを特徴とする請求項1記載の3相交流−直流変換装
   置。
4. 【請求項４】 前記制御回路は、前記第1、第2及び第3
   の双方向スイッチを時間をずらして順次にオン制御する
   ものである請求項1又は2又は3記載の3相交流−直流変換
   装置。
5. 【請求項５】 前記制御回路は、前記第1、及び第2の交
   流端子間の交流電圧の1周期内において、前記第1、第2
   及び第3の双方向スイッチを時間をずらしてオン制御す
   ると共に、オン制御の順番を切換える機能を有している
   ことを特徴とする請求項１又は２又は3記載の3相交流−
   直流変換装置。
6. 【請求項６】 前記オン制御の順番は、３０〜９０度及
   び２１０〜２７０度区間で第２、第１及び第３の双方向
   スイッチの順であり、９０〜１５０度及び２７０〜３３
   ０度区間で第３、第２及び第１の双方向スイッチの順で
   あり、１５０〜２１０度及び‐３０〜＋３０度区間で第
   １、第３及び第２の双方向スイッチの順であることを特
   徴とする請求項５記載の３相交流−直流変換装置。
7. 【請求項７】 前記制御回路は、前記第１、第２及び第
   ３の双方向スイッチの内で最も低い線間電圧が印加され
   るもののオン・オフ制御を休止する機能を有しているこ
   とを特徴とする請求項１又は２又は３記載の３相交流−
   直流変換装置。
8. 【請求項８】 前記制御回路は、第１、第２及び第３の
   双方向スイッチの通電率を示す第１、第２及び第３の通
   電率指令値を発生する第１、第２及び第３の通電率指令
   値発生手段と、 鋸波発生手段と、 前記第１、第２及び第３の通電率指令値と前記鋸波とを
   比較して第１、第２及び第３の制御信号を形成して前記
   第１、第２及び第３の双方向スイッチに供給する制御信
   号形成手段と、を有していることを特徴とする請求項１
   乃至７のいずれかに記載の３相交流−直流電源装置。