KR20120095925A - 전자 장치의 제조 방법, 전자 장치 및 전자 장치의 제조 장치 - Google Patents

전자 장치의 제조 방법, 전자 장치 및 전자 장치의 제조 장치 Download PDF

Info

Publication number
KR20120095925A
KR20120095925A KR1020127012776A KR20127012776A KR20120095925A KR 20120095925 A KR20120095925 A KR 20120095925A KR 1020127012776 A KR1020127012776 A KR 1020127012776A KR 20127012776 A KR20127012776 A KR 20127012776A KR 20120095925 A KR20120095925 A KR 20120095925A
Authority
KR
South Korea
Prior art keywords
terminal
laminate
electronic component
resin layer
resin
Prior art date
Application number
KR1020127012776A
Other languages
English (en)
Inventor
도루 메우라
히로키 니카이도
겐조우 마에지마
요지 이시무라
겐지 요시다
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20120095925A publication Critical patent/KR20120095925A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/7511—High pressure chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75283—Means for applying energy, e.g. heating means by infrared heating, e.g. infrared heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

전자 장치의 제조 방법은 제 1 전자 부품 (1) 의 제 1 단자 (11) 와 제 2 전자 부품 (2) 의 제 2 단자 (21) 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층 (3) 을 배치하여 적층체 (4) 를 얻는 공정과, 유체에 의해 적층체 (4) 를 가압하면서, 적층체 (4) 를 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하여, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시키는 공정과, 수지층 (3) 을 경화시키는 공정을 포함한다. 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시키는 상기 공정에서는, 적층체 (4) 의 가열 개시 직후부터 적층체 (4) 의 온도가 땜납층 (112) 의 융점에 이를 때까지의 시간을 5 초 이상, 15 분 이하로 한다.

Description

전자 장치의 제조 방법, 전자 장치 및 전자 장치의 제조 장치{PROCESS FOR PRODUCTION OF ELECTRONIC DEVICE, ELECTRONIC DEVICE, AND DEVICE FOR PRODUCTION OF ELECTRONIC DEVICE}
본 발명은, 전자 장치의 제조 방법, 전자 장치 및 전자 장치의 제조 장치에 관한 것이다.
전자 장치는, 예를 들어 반도체 소자의 단자와 다른 반도체 소자의 단자, 반도체 소자의 단자와 기판의 단자, 또는 기판의 단자와 다른 기판의 단자를, 땜납을 이용하여 접합하는 공정을 실시함으로써 제조된다.
땜납을 이용하여 접합을 실시한 후의 반도체 소자간, 반도체 소자와 기판 사이, 혹은 기판간 (이하, 반도체 소자간 등이라고 한다) 에는 간극이 생기므로, 수지의 경화물로 간극을 메울 필요가 있다. 종래는, 땜납을 이용하여 접합한 후에, 반도체 소자간 등에 유동성의 열경화성 수지를 흘려 넣고, 이어서 수지를 경화시킴으로써 반도체 소자간 등의 간극을 메웠다.
그런데, 최근에는 땜납을 이용하여 접합하기 전에, 반도체 소자간 등에 플럭스를 함유하는 수지층을 배치하고, 이어서 땜납의 융점 이상의 온도에서 가열하여 땜납 접합을 실시하고, 이어서 수지층의 경화를 실시하는 방법이 이루어지게 되었다.
예를 들어, 일본 공개특허공보 평3-184695호 (특허문헌 1) 에는, 에폭시 수지를 주성분으로서 함유하고, 유기산 또는 유기산염 및 땜납 입자를 함유하는 땜납 페이스트가 개시되어 있다. 또, 일본 공개특허공보 2001-311005호 (특허문헌 2) 에는, 에폭시계 수지, 페놀계 수지, 디알릴프탈레이트계 수지, 및 벤조시클로부텐계 수지에서 선택되는 적어도 1 종의 열경화성 수지, 및 플럭스 성분을 함유하는 조성물을 시트상으로 성형한 것을 특징으로 하는 열경화성 수지 시트가 개시되어 있다.
또, 상기 서술한 방법에서는, 반도체 소자간 등에 빈틈없이 유동성의 열경화성 수지를 흘려 넣기가 어렵기 때문에, 이하와 같은 방법이 특허문헌 3 에 있어서 제안되어 있다.
특허문헌 3 에는, 기판 표면에 필름상의 언더필 수지를 배치하고, 그 후, 언더필 수지 상에 반도체 소자를 탑재하는 방법 및 장치가 개시되어 있다. 특허문헌 3 에서는, 기판 상에 배치된 언더필 수지 상에 반도체 소자를 탑재한 후, 반도체 소자를 기판에 압접하고, 땜납 범프를 용융시켜 반도체 소자와 기판을 접합하여, 고압 분위기 중에서 언더필 수지를 경화시키고 있다.
일본 공개특허공보 평3-184695호 (특허 청구의 범위) 일본 공개특허공보 2001-311005호 (특허 청구의 범위) 일본 공개특허공보 2004-311709호
그러나, 특허문헌 1 ? 2 에 나타내는 바와 같은 종래 기술을 사용해도 단자끼리를 접합할 때 접합 불량이 발생해 버리는 경우가 있었다.
또, 특허문헌 3 에 나타내는 제조 장치에서는, 반도체 소자 및 기판을 하나씩 압접하고, 땜납 범프를 용융시켜 반도체 소자와 기판을 접합하여 적층체를 형성해야 하므로 양산에 적합하지 않다.
그래서, 본 발명자들은, 복수의 적층체에 하중을 가하면서 리플로우를 실시하는 방법을 검토하였다.
그러나, 이 방법에 있어서는, 이하와 같은 과제가 있음을 알 수 있었다.
리플로우를 실시할 때, 복수의 적층체 상에 걸쳐 중석 (重石) 을 설치하여 하중을 가하면, 반도체 소자와 기판 사이에 배치된 수지가 반도체 소자 및 기판 사이로부터 비어져 나오는 경우가 있다. 비어져 나온 수지가 대량인 경우에는, 인접하는 적층체 및 중석으로 형성되는 공간 내를 매립해 버리는 경우도 생각할 수 있다.
이 경우에 있어서, 수지로부터 가스가 발생한 경우, 가스가 빠져나갈 길이 없어져 수지 중에 기포가 발생하게 된다. 이러한 기포는, 반도체 소자와 기판 사이의 접합 불량을 일으키는 원인이 될 가능성이 있었다.
따라서, 보다 신뢰성이 높은 전자 장치를 제조할 수 있는 제조 방법이 요망되었다.
제 1 발명에 의하면, 표면에 땜납층을 갖는 제 1 단자를 갖는 제 1 전자 부품과, 이 제 1 전자 부품의 상기 제 1 단자에 접합되는 제 2 단자를 갖는 제 2 전자 부품을 구비하는 전자 장치의 제조 방법으로서,
상기 제 1 전자 부품의 제 1 단자와 상기 제 2 전자 부품의 제 2 단자 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층을 배치하여 적층체를 얻는 공정과,
유체에 의해 상기 적층체를 가압하면서, 상기 적층체를 상기 제 1 단자의 상기 땜납층의 융점 이상으로 가열하여, 상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 공정과,
상기 수지층을 경화시키는 공정을 포함하고,
상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 상기 공정에서는,
상기 적층체의 가열 개시 직후부터 상기 적층체의 온도가 상기 땜납층의 융점에 이를 때까지의 시간을 5 초 이상, 15 분 이하로 하는 전자 장치의 제조 방법이 제공된다.
이 제 1 발명에 의하면, 제 1 단자와 제 2 단자를 땜납 접합시키는 공정에서는, 적층체의 가열 개시 직후부터 적층체의 온도가 땜납의 융점에 이를 때까지의 시간을 5 초 이상, 15 분 이하로 하고 있다.
이와 같이 급속으로 적층체를 가열함으로써, 제 1 단자와 제 2 단자를 확실하게 접합시킬 수 있다.
따라서, 제 1 발명에 의하면, 신뢰성이 높은 전자 장치를 제조할 수 있다.
또한, 수지층을 경화시키는 공정은, 땜납 접합시키는 공정과 동시에 실시해도 되고, 또 땜납 접합시키는 공정의 후단에서 실시해도 된다.
또, 제 1 발명에 의하면, 상기 서술한 제조 방법에 의해 제조된 전자 장치도 제공할 수 있다.
제 2 발명에 의하면, 표면에 땜납층을 갖는 제 1 단자를 갖는 제 1 전자 부품과, 이 제 1 전자 부품의 상기 제 1 단자에 접합되는 제 2 단자를 갖는 제 2 전자 부품을 구비하는 전자 장치의 제조 방법으로서,
상기 제 1 전자 부품의 제 1 단자와 상기 제 2 전자 부품의 제 2 단자 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층을 배치하여 적층체를 얻는 공정과,
상기 적층체를 상기 제 1 단자의 상기 땜납층의 융점 이상으로 가열하여, 상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 공정과,
유체에 의해 상기 적층체를 가압하면서, 상기 수지층을 경화시키는 공정을 포함하고,
제 1 단자와 제 2 단자를 땜납 접합시키는 상기 공정에서는,
복수의 상기 적층체 및 홈이 형성된 부재를 준비하고,
상기 부재의 상기 홈으로 구획된 상기 각 영역에, 각 적층체의 제 1 전자 부품 또는 제 2 전자 부품을 맞닿게 함과 함께,
인접하는 상기 적층체의 공극이며, 상기 홈으로 구획된 각 영역에 각각 맞닿는 상기 부품간에 형성된 공극에 대하여, 상기 부재의 상기 홈을 대향시키고,
각 적층체에 대하여, 각 적층체의 적층 방향을 따라 하중을 가한 상태에서, 각 적층체를 상기 제 1 단자의 상기 땜납층의 융점 이상으로 가열하여, 상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 전자 장치의 제조 방법을 제공할 수 있다.
이 제 2 발명에 의하면, 홈이 형성된 부재를 적층체에 맞닿게 하여 각 적층체에 하중을 가하고 있다. 이 때문에, 각 적층체로부터 수지가 비어져 나오게 되어, 수지로부터 가스가 발생한 경우라도 가스를 홈으로 빠져나가게 할 수 있다. 이로써, 수지층 중에 기포가 발생하는 것을 억제할 수 있다.
즉, 제 2 발명에 의해서도 신뢰성이 높은 전자 장치를 제공할 수 있는 제조 방법을 제공할 수 있다.
또, 본 발명에 의하면, 상기 서술한 제조 방법에 사용되는 제조 장치도 제공할 수 있다.
즉, 본 발명에 의하면, 표면에 땜납층을 갖는 제 1 단자를 갖는 제 1 전자 부품과, 이 제 1 전자 부품의 상기 제 1 단자에 접합되는 제 2 단자를 갖는 제 2 전자 부품을 구비하는 전자 장치의 제조 장치로서,
상기 제 1 전자 부품의 제 1 단자와 상기 제 2 전자 부품의 제 2 단자 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층을 배치하여 얻어지는 적층체가 복수 배치되는 용기와,
상기 용기 내의 상기 적층체를 상기 제 1 단자의 상기 땜납층의 융점 이상으로 가열하는 가열 수단과,
상기 용기 내에 가압 유체를 도입하는 가압 유체 도입 수단과,
상기 용기 내의 복수의 적층체를 적층 방향을 따라 협압 (挾壓) 하여, 각 적층체의 적층 방향을 따라 각 적층체에 하중을 부가하는 협압 수단을 구비하고,
상기 협압 수단은, 홈이 형성된 부재를 가지며,
상기 협압 수단으로 상기 각 적층체를 협압할 때, 상기 부재의 상기 홈으로 구획된 상기 각 영역에, 각 적층체의 제 1 전자 부품 또는 제 2 전자 부품이 맞닿고,
인접하는 상기 적층체간의 공극이며, 상기 홈으로 구획된 각 영역에 각각 맞닿는 부품간의 공극에 대하여, 상기 부재의 상기 홈이 대향하도록 구성되어 있는 전자 장치의 제조 장치도 제공할 수 있다.
본 발명에 의하면, 신뢰성이 높은 전자 장치를 제조할 수 있는 전자 장치의 제조 방법, 전자 장치 및 전자 장치의 제조 장치가 제공된다.
도 1 은 제 1 실시형태에 관련된 전자 장치의 제조 공정을 나타내는 도면이다.
도 2 는 도 1 에 나타내는 전자 장치의 제조 공정을 나타내는 도면이다.
도 3 은 도 1 에 나타내는 전자 장치의 제조 공정을 나타내는 도면이다.
도 4 는 도 1 에 나타내는 전자 장치의 제조에 사용하는 제조 장치를 나타내는 도면이다.
도 5 는 도 1 에 나타내는 전자 장치의 제조 공정에 의해 제조되는 전자 장치를 나타내는 도면이다.
도 6 은 제 2 실시형태에 관련된 전자 장치를 제조하는 제조 장치를 나타내는 도면이다.
도 7 은 제 3 실시형태에 관련된 전자 장치의 제조 공정을 나타내는 도면이다.
도 8 은 도 7 에 나타내는 전자 장치의 제조 공정을 나타내는 도면이다.
도 9 는 도 7 에 나타내는 전자 장치의 제조 공정을 나타내는 도면이다.
도 10 은 도 7 에 나타내는 전자 장치의 제조에 사용하는 제조 장치를 나타내는 도면이다.
도 11 은 도 10 에 나타내는 제조 장치의 부재를 나타내는 도면이다.
도 12 는 도 7 에 나타내는 전자 장치의 제조 공정을 나타내는 도면이다.
도 13 은 도 7 에 나타내는 전자 장치의 제조 공정에 의해 제조되는 전자 장치를 나타내는 도면이다.
도 14 는 제 4 실시형태에 관련된 전자 장치의 제조 장치를 나타내는 도면이다.
이하, 본 발명의 실시형태를 도면에 기초하여 설명한다.
(제 1 실시형태)
우선, 도 1 ? 5 를 참조하여, 제 1 실시형태의 전자 장치의 제조 방법의 개요에 대하여 설명한다. 제 1 실시형태는, 제 1 발명에 관련된 실시형태이다.
본 실시형태의 전자 장치의 제조 방법은, 표면에 땜납층 (112) 을 갖는 제 1 단자 (11) 를 갖는 제 1 전자 부품 (1) 과, 이 제 1 전자 부품 (1) 의 제 1 단자 (11) 에 접합되는 제 2 단자 (21) 를 갖는 제 2 전자 부품 (2) 을 구비하는 전자 장치의 제조 방법이다.
제 1 전자 부품 (1) 의 제 1 단자 (11) 와 제 2 전자 부품 (2) 의 제 2 단자 (21) 사이에, 플럭스 활성 화합물 (플럭스 작용을 갖는 화합물) 과 열경화성 수지를 함유하는 수지층 (3) 을 배치하여 적층체 (4) 를 얻는 공정과,
유체에 의해 적층체 (4) 를 가압하면서, 적층체 (4) 를 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하여, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시키는 공정과,
수지층 (3) 을 경화시키는 공정을 포함한다.
제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시키는 상기 공정에서는, 적층체 (4) 의 가열 개시 직후부터 적층체 (4) 의 온도가 땜납층 (112) 의 융점에 이를 때까지의 시간을 5 초 이상, 15 분 이하로 한다.
다음으로, 본 실시형태의 전자 장치의 제조 방법에 대하여 상세하게 설명한다.
우선, 도 1 에 나타내는 바와 같이 제 1 전자 부품 (1) 을 준비한다.
이 제 1 전자 부품 (1) 은, 예를 들어 기판 (플렉시블 기판, 리지드 기판, 세라믹 기판 등), 반도체 칩, 반도체 소자 탑재 기판 등이다.
이 제 1 전자 부품 (1) 은 제 1 단자 (11) 를 가지며, 이 제 1 단자 (11) 는, 제 1 단자 본체 (111) 와 제 1 단자 본체 (111) 표면에 형성된 땜납층 (112) 을 구비한다.
제 1 단자 본체 (111) 의 형상은 특별히 한정되지 않으며, 볼록한 형상인 것이나, 오목한 형상인 것을 들 수 있다. 또, 제 1 단자 본체 (111) 의 재질은 특별히 제한되지 않으며, 금, 구리, 니켈, 팔라듐, 알루미늄을 들 수 있다.
땜납층 (112) 의 재료는 특별히 제한되지 않으며, 주석, 은, 납, 아연, 비스무트, 인듐 및 구리로 이루어지는 군에서 선택되는 적어도 2 종 이상을 함유하는 합금 등을 들 수 있다. 이들 중, 주석, 은, 납, 아연 및 구리로 이루어지는 군에서 선택되는 적어도 2 종 이상을 함유하는 합금이 바람직하다. 땜납층 (112) 의 융점은 110 ? 250 ℃, 바람직하게는 170 ? 230 ℃ 이다.
땜납층 (112) 은, 제 1 단자 본체 (111) 에 대하여 땜납 도금된 것이어도 되고, 또 제 1 단자 본체 (111) 에 대하여 땜납 볼이나 땜납 페이스트를 배치하고, 땜납 범프 등으로 구성되는 것이어도 된다.
다음으로, 제 2 전자 부품 (2) 을 준비한다 (도 1 참조).
제 2 전자 부품 (2) 은, 예를 들어 반도체 칩이나 반도체 소자 탑재 기판이다.
이 제 2 전자 부품 (2) 은 제 2 단자 (21) 를 갖는다.
제 2 단자 (21) 의 형상은 특별히 제한되지 않으며, 제 1 단자 (11) 에 대하여 땜납 접합을 실시할 수 있는 형상이면 되고, 예를 들어 볼록한 형상인 것이나, 오목한 형상인 것을 들 수 있다. 또, 제 2 단자 (21) 의 재질은 특별히 제한되지 않으며, 금, 구리, 니켈, 팔라듐, 알루미늄을 들 수 있다.
다음으로, 도 2 에 나타내는 바와 같이, 제 1 전자 부품 (1) 의 제 1 단자 (11) 와 제 2 전자 부품 (2) 의 제 2 단자 (21) 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층 (3) 을 배치하여, 제 1 단자 (11) 와 제 2 단자 (21) 의 위치 맞춤을 실시한다. 이 때, 제 1 단자 (11) 와 제 2 단자 (21) 가 접촉하도록 제 2 단자 (21) 를 수지층 (3) 에 깊이 박히게 하여 적층체 (4) 를 얻는다 (도 3 참조).
여기서, 제 1 단자 (11) 와 제 2 단자 (21) 를 접촉시키기 위해서, 수지층 (3) 을 사이에 두고 제 1 전자 부품 (1) 및 제 2 전자 부품 (2) 을 적층한 후, 가열해도 된다. 단, 이 위치 맞춤 공정에서는, 제 1 단자 (11) 의 땜납층 (112) 에 의해 제 1 단자 (11) 와 제 2 단자 (21) 가 땜납 접합되는 경우는 없다.
수지층 (3) 은 특별히 제한되지 않으며, 제 1 전자 부품 (1) 과 제 2 전자 부품 (2) 의 간극을 메울 수 있는 열경화성 수지를 함유하여 구성된다.
수지층 (3) 에 함유되는 열경화성 수지는, 예를 들어 에폭시 수지, 옥세탄 수지, 페놀 수지, (메트)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 말레이미드 수지 등을 사용할 수 있다. 이들은 단독 또는 2 종 이상을 혼합하여 사용할 수 있다.
그 중에서도 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 우수한 에폭시 수지가 바람직하게 사용된다.
수지층 (3) 의 100 ? 200 ℃ 에 있어서의 최저 용융 점도는, 바람직하게는 1 ? 1000 Pa?s, 특히 바람직하게는 1 ? 500 Pa?s 이다. 수지층 (3) 의 100 ? 200 ℃ 에 있어서의 최저 용융 점도가 상기 범위에 있음으로써 경화물 중에 공극 (보이드) 이 잘 발생하지 않게 된다. 용융 점도는, 예를 들어 점탄성 측정 장치인 레오미터를 이용하여, 필름 상태의 샘플에 10 ℃/분의 승온 속도로, 주파수 1 Hz 의 시어 전단을 부여하여 측정된다.
수지층 (3) 은, 땜납 접합시에 땜납층 (112) 표면의 산화 피막을 제거하는 작용을 갖는 수지층이다. 수지층 (3) 이 플럭스 작용을 가짐으로써, 땜납층 (112) 표면을 덮고 있는 산화 피막이 제거되므로 땜납 접합을 실시할 수 있다. 수지층 (3) 이 플럭스 작용을 갖는 위해서는, 수지층 (3) 이 플럭스 활성 화합물을 함유할 필요가 있다. 수지층 (3) 에 함유되는 플럭스 활성 화합물로는, 땜납 접합에 사용되는 것이면 특별히 제한되지 않지만, 카르복실기 또는 페놀 수산기 중 어느 일방, 혹은 카르복실기 및 페놀 수산기의 양방을 구비하는 화합물이 바람직하다.
수지층 (3) 중의 플럭스 활성 화합물의 배합량은, 1 ? 30 중량％ 가 바람직하고, 3 ? 20 중량％ 가 특히 바람직하다. 수지층 (3) 중의 플럭스 활성 화합물의 배합량이 상기 범위임으로써, 수지층의 플럭스 활성을 향상시킬 수 있음과 함께, 수지층 중에 열경화성 수지와 미반응의 플럭스 활성 화합물이 잔존하는 것이 방지된다. 또한, 미반응의 플럭스 활성 화합물이 잔존하면, 마이그레이션이 발생할 가능성이 있다.
또, 열경화성 수지의 경화제로서 작용하는 화합물 중에는 플럭스 작용도 갖는 화합물이 있다 (이하, 이러한 화합물을 플럭스 활성 경화제라고도 기재한다). 예를 들어, 에폭시 수지의 경화제로서 작용하는 페놀 노볼락 수지, 크레졸 노볼락 수지, 지방족 디카르복실산, 방향족 디카르복실산 등은 플럭스 작용도 가지고 있다. 이와 같은 플럭스 활성 화합물로서도 작용하고, 열경화성 수지의 경화제로서도 작용하는 플럭스 활성 경화제를 열경화성 수지의 경화제로서 함유하는 수지층 (3) 은 플럭스 작용을 갖는 수지층이 된다.
또한, 카르복실기를 구비하는 플럭스 활성 화합물이란, 분자 중에 카르복실기가 1 개 이상 존재하는 것을 가리키며, 액상이어도 되고 고체여도 된다. 또, 페놀성 수산기를 구비하는 플럭스 활성 화합물이란, 분자 중에 페놀성 수산기가 1 개 이상 존재하는 것을 가리키며, 액상이어도 되고 고체여도 된다. 또, 카르복실기 및 페놀성 수산기를 구비하는 플럭스 활성 화합물이란, 분자 중에 카르복실기 및 페놀성 수산기가 각각 1 개 이상 존재하는 것을 가리키며, 액상이어도 되고 고체여도 된다.
이들 중, 카르복실기를 구비하는 플럭스 활성 화합물로는, 지방족 산 무수물, 지환식 산 무수물, 방향족 산 무수물, 지방족 카르복실산, 방향족 카르복실산 등을 들 수 있다.
카르복실기를 구비하는 플럭스 활성 화합물에 관련된 지방족 산 무수물로는, 무수 숙신산, 폴리아디프산 무수물, 폴리아젤라인산 무수물, 폴리세바스산 무수물 등을 들 수 있다.
카르복실기를 구비하는 플럭스 활성 화합물에 관련된 지환식 산 무수물로는, 메틸테트라하이드로 무수 프탈산, 메틸헥사하이드로 무수 프탈산, 무수 메틸하이믹산, 헥사하이드로 무수 프탈산, 테트라하이드로 무수 프탈산, 트리알킬테트라하이드로 무수 프탈산, 메틸시클로헥센디카르복실산 무수물 등을 들 수 있다.
카르복실기를 구비하는 플럭스 활성 화합물에 관련된 방향족 산 무수물로는, 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르복실산 무수물, 에틸렌글리콜비스트리멜리테이트, 글리세롤트리스트리멜리테이트 등을 들 수 있다.
카르복실기를 구비하는 플럭스 활성 화합물에 관련된 지방족 카르복실산으로는, 하기 일반식 (1) 로 나타내는 화합물이나, 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 피발산카프로산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 아크릴산, 메타크릴산, 크로톤산, 올레산, 푸마르산, 말레산, 옥살산, 말론산, 호박산 등을 들 수 있다.
HOOC-(CH2)n-COOH (1)
(식 (1) 중, n 은 0 이상 20 이하의 정수를 나타낸다)
카르복실기를 구비하는 플럭스 활성 화합물에 관련된 방향족 카르복실산으로는, 벤조산, 프탈산, 이소프탈산, 테레프탈산, 헤미멜리트산, 트리멜리트산, 트리메스산, 멜로판산, 프레니트산, 피로멜리트산, 멜리트산, 트리일산, 자일릴산, 헤멜리트산, 메시틸렌산, 프레니틸산, 톨루일산, 계피산, 살리실산, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티딘산(2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,5-디하이드록시벤조산, 갈릭산(3,4,5-트리하이드록시벤조산), 1,4-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산 등의 나프토산 유도체, 페놀프탈레인, 디페놀산 등을 들 수 있다.
이들 카르복실기를 구비하는 플럭스 활성 화합물 중, 플럭스 활성 화합물이 갖는 활성도, 수지층의 경화시에 있어서의 아웃 가스의 발생량, 및 경화 후의 수지층의 탄성률이나 유리 전이 온도 등의 밸런스가 양호한 점에서, 상기 일반식 (1) 로 나타내는 화합물이 바람직하다. 그리고, 상기 일반식 (1) 로 나타내는 화합물 중, 식 (1) 중의 n 이 3 ? 10 인 화합물이 경화 후의 수지층에 있어서의 탄성률이 증가하는 것을 억제할 수 있음과 함께, 제 1 전자 부품 (1) 과 제 2 전자 부품 (2) 의 접착성을 향상시킬 수 있는 점에서 특히 바람직하다.
상기 일반식 (1) 로 나타내는 화합물 중, 식 (1) 중의 n 이 3 ? 10 인 화합물로는, 예를 들어 n=3 의 글루타르산 (HOOC-(CH2)3-COOH), n=4 의 아디프산 (HOOC-(CH2)4-COOH), n=5 의 피멜산 (HOOC-(CH2)5-COOH), n=8 의 세바스산 (HOOC-(CH2)8-COOH) 및 n=10 의 HOOC-(CH2)10-COOH 등을 들 수 있다.
페놀성 수산기를 구비하는 플럭스 활성 화합물로는 페놀류를 들 수 있고, 구체적으로는, 예를 들어 페놀, o-크레졸, 2,6-자일레놀, p-크레졸, m-크레졸, o-에틸페놀, 2,4-자일레놀, 2,5-자일레놀, m-에틸페놀, 2,3-자일레놀, 메시톨, 3,5-자일레놀, p-터셔리부틸페놀, 카테콜, p-터셔리아밀페놀, 레조르시놀, p-옥틸페놀, p-페닐페놀, 비스페놀 A, 비스페놀 F, 비스페놀 AF, 비페놀, 디알릴비스페놀 F, 디알릴비스페놀 A, 트리스페놀, 테트라키스페놀 등의 페놀성 수산기를 함유하는 모노머류, 페놀 노볼락 수지, o-크레졸 노볼락 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 노볼락 수지 등을 들 수 있다.
상기 서술한 바와 같은 카르복실기 또는 페놀 수산기 중 어느 일방, 혹은 카르복실기 및 페놀 수산기의 양방을 구비하는 화합물은, 에폭시 수지와 같은 열경화성 수지와의 반응에서 삼차원적으로 받아들여진다.
그 때문에, 경화 후의 에폭시 수지의 삼차원적인 네트워크의 형성을 향상시킨다는 관점에서는, 플럭스 활성 화합물로는, 플럭스 작용을 가지며 또한 에폭시 수지의 경화제로서 작용하는 플럭스 활성 경화제가 바람직하다. 플럭스 활성 경화제로는, 예를 들어 1 분자 중에, 에폭시 수지에 부가할 수 있는 2 개 이상의 페놀성 수산기와, 플럭스 작용 (환원 작용) 을 나타내는 방향족에 직접 결합된 1 개 이상의 카르복실기를 구비하는 화합물을 들 수 있다. 이와 같은 플럭스 활성 경화제로는, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티딘산(2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,4-디하이드록시벤조산, 갈릭산(3,4,5-트리하이드록시벤조산) 등의 벤조산 유도체 ; 1,4-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산, 3,7-디하이드록시-2-나프토산 등의 나프토산 유도체 ; 페놀프탈레인 ; 및 디페놀산 등을 들 수 있으며, 이들은 1 종 단독 또는 2 종 이상을 조합해도 된다.
그 중에서도 제 1 단자 (11) 및 제 2 단자 (21) 의 접합을 양호한 것으로 하기 위해서는, 페놀프탈레인을 사용하는 것이 특히 바람직하다. 페놀프탈레인을 사용함으로써, 땜납층 (112) 표면의 산화물을 제거한 후, 에폭시 수지를 경화시키는 것이 가능해지는 것으로 추측되며, 땜납층 (112) 표면의 산화물이 제거되지 않은 채 에폭시 수지가 경화되어 버리는 것을 억제할 수 있어, 제 1 단자 (11) 및 제 2 단자 (21) 의 땜납 접합을 양호한 것으로 할 수 있다.
또, 수지층 (3) 중 플럭스 활성 경화제의 배합량은 1 ? 30 중량％ 가 바람직하고, 3 ? 20 중량％ 가 특히 바람직하다. 수지층 (3) 중의 플럭스 활성 경화제의 배합량이 상기 범위임으로써, 수지층의 플럭스 활성을 향상시킬 수 있음과 함께, 수지층 중에 열경화성 수지와 미반응의 플럭스 활성 경화제가 잔존하는 것이 방지된다. 또한, 미반응의 플럭스 활성 경화제가 잔존하면, 마이그레이션이 발생한다.
또, 수지층 (3) 은 무기 충전재를 함유하고 있어도 된다.
수지층 (3) 중에 무기 충전재를 함유시킴으로써, 수지층 (3) 의 최저 용융 점도를 높여, 제 1 단자 (11) 및 제 2 단자 (21) 사이에 간극이 형성되어 버리는 것을 억제할 수 있다. 또한, 수지층 (3) 의 최저 용융 점도가 매우 낮은 경우에는, 수지층 (3) 의 유동성이 매우 높아져, 제 1 단자 (11) 와 제 2 단자 (21) 사이로 수지층 (3) 이 비집고 들어가, 제 1 단자 (11) 와 제 2 단자 (21) 가 이간되어 버리는 경우가 있다.
여기서, 무기 충전재로는 실리카나 알루미나 등을 들 수 있다.
또한, 수지층 (3) 은 경화 촉매를 함유하고 있어도 된다.
경화 촉매는, 수지층 (3) 중의 열경화성 수지의 종류에 따라 적절히 선택할 수 있는데, 예를 들어 도막 성형성 향상의 관점에서 이미다졸 화합물을 사용할 수 있다. 이미다졸 화합물로서 2-페닐하이드록시이미다졸, 2-페닐-4-메틸하이드록시이미다졸 등을 들 수 있다.
또, 경화 촉매의 배합비는, 수지층 (3) 의 구성 성분의 합계를 100 으로 했을 때, 예를 들어 0.01 중량％ 이상 5 중량％ 이하로 한다. 경화 촉매의 배합비를 0.01 중량％ 이상으로 함으로써, 경화 촉매로서의 기능을 더욱 효과적으로 발휘시켜 수지층 (3) 의 경화성을 향상시킬 수 있다. 또, 경화 촉매의 배합비를 5 중량％ 이하로 함으로써, 수지층 (3) 의 보존성을 더욱 향상시킬 수 있다.
제 1 전자 부품 (1) 과 제 2 전자 부품 (2) 사이에 수지층 (3) 을 배치하는 방법으로는, 예를 들어,
(1) 플럭스 활성 화합물을 함유하는 수지 조성물을 필름상으로 성형한 수지 필름을 준비하고, 이 수지 필름을 제 1 전자 부품 (1) 또는 제 2 전자 부품 (2) 에 라미네이트하는 방법,
(2) 플럭스 활성 화합물을 함유하는 액상 또는 페이스트상의 수지 조성물을 준비하고, 이 액상 또는 페이스트상의 수지 조성물을 제 1 전자 부품 (1) 또는 제 2 전자 부품 (2) 의 표면에 도포하는 방법,
(3) 플럭스 활성 화합물을 함유하는 수지 조성물이 용제에 용해 또는 분산되어 있는 수지 바니쉬를 준비하고, 이 수지 바니쉬를 제 1 전자 부품 (1) 또는 제 2 전자 부품 (2) 의 표면에 도포하고, 이어서 수지 바니쉬 중의 용제를 휘발시키는 방법을 들 수 있다. 또한, 방법 (2) 에 관련된 액상의 수지 조성물은 용제를 함유하지 않는다.
그 후, 도 4 에 나타내는 장치 (5) 를 사용하여, 적층체 (4) 를 가열하고, 또한 유체로 가압하고, 적층체 (4) 를 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하여, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시킨다.
장치 (5) 는, 적층체 (4) 를 가압 분위기하에서 가열할 수 있는 것으로, 구조로는, 예를 들어 적층체 (4) 를 내부에 수용하는 용기 (51) 와, 이 용기 (51) 내에 유체를 도입하기 위한 배관 (52) 을 갖는다.
용기 (51) 는 압력 용기인 것이 특징이며, 용기 (51) 내에 적층체 (4) 를 설치한 후, 배관 (52) 으로부터 가열한 유체를 용기 (51) 내에 넣고, 적층체 (4) 를 가열 가압할 수 있다.
또, 배관 (52) 으로부터 유체를 용기 (51) 내로 유입시켜, 가압 분위기하로 하면서 용기 (51) 를 가열함으로써 적층체 (4) 를 가열할 수도 있다.
용기 (51) 의 재료로는 금속 등을 들 수 있으며, 예를 들어 스테인리스, 티탄, 구리이다.
적층체 (4) 의 승온 속도를 올리기 위해서는, 용기 (51) 를 미리 소정 온도로 가열하는 것이 효과적이다.
또, 용기 (51) 에 가열 유체를 유입시켜, 적층체 (4) 를 가열하는 경우에는, 용기 (51) 로부터의 방열을 저해하도록 단열재로 용기를 싸는 방법이나, 적층체 (4) 와 용기 (51) 의 접촉 면적을 감소시키기 위해 용기 (51) 내에서 핀으로 중공 (中空) 위치에 설치하는 방법이 효과적이다.
또, 용기 (51) 자체를 가열함으로써, 적층체 (4) 를 가열하는 경우에는, 적층체 (4) 를 용기와 근접하는 위치에 설치하는 것이 효과적이다. 또, 발열량이 큰 히터 등을 사용하여 용기 (51) 를 가열함으로써, 적층체 (4) 의 가열을 급속으로 실시해도 된다.
또한, 적층체 (4) 의 가열을 급속으로 실시하기 위해서는, 용기 (51) 는 용적이 작은 것인 것이 바람직하고, 예를 들어 도 4 의 가로폭이 200 ㎜ 정도, 높이가 10 ㎜ 정도, 깊이가 100 ㎜ 정도인 것을 사용한다.
유체에 의해 적층체 (4) 를 가압할 때의 가압력은, 0.1 ㎫ 이상, 10 ㎫ 이하, 바람직하게는 0.5 ㎫ 이상, 5 ㎫ 이하이다. 이와 같이 함으로써, 경화된 수지층 (13) 중에 공극 (보이드) 이 잘 발생하지 않게 된다. 즉, 0.1 ㎫ 이상으로 함으로써, 보이드 발생 자체를 억제할 수 있으며, 또 가령 보이드가 발생하더라도 보이드를 메울 수 있다. 또, 10 ㎫ 이하로 함으로써, 장치의 대형화, 복잡화를 억제할 수 있다. 또한, 본 발명에 있어서 유체로 가압한다는 것은, 적층체 (4) 의 분위기의 압력을 대기압보다 가압력분만큼 높게 하는 것을 가리킨다. 즉, 가압력 10 ㎫ 이란, 대기압보다 적층체에 가해지는 압력이 10 ㎫ 큰 것을 나타낸다.
또, 본 실시형태에서는, 용기 (51) 내에 적층체 (4) 를 설치하고, 적층체 (4) 의 가열 개시 직후 (본 실시형태에서는, 용기 (51) 내에 적층체 (4) 를 설치하고, 용기 (51) 를 밀폐한 직후) 부터 적층체 (4) 의 온도가 땜납층 (112) 의 융점에 이를 때까지의 시간을 5 초 이상, 15 분 이하로 한다.
15 분 이하로 함으로써 제 1 단자 (11) 및 제 2 단자 (21) 의 접합을 확실한 것으로 할 수 있다. 또, 5 초 이상으로 함으로써 적층체 (4) 내의 단자 (11, 21) 전부가 고르게 용융된다는 효과가 있다.
그 중에서도, 적층체 (4) 의 가열 개시 직후부터 적층체 (4) 의 온도가 땜납층 (112) 의 융점에 이를 때까지의 시간을 5 초 이상 7 분 이하로 하는 것이 바람직하다.
또한, 제 1 단자 (11) 및 제 2 단자 (21) 의 접합이 양호해지는 이유는 명확하지 않지만, 이하와 같은 이유에 의한 것으로 추측된다.
제 1 단자 (11) 및 제 2 단자 (21) 를 접합할 때, 적층체 (4) 가 가열되고, 수지층 (3) 이 서서히 경화된다. 적층체 (4) 의 가열 개시 직후부터 적층체 (4) 의 온도가 땜납층 (112) 의 융점에 이를 때까지의 시간을 15 분 이내로 함으로써, 수지층이 완전히 경화되어 버리기 전에, 플럭스 활성 화합물에 의해 땜납층 (112) 의 표면에 형성된 산화막을 제거할 수 있어, 제 1 단자 (11) 및 제 2 단자 (21) 의 접합이 양호해지는 것으로 생각된다.
상기 서술한 바와 같이, 용기 (51) 내에 적층체 (4) 를 설치한 후, 적층체 (4) 가 가열됨과 함께, 적층체 (4) 가 가압된다.
적층체 (4) 를 가압하는 유체는, 배관 (52) 으로부터 용기 (51) 내에 도입되어 적층체 (4) 를 가압하게 된다. 적층체 (4) 를 가압하는 유체로는, 질소 가스, 아르곤 가스 등의 비산화성 가스, 공기 등의 가스가 바람직하다.
그 중에서도 비산화성 가스를 사용하는 것이 바람직하다. 비산화성 가스를 사용함으로써, 제 1 단자 (11) 및 제 2 단자 (21) 의 접합을 보다 양호한 것으로 할 수 있다. 또한, 비산화성 가스란, 불활성 가스, 질소 가스를 의미한다.
적층체 (4) 의 온도가 땜납층 (112) 의 융점에 이른 후, 용기 (51) 내의 온도 및 압력을 유지하면서, 소정 시간, 적층체 (4) 를 가열 및 가압한다. 이로써, 적층체 (4) 중의 수지층 (3) 이 경화되게 된다. 이와 같이 적층체 (4) 를 가압 가열함으로써, 수지층 (3) 중에 보이드가 발생하게 되는 것을 억제할 수 있다.
또, 본 실시형태에서는, 제 1 단자 (11) 와 제 2 단자 (21) 를 접합할 때, 유체에 의해 적층체 (4) 를 가압하고 있다. 이와 같이 함으로써, 수지층 (3) 의 밀도를 높여 체적을 저감시킴으로써, 제 1 단자 (11) 와 제 2 단자 (21) 가 압착하는 방향으로 힘을 작용시킬 수 있게 된다. 또한, 제 1 단자 (11) 와 제 2 단자 (21) 를 접합할 때, 유체에 의해 적층체 (4) 를 가압함으로써, 수지층 (3) 의 발포에 의한 수지 유동을 억제할 수 있어, 제 1 단자 (11) 와 제 2 단자 (21) 사이의 어긋남을 저감시킬 수 있다.
그 후, 장치 (5) 로부터 적층체 (4) 를 꺼내어, 필요에 따라 적층체 (4) 를 재차 경화시킨다.
이상에 의해 전자 장치를 얻을 수 있다 (도 5 참조). 도 5 에서는, 제 1 단자 (11) 와 제 2 단자 (21) 가 땜납층 (112) 에 의해 접합되고, 제 2 단자 (21) 의 선단 (先端) 이 땜납층 (112) 에 파고든 상태로 되어 있다.
(제 2 실시형태)
도 6 을 참조하여, 제 2 실시형태의 전자 장치의 제조 방법에 대하여 설명한다. 제 2 실시형태도 제 1 발명에 관련된 실시형태이다.
본 실시형태의 전자 장치의 제조 방법은, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시키는 공정에 있어서, 방사열에 의해 가열하는 점을 제외하고, 제 1 실시형태의 전자 장치의 제조 방법과 동일하다. 이하, 상세하게 설명한다.
제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시키는 공정에서는, 용기 (51) 내에 적층체 (4) 를 설치한 후, 방사열원 (33) (도 6 참조) 으로부터 가열하고, 또한 가압한 유체를 용기 (51) 내로 유입시킴으로써 적층체 (4) 를 가열 가압하게 된다.
또, 배관 (52) 으로부터 유체를 용기 (51) 내로 유입시켜, 가압 분위기하로 하면서 방사열원 (33) 으로부터 가열함으로써 적층체 (4) 를 가열할 수도 있다.
방사열원 (33) 으로는, 원적외선 히터, 마이크로파 발생기 등을 들 수 있다. 방사열은, 열원이 되는 물체가 전자파를 발생시키고, 가열되는 물체가 흡수함으로써 열을 전달한다. 따라서 열원과 물체 사이에 매개되고 있는 물질의 성질에 의하지 않고, 또 기체 밀도가 높은 가압 분위기하나 기체가 존재하지 않는 진공하이더라도 확실하게 열을 전달할 수 있다. 방사열원으로는 장치 기구의 간이함에서 원적외선 히터를 사용하는 것이 바람직하다. 원적외선의 방사체 (34) 로는, 예를 들어 세라믹, 카본, 스테인리스, 니크롬, 탄화규소, 텅스텐, 세슘 등을 들 수 있다. 세라믹은 열적, 화학적으로 안정적이어서 안정된 처리가 가능해진다. 세라믹은 방사율도 높아 방사체 (34) 로서 바람직하다. 방사율이란, 완전 방사체인 흑체 (광이나 전자파와 같은 외부로부터 입사되는 방사열의 모든 파장을 완전히 흡수할 수 있고, 또 외부로 방출할 수 있는 물체) 의 방사열을 1 로 했을 때의 물질의 방사열의 비율로, 세라믹의 방사율은 0.85 ? 0.95 의 값을 가진다.
세라믹 중에 발열체 (55) 가 매립되어 있어도 되고, 발열체 (55) 의 표면에 방사체 (34) 인 세라믹이 코팅되어 있어도 된다.
또, 방사열원 (33) 의 형상은 곡면상이어도 되고 평판상이어도 되며, 적층체 (4) 에 대하여 하나이거나 복수 개를 조합해도 된다.
적층체 (4) 의 승온 속도를 올리기 위해서는, 방사열원 (33) 을 미리 소정 온도로 가열하는 것이 효과적이다.
용기 (51) 내에 적층체 (4) 를 설치하고, 방사체 (34) 와 적층체 (4) 의 거리를 60 ㎜ 이상 150 ㎜ 이하로 하는 것이 바람직하고, 더욱 바람직하게는 60 ㎜ 이상, 100 ㎜ 이하이다. 하한치 이상으로 함으로써 전열 히터의 형상의 영향으로 열 분포가 나빠지는 것을 방지하여, 적층체 (4) 내의 단자 (11, 12) 가 고르게 용해된다는 효과가 있다. 상한치 이하로 함으로써 적층체 (4) 의 단위면적당 부여되는 에너지량을 충분한 것으로 하여 제 1 단자 (11) 및 제 2 단자 (21) 의 접합을 확실한 것으로 할 수 있다.
방사열원 (33) 은 적층체 (4) 의 제 1 전자 부품 (1) 면측에 대치하도록 설치되어 있어도 되고, 제 2 전자 부품 (2) 면측에 대치하도록 설치되어 있어도 된다. 또, 제 1 전자 부품 (1) 과 제 2 전자 부품 (2) 의 양측에 대치하는 위치에 설치되어 있어도 된다.
방사열에 의한 가열에 의해 땜납 접합은 안정적인 접합을 형성한다. 이것은, 이하의 이유에 의한 것으로 추찰된다.
제 1 단자 (11) 및 제 2 단자 (21) 를 접합할 때, 적층체 (4) 가 방사열에 의해 가열되어 수지층 (3) 이 서서히 경화된다. 방사열은 적층체 (4) 사이에 존재하는 매체에 관계없이 적층체 (4) 를 직접 가열할 수 있다. 적층체 (4) 의 가열에 방사열을 사용함으로써 효율적으로 또한 급속으로 그리고 균일하게 적층체 (4) 를 가열할 수 있고, 수지층이 완전하게 경화되어 버리기 전에, 플럭스 활성 화합물에 의해 땜납층 (112) 표면에 형성된 산화막을 제거할 수 있어, 제 1 단자 (11) 및 제 2 단자 (21) 의 접합이 양호해지는 것으로 생각된다.
또한, 제 1 발명은 전술한 실시형태에 한정되는 것은 아니며, 제 1 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
예를 들어, 상기 실시형태에서는, 장치 (5) 를 사용하고, 적층체 (4) 를 가압 가열하여 제 1 단자 (11) 와 제 2 단자 (21) 를 접합하였는데, 이것에 한정되는 것은 아니다.
예를 들어, 압력 가마, 금형 (몰드형과 같이 가열한 금형으로 클램핑하고, 적층체 (4) 는 형 내에 있지만 금형과 접하지 않는 구성으로 한다), 금속 상자나 유리 상자 등을 사용해도 된다. 금속 상자나 유리 상자를 사용하는 경우에는, 예를 들어 적층체 (4) 를 반송하면서 가열 가압을 해도 된다.
또한, 적층체 (4) 를 가열하는 방법으로서, 장치 내의 용기 자체를 가열하고 팬으로 용기 내의 기체를 순환시켜 적층체 (4) 를 가열해도 된다. 또, 열풍을 장치 내로 보내어 순환시켜 적층체 (4) 를 가열해도 된다.
또, 방사열에 의한 가열과 용기 자체를 가열하고 팬으로 용기 내의 기체를 순환시키는 가열 방법을 병용해도 되고, 방사열에 의한 가열과 열풍을 장치 내로 보내어 순환시키는 가열 방법을 병용해도 된다.
(제 3 실시형태)
도 7 ? 도 13 을 참조하여, 제 3 실시형태의 전자 장치의 제조 방법의 개요에 대하여 설명한다. 제 3 실시형태는, 제 2 발명에 관련된 실시형태이다.
본 실시형태의 전자 장치의 제조 방법은, 표면에 땜납층 (112) 을 갖는 제 1 단자 (11) 를 갖는 제 1 전자 부품 (1) 과, 이 제 1 전자 부품 (1) 의 제 1 단자 (11) 에 접합되는 제 2 단자 (21) 를 갖는 제 2 전자 부품 (2) 을 구비하는 전자 장치의 제조 방법이다.
제 1 전자 부품 (1) 의 제 1 단자 (11) 와 제 2 전자 부품 (2) 의 제 2 단자 (21) 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층 (3) 을 배치하여 적층체 (4) 를 얻는 공정과, 적층체 (4) 를 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하여, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시키는 공정과, 유체에 의해 적층체 (4) 를 가압하면서, 수지층 (3) 을 경화시키는 공정을 포함한다.
제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시키는 상기 공정에서는,
복수의 적층체 (4) 를 준비함과 함께, 홈 (531) 이 형성된 부재 (53) 를 준비하고, 부재 (53) 의 홈 (531) 으로 구획된 복수의 영역 (532) 각각을 각 적층체 (4) 에 맞닿게 하여, 각 적층체 (4) 에 대하여, 각 적층체 (4) 의 적층 방향을 따라 하중을 가한 상태에서, 각 적층체 (4) 를 상기 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하여, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시킨다. 이 땜납 접합시, 부재 (53) 의 홈 (531) 으로 구획된 각 영역 (532) 에, 각 적층체의 제 1 전자 부품 (1) 또는 제 2 전자 부품 (2) 을 맞닿게 함과 함께, 인접하는 상기 적층체 (4) 중, 홈 (531) 으로 구획된 각 영역 (532) 에 각각 맞닿는 부품간에 형성된 공극에 대하여 부재 (53) 의 홈 (531) 을 대향시킨다.
다음으로, 본 실시형태의 전자 장치의 제조 방법에 대하여 상세하게 설명한다.
우선, 도 7 에 나타내는 바와 같이 제 1 전자 부품 (1) 을 준비한다. 제 1 전자 부품 (1) 은, 제 1 실시형태의 제 1 전자 부품 (1) 과 동일한 것을 사용할 수 있다. 또, 땜납층 (112) 에 대해서도, 제 1 실시형태의 땜납층 (112) 과 동일한 것을 사용할 수 있다.
여기서, 도 10 에 나타내는 바와 같이, 제 1 전자 부품 (1) 은 복수 개 이어져 형성되어 있다. 예를 들어, 제 1 전자 부품 (1) 이 기판인 경우에는, 각 기판끼리 접속되어 1 장의 대형 기판을 구성하고 있다. 또한, 대형 기판에는, 도 10 의 점선으로 나타내는 바와 같이, 제 1 전자 부품 (1) 끼리를 잘라내기 위한 절단 라인이 형성되어 있다.
이어서, 제 2 전자 부품 (2) 을 준비한다 (도 7 참조).
제 2 전자 부품 (2) 에 대해서도, 제 1 실시형태의 제 2 전자 부품 (2) 과 동일한 것을 사용할 수 있다.
다음으로, 도 8 에 나타내는 바와 같이, 제 1 전자 부품 (1) 의 제 1 단자 (11) 와 제 2 전자 부품 (2) 의 제 2 단자 (21) 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층 (3) 을 배치하여, 제 1 단자 (11) 와 제 2 단자 (21) 의 위치 맞춤을 실시한다. 수지층 (3) 의 배치 및 제 1 단자 (11) 와 제 2 단자 (21) 의 위치 맞춤에 대해서도, 제 1 실시형태와 동일하게 실시할 수 있다.
수지층 (3) 에 대해서도, 제 1 실시형태의 수지층 (3) 과 동일한 것을 사용할 수 있다.
여기서, 도 10 에 나타내는 바와 같이, 수지층 (3) 은 복수 이어져 있으며, 복수의 제 1 전자 부품 (1) 상에 걸쳐 있는 1 장의 수지 시트를 구성하고 있다. 보다 상세하게 설명하면, 수지 시트 (3) 는 복수의 수지층 (3) 과 수지층 (3) 끼리를 연결하고 있는 연결 부분으로 구성되며, 수지층 (3) 끼리는 연결 부분을 개재하여 이어져 있다.
다음으로, 도 10 에 나타내는 장치 (7) 를 사용하여, 적층체 (4) 를 가열 가압하고, 적층체 (4) 를 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하여, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시킨다.
여기서, 장치 (7) 의 개요에 대하여 설명한다.
이 장치 (7) 는, 표면에 땜납층 (112) 을 갖는 제 1 단자 (11) 를 갖는 제 1 전자 부품 (1) 과, 이 제 1 전자 부품 (1) 의 상기 제 1 단자 (11) 에 접합되는 제 2 단자 (21) 를 갖는 제 2 전자 부품 (2) 을 구비하는 전자 장치의 제조 장치이다.
장치 (7) 는, 적층체 (4) 가 복수 배치되는 용기 (51) 와, 용기 (51) 내의 적층체 (4) 를 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하는 가열 수단 (도시 대략) 과, 용기 (51) 내에 가압 유체를 도입하는 가압 유체 도입 수단 (52) 과, 용기 (51) 내의 복수의 적층체 (4) 를 적층 방향을 따라 협압하여, 각 적층체 (4) 의 적층 방향을 따라 각 적층체 (4) 에 하중을 부가하는 협압 수단을 구비한다.
협압 수단은, 홈 (531) 이 형성된 부재 (53) 를 가지며, 협압 수단은, 홈 (531) 이 형성된 상기 부재 (53) 의 상기 홈 (531) 으로 구획된 복수의 영역 (532) 각각을 용기 (51) 내의 각 적층체 (4) 에 맞닿게 하여 각 적층체 (4) 를 협압한다.
적층체 (4) 를 협압할 때, 인접하는 적층체 (4) 중, 상기 홈 (531) 으로 구획된 각 영역 (532) 각각에 맞닿는 부품간에 형성된 공극에 상기 부재 (53) 의 홈 (531) 이 대향된다.
즉, 본 실시형태에서는, 제 2 전자 부품 (2) 사이의 공극에 홈 (531) 이 대향된다.
다음으로, 장치 (7) 에 대하여 상세하게 설명한다.
장치 (7) 는 적층체 (4) 를 리플로우함과 함께, 가압 분위기하에서 가열할 수 있는 것이다.
용기 (51) 는 압력 용기이고, 용기 (51) 의 재료로는 금속 등을 들 수 있으며, 예를 들어 스테인리스, 티탄, 구리이다.
용기 (51) 의 저면부 상에는, 복수의 적층체 (4) 가 설치되는 설치부 (54) 가 배치되어 있다.
인접하는 적층체 (4) 중, 인접하는 제 1 전자 부품 (1) 끼리, 수지층 (3) 끼리는 이어져 형성되어 있지만, 인접하는 제 2 전자 부품 (2) 사이에는 공극이 형성되어 있다.
도 10 및 도 11 에 나타내는 바와 같이, 부재 (53) 는 판상이며, 평면 직사각형 형상이다.
부재 (53) 로는 특별히 제한되지 않으며, 금속판, 세라믹스판 등을 들 수 있다. 금속판으로는, 예를 들어 스테인리스판, 티탄판, 납판을 들 수 있다. 또, 세라믹판으로는, 유리판, 알루미나판, 질화규소판, 지르코니아판을 들 수 있다.
단, 적층체 (4) 의 열이 부재 (53) 에 빼앗겨 버리는 것을 억제시키기 위해 열전도율이 40 w/m?K 이하인 재료로 구성되는 것이 바람직하다. 열전도율이 40 w/m?K 이하인 재료로는, 스테인리스판, 유리판을 들 수 있다. 그 중에서도 유리판은 선팽창 계수가 작기 때문에, 가열/냉각 공정에 있어서 휘어지는 것과 같이 변형되는 일이 없어, 적층체 (4) 에 대하여 균일하게 하중을 가할 수 있다.
부재 (53) 에는 복수의 홈 (531) 이 형성되어 있고, 일부의 홈끼리 (531) 교차하고 있다. 본 실시형태에서는, 홈 (531) 이 격자상으로 형성되어 있다.
홈 (531) 으로 구획된 영역 (532) 을 통해 적층체 (4) 에 하중을 가한다. 하나의 영역 (532) 에 대하여 하나의 적층체 (4) 가 맞닿는다.
부재 (53) 는, 홈 (531) 이 형성된 면이 설치부 (54) 와 대향하도록 배치되어 있다.
다음으로, 도 10 및 도 12 를 참조하여, 장치 (7) 를 사용한 전자 장치의 제조 방법에 대하여 설명한다.
우선, 용기 (51) 의 설치부 (54) 상에 복수의 적층체 (4) 를 배치한다.
이어서, 도시하지 않는 이동 수단에 의해 부재 (53) 를 용기 (51) 저면측으로 강하시켜, 복수의 적층체 (4) 상에 부재 (53) 를 놓는다. 이로써, 복수의 적층체 (4) 는 부재 (53) 와 설치부 (54) 로 협압되고, 각 적층체 (4) 에는 적어도 부재 (53) 의 중량분의 하중이 가해지게 된다. 즉, 전술한 협압 수단은 부재 (53) 와 설치부 (54) 로 구성되게 된다. 또한, 용기 (51) 내에 설치부를 형성하지 않는 경우에는, 용기 (51) 의 저면부와 부재 (53) 로 협압 수단이 구성되게 된다.
이 때, 홈 (531) 으로 구획된 영역 (532) 각각에 각 적층체 (4) 가 접한다.
여기서, 도 12 에 나타내는 바와 같이, 홈 (531) 의 폭 W1 (홈 (531) 의 연장 방향과 직교하는 방향의 길이) 은, 인접하는 적층체 (4) 사이의 간극 W2 보다 크다. 바꿔 말하면, 홈 (531) 으로 구획된 상기 영역 (532) 에 맞닿는 제 2 전자 부품 (2) 의 단면이, 홈 (531) 의 측면 (531A) 보다 홈 (531) 내측으로 돌출되어 있다.
또 전술한 바와 같이, 인접하는 적층체 (4) 중, 수지층 (3) 끼리는 이어져 형성되어 있지만, 인접하는 제 2 전자 부품 (2) 사이에는 공극이 형성되어 있기 때문에, 상기 공극으로부터 수지층 (3) 이 이어짐으로써 구성되는 수지 시트의 일부가 노출되게 된다. 수지 시트의 노출 부분은 홈 (531) 과 대향된다.
이와 같이 하여, 복수의 적층체 (4) 가 협압되고, 복수의 적층체 (4) 에 하중을 가한 상태에서, 각 적층체 (4) 를 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하여, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시킨다 (리플로우 공정).
적층체 (4) 에는 적층 방향으로 하중이 가해지기 때문에, 제 1 단자 (11) 와 제 2 단자 (21) 가 접촉한 상태가 유지된다.
여기서, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시킬 때, 제 1 단자 (11) 및 제 2 단자 (21) 각각에 가해지는 하중은, 0.01 ㎫ 이상, 40 ㎫ 이하인 것이 바람직하다.
0.01 ㎫ 이상으로 함으로써, 제 2 전자 부품 (2) 과 제 1 전자 부품 (1) 사이의 거리를 일정하게 유지할 수 있다. 또, 제 1 단자 (11) 와 제 2 단자 (21) 사이에 존재하는 수지층 (3) 을 제 1 단자 (11) 및 제 2 단자 (21) 사이로부터 배제시킬 수 있어 양호한 접속이 얻어진다.
한편, 40 ㎫ 이하로 함으로써, 제 2 전자 부품 (2) 의 크랙 발생을 억제할 수 있다는 효과가 있다.
여기서, 전술한 「제 1 단자 (11) 및 제 2 단자 (21) 각각에 가해지는 하중」이란, 부재 (53) 에 의해 적층체 (4) 에 하중을 가하여, 제 1 단자 (11) 의 땜납층 (112) 에 제 2 단자 (21) 가 파고들어, 제 1 단자 (11) 및 제 2 단자 (21) 사이의 거리가 변동되지 않고 일정해진 상태에 있어서, 제 1 단자 (11) 및 제 2 단자 (21) 에 가해지는 하중을 의미한다.
적층체 (4) 를 가열하는 방법으로는, 용기 (51) 자체를 가열 수단, 예를 들어 히터 등으로 가열하는 방법을 생각할 수 있다.
그 후, 적층체 (4) 의 수지층 (3) 경화를 실시한다. 또한, 리플로우 공정에 있어서도, 가열 온도가 수지층 (3) 의 경화 온도보다 높은 경우에는, 수지층 (3) 의 일부가 경화된다.
가압 유체 도입 수단 (52) 인 배관 (52) 으로부터 유체를 용기 (51) 내로 유입시켜, 가압 분위기하로 하면서 용기 (51) 를 가열함으로써 적층체 (4) 를 가열하고, 수지층 (3) 을 경화시킨다.
여기서, 용기 (51) 내로 가열 유체를 유입시켜, 적층체 (4) 를 가열함과 가압해도 된다.
또한, 적층체 (4) 의 리플로우와 적층체 (4) 의 수지층 경화를 동시에 실시해도 된다.
이 경우에는, 적층체 (4) 를 땜납층 (112) 의 융점 이상으로 가열하면서, 용기 (51) 내에 가압 유체를 도입하면 된다.
유체에 의해 적층체 (4) 를 가압할 때의 가압력은, 0.1 ? 10 ㎫, 바람직하게는 0.5 ? 5 ㎫ 이다. 이와 같이 함으로써, 경화된 수지층 (3) 중에 공극 (보이드) 이 잘 발생하지 않게 된다. 또한, 본 발명에 있어서 유체로 가압한다는 것은, 적층체 (4) 의 분위기의 압력을 대기압보다 가압력분만큼 높게 하는 것을 가리킨다. 즉, 가압력 10 ㎫ 이란, 대기압보다 적층체에 가해지는 압력이 10 ㎫ 큰 것을 나타낸다.
적층체 (4) 를 가압하는 유체는, 배관 (52) 으로부터 용기 (51) 내에 도입되어 적층체 (4) 를 가압하게 된다. 적층체 (4) 를 가압하는 유체에 대해서도, 제 1 실시형태에 있어서 적층체 (4) 를 가압하는 유체와 동일한 것을 사용할 수 있다.
그 후, 장치 (7) 로부터 적층체 (4) 를 꺼내어, 필요에 따라 적층체 (4) 를 재차 경화시킨다.
이상에 의해 전자 장치를 얻을 수 있다 (도 13 참조). 도 13 에서는, 제 1 단자 (11) 와 제 2 단자 (21) 가 땜납층 (112) 에 의해 접합되고, 제 2 단자 (21) 의 선단이 땜납층 (112) 에 파고든 상태로 되어 있다. 또한, 도 10 에서 나타낸 점선의 절단 라인에 따라, 제 1 전자 부품 (1) 사이, 수지층 (3) 사이를 절단함으로써, 분리된 복수의 전자 장치를 얻을 수 있다.
다음으로, 본 실시형태의 작용 효과에 대하여 설명한다.
본 실시형태에서는, 복수의 적층체 (4) 를 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하여, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시킬 수 있으므로 생산성이 우수하다.
또, 홈 (531) 이 형성된 부재 (53) 를 적층체 (4) 에 맞닿게 하여, 각 적층체 (4) 에 하중을 가하고 있다. 이로써, 제 1 단자 (11) 와 제 2 단자 (21) 를 접합할 때, 제 1 단자 (11) 및 땜납층 (112) 사이에 존재하는 수지 등이 배제되어 땜납의 젖음 확산성이 양호해져 접속 불량의 발생을 억제할 수 있다.
또한, 홈 (531) 이 형성된 부재 (53) 를 적층체 (4) 에 맞닿게 하여, 각 적층체 (4) 에 하중을 가함으로써, 각 적층체 (4) 로부터 비어져 나온 수지로부터 가스가 발생한 경우라도, 가스를 홈 (531) 으로 빠져나가게 할 수 있다. 이로써, 수지층 (3) 중에 기포가 발생하는 것을 억제할 수 있다.
특히, 본 실시형태에서는, 적층체 (4) 의 수지층 (3) 은 이어져서 수지 시트를 구성하고 있으며, 인접하는 제 2 전자 부품 (2) 사이의 간극으로부터 수지 시트의 일부가 노출되어 있다. 이러한 경우에 있어서는, 적층체 (4) 로부터 비어져 나온 수지뿐만 아니라, 미리 노출되어 있는 수지 시트의 일부로부터 가스가 발생한 경우라도, 가스를 홈 (531) 으로 빠져나가게 할 수 있어, 수지 시트 중, 특히 수지층 (3) 중에 기포가 남게 되는 것을 억제할 수 있다.
또, 본 실시형태에서는, 적층체 (4) 를 가압 유체에 의해 가압하여 수지층 (3) 을 경화시키고 있기 때문에, 수지층 (3) 의 경화물 중의 기포 등의 공극 발생을 억제할 수 있다. 또한, 제 1 단자 (11) 및 제 2 단자 (21) 를 땜납 접합할 때, 유체에 의해 적층체 (4) 를 가압하면, 수지층 (3) 의 밀도를 높여 체적을 저감시킴으로써, 제 1 단자 (11) 와 제 2 단자 (21) 가 압착하는 방향으로 힘을 작용시킬 수 있게 된다.
또한, 제 1 단자 (11) 및 제 2 단자 (21) 를 접합할 때, 유체에 의해 적층체 (4) 를 가압함으로써, 수지층 (3) 의 발포에 의한 수지 유동을 억제할 수 있어, 제 1 단자 (11) 및 제 2 단자 (21) 사이의 어긋남을 확실하게 저감시킬 수 있다.
또, 본 실시형태에서는, 적층체 (4) 에 하중을 가하는 부재 (53) 에 홈 (531) 을 형성하고 있다. 제 1 단자 (11) 및 제 2 단자 (21) 를 접합할 때, 적층체 (4) 의 수지층 (3) 이 적층체 (4) 로부터 비어져 나오는 경우가 있는데, 비어져 나온 수지층 (3) 을 홈 (531) 내로 빠져나가게 할 수 있다.
이로써, 제 2 전자 부품 (2) 과 부재 (53) 사이로 수지가 비집고 들어가게 되는 것을 방지할 수 있다.
또한, 본 실시형태에서는, 홈 (531) 으로 구획된 상기 영역 (532) 에 맞닿는 제 2 전자 부품 (2) 의 단면이, 홈 (531) 의 측면 (531A) 보다 홈 (531) 내측으로 돌출되어 있다.
적층체 (4) 에 부재 (53) 에 의해 하중을 가했을 때, 적층체 (4) 로부터 비어져 나온 수지가, 적층체 (4) 의 제 2 전자 부품 (2) 의 단면을 따라 기어올라오는 경우가 있다. 홈 (531) 의 측면 (531A) 이 제 2 전자 부품 (2) 의 단면보다 홈 (531) 내측으로 돌출되어 있지 않기 때문에, 제 2 전자 부품 (2) 의 단면을 기어올라오는 수지가 부재 (53) 에 부착되어 버리는 것을 억제할 수 있다. 그 때문에, 부재 (53) 의 수지에 의한 오염을 방지할 수 있다.
또, 적층체 (4) 에 하중을 가하는 부재에 홈을 형성하지 않는 경우에는, 적층체 (4) 로부터 비어져 나온 수지가 상기 부재에 부착되어 버려 상기 부재의 적층체 (4) 측의 면이 평탄하지 않게 될 가능성이 있다. 그 때문에, 적층체 (4) 에 가해지는 하중에 편차가 생기는 경우가 있다.
이에 대하여, 본 실시형태에서는, 전술한 바와 같이 부재 (53) 에 수지가 부착되는 것을 방지할 수 있으므로, 적층체 (4) 에 가해지는 하중의 편차 발생을 억제할 수 있다.
또, 본 실시형태에서는, 제 1 단자 (11) 및 제 2 단자 (21) 를 땜납 접합할 때, 적층체 (4) 의 적층 방향을 따라 하중을 가하고 있기 때문에, 제 1 단자 (11) 및 제 2 단자 (21) 사이에 존재하는 수지를 배제시킬 수 있어, 제 1 단자 (11) 의 땜납층 (112) 의 젖음 확산성이 양호해져 접속 불량의 발생을 억제할 수 있다.
(제 4 실시형태)
도 14 를 참조하여, 제 4 실시형태에 대하여 설명한다. 제 4 실시형태도 제 2 발명에 관련된 실시형태이다.
상기 실시형태에서는, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시키는 공정 및, 수지층 (3) 을 경화시키는 공정에 있어서, 장치 (7) 를 사용하였다. 이에 대하여, 본 실시형태에서는, 도 14 에 나타내는 장치 (8) 를 사용한다.
장치 (5) 에서는, 부재 (53) 를 적층체 (4) 상에 놓고, 부재 (53) 와 설치부 (54) 로 적층체 (4) 를 협압하였는데, 본 실시형태의 장치 (8) 에서는, 하중 부가 수단 (61) 에 의해 부재 (53) 측에 적층체 (4) 를 갖다 대고, 하중 부가 수단 (61) 과 부재 (53) 로 적층체 (4) 를 협압하여, 적층체 (4) 의 적층 방향을 따라 하중을 가하는 구성으로 되어 있다. 그 밖의 점은, 제 3 실시형태와 동일하다.
보다 상세하게 설명하면, 본 실시형태의 장치 (8) 는, 상기 실시형태와 동일한 용기 (51), 가압 유체 도입 수단 (52), 부재 (53) 를 구비함과 함께, 하중 부가 수단 (61) 을 구비한다.
용기 (51) 의 상면에는 부재 (53) 가 고정되어 있고, 부재 (53) 의 홈 (531) 이 형성된 면과 후술하는 설치부 (611) 가 대향되어 있다.
하중 부가 수단 (61) 은, 복수의 적층체 (4) 가 설치되는 설치부 (611) 와, 이 설치부 (611) 를 부재 (53) 측에 탄성 지지하는 탄성 지지 수단 (612) 을 구비한다.
설치부 (611) 는, 복수의 적층체 (4) 를 설치하기 위한 것으로, 예를 들어 판상 부재이다. 설치부 (611) 상에는 복수의 적층체 (4) 가 배치된다.
탄성 지지 수단 (612) 은, 설치부 (611) 의 이면측에 배치된다. 탄성 지지 수단 (612) 은, 예를 들어 스프링이며, 설치부 (611) 상의 적층체 (4) 를 부재 (53) 의 영역 (532) 에 갖다 대고, 적층체 (4) 에 하중을 가한다. 상기 실시형태와 마찬가지로, 하나의 영역 (532) 에 대하여 하나의 적층체 (4) 가 맞닿는다. 본 실시형태에서는, 하중 부가 수단 (61) 과 부재 (53) 에 의해 적층체 (4) 가 사이에 놓여지기 때문에, 하중 부가 수단 (61) 과 부재 (53) 로 협압 수단이 구성되게 된다.
또, 적층체 (4) 를 부재 (53) 의 영역 (532) 에 갖다 댈 때, 인접하는 적층체 (4) 의 제 2 전자 부품 (2) 사이의 간극은, 부재 (53) 의 홈 (531) 과 대향된다. 바꿔 말하면, 인접하는 적층체 (4) 의 제 2 전자 부품 (2) 사이의 간극으로부터 노출되는 수지 시트는, 부재 (53) 의 홈 (531) 과 대향된다.
본 실시형태에 있어서는, 용기 (51) 는 상부 금형 (511), 하부 금형 (512) 으로 구성되고, 상부 금형 (511) 이 땜납층 (112) 의 융점 이상으로 가열되고 있다. 또, 하부 금형 (512) 도 소정 온도, 예를 들어 50 ℃ 정도까지 가열되고 있다.
또, 부재 (53) 는, 본 실시형태에서는 열전도성이 높은 부재, 예를 들어 금속제의 부재로 구성되어 있기 때문에, 상부 금형 (511) 의 열이 부재 (53) 를 통하여 적층체 (4) 에 전달되어 적층체 (4) 가 가열되게 된다. 부재 (53) 는, 상부 금형 (511) 과 동일한 정도의 온도까지 가열된다.
다음으로, 장치 (8) 를 사용한 전자 장치의 제조 방법에 대하여 설명한다.
우선, 용기 (51) 의 설치부 (611) 상에 복수의 적층체 (4) 를 배치한다.
이 때, 도시하지 않는 탄성 지지 억제 수단에 의해 탄성 지지 수단 (612) 의 탄성 지지를 억제하여, 설치부 (611) 와 부재 (53) 사이의 거리를 떼어놓는다.
이어서, 탄성 지지 억제 수단에 의한 억제를 해제하고, 탄성 지지 수단 (612) 에 의해 설치부 (611) 를 상방으로 이동시켜, 복수의 적층체 (4) 와 부재 (53) 를 맞닿게 함과 함께 복수의 적층체 (4) 에 하중을 가한다. 이 때, 홈 (531) 으로 구획된 영역 (532) 각각에 각 적층체 (4) 가 접한다.
여기서, 상기 실시형태와 마찬가지로, 홈 (531) 의 폭 (홈 (531) 의 연장 방향과 직교하는 방향의 길이) 은, 인접하는 적층체 (4) 사이의 간극보다 크다. 바꿔 말하면, 홈 (531) 으로 구획된 상기 영역 (532) 에 맞닿는 제 2 전자 부품 (2) 의 단면이, 홈 (531) 의 측면 (531A) 보다 홈 (531) 내측으로 돌출되어 있다.
이와 같이 하여, 복수의 적층체 (4) 에 하중을 가한 상태에서, 각 적층체 (4) 를 제 1 단자 (11) 의 땜납층 (112) 의 융점 이상으로 가열하여, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시킨다 (리플로우 공정).
여기서, 제 1 단자 (11) 와 제 2 단자 (21) 를 땜납 접합시킬 때, 제 1 단자 (11) 및 제 2 단자 (21) 에 가해지는 하중은, 0.01 ㎫ 이상, 40 ㎫ 이하인 것이 바람직하다.
0.01 ㎫ 이상으로 함으로써, 제 2 전자 부품 (2) 과 제 1 전자 부품 (1) 사이의 거리를 일정하게 유지할 수 있다. 또, 제 1 단자 (11) 와 제 2 단자 (21) 사이에 존재하는 수지층 (3) 을 제 1 단자 (11) 및 제 2 단자 (21) 사이로부터 배제시킬 수 있어 양호한 접속이 얻어진다.
한편, 40 ㎫ 이하로 함으로써, 제 2 전자 부품 (2) 의 크랙 발생을 억제할 수 있다는 효과가 있다.
그 밖의 공정은, 상기 실시형태와 동일하다. 또한, 상기 실시형태와 동일하게, 리플로우 공정과 수지층 (3) 의 경화 공정을 동시에 실시해도 된다.
이와 같은 본 실시형태에 의하면, 제 3 실시형태와 동일한 효과를 얻을 수 있다.
또한, 본 실시형태에서는, 열전도율이 높고, 가열된 부재 (53) 에 적층체 (4) 를 갖다 대고 있기 때문에, 적층체 (4) 를 급속으로 가열하는 것이 가능해진다. 또, 부재 (53) 는 가열된 상부 금형 (511) 에 고정되어 있기 때문에, 부재 (53) 의 열이 저하되어 버리는 것을 방지할 수 있다.
또한, 제 2 발명은 전술한 실시형태에 한정되는 것은 아니며, 제 2 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
예를 들어, 제 4 실시형태에서는, 부재 (53) 를 상부 금형 (511) 에 장착했지만, 상부 금형 (511) 에 홈을 형성할 수 있는 경우에는, 부재 (53) 를 상부 금형 (511) 과 일체화해도 된다.
또한, 제 4 실시형태에서는, 가열된 부재 (53) 에 대하여 적층체 (4) 를 갖다 대었지만, 예를 들어 가열된 부재 (53) 를 하강시켜 적층체 (4) 에 갖다 대어도 된다. 단, 이 경우에는, 부재 (53) 의 열이 저하되어 버리지 않도록 할 필요가 있다.
또, 상기 각 실시형태에서는, 제 1 전자 부품 (1) 끼리, 수지층 (3) 끼리 이어져 있었지만, 이것에 한정되는 것은 아니다. 예를 들어, 미리 제 1 전자 부품 (1) 끼리, 수지층 (3) 끼리 분리되어 있고, 제 1 전자 부품 (1) 사이, 수지층 (3) 사이에 간극 (공극) 이 있어도 된다.
또한, 상기 각 실시형태에서는, 제 2 전자 부품 (2) 에 부재 (53) 를 맞닿게 하였지만, 이것에 한정되는 것은 아니며, 제 1 전자 부품 (1) 에 부재 (53) 를 맞닿게 해도 된다.
또, 일방의 적층체 (4) 에 있어서는, 제 1 전자 부품 (1) 에 부재 (53) 가 맞닿도록 하고, 타방의 적층체 (4) 에 있어서는, 제 2 전자 부품 (2) 에 부재 (53) 가 맞닿도록 해도 된다. 단, 단자끼리의 접합 안정성의 관점에서는, 상기 각 실시형태와 같이, 부재 (53) 에 접촉하는 부품은 동일한 부품인 것이 바람직하다.
실시예
다음으로, 제 1 발명에 관련된 실시예에 대하여 설명한다.
(실시예 A1)
(필름상 수지층 (3) 의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 15 중량부와, 페놀 노볼락 수지로서 PR-53647 (스미토모 베이클라이트 주식회사 제조) 15 중량부와, 에폭시 수지로서 EOCN-102070 (닛폰 화약 주식회사 제조) 50 중량부와, 페녹시 수지로서 YP-50 (토토 화성 주식회사 제조) 20 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 1.0 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
상기에서 얻어진 바니쉬상의 수지 조성물을, 폴리에스테르 시트 (기재) 에 콤마 코터를 이용하여 도포하고, 상기 아세톤이 휘발되는 온도 100 ℃ 에서 3 분간 건조시켜, 기재 상에 형성된 두께 25 ㎛ 의 필름상 수지층 (3) 을 얻었다.
(전자 장치의 제작)
기재 상에 형성된 필름상 수지층 (3) 을, 회로 기판 (제 1 전자 부품 (1)) 의 땜납 범프 (땜납층 (112)) 가 형성된 면에 진공 라미네이터를 이용하여 온도 : 100 ℃, 0.7 ㎫ 의 조건으로 라미네이트하고, 이어서 기재를 박리하였다.
다음으로, 회로 기판의 제 1 단자 (11) 와 반도체 칩 (제 2 전자 부품 (2)) 의 제 2 단자 (21) 가 대향하도록 위치 맞춤하고, 플립칩 본더에 의해 80 ℃, 0.05 ㎫, 7 초로 가열 압축하여 적층체 (4) 를 제작하였다.
그 후, 장치 (5) 의 용기 (51) 를 미리 100 도로 가열해 두고, 그 후, 용기 (51) 내에 적층체 (4) 를 배치하였다. 그리고, 용기 (51) 내로 유체 (공기) 를 보내어, 가압력 0.5 ㎫ 로 가압하면서, 적층체 (4) 를 땜납층 (112) 의 융점까지 가열하였다. 적층체 (4) 의 가열 개시 (적층체 (4) 를 용기 (51) 에 넣고, 용기 (51) 의 적층체 (4) 도입용 개구를 폐쇄한 시점) 부터 적층체 (4) 가 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 15 분으로 하였다.
그 후, 용기 (51) 내에 적층체 (4) 를 배치한 상태에서, 유체로부터의 가압력을 0.5 ㎫ 로 하고, 180 ℃ 로 강온시켜, 60 분간, 적층체 (4) 를 가열 가압하였다.
용기 (51) 로는, 가로폭이 200 ㎜ 정도, 높이가 10 ㎜ 정도, 깊이가 100 ㎜ 정도인 것을 사용하였다.
(전자 장치의 평가)
실시예 A1 에서 얻어진 전자 장치에 대하여, 이하의 평가를 실시하였다.
1. 도통 접속의 측정 및 접합 형상의 관찰
얻어진 전자 장치에 대하여, 임의로 선택한 인접하는 2 개소의 땜납 접합부의 접속 저항을 디지털 멀티미터에 의해 측정하였다. 이어서, 그 밖에 9 점, 인접하는 2 개소의 땜납 접합부를 임의로 선택하고, 동일하게 접속 저항을 측정하여, 합계 10 점의 도통 접속의 측정을 실시하였다.
다음으로, 얻어진 전자 부품을 절단하여, 경화물의 단면을 연마한 후, 접속 저항을 측정한 땜납 접합부를 금속 현미경으로 관찰하였다. 여기서, 양호한 접합 형상이란, 땜납 접합부에 있어서 단면 형상이 곡선을 그리도록 되어 있어 땜납의 젖음을 확인할 수 있는 상태로, 땜납의 젖음이 부족하면, 단면 형상이 곡선이 아니라 노치 형상이 있는 상태가 된다.
각 부호는, 이하와 같다.
◎ : 10 점 모두 도통이 취해지고, 접합 단면 형상에 노치 형상이 없다.
○ : 10 점 모두 도통이 취해지지만, 1 ? 9 점의 범위에서 접합 단면 형상에 노치 형상이 발생한다.
△ : 10 점 모두 도통이 취해지지만, 10 점 모두 접합 단면 형상에 노치가 있다.
× : 1 점이라도 도통 불량이 있었던 경우
또한, ◎, ○, △ 의 경우에는 실용상 문제는 없지만, × 의 경우에는 실용상 문제가 된다.
2. 수지층의 마이크로보이드의 유무
얻어진 전자 장치를 절단하여, 수지층의 단면을 연마하였다. 이어서, 제 1 전자 부품, 제 2 전자 부품 및 인접하는 2 개의 땜납 접합부로 둘러싸인 부분을, 임의로 10 개소 선택하여, 각 부분의 마이크로보이드의 유무를 금속 현미경으로 관찰하였다. 각 부호는, 이하와 같다.
○ : 10 개소 모두에서 마이크로보이드가 관찰되지 않은 경우
× : 1 개소라도 마이크로보이드가 관찰된 경우
(실시예 A2)
(전자 부품의 제작 및 평가)
이미다졸 화합물 2P4MZ (시코쿠 화성 주식회사 제조) 를 0.1 중량부에서 0.05 중량부로 변경한 것 이외에는, 실시예 A1 과 동일하게 전자 부품을 제작하여 평가하였다.
(실시예 A3)
(전자 부품의 제작 및 평가)
이미다졸 화합물 2P4MZ (시코쿠 화성 주식회사 제조) 를 0.1 중량부에서 0.025 중량부로 변경한 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제작하여 평가하였다.
(실시예 A4)
(전자 부품의 제작 및 평가)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 15 중량부와, 페놀 노볼락 수지로서 PR-53647 (스미토모 베이클라이트 주식회사 제조) 15 중량부와, 에폭시 수지로서 EOCN-102070 (닛폰 화약 주식회사 제조) 45 중량부와, 페녹시 수지로서 YP-50 (토토 화성 주식회사 제조) 15 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 1.0 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.05 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 형성하고, 또한 전자 부품을 제작하여 평가하였다.
(실시예 A5)
(필름상 수지층의 제작)
실시예 A1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
적층체 (4) 의 가열 개시부터 땜납의 융점 (225 ℃) 에 이를 때까지의 시간을 7 분으로 한 것 이외에는, 실시예 A1 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A6)
(필름상 수지층의 제작)
실시예 A2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A5 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A7)
(필름상 수지층의 제작)
실시예 A3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A5 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A8)
(필름상 수지층의 제작)
실시예 A4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A5 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A9)
(필름상 수지층의 제작)
실시예 A1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
적층체 (4) 의 가열 개시부터 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 5 초로 한 점 이외에는, 실시예 A1 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A10)
(필름상 수지층의 제작)
실시예 A2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A9 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A11)
(필름상 수지층의 제작)
실시예 A3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A9 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A12)
(필름상 수지층의 제작)
실시예 A4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A9 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A13)
(필름상 수지층의 제작)
실시예 A1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소로 한 점 이외에는, 실시예 A1 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A14)
(필름상 수지층의 제작)
실시예 A2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A13 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A15)
(필름상 수지층의 제작)
실시예 A3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A13 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A16)
(필름상 수지층의 제작)
실시예 A4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A13 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A17)
(필름상 수지층의 제작)
실시예 A1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소로 한 점 이외에는, 실시예 A5 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A18)
(필름상 수지층의 제작)
실시예 A2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A19)
(필름상 수지층의 제작)
실시예 A3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A20)
(필름상 수지층의 제작)
실시예 A4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A21)
(필름상 수지층의 제작)
실시예 A1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소로 한 점 이외에는, 실시예 A9 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A22)
(필름상 수지층의 제작)
실시예 A2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A21 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A23)
(필름상 수지층의 제작)
실시예 A3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A21 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A24)
(필름상 수지층의 제작)
실시예 A4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A21 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A25)
적층체 (4) 의 가압 압력을 0.3 ㎫ 로 한 점 이외에는, 실시예 A17 과 동일한 방법으로 전자 장치를 제조하였다.
(실시예 A26)
적층체 (4) 의 가압 압력을 0.8 ㎫ 로 한 점 이외에는, 실시예 A17 과 동일한 방법으로 전자 장치를 제조하였다.
(실시예 A27)
적층체 (4) 의 가압 압력을 0.3 ㎫ 로 한 점 이외에는, 실시예 A21 과 동일한 방법으로 전자 장치를 제조하였다.
(실시예 A28)
적층체 (4) 의 가압 압력을 0.8 ㎫ 로 한 점 이외에는, 실시예 A21 과 동일한 방법으로 전자 장치를 제조하였다.
(실시예 A29)
(필름상 수지층의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 13 중량부와, 페놀 노볼락 수지로서 PR-53647 (스미토모 베이클라이트 주식회사 제조) 13 중량부와, 에폭시 수지로서 EOCN-102070 (닛폰 화약 주식회사 제조) 45 중량부와, 페녹시 수지로서 YP-50 (토토 화성 주식회사 제조) 18 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 0.9 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 10 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A30)
(필름상 수지층의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 10 중량부와, 페놀 노볼락 수지로서 PR-53647 (스미토모 베이클라이트 주식회사 제조) 10.2 중량부와, 에폭시 수지로서 EOCN-102070 (닛폰 화약 주식회사 제조) 35 중량부와, 페녹시 수지로서 YP-50 (토토 화성 주식회사 제조) 14 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 0.7 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 30 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A31)
(필름상 수지층의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 6.2 중량부와, 페놀 노볼락 수지로서 PR-53647 (스미토모 베이클라이트 주식회사 제조) 6.25 중량부와, 에폭시 수지로서 EOCN-102070 (닛폰 화약 주식회사 제조) 21 중량부와, 페녹시 수지로서 YP-50 (토토 화성 주식회사 제조) 11 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 0.45 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 55 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A32)
(필름상 수지층의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 3.5 중량부와, 페놀 노볼락 수지로서 PR-53647 (스미토모 베이클라이트 주식회사 제조) 2.55 중량부와, 에폭시 수지로서 EOCN-102070 (닛폰 화약 주식회사 제조) 13.6 중량부와, 페녹시 수지로서 YP-50 (토토 화성 주식회사 제조) 5 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 0.25 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 75 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A33)
(필름상 수지층의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 15 중량부와, 페놀 노볼락 수지로서 VR-9305 (미츠이 화학 주식회사 제조) 15 중량부와, 에폭시 수지로서 EPICLON840-S (다이닛폰 잉크 화학 공업 주식회사 제조) 50 중량부와, 페녹시 수지로서 YX-8100 (재팬 에폭시 레진 주식회사 제조) 20 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 1.0 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A34)
(필름상 수지층의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 13 중량부와, 페놀 노볼락 수지로서 VR-9305 (미츠이 화학 주식회사 제조) 13 중량부와, 에폭시 수지로서 EPICLON840-S (다이닛폰 잉크 화학 공업 주식회사 제조) 45 중량부와, 페녹시 수지로서 YX-8100 (재팬 에폭시 레진 주식회사 제조) 18 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 0.9 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 10 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A33 과 동일한 방법으로 전자 장치의 제작 및 평가를 실시하였다.
(실시예 A35)
(필름상 수지층의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 10 중량부와, 페놀 노볼락 수지로서 VR-9305 (미츠이 화학 주식회사 제조) 10.2 중량부와, 에폭시 수지로서 EPICLON840-S (다이닛폰 잉크 화학 공업 주식회사 제조) 35 중량부와, 페녹시 수지로서 YX-8100 (재팬 에폭시 레진 주식회사 제조) 14 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 0.7 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 30 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A33 과 동일한 방법으로 전자 장치의 제작 및 평가를 실시하였다.
(실시예 A36)
(필름상 수지층의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 6.2 중량부와, 페놀 노볼락 수지로서 VR-9305 (미츠이 화학 주식회사 제조) 6.25 중량부와, 에폭시 수지로서 EPICLON840-S (다이닛폰 잉크 화학 공업 주식회사 제조) 21 중량부와, 페녹시 수지로서 YX-8100 (재팬 에폭시 레진 주식회사 제조) 11 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 0.45 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 55 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A33 과 동일한 방법으로 전자 장치의 제작 및 평가를 실시하였다.
(실시예 A37)
(필름상 수지층의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 3.5 중량부와, 페놀 노볼락 수지로서 VR-9305 (미츠이 화학 주식회사 제조) 2.55 중량부와, 에폭시 수지로서 EPICLON840-S (다이닛폰 잉크 화학 공업 주식회사 제조) 13.6 중량부와, 페녹시 수지로서 YX-8100 (재팬 에폭시 레진 주식회사 제조) 5 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 주식회사 제조) 0.25 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.1 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 75 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 A1 과 동일하게 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 A33 과 동일한 방법으로 전자 장치의 제작 및 평가를 실시하였다.
(실시예 A38)
(페이스트상 열경화성 수지 조성물의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 3.55 중량부와, 페놀 노볼락 수지로서 PR-51470 (스미토모 베이클라이트 주식회사 제조) 5.33 중량부와, MEH-8000 (토시바 케미컬 주식회사 제조) 5.33 중량부와, 에폭시 수지로서 EXA-830LVP (다이닛폰 잉크 화학 공업 주식회사 제조) 35.45 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.35 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 50 중량부를 3 개 롤로 분산 혼련하고, 진공하 탈포 처리를 하여 페이스트상 열경화성 수지 조성물을 얻었다.
(전자 장치의 제작 및 평가)
기재 상에 상기 페이스트상의 수지 조성물을, 회로 기판 (제 1 전자 부품 (1)) 의 땜납 범프 (땜납층 (112)) 가 형성된 면에 디스펜서를 이용하여 도포하였다. 다음으로, 회로 기판의 제 1 단자 (11) 와 반도체 칩 (제 2 전자 부품 (2)) 의 제 2 단자 (21) 가 대향하도록 위치 맞춤하고, 플립칩 본더에 의해 80 ℃, 0.05 ㎫, 7 초로 가열 압축하여, 회로 기판과 반도체 칩 사이에 수지층 (3) 이 형성된 적층체 (4) 를 제작하였다.
그 후, 장치 (5) 의 용기 (51) 를 미리 100 도로 가열해 두고, 그 후, 용기 (51) 내에 적층체 (4) 를 배치하였다. 그리고, 용기 (51) 내로 유체 (질소) 를 보내어, 가압력 0.5 ㎫ 로 가압하면서, 적층체 (4) 를 땜납층 (112) 의 융점까지 가열하였다. 적층체 (4) 의 가열 개시 (적층체 (4) 를 용기 (51) 에 넣고, 용기 (51) 의 적층체 (4) 도입용 개구를 폐쇄한 시점) 부터 적층체 (4) 가 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 7 분으로 하였다.
그 후, 용기 (51) 내에 적층체 (4) 를 배치한 상태에서, 유체로부터의 가압력을 0.5 ㎫ 로 하고, 150 ℃ 로 강온시켜, 120 분간, 적층체 (4) 를 가열 가압하였다.
용기 (51) 로는, 가로폭이 200 ㎜ 정도, 높이가 10 ㎜ 정도, 깊이가 100 ㎜ 정도인 것을 사용하였다.
이어서, 실시예 A1 과 마찬가지로 전자 부품을 평가하였다.
(실시예 A39)
(페이스트상 열경화성 수지 조성물의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 3.55 중량부와, 페놀 노볼락 수지로서 PR-51470 (스미토모 베이클라이트 주식회사 제조) 5.33 중량부와, MEH-8000 (토시바 케미컬 주식회사 제조) 5.33 중량부와, 에폭시 수지로서 EXA-830LVP (다이닛폰 잉크 화학 공업 주식회사 제조) 35.45 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.18 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 50 중량부를 3 개 롤로 분산 혼련하고, 진공하 탈포 처리를 하여 페이스트상 열경화성 수지 조성물을 얻었다.
(전자 장치의 제작 및 평가)
실시예 A38 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A40)
(페이스트상 열경화성 수지 조성물의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 3.55 중량부와, 페놀 노볼락 수지로서 PR-51470 (스미토모 베이클라이트 주식회사 제조) 5.33 중량부와, MEH-8000 (토시바 케미컬 주식회사 제조) 5.33 중량부와, 에폭시 수지로서 EXA-830LVP (다이닛폰 잉크 화학 공업 주식회사 제조) 35.45 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.088 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 50 중량부를 3 개 롤로 분산 혼련하고, 진공하 탈포 처리를 하여 페이스트상 열경화성 수지 조성물을 얻었다.
(전자 장치의 제작 및 평가)
실시예 A38 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A41)
(페이스트상 열경화성 수지 조성물의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 4.97 중량부와, 페놀 노볼락 수지로서 PR-51470 (스미토모 베이클라이트 주식회사 제조) 7.46 중량부와, MEH-8000 (토시바 케미컬 주식회사 제조) 7.46 중량부와, 에폭시 수지로서 EXA-830LVP (다이닛폰 잉크 화학 공업 주식회사 제조) 49.63 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.49 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 30 중량부를 3 개 롤로 분산 혼련하고, 진공하 탈포 처리를 하여 페이스트상 열경화성 수지 조성물을 얻었다.
(전자 장치의 제작 및 평가)
실시예 A38 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 A42)
(페이스트상 열경화성 수지 조성물의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 주식회사 제조) 2.13 중량부와, 페놀 노볼락 수지로서 PR-51470 (스미토모 베이클라이트 주식회사 제조) 3.20 중량부와, MEH-8000 (토시바 케미컬 주식회사 제조) 3.20 중량부와, 에폭시 수지로서 EXA-830LVP (다이닛폰 잉크 화학 공업 주식회사 제조) 21.27 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 주식회사 제조) 0.21 중량부와, 무기 충전재로서 SO1050-LC (주식회사 아도마텍스사 제조) 70 중량부를 3 개 롤로 분산 혼련하고, 진공하 탈포 처리를 하여 페이스트상 열경화성 수지 조성물을 얻었다.
(전자 장치의 제작 및 평가)
실시예 A38 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B1)
(필름상 수지층 (3) 의 제작)
실시예 A1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작)
제 2 실시형태의 제조 방법에 의해 전자 장치를 제작하였다.
구체적으로는 다음과 같다. 기재 상에 형성된 필름상 수지층 (3) 을, 회로 기판 (제 1 전자 부품 (1)) 의 땜납 범프 (땜납층 (112)) 가 형성된 면에 진공 라미네이터를 이용하여 온도 : 100 ℃, 0.7 ㎫ 의 조건으로 라미네이트하고, 이어서 기재를 박리하였다.
다음으로, 회로 기판의 제 1 단자 (11) 와 반도체 칩 (제 2 전자 부품 (2)) 의 제 2 단자 (21) 가 대향하도록 위치 맞춤하고, 플립칩 본더에 의해 80 ℃, 0.05 ㎫, 7 초로 가열 압축하여 적층체 (4) 를 제작하였다.
그 후, 방사열원 (53) 은 방사체로서 세라믹을 이용하고, 그 세라믹 중에 전열 히터를 매립한 원적외선 히터를 사용하였다. 방사열원 (53) 은 미리 적층체 (4) 와는 대치하지 않는 위치에서 240 ℃ 로 가열하였다. 그리고, 용기 (51) 내로 유체 (공기) 를 보내어, 가압력 0.5 ㎫ 로 가압하면서, 방사열원 (53) 을 적층체 (4) 의 제 2 전자 부품 (2) 과 대치하는 위치로 이동시켜, 적층체 (4) 를 땜납층 (112) 의 융점까지 가열하였다. 적층체 (4) 와 방사열원 (53) 의 거리는 150 ㎜ 로 하였다. 적층체 (4) 의 가열 개시 (적층체 (4) 를 용기 (51) 에 넣고, 용기 (51) 의 적층체 (4) 도입용 개구를 폐쇄한 시점) 부터 적층체 (4) 가 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 15 분이었다.
그 후, 용기 (51) 내에 적층체 (4) 를 배치한 상태에서, 유체로부터의 가압력을 0.5 ㎫ 로 하고, 180 ℃ 로 강온시켜, 60 분간, 적층체 (4) 를 가열 가압하였다.
(전자 장치의 평가)
실시예 A1 과 동일한 방법에 의해 전자 장치의 평가를 실시하였다.
(실시예 B2)
(전자 부품의 제작 및 평가)
이미다졸 화합물 2P4MZ (시코쿠 화성 (주) 사 제조) 를 0.1 중량부에서 0.05 중량부로 변경한 것 이외에는, 실시예 B1 과 동일하게 전자 부품을 제작하여 평가하였다.
(실시예 B3)
(전자 부품의 제작 및 평가)
이미다졸 화합물 2P4MZ (시코쿠 화성 (주) 사 제조) 를 0.1 중량부에서 0.025 중량부로 변경한 것 이외에는, 실시예 B1 과 동일하게 전자 부품을 제작하여 평가하였다.
(실시예 B4)
(전자 부품의 제작 및 평가)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 (주) 사 제조) 15 중량부와, 페놀 노볼락 수지로서 PR-53647 (스미토모 베이클라이트 (주) 사 제조) 15 중량부와, 에폭시 수지로서 EOCN-102070 (닛폰 화약 (주) 사 제조) 45 중량부와, 페녹시 수지로서 YP-50 (토토 화성 (주) 사 제조) 15 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 (주) 사 제조) 1.0 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 (주) 사 제조) 0.05 중량부와, 무기 충전재로서 SO1050-LC ((주) 아도마텍스사 제조) 를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
이어서, 실시예 B1 과 동일하게 수지층 (3) 을 형성하고, 또한 전자 부품을 제작하여 평가하였다.
(실시예 B5)
(필름상 수지층의 제작)
실시예 B1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
적층체 (4) 와 방사열원 (53) 의 거리를 100 ㎜ 로 한 것 이외에는, 실시예 B1 과 동일하게 전자 장치를 제작하여 평가하였다. 적층체 (4) 의 가열 개시부터 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 7 분이었다.
(실시예 B6)
(필름상 수지층의 제작)
실시예 B2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B5 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B7)
(필름상 수지층의 제작)
실시예 B3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B5 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B8)
(필름상 수지층의 제작)
실시예 B4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B5 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B9)
(필름상 수지층의 제작)
실시예 B1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
적층체 (4) 와 방사열원 (53) 의 거리를 60 ㎜ 로 한 것 이외에는, 실시예 B1 과 동일하게 전자 장치를 제작하여 평가하였다. 적층체 (4) 의 가열 개시부터 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 5 초였다.
(실시예 B10)
(필름상 수지층의 제작)
실시예 B2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B9 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B11)
(필름상 수지층의 제작)
실시예 B3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B9 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B12)
(필름상 수지층의 제작)
실시예 B4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B9 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B13)
(필름상 수지층의 제작)
실시예 B1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소로 한 점 이외에는, 실시예 B1 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B14)
(필름상 수지층의 제작)
실시예 B2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B13 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B15)
(필름상 수지층의 제작)
실시예 B3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B13 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B16)
(필름상 수지층의 제작)
실시예 B4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B13 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B17)
(필름상 수지층의 제작)
실시예 B1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소로 한 점 이외에는, 실시예 B5 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B18)
(필름상 수지층의 제작)
실시예 B2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B19)
(필름상 수지층의 제작)
실시예 B3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B20)
(필름상 수지층의 제작)
실시예 B4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B17 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B21)
(필름상 수지층의 제작)
실시예 B1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소로 한 점 이외에는, 실시예 B9 와 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B22)
(필름상 수지층의 제작)
실시예 B2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B21 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B23)
(필름상 수지층의 제작)
실시예 B3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B21 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B24)
(필름상 수지층의 제작)
실시예 B4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
실시예 B21 과 동일하게 전자 장치를 제작하여 평가하였다.
(실시예 B25)
적층체 (4) 의 가압 압력을 0.3 ㎫ 로 한 점 이외에는, 실시예 B17 과 동일한 방법으로 전자 장치를 제조하였다.
(실시예 B26)
적층체 (4) 의 가압 압력을 0.8 ㎫ 로 한 점 이외에는, 실시예 B17 과 동일한 방법으로 전자 장치를 제조하였다.
(실시예 B27)
적층체 (4) 의 가압 압력을 0.3 ㎫ 로 한 점 이외에는, 실시예 B21 과 동일한 방법으로 전자 장치를 제조하였다.
(실시예 B28)
적층체 (4) 의 가압 압력을 0.8 ㎫ 로 한 점 이외에는, 실시예 B21 과 동일한 방법으로 전자 장치를 제조하였다.
(비교예 A1)
(필름상 수지층의 제작)
실시예 A1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
적층체 (4) 의 가열 개시부터 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 16 분으로 한 것 이외에는, 실시예 A1 과 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 A2)
(필름상 수지층의 제작)
실시예 A2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 A1 과 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 A3)
(필름상 수지층의 제작)
실시예 A3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 A1 과 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 A4)
(필름상 수지층의 제작)
실시예 A4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 A1 과 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 A5)
(필름상 수지층의 제작)
실시예 A1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소를 보내는 것 이외에는, 비교예 A1 과 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 A6)
(필름상 수지층의 제작)
실시예 A2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 A5 와 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 A7)
(필름상 수지층의 제작)
실시예 A3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 A5 와 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 A8)
(필름상 수지층의 제작)
실시예 A4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 A5 와 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B1)
(필름상 수지층의 제작)
실시예 B1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
적층체 (4) 와 방사열원 (53) 의 거리를 180 ㎜ 로 한 것 이외에는, 실시예 B1 과 동일하게 전자 장치를 제작하여 평가하였다. 적층체 (4) 의 가열 개시부터 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 16 분이었다.
(비교예 B2)
(필름상 수지층의 제작)
실시예 B2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 B1 과 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B3)
(필름상 수지층의 제작)
실시예 B3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 B1 과 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B4)
(필름상 수지층의 제작)
실시예 B4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 B1 과 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B5)
(필름상 수지층의 제작)
실시예 B1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소를 보내는 것 이외에는, 비교예 B1 과 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B6)
(필름상 수지층의 제작)
실시예 B2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 B5 와 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B7)
(필름상 수지층의 제작)
실시예 B3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 B5 와 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B8)
(필름상 수지층의 제작)
실시예 B4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 B5 와 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B9)
(필름상 수지층의 제작)
실시예 B1 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
적층체 (4) 의 가압 압력을 무가압으로 한 점 이외에는, 실시예 B5 와 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B10)
(필름상 수지층의 제작)
실시예 B2 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 B9 와 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B11)
(필름상 수지층의 제작)
실시예 B3 과 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 B9 와 동일하게 전자 장치를 제작하여 평가하였다.
(비교예 B12)
(필름상 수지층의 제작)
실시예 B4 와 동일한 방법으로 수지층 (3) 을 제작하였다.
(전자 장치의 제작 및 평가)
비교예 B9 와 동일하게 전자 장치를 제작하여 평가하였다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
Figure pct00005
Figure pct00006
Figure pct00007
Figure pct00008
Figure pct00009
Figure pct00010
실시예 A1 ? A42, B1 ? B28, 비교예 A1 ? A8, 및 비교예 B1 ? B12 의 결과를 표 1 ? 10 에 나타낸다.
실시예 A1 ? A42, B1 ? B28 에서는, 모두 도통 불량이 없고, 또 수지층에서 마이크로보이드의 발생은 없었다. 이에 반해, 비교예 A1 ? A8, B1 ? B8 에서는, 모두 도통 불량이 발생하였다. 또 비교예 B9 ? B12 에서는, 모두 수지층에서 마이크로보이드의 발생이 관찰되었지만, 도통 불량은 발생하지 않았다.
또, 실시예 A13 ? A42, 및 B13 ? B28 과 같이 가압 유체로서 비산화성 가스인 질소를 사용한 경우에는, 공기를 사용한 경우에 비해 땜납 젖음이 양호하며, 땜납의 접합 단면의 노치가 있는 경우라도 노치의 개수가 적었음을 알 수 있었다.
또한, 수지층을 상기 실시예 A1 ? A42 및 B1 ? B28 와 상이한 조성, 재료로 한 경우라도, 적층체의 가열 개시 직후부터 적층체의 온도가 땜납층의 융점에 이를 때까지의 시간을 5 초 이상, 15 분 이하로 한 경우에는, 실시예 A1 ? A42 및 B1 ? B28 과 동일한 효과가 얻어졌다.
다음으로, 제 2 발명에 관련된 실시예에 대하여 설명한다.
(실시예 C1)
제 3 실시형태와 동일한 방법으로 전자 장치를 제조하였다.
(수지층 (3) 의 제작)
플럭스 활성 화합물로서 페놀프탈레인 (토쿄 화성 (주) 사 제조) 15 중량부와, 페놀 노볼락 수지로서 PR-53647 (스미토모 베이클라이트 (주) 사 제조) 15 중량부와, 에폭시 수지로서 EOCN-1020-70 (닛폰 화약 (주) 사 제조) 50 중량부와, 페녹시 수지로서 YP-50 (토토 화성 (주) 사 제조) 20 중량부와, 실란 커플링제로서 KBM-303 (신에츠 실리콘 (주) 사 제조) 1.0 중량부와, 이미다졸 화합물로서 2P4MZ (시코쿠 화성 (주) 사 제조) 0.05 중량부를 아세톤에 용해시켜 바니쉬상의 수지 조성물을 제작하였다.
상기에서 얻어진 바니쉬상의 수지 조성물을, 폴리에스테르 시트 (기재) 에 콤마 코터를 이용하여 도포하고, 상기 아세톤이 휘발되는 온도 100 ℃ 에서 3 분간 건조시켜, 기재 상에 형성된 두께 25 ㎛ 의 필름을 얻었다. 여기서, 상기 제 3 실시형태와 동일하게, 필름은 복수의 수지층 (3) 이 이어져 구성된 것이다.
(전자 장치의 제작)
상기 기재 상에 형성된 필름 (복수의 수지층 (3) 이 이어져 구성된 것) 을, 회로 기판 (제 1 전자 부품 (1)) 의 땜납 범프 (땜납층 (112)) 가 형성된 면에 진공 라미네이터를 이용하여 온도 : 100 ℃, 0.7 ㎫ 의 조건으로 라미네이트하고, 이어서 기재를 박리하였다.
여기서, 상기 실시형태와 동일하게, 제 1 전자 부품 (1) 은 복수 개 이어져 1 장의 대형 회로 기판을 구성하고 있다.
다음으로, 복수 개의 반도체 칩 (제 2 전자 부품 (2)) 을 준비하였다.
또, 부재 (53) 로는, 홈 (531) 이 격자상으로 형성된 유리판 (중량이 450 g) 을 사용하였다.
우선, 회로 기판의 제 1 단자 (11) 와 반도체 칩 (제 2 전자 부품 (2)) 의 제 2 단자 (21) 가 대향하도록 위치 맞춤하여 탑재하여 적층체 (4) 를 제작하였다. 또한, 제 3 실시형태와 동일하게, 인접하는 반도체 칩 사이로부터는, 복수의 수지층 (3) 을 포함하여 구성되는 필름의 일부가 노출되어 있다.
다음으로, 장치 (5) 의 용기 (51) 를 미리 100 ℃ 로 가열해 두고, 용기 (51) 내의 설치부 (54) 상에 적층체 (4) 를 놓고, 다시 적층체 (4) 상에 전자 부품 (2) 의 단면이 홈 (531) 의 측면 (531A) 보다 홈 (531) 내측으로 돌출되도록 위치 맞춤하여 유리판을 적층하였다. 또한, 부재 (53) 의 홈 (531) 과 제 2 전자 부품간 (2) 의 간극은 대향되고, 홈 (531) 과 필름의 일부는 대향되어 있다.
그 후, 용기 (51) 내로 유체 (공기) 를 보내어, 가압력 0.5 ㎫ 로 가압하면서, 적층체 (4) 를 땜납층 (112) 의 융점 (225 ℃) 까지 가열하고, 180 ℃ 로 강온시켜, 60 분간, 적층체 (4) 를 가열 가압하였다. 적층체 (4) 의 가열 개시 (적층체 (4) 를 용기 (51) 에 넣고, 용기 (51) 의 적층체 (4) 도입용 개구를 폐쇄한 시점) 부터 적층체 (4) 가 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 5 초로 하였다.
또한, 제 1 단자 (11) 및 제 2 단자 (21) 를 땜납 접합할 때 (부재 (53) 에 의해 적층체 (4) 에 하중을 가하여, 제 1 단자 (11) 의 땜납층 (112) 에 제 2 단자 (21) 가 파고들어, 제 1 단자 (11) 및 제 2 단자 (21) 사이의 거리가 변동되지 않고 일정해졌을 때) 에, 제 1 단자 (11) 와 제 2 단자 (21) 에 가해지는 하중은 0.001 ㎫ 이 되었다.
(실시예 C2)
(전자 장치의 제작)
제 1 단자 (11) 및 제 2 단자 (21) 를 땜납 접합할 때, 제 1 단자 (11) 와 제 2 단자 (21) 에 가해지는 하중이 0.01 ㎫ 이 되도록 하였다. 또, 적층체 (4) 의 가열 개시 (적층체 (4) 를 용기 (51) 에 넣고, 용기 (51) 의 적층체 (4) 도입용 개구를 폐쇄한 시점) 부터 적층체 (4) 가 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 15 분으로 하였다. 이러한 점 이외에는, 실시예 C1 과 동일하게 전자 부품을 제작하였다.
또한, 단자에 가해지는 하중을 조정하기 위해서, 실시예 C1 에 비해 반도체 칩의 개수를 적게 하였다. 단, 실시예 C1 과 동일하게 복수의 적층체 (4) 를 동시에 땜납 접합함과 함께 수지층 (3) 을 경화시켰다.
(실시예 C3)
(전자 장치의 제작)
제 1 단자 (11) 및 제 2 단자 (21) 를 땜납 접합할 때, 제 1 단자 (11) 와 제 2 단자 (21) 에 가해지는 하중이 40 ㎫ 이 되도록 한 점 이외에는, 실시예 C1 과 동일하게 전자 부품을 제작하였다.
또한, 단자에 가해지는 하중을 조정하기 위해서, 실시예 C1 에 비해 반도체 칩의 개수를 적게 하였다. 단, 실시예 C1 과 동일하게 복수의 적층체 (4) 를 동시에 땜납 접합함과 함께 수지층 (3) 을 경화시켰다.
(실시예 C4)
(전자 장치의 제작)
제 1 단자 (11) 및 제 2 단자 (21) 를 땜납 접합할 때, 제 1 단자 (11) 와 제 2 단자 (21) 에 가해지는 하중이 50 ㎫ 이 되도록 한 점 이외에는, 실시예 C1 과 동일하게 전자 부품을 제작하였다.
또한, 단자에 가해지는 하중을 조정하기 위해서, 실시예 C1 에 비해 반도체 칩의 개수를 적게 하였다. 단, 실시예 C1 과 동일하게 복수의 적층체 (4) 를 동시에 땜납 접합함과 함께 수지층 (3) 을 경화시켰다.
(실시예 C5)
(전자 장치의 제작)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소를 보내는 것 이외에는, 실시예 C1 과 동일하게 전자 장치를 제작하였다.
(실시예 C6)
(전자 장치의 제작)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소를 보내는 것 이외에는, 실시예 C2 와 동일하게 전자 장치를 제작하였다.
(실시예 C7)
(전자 장치의 제작)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소를 보내는 것 이외에는, 실시예 C3 과 동일하게 전자 장치를 제작하였다.
(실시예 C8)
(전자 장치의 제작)
용기 (51) 내로 보내는 유체를 공기가 아니라 질소를 보내는 것 이외에는, 실시예 C4 와 동일하게 전자 장치를 제작하였다.
(실시예 C9)
제 4 실시형태와 동일하게 하여 전자 장치를 제작하였다. 도 14 에 나타내는 장치를 사용하여 전자 장치를 제작하였다. 그 밖의 점은 실시예 C1 과 동일하다.
구체적으로는, 상기 기재 상에 형성된 필름 (수지층 (3) 이 복수 이어진 것, 제 1 실시형태에서 제조한 필름) 을, 회로 기판 (제 1 전자 부품 (1)) 의 땜납 범프 (땜납층 (112)) 가 형성된 면에 진공 라미네이터를 이용하여 온도 : 100 ℃, 0.7 ㎫ 의 조건으로 라미네이트하고, 이어서 기재를 박리하였다.
여기서, 제 4 실시형태와 동일하게, 제 1 전자 부품 (1) 은 복수 개 이어진 1 장의 대형 회로 기판을 구성하고 있다.
다음으로, 복수 개의 반도체 칩 (제 2 전자 부품 (2)) 을 준비하였다.
또, 부재 (53) 로는, 홈 (531) 이 격자상으로 형성된 금속판을 사용하였다.
우선, 회로 기판의 제 1 단자 (11) 와 반도체 칩 (제 2 전자 부품 (2)) 의 제 2 단자 (21) 가 대향하도록 위치 맞춤하여 탑재하여 적층체 (4) 를 제작하였다. 또한, 제 4 실시형태와 동일하게, 인접하는 반도체 칩 사이로부터는, 복수의 수지층 (3) 을 포함하여 구성되는 필름의 일부가 노출되어 있다.
다음으로, 장치 (6) 의 용기 (51) 의 상부 금형 (511) 을 미리 260 ℃ 로 가열하고, 하부 금형 (512) 을 50 ℃ 로 가열해 두고, 용기 (51) 내의 설치부 (611) 상에 복수의 적층체 (4) 를 놓았다.
이어서, 탄성 지지 수단 (612) 에 의해 설치부 (611) 를 상부 금형 (511) 측으로 이동시키고, 적층체 (4) 의 전자 부품 (2) 의 단면이 홈 (531) 의 측면 (531A) 보다 홈 (531) 내측으로 돌출되도록 부재 (53) 에 적층체 (4) 를 맞닿게 하였다. 또한, 부재 (53) 의 홈 (531) 과 제 2 전자 부품간 (2) 의 간극은 대향되고, 홈 (531) 과 필름의 일부는 대향되어 있다.
그 후, 용기 (51) 내로 유체 (공기) 를 보내어, 가압력 0.5 ㎫ 로 가압하면서, 적층체 (4) 를 땜납층 (112) 의 융점 (225 ℃) 까지 가열하고, 180 ℃ 로 강온 (降溫) 시켜, 60 분간, 적층체 (4) 를 가열 가압하였다. 적층체 (4) 의 가열 개시 (적층체 (4) 를 용기 (51) 에 넣고, 용기 (51) 의 적층체 (4) 도입용 개구를 폐쇄한 시점) 부터 적층체 (4) 가 땜납의 융점 (225 ℃) 에 이를 때까지의 시간은 5 초로 하였다.
또한, 제 1 단자 (11) 및 제 2 단자 (21) 를 땜납 접합할 때 (부재 (53) 에 의해 적층체 (4) 에 하중을 가하여, 제 1 단자 (11) 의 땜납층 (112) 에 제 2 단자 (21) 가 파고들어, 제 1 단자 (11) 및 제 2 단자 (21) 사이의 거리가 변동되지 않고 일정해졌을 때) 에, 제 1 단자 (11) 와 제 2 단자 (21) 에 가해지는 하중은 0.1 ㎫ 이 되었다.
(비교예 C1)
(전자 장치의 제작)
실시예 C1 의 부재로서 홈 (531) 이 형성되어 있지 않는 것 (적층체 (4) 측의 면이 평탄면인 유리의 판재) 을 사용한 점 이외에는, 실시예 C1 과 동일하게 전자 장치를 제작하였다. 그 밖의 점은 실시예 C1 과 동일하다.
(비교예 C2)
(전자 장치의 제작)
실시예 C1 의 부재로서 홈 (531) 이 형성되어 있지 않은 것 (적층체 (4) 측의 면이 평탄면인 유리의 판재) 을 사용한 점 이외에는, 실시예 C2 와 동일하게 전자 장치를 제작하였다. 그 밖의 점은 실시예 C2 와 동일하다.
(비교예 C3)
(전자 장치의 제작)
실시예 C1 의 부재로서 홈 (531) 이 형성되어 있지 않는 것 (적층체 (4) 측의 면이 평탄면인 유리의 판재) 을 사용한 점 이외에는, 실시예 C3 과 동일하게 전자 장치를 제작하였다. 그 밖의 점은 실시예 C3 과 동일하다.
(비교예 C4)
(전자 장치의 제작)
실시예 C1 의 부재로서 홈 (531) 이 형성되어 있지 않는 것 (적층체 (4) 측의 면이 평탄면인 유리의 판재) 을 사용한 점 이외에는, 실시예 C4 와 동일하게 전자 장치를 제작하였다. 그 밖의 점은 실시예 C4 와 동일하다.
(전자 장치의 평가)
각 실시예, 비교예에서 얻어진 전자 장치의 평가를 이하와 같이 실시하였다.
1. 도통 접속의 측정 및 접속부 수지 배제성의 관찰
얻어진 전자 장치에 대하여, 임의로 선택한 인접하는 2 개소의 땜납 접합부 (제 1 단자와 제 2 단자가 땜납 접합된 부분) 의 접속 저항을 디지털 멀티미터에 의해 측정하였다. 이어서, 그 밖에 9 점, 인접하는 2 개소의 땜납 접합부를 임의로 선택하고, 동일하게 접속 저항을 측정하여, 합계 10 점의 도통 접속의 측정을 실시하였다. 다음으로, 얻어진 전자 부품을 절단하여, 경화물의 단면을 연마한 후, 접속 저항을 측정한 땜납 접속부를 SEM 으로 관찰하였다.
◎ : 10 점 모두 도통이 취해지고, 땜납 접합부에 있어서 수지가 배제되어 있는 단면 형상이다.
○ : 10 점 모두 도통이 취해지지만, 1 ? 9 점의 범위에서 땜납 접속부에 수지가 완전히 배제되지 않고 수지 물림 형상의 접합부가 있다.
△ : 10 점 모두 도통이 취해지지만, 10 점 모두가 수지 물림 형상을 하고 있다.
× : 1 점이라도 도통 불량 개소가 있었던 경우
또한, ◎, ○, △ 의 경우에는 실용상 문제는 없지만, × 의 경우에는 실용상 문제가 된다.
2. 수지층의 마이크로보이드의 유무
얻어진 전자 장치를 절단하여, 수지층의 단면을 연마하였다. 이어서, 제 1 전자 부품, 제 2 전자 부품 및 인접하는 2 개의 땜납 접합부로 둘러싸인 부분 모두의 마이크로보이드의 유무를 금속 현미경으로 관찰하였다. 각 부호는, 이하와 같다.
○ : 모두에서 마이크로보이드가 관찰되지 않은 경우
× : 1 개소라도 마이크로보이드가 관찰된 경우
또한, 여기서 관찰된 마이크로보이드는, 현상황에서는 실용상 문제 없는 레벨의 크기이다.
3. 반도체 칩 상면으로의 수지 부착
각 실시예, 비교예 각각에 있어서 얻어진 5 개의 전자 부품에 대하여, 반도체 칩 상면에 수지 부착이 있는지의 여부를 관찰하였다.
○ : 수지 부착 없음
× : 수지 부착 있음
평가 결과 및 전자 장치의 제조 조건을 표 11 ? 13 에 나타낸다.
Figure pct00011
Figure pct00012
Figure pct00013
실시예 C1 ? C9 에서는, 모두 도통 불량이 없고, 또한 마이크로보이드도 발생하지 않았다.
또, 실시예 C1 ? C9 에서는, 반도체 칩 상면에 수지가 부착되어 있지 않았다.
이에 반해, 비교예 C1 ? C4 에서는, 수지 물림이 발생하고, 마이크로보이드도 발생하고 있었다. 또한 반도체 칩 상면으로의 수지 부착도 확인되었다.
이 출원은, 2009년 10월 19일에 출원된 일본 특허출원 2009-240409, 2010년 3월 12일에 출원된 일본 특허출원 2010-055329, 및 2010년 3월 31일에 출원된 일본 특허출원 2010-080453 을 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 도입한다.

Claims (22)

  1. 표면에 땜납층을 갖는 제 1 단자를 갖는 제 1 전자 부품과, 이 제 1 전자 부품의 상기 제 1 단자에 접합되는 제 2 단자를 갖는 제 2 전자 부품을 구비하는 전자 장치의 제조 방법으로서,
    상기 제 1 전자 부품의 제 1 단자와 상기 제 2 전자 부품의 제 2 단자 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층을 배치하여 적층체를 얻는 공정과,
    유체에 의해 상기 적층체를 가압하면서, 상기 적층체를 상기 제 1 단자의 상기 땜납층의 융점 이상으로 가열하여, 상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 공정과,
    상기 수지층을 경화시키는 공정을 포함하고,
    상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    상기 적층체의 가열 개시 직후부터 상기 적층체의 온도가 상기 땜납층의 융점에 이를 때까지의 시간을 5 초 이상, 15 분 이하로 하는, 전자 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    상기 적층체를 용기 내에 배치하고, 상기 용기를 가열함과 함께, 상기 유체를 상기 용기 내에 도입하여, 상기 적층체를 가압 및 가열하는, 전자 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    유체에 의해 0.1 ㎫ 이상, 10 ㎫ 이하의 압력을 상기 적층체에 가압하는, 전자 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    상기 유체로서 비산화성 가스를 사용하는, 전자 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 플럭스 활성 화합물과 상기 열경화성 수지를 함유하는 상기 수지층은, 무기 충전재를 함유하는, 전자 장치의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 제조 방법으로 제작된, 전자 장치.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    상기 적층체를 방사열에 의해 가열하면서 실시하는, 전자 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 방사열은, 원적외선에 의한 방사열인, 전자 장치의 제조 방법.
  9. 표면에 땜납층을 갖는 제 1 단자를 갖는 제 1 전자 부품과, 이 제 1 전자 부품의 상기 제 1 단자에 접합되는 제 2 단자를 갖는 제 2 전자 부품을 구비하는 전자 장치의 제조 방법으로서,
    상기 제 1 전자 부품의 제 1 단자와 상기 제 2 전자 부품의 제 2 단자 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층을 배치하여 적층체를 얻는 공정과,
    상기 적층체를 상기 제 1 단자의 상기 땜납층의 융점 이상으로 가열하여, 상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 공정과,
    유체에 의해 상기 적층체를 가압하면서, 상기 수지층을 경화시키는 공정을 포함하고,
    제 1 단자와 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    복수의 상기 적층체 및 홈이 형성된 부재를 준비하고,
    상기 부재의 상기 홈으로 구획된 각 영역에, 각 적층체의 제 1 전자 부품 또는 제 2 전자 부품을 맞닿게 함과 함께,
    인접하는 상기 적층체간의 공극이며, 상기 홈으로 구획된 상기 각 영역에 각각 맞닿는 상기 부품간에 형성된 상기 공극에 대하여, 상기 부재의 상기 홈을 대향시키고,
    각 적층체에 대하여, 각 적층체의 적층 방향을 따라 하중을 가한 상태에서, 각 적층체를 상기 제 1 단자의 상기 땜납층의 융점 이상으로 가열하여, 상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는, 전자 장치의 제조 방법.
  10. 제 9 항에 있어서,
    홈이 형성된 상기 부재를 상기 적층체에 맞닿게 했을 때,
    상기 홈으로 구획된 상기 영역에 맞닿는 제 1 전자 부품 또는 제 2 전자 부품의 단면이, 상기 홈의 측면보다 홈 내측으로 돌출되어 있는, 전자 장치의 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    홈이 형성된 상기 부재를 상기 적층체에 맞닿게 했을 때,
    상기 홈으로 구획된 상기 영역에는, 각 적층체의 상기 제 1 전자 부품 및 상기 제 2 전자 부품 중 일방의 부품이 맞닿고,
    복수의 적층체의 각 수지층은 이어져 수지 시트를 구성하고,
    상기 적층체의 적층 방향에서 보아, 인접하는 적층체의 상기 일방의 부품 사이로부터 상기 수지 시트의 일부가 노출되고,
    홈이 형성된 상기 부재를 상기 적층체에 맞닿게 했을 때, 노출된 상기 수지 시트의 일부가 상기 홈과 대향하는, 전자 장치의 제조 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    제 1 단자와 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    상기 유체에 의해 상기 적층체를 가압하면서 땜납 접합시키는, 전자 장치의 제조 방법.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    제 1 단자와 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    상기 적층체 상에 홈이 형성된 상기 부재를 배치하여, 상기 적층체에 하중을 가하는, 전자 장치의 제조 방법.
  14. 제 13 항에 있어서,
    홈이 형성된 상기 부재가, 열전도율이 40 W/m?K 이하인 재료로 구성되어 있는, 전자 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 부재는, 유리판 또는 스테인리스판인, 전자 장치의 제조 방법.
  16. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    제 1 단자와 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    상기 적층체에 대하여, 상기 적층체의 적층 방향으로부터 대향하도록 홈이 형성된 상기 부재를 배치하고,
    상기 부재에 대하여 상기 적층체를 갖다 댐으로써, 상기 적층체의 적층 방향을 따라 상기 적층체에 대하여 하중을 가하는, 전자 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 부재는 가열되어 있고,
    상기 부재에 대하여 상기 적층체를 갖다 댐으로써, 상기 적층체가 가열되는, 전자 장치의 제조 방법.
  18. 제 9 항 내지 제 17 항 중 어느 한 항에 있어서,
    제 1 단자와 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    상기 제 1 단자 및 상기 제 2 단자에 가해지는 하중이 0.01 ? 40 ㎫ 인, 전자 장치의 제조 방법.
  19. 제 9 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 유체는 비산화성 가스인, 전자 장치의 제조 방법.
  20. 제 9 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 제 1 단자와 상기 제 2 단자를 땜납 접합시키는 상기 공정에서는,
    상기 적층체의 가열 개시 직후부터 상기 적층체의 온도가 상기 땜납층의 융점에 이를 때까지의 시간을 5 초 이상, 15 분 이하로 하는, 전자 장치의 제조 방법.
  21. 표면에 땜납층을 갖는 제 1 단자를 갖는 제 1 전자 부품과, 이 제 1 전자 부품의 상기 제 1 단자에 접합되는 제 2 단자를 갖는 제 2 전자 부품을 구비하는 전자 장치의 제조 장치로서,
    상기 제 1 전자 부품의 제 1 단자와 상기 제 2 전자 부품의 제 2 단자 사이에, 플럭스 활성 화합물과 열경화성 수지를 함유하는 수지층을 배치하여 얻어지는 적층체가 복수 배치되는 용기와,
    상기 용기 내의 상기 적층체를 상기 제 1 단자의 상기 땜납층의 융점 이상으로 가열하는 가열 수단과,
    상기 용기 내에 가압 유체를 도입하는 가압 유체 도입 수단과,
    상기 용기 내의 복수의 적층체를 적층 방향을 따라 협압 (挾壓) 하여, 각 적층체의 적층 방향을 따라 각 적층체에 하중을 부가하는 협압 수단을 구비하고,
    상기 협압 수단은, 홈이 형성된 부재를 가지며,
    상기 협압 수단으로 상기 각 적층체를 협압할 때, 상기 부재의 상기 홈으로 구획된 각 영역에, 각 적층체의 제 1 전자 부품 또는 제 2 전자 부품이 맞닿고,
    인접하는 상기 적층체간의 공극이며, 상기 홈으로 구획된 상기 각 영역에 각각 맞닿는 부품간의 공극에 대하여, 상기 부재의 상기 홈이 대향하도록 구성되어 있는, 전자 장치의 제조 장치.
  22. 제 21 항에 있어서,
    홈이 형성된 상기 부재를 상기 적층체에 맞닿게 했을 때,
    상기 홈으로 구획된 상기 영역에 맞닿는 제 1 전자 부품 또는 제 2 전자 부품의 단면이, 상기 홈의 측면보다 홈 내측으로 돌출되도록 구성되어 있는, 전자 장치의 제조 장치.
KR1020127012776A 2009-10-19 2010-10-13 전자 장치의 제조 방법, 전자 장치 및 전자 장치의 제조 장치 KR20120095925A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2009-240409 2009-10-19
JP2009240409 2009-10-19
JPJP-P-2010-055329 2010-03-12
JP2010055329 2010-03-12
JPJP-P-2010-080453 2010-03-31
JP2010080453 2010-03-31

Publications (1)

Publication Number Publication Date
KR20120095925A true KR20120095925A (ko) 2012-08-29

Family

ID=43900019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127012776A KR20120095925A (ko) 2009-10-19 2010-10-13 전자 장치의 제조 방법, 전자 장치 및 전자 장치의 제조 장치

Country Status (6)

Country Link
US (1) US20120199988A1 (ko)
EP (1) EP2492956A1 (ko)
KR (1) KR20120095925A (ko)
CN (1) CN102668051A (ko)
TW (1) TW201126621A (ko)
WO (1) WO2011048774A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170113552A (ko) * 2015-02-02 2017-10-12 나믹스 가부시끼가이샤 필름상 접착제, 그것을 사용한 반도체 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102947929B (zh) * 2010-04-19 2016-05-18 日东电工株式会社 倒装芯片型半导体背面用膜
WO2012026091A1 (ja) * 2010-08-24 2012-03-01 住友ベークライト株式会社 電子装置の製造方法
JP2013033952A (ja) * 2011-06-29 2013-02-14 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP5870261B2 (ja) * 2011-10-03 2016-02-24 パナソニックＩｐマネジメント株式会社 半導体素子の実装方法
WO2013058291A1 (ja) * 2011-10-17 2013-04-25 独立行政法人産業技術総合研究所 半導体素子の接合方法および接合構造
TW201330217A (zh) * 2011-11-11 2013-07-16 Sumitomo Bakelite Co 半導體裝置之製造方法
JP5853754B2 (ja) * 2012-02-16 2016-02-09 住友ベークライト株式会社 半導体装置の製造方法
JP5920454B2 (ja) * 2012-03-15 2016-05-18 富士電機株式会社 半導体装置およびその製造方法
JP5739372B2 (ja) * 2012-04-25 2015-06-24 信越化学工業株式会社 接着剤組成物、並びにこれを用いた接着シート、半導体装置保護用材料、及び半導体装置
JP5788107B2 (ja) * 2013-08-22 2015-09-30 積水化学工業株式会社 半導体用接着剤
US10388583B2 (en) 2014-10-10 2019-08-20 Namics Corporation Thermosetting resin composition and method of producing same
CN106158671A (zh) * 2015-03-26 2016-11-23 双峰发展顾问有限公司 晶片封装方法
DE102015006981B4 (de) * 2015-05-29 2018-09-27 Mühlbauer Gmbh & Co. Kg Thermokompressionsvorrichtung und Verfahren zum Verbinden von elektrischen Bauteilen mit einem Substrat
JP2016036041A (ja) * 2015-10-21 2016-03-17 住友ベークライト株式会社 半導体装置の製造方法
JP2017224736A (ja) * 2016-06-15 2017-12-21 富士電機株式会社 半導体装置、製造方法、及び導電性ポスト

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0692035B2 (ja) 1989-12-12 1994-11-16 ユーホーケミカル株式会社 フラックス及びはんだペースト用添加剤
US5703493A (en) * 1995-10-25 1997-12-30 Motorola, Inc. Wafer holder for semiconductor applications
SE507179C2 (sv) * 1995-12-01 1998-04-20 Asea Brown Boveri Sätt och anordning för gasrening vid varmisostatisk pressning
US6180436B1 (en) * 1998-05-04 2001-01-30 Delco Electronics Corporation Method for removing heat from a flip chip semiconductor device
EP1182910A4 (en) 1999-04-02 2006-10-18 Idemitsu Kosan Co ORGANIC ELECTROLUMINESCENT SCREEN AND METHOD FOR MANUFACTURING THE SAME
JP2001311005A (ja) 2000-04-27 2001-11-09 Nitto Denko Corp 熱硬化性樹脂シートおよびこれを用いたバンプ形成方法、並びに半導体装置
US6518096B2 (en) * 2001-01-08 2003-02-11 Fujitsu Limited Interconnect assembly and Z-connection method for fine pitch substrates
TW574739B (en) * 2001-02-14 2004-02-01 Nitto Denko Corp Thermosetting resin composition and semiconductor device using the same
JP4626839B2 (ja) * 2001-05-21 2011-02-09 日本電気株式会社 半導体装置の実装方法
EP1280196A1 (de) * 2001-07-18 2003-01-29 Abb Research Ltd. Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten
MY139328A (en) * 2002-05-20 2009-09-30 Nitto Denko Corp Thermosetting resin composition and semiconductor device obtained with the same
JP2004311709A (ja) * 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP4397837B2 (ja) * 2005-03-02 2010-01-13 日東電工株式会社 半導体装置の製造方法
JP5387874B2 (ja) * 2007-10-17 2014-01-15 日立化成株式会社 液状封止樹脂組成物を用いた半導体装置の製造方法
EP2242090A4 (en) * 2008-02-07 2011-05-18 Sumitomo Bakelite Co SEMICONDUCTOR FILM, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE
JP5412045B2 (ja) 2008-03-28 2014-02-12 凸版印刷株式会社 針状体アレイおよびそのアレイ製造方法
JP5206236B2 (ja) 2008-08-28 2013-06-12 大日本印刷株式会社 スタンプ帳発行システム、及びサーバ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170113552A (ko) * 2015-02-02 2017-10-12 나믹스 가부시끼가이샤 필름상 접착제, 그것을 사용한 반도체 장치

Also Published As

Publication number Publication date
US20120199988A1 (en) 2012-08-09
EP2492956A1 (en) 2012-08-29
WO2011048774A1 (ja) 2011-04-28
CN102668051A (zh) 2012-09-12
TW201126621A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
KR20120095925A (ko) 전자 장치의 제조 방법, 전자 장치 및 전자 장치의 제조 장치
JP5780228B2 (ja) 半導体装置の製造方法
KR101633945B1 (ko) 전자 장치의 제조 방법 및 전자 장치
WO2013027832A1 (ja) 半導体装置の製造方法、ブロック積層体及び逐次積層体
JP4715975B2 (ja) 電子部品の製造方法
WO2011033743A1 (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
JP5310355B2 (ja) 電子部品の製造方法および電子部品
US20120118939A1 (en) Process and apparatus for manufacturing semiconductor device
JP2018022819A (ja) アンダーフィル用絶縁フィルム
JP2017197688A (ja) アンダーフィル用絶縁フィルム
JP5948723B2 (ja) 電子装置の製造方法
JP2013033952A (ja) 半導体装置の製造方法
WO2012026091A1 (ja) 電子装置の製造方法
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
WO2011132384A1 (ja) 電子装置の製造方法および装置、その一対の挟圧部材
JP2014056954A (ja) 半導体装置の製造方法および半導体装置
JP5853754B2 (ja) 半導体装置の製造方法
JP2011228620A (ja) 電子装置の製造方法および電子装置の製造装置
JP2016028167A (ja) 樹脂組成物
JP6040974B2 (ja) 半導体装置の製造方法
JP2013045945A (ja) 半導体装置の製造方法
JP6040737B2 (ja) 接着フィルム、電子部品の製造方法、および電子部品
JP2016036041A (ja) 半導体装置の製造方法
JP2016079411A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid