KR20120040664A - 발광 디바이스 및 그 제조방법 - Google Patents

발광 디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR20120040664A
KR20120040664A KR1020110105294A KR20110105294A KR20120040664A KR 20120040664 A KR20120040664 A KR 20120040664A KR 1020110105294 A KR1020110105294 A KR 1020110105294A KR 20110105294 A KR20110105294 A KR 20110105294A KR 20120040664 A KR20120040664 A KR 20120040664A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
light emitting
conductor
substrate
Prior art date
Application number
KR1020110105294A
Other languages
English (en)
Other versions
KR101193280B1 (ko
Inventor
시게노부 세키네
유리나 세키네
요시하루 구와나
가즈토시 가미바야시
Original Assignee
유겐가이샤 나프라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유겐가이샤 나프라 filed Critical 유겐가이샤 나프라
Publication of KR20120040664A publication Critical patent/KR20120040664A/ko
Application granted granted Critical
Publication of KR101193280B1 publication Critical patent/KR101193280B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

[과제] 신뢰성이 높고, 제조가 용이한 발광 디바이스 및 그 제조방법을 제공하는 것을 제공하는 것.
[해결수단] 투명 결정기판(2)은, 일면이 광출사면(21)이고, 발광소자(1)는 투명 결정 기판(2)의 광출사면(21)과는 반대측의 타면(22)에 적층되어 있다. 투명 결정기판의 측에 위치하는 N형 반도체층(31)은, P형 반도체층(32)과 겹치지 않는 부분(33)을 갖고 있다. N형 반도체층(31)의 제 1 반도체면 전극(51)은, 겹치지 않는 부분(33)의 표면에 설치되어 있고, P형 반도체층(32)의 제 2 반도체면 전극(52)은, 제 1 반도체면 전극(51)과 같은 쪽의 면에 설치되어 있다. 발광소자(1)는 절연층(6)에 의해서 덮여 있고, 절연층(6)에는 지지기판(9)이 적층되어 있다. 절연층(6)을 통과하여 제 1 및 제 2 반도체면 전극(51,52)에 접속된 제 1 및 제 2 종도체(71,72)가, 지지기판(9)을 관통하는 제 1 및 제 2 관통전극(94,95)과 접속되어 있다.

Description

발광 디바이스 및 그 제조방법{LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 발광 디바이스 및 그 제조방법에 관한 것이다.
발광 다이오드를 이용한 발광 디바이스는, 에너지 절약, 장수명이라고 하는 이점이 있고, 조명장치, 컬러화상 표시장치, 액정패널의 백라이트 또는 교통신호 등의 광원으로서 주목받고 있다.
이 종류의 발광 디바이스에 대해서, 예를 들면 특허문헌 1에는, 투명 결정기판과, P형 및 N형의 질화물 반도체로 이루어지는 한 쌍의 반도체층과, 한 쌍의 반도체층에 전류를 주입하기 위한 반도체면 전극과, 절연기판을 순서대로 적층한 발광소자가 개시되어 있다. 절연기판에는 종도체(縱導體)가 형성되어 있다. 이 종도체는, 절연기판을 두께 방향으로 관통하여 형성한 종공(縱孔)내에, 도금 처리 또는 땜납 등의 도전성 페이스트 매입(埋入)처리에 의해 형성되어, 반도체면 전극과 절연기판의 타면에 형성된 실장면 전극을 전기적으로 접속한다.
그런데, 특허문헌 1의 발광소자는, 광출사면의 반대측에서 절연기판의 표면에 실장면 전극을 구비하고 있으므로, 프린트 기판에 표면 실장되는 소자와 같이 취급되는 것을 전제로 하는 것이다.
그러나, 이런 종류의 발광소자는, 통상, 두께가 20㎛ 정도의 극히 얇은 구조가 되어 있기 때문에, 특허문헌 1에 나타나 있는 바와 같이, 발광소자를, 프린트기판에 표면 실장되는 다른 소자와 같이 취급하려고 해도 핸들링이 곤란하다. 예를 들면, 표면 실장작업에 있어서 핸들링에 실패하여, 발광소자가 파손된 경우, 조명장치 등의 신뢰성이 저하하게 된다.
또한, 특허문헌 1에 나타나 있는 바와 같이, 종도체를 도금처리에 의해 형성하는 경우, 도금처리에는 반드시 일정한 시간을 필요로 하기 때문에, 제조 효율이 극히 나쁘다.
다른 한편, 종도체를, 땜납 등의 도전성 페이스트 매입처리에 의해 형성하는 경우, 종공내에 메워 넣은 도전성 페이스트가, 응고시에 반드시 수축하여, 종도체에 수축소(Shrinkage)(收縮巢)가 생기게 된다. 이러한 수축소는, 전기 저항의 증대, 고주파 특성의 열화 및 신뢰성 저하 등의 원인이 된다.
특허문헌 1: 일본 공개특허공보 2006-114820호
본 발명의 과제는, 신뢰성이 높은 면발광의 발광 디바이스 및 발광 디바이스의 제조방법을 제공하는 것이다.
본 발명의 또 하나의 과제는, 제조가 용이한 발광 디바이스 및 발광 디바이스의 제조방법을 제공하는 것이다.
상술한 과제를 해결하기 위해, 본 발명에 관한 발광 디바이스는, 발광소자와 지지기판을 포함한다. 상기 발광소자는, 투명 결정기판과, 반도체층과, 반도체면 전극과, 절연층과, 종도체를 포함하고 있고, 상기 투명 결정기판은, 일면이 광출사면이고, 상기 반도체층은, P형 반도체층 및 N형 반도체층을 적층한 구조를 포함하고, 상기 투명 결정기판의 상기 광출사면과는 반대측의 타면에 적층되어 있다. 상기 P형 반도체층 및 N형 반도체층중, 상기 투명 결정기판의 측에 위치하는 한쪽의 반도체층은, 다른쪽의 반도체층과 겹치지 않는 부분을 갖고 있다.
상기 반도체면 전극은, 제 1 반도체면 전극과, 제 2 반도체면 전극을 갖고 있고, 상기 제 1 반도체면 전극은, 상기 한쪽의 반도체층에서, 상기 겹치지 않는 부분의 표면에 설치되어 있고, 상기 제 2 반도체면 전극은, 상기 다른쪽의 반도체층에서, 상기 제 1 반도체면 전극이 설치된 상기 표면과 같은 쪽의 면에 설치되어 있다. 상기 절연층은, 상기 반도체층을 덮고 있다.
상기 종도체는, 응고에 의해 팽창되는 금속성분을 포함한 팽창 금속체로 되며, 제 1 종도체 및 제 2 종도체를 포함한다. 상기 제 1 종도체는, 상기 절연층을 관통하여, 상기 제 1 반도체면 전극에 접속되어 있고, 상기 제 2 종도체는, 상기 절연층을 관통하여, 상기 제 2 반도체면 전극에 접속되어 있다.
상기 지지기판은, 기판부와, 관통전극을 갖고, 상기 절연층에 적층되어 있다. 상기 관통전극은, 응고에 의해 팽창되는 금속성분을 포함한 팽창 금속체로 되며, 제 1 관통전극 및 제 2 관통전극을 포함하고 있다. 상기 제 1 관통전극은, 상기 기판부를 관통하여, 상기 제 1 종도체에 접속되어 있고, 상기 제 2 관통전극은, 상기 기판부를 관통하여, 상기 제 2 종도체에 접속되어 있다.
상술한 바와 같이, 본 발명에 관한 발광 디바이스는, 발광소자와, 지지기판을 포함하고, 지지기판은 발광소자에 적층되어 있다. 이 구조에 의하면, 극히 얇은 구조의 발광소자를 지지기판에 의해 보충하게 되므로, 제조공정에 있어서의 핸들링성이 현격히 향상되어, 생산성?제조효율이 향상된다.
게다가, 발광소자와 지지기판을 별도의 공정에서 제조해 두고, 발광소자의 절연층에 지지기판을 붙이는 등의 수단에 의해서 양자를 일체화 할 수 있고, 또는 발광소자에 지지기판을 붙인 상태로, 종도체 및 관통전극을 위한 매입공정을 한번에 실행하는 등의 수단을 채용할 수도 있다. 이 때문에, 생산?제조설비 등에 적합한 최적인 제조방법에 의해서, 효율적으로 제조할 수 있다.
또한, 지지기판은, 인터포저(interposer)로서 기능하므로, 발광소자에 대한 합리적인 급전회로를, 지지기판을 이용하여 실현할 수 있다.
게다가, 지지기판을 활용하는 것에 의해, 발광소자에서의 절연층의 두께를 감소시켜, 절연층에 대한 천공 공정 및 그 후의 종도체 형성 공정을 용이화할 수 있다.
발광소자는, 투명 결정기판과, 반도체층을 포함하고 있고, 투명 결정기판은, 일면이 광출사면이며, 반도체층은 투명 결정기판의 광출사면과는 반대측의 타면에 적층되어 있다. 이 구조는, 반도체층을 위한 전극이, P측 전극이든 N측 전극이든, 광출사면에 나타나지 않는 구조를 실현하기 위한 베이스를 부여한다.
반도체층을 위한 전극이, 광출사면에 나타나지 않는 구조를 실현하기 위한 구체적인 구조로서, 본 발명에서는, 반도체층을 구성하는 P형 반도체층 및 N형 반도체층중, 투명 결정기판의 측에 위치하는 한쪽의 반도체층은, 다른쪽의 반도체층과 겹치지 않는 부분을 갖고 있다.
P측 전극, N측 전극중, 그 중 어느쪽인 제 1 반도체면 전극은, 한쪽의 반도체층에서, 겹치지 않는 부분의 표면에 설치되어 있고, 제 2 반도체면 전극은, 다른쪽의 반도체층에서, 제 1 반도체면 전극이 설치된 표면과 같은 쪽의 면에 설치되어 있다. 따라서, 반도체층에 대해서는, 투명 결정기판이 있는 측과는 반대측으로부터, 전류가 주입되게 된다. 반도체층은, 절연층에 의해서 덮여 있으므로, 절연층에 의한 보호를 받는다.
발광소자는, 제 1 종도체 및 제 2 종도체를 포함하고 있다. 제 1 종도체는, 절연층을 관통하여, 제 1 반도체면 전극에 접속되어 있고, 제 2 종도체는 절연층을 관통하여, 제 2 반도체면 전극에 접속되어 있다. 또한, 지지기판은, 제 1 관통전극 및 제 2 관통전극을 포함하고 있고, 제 1 관통전극은 기판부를 관통하여, 제 1 종도체에 접속되어 있고, 제 2 관통전극은, 기판부를 관통하여 제 2 종도체에 접속되어 있다.
따라서, 반도체층의 제 1 반도체면 전극 및 제 2 반도체면 전극에는, 투명 결정기판이 있는 측과는 반대측으로부터, 제 1 관통전극 및 제 1 종도체에 의한 회로와, 제 2 관통전극 및 제 2 종도체에 의한 회로에 의해서 전류가 공급되어, 반도체층을 위한 전극이, 광출사면에 나타나지 않는 구조가 실현되게 된다.
제 1 종도체 및 제 2 종도체는 팽창 금속체이다. 이 팽창 금속체는, 절연층에 설치된 종공내에 용융 금속을 흘려 넣어 응고시키는 용융 금속 충전법에 의해서 형성된 것이다. 종공내에 흘려 넣어진 용융 금속에, 기계적인 힘, 예를 들면 프레스판을 이용한 프레스압, 사출압 또는 전압(轉壓)을 인가하면서, 냉각하고, 응고시키는 것에 의해, 수축소, 공극, 공동이 없는 치밀한 구조를 갖는 종도체를 단시간에 효율적으로 형성할 수 있다.
제 1 종도체 및 제 2 종도체를 구성하는 팽창 금속체는, 응고에 의해 체적이 팽창되는 금속성분(응고 팽창 금속성분)을 포함한다. 그 구체적인 예는, Bi(비스무스)이다. Bi 등의 응고 팽창 금속성분을 함유시키면, 응고시의 체적 팽창 특성에 의해, 종공의 내부에, 공동이나 공극이 없는 치밀한 종도체를 형성할 수 있다. 용융 금속 충전법을 적용한 경우, 용융 금속에 의해서 일단 가열된 절연층이, 용융 금속의 온도 저하에 따라서 수축해 간다. 이 때, 만약 용융 금속도, 온도 저하에 의해서 체적이 수축한다면, 종공의 내벽면과 팽창 금속체와의 사이에, 공극이나 공동이 생기게 된다. 본 발명에서는, 용융 금속이 Bi 등의 응고 팽창 금속성분을 함유하므로, 상술한 공극이나 공동이 생기지 않는다. 따라서, 전기적 특성이 뛰어난 고품질의 종도체를 형성할 수 있다.
지지기판에 설치된 제 1 관통전극 및 제 2 관통전극도 팽창 금속체이다. 이 팽창 금속체도, 종도체와 같은 용융 금속 충전법에 의해서 형성된 것으로, 수축소, 공극, 공동이 없는 치밀한 개선을 갖는 관통전극을 단시간에 효율적으로 형성할 수 있다.
제 1 관통전극 및 제 2 관통전극을 구성하는 팽창 금속체도, 응고 팽창 금속성분을 포함한다. 응고 팽창 금속성분의 구체적인 예 및 작용에 대해서는, 이미 설명한 바와 같이, 응고 팽창 금속성분의 체적 팽창 특성에 의해, 관통구멍의 내부에 공동이나 공극이 없는 치밀한 관통전극을 형성할 수 있다.
본 발명에 관한 발광 디바이스에 있어서, 발광소자는 단수이더라도 좋고, 복수이더라도 좋다. 발광소자가 복수인 경우는, 그 수에 따른 발광량을 갖는 면발광 디바이스를 실현할 수 있다.
발광소자가 복수인 경우, 발광소자의 각각은, 투명 결정기판, 반도체층 및 절연층을 통과하는 분리홈에 의해서 개별화되어 있는 것이 바람직하다. 발광소자의 각각을, 전기적으로 안정된 상태로 발광시킬 수 있기 때문이다. 이 경우, 지지기판은, 발광소자의 각각에 있어서, 공용되는 것이 바람직하다. 구조가 간단화되어 제조가 용이하게 되기 때문이다. 지지기판은, 세라믹기판으로 구성해도 좋고, 수지기판으로 구성해도 좋다.
제 1 반도체면 전극 및 제 2 반도체면 전극은, Au를 함유하는 전극막을 포함하는 것이 바람직하다. 게다가, 제 2 반도체면 전극은, 광반사 전극막을 포함하는 것이 바람직하다. 이것에 의해, 반도체층의 접합 영역에 있어서의 발광을, 광반사 전극막에 의해서 투명 결정기판의 방향으로 반사하여, 투명 결정기판의 광출사면에서 본 발광량을 증대시킬 수 있다.
투명 결정기판은, 광출사면에, 미세 요철 형상이 형성되어 있어도 좋다. 이것에 의해, 투명 결정기판의 광출사면에서, 빛을 확산 또는 분산시켜, 균일한 면발광을 실현할 수 있다. 이것과는 달리, 투명 결정기판의 광출사면에, 미세 요철 형상을 갖는 투명 광학부품이 배치되어 있어도 좋다. 이 경우도, 같은 작용 효과를 얻을 수 있다. 게다가, 투명 결정기판의 광출사면 또는 내부에 형광체가 배치되어 있어도 좋다.
본 발명은, 게다가, 상술한 발광 디바이스의 제조방법에 대해서도 개시한다. 그 제조에 대해서는, 투명 결정기판의 광출사면과는 반대측의 타면에, 반도체층 및 반도체면 전극을 적층한 적층체를 준비한다. 그리고, 상기 적층체의 상기 반도체층 및 상기 반도체면 전극을 패턴화하여, 개별화된 발광 엘리먼트를 형성한다. 다음에, 상기 발광 엘리먼트를 공통으로 덮는 내열성 수지를 도포하고, 경화시켜 절연층을 형성한다. 다음에, 상기 절연층에, 상기 반도체면 전극에 도달하는 종공을 천공한다. 이렇게 하여 천공된 상기 종공내에, 응고에 의해 팽창되는 금속성분을 포함한 용융 금속을 충전하고, 응고시켜 종도체를 형성한다. 그리고, 상기 절연층에, 관통전극을 갖는 지지기판을 맞붙여, 상기 종도체와, 상기 관통전극을 접합한다.
이상 서술한 것처럼, 본 발명에 의하면, 다음과 같은 효과를 얻을 수 있다.
(a) 신뢰성이 높은 면발광의 발광 디바이스 및 그 제조방법을 제공할 수 있다.
(b) 제조가 용이한 발광 디바이스 및 그 제조방법을 제공할 수 있다.
본 발명의 다른 목적, 구성 및 이점에 대해서는, 첨부 도면을 참조하여, 더 자세하게 설명한다. 첨부 도면은, 단순히, 예시에 불과하다.
도 1은 본 발명의 일실시형태에 관한 발광 디바이스의 부분 단면도이다.
도 2는 본 발명의 일실시형태에 관한 발광 디바이스의 제조방법을 도시하는 부분 단면도이다.
도 3은 도 2에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 4는 도 3에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 5는 도 4에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 6은 도 5에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 7은 도 6에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 8은 도 7에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 9는 도 8에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 10은 도 9에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 11은 도 10에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 12는 도 11에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 13은 도 12에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 14는 도 13에 도시한 공정 후의 상태를 도시하는 부분 단면도이다.
도 15는 본 발명의 일실시형태에 관한 발광 디바이스에 대해 또 하나의 제조방법을 도시하는 부분 단면도이다.
도 16은 도 15에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 17은 도 16에 도시한 공정 후의 상태를 도시하는 부분 단면도이다.
도 18은 본 발명의 일실시형태에 관한 발광 디바이스에 대해 또 하나의 제조방법을 더 도시하는 부분 단면도이다.
도 19는 도 18에 도시한 공정 후의 공정을 도시하는 부분 단면도이다.
도 20은 본 발명의 또 하나의 실시형태에 관한 발광 디바이스의 부분 단면도이다.
도 21은 본 발명의 또 하나의 실시형태에 관한 발광 디바이스의 부분 단면도이다.
1. 발광 디바이스
도 1을 참조하면, 본 발명에 관한 발광 디바이스는, 발광소자(1)와, 지지기판(9)을 포함한다.
발광소자(1)는, 발광 다이오드로서, 투명 결정기판(2)과, 반도체층(31,32)과, 반도체면 전극(51,52)과, 절연층(6)과, 종도체(71,72)를 포함하고 있다.
투명 결정기판(2)은, 대표적으로는 사파이어이며, 그 일면이 광출사면(21)이 된다. 투명 결정기판(2)의 일면상에는, 버퍼층(30)이 있고, 반도체층(31,32)은, 버퍼층(30)을 사이에 두고, 투명 결정기판(2)의 위에 성장시키고 있다.
반도체층(31,32)은, 발광소자(1)에 있어서 주지이다. PN접합을 갖고, 대표적으로는 Ⅲ-Ⅴ족화합물 반도체가 이용된다. 무엇보다, 공지기술에 한정하지 않고, 지금부터 제안되는 것이 있는 화합물 반도체를 포함할 수 있다.
본 발명에 있어서, 발광소자(1)는, 적색 발광소자, 녹색 발광소자, 청색 발광소자, 주황색 발광소자중 어느 것이더라도 좋고, 백색 발광소자이더라도 좋다. 그러한 발광소자(1)에 있어서, 반도체층(31,32)을 구성하는 반도체 재료는 이미 알려져 있다.
도 1은, 질소(N)계의 화합물 반도체를 이용한 GaN계 청색 발광소자의 일례를 도시하고 있다. 도면을 참조하면, 반도체층(31,32)은, 사파이어로 이루어지는 투명 결정기판(2)의 일면상에 부착된 버퍼층(30)의 위에, N형 반도체층(31), 활성층(4) 및 P형 반도체층(32)을, 이 순서로 적층한 구조를 갖는다. 일례이지만, N형 반도체층(31)은, Si도프 GaN층으로 구성되고, P형 반도체층(32)은 Mg도프 GaN층으로 구성된다.
활성층(4)은, GaN-InGaN 등으로 이루어지는 다중 양자 우물 MQW(Multiple Quantwn Well) 구조를 갖고, P형 반도체층(32)과 접하는 측에, Al-GaN 초격자 캡층을 구비하는 경우가 있다.
P형 반도체층 및 N형 반도체층중, 투명 결정기판(2)의 측에 위치하는 N형 반도체층(31)은, P형 반도체층(32)과는 겹치지 않는 부분(33)을 갖고 있다. 겹치지 않는 부분(33)은, N형 반도체층(31), 활성층(4) 및 P형 반도체층(32)으로 구성되는 능동 영역의 외측에, 예를 들면, 이것을 사이에 두고, 또는, 둘러싸도록 설치되어 있다. 겹치지 않는 부분(33)은, 그 표면이 활성층(4)과의 접촉면으로부터 가라앉는 단차 형상이더라도 좋고, 활성층(4)과의 접촉면으로부터, 그대로 평면적으로 늘어나는 형태이더라도 좋다.
반도체면 전극(51,52)은, 제 1 반도체면 전극(51)과, 제 2 반도체면 전극 (52)을 갖는다. 제 1 반도체면 전극(51) 및 제 2 반도체면 전극(52)은, Au(금)를 함유하는 박막 전극이다. 제 1 반도체면 전극(51)은, N형 반도체층(31)에서, 겹치지 않는 부분(33)의 표면에 설치되어 있다. 겹치지 않는 부분(33)은 될 수 있는 한 작게 한다.
제 2 반도체면 전극(52)은, P형 반도체층(32)에 있어서, 제 1 반도체면 전극 (51)이 설치된 표면과 같은 쪽의 면에 설치되어 있다. 실시형태에서는, 제 2 반도체면 전극(52)은, 그 일부로서 광반사 전극막(34)을 갖고 있다. 광반사 전극막(34)은, Ag 또는 Al을 주성분으로 하여, P형 반도체층(32)의 위에 설치되고, 제 2 반도체면 전극(52)은 광반사 전극막(34)에 적층된다. 이것에 의해, N형 반도체층(31) 및 P형 반도체층(32)의 사이에 있는 활성층(4)에 있어서의 발광을, 광반사 전극막 (34)에 의해서 투명 결정기판(2)의 방향으로 반사하여, 투명 결정기판(2)의 광출사면(21)에서 본 발광량을 증대시킬 수 있다.
광반사 전극막(34)은, 바람직하게는, P형 반도체층(32)과는 반대측에 있어서, Ag 또는 Al을 주성분으로 하는 반사 전극막에, Cr을 주성분으로 하는 제 2 반사 전극막을 적층한 2층 구조를 갖는다. 이러한 제 2 반사 전극막을 갖는 것에 의해 광반사 효율이 더 향상된다.
절연층(6)은, 반도체층(31,32) 및 활성층(4) 등으로 구성되는 능동 영역을 덮고 있다. 이 절연층(6)은, 내열성 절연수지, 예를 들면, 내열성이 있는 에폭시계 수지, 폴리아미드계 수지 또는 액정 폴리에스테르 등에 의해 구성할 수 있다.
제 1 반도체면 전극(51) 및 제 2 반도체면 전극(52)에는, 종도체(71,72)의 일단이 접합되어 있다. 종도체(71,72)는, 제 1 종도체(71) 및 제 2 종도체(72)를 포함하고 있다. 제 1 종도체(71)는, 절연층(6)을 관통하여, 제 1 반도체면 전극 (51)에 접속되고 있고, 제 2 종도체(72)는, 절연층(6)을 관통하여, 제 2 반도체면 전극(52)에 접속되어 있다. 제 1 종도체(71) 및 제 2 종도체(72)는, 함께, 응고에 의해 팽창되는 금속성분(이하, 응고 팽창 금속성분이라고 칭한다), 구체적으로는 Bi를 포함한 팽창 금속체로 이루어진다. 제 1 종도체(71) 및 제 2 종도체(72)를 조성하는 재료에는, Ga, Sb, Ag, Cu, Ge의 군으로부터 선택된 적어도 1종과, 상술한 응고 팽창 금속성분을 포함할 수 있다.
지지기판(9)은, 기판부(91)와, 관통전극(94,95)을 갖는다. 지지기판(9)은, 세라믹기판으로 구성할 수 있다. 바람직한 예는, Si를 주성분으로 하는 기판(반도체기판)이다. 지지기판(9)이 반도체기판으로 이루어지는 경우, 그 양면에 절연층 (92,93)을 형성한다. 반도체기판의 경우, 게다가, 두께 방향의 양면 및 관통전극 (94,95)을 통과하는 관통구멍(90)의 내벽면이 산화되고, 또는 질화되어 있는 것이 바람직하다. 산화는 자연 산화이더라도 좋고, 강제 산화이더라도 좋다. 이것과는 달리, 지지기판(9)은, 절연수지 기판 또는 절연성 세라믹기판으로 구성해도 좋고, 이 경우에는, 절연층(92,93)은 생략할 수 있다.
관통전극(94,95)은, 응고에 의해 팽창되는 금속성분, 구체적으로는 Bi를 포함한 팽창 금속체으로 이루어지고, 제 1 관통전극(94) 및 제 2 관통전극(95)을 포함하고 있다. 제 1 관통전극(94)은, 기판부(91)를 관통하여, 제 1 종도체(71)에 접속되어 있고, 제 2 관통전극(95)은, 기판부(91)를 관통하여, 제 2 종도체(72)에 접속되어 있다. 제 1 관통전극(94) 및 제 2 관통전극(95)도, 제 1 종도체(71) 및 제 2 종도체(72)와 같이, 응고에 의해 팽창되는 금속성분을 포함한 팽창 금속체으로 이루어진다.
상술한 바와 같이, 본 발명에 관한 발광 디바이스는, 발광소자(1)와, 지지기판(9)을 포함하고, 지지기판(9)은, 발광소자(1)의 반도체층을 덮는 절연층(6)에 적층되어 있다. 이 구조에 의하면, 극히 얇은 구조의 발광소자(1)를 지지기판(9)에 의해서 보충하게 되므로, 제조공정에 있어서의 핸들링성이 현격히 향상되어, 생산?제조 효율이 향상된다.
게다가, 발광소자(1)와 지지기판(9)을 별도의 공정으로 제조해 두고, 발광소자(1)의 절연층(6)에 지지기판(9)을 붙이는 등의 수단에 의해서 양자를 일체화할 수 있고, 또는 발광소자(1)에 지지기판(9)을 붙인 상태로, 종도체 및 관통전극을 위한 매입공정을 한번에 실행하는 등의 수단을 채용할 수도 있다. 이 때문에, 생산?제조설비 등에 적합한 최적인 제조방법에 의해서 효율적으로 제조할 수 있다.
또한, 지지기판(9)은, 인터포저로서 기능하므로, 발광소자(1)에 대한 합리적인 급전회로를, 지지기판(9)을 이용하여 실현할 수 있다.
게다가, 지지기판(9)을, 절연기판으로서 활용하는 것에 의해, 발광소자(1)에 있어서의 절연층(6)의 두께를 감소시켜, 절연층(6)에 대한 천공 공정, 및, 그 후의 종도체 형성 공정을 용이화할 수 있다.
발광소자(1)는, 투명 결정기판(2)과, 반도체층(31,32)을 포함하고 있고, 투명 결정기판(2)은, 일면이 광출사면(21)이고, 반도체층(31,32)은 투명 결정기판(2)의 광출사면(21)과는 반대측의 타면(22)에 적층되어 있다. 이 구조는, 반도체층 (31,32)을 위한 전극이, P측 전극이든지 N측 전극이든지, 광출사면(21)에 나타나지 않는 구조를 실현하기 위한 베이스가 된다. 이 구성에 의하면, 전극에 의해 광출사면(21) 면적이 축소되는 일이 없기 때문에, 발광량이 크고, 발광 효율이 높은 발광 디바이스를 실현할 수 있다.
반도체층(31,32)을 위한 전극이, 광출사면(21)에 나타나지 않는 구조를 실현하기 위한 구체적인 구조로서, 본 발명에서는, 반도체층(31,32)이 구성하는 P형 반도체층(32) 및 N형 반도체층(31)중, 투명 결정기판(2)의 측에 위치하는 N형 반도체층(31)은, P형 반도체층(32)과 겹치지 않는 부분(33)을 갖고 있다.
제 1 반도체면 전극(51)은, N형 반도체층(31)에서, 겹치지 않는 부분(33)의 표면에 설치되어 있고, 제 2 반도체면 전극(52)은, P형 반도체층(32)에서, 제 1 반도체면 전극(51)이 설치된 표면과 같은 쪽의 면에 설치되어 있다. 따라서, 반도체층(31,32)에 대해서는, 투명 결정기판(2)이 있는 측과는 반대측으로부터, 전류가 주입되게 된다. 반도체층(31,32)은, 절연층(6)에 의해서 덮여 있으므로, 절연층(6)에 의한 보호를 받는다.
제 1 종도체(71)는, 절연층(6)을 관통하여, 제 1 반도체면 전극(51)에 접속되어 있고, 제 2 종도체(72)는 절연층(6)을 관통하여, 제 2 반도체면 전극(52)에 접속되어 있다. 또한, 발광소자(1)의 절연층(6)에 적층된 지지기판(9)은, 제 1 관통전극(94) 및 제 2 관통전극(95)을 포함하고 있고, 제 1 관통전극(94)은 기판부 (91)를 관통하여, 제 1 종도체(71)에 접속되어 있고, 제 2 관통전극(95)은, 기판부 (91)를 관통하여 제 2 종도체(72)에 접속되어 있다.
따라서, 반도체층의 제 1 반도체면 전극(51) 및 제 2 반도체면 전극(52)에는, 투명 결정기판(2)이 있는 측과는 반대측으로부터, 제 1 관통전극(94) 및 제 1 종도체(71)에 의한 회로와, 제 2 관통전극(95) 및 제 2 종도체(72)에 의한 회로에 의해서 전류가 공급된다.
제 1 종도체(71) 및 제 2 종도체(72)는 팽창 금속체이다. 이 팽창 금속체는, 절연층(6)에 설치된 종공(70)내에 용융 금속을 흘려 넣어, 응고시키는 용융 금속 충전법에 따라 형성할 수 있다. 이 때문에, 수축소, 공동, 공극이 없는 치밀한 구조를 갖는 고품질의 제 1 종도체(71) 및 제 2 종도체(72)가 된다.
제 1 종도체(71) 및 제 2 종도체(72)를 구성하는 팽창 금속체는, 응고에 의해 체적이 팽창되는 금속성분, 즉, 응고 팽창 금속성분을 포함한다. 그 구체적인 예는, Bi(비스무스), In(인듐)이다. Bi 등의 응고 팽창 금속성분을 함유시키면, 응고시의 체적 팽창 특성에 의해, 종공(70)의 내부에, 공동이나 공극이 없는 치밀한 종도체(71,72)를 형성할 수 있다.
제 1 관통전극(94) 및 제 2 관통전극(95)을 구성하는 팽창 금속체도, 응고 팽창 금속성분을 포함한다. 응고 팽창 금속성분의 구체적인 예 및 작용에 대해서는, 이미 설명한 바와 같이, 응고 팽창 금속성분의 체적 팽창 특성에 의해, 관통구멍의 내부에, 공동이나 공극이 없는 치밀한 관통전극을 형성할 수 있다.
본 발명에 관한 발광 디바이스에 있어서, 발광소자(1)는 단수이더라도 좋고, 복수이더라도 좋다. 발광소자(1)가 복수인 경우는, 그 수에 따른 발광량을 갖는 면발광 디바이스를 실현할 수 있다.
발광소자(1)가 복수인 경우, 발광소자(1)의 각각은, 투명 결정기판(2), 반도체층 및 절연층(6)을 통과하는 분리홈(8)에 의해서 개별화되어 있는 것이 바람직하다. 발광소자(1)의 각각을, 전기적으로 안정된 상태로, 발광시킬 수 있기 때문이다.
실시형태에서는, 지지기판(9)은, 발광소자(1)의 각각에 있어서, 공용되어 있기 때문에, 구조가 간단화되어, 제조가 용이해지기 때문이다.
투명 결정기판(2)은, 광출사면(21)에, 미세 요철 형상이 형성되어 있어도 좋다. 이것에 의해, 투명 결정기판(2)의 광출사면(21)에서, 빛을 확산 또는 분산시켜, 균일한 면발광을 실현할 수 있다. 이것과는 달리, 투명 결정기판(2)의 광출사면(21)에, 미세 요철 형상을 갖는 투명 광학부품이 배치되어 있어도 좋다. 이 경우도, 같은 작용 효과를 얻을 수 있다. 게다가, 투명 결정기판(2)의 광출사면(21) 또는 내부에 형광체가 배치되어 있어도 좋다.
2. 발광 디바이스의 제조방법
다음에, 도 1에 도시한 발광 디바이스의 제조방법에 대해서, 도 2 내지 도 21을 참조하여 설명한다. 우선, 도 2에 도시하는 바와 같이, 사파이어로 이루어지는 투명 결정기판(2)의 광출사면(21)과는 반대측의 타면(22)에 설치된 버퍼층(30)의 위에, N형 반도체층(31), 활성층(4) 및 P형 반도체층(32)을 이 순서로 적층한 구조를 갖고, 광반사 전극막(53)은 P형 반도체층(32)의 위에 형성되어 있다. 일례로서, 한정하는 것은 아니지만, 투명 결정기판(1)의 두께는 0.5mm, N형 반도체층 (31)의 두께는 6㎛, P형 반도체층(32)의 두께는 0.2㎛이다.
다음에, 도 3에 도시하는 바와 같이, 광반사 전극막(53)의 위에서, 포토리소그래피공정을 실행하고, 포토레지스트막(100)을, 소정 패턴이 되도록 패턴화한 후, 도 4에 도시하는 바와 같이, 포토레지스트막(100)을 마스크로서 광반사 전극막(53)을 에칭한다. 광반사 전극막(53)의 에칭은, 화학적 웨트?에칭에 의한다.
다음에, 도 5에 도시하는 바와 같이, 포토레지스트막(100) 및 그 아래의 광반사 전극막(53)을 마스크로서, P형 반도체층(32), 활성층(4) 및 N형 반도체층(31)을 에칭한다. 이 경우의 에칭은, RIE(리액티브?이온?에칭) 등의 드라이 에칭을 이용할 수 있다. N형 반도체층(31)은, 전부를 에칭하는 것이 아니라, 일부를 남기고, P형 반도체층(32)과의 사이에서는, 겹치지 않는 부분(33)이 생기도록 에칭한다. 이것에 의해, 광반사 전극막(53), P형 반도체층(32), 활성층(4) 및 N형 반도체층(31)을 패턴화하여, 개별화된 발광 엘리먼트가 형성된다. 겹치지 않는 부분(33)은, 도시에서는, 그 표면이 활성층(4)과의 접촉면으로부터 가라앉는 단차 형상이지만, 활성층(4)과의 접촉면으로부터, 그대로 평면적으로 늘어나는 형태이더라도 좋다. 겹치지 않는 부분(33)의 표면 위치는, 에칭량에 의해서 컨트롤된다.
이후, 마스크로서 이용한 포토레지스트막(100)을, 예를 들면 애싱(ashing)에 의해서 제거하는 것에 의해, 도 6에 도시한 상태가 된다.
다음에, 발광 엘리먼트의 전체를 공통으로 덮도록 포토레지스트막을 도포한 후, 포토리소그래피 공정을 실행하는 것에 의해, 도 7에 도시하는 바와 같이, 포토레지스트막(101)을 패터닝하고, 제 1 반도체면 전극(51) 및 제 2 반도체면 전극 (52)을 형성하기 위한 포토레지스트구멍(102)을 형성한다. 포토레지스트구멍(102)은, 그 바닥부에 N형 반도체층(31)이 겹치지 않는 부분(33) 및 P형 반도체층(32)의 위에 있는 광반사 전극막(53)이 나타나도록 형성한다. 포토레지스트막(101)은 일례이지만, 두께 5㎛ 정도로 좋다.
이후, 도 8에 도시하는 바와 같이, 스패터 등의 박막 형성 기술을 적용하여, 포토레지스트구멍(102)의 바닥부에 있는 N형 반도체층(31)이 겹치지 않는 부분(33) 및 P형 반도체층(32)의 위에 있는 광반사 전극막(53)에, 제 1 반도체면 전극(51) 및 제 2 반도체면 전극(52)을 형성한다. 제 1 반도체면 전극(51) 및 제 2 반도체면 전극(52)은, 일례이지만, 1㎛ 정도로 좋다.
다음에, 도 9에 도시하는 바와 같이, 발광 엘리먼트를 공통으로 덮는 포토레지스트층을 도포하고, 절연층(6)을 형성한 후, 절연층(6)에 대해서 포토리소그래피 공정을 실행하고, 노광?현상하여, 도 10에 도시하는 바와 같이, 제 1 반도체면 전극(51) 및 제 2 반도체면 전극(52)에 도달하는 종공(70)을 천공한다.
다음에, 이렇게 해 천공 된 종공(70)내에, 도 11에 도시하는 바와 같이, 응고에 의해 팽창되는 금속성분, 구체적으로는 Bi(비스무스)를 포함한 용융 금속을 충전하고, 응고시켜, 제 1 종도체(71) 및 제 2 종도체를 형성한다. 제 1 종도체 (71) 및 제 2 종도체(72)를 형성하기 위해서는, 절연층(6)에 설치된 종공(70)내에 용융 금속을 흘려 넣어, 종공(70)내에 흘려 넣어진 용융 금속에, 기계적인 힘, 예를 들면 프레스판을 이용한 프레스압, 사출압 또는 전압(轉壓)을 인가하면서, 냉각하여, 응고시킨다. 이것에 의해, 수축소, 공극, 공동이 없는 치밀한 구조를 갖는 팽창 금속체를, 단시간에, 효율적으로 형성할 수 있다.
제 1 종도체(71) 및 제 2 종도체(72)를, 용융 금속 충전법을 이용하여 형성하는 경우에 이용되는 금속재료의 주된 것으로서는, Bi, In, Sn 및 Cu를 예시할 수 있다. 특히, Bi를 함유시키면, Bi가 갖는 응고시의 체적 팽창 특성에 의해, 종공 (70)의 내부에서, 공동이나 공극을 발생시키는 일이 없는 치밀한 제 1 종도체(71) 및 제 2 종도체(72)를 형성할 수 있다. 용융 금속으로서는, 상술한 금속재료를 이용하여, 입자지름 1㎛ 이하, 결정지름이 200nm 이하의 다결정체의 집합체로 이루어지는 입자(나노 입자)의 분체를 용융한 것을 이용할 수 있다.
종공(70)은, 레이저 천공법 또는 화학적 천공법 등, 공지의 천공 기술을 적용하여 용이하게 열 수 있다. 게다가, 제 1 종도체(71) 및 제 2 종도체(72)는, 이와 같이 하여 천공된 종공(70)내에 충전되고, 응고된 팽창 금속체에 의해서 구성되어 있기 때문에, 전극 제조에 해당하고, 용융 금속을, 종공(70)내에 충전하고, 또한, 가압한 채로 응고시키는 가압 충전 방법을 채용할 수 있다. 이 방법에 의하면, 종공(70)내에 공동이 없는 치밀한 제 1 종도체(71) 및 제 2 종도체(72)를 형성할 수 있다. 즉, 용융 금속 충전법을 적용한 경우, 용융 금속에 의해서 일단 가열된 절연층(6)이 용융 금속의 온도 저하에 따라서 수축해 간다. 이 때, 만약, 용융 금속가, 온도 저하에 의해서 체적이 수축하는 일반적인 금속재료라면, 종공(70)의 내벽면과 팽창 금속체와의 사이에, 공극이나 공동이 생기게 된다. 본 발명에서는, 용융 금속이, Bi 등의 응고 팽창 금속성분을 함유하므로, 상술한 공극이나 공동이 생기지 않는다. 따라서, 전기적 특성이 뛰어난 고품질의 종도체(71,72)를 형성할 수 있다.
또한, 상술한 가압 충전 방법은, 프레스 공법에 속하는 것으로, 종래의 ICP형 RIE 장치를 이용한 드라이 에칭법과 비교하여, 설비비가 현저하게 염가이고, 처리시간도 짧게 끝난다. 따라서, 비용의 염가의 발광 디바이스를 실현할 수 있다.
다음에, 도 12에 도시하는 바와 같이, 절연층(6)의 표면에 다이싱 테이프 (103)를 붙인 후에, 투명 결정기판(2), 버퍼층(30), N형 반도체층(31)의 겹치지 않는 부분(33) 및 절연층(6)을, 다이싱하여 분리층(8)을 형성한다. 이후, 다이싱 테이프(103)를 박리하여, 필요에 따라서, 선택적인 화학적 에칭법, 물리적 에칭법 또는 양자의 조합에 의해, 절연층(6)의 표면을 제 1 종도체(71) 및 제 2 종도체(72)의 단부로부터 후퇴시켜, 제 1 종도체(71) 및 제 2 종도체(72)의 단부를 돌출시킨다.
그리고, 도 13 및 도 14에 도시하는 바와 같이, 절연층(6)에 지지기판(9)을 맞붙여 제 1 종도체(71) 및 제 2 종도체(72)와 제 1 관통전극(94) 및 제 2 관통전극(95)을 접합한다.
절연층(6)의 표면을 제 1 종도체(71) 및 제 2 종도체(72)의 단부로부터 후퇴시키고, 제 1 종도체(71) 및 제 2 종도체(72)의 단부를 돌출시킨 경우는, 제 1 종도체(71) 및 제 2 종도체(72)의 단부의 돌출량에 적합한 깊이만큼, 제 1 관통전극 (94) 및 제 2 관통전극(95)의 선단을 후퇴시켜, 소위, '인로우'식으로, 제 1 종도체(71) 및 제 2 종도체(72)의 단부를, 관통구멍(90)의 내부에 끼워맞춤한다. 이것에 의해, 맞붙이는 동시에, 위치 맞댐이 실행된다. 도시와 달리, 지지기판(9)의 표면을 제 1 관통전극(94) 및 제 2 관통전극(95)의 단부로부터 후퇴시키고, 제 1 관통전극(94) 및 제 2 관통전극(95)의 단부를 돌출시켜, 제 1 관통전극(94) 및 제 2 관통전극(95)의 단부의 돌출량에 적합한 깊이만큼, 제 1 종도체(71) 및 제 2 종도체(72)의 선단을 후퇴시켜도 좋다.
절연층(6)에 종공(70)을 형성하는 타이밍, 절연층(6)에 제 1 종도체(71) 및 제 2 종도체(72)를 형성하는 타이밍, 지지기판(9)을 맞붙이는 타이밍, 지지기판(9)에 제 1 관통전극(94) 및 제 2 관통전극(95)을 형성하는 타이밍에 대해서는, 몇 가지의 방법이 있다. 그 일례를 아래에 나타낸다.
(a) 절연층(6)의 종공(70)에 제 1 종도체(71) 및 제 2 종도체(72)를 형성한 후, 제 1 관통전극(94) 및 제 2 관통전극(95)이 이미 형성된 지지기판(9)을 절연층 (6)에 맞붙이는 방법. 도 13 및 도 14는 그러한 방법을 도시하고 있다.
(b) 도 15에 도시하는 바와 같이, 제 1 종도체(71) 및 제 2 종도체(72)를 형성한 후, 관통구멍(90)은 이미 형성되어 있지만, 제 1 관통전극(94) 및 제 2 관통구멍(95)이 형성되지 않은 지지기판(9)을, 도 16에 도시하는 바와 같이, 절연층(6)에 맞붙이고, 그 후에, 도 17에 도시하는 바와 같이, 관통구멍(90)내에 용융 금속을 충전하여 제 1 관통전극(94) 및 제 2 관통전극(95)을 형성하는 방법.
(c) 도 18에 도시하는 바와 같이, 절연층(6)에 종공(70)을 형성한 후, 제 1 종도체(71) 및 제 2 종도체(72)를 형성하기 전의 절연층(6)에 대해, 관통구멍(90)은 이미 형성되어 있지만, 제 1 관통전극(94) 및 제 2 관통전극(95)이 아직 형성되지 않은 지지기판(9)을 맞붙여, 그 후에, 도 19에 도시하는 바와 같이, 종공(70) 및 관통구멍(90)내에 용융 금속을 충전하고, 제 1 종도체(71) 및 제 2 종도체(72), 및, 제 1 관통전극(94) 및 제 2 관통전극(95)을 동시에 형성하는 방법.
(d) 절연층(6)에 종공(70)을 형성하기 전에, 관통구멍(90)이 형성되지 않은 지지기판(9)을 절연층(6)에 맞붙여, 그 후에 종공(70) 및 관통구멍(90)을 동시에 형성하고, 종공(70) 및 관통구멍(90)내에 용융 금속을 충전하고, 제 1 종도체(71), 제 2 종도체(72), 제 1 관통전극(94) 및 제 2 관통전극(95)을 동시에 형성하는 방법.
제 1 종도체(71) 및 제 2 종도체(72)와, 제 1 관통전극(94) 및 제 2 관통전극(95)과의 접합에 있어서는, 양자의 접합계면에 접합막을 개재시킨다. 접합막은, Sn, In, Bi, Ga 또는 Sb의 군으로부터 선택된 적어도 1종의 저융점 금속성분과, Cr, Ag, Cu, Au, Pt, Pd, Ni, Ni-P합금, Ni-B합금의 군으로부터 선택된 적어도 1종을 포함한 고융점 금속재료를 포함할 수 있다. 저융점 금속은, 제 1 종도체(71) 및 제 2 종도체(72)와, 제 1 관통전극(94) 및 제 2 관통전극(95)과 반응하여, 금속간 화합물을 형성하여 소비되고, 접합 후에는 큰 폭으로 상승한다.
3. 발광 디바이스의 다른 형태
본 발명에 관한 발광 디바이스는, 여러 가지의 형태를 뽑을 수 있다. 그 일례를 도 20 및 도 21에 예시한다.
도 20에 도시한 발광 디바이스는, 도 1 내지 도 19에 도시한 발광 디바이스에서 구비되어 있던 분리층(8)을 갖지 않는다. 투명 결정기판(2), 버퍼층(30) 및 N형 반도체층(31)은, 발광소자(1)의 각각에 있어서 공용되어 있다.
도 21에 도시된 발광 디바이스는, 투명 결정기판(2)의 광출사면(21)에, 미세 요철 형상을 갖는 투명 광학부품(23)이 배치되어 있다. 이것에 의해, 투명 결정기판(2)의 광출사면(21)에서, 빛을 확산 또는 분산시켜, 균일한 면발광을 실현할 수 있다. 투명 광학부품(23)을 설치하는 대신에, 투명 결정기판(2)의 광출사면(21)에, 미세 요철 형상이 형성되어 있어도 좋다. 게다가, 도시는 생략하지만, 미세 요철과 함께, 혹은 미세 요철을 설치하는 일 없이, 투명 결정기판(2)의 광출사면(21)에 형광체를 설치해도 좋다.
본 발명에 관한 발광 디바이스는, 단일의 발광소자인 발광 다이오드, 복수의 발광소자를, 예를 들면 매트릭스 형상으로 배치한 면발광 장치, 조명장치, 액정 디스플레이용 백라이트, 신호등 등, 광범위한 용도를 갖고 있다.
이상, 바람직한 실시예를 참조하여 본 발명의 내용을 구체적으로 설명했지만, 본 발명의 기본적 기술 사상 및 교시에 기초하여, 당업자이면, 여러 가지 변형 형태를 뽑을 수 있는 것은 자명하다.
11 : 발광소자
2 : 투명 결정기판
21 : 광출사면
23 : 투명 광학 부품
31 : N형 반도체층
32 : P형 반도체층
33 : 겹치지 않는 부분
51 : 제 1 반도체면 전극
52 : 제 2 반도체면 전극
53 : 광반사 전극막
6 : 절연층
71 : 제 1 종도체
72 : 제 2 종도체
8 : 분리층
9 : 지지기판
90 : 관통구멍
91 : 기판부
94 : 제 1 관통전극
95 : 제 2 관통전극

Claims (12)

  1. 발광소자와, 지지기판을 포함한 발광 디바이스로서,
    상기 발광소자는, 투명 결정기판과, 반도체층과, 반도체면 전극과, 절연층과, 종도체를 포함하고 있고,
    상기 투명 결정기판은, 일면이 광출사면이며,
    상기 반도체층은, P형 반도체층 및 N형 반도체층을 적층한 구조를 포함하고, 상기 투명 결정기판의 상기 광출사면과는 반대측의 타면에 적층되어 있으며,
    상기 절연층은 상기 반도체층을 덮고 있고,
    상기 종도체는, 제 1 종도체 및 제 2 종도체를 포함하고 있으며,
    상기 제 1 종도체는, 상기 절연층을 관통하여, 일단이, 상기 P형 반도체층 및 N형 반도체층 중 한쪽에 설치된 제 1 반도체면 전극에 접속되어 있고,
    상기 제 2 종도체는, 상기 절연층을 관통하여, 일단이, 상기 P형 반도체층 및 N형 반도체층 중 다른쪽에 설치된 제 2 반도체면 전극에 접속되어 있으며,
    상기 지지기판은, 기판부와, 관통전극을 갖고, 상기 절연층에 적층되어 있고,
    상기 관통전극은, 제 1 관통전극 및 제 2 관통전극을 포함하고 있으며,
    상기 제 1 관통전극은, 상기 기판부를 관통하여, 일단이 상기 제 1 종도체의 타단에 접속되어 있고,
    상기 제 2 관통전극은, 상기 기판부를 관통하여, 일단이 상기 제 2 종도체의 타단에 접속되어 있으며,
    상기 제 1 종도체 및 상기 제 2 종도체는, 상기 타단이 상기 절연층의 표면보다 돌출하고, 상기 지지기판의 내부에서 상기 제 1 관통전극 및 상기 제 2 관통전극의 상기 일단과 접속되어 있는 발광 디바이스.
  2. 발광소자와, 지지기판을 포함한 발광 디바이스로서,
    상기 발광소자는, 투명 결정기판과, 반도체층과, 반도체면 전극과, 절연층과, 종도체를 포함하고 있고,
    상기 투명 결정기판은, 일면이 광출사면이며,
    상기 반도체층은, P형 반도체층 및 N형 반도체층을 적층한 구조를 포함하고, 상기 투명 결정기판의 상기 광출사면과는 반대측의 타면에 적층되어 있으며,
    상기 절연층은, 상기 반도체층을 덮고 있고,
    상기 종도체는, 제 1 종도체 및 제 2 종도체를 포함하고 있으며,
    상기 제 1 종도체는, 상기 절연층을 관통하여, 일단이, 상기 P형 반도체층 및 N형 반도체층 중 한쪽에 설치된 제 1 반도체면 전극에 접속되어 있고,
    상기 제 2 종도체는, 상기 절연층을 관통하여, 일단이, 상기 P형 반도체층 및 N형 반도체층 중 다른쪽에 설치된 제 2 반도체면 전극에 접속되어 있으며,
    상기 지지기판은, 기판부와, 관통전극을 갖고, 상기 절연층에 적층되어 있고,
    상기 관통전극은, 제 1 관통전극 및 제 2 관통전극을 포함하고 있으며,
    상기 제 1 관통전극은, 상기 기판부를 관통하여, 일단이 상기 제 1 종도체의 타단에 접속되어 있고,
    상기 제 2 관통전극은, 상기 기판부를 관통하여, 일단이 상기 제 2 종도체의 타단에 접속되어 있으며,
    상기 제 1 종도체 및 상기 제 2 종도체는, 상기 타단이 상기 절연층의 표면보다 후퇴하고, 상기 절연층의 내부에서, 상기 제 1 관통전극 및 상기 제 2 관통전극의 상기 일단과 접속되어 있는 발광 디바이스.
  3. 제 1 항에 있어서,
    상기 P형 반도체층 및 N형 반도체층중, 상기 투명 결정기판의 측에 위치하는 한쪽의 반도체층은, 다른쪽의 반도체층과 겹치지 않는 부분을 갖고 있고,
    상기 제 1 반도체면 전극은, 상기 한쪽의 반도체층에서, 상기 겹치지 않는 부분의 표면에 설치되어 있으며,
    상기 제 2 반도체면 전극은, 상기 다른쪽의 반도체층에서, 상기 제 1 반도체면 전극이 설치된 상기 표면과 같은 쪽의 면에 설치되어 있는 발광 디바이스.
  4. 제 2 항에 있어서,
    상기 P형 반도체층 및 N형 반도체층중, 상기 투명 결정기판의 측에 위치하는 한쪽의 반도체층은, 다른쪽의 반도체층과 겹치지 않는 부분을 갖고 있고,
    상기 제 1 반도체면 전극은, 상기 한쪽의 반도체층에서, 상기 겹치지 않는 부분의 표면에 설치되어 있으며,
    상기 제 2 반도체면 전극은, 상기 다른쪽의 반도체층에서, 상기 제 1 반도체면 전극이 설치된 상기 표면과 같은 쪽의 면에 설치되어 있는 발광 디바이스.
  5. 제 1 항에 있어서, 상기 발광소자는 복수인, 발광 디바이스.
  6. 제 2 항에 있어서, 상기 발광소자는 복수인, 발광 디바이스.
  7. 제 5 항에 있어서,
    상기 발광소자의 각각은, 상기 투명 결정기판, 상기 반도체층 및 상기 절연층을 통과하는 분리홈에 의해서 개별화되어 있고,
    상기 지지기판은, 상기 발광소자의 각각에서, 공용되어 있는, 발광 디바이스.
  8. 제 6 항에 있어서,
    상기 발광소자의 각각은, 상기 투명 결정기판, 상기 반도체층 및 상기 절연층을 통과하는 분리홈에 의해서 개별화되어 있고,
    상기 지지기판은, 상기 발광소자의 각각에서, 공용되어 있는, 발광 디바이스.
  9. 제 1 항에 있어서, 상기 절연층은, 내열성 수지로 이루어지는, 발광 디바이스.
  10. 제 2 항에 있어서, 상기 절연층은, 내열성 수지로 이루어지는 발광 디바이스.
  11. 제 1 항에 있어서,
    상기 지지기판은, Si를 주성분으로 하는 기판으로 이루어지고, 두께 방향의 양면 및 상기 관통전극을 통과하는 관통구멍의 내벽면이 산화되거나 또는 질화되어 있는, 발광 디바이스.
  12. 제 2 항에 있어서,
    상기 지지기판은, Si를 주성분으로 하는 기판으로 이루어지고, 두께 방향의 양면 및 상기 관통전극을 통과하는 관통구멍의 내벽면이 산화되거나 또는 질화되어 있는, 발광 디바이스.
KR1020110105294A 2010-10-19 2011-10-14 발광 디바이스 KR101193280B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-234459 2010-10-19
JP2010234459A JP4778107B1 (ja) 2010-10-19 2010-10-19 発光デバイス、及び、その製造方法

Publications (2)

Publication Number Publication Date
KR20120040664A true KR20120040664A (ko) 2012-04-27
KR101193280B1 KR101193280B1 (ko) 2012-10-19

Family

ID=44798064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105294A KR101193280B1 (ko) 2010-10-19 2011-10-14 발광 디바이스

Country Status (7)

Country Link
US (1) US8766312B2 (ko)
EP (1) EP2445006B1 (ko)
JP (1) JP4778107B1 (ko)
KR (1) KR101193280B1 (ko)
CN (1) CN102456827B (ko)
SG (1) SG180121A1 (ko)
TW (1) TWI420707B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012029A (ko) * 2017-07-26 2019-02-08 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5777879B2 (ja) * 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
CN102299228A (zh) * 2011-09-23 2011-12-28 厦门市三安光电科技有限公司 一种覆晶插件式发光二极管芯片结构及其制造方法
KR101873503B1 (ko) * 2011-10-24 2018-07-02 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
JP6100275B2 (ja) * 2011-11-18 2017-03-22 アップル インコーポレイテッド 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
JP5943828B2 (ja) * 2012-03-28 2016-07-05 有限会社 ナプラ 発光デバイス、照明装置、ディスプレイ及び信号灯
US9166116B2 (en) 2012-05-29 2015-10-20 Formosa Epitaxy Incorporation Light emitting device
CN203277380U (zh) 2012-05-29 2013-11-06 璨圆光电股份有限公司 发光组件及其发光装置
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
KR101886156B1 (ko) * 2012-08-21 2018-09-11 엘지이노텍 주식회사 발광소자
JP5701921B2 (ja) * 2013-03-21 2015-04-15 有限会社 ナプラ 発光素子
CN106169467B (zh) * 2013-05-22 2020-06-02 晶元光电股份有限公司 发光装置
JP5490949B1 (ja) * 2013-08-08 2014-05-14 有限会社 ナプラ 配線基板及びその製造方法
DE102013111496A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
KR102075981B1 (ko) 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
KR102171024B1 (ko) * 2014-06-16 2020-10-29 삼성전자주식회사 반도체 발광소자 패키지의 제조 방법
JP6413460B2 (ja) * 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
KR102237148B1 (ko) * 2014-11-07 2021-04-07 엘지이노텍 주식회사 발광소자 제조방법
US9466585B1 (en) * 2015-03-21 2016-10-11 Nxp B.V. Reducing defects in wafer level chip scale package (WLCSP) devices
CN104900638B (zh) * 2015-05-27 2017-10-24 深圳市华星光电技术有限公司 发光元件组装结构
DE102015108545A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
DE102015115722A1 (de) 2015-09-17 2017-03-23 Osram Opto Semiconductors Gmbh Träger für ein Bauelement, Bauelement und Verfahren zur Herstellung eines Trägers oder eines Bauelements
TWI646706B (zh) * 2015-09-21 2019-01-01 隆達電子股份有限公司 發光二極體晶片封裝體
US10211384B2 (en) 2016-03-28 2019-02-19 Samsung Electronics Co., Ltd. Light emitting diode apparatus and manufacturing method thereof
KR102611980B1 (ko) * 2016-12-14 2023-12-08 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
JP6699580B2 (ja) * 2017-02-09 2020-05-27 日亜化学工業株式会社 発光装置
US10559510B2 (en) * 2017-08-24 2020-02-11 Semiconductor Components Industries, Llc Molded wafer level packaging
US20190189682A1 (en) * 2017-12-20 2019-06-20 Lumileds Llc Monolithic segmented led array architecture with transparent common n-contact
US11961875B2 (en) * 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
JP6881409B2 (ja) * 2018-09-27 2021-06-02 日亜化学工業株式会社 照明装置およびその製造方法
FR3096508A1 (fr) * 2019-05-21 2020-11-27 Aledia Dispositif optoélectronique à diodes électroluminescentes
JP2021132144A (ja) * 2020-02-20 2021-09-09 ソニーグループ株式会社 発光デバイスおよび発光デバイスの製造方法ならびに画像表示装置
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
GB2593698B (en) 2020-03-30 2022-12-07 Plessey Semiconductors Ltd Monolithic electronic device
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3517957A (en) * 1967-10-23 1970-06-30 Great Lakes Carbon Corp Nipple-electrode assembly and joint and method of making same
US4045536A (en) * 1975-07-08 1977-08-30 Ppg Industries, Inc. Method of casting bismuth, silicon and silicon alloys
JPS6386578A (ja) * 1986-09-30 1988-04-16 Shimadzu Corp 発光ダイオ−ド
JP4122739B2 (ja) * 2001-07-26 2008-07-23 松下電工株式会社 発光素子及びその製造方法
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP2006005067A (ja) * 2004-06-16 2006-01-05 Toyoda Gosei Co Ltd 発光装置
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
JP4535834B2 (ja) 2004-10-18 2010-09-01 パナソニック電工株式会社 発光素子とその製造方法
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
JP2007123446A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子の製造方法
JP2008041866A (ja) * 2006-08-04 2008-02-21 Nichia Chem Ind Ltd 窒化物半導体素子
JP2008218674A (ja) 2007-03-02 2008-09-18 Toyoda Gosei Co Ltd Ｌｅｄ発光表示装置
JP2007329502A (ja) * 2007-08-16 2007-12-20 Toshiba Corp 発光装置
JP5251038B2 (ja) * 2007-08-23 2013-07-31 豊田合成株式会社 発光装置
JP2009134965A (ja) * 2007-11-29 2009-06-18 Stanley Electric Co Ltd 照明装置及び照明装置の製造方法
JP5167831B2 (ja) * 2008-01-24 2013-03-21 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子、およびその製造方法
JP5192847B2 (ja) * 2008-02-26 2013-05-08 パナソニック株式会社 発光装置
JP2010056458A (ja) * 2008-08-29 2010-03-11 Kyocera Corp 発光素子の製造方法
JP2010103186A (ja) * 2008-10-21 2010-05-06 Sony Corp 半導体発光装置の製造方法
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
TWI398967B (zh) 2009-02-20 2013-06-11 Lite On Electronics Guangzhou 發光二極體晶片及其製法
TWI422075B (zh) * 2009-03-13 2014-01-01 Advanced Optoelectronic Tech 覆晶式半導體光電元件之結構及其製造方法
KR20110008550A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 발광 소자 및 그 제조 방법
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP4454689B1 (ja) * 2009-09-10 2010-04-21 有限会社ナプラ 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5414579B2 (ja) * 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JP5349260B2 (ja) * 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5202559B2 (ja) * 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012029A (ko) * 2017-07-26 2019-02-08 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
SG180121A1 (en) 2012-05-30
JP4778107B1 (ja) 2011-09-21
TWI420707B (zh) 2013-12-21
JP2012089646A (ja) 2012-05-10
EP2445006B1 (en) 2015-07-01
CN102456827A (zh) 2012-05-16
EP2445006A2 (en) 2012-04-25
US8766312B2 (en) 2014-07-01
EP2445006A3 (en) 2013-08-28
TW201232822A (en) 2012-08-01
KR101193280B1 (ko) 2012-10-19
US20120091481A1 (en) 2012-04-19
CN102456827B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
KR101193280B1 (ko) 발광 디바이스
JP4454689B1 (ja) 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯
KR101230622B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
US9263655B2 (en) Optoelectronic component and method for the production thereof
JP4325412B2 (ja) 発光装置及び発光装置の製造方法
EP1653523B1 (en) Light emitting diode package
TWI473246B (zh) 發光二極體晶粒等級封裝
JP5650716B2 (ja) オプトエレクトロニクス部品の製造方法、オプトエレクトロニクス部品、および複数のオプトエレクトロニクス部品を有する部品レイアウト
JPH1140857A (ja) 半導体発光素子
JP2001352100A (ja) 半導体発光素子
JP6361374B2 (ja) 発光装置及びその製造方法
JP4657374B1 (ja) 発光ダイオード、発光装置、照明装置及びディスプレイ
KR101366268B1 (ko) 발광 소자 패키지와 서브마운트 및 그 제조방법
JP2009194052A (ja) 電子装置
KR101700899B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
KR102338179B1 (ko) 반도체 발광소자 및 이의 제조방법
JP5379320B1 (ja) 発光装置
CN113851469A (zh) 一种led光电器件及其制备方法
JP2024034844A (ja) 半導体発光装置
JPH10308537A (ja) 半導体発光素子
JP5952880B2 (ja) オプトエレクトロニクス部品の製造方法、オプトエレクトロニクス部品、および複数のオプトエレクトロニクス部品を有する部品レイアウト
CN117525257A (zh) Led芯片及其制备方法、显示面板
KR20140141371A (ko) 인쇄회로기판 및 이를 포함한 발광 소자 패키지의 제조방법
JP2016157975A (ja) 半導体発光素子
TW201013970A (en) Light emitting diode chip package and method of making the same

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161007

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181005

Year of fee payment: 7