KR20120034796A - Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의 형성 방법 - Google Patents

Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의 형성 방법 Download PDF

Info

Publication number
KR20120034796A
KR20120034796A KR1020127003994A KR20127003994A KR20120034796A KR 20120034796 A KR20120034796 A KR 20120034796A KR 1020127003994 A KR1020127003994 A KR 1020127003994A KR 20127003994 A KR20127003994 A KR 20127003994A KR 20120034796 A KR20120034796 A KR 20120034796A
Authority
KR
South Korea
Prior art keywords
ohmic contact
light emitting
metal
emitting device
layer
Prior art date
Application number
KR1020127003994A
Other languages
English (en)
Other versions
KR101335168B1 (ko
Inventor
마크 라페토
자예쉬 바라탄
케빈 하버런
마이클 버그만
데이비드 에머슨
제임스 이벳슨
팅 리
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20120034796A publication Critical patent/KR20120034796A/ko
Application granted granted Critical
Publication of KR101335168B1 publication Critical patent/KR101335168B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Device Packages (AREA)

Abstract

반도체계 발광 소자(LED)는 P 형 질화물층 및 상기 P 형 질화물층 상의 금속 오믹 콘택을 포함할 수 있다. 상기 금속 오믹 콘택은 약 25 Å 미만의 평균 두께 및 10-3ohm-㎝2 미만의 특정 콘택 비저항을 가질 수 있다.

Description

Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의 형성 방법{ULTRA-THIN OHMIC CONTACTS FOR P-TYPE NITRIDE LIGHT EMITTING DEVICES AND METHODS OF FORMING}
관련 출원에 대한 참조
본 출원은 2004년 7월 27일자로 출원된 라페토(Raffetto) 등의 "P 형 질화물 발광 소자를 위한 초박형 오믹 콘택(Ultra-Thin Ohmic Contacts for P-Type Nitride Light Emitting Devices)"이란 제하의 미국 임시출원 제60/591,353호 및 2004년 12월 28일자로 출원된 라페토의 "P 형 질화물 발광 소자를 위한 초박형 오믹 콘택(Ultra-Thin Ohmic Contacts for P-Type Nitride Light Emitting Devices)" 이란 제하의 미국 임시출원 제60/639,705호와 관련된 것이며, 이들 출원의 개시 사항은 그 전체가 본 명세서에 참조로서 포함되어 있다.
본 발명은 반도체 소자에 관한 것으로서, 더욱 상세하게는, Ⅲ 족 질화물계 에피택셜층 상에 형성된 오믹 콘택을 갖는 발광 소자에 관한 것이다.
발광 다이오드(LEDs) 및 레이저 다이오드들은 충분한 전압이 인가되면 광을 발생시킬 수 있는 고상 전자 소자로서 잘 알려져 있다. 발광 다이오드 및 레이저 다이오드들은, 일반적으로, 발광 소자(LEDs)라고 지칭될 수 있다. 일반적으로, 발광 소자는 사파이어, 실리콘, 실리콘탄화물 및 갈륨비소화물 등과 같은 기판 상에 성장된 에피택셜층에 형성된 P-N 접합을 포함한다. LED에 의해 생성된 광의 파장 분포는 일반적으로 상기 P-N 접합이 형성되는 재료와 상기 소자의 광 활성 영역을 포함하는 얇은 에피택셜층의 구조에 의존한다.
일반적으로, LED는 N-형 기판, 상기 N-형 기판 상에 형성된 N-형 에피택셜 영역 및 상기 N-형 에피택셜 영역 상에 형성된 P-형 에피택셜 영역을 포함한다. 상기 소자에 전압을 쉽게 인가하기 위해서, 상기 소자의 P-형 영역(일반적으로 노출된 P-형 에피택셜층) 상에 애노드 오믹 콘택을 형성하고, (상기 기판 또는 노출된 N-형 에피택셜층과 같은) 상기 소자의 N-형 영역 상에는 캐소드 오믹 콘택을 형성할 수 있다.
(GaN, AlGaN, InGaN, AlInGaN 및 AlInN과 같은) 높은 도전성을 갖는 P-형 Ⅲ 족 질화물 재료를 제조하는 것은 매우 어려울 수 있기 때문에, 상기 P 형 층의 전류 분산 결함은 이와 같은 재료로부터 형성된 LED들의 성능을 제한하는 요인이 될 수 있다. 따라서, 가능한 한 상기 소자의 활성 영역의 대부분을 통하여 흐르는 전류를 유도하기 위해서는, 상기 노출된 P 형 층의 표면 영역 상에 가능한 한 많이 오믹 콘택을 형성하는 것이 바람직할 수 있다. 그러나, 대형 애노드 콘택을 제공하는 것은 여러 측면에서 소자 성능에 해로울 수 있다. 일반적으로, 발광 다이오드로부터 가능한 한 많은 광을 추출하는 것은 바람직하다. 일반적으로, 상기 애노드 오믹 콘택은 금속층을 포함하고 있기 때문에, 상기 LED의 활성 영역에서 발생하는 광은 상기 오믹 콘택에서 부분적으로 흡수되어, 상기 소자의 전체적인 발광 효율을 감소시킬 수 있다.
일부 소자에서는, 통상적으로 P 형 층을 통하여 상기 소자를 탈출하는 광이 상기 소자 내부로 다시 반사되어 상기 기판을 통하여 추출되도록, 상기 노출된 P 형 층 상에 반사성 금속층을 형성하는 것이 바람직할 수 있다. 그러나, 알루미늄 및 은과 같은 높은 반사성 금속들은 P-형 질화물 재료에 우수한 오믹 콘택을 형성하지 않는다. 따라서, 오믹 콘택은 일반적으로 상기 P 형 질화물층 및 상기 반사체 사이에 제공된다. 상기 오믹 콘택에서의 흡수를 감소시키는 문제는 이와 같은 소자에서 관심사로 남아 있다.
따라서, P 형 질화물 재료 상의 개선된 오믹 콘택 구조 및 이를 제조하는 방법이 요구된다.
본 발명에 따른 실시예들은 P 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그 제조 방법을 제공할 수 있다. 이들 실시예들에 따르면, 반도체 발광 소자(LED)는 P 형 질화물층 및 그 상부에 약 25Å 미만의 평균 두께 및 약 10-3ohm-㎝2 미만의 특정 콘택 비저항(resistivity)을 갖는 금속 오믹 콘택을 포함할 수 있다.
본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 약 20 Å 미만의 평균 두께를 갖는다. 본 발명의 일부 실시예에서는, 상기 금속 오믹 콘택은 약 13 Å 내지 약 18 Å의 평균 두께를 갖는다. 본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 약 15 Å의 평균 두께를 갖는다. 본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 약 10 Å 미만의 평균 두께를 갖는다.
본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 상기 금속 오믹 콘택의 오저(Auger) 분석을 통하여 측정된 상기 P 형 질화물층의 약 67 % 미만을 덮는다. 본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 상기 P 형 질화물층의 일부를 덮고, 상기 P 형 질화물층의 나머지 부분은 상기 금속 오믹 콘택에 의하여 덮이지 아니한다.
본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 약 5 Å 미만의 평균 두께를 갖는다. 본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 상기 금속 오믹 콘택의 오저(Auger) 분석을 통하여 측정된 상기 P 형 질화물층의 약 47 % 미만을 덮는다.
본 발명의 일부 실시예에서, 상기 금속 오믹 콘택의 정규화된 투과도는 약 350 nm의 측정 파장에서 약 92 %이다. 본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 상기 P 형 질화물층의 일부를 덮고, 상기 P 형 질화물층의 나머지 부분은 상기 금속 오믹 콘택에 의하여 덮이지 아니한다.
본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 약 3 Å 미만의 평균 두께를 갖는다. 본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 상기 금속 오믹 콘택의 오저 분석을 통하여 측정된 상기 P 형 질화물층의 약 28 % 미만을 덮는다.
본 발명의 일부 실시예에서, 상기 금속 오믹 콘택의 정규화된 투과도가 약 350 nm의 측정 파장에서 약 94 % 내지 약 96 %이다. 본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 약 1 Å의 평균 두께를 갖는다. 본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 상기 금속 오믹 콘택의 오저 분석을 통하여 측정된 상기 P 형 질화물층의 약 13 % 미만을 덮는다. 본 발명의 일부 실시예에서, 상기 금속 오믹 콘택의 정규화된 투과도는 약 350 nm의 측정 파장에서 약 98 % 초과이다.
본 발명의 일부 실시예에서, 상기 금속 오믹 콘택은 백금, 로듐, 아연 산화물, 팔라듐, 팔라듐 산화물, 티타늄, 니켈/금, 니켈 산화물/금, 니켈 산화물/팔라듐 및/또는 티타늄/금일 수 있다. 또한, 본 발명의 일부 실시예에서, 상기 LED는 상기 금속 오믹 콘택 상의 본딩 패드를 포함할 수 있다.
본 발명의 일부 실시예에서, LED는 P 형 질화물층 및 그 상부에 금속 오믹 콘택을 포함할 수 있으며, 상기 금속 오믹 콘택은 약 1 Å의 평균 두께를 갖는다. 본 발명의 일부 실시예에서, LED는 P 형 질화물층 및 그 상부에 금속 오믹 콘택을 포함할 수 있다. 상기 금속 오믹 콘택은 상기 금속 오믹 콘택의 오저 분석을 통하여 측정된 상기 P 형 질화물층의 약 13 % 미만을 덮는 약 1 Å의 평균 두께를 가질 수 있다.
본 발명의 일부 실시예에서, LED는 P 형 질화물층 및 그 상부에 금속 오믹 콘택을 포함한다. 상기 금속 오믹 콘택은 약 350 nm의 측정 파장에서 약 98 %를 초과하는 정규화된 투과도를 제공하기에 충분한 평균 두께를 가질 수 있다.
본 발명의 일부 실시예에서, 반도체계 LED의 제조 방법은, N 형 기판 상에 P 형 질화물층을 형성하는 단계; 상기 P 형 질화물층 상에, 약 25 Å 미만의 평균 두께 및 약 10-3 ohm-cm2 미만의 특정 콘택 비저항을 갖는 금속 오믹 콘택을 형성하는 단계 및 상기 금속 오믹 콘택을 형성하는 단계를 중단하는 단계에 의해 제공될 수 있다.
본 발명의 일부 실시예에서, 상기 금속 오믹 콘택을 형성하는 단계는, 상기 금속 오믹 콘택에 대한 제 1 평균 두께를 갖는 금속층을 제공하기 위하여, 일정 시간 간격 동안 일정 속도로 상기 P 형 질화물층 및 측정 슬라이드(witness slide) 상에 금속을 증착하는 단계 및 상기 측정 슬라이드 상의 상기 금속층의 두께에 대한 표지(indication)를 모니터링하는 단계를 더 포함할 수 있다. 또한, 상기 표지가 소정의 표지 문턱값을 초과하는 경우, 상기 평균 두께를 증가시키기 위하여 후속하는 시간 간격(들) 동안 및/또는 후속하는 속도(들)로 금속이 더 증착된다. 상기 표지가 소정의 표지 문턱값과 거의 동등 또는 더 낮은 경우, 상기 금속을 증착하는 단계는 중단된다.
본 발명의 일부 실시예에서, 상기 두께에 대한 표지를 모니터링하는 단계는, 상기 금속층의 투과도, 면저항, 캐패시턴스, 반사도 및/또는 공진 주파수를 측정하는 것에 의해 제공된다. 본 발명의 일부 실시예에서, 상기 표지가 소정의 측정 문턱값을 초과할 때까지, 상기 금속은 더 증착된다. 본 발명의 일부 실시예에서, 증착 속도는 초당 약 0.1 Å 내지 약 0.5 Å이다.
도 1은 본 발명의 일실시예를 나타내는 단면도이다.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 오믹 콘택을 갖는 LED 입방체(dice)의 평면도이다.
도 3은 본 발명의 다른 실시예를 나타내는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 방법을 나타내는 순서도이다.
도 5는 파장의 범위에 따라 측정된 다양한 두께의 백금 박막들의 투과도를 나타내는 그래프이다.
도 6은 본 발명의 다른 실시예에 따른 방법을 나타내는 순서도이다.
도 7은 본 발명의 또 다른 실시예에 따른 방법을 나타내는 순서도이다.
도 8는 본 발명의 일부 실시예에 따른 박막 증착 시스템의 개략도이다.
도 9a 및 도 9b는 본 발명의 일부 실시예에 따른 약 10 Å의 평균 두께를 갖는 백금 콘택 층의 투과 주사 전자 현미경(scanning transmission electron microscope; STEM) 사진이다.
도 10a 및 도 10b는 본 발명의 일부 실시예에 따른 약 3 Å의 평균 두께를 갖는 백금 콘택 층의 투과 주사 전자 현미경 사진이다.
도 11a 및 도 11b는 본 발명의 일부 실시예에 따른 약 1 Å의 평균 두께를 갖는 백금 콘택 층의 투과 주사 전자 현미경 사진이다.
이하, 본 발명의 실시예가 도시된 첨부된 도면을 참조하여, 본 발명을 더욱 완전하게 개시한다. 그러나, 본 발명은 본 명세서에서 상술한 실시예들에 한정하는 것으로서 해석되어서는 안되고, 오히려 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하도록 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 명세서 전체에 걸쳐 동일한 참조부호는 동일한 구성요소를 지칭한다.
또한, 도면들에 도시된 다양한 층들 및 영역은 개략적으로 도시된 것이다. 또한, 당업자에게 자명한 바와 같이, 본 발명이 반도체 웨이퍼 및 개별화된 칩들과 관련하여 설명되지만, 이들 칩들은 임의의 크기로 개별화될 수 있다. 따라서, 본 발명은 첨부된 도면들에 도시된 상대적 크기 및 간격에 제한되지 않는다. 또한, 층들의 두께 및 형상의 크기와 같은 도면의 임의의 특징은 도면의 명확성 및 설명의 편의를 위하여 과장된 치수로 도시된다.
본 명세서에서 사용되는 용어는 특정 실시예를 설명하기 위한 것일 뿐 본 발명을 제한하기 위한 것은 아니다. 본 명세서에서 사용된 바와 같이, 단수형인 "a", "an" 및 "the"는 문맥상 분명하게 다른 경우를 가리키는 것이 아니라면, 복수형도 포함할 수도 있다. 또한, 본 용어 "~ 포함한다" 및/또는 "~ 포함하는"은 본 명세서에서 사용될 때, 언급된 형상, 숫자, 단계, 동작, 부재 및/또는 성분의 존재를 특정하는 것이지, 하나 이상의 다른 형상, 숫자, 단계, 동작, 부재, 성분 및/또는 이들의 그룹의 존재 또는 추가를 배제하는 것이 아니다.
또한, 임의의 부재 또는 층이 다른 부재 또는 층 "상에(on)", "에 연결되는(connected to)" 또는 "에 결합되는(coupled to)" 것으로 언급되는 경우에, 그것은 직접적으로 다른 부재 상에, 연결되는 또는 결합되는 것일 수 있거나, 중간에 개재되는 부재 또는 층이 존재할 수도 있음은 자명하다. 이와 대조적으로, 부재가 다른 부재 또는 층 "상에 직접적으로(directly)", "에 집적적으로 연결된" 또는 "에 직접적으로 결합된" 것으로 언급되는 경우에는, 중간에 개재하는 다른 부재 또는 층이 존재하지 않는다. 명세서 전체에 걸쳐 동일한 참조부호는 동일한 부재를 가리킨다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 사항 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들(sections)을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수도 있다.
또한, "아래(lower)" 또는 "저부(bottom)" 및 "위(upper)" 또는 "상부(top)"와 같은 상대적인 용어는 본 명세서에서 도면들에 도시된 바와 같이 하나의 부재와 다른 부재와의 관계를 설명하기 위하여 사용될 수 있다. 상대적인 용어들이 도면들에서 묘사된 배향과 함께 소자들의 다른 배향도 포함하는 것임은 자명하다. 예를 들면, 도면의 소자가 뒤집혀져 있는 경우, 다른 부재의 "아래" 측 상에 존재하는 것으로 설명되는 부재들은 다른 부재의 "위" 측 상에 배향될 수도 있다. 그러므로, 예시적인 용어 "아래"는 도면의 특정 배향에 따라, "아래" 및 "위"의 배향을 모두 포함할 수 있다. 유사하게, 어느 도면의 소자가 뒤집혀져 있는 경우, 다른 부재의 "아래(below)" 또는 "밑(beneath)"으로 설명되는 부재는 다른 부재의 "위"로 배향될 수 있다. 그러므로, 예시적인 용어 "하부" 또는 "밑"은 상부 및 하부의 배향 모두를 포함할 수 있다.
본 명세서에서 오믹 콘택의 두께와 관련하여 사용된 바와 같이, 용어 "약"은 +/- 1 Å의 오차 범위 내임을 의미한다.
다른 방식으로 정의된 것이 아니라면, 본 명세서에 사용된 (기술적 및 과학적 용어를 포함하는) 모든 용어는 본 발명이 속하는 당해 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 인식되는 것과 동일한 의미를 갖는다. 또한, 공통적으로 사용되는 사전에 정의된 것들과 같은 용어는 관련 기술 및 본 명세서의 문맥 상 의미와 일치하는 의미를 갖는 것으로서 해석되어야만 하며, 본 명세서에 분명하게 정의된 것이 아니라면 이상적으로 또는 지나치게 형식적인 의미로 해석되어서는 안된다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개념적 도시인 단면 도시와 관련하여 본 명세서에서 설명된다. 이와 같이, 예를 들면 제조 기술 및/또는 오차 범위의 결과로서 상기 도시의 형상에 관한 변형이 기대될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한되는 것으로 해석되어서는 아니되며, 예를 들면 제조 공정으로부터 초래되는 형상의 변형을 포함하여야 한다. 예를 들면, 사각형으로 도시된 영역은 일 영역에서 다음 영역으로 분명하게 변화되기 보다는 가장자리에서 일반적으로 둥근(rounded), 곡선의(curved) 또는 점진적인(graded) 형상을 가질 수 있다. 따라서, 도면들에서 도시된 영역들은 본질적으로 개념적인 것이고, 이들의 형상은 소자의 일 영역에 대한 정확한 형상을 도시하기 위한 것은 아니며, 본 발명의 범위를 제한하기 위한 것이 아니다.
이하, 일반적으로 실리콘 탄화물계 기판 상의 갈륨 질화물계 발광 다이오드와 관련하여 본 발명의 실시예들을 설명한다. 그러나, 당업자에게 있어서, 본 발명의 많은 실시예들이 기판과 에피택셜층의 다른 많은 조합에 적용될 수 있음은 자명하다. 예를 들면, 이들 조합들은 GaP 기판 상의 AlGaInP 다이오드; GaAs 기판 상의 InGaAs 다이오드; GaAs 기판 상의 AlGaAs 다이오드; SiC 또는 사파이어(Al203) 기판 상의 SiC 다이오드; 및/또는 갈륨 질화물, 실리콘 탄화물, 알루미늄 질화물, 사파이어, 아연 산화물 및/또는 다른 기판 상의 질화물계 다이오드를 포함할 수 있다.
GaN계 발광 소자는 일반적으로 상부에 복수의 GaN계 에피택셜층이 증착되는 SiC 또는 사파이어와 같은 절연성, 반도전성 또는 도전성 기판을 포함한다. 에피택셜층은 에너지가 공급되면 광 방출을 하는 P-N 접합을 갖는 활성 영역을 포함한다.
본 명세서에 개시된 LED의 다양한 실시예들이 기판을 포함하지만, 당업자에게 있어서, LED를 포함하는 에피택셜층들이 성장하는 결정질 에피택셜 성장 기판은 제거될 수 있으며, 본래의 기판에 비하여 더 우수한 열적, 전기적, 구조적 및/또는 광학적 특성을 가질 수 있는 대체적인 캐리어 기판(substitute carrier substrate) 또는 서브마운트(submount) 상에 독립적으로 지지된(freestanding) 에피택셜층이 탑재될 수 있음은 자명하다. 본 명세서에 개시된 본 발명은 결정질 에피택셜 성장 기판을 갖는 구조에 제한되지 않으며, 에피택셜층이 본래의 성장 기판으로부터 제거되고 대체적인 캐리어 기판에 결합되는 구조와 관련되어 이용될 수도 있다.
본 발명의 실시예에서 사용되는 발광 소자는 노스캐롤라이나 더햄 소재의 크리사(Cree, Inc. of Durham, North Carolina)에 의하여 제조 판매된 소자와 같은 실리콘 탄화물 기판 상에 제조된 갈륨 질화물계 발광 다이오드 또는 레이저일 수 있다. 예를 들면, 본 발명은 미국 특허 제6,740,906호; 제6,734,033호; 제6,664,560호; 제6,201,262호; 제6,187,606호; 제6,120,600호; 제5,912,477호; 제5,739,554호; 제5,631,190호; 제5,604,135호; 제5,523,589호; 제5,416,342호; 제5,393,993호; 제5,338,944호; 제5,210,051호; 제5,027,168호; 제5,027,168호; 제4,966,862호; 및/또는 제4,918,497호에 개시된 바와 같은 LED들 및/또는 레이저용으로 사용하기에 적합할 수 있으며, 상기 문헌의 개시 사항은 본 명세에 완전히 기재된 것과 같이 참조로서 본 명세서에 포함된다. 다른 적합한 LED들 및/또는 레이저들은 공개된 "양자 우물 및 초격자를 갖는 3족 질화물계 발광 다이오드의 구조, 3족 질화물계 양자 우물의 구조 및 3족 질화물계 초격자의 구조(Group Ⅲ Nitride Based Light Emitting Diode Structures With a Quantum Well and Superlattice, Group Ⅲ Nitride Based Quantum Well Structures and Group Ⅲ Nitride Based Superlattice Structures)" 제하의 미국특허공보 제US2003/0006418호 및 2004년 7월 27일자로 출원된 "캡핑 구조를 포함하는 인듐을 갖는 Ⅲ 족 질화물계 양자 우물 발광 소자 구조(Group Ⅲ Nitride Based Quantum Well Light Emitting Device Structures with an Indium Containing Capping Structure)" 제하의 미국 특허 출원 제10/899,791호(변호사 문서 제5308-204IP호), 2004년 6월 30일자로 출원된 "전하 차단 구조를 갖는 발광 소자 및 전류 차단 구조를 갖는 발광 소자의 제조 방법(Light Emitting Devices Having Current Blocking Structures and Methods of Fabricating Light Emitting Devices Having Current Blocking Structures)" 제하의 미국 출원 제10/881,814호(변호사 문서 제5308-457호) 및/또는 2004년 7월 27일자로 출원된 "반사성 본드 패드를 갖는 발광 소자 및 반사성 본드 패드를 갖는 발광 소자의 제조 방법(Light Emitting Devices Having a Reflective Bond Pad and Methods of Fabricating light Emitting Devices Having a Reflective Bond Pad)" 제하의 미국 특허 출원 제10/899,793호(변호사 문서 제5308-468호)에 개시되어 있으며, 이들은 그 전체가 개시된 것과 같이 본 명세서에 포함되어 있다.
본 발명의 특정 실시예에서, 발광 소자들은 소자를 관통하여 활성 영역 내에서 발생된 광을 다시 반사시키기 위한 반사층을 제공하는 P 형 전극을 포함할 수 있다. 반사성 P 형 전극들 및 이의 관련 구조들은 "광추출을 위한 기판 변형을 포함하는 발광 다이오드 및 그의 제조 방법(Light Emitting Diodes including Substrate Modifications for Light Extraction and Manufacturing Methods therefor)" 제하의 미국 특허공개공보 제2003/0123164호와 "본질적으로 니켈로 이루어진 층을 포함하는 실리콘 탄화물을 위한 반사성 오믹 콘택, 이의 제조 방법, 및 이를 포함하는 발광 소자(Reflective Ohmic Contacts for Silicon Carbide Including a Layer Consisting Essentially of Nickel, Methods of Fabricating Same, and Light Emitting Devices Including the Same)" 제하의 미국 특허공개공보 제2003/0168663호에 개시되어 있으며, 이들 모두는 그 전체가 개시된 것과 같이 본 명세서에 참조로서 포함된다.
본 명세서에서 사용된 바와 같이 "오믹 콘택"이라는 용어는 실질적으로 모든 예측되는 동작 주파수에서, 이와 관련된 임피던스가 임피던스 = V/I의 관계에 의해서 실질적으로 주어지는 콘택을 언급하는 것이며(즉, 오믹 콘택과 관련된 임피던스가 모든 동작 주파수에서 실질적으로 동일하다), 여기서 V는 콘택을 가로지르는 전압이고, I는 전류이다. 예를 들어, 본 발명에 따른 일부 실시예에서 오믹 콘택은 약 10-03 옴-㎝2 미만의 소정의 콘택 비저항을 갖는 콘택일 수 있으며, 이는 일부 실시예에서 약 10-04 옴-㎝2 보다 작을 수도 있다. 그러므로, 정류 작용을 하거나 높은 콘택 비저항, 예를 들면, 약 10-03 옴-㎝2 보다 큰 콘택 비저항을 갖는 콘택은, 본 명세서에서 사용된 바와 같은 오믹 콘택이 아니다.
LED는 금속판, 인쇄 회로 기판 또는 납 프레임(이하, 이들 모두를 "서브마운트(submaount)"라고 지칭함)과 같은 서브마운트 상에 기판을 아래를 향하게 하여 탑재될 수 있다. 도 1은 N 형 SiC 기판(10) 및 기판 상에 성장하여 메사(mesa) 형태로 패터닝된 N 형 GaN계 층(14) 및 P 형 GaN 계 층(16)을 포함하는 활성 영역(12)을 구비하는 LED(1)를 개략적으로 나타낸다. 금속 P 형 전극(18)은 P 형 GaN 층(16) 상에 증착되어 전기적으로 결합되며, P 형 전극(18) 상의 본드 패드(20)에 와이어 본드 연결(28)이 형성된다. 도전성 기판 상에 형성되고 전기적으로 이에 결합되는 N 형 전극(22)은 도전성 에폭시(26)를 사용하여 도전성 서브마운트(24)에 부착된다. 에폭시(26)는, 경화되도록 열경화되어, LED 칩에 안정되고 도전성인 마운트를 제공한다. 활성 영역(12) 내에서 생성되는 광은 상부로 향하여 소자의 외부로 향한다. 그러나, 생성된 광의 일부는 오믹 P 형 전극(18, 본 명세서에서 오믹 콘택(18)으로 언급되기도 함)에 의하여 흡수될 수 있다.
P 형 전극(18)에 의한 광의 흡수를 감소 및/또는 최소화하기 위하여, P 형 전극의 두께는 본 발명의 일부 실시예에 따라 25Å 미만으로 감소될 수 있다. 본 발명의 일부 실시예는 재현성이 있고, 제어할 수 있으며 제조할 수 있는 방법에 의해 증착될 수 있는 초박형 P 형 콘택 금속을 제공한다. 일부 실시예에서, 오믹 콘택(18)은 백금을 포함한다. 다른 물질들도 오믹 콘택(18)용으로 사용될 수 있다. 예를 들면, 오믹 콘택(18)은 로듐, 아연 산화물, 팔라듐, 팔라듐 산화물, 티타늄, 니켈/금, 니켈 산화물/금, 니켈 산화물/백금 및/또는 티타늄/금을 포함할 수 있다. 일부 실시예에서, 오믹 콘택(18)은 25 Å 미만의 평균 두께를 갖는다. 다른 실시예에서는, 오믹 콘택(18)은 20 Å 미만의 평균 두께를 갖는다. 일부 실시예에서, 오믹 콘택(18)은 13 내지 18 Å의 평균 두께를 갖는다. 다른 실시예에서, 오믹 콘택(18)은 15 Å ± 1 Å의 평균 두께를 갖는다. 일부 실시예에서, 오믹 콘택(18)은 10 Å 미만의 평균 두께를 갖는다. 일부 실시예에서 오믹 콘택(18)은 5 Å 미만의 평균 두께를 가지며, 다른 실시예에서는 오믹 콘택(18)은 3 Å 미만의 평균 두께를 갖는다. 또 다른 실시예에서, 오믹 콘택(18)은 약 1 Å의 평균 두께를 갖는다.
당업자에게 있어서, 10 Å 미만의 막 두께, 특히 5 Å 미만의 막 두께가 표면의 부분적인 또는 아단일층(sub-monolayer)의 코팅 정도(coverage)를 나타낼 수 있음은 자명하다. 따라서, 결과물로서 층(resulting layer)이 "막(film)"으로 지칭되는 경우에도, 막은 P 형 GaN 층의 표면을 부분적으로만 덮을 수도 있다. 또한, P 형 GaN 층의 덮이지 아니한 부분의 일부는, 이들 부분이 금속 오믹 콘택의 최소 평균 두께보다 더 두꺼운 막에 의해 덮히지 않은 경우에, "노출된" 것으로 설명될 수 있다(예를 들면, 노출된 부분은 금속 오믹 콘택의 아단일층에 의하여 덮어진다).
따라서, 본 발명의 일부 실시예들은 70 % 미만의 코팅 정도를 갖는 콘택 층을 제공한다. 본 발명의 다른 실시예들은 50 % 미만의 코팅 정도를 갖는 콘택 층을 제공한다. 본 발명의 또 다른 실시예들은 30 % 미만의 코팅 정도를 갖는 콘택 층을 제공한다. 본 발명의 또 다른 실시예들은 20 % 미만의 코팅 정도를 갖는 콘택 층을 제공한다. 본 명세서에서 사용된 바와 같이, 금속 오믹 콘택이 P 형 질화물층을 특정 백분율(예, 70 %)만을 덮는 것으로서 설명된 경우에, P 형 질화물층의 나머지 부분(예, 30 %)은 덮이지 아니하거나(즉, 노출되거나), P 형 질화물층을 덮는 금속 오믹 콘택의 평균 두께 미만의 금속 오믹 콘택의 일부에 의하여 덮일 수 있음은 자명하다. 또한, 이들 코팅 정도의 백분율은 (예를 들면, 크기가 더 큰 P 형 질화물층과 같이) 금속 오믹 콘택의 외부 가장자리 아래에 있지 아니한 P 형 질화물 층의 부분을 포함하는 것으로 해석되어서는 안된다.
본 발명의 일부 실시예에 따른 오믹 콘택들은 전자빔(e-beam) 증발법 또는 원자적으로 금속성 박막을 제어할 수 있는 임의의 다른 적합한 기술에 의하여 형성될 수 있다. 예를 들면, 적합한 공정 제어가 유지된다면, 전기 도금법에 의하여 오믹 콘택을 형성하는 것이 가능할 수도 있다. 전자빔 증발법에서는, 진공 챔버 내에서 타겟의 일부 영역을 녹이는 고강도 전자빔에 의하여 금속 소스 타겟이 증발점까지 가열된다. 챔버 내에 배치된 에피택셜 웨이퍼는 제어가능하게 증발된 금속에 의하여 코팅된다. 전자빔 증발법 및 다른 막 증착 방법들은 2002년 출판된 재거(R.Jaeger) 저의 제 2 판 "마이크로전자 제조 개론(Introduction to Microelectronic Fabrication)"의 제 6 장에 개시되어 있다.
공정의 증착 속도는 전자빔의 전류와 에너지를 변화시킴으로써 제어될 수 있다. 일부 실시예에서, 막 두께의 적절한 제어를 유지하기 위하여, 증착 속도는 낮은 속도, 예를 들면 초당 0.1 - 0.5 Å 범위 내로 유지될 수 있다. 또한, 막 증착은 증착되는 동안 상부에 오믹 금속막이 동시에 증착되는 측정 슬라이드(witness slide)의 투과(transmission) 특성을 모니터링함으로써 제어될 수 있다. 측정 슬라이드는 사파이어, 상부에 석영 또는 금속막이 증착될 수 있는 다른 광투과성 금속일 수 있다. 금속 두께에 대한 투과 감도는 모니터링 공정에서 사용된 광의 파장에 의존한다. 즉, 투과 감도는 파장이 짧을수록 증가할 수 있다. 따라서, 일부 실시예에서, 사파이어 측정 슬라이드의 투과 특성은 350 nm 이하 파장의 광을 방출할 수 있는 UV 측광기와 같은 UV 소스를 사용하는 모니터링 시스템에 의하여 막의 증착 동안 또는 증착 이후에 측정된다. 낮은 증착 속도는 재현성이 있으며 제어 가능한 박층의 증착을 가능하게 한다.
오믹 콘택(18)은 1 내지 25 Å의 두께 범위를 가질 수 있다. 플립-칩 소자에 대한 백금 콘택의 경우, 바람직한 두께는 1 내지 5 Å 이다. 일반적으로, 플립-칩 소자들은 오믹 콘택 상에 증착된 부가적인 금속 덮개층(layers blanket)을 포함한다. 예를 들면, 장벽, 결합 및/또는 금속 스택(32)을 형성하는 접착층 들뿐만 아니라, 도 3에 도시된 반사층(30)이 있을 수 있다. 따라서, 반사층(30) 및/또는 금속 스택(32) 내에서 전류 분산(spreading)이 일어날 수 있다. 비-플립-칩 소자에 대한 백금 콘택의 경우, 바람직한 두께는 13 내지 18 Å 이고, 오믹 콘택(18) 상에 금속성 전류 분산 핑거들을 포함하는 본드 패드가 형성된다.
일단 증착되면, 오믹 콘택(18)은 "증착된" 오믹 또는 비-정류성 콘택을 제공한다. 즉, P 형 GaN 층(16)에 대해 준-이상(quasi-ideal)의 전기적 콘택을 제공하기 위하여, 더 이상의 다른 공정 또는 어닐링을 필요로 하지 않을 수 있다. 그러나, 일부 경우에는, (예를 들면, 콘택층의 특정 콘택 저항을 감소시키는 것과 같은) 콘택의 오믹 특성을 개선하기 위하여, 오믹 콘택(18)을 어닐링하거나 다른 증착후 공정을 수행하는 것이 필요하거나 바람직할 수 있다.
일부 실시예에서, 본 발명에 따른 방법은 기판 상에 N형 에피택셜 층을 형성하는 단계; N 형 에피택셜층 상에 P 형 에피택셜층을 형성하여 소자 전구체 구조체를 제공하는 단계, 전자빔 증발 시스템 내에 소자 전구체 구조체을 배치하는 단계; 증발 시스템 내에 측정 슬라이드를 배치하는 단계; 및 소자 전구체 구조체 및 측정 슬라이드 상에 백금층을 형성하면서, 동시에 측정 슬라이드 상의 금속막의 투과도를 측정하는 단계를 포함한다. 일부 실시예에서, 오믹 콘택 금속의 증착은, 350 nm 의 측정 파장에서 측정 슬라이드 상의 금속막의 정규화된 투과도가 98 % 미만으로 떨어지기 전에, 중단될 수 있다. 다른 실시예에서는, 오믹 콘택 금속의 증착이, 350 nm의 측정 파장에서 측정 슬라이드 상의 금속막의 정규화된 투과도가 96 % 미만으로 떨어지기 전에, 중단될 수 있다. 또 다른 실시예에서, 오믹 콘택 금속의 증착은, 350 nm의 측정 파장에서 측정 슬라이드 상의 금속막의 정규화된 투과도가 92% 미만으로 떨어지기 전에 중단될 수 있다.
도 5에 도시된 바와 같이, 측정 슬라이드 상에 증착된 금속막의 정규화된 투과도는 막의 두께와 측정에 사용된 광의 파장에 의존하여 변한다. 달리 표현하면, 금속막의 흡수성은 막의 두께와 막을 통과하는 광의 파장 두가지의 함수이다. 도 5의 그래프로부터 알 수 있듯이, 두께의 함수인 흡수율의 최대 변화는 더 단파장에서 발생한다. 예를 들어, 350 nm 의 파장에서, 1 Å 의 백금막은 98 % 내지 100 %의 투과도를 갖는 반면, 3 Å의 평균 두께를 갖는 박막은 94 % 내지 96 %의 투과도를 가지며, 5 Å의 평균 두께를 갖는 막은 92 %의 투과도를 갖는다. 효과는 더 짧은 파장에서 더욱 현저하다.
따라서, 일부 실시예에서, 사파이어 측정 슬라이드의 투과 특성은 350 nm 이하 파장의 광을 방출할 수 있는 UV 소스를 사용하는 모니터링 시스템에 의하여 막의 증착 동안 모니터링된다. 교정된 측정 슬라이드 상에 형성된 금속막의 투과도를 즉석에서 모니터링함으로써, 증착 공정은 금속막의 투과도가 소정의 문턱값에 도달하기 이전 또는 이후에 중단될 수 있다. 따라서, 초박형 금속막의 증착은 본 발명의 실시예에 따라 높은 정확도로 제어될 수 있다.
일부 실시예에서, 오믹 콘택의 증착은, 350 nm의 측정 파장에서 측정 슬라이드 상의 금속층의 정규화된 투과도가 98 % 미만으로 떨어지기 전에, 중단될 수 있다. 다른 실시예에서, 오믹 콘택의 증착은, 350 nm 의 측정 파장에서 측정 슬라이드 상의 금속층의 정규화된 투과도가 96 % 미만으로 떨어지기 전에, 중단될 수 있다. 또 다른 실시예에서, 오믹 콘택의 증착은, 350 nm의 측정 파장에서 측정 슬라이드 상의 금속층의 정규화된 투과도가 92 % 미만으로 떨어지기 전에, 중단될 수 있다.
증착된 금속막의 두께를 모니터링하는 다른 방법들이 사용될 수 있다. 예를 들면, 막 두께를 결정하기 위하여, 막의 두께에 따라 변하는 막 (또는 상부에 막이 증착되는 재료)의 다른 물리적, 전기적 또는 광학적 특성들을 측정하고, 이를 공지된 표준들과 비교할 수 있다. 이러한 특성들은, 막의 면저항, 캐패시턴스 또는 반사율을 포함할 수 있으며, 그러나 이에 한정되지 아니한다. 일부 실시예에서는, 증착 동안 증발 물질로 코팅된 석영 결정의 공진 주파수가 모니터링될 수 있다. 결정의 공진 주파수는 증착된 막의 두께에 비례하여 이동하며, 막의 두께에 관한 충분히 정확한 측정을 제공할 수 있다. 2002년에 출판된 재거(R. Jaeger) 저의 "마이크로전자 제조 개론(Introduction to Microelectronic Fabrication)"의 6장을 참조하라.
전류 분산을 촉진하기 위하여, 본드 패드는 오믹 콘택의 일부를 가로질러 연장된 하나 이상의 전류 분산 핑거들을 포함할 수 있다. 도 2a 및 2b에 도시된 바와 같이, 오믹 콘택(18) 상에 형성된 본드 패드(20)는 오믹 콘택(18)의 일부를 가로질러 본드 패드(20)로부터 연장된 하나 이상의 전류 분산 핑거들(21)을 포함할 수 있다. 전류 분산 핑거들(21)은 도 2a에 도시된 바와 같이, 직선이거나 도 2b에 도시된 바와 같이 만곡될 수 있다. 또한, 다른 구성들도 가능하다. 도 2a 및 2b에 나타난 실시예들은 각각 4 개의 핑거들을 포함하지만, 적합한 전류 분산의 양에 따라 더 많거나 적은 핑거들(21)의 수를 가질 수 있다.
도 3은 LED가 플립-칩 탑재되도록 설계된(즉, 탑재된 기판이 거꾸로 임) 본 발명의 실시예에 따른 다른 LED들을 나타낸다. 도 3은 N 형 SiC 기판(10) 및 기판 상에 성장되어 메사형으로 패터닝된 N 형 GaN계 층(14) 및 P 형 GaN계 층(16)을 포함하는 활성 영역(12)을 갖는 LED(2)를 개략적으로 도시한다. P 형 GaN 층(16) 상에 금속 P 형 전극(18)이 증착되고, 전기적으로 결합되며, P 형 전극(18) 상의 본드 패드(20)에 와이어 본드 연결(28)이 형성된다. 도전성 기판(10) 상에 그리고 이에 전기적으로 결합된 N 형 전극(22)은 와이어 본드 연결(28)이 형성되는 본드 패드(20)를 포함한다. 도 3의 실시예에서, LED는 반사체(30)를 더 포함한다. 반사체(30) 상에는, 예를 들어, 장벽, 접착 및/또는 결합층을 제공하기 위하여 참조된 미국 특허 제6,740,906호에 개시된 금속 스택들과 같은 금속 스택(32)이 형성된다. 이후, 솔더(34)에 의하여 서브마운트(24) 상에 전체 소자가 탑재된다.
P 형 전극(18)에 의한 광의 흡수를 감소시키거나 최소화하여, 반사체(30)에 의해 더 많은 광이 반사되도록, P 형 전극의 두께는 본 발명에 따라 25 Å 미만으로 감소된다. 일부 실시예에서, P 형 전극(18)은 백금을 포함한다. 오믹 콘택(18)용으로 다른 재료들도 사용될 수 있다. 예를 들면, 오믹 콘택(18)은 로듐, 아연 산화물, 팔라듐, 팔라듐 산화물, 티타늄, 니켈/금, 니켈 산화물/금, 니켈 산화물/백금 및/또는 티타늄/금을 포함할 수 있다. 일부 실시예에서는, 오믹 콘택(18)이 25 Å 미만의 평균 두께를 갖는다. 다른 실시예에서, 오믹 콘택(18)은 20 Å 미만의 평균 두께를 가질 수 있다. 일부 실시예에서는, 오믹 콘택(18)이 13 내지 18 Å의 평균 두께를 갖는다. 또 다른 실시예에서, 오믹 콘택(18)은 약 15 Å의 평균 두께를 갖는다. 일부 실시예에서, 오믹 콘택(18)은 10 Å 미만의 평균 두께를 갖는다. 일부 실시예에서는 오믹 콘택(18)은 5 Å 미만의 평균 두께를 갖고, 또 다른 실시예에서 오믹 콘택(18)은 3 Å 미만의 평균 두께를 갖는다. 또 다른 실시예에서, 오믹 콘택(18)은 약 1 Å의 평균 두께를 갖는다. 일부 실시예에서, 오믹 콘택(18)은 10 Å 미만의 평균 두께와 약 70% 미만의 코팅 정도를 갖는다. 일부 실시예에서, 오믹 콘택(18)은 5 Å 미만의 평균 두께와 50 % 미만의 코팅 정도를 갖고, 또 다른 실시예에서는 오믹 콘택(18)이 3 Å 미만의 평균 두께와 30 % 미만의 코팅 정도를 갖는다. 또 다른 실시예에서, 오믹 콘택(18)은 약 1 Å의 평균 두께와 약 15 % 미만의 코팅 정도를 갖는다.
반사체(30)는, 바람직하게는, 약 300Å 보다 두꺼운 것이 적합하며, 바람직하게는, 알루미늄 및/또는 은을 포함할 수 있다. 반사체(30)는 투명한 얇은 오믹 콘택(18)의 표면 전체 상에서 투명한 얇은 오믹 콘택(18)과 접하기 때문에, 도 3의 실시예는 개선된 전류 분산을 제공할 수 있다. 그러므로, 다른 실시예들의 경우와 마찬가지로, 전류는 오믹 콘택(18)을 통하여 수평적으로 흐를 필요가 없다. 따라서, 이러한 실시예에서, 전류 분산은 향상될 수 있다. 예를 들면, 미국 특허 제6,740,906호에 상세히 개시된 것과 같은 다른 콘택 구조체들이 사용될 수 있다. 상술한 바와 같이, 알루미늄 및 은과 같은 고반사성 재료들은 P 형 GaN에 대하여 열악한 오믹 콘택을 형성할 수 있다. 이러한 현상이 완전하게 연구되지는 않았지만, P 형 GaN 층과 은 반사층 사이에 초박형 백금층을 제공하는 것에 의해, 높은 반사도를 유지하면서도 반사층과 P 형 GaN 사이에 우수한 오믹 콘택의 형성을 가능하기에 충분하도록 계면에서의 은의 일함수를 감소시킬 수 있는 것으로 예상된다.
본 발명의 실시예들은 P 형 콘택 금속 내의 흡수로부터 초래되는 LED 내의 광학적 손실을 감소시킬 수 있다. 최소의 전압 강하를 갖는 오믹 콘택을 제조하기 위하여 P 형 콘택 금속이 필요할 수 있지만, 일반적으로 콘택 금속은 광학적 손실을 수반한다. 본 발명의 실시예들은 낮은 광학적 손실, 낮은 콘택 저항 및 반사성이거나 투명한 P 형의 금속 스택들을 사용하는 고휘도 질화물 LED에 적합한 양호한 금속-반도체 부착을 갖는 콘택을 제공할 수 있다. P 형 콘택 금속을 초박층(예로, 백금의 1.5 대 25 Å)으로 축소시킴으로써, 소자의 광출력은 실질적으로 증가될 수 있다. 예를 들어, 300 x 300 μm2 의 칩에서는, 약 10 %의 광출력 향상을 얻을 수 있었고, 900 x 900 μm2 의 칩에서는 약 20%의 광출력 향상을 얻을 수 있었다. 증가된 휘도는 일반적인 조명과 자동차 헤드램프와 같은 다른 특수한 조명 기구와 같은 제품들에 고상 광원이 사용되는 것을 촉진시킬 수 있다.
도 4는 본 발명의 실시예에 따른 방법을 나타낸다. 도 4에 도시된 바와 같이, 실시예에 따른 방법은 GaN계 발광 소자 전구체 구조체를 제조하는 단계(100)를 포함할 수 있다. GaN계 발광 소자 전구체 구조체를 제조하는 단계는 기판 상에 N 형 에피택셜층을 형성하는 단계 및 N 형 에피택셜층 상에 P 형 에피택셜층을 형성하는 단계를 포함할 수 있다. 방법은 전자빔 증발 시스템과 같은 금속막 증착 시스템 내에 소자 전구체 구조체 및 측정 슬라이드를 배치하는 단계(105)를 포함한다. 계속하여, 방법은 소자 전구체 구조체 및 측정 슬라이드 상에 금속막을 증착하는 단계(110)를 포함한다. 단계(115)에서는, 측정 슬라이드 상의 금속막의 투과도가 측정된다. 막의 투과도가 소정의 문턱값에 도달하거나 그 이하로 떨어지는 경우(판정 블록 120), 공정은 중단된다. 반대의 경우, 단계(110)에서 금속막 증착은 계속된다.
일부 실시예에서, 오믹 콘택 금속의 증착은, 350 nm의 측정 파장에서 측정 슬라이드 상의 금속층의 정규화된 투과도가 98 % 미만으로 떨어지기 이전에, 중단될 수 있다. 다른 실시예에서, 오믹 콘택의 증착은, 350 nm의 측정 파장에서 측정 슬라이드 상의 금속층의 정규화된 투과도가 96% 미만으로 떨어지기 이전에, 중단될 수 있다. 또 다른 실시예에서는, 오믹 콘택의 증착은 350 nm의 측정 파장에서 측정 슬라이드 상의 금속층의 정규화된 투과도가 92 % 미만으로 떨어지기 이전에, 중단될 수 있다.
본 발명의 일부 실시예에서는, GaN계 LED 전구체 구조체를 제조하는 단계, 금속막 증착 시스템 내에 측정 슬라이드와 같은 테스트 기판과 함께 전구체 구조체를 배치하는 단계, 소정의 증착 속도로 소정 시간 동안 전구체 구조체 및 테스트 기판 상에 금속막을 증착하는 단계 및 테스트 기판 상의 박막의 투과도를 측정하는 단계를 포함할 수 있다. 만약 막의 투과도가 소정의 문턱값 보다 낮은 경우(금속막이 너무 두껍다는 것을 지시함), 전구체 구조체로부터 금속막이 제거되고, 전구체는 박막 증착 시스템 내에 다시 배치되며, 금속막은 소정의 제 2 시간 동안 및/또는 증착 속도로 전구체 구조체 상에 증착된다. 공정은 적합한 두께로 증착될 때까지 수 차례 반복될 수 있다.
도 6에 나타낸 바와 같이, 본 발명의 일부 실시예들은 GaN계 LED 전구체 구조체를 제조하는 단계(200)를 포함한다. 전구체 구조체는 측정 슬라이드 또는 다른 테스트 기판과 함께 박막 증착 시스템 내에 배치된다(단계(205)). 그 후, 전구체 구조체와 측정 슬라이드 상에 금속막이 증착된다(단계(210)). 이후, 예를 들면 막의 투과도를 측정함으로써, 측정 슬라이드 상의 막의 두께가 측정된다(단계(215)). 투과도가 소정의 문턱값 미만인 경우(막이 너무 두꺼운 것을 가리킴)(단계(220), 구조체로부터 (예를 들면, 식각에 의해) 금속막이 제거될 수 있고, 전구체 구조체는 박막 증착 시스템 내에 다시 배치된다.
도 7에 도시된 다른 실시예들에서, 막의 두께는, 증착 단계의 적합한 지속 시간 증착 및 증착 속도를 결정하도록 증착 시스템 내에서 테스트 재료에 대해 교정 단계(calibration runs)를 수행함으로써 제어될 수 있다. 따라서, 본 발명의 일부 실시예들은 GaN계 LED 전구체 구조체를 제조하는 단계(300); 막 증착 시스템 내에 테스트 기판을 배치하는 단계(305); 소정의 증착 속도로 소정의 시간 동안 테스트 기판 상에 금속막을 증착하는 단계(310); 및 최종 막의 두께를 측정하는 단계(315)를 포함한다. 막의 두께가 소정의 바람직한 범위 내에 도달한 경우(단계(320), 막 증착 시스템 내에 GaN계 LED 전구체 구조체가 배치되고(단계(325)), 전구체 구조체 상에 소정의 시간 동안 소정의 속도로 금속막이 증착된다(단계(330)). 막의 두께가 소정 범위 내가 아닌 경우, 막 증착 시스템 내에 제 2 테스트 기판(또는 재조절된 제 1 테스트 기판)이 배치되고(단계(305)), 소정의 제 2 시간 동안 및/또는 증착 속도로 제 2 테스트 기판 상에 제 2 박막이 증착된다.
또 다른 실시예에서 막의 두께가 문턱값에 도달한 경우, 모니터링 시스템은 막 증착 시스템에 대하여 신호 출력을 제공할 수 있다. 증착 공정의 자동적인 폐-루프 제어를 제공하기 위하여, 막 증착 시스템은 모니터링 시스템의 신호 출력에 응답하여 증착 공정을 중단할 수 있다. 도 8은 본 발명의 실시예에 따른 막 증착 시스템(50)의 개략적인 도면이다. 시스템(50)은 웨이퍼 캐리어(54)가 탑재되는 진공 챔버(52)를 포함한다. 상부에 금속막이 증착될 웨이퍼(56)는 측정 슬라이드 또는 테스트 구조체(70)와 함께 웨이퍼 캐리어(54) 상에 탑재된다. 진공 챔버(52)에는 챔버의 가스 배출을 위하여 진공 펌프 시스템(58)이 결합된다. 진공 펌프 시스템(58)은 진공 챔버(52) 내의 압력을 10-3 Pa 미만까지 감소시키기 위한 복수의 펌프들 및 계량기(미도시)들을 포함할 수 있다.
진공 챔버 내의 전자빔 발생기(60)는 소정의 에너지를 갖는 전자빔을 생성하여, 소스 타켓(64) 쪽으로 빔을 조향한다. 전자빔 발생기(60)는 전자빔 제어기(62)에 의하여 제어된다. 전자빔 발생기(60)에 의해 생성된 전자빔이 소스 타겟(64)과 충돌하면, 소스 재료가 소스 타켓(64)으로부터 증발하여 웨이퍼(56) 및 측정 슬라이드(70) 상에 증착된다. 진공 챔버의 내부 또는 외부에 탑재될 수 있는 센서(66)는, 막 두께에 따라 변하고 막 두께를 결정하는 공지된 표준들에 대하여 측정 및 비교될 수 있는 측정 슬라이드의 물리적, 전기적 또는 광학적 특성들을 모니터링함으로써, 증착된 막의 두께를 측정할 수 있다. 상술한 바와 같이, 이러한 특성들은 투과도, 반사도, 도전성, 공진 주파수 또는 다른 특성들을 포함할 수 있다. 센서(66)는 (실제 응용 장치에서 전자빔 제어기(62)와 동일할 수 있는) 센서 제어기(68)에 의하여 제어된다. 센서(66)가 증착된 막의 두께가 소정의 문턱값에 도달한 것을 검출한 경우, 모니터링 시스템은 전자빔 제어기(62)에 신호 출력을 제공하여, 전자빔 제어기가 증착 공정을 중단시키도록 한다. 따라서, 본 발명의 실시예에 따른 시스템(50)은 증착 공정에 자동화된 폐-루프 제어를 제공할 수 있다.
콘택층들은, 상술한 바와 같이, 25 Å, 10 Å, 3 Å 및 1 Å의 두께로 형성된다. 콘택층들은 백금이었다. 25 Å 층은 백금의 연속적인 층으로 가정하였다. 10 Å, 3 Å 및 1 Å 층들에 대하여 투과 주사 전자 현미경(STEM) 사진들을 얻었다. 도 9a, 10a 및 도 11a는 투과 주사 전자 현미경 사진들을 나타낸다. 투과 주사 전자 현미경 사진들은 10 Å(도 9a, >>50% 코팅 정도)에서 1 Å(도 11a, << 50% 코팅 정도)의 백금 양에 있어서 현저한 변화를 보인다. 백금의 양을 정량하기 위한 시도로서, 투과 주사 전자 현미경 사진에 대하여 특정 값을 초과하는 픽셀 값을 순백색(백금)으로 할당하고 특정 값 미만의 픽셀 값은 순흑색으로 할당하도록 그레이 스케일을 제거하는 문턱값 기술이 적용되었다. 도 9b, 도 10b, 및 도 11b에는 문턱값 기술을 적용한 후의 사진이 도시된다. 원본과 문턱값 기술이 적용된 사진을 비교하면 문턱값의 선택이 주관적일 수 있지만, 이러한 일치는 일관된다. 백색(백금)에 대한 흑색(비 백금)의 비율을 채택함으로써, 코팅 정도에 대한 지시를 얻을 수 있다. 하기 표 1은 도 9b, 도 10b, 및 도 11b의 투과 주사 전자 현미경 사진들의 분석을 나타낸다.
STEM 분석
표본 1500kX 흑/백 비율 대략적인 백금 코팅 정도
10 Å 0.6406 0.61
3 Å 1.9924 0.33
1 Å 11 0.08
상기 백금층에 대하여 오저(Auger) 표면 분석을 수행하였다. 오저 표면 분석의 결과는 도 2에 기재하였다.
오저 분석
오저 분석 백금 코팅 정도
표본 %Pt %Ga %N %C %O %Cl XÅ/25Å
1Å 7.7 34.3 19.1 30.6 7.1 1.3 0.13
3Å 16.3 27.7 14.4 33.9 6.7 1.1 0.28
5Å 27.3 21.0 10.6 34.5 5.4 1.2 0.47
10Å 39.4 14.2 3.8 36.9 5.4 0.2 0.67
25Å 58.7 2.0 2.3 33.0 3.7 0.3 1
도 2에 나타낸 바와 같이, 25 Å 층을 연속층으로 가정하는 경우, 오저 분석에 의하여 10 Å 층은 약 67 %의 코팅 정도를 갖고, 5 Å 층은 약 47 %의 코팅 정도를 가지며, 3 Å 층은 약 28 %의 코팅 정도를 갖고, 1 Å 층은 약 13%의 코팅 정도를 갖는다. 따라서, 본 발명에 따른 일부 실시예에서, 금속 오믹 콘택의 평균 두께는 금속 오믹 콘택에 의해 덮인 P 형 질화물 층의 백분율과 연관된다.
당업자는 본 발명의 사상과 범위로부터 벗어남이 없이 본 발명에 개시된 본 발명의 이점에 부합하도록 많은 개조와 변형을 행할 수 있다. 그러므로, 상기 실시예들은 예시적 목적으로 개시한 것일 뿐 이하 청구항에 의해 한정된 것과 같이 본 발명을 제한하기 위한 것으로 간주되어서는 안된다. 그러므로, 하기 청구항들은 문언적으로 개시된 구성 요소의 조합들은 물론 실질적으로 동일한 방법에 의해 실질적으로 동일한 기능을 수행하여 실질적으로 동일한 결과를 얻을 수 있는 모든 균등 요소를 포함하는 것으로 이해되어야 한다. 따라서, 청구항들은 본 명세서에 특별히 도시되고 상술한 것, 개시된 것, 개념적으로 등가인 것, 그리고, 본 발명의 본질적 사상을 구체화시키는 것들을 포함하는 것으로 이해되어야 한다.
본 발명의 일실시예에 있어서, 반도체계 발광 소자는 P 형 질화물층; 및 질화물 층상의 약 25Å 미만의 평균 두께 및 약 10-3ohm-㎝2의 콘택 비저항을 갖는 금속 오믹 콘택을 포함하며, 이러한 오믹 콘택은 광흡수를 개선하는 오믹 콘택 구조를 제공할 수 있다.
또한, 본 발명의 일실시예에 있어서, 오믹 콘택은 전자빔(e-beam) 증발법 또는 원자적으로 금속성 박막을 제어할 수 있는 다른 적합한 기술에 의하여 형성될 수 있다. 일부 실시예에서, 박막 두께의 적절한 제어를 유지하기 위하여, 증착 속도는 낮은 속도, 예를 들면 초당 0.1 - 0.5 Å 범위 내로 유지될 수 있으며, 박막 증착은 증착되는 동안 상부에 오믹 금속막이 동시에 증착되는 측정 슬라이드(witness slide)의 투과 특성을 모니터링함으로써 제어될 수 있다.

Claims (13)

  1. 반도체계 발광 소자(LED)로서,
    기판;
    상기 기판 상의 N 형 GaN 에피층;
    상기 N 형 GaN 에피층 상의 P 형 GaN 에피층;
    상기 P 형 GaN 에피층 상의, 25Å 미만의 평균 두께 및 10-3ohm-㎝2 미만의 특정 콘택 비저항을 갖는 금속 오믹 콘택;
    상기 금속 오믹 콘택 상의 본딩 패드; 및
    상기 금속 오믹 콘택을 가로질러 연장된 상기 본딩 패드 상의 전류 분산 핑거들
    을 포함하는 반도체계 발광 소자.
  2. 제1항에 있어서, 상기 평균 두께는 1Å 내지 5Å을 포함하는 반도체계 발광 소자.
  3. 제1항에 있어서, 상기 금속 오믹 콘택은 상기 금속 오믹 콘택의 오저 분석을 통해 측정된 P 형 질화물층의 13% 미만 내지 47% 미만을 덮는 반도체계 발광 소자.
  4. 제1항에 있어서, 상기 금속 오믹 콘택의 정규화된 투과도는 350nm의 측정 파장에서 92% 초과인 반도체계 발광 소자.
  5. 제1항에 있어서, 상기 평균 두께는 13Å 내지 18Å을 포함하는 반도체계 발광 소자.
  6. 제1항에 있어서, 상기 전류 분산 핑거들은 직선이거나(straight) 또는 만곡된(curved) 핑거들을 포함하는 반도체계 발광 소자.
  7. 반도체계 발광 소자(LED)로서,
    기판;
    상기 기판 상의 N 형 GaN 에피층;
    상기 N 형 GaN 에피층 상의 P 형 GaN 에피층;
    상기 P 형 GaN 에피층 상의, 25Å 미만의 평균 두께 및 10-3ohm-㎝2 미만의 특정 콘택 비저항을 갖는 금속 오믹 콘택;
    상기 금속 오믹 콘택 상의 반사체;
    상기 반사체 상의 전류 분산 핑거들; 및
    상기 N 형 GaN 에피층에 대향하는 상기 기판 상의 본딩 패드
    를 포함하는 반도체계 발광 소자.
  8. 제7항에 있어서, 상기 평균 두께는 1Å 내지 5Å을 포함하는 반도체계 발광 소자.
  9. 제7항에 있어서, 상기 반사체 상의 금속 스택을 더 포함하며, 상기 전류 분산 핑거들은 상기 반사체 상에 있는 반도체계 발광 소자.
  10. 제7항에 있어서, 상기 금속 오믹 콘택은 상기 금속 오믹 콘택의 오저 분석을 통해 측정된 P 형 질화물층의 13% 미만 내지 47% 미만을 덮는 반도체계 발광 소자.
  11. 제7항에 있어서, 상기 금속 오믹 콘택의 정규화된 투과도는 350nm의 측정 파장에서 92% 초과인 반도체계 발광 소자.
  12. 제7항에 있어서, 상기 평균 두께는 13Å 내지 18Å을 포함하는 반도체계 발광 소자.
  13. 제7항에 있어서, 상기 전류 분산 핑거들은 직선이거나(straight) 또는 만곡된(curved) 핑거들을 포함하는 반도체계 발광 소자.
KR1020127003994A 2004-07-27 2005-07-27 Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의 형성 방법 KR101335168B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US59135304P 2004-07-27 2004-07-27
US60/591,353 2004-07-27
US63970504P 2004-12-28 2004-12-28
US60/639,705 2004-12-28
PCT/US2005/026558 WO2006014996A2 (en) 2004-07-27 2005-07-27 Ultra-thin ohmic contacts for p-type nitride light emitting devices and methods of forming

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127000395A Division KR101289541B1 (ko) 2004-07-27 2005-07-27 Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의 형성 방법

Publications (2)

Publication Number Publication Date
KR20120034796A true KR20120034796A (ko) 2012-04-12
KR101335168B1 KR101335168B1 (ko) 2013-11-29

Family

ID=35787787

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020077001556A KR101335760B1 (ko) 2004-07-27 2005-07-27 Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의형성 방법
KR1020127003994A KR101335168B1 (ko) 2004-07-27 2005-07-27 Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의 형성 방법
KR1020127000395A KR101289541B1 (ko) 2004-07-27 2005-07-27 Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의 형성 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077001556A KR101335760B1 (ko) 2004-07-27 2005-07-27 Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의형성 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127000395A KR101289541B1 (ko) 2004-07-27 2005-07-27 Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의 형성 방법

Country Status (7)

Country Link
US (2) US8089090B2 (ko)
EP (1) EP1771893B1 (ko)
JP (4) JP5358092B2 (ko)
KR (3) KR101335760B1 (ko)
CN (2) CN102324452B (ko)
TW (1) TWI374552B (ko)
WO (1) WO2006014996A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
CN100388517C (zh) * 2004-07-08 2008-05-14 夏普株式会社 氮化物系化合物半导体发光元件及其制造方法
JP2006073619A (ja) * 2004-08-31 2006-03-16 Sharp Corp 窒化物系化合物半導体発光素子
JP4371956B2 (ja) * 2004-09-02 2009-11-25 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP4767035B2 (ja) * 2005-04-12 2011-09-07 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP4101823B2 (ja) 2005-06-13 2008-06-18 株式会社東芝 半導体素子、電極形成方法及び半導体素子の製造方法
US7928451B2 (en) * 2006-08-18 2011-04-19 Sensor Electronic Technology, Inc. Shaped contact layer for light emitting heterostructure
JP2008091862A (ja) * 2006-09-08 2008-04-17 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008117824A (ja) * 2006-11-01 2008-05-22 Sharp Corp 窒化物系半導体素子の製造方法
KR20090089431A (ko) * 2006-11-17 2009-08-21 쓰리엠 이노베이티브 프로퍼티즈 컴파니 Ｌｅｄ 광원용 광학 접합 조성물
WO2008064081A2 (en) * 2006-11-17 2008-05-29 3M Innovative Properties Company High efficiency light emitting diodes and methods of forming the same
EP2087533A2 (en) * 2006-11-17 2009-08-12 3M Innovative Properties Company Planarized led with optical extractor
JP4561732B2 (ja) * 2006-11-20 2010-10-13 トヨタ自動車株式会社 移動体位置測位装置
EP2087532A1 (en) * 2006-11-20 2009-08-12 3M Innovative Properties Company Optical bonding composition for led light source
WO2009147822A1 (ja) * 2008-06-06 2009-12-10 パナソニック株式会社 発光素子
US20100327300A1 (en) 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
US8604461B2 (en) * 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
TW201312763A (zh) * 2011-09-09 2013-03-16 Hon Hai Prec Ind Co Ltd 晶片封裝件
KR101908656B1 (ko) * 2012-04-09 2018-10-16 엘지이노텍 주식회사 발광 소자 패키지
WO2014151264A1 (en) 2013-03-15 2014-09-25 Crystal Is, Inc. Planar contacts to pseudomorphic electronic and optoelectronic devices
JP2014183090A (ja) * 2013-03-18 2014-09-29 Oki Electric Ind Co Ltd 透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02124406A (ja) 1988-11-01 1990-05-11 Mitsubishi Electric Corp 半導体製造装置
US4918497A (en) * 1988-12-14 1990-04-17 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
US5027168A (en) * 1988-12-14 1991-06-25 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
US4966862A (en) * 1989-08-28 1990-10-30 Cree Research, Inc. Method of production of light emitting diodes
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2987998B2 (ja) * 1991-05-21 1999-12-06 日本電気株式会社 減圧ｃｖｄ装置
JPH0580203A (ja) 1991-09-19 1993-04-02 Hitachi Ltd プラスチツク製光学部品のハードコート膜
JP3404765B2 (ja) 1992-05-27 2003-05-12 岩崎電気株式会社 傾斜機能膜付メタルハライドランプ及びその照明器具
JPH06268253A (ja) 1993-03-10 1994-09-22 Hitachi Cable Ltd 電極付エピタキシャルウェハの製造方法および電極付エピタキシャルウェハの評価方法
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
US5416342A (en) * 1993-06-23 1995-05-16 Cree Research, Inc. Blue light-emitting diode with high external quantum efficiency
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5604135A (en) * 1994-08-12 1997-02-18 Cree Research, Inc. Method of forming green light emitting diode in silicon carbide
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5631190A (en) * 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
JPH08335717A (ja) 1995-06-06 1996-12-17 Rohm Co Ltd 半導体発光素子
JP3804698B2 (ja) 1996-02-16 2006-08-02 三井化学株式会社 積層体及びその製造方法
KR100434242B1 (ko) * 1997-03-19 2004-06-04 샤프 가부시키가이샤 반도체 발광 소자
US6268618B1 (en) * 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3736181B2 (ja) 1998-05-13 2006-01-18 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004363621A (ja) 1998-05-13 2004-12-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2000252230A (ja) * 1998-12-28 2000-09-14 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2000244010A (ja) 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子の製造方法
JP3705016B2 (ja) * 1999-06-28 2005-10-12 豊田合成株式会社 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子
JP2001196631A (ja) 1999-10-29 2001-07-19 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子とその製造方法
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
JP2001339101A (ja) * 2000-05-26 2001-12-07 Sharp Corp 窒化ガリウム系化合物半導体素子
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
JP2002170988A (ja) 2000-12-01 2002-06-14 Sharp Corp 窒化物半導体発光素子とその発光装置
KR100391373B1 (ko) * 2000-10-13 2003-07-16 광주과학기술원 반사막이 삽입된 ｐ형 전극구조를 가지는 질화물계 발광다이오드 및 그 제조방법
CN1368764A (zh) * 2001-01-31 2002-09-11 广镓光电股份有限公司 一种高亮度蓝光发光晶粒的结构
JP3639789B2 (ja) 2001-01-31 2005-04-20 シャープ株式会社 窒化物系半導体発光素子
US6794684B2 (en) 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US20020117672A1 (en) * 2001-02-23 2002-08-29 Ming-Sung Chu High-brightness blue-light emitting crystalline structure
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP2002359396A (ja) 2001-06-01 2002-12-13 Stanley Electric Co Ltd 半導体発光装置
CN1505843B (zh) * 2001-06-15 2010-05-05 克里公司 在SiC衬底上形成的GaN基LED
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
JP3998445B2 (ja) * 2001-08-31 2007-10-24 株式会社東芝 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造システム、および半導体製造装置のクリーニング方法
JP4046582B2 (ja) 2001-09-17 2008-02-13 三洋電機株式会社 窒化物系半導体発光素子およびその形成方法
TW549767U (en) * 2001-12-28 2003-08-21 Veutron Corp L-type reflection mirror set
JP2004003732A (ja) 2002-05-31 2004-01-08 Mitsubishi Electric Building Techno Service Co Ltd 冷凍・空調装置の遠隔監視システム及び遠隔監視方法
JP2004063732A (ja) 2002-07-29 2004-02-26 Matsushita Electric Ind Co Ltd 発光素子
KR100826424B1 (ko) * 2003-04-21 2008-04-29 삼성전기주식회사 반도체 발광 다이오드 및 그 제조방법
JP2005117020A (ja) * 2003-09-16 2005-04-28 Stanley Electric Co Ltd 窒化ガリウム系化合物半導体素子とその製造方法
US7960746B2 (en) 2004-01-06 2011-06-14 Samsung Led Co., Ltd. Low resistance electrode and compound semiconductor light emitting device including the same
JP2005244207A (ja) * 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
US7061026B2 (en) * 2004-04-16 2006-06-13 Arima Optoelectronics Corp. High brightness gallium nitride-based light emitting diode with transparent conducting oxide spreading layer
US20080283850A1 (en) * 2004-06-24 2008-11-20 Koji Kamei Reflective Positive Electrode and Gallium Nitride-Based Compound Semiconductor Light-Emitting Device Using the Same
CN101667616A (zh) 2004-07-27 2010-03-10 克里公司 用于p型氮化物发光装置的超薄欧姆接触及其形成方法

Also Published As

Publication number Publication date
EP1771893B1 (en) 2015-03-18
WO2006014996A3 (en) 2006-05-11
CN102324455B (zh) 2016-10-12
JP5358092B2 (ja) 2013-12-04
KR101335168B1 (ko) 2013-11-29
TW200629594A (en) 2006-08-16
US20120080688A1 (en) 2012-04-05
US20060046328A1 (en) 2006-03-02
JP2014241442A (ja) 2014-12-25
JP2012069959A (ja) 2012-04-05
JP5816047B2 (ja) 2015-11-17
KR20120016172A (ko) 2012-02-22
CN102324452A (zh) 2012-01-18
TWI374552B (en) 2012-10-11
JP2012054579A (ja) 2012-03-15
JP6258820B2 (ja) 2018-01-10
US8089090B2 (en) 2012-01-03
WO2006014996A2 (en) 2006-02-09
CN102324455A (zh) 2012-01-18
KR101289541B1 (ko) 2013-07-24
EP1771893A2 (en) 2007-04-11
KR20070042976A (ko) 2007-04-24
CN102324452B (zh) 2015-11-25
US8759868B2 (en) 2014-06-24
KR101335760B1 (ko) 2013-12-05
JP2008508726A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
KR101335168B1 (ko) Ｐ 형 질화물 발광 소자를 위한 초박형 오믹 콘택 및 그의 형성 방법
US9012939B2 (en) N-type gallium-nitride layer having multiple conductive intervening layers
US9159869B2 (en) LED on silicon substrate using zinc-sulfide as buffer layer
US8686430B2 (en) Buffer layer for GaN-on-Si LED
US8865565B2 (en) LED having a low defect N-type layer that has grown on a silicon substrate
US9343641B2 (en) Non-reactive barrier metal for eutectic bonding process
TW201027795A (en) Semiconductor light emitting device including a window layer and a light-directing structure
JP2012231122A (ja) 窒化物系発光ダイオード素子とその製造方法
WO2004010509A2 (en) Light emitting diode including barrier layers and manufacturing methods therefor
US20200013925A1 (en) Semiconductor device and semiconductor device package including same
CN100557829C (zh) 用于p型氮化物发光装置的超薄欧姆接触及其形成方法
TWI659548B (zh) 發光裝置及其製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 7