KR20110139319A

KR20110139319A - 스위칭 레귤레이터 및 그 동작 제어 방법

Info

Publication number: KR20110139319A
Application number: KR1020117028243A
Authority: KR
Inventors: 유우스케 미치시타; 신야 시미즈
Original assignee: 가부시키가이샤 리코
Priority date: 2009-04-27
Filing date: 2010-04-20
Publication date: 2011-12-28
Also published as: CN102460927A; KR101264558B1; CN102460927B; WO2010125983A1; US8829876B2; JP2010259257A; US20120038341A1; JP5504685B2

Abstract

인덕터를 가지는 비절연형 스위칭 레귤레이터는, 스위치 소자; 정류 소자; 귀환 전압과 제1 기준 전압 사이의 전압차를 증폭하여 오차 전압으로서 출력하는 오차 증폭 회로부; 스위치 소자의 스위칭에 동기되도록, 미리 설정된 전압 변화를 수행하는 램프 전압과 오차 전압과의 전압 비교를 수행하여, 제1 비교 신호를 생성하여 출력하는 제1 전압 비교 회로부; 오차 전압과 제2 기준 전압과의 전압 비교를 수행하여, 제2 비교 신호를 생성하여 출력하는 제2 전압 비교 회로부; 제2 비교 신호에 기초하여 발진 동작을 개시하여, 클록 신호를 생성하여 출력하는 발진 회로부; 및 클록 신호와 제1 비교 신호에 기초하여 스위치 소자의 스위칭 제어를 수행하는 제어 회로부를 포함한다.

Description

스위칭 레귤레이터 및 그 동작 제어 방법{SWITCHING REGULATOR AND OPERATION CONTROL METHOD THEREOF}

본 발명은, DC-DC 컨버터로서 기능하는 스위칭 레귤레이터에 관한 것으로, 특히 PWM(Pulse Width Modulation) 제어 모드와 VFM 제어 모드(Variable Frequency Modulation) 제어 모드를 가지며, 예를 들어 출력 전류의 상태에 기초하여 제어 모드를 전환하는 스위칭 레귤레이터에 관한 것이다.

최근, 환경 문제를 고려하여 전자 기기의 전력 절약화가 요구되고 있고, 특히 배터리에 의해 구동되는 전자 기기에 있어서 전력 절약화 경향이 현저하다. 일반적으로, 이러한 전력 절약화를 달성하기 위하여, 전자 기기에 의해 소비되는 전력을 감소시키는 것과, 전원 회로 자체의 효율을 향상시켜 낭비적인 전력 소비를 억제하는 것이 중요하다. 소형의 전자 기기에 이용되는 고효율의 전원 회로로서, 인덕터를 이용한 비절연형 스위칭 레귤레이터가 널리 사용되고 있다.

스위칭 레귤레이터에는 2개의 주요 제어 모드가 존재한다. 첫 번째 제어 모드는, 일정 주파수의 펄스 신호를 유지하고 그 펄스 신호의 듀티 사이클을 변경함으로써 스위칭 트랜지스터의 온(ON) 시간 및 오프(OFF) 시간의 비율을 변경하고, 스무딩(smoothing) 이후의 출력 전압의 평균값을 일정하게 제어하는 PWM(Pulse Width Modulation) 제어 모드이다. 두번째 제어 모드는, 펄스 신호의 펄스 지속 기간을 일정하게 유지하고 그 펄스 신호의 주파수를 변경함으로써 스위칭 트랜지스터의 미리 정해진 주기에서의 ON 시간의 비율을 변경하고, 스무딩 이후의 출력 전압의 평균값을 일정하게 제어하는 VFM(Variable Frequency Modulation) 제어 모드이다. 또한, VFM 제어 모드에는, 2가지 타입이 존재한다. 첫 번째 타입은 펄스 신호의 주파수를 연속적으로 변경하는 방식을 포함하고, 두 번째 타입은 스위칭 레귤레이터의 클록 펄스 신호를 PWM 제어 모드로 분할함으로써 펄스 신호의 주파수를 의사적으로 변경하는 방식을 포함한다. 또한, VFM 제어 모드는 PFM(Pulse Frequency Modulation) 제어 모드로서 기재된다.

스위칭 레귤레이터 자체의 전력 소비량은, 스위칭 주파수에 비례하여 증가한다. PWM 제어 모드에서는, 경부하의 경우에도 일정 주기로 스위칭 트랜지스터의 ON/OFF 제어를 수행하기 때문에, 경부하의 경우에서의 효율이 저하된다. 한편, VFM 제어 모드에서는, 부하 전류에 기초하여 스위칭 트랜지스터의 스위칭 주파수가 변동하기 때문에, 기기에 대한 노이즈 및 리플의 영향이 증가하고, 경부하에 대해서는 스위칭 횟수가 감소되므로, 효율은 PWM 제어 모드보다 더 좋아지게 된다. 따라서, 종래에는, 부하 조건에 기초하여, PWM 제어와 VFM 제어를 전환함으로써, 경부하의 경우로부터 중부하의 경우까지의 전원 효율을 높인 스위칭 레귤레이터가 존재한다.

그러나, 스위칭 레귤레이터로부터 발생하는 노이즈는, 주변 기기에 크게 영향을 주기 때문에, 이러한 노이즈에 대하여 고려할 필요가 있다. 스위칭 레귤레이터의 노이즈 성분에서는, 스위칭 트랜지스터의 스위칭 주파수에서의 노이즈 성분이 가장 크다. VFM 제어 모드에서는, 부하 전류에 기초하여 주파수가 변동하기 때문에, 부하 전류에 기초하여 스위칭 레귤레이터로부터 발생하는 노이즈 성분이 변동한다. 전술한 노이즈에 대하여, 주변 기기를 고려하면서 스위칭 레귤레이터를 사용할 필요가 있다.

또한, 일반적으로, VFM 제어 모드로 제어되는 경우에는, PWM 제어 모드로 제어되는 경우에서 보다, 출력 전압의 리플이 더 커지게 된다. VFM 제어 모드에서도, VFM 제어에서의 최대 스위칭 주파수가 정해져 있지 않기 때문에, 인덕터 전류가 제로가 되기 전에, 스위칭 레귤레이터가 온되어, 인덕터에 에너지가 공급되는 경우에는, 출력 전압의 리플이 더 커져 버리는 문제가 있었다.

도 8은 PWM 제어와 VFM 제어를 전환하는 전류 모드 제어형 스위칭 레귤레이터의 종래예를 나타내는 회로도이다.

도 8에 있어서, 출력 커패시터(Co)에 축적된 전하가 출력 단자(OUT)에 접속된 부하(120)에서 방전되는 경우, 출력 전압(Vout)은 서서히 저하하고, 오차 전압(opout)은 상승한다. 오차 전압(opout)이 제2 기준 전압(Vr2)을 초과하는 경우, 비교기(108)의 출력 신호인 인에이블 신호(OSCEN)가 반전되고, 인에이블 신호(OSCEN)는 하이 상태로 된다. 인에이블 신호(OSCEN)가 하이 상태가 되는 경우, 발진 회로(109)는 즉시 하나의 하이 상태 펄스를 생성하여 클록 신호(CLK)로서 출력한다. 이 클록 신호(CLK)에 의해 RS 플립플롭 회로(105)가 세트되어, 출력단(Q)이 하이 상태가 된다. 그렇게 되면, 제어 회로(106)는 제어 신호(PHS 및 NLS)의 각각을 로우 상태가 되도록 설정하여, 스위칭 트랜지스터(M101)를 온시키고 동기 정류 트랜지스터(M102)를 오프시킨다.

스위칭 트랜지스터(M101)가 온되는 경우, 인덕터(L101)에 입력 전압(Vin)이 인가되기 때문에, 인덕터(L101)를 통하여 인덕터 전류(iL)가 흐른다. 시간에 관한 인덕터 전류(iL)의 증가율은 입력 전압(Vin)과 출력 전압(Vout) 사이의 전압차에 비례한다. 인덕터 전류(iL)가 출력 전류(iout)를 초과하는 경우, 출력 커패시터(Co)를 충전하기 위해서 출력 전압(Vout)이 상승하여, 오차 전압(opout)이 저하된다. 오차 전압(opout)이 제2 기준 전압(Vr2) 미만으로 저하되는 경우, 비교기(108)로부터의 인에이블 신호(OSCEN)는 하이 상태로 되돌아간다. 따라서, 발진 회로(109)는, 클록 신호(CLK)로서 하나의 펄스만을 출력하여 발진 동작을 정지시킨다.

인덕터 전류(iL)는 인덕터 전류/전압 변환 회로(110)에 의해서 인덕터 전압(Vsen)으로 변환되어 출력된다. 가산 회로(112)에서, 인덕터 전압(Vsen)에 슬로프 전압 생성 회로(111)로부터 출력된 보상 슬로프 전압(Vslp)이 가산되어 램프 전압(Vc)이 되어, 비교기(104)의 비반전 입력단에 입력된다. 램프 전압(Vc)은 시간이 경과함에 따라 상승하여, 램프 전압(Vc)이 오차 전압(opout)을 초과하면, 비교기(104)의 출력 신호(PWMOUT)가 반전되어 하이 상태가 된다. 출력 신호(PWMOUT)가 하이 상태가 되면, RS 플립플롭 회로(105)가 리셋되어, 출력단(Q)이 로우 상태가 되고, 제어 회로(106)는 제어 신호(PHS 및 NLS)의 각각이 하이 상태에 있도록 설정한다. 따라서, 스위칭 트랜지스터(M101)가 오프되고, 동기 정류 트랜지스터(M102)가 온된다.

스위칭 트랜지스터(M101)가 오프되는 경우, 인덕터(L101)의 역기전력의 영향으로 인해, 접속부(LX)의 전압(VLX)이 양전압이 된다. 따라서, 인덕터 전류/전압 변환 회로(110)의 출력 전압인 인덕터 전압(Vsen)은 접지 전압(GND)까지 저하되고, 동시에 슬로프 전압 생성 회로(111)가 동작을 정지시키고 보상 슬로프 전압(Vslp)은 접지 전압(GND)까지 저하된다. 이 결과, 램프 전압(Vc)은 접지 전압(GND)까지 저하되고, 비교기(104)의 출력 신호(PWMOUT)는 즉시 로우 상태로 되돌아간다.

인덕터 전류(iL)의 전류값이 출력 전류(iout) 이하까지 저하되면, 출력 전압(Vout)이 저하되기 시작하고, 출력 전압(Vout)이 저하되면, 오차 전압(opout)이 상승한다. 오차 전압(opout)이 제2 기준 전압(Vr2)을 초과하면, 처리는 전술한 설명의 처음으로 되돌아가고, 전술한 바와 동일한 동작이 수행된 후, 전술한 바와 같은 동작이 반복된다.

VFM 제어 모드에서, 출력 전류(iout)가 작을수록, 출력 전압(Vout)의 저하에 시간이 더 걸리기 때문에, 스위칭 트랜지스터(M101)가 온되는 기간이 길어지게 되어, 즉 스위칭 주파수가 낮아지게 된다. 또한, 출력 전류(iout)가 작을수록, 출력 전압(Vout)이 빠르게 상승하기 때문에, 오차 전압(opout)의 저하 속도가 빠르게 되어, 스위칭 트랜지스터(M101)가 온되는 기간이 짧아지게 된다. 출력 전류 (iout)가 증가하고, 스위칭 주파수가 높아지게 되고, 오차 전압(opout)이 항상 제2 기준 전압(Vr2) 이상으로 되면, VFM 제어 모드는 자동적으로 PWM 제어 모드로 전환된다.

PWM 제어 모드에서, 오차 전압(opout)은 항상 제2 기준 전압(Vr2) 이상이 되기 때문에, 비교기(108)의 출력 신호인 인에이블 신호(OSCEN)는 하이 상태가 된다. 그렇게 되면, 발진 회로(109)는 미리 정해진 주파수에서 발진하여 클록 신호(CLK)를 생성 및 출력한다. 클록 신호(CLK)가 하이 상태가 되면, RS 플립플롭 회로(105)가 세트되어, 출력단(Q)이 하이 상태가 된다. 그렇게 되면, 스위칭 트랜지스터(M101)가 온되고, 동기 정류 트랜지스터(M102)가 오프되어 인덕터 전류(iL)가 흐른다. 인덕터 전류(iL)는 인덕터 전류/전압 변환 회로(110)에서 인덕터 전압(Vsen)으로 변환되고, 보상 슬로프 전압(Vslp)이 가산되어 램프 전압(Vc)이 생성된 후, 그 램프 전압(Vc)이 비교기(104)의 비반전 입력단에 입력된다.

램프 전압(Vc)이 오차 전압(opout)을 초과하면, 비교기(104)부터의 출력 신호는 하이 상태가 되고, RS 플립플롭 회로(105)는 리셋된다. 그렇게 되면, 제어 회로(106)는 제어 신호(PSH 및 NLS)의 각각을 하이 상태로 설정하고, 스위칭 트랜지스터(M101)를 오프시켜, 동기 정류 트랜지스터(M102)를 온시킨다. 그 결과, 램프 전압(Vc)은 접지 전압(GND)으로 저하되고, 출력 신호(PWMOUT)는 로우 상태로 되돌아간다. 인덕터 전류(iL)은 동기 정류 트랜지스터(M102)를 통해 계속 흐르고, 인덕터 전류(iL)가 0이 되기 전에, 클록 신호(CLK)가 다시 하이 상태가 되어, 전술한 동작을 반복한다. PWM 제어 모드에서, 출력 전류(iout)가 커질수록, 스위칭 트랜지스터(M101)의 ON 시간이 길어지게 된다.

그러나, 도 8에 도시한 종래의 스위칭 레귤레이터는, VFM 제어 모드의 최대 스위칭 주파수를 제어할 수 없기 때문에, 회로 파라미터의 설정에 따라서, 도 9의 파형도에 도시한 바와 같이, PWM 제어 모드의 스위칭 사이클의 1 주기에서 2회 이상의 스위칭이 수행된다. 따라서, VFM 제어 모드의 최대 스위칭 주파수가, PWM 제어 모드의 스위칭 주파수보다 커지게 되고, PWM 제어 모드의 스위칭 주파수 이상의 노이즈를 고려할 필요가 있다는 문제점이 있었다. 또한, 인덕터 전류(iL)가 제로가 되는 전에, 스위칭 트랜지스터(M101)가 온되어, 인덕터(L101)에 에너지를 공급하게 되기 때문에, 출력 전압(Vout)의 리플이 커지게 된다는 문제가 있었다.

따라서, 종래의 고정 주파수형의 강압형 스위칭 레귤레이터는, 최대 발진 주파수를 설정할 수 있다(예를 들어, 일본 특허 출원 H10-225105호 공보 참조). 그러나, 발진기가 항상 동작하고 있기 때문에, 소비 전류가 증가하여, 이것이 효율이 향상되는 것을 방지한다. 또한, 가변 주파수형 강압형 스위칭 레귤레이터는, 도 8의 스위칭 레귤레이터와 같이 VFM 제어 모드의 최대 스위칭 주파수를 설정할 수 없다고 하는 문제를 가진다.

본 발명의 목적은 전술한 문제점에 대한 해결책을 제공하고, 특히, 본 발명의 목적은 간단한 회로 구성으로 VFM 제어 모드의 최대 스위칭 주파수를 PWM 제어 모드의 스위칭 주파수와 동일하게 할 수 있고, 출력 전압의 리플을 작게 하면서, VFM 제어 모드에서의 효율을 향상시킬 수 있는 스위칭 레귤레이터 및 그 동작 제어방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 실시형태는, 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여, 출력 전압으로서 출력 단자로부터 출력하고, PWM 제어와 VFM 제어를 자동적으로 전환하는, 인덕터를 가지며 비절연형인 스위칭 레귤레이터에 있어서, 제어 전극에 입력된 제어 신호에 기초하여 스위칭을 수행하여, 상기 입력 전압에 의한 상기 인덕터로의 충전을 수행하는 스위치 소자; 상기 스위치 소자가 오프되어 상기 인덕터로의 충전이 정지되면, 상기 인덕터의 방전을 수행하는 정류 소자; 상기 출력 전압에 비례한 귀환 전압과 미리 정해진 제1 기준 전압 사이의 전압차를 증폭하여, 오차 전압으로서 출력하는 오차 증폭 회로부; 상기 스위치 소자의 스위칭에 동기되도록, 미리 설정된 전압 변화를 수행하는 램프 전압과 상기 오차 전압과의 전압 비교를 수행하여, 그 비교의 결과를 나타내는 제1 비교 신호를 생성하여 출력하는 제1 전압 비교 회로부; 상기 오차 전압과 미리 정해진 제2 기준 전압과의 전압 비교를 수행하여, 그 비교의 결과를 나타내는 제2 비교 신호를 생성하여 출력하는 제2 전압 비교 회로부; 상기 제2 비교 신호에 기초하여 발진 동작을 개시하여, 미리 정해진 주파수의 클록 신호를 생성하여 출력하는 발진 회로부; 및 상기 클록 신호 및 상기 제1 비교 신호에 기초하여 상기 스위치 소자의 스위칭 제어를 수행하는 제어 회로부를 구비하며, 상기 발진 회로부는, 상기 제2 비교 신호에 기초하여 상기 발진 동작을 개시하고, 생성된 클록 신호가, 상기 스위치 소자를 온시켜 상기 인덕터로의 충전이 수행되는 상태와 반대되는 상태가 되었을 때의 상기 제2 비교 신호에 기초하여 상기 발진 동작을 정지시키는 것인 스위칭 레귤레이터를 제공한다.

상기 목적을 달성하기 위하여, 본 발명의 실시형태는, 제어 전극에 입력된 제어 신호에 기초하여 스위칭을 수행하는 스위치 소자; 상기 스위치 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 의한 충전이 수행되는 인덕터; 및 상기 스위치 소자가 오프되어 상기 인덕터로의 충전이 정지될 때, 상기 인덕터의 방전을 수행하는 정류 소자를 포함하고, 출력 단자로부터의 출력 전압이 미리 정해진 정전압이 되도록 상기 스위치 소자에 대한 스위칭 제어를 수행하고, 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 출력 전압으로서 상기 출력 단자로부터 출력하고, PWM 제어와 VFM 제어를 자동적으로 전환하는 스위칭 레귤레이터의 동작 제어 방법에 있어서, 상기 출력 전압에 비례한 귀환 전압과 미리 정해진 제1 기준 전압과의 전압차를 증폭하여 오차 전압을 생성하는 단계; 미리 설정된 전압 변화를 수행하는 램프 전압을 생성하는 단계; 상기 스위치 소자의 스위칭에 동기되도록, 상기 오차 전압과 상기 램프 전압과의 전압 비교를 수행하여, 그 비교의 결과를 나타내는 제1 비교 신호를 생성하는 단계; 상기 오차 전압과 미리 정해진 제2 기준 전압과의 전압 비교를 수행하여, 그 비교의 결과를 나타내는 제2 비교 신호를 생성하는 단계; 상기 제2 비교 신호에 기초하여 미리 정해진 주파수의 클록 신호를 생성하는 단계; 그 생성된 클록 신호가, 상기 스위치 소자를 온시켜 상기 인덕터로의 충전이 수행되는 상태와 반대되는 상태가 되었을 때의 상기 제2 비교 신호에 기초하여 상기 클록 신호의 생성을 정지시키는 단계; 및 상기 클록 신호와 상기 제1 비교 신호에 기초하여 상기 스위치 소자의 스위칭 제어를 수행하는 단계를 포함하는 스위칭 레귤레이터의 동작 제어 방법을 제공한다.

도 1은 본 발명의 실시형태에서의 스위칭 레귤레이터의 회로예를 나타낸 도면이다.
도 2는 도 1의 스위칭 레귤레이터의 동작예의 타이밍도를 나타낸다.
도 3은 VFM 모드에서의 스위칭 주파수가 최대가 되는 상태를 지속하는 경우의 일례의 타이밍도를 나타낸다.
도 4는 도 1의 발진 제어 회로(13)의 회로예를 나타내는 도면이다.
도 5는 도 4의 발진 제어 회로(13)를 이용한 경우의 각 신호의 파형예에 대한 타이밍도를 나타낸다.
도 6은 도 1의 발진 제어 회로(13)의 다른 회로예를 나타낸 도면이다.
도 7은 본 발명의 실시형태에서의 스위칭 레귤레이터의 다른 회로예를 나타내는 도면이다.
도 8은 전류 모드 제어형 스위칭 레귤레이터의 종래예를 나타내는 회로도이다.
도 9는 도 8의 스위칭 레귤레이터에서의 문제점을 나타내는 타이밍도이다.

다음으로, 도면에 도시하는 실시형태에 기초로 하여, 본 발명을 상세히 설명한다.

[실시형태]

도 1은 본 발명의 제1 실시형태에서의 스위칭 레귤레이터의 회로예를 도시한 도이다.

도 1에 있어서, 스위칭 레귤레이터(1)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 강압하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(20)로 출력하는 동기 정류 방식의 전류 모드 제어형 스위칭 레귤레이터로서 기능한다. 또한, 스위칭 레귤레이터(1)는 출력 단자(OUT)로부터 출력되는 출력 전류(iout)에 기초하여 PWM 제어와 VFM 제어를 자동적으로 전환함으로써 상기 강압 동작을 수행한다.

스위칭 레귤레이터(1)는, PMOS 트랜지스터로 이루어지는 스위칭 트랜지스터(M1)와, NMOS 트랜지스터로 이루어지는 동기 정류 트랜지스터(M2)를 포함한다.

또한, 스위칭 레귤레이터(1)는, 미리 정해진 제1기준 전압(Vr1)을 생성하여 출력하는 제1 기준 전압 발생 회로(2), 출력 전압 검출용 저항(R1 및 R2), 인덕터(L1), 출력 커패시터(Co), 오차 증폭 회로(3), 제1 비교기(4), RS 플립플롭 회로(5), 제어 회로(6), 미리 정해진 제2 기준 전압(Vr2)을 생성하여 출력하는 제2 기준 전압 발생 회로(7) 및 제2 비교기(8)를 포함한다. 스위칭 레귤레이터(1)는 미리 정해진 클록 신호(CLK)를 생성하여 출력하는 발진 회로(9), 인덕터(L1)에 흐르는 인덕터 전류(iL)를 검출하여, 검출된 인덕터 전류(iL)에 기초하여 인덕터 전압(Vsen)을 생성하여 출력하는 인덕터 전류/전압 변환 회로(10), 미리 정해진 톱니파 신호를 형성하는 슬로프 전압(Vslp)을 생성하여 출력하는 슬로프 전압 생성 회로(11), 가산 회로(12), 제2 비교기(8)의 출력 신호에 기초하여 발진 회로(9)의 구동 제어를 수행하는 발진 제어 회로(13)를 더 포함한다.

스위치 소자는 스위칭 트랜지스터(M1)를 포함한다. 정류 소자는 동기 정류 트랜지스터(2)를 포함한다. 오차 증폭 회로부는 제1 기준 전압 발생 회로(2), 오차 증폭 회로(3) 및 저항(R1 및 R2)을 포함한다. 제1 전압 비교 회로부는 제1 비교기(4), 인덕터 전류/전압 변환 회로(10), 슬로프 전압 생성 회로(11) 및 가산 회로(12)를 포함한다. 제2 전압 비교 회로부는 제2 기준 전압 발생 회로(7) 및 제2 비교기(8)를 포함한다. 발진 회로부는 발진 회로(9) 및 발진 제어 회로(13)를 포함한다. 제어 회로부는 RS 플립플롭 회로(5) 및 제어 회로(6)를 포함한다. 제1 전압 비교 회로는 제1 비교기(4)를 포함한다. 스위칭 레귤레이터(1)에 있어서, 인덕터(L1) 및 출력 커패시터(Co)를 제외한 각 회로를 하나의 IC에 집적할 수도 있고, 일부 경우에 있어서는, 스위칭 트랜지스터(M1) 및/또는 동기 정류 트랜지스터(M2), 인덕터(L1) 및 출력 커패시터(Co)를 제외한 각 회로를 하나의 IC에 집적할 수도 있다.

입력 단자(IN)와 접지 전압(GND) 사이에, 스위칭 트랜지스터(M1)와 동기 정류 트랜지스터(M2)가 직렬로 접속되어 있다. 스위칭 트랜지스터(M1)와 동기 정류 트랜지스터(M2) 사이에 있는 접속부(LX)와, 출력 단자(OUT) 사이에는 인덕터(L1)가 접속된다. 출력 단자(OUT)와 접지 전압(GND) 사이에는, 저항(R2 및 R1)이 직렬로 접속되고 출력 콘덴서(Co)가 접속되어 있다. 저항(R2 및 R1) 사이의 접속부로부터 귀환 전압(Vfb)이 출력된다. 오차 증폭 회로(3)에서, 반전 입력단에는 귀환 전압( Vfb)이 입력되고, 비반전 입력단에는 제1 기준 전압(Vr1)이 입력된다. 오차 증폭 회로(3)는 귀환 전압(Vfb)과 제1 기준 전압(Vr1) 사이의 전압차를 증폭하여 오차 전압(opout)을 생성하여, 제1 비교기(4)의 반전 입력단에 출력한다. 출력 전압(Vout)이 저하되면, 오차 증폭 회로(3)에 의해 오차 전압(opout)을 상승시키고, 출력 전압(Vout)이 상승하면, 오차 증폭 회로(3)에 의해 오차 전압(opout)을 저하시킨다.

인덕터 전류/전압 변환 회로(10)는 입력 전압(Vin)과 접속부(LX)의 전압(VLX)으로부터 인덕터 전압(Vsen)을 생성하여 출력한다. 가산 회로(12)에는 슬로프 전압 생성 회로(11)부터의 슬로프 전압(Vslp)과 인덕터 전류/전압 변환 회로(10)로부터의 인덕터 전압(Vsen)이 각각 입력되고, 가산 회로(12)는 슬로프 전압(Vslp)과 인덕터 전압(Vsen)을 가산하여 인덕터 전류(iL)에 비례한 램프 전압(Vc)을 생성하여 제1 비교기(4)의 비반전 입력단에 출력한다. 제1 비교기(4)는 오차 증폭 회로(3)부터의 오차 전압(opout)과 가산 회로(12)로부터 출력된 램프 전압(Vc)과의 전압 비교를 수행하여 펄스 신호를 형성하는 제1 비교 신호(PWMOUT)를 생성하여, RS 플립플롭 회로(5)의 리셋 입력단(R)에 출력한다.

제2 비교기(8)에 있어서, 비반전 입력단에는 오차 전압(opout)이 입력되고 반전 입력단에는 제2 기준 전압(Vslp)이 각각 입력되고, 출력단은 발진 제어 회로(13)에 접속되어 있다. 제2 비교기(8)는, 제2 기준 전압(Vr2)과 오차 전압(opout)과의 전압 비교를 수행하여, 오차 전압(opout)이 제2 기준 전압(Vr2) 이상이 되면 출력 신호인 제2 비교 신호(CMPOUT)를 하이 상태로 설정하고, 오차 전압(opout)이 제2 기준 전압(Vr2) 미만이 되면 제2 비교 신호(CMPOUT)를 로우 상태로 설정한다. 발진 제어 회로(13)는 제2 비교기(8)부터의 제2 비교 신호(CMPOUT)와 발진 회로(9)로부터 출력되는 클록 신호(CLK)로부터 인에이블 신호(OSCEN)을 생성하여 그 인에이블 신호(CMPOUT)를 발진 회로(9)에 출력한다.

발진 회로(9)는 하이 상태의 인에이블 신호(OSCEN)가 입력되면, 발진 동작을 개시하여 클록 신호(CLK)를 생성하여 출력하고, 로우 상태의 인에이블 신호(OSCEN)가 입력되면, 발진 동작을 정지하고 클록 신호(CLK)의 출력을 정지하여 로우 상태의 신호를 출력한다. 이러한 방식으로, 발진 회로(9)는 인에이블 신호(OSCEN)가 하이 상태가 되면, 미리 정해진 클록 신호(CLK)를 출력하고, 인에이블 신호(OSCEN)가 로우 레벨이 되면, 발진 동작을 정지시키고 클록 신호(CLK)를 로우 상태로 설정한다.

발진 회로(9)로부터 출력된 클록 신호(CLK)는, RS 플립플롭 회로(5)의 세트 입력단 (S) 및 발진 제어 회로(13)에 각각 입력되고, RS 플립플롭 회로(5)의 출력단(Q)은 제어 회로(6)의 입력단(In)에 접속된다. RS 플립플롭 회로(5)는, 세트 입력단(S)에 하이 상태의 신호가 입력되면, 출력단(Q)을 하이 상태로 설정하고, RS 플립플롭 회로(5)의 리셋 입력단(R)에 하이 상태 신호가 입력되면, 출력단(Q)을 로우 상태로 설정한다. 제어 회로(6)에는 RS 플립플롭 회로(5)의 출력 신호와, 접속부(LX)의 전압(VLX)이 각각 입력된다. 제어 회로(6)의 출력단(P)은, 스위칭 트랜지스터(M1)의 게이트에 접속되어 있고, 제어 회로(6)의 출력단(N)은, 동기 정류 트랜지스터(M2)의 게이트에 접속되어 있다.

제어 회로(6)는, RS 플립플롭 회로(5)의 출력 신호가 하이 상태가 되면, 제어 신호(PHS 및 NLS)의 각각을 로우 상태로 설정하고, 스위칭 트랜지스터(M1)를 온시키고 동기 정류 트랜지스터(M2)를 오프시킨다. 제어 회로(6)는, RS 플립플롭 회로(5)의 출력 신호가 로우 상태가 되면, 제어 신호(PHS 및 NLS)의 각각을 하이 상태로 설정하고, 스위칭 트랜지스터(M1)를 오프시키고 동기 정류 트랜지스터(M2)를 온시킨다. 그러나, 제어 회로(6)는, 접속부(LX)의 전압(VLX)이 0V 이상이 되면, RS 플립플롭 회로(5)의 출력 신호에 관계없이, 제어 신호(NLS)를 로우 상태로 설정하고 동기 정류 트랜지스터(M2)를 오프시킨다. 이러한 방식으로, 제어 회로(6)는 인덕터 전류(iL)의 역류를 방지할 수 있다.

인덕터 전류/전압 변환 회로(10)는 스위칭 트랜지스터(M1)의 소스-드레인 사이의 전압을 증폭하여 인덕터 전압(Vsen)으로서 출력한다. 스위칭 트랜지스터(M1)의 온상태의 저항은 드레인 전류에 관계없이 거의 일정하므로, 스위칭 트랜지스터(M1)의 소스-드레인 사이의 전압은 스위칭 트랜지스터(M1)의 드레인 전류에 비례한다. 또한, 모든 드레인 전류가 인덕터 전류(iL)가 되기 때문에, 스위칭 트랜지스터(M1)의 소스-드레인 사이의 전압은 인덕터 전류(iL)에 비례한 전압이 된다.

슬로프 전압 생성 회로(11)는, 서브 고조파 발진을 방지하기 위해서, 인덕터 전압(Vsen)에 가산되는 슬로프 전압(Vslp)을 생성한다. 인덕터 전압(Vsen)과 슬로프 전압(Vslp)이 가산 회로(12)에서 가산되어, 램프 전압(Vc)으로서 제1 비교기(4)의 비반전 입력단에 출력된다.

전술한 구성에 있어서, 도 2는 도 1의 스위칭 레귤레이터(1)의 동작예의 타이밍도를 나타내며, 도 2를 참조하면서 도 1의 스위칭 레귤레이터(1)의 동작을 설명한다.

우선, VFM 제어 모드에서의 동작을 설명한다.

출력 커패시터(Co)에 축적된 전하가 출력 단자(OUT)에 접속된 부하(20)에서 방전되면, 출력 전압(Vout)은 서서히 저하한다. 그렇게 되면, 오차 전압(opout)은 상승하고, 오차 전압(opout)이 제2 기준 전압(Vr2) 이상이 되면, 제2 비교 신호(CMPOUT)는 하이 상태가 된다. 제2 비교 신호(CMPOUT)가 하이 상태가 되면, 발진 제어 회로(13)는, 즉시 인에이블 신호(OSCEN)를 하이 상태로 설정한다.

인에이블 신호(OSCEN)가 하이 상태가 되면, 발진 회로(9)는 즉시 발진 동작을 개시하여 하이 상태의 펄스에 의해 형성되는 미리 정해진 클록 신호(CLK)를 세트 입력단(S)에 출력한다. 클록 신호(CLK)에서의 하이 상태의 펄스에 의해 RS 플립플롭 회로(5)가 세트되고, 출력단(Q)은 하이 상태가 된다. 그 후, 제어 회로(6)는 제어신호(PHS 및 NLS)의 각각을 로우 상태로 설정하고, 스위칭 트랜지스터(M1)를 온시키고 동기 정류 트랜지스터(M2)를 오프시킨다. 스위칭 트랜지스터(M1)가 온되면, 입력 전압(Vin)이 인덕터(L1)에 접속되고, 인덕터(L1)에 인덕터 전류(iL)가 흐른다. 시간과 관련된 인덕터 전류(iL)의 증가율은, 입력 전압(Vin)과 출력 전압(Vout) 사이의 전압차에 비례한다.

한편, 발진 제어 회로(13)는, 클록 신호(CLK)가 하이 상태로부터 로우 상태가 된 시점에서, 제2 비교 신호(CMPOUT)가 로우 상태로 되는 경우에는, 인에이블 신호(OSCEN)를 로우 상태로 설정하고, 제2 비교 신호(CMPOUT)가 하이 상태로 되는 경우에는, 계속해서 인에이블 신호(OSCEN)를 하이 상태로 설정한다.

인덕터 전류(iL)가 출력 전류(iout)를 초과하면, 출력 커패시터(Co)를 충전하기 위하여 출력 전압(Vout)이 상승하고, 이에 따라 오차 전압(opout)이 저하된다. 오차 전압(opout)이 제2 기준 전압(Vr2) 미만이 되면, 제2 비교 신호(CMPOUT)는 로우 상태로 되돌아간다. 따라서, 발진 제어 회로(13)는, 전술한 바와 같이 클록 신호 (CLK)가 로우 상태가 된 시점에서 인에이블 신호(OSCEN)를 로우 상태로 설정하고, 발진 회로(9)는, 발진 동작을 정지시켜 하이 상태의 펄스의 출력을 정지하고, 클록 신호(CLK)를 로우 상태로 설정한다. 즉, 발진 회로(9)는 하나의 하이 상태의 펄스만을 출력한다.

인덕터 전류(iL)는 인덕터 전류/전압 변환 회로(10)에 의해 인덕터 전압(Vsen)으로 변환되고, 인덕터 전압(Vsen)에 슬로프 전압 생성 회로(11)로부터 출력된 슬로프 전압(Vslp)이 가산 회로(12)에 의해 가산되어 램프 전압(Vc)이 생성된다. 램프 전압(Vc)은 시간이 경과함에 따라 상승하고, 램프 전압(Vc)이 오차 전압(opout)을 초과하면 제1 비교 신호(PWMOUT)가 반전되어 하이 상태가 된다.

제1 비교 신호(PWMOUT)가 하이 상태가 되면, RS 플립플롭 회로(5)가 리셋되어, 출력단(Q)이 로우 상태가 된다. 제어 회로(6)는, 제어 신호(PHS 및 NLS)의 각각을 하이 상태로 설정하고, 스위칭 트랜지스터(M1)를 오프시키고 동기 정류 트랜지스터(M2)를 온시킨다. 스위칭 트랜지스터(M1)가 오프되면, 인덕터(L1)의 역기전력의 영향으로 인해, 접속부(LX)의 전압이 음전압이 된다. 따라서, 인덕터 전류/전압 변환 회로(10)부터의 인덕터 전압(Vsen)은 접지 전압(GND)까지 저하되고, 이와 동시에, 슬로프 전압 생성 회로(11)도 동작을 정지하여 슬로프 전압(Vslp)을 접지 전압(GND)까지 저하시킨다. 이 결과, 램프 전압(Vc)은 접지 전압(GND)까지 저하되고, 제1 비교 신호(PWMOUT)는 즉시 로우 상태로 되돌아간다. 스위칭 트랜지스터(M1)가 오프되더라도, 동기 정류 트랜지스터(M2)는 온되고, 인덕터 전류(iL)는 동기 정류 트랜지스터(M2)를 통하여 접지 전압(GND)으로부터 계속해서 흐른다. 이 때의 시간과 관련된 인덕터 전류(iL)의 감소율은 출력 전압(Vout)에 비례한다.

인덕터(L1)에 축적되어 있었던 에너지가 전부 방출되어 인덕터 전류(iL)가 제로가 되면, 출력 단자(OUT)의 측으로부터 인덕터(L1)와 동기 정류 트랜지스터(M2)를 통해서 접지 전압(GND)에 전류가 흐르고, 즉 역전류가 발생하여, 스위칭 레귤레이터의 변환 효율을 크게 저하시킨다. 따라서, 이러한 역전류의 발생을 방지하기 위하여, 제어 회로(6)는, 접속부(LX)의 전압(VLX)이 0V가 되면, RS 플립플롭 회로(5)의 출력 신호에 관계없이, 제어 신호(NLS)를 로우 상태로 설정하고, 동기 정류 트랜지스터(M2)를 오프시킨다. 인덕터 전류(iL)가 출력 전류(iout) 이하까지 저하되면, 출력 전압(Vout)이 저하되기 시작하며, 출력 전압(Vout)이 저하되면, 오차 전압(opout)이 상승한다. 오차 전압(opout)이 제2 기준 전압(Vr2) 이상이 되면, 처리는 전술한 설명의 처음으로 되돌아간 후, 전술한 동작을 반복한다.

VFM 제어 모드로 동작하고 있을 때는, 출력 전류(iout)가 작을수록, 출력 전압(Vout)을 저하시키기 위한 시간이 더 걸리기 때문에, 스위칭 트랜지스터(M1)가 온되는 기간이 길어지게 되고, 즉 스위칭 주파수가 낮아지게 된다. 또한, 출력 전류(iout)가 작을수록, 출력 전압(Vout)이 빠르게 상승하기 때문에, 오차 전압(opout)의 저하 속도가 빠르게 되어, 스위칭 트랜지스터(M1)가 온되는 기간이 짧아진다. 출력 전류(iout)가 증가하여 스위칭 주파수가 높아지고, 오차 전압(opout)이 항상 제2 기준 전압(Vr2) 이상이 되면, VFM 제어 모드는 자동적으로 PWM 제어 모드로 전환된다.

PWM 제어 모드에서의 동작을 아래와 같이 설명한다.

오차 전압(opout)은 항상 제2 기준 전압(Vr2) 이상이 되기 때문에, 제2 비교 전압(CMPOUT)은 항상 하이 상태가 된다. 따라서, PWM 제어 모드에 있어서, 발진 제어 회로(13)는 인에이블 신호(OSCEN)를 항상 하이 상태로 설정하고, 발진 회로(9)는 항상 미리 정해진 주파수로 발진 동작을 수행하고 미리 정해진 클록 신호(CLK)를 출력한다. 클록 신호(CLK)가 하이 상태가 되면, RS 플립플롭 회로(5)가 세트되고, 출력단(Q)이 하이 상태가 된다. 따라서, VFM 제어 모드에 대한 설명에서 서술한 바와 같이, 스위칭 트랜지스터(M1)가 온되고 동기 정류 트랜지스터(M2)가 오프되는 경우, 인덕터 전류(iL)가 흐른다. 인덕터 전류(iL)는 인덕터 전류/전압 변환 회로(10)에 의해 인덕터 전압(Vsen)으로 변환되고, 보상 슬로프 전압(Vslp)이 가산되어, 램프 전압(Vc)이 생성된 후, 그 램프 전압(Vc)은 비교기(4)의 비반전 입력단에 입력된다.

램프 전압(Vc)이 오차 전압(opout)을 초과하면, 제1 비교 신호(PWMOUT)가 하이 상태가 되어, RS 플립플롭 회로(5)가 리셋된다. 따라서, 제어 회로(6)는 제어 신호(PSH 및 NLS)의 각각을 하이 상태로 설정하여, 스위칭 트랜지스터(M1)를 오프시키고 동기 정류 트랜지스터(M2)를 온시킨다. 그 결과, 램프 전압(Vc)은 접지 전압(GND)까지 저하하고, 제1 비교 신호(PWMOUT)는 로우 상태로 되돌아간다. 인덕터 전류(iL)는 동기 정류 트랜지스터(M2)를 통해 계속해서 흐른다.

인덕터 전류(iL)가 제로가 되기 전에, 클록 신호(CLK)의 다음 펄스가 다시 하이 상태로 되어, 전술한 바와 같은 동작을 반복한다. PWM 제어 모드에서, 출력 전류(iout)가 커질수록, 스위칭 트랜지스터(M1)의 ON 시간이 길어지게 된다. VFM 제어모드로부터 PWM 제어 모드로의 순조로운 이행을 위하여, VFM 제어 모드로부터 PWM 제어 모드로 전환되는 임계점에 있어서의 인덕터 전류(iL)의 값이 중요하다.

여기서, VFM 제어 모드에서의 스위칭 주파수는 PWM 제어 모드로 이행하기 직전에 최대가 된다. 도 3은 이러한 상태가 계속되는 경우의 일례를 나타내는 타이밍도이다.

출력 전압(Vout)이 저하하여, 오차 전압(opout)이 제2 기준 전압(Vr2) 이상이 되면, 제2 비교 신호(CMPOUT)는 반전되어 하이 상태가 된다. 발진 제어 회로(13)는, 제2 비교 신호(CMPOUT)가 하이 상태가 되면, 인에이블 신호(OSCEN)를 로우 상태로부터 하이 상태로 설정한다. 인에이블 신호(OSCEN)가 하이 상태가 되면, 발진 회로(9)는, 즉시 발진 동작을 개시하여 미리 정해진 하이 상태의 펄스에 의해 형성되는 클록 신호(CLK)를 생성하여 출력한다. 그 펄스에 의해 RS 플립플롭 회로(5)가 세트되어, 출력단(Q)이 하이 상태가 된다. 제어 회로(6)는, 제어 신호(PHS 및 NLS)의 각각을 로우 상태로 설정한다. 따라서, 스위칭 트랜지스터(M1)가 온되고 동기 정류 트랜지스터(M2)가 오프된다.

이 때, 발진 제어 회로(13)는, 발진 회로(9)로부터의 클록 신호(CLK)가 하이 상태로 된 후 PWM 제어 모드에서의 스위칭 사이클의 1주기 동안에, 즉 클록 신호(CLK)의 1주기 동안에, 인에이블 신호(OSCEN)가 다시 로우 상태로부터 하이 상태로 되지 않도록 제어한다. 특히, 발진 제어 회로(13)는, 발진 회로(9)가 발진 동작을 개시한 직후에 발진 회로(9)에서 생성된 하이 상태의 펄스가 로우 상태가 되었을 때, 즉시 인에이블 신호(OSCEN)를 로우 상태로 설정하고 발진 회로(9)의 발진 동작을 정지시키고, 제2 비교 신호(CMPOUT)가 하이 상태가 되면, 발진 제어 회로(13)는 계속해서 인에이블 신호(OSCEN)를 하이 상태로 설정하고 발진 회로(9)의 발진 동작을 지속한다.

따라서, PWM 제어 모드의 스위칭 사이클의 1주기 동안에, 클록 신호(CLK)는 다시 하이 상태로 되지 않고, RS 플립플롭 회로(5)는 다시 세트되지 않는다. 즉, 스위칭 트랜지스터(M1)는, PWM 제어 모드의 스위칭 사이클의 1주기 동안에, 항상 1회 이하로만 온될 수 있다. 따라서, 도 3에 나타낸 바와 같이, VFM 제어 모드에서의 최대 주파수는, PWM 제어 모드의 스위칭 주파수와 동일하게 되도록 제어된다.

VFM 제어 모드로부터 PWM 제어 모드로 이행하는 경우에, 예를 들어 출력 전류(iout)를 불연속 동작 모드로부터 연속 동작 모드로 이행하는 임계 전류값이 되도록 제2 기준 전압(Vr2)을 설정함으로써, 출력 전압(Vout)의 변동 없이 PWM 제어 모드로 순조롭게 이행시킬 수 있다.

다음으로, 도 4는 도 1의 발진 제어 회로(13)의 회로예를 나타내는 도면이며, 도 5는 도 4의 발진 제어 회로(13)를 이용한 경우의 각 신호의 파형예를 나타내는 타이밍도이다.

도 4에 있어서, 발진 제어 회로(13)는, NOR 회로(21, 22)와 인버터 회로(23, 24)를 포함한다. NOR 회로(21, 22)는 RS 플립플롭 회로(RSFF)를 형성한다.

NOR 회로(21)의 한쪽의 입력단에는 제2 비교 신호(CMPOUT)가 입력되어 있고, NOR 회로(21)의 다른 쪽의 입력단은 NOR 회로(22)의 출력단에 접속된다. NOR 회로(21)의 출력단은 인버터 회로(24)의 입력단에 접속되며, 인버터 회로(24)의 출력단으로부터 인에이블 신호(OSCEN)가 출력된다. 또한, NOR 회로(22)의 한쪽의 입력단에는 인버터 회로(23)를 통해 클록 신호(CLK)가 입력되어 있고, NOR 회로(22)의 다른 쪽의 입력단은 NOR 회로(21)의 출력단에 접속되어 있다.

클록 신호(CLK)가 로우 상태에 있을 때, 제2 비교 신호(CMPOUT)가 하이 상태가 되면, 인에이블 신호(OSCEN)가 하이 상태로 되어 발진 회로(9)가 발진 동작을 개시하여, 클록 신호(CLK)가 로우 상태로부터 하이 상태로 된다. 클록 신호(CLK)가 하이 상태에 있는 동안에, 제2 비교 신호(CMPOUT)가 로우 상태로 되더라도, 인에이블 신호(OSCEN)는 로우 상태로 되지 않고, 발진 회로(9)는 발진 동작을 계속한다. 클록 신호(CLK)가 하이 상태로부터 로우 상태가 될 때, 제2 비교 신호(CMPOUT)가 로우 상태로 되면, 인에이블 신호(OSCEN)는 로우 상태가 되고, 발진 회로(9)는 발진 동작을 정지하여 슬리핑 상태가 된다.

즉, 클록 신호(CLK)가 하이 상태인 PWM 제어 모드의 스위칭 사이클에서의 1주기 동안에, 발진 회로(9)는 슬리핑 상태로 될 수 없고, 클록 신호(CLK)는 로우 상태로부터 하이 상태로 되지 않기 때문에, RS 플립플롭 회로(5)를 세트할 수 없다. 즉, 스위칭 트랜지스터(M1)는, PWM 제어 모드의 스위칭 사이클에서의 1주기 동안에 항상 1회 이하로만 온될 수 있다. 따라서, VFM 제어 모드에서의 최대 스위칭 주파수는, PWM 제어 모드의 스위칭 주파수와 동일하게 되도록 제어된다.

도 5에서는, 클록 신호(CLK)의 다운 에지의 타이밍과 동기화되는 인에블 신호(OSCEN)의 다운 에지의 타이밍을 더 쉽게 이해하기 위하여, PWM 제어 모드에서의 스위칭 주파수의 1주기 내에서, 클록 신호(CLK)가 하이 상태로부터 로우 상태로 저하되고, 하이 상태로부터 로우 상태로의 클록 신호(CLK)의 상기 저하와 동시에, 인에이블 신호(OSCEN)가 하이 상태로부터 로우 상태로 저하되는 예를 나타낸다. 이론적으로, VFM 제어 모드에서의 최대 스위칭 주파수를, 이상적으로는 PWM 제어 모드의 스위칭 사이클의 1 주기에서, 로우 레벨에 있는 인에이블 신호(OSCEN)의 시간을 거의 제로에 가깝게 함으로써, PWM 제어 모드의 스위칭 주파수와 동일하게 할 수 있다. 도 2와 도 5를 비교한 경우에, 도 2에서는, 인에이블 신호(OSCEN)의 다운 에지의 타이밍과 클록 신호(CLK)의 다운 에지의 타이밍이 서로 동기화되지 않는다. 그러나, 도 4에 나타낸 회로를 발진 제어 회로(13)로서 이용하는 경우에, 도 2에 나타낸 인에이블 신호(OSCEN)의 다운 에지의 타이밍과 클록 신호(CLK)의 다운 에지의 타이밍은, 도 5에 나타낸 인에이블 신호(OSCEN)와 클록 신호(CLK)뿐만 아니라 서로에 대하여 동기화될 수 있다.

도 6은 도 1의 발진 제어 회로(13)의 또 다른 회로예를 나타내는 도면이다.

도 6에 있어서, 발진 제어 회로(13)는, D 플립플롭 회로(31) 및 인버터 회로(32 내지 34)를 포함한다.

D 플립플롭 회로(31)에 있어서, 입력단(D)에는 입력 전압(Vin)이 입력되고, 클록 입력단(CK)에는 인버터 회로(32)를 통해 클록 신호(CLK)가 입력되고, 리셋 입력단(RB)에는 인버터 회로(33)를 통해 제2 비교 신호(CMPOUT)가 입력된다. D 플립플롭 회로(31)의 출력단(Q)은 인버터 회로(34)의 입력단에 접속되고, 인버터 회로(34)의 출력단으로부터 인에이블 신호(OSCEN)가 출력된다. 또한, 도 6의 발진 제어 회로(13)를 이용한 경우에, 도 5에 나타낸 파형의 각 신호를 얻을 수 있다.

전류 모드 제어형 스위칭 레귤레이터의 일례(도 1 참조)를 설명하였지만, 본 발명은 이것으로 한정되지 않고, 전압 모드 제어형 스위칭 레귤레이터(도 7 참조)에도 적용될 수 있다. 도 7에 있어서, 도 1에 설명된 것과 동일한 소자들은 동일한 부호에 의해 표시되며, 여기서는 도 1과 도 7 사이의 차이점만을 설명한다.

도 1과 도 7 사이의 차이점은, 도 1의 인덕터 전류/전압 변환 회로(10), 슬로프 전압 생성 회로(11) 및 가산 회로(12) 대신에, 전압 생성 회로(41)가 제공된다는 점이다. 전압 생성 회로(41)는 톱니파 전압을 포함하는 미리 정해진 삼각파 전압을 형성하는 램프 전압(Vc)을 생성하여 출력한다.

도 7에 있어서, 스위칭 레귤레이터(1)는, 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 강압하여 출력 전압(Vout)으로서 출력단자(OUT)로부터 부하(20)에 출력하는 동기 정류 방식의 전압 모드 제어형 스위칭 레귤레이터로서 기능한다. 스위칭 레귤레이터(1)는, 출력전압(Vout)에 기초하여 PWM 제어와 VFM 제어를 자동적으로 전환함으로써 상기 강압 동작을 수행한다.

도 7의 스위칭 레귤레이터(1)는, 스위칭 트랜지스터(M1), 동기 정류 트랜지스터(M2), 제1 기준 전압 발생 회로(2), 저항(R1 및 R2), 인덕터(L1), 출력 커패시터(Co), 오차 증폭 회로(3), 제1 비교기(4), RS 플립플롭 회로(5), 제어 회로(6), 제2 기준 전압 발생 회로(7), 제2 비교기(8), 발진 회로(9)와, 발진 제어 회로(13) 및 전압 생성 회로(41)를 갖는다. 도 7에서, 제1 전압 비교 회로부는 제1 비교기(4) 및 전압 생성 회로(41)를 포함한다.

전압 생성 회로(41)는, 클록 신호(CLK)와 동일한 주파수에서 전압의 상승과 하강을 반복하는 램프 전압(Vc)을 생성한다. 전압 생성 회로(41)로부터 출력된 램프 전압(Vc)은 제1 비교기(4)의 비반전 입력단에 입력된다. 전압 생성 회로(41) 이외의 도 7의 스위칭 레귤레이터의 구성은, 도 1의 스위칭 레귤레이터(1)와 동일하며, 여기서는 설명하지 않는다.

따라서, 본 실시형태에서의 스위칭 레귤레이터는, 오차 전압(opout)이 제2 기준 전압(Vr2) 이상으로 되어 제2 비교 신호(CMPOUT)가 하이 상태에 있게 되는 경우, 즉시 인에이블 신호(OSCEN)가 하이 상태에 있도록 설정하고, 클록 신호(CLK)가 하이 상태로부터 로우 상태에 있게 될 때, 제2 비교 신호(CMPOUT)가 로우 상태에 있게 되는 경우, 인에이블 신호(OSCEN)가 로우 상태에 있도록 설정하고, 제2 비교 신호(CMPOUT)가 하이 상태에 있게 될 때, 계속해서 인에이블 신호(OSCEN)가 하이 상태에 있도록 설정하는 발진 제어 회로(13)를 갖는다.

이러한 방식으로, VFM 제어 모드의 최대 스위칭 주파수를 제어할 수 있어, VFM 제어 모드의 최대 스위칭 주파수를 PWM 제어 모드의 스위칭 주파수와 동일하게 할 수 있다. 따라서, PWM 제어 모드의 스위칭 주파수 이상의 노이즈에 대하여 고려할 필요가 없고, 또한 출력 전압(Vout)의 리플을 작게 할 수 있어, VFM 제어 모드에서의 효율을 향상시킬 수 있다.

또, 본 발명의 스위칭 레귤레이터 및 그 동작 제어 방법에 따르면, VFM 제어 모드의 최대 스위칭 주파수를 제어할 수 있으므로, VFM 제어 모드의 최대 스위칭 주파수를 PWM 제어 모드의 스위칭 주파수와 동일하게 할 수 있고, PWM 제어 모드의 스위칭 주파수 이상의 노이즈에 대하여 고려할 필요가 없고, 또한 출력 전압의 리플을 작게 할 수 있으므로, VFM 제어 모드에서의 효율을 향상시킬 수 있다.

본 발명을 예시적인 실시형태에 의해 설명하였지만, 본 발명은 이것으로 제한되지 않는다. 이하의 청구항들에 의해 규정된 바와 같이 본 발명의 범위를 벗어나지 않고 당업자에 의해 설명되는 실시형태에서 변경이 행해질 수 있음을 이해하여야 한다.

산업상 이용가능성

상기 실시형태에서는, 동기 정류 방식의 스위칭 레귤레이터를 설명하였지만, 본 발명은 이것으로 제한되지 않고, 동기 정류 트랜지스터(M2) 대신에 다이오드를 이용한 비동기 정류 방식의 강압형 스위칭 레귤레이터, 승압형 스위칭 레귤레이터 등에 적용될 수 있다.

Claims

입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여, 출력 전압으로서 출력 단자로부터 출력하고, PWM 제어와 VFM 제어를 자동적으로 전환하는, 인덕터를 가지며 비절연형인 스위칭 레귤레이터에 있어서,
제어 전극에 입력된 제어 신호에 기초하여 스위칭을 수행하여, 상기 입력 전압에 의한 상기 인덕터로의 충전을 수행하는 스위치 소자;
상기 스위치 소자가 오프되어 상기 인덕터로의 충전이 정지되면, 상기 인덕터의 방전을 수행하는 정류 소자;
상기 출력 전압에 비례한 귀환 전압과 미리 정해진 제1 기준 전압 사이의 전압차를 증폭하여, 오차 전압으로서 출력하는 오차 증폭 회로부;
상기 스위치 소자의 스위칭에 동기되도록, 미리 설정된 전압 변화를 수행하는 램프 전압과 상기 오차 전압과의 전압 비교를 수행하여, 그 비교의 결과를 나타내는 제1 비교 신호를 생성하여 출력하는 제1 전압 비교 회로부;
상기 오차 전압과 미리 정해진 제2 기준 전압과의 전압 비교를 수행하여, 그 비교의 결과를 나타내는 제2 비교 신호를 생성하여 출력하는 제2 전압 비교 회로부;
상기 제2 비교 신호에 기초하여 발진 동작을 개시하여, 미리 정해진 주파수의 클록 신호를 생성하여 출력하는 발진 회로부; 및
상기 클록 신호 및 상기 제1 비교 신호에 기초하여 상기 스위치 소자의 스위칭 제어를 수행하는 제어 회로부를 구비하며,
상기 발진 회로부는, 상기 제2 비교 신호에 기초하여 상기 발진 동작을 개시하고, 생성된 클록 신호가, 상기 스위치 소자를 온시켜 상기 인덕터로의 충전이 수행되는 상태와 반대되는 상태가 되었을 때의 상기 제2 비교 신호에 기초하여 상기 발진 동작을 정지시키는 것인 스위칭 레귤레이터.
제1항에 있어서, 상기 발진 회로부는, 상기 오차 전압이 상기 제2 기준 전압 이상인 것을 나타내는 상기 제2 비교 신호가 입력될 때, 상기 발진 동작을 개시하고, 상기 발진 동작을 개시한 직후에 생성된 상기 클록 신호의 펄스가 상기 스위치 소자를 온시켜 상기 인덕터로의 충전이 수행되는 상태와 반대되는 상태가 되었을 때의 상기 제2 비교 신호가, 상기 오차 전압이 상기 제2 기준 전압 미만인 것을 나타내는 경우에, 상기 발진 동작을 정지시키는 것인 스위칭 레귤레이터.
제2항에 있어서, 상기 발진 회로부는, 상기 발진 동작을 수행하여 상기 클록 신호를 생성하여 출력하는 발진 회로; 및
상기 제2 비교 신호에 기초하여, 상기 발진 회로의 발진 동작을 제어하는 발진 제어 회로를 포함하며,
상기 발진 제어 회로는 상기 오차 전압이 상기 제2 기준 전압 이상인 것을 나타내는 상기 제2 비교 신호가 입력될 때, 상기 발진 동작을 개시하도록 상기 발진 회로를 제어하고, 상기 발진 동작을 개시한 직후에 생성된 상기 클록 신호의 펄스가 상기 스위치 소자를 온시켜 상기 인덕터로의 충전이 수행되는 상태와 반대되는 상태가 되었을 때의 상기 제2 비교 신호가, 상기 오차 전압이 상기 제2 기준 전압 미만인 것을 나타내는 경우에, 상기 발진 동작을 정지시키도록 상기 발진 회로를 제어하는 것인 스위칭 레귤레이터.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 전압 비교 회로부는, 상기 인덕터에 흐르는 인덕터 전류에 기초한 전압에, 미리 설정된 시간에 대한 전압의 경사를 가지는 슬로프 전압을 가산하여, 상기 램프 전압을 생성하는 것인 스위칭 레귤레이터.
제4항에 있어서, 상기 제1 전압 비교 회로부는,
상기 인덕터에 흐르는 인덕터 전류를 검출하여, 그 검출된 인덕터 전류를 전압으로 변환하여 그 전압을 출력하는 인덕터 전류/전압 변환 회로;
미리 설정된 시간에 대한 전압의 경사를 가지는 슬로프 전압을 생성하여 출력하는 슬로프 전압 생성 회로;
상기 인덕터 전류/전압 변환 회로로부터의 출력 전압과 상기 슬로프 전압 생성 회로로부터의 슬로프 전압을 가산하여 상기 램프 전압을 생성하여 출력하는 가산 회로; 및
상기 램프 전압과 상기 오차 전압과의 전압 비교를 수행하여, 그 비교의 결과를 나타내는 제1 비교 신호를 생성하여 출력하는 제1 전압 비교 회로를 포함하는 것인 스위칭 레귤레이터.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 전압 비교 회로부는, 상기 클록 신호와 동일한 주파수로 전압의 상승과 하강을 반복하는 상기 램프 전압을 생성하는 것인 스위칭 레귤레이터.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제어 회로부는, 상기 클록 신호에 기초하여 상기 스위치 소자를 온시켜 상기 인덕터로의 충전을 수행하고, 상기 제1 비교 신호에 기초하여 상기 스위치 소자를 오프시켜 상기 인덕터의 방전을 수행하는 것인 스위칭 레귤레이터.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제2 기준 전압은, VFM 제어로부터 PWM 제어로 이행할 때의 상기 출력 단자로부터의 출력 전류가, 불연속 동작 모드로부터 연속 동작 모드로 이행하는 임계점에서의 상기 출력 전류의 전류값과 동일하게 되도록 설정되는 것인 스위칭 레귤레이터.
제1항 내지 제8항 중 어느 한 항에 있어서, 상기 정류 소자는, 제어 전극에 입력된 제어 신호에 기초하여 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용 스위치 소자를 포함하며, 상기 제어 회로부는, 상기 출력 단자로부터의 출력 전압이 상기 미리 정해진 정전압이 되도록 상기 스위치 소자에 대한 스위칭 제어를 수행하고, 상기 스위치 소자와 반대되는 스위칭 동작을 수행하도록 상기 동기 정류용 스위치 소자를 제어하는 것인 스위칭 레귤레이터.
제9항에 있어서, 상기 제어 회로부는, 상기 스위치 소자와 상기 인덕터 사이의 접속부의 전압으로부터, 상기 출력 단자로부터 상기 동기 정류용 스위치 소자의 방향으로 흐르는 역전류가 발생하는 징후 또는 상기 역전류의 발생을 검출하면, 상기 동기 정류용 스위치 소자를 오프시켜 차단 상태로 하는 것인 스위칭 레귤레이터.
제어 전극에 입력된 제어 신호에 기초하여 스위칭을 수행하는 스위치 소자; 상기 스위치 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 의한 충전이 수행되는 인덕터; 및 상기 스위치 소자가 오프되어 상기 인덕터로의 충전이 정지될 때, 상기 인덕터의 방전을 수행하는 정류 소자를 포함하고,
출력 단자로부터의 출력 전압이 미리 정해진 정전압이 되도록 상기 스위치 소자에 대한 스위칭 제어를 수행하고, 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 출력 전압으로서 상기 출력 단자로부터 출력하고, PWM 제어와 VFM 제어를 자동적으로 전환하는 스위칭 레귤레이터의 동작 제어 방법에 있어서,
상기 출력 전압에 비례한 귀환 전압과 미리 정해진 제1 기준 전압과의 전압차를 증폭하여 오차 전압을 생성하는 단계;
미리 설정된 전압 변화를 수행하는 램프 전압을 생성하는 단계;
상기 스위치 소자의 스위칭에 동기되도록, 상기 오차 전압과 상기 램프 전압과의 전압 비교를 수행하여, 그 비교의 결과를 나타내는 제1 비교 신호를 생성하는 단계;
상기 오차 전압과 미리 정해진 제2 기준 전압과의 전압 비교를 수행하여, 그 비교의 결과를 나타내는 제2 비교 신호를 생성하는 단계;
상기 제2 비교 신호에 기초하여 미리 정해진 주파수의 클록 신호를 생성하는 단계;
그 생성된 클록 신호가, 상기 스위치 소자를 온시켜 상기 인덕터로의 충전이 수행되는 상태와 반대되는 상태가 되었을 때의 상기 제2 비교 신호에 기초하여 상기 클록 신호의 생성을 정지시키는 단계; 및
상기 클록 신호와 상기 제1 비교 신호에 기초하여 상기 스위치 소자의 스위칭 제어를 수행하는 단계를 포함하는 스위칭 레귤레이터의 동작 제어 방법.
제11항에 있어서, 상기 제2 비교 신호가 상기 오차 전압이 상기 제2 기준 전압 이상인 것을 나타내면, 상기 클록 신호의 생성 동작을 개시하는 단계; 및
발진 동작을 개시한 직후에 생성된 클록 신호의 펄스가, 상기 스위치 소자를 온시켜 상기 인덕터로의 충전이 수행되는 상태와 반대되는 상태가 되었을 때의 상기 제2 비교 신호가, 상기 오차 전압이 상기 제2 기준 전압 미만인 것을 나타내는 경우에, 상기 클록 신호의 생성 동작을 정지시키는 단계를 포함하는 스위칭 레귤레이터의 동작 제어 방법.
제11항 또는 제12항에 있어서, 상기 인덕터에 흐르는 인덕터 전류에 기초하여 전압을 생성하는 단계;
그 생성된 전압에, 미리 설정된 시간에 대한 전압의 경사를 가지는 슬로프 전압을 가산하는 단계; 및
상기 램프 전압을 생성하는 단계를 포함하는 스위칭 레귤레이터의 동작 제어 방법.
제11항 또는 제12항에 있어서, 상기 클록 신호와 동일한 주파수로 전압의 상승과 하강을 반복하는 상기 램프 전압을 생성하는 단계를 포함하는 스위칭 레귤레이터의 동작 제어 방법.
제11항 내지 제14항 중 어느 한 항에 있어서,
상기 클록 신호에 기초하여 상기 스위치 소자를 온시켜 상기 인덕터로의 충전을 수행하는 단계; 및
상기 제1 비교 신호에 기초하여 상기 스위치 소자를 오프시켜 상기 인덕터의 방전을 수행하는 단계를 포함하는 스위칭 레귤레이터의 동작 제어 방법.