WO2013122309A1 - 역전류 검출기 오작동 방지회로 - Google Patents

역전류 검출기 오작동 방지회로 Download PDF

Info

Publication number
WO2013122309A1
WO2013122309A1 PCT/KR2012/009632 KR2012009632W WO2013122309A1 WO 2013122309 A1 WO2013122309 A1 WO 2013122309A1 KR 2012009632 W KR2012009632 W KR 2012009632W WO 2013122309 A1 WO2013122309 A1 WO 2013122309A1
Authority
WO
WIPO (PCT)
Prior art keywords
reverse current
detection signal
current detection
current detector
circuit
Prior art date
Application number
PCT/KR2012/009632
Other languages
English (en)
French (fr)
Inventor
김민성
장기석
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Publication of WO2013122309A1 publication Critical patent/WO2013122309A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a switching regulator, and more particularly, to a reverse current detector malfunction prevention circuit that provides excellent power efficiency and stable operation of the switching regulator.
  • the conventional synchronous switching regulator includes two switch elements connected in a push-pull type, that is, a PMOS transistor and an NMOS transistor, for flowing an alternating current through the inductor.
  • the switching regulator When the switching regulator operates at a light load state, the current flowing through the inductor flows back to the NMOS transistor. If this is not prevented, a large power loss occurs.
  • a reverse current detector is provided, and when a reverse current flows, the NMOS transistor is turned off through a signal of the detector to reduce power loss.
  • the potential difference between the NMOS transistor drain terminal and the source terminal is compared.
  • the NMOS transistor is turned off to prevent the reverse flow of current.
  • ringing occurs because the inductor connecting terminal floats when the NMOS transistor is turned off, and the potential of the inductor connecting terminal becomes lower than the ground potential by the ringing.
  • the NMOS transistor Due to this phenomenon, a reverse current detector malfunction occurs, and the NMOS transistor is turned on again. As a result, the amplitude of the ringing does not decrease. As a result, as shown in FIG. 4, the NMOS turns on and off several times in a switching cycle. .
  • An object of the present invention devised to solve the above-mentioned problems is to provide a reverse current detector malfunction prevention circuit for preventing an internal circuit from being affected by a signal even if the reverse current detector malfunctions by ringing. have.
  • the reverse current detection signal detected through the reverse current detector once per period A reverse current detection signal transmission unit outputting only a signal; A reverse current detection signal verification unit for confirming whether the output of the reverse current detection signal transmission unit is correct information; And a reverse current detection signal generation unit receiving the signals of the reverse current detection signal transmission unit and the reverse current detection signal verification unit to generate a reverse current detection signal.
  • the reverse current detection signal transmitting unit uses a high side switch control signal in a circuit composed of a flip-flop and a logic element.
  • the reverse current detection signal verification unit and the reverse current detection signal generation unit are configured as logic elements.
  • the logic element is characterized in that the NAND and NOT gate is connected in series.
  • the output signal of the reverse current detection signal generator is transmitted to a control circuit.
  • the reverse current detector malfunction prevention circuit of the present invention as described above has an effect that the internal circuit is not affected by the signal due to the malfunction even if the reverse current detector malfunctions by ringing.
  • the switching regulator since the reverse current detector malfunction prevention circuit of the present invention eliminates power loss and ground bounce, the switching regulator has an effect of providing excellent power efficiency and very stable operation.
  • FIG. 1 is a block diagram of a switching regulator according to the present invention.
  • FIG. 1 is a block diagram of a switching regulator according to the present invention.
  • the switching regulator of the present invention transmits this signal to a reverse current detector malfunction prevention circuit 200 configured by a flip-flop or the like.
  • the malfunction prevention circuit 200 transmits only the signal transmitted first in the switching cycle to the control circuit 300 to turn off the NMOS transistor, and removes the signal transmitted from the reverse current detector 100 until the next switching cycle. Even if the flow detector 100 malfunctions by ringing, the internal circuit is prevented from being affected by the signal due to the malfunction.
  • the reverse current detector malfunction prevention circuit 200 detects a reverse current from the NMOS transistor by the reverse current detector 100 and outputs a signal to the reverse current detection signal transmission unit 210 and the reverse current detection signal verification unit ( 220).
  • the reverse current detection signal transmitting unit 210 outputs only one signal per cycle by removing an error signal using a high side switch control signal to a circuit composed of a flip-flop and a logic element such as a NOT gate. It is supposed to be.
  • the signal checks whether the output of the reverse current detection signal transmission unit 210 is correct through the reverse current detection signal verification unit 220.
  • the two signals of the reverse current detection signal transmission unit 210 and the reverse current detection signal verification unit 220 are transmitted to the reverse current detection signal generator 230 to generate a reverse current detection signal, and this signal is a control circuit unit.
  • this signal is a control circuit unit.
  • the NMOS transistor is turned off to block reverse current.
  • the reverse current detection signal verification unit 220 and the reverse current detection signal generation unit 230 are preferably configured with a logic element, and more preferably, NAND and NOT gates are connected in series.
  • the NMOS transistor is turned on several times in one cycle by the reverse current detection signal outputted after removing the error signal of the reverse current detector generated by ringing occurring at a light load state using the reverse current detector malfunction prevention circuit. It is on or off only once without being on or off.
  • the reverse current detector malfunction prevention circuit 200 of the present invention when used, if a reverse current is detected by the reverse current detector 100 in the NMOS transistor and transmitted to the reverse current detector malfunction prevention circuit 200, the switching period is changed. Since only the first transmitted signal to the control circuit is transmitted, and all other signals are removed, the occurrence of the ringing problem that occurred in the prior art as shown in FIG. 4 can be prevented, thereby eliminating power loss and ground bounce.
  • the switching regulator using the reverse current detector malfunction prevention circuit provided in the present invention can provide excellent power efficiency and very stable operation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명의 스위칭 레귤레이터에서 역전류 검출기의 오동작을 방지하는 역전류 검출기 오동작 방지회로에 관한 것으로, 역전류 검출기를 통해 검출된 역전류 검출신호를 하나의 주기에 한번의 신호만을 출력하는 역전류 검출신호 전달부와, 역전류 검출신호 전달부의 출력이 정확한 정보인지를 확인하는 역전류 검출신호 검증부, 및 역전류 검출신호 전달부와 상기 역전류 검출신호 검증부의 신호를 전송받아 역전류 검출신호를 생성하는 역전류 검출신호 생성부를 포함하는 것을 특징으로 한다.

Description

역전류 검출기 오작동 방지회로
본 발명은 스위칭 레귤레이터에 관한 것으로, 더욱 상세하게는 스위칭 레귤레이터의 우수한 전력 효율 및 안정적인 동작을 제공하는 역전류 검출기 오동작 방지회로에 관한 것이다.
종래의 동기식 스위칭 레귤에이터에서는 인덕터에 교류 전류를 흐르게 하기 위해, 푸시풀 형식으로 접속된 2개의 스위치 소자, 즉 PMOS 트랜지스터 및 NMOS 트랜지스터를 구비한다.
상기 스위칭 레귤레이터가 경부하 상태에서 동작하는 경우, 인덕터에 흐르는 전류가 NMOS 트랜지스터로 역류하는 하게 되는데, 이를 방지하지 않으면 큰 전력손실이 발생한다.
따라서 보통의 스위칭 레귤레이터에서는 역전류 검출기를 설치하여, 역 전류가 흐르는 경우 검출기의 신호를 통해 NMOS 트랜지스터를 OFF 시켜 전력손실을 저감시키는 방법을 사용하고 있다.
종래의 스위칭 레귤레이터에서는 NMOS 트랜지스터 드레인 단자와 소스 단자의 전위차를 비교하여, 드레인 단자의 전위가 소스 단자의 전위보다 높아지면, NMOS 트랜지스터를 OFF 하여 전류의 역류를 방지하는 방법을 사용하고 있다.
그러나 이 방법에서는 NMOS 트랜지스터가 OFF 되는 순간 인덕터 연결 단자가 플로팅이 되기 때문에 링잉(Ringing)이 발생하게 되고, 이 링잉에 의해 인덕터 연결 단자의 전위가 접지 전위보다 낮아지는 현상이 발생한다.
이 현상에 의해 역전류 검출기 오동작이 발생하여 NMOS 트랜지스터가 다시 ON이 되고, 이 오동작에 의해 링잉의 진폭이 줄어들지 않아 도 4와 같이 스위칭 한주기 내에서 NMOS가 여러 번 ON, OFF 되는 현상이 발생한다.
이러한 현상에 의해 역전류가 발생하여 전력 손실이 증가되고, 또한 접지 바운싱이 발생하여 내부 회로가 영향을 받아 오동작을 일으킬 가능성이 있다.
상기와 같은 종래의 문제점을 해결하기 위해 안출된 본 발명의 목적은 역전류 검출기가 링잉에 의해 오동작을 하더라도 내부 회로에는 오동작에 의한 신호의 영향을 받지 않도록 하는 역전류 검출기 오동작 방지회로를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 스위칭 레귤레이터에서 역전류 검출기의 오동작을 방지하는 역전류 검출기 오동작 방지회로에 있어서, 상기 역전류 검출기를 통해 검출된 역전류 검출신호를 하나의 주기에 한번의 신호만을 출력하는 역전류 검출신호 전달부와; 상기 역전류 검출신호 전달부의 출력이 정확한 정보인지를 확인하는 역전류 검출신호 검증부; 및 상기 역전류 검출신호 전달부와 상기 역전류 검출신호 검증부의 신호를 전송받아 역전류 검출신호를 생성하는 역전류 검출신호 생성부;를 포함하는 것을 특징으로 한다.
본 발명의 역전류 검출기 오동작 방지회로에 있어서, 상기 역전류 검출신호 전달부는 플립플롭와 논리 소자로 구성된 회로에 하이 싸이드(High side) 스위치 제어신호를 사용하는 것을 특징으로 한다.
본 발명의 역전류 검출기 오동작 방지회로에 있어서, 상기 역전류 검출신호 검증부와 상기 역전류 검출신호 생성부는 논리 소자로 구성하는 것을 특징으로 한다.
본 발명의 역전류 검출기 오동작 방지회로에 있어서, 상기 논리소자는 NAND와 NOT 게이트가 직렬로 연결하는 것을 특징으로 한다.
본 발명의 역전류 검출기 오동작 방지회로에 있어서, 상기 역전류 검출신호 생성부의 출력 신호를 제어회로에 전송하는 것을 특징으로 한다.
상기와 같은 본 발명의 역전류 검출기 오동작 방지회로는 역전류 검출기가 링잉에 의해 오동작을 하더라도 내부 회로에는 오동작에 의한 신호의 영향을 받지 않는 효과가 있다.
또한, 본 발명의 역전류 검출기 오동작 방지회로는 전력 손실 및 접지 바운싱 현상을 제거되므로 스위칭 레귤레이터는 우수한 전력 효율 및 매우 안정적인 동작을 제공하는 효과가 있다.
도 1은 본 발명에 따른 스위칭 레귤레이터의 블록도이다.
도 2는 본 발명에 따른 역전류 검출기 오동작 방지회로이다.
도 3은 본 발명에 따른 역전류 검출기 오동작 방지회로의 출력 신호이다.
도 4는 종래기술에 따른 역전류 검출기만을 사용할 경우 나타나는 불량을 보여주는 신호이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 스위칭 레귤레이터의 블럭도이다.
도 1을 참조하면, 본 발명의 스위칭 레귤레이터는 역전류 검출기(100)로부터 역전류가 검출되면, 이 신호를 플립플롭 등으로 구성된 역전류 검출기 오동작 방지회로(200)로 전송하고, 상기 역전류 검출기 오동작 방지회로(200)는 스위칭 주기에서 가장 먼저 전송된 신호만을 제어회로(300)로 전송하여 NMOS 트랜지스터를 OFF 되도록 하고, 다음 스위칭 주기까지 역전류 검출기(100)로부터 전송되는 신호를 제거하여, 역전류 검출기(100)가 링잉에 의해 오동작을 하더라도 내부 회로에는 오동작에 의한 신호의 영향을 받지 않도록 하는 것을 특징으로 한다.
도 2는 본 발명에 따른 역전류 검출기 오동작 방지회로를 나타낸 것이다.
도 2를 참조하면, 역전류 검출기 오동작 방지회로(200)는 역전류 검출기(100)가 NMOS 트랜지스터로부터 역전류를 검출하여 신호를 역전류 검출신호 전달부(210)와 역전류 검출신호 검증부(220)로 전송하게 된다.
상기 역전류 검출신호 전달부(210)는 플립플롭과 NOT 게이트 등의 논리소자로 구성된 회로에 하이 싸이드(High side) 스위치 제어신호를 사용하여 오류신호를 제거하여 하나의 주기에 한번의 신호만을 출력하도록 되어 있다.
여기서, 상기 신호는 플립플롭을 사용하기 때문에 잘못된 정보를 전송할 수 있으므로, 역전류 검출신호 검증부(220)를 통해 역전류 검출신호 전달부(210)의 출력이 정확한 정보인지를 확인한다.
상기 역전류 검출신호 전달부(210)와 역전류 검출신호 검증부(220)의 두 신호는 역전류 검출신호 생성부(230)로 전송되어 역전류 검출신호를 생성하게 되고, 이 신호가 제어회로부(300)로 전송되면, NMOS 트랜지스터는 OFF 되어 역전류를 차단하게 된다.
여기서, 상기 역전류 검출신호 검증부(220)와 상기 역전류 검출신호 생성부(230)는 논리소자로 구성하는 것이 바람직하고, 더욱 바람직하게는 NAND와 NOT 게이트가 직렬로 연결되어 구성한다.
도 3은 본 발명의 역전류 검출기 오동작 방지회로의 출력신호이다.
도 3을 참조하면, 역전류 검출기(100)의 출력(3)에서 발생한 링잉에 의한 오류신호는 본 발명의 역전류 검출기 오동작 방지회로(200)를 통해 출력(7)에서 차단되는 것을 볼 수 있다.
본 발명은 경부하 상태에서 발생하는 링잉에 의해 발생한 역전류 검출기의 오류신호를 역전류 검출기의 오동작 방지회로를 사용하여 제거한 후 출력되는 역전류 검출신호에 의해 NMOS 트랜지스터가 하나의 주기에서 여러번 온(on) 또는 오프(off) 되지 않고 한번만 on 또는 off된다.
따라서, 본 발명의 역전류 검출기 오동작 방지회로(200)를 사용할 경우 NMOS 트랜지스터에서 역전류 검출기(100)에 의해 역전류가 검출되어 역전류 검출기 오동작 방지회로(200)로 전송되면, 스위칭 한 주기 내에서 처음으로 전송되어진 신호만을 제어회로로 전송하고, 그 외의 신호는 모두 제거하여, 도 4와 같이 종래 기술에서 발생하던 링잉 문제의 발생을 차단할 수 있기 때문에, 전력 손실 및 접지 바운싱 현상을 제거되므로, 본 발명에서 제공되는 역전류 검출기 오동작 방지회로를 사용한 스위칭 레귤레이터는 우수한 전력 효율 및 매우 안정적인 동작을 제공할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.

Claims (5)

  1. 스위칭 레귤레이터에서 역전류 검출기의 오동작을 방지하는 역전류 검출기 오동작 방지회로에 있어서,
    상기 역전류 검출기를 통해 검출된 역전류 검출신호를 하나의 주기에 한번의 신호만을 출력하는 역전류 검출신호 전달부와;
    상기 역전류 검출신호 전달부의 출력이 정확한 정보인지를 확인하는 역전류 검출신호 검증부; 및
    상기 역전류 검출신호 전달부와 상기 역전류 검출신호 검증부의 신호를 전송받아 역전류 검출신호를 생성하는 역전류 검출신호 생성부;를 포함하는 것을 특징으로 하는 역전류 검출기 오동작 방지회로.
  2. 제 1항에 있어서,
    상기 역전류 검출신호 전달부는 플립플롭와 논리 소자로 구성된 회로에 하이 싸이드(High side) 스위치 제어신호를 사용하는 것을 특징으로 하는 역전류 검출기 오동작 방지회로.
  3. 제 1항에 있어서,
    상기 역전류 검출신호 검증부와 상기 역전류 검출신호 생성부는 논리 소자로 구성하는 것을 특징으로 하는 역전류 검출기 오동작 방지회로.
  4. 제 3항에 있어서,
    상기 논리소자는 NAND와 NOT 게이트가 직렬로 연결하는 것을 특징으로 하는 역전류 검출기 오동작 방지회로.
  5. 제 1항에 있어서,
    상기 역전류 검출신호 생성부의 출력 신호를 제어회로에 전송하는 것을 특징으로 하는 역전류 검출기 오동작 방지회로.
PCT/KR2012/009632 2012-02-14 2012-11-15 역전류 검출기 오작동 방지회로 WO2013122309A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120014552A KR101306866B1 (ko) 2012-02-14 2012-02-14 역전류 검출기 오작동 방지회로
KR10-2012-0014552 2012-02-14

Publications (1)

Publication Number Publication Date
WO2013122309A1 true WO2013122309A1 (ko) 2013-08-22

Family

ID=48984401

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/009632 WO2013122309A1 (ko) 2012-02-14 2012-11-15 역전류 검출기 오작동 방지회로

Country Status (2)

Country Link
KR (1) KR101306866B1 (ko)
WO (1) WO2013122309A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308038A (zh) * 2018-11-12 2019-02-05 国核自仪系统工程有限公司 防误驱动的逻辑处理模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080023132A (ko) * 2006-09-07 2008-03-12 가부시키가이샤 리코 동기 정류형 스위칭　레귤레이터
KR20080024095A (ko) * 2006-09-12 2008-03-17 가부시키가이샤 리코 스위칭 레귤레이터, 스위칭 레귤레이터의 제어 회로, 및스위칭 레귤레이터의 제어 동작 방법
KR20080024984A (ko) * 2006-09-14 2008-03-19 가부시키가이샤 리코 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치
KR20110139319A (ko) * 2009-04-27 2011-12-28 가부시키가이샤 리코 스위칭 레귤레이터 및 그 동작 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080023132A (ko) * 2006-09-07 2008-03-12 가부시키가이샤 리코 동기 정류형 스위칭　레귤레이터
KR20080024095A (ko) * 2006-09-12 2008-03-17 가부시키가이샤 리코 스위칭 레귤레이터, 스위칭 레귤레이터의 제어 회로, 및스위칭 레귤레이터의 제어 동작 방법
KR20080024984A (ko) * 2006-09-14 2008-03-19 가부시키가이샤 리코 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치
KR20110139319A (ko) * 2009-04-27 2011-12-28 가부시키가이샤 리코 스위칭 레귤레이터 및 그 동작 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308038A (zh) * 2018-11-12 2019-02-05 国核自仪系统工程有限公司 防误驱动的逻辑处理模块

Also Published As

Publication number Publication date
KR20130093184A (ko) 2013-08-22
KR101306866B1 (ko) 2013-09-10

Similar Documents

Publication Publication Date Title
CN100538682C (zh) 存储设备、存储系统和操作存储设备和存储系统的方法
CN101493490B (zh) 一种端口插入检测电路
US8497700B2 (en) Systems and methods for propagating digital data across an isolation barrier
CN105337272A (zh) 静电释放保护电路
US20180189129A1 (en) Bus failure detection transceiver architecture and transceiver operation method
CN101849356A (zh) 自计时电路抗毛刺的加固
GB2528717A (en) Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
TW200729231A (en) Fuse circuit with leakage path elimination
JP2015219692A (ja) スレーブ通信装置及びバス通信システム
WO2013122309A1 (ko) 역전류 검출기 오작동 방지회로
CN103618293B (zh) 三电平电路短路保护方法、装置及三电平电路
US20130287395A1 (en) Optical Burst Receiver With a Configurable AC and DC Coupling Interface
US10530366B1 (en) Low voltage differential signaling fault detector
CN104182315A (zh) 一种控制调试功能的电路、电子设备及其对应的调试设备
US20080294957A1 (en) Communication Apparatus
CN108137070B (zh) 接点输入控制装置
US8654870B2 (en) Communication method, communication system and communication device
WO2016108577A1 (ko) 이중화 제어 시스템
US9735662B2 (en) Insulation communication device
JP2012165209A (ja) フリップフロップ装置
CN108631808B (zh) 用于数字信号传输的装置和方法
EP2680504B1 (en) Chip applied to serial transmission system and associated fail safe method
US20200327007A1 (en) Electronic circuit
US20110280323A1 (en) Isolated communication system, and transmission unit and receiving unit applied to isolated communication system
KR20150086999A (ko) 전송 선로 상태를 검출하기 위한 차동 신호 전송 시스템

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12868664

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC

122 Ep: pct application non-entry in european phase

Ref document number: 12868664

Country of ref document: EP

Kind code of ref document: A1