KR20110066837A - 반도체 기판의 표면 처리 장치 및 방법 - Google Patents

반도체 기판의 표면 처리 장치 및 방법 Download PDF

Info

Publication number
KR20110066837A
KR20110066837A KR1020100088749A KR20100088749A KR20110066837A KR 20110066837 A KR20110066837 A KR 20110066837A KR 1020100088749 A KR1020100088749 A KR 1020100088749A KR 20100088749 A KR20100088749 A KR 20100088749A KR 20110066837 A KR20110066837 A KR 20110066837A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
water repellent
water
surface treatment
protective film
Prior art date
Application number
KR1020100088749A
Other languages
English (en)
Other versions
KR101170258B1 (ko
Inventor
요시히로 오가와
다쯔히꼬 고이데
신스께 기무라
히사시 오꾸찌
히로시 도미따
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20110066837A publication Critical patent/KR20110066837A/ko
Application granted granted Critical
Publication of KR101170258B1 publication Critical patent/KR101170258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

일 실시 형태에 의하면, 반도체 기판의 표면 처리 장치는, 기판 보유 지지 회전부, 제1 공급부, 제2 공급부, 제3 공급부, 제4 공급부 및 제거부를 구비한다. 상기 기판 보유 지지 회전부는, 표면에 볼록 형상 패턴이 형성된 반도체 기판을 보유 지지하면서, 상기 반도체 기판을 회전시킨다. 상기 제1 공급부는, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 약액을 공급하여, 상기 반도체 기판을 세정한다. 상기 제2 공급부는, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 순수를 공급하여, 상기 반도체 기판을 린스한다. 상기 제3 공급부는, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 발수화제를 공급하여, 상기 볼록 형상 패턴의 표면에 발수성 보호막을 형성한다. 상기 제4 공급부는, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 순수에 의해 희석한 알코올 또는 산성수를 공급하여, 상기 반도체 기판을 린스한다. 상기 제거부는, 상기 볼록 형상 패턴을 잔존시키고 상기 발수성 보호막을 제거한다.

Description

반도체 기판의 표면 처리 장치 및 방법{SURFACE TREATMENT DEVICE OF SEMICONDUCTOR SUBSTRATE AND METHOD THEREOF}
관련 출원에 대한 상호 참조
본 출원은 2009년 12월 11일에 출원된 종래 일본 특허 출원 제2009-281346호의 우선권을 주장하고, 그 전체 내용은 본 명세서에 참조에 의해 합체된다.
여기서 설명되는 실시 형태는 반도체 기판의 표면 처리 장치 및 방법에 관한 것이다.
반도체 장치의 제조 공정에는, 리소그래피 공정, 에칭 공정, 이온 주입 공정 등의 여러 공정이 포함되어 있다. 각 공정의 종료 후, 다음 공정으로 이행하기 전에, 웨이퍼 표면에 잔존한 불순물이나 잔사를 제거하여 웨이퍼 표면을 청정하게 하기 위한 클리닝(세정) 공정 및 건조 공정이 실시되고 있다.
최근, 소자의 미세화에 수반하여, 리소그래피 공정(노광·현상) 후의 레지스트 패턴을 린스하고, 건조시킬 때에 모세관 현상에 의해, 레지스트 패턴이 붕괴되는 문제가 발생했다. 이러한 문제를 해결하기 위해, 레지스트 패턴의 표면을 발수화하여, 레지스트 패턴과 현상액 및 린스 순수 사이에 작용하는 모세관력을 저하시키는 방법이 제안되고 있다(예를 들어 일본 특허 공개 평7-142349호 공보 참조). 이 방법에 의해서는 레지스트 패턴의 표면에 유기물이 부착되지만, 이 유기물은 레지스트 패턴과 함께, 리소그래피 공정 후의 에칭 공정에 의해 제거된다.
또한, 예를 들어, 에칭 공정 후의 웨이퍼의 세정 처리에서는, 웨이퍼의 표면에 세정 처리를 위한 약액이 공급되고, 그 후에 순수가 공급되어 린스 처리가 행해진다. 린스 처리 후에는 웨이퍼 표면에 남아 있는 순수를 제거하여 웨이퍼를 건조시키는 건조 처리가 행해진다.
건조 처리로서, 예를 들어, 웨이퍼를 회전시켜 표면의 수분을 원심력에 의해 제거하는 스핀 건조가 행해진다. 이 건조 처리 시에 실리콘이 용출되어, 웨이퍼 상에 워터 마크라고 불리는 건조 얼룩이 발생하여, 수율을 저하시킨다는 문제가 있었다. 또한, 건조 처리 시에 웨이퍼 상의 패턴이 모세관력에 의해 붕괴된다는 문제가 있었다.
최근에는, IPA(이소프로필알코올)를 사용하여 웨이퍼 상의 순수를 IPA로 치환하여 웨이퍼를 건조시키는 방법이 제안되고 있다(예를 들어 특허 제3866130호 명세서). 또한, IPA보다 표면 장력이 낮은 HFE(히드로플루오로에테르)를 사용하는 방법도 제안되고 있다. 그러나 이와 같은 건조 방법에 의해서도 액체의 표면 장력에 의한 웨이퍼 상의 미세 패턴의 붕괴를 방지하는 것은 곤란했다.
도 1은 본 발명의 제1 실시 형태에 관한 반도체 기판의 표면 처리 장치의 개략 구성도.
도 2는 상기 제1 실시 형태에 관한 반도체 기판의 표면 처리 방법을 설명하는 흐름도.
도 3은 세정 시퀀스와 패턴에 대한 물의 접촉각의 관계를 나타내는 그래프.
도 4는 패턴에 가해지는 액체의 표면 장력을 설명하는 도면.
도 5는 IPA 농도와 실리콘 용해량의 관계를 나타내는 그래프.
도 6은 린스액의 IPA 농도와 웨이퍼에 형성되는 워터 마크의 개수의 관계를 나타내는 그래프.
도 7은 발수성 보호막의 형성을 행한 경우와 행하지 않은 경우의 건조 처리 후의 패턴 상태를 도시하는 도면.
도 8은 본 발명의 제2 실시 형태에 관한 반도체 기판의 표면 처리 장치의 개략 구성도.
도 9는 본 발명의 제3 실시 형태에 관한 반도체 기판의 표면 처리 장치의 개략 구성도.
도 10은 측벽 전사 프로세스를 설명하는 공정 단면도.
도 11은 측벽 전사 프로세스를 설명하는 공정 단면도.
도 12는 패턴에 가해지는 액체의 표면 장력을 설명하는 도면.
일 실시 형태에 의하면, 반도체 기판의 표면 처리 장치는, 기판 보유 지지 회전부, 제1 공급부, 제2 공급부, 제3 공급부, 제4 공급부 및 제거부를 구비한다. 상기 기판 보유 지지 회전부는 표면에 볼록 형상 패턴이 형성된 반도체 기판을 보유 지지하면서, 상기 반도체 기판을 회전시킨다. 상기 제1 공급부는, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 약액을 공급하여, 상기 반도체 기판을 세정한다. 상기 제2 공급부는, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 순수를 공급하여, 상기 반도체 기판을 린스한다. 상기 제3 공급부는, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 발수화제를 공급하여, 상기 볼록 형상 패턴의 표면에 발수성 보호막을 형성한다. 상기 제4 공급부는, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 순수에 의해 희석한 알코올 또는 산성수를 공급하여, 상기 반도체 기판을 린스한다. 상기 제거부는, 상기 볼록 형상 패턴을 잔존시키고 상기 발수성 보호막을 제거한다.
반도체 장치의 제조 공정에 있어서의 세정 공정에 부과된 과제는 반도체 기판 상에 형성된 미세 패턴 구조에 결함(패턴 결락, 흠집, 패턴의 얇아짐, 기판 패임 등)을 발생시키지 않고, 반도체 기판 표면을 청정한 표면 상태로 복귀시키는 것이다. 일반적으로는, 세정하는 대상은 반도체 제조 프로세스에 사용되는 리소그래피 프로세스에서 사용하는 레지스트 재료, 또는 드라이 에칭 프로세스 시에 반도체 웨이퍼 표면에 잔존한 반응 부생성물(잔사), 각 프로세스 후에 웨이퍼 표면에 남는 금속 불순물, 유기 오염 물질 등이며, 이들 세정 대상물을 남긴 채, 다음 공정의 제조 프로세스로 웨이퍼를 보내는 것은, 디바이스 제조 수율을 확실히 저하시켜 버린다.
따라서, 세정 프로세스에는 반도체 기판 상에 형성된 미세 패턴 구조에 결함(패턴 결락, 흠집, 패턴의 얇아짐, 기판 패임 등)을 발생시키지 않고, 세정 후에 청정한 반도체 웨이퍼 표면을 형성한다는 중요한 역할이 있다. 소자의 미세화에 수반하여, 세정 공정에 요구되는 청정도는 높아지고 있다.
특히, 최근의 높은 종횡비를 갖고 볼록 형상인 미세 패턴을 갖는 구조(예를 들어 패턴 크기가 30nm 이하이고 또한 종횡비가 10 이상인 구조)에 있어서는, 패턴 붕괴를 억제하면서 청정한 기판 표면을 형성하는 것은 곤란했다. 이에 대해 이하의 실시 형태에 있어서는, 높은 종횡비를 갖고 볼록 형상인 미세 패턴을 갖는 구조로도 패턴 표면을 청정하게 보유 지지하면서, 높은 발수도를 실현하여, 패턴 붕괴를 억제할 수 있다.
(제1 실시 형태) 도 1에 본 발명의 제1 실시 형태에 관한 반도체 기판의 표면 처리 장치의 개략 구성을 나타낸다. 표면 처리 장치는, 기판 보유 지지 회전부(100), 희석 IPA 공급부(200) 및 약액 등 공급부(300)를 구비한다.
기판 보유 지지 회전부(100)는, 처리 챔버를 구성하는 스핀 컵(101), 회전축(102), 스핀 베이스(103) 및 척 핀(104)을 갖는다. 회전축(102)은 대략 연직 방향으로 연장되고, 회전축(102)의 상단부에 원반 형상의 스핀 베이스(103)가 설치되어 있다. 회전축(102) 및 스핀 베이스(103)는, 도시하지 않은 모터에 의해 회전시킬 수 있다.
척 핀(104)은 스핀 베이스(103)의 주연부에 설치되어 있다. 척 핀(104)이 기판(웨이퍼)(W)을 끼움 지지함으로써, 기판 보유 지지 회전부(100)는 기판(W)을 대략 수평하게 보유 지지하면서 회전시킬 수 있다.
기판(W)의 표면의 회전 중심 부근에, 희석 IPA 공급부(200) 또는 약액 등 공급부(300)로부터 액체가 공급되면, 액체는 기판(W)의 반경 방향으로 퍼진다. 또한, 기판 보유 지지 회전부(100)는, 기판(W)의 스핀 건조를 행할 수 있다. 기판(W)의 반경 방향으로 비산된 여분의 액체는, 스핀 컵(101)에 포집되어, 폐액관(105)을 통하여 배출된다.
희석 IPA 공급부(200)는, 기판 보유 지지 회전부(100)에 보유 지지된 기판(W)에 희석한 IPA(이소프로필알코올)를 공급한다. 희석 IPA는, 스핀 건조 전에 반도체 기판(W)에 공급된다.
IPA는 공급 라인(배관)(201)을 통하여 버퍼 탱크(220)에 저류된다. 공급 라인(201)에는 유량계(202) 및 밸브(203)가 설치되어 있어, 버퍼 탱크(220)에 대한 공급량을 제어할 수 있다.
또한, 버퍼 탱크(220)에는, 공급 라인(211)을 통하여 순수가 공급된다. 공급 라인(211)에는 유량계(212) 및 밸브(213)가 설치되어 있어, 버퍼 탱크(220)에 대한 공급량을 제어할 수 있다.
버퍼 탱크(220)는, IPA 및 순수, 즉 희석된 IPA(희석 IPA)를 저류한다. 버퍼 탱크(220)에는 희석 IPA의 IPA 농도를 검출하는 농도 센서(221)가 설치되어 있다. 농도 센서(221)의 검출 결과에 기초하여 밸브(203, 213)의 개방도를 제어함으로써, 버퍼 탱크(220) 내의 희석 IPA를 원하는 농도로 조정할 수 있다.
버퍼 탱크(220) 내의 희석 IPA는, 펌프(230)에 의해 배출되어, 필터(231)를 통과한 후, 공급 라인(232)을 통하여 노즐(233)로부터 토출되어, 기판(W)의 표면에 공급된다. 공급 라인(232)에는 밸브(234)가 설치되어 있어, 기판(W) 표면에 대한 희석 IPA의 공급량이나 유속을 제어할 수 있다. 또한, 펌프(230)로부터 배출된 희석 IPA의 일부는 다시 버퍼 탱크(220)로 복귀되어, 순환하고 있다.
약액 등 공급부(300)는, 기판(W) 표면에, IPA, 순수, 발수화제 등을 공급할 수 있다. IPA는, 공급 라인(301)을 통하여 공급되어, 노즐(302)로부터 토출된다. 마찬가지로, 순수는, 공급 라인(303)을 통하여 공급되어, 노즐(304)로부터 토출된다. 또한, 발수화제는, 공급 라인(305)을 통하여 공급되어, 노즐(306)로부터 토출된다. 또한, 약액 등 공급부(300)는, SPM(Sulfuric acid Hydrogen Peroxide Mixture:황산과 과산화수소수의 혼합액) 등의 다른 약액을 공급하는 라인(307) 및 토출하는 노즐(308)을 갖는다.
발수화제는, 기판(W)의 표면에 형성된 볼록 형상 패턴의 표면에 발수성 보호막을 형성하고, 패턴 표면을 발수화하는 약액인데, 예를 들어 실란 커플링제이다. 실란 커플링제는, 분자 내에 무기 재료와 친화성, 반응성을 갖는 가수분해기와, 유기 재료와 화학 결합하는 유기 관능기를 갖는 것이며, 예를 들어 헥사메틸디실라잔(HMDS), 테트라메틸실릴디에틸아민(TMSDEA) 등을 사용할 수 있다. 볼록 형상 패턴의 표면의 발수화에 대해서는 후술한다.
또한, 표면 처리 장치는, 도시하지 않은 엑시머 UV(자외선) 조사부를 구비한다. 엑시머 UV 조사부는, 반도체 기판(W)에 UV 광을 조사하여, 볼록 형상 패턴을 잔존시키고 발수성 보호막을 제거할 수 있다. 자외선 조사 이외의 방법에 의해, 볼록 형상 패턴을 잔존시키고, 발수성 보호막을 제거하는 제거부를 설치하여도 된다.
이러한 표면 처리 장치를 사용하여 반도체 기판의 표면 처리를 행하는 방법에 대하여 도 2에 도시하는 흐름도를 사용하여 설명한다. 또한, 기판 보유 지지 회전부(100), 희석 IPA 공급부(200) 및 약액 등 공급부(300)의 동작은 도시하지 않은 제어부에 의해 제어할 수 있다.
(스텝 S101) 표면의 소정의 영역에 복수의 볼록 형상 패턴을 갖는 처리 대상의 반도체 기판(W)이 반송부(도시하지 않음)에 의해 반입되어, 기판 보유 지지 회전부(100)에 보유 지지된다. 볼록 형상 패턴은, 예를 들어, 라인 앤 스페이스 패턴이다. 볼록 형상 패턴의 적어도 일부가, 실리콘을 포함하는 막에 의해 형성되어 있어도 된다. 볼록 형상 패턴은, 예를 들어, RIE(Reactive Ion Etching)법에 의해 형성된다.
(스텝 S102) 반도체 기판(W)을 소정의 회전 속도로 회전시켜, 약액 등 공급부(300)로부터 반도체 기판(W)의 표면의 회전 중심 부근에 약액을 공급한다. 약액은 예를 들어 SPM, SC-1(Standard Clean 1), SC-2, HF 등이다. 약액은 1종류이어도 좋고, 복수의 약액을 동시 또는 연속으로 공급해도 좋다.
약액이 반도체 기판(W)의 회전에 의한 원심력을 받아, 반도체 기판(W) 표면 전역으로 널리 퍼져, 반도체 기판(W)의 약액(세정) 처리가 행해진다.
(스텝 S103) 약액 등 공급부(300)로부터 반도체 기판(W)의 표면의 회전 중심 부근에 순수를 공급한다. 순수가 반도체 기판(W)의 회전에 의한 원심력을 받아, 반도체 기판(W) 표면 전역으로 널리 퍼진다. 이에 의해, 반도체 기판(W)의 표면에 잔류하고 있던 약액을 순수에 의해 씻어 보내는 순수 린스 처리가 행해진다.
(스텝 S104) 약액 등 공급부(300)로부터 반도체 기판(W)의 표면의 회전 중심 부근에 IPA 등의 알코올을 공급한다. IPA가 반도체 기판(W)의 회전에 의한 원심력을 받아, 반도체 기판(W) 표면 전역으로 널리 퍼진다. 이에 의해, 반도체 기판(W)의 표면에 잔류하고 있던 순수를 IPA로 치환하는 알코올 린스 처리가 행해진다.
(스텝 S105) 약액 등 공급부(300)로부터 반도체 기판(W)의 표면의 회전 중심 부근에 발수화제를 공급한다. 발수화제는 예를 들어 실란 커플링제이다.
실란 커플링제가 반도체 기판(W)의 회전에 의한 원심력을 받아, 반도체 기판(W) 표면 전역으로 널리 퍼진다. 이에 의해, 볼록 형상 패턴의 표면에 습윤성이 낮은 보호막(발수성 보호막)이 형성된다.
이 발수성 보호막은, 실란 커플링제의 에스테르 반응이 일어남으로써, 형성된다. 따라서, 어닐 처리를 행하여 액온을 상승시켜, 반응을 촉진시키도록 하여도 된다.
볼록 형상 패턴이 실리콘 질화막이나 폴리실리콘 등의 실리콘계막인 경우에는 실란 커플링제를 사용한 실릴화 처리를 행해도 실릴화 반응이 불충분하게 되어, 패턴의 붕괴를 억제하기 위한 충분한 발수성을 얻지 못하는 경우가 있다. 그 경우, 스텝 S102에, 실리콘계 재료의 표면을 산화 가능한 산화제를 포함하는 처리 약액에 의한 처리를 추가하여, 실리콘계 재료의 표면을 실리콘 산화물계의 화학 산화막으로 바꾸는 것이 바람직하다. 그 후에, 실릴화 처리를 행함으로써, 실릴화 처리 후의 발수성을 향상시킬 수 있다.
예를 들어, 볼록 형상 패턴이 실리콘계막인 경우에는, 도 3의 (a)에 도시된 바와 같이, dHF 처리만을 행하고 발수성 보호막을 형성하면, 패턴에 대한 물의 접촉각은 89도이다. 이것에 H2O2 처리를 추가하면, 접촉각은 95도까지 향상된다. 이것은 실리콘계막의 표면에 적당한 산화막이 형성되었기 때문으로 사료된다.
또한, 실리콘 질화막의 경우에는, 도 3의 (b)에 도시된 바와 같이, dHF 처리만을 행하여 발수성 보호막을 형성하면, 물의 접촉각은 약 46도이다. 이것에 H2O2 처리를 추가하면 54도까지 향상되고, SPM 처리를 추가하면 59도까지 향상된다. 이것은 세정 후의 기판 표면에 발수 처리가 실시되기 쉽도록 최적의 개질 처리가 추가되어, 발수성 보호막을 형성되기 쉬워졌다고 사료된다.
또한, RIE(Reactive Ion Etching) 가공 후에는 가공 잔사가 많이 발생한다. 가공 잔사가 남은 상태에서는 발수성 보호막은 형성되기 어렵다. 따라서, 스텝 S102에 있어서 SPM 처리 등을 행하여 잔사를 제거하는 것은, 발수성 보호막을 형성하는 데 있어서도 유효하다. 또한, RIE 가공에 의해 패턴 표면에 플라즈마 데미지가 축적되어, 댕글링 본드가 생긴다. 산화 효과가 있는 약액에 의해 개질 처리하면, 댕글링 본드는 OH기로 수식된다. OH기가 많이 존재하면, 실릴화 반응 확률이 높아져, 발수성 보호막이 형성되기 쉬워지기 때문에, 보다 높은 발수도를 얻을 수 있다. 이 예에서는, 미세 패턴이 실리콘 산화막인 경우에도 효과를 얻을 수 있다.
또한, 상기한 설명에서는, 반도체 기판(W)의 세정 후에, 세정 약액과는 다른 처리 약액에 의해 반도체 기판(W)의 표면을 개질하는 예를 기재했지만, 세정 약액이 개질 효과를 겸하는, 즉 산화 효과를 갖는 것이면 별도로 개질 처리를 행하지 않아도 상관없다. 그러나 세정 공정과 개질 공정을 나눔으로써, 볼록 형상의 미세 패턴의 피세정면을 청정화한 후, 청정화된 면에 대하여 개질을 행하기 위해, 산화 효과를 갖는 약액을 사용하는 경우에 대하여 개질 효과를 더욱 향상시킬 수 있기 때문에 바람직하다.
(스텝 S106) 약액 등 공급부(300)로부터 반도체 기판(W)의 표면의 회전 중심 부근에 IPA를 공급한다. IPA가 반도체 기판(W)의 회전에 의한 원심력을 받아, 반도체 기판(W) 표면 전역으로 널리 퍼진다. 이에 의해, 반도체 기판(W)의 표면에 잔류하고 있던 미반응의 실란 커플링제를 IPA로 치환하는 알코올 린스 처리가 행해진다. 또한, 여기에서 공급되는 IPA는 희석되어 있지 않은 농도 100%의 것이다.
(스텝 S107) 희석 IPA 공급부(200)로부터 반도체 기판(W)의 표면의 회전 중심 부근에 희석 IPA를 공급한다. 희석 IPA가 반도체 기판(W)의 회전에 의한 원심력을 받아, 반도체 기판(W) 표면 전역으로 널리 퍼진다. 이에 의해, 반도체 기판(W)의 표면에 잔류하고 있던 IPA를 희석 IPA에 의해 씻어 보내는 희석 IPA 린스 처리가 행해진다.
(스텝 S108) 반도체 기판(W)의 건조 처리를 행한다. 예를 들어 반도체 기판(W)의 회전 속도를 소정의 스핀 드라이 회전 속도로 올려, 반도체 기판(W)의 표면에 남아 있는 희석 IPA를 비산시켜 건조시키는 스핀 드라이 처리를 행한다.
반도체 기판(W)에 형성되어 있는 볼록 형상 패턴은 발수성 보호막에 덮여 있기 때문에, 액체의 접촉각(θ)이 커진다. 특히, 스텝 S107에서 반도체 기판(W)의 표면의 액체를 IPA로부터 희석 IPA로 치환함으로써, 접촉각(θ)을 90°에 근접시킬 수 있다.
도 4에 반도체 기판(W) 상에 형성되어 있는 패턴(4)의 일부가 액체(5)에 젖은 상태를 도시한다. 여기서, 패턴(4) 사이의 거리를 Space, 패턴(4)의 높이를 H, 액체(5)의 표면 장력을 γ로 하면, 패턴(4)에 가해지는 힘(P)은 P=2×γ×cosθ·H/Space…(식1)이 된다.
θ가 90°에 근접함으로써, cosθ가 0에 근접하고, 건조 처리 시에 패턴에 작용하는 힘(P)이 작아지는 것을 알았다. 이에 의해 건조 처리 시에 패턴이 붕괴되는 것을 방지할 수 있다.
여기서 워터 마크에 대하여 생각한다. 워터 마크는 건조 처리 시에 있어서의 실리콘의 용출에 의해 형성된다. 도 5에 순수와 IPA를 혼합한 린스액의 IPA 농도와, 린스액 내에 있어서의 실리콘의 용해량의 관계를 나타낸다. 도 5에 도시된 그래프의 종축은 린스액 내에 있어서의 실리콘 용해량의 화학 분석 결과이며, 횡축은 린스액의 IPA 농도이다. 도 5로부터, IPA 농도가 0%, 즉 순수인 경우에는 실리콘 용해량이 많다가, IPA 농도의 상승에 수반하여, 실리콘 용해량이 감소되는 것을 알았다.
또한, 도 6에 스텝 S107에서 사용하는 린스액의 IPA 농도와, 건조 처리 후에 웨이퍼 상에 형성되는 워터 마크의 개수의 관계를 나타낸다. 워터 마크의 개수는 웨이퍼 표면의 광학적인 결함 검사와 SEM 화상 분석에 의해 구해진다. 도 6으로부터, IPA를 포함하는 린스액을 사용함으로써, 순수에 의해 린스를 행하는 경우보다 워터 마크의 개수가 줄어드는 것을 알았다.
본 실시 형태에서는, 건조 처리 전의 린스 공정(스텝 S107)에 있어서, 희석 IPA 린스 처리를 행하기 때문에, 실리콘의 용출을 방지하여, 워터 마크의 형성을 방지할 수 있다.
(스텝 S109) 엑시머 UV 조사부로부터 자외선을 조사하여, 볼록 형상 패턴 표면에 형성된 발수성 보호막을 제거한다. 본 실시 형태는 반도체 기판의 표면을 세정·건조시키는 것이므로, 발수성 보호막의 제거를 행함으로써 청정화 공정이 종료된다. 또한, 이 공정의 후의 공정에 의해 발수성 보호막이 제거되는 경우에는 건조 후, 바로 발수성 보호막을 제거하지 않아도 상관없다.
이러한 발수성 보호막의 형성을 행한 경우와 행하지 않은 경우의 건조 처리 후의 패턴의 상태를 도 7에 도시한다. 라인 높이가 150nm, 170nm, 200nm인 3종류, 라인 폭이 보통, 미세, 극세(보통>미세>극세)의 3종류의 패턴에 대하여 표면 처리를 행했다.
도 7의 (a)로부터 알 수 있는 바와 같이, 발수성 보호막을 형성하지 않은 경우, 라인 폭이 극세인 패턴은 150nm, 170nm, 200nm, 어떤 라인 높이에서든 패턴 붕괴가 발생했다. 또한, 라인 폭이 미세하여, 라인 높이가 200nm에 있어서도 패턴 붕괴가 발생했다.
한편, 도 7의 (b)로부터 알 수 있는 바와 같이, 발수성 보호막을 형성하면, 라인 폭이 극세이고, 라인 높이가 200nm인 패턴 이외에는 패턴 붕괴를 방지할 수 있었다. 발수성 보호막을 형성함으로써, 종횡비가 높은 패턴에서도 세정·건조에 의한 패턴 붕괴를 방지할 수 있어, 붕괴 마진이 향상되는 것을 알았다.
이와 같이, 본 실시 형태에서는, 반도체 기판(W) 표면의 세정을 행할 때에, 기판 표면에 발수성 보호막을 형성함으로써, 건조 처리 시의 볼록 형상의 미세 패턴 붕괴를 방지할 수 있다. 또한, 건조 처리 전에 희석 IPA 린스 처리를 행하기 때문에, 실리콘의 용출을 방지하여, 워터 마크의 발생을 방지할 수 있다.
기판 상에 형성된 패턴의 붕괴를 방지하기 위해서는, 패턴에 가해지는 힘(상기 식1로 표현되는 P)을 저감시킬 필요가 있다. 상기 식1의 파라미터 중, Space는 패턴 치수로 정해지는 고정 파라미터이며, 습윤성(cosθ)은 미세 패턴(의 표면)을 구성하는 물질과 액체의 관계로 정해지는 고정 파라미터이기 때문에, 종래의 기판 처리에서는 표면 장력(γ)에 주목하여, γ가 작은 액체를 사용함으로써 패턴에 가해지는 힘의 저감을 도모하고 있었다. 그러나 γ를 내리는 것에도 한계가 있어, 패턴 붕괴를 방지할 수 없게 되었다.
이에 대해, 상술한 바와 같이, 본 실시 형태에 의한 표면 처리 방법은, 패턴 표면에 발수성 보호막을 형성하여, 습윤성(cosθ)을 제어함으로써 건조 처리 시에 패턴에 가해지는 힘을 매우 작게 하여, 패턴 붕괴를 방지 가능하게 했다.
상기 실시 형태에 의한 표면 처리 방법은, 종횡비가 8 이상일 때의 패턴 붕괴 방지에 특히 효과가 있다.
상기 실시 형태에서는 발수성 보호막의 형성 공정(스텝 S105) 전후에 알코올 린스 처리를 행하고 있었다(스텝 S104, S106). 이것은 발수성 보호막의 형성 시에 사용하는 실란 커플링제가 종류에 따라서는 순수와 치환 가능하지 않은 경우가 있기 때문이다. 따라서, 사용하는 실란 커플링제가 순수와 치환 가능한 물질인 경우에는 이 알코올 린스 처리를 생략할 수 있다.
상기 실시 형태에 있어서, 발수화제는 발수성 보호막을 형성 가능한 범위에서 희석해도 좋다. 시클로헥사논이나 알코올 등의 저렴한 약액에 의해 발수화제를 희석함으로써, 비용을 저감할 수 있다. 발수화제로서 사용하는 실란 커플링제가 IPA 내의 히드록실기에 의해 가수분해를 일으켜, 발수화 능력이 저하될 우려가 있는 경우에는 발수화제를 공급하기 전에 반도체 기판 상의 IPA를 시너로 치환해도 좋다.
상기 실시 형태에 있어서, 버퍼 탱크(220)는 표면 처리 장치 본체의 외부에 설치하여도 된다. 또한, 농도 센서(221) 대신에, 칭량 펌프 및 버퍼 탱크(220) 내의 액면 위치를 검출하는 액면 센서를 설치하여, IPA의 희석도를 조정하도록 해도 좋다.
상기 실시 형태에서는, 버퍼 탱크(220)에 있어서 IPA와 순수를 혼합하고 있었지만, 공급 라인(201 및 211)과 연결한 혼합 밸브를 노즐(233) 바로 앞에 설치하여, 희석 IPA를 기판(W)에 공급하도록 해도 좋다. 또한, IPA와 순수를 직접 기판(W)에 공급하여 기판(W) 상에서 이들을 혼합하도록 해도 좋고, 이 경우, 희석 IPA 공급부(200)를 생략해도 상관없다.
(제2 실시 형태) 도 8에 본 발명의 제2 실시 형태에 관한 반도체 기판의 표면 처리 장치의 개략 구성을 나타낸다. 본 실시 형태에 관한 표면 처리 장치는, 복수매의 반도체 기판의 세정·건조를 일괄하여 행하는 배치식의 표면 처리 장치다.
표면 처리 장치는, 탱크(11 내지 16), 엑시머 UV 조사부(17), 기체 공급부 및 반송부(모두 도시하지 않음)를 구비한다. 반송부는, 복수매의 기판을 보유 지지하면서, 반송할 수 있다.
탱크(11)는 SPM, SC-1(Standard Clean 1), SC-2, HF 등의 기판을 세정하는 약액을 저류한다. 반송부가 기판을 탱크(11)에 도입함으로써 상기 제1 실시 형태에 관한 표면 처리 방법의 약액 처리(스텝 S102)를 실행할 수 있다.
탱크(12)는 순수를 저류한다. 반송부가 기판을 탱크(11)로부터 끌어 올려, 탱크(12)에 도입함으로써, 상기 제1 실시 형태에 관한 표면 처리 방법의 순수 린스 처리(스텝 S103)를 실행할 수 있다.
탱크(13)는 IPA를 저류한다. 반송부가 기판을 탱크(12)로부터 끌어 올려, 탱크(13)에 도입함으로써, 상기 제1 실시 형태에 관한 표면 처리 방법의 알코올 린스 처리(스텝 S104)를 실행할 수 있다.
탱크(14)는, 발수화제를 저류한다. 반송부가 기판을 탱크(13)로부터 끌어 올려, 탱크(14)에 도입함으로써, 기판 상의 볼록 형상 패턴 표면에 발수성 보호막이 형성되기 때문에, 상기 제1 실시 형태에 있어서의 표면 처리 방법의 발수화 처리(스텝 S105)를 실행할 수 있다. 탱크(14)에 희석 용제를 공급하여, 발수화제를 희석해도 좋다.
탱크(15)는, IPA를 저류한다. 반송부가 기판을 탱크(14)로부터 끌어 올려, 탱크(15)에 도입함으로써, 상기 제1 실시 형태에 관한 표면 처리 방법의 알코올 린스 처리(스텝 S106)를 실행할 수 있다.
탱크(16)는, IPA와 물을 혼합한 희석 IPA를 저류한다. 반송부가 기판을 탱크(15)로부터 끌어 올려, 탱크(16)에 도입함으로써, 상기 제1 실시 형태에 관한 표면 처리 방법의 희석 IPA 린스 처리(스텝 S107)를 실행할 수 있다.
기체 공급부는, 기판에 드라이 에어를 공급하여, 기판을 증발 건조시킬 수 있다. 반송부가 기판을 탱크(16)로부터 끌어 올리고, 그 후, 기체 공급부가 기판에 드라이 에어를 공급하여 건조시킨다. 이에 의해, 상기 제1 실시 형태에 관한 표면 처리 방법의 건조 처리(스텝 S108)를 실행할 수 있다. 또한, 건조 처리는 상술한 방법에 한정되지 않고, 스핀 건조 등의 다른 방법을 사용해도 된다.
기판을 탱크(14)에 도입하여, 볼록 형상 패턴 표면에 발수성 보호막을 형성하고 있기 때문에, 패턴에 작용하는 힘이 작아, 패턴 붕괴를 방지할 수 있다. 또한, 기판을 탱크(16)에 도입하여 희석 IPA 린스 처리를 행하고 있기 때문에, 실리콘의 용출을 방지하여, 워터 마크의 발생을 방지할 수 있다.
반송부는, 건조한 기판을 엑시머 UV 조사부(17)에 반송한다. 엑시머 UV 조사부(17)는, 자외선을 조사하여, 볼록 형상 패턴 표면에 형성된 발수성 보호막을 제거한다. 이에 의해, 상기 제1 실시 형태에 관한 표면 처리 방법의 발수성 보호막 제거 처리(스텝 S109)를 실행할 수 있다.
이와 같이, 본 실시 형태에 관한 배치식의 표면 처리 장치를 사용함으로써, 상기 제1 실시 형태와 마찬가지로, 패턴의 붕괴 및 워터 마크의 발생을 방지하면서 기판을 세정·건조시킬 수 있다.
상기 제2 실시 형태에 관한 표면 처리 장치는, 액체의 종류에 따른 탱크(11 내지 16)를 구비하고 있었지만, 단일의 탱크를 구비하여, 액체를 연속으로 전환하면서 공급하는 오버플로우형의 구성으로 해도 좋다.
(제3 실시 형태) 상기 제1 실시 형태에서는, 건조 처리 전에 희석 IPA를 사용하여 린스 처리를 행하고 있었지만, 탄산수 등의 산성수를 사용해도 된다. 이러한 처리를 행하기 위한 반도체 기판의 표면 처리 장치의 구성예를 도 9에 도시한다.
표면 처리 장치는, 도 1에 도시된 상기 제1 실시 형태에 관한 표면 처리 장치와 비교하여, 희석 IPA 공급부(200)가 생략되고, 산성수 공급부(400)가 설치되어 있는 점이 상이하다. 도 9에 있어서, 도 1에 도시된 제1 실시 형태와 동일 부분에는 동일 부호를 붙이고 설명을 생략한다.
산성수 공급부(400)는, 순수를 공급하는 공급 라인(401), 공급 라인(401)에 설치된 유량계(402), 이산화탄소 가스를 공급하는 공급 라인(403), 공급 라인(403)에 설치된 유량계(404), 이산화탄소 용해막(405), 탄산수를 흘리는 공급 라인(406), 탄산수를 토출하는 노즐(407), 공급 라인(406)에 설치된 필터(408) 및 밸브(409)를 구비한다.
이산화탄소 용해막(405)에, 공급 라인(401)을 통하여 순수가 공급되고, 공급 라인(403)을 통하여 이산화탄소 가스가 공급된다. 순수 및 이산화탄소 가스는 이산화탄소 용해막(405)을 통과함으로써 탄산수가 된다.
이 탄산수는 공급 라인(406)에 의해 노즐(407)에 공급되어, 노즐(407)로부터 반도체 기판(W)에 토출된다. 반도체 기판(W)에 대한 탄산수 공급량은 밸브(409)의 개방도에 의해 조정할 수 있다.
상기 제3 실시 형태에 관한 표면 처리 장치는, 건조 처리 전의 린스 처리에 산성수를 사용함으로써, 실리콘의 용출을 방지하여, 워터 마크의 발생을 방지할 수 있다. 따라서, 본 실시 형태에 관한 표면 처리 장치를 사용함으로써, 상기 제1 실시 형태와 마찬가지로, 패턴의 붕괴 및 워터 마크의 발생을 방지하면서 기판을 세정·건조시킬 수 있다.
또한, 상기한 설명에서는, 탄산수를 사용하여 린스 처리를 행하는 예를 나타냈지만, 산성수로서는, 질소산화물 NOX를 순수에 용해시킨 것이나, 염산을 순수와 혼합한 용액 등을 사용해도 된다.
상기 제1 내지 제3 실시 형태에 관한 표면 처리 장치는, 측벽 전사 프로세스에 의해 형성된 볼록 형상 패턴을 갖는 반도체 기판의 세정·건조에 적합하다. 측벽 전사 프로세스는, 도 10의 (a)에 도시된 바와 같이, 우선, 반도체 기판(도시하지 않음) 상에 형성된 제1 막(501) 상에 제2 막(502)을 형성한다. 그리고 제2 막(502) 상에 라인 앤 스페이스 패턴을 갖는 레지스트(503)를 형성한다.
이어서, 도 10의 (b)에 도시된 바와 같이, 레지스트(503)를 마스크로 하여, 제2 막(502)에 에칭을 실시하고, 패턴을 전사한다.
이어서, 도 10의 (c)에 도시된 바와 같이, 제2 막(502)에 슬리밍 처리를 실시하여, 폭을 1/2 정도로 가늘게 하여 코어재(504)에 가공한다. 또한, 레지스트(503)는 슬리밍 처리 전 또는 후에 제거된다. 슬리밍 처리는, 웨트 처리, 드라이 처리, 또는 웨트 처리와 드라이 처리의 조합에 의해 행해진다.
이어서, 도 10의 (d)에 도시된 바와 같이, CVD(Chemical Vapor Deposition)법 등에 의해, 코어재(504)의 상면 및 측면을 일정한 막 두께로 덮도록 제3 막(505)을 형성한다. 제3 막(505)은, 코어재(504)와의 에칭 선택비를 크게 취할 수 있는 재료에 의해 형성된다.
이어서, 도 11의 (a)에 도시된 바와 같이, 코어재(504)의 상면이 노출될 때까지, 제3 막(505)을 드라이 에칭한다. 드라이 에칭은, 코어재(504)에 대하여 선택성을 갖는 에칭 조건에서 행해진다. 이에 의해, 제3 막(505)은, 코어재(504)의 측면을 따라 스페이서 형상으로 잔류한다. 이때에 잔류하는 제3 막(505)은, 코어재(504) 측면 상부에 상단부(505a)가 접촉되어 위치함과 함께, 코어재(504)의 외측을 향하여 상측부가 볼록하게 만곡된 형상을 이루고 있다.
이어서, 도 11의 (b)에 도시된 바와 같이, 코어재(504)를 웨트 에칭 처리에 의해 제거한다. 제3 막(505)은, 인접하는 2개의 패턴의 상단부의 거리(스페이스 패턴의 개구 폭 치수)가 좁은 것과, 넓은 것이 교대로 존재하는 비대칭 형상으로 된다.
제3 막(505)과 같은 비대칭 형상의 패턴을 세정하여 건조시키는 경우, 도 11의 (c)에 도시된 바와 같이, 스페이스 부분의 린스액의 액면 하강 속도가 크게 상이하여, 패턴에 큰 힘이 가해지기 때문에, 패턴 붕괴의 방지가 곤란했다.
또한, 얻어진 제3 막(505)의 패턴을 마스크로 하여, 피가공체인 제1 막(501)이나 그 하방의 반도체 기판 등을 드라이 에칭하여 패턴을 전사한 후, 드라이 에칭에 의한 반응 부생성물을 세정하여 제거한다. 이때, 마스크로서 사용한 제3 막(505)의 비대칭으로 상측부가 볼록하게 만곡된 형상의 영향을 받아, 전사된 피가공체에 있어서도, 스페이스 패턴의 개구 폭 치수의 편차가 잔존한다. 그로 인해, 피가공체의 패턴을 세정하여 건조시킬 때, 제3 막(505)의 패턴의 경우와 마찬가지로, 스페이스 부분의 린스액의 액면 하강 속도가 크게 상이하여, 패턴에 큰 힘이 가해지기 때문에, 패턴 붕괴의 방지가 역시 곤란했다.
그러나 상기 제1 내지 제3 실시 형태에 관한 표면 처리 장치를 사용함으로써, 측벽 전사 프로세스에 의해 형성된 비대칭 형상의 패턴이어도, 패턴 표면의 발수화 처리와, 건조 처리 전의 희석 IPA 린스 처리 또는 산성수 린스 처리를 행함으로써, 패턴의 붕괴 및 워터 마크의 발생을 방지하면서 기판을 세정·건조시킬 수 있다.
상기 식1 및 도 4로부터 알 수 있는 바와 같이, 패턴(4)에 가해지는 힘(P)은 표면 장력(γ)의 수직 성분에 의존한다. 따라서, 도 12의 (a)에 도시된 바와 같이, 패턴의 상부가 경사진 구조로 함으로써, 표면 장력(γ)의 수직 성분을 작게 하여, 패턴에 가해지는 힘을 저감할 수 있다.
이러한 구조는, 패턴을 RIE 처리할 때에 온도를 낮게 하거나, 마스크 재료와 패턴 재료의 선택비를 낮은 조건으로 함으로써, 형성할 수 있다.
또한, 도 12의 (b)에 도시된 바와 같이, 패턴 전체가 경사진 구조에서도 마찬가지의 효과가 얻어진다.
또한, 본 발명은 상기 실시 형태 그대로 한정되는 것이 아니고, 실시 단계에서는 그 요지를 일탈하지 않는 범위에서 구성 요소를 변형하여 구체화할 수 있다. 또한, 상기 실시 형태에 개시되어 있는 복수의 구성 요소의 적당한 조합에 의해, 다양한 발명을 형성할 수 있다. 예를 들어, 실시 형태에 기재된 전체 구성 요소로부터 몇개의 구성 요소를 삭제해도 좋다. 또한, 다른 실시 형태에 걸친 구성 요소를 적절히 조합해도 좋다.

Claims (20)

  1. 반도체 기판의 표면 처리 장치로서,
    표면에 볼록 형상 패턴이 형성된 반도체 기판을 보유 지지하고, 상기 반도체 기판을 회전시키는 기판 보유 지지 회전부와,
    상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 약액을 공급하여, 상기 반도체 기판을 세정하는 제1 공급부와,
    상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 순수를 공급하여, 상기 반도체 기판을 린스하는 제2 공급부와,
    상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 발수화제를 공급하여, 상기 볼록 형상 패턴의 표면에 발수성 보호막을 형성하는 제3 공급부와,
    상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 순수에 의해 희석한 알코올을 공급하여, 상기 반도체 기판을 린스하는 제4 공급부와,
    상기 볼록 형상 패턴을 잔존시키고 상기 발수성 보호막을 제거하는 제거부를 구비하는, 반도체 기판의 표면 처리 장치.
  2. 제1항에 있어서, 상기 제거부는, 상기 반도체 기판에 자외선을 조사하여 상기 발수성 보호막을 제거하는 자외선 조사부인 것을 특징으로 하는 반도체 기판의 표면 처리 장치.
  3. 제1항에 있어서, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 알코올을 공급하여, 상기 반도체 기판을 린스하는 제5 공급부를 더 구비하는 것을 특징으로 하는 반도체 기판의 표면 처리 장치.
  4. 제1항에 있어서, 실리콘을 갖는 상기 볼록 형상 패턴의 표면을 산화하는 산화제를 포함하는 약액을 상기 반도체 기판의 표면에 공급하는 제5 공급부를 더 구비하는 것을 특징으로 하는 반도체 기판의 표면 처리 장치.
  5. 제1항에 있어서, 상기 제3 공급부는, 시클로헥사논 또는 알코올에 의해 희석된 상기 발수화제를 공급하는 것을 특징으로 하는 반도체 기판의 표면 처리 장치.
  6. 표면에 볼록 형상 패턴이 형성된 반도체 기판을 보유 지지하고, 상기 반도체 기판을 회전시키는 기판 보유 지지 회전부와,
    상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 약액을 공급하여, 상기 반도체 기판을 세정하는 제1 공급부와,
    상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 순수를 공급하여, 상기 반도체 기판을 린스하는 제2 공급부와,
    상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 발수화제를 공급하여, 상기 볼록 형상 패턴의 표면에 발수성 보호막을 형성하는 제3 공급부와,
    상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 산성수를 공급하여, 상기 반도체 기판을 린스하는 제4 공급부와,
    상기 볼록 형상 패턴을 잔존시키고 상기 발수성 보호막을 제거하는 제거부를 구비하는 반도체 기판의 표면 처리 장치.
  7. 제6항에 있어서, 상기 제4 공급부는,
    순수를 공급하는 제1 공급 라인과,
    이산화탄소 가스를 공급하는 제2 공급 라인과,
    상기 제1 공급 라인으로부터 순수가 공급되고, 상기 제2 공급 라인으로부터 이산화탄소 가스가 공급되어, 탄산수를 배출하는 이산화탄소 용해막과,
    상기 탄산수를 상기 반도체 기판의 표면에 토출하는 노즐을 갖는 것을 특징으로 하는 반도체 기판의 표면 처리 장치.
  8. 제6항에 있어서, 상기 제거부는, 상기 반도체 기판에 자외선을 조사하여 상기 발수성 보호막을 제거하는 자외선 조사부인 것을 특징으로 하는 반도체 기판의 표면 처리 장치.
  9. 제6항에 있어서, 상기 기판 보유 지지 회전부에 보유 지지된 상기 반도체 기판의 표면에 알코올을 공급하여, 상기 반도체 기판을 린스하는 제5 공급부를 더 구비하는 것을 특징으로 하는 반도체 기판의 표면 처리 장치.
  10. 제6항에 있어서, 실리콘을 갖는 상기 볼록 형상 패턴의 표면을 산화하는 산화제를 포함하는 약액을 상기 반도체 기판의 표면에 공급하는 제5 공급부를 더 구비하는 것을 특징으로 하는 반도체 기판의 표면 처리 장치.
  11. 제6항에 있어서, 상기 제3 공급부는, 시클로헥사논 또는 알코올에 의해 희석된 상기 발수화제를 공급하는 것을 특징으로 하는 반도체 기판의 표면 처리 장치.
  12. 반도체 기판의 표면 처리 방법으로서,
    반도체 기판 상에 복수의 볼록 형상 패턴을 형성하고,
    약액을 사용하여 상기 볼록 형상 패턴 표면을 세정하고,
    세정한 상기 볼록 형상 패턴 표면에 발수화제를 사용하여 발수성 보호막을 형성하고,
    상기 발수성 보호막 형성 후에, 산성수 또는 희석한 알코올을 사용하여, 상기 반도체 기판을 린스하고,
    린스한 상기 반도체 기판을 건조시키고,
    상기 건조 후에, 상기 볼록 형상 패턴을 잔존시키고 상기 발수성 보호막을 제거하는, 반도체 기판의 표면 처리 방법.
  13. 제12항에 있어서, 상기 볼록 형상 패턴은 실리콘을 포함하고,
    상기 발수성 보호막의 형성 전에, 산화제를 사용하여 상기 볼록 형상 패턴 표면을 산화하는 것을 특징으로 하는 반도체 기판의 표면 처리 방법.
  14. 제12항에 있어서, 상기 발수화제는 실란 커플링제인 것을 특징으로 하는 반도체 기판의 표면 처리 방법.
  15. 제14항에 있어서, 상기 볼록 형상 패턴 표면의 세정 후 또한 상기 발수성 보호막의 형성 전에, 알코올을 사용하여 상기 반도체 기판을 린스하는 것을 특징으로 하는 반도체 기판의 표면 처리 방법.
  16. 제14항에 있어서, 상기 발수성 보호막 형성 후, 또한 상기 산성수 또는 희석한 알코올을 사용한 린스 전에, 알코올을 사용하여 상기 반도체 기판을 린스하는 것을 특징으로 하는 반도체 기판의 표면 처리 방법.
  17. 제12항에 있어서, 상기 반도체 기판에 자외선을 조사하여 상기 발수성 보호막을 제거하는 것을 특징으로 하는 반도체 기판의 표면 처리 방법.
  18. 제12항에 있어서, 상기 산성수는, 탄산수, 또는 질소산화물이 용해된 순수, 또는 염산과 순수의 혼합액인 것을 특징으로 하는 반도체 기판의 표면 처리 방법.
  19. 제12항에 있어서, 시클로헥사논 또는 알코올에 의해 희석된 상기 발수화제를 사용하여 상기 발수성 보호막을 형성하는 것을 특징으로 하는 반도체 기판의 표면 처리 방법.
  20. 제12항에 있어서, 상기 볼록 형상 패턴을 측벽 전사 프로세스에 의해 형성하는 것을 특징으로 하는 반도체 기판의 표면 처리 방법.

KR1020100088749A 2009-12-11 2010-09-10 반도체 기판의 표면 처리 장치 및 방법 KR101170258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009281346A JP5404361B2 (ja) 2009-12-11 2009-12-11 半導体基板の表面処理装置及び方法
JPJP-P-2009-281346 2009-12-11

Publications (2)

Publication Number Publication Date
KR20110066837A true KR20110066837A (ko) 2011-06-17
KR101170258B1 KR101170258B1 (ko) 2012-07-31

Family

ID=44143414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088749A KR101170258B1 (ko) 2009-12-11 2010-09-10 반도체 기판의 표면 처리 장치 및 방법

Country Status (4)

Country Link
US (3) US20110143541A1 (ko)
JP (1) JP5404361B2 (ko)
KR (1) KR101170258B1 (ko)
TW (1) TWI514450B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5404361B2 (ja) 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
JP5248652B2 (ja) * 2011-04-27 2013-07-31 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
KR101266620B1 (ko) 2010-08-20 2013-05-22 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리방법 및 기판처리장치
JP5622512B2 (ja) 2010-10-06 2014-11-12 株式会社東芝 半導体装置の製造方法
JP2012084789A (ja) 2010-10-14 2012-04-26 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP5931428B2 (ja) 2011-12-15 2016-06-08 株式会社東芝 配線パターンの形成方法及び半導体装置
US9735026B2 (en) 2012-11-27 2017-08-15 Tokyo Electron Limited Controlling cleaning of a layer on a substrate using nozzles
US9520459B2 (en) * 2012-12-21 2016-12-13 SK Hynix Inc. Surface treatment method for semiconductor device
JP6139890B2 (ja) 2013-01-18 2017-05-31 株式会社東芝 半導体装置の製造方法および半導体製造装置
JP6013289B2 (ja) * 2013-08-05 2016-10-25 株式会社東芝 半導体基板の洗浄方法および半導体基板の洗浄装置
JP6585243B2 (ja) * 2013-09-30 2019-10-02 芝浦メカトロニクス株式会社 基板処理装置及び基板処理方法
JP6426927B2 (ja) * 2013-09-30 2018-11-21 芝浦メカトロニクス株式会社 基板処理装置及び基板処理方法
JP6256828B2 (ja) 2013-10-10 2018-01-10 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US20150325458A1 (en) * 2014-05-12 2015-11-12 Tokyo Electron Limited Method and system to improve drying of flexible nano-structures
EP3169453B1 (de) 2014-07-18 2018-10-17 Alfred Kärcher SE & Co. KG Fahrbare hochdruckreinigungseinrichtung
US10026629B2 (en) 2014-10-17 2018-07-17 Tokyo Electron Limited Substrate liquid processing apparatus, substrate liquid processing method, and computer-readable storage medium storing substrate liquid processing program
JP6454245B2 (ja) * 2014-10-21 2019-01-16 東京エレクトロン株式会社 基板液処理方法及び基板液処理装置並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
CN107644822B (zh) * 2016-07-21 2020-12-15 弘塑科技股份有限公司 半导体干燥设备和半导体干燥用处理液体循环与过滤方法
JP6770887B2 (ja) 2016-12-28 2020-10-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
JP6953255B2 (ja) * 2017-09-21 2021-10-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR20190138743A (ko) * 2018-06-06 2019-12-16 도오꾜오까고오교 가부시끼가이샤 기판의 처리 방법 및 린스액
JP7250566B2 (ja) * 2019-02-26 2023-04-03 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP7311988B2 (ja) * 2019-03-20 2023-07-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、半導体製造方法、および、基板処理装置
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法
JP2022027088A (ja) * 2020-07-31 2022-02-10 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP2022104013A (ja) * 2020-12-28 2022-07-08 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP2023076165A (ja) * 2021-11-22 2023-06-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374502A (en) 1992-04-23 1994-12-20 Sortec Corporation Resist patterns and method of forming resist patterns
US5326672A (en) 1992-04-23 1994-07-05 Sortec Corporation Resist patterns and method of forming resist patterns
JPH05326464A (ja) * 1992-05-15 1993-12-10 Dainippon Screen Mfg Co Ltd 基板表面の気相洗浄方法
JP3195439B2 (ja) 1992-09-28 2001-08-06 森永製菓株式会社 第ｘｉｉｉ因子の精製方法
JPH06302598A (ja) 1993-04-15 1994-10-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07142349A (ja) 1993-11-16 1995-06-02 Mitsubishi Electric Corp 現像工程におけるフォトレジストパターンの倒れを防止する方法
JPH07273083A (ja) 1994-03-30 1995-10-20 Nippon Telegr & Teleph Corp <Ntt> 微細パターン形成法
JPH07335603A (ja) 1994-06-10 1995-12-22 Toshiba Corp 半導体基板の処理方法および処理剤
JP2000040679A (ja) 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000089477A (ja) 1998-09-11 2000-03-31 Nec Corp レジストパターンの形成方法
US6468362B1 (en) 1999-08-25 2002-10-22 Applied Materials, Inc. Method and apparatus for cleaning/drying hydrophobic wafers
US6858089B2 (en) 1999-10-29 2005-02-22 Paul P. Castrucci Apparatus and method for semiconductor wafer cleaning
US6620260B2 (en) 2000-05-15 2003-09-16 Tokyo Electron Limited Substrate rinsing and drying method
JP4541422B2 (ja) 2000-05-15 2010-09-08 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2002006476A (ja) 2000-06-23 2002-01-09 Hitachi Ltd ホトマスクおよびホトマスクの製造方法
TW477882B (en) * 2000-07-03 2002-03-01 Tokyo Electron Ltd Processing apparatus with sealing mechanism
JP3866130B2 (ja) 2001-05-25 2007-01-10 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US20040003828A1 (en) 2002-03-21 2004-01-08 Jackson David P. Precision surface treatments using dense fluids and a plasma
JP4016701B2 (ja) 2002-04-18 2007-12-05 信越半導体株式会社 貼り合せ基板の製造方法
JP4084235B2 (ja) 2002-08-22 2008-04-30 株式会社神戸製鋼所 保護膜積層微細構造体および該構造体を用いた微細構造体の乾燥方法
JP2004152946A (ja) 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 半導体装置の洗浄方法
US7163018B2 (en) 2002-12-16 2007-01-16 Applied Materials, Inc. Single wafer cleaning method to reduce particle defects on a wafer surface
CN1742363B (zh) 2003-01-25 2010-10-13 霍尼韦尔国际公司 受损电介质材料和电介质膜的修复和恢复
US7467635B2 (en) * 2003-05-12 2008-12-23 Sprout Co., Ltd. Apparatus and method for substrate processing
JP2005136246A (ja) 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP3857692B2 (ja) 2004-01-15 2006-12-13 株式会社東芝 パターン形成方法
JP2005276857A (ja) 2004-03-22 2005-10-06 Kyocera Corp 光電変換装置およびその製造方法
JP4040074B2 (ja) * 2004-04-23 2008-01-30 東京エレクトロン株式会社 基板洗浄方法、基板洗浄装置、コンピュータプログラムおよびプログラム記憶媒体
WO2006033836A2 (en) 2004-09-15 2006-03-30 Honeywell International Inc. Treating agent materials
KR100985613B1 (ko) 2004-10-27 2010-10-05 인터내셔널 비지네스 머신즈 코포레이션 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품
US7880860B2 (en) 2004-12-20 2011-02-01 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20080207005A1 (en) 2005-02-15 2008-08-28 Freescale Semiconductor, Inc. Wafer Cleaning After Via-Etching
JP2007012859A (ja) * 2005-06-30 2007-01-18 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
EP1951854B1 (en) 2005-11-01 2019-07-03 The Chemours Company FC, LLC Method for depositing a fluorolubricant
JP4882480B2 (ja) 2006-04-21 2012-02-22 東京エレクトロン株式会社 保護膜除去装置、薬液の回収方法及び記憶媒体
JP2008034779A (ja) * 2006-06-27 2008-02-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP4866165B2 (ja) * 2006-07-10 2012-02-01 大日本スクリーン製造株式会社 基板の現像処理方法および基板の現像処理装置
JP2008041722A (ja) * 2006-08-02 2008-02-21 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US20080008973A1 (en) * 2006-07-10 2008-01-10 Tomohiro Goto Substrate processing method and substrate processing apparatus
US20080295868A1 (en) * 2007-06-04 2008-12-04 Hitachi Kokusai Electric Inc. Manufacturing method of a semiconductor device and substrate cleaning apparatus
JP2009016800A (ja) 2007-06-04 2009-01-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板洗浄装置
JP5016525B2 (ja) 2008-03-12 2012-09-05 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
US8567420B2 (en) 2008-03-31 2013-10-29 Kabushiki Kaisha Toshiba Cleaning apparatus for semiconductor wafer
US7838425B2 (en) 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
KR101065557B1 (ko) * 2008-10-29 2011-09-19 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리장치
JP5404361B2 (ja) 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
JP5404364B2 (ja) * 2009-12-15 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法

Also Published As

Publication number Publication date
TWI514450B (zh) 2015-12-21
JP5404361B2 (ja) 2014-01-29
US20180082832A1 (en) 2018-03-22
KR101170258B1 (ko) 2012-07-31
US9859111B2 (en) 2018-01-02
US9991111B2 (en) 2018-06-05
US20110143541A1 (en) 2011-06-16
TW201133584A (en) 2011-10-01
US20160049289A1 (en) 2016-02-18
JP2011124410A (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
KR101170258B1 (ko) 반도체 기판의 표면 처리 장치 및 방법
JP5404364B2 (ja) 半導体基板の表面処理装置及び方法
TWI604517B (zh) Substrate processing apparatus, substrate processing method and substrate processing liquid
KR101264481B1 (ko) 반도체 기판의 표면 처리 장치 및 방법
TWI431682B (zh) Surface treatment method of semiconductor substrate
JP6139890B2 (ja) 半導体装置の製造方法および半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 7