KR20110024935A - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20110024935A
KR20110024935A KR1020090083128A KR20090083128A KR20110024935A KR 20110024935 A KR20110024935 A KR 20110024935A KR 1020090083128 A KR1020090083128 A KR 1020090083128A KR 20090083128 A KR20090083128 A KR 20090083128A KR 20110024935 A KR20110024935 A KR 20110024935A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
gate electrode
electrode
drain
layer
Prior art date
Application number
KR1020090083128A
Other languages
English (en)
Other versions
KR101073542B1 (ko
Inventor
최종현
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090083128A priority Critical patent/KR101073542B1/ko
Priority to JP2010138522A priority patent/JP5368381B2/ja
Priority to CN2010102539475A priority patent/CN102013432A/zh
Priority to US12/805,701 priority patent/US8421090B2/en
Priority to TW099127698A priority patent/TWI567966B/zh
Publication of KR20110024935A publication Critical patent/KR20110024935A/ko
Application granted granted Critical
Publication of KR101073542B1 publication Critical patent/KR101073542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로서, 본 발명의 실시예에 따른 유기 발광 표시 장치는 기판 본체와, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극, 및 제1 드레인 전극을 가지고 상기 기판 본체 상에 형성된 제1 박막 트랜지스터와, 제2 반도체층, 제2 게이트 전극, 제2 소스 전극, 및 제2 드레인 전극을 가지고 상기 기판 본체 상에 형성된 제2 박막 트랜지스터, 그리고 상기 제1 박막 트랜지스터와 연결된 유기 발광 소자를 포함한다. 그리고 상기 제1 게이트 전극과 상기 제2 반도체층은 서로 동일한 층에 형성되며 각각 다결정 규소를 포함한다.
산화물 반도체층, 다결정 규소 반도체층, 게이트 전극, 박막 트랜지스터, 유기 발광 표시 장치

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 유기 발광 표시 장치에 관한 것으로, 보다 상세하게는 산화물 반도체층과 다결정 규소 반도체층을 함께 사용한 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display)는 빛을 방출하는 유기 발광 소자(organic light emitting diode)를 가지고 화상을 표시하는 자발광형 표시 장치이다. 유기 발광 표시 장치는 액정 표시 장치(liquid crystal display)와 달리 별도의 광원을 필요로 하지 않으므로 상대적으로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타내므로 휴대용 전자 기기의 차세대 표시 장치로 주목받고 있다.
근래에는, 산화물 박막 트랜지스터(oxide thin film transistor)를 구비한 유기 발광 표시 장치가 특히 주목받고 있다. 산화물 박막 트랜지스터는 산화물 반도체를 사용한 박막 트랜지스터를 말한다. 산화물 박막 트랜지스터는 비정질 규소 를 사용한 박막 트랜지스터와 비교하여 상대적으로 높은 전자 이동도와 신뢰성을 가질 뿐만 아니라 종합적으로 우수한 성능을 갖는다. 또한, 산화물 박막 트랜지스터를 구비한 유기 발광 표시 장치는 투명한 표시 장치를 구현하는데 유리하다.
하지만, 산화물 박막 트랜지스터는 다결정 규소를 사용한 박막 트랜지스터와 비교하여 우수한 균일성을 가지지만 전하 이동도가 다소 떨어진다. 따라서, 유기 발광 표시 장치가 산화물 박막 트랜지스터만을 사용할 경우 전체적인 성능 향상에 한계가 있었다.
본 발명은 전술한 배경기술의 문제점을 해결하기 위한 것으로서, 산화물 반도체층과 다결정 규소 반도체층을 함께 사용하여 전체적인 성능을 향상시키면서 동시에 제조 공정을 단순화 시킨 유기 발광 표시 장치 및 그 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판 본체와, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극, 및 제1 드레인 전극을 가지고 상기 기판 본체 상에 형성된 제1 박막 트랜지스터와, 제2 반도체층, 제2 게이트 전극, 제2 소스 전극, 및 제2 드레인 전극을 가지고 상기 기판 본체 상에 형성된 제2 박막 트랜지스터, 그리고 상기 제1 박막 트랜지스터와 연결된 유기 발광 소자를 포함한다. 그리고 상기 제1 게이트 전극과 상기 제2 반도체층은 서로 동일한 층에 형성되며 각각 다결정 규소를 포함한다.
상기 제1 반도체층은 상기 제1 게이트 전극 상에 절연 배치되며, 상기 제2 게이트 전극은 상기 제2 반도체층 상에 절연 배치될 수 있다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판 본체와, 상기 기판 본체 상에 형성된 제1 게이트 전극 및 제2 반도체층과, 상기 제1 게이트 전극 및 상기 제2 반도체층 위에 형성된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극 상에 형성된 상기 제1 반도체층과, 상기 게이트 절연막을 사이에 두고 상기 제2 반도체층 상에 형성된 제2 게이트 전극과, 상기 제1 반도체층 및 상기 제2 게이트 전극 위에 형성된 층간 절연막, 그리고 상기 층간 절연막 상에 형성된 제1 소스 전극, 제1 드레인 전극, 제2 소스 전극, 및 제2 드레인 전극을 포함한다. 그리고 상기 제1 게이트 전극과 상기 제2 반도체층은 서로 동일한 층에 형성되며 각각 다결정 규소를 포함한다.
상기 제1 소스 전극 및 상기 제1 드레인 전극은 상기 층간 절연막을 관통하여 상기 제1 반도체층과 접촉되고, 상기 제2 소스 전극 및 상기 제2 드레인 전극은 상기 층간 절연막 및 상기 게이트 절연막을 함께 관통하여 상기 제2 반도체층과 접촉될 수 있다.
상기한 유기 발광 장치에서, 상기 제1 반도체층은 산화물 반도체층일 수 있다.
상기 제1 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함할 수 있다.
상기 제2 반도체층은 상기 제2 게이트 전극과 중첩된 채널 영역과 상기 채널 영역의 양측에 형성된 소스 영역 및 드레인 영역으로 구분될 수 있다.
상기 제2 게이트 전극은 금속막으로 형성될 수 있다.
상기 제2 반도체층의 상기 채널 영역은 불순물이 도핑되지 않은 다결정 규소층이며, 상기 제2 반도체층의 상기 소스 영역 및 상기 드레인 영역은 불순물이 도핑된 다결정 규소층일 수 있다.
상기 불순물은 P형 불순물일 수 있다.
상기 제1 게이트 전극은 제2 반도체층의 상기 소스 영역 및 상기 드레인 영역과 동일하게 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치 제조 방법은 기판 본체 상에 다결정 규소층을 형성하는 단계와, 상기 다결정 규소층을 패터닝(patterning)하여 제1 게이트 전극 중간체 및 제2 반도체층 중간체를 형성하는 단계와, 상기 제1 게이트 전극 중간체 및 상기 제2 반도체층 중간체 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 상기 제2 반도체층의 일부와 중첩되도록 제2 게이트 전극을 형성하는 단계와, 상기 제1 게이트 전극 중간체 및 상기 제2 반도체층 중간체에 불순물을 도핑하여 제1 게이트 전극 및 제2 반도체층을 형성하는 단계, 그리고 상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되도록 상기 제1 반도체층을 형성하는 단계를 포함한다.
상기 제1 반도체층은 산화물 반도체층일 수 있다.
상기 제1 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 하 나 이상의 원소와 산소(O)를 포함할 수 있다.
상기 제2 반도체층은 상기 제2 게이트 전극에 의해 상기 불순물 도핑이 차단된 채널 영역과 상기 불순물이 도핑되어 상기 채널 영역의 양측에 형성된 소스 영역 및 드레인 영역으로 구분될 수 있다.
상기 제1 게이트 전극은 상기 제2 반도체층의 상기 소스 영역 및 상기 드레인 영역과 동일하게 형성될 수 있다.
상기 제2 게이트 전극은 금속막으로 형성될 수 있다.
상기 불순물은 P형 불순물일 수 있다.
상기한 유기 발광 표시 장치 제조 방법에서, 상기 제1 반도체층 및 상기 제2 게이트 전극 위에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 식각하여 상기 제1 반도체층의 일부를 드러내는 제1 소스 접촉 구멍과 제1 드레인 접촉 구멍을 형성하고 상기 층간 절연막과 상기 게이트 절연막을 함께 식각하여 상기 제2 반도체층의 일부를 드러내는 제2 소스 접촉 구멍과 제2 드레인 접촉 구멍을 형성하는 단계, 그리고 상기 제1 소스 접촉 구멍 및 상기 제1 드레인 접촉 구멍을 통해 상기 제1 반도체층과 접촉되며 서로 이격된 제1 소스 전극 및 제1 드레인 전극을 형성하고 상기 제2 소스 접촉 구멍 및 상기 제2 드레인 접촉 구멍을 통해 상기 제2 반도체층과 접촉되며 서로 이격된 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 유기 발광 표시 장치는 산화물 반도체층과 다결정 규소 반도체층을 함께 사용하여 전체적인 성능을 향상시키면서 동시에 단순한 구조를 가질 수 있다.
또한, 유기 발광 표시 장치 제조 방법을 단순화시킬 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 도 1 내지 도3을 참조하여 본 발명의 일 실시예를 설명한다.
도 1에 도시한 바와 같이, 유기 발광 표시 장치(101)는 표시 영역(DA)과 비 표시 영역(NA)으로 구분된 기판 본체(111)를 포함한다. 기판 본체(111)의 표시 영역(DA)에는 다수의 화소들(PE)(도 2에 도시)이 형성되어 화상을 표시하고, 비표시 영역(NA)에는 여러 구동 회로가 형성된다.
도 2에 도시한 바와 같이 본 발명의 일 실시예에서는, 하나의 화소(PE)가 유기 발광 소자(organic light emitting diode)(70), 두개의 박막 트랜지스터(thin film transistor, TFT)들(10, 20), 그리고 하나의 축전 소자(capacitor)(80)를 구비하는 2Tr-1Cap 구조를 갖는다. 하지만, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치(101)는 하나의 화소(PE)에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다. 이와 같이, 추가로 형성되는 박막 트랜지스터 및 축전 소자는 보상 회로의 구성이 될 수 있다.
보상 회로는 각 화소(PE)마다 형성된 유기 발광 소자(70)의 균일성을 향상시켜 화질(畵質)에 편차가 생기는 것을 억제한다. 일반적으로 보상 회로는 4개 내지 8개의 박막 트랜지스터를 포함한다.
또한, 기판 본체(111)의 비표시 영역(NA) 상에 형성된 구동 회로도 추가의 박막 트랜지스터를 포함할 수 있다.
유기 발광 소자(70)는 정공 주입 전극인 애노드(anode) 전극과, 전자 주입 전극인 캐소드(cathode) 전극, 그리고 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함한다.
본 발명의 일 실시예에 따른 두개의 박막 트랜지스터들은 제1 박막 트랜지스 터(10)와 제2 박막 트랜지스터(20)를 포함한다.
제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)는 각각 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함한다. 그리고 제1 박막 트랜지스터(10)의 반도체층은 산화물 반도체층이고, 제2 박막 트랜지스터(20)의 반도체층은 다결정 규소 반도체층이다. 즉, 제1 박막 트랜지스터(10)는 산화물 박막 트랜지스터고, 제2 박막 트랜지스터(20)는 다결정 규소 박막 트랜지스터이다.
제1 박막 트랜지스터(10)는 유기 발광 소자(70)와 연결되고, 제2 박막 트랜지스터는 스캔 라인(SL) 및 데이터 라인(DL)에 연결된다.
제2 박막 트랜지스터(20)는 발광시키고자 하는 화소(PE)를 선택하는 스위칭 소자로 사용된다. 제2 박막 트랜지스터(20)의 게이트 전극은 스캔 라인(SL)과 연결되며, 제2 박막 트랜지스터(20)의 소스 전극은 데이터 라인(DL)과 연결된다. 제2 박막 트랜지스터(20)는 스캔 라인(SL)에 입력되는 스위칭 전압에 따라 데이터 라인(DL)에서 입력되는 데이터 전압을 제1 박막 트랜지스터(10)로 전달한다.
축전 소자(80)는 제2 박막 트랜지스터(20)와 공통 전원 라인(VDD)에 연결되며, 제2 박막 트랜지스터(20)로부터 전송받은 전압과 공통 전원 라인(VDD)에 공급되는 전압의 차이에 해당하는 전압을 저장한다.
제1 박막 트랜지스터(10)는 선택된 화소(PE) 내의 유기 발광 소자(70)를 발광시키기 위한 구동 전원을 공급한다. 제1 박막 트랜지스터(10)의 게이트 전극은 제2 박막 트랜지스터(20)의 드레인 전극과 연결된 축전 소자(80)의 어느 한 축전판과 연결된다. 그리고 제1 박막 트랜지스터(10)의 소스 전극 및 축전 소자(80)의 다른 한 축전판은 각각 공통 전원 라인(VDD)과 연결된다. 또한, 제1 박막 트랜지스터(10)의 드레인 전극은 유기 발광 소자(70)의 애노드 전극과 연결된다. 이와 같이, 제1 박막 트랜지스터(10)는 공통 전원 라인(VDD)과 축전 소자(80)에 연결되어 축전 소자(80)에 저장된 전압과 문턱 전압의 차이의 제곱에 비례하는 출력 전류(IOELD)를 유기 발광 소자(70)로 공급한다. 유기발광 소자(70)는 제1 박막 트랜지스터(10)로부터 공급받은 출력 전류(IOLED)에 의해 발광한다.
이와 같은 화소(PE)의 구성은 전술한 바에 한정되지 않고 다양하게 변형 가능하다.
도 3에 도시한 바와 같이, 제1 박막 트랜지스터(10)는 제1 게이트 전극(121), 제1 반도체층(141), 제1 소스 전극(163), 및 제1 드레인 전극(164)을 포함한다. 그리고, 제2 박막 트랜지스터(20)는 제2 게이트 전극(145), 제2 반도체층(125), 제2 소스 전극(165), 및 제2 드레인 전극(166)을 포함한다. 여기서, 제1 반도체층(141)은 산화물 반도체층이며, 제2 반도체층(125)은 다결정 규소 반도체층이다.
이하, 도 3을 참조하여 본 발명의 일 실시예에 따른 제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)의 구조를 적층 순서를 중심으로 상세히 설명한다.
기판 본체(111)는 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있다. 그러나 본 발명의 일 실시예가 이에 한정되는 것은 아 니며, 기판 본체(111)가 스테인리스 강 등으로 이루어진 금속성 기판으로 형성될 수도 있다.
기판 본체(111) 상에는 버퍼층(115)이 형성된다. 버퍼층(115)은 다양한 무기막들 및 유기막들 중에서 하나 이상의 막으로 형성될 수 있다. 버퍼층(115)은 불순 원소 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다. 하지만, 버퍼층(115)은 반드시 필요한 구성은 아니며, 기판 본체(111)의 종류 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(115) 상에는 제1 게이트 전극(121)과 제2 반도체층(125)이 형성된다.
제2 반도체층(125)은 채널 영역(126)과 채널 영역(126)의 양측에 각각 형성된 소스 영역(128) 및 드레인 영역(127)으로 구분된다. 제2 반도체층(125)의 채널 영역(126)은 불순물이 도핑되지 않은 다결정 규소층, 즉 진성 반도체이다. 제2 반도체층(125)의 소스 영역(128) 및 드레인 영역(127)은 불순물이 도핑된 다결정 규소층이다. 이때, 제2 반도체층(125)의 소스 영역(128) 및 드레인 영역(127)에 도핑되는 불순물은 P형 불순물이다. 일례로, 붕소(B) 이온과 같은 물질이 P형 불순물로 사용된다. 하지만, 본 발명의 일 실시예가 전술한 바에 한정되는 것은 아니다. 따라서, 도핑되는 불순물이 N형 불순물일 수 있다. 이 경우, 인(P) 이온과 같은 물질이 N형 불순물로 사용될 수 있다.
제1 게이트 전극(121)은 제2 반도체층(125)의 소스 영역(128) 및 드레인 영역(127)과 동일하게 형성된다. 즉, 제1 게이트 전극(121)은 불순물이 도핑된 다결정 규소층으로 형성된다. 제1 게이트 전극(121)은 제2 반도체층(125)의 소스 영 역(128) 및 드레인 영역(127)이 형성될 때 동일한 층에 함께 형성된다.
제1 게이트 전극(121) 및 제2 반도체층(125) 상에는 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 형성된 게이트 절연막(130)이 형성된다. 하지만, 본 발명의 일 실시예에서, 게이트 절연막(130)의 소재가 전술한 바에 한정되는 것은 아니다.
게이트 절연막(130) 상에는 제2 게이트 전극(145)과 제1 반도체층(141)이 형성된다.
제2 게이트 전극(145)은 제2 반도체층(125)의 채널 영역(126)과 중첩되도록 형성된다. 제2 게이트 전극(145)은 제2 반도체층(125)을 형성하는 과정에서 제2 반도체층(125)의 소스 영역(128)과 드레인 영역(127)에 불순물을 도핑할 때 채널 영역(126)에는 불순물이 도핑되는 것을 차단하는 역할을 한다. 그리고 제2 게이트 전극(145)은 금속막으로 형성된다. 예를 들어, 제2 게이트 전극(145)은 Al, Ag, Cr, Ti, Ta, Mo 등의 금속 또는 이들을 포함하는 합금 등으로 만들어질 수 있다. 이때, 제2 게이트 전극(145)은 단일층으로 형성되거나, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 또는 이들을 포함하는 합금의 금속막과 비저항이 작은 Al 계열 또는 Ag 계열의 금속막을 포함하는 다중층으로 형성될 수 있다. 하지만, 본 발명의 일 실시예가 전술한 바에 한정되는 것은 아니다. 따라서, 제2 게이트 전극(145)은 금속막 이외에 해당 기술 분야의 종사자에게 공지된 다양한 도전성 물질들로 형성될 수 있다. 다만, 제2 게이트 전극(145)은 제2 반도체층(125)의 소스 영역(128)과 드레인 영역(127)에 불순물을 도핑할 때 채널 영역(126)에는 불순물이 도핑되는 것을 차단할 수 있어야 한다.
제1 반도체층(141)은 적어도 일부 영역이 제1 게이트 전극(121)과 중첩된다. 그리고 제1 반도체층(141)은 산화물 반도체층으로 형성된다. 제1 반도체층(141)은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함하는 산화물로 형성된다. 예를 들어, 제1 반도체층(141)은 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, 및 GaInZnO 등의 혼합 산화물로 만들어질 수 있다.
산화물 반도체를 사용하는 제1 박막 트랜지스터(10)는 수소화 비정질 규소를 사용하는 박막 트랜지스터에 비하여 전하의 유효 이동도(effective mobility)가 2 내지 100배 정도 크고, 온/오프 전류비가 105 내지 108의 값을 갖는다. 즉, 산화물 반도체를 사용한 제1 박막 트랜지스터(10)는 상대적으로 뛰어난 반도체 특성을 갖는다. 또한, 산화물 반도체의 경우, 밴드갭(band gap)이 약 3.0eV 내지 3.5eV 이므로 가시광에 대하여 누설 광전류가 발생하지 않는다. 따라서, 제1 박막 트랜지스터(10)의 순간 잔상을 방지할 수 있다. 또한, 제1 박막 트랜지스터(10)의 특성을 향상시키기 위해, 제1 반도체층(141)에 주기율표상의 3족, 4족, 5족 또는 전이원소가 추가로 포함시킬 수 있다.
제1 반도체층(141) 및 제2 게이트 전극(145) 상에는 층간 절연막(150)이 형성된다. 층간 절연막(150)은 제1 반도체층(141)의 일부를 드러내는 제1 소스 접촉 구멍(153)과 제1 드레인 접촉 구멍(154)을 갖는다. 또한, 층간 절연막(150)과 게이트 절연막(130)은 함께 제2 반도체층(125)의 소스 영역(128) 및 드레인 영 역(127)의 일부를 각각 드러내는 제2 소스 접촉 구멍(155)과 제2 드레인 접촉 구멍(156)을 갖는다. 층간 절연막(150)은 게이트 절연막(130)과 마찬가지로 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
층간 절연막(150) 상에는 제1 소스 접촉 구멍(153) 및 제1 드레인 전극(154)을 통해 제1 반도체층(141)과 접촉되며 서로 이격된 제1 소스 전극(163) 및 제1 드레인 전극(164)과, 제2 소스 접촉 구멍(155) 및 제2 드레인 전극(156)을 통해 제2 반도체층(125)의 소스 영역(128) 및 드레인 영역(127)과 각각 접촉되며 서로 이격된 제2 소스 전극(165) 및 제2 드레인 전극(166)이 형성된다.
이와 같은 구성에 의하여, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)는 산화물 박막 트랜지스터인 제1 박막 트랜지스터(10)와 다결정 규소 박막 트랜지스터인 제2 박막 트랜지스터(20)를 함께 사용하여 효율적으로 성능을 향상시키면서도 동시에 간소한 구조를 가질 수 있다.
구체적으로, 유기 발광 소자(70)와 직접 연결되어 유기 발광 소자(70)를 구동하는 제1 박막 트랜지스터(10)로는 균일성이 상대적으로 우수한 산화물 박막 트랜지스터를 사용하고, 비표시 영역(NA)의 구동 회로나 화소(PE)의 스위칭 또는 보상 회로 등에 사용되는 제2 박막 트랜지스터(20)는 전자 이동도가 상대적으로 우수한 다결정 규소 박막 트랜지스터를 사용할 수 있다.
따라서, 유기 발광 표시 장치(101)는 전체적으로 균일성 및 전자 이동도를 모두 향상시킬 수 있다.
이하, 도 4 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)의 제조 방법을 제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)의 형성 과정을 중심으로 설명한다.
먼저, 도 4에 도시한 바와 같이, 기판 본체(111) 상에 버퍼층(115)을 형성하고, 버퍼층(115) 위에 다결정 규소층을 형성한다. 다결정 규소층은 먼저 비정질 규소층을 형성하고 이를 결정화시키는 방법으로 형성할 수 있다. 비정질 규소층을 결정화시키는 방법으로는 해당 기술 분야의 종사자에게 공지된 다양한 방법을 사용할 수 있다. 예를 들어, 비정질 규소층은 열, 레이저, 줄열, 전기장, 또는 촉매 금속등을 이용하여 결정화시킬 수 있다. 그리고 다결정 규소층을 패터닝(patterning)하여 제1 게이트 전극 중간체(221) 및 제2 반도체층 중간체(225)를 형성한다.
다음, 도 5에 도시한 바와 같이, 제1 게이트 전극 중간체(221)와 제2 반도체층 중간체(225) 상에 게이트 절연막(130)을 형성한다. 게이트 절연막(130)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 형성될 수 있다. 그리고 게이트 절연막(130) 상에 제2 반도체층 중간체(225)의 일부와 중첩되도록 제2 게이트 전극(145)을 형성한다. 여기서, 제2 게이트 전극(145)은 금속막을 증착한 후 이를 패터닝하여 형성된다.
다음, 제1 게이트 전극 중간체(221) 및 제2 반도체층 중간체(225)에 불순물을 도핑하여 제1 게이트 전극(121) 및 제2 반도체층(125)을 형성한다. 이때, 제2 반도체층(125)은 제2 게이트 전극(145)에 의해 불순물 도핑이 차단된 채널 영 역(126)과, 불순물이 도핑되어 채널 영역(126)의 양측에 형성된 소스 영역(128) 및 드레인 영역(127)으로 구분된다. 그리고, 제1 게이트 전극(121)은 제2 반도체층(125)의 소스 영역(128) 및 드레인 영역(127)과 동일하게 불순물이 도핑된 다결정 규소층으로 형성된다. 도 5에서 화살표는 불순물이 도핑되는 것을 나타낸다.
이와 같이, 본 발명의 일 실시예에서는 도전성을 갖는 불순물이 도핑된 다결정 규소층을 제1 게이트 전극(121)으로 사용하여, 유기 발광 표시 장치(101)의 전체적인 구조를 간소화시킬 수 있다. 즉, 제1 게이트 전극(121)과 제2 반도체층(125)을 각각 별도로 형성하지 않고, 제2 반도체층(125)을 형성하는 과정에서 제1 게이트 전극(121)을 함께 형성하여 유기 발광 표시 장치의 전체적인 제조 공정을 단순화시킬 수 있다.
다음, 도 6에 도시한 바와 같이, 게이트 절연막(130) 상에 제1 게이트 전극(121)과 적어도 일부가 중첩되도록 제1 반도체층(141)을 형성한다. 이때, 제1 반도체층(141)은 산화물 반도체층이다. 제1 반도체층(141)은 산화물 반도체를 스퍼터링(sputtering) 또는 증발법(evaporation) 등과 같은 물리적 기상 증착(physical vapor deposition, PVD) 법 등 해당 기술 분야의 종사자에게 공지된 다양한 방법을 통해 증착한 후, 이를 패터닝하여 형성된다.
다음, 앞서 도 3에 도시한 바와 같이, 제1 반도체층(141) 및 제2 게이트 전극(145) 상에 층간 절연막(150)을 형성한다. 그리고 층간 절연막(150)을 식각하여 제1 반도체층(141)의 일부를 드러내는 제1 소스 접촉 구멍(153)과 제1 드레인 접촉 구멍(154)을 형성하고, 층간 절연막(150)과 게이트 절연막(130)을 함께 식각하여 제2 반도체층(125)의 소스 영역(128) 및 드레인 영역(127)의 일부를 각각 드러내는 제2 소스 접촉 구멍(155)과 제2 드레인 접촉 구멍(1256)을 형성한다.
다음, 제1 소스 접촉 구멍(153) 및 제1 드레인 접촉 구멍(154)을 통해 제1 반도체층(141)과 접촉되며 서로 이격된 제1 소스 전극(163) 및 제1 드레인 전극(164)을 형성하고, 제2 소스 접촉 구멍(155) 및 제2 드레인 접촉 구멍(156)을 통해 제2 반도체층(125)의 소스 영역(128) 및 드레인 영역(127)과 각각 접촉되며 서로 이격된 제2 소스 전극(165) 및 제2 드레인 전극(166)을 형성한다.
이상과 같은 제조 방법을 통하여, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)를 제조할 수 있다.
일반적으로 다결정 규소 박막 트랜지스터와 산화물 박막 트랜지스터를 함께 사용할 경우, 다결정 규소 박막 트랜지스터와 산화물 박막 트랜지스터의 구조 및 사용되는 소재가 서로 사용하여 제조 공정이 복잡해 진다.
하지만, 본 발명의 일 실시예에 따르면, 산화물 박막 트랜지스터인 제1 박막 트랜지스터(10)와 다결정 규소 박막 트랜지스터인 제2 박막 트랜지스터(20)를 효과적으로 형성할 수 있다.
구체적으로, 제1 박막 트랜지스터(10)의 제1 게이트 전극(121)과 제2 박막 트랜지스터(20)의 제2 반도체층(125)을 동일층에 함께 형성할 수 있어 유기 발광 표시 장치(101)의 전체적인 제조 공정을 단순화시킬 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어 나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구조를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 유기 발광 표시 장치가 갖는 화소 회로를 나타낸 회로도이다.
도 3은 도 1의 유기 발광 표시 장치에 사용된 박막 트랜지스터들을 확대 도시한 부분 단면도이다.
도 4 내지 도 6은 도 3의 박막 트랜지스터들의 제조 과정을 순차적으로 나타낸 단면도들이다.

Claims (19)

  1. 기판 본체;
    제1 게이트 전극, 제1 반도체층, 제1 소스 전극, 및 제1 드레인 전극을 가지고 상기 기판 본체 상에 형성된 제1 박막 트랜지스터;
    제2 반도체층, 제2 게이트 전극, 제2 소스 전극, 및 제2 드레인 전극을 가지고 상기 기판 본체 상에 형성된 제2 박막 트랜지스터; 그리고
    상기 제1 박막 트랜지스터와 연결된 유기 발광 소자
    를 포함하며,
    상기 제1 게이트 전극과 상기 제2 반도체층은 서로 동일한 층에 형성되며 각각 다결정 규소를 포함하는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 제1 반도체층은 상기 제1 게이트 전극 상에 절연 배치되며,
    상기 제2 게이트 전극은 상기 제2 반도체층 상에 절연 배치된 유기 발광 표시 장치.
  3. 기판 본체;
    상기 기판 본체 상에 형성된 제1 게이트 전극 및 제2 반도체층;
    상기 제1 게이트 전극 및 상기 제2 반도체층 위에 형성된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극 상에 형성된 상기 제1 반도체층;
    상기 게이트 절연막을 사이에 두고 상기 제2 반도체층 상에 형성된 제2 게이트 전극;
    상기 제1 반도체층 및 상기 제2 게이트 전극 위에 형성된 층간 절연막; 그리고
    상기 층간 절연막 상에 형성된 제1 소스 전극, 제1 드레인 전극, 제2 소스 전극, 및 제2 드레인 전극
    을 포함하며,
    상기 제1 게이트 전극과 상기 제2 반도체층은 서로 동일한 층에 형성되며 각각 다결정 규소를 포함하는 유기 발광 표시 장치.
  4. 제3항에서,
    상기 제1 소스 전극 및 상기 제1 드레인 전극은 상기 층간 절연막을 관통하여 상기 제1 반도체층과 접촉되고,
    상기 제2 소스 전극 및 상기 제2 드레인 전극은 상기 층간 절연막 및 상기 게이트 절연막을 함께 관통하여 상기 제2 반도체층과 접촉된 유기 발광 표시 장치.
  5. 제1항 내지 제4항 중 어느 한 항에서,
    상기 제1 반도체층은 산화물 반도체층인 유기 발광 표시 장치.
  6. 제5항에서,
    상기 제1 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함하는 유기 발광 표시 장치.
  7. 제5항에서,
    상기 제2 반도체층은 상기 제2 게이트 전극과 중첩된 채널 영역과 상기 채널 영역의 양측에 형성된 소스 영역 및 드레인 영역으로 구분된 유기 발광 표시 장치.
  8. 제7항에서,
    상기 제2 게이트 전극은 금속막으로 형성된 유기 발광 표시 장치.
  9. 제7항에서,
    상기 제2 반도체층의 상기 채널 영역은 불순물이 도핑되지 않은 다결정 규소층이며,
    상기 제2 반도체층의 상기 소스 영역 및 상기 드레인 영역은 불순물이 도핑된 다결정 규소층인 유기 발광 표시 장치.
  10. 제9항에서,
    상기 불순물은 P형 불순물인 유기 발광 표시 장치.
  11. 제9항에서,
    상기 제1 게이트 전극은 제2 반도체층의 상기 소스 영역 및 상기 드레인 영역과 동일하게 형성된 유기 발광 표시 장치.
  12. 기판 본체 상에 다결정 규소층을 형성하는 단계;
    상기 다결정 규소층을 패터닝(patterning)하여 제1 게이트 전극 중간체 및 제2 반도체층 중간체를 형성하는 단계;
    상기 제1 게이트 전극 중간체 및 상기 제2 반도체층 중간체 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 제2 반도체층의 일부와 중첩되도록 제2 게이트 전극을 형성하는 단계;
    상기 제1 게이트 전극 중간체 및 상기 제2 반도체층 중간체에 불순물을 도핑하여 제1 게이트 전극 및 제2 반도체층을 형성하는 단계; 그리고
    상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되도록 상기 제1 반도체층을 형성하는 단계
    를 포함하는 유기 발광 표시 장치 제조 방법.
  13. 제12항에서,
    상기 제1 반도체층은 산화물 반도체층인 유기 발광 표시 장치 제조 방법.
  14. 제13항에서,
    상기 제1 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함하는 유기 발광 표시 장치 제조 방법.
  15. 제13항에서,
    상기 제2 반도체층은 상기 제2 게이트 전극에 의해 상기 불순물 도핑이 차단된 채널 영역과 상기 불순물이 도핑되어 상기 채널 영역의 양측에 형성된 소스 영역 및 드레인 영역으로 구분되는 유기 발광 표시 장치 제조 방법.
  16. 제15항에서,
    상기 제1 게이트 전극은 상기 제2 반도체층의 상기 소스 영역 및 상기 드레인 영역과 동일하게 형성되는 유기 발광 표시 장치 제조 방법.
  17. 제15항에서,
    상기 제2 게이트 전극은 금속막으로 형성되는 유기 발광 표시 장치 제조 방법.
  18. 제15항에서,
    상기 불순물은 P형 불순물인 유기 발광 표시 장치 제조 방법.
  19. 제12항 내지 제18항 중 어느 한 항에서,
    상기 제1 반도체층 및 상기 제2 게이트 전극 위에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 식각하여 상기 제1 반도체층의 일부를 드러내는 제1 소스 접촉 구멍과 제1 드레인 접촉 구멍을 형성하고, 상기 층간 절연막과 상기 게이트 절연막을 함께 식각하여 상기 제2 반도체층의 일부를 드러내는 제2 소스 접촉 구멍과 제2 드레인 접촉 구멍을 형성하는 단계; 및
    상기 제1 소스 접촉 구멍 및 상기 제1 드레인 접촉 구멍을 통해 상기 제1 반도체층과 접촉되며 서로 이격된 제1 소스 전극 및 제1 드레인 전극을 형성하고, 상기 제2 소스 접촉 구멍 및 상기 제2 드레인 접촉 구멍을 통해 상기 제2 반도체층과 접촉되며 서로 이격된 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계
    를 더 포함하는 유기 발광 표시 장치 제조 방법.
KR1020090083128A 2009-09-03 2009-09-03 유기 발광 표시 장치 및 그 제조 방법 KR101073542B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090083128A KR101073542B1 (ko) 2009-09-03 2009-09-03 유기 발광 표시 장치 및 그 제조 방법
JP2010138522A JP5368381B2 (ja) 2009-09-03 2010-06-17 有機発光表示装置及びその製造方法
CN2010102539475A CN102013432A (zh) 2009-09-03 2010-08-12 有机发光二极管显示器及其制造方法
US12/805,701 US8421090B2 (en) 2009-09-03 2010-08-16 Organic light emitting diode display and method of manufacturing the same
TW099127698A TWI567966B (zh) 2009-09-03 2010-08-19 有機發光二極體顯示器及製造其之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083128A KR101073542B1 (ko) 2009-09-03 2009-09-03 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110024935A true KR20110024935A (ko) 2011-03-09
KR101073542B1 KR101073542B1 (ko) 2011-10-17

Family

ID=43623494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083128A KR101073542B1 (ko) 2009-09-03 2009-09-03 유기 발광 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8421090B2 (ko)
JP (1) JP5368381B2 (ko)
KR (1) KR101073542B1 (ko)
CN (1) CN102013432A (ko)
TW (1) TWI567966B (ko)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150098281A (ko) * 2014-02-19 2015-08-28 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20150100568A (ko) * 2014-02-24 2015-09-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR20160002584A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR20160124963A (ko) * 2015-04-20 2016-10-31 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR20180026610A (ko) * 2016-09-02 2018-03-13 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR20190116608A (ko) * 2018-04-04 2019-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020036330A1 (ko) * 2018-08-16 2020-02-20 삼성디스플레이 주식회사 표시 장치
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR20210135202A (ko) * 2014-02-24 2021-11-12 엘지디스플레이 주식회사 박막 트랜지스터 기판
KR20220100561A (ko) * 2011-05-25 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 성막 방법, 반도체 장치 및 반도체 장치의 제작 방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829176B1 (ko) 2009-11-20 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101182445B1 (ko) * 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
TWI511236B (zh) * 2010-05-14 2015-12-01 Semiconductor Energy Lab 半導體裝置
US8669552B2 (en) * 2011-03-02 2014-03-11 Applied Materials, Inc. Offset electrode TFT structure
JP6023453B2 (ja) * 2011-04-15 2016-11-09 株式会社半導体エネルギー研究所 記憶装置
JP6091083B2 (ja) * 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
CN103765494B (zh) * 2011-06-24 2016-05-04 夏普株式会社 显示装置及其制造方法
DE102011110474A1 (de) * 2011-07-29 2013-01-31 Fresenius Medical Care Deutschland Gmbh Haltevorrichtung zum Halten wenigstens einer Schlauchklemme an einem medizinischen Schlauch, medizinischer Schlauch sowie Verfahren zum Sterilisieren eines medizinischen Schlauchs
KR101284587B1 (ko) 2012-05-17 2013-07-11 한국과학기술연구원 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
JP5995698B2 (ja) * 2012-12-06 2016-09-21 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ
CN103000632B (zh) * 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
KR102000738B1 (ko) * 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치
KR102053410B1 (ko) * 2013-04-24 2019-12-09 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN105612608B (zh) * 2013-10-09 2019-12-20 夏普株式会社 半导体装置及其制造方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9484396B2 (en) 2014-01-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device and electronic product
CN103794633B (zh) * 2014-01-27 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP6560508B2 (ja) 2014-03-13 2019-08-14 株式会社半導体エネルギー研究所 半導体装置
US20170125452A1 (en) * 2014-06-17 2017-05-04 Sharp Kabushiki Kaisha Semiconductor device
CN105390502B (zh) 2014-08-29 2019-07-12 乐金显示有限公司 显示装置
KR102360788B1 (ko) * 2014-08-29 2022-02-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102479304B1 (ko) * 2014-12-31 2022-12-20 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
KR102519942B1 (ko) * 2015-11-26 2023-04-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN106920801B (zh) * 2015-12-24 2020-07-14 群创光电股份有限公司 显示装置
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
JP6740015B2 (ja) * 2016-06-10 2020-08-12 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP6751613B2 (ja) 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6867737B2 (ja) * 2016-08-30 2021-05-12 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
CN112768476A (zh) * 2016-09-01 2021-05-07 群创光电股份有限公司 显示装置
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
KR102486234B1 (ko) * 2017-06-30 2023-01-06 엘지디스플레이 주식회사 유기발광 표시패널
CN107818989B (zh) * 2017-10-20 2020-08-04 武汉华星光电技术有限公司 阵列基板及其制作方法
CN107863354A (zh) * 2017-10-20 2018-03-30 武汉华星光电技术有限公司 阵列基板及其制作方法
KR102614573B1 (ko) 2018-10-22 2023-12-18 삼성디스플레이 주식회사 트랜지스터 기판 및 이를 포함하는 표시 장치
CN110137182A (zh) * 2019-04-04 2019-08-16 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN110098201A (zh) 2019-05-16 2019-08-06 合肥京东方光电科技有限公司 晶体管器件及其制造方法、显示基板、显示装置
CN110828477A (zh) * 2019-10-28 2020-02-21 武汉华星光电技术有限公司 一种阵列基板、其制备方法及其显示面板
CN112331678A (zh) * 2020-11-03 2021-02-05 京东方科技集团股份有限公司 显示基板、其制作方法及显示面板、显示装置
CN114284300A (zh) * 2021-12-20 2022-04-05 深圳市华星光电半导体显示技术有限公司 显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776820B2 (ja) * 1988-01-27 1998-07-16 ソニー株式会社 半導体装置の製造方法
JPH05145073A (ja) * 1991-11-22 1993-06-11 Seiko Epson Corp 相補型薄膜トランジスタ
JP3943200B2 (ja) * 1997-08-01 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20050003249A (ko) 2003-06-30 2005-01-10 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100938886B1 (ko) 2003-06-30 2010-01-27 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
US8441049B2 (en) 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
KR100542989B1 (ko) 2003-07-23 2006-01-20 삼성에스디아이 주식회사 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
TWI255032B (en) * 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
JP4286754B2 (ja) * 2004-09-16 2009-07-01 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100662790B1 (ko) 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100662789B1 (ko) 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2008085053A (ja) * 2006-09-27 2008-04-10 Hitachi Displays Ltd 表示装置の製造方法および表示装置
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2008300612A (ja) 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967648B2 (en) 2011-05-25 2024-04-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US11489077B2 (en) 2011-05-25 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
KR20220100561A (ko) * 2011-05-25 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 성막 방법, 반도체 장치 및 반도체 장치의 제작 방법
KR20150098281A (ko) * 2014-02-19 2015-08-28 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR20210135202A (ko) * 2014-02-24 2021-11-12 엘지디스플레이 주식회사 박막 트랜지스터 기판
US9455279B2 (en) 2014-02-24 2016-09-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR20150100568A (ko) * 2014-02-24 2015-09-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR20160002584A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR20160124963A (ko) * 2015-04-20 2016-10-31 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20180026610A (ko) * 2016-09-02 2018-03-13 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US11575100B2 (en) 2016-09-02 2023-02-07 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11871596B2 (en) 2016-09-02 2024-01-09 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11887991B2 (en) 2018-04-04 2024-01-30 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR20190116608A (ko) * 2018-04-04 2019-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20210167125A1 (en) * 2018-08-16 2021-06-03 Samsung Display Co., Ltd. Display device
WO2020036330A1 (ko) * 2018-08-16 2020-02-20 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
JP2011054936A (ja) 2011-03-17
US8421090B2 (en) 2013-04-16
JP5368381B2 (ja) 2013-12-18
US20110049507A1 (en) 2011-03-03
CN102013432A (zh) 2011-04-13
KR101073542B1 (ko) 2011-10-17
TWI567966B (zh) 2017-01-21
TW201110343A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
KR101073542B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101065407B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US11075221B2 (en) Thin-film transistor substrate having overlapping thin-film transistor
US10692975B2 (en) Thin-film transistor array substrate
US6762564B2 (en) Display apparatus
KR101117642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN105931988B (zh) Amoled像素驱动电路的制作方法
KR101147414B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20100182223A1 (en) Organic light emitting display device
TWI690065B (zh) 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置
KR101073543B1 (ko) 유기 발광 표시 장치
GB2530222A (en) Organic light emitting diode anode connection structure and manufacturing method thereof
KR100793105B1 (ko) 박막트랜지스터 및 박막트랜지스터를 포함한평판표시소자와 그 제조방법
KR20150043075A (ko) 표시 장치 및 그 제조 방법
CN113658958A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9