KR20110000518A - 기판검사방법 - Google Patents

기판검사방법 Download PDF

Info

Publication number
KR20110000518A
KR20110000518A KR1020100060173A KR20100060173A KR20110000518A KR 20110000518 A KR20110000518 A KR 20110000518A KR 1020100060173 A KR1020100060173 A KR 1020100060173A KR 20100060173 A KR20100060173 A KR 20100060173A KR 20110000518 A KR20110000518 A KR 20110000518A
Authority
KR
South Korea
Prior art keywords
wiring pattern
inspection
unit
wiring patterns
potential difference
Prior art date
Application number
KR1020100060173A
Other languages
English (en)
Other versions
KR101112696B1 (ko
Inventor
무네히로 야마시타
Original Assignee
니혼덴산리드가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼덴산리드가부시키가이샤 filed Critical 니혼덴산리드가부시키가이샤
Publication of KR20110000518A publication Critical patent/KR20110000518A/ko
Application granted granted Critical
Publication of KR101112696B1 publication Critical patent/KR101112696B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(과제)
검사 정밀도를 저하시키지 않고 검사시간을 단축하여 검사효율의 향상이 도모되는 기판검사방법을 제공한다.
(해결수단)
순서대로 실행되는 각 단위검사공정(1∼4)에서는, 서로 다른 어느 1개의 배선 패턴(A∼D)을 정극측, 다른 배선 패턴(A∼D)을 음극측으로 설정하고, 그 정부의 배선 패턴(A∼D)간에 전위차를 부여하여 배선 패턴과 출력부 사이에 흐르는 전류값에 의거하여 정부의 배선 패턴(A∼D)간의 전기적 특성을 검사한다. 각 단위검사공정(1∼4)에 있어서, 음극측의 배선 패턴(A∼D) 중에서 아직 정극측으로 설정된 적이 없는 배선 패턴(A∼D)에 관한 전류검출을 제1특성 검출부에 의하여 실시하고, 이미 정극측으로 설정된 적이 있는 배선 패턴(A∼D)에 관한 전류검출을 제2특성 검출부에 의하여 실시한다. 제2특성 검출부에 의한 전류검출은, 제1특성 검출부에 의한 전류검출보다도 빠른 타이밍에서 실시한다.

Description

기판검사방법{CIRCUIT BOARD INSPECTION METHOD}
본 발명은, 피검사 기판(被檢査基板)에 형성된 복수의 배선 패턴(配線 pattern)의 전기적 특성을 검사하는 기판검사방법(基板檢査方法)에 관한 것이다.
이러한 종류의 종래기술로서, 복수의 배선 패턴 중의 어느 1개의 배선 패턴을 정극측(正極側)으로 설정함과 아울러 나머지의 배선 패턴을 음극측(陰極側)으로 설정하고, 배선 패턴간에 출력부(出力部)에 의하여 전위차(電位差)를 부여하여 배선 패턴과 출력부 사이에 흐르는 전류를 검출하고, 검출한 전류의 값에 의거하여 배선 패턴간의 절연성(絶緣性)의 양부(良否)를 판정하는 기술이 있다. 정극측으로 설정되는 배선 패턴은 순서대로 교체되어 감으로써 모든 배선 패턴 상호간의 조합에 대하여 절연성이 검사된다.
관련된 선행기술문헌으로서는 특허문헌1, 2가 있다.
일본국 공개특허공보 특개소52-155364호 공보 일본국 공개특허 특개2000-193702호 공보
그러나 상기와 같은 검사방법에서는, 모든 배선 패턴 상호간의 조합에 대하여 절연성의 검사를 하기 때문에 높은 신뢰성으로 검사를 할 수 있는 반면, 검사에 시간이 걸려 검사효율이 나쁘다고 하는 문제가 있다.
거기에서 본 발명이 해결해야 할 과제는, 검사 정밀도를 저하시키지 않고 검사시간을 단축하여 검사효율의 향상이 도모되는 기판검사방법을 제공하는 것이다.
상기의 과제를 해결하기 위해서, 청구항1의 발명에서는, 피검사 기판에 형성된 복수의 배선 패턴의 전기적 특성을 검사하는 기판검사방법으로서, 상기 피검사 기판에 형성된 상기 복수의 배선 패턴에 도통되는 복수의 프로브와, 상기 프로브를 통하여 상기 배선 패턴간에 전위차를 부여하는 출력부와, 상기 출력부와 상기 배선 패턴의 사이에 흐르는 전류를 검출하는 제1 및 제2특성 검출부를 사용하고, 순서대로 실행되는 복수의 단위검사공정을 구비하고, 상기 각 단위검사공정에서는, 상기 복수의 배선 패턴 중에서 상기 단위검사공정 상호간에 있어서 서로 다른 어느 1개의 배선 패턴이 정극측으로 설정되어 또한 상기 1개의 배선 패턴 이외의 배선 패턴이 음극측으로 설정된 상태에서, 상기 출력부에 의하여 상기 프로브를 통하여 정극측의 상기 배선 패턴과 음극측의 상기 배선 패턴의 사이에 전위차가 부여되고, 상기 단위검사공정은, 실행중인 당해 단위검사공정에 있어서 음극측으로 설정되어 있는 상기 배선 패턴 중에서 이전의 상기 단위검사공정에서 아직 정극측으로 설정된 적이 없는 상기 배선 패턴과 상기 출력부 사이에 흐르는 전류를 제1검출 타이밍에서 상기 제1특성 검출부를 통하여 검출하고, 그 검출결과에 의거하여 정극측으로 설정되어 있는 상기 배선 패턴과 음극측으로 설정되어 있는 상기 배선 패턴 중에서 아직 정극측으로 설정된 적이 없는 상기 배선 패턴과의 사이에 있어서의 제1전기적 특성에 대하여 검사하는 제1서브공정과, 실행중인 당해 단위검사공정에 있어서 음극측으로 설정되어 있는 상기 배선 패턴 중에서 이전의 상기 단위검사공정에서 이미 정극측으로 설정된 적이 있는 상기 배선 패턴과 상기 출력부 사이에 흐르는 전류를 상기 제1검출 타이밍보다도 빠른 제2검출 타이밍에서 상기 제2특성 검출부를 통하여 검출하고, 그 검출결과에 의거하여 정극측으로 설정되어 있는 상기 배선 패턴과 음극측으로 설정되어 있는 상기 배선 패턴 중에서 이미 정극측으로 설정된 적이 있는 상기 배선 패턴과의 사이에 있어서의 상기 제1전기적 특성에 대하여 검사하는 제2서브공정을 구비한다.
또한 청구항2의 발명에서는, 청구항1의 발명에 관한 기판검사방법에 있어서, 상기 복수의 단위검사공정 중에서 최초에 실행되는 선두단위검사공정 및 최후에 실행되는 최종단위검사공정과의 사이에서 실행되는 각 중간단위검사공정은 상기 제1서브공정과 상기 제2서브공정을 구비하고, 상기 선두단위검사공정은 상기 제1서브공정을 구비하고, 상기 최종단위검사공정은 상기 제2서브공정을 구비한다.
또한 청구항3의 발명에서는, 청구항1 또는 청구항2의 발명에 관한 기판검사방법에 있어서, 상기 프로브를 통하여 상기 배선 패턴간의 전위차를 검출하는 전위차 검출부를 더 사용하고, 상기 각 단위검사공정은, 상기 출력부에 의하여 정극측으로 설정된 상기 배선 패턴과 음극측으로 설정된 상기 배선 패턴의 사이에 전위차가 부여되었을 때에, 상기 전위차 검출부를 통하여 검출된 정극측의 상기 배선 패턴과 음극측의 상기 배선 패턴과의 사이의 전위차의 시간적 변화에 의거하여 정극측의 상기 배선 패턴과 음극측의 상기 배선 패턴과의 사이에 있어서의 제2전기적 특성에 대하여 검사하는 제3서브공정을 또한 구비한다.
또한 청구항4의 발명에서는, 청구항3의 발명에 관한 기판검사방법에 있어서, 상기 제3서브공정에서는, 상기 전위차 검출부를 통하여 검출된 상기 전위차의 상승과정에 있어서의 일시적인 저하의 유무에 의거하여 상기 제2전기적 특성에 대하여 검사한다.
또한 청구항5의 발명에서는, 청구항1 또는 청구항4 중의 어느 하나의 발명에 관한 기판검사방법에 있어서, 상기 복수의 단위검사공정은, 면적이 보다 큰 상기 배선 패턴이 정극측으로 설정되어 있는 단위검사공정부터 순서대로 실행된다.
또한 청구항6의 발명에서는, 청구항1 또는 청구항4 중에서 어느 하나의 발명에 관한 기판검사방법에 있어서, 상기 복수의 단위검사공정은, 그 각 단위검사공정에 있어서 정극측으로 설정되어 있는 상기 배선 패턴의 면적의 차이에 의하여 복수의 공정그룹으로 나누어지고, 정극측으로 설정되어 있는 상기 배선 패턴의 면적이 더 큰 공정그룹에 속하는 단위검사공정부터 순서대로 실행된다.
또한 청구항7의 발명에서는, 청구항5의 발명에 관한 기판검사방법에 있어서, 상기 각 단위검사공정에 있어서의 상기 출력부에 의한 상기 전위차의 부여시작으로부터 상기 제1서브공정에 있어서의 상기 제1검출 타이밍까지의 시간은, 1개의 상기 단위검사공정이 종료할 때마다 점점 짧게 된다.
또한 청구항8의 발명에서는, 청구항6의 발명에 관한 기판검사방법에 있어서, 상기 각 단위검사공정에 있어서의 상기 출력부에 의한 상기 전위차의 부여시작으로부터 상기 제1서브공정에 있어서의 상기 제1검출 타이밍까지의 시간은, 1개의 상기 공정그룹에 속하는 모든 상기 단위검사공정이 종료할 때마다 점점 짧게 된다.
청구항1 및 제2항에 있어서의 발명에 의하면, 각 단위검사공정에 있어서, 음극측으로 설정된 배선 패턴을 그것보다도 이전의 단위검사공정에서 아직 정극측으로 설정된 일이 없는 배선 패턴의 그룹(제1그룹)과, 이미 정극측으로 설정된 경우가 있는 배선 패턴의 그룹(제2그룹)으로 나눔과 아울러 전류검출을 하는 특성 검출부도 제1 및 제2특성 검출부를 설치하고 있다. 그리고 제1그룹의 음극측의 배선 패턴과 출력부 사이에 흐르는 전류의 검출을 제1특성 검출부에 의하여 실시하고(제1서브공정), 제2그룹의 음극측의 배선 패턴과 출력부 사이에 흐르는 전류의 검출을 제2특성 검출부에 의하여 실시한다(제2서브공정). 이렇게 각 단위검사공정에 있어서, 마이너스측(음극측)으로 설정된 배선 패턴을 제1그룹과 제2그룹으로 나누고, 마이너스측의 배선 패턴과 출력부 사이에 흐르는 전류를 제1 또는 제2특성 검출부에 의하여 각 그룹별로 검출하기 때문에, 출력부에 의한 배선 패턴간에 대한 전위차의 부여시작시부터, 마이너스측의 각 그룹의 배선 패턴과 출력부 사이에 흐르는 전류가 소정의 판정허용 레벨 이하로 저하할 때까지의 시간을 짧게 할 수 있다. 그 결과, 배선 패턴과 출력부 사이에 흐르는 전류를 배선 패턴간에 대한 전위차의 부여시작으로부터 짧은 시간에서 검출하여 배선 패턴간의 제1전기적 특성에 대하여 검사할 수 있어, 검사의 신뢰성을 저하시키지 않고 검사시간의 단축이 도모된다.
또한 각 단위검사공정에 있어서, 제2그룹의 음극측의 배선 패턴과 출력부 사이에 흐르는 전류의 검출 타이밍(제2검출 타이밍)을, 제1그룹의 음극측의 배선 패턴과 출력부 사이에 흐르는 전류의 검출 타이밍(제1검출 타이밍)보다도 빠른 타이밍으로 설정하고 있다. 이것은, 다음과 같은 이유에 의한 것이다. 즉 그 시점에서 음극측으로 설정되어 있는 제2그룹의 배선 패턴과 정극측으로 설정되어 있는 배선 패턴과의 조합에 관해서는, 이전의 단위검사공정에서 제1서브공정에 의한 검사가 이미 이루어져 있기 때문에, 전류의 검출 타이밍을 빠르게 하여 검사의 신뢰성을 유지할 수 있다. 이 때문에 전류의 검출 타이밍을 빠르게 함으로써 검사시간의 단축을 도모하고 있다.
실행되는 단위검사공정 중에서, 제1서브공정에 의한 검사가 이루어지는 선두 및 중간의 단위검사공정에서는 제1검출 타이밍에 따른 검사시간이 필요하지만, 제2서브공정에 의한 검사 밖에 이루어지지 않는 최후의 단위검사공정(최종단위검사공정)에서는 제2검출 타이밍에 따른 검사시간으로 검사가 종료한다. 이 때문에 최종단위검사공정에서의 검사시간의 단축분 만큼 각 배선 패턴간의 전기적 특성(예를 들면 절연성)에 관한 검사에 필요한 전체의 검사시간을 단축할 수 있어 검사효율의 향상이 도모된다. 또한 각 배선 패턴간에 대하여 이루어지는 제1 및 제2서브공정에 의한 순역(順逆) 2회의 검사 중에서, 제1서브공정에 의한 1회째(순방향)의 검사에서는, 출력부에 의한 배선 패턴간에 대한 전위차의 부여시작으로부터 제1특성 검출부에 의한 전류검출이 이루어질 때까지의 시간이 보다 길게 설정되어 있기 때문에, 제2서브공정에 의한 2회째(역방향)의 검사의 검사시간의 단축에 의하여 검사 정밀도가 저하할 우려도 없다.
또한 본 발명에서는, 각 배선 패턴간에 대하여 이루어지는 순역 2회의 검사를, 제1특성 검출부를 사용하는 제1서브공정과 제2특성 검출부를 사용하는 제2서브공정으로 나누고 있기 때문에, 어느 하나의 단위검사공정에 있어서 배선 패턴간에 절연불량 등의 불량이 발견된 경우에, 불량이 제1그룹의 음극측의 배선 패턴과 정극측의 배선 패턴의 사이에 발생하고 있는 것인지, 제2그룹의 음극측의 배선 패턴과 정극측의 배선 패턴의 사이에 발생하고 있는 것인지를 판별할 수 있다.
제3항에 있어서의 발명에 의하면, 각 단위검사공정에 있어서, 정극측으로 설정된 배선 패턴과 음극측으로 설정된 배선 패턴의 사이에 전위차가 부여될 때에 발생하는 정부(正負)의 배선 패턴간의 전위차의 시간적 변화에 의거하여 정부의 배선 패턴간에 있어서의 제2전기적 특성이 검사된다. 또한 각 단위검사공정에 있어서 정극측의 배선 패턴과 어느 하나의 음극측의 배선 패턴과의 사이에서 스파크 방전(spark 放電)이 발생하였을 경우에는, 전위차의 부여시작시부터 일정한 레벨을 향하여 상승하는 정부의 배선 패턴간의 전위차의 값이 일시적으로 저하한다. 그 때문에, 각 단위검사공정에 있어서의 정부의 배선 패턴에 전위차가 부여되었을 때의 정부의 배선 패턴간의 전위차의 시간적 변화의 모양을 감시함으로써 정부의 배선 패턴간에 있어서의 스파크 방전에 의한 절연불량의 유무를 검사할 수 있다.
또한 본 발명에서는, 각 배선 패턴간에 순역 2방향으로 전위차를 부여하여 각 배선 패턴간의 전기적 특성에 관한 검사를 하기 때문에, 극성에 의하여 전기적 특성이 다른 스파크 방전에 의한 절연불량장소에 대하여 적절하게 대응하여 배선 패턴간의 절연검사(絶緣檢査)를 할 수 있어 검사 정밀도의 향상이 도모된다.
또한 각 단위검사공정 내에 있어서의 제1 및 제2서브공정이 이루어질 때에, 출력부에 의하여 배선 패턴간에 전위차가 부여되었을 때의 배선 패턴간의 전위차의 시간적 변화를 이용하여 제3서브공정의 검사를 하는 것이 가능하기 때문에 검사시간을 연장시키지 않고 각 단위검사공정에 제3서브공정을 추가할 수 있다.
제4항에 있어서의 발명에 의하면, 제3서브공정에서는, 정극측으로 설정된 배선 패턴과 음극측으로 설정된 배선 패턴의 사이에 전위차가 부여될 때에 발생하는 정부의 배선 패턴간의 전위차의 상승과정에 있어서의 일시적인 저하의 유무에 의거하여 제2전기적 특성에 대하여 검사되기 때문에 배선 패턴간의 스파크 방전에 의한 절연불량의 유무를 정확하게 검사할 수 있다.
제5항에 있어서의 발명에 관하여, 배선 패턴에 발생하는 절연불량은 배선 패턴의 면적이 클수록 발생하기 쉬운 경향이 있다. 그 때문에 본 발명에서는, 면적이 보다 큰 상기 배선 패턴이 정극측으로 설정되어 있는 단위검사공정부터 순서대로 실행함으로써 배선 패턴에 절연불량장소가 존재하는 경우에, 그 절연불량의 존재를 단시간에 효율적으로 발견할 수 있다.
청구항6에 기재의 발명에 의하면, 배선 패턴에 발생하는 절연불량은, 배선 패턴의 면적이 클수록 발생하기 쉬운 경향이 있다. 그 때문에 본 발명에서는, 복수의 단위검사공정이, 그 각 단위검사공정에 있어서 정극측으로 설정되어 있는 배선 패턴의 면적의 차이에 의하여 복수의 공정그룹으로 분류되어, 정극측으로 설정되어 있는 상기 배선 패턴의 면적이 더 큰 공정그룹에 속하는 단위검사공정부터 순서대로 실행된다. 이에 따라 배선 패턴에 절연불량장소가 존재하는 경우에, 그 절연불량의 존재를 단시간에 효율적으로 발견할 수 있다.
제7항에 있어서의 발명에 관한 것으로서, 각 단위검사공정에 있어서 출력부에 의하여 정극측의 배선 패턴과 음극측의 배선 패턴의 사이에 전위차가 부여되었을 때에, 출력부와 배선 패턴의 사이에 흐르는 전류가 안정될 때까지 소요되는 시간은 정부의 배선 패턴으로 구성되는 콘덴서의 용량에 관계되기 때문에, 정극측으로 설정되어 있는 배선 패턴의 면적이 클수록 길어지는 경향이 있다. 본 발명에서는, 면적이 보다 큰 배선 패턴이 정극측으로 설정된 단위검사공정부터 순서대로 실행되어 감에 따라 각 단위검사공정에 있어서의 출력부에 의한 전위차의 부여시작으로부터 제1서브공정에 있어서의 제1검출 타이밍까지의 시간이 점점 짧게 된다. 이 때문에 각 단위검사공정에 있어서의 제1검출 타이밍에 의하여 규정되는 검사시간을, 정극측으로 설정되어 있는 배선 패턴의 면적에 따른 적절하고 또한 보다 짧은 시간으로 설정할 수 있다.
제8항에 있어서의 발명에 의하면, 각 단위검사공정에 있어서 출력부에 의하여 정극측의 배선 패턴과 음극측의 배선 패턴의 사이에 전위차가 부여되었을 때에, 출력부와 배선 패턴의 사이에 흐르는 전류가 안정될 때까지 소요되는 시간은 정부의 배선 패턴으로 구성되는 콘덴서의 용량에 관계되기 때문에, 정극측으로 설정되어 있는 배선 패턴의 면적이 클수록 길어지는 경향이 있다. 본 발명에서는, 정극측으로 설정되는 배선 패턴의 면적이 보다 큰 그룹에 속하는 단위검사공정부터 순서대로 실행되어 감에 따라 1개의 상기 공정그룹에 속하는 모든 상기 단위검사공정이 종료할 때마다, 각 단위검사공정에 있어서의 출력부에 의한 전위차의 부여시작으로부터 제1서브공정에 있어서의 제1검출 타이밍까지의 시간이 점점 짧게 된다. 이 때문에 각 공정그룹에 속하는 단위검사공정에 있어서의 제1검출 타이밍에 의하여 규정되는 검사시간을, 정극측으로 설정되어 있는 배선 패턴의 면적에 따른 적절하고 또한 보다 짧은 시간으로 설정할 수 있다.
도1은, 본 발명의 한 실시예에 관한 기판검사방법에 사용되는 기판검사장치의 블럭도다.
도2는, 도1의 기판검사장치의 요부의 회로구성의 일례를 나타내는 회로도다.
도3은, 도1의 기판검사장치에 의한 검사의 검사순서에 관한 설명도다.
도4는, 각 단위검사공정에 포함되는 서브공정의 내역을 나타내는 도면이다.
도5는, 배선 패턴간에 전위차를 부여했을 때에 출력부와 배선 패턴의 사이에 흐르는 전류의 시간적인 추이를 나타내는 그래프다.
도6은, 배선 패턴간에 전위차를 부여했을 때에 정부의 배선 패턴간에 발생하는 전위차의 시간적인 추이를 나타내는 그래프다.
도7의 도7(a) 및 도7(b)는, 극성에 의하여 전기적 특성이 다른 절연불량장소에 대하여 절연검사가 이루어지는 모양을 나타내는 도면이다.
도8은, 본 발명의 배경기술에 관한 기판검사방법의 검사순서에 관한 설명도다.
도9는, 배선 패턴간에 전위차를 부여했을 때에 출력부와 배선 패턴의 사이에 흐르는 전류의 시간적인 추이를 나타내는 그래프다.
[본 발명의 기술적 배경에 대해서]
본 발명의 실시예에 대하여 설명하기 전에, 도8 및 도9를 참조하여 본 발명의 기술적 배경에 대하여 설명한다. 이 도8의 배경기술에 관한 기판검사방법에서는, A∼D의 네트 번호(net 番號)가 붙여진 4개의 배선 패턴(A∼D)에 대하여 절연검사가 이루어진다. 검사는 1∼4의 공정번호가 붙여진 4개의 단위검사공정(1∼4)으로 이루어져 있다. 최초의 단위검사공정(1)에서는 배선 패턴(A)이 정극측으로 설정되고 배선 패턴(B∼D)이 음극측으로 설정된 상태에서, 배선 패턴(A)과 배선 패턴(B∼D)과의 사이에 출력부에 의하여 전위차가 부여되고, 출력부와 배선 패턴(A)(또는 배선 패턴(B∼D))과의 사이에 흐르는 전류가 검출되어, 검출된 전류의 값에 의거하여 배선 패턴(A)과 배선 패턴(B∼D)과의 사이의 절연성의 양부가 검사된다. 계속되는 단위검사공정(2)에서는, 배선 패턴(B)이 정극측으로 설정되고 배선 패턴(A, C, D)이 음극측으로 설정된 상태에서, 배선 패턴(B)과 배선 패턴(A, C, D)과의 사이에 출력부에 의하여 전위차가 부여되고, 출력부와 배선 패턴(B)(또는 배선 패턴(A, C, D))과의 사이에 흐르는 전류가 검출되어, 검출된 전류의 값에 의거하여 배선 패턴(B)과 배선 패턴(A, C, D)과의 사이의 절연성의 양부가 검사된다. 마찬가지로, 단위검사공정(3)에서는 배선 패턴(C)이 정극측으로 설정되어서 배선 패턴(C)과 배선 패턴(A, B, D)과의 사이의 절연성의 양부가 검사된다. 단위검사공정(4)에서는, 배선 패턴(D)이 정극측으로 설정되어서 배선 패턴(D)과 배선 패턴(A∼C)과의 사이의 절연성의 양부가 검사된다.
각 단위검사공정(1∼4)에 있어서 배선 패턴(A∼D)간에 전위차를 부여할 때에, 출력부와 배선 패턴(A∼D)과의 사이에 흐르는 전류는, 도9의 그래프에서 나타나 있는 바와 같이 출력부에 의한 배선 패턴(A∼D)간에 대한 전위차의 부여시작 직후에는 안정되지 않고, 배선 패턴(A∼D)의 대전(帶電)(충전(充電))이 진행됨에 따라서 점차 일정한 값(예를 들면 절연이 완전한 경우에는 영(제로))으로 수렴(收斂)하여 간다. 이 때문에 각 단위검사공정(1∼4)에 있어서 배선 패턴(A∼D)간의 절연성을 높은 신뢰도에서 검사하기 위해서는, 배선 패턴(A∼D)에 대한 전위차의 부여시작시부터 소정의 시간이 경과하여 출력부와 배선 패턴(A∼D)과의 사이에 흐르는 전류의 값이 안정한 상태에서, 그 전류의 값을 검출하는 것 바람직하다.
여기에서 본 실시예에 관한 기판검사방법에서는, 검사대상이 되는 배선 패턴간의 절연성(제1전기적 특성)에 대한 검사는, 배선 패턴간에 전위차를 부여한 상태에서 배선 패턴간에 인가된 전위차의 값과 배선 패턴간에 전위차를 부여하는 출력부와의 사이에 흐르는 전류의 값을 검출하고, 그들 값에 의거하여 배선 패턴간의 유사적인 저항치를 도출하고, 그 저항치의 값에 의거하여 배선 패턴간의 절연성의 양부에 대하여 판정한다.
또한 본 실시예에 관한 기판검사방법이 적용되는 기판검사장치에서는, 배선 패턴간의 저항치를 어느 범위에서 검출하는 것인지에 따라, 배선 패턴과 출력부 사이에 흐르는 전류에 대하여 그 상한치를 규정하는 판정허용 레벨이 미리 정해져 있다. 이 때문에 배선 패턴간의 저항치를 원하는 범위에서 검출하기 위해서는, 도9에 나타나 있는 바와 같이 배선 패턴과 출력부 사이에 흐르는 전류의 검출 타이밍(tc)을, 그 전류의 값이 그 범위에 대응하는 판정허용 레벨(Lc) 이하가 되도록 설정할 필요가 있다. 또한 배선 패턴간의 저항치를 더 높은 값에서 검출하자고 하는 만큼, 전류값을 보다 낮은 레벨에서 검출할 필요가 있다.
이러한 시스템 구성상의 제약에 의하여 배선 패턴간에 있어서의 높은 레벨의 절연성에 대하여 검사하려고 하면, 배선 패턴간에 대한 전위차의 부여시작부터 배선 패턴과 출력부 사이에 흐르는 전류가 소정의 판정허용 레벨(Lc) 이하로 저하할 때까지, 전류의 검출을 할 수 없다. 그 때문에, 더 높은 레벨에서의 절연검사일수록 검사에 소요되는 시간이 많이 길어진다고 하는 문제가 있었다.
이 점에 관하여 이러한 배경기술에 관한 검사방법에서는, 출력부와 배선 패턴(A∼D)과의 사이에 흐르는 전류의 검출 타이밍(전위차의 부여시작시부터 전류의 검출을 해야 할 시간까지의 시간)으로서 상기 검출 타이밍(tc)이 설정되어 있다. 그리고 이 검출 타이밍(tc)은 각 단위검사공정(1∼4)에서 일정하게 설정되어 있다. 그러나 출력부와 배선 패턴(A∼D)과의 사이에 흐르는 전류의 검출 타이밍(tc)을 각 단위검사공정(1∼4)에서 일정하게 설정하는 구성에서는, 1개의 피검사 기판의 검사에 소요되는 시간이 길어지므로 검사효율이 나쁘다고 하는 문제도 있다.
또한 피검사 기판에 형성된 배선 패턴간의 절연불량에는, 배선 패턴 상호간이 완전하게 도통하고 있는 통상의 절연불량의 이외에, 비도통(非導通)이기는 하지만 배선 패턴의 형성 불량 또는 먼지 등에 의하여 배선 패턴간에 스파크 방전이 발생하는 것에 의한 불량이 포함된다. 이 스파크 방전에 의한 절연불량은, 배선 패턴간의 절연불량장소에 인가되는 절연검사용의 전위차의 극성에 의하여 전기적 특성이 다른 것이 있다. 예를 들면 2개의 배선 패턴간에 절연불량장소가 존재하는 경우에, 일방의 배선 패턴이 정극측이 되도록 2개의 배선 패턴간에 검사용의 전위차를 부여했을 때에는 스파크 방전이 발생하지 않아 절연불량이라고 판정되지 않는데도, 같은 검사방법으로 타방의 배선 패턴이 정극측이 되도록 2개의 배선 패턴간에 검사용의 전위차를 부여했을 때에는 스파크 방전이 발생하여 절연불량이라고 판정되는 예가 있다. 이 때문에 극성에 의하여 스파크 방전의 유무가 변화되는 것 같은 절연불량장소에 대하여 적절하게 대응하여 절연검사를 할 필요가 있다.
[실시예에 대해서]
도1은 본 발명의 한 실시예에 관한 기판검사방법에 사용되는 기판검사장치의 블럭도이며, 도2는 도1의 기판검사장치의 요부의 회로구성의 일례를 나타내는 회로도이며, 도3은 도1의 기판검사장치에 의한 검사의 검사순서에 관한 설명도다.
우선 도1을 참조하여 기판검사장치(1)의 구성에 대하여 개략적으로 설명한다. 이 기판검사장치(1)는, 도1에 나타나 있는 바와 같이 복수의 프로브(11)와, 출력부(12)와, 제1 및 제2특성 검출부(13, 14)와, 전위차 검출부(15)와, 접속 절환부(接續切換部)로서 기능하는 멀티플렉서(multiplexor)(16) 및 절환 스위치(切換 switch)(17)와, 제어부(18)를 구비하여 구성되어, 피검사 기판(2)에 형성된 복수의 배선 패턴(21)간의 후술하는 제1 및 제2전기적 특성에 관한 검사를 한다.
프로브(11)는, 피검사 기판(2)에 형성된 배선 패턴(21)(또는 배선 패턴(21)에 붙여진 솔더링 범프(soldering bump) 등)에 접촉되어 배선 패턴(21)과 각각 도통된다. 출력부(12)는, 제어부(18)의 제어에 의하여 정극측으로 설정된 배선 패턴(21)과 음극측으로 설정된 배선 패턴(21)의 사이에 전위차를 프로브(11)를 통하여 부여한다. 출력부(12)는, 예를 들면 소정의 출력 레벨로 전류를 공급함으로써 정부의 배선 패턴(21)간에 전위차를 부여한다.
제1 및 제2특성 검출부(13, 14)는, 프로브(11)와 출력부(12) 사이의 도전로(導電路)(더 구체적으로는, 멀티플렉서(16)와 출력부(12)의 음극측 단자 사이의 도전로)에 삽입되어 있고, 출력부(12)와 배선 패턴(21)의 사이에 흐르는 전류를 프로브(11)를 통하여 검출한다. 제1특성 검출부(13)와 제2특성 검출부(14)의 역할의 차이에 대해서는 후술한다.
전위차 검출부(15)는, 각 프로브(11)와 출력부(12) 사이의 도전로에 멀티플렉서(16)를 통하여 접속 가능하게 설치되어 있고, 출력부(12)에 의하여 정극측으로 설정된 배선 패턴(21)과 음극측으로 설정된 배선 패턴(21)의 사이에 부여된 전위차를 프로브(11)를 통하여 검출한다.
멀티플렉서(16)는, 프로브(11)와, 출력부(12), 제1 및 제2특성 검출부(13, 14) 및 전위차 검출부(15)를 접속하는 도전로에 삽입되어, 후술하는 제어부(18)의 제어에 의하여 프로브(11)와, 출력부(12), 제1 및 제2특성 검출부(13, 14) 및 전위차 검출부(15)의 접속관계를 절환한다. 그리고 후술하는 각 단위검사공정에 있어서의 정극측으로 설정되는 배선 패턴(21)과 음극측으로 설정되는 배선 패턴(21)의 조합에 따라, 프로브(11)측과 출력부(12)측의 접속관계가 멀티플렉서(16)에 의하여 순차적으로 절환된다.
절환 스위치(17)는, 멀티플렉서(16)와 제1 및 제2특성 검출부(13, 14)를 접속하는 도전로에 삽입되어, 후술하는 제어부(18)의 제어에 의하여 멀티플렉서(16)를 통하여 프로브(11)와 제1 및 제2특성 검출부(13, 14)의 접속관계를 절환한다.
제어부(18)는 멀티플렉서(16), 절환 스위치(17) 및 출력부(12) 등을 제어하면서, 제1 및 제2특성 검출부(13, 14) 및 전위차 검출부(15)의 검출결과에 의거하여 피검사 기판(2)에 형성된 각 배선 패턴(21)간의 제1 및 제2전기적 특성에 관한 판정처리를 한다. 이 제어부(18)의 판정처리의 상세한 내용에 대해서는 후술한다.
다음에 도2를 참조하여 프로브(11), 출력부(12), 제1 및 제2특성 검출부(13, 14), 전위차 검출부(15), 멀티플렉서(16) 및 절환 스위치(17)의 회로구성의 예에 대하여 설명한다. 이 도2에 나타내는 회로 구성예는 일례에 지나지 않고, 본 발명이 이에 한정되는 것은 아니다.
또한 도2에 나타내는 구성 및 후술하는 도3에 나타내는 검사순서에서는, 설명의 간단화를 위하여 피검사 기판(2)에 형성된 배선 패턴(21)의 수가 4개인 경우에 대하여 설명한다. 4개의 배선 패턴(21)에는 A∼D의 네트 번호가 붙여져 있다. 이후의 설명에서는, 네트 번호 A∼D가 붙여진 배선 패턴(21)의 부호에 A∼D의 부호를 사용하는 것으로 한다.
프로브(11a∼11d)는 검사대상이 되는 배선 패턴(A∼D)에 대응하여 설치되어 있다. 멀티플렉서(16)에는, 제어부(18)에 의하여 제어되고 프로브(11)의 수와 같은 수의 스위치 세트(31a∼31d)가 구비되어 있다. 각 스위치 세트(31a∼31d)에는 4개의 스위치(SW1∼SW4)가 설치되어 있다. 각 스위치 세트(31a∼31d)의 스위치(SW1∼SW4)의 일단측(프로브측)의 접점은 대응하는 프로브(11a∼11d)에 전기적으로 접속되어 있다. 스위치(SW1)는, 대응하는 프로브(11a∼11d)와 출력부(12)의 정극측 단자와의 접속을 온(ON), 오프(OFF) 하기 위한 것으로서, 스위치(SW1)의 타단측(프로브측과 반대측)의 접점은 출력부(12)의 정극측 단자에 전기적으로 접속되어 있다. 스위치(SW2)는, 대응하는 프로브(11a∼11d)와 제1 및 제2특성 검출부(13, 14) 및 절환 스위치(17)가 삽입된 그라운드 접속용의 도전로와의 접속을 온, 오프 하기 위한 것으로서, 스위치(SW2)의 타단측의 접점은 절환 스위치(17)의 일단측의 접점에 전기적으로 접속되어 있다. 스위치(SW3)는, 대응하는 프로브(11a∼11d)와 전위차 검출부(15)의 정극측 단자와의 접속을 온, 오프 하기 위한 것으로서, 스위치(SW3)의 타단측의 접점은 전위차 검출부(15)의 정극측 단자와 전기적으로 접속되어 있다. 스위치(SW4)는, 대응하는 프로브(11a∼11d)와 전위차 검출부(15)의 음극측 단자와의 접속을 온, 오프 하기 위한 것으로서, 스위치(SW4)의 타단측의 접점은 전위차 검출부(15)의 음극측 단자와 전기적으로 접속되어 있다. 또한 스위치(SW2)는 생략 가능하다. 또한 본 실시예에서는 멀티플렉서(16)와 절환 스위치(17)를 별개로 설치하고 있지만, 절환 스위치(17)의 후술하는 스위치 세트(32a∼32d)를 멀티플렉서(16) 내에 설치하여도 좋다.
절환 스위치(17)는, 제어부(18)에 의하여 제어되고 프로브(11)의 수와 같은 수의 스위치 세트(32a∼32d)가 구비되어 있다. 각 스위치 세트(32a∼32d)에는 2개의 스위치(SW11, SW12)가 설치되어 있다. 각 스위치 세트(32a∼32d)의 스위치(SW11)는, 제1특성 검출부(13)가 삽입된 그라운드 접속용의 제1도전로(33)와, 멀티플렉서(16)의 각 스위치(SW2)가 삽입되어 대응하는 각 프로브(11a∼11d)에 연결되는 도전로의 접속관계를 온, 오프 한다. 스위치(SW12)는, 제2특성 검출부(14)가 삽입된 그라운드 접속용의 제2도전로(34)와, 멀티플렉서(16)의 각 스위치(SW2)가 삽입되어 대응하는 각 프로브(11a∼11d)에 연결되는 도전로의 접속관계를 온, 오프 한다. 각 스위치 세트(32a∼32d)의 스위치(SW11, SW12)의 일단측(프로브측)의 접점은, 멀티플렉서(16)의 대응하는 스위치 세트(31a∼31d)의 스위치(SW2)의 타단측의 접점과 전기적으로 접속되어 있다. 스위치(SW11, 12)의 타단측(프로브측과 반대측)의 접점은, 제1특성 검출부(13) 또는 제2특성 검출부(14)의 정극측 단자에 각각 전기적으로 접속되어 있다.
다음에 도3을 참조하여 도1의 기판검사장치를 사용한 기판검사방법에 대하여 설명한다. 이 기판검사방법에서는, 피검사 기판(2)에 형성된 복수의 배선 패턴(A∼D)간의 절연성에 관한 검사가 이루어진다. 그 절연성에 관한 검사항목으로서는, 제1 및 제2전기적 특성에 관한 항목이 포함된다.
제1전기적 특성에 관한 검사항목에서는, 배선 패턴(A∼D)간이 전기적으로 절연되어 있는 것인가 아닌가를 검사하는 통상의 절연검사가 주로 이루어진다. 제2전기적 특성에 관한 검사항목에서는, 배선 패턴(A∼D)간이 비도통이기는 하지만, 배선 패턴(A∼D)의 형성불량 또는 먼지 등에 의하여 배선 패턴(A∼D)간에 스파크 방전이 발생하는 것에 의한 절연불량에 관한 검사가 주로 이루어진다.
또한 본 실시예에 관한 기판검사방법에서는, 피검사 기판(2)에 형성되는 복수의 배선 패턴(A∼D) 중의 어느 1개의 배선 패턴(A∼D)이 정극측으로 설정되고, 그 이외의 나머지의 배선 패턴(A∼D)이 음극측으로 설정되어서, 정극측의 배선 패턴(A∼D)과 음극측의 배선 패턴(A∼D) 사이에 검사를 위한 전위차가 부여되고, 그들 배선 패턴(A∼D)간의 제1 및 제2전기적 특성에 대하여 검사된다. 그리고 1회의 절연검사가 종료할 때마다, 정극으로 설정하는 배선 패턴(A∼D)을 순차적으로 교체하여 감으로써 배선 패턴(A∼D)의 조합에 대하여 서로 다른 극성으로 두번씩 전위차를 부여하여 검사한다.
보다 구체적으로는 본 실시예에 관한 기판검사방법은, 도3에 나타나 있는 바와 같이 검사대상이 되는 4개의 배선 패턴(A∼D)과 같은 수의 단위검사공정(1∼4)을 구비하고 있다. 각 단위검사공정(1∼4)에서는, 복수의 배선 패턴(A∼D) 중에서 단위검사공정(1∼4) 상호간에 서로 다른 어느 1개의 배선 패턴(A∼D)이 정극측으로 설정되고 또한 그 1개의 배선 패턴(A∼D) 이외의 배선 패턴(A∼D)이 음극측으로 설정된다. 그리고 그 상태에서, 출력부(12)에 의하여 프로브(11a∼11d)를 통하여 정극측의 배선 패턴(A∼D)과 음극측의 배선 패턴(A∼D) 사이에 전위차가 부여되어, 제1 및 제2전기적 특성에 관한 검사가 이루어진다.
여기에서 피검사 기판(2)에 형성된 복수의 배선 패턴(A∼D)은, 배선 패턴(A∼D)의 길이 또는 역할 등에 따라 각각 다양한 면적을 구비하고 있다. VG 네트(전원배선 및 그라운드 배선)은 시그널 네트(신호배선)에 비하여 현저하게 큰 면적을 구비하고 있다. 또한 일반적으로 피검사 기판(2)에 형성되는 VG 네트는 소수인 것에 대하여, 시그널 네트의 수는 다수가 될 경우가 많다. 또, 도3에 나타내는 예에서는, 배선 패턴(A, B)이 VG 네트이고 배선 패턴(C, D)이 시그널 네트로 되어 있다. 또한 배선 패턴(A∼D)의 면적은, 배선 패턴(A)이 가장 크고, 배선 패턴(B), 배선 패턴(C), 배선 패턴(D)의 순서로 작아진다.
복수의 단위검사공정(1∼4)은, 면적이 보다 큰 배선 패턴(A∼D)이 정극측으로 설정되어 있는 단위검사공정(1∼4)부터 순서대로 실행된다. 구체적으로는, 배선 패턴(A)이 정극측으로 설정된 단위검사공정(1), 배선 패턴(B)이 정극측으로 설정된 단위검사공정(2), 배선 패턴(C)이 정극측으로 설정된 단위검사공정(3), 배선 패턴(D)이 정극측으로 설정된 단위검사공정(4)의 순서로 실행된다.
배선 패턴(A∼D)에 발생하는 절연불량은, 배선 패턴(A∼D)의 면적이 클수록 발생하기 쉬운 경향이 있다. 그 때문에 상기와 같이, 면적이 보다 큰 배선 패턴(A∼D)이 정극측으로 설정되어 있는 단위검사공정(1∼4)부터 순서대로 실행함으로써, 배선 패턴(A∼D)에 절연불량장소가 존재하는 경우에 그 절연불량의 존재를 단시간에 효율적으로 발견할 수 있다.
도4는, 각 단위검사공정에 포함되는 서브공정의 내역을 나타내는 도면이다. 도4에 나타나 있는 바와 같이 가장 먼저 실행되는 선두단위검사공정(1)과 가장 마지막에 실행되는 최종단위검사공정(4) 사이에서 실행되는 중간단위검사공정(3, 4)은, 제1서브공정, 제2서브공정 및 제3서브공정을 구비하고 있다. 선두단위검사공정(1)은 제1서브공정 및 제3서브공정을 구비하고 있다. 최종단위검사공정(4)은 제2서브공정 및 제3서브공정을 구비하고 있다. 제1 및 제2서브공정에서는 상기한 제1전기적 특성에 관한 검사가 이루어지고, 제3서브공정에서는 상기한 제2전기적 특성에 관한 검사가 이루어진다.
우선, 제1서브공정과 제2서브공정의 차이에 대하여 설명한다. 실행중인 단위검사공정(1∼4)에 있어서, 음극측으로 설정되어 있는 배선 패턴(A∼D)에는, 이전(실행완료)의 단위검사공정(1∼4)에서, 아직 정극측으로 설정된 적이 없는 배선 패턴(A∼D)(제1그룹의 배선 패턴(A∼D))과, 이미 정극측으로 설정된 적이 있는 배선 패턴(A∼D)(제2그룹의 배선 패턴(A∼D))이 있다. 제1서브공정은, 음극측으로 설정된 제1그룹의 배선 패턴(A∼D)과 정극측으로 설정된 배선 패턴(A∼D)의 사이에 대하여 제1전기적 특성에 관한 검사를 하기 위한 공정이다. 제2서브공정은, 음극측으로 설정된 제2그룹의 배선 패턴(A∼D)과 정극측으로 설정된 배선 패턴(A∼D)의 사이에 대하여 제1전기적 특성에 관한 검사를 하기 위한 공정이다. 또, 선두단위검사공정(1)에서는 음극측으로 설정되어 있는 배선 패턴(B∼D)의 모두가 제1그룹에 속해 있기 때문에 제2서브공정이 생략되어 있고, 최종단위검사공정(4)에서는 음극측으로 설정되어 있는 배선 패턴(A∼C)의 모두가 제2그룹에 속해 있기 때문에 제1서브공정이 생략되어 있다.
제1서브공정에서는, 정극측으로 설정되어 있는 배선 패턴(A∼D)과 음극측으로 설정되어 있는 제1그룹의 배선 패턴(A∼D)의 사이에, 프로브(11a∼11d)를 통하여 출력부(12)에 의하여 전위차를 부여한 상태에서, 음극측으로 설정되어 있는 제1그룹의 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류를 제1특성 검출부(13)에 의하여 프로브(11a∼11d)를 통하여 검출한다. 그 전류검출에 따라, 정극측으로 설정되어 있는 배선 패턴(A∼D)과 음극측으로 설정되어 있는 배선 패턴(A∼D)의 사이의 전위차를 프로브(11a∼11d)를 통하여 전위차 검출부(15)에 의하여 검출한다. 그리고 그 검출된 전류값과 전위차값에 의거하여(예를 들면 전위차값을 전류값으로 나누는 등에 의하여), 정극측으로 설정된 배선 패턴(A∼D)과 음극측으로 설정된 제1그룹의 배선 패턴(A∼D)의 사이의 가상적인 저항치를 산출하고, 그 산출된 저항치에 의거하여 정극측으로 설정된 배선 패턴(A∼D)과 음극측으로 설정된 제1그룹의 배선 패턴(A∼D)의 사이의 제1전기적 특성에 대하여 판정된다. 예를 들면 산출된 저항치가 제1기준저항 레벨 이상이면 제1전기적 특성에 대하여 이상 없음이라고 판정되고, 산출된 저항치가 제1기준저항 레벨 미만이면 제1전기적 특성에 대하여 이상 있음이라고 판정된다.
또, 이 제1서브공정에 있어서의 전위차의 부여시작 후의 전류값 및 전위차값을 검출하는 타이밍(ta)(도5 참조)은, 제어부(18)에 기억된 제1검출 타이밍에 의하여 결정된다. 이 타이밍(ta)은, 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류의 값이, 전위차의 부여시작 직후의 순간적으로 상승한 값으로부터, 배선 패턴(A∼D)간의 유사 저항치를 높은 레벨에서 검출하기 위하여 요구되는 제1판정허용 레벨(La) 이하로 저하하는 타이밍으로 설정된다. 또한 이 때의 저항치의 산출 및 판정 등에 관한 정보처리는 제어부(18)에 의하여 이루어진다.
제2서브공정에서는, 정극측으로 설정되어 있는 배선 패턴(A∼D)과 음극측으로 설정되어 있는 제2그룹의 배선 패턴(A∼D)의 사이에, 프로브(11a∼11d)를 통하여 출력부(12)에 의하여 전위차를 부여한 상태에서, 음극측으로 설정되어 있는 제2그룹의 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류를 제2특성 검출부(14)에 의하여 프로브(11a∼11d)를 통하여 검출한다. 그 전류검출에 따라, 정극측으로 설정되어 있는 배선 패턴(A∼D)과 음극측으로 설정되어 있는 배선 패턴(A∼D)의 사이의 전위차를 프로브(11a∼11d)를 통하여 전위차 검출부(15)에 의하여 검출한다. 그리고 그 검출된 전류값과 전위차값에 의거하여(예를 들면 전위차값을 전류값으로 나누는 등에 의하여), 정극측으로 설정된 배선 패턴(A∼D)과 음극측으로 설정된 제2그룹의 배선 패턴(A∼D)의 사이의 가상적인 저항치를 산출하고, 그 산출된 저항치에 의거하여 정극측으로 설정된 배선 패턴(A∼D)과 음극측으로 설정된 제2그룹의 배선 패턴(A∼D)의 사이의 제1전기적 특성에 대하여 판정된다. 예를 들면 산출된 저항치가 제2기준저항 레벨 이상이면 제1전기적 특성에 대하여 이상 없음이라고 판정되고, 산출된 저항치가 제2기준저항 레벨 미만이면 제1전기적 특성에 대하여 이상 있음이라고 판정된다.
또, 이 제2서브공정에 있어서의 전위차의 부여시작 후의 전류값 및 전위차값을 검출하는 타이밍(tb)(도5 참조)은, 제어부(18)에 기억된 제2검출 타이밍에 의하여 결정되고, 제2검출 타이밍은 상기한 제1 타이밍보다도 빠른 타이밍으로 설정되어 있다. 이 타이밍(tb)은, 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류의 값이, 전위차의 부여시작 직후의 순간적으로 상승한 값으로부터, 배선 패턴(A∼D)간의 유사 저항치를 제1서브공정에 의한 검출 레벨보다도 낮은 레벨에서 검출하기 위하여 요구되는 제2판정허용 레벨(Lb) 이하로 저하하는 타이밍에 설정된다. 또한 이 때의 저항치의 산출 및 판정 등에 관한 정보처리는 제어부(18)에 의하여 이루어진다.
제1 및 제2서브공정이 실행되는 중간단위검사공정(2, 3)에서는 제1 및 제2서브공정이 동시에 병행으로 처리된다.
여기에서 각 단위검사공정(1∼4)에 있어서의 멀티플렉서(16)의 스위치 세트(31a∼31d)의 각 스위치(SW1∼SW4) 및 절환 스위치(17)의 스위치 세트(32a∼32d)의 각 스위치(SW11, SW12)의 절환 동작에 대하여 설명한다.
첫번째로 실행되는 선두단위검사공정(1)에서는, 배선 패턴(A)을 출력부(12)의 정극측 단자부에 접속하고 배선 패턴(B∼D)을 그라운드에 접속하기 때문에, 멀티플렉서(16)의 스위치 세트(31a)의 스위치(SW1)가 온 되고 스위치(SW2)가 오프 되고, 스위치 세트(3lb∼32d)의 스위치(SW1)는 오프 되고 스위치(SW2)가 온 된다. 또한 절환 스위치(17)의 스위치 세트(32b∼32d)의 스위치(SW11)가 온 되고 스위치(SW12)가 오프 되고, 이에 따라 음극측의 제1그룹의 배선 패턴(B∼D)으로부터 그라운드로 흐르는 전류가 제1검출부(13)에 의하여 검출 가능하게 된다. 또한 정극측의 배선 패턴(A)과 음극측의 배선 패턴(B∼D)의 사이의 전위차를 전위차 검출부(15)에 의하여 검출하기 때문에, 멀티플렉서(16)의 스위치 세트(31a)의 스위치(SW3)가 온 되고 스위치(SW4)가 오프 됨과 아울러 스위치 세트(3lb∼31d)의 스위치(SW3)가 오프 되고 스위치(SW4)가 온 된다.
두번째로 실행되는 중간단위검사공정(2)에서는, 배선 패턴(B)을 출력부(12)의 정극측 단자부에 접속하고 배선 패턴(A, C, D)을 그라운드에 접속하기 때문에, 멀티플렉서(16)의 스위치 세트(3lb)의 스위치(SW1)가 온 되고 스위치(SW2)가 오프 되고, 스위치 세트(31a, 31c, 32d)의 스위치(SW1)가 오프 되고 스위치(SW2)가 온 된다. 또한 절환 스위치(17)의 스위치 세트(32c, 32d)의 스위치(SW11)가 온 되고 스위치(SW12)가 오프 됨과 아울러 스위치 세트(32a)의 스위치(SW11)가 오프 되고 스위치(SW12)가 온 된다. 이에 따라 음극측의 제1그룹의 배선 패턴(C, D)으로부터 그라운드로 흐르는 전류가 제1검출부(13)에 의하여 검출 가능하게 됨과 아울러 음극측의 제2그룹의 배선 패턴(A)으로부터 그라운드로 흐르는 전류가 제2검출부(14)에 의하여 검출 가능하게 된다. 또한 정극측의 배선 패턴(B)과 음극측의 배선 패턴(A, C, D)의 사이의 전위차를 전위차 검출부(15)에 의하여 검출하기 때문에, 멀티플렉서(16)의 스위치 세트(3lb)의 스위치(SW3)가 온 되고 스위치(SW4)가 오프 됨과 아울러 스위치 세트(31a, 31c, 31d)의 스위치(SW3)가 오프 되고 스위치(SW4)가 온 된다.
세번째로 실행되는 중간단위검사공정(3)에서는, 배선 패턴(C)을 출력부(12)의 정극측 단자부에 접속하고 배선 패턴(A, B, D)을 그라운드에 접속하기 때문에, 멀티플렉서(16)의 스위치 세트(31c)의 스위치(SW1)가 온 되고 스위치(SW2)가 오프 되고, 스위치 세트(31a, 3lb, 32d)의 스위치(SW1)가 오프 되고 스위치(SW2)가 온 된다. 또한 절환 스위치(17)의 스위치 세트(32d)의 스위치(SW11)가 온 되고 스위치(SW12)가 오프 됨과 아울러 스위치 세트(32a, 32b)의 스위치(SW11)가 오프 되고 스위치(SW12)가 온 된다. 이에 따라 음극측의 제1그룹의 배선 패턴(D)으로부터 그라운드로 흐르는 전류가 제1검출부(13)에 의하여 검출 가능하게 됨과 아울러 음극측의 제2그룹의 배선 패턴(A, B)으로부터 그라운드로 흐르는 전류가 제2검출부(14)에 의하여 검출 가능하게 된다. 또한 정극측의 배선 패턴(C)과 음극측의 배선 패턴(A, B, D)의 사이의 전위차를 전위차 검출부(15)에 의하여 검출하기 때문에, 멀티플렉서(16)의 스위치 세트(31c)의 스위치(SW3)가 온 되고 스위치(SW4)가 오프 됨과 아울러 스위치 세트(31a, 3lb, 31d)의 스위치(SW3)가 오프 되고 스위치(SW4)가 온 된다.
네번째로 실행되는 최종단위검사공정(4)에서는, 배선 패턴(D)을 출력부(12)의 정극측 단자부에 접속하고 배선 패턴(A∼C)을 그라운드에 접속하기 때문에, 멀티플렉서(16)의 스위치 세트(31d)의 스위치(SW1)가 온 되고 스위치(SW2)가 오프 되고, 스위치 세트(31a∼32c)의 스위치(SW1)가 오프 되고 스위치(SW2)가 온 된다. 또한 절환 스위치(17)의 스위치 세트(32a∼32c)의 스위치(SW11)가 오프 되고 스위치(SW12)가 온 되고, 이에 따라 음극측의 제2그룹의 배선 패턴(A∼C)으로부터 그라운드로 흐르는 전류가 제2검출부(14)에 의하여 검출 가능하게 된다. 또한 정극측의 배선 패턴(D)과 음극측의 배선 패턴(A∼C)의 사이의 전위차를 전위차 검출부(15)에 의하여 검출하기 때문에, 멀티플렉서(16)의 스위치 세트(31d)의 스위치(SW3)가 온 되고 스위치(SW4)가 오프 됨과 아울러 스위치 세트(31a∼31c)의 스위치(SW3)가 오프 되고 스위치(SW4)가 온 된다.
각 단위검사공정(1∼4)에 있어서 배선 패턴(A∼D)간에 전위차를 부여할 때, 출력부(12)와 배선 패턴(A∼D)의 사이에 흐르는 전류는, 도5의 그래프(Ga, Gb)로 나타나 있는 바와 같이 출력부(12)에 의한 배선 패턴(A∼D)간에 대한 전위차의 부여시작 직후는 안정되지 않고, 배선 패턴(A∼D)의 대전이 진행됨에 따라서 점차적으로 일정한 값(예를 들면 절연이 완전한 경우에는 제로)에 수렴하여 간다. 또한 정부의 배선 패턴(A∼D)간에 발생하는 전위차도, 도6의 그래프에 나타나 있는 바와 같이 출력부(12)에 의한 배선 패턴(A∼D)간에 대한 전위차의 부여시작시의 영(제로)으로부터, 배선 패턴(A∼D)의 대전이 진행됨에 따라서 점차적으로 일정한 값으로 수렴하여 간다. 또, 도5의 그래프(Ga)는, 각 단위검사공정(1∼4)에 있어서의 마이너스측으로 설정되어 있는 제1그룹의 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류의 시간적 추이를 나타내고 있다. 또한 도5의 그래프(Gb)는, 각 단위검사공정(1∼4)에 있어서의 마이너스측으로 설정되어 있는 제2그룹의 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류의 시간적 추이를 나타내고 있다.
이 때문에 출력부(12)와 배선 패턴(A∼D)의 사이에 흐르는 전류값과 정부의 배선 패턴(A∼D)간에 부여된 전위차값에 의거하여 정부의 배선 패턴(A∼D)간의 저항치에 관한 정보를 취득하는 경우에, 저항치에 관한 더 정확한 정보를 취득하기 위해서는, 출력부(12)에 의한 배선 패턴(A∼D)간에 대한 전위차의 부여시작으로부터 충분한 시간이 경과한 뒤에, 전류값 및 전위차값의 검출을 하는 것이 바람직하다.
또한 본 실시예에 관한 기판검사방법이 적용되는 기판검사장치(1)에서는, 상술한 바와 같은 시스템 구성상의 제약에 의하여 배선 패턴(A∼D)간에 있어서의 절연성을 더 높은 레벨에서 검출하자고 하는 만큼, 배선 패턴(A∼D)간에 대한 전위차의 부여시작에서부터 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류가 절연성의 검출 레벨에 따른 보다 낮은 판정허용 레벨(La, Lb) 이하로 저하한 시점에서 전류의 검출을 하는 구성으로 되어 있다.
거기에서, 본 실시예에서는 각 단위검사공정에 있어서, 마이너스측으로 설정된 배선 패턴(A∼D)을 제1그룹과 제2그룹으로 나누고, 마이너스측의 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류를 제1 또는 제2특성 검출부(13, 14)에 의하여 각 그룹별로 검출하기 때문에, 출력부(12)에 의한 배선 패턴(A∼D)간에 대한 전위차의 부여시작시부터, 마이너스측의 각 그룹의 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류가 소정의 판정허용 레벨(La, Lb) 이하로 저하할 때까지의 시간을 짧게 할 수 있다. 그 결과, 배선 패턴(A∼D)과 출력부(12)의 사이에 흐르는 전류를 배선 패턴(A∼D)간에 대한 전위차의 부여시작으로부터 짧은 시간에 검출하여 배선 패턴(A∼D)간의 절연성(제1전기적 특성)에 대하여 검사할 수 있어, 검사의 신뢰성을 저하시키지 않고 검사시간의 단축이 도모된다.
또한 본 실시예에서는 배선 패턴(A∼D)간의 각 조합에 대하여 전위차의 인가방향을 순역으로 변하게 하여 제1전기적 특성에 관한 검사가 2회 이루어지기 때문에, 그 2회의 검사 중에서 순방향으로 전위차가 부여되는 제1서브공정에 대해서는, 전위차의 부여시작시부터 전류값 및 전위차값을 검출하는 제1검출 타이밍(ta)까지의 시간을 길게 설정하고 있다. 이에 따라 배선 패턴(A∼D)간의 저항치에 관한 정보를 더 정확하게 취득하여, 제1전기적 특성에 대하여 더 정확한 판정을 한다.
한편 역방향으로 전위차가 부여되는 제2서브공정에 대해서는, 전위차의 부여시작시부터 전류값 및 전위차값을 검출하는 제2검출 타이밍(tb)까지의 시간을 제1서브공정의 제1검출 타이밍(ta)보다도 빠르게 설정한다. 이에 따라 제2서브공정에 걸리는 검사시간의 단축을 도모하고 있다. 또, 그 시점에서 음극측으로 설정되어 있는 제2그룹의 배선 패턴(A∼D)과 정극측으로 설정되어 있는 배선 패턴(A∼D)의 조합에 관해서는, 이전의 단위검사공정에서 제1서브공정에 의한 순방향의 검사가 이미 이루어져 있기 때문에, 전류값 및 전위차값의 검출 타이밍을 빠르게 하여도 제1전기적 특성에 관한 검사의 신뢰성을 유지할 수 있다.
이 때문에 각 단위검사공정(1∼4) 중에서, 제1서브공정에 의한 검사가 이루어지는 선두단위검사공정(1) 및 각 중간단위검사공정(2, 4)에서는, 제1검출 타이밍(ta)에 따른 검사시간이 필요하지만, 제2서브공정에 의한 검사 밖에 이루어지지 않는 최종단위검사공정(4)에서는, 제2검출 타이밍(tb)에 따른 검사시간으로 검사가 종료한다. 이 때문에 최종단위검사공정(4)에서의 검사시간의 단축분 만큼, 각 배선 패턴(A∼D)간의 제1전기적 특성에 관한 검사에 소요되는 전체의 검사시간을 단축할 수 있어 검사효율의 향상이 도모된다. 또한 각 배선 패턴(A∼D)간에 대하여 이루어지는 제1 및 제2서브공정에 의한 순역 2회의 검사 중에서, 제1서브공정에 의한 첫번째(순방향)의 검사에서는, 출력부(12)에 의한 배선 패턴(A∼D)간에 대한 전위차의 부여시작으로부터 전류값 및 전압값의 검출이 이루어질 때까지의 시간이 보다 길게 설정되어 있기 때문에, 제2서브공정에 의한 두번째(역방향)의 검사의 검사시간의 단축에 의하여 검사 정밀도가 저하될 우려도 없다.
또한 본 실시예에서는 각 배선 패턴(A∼D)간에 대하여 이루어지는 순역 2회의 검사를, 제1특성 검출부(13)를 사용하는 제1서브공정과 제2특성 검출부(14)를 사용하는 제2서브공정으로 나누고 있기 때문에, 어느 하나의 단위검사공정(1∼4)에 있어서 배선 패턴(A∼D)간에 절연불량 등의 불량이 발견된 경우에, 불량이 제1그룹의 음극측의 배선 패턴(A∼D)과 정극측의 배선 패턴(A∼D)의 사이에 발생하고 있는 것인지, 제2그룹의 음극측의 배선 패턴(A∼D)과 정극측의 배선 패턴(A∼D)의 사이에 발생하고 있는 것인지를 판별할 수 있다.
또한 본 실시예에서는 배선 패턴(A∼D)간의 절연성에 대해서, 제1서브공정에서는 예를 들면 100MΩ 단위의 절연성을 구비하고 있는가 아닌가를 검사하고, 제2서브공정에서는 예를 들면 1MΩ 단위의 절연성을 구비하고 있는가 아닌가를 검사한다.
또한 각 단위검사공정(1∼4)에 있어서 출력부(12)에 의하여 정극측의 배선 패턴(A∼D)과 음극측의 배선 패턴(A∼D)의 사이에 전위차가 부여되었을 때에, 출력부(12)와 배선 패턴(A∼D)의 사이에 흐르는 전류가 안정될 때까지 소요되는 시간은, 정부의 배선 패턴(A∼D)으로 구성되는 콘덴서의 용량에 관계되기 때문에, 정극측으로 설정되어 있는 배선 패턴(A∼D)의 면적이 클수록 길어지는 경향이 있다.
거기에서, 본 실시예에서는 단위검사공정(1∼3)에 있어서의 출력부(12)에 의한 전위차의 부여시작으로부터 제1서브공정에 있어서의 제1검출 타이밍(ta)까지의 시간은, 1개의 단위검사공정(1, 2)이 종료할 때마다 점점 짧게 된다. 이것은, 복수의 단위검사공정(1∼4)이 면적이 보다 큰 배선 패턴(A∼D)이 정극측으로 설정되어 있는 단위검사공정(1∼4)부터 순서대로 실행되는 것과 대응하고 있다. 이에 따라 단위검사공정(1∼3)에 있어서의 제1검출 타이밍(ta)에 의하여 규정되는 검사시간을, 정극측으로 설정되어 있는 배선 패턴(A∼D)의 면적에 따른 적절하고 또한 보다 짧은 시간으로 설정할 수 있다.
또한 바람직하게는, 단위검사공정(2∼4)에 있어서의 출력부(12)에 의한 전위차의 부여시작으로부터 제2서브공정에 있어서의 제2검출 타이밍(tb)까지의 시간에 관해서도, 1개의 단위검사공정(2, 3)이 종료할 때마다 점점 짧게 하는 것이 좋다. 최종단위검사공정(4)에 있어서의 제2검출 타이밍(tb)에 의하여 규정되는 검사시간을, 정극측으로 설정되어 있는 배선 패턴(D)의 면적에 따른 적절하고 또한 보다 짧은 시간으로 설정할 수 있다.
또, 본 실시예에서는 제1서브공정의 제1검출 타이밍(ta)을, 첫번째의 선두단위검사공정(1), 두번째의 중간단위검사공정(2) 및 세번째의 중간단위검사공정(3)의 순서로 ta1, ta2, ta3(ta1>ta2>ta3)으로 설정되어 있다. 또한 제2서브공정의 제2검출 타이밍(tb)을, 두번째의 중간단위검사공정(2), 세번째의 중간단위검사공정(3) 및 최후의 최종단위검사공정(4)의 순서로 tb1, tb2, tb3(tb1>tb2>tb3)으로 설정되어 있다. 또한 동일한 각 단위검사공정(2, 3) 내에 있어서의 제1검출 타이밍(ta)과 제2검출 타이밍(tb)의 관계는 ta2>tb2, ta3>tb3 으로 되어 있다.
다음에 제3서브공정에 대하여 설명한다. 제3서브공정에서는, 제1 및 제2서브공정의 실행에 따라 출력부(12)에 의하여 정부의 배선 패턴(A∼D)간에 전위차가 부여될 때의 마이너스의 배선 패턴(A∼D)간의 전위차의 값의 시간적 변화의 태양에 의거하여, 정부의 배선 패턴(A∼D)간에 대한 제2전기적 특성에 관한 검사가 이루어진다 본 실시예에서는 상기와 같이 제2전기적 특성에 관한 검사로서, 정부의 배선 패턴(A∼D)간의 스파크 방전에 의한 절연불량의 유무가 검사된다.
보다 구체적으로는, 각 단위검사공정(1∼4)에 있어서 정부의 배선 패턴(A∼D)에 전위차를 부여했을 때에, 정부의 배선 패턴(A∼D)에 스파크 방전에 의한 절연불량이 없으면, 정부의 배선 패턴(A∼D)간의 전위차의 값은 도6에서 실선으로 나타내는 그래프(G1)와 같이 영으로부터 일정한 값을 향하여 원활하게 상승해 간다. 이에 대하여 정부의 배선 패턴(A∼D)에 스파크 방전에 의한 절연불량이 발생하였을 경우에는, 정부의 배선 패턴(A∼D)간의 전위차값이, 그 상승의 과정에서 스파크 방전의 발생에 따라 도6의 가상선으로 나타내는 그래프(G2)와 같이 일시적으로 저하한다. 이 때문에 이 제3서브공정에서는, 출력부(12)에 의하여 정부의 배선 패턴(A∼D)간에 전위차가 부여되었을 때의 정부의 배선 패턴(A∼D)간의 전위차의 상승과정에 있어서의 일시적인 저하(G2a)의 유무를 감시함으로써 정부의 배선 패턴(A∼D)간에 스파크 방전에 의한 절연불량의 유무를 정확하게 검사할 수 있다.
또, 제3서브공정에 있어서의 정부의 배선 패턴(A∼D)간의 전위차의 검출은 전위차 검출부(15)에 의하여 이루어지고, 전위차 검출부(15)에 의하여 검출된 전위차의 값의 시간적 변화의 모양의 감시 및 판정 등은 제어부(18)에 의하여 이루어진다.
또한 본 실시예에서는 각 배선 패턴(A∼D)간에 순역 2방향으로 전위차를 부여하여 각 배선 패턴(A∼D)간의 스파크 방전에 의한 절연불량에 관한 검사를 하기 때문에, 극성에 의하여 전기적 특성이 다른 절연불량장소에 대하여 적절하게 대응하여 배선 패턴(A∼D)간의 절연검사를 할 수 있어 검사 정밀도의 향상이 도모된다. 이하에 그 검출 정밀도 향상의 원리에 대하여 설명한다.
배선 패턴(21)간에 발생하는 절연불량장소는, 예를 들면 먼지 등의 이물질, 에칭 불량(etching 不良)에 의하여 배선 패턴(21) 형성용의 불필요한 배선재(配線材)가 잔류(殘留)한 것 등에 의하여 발생한다. 이들 절연불량장소(31)는, 이물질이나 배선재의 에칭 잔부의 형상이나 인접하는 배선 패턴(21)의 사이의 간격(틈) 치수 등에 의하여 절연불량장소(41)에 부여하는 절연검사용의 전위차의 극성에 의하여 절연불량장소(41)에 있어서의 전위차 부여시의 전하의 분포상태 등이 다르므로 다른 전기적 특성을 나타내는 경우가 있다.
도7(a) 및 도7(b)는, 본 실시예에 관한 기판검사방법의 제3서브공정에 의하여, 극성에 의하여 전기적 특성이 다른 절연불량장소에 대하여 절연검사가 이루어지는 모양을 나타내는 도면이다. 이 도7(a) 및 도7(b)에 나타나 있는 절연불량장소(41)의 예에서는, 배선 패턴(B)으로부터 배선 패턴(A)측으로 돌출하도록 에칭 잔부(42)가 발생하고 있다.
이러한 절연불량장소(41)의 경우에, 도7(a)에 나타나 있는 바와 같이 배선 패턴(A)을 정극측으로 설정하고, 배선 패턴(B)을 음극측으로 설정하고, 이 2개의 배선 패턴(A, B)간에 전위차를 부여하여도, 에칭 잔부(42)의 선단부(42a)에 대한 전하집중이 발생하기 어렵기 때문에, 배선 패턴(A, B)간의 스파크 방전이 발생하지 않아 절연불량으로서 판정되지 않을 경우가 있다. 한편 도7(b)에 나타나 있는 바와 같이 배선 패턴(A)을 음극측으로 설정하고, 배선 패턴(B)을 정극측으로 설정하고, 이 2개의 배선 패턴(A, B)간에 전위차를 부여하였을 경우에는, 에칭 잔부(42)의 선단부(42a)에 대한 전하집중이 발생하기 쉬워지므로, 배선 패턴(A, B)간에 스파크 방전이 발생하여 절연불량으로서 판정된다. 이와 같이 극성을 반전시켜서 배선 패턴(21)간에 검사용의 전위차를 부여함으로써 도7(a) 및 도7(b)에 나타나 있는 바와 같은 극성에 의하여 전기적 특성이 다른 절연불량장소(41)에 대해서도, 검사 누설을 없앨 수 있고, 이에 따라 검사 정밀도의 향상이 도모된다.
또한 본 실시예에 관한 검사방법에 의하면, 각 단위검사공정(1∼4) 내에 있어서의 제1 및 제2서브공정이 이루어질 때에, 출력부(12)에 의하여 배선 패턴(A∼D)간에 전위차가 부여되었을 때의 배선 패턴(A∼D)간의 전위차의 시간적 변화를 이용하여 제3서브공정의 검사를 하는 것이 가능하기 때문에, 검사시간을 연장시키지 않고 각 단위검사공정(1∼4)에 제3서브공정을 추가할 수 있다.
또, 상기의 실시예에서는 복수의 단위검사공정(1∼4)에 대해서, 면적이 보다 큰 배선 패턴(A∼D)이 정극측으로 설정되어 있는 단위검사공정(1∼4)부터 순서대로 실행하도록 했다. 이 점에 관한 변형예로서, 복수의 단위검사공정(1∼4)을, 그 각 단위검사공정(1∼4)에 있어서 정극측으로 설정되어 있는 배선 패턴(A∼D)의 면적의 차이에 의하여 복수의 공정그룹으로 나누고, 정극측으로 설정되어 있는 배선 패턴(A∼D)에 있어서 면적이 더 큰 공정그룹에 속하는 단위검사공정(1∼4)부터 순서대로 실행하여도 좋다. 구체적인 예로서, 복수의 단위검사공정(1∼4)을, VG 네트의 배선 패턴(A, B)이 정극측으로 설정되어 있는 제1공정그룹과, 시그널 네트의 배선 패턴(C, D)이 정극측으로 설정되어 있는 제2공정그룹으로 나누어도 좋다. 이 경우에, 제1공정그룹에 속하는 단위검사공정(A, B), 이에 연속하여 제2공정그룹에 속하는 단위검사공정(C, D)의 순서로 검사가 이루어진다. 또, 같은 공정그룹 내에서의 단위검사공정의 순서는 임의적이다.
또한 상기한 변형예와 같이, 복수의 단위검사공정(1∼4)을 복수의 공정그룹으로 나누었을 경우에, 각 단위검사공정(1∼4)에 있어서의 출력부(12)에 의한 전위차의 부여시작으로부터 제1서브공정에 있어서의 제1검출 타이밍(ta)까지의 시간을, 1개의 공정그룹에 속하는 모든 단위검사공정(1∼4)이 종료할 때마다 점점 짧게 하더라도 좋다. 예를 들면 복수의 단위검사공정(1∼4)을 제1 및 제2공정그룹으로 나누었을 경우에, 제1공정그룹에 속하는 단위검사공정(1, 2)에서는 동일한 제1검출 타이밍(ta)이 사용된다. 그리고 제1공정그룹에 속하는 모든 단위검사공정(1, 2)이 종료하는 데에 따라서 제1검출 타이밍(ta)을 빠르게 할 수 있고, 제2공정그룹에 속하는 단위검사공정(3, 4)에서는 그 빠르게 할 수 있었던 제1검출 타이밍(ta)에 검사가 이루어진다. 또, 제2서브공정에 사용되는 제2검출 타이밍(tb)에 관해서도 공정그룹 단위로 순차적으로 빠르게 하여 가도 좋다.
또한 상기의 실시예에서는 각 단위검사공정(1∼4)의 제1 및 제2서브공정에 있어서의 정부의 배선 패턴(A∼D)간의 가상적인 저항치의 산출에, 제1 및 제2특성 검출부(13, 14)가 검출한 전류값과 전위차 검출부(15)가 검출한 전위차값을 사용하였다. 이 점에 관한 변형예로서, 제1 및 제2특성 검출부(13, 14)가 검출한 전류값과, 출력부(12)의 출력 레벨에 따라 제어부(18)에 미리 등록된 전위차값에 의거하여 배선 패턴(A∼D)간의 가상적인 저항치를 산출하더라도 좋다.
또한 상기의 실시예에서는 복수의 프로브(11)에 대하여 2개의 특성 검출부를 설치하고, 그 2개의 특성 검출부를 제1 및 제2특성 검출부(13, 14)로서 기능시켰다. 이 점에 관한 변형예로서, 각 프로브(11)별로 제1 및 제2특성 검출부(13, 14)를 개별로 준비하고, 각 제1특성 검출부(13)의 검출전류값 또는 각 제2특성 검출부(14)의 검출전류값의 가산치에 의거하여 제1전기적 특성을 판정하더라도 좋다. 또는, 또 다른 변형예로서, 각 프로브(11)별로 1개의 특성 검출부를 설치하여도 좋다. 이 경우에는, 각 특성 검출부가 대응하는 프로브(11)가 접속되어 있는 배선 패턴(A∼D)이 각 단위검사공정(1)에 있어서 음극측의 제1그룹에 속해 있는 경우에는, 그 특성 검출부는 제1특성 검출부로서 기능하고, 각 특성 검출부가 대응하는 프로브(11)가 접속되어 있는 배선 패턴(A∼D)이 각 단위검사공정(1)에 있어서 음극측의 제2그룹에 속해 있는 경우에는, 그 특성 검출부는 제2특성 검출부로서 기능한다.
1 : 기판검사장치
2 : 피검사 기판
11, 11a∼11d : 프로브 12 : 출력부
13 : 제1특성 검출부 14 : 제2특성 검출부
15 : 전위차 검출부 16 : 멀티플렉서
17 : 절환 스위치 18 : 제어부
21 : 배선 패턴 41 : 절연불량장소
A∼D : 배선 패턴 ta : 제1검출 타이밍
tb : 제2검출 타이밍

Claims (8)

  1. 피검사 기판(被檢査 基板)에 형성된 복수의 배선 패턴(配線 pattern)의 전기적 특성을 검사하는 기판검사방법(基板檢査方法)으로서,
    상기 피검사 기판에 형성된 상기 복수의 배선 패턴에 도통(導通)되는 복수의 프로브(probe)와, 상기 프로브를 통하여 상기 배선 패턴간에 전위차(電位差)를 부여하는 출력부(出力部)와, 상기 출력부와 상기 배선 패턴의 사이에 흐르는 전류를 검출하는 제1 및 제2특성 검출부를 사용하고,
    순서대로 실행되는 복수의 단위검사공정(單位檢査工程)을 구비하고, 상기 각 단위검사공정에서는 상기 복수의 배선 패턴 중에서 상기 단위검사공정 상호간에 있어서 서로 다른 어느 1개의 배선 패턴이 정극(正極)측으로 설정되고 또한 상기 1개의 배선 패턴 이외의 배선 패턴이 음극(陰極)측으로 설정된 상태에서, 상기 출력부에 의하여 상기 프로브를 통하여 정극측의 상기 배선 패턴과 음극측의 상기 배선 패턴의 사이에 전위차가 부여되고,
    상기 단위검사공정은,
    실행중인 당해 단위검사공정에 있어서 음극측으로 설정되어 있는 상기 배선 패턴 중에서 이전의 상기 단위검사공정에서 아직 정극측으로 설정된 적이 없는 상기 배선 패턴과 상기 출력부 사이에 흐르는 전류를 제1검출 타이밍에서 상기 제1특성 검출부를 통하여 검출하고, 그 검출결과에 의거하여 정극측으로 설정되어 있어 있는 상기 배선 패턴과 음극측으로 설정되어 있는 상기 배선 패턴 중에서 아직 정극측으로 설정된 적이 없는 상기 배선 패턴과의 사이에 있어서의 제1전기적 특성에 대하여 검사하는 제1서브공정(第1 sub 工程)과,
    실행중인 당해 단위검사공정에 있어서 음극측으로 설정되어 있는 상기 배선 패턴 중에서 이전의 상기 단위검사공정에서 이미 정극측으로 설정된 적이 있는 상기 배선 패턴과 상기 출력부 사이에 흐르는 전류를 상기 제1검출 타이밍보다도 빠른 제2검출 타이밍에서 상기 제2특성 검출부를 통하여 검출하고, 그 검출결과에 의거하여 정극측으로 설정되어 있는 상기 배선 패턴과 음극측으로 설정되어 있는 상기 배선 패턴 중에서 이미 정극측으로 설정된 적이 있는 상기 배선 패턴과의 사이에 있어서의 상기 제1전기적 특성에 대하여 검사하는 제2서브공정을
    구비하는 것을 특징으로 하는 기판검사방법.
  2. 제1항에 있어서,
    상기 복수의 단위검사공정 중에서 최초에 실행되는 선두단위검사공정(先頭單位檢査工程) 및 최후에 실행되는 최종단위검사공정(最後單位檢査工程)과의 사이에서 실행되는 각 중간단위검사공정(中間單位檢査工程)은 상기 제1서브공정(第1 sub工程)과 상기 제2서브공정을 구비하고, 상기 선두단위검사공정은 상기 제1서브공정을 구비하고, 상기 최종단위검사공정은 상기 제2서브공정을 구비하는 것을 특징으로 하는 기판검사방법.
  3. 제1항 또한 제2항에 있어서,
    상기 프로브를 통하여 상기 배선 패턴간의 전위차를 검출하는 전위차 검출부(電位差 檢出部)를 더 사용하고,
    상기 각 단위검사공정은,
    상기 출력부에 의하여 정극측으로 설정된 상기 배선 패턴과 음극측으로 설정된 상기 배선 패턴의 사이에 전위차가 부여되었을 때에, 상기 전위차 검출부를 통하여 검출된 정극측의 상기 배선 패턴과 음극측의 상기 배선 패턴과의 사이의 전위차의 시간적 변화에 의거하여 정극측의 상기 배선 패턴과 음극측의 상기 배선 패턴과의 사이에 있어서의 제2전기적 특성에 대하여 검사하는 제3서브공정을 더 구비하는 것을
    특징으로 하는 기판검사방법.
  4. 제3항에 있어서
    상기 제3서브공정에서는, 상기 전위차 검출부를 통하여 검출된 상기 전위차의 상승과정에 있어서의 일시적인 저하(低下)의 유무에 의거하여 상기 제2전기적 특성에 대하여 검사하는 것을 특징으로 하는 기판검사방법.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서,
    상기 복수의 단위검사공정은, 면적이 보다 큰 상기 배선 패턴이 정극측으로 설정되어 있는 단위검사공정부터 순서대로 실행되는 것을 특징으로 하는 기판검사방법.
  6. 제1항 내지 제4항 중의 어느 한 항에 있어서,
    상기 복수의 단위검사공정은, 그 각 단위검사공정에 있어서 정극측으로 설정되어 있는 상기 배선 패턴의 면적의 차이에 의하여 복수의 공정그룹(工程 group)으로 나누어지고, 정극측으로 설정되어 있는 상기 배선 패턴의 면적이 더 큰 공정그룹에 속하는 단위검사공정부터 순서대로 실행되는 것을 특징으로 하는 기판검사방법.
  7. 제5항에 있어서,
    상기 각 단위검사공정에 있어서의 상기 출력부에 의한 상기 전위차의 부여시작으로부터 상기 제1서브공정에 있어서의 상기 제1검출 타이밍까지의 시간은, 1개의 상기 단위검사공정이 종료할 때마다 점점 짧아지는 것을 특징으로 하는 기판검사방법.
  8. 제6항에 있어서,
    상기 각 단위검사공정에 있어서의 상기 출력부에 의한 상기 전위차의 부여시작으로부터 상기 제1서브공정에 있어서의 상기 제1검출 타이밍까지의 시간은, 1개의 상기 공정그룹에 속하는 모든 상기 단위검사공정이 종료할 때마다 점점 짧아지는 것을 특징으로 하는 기판검사방법.
KR1020100060173A 2009-06-26 2010-06-24 기판검사방법 KR101112696B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009152670A JP5391869B2 (ja) 2009-06-26 2009-06-26 基板検査方法
JPJP-P-2009-152670 2009-06-26

Publications (2)

Publication Number Publication Date
KR20110000518A true KR20110000518A (ko) 2011-01-03
KR101112696B1 KR101112696B1 (ko) 2012-02-17

Family

ID=43390466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100060173A KR101112696B1 (ko) 2009-06-26 2010-06-24 기판검사방법

Country Status (4)

Country Link
JP (1) JP5391869B2 (ko)
KR (1) KR101112696B1 (ko)
CN (1) CN101937030B (ko)
TW (1) TWI403734B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013104799A (ja) * 2011-11-15 2013-05-30 Sharp Corp 検査装置、検査方法、検査プログラム及びプログラム記録媒体
JP2013104798A (ja) * 2011-11-15 2013-05-30 Sharp Corp 検査装置、検査方法、検査プログラム及びプログラム記録媒体
JP2014020815A (ja) * 2012-07-13 2014-02-03 Hioki Ee Corp 基板検査装置および基板検査方法
JP2015001470A (ja) * 2013-06-17 2015-01-05 日本電産リード株式会社 基板検査装置
JP6229877B2 (ja) * 2013-08-27 2017-11-15 日本電産リード株式会社 検査装置
JP6592885B2 (ja) * 2014-10-08 2019-10-23 日本電産リード株式会社 基板検査方法及び基板検査装置
KR20160105082A (ko) 2015-02-27 2016-09-06 삼성전기주식회사 기판 검사 장치 및 그 검사 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718370B2 (ja) * 1994-07-29 1998-02-25 日本電気株式会社 配線ショート箇所検出方法および配線ショート箇所検出装置
JP3163909B2 (ja) * 1994-08-19 2001-05-08 株式会社富士通ゼネラル 安全試験の自動化装置
JP4068248B2 (ja) * 1998-12-28 2008-03-26 日本電産リード株式会社 基板の絶縁検査装置及びその絶縁検査方法
JP2001337051A (ja) 2000-05-29 2001-12-07 Aitesu:Kk 基板製品検査装置、基板製品検査方法、及び検査用プローブ
JP2007206050A (ja) 2000-11-17 2007-08-16 Ebara Corp 基板検査方法、基板検査装置及び電子線装置
JP4810741B2 (ja) * 2001-03-23 2011-11-09 富士ゼロックス株式会社 自己走査型発光デバイス
JP2004239877A (ja) 2003-02-10 2004-08-26 Renesas Technology Corp 回路パターンの検査方法および半導体装置の製造方法
JP2007178318A (ja) * 2005-12-28 2007-07-12 Nidec-Read Corp 基板検査装置及び方法
CN101101886A (zh) * 2006-06-05 2008-01-09 松下电器产业株式会社 半导体检查装置及半导体集成电路的检查方法
JP4825083B2 (ja) * 2006-08-28 2011-11-30 株式会社アドテックエンジニアリング なぞり式回路基板検査装置
JP2008128678A (ja) * 2006-11-16 2008-06-05 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
JP4918339B2 (ja) * 2006-11-30 2012-04-18 日本電産リード株式会社 基板検査装置
US7714596B2 (en) * 2006-12-15 2010-05-11 Four Dimensions Inc. System and methods of measuring semiconductor sheet resistivity and junction leakage current
JP5014778B2 (ja) * 2006-12-28 2012-08-29 日本電産リード株式会社 基板検査方法及び基板検査装置

Also Published As

Publication number Publication date
JP5391869B2 (ja) 2014-01-15
TW201111812A (en) 2011-04-01
CN101937030A (zh) 2011-01-05
KR101112696B1 (ko) 2012-02-17
CN101937030B (zh) 2013-03-27
TWI403734B (zh) 2013-08-01
JP2011007687A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
KR101112696B1 (ko) 기판검사방법
CN101191811B (zh) 基板检查装置和基板检查方法
US9606166B2 (en) Insulation inspection apparatus and insulation inspection method
JP6390359B2 (ja) 太陽光発電システムの検査方法および検査装置
KR101449569B1 (ko) 기판검사장치
JP2003215190A (ja) ショート検出装置
WO2008041678A1 (fr) Appareil de test de carte et procédé de test de carte
JP2013170917A (ja) 基板内蔵電子部品の端子判別方法及び端子判別装置
KR102455794B1 (ko) 기판 검사 장치 및 기판 검사 방법
KR20140010887A (ko) 절연 검사 방법 및 절연 검사 장치
WO2014174852A1 (en) Circuit board inspection apparatus and circuit board inspection method
JP2015001470A (ja) 基板検査装置
KR101706465B1 (ko) 프린트 기판 검사 장치 및 검사 방법
KR20130092462A (ko) 부품내장기판의 검사방법
JP6219073B2 (ja) 絶縁検査装置
JP5425709B2 (ja) 絶縁検査装置および絶縁検査方法
KR20170106917A (ko) 기판 검사 장치 및 기판 검사 방법
JP6221281B2 (ja) 絶縁検査方法及び絶縁検査装置
JP5307085B2 (ja) 回路基板検査装置
JP2008076266A (ja) 基板検査装置及び基板検査方法
KR102714344B1 (ko) 절연 검사 장치 및 절연 검사 방법
JP2001091562A (ja) 回路基板検査装置
JP2014219335A (ja) 検査装置および検査方法
JP4928316B2 (ja) 絶縁検査装置
JP2002014135A (ja) 回路基板検査方法および回路基板検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 9