TWI403734B - 基板檢驗方法 - Google Patents

基板檢驗方法 Download PDF

Info

Publication number
TWI403734B
TWI403734B TW099120438A TW99120438A TWI403734B TW I403734 B TWI403734 B TW I403734B TW 099120438 A TW099120438 A TW 099120438A TW 99120438 A TW99120438 A TW 99120438A TW I403734 B TWI403734 B TW I403734B
Authority
TW
Taiwan
Prior art keywords
electrode side
wiring pattern
unit
wiring patterns
potential difference
Prior art date
Application number
TW099120438A
Other languages
English (en)
Other versions
TW201111812A (en
Inventor
Munehiro Yamashita
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Publication of TW201111812A publication Critical patent/TW201111812A/zh
Application granted granted Critical
Publication of TWI403734B publication Critical patent/TWI403734B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

基板檢驗方法
本發明係關於基板檢驗方法,對被檢驗基板上所設置的複數配線圖案之電氣特性進行檢驗。
就此種習知技術而言,有下述之技術:將複數配線圖案中的任一個配線圖案設定為正極側,並將其餘的配線圖案設定為負極側,利用輸出部對配線圖案間賦予電位差,以檢測流過配線圖案與輸出部之間的電流,並根據所檢測出的電流值,判定配線圖案間的絕緣性是否良好。藉由依次更換被設定為正極側的配線圖案,以對全部配線圖案間的組合進行絕緣性的檢驗。
就相關的先前技術文獻而言,有專利文獻1、2。
『專利文獻1』日本特開昭52-155364號公報
『專利文獻2』日本特開2000-193702號公報
然而,如上述的檢驗方法中,由於對全部配線圖案間的組合進行絕緣性的檢驗,故雖然能以高可靠度進行檢驗,卻反而存在檢驗耗時,檢驗效率差的問題。
因此,本發明所欲解決之課題為:提供基板檢驗方法,不會降低檢驗精度,而能縮短檢驗時間以提高檢驗效率。
為解決上述課題,請求項1之發明提供一種基板檢驗方法,對設置於被檢驗基板上之複數配線圖案的電氣特性進行檢驗;該基板檢驗方法使用:複數探針,與設置在該被檢驗基板上的該複數配線圖案導通;輸出部,藉由該探針對該配線圖案間賦予電位差;第1及第2特性檢測部,用以檢測流過該輸出部與該配線圖案之間的電流;該基板檢驗方法包含依次實行的複數單位檢驗步驟,在各該單位檢驗步驟中,將該複數配線圖案中於該單位檢驗步驟間互不相同的任1個配線圖案設定為正極側,且將該1個配線圖案以外的配線圖案設定為負極側,並於此狀態下,該輸出部藉由該探針,對正極側的該配線圖案與負極側的該配線圖案之間賦予電位差;該單位檢驗步驟包含第1副步驟與第2副步驟,於該第1副步驟中,在第1檢測時間點,藉由該第1特性檢測部對流過配線圖案與該輸出部之間的電流進行檢測,該配線圖案係指於實行中的該單位檢驗步驟中被設定為負極側的該配線圖案中,在之前的該單位檢驗步驟未曾被設定為正極側的配線圖案,並根據該檢測結果,對被設定為正極側的該配線圖案,與被設定為負極側的該配線圖案中的未曾被設定為正極側的該配線圖案之間的第1電氣特性進行檢驗;於該第2副步驟中,在比該第1檢測時間點提前的第2檢測時間,藉由該第2特性檢測部對流過配線圖案與該輸出部之間的電流進行檢測,該配線圖案係指於實行中的該單位檢驗步驟中被設定為負極側的該配線圖案中,在之前的該單位檢驗步驟曾經被設定為正極側的該配線圖案,並根據該檢測結果,對被設定為正極側的該配線圖案,與被設定為負極側的該配線圖案中的曾經被設定為正極側的該配線圖案之間的該第1電氣特性進行檢驗。
又,請求項2之發明係於依請求項1之發明的基板檢驗方法中,在該複數單位檢驗步驟中之最初實行的最先單位檢驗步驟與最後實行的最終單位檢驗步驟之間實行各中間單位檢驗步驟;且該中間單位檢驗步驟包含該第1副步驟與該第2副步驟,該最先單位檢驗步驟包含該第1副步驟,該最終單位檢驗步驟包含該第2副步驟。
又,請求項3之發明係於依請求項1或請求項2之發明的基板檢驗方法中,更使用電位差檢測部,該電位差檢測部藉由該探針檢測出該配線圖案間的電位差;且各該單位檢驗步驟更包含第3副步驟,於該第3副步驟中,在該輸出部已對被設定為正極側的該配線圖案與被設定為負極側的該配線圖案之間賦予電位差時,根據藉由該電位差檢測部所檢測出的正極側的該配線圖案與負極側的該配線圖案之間的電位差隨著時間之變化,對正極側的該配線圖案與負極側的該配線圖案之間的第2電氣特性進行檢驗。
又,請求項4之發明係於依請求項3之發明的基板檢驗方法中,在該第3副步驟中,根據藉由該電位差檢測部所檢測出的該電位差在上升過程中有無暫時性下降,而對該第2電氣特性進行檢驗。
又,請求項5之發明係於依請求項1至請求項4中之任一發明的基板檢驗方法中,從面積較大的該配線圖案被設定為正極側的單位檢驗步驟起,依次實行該複數單位檢驗步驟。
又,請求項6之發明係於依請求項1至請求項4中之任一發明的基板檢驗方法中,該複數單位檢驗步驟,根據在各該單位檢驗步驟中被設定為正極側的該配線圖案之面積的不同而被分為複數步驟組,且自屬於設定為正極側的該配線圖案之面積較大的步驟組的單位檢驗步驟起依次實行。
又,請求項7之發明係於依請求項5之發明的基板檢驗方法中,各該單位檢驗步驟中的從該輸出部開始賦予該電位差起到該第1副步驟之該第1檢測時間點為止的時間,隨著每1個該單位檢驗步驟結束而逐漸縮短。
又,請求項8之發明係於依請求項6之發明的基板檢驗方法中,各該單位檢驗步驟中的從該輸出部開始賦予該電位差起到該第1副步驟之該第1檢測時間點為止的時間,隨著屬於1個該步驟組之全部的該單位檢驗步驟結束而逐漸縮短。
依請求項1及請求項2所記載發明,在各單位檢驗步驟中,將設定為負極側的配線圖案分為:在此之前的單位檢驗步驟中未曾被設定為正極側的配線圖案組(第1組),及曾經被設定為正極側的配線圖案組(第2組),並且進行電流檢測的特性檢測部也設有第1及第2特性檢測部。而且,利用第1特性檢測部對流過第1組的負極側的配線圖案與輸出部之間的電流進行檢測(第1副步驟),利用第2特性檢測部對流過第2組的負極側的配線圖案與輸出部之間的電流進行檢測(第2副步驟)。如此於各單位檢驗步驟中,由於將設定為負側的配線圖案分為第1組與第2組,並按照各組利用第1或第2特性檢測部檢測流過負側的配線圖案與輸出部之間的電流,因此能縮短下述時間:該時間係從輸出部開始對配線圖案間賦予電位差時起,到流過負側的各組的配線圖案與輸出部之間的電流下降至既定之判定容許位準以下為止。其結果,能夠從開始對配線圖案間賦予電位差起以短時間檢測流過配線圖案與輸出部之間的電流,而對配線圖案間的第1電氣特性進行檢驗,且不降低檢驗的可靠度,而達到檢驗時間的縮短。
又,在各單位檢驗步驟中,將流過第2組的負極側的配線圖案與輸出部之間的電流的檢測時間點(第2檢測時間點),設定為比流過第1組的負極側的配線圖案與輸出部之間的電流的檢測時間點(第1檢測時間點)提前的時間點。此係根據如下的理由。亦即,對於此刻設定為負極側的第2組的配線圖案與設定為正極側的配線圖案的組合,由於在之前的單位檢驗步驟中已進行第1副步驟的檢驗,因此能提前電流的檢測時間點,而維持檢驗的可靠度。因此,藉由提前電流的檢測時間,而達到檢驗時間的縮短。
實行的單位檢驗步驟中,若是進行第1副步驟之檢驗的最先及中間的單位檢驗步驟,需要與第1檢測時間點對應的檢驗時間,但若是只進行第2副步驟之檢驗的最後的單位檢驗步驟(最終單位檢驗步驟),則以與第2檢測時間點對應的檢驗時間結束檢驗。因此,能夠將關於各配線圖案間的電氣特性(例如絕緣性)之檢驗所需的整體檢驗時間,縮短恰如最終單位檢驗步驟中之檢驗時間的縮短量,達到檢驗效率的提高。而且,於對各配線圖案間進行之第1及第2副步驟的正反2次檢驗中,由於在第1副步驟所進行的第1次(正方向)的檢驗中,將從輸出部開始對配線圖案間賦予電位差起到第1特性檢測部進行電流檢測為止的時間設定得更長,因此也沒有因縮短第2副步驟所進行第2次(反方向)檢驗的檢驗時間而檢驗精度降低之虞。
又,在本發明中,由於將對各配線圖案間進行的正反2次檢驗分為:使用第1特性檢測部的第1副步驟,與使用第2特性檢測部的第2副步驟,因此當任一個單位檢驗步驟中,在配線圖案間發現絕緣不良等不良時,能夠辨別:不良係發生在第1組的負極側的配線圖案與正極側的配線圖案之間,抑或發生在第2組的負極側的配線圖案與正極側的配線圖案之間。
依請求項3所記載發明,在各單位檢驗步驟中,根據對被設定為正極側的配線圖案與被設定為負極側的配線圖案之間賦予電位差時所產生的正負配線圖案間之電位差隨著時間之變化,而檢驗正負配線圖案間的第2電氣特性。又,當於各單位檢驗步驟中,在正極側的配線圖案與任1個負極側的配線圖案之間已產生火花放電時,從開始賦予電位差時起朝一定位準上升之正負的配線圖案間的電位差值會暫時下降。因此,藉由監視各單位檢驗步驟中的已對正負的配線圖案間賦予電位差時的正負的配線圖案間之電位差隨著時間之變化,能檢驗有無因正負的配線圖案間之火花放電所引起的絕緣不良。
又,在本發明中,由於以正反2方向對各配線圖案間賦予電位差,而對各配線圖案間的電氣特性進行檢驗,故能適當因應因極性不同而電氣特性各異之由火花放電所引起的絕緣不良部位,而進行配線圖案間的絕緣檢驗,達到檢驗精度的提高。
又,當進行各單位檢驗步驟內的第1及第2副步驟時,由於能將輸出部已對配線圖案間賦予電位差時之配線圖案間的電位差隨著時間之變化加以利用,而進行第3副步驟的檢驗,因此可不延長檢驗時間而在各單位檢驗步驟追加第3副步驟。
依請求項4所記載之發明,在第3副步驟中,由於根據在已對被設定為正極側的配線圖案與被設定為負極側的配線圖案之間賦予電位差時所產生正負的配線圖案間之電位差在上升過程中有無暫時性下降,而對第2電氣特性進行檢驗,因此能確實地檢驗有無因配線圖案間之火花放電所引起的絕緣不良。
關於請求項5所記載發明,配線圖案上產生的絕緣不良,有配線圖案的面積越大越容易產生的傾向。因此,在本發明中,藉由從面積較大的該配線圖案被設定為正極側的單位檢驗步驟起依次實行,能於配線圖案存在絕緣不良部位時,在短時間內有效率地發現該絕緣不良的存在。
依請求項6所記載發明,配線圖案上產生的絕緣不良有配線圖案的面積越大越容易產生的傾向。因此,在本發明中,將複數單位檢驗步驟根據各該單位檢驗步驟中被設定為正極側的配線圖案之面積的不同而分類成複數步驟組,且自屬於設定為正極側的該配線圖案之面積較大之步驟組的單位檢驗步驟起依次實行。藉此,能於配線圖案存在絕緣不良部位時,在短時間內有效率地發現該絕緣不良的存在。
關於請求項7所記載發明,於各單位檢驗步驟中,在輸出部已對正極側的配線圖案與負極側的配線圖案之間賦予電位差時,由於流過輸出部與配線圖案之間的電流到穩定為止所需的時間係與正負的配線圖案所構成之電容器的容量有關,因此有設定為正極側之配線圖案的面積越大時間越長的傾向。在本發明中,因著從面積較大的配線圖案被設定為正極側的單位檢驗步驟起依次實行,而各單位檢驗步驟中的從輸出部開始賦予電位差起到第1副步驟之第1檢測時間點為止的時間逐漸縮短。因此,能將各單位檢驗步驟中之以第1檢測時間點所限定的檢驗時間設定成:與設定為正極側的配線圖案之面積對應,並適當且更短的時間。
依請求項8所記載發明,於各單位檢驗步驟中,在輸出部已對正極側的配線圖案與負極側的配線圖案之間賦予電位差時,由於流過輸出部與配線圖案之間的電流到穩定為止所需的時間係與正負的配線圖案所構成之電容器的容量有關,因此有設定為正極側之配線圖案的面積越大時間越長的傾向。在本發明中,因著自屬於設定為正極側的配線圖案之面積較大的組的單位檢驗步驟起依次實行,而隨著屬於1個該步驟組之全部的該單位檢驗步驟結束,各單位檢驗步驟中的從輸出部開始賦予電位差起到第1副步驟之第1檢測時間點為止的時間逐漸縮短。因此,能夠將屬於各步驟組的單位檢驗步驟中之以第1檢測時間點所限定的檢驗時間設定成:與設定為正極側的配線圖案之面積對應,並適當且更短的時間。
(實施發明之最佳形態)
[關於本發明之技術背景]
於說明本發明之實施形態前,參照圖8及圖9,對本發明之技術背景進行說明。依該圖8之背景技術的基板檢驗方法中,對標註有A~D之網路標號的4個配線圖案A~D進行絕緣檢驗。檢驗係由標註有1~4之步驟標號的4個單位檢驗步驟1~4構成。於最初的單位檢驗步驟1中,在設定配線圖案A為正極側,設定配線圖案B~D為負極側的狀態下,利用輸出部對配線圖案A與配線圖案B~D之間賦予電位差,檢測流過輸出部與配線圖案A(或配線圖案B~D)之間的電流,並根據所檢測出的電流值,檢驗配線圖案A與配線圖案B~D之間的絕緣性是否良好。於後續的單位檢驗步驟2中,在設定配線圖案B為正極側,設定配線圖案A、C、D為負極側的狀態下,利用輸出部對配線圖案B與配線圖案A、C、D之間賦予電位差,檢測流過輸出部與配線圖案B(或配線圖案A、C、D)之間的電流,並根據所檢測出的電流值,檢驗配線圖案B與配線圖案A,C、D之間的絕緣性是否良好。同樣地,於單位檢驗步驟3中,將配線圖案C設定為正極側,以檢驗配線圖案C與配線圖案A、B、D之間的絕緣性是否良好。於單位檢驗步驟4中,將配線圖案D設定為正極側,以檢驗配線圖案D與配線圖案A~C之間的絕緣性是否良好。
於各單位檢驗步驟1~4中,對配線圖案A~D間賦予電位差時,流過輸出部與配線圖案A~D之間的電流,如圖9的圖表所示,在輸出部剛開始對配線圖案A~D間賦予電位差後極不穩定,隨著配線圖案A~D逐漸帶電(充電),而逐漸地趨近於一定的值(例如完全絕緣時成為零)。因此,於各單位檢驗步驟1~4中,為了以高可靠度檢驗配線圖案A~D間的絕緣性,較佳係從開始對配線圖案A~D賦予電位差時起經過既定時間,在流過輸出部與配線圖案A~D之間的電流值達到穩定的狀態下,再檢測該電流值。
在此,依本實施形態之基板檢驗方法中,針對作為檢驗對象的配線圖案間之絕緣性(第1電氣特性)的檢驗,係於已對配線圖案間賦予電位差的狀態下,檢測施加在配線圖案間的電位差的值、及流過配線圖案間與賦予電位差的輸出部之間的電流值,並根據該等值,導出配線圖案間的虛擬電阻值,又根據該電阻值,判定配線圖案間的絕緣性是否良好。
又,於適用依本實施形態之基板檢驗方法的基板檢驗裝置中,依以何種範圍來檢測配線圖案間的電阻值,而對於流過配線圖案與輸出部之間的電流,預先決定限定其上限值的判定容許位準。因此,為了以所希望之範圍來檢測配線圖案間的電阻值,如圖9所示,必須將流過配線圖案與輸出部之間的電流的檢測時間點tc設定成該電流值對應於該範圍的判定容許位準Lc以下。又,越想要以較高的值檢測配線圖案間的電阻值,越須要以較低的位準檢測電流值。
由於此種系統構成上的限制,當欲對配線圖案間的高位準的絕緣性進行檢驗時,從開始對配線圖案間賦予電位差,到流過配線圖案與輸出部之間的電流下降至既定之判定容許位準Lc以下為止,無法進行電流的檢測。因此,存在越是較高位準的絕緣檢驗,則檢驗所需時間越長的問題。
關於此點,依該背景技術之檢驗方法中,將該檢測時間點tc設定為流過輸出部與配線圖案A~D之間的電流的檢測時間點(從開始賦予電位差時起到要檢測電流之時刻為止的時間長度)。另外,該檢測時間點tc在各單位檢驗步驟1~4中被設定於一定。但是,將流過輸出部與配線圖案A~D之間的電流的檢測時間點tc在各單位檢驗步驟1~4中設定於一定的構成中,還存在1個被檢驗基板之檢驗所需的時間加長,檢驗效率差的問題。
又,在被檢驗基板所設置的配線圖案間之絕緣不良中,除了配線圖案間完全導通之通常的絕緣不良外,還包括下述之不良:該不良雖然非導通,但因配線圖案的形成不良或塵污等,而配線圖案間產生火花放電所引起。該火花放電所引起的絕緣不良,依施加在配線圖案間之絕緣不良部位的絕緣檢驗用的電位差之極性,而電氣特性各異。例如,存在下述例子:當2個配線圖案間存在絕緣不良部位時,在以一個配線圖案為正極側的方式已對2個配線圖案間賦予檢驗用的電位差時,不發生火花放電而未判定為絕緣不良,卻以相同的檢驗方法,在以另一個配線圖案為正極側的方式已對2個配線圖案間賦予檢驗用的電位差時,發生了火花放電而判定為絕緣不良。因此,對於依極性而有無火花放電將產生變化的絕緣不良部位,必須適當地因應來進行絕緣檢驗。
[關於實施形態]
圖1係依本發明之一實施形態的基板檢驗方法所使用的基板檢驗裝置的方塊圖,圖2係顯示圖1之基板檢驗裝置之主要部的電路構成之一例的電路圖,圖3係關於圖1之基板檢驗裝置所進行檢驗之檢驗順序的說明圖。
首先參照圖1,概略說明基板檢驗裝置1的構成。如圖1所示,該基板檢驗裝置1構成為包含:複數之探針11、輸出部12、第1及第2特性檢測部13、14、電位差檢測部15、作為連接切換部而發揮功能的多工器16及切換開關17、與控制部18,對被檢驗基板2所設置的複數之配線圖案21間的後述第1及第2電氣特性進行檢驗。
探針11與被檢驗基板2所設置的配線圖案21(或焊接在配線圖案21的銲錫凸塊等)接觸,並分別與配線圖案21導通。輸出部12利用控制部18的控制,藉由探針11對設定為正極側的配線圖案21與設定為負極側的配線圖案21之間賦予電位差。輸出部12藉由以例如既定之輸出位準供給電流,而對正負的配線圖案21間賦予電位差。
第1及第2特性檢測部13、14插設於探針11與輸出部12之間的導電路徑(更具體而言,為多工器16與輸出部12的負極側端子之間的導電路徑),且藉由探針11來檢測流過輸出部12與配線圖案21之間的電流。至於第1特性檢測部13與第2特性檢測部14間的作用差別,則詳如後述。
電位差檢測部15係設置成:藉由多工器16可連接於各探針11與輸出部12之間的導電路徑,且藉由探針11來對輸出部12所賦予至設定為正極側的配線圖案21與設定為負極側的配線圖案21之間的電位差進行檢測。
多工器16插設於連接探針11、輸出部12、第1及第2特性檢測部13、14及電位差檢測部15的導電路中,並利用後述控制部18的控制,切換探針11、輸出部12、第1及第2特性檢測部13、14及電位差檢測部15間的連接關係。另外,按照後述各單位檢驗步驟中的設定為正極側的配線圖案21與設定為負極側的配線圖案21的組合,利用多工器16依次切換探針11側與輸出部12側的連接關係。
切換開關17係插設於連接多工器16與第1及第2特性檢測部13、14的導電路徑中,並利用後述控制部18的控制,對經由多工器16的探針11與第1及第2特性檢測部13、14的連接關係進行切換。
控制部18一面控制多工器16、切換開關17及輸出部12等,一面根據第1及第2特性檢測部13、14及電位差檢測部15的檢測結果,進行關於被檢驗基板2所設置的各配線圖案21間的第1及第2電氣特性的判定處理。該控制部18的判定處理的詳細內容如後述。
接著參照圖2,對探針11、輸出部12、第1及第2特性檢測部13、14、電位差檢測部15、多工器16及切換開關17的電路構成例進行說明。又,該圖2所示之電路構成例僅為一例,而不限於此。
又,圖2所示之構成及後述圖3所示之檢驗順序中,為簡化說明,對被檢驗基板2所設置的配線圖案21之數目為4個的情況進行說明。對4個配線圖案21標註有A~D的網路標號。在此後的說明中,標註有網路標號A~D的配線圖案21之標號使用A~D的標號。
探針11a~11d與作為檢驗對象的配線圖案A~D對應而設置。多工器16具備開關組31a~31d,該開關組31a~31d係數目與受控制部18控制的探針11之數目相同。各開關組31a~31d設有4個開關SW1~SW4。各開關組31a~31d的開關SW1~SW4之一端側(探針側)的接點與對應的探針11a~11d電連接。開關SW1係用以接通、斷開對應之探針11a~11d與輸出部12之正極側端子的連接,開關SW1之另一端側(與探針側相反的一側)的接點與輸出部12之正極側端子電連接。開關SW2係用以接通、斷開對應之探針11a~11d與插設有第1及第2特性檢測部13、14及切換開關17的接地用導電路徑的連接,開關SW2之另一端側的接點與切換開關17之一端側的接點電連接。開關SW3係用以接通、斷開對應之探針11a~11d與電位差檢測部15之正極側端子的連接,開關SW3之另一端側的接點與電位差檢測部15之正極側端子電連接。開關SW4係用以接通、斷開對應之探針11a~11d與電位差檢測部15之負極側端子的連接,開關SW4之另一端側的接點與電位差檢測部15之負極側端子電連接。又,開關SW2係可省略。另外,本實施形態中雖分開設置多工器16與切換開關17,但亦可將切換開關17之後述的開關組32a~32d設置在多工器16內。
切換開關17具備開關組32a~32d,該開關組32a~32d係數目與受控制部18控制的探針11之數目相同。各開關組32a~32d設有2個開關SW11、SW12。各開關組32a~32d之開關SW11接通、斷開下述二者的連接關係:第1導電路徑33,接地用,插設有第1特性檢測部13;與導電路徑,插設有多工器16之各開關SW2,且連接於對應之各探針11a~11d。開關SW12接通、斷開下述二者的連接關係:第2導電路徑34,接地用,插設有第2特性檢測部14;與導電路徑,插設有多工器16之各開關SW12,且連接於對應之各探針11a~11d。各開關組32a~32d的開關SW11、SW12之一端側(探針側)的接點與多工器16的對應之開關組31a~31d的開關SW2之另一端側的接點電連接。開關SW11、12之另一端側(與探針側相反的一側)的接點,分別與第1特性檢測部13或第2特性檢測部14的正極側端子電連接。
接著參照圖3,對使用圖1之基板檢驗裝置的基板檢驗方法進行說明。該基板檢驗方法中,針對被檢驗基板2所設置複數之配線圖案A~D間的絕緣性進行檢驗。就關於該絕緣性的檢驗項目而言,包括有關第1及第2電氣特性的項目。
在有關第1電氣特性的檢驗項目中,主要進行檢驗配線圖案A~D間是否電絕緣的通常的絕緣檢驗。在有關第2電氣特性的檢驗項目中,主要進行有關下述之絕緣不良的檢驗:該絕緣不良雖然配線圖案A~D間非導通,但卻因配線圖案A~D的形成不良或塵污等,而配線圖案A~D間發生火花放電所引起。
又,依本實施形態之基板檢驗方法中,將被檢驗基板2所設置複數之配線圖案A~D中的任1個配線圖案A~D設定為正極側,除此之外的其餘配線圖案A~D設定為負極側,以對正極側的配線圖案A~D與負極側的配線圖案A~D之間賦予用以檢驗的電位差,而對該等配線圖案A~D間的第1及第2電氣特性進行檢驗。另外,每結束1次絕緣檢驗,依次更換設定為正極的配線圖案A~D,藉此對於配線圖案A~D的組合,按照不同的極性各賦予2次電位差以進行檢驗。
更具體而言,如圖3所示,依本實施形態之基板檢驗方法包含數目與作為檢驗對象之4個配線圖案A~D相同的單位檢驗步驟1~4。各單位檢驗步驟1~4中,將複數之配線圖案A~D中的單位檢驗步驟1~4彼此間互不相同的任1個配線圖案A~D設定為正極側,並將該1個配線圖案A~D以外的配線圖案A~D設定為負極側。然後,在該狀態下,輸出部12藉由探針11a~11d對正極側的配線圖案A~D與負極側的配線圖案A~D之間賦予電位差,以進行關於第1及第2電氣特性的檢驗。
在此,被檢驗基板2所設置複數之配線圖案A~D,依配線圖案A~D的長度或作用等而分別具有種種面積。VG網路(電源配線及接地配線)比起信號網路(信號配線),具有極大的面積。又,被檢驗基板2所設置的VG網路一般為少數,相對於此,信號網路之數目常為多數。又,圖3所示之例中,配線圖案A、B為VG網路,配線圖案C、D為信號網路。又,在配線圖案A~D的面積中,配線圖案A最大、配線圖案B、配線圖案C、配線圖案D的面積依次減小。
複數之單位檢驗步驟1~4,從面積較大的配線圖案A~D被設定為正極側的單位檢驗步驟1~4起依次實行。具體而言,係依次實行:配線圖案A被設定為正極側的單位檢驗步驟1、配線圖案B被設定為正極側的單位檢驗步驟2、配線圖案C被設定為正極側的單位檢驗步驟3、配線圖案D被設定為正極側的單位檢驗步驟4。
配線圖案A~D上產生的絕緣不良有配線圖案A~D的面積越大越容易產生的傾向。因此,如上所述,藉由從面積大的配線圖案A~D被設定為正極側的單位檢驗步驟1~4起依次實行,能於配線圖案A~D存在絕緣不良部位時,在短時間內有效率地發現該絕緣不良的存在。
圖4係顯示各單位檢驗步驟所包含副步驟的詳細內容。如圖4所示,最初實行的最先單位檢驗步驟1與最後實行的最終單位檢驗步驟4之間,實行中間單位檢驗步驟2、3,該中間單位檢驗步驟2、3包含第1副步驟、第2副步驟及第3副步驟。最先單位檢驗步驟1包含第1副步驟及第3副步驟。最終單位檢驗步驟4包含第2副步驟及第3副步驟。第1及第2副步驟進行關於上述第1電氣特性的檢驗,第3副步驟進行關於上述第2電氣特性的檢驗。
首先,對第1副步驟與第2副步驟的不同進行說明。實行中的單位檢驗步驟1~4中,設定為負極側的配線圖案A~D有:在之前(執行完畢)的單位檢驗步驟1~4中未曾被設定為正極側的配線圖案A~D(第1組的配線圖案A~D),與曾經被設定為正極側的配線圖案A~D(第2組的配線圖案A~D)。第1副步驟係用以針對被設定為負極側的第1組的配線圖案A~D與設定為正極側的配線圖案A~D之間,進行有關第1電氣特性之檢驗的步驟。第2副步驟係用以針對被設定為負極側的第2組的配線圖案A~D與設定為正極側的配線圖案A~D之間,進行有關第1電氣特性之檢驗的步驟。又,由於在最先單位檢驗步驟1中被設定為負極側的配線圖案B~D均屬於第1組,因此省略第2副步驟,且由於在最終單位檢驗步驟4中被設定為負極側的配線圖案A~C均屬於第2組,因此省略第1副步驟。
在第1副步驟中,於輸出部12藉由探針11a~11d對被設定為正極側的配線圖案A~D與被設定為負極側的第1組的配線圖案A~D之間賦予電位差的狀態下,第1特性檢測部13藉由探針11a~11d對流過被設定為負極側的第1組的配線圖案A~D與輸出部12之間的電流進行檢測。隨著該電流檢測,電位差檢測部15藉由探針11a~11d對被設定為正極側的配線圖案A~D與被設定為負極側的配線圖案A~D之間的電位差進行檢測。然後,根據該檢測的電流值與電位差值(例如依電位差值除以電流值等),計算出設定為正極側的配線圖案A~D與設定為負極側的第1組的配線圖案A~D之間的假想電阻值,並根據該計算出的電阻值,對被設定為正極側的配線圖案A~D與被設定為負極側的第1組的配線圖案A~D之間的第1電氣特性進行判定。例如,若所計算出的電阻值在第1基準電阻位準以上,則判定第1電氣特性並無異常;若所計算出的電阻值未滿第1基準電阻位準,則判定第1電氣特性有異常。
又,該第1副步驟中的對開始賦予電位差後的電流值及電位差值進行檢測的時間點ta(參照圖5),依控制部18所儲存的第1檢測時間點而決定。該時間點ta係設定為:流過配線圖案A~D與輸出部12之間的電流值從剛開始賦予電位差後瞬間上升的值下降至第1判定容許位準La以下的時間點,該第1判定容許位準La係為了以高位準來檢測配線圖案A~D間的近似電阻值而求出。又,利用控制部18進行關於此時的電阻值的計算及判定等的資訊處理。
在第2副步驟中,於輸出部12藉由探針11a~11d對被設定為正極側的配線圖案A~D與被設定為負極側的第2組的配線圖案A~D之間賦予電位差的狀態下,第2特性檢測部14藉由探針11a~11d對流過設定為負極側的第2組的配線圖案A~D與輸出部12之間的電流進行檢測。隨著該電流檢測,電位差檢測部15藉由探針11a~11d對被設定為正極側的配線圖案A~D與被設定為負極側的配線圖案A~D之間的電位差進行檢測。然後,根據該檢測的電流值與電位差值(例如依電位差值除以電流值等),計算出設定為正極側的配線圖案A~D與設定為負極側的第2組的配線圖案A~D之間的假想電阻值,並根據該計算出的電阻值對被設定為正極側的配線圖案A~D與被設定為負極側的第2組的配線圖案A~D之間的第1電氣特性進行判定。例如,若所計算出的電阻值在第2基準電阻位準以上,則判定為第1電氣特性判定並無異常;若所計算出的電阻值未滿第2基準電阻位準,則判定為第1電氣特性判定有異常。
此外,該第2副步驟中的對開始賦予電位差後的電流值及電位差值進行檢測的時間點tb(參照圖5),依控制部18所儲存的第2檢測時間點而決定,且第2檢測時間點係設定為比上述第1時間點提前的時間點。該時間點tb係設定為:流過配線圖案A~D與輸出部12之間的電流值從剛開始賦予電位差後瞬間上升的值下降至第2判定容許位準Lb以下的時間點,該第2判定容許位準Lb係為了以低於第1副步驟的檢測位準的位準來檢測配線圖案A~D間的近似電阻值而求出。又,利用控制部18進行關於此時的電阻值的計算及判定等的資訊處理。
於實行第1及第2副步驟的中間單位檢驗步驟2、3中,同時並行處理第1及第2副步驟。
在此,針對各單位檢驗步驟1~4中的多工器16之開關組31a~31d的各開關SW1~SW4、及切換開關17之開關組32a~32d的各開關SW11、SW12的切換動作進行說明。
在第1個實行的最先單位檢驗步驟1中,由於將配線圖案A連接於輸出部12的正極側端子部,並將配線圖案B~D接地,因此使多工器16之開關組31a的開關SW1為ON,開關SW2為OFF,開關組31b~31d的開關SW1為OFF,開關SW2為ON。又,使切換開關17之開關組32b~32d的開關SW11為ON、開關SW12為OFF,藉此,能利用第1檢測部13檢測從負極側的第1組的配線圖案B~D流向地面的電流。又,由於利用電位差檢測部15檢測正極側的配線圖案A與負極側的配線圖案B~D之間的電位差,因此使多工器16之開關組31a的開關SW3為ON,開關SW4為OFF,並且使開關組31b~31d之開關SW3為OFF,開關SW4為ON。
在第2個實行的中間單位檢驗步驟2中,由於將配線圖案B連接於輸出部12的正極側端子部,將配線圖案A、C、D接地,因此使多工器16之開關組31b的開關SW1為ON,開關SW2為OFF,開關組31a、31c、32d的開關SW1為OFF,開關SW2為ON。又,使切換開關17之開關組32c、32d的開關SW11為ON,開關SW12為OFF,並且使開關組32a的開關SW11為OFF,開關SW12為ON。藉此,能利用第1檢測部13檢測從負極側的第1組的配線圖案C、D流向地面的電流,並且能利用第2檢測部14檢測從負極側的第2組的配線圖案A流向地面的電流。又,由於利用電位差檢測部15檢測正極側的配線圖案B與負極側的配線圖案A、C、D之間的電位差,因此使多工器16之開關組31b的開關SW3為ON,開關SW4為OFF,並且使開關組31a、31c、31d的開關SW3為OFF,開關SW4為ON。
在第3個實行的中間單位檢驗步驟3中,由於將配線圖案C連接於輸出部12的正極側端子部,將配線圖案A、B、D接地,因此使多工器16之開關組31c的開關SW1為ON,開關SW2為OFF,開關組31a、31b、31d的開關SW1為OFF,開關SW2為ON。又,使切換開關17的開關組32d的開關SW11為ON,開關SW12為OFF,並且開關組32a、32b的開關SW11為OFF,開關SW12為ON。藉此,能利用第1檢測部13檢測從負極側的第1組的配線圖案D流向地面的電流,並且能利用第2檢測部14檢測從負極側的第2組的配線圖案A、B流向地面的電流。又,由於利用電位差檢測部15檢測正極側的配線圖案C與負極側的配線圖案A、B、D之間的電位差,因此使多工器16之開關組31c的開關SW3為ON,開關SW4為OFF,並且使開關組31a、31b、31d的開關SW3為OFF,開關SW4為ON。
在第4個實行的最終單位檢驗步驟4中,由於將配線圖案D連接於輸出部12的正極側端子部,將配線圖案A~C接地,因此使多工器16之開關組31d的開關SW1為ON,開關SW2為OFF,開關組31a~31c的開關SW1為OFF,開關SW2為ON。又,使切換開關17之開關組32a~32c的開關SW11為OFF,開關SW12為ON,藉此,能利用第2檢測部14檢測從負極側的第2組的配線圖案A~C流向地面的電流。另外,由於利用電位差檢測部15檢測正極側的配線圖案D與負極側的配線圖案A~C之間的電位差,因此使多工器16之開關組31d的開關SW3為ON,開關SW4為OFF,並且使開關組31a~31c的開關SW3為OFF,開關SW4為ON。
在各單位檢驗步驟1~4中,當對配線圖案A~D間賦予電位差時,流過輸出部12與配線圖案A~D之間的電流如圖5的圖形Ga、Gb所示,在輸出部12剛開始對配線圖案A~D間賦予電位差後並不穩定,係隨著配線圖案A~D逐漸帶電,而逐漸地趨近於一定的值(例如完全絕緣時成為零)。又,在正負的配線圖案A~D間產生的電位差也如圖6的圖形所示,從輸出部12開始對配線圖案A~D間賦予電位差時的零起,隨著配線圖案A~D逐漸帶電,而逐漸趨近於一定的值。其中,圖5的圖形Ga顯示:在各單位檢驗步驟1~4中的流過設定為負側的第1組的配線圖案A~D與輸出部12間之電流隨著時間之變化。又,圖5的圖形Gb顯示:在各單位檢驗步驟1~4中的流過設定為負側的第2組的配線圖案A~D與輸出部12間之電流隨著時間之變化。
因此,根據流過輸出部12與配線圖案A~D之間的電流值與所賦予至正負的配線圖案A~D間的電位差值,而取得關於正負的配線圖案A~D間之電阻值的資訊時,為取得關於電阻值之更正確的資訊,較佳係在輸出部12開始對配線圖案A~D間賦予電位差起經過充分的時間後,進行電流值及電位差值的檢測。
又,在適用依本實施形態之基板檢驗方法的基板檢驗裝置1中,由於如上述的系統構成上的限制,越想以較高的位準檢測配線圖案A~D間的絕緣性,則越是在下述時點進行電流的檢測:該時點係從開始對配線圖案A~D間賦予電位差後,流過配線圖案A~D與輸出部12間的電流下降至與絕緣性的檢測位準對應之較低的判定容許位準La、Lb以下。
因此,本實施形態中,在各單位檢驗步驟中,將設定為負側的配線圖案A~D分為第1組與第2組,按照各組利用第1或第2特性檢測部13、14檢測流過負側的配線圖案A~D與輸出部12之間的電流,因此能縮短下述時間:該時間係從輸出部12開始對配線圖案A~D間賦予電位差時起,到流過負側的各組的配線圖案A~D與輸出部12之間的電流下降至既定之判定容許位準La、Lb以下為止。其結果,能夠從開始對配線圖案A~D間賦予電位差起以短時間檢測流過配線圖案A~D與輸出部12之間的電流,而對配線圖案A~D間的絕緣性(第1電氣特性)進行檢驗,且不降低檢驗的可靠度,而達到檢驗時間的縮短。
又,本實施形態中,針對配線圖案A~D間的各組合,由於正反地改變電位差的施加方向而進行2次關於第1電氣特性的檢驗,因此在該2次檢驗中,以正方向賦予電位差的第1副步驟,係較長地設定從開始賦予電位差時起到檢測電流值及電位差值的第1檢測時間點ta的時間。藉此,更加正確地取得有關配線圖案A~D間的電阻值的資訊,而對第1電氣特性進行更正確的判定。
另一方面,以反方向賦予電位差的第2副步驟,係將從開始賦予電位差時起到檢測電流值及電位差值的第2檢測時間點tb的時間設定得比第1副步驟的第1檢測時間點ta提前。藉此,達到第2副步驟所需檢驗時間的縮短。又,至於此刻設定為負極側的第2組的配線圖案A~D與設定為正極側的配線圖案A~D的組合,由於在之前的單位檢驗步驟中係第1副步驟已經進行正方向的檢驗,因此即便提前電流值及電位差值的檢測時間點,也能夠維持關於第1電氣特性的檢驗的可靠度。
因此,各單位檢驗步驟1~4中,若是進行第1副步驟之檢驗的最先單位檢驗步驟1及各中間單位檢驗步驟2、3,需要與第1檢測時間點ta對應的檢驗時間,但若是只進行第2副步驟之檢驗的最終單位檢驗步驟4中,則以與第2檢測時間點tb對應的檢驗時間結束檢驗。因此,能夠將關於各配線圖案A~D間的第1電氣特性之檢驗所需的整體檢驗時間,縮短恰如最終單位檢驗步驟4中之檢驗時間的縮短量,達到檢驗效率的提高。而且,於對各配線圖案A~D間進行之第1及第2副步驟的正反2次檢驗中,由於在第1副步驟所進行的第1次(正方向)的檢驗中,將從輸出部12開始對配線圖案A~D間賦予電位差起到進行電流值及電壓值的檢測為止的時間設定得較長,因此也沒有因縮短第2副步驟所進行第2次(反方向)檢驗的檢驗時間而檢驗精度降低之虞。
又,本實施形態中,由於將對各配線圖案A~D間進行的正反2次檢驗分為:使用第1特性檢測部13的第1副步驟,與使用第2特性檢測部14的第2副步驟,因此當任一個單位檢驗步驟1~4中,在配線圖案A~D間發現絕緣不良等的不良時,能夠辨別:不良係發生在第1組的負極側的配線圖案A~D與正極側的配線圖案A~D之間,抑或發生在第2組的負極側的配線圖案A~D與正極側的配線圖案A~D之間。
又,本實施形態中,針對配線圖案A~D間的絕緣性,在第1副步驟檢驗是否具有例如100MΩ級的絕緣性,在第2副步驟檢驗是否具有例如1MΩ級的絕緣性。
又,各單位檢驗步驟1~4中,於輸出部12已對正極側的配線圖案A~D與負極側的配線圖案A~D之間賦予電位差時,由於流過輸出部12與配線圖案A~D之間的電流到穩定為止所需的時間係與正負之配線圖案A~D所構成之電容器的容量有關,因此有設定為正極側之配線圖案A~D的面積越大時間越長的傾向。
因此,本實施形態中,單位檢驗步驟1~3中的從輸出部12開始賦予電位差起到第1副步驟之第1檢測時間點ta為止的時間,隨著每1個單位檢驗步驟1、2結束而逐漸縮短。此對應於下述情形:複數之單位檢驗步驟1~4從面積較大的配線圖案A~D設定為正極側的單位檢驗步驟1~4起依次實行。藉此,能夠將單位檢驗步驟1~3中之以第1檢測時間點ta所限定的檢驗時間設定成:與設定為正極側的配線圖案A~D的面積對應,並適當且更短的時間。
而且,單位檢驗步驟2~4中的從輸出部12開始賦予電位差時起到第2副步驟之第2檢測時間點tb為止的時間,也較佳係隨著每1個單位檢驗步驟2、3結束而逐漸縮短。能夠將最終單位檢驗步驟4中之以第2檢測時間點tb所限定的檢驗時間設定成:與設定為正極側的配線圖案D的面積對應,並適當且更短的時間。
又,本實施形態中,將第1副步驟的第1檢測時間點ta依第1個之最先單位檢驗步驟1、第2個之中間單位檢驗步驟2及第3個之中間單位檢驗步驟3的順序,設定為ta1、ta2、ta3(ta1>ta2>ta3)。又,將第2副步驟的第2檢測時間點tb依第2個之中間單位檢驗步驟2、第3個之中間單位檢驗步驟3及最後之最終單位檢驗步驟4的順序,設定為tb2、tb3、tb4(tb2>tb3>tb4)。又,相同的各單位檢驗步驟2、3內之第1檢測時間點ta與第2檢測時間點tb的關係為ta2>tb2,ta3>tb3。
接著,對第3副步驟進行說明。第3副步驟係伴隨第1及第2副步驟的實行,根據下述電位差值隨著時間的變化的態樣,對正負的配線圖案A~D間進行關於第2電氣特性的檢驗:該電位差值係輸出部12對正負的配線圖案A~D間賦予電位差時所產生負的配線圖案A~D間的電位差值。在本實施形態中,就如上述關於第2電氣特性的檢驗而言,係檢驗有無因正負的配線圖案A~D間之火花放電所引起的絕緣不良。
更具體而言,在各單位檢驗步驟1~4中,已對正負的配線圖案A~D賦予電位差時,若正負的配線圖案A~D中沒有火花放電所引起的絕緣不良,則正負的配線圖案A~D間的電位差值如圖6之實線所示的圖形G1,從零開始平順地上升到一定的值。相對於此,當正負的配線圖案A~D已產生火花放電所引起的絕緣不良時,正負的配線圖案A~D間的電位差值於該上升的過程中,隨著火花放電的發生,如圖6之假想線所示的圖形G2暫時下降。因此,在該第3副步驟中,藉由監視在輸出部12已對正負的配線圖案A~D間賦予電位差時所產生正負的配線圖案A~D間的電位差在上升過程中有無暫時性下降G2a,能準確地檢驗在正負的配線圖案A~D間有無因火花放電所引起的絕緣不良。
又,第3副步驟中的正負的配線圖案A~D間的電位差檢測係利用電位差檢測部15而進行,且對於電位差檢測部15所檢測電位差值隨著時間的變化之樣子的監視及判定等係利用控制部18而進行。
又,在本實施形態中,由於以正反2方向對各配線圖案A~D間賦予電位差,而檢驗有關各配線圖案A~D間的由火花放電所引起的絕緣不良,故能適當因應因極性不同而電氣特性各異的絕緣不良部位,而進行配線圖案A~D間的絕緣檢驗,達到檢驗精度的提高。以下對該檢測精度提高的原理進行說明。
配線圖案21間產生的絕緣不良部位係由於例如塵污等異物、或因蝕刻不良而殘留有配線圖案21形成上所不需的配線材料等而產生。該等絕緣不良部位由於異物、配線材料之蝕刻殘餘部的形狀、或與相鄰的配線圖案21之間的間隙寸法等,有時因對絕緣不良部位41賦予的絕緣檢驗用的電位差的極性不同,而絕緣不良部位41上的賦予電位差時之電荷的分佈狀態等各異,顯示不同的電氣特性。
圖7(a)及圖7(b)係顯示利用依本實施形態之基板檢驗方法的第3副步驟,對因極性不同而電氣特性各異的絕緣不良部位進行絕緣檢驗的樣子。該圖7(a)及圖7(b)所示之絕緣不良部位41的例子,係產生有從配線圖案B向配線圖案A側呈突起狀突出的蝕刻殘餘部42。
此種絕緣不良部位41有時存在下述情形:如圖7(a)所示,將配線圖案A設定為正極側,配線圖案B設定為負極側,由於即使對該2個配線圖案A、B間賦予電位差,電荷也很難向蝕刻殘餘部42的前端部42a集中,因此配線圖案A、B間不會發生火花放電,而不被判定為絕緣不良。另一方面,如圖7(b)所示,在將配線圖案A設定為負極側,配線圖案B設定為正極側,而已對該2個配線圖案A、B間賦予電位差時,由於電荷容易向蝕刻殘餘部42的前端部42a集中,因此配線圖案A、B間發生火花放電,判定為絕緣不良。如此藉由使極性反轉,而對配線圖案21間賦予檢驗用的電位差,以對於圖7(a)及圖7(b)所示之因極性不同而電氣特性各異的絕緣不良部位41,也能防止漏檢,從而達到檢驗精度的提高。
又,依本實施形態之檢驗方法,當進行各單位檢驗步驟1~4內的第1及第2副步驟時,由於能將輸出部12已對配線圖案A~D間賦予電位差時之配線圖案A~D間的電位差隨著時間之變化加以利用,而進行第3副步驟的檢驗,因此可不延長檢驗時間而在各單位檢驗步驟1~4追加第3副步驟。
又,在上述實施形態中,複數之單位檢驗步驟1~4係從面積較大的配線圖案A~D被設定為正極側的單位檢驗步驟1~4起依次實行。作為關於此點的變形例,也可將複數之單位檢驗步驟1~4依各該單位檢驗步驟1~4中被設定為正極側的配線圖案A~D之面積的不同而分為複數步驟組,並自屬於被設定為正極側的配線圖案A~D之面積較大的步驟組的單位檢驗步驟1~4起依次實行。作為具體例,也可將複數之單位檢驗步驟1~4分成:VG網路的配線圖案A、B被設定為正極側的第1步驟組,與信號網路的配線圖案C、D被設定為正極側的第2步驟組。此時,以屬於第1步驟組之單位檢驗步驟1、2,及其次屬於第2步驟組之單位檢驗步驟3、4的順序,而進行檢驗。又,相同步驟組內之單位檢驗步驟為任意順序。
又,如上述變形例,於已將複數之單位檢驗步驟1~4分為複數步驟組時,亦可使各單位檢驗步驟1~4中的從輸出部12開始賦予電位差起到第1副步驟之第1檢測時間點ta為止的時間,隨著屬於1個步驟組之全部的單位檢驗步驟1~4結束而逐漸縮短。例如,於已將複數之單位檢驗步驟1~4分為第1及第2步驟組時,在屬於第1步驟組的單位檢驗步驟1、2中使用相同的第1檢測時間點ta。然後,隨著屬於第1步驟組之全部的單位檢驗步驟1、2結束,使第1檢測時間點ta提前,並在屬於第2步驟組的單位檢驗步驟3、4中,按照該提前的第1檢測時間點ta進行檢驗。又,第2副步驟中所使用的第2檢測時間點tb,也可按照步驟組單位依次提前。
又,在上述實施形態中,使用第1及第2特性檢測部13、14所檢測出的電流值,與電位差檢測部15所檢測出的電位差值,而計算出各單位檢驗步驟1~4之第1及第2副步驟中的正負的配線圖案A~D間的假想電阻值。作為關於此點的變形例,亦可根據第1及第2特性檢測部13、14所檢測出的電流值、和對應於輸出部12的輸出位準而預先在控制部18中登錄的電位差值,來算出配線圖案A~D間的假想電阻值。
又,在上述實施形態中,對於複數之探針11設置2個特性檢測部,使該2個特性檢測部發揮第1及第2特性檢測部13、14的功能。作為關於此點的變形例,亦可對於各探針11逐一個別設置第1及第2特性檢測部13、14,並根據各第1特性檢測部13的檢測電流值或各第2特性檢測部14的檢測電流值的相加值而判定第1電氣特性。或者,作為又另一變形例,還可對於各探針11逐一設置1個特性檢測部。此時,當與各特性檢測部對應之探針11所連接的配線圖案A~D在各單位檢驗步驟1中屬於負極側的第1組時,該特性檢測部發揮第1特性檢測部的功能;當與各特性檢測部對應之探針11所連接的配線圖案A~D在各單位檢驗步驟1中屬於負極側的第2組時,該特性檢測部發揮第2特性檢測部的功能。
1...基板檢驗裝置
2...被檢驗基板
11、11a─11d...探針
12...輸出部
13...第1特性檢測部(第1檢測部)
14...第2特性檢測部(第2檢測部)
15...電位差檢測部
16...多工器
17...切換開關
18...控制部
21...配線圖案
31a─31d、32a─32d...開關組
33、34‧‧‧導電路徑
41‧‧‧絕緣不良部位
42‧‧‧蝕刻殘餘部
42a‧‧‧前端部
A-D‧‧‧配線圖案
La、Lb、Lc‧‧‧判定容許位準
G1、G2‧‧‧圖形
Ga、Gb‧‧‧圖形
G2a‧‧‧暫時性下降
SW1-SW4、SW11、SW12‧‧‧開關
ta、ta1-ta3‧‧‧第1檢測時間點
tb、tb2-tb4‧‧‧第2檢測時間點
tc‧‧‧檢測時間點
圖1係依本發明之一實施形態的基板檢驗方法所使用基板檢驗裝置的方塊圖。
圖2係顯示圖1之基板檢驗裝置之主要部的電路構成之一例的電路圖。
圖3係關於圖1之基板檢驗裝置所進行檢驗的檢驗順序的說明圖。
圖4係顯示各單位檢驗步驟所包含副步驟的詳細內容。
圖5係顯示已對配線圖案間賦予電位差時流過輸出部與配線圖案之間的電流隨著時間之變化的圖表。
圖6係顯示已對配線圖案間賦予電位差時產生於正負之配線圖案間的電位差隨著時間的變化的圖表。
圖7(a)、7(b)係顯示對電氣特性因極性而不同的絕緣不良部位進行絕緣檢驗的樣子。
圖8係關於依本發明之先前技術的基板檢驗方法之檢驗順序的說明圖。
圖9係顯示已對配線圖案間賦予電位差時流過輸出部與配線圖案之間的電流隨著時間之變化的圖表。
A─D...配線圖案
ta1─ta3...第1檢測時間點
tb2─tb4...第2檢測時間點

Claims (8)

  1. 一種基板檢驗方法,對設置於被檢驗基板上之複數配線圖案的電氣特性進行檢驗;其特徵在於:使用:複數探針,與設置在該被檢驗基板上的該複數配線圖案導通;輸出部,藉由該探針對該配線圖案間賦予電位差;第1及第2特性檢測部,用以檢測流過該輸出部與該配線圖案之間的電流;且包含依次實行的複數之單位檢驗步驟,在各該單位檢驗步驟中,將該複數配線圖案中於該單位檢驗步驟間互不相同的任1個配線圖案設定為正極側,且將該1個配線圖案以外的配線圖案設定為負極側,並於此狀態下,該輸出部藉由該探針,對正極側的該配線圖案與負極側的該配線圖案之間賦予電位差;該單位檢驗步驟包含第1副步驟與第2副步驟,於第1副步驟中,在第1檢測時間點,藉由該第1特性檢測部對流過配線圖案與該輸出部之間的電流進行檢測,該配線圖案係指於實行中的該單位檢驗步驟中被設定為負極側的該配線圖案中,在之前的該單位檢驗步驟未曾被設定為正極側的配線圖案;並根據其檢測結果,對被設定為正極側的該配線圖案,與被設定為負極側的該配線圖案中的未曾被設定為正極側的該配線圖案之間的第1電氣特性進行檢驗;及於第2副步驟中,在比該第1檢測時間點提前的第2檢測時間,藉由該第2特性檢測部對流過配線圖案與該輸出部之間的電流進行檢測,該配線圖案係指於實行中的該單位檢驗步驟中被設定為負極側的該配線圖案中,在之前的該單位檢驗步驟曾經被設定為正極側的該配線圖案;並根據其檢測結果,對被設定為正極側的該配線圖案,與被設定為負極側的該配線圖案中之曾經被設定為正極側的該配線圖案之間的該第1電氣特性進行檢驗。
  2. 如申請專利範圍第1項之基板檢驗方法,其中,在該複數 單位檢驗步驟中之最初實行的最先單位檢驗步驟與最後實行的最終單位檢驗步驟之間實行各中間單位檢驗步驟;且該中間單位檢驗步驟包含該第1副步驟與該第2副步驟,該最先單位檢驗步驟包含該第1副步驟,該最終單位檢驗步驟包含該第2副步驟。
  3. 如申請專利範圍第1或2項之基板檢驗方法,其中,更使用電位差檢測部,該電位差檢測部藉由該探針檢測出該配線圖案間的電位差;且各該單位檢驗步驟更包含第3副步驟,於第3副步驟中,在該輸出部已對被設定為正極側的該配線圖案與被設定為負極側的該配線圖案之間賦予電位差時,根據藉由該電位差檢測部所檢測出的正極側的該配線圖案與負極側的該配線圖案之間的電位差隨著時間之變化,對正極側的該配線圖案與負極側的該配線圖案之間的第2電氣特性進行檢驗。
  4. 如申請專利範圍第3項之基板檢驗方法,其中,在該第3副步驟中,根據藉由該電位差檢測部所檢測出的該電位差在上升過程中有無暫時性下降,而對該第2電氣特性進行檢驗。
  5. 如申請專利範圍第1或2項之基板檢驗方法,其中,從面積較大的該配線圖案被設定為正極側的單位檢驗步驟起,依次實行該複數單位檢驗步驟。
  6. 如申請專利範圍第1或2項之基板檢驗方法,其中,該複數單位檢驗步驟,根據在各該單位檢驗步驟中被設定為正極側的該配線圖案之面積的不同而被分為複數步驟組,且自屬於設定為正極側的該配線圖案之面積較大之步驟組的單位檢驗步驟起依次實行該複數單位檢驗步驟。
  7. 如申請專利範圍第5項之基板檢驗方法,其中,各該單位檢驗步驟中的從該輸出部開始賦予該電位差起到該第1副步驟之該第1檢測時間點為止的時間,隨著每1個該單位檢驗步驟結束而逐漸縮短。
  8. 如申請專利範圍第6項之基板檢驗方法,其中,各該單位檢驗步驟中的從該輸出部開始賦予該電位差起到該第1副步驟之該第1檢測時間點為止的時間,隨著屬於1個該步驟組之全部的該單位檢驗步驟結束而逐漸縮短。
TW099120438A 2009-06-26 2010-06-23 基板檢驗方法 TWI403734B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009152670A JP5391869B2 (ja) 2009-06-26 2009-06-26 基板検査方法

Publications (2)

Publication Number Publication Date
TW201111812A TW201111812A (en) 2011-04-01
TWI403734B true TWI403734B (zh) 2013-08-01

Family

ID=43390466

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120438A TWI403734B (zh) 2009-06-26 2010-06-23 基板檢驗方法

Country Status (4)

Country Link
JP (1) JP5391869B2 (zh)
KR (1) KR101112696B1 (zh)
CN (1) CN101937030B (zh)
TW (1) TWI403734B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013104799A (ja) * 2011-11-15 2013-05-30 Sharp Corp 検査装置、検査方法、検査プログラム及びプログラム記録媒体
JP2013104798A (ja) * 2011-11-15 2013-05-30 Sharp Corp 検査装置、検査方法、検査プログラム及びプログラム記録媒体
JP2014020815A (ja) * 2012-07-13 2014-02-03 Hioki Ee Corp 基板検査装置および基板検査方法
JP2015001470A (ja) * 2013-06-17 2015-01-05 日本電産リード株式会社 基板検査装置
JP6229877B2 (ja) * 2013-08-27 2017-11-15 日本電産リード株式会社 検査装置
JP6592885B2 (ja) * 2014-10-08 2019-10-23 日本電産リード株式会社 基板検査方法及び基板検査装置
KR20160105082A (ko) 2015-02-27 2016-09-06 삼성전기주식회사 기판 검사 장치 및 그 검사 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286780A (ja) * 2001-03-23 2002-10-03 Nippon Sheet Glass Co Ltd 金属配線の検査方法および検査に適した半導体デバイスの構造
US20080143354A1 (en) * 2006-12-15 2008-06-19 Chen James T C System and methods of measuring semiconductor sheet resistivity and junction leakage current
TW200841030A (en) * 2006-11-30 2008-10-16 Nidec Read Corp Circuit board inspection apparatus and method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718370B2 (ja) * 1994-07-29 1998-02-25 日本電気株式会社 配線ショート箇所検出方法および配線ショート箇所検出装置
JP3163909B2 (ja) * 1994-08-19 2001-05-08 株式会社富士通ゼネラル 安全試験の自動化装置
JP4068248B2 (ja) * 1998-12-28 2008-03-26 日本電産リード株式会社 基板の絶縁検査装置及びその絶縁検査方法
JP2001337051A (ja) 2000-05-29 2001-12-07 Aitesu:Kk 基板製品検査装置、基板製品検査方法、及び検査用プローブ
JP2007206050A (ja) 2000-11-17 2007-08-16 Ebara Corp 基板検査方法、基板検査装置及び電子線装置
JP2004239877A (ja) 2003-02-10 2004-08-26 Renesas Technology Corp 回路パターンの検査方法および半導体装置の製造方法
JP2007178318A (ja) * 2005-12-28 2007-07-12 Nidec-Read Corp 基板検査装置及び方法
CN101101886A (zh) * 2006-06-05 2008-01-09 松下电器产业株式会社 半导体检查装置及半导体集成电路的检查方法
JP4825083B2 (ja) * 2006-08-28 2011-11-30 株式会社アドテックエンジニアリング なぞり式回路基板検査装置
JP2008128678A (ja) * 2006-11-16 2008-06-05 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
JP5014778B2 (ja) * 2006-12-28 2012-08-29 日本電産リード株式会社 基板検査方法及び基板検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286780A (ja) * 2001-03-23 2002-10-03 Nippon Sheet Glass Co Ltd 金属配線の検査方法および検査に適した半導体デバイスの構造
TW200841030A (en) * 2006-11-30 2008-10-16 Nidec Read Corp Circuit board inspection apparatus and method
US20080143354A1 (en) * 2006-12-15 2008-06-19 Chen James T C System and methods of measuring semiconductor sheet resistivity and junction leakage current

Also Published As

Publication number Publication date
JP5391869B2 (ja) 2014-01-15
TW201111812A (en) 2011-04-01
CN101937030A (zh) 2011-01-05
KR101112696B1 (ko) 2012-02-17
KR20110000518A (ko) 2011-01-03
CN101937030B (zh) 2013-03-27
JP2011007687A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
TWI403734B (zh) 基板檢驗方法
JP4369963B2 (ja) スパークプラグ用絶縁体の検査方法
TWI412765B (zh) 基板檢查裝置
US20110199093A1 (en) Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
JP6390359B2 (ja) 太陽光発電システムの検査方法および検査装置
US9606166B2 (en) Insulation inspection apparatus and insulation inspection method
US20150084643A1 (en) Insulation inspection method and insulation inspection apparatus
US6642721B2 (en) Method of measuring insulation resistance of capacitor and insulation resistance measuring apparatus of the same
KR101449569B1 (ko) 기판검사장치
TW201530146A (zh) 接觸端子的維修方法及檢測裝置
US9874594B2 (en) Circuit board inspecting apparatus and circuit board inspecting method
WO2014174852A1 (en) Circuit board inspection apparatus and circuit board inspection method
KR101706465B1 (ko) 프린트 기판 검사 장치 및 검사 방법
JP2015001470A (ja) 基板検査装置
CN102998531B (zh) 电阻抗测量装置
US11467204B2 (en) Testing an integrated capacitor
JP6633949B2 (ja) 基板検査装置及び基板検査方法
JP5425709B2 (ja) 絶縁検査装置および絶縁検査方法
CN107064719B (zh) 一种开尔文连接故障检测电路及方法
JP2008076266A (ja) 基板検査装置及び基板検査方法
JP2014219335A (ja) 検査装置および検査方法
JP4885765B2 (ja) 検査装置および検査方法
KR102714344B1 (ko) 절연 검사 장치 및 절연 검사 방법
KR102690177B1 (ko) Ai를 이용한 기판 검사 장치
CN100382270C (zh) 短路检测电路和短路检测方法