KR20100101640A - 반도체 공정 부품의 처리 방법 및 이에 의해 형성되는 부품 - Google Patents

반도체 공정 부품의 처리 방법 및 이에 의해 형성되는 부품 Download PDF

Info

Publication number
KR20100101640A
KR20100101640A KR1020107015114A KR20107015114A KR20100101640A KR 20100101640 A KR20100101640 A KR 20100101640A KR 1020107015114 A KR1020107015114 A KR 1020107015114A KR 20107015114 A KR20107015114 A KR 20107015114A KR 20100101640 A KR20100101640 A KR 20100101640A
Authority
KR
South Korea
Prior art keywords
impurity level
component
sic
bulk
cvd
Prior art date
Application number
KR1020107015114A
Other languages
English (en)
Inventor
예쉬완 나렌다
리차드 에프. 버클리
Original Assignee
생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 filed Critical 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드
Publication of KR20100101640A publication Critical patent/KR20100101640A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
    • H01L21/67316—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

탄화규소로 이루어진 외부표면부를 가진 반도체 공정 부품으로, 외부표면부는 표층 불순물 준위 및 벌크 불순물 준위를 가진다. 표층 불순물 준위는 외부표면부 내측으로 0nm 내지 100nm 깊이의 평균 불순물 준위이고, 벌크 불순물 준위는 외부표면부 내측으로 3.0 마이크론 이상의 깊이에서 측정되며, 표층 불순물 준위는 벌크 불순물 준위의 80% 이하이다.

Description

반도체 공정 부품의 처리 방법 및 이에 의해 형성되는 부품{METHOD FOR TREATING SEMICONDUCTOR PROCESSING COMPONENTS AND COMPONENTS FORMED THEREBY}
본 발명은 반도체 공정 환경에서 사용하기 위한 반도체 공정 부품의 처리 방법 및 이에 의해 형성되는 반도체 공정 부품에 관한 것이다.
반도체 처리 기술분야에서, 집적 회로 장치는 통상 다양한 스테이션 또는 기구를 통하여 반도체(주로 실리콘) 웨이퍼를 가공하는 각종 웨이퍼 공정 기술들을 통하여 형성된다. 공정 작업에는 예를 들어 고온 확산, 열공정, 이온주입, 열처리(annealing), 포토리소그래피, 연마(polishing), 증착 등이 포함된다. 새로운 세대의 반도체 소자가 개발됨에 따라, 이러한 공정 작업 동안에 더 나은 순도 수준을 얻기 위한 지속적인 요구가 업계에 존재한다. 더욱이, 보다 큰 크기의 반도체 웨이퍼로 옮겨가기 위한 지속적인 원동력이 있어 왔다. 우수한 순도 수준과 보다 큰 웨이퍼에 대한 소망은 차세대 공정을 위한 집적화에 추가적인 도전과제들을 안겨준다.
증가된 크기의 반도체 웨이퍼와 관련된 문제는 물론 차세대 순도에 대한 우려를 처리하기 위한 업계의 많은 발전에도 불구하고, 더 개선된 반도체 공정 부품, 이러한 부품의 형성 방법 및 반도체 웨이퍼 공정 방법에 대한 지속적인 요구가 존재한다.
일 구현예에 따르면, 반도체 공정 부품은 탄화규소로 이루어진 외부표면부를 가진 부품을 포함하며, 여기서 외부표면부는 표층(skin) 불순물 준위와 벌크(피층) 불순물 준위를 가진다. 표층 불순물 준위는 외부표면부 내측으로 0nm(외부표면) 내지 100nm 깊이의 평균 불순물 준위이고, 벌크 불순물 준위는 외부표면부 내측으로 3.0 마이크론 이상의 깊이에서 측정되며, 표층 불순물 준위는 벌크 불순물 준위의 80% 이하이다.
다른 구현예에 따르면, 반도체 공정 부품의 디누딩(denuding) 방법은, SiC의 화학기상증착법에 의해 형성된 외부표면부를 가진 반도체 공정 부품을 제공하는 단계와, 외부표면부로부터 목표(target) 부분을 제거하는 단계를 포함한다. 외부표면부는 표층 불순물 준위와 벌크 불순물 준위를 가지며, 여기서 표층 불순물 준위는 외부표면부 내측으로 0nm(외부표면) 내지 100nm 깊이의 평균 불순물 준위이고, 벌크 불순물 준위는 외부표면부 내측으로 3.0 마이크론 이상의 깊이에서 측정된다. 추가로, 부품에 열처리 공정을 수행하여 외부표면부의 표면으로부터 불순물을 확산시키며, 이로써 표층 불순물 준위는 벌크 불순물 준위의 80% 이하가 된다.
첨부된 도면들을 참조함으로써, 본 발명이 보다 잘 이해될 수 있으며, 다양한 특징 및 효과가 당해 기술분야의 기술자에게 보다 명백해질 수 있을 것이다.
도 1은 본 발명의 구현예, 즉 웨이퍼 보트(boat) 또는 캐리어를 나타내는 도면.
도 2와 도 3은 시판 중인 두개의 상이한 증착 장치들에 형성된 CVD-SiC 막의 불순물 깊이 분포(impurity depth profile)를 나타내는 도면.
도 4는 높은 오염 지수에서 반응가스를 이용하여 형성된 CVD-SiC의 불순물 깊이 분포를 나타내는 도면.
도 5는 초기 세척 단계 전후의 CVD-SiC 층의 불순물 깊이 분포를 나타내는 도면.
도 6은 비교적 낮은 순도의 CVD-SiC 층을 가진 다른 시료가 두 번의 세척 사이클을 거친 후의 깊이 분포를 나타내는 도면.
도 7은 비교적 낮은 순도의 CVD-SiC 층을 가진 시료가 두 번의 세척 사이클 및 네 번의 세척 사이클을 각각 거친 후의 표면 Fe 농도를 비교한 깊이 분포를 나타내는 도면.
도 8은 비교적 낮은 순도의 CVD-SiC 층에서 Fe-고함유 표면층을 완전히 제거한 후의 깊이 분포를 나타내는 도면.
도 9는 세 가지 상태, 즉 (열처리전) 초기 증착상태(as-deposited), 여섯 번의 세척 사이클을 거친 후의 상태 및 일 구현예에 따라 디누디드(denuded) 표층부 형성을 위한 후속 열처리 후의 상태에 있는 CVD-SiC 층의 순도 수준을 비교하는 도면.
도 10은 두 가지 상태, 즉 열처리전 초기 증착상태 및 일 구현예에 따라 디누디드 표층부 형성을 위한 후속 열처리 후의 상태에 있는 CVD-SiC 층의 순도 수준을 비교하는 도면.
여러 도면에서 사용되는 동일한 참조 기호는 유사하거나 동일한 항목을 가리킨다.
본 발명의 양태에 따라, 반도체 공정 부품 및 반도체 공정 부품의 처리 방법을 제공한다. 일반적으로 반도체 공정 부품은 불순물 함량이 조절된 외부표면부를 포함하는 적어도 SiC의 일부에 형성된다. 외부표면부는 통상 화학기상증착법(CVD)에 의해 형성되며, 표층 불순물 준위와 벌크 불순물 준위(전자는 후자의 80% 이하임)를 가진다. 외부표면부는, 하기에 보다 상세히 기술된 자립형(free-standing) CVD-SiC 부품의 경우에서와 같이, CVD에 의해 형성되어 확인가능한 SiC층, 또는 CVD에 의해 주로 형성되는 SiC 부품의 외부두께로서 정의될 수 있다.
미국특허 제6,093,644호에는 산화 단계를 수행한 다음에 산화막을 제거하는 방법이 개시되어 있다. 하지만, 이 특허문헌에 개시된 기법은 특정한 오염 문제를 적절히 처리하지 못하며, 부품의 중요한 부분에 따른 불순물 준위가 아닌 부품의 전체적인 불순물 준위에 중점을 두는 것으로 보인다. 더욱이, 이 기법은 기계가공 후의 상태에 있는 부품에 기계가공 전의 순도 수준을 회복시키는 데에 한계가 있는 것으로 보인다.
고순도 공정 부품 영역에서의 추가적 연구는, 오염원에 대한 보다 철저한 연구 및 부품의 외부표면부를 통해 확장되는 불순물 분포를 특징화하여 도출되는 공정 흐름의 개발로 이어졌다. 이러한 공정 흐름은 2004년 4월 14일자에 출원된 미국출원 10/824,329에 기재되어 있다.
일 양태에 따르면, 본 발명자들은 초기 증착상태의 CVD-SiC가 그의 외부표면에서의 불순물 준위에, 통상 부품의 외부 깊이의 최초의 0.5㎛ 이내(예컨대, 최초의 0.25㎛ 이내, 또는 최초의 0.10㎛ 이내)로 스파이크를 가진다는 것을 인식하였다. 한편, 대조적으로, 외부표면부분의 벌크를 통한 불순물 준위는, 부품의 최외측 표면에서의 불순물 준위보다 종종 10, 100 또는 심지어 1000배의 크기만큼 더 낮은 비교적 낮은 불순물 준위에 안정화된다. 일반적으로 벌크 불순물 준위는 일정하거나, 또는 깊이에 따른 공칭 불순물 준위를 반영하는 불순물 준위이며, 이는 하기에 추가로 더 설명하기로 한다. 불순물 준위는 일반적으로 외부표면부의 외부표면과 벌크 부분 사이의 Cr, Fe 및 Ni 농도 중 하나에 기초한다. 일 구현예에 따르면, 불순물 준위는 Fe 농도에만 기초한다. 이런 측면에서, Fe 농도는 본원의 구현예에 따라 측정되지만, Cr 및 Ni의 농도는, 비록 낮은 농도 수준에 있기는 하지만 동일한 농도 경향을 따를 수 있다.
이러한 맥락에서, 본 발명의 구현예에 따라, SiC의 화학기상증착법에 의해 형성된 외부표면부를 가진 반도체 공정 부품을 제공하고, 외부표면부의 목표 부분을 제거하는 단계로 공정 작업이 시작됨에 따라, 외부표면부의 표층 불순물 준위가 외부표면부의 벌크 불순물 준위의 약 10배 이하가 된다. 벌크 불순물 준위와 표층 불순물 준위 사이의 차이가 최대 10배인 것이 일반적으로 바람직하지만, 기타 구현예에서 표층 불순물 준위는 벌크 불순물 준위의 약 5배 이하(예컨대 약 2배 이하)이다. 실제로, 특정 구현예에서는 표층 불순물 준위가 벌크 불순물 준위 이하이다. 이후 공정 작업은 통상 추가적인 불순물 제거 단계로 이어져, 외부표면부의 표층부를 따라 불순물 디누디드 영역(impurity denuded zone) (하기에 보다 상세하게 설명됨)을 형성한다.
본원의 구현예에 따라 반도체 공정 부품을 다양한 공정 작업을 위한 각종 기하 구조들 중에서 하나로 선택할 수 있으며, 다양한 크기의 웨이퍼, 예를 들면 150mm, 200mm 또는 보다 새로운 세대의 300mm 웨이퍼를 수용하도록 구성될 수 있다. 특정한 공정 부품으로는 반도체 웨이퍼 패들, 공정 튜브, 웨이퍼 보트, 라이너, 페데스탈(pedestals), 긴 보트, 캔틸레버 로드, 웨이퍼 캐리어, 수직 공정 챔버 및 심지어는 더미 웨이퍼가 포함된다. 이들 중, 반도체 공정 부품의 몇몇은 수평 또는 수직 웨이퍼 보트, 긴 보트 및 웨이퍼 서셉터(wafer susceptors) 같은 반도체 웨이퍼와 직접 접촉하고 수용하기 위해 구성된 것일 수 있다. 또한, 공정 부품은 매엽식 웨이퍼 공정용으로 구성될 수 있고, 챔버, 포커스 링, 현가(suspension) 링, 서셉터, 페데스탈 등에 사용될 수 있다.
반도체 공정 부품은 다양한 기법에 의해 제조될 수 있다. 예를 들어, 일 구현예에 따르면, 공정 부품은 일반적으로 CVD에 의해 SiC 층으로 코팅된 기판을 제공함으로써 형성된다. 유리하게도 CVD-SiC 층은 하부에 배치된 실리콘의 자동도핑을 줄이는 것은 물론, 반도체 웨이퍼 공정 도중에 오염을 유도할 수 있는, 기판의 벌크로부터 부품의 외측 표면으로 불순물이 이동하는 것을 방지하는 역할을 한다. 기판은 통상 기계적 지지와 구조적 안정을 제공하는 역할을 하며, 재결정 SiC와 같이 각종 재료를 이용하여 다양한 공정 경로를 통해 형성될 수 있다. 한 기법에 의하면, 주로 SiC로 구성되는 기판은 슬립 주조(slip casting) 또는 프레싱에 의해 형성된다. 슬립 주조의 경우, 슬립 주조체를 건조하고 열처리하고, 그 후에는 선택적으로 함침공정을 수행하여 기공률을 감소시킨다. 유리하게는, 용융 실리콘 침윤법에 의해 함침공정을 수행할 수 있다. 탄소 전구체를 탄화규소 코어로 변환시키는 변환공정을 이용하거나, 또는 화학기상 침윤법과 같은 침윤공정에 이어서 코어를 제거하는 서브트랙티브 공정(subtractive process)과 같은 기타 특수한 제조 기법들을 또한 이용할 수 있다.
대안으로는, 탄화규소의 화학기상증착(CVD)과 같이 다양한 공정들 중 하나로 형성되는 자립형 탄화규소로 반도체 공정 부품을 형성할 수 있다. 이러한 특정 공정 기법 덕분에 부품의 실질상 전체 벌크 또는 내부 부분에 걸쳐 비교적 높은 순도를 가진 공정 부품을 형성할 수 있게 된다.
도 1에는 웨이퍼 공정용 부품의 구현예가 도시되어 있다. 도 1에 도시된 웨이퍼 보트(1)는 동일한 곡률 반경을 따라 각각 연장되는 복수의 홈(grooves)(16)을 구비한다. 각 홈은 개별적 홈 세그먼트(18, 20 및 22)를 가지며 이들은 바람직하게는 웨이퍼 보트가 제조된 다음에 기계가공된다. 예를 들어, 용융 규소 원소(molten elemental silicon)로 함침시키는 것과 같은 전술된 기법 중 하나에 따라 웨이퍼 보트를 제조하고, 그 후 CVD를 수행하여 증착 탄화규소막을 형성할 수 있다. 탄화규소막의 형성에 이어서, 기계가공을 수행할 수 있다. 특히, 이들 홈이 형성되면, 예컨대 다이아몬드계 기계가공 도구를 이용하여 기계가공에 의한 미세한 치수 조정을 수행할 수 있다. 주목할 만한 것은, 도 1이 수평 웨이퍼 보트를 도시하고 있지만, 수직 웨이퍼 보트 또는 웨이퍼 캐리어는 물론, 이미 언급된 바와 같이 기타 반도체 공정 부품도 이용될 수 있음을 이해하여야 한다.
공정 부품을 형성하고 난 후에는, 이렇게 형성된 공정 부품에 처리공정을 수행한다. 즉, CVD-SiC로 형성된 부품의 외부 부분을 조작하여 순도를 향상시키며, 특히는 부품의 외측 표면에서 종결되어(terminate) 그 외측 표면을 한정하는 표층 부분의 순도를 향상시킨다. 일 구현예에서는, 외부표면부의 목표 부분을 제거하되, 외부표면부의 벌크 불순물 함량의 10배 이하의 불순물 함량을 가진 외측 표면을 남겨 둔다.
목표 부분을 제거하는 일은 몇몇 기법들 중 어느 하나를 이용하여 수행될 수 있다. 이 중 한 기법에 따라, 산화-탈거(oxidation-stripping) 공정에 의해 외부표면부를 제거한다. 산화처리시, 부품을 할로겐 가스와 같은 반응물종(reactant species)에 노출시켜 순도를 더 향상시킨다. 반응물종은 일반적으로 이미 존재하는 불순물들과 착화물을 형성하거나 이들과 반응하는 역할을 하며, 고온처리시 휘발된다. 산화-탈거 공정은 또한 외측 표면에 따라 입자수를 감소시킬 수 있으며, 이는 특히 반도체 공정 작업의 측면에서 유용하다.
보다 상세하게는, 증착된 산화막과 대조적으로, 화학반응에 의해 산화막을 형성하여 변환층을 형성하도록 반도체 공정 부품을 일반적으로 산화처리한다. 산화처리에 따라, 산화막은 부품의 목표 부분, 즉 CVD-SiC 재료의 일부분을 소모하게 된다. 산화막은, 예컨대 950 내지 약 1300℃ 범위, 보다 구체적으로는 약 1000 내지 약 1250℃ 범위 내에 속하는 고온의 산소-함유 환경에서 부품을 산화시키는 것과 같이, 산화 환경에서 부품을 산화시킴으로써 형성될 수 있다. 산화처리는 건조 대기 또는 습윤 대기 하에 수행될 수 있고, 통상 대기압에서 수행된다. 습윤 대기는 스팀을 도입함으로써 생성될 수 있고, 산화 속도를 증가시키는 역할을 한다. 산화막은 일반적으로 산화규소(통상 SiO2)이다. 산화규소막은, 예컨대 CVD에 의해 탄화규소가 도포된 기판 또는 자립형 SiC의 경우에서와 같이, 부품의 탄화규소와 직접 접촉될 수 있다.
적합한 형체를 따라 산화막이 형성되는 것 이외에도, 산화막으로 인해 잔류 탄화규소 미립자가 산화규소로 변환된다. 미립자가 전환되는 경우, 산화처리는 추후 단계로 미립자를 제거시킬 수 있다. 또한, 증착 공정보다는 변환공정에 의해 산화 피막(oxide coating)을 형성하는 것이 산화막의 박리와 함께 산화막의 제거를 위해서 산화막 내의 잔류 불순물(예컨대, 금속 불순물)을 포획하는 데에 도움이 된다.
산화막을 용해시킬 수 있는(녹일 수 있는) 용액에 공정 부품을 노출시킴으로써 산화막을 박리할 수 있다. 일 구현예에서, 이러한 용액은 불소를 함유하는 산이다. 통상 용액은 약 3.5 미만, 가장 일반적으로는 약 3.0 미만의 pH를 가지며, 일부 구현예에서는 심지어 이보다 더 산성을 띠어 약 2.5 미만의 pH를 가진다. 대안으로, 용액은 염기성이어도 되며, 고온(실온은 초과하되 H20 끓는점의 미만)에서 산화막에 노출된다. 대안으로는, 예컨대 1000℃가 넘는 높은 온도 및 H2 가스를 또한 이용할 수 있다.
산화처리 동안, 반도체 공정 부품은 외부표면부의 외측 표면에 존재하는 오염물과 반응 생성물을 형성하는 할로겐 가스 같은 반응종에 노출된다. 반응종에 노출시키는 단계와 산화처리 단계 모두가 대안으로 개별적으로 수행될 수도 있지만, 일반적으로는 동시에 수행된다. 이와 관련하여, '동시에'라는 용어를 사용하는 것은 노출 및 산화 단계들이 완전히 같은 시간에 수행되어야 함을 요구하는 것이 아니라, 오히려 이들 단계가 서로 부분적으로 오버랩할 수 있다는 것을 나타낸다.
"할로겐 가스"라는 용어는 통상 양이온과 결합된 가스 형태로 제공되는 임의의 할로겐 그룹 원소들을 사용할 것을 가리킨다. 본 발명의 구현예에 따라 이용될 수 있는 일반 할로겐 가스의 예로 HCl과 Cl2가 포함된다. 기타 가스로는 예를 들어 불소를 함유하는 가스류가 포함된다. 통상, 반도체 공정 부품이 할로겐 가스에 노출되는 높은 온도는 할로겐 가스와, (반도체 공정 부품의 노출된 외측 표면을 따라 함유된 불순물을 포함하는) 반도체 공정 부품의 외부표면부를 따라 함유된 불순물과의 사이에 반응을 일으키기에 충분하다. 예를 들어, 높은 온도는 약 950℃ 내지 약 1300℃의 범위 내에 속할 수 있다. 또한, 할로겐 가스의 농도는 가변적이며, 총 압력이 약 0.01 내지 약 10%인 범위 내에 속하는 가열환경(예컨대, 노 처리 챔버)에 존재할 수 있다. 통상, 부분 압력의 하한값은 약 0.05 또는 약 0.10%와 같이 다소 높다. 위의 설명이 할로겐 가스에 중점을 두었지만, 반응성 음이온을 함유하는 기타 반응물질도 이용될 수 있되 단, 예상되는 금속 불순물과 함께 이들 반응물질이 반응 생성물을 형성하고 이러한 반응 생성물이 상기 금속 불순물 자체의 휘발성보다 높은 휘발성을 가지도록 선택된다는 조건에서 가능하다.
통상, 할로겐 가스가 반도체 공정 부품의 외부표면부를 따라 반응하는 불순물은 금속 불순물이다. 금속 불순물은 금속 원소 또는 금속 합금의 형태를 취할 수 있거나, 예를 들어 알루미늄계, 철계(iron-based) 또는 크롬계일 수 있다. HCl 같은 할로겐 가스의 사용은 이러한 금속 불순물과의 반응 생성물을 형성시킨다. 통상 반응 생성물은, 높은 온도에 공정 부품이 노출되는 동안에 휘발되어 공정 부품으로부터 제거되도록 불순물의 휘발성보다 높은 휘발성을 가진다.
전술된 개시사항은 부품의 일부를 반응에 의해(특히는 산화-박리공정에 의해) 제거시키는 것에 중점을 두었지만, 목표 부분을 제거시키는 기타 기법들도 이용될 수 있다. 예를 들어, 목표 부분은 에칭 공정에 의해 반응될 수 있는데, 이는 휘발되면서 목표 부분의 전체 또는 부분을 제거시키는 에칭제(etchant) 생성물을 형성하도록 높은 온도에 에칭종을 도입함으로써 이루어진다. 예를 들어, 이러한 에칭종으로는 휘발성 SiClx 에칭제 생성물을 형성하는 염소-함유 에칭 가스가 있을 수 있다. Cl-함유 가스로는 HCl, Cl2 및 기타의 것들이 있을 수 있다. 일부 경우에, 에칭 공정의 부산물로서 탄소가 잔류될 수 있다. 이러한 탄소는 고온 소성처리에 의해 제거될 수 있다. 때때로 에칭 공정이 부품의 표면에 흑연(graphite) 형태로 잔류하는 탄소를 설명하는 흑연화 반응으로 불린다는 것을 주목한다. 또한, 외부표면부를 따라 존재하는 불순물과 함께 착화물을 형성하도록 에칭제를 사용하여 FeCl, TiCl 등과 같은 휘발성종을 형성하는 것이 일반적으로 바람직하다. 더욱이, 전술된 바와 같이, 목표 부분을 제거하기 위해 산화 및 산화막 탈거 공정을 이용하는 만큼으로, 예컨대 이미 상세히 설명한 바와 같은 할로겐 가스를 도입함으로써 오염물을 반응시켜 반응 생성물을 형성할 수 있다.
지금까지의 설명은 1회 사이클에 중점을 두었지만, 산화단계(선택적으로 할로겐 가스 처리단계를 포함함)와 같은 공정 단계를 반복할 수 있으며, 일반적으로는 수차례 반복함으로써 목표 부분을 제거하여 원하는 수준의 순도를 달성한다.
목표 부분을 제거하기 전에, 부품을 기계가공하여 부품의 외부 재료를 예를 들어 10 내지 100 마이크론 만큼 제거한다. 기계가공 공정에 의해 재료가 제거됨에 따라 초기 증착상태의 불순물 분포가 일반적으로 변경되지만, 초기 증착상태의 CVD-SiC에서 관찰된 바와 같이, 기계가공은 그래도 여전히 부품의 외측 표면(즉, 초기 증착상태의 표면)에 있는 불순물에 스파이크를 발생시키는 경향이 있다. 벌크 불순물 준위에 미치기 전에 표층 불순물 준위는 대략 1-3 마이크론 정도로 외부표면부 내부로 연장될 수 있음이 발견되었다. 따라서, 기계가공이 수행되는 구현예에서는, 종종 제거될 목표 부분의 높은 단부에서의 두께는 이전에 주목한 범위인 최대 약 20 마이크론으로, 실제 두께는 약 3 내지 5 마이크론 만큼 제거된다. 따라서, 목표 부분을 제거하기 전에 부품의 CVD-SiC 표면이 기계적으로 마모되거나, 또는 연삭, 래핑 또는 연마와 같이 기계가공되는 정도로, 후-기계가공된 표면에 존재하는 높은 오염 수준 때문에 추가적인 제거 작업이 일반적으로 실행된다. 목표 부분을 제거하는 일은 산화-탈거 사이클 또는 에칭 사이클을 이용하여 수행되되, 예를 들면, 고순도의 결과를 얻도록 충분한 횟수로 수행될 수 있다.
일 변형예에 따르면, 불순물 준위를 더 감소하도록 목표 부분을 제거하기 전에 추가적인 공정 단계들을 도입할 수 있다. 예를 들어, 부품을 할로겐 가스에 노출하고 후속으로 공정 작업을 하기 전에, 예컨대 탈이온(DI)수로 부품을 세정(rinse)할 수 있다. 세정 작업 동안에 초음파 믹서/교반기 같은 것을 이용하여 교반함으로써 오염물을 더 제거한다. 또한, 이때의 세정액은 오염물을 제거하는데 도움을 주는 산성 용액일 수 있다.
대안으로는, 세정 단계 이외에도, 할로겐종으로 노출시키기 전에 부품을 산성 탈거 용액(예컨대, 산성액)에 침지시켜 불순물을 제거하는데 더 도움을 줄 수 있다. 추가 공정 전에 세정 및/또는 침지 단계를 임의의 횟수만큼 반복하여도 된다.
하기에 보다 상세히 기술되는 바와 같이 관찰된 깊이 분포로 인해, 통상 타겟 부분의 두께는 약 0.25 마이크론 이상으로, 예컨대 0.38 마이크론, 0.50 마이크론 및 심지어는 그 이상이다. 실제로, 목표 부분의 가장 일반적인 두께는 1.0 마이크론 이상, 바람직하게는 약 2 마이크론 이상으로 예컨대 약 2 내지 10 마이크론이되 일반적으로 20 마이크론 미만이다. 통상 CVD-SiC 층의 두께는 약 10 내지 1000㎛의 범위 내에 속하며, 특정 구현예에서의 두께는 최대 약 800㎛, 600㎛, 400㎛ 또는 최대 약 200㎛이다. 부품의 외부표면부 제거 깊이에 해당되는 목표 부분의 두께는 일반적으로 원하는 표층 불순물 감소(예컨대, 벌크 불순물 함량의 1,000배에서 벌크 불순물 함량의 약 10배 또는 심지어는 더 낮은 함량까지 감소시킴)를 보장하도록 선택된다. 실제로, 표층 불순물 준위는 목표 부분을 제거한 결과 100배까지는 아니더라도 적어도 10배의 크기만큼 일반적으로 감소된다.
그 외에, 명확하게 하자면, 전술된 구현예는 부품의 외측 표면으로부터 벌크 불순물 함량까지 최대 불순물 준위를 얻으며, 이를 잘 조절함으로써 스파이크 또는 불순물-고함유 영역을 부분적으로 또는 심지어 완전히 제거한다. 통상, 외측 표면으로부터 벌크 불순물 함량까지 확장되어 외부표면부의 초기 깊이를 따라 형성되는 최대 불순물 준위는 벌크의 그것보다 1.5배 이하로, 예컨대 벌크의 그것보다 1.3배 이하, 종종 벌크의 그것과 거의 동일(1배)하다.
특정의 일 구현예에 따르면, 전술한 바와 같이 목표 부분을 제거하여 외부표면부의 표층 불순물 준위를 감소시키는 단계에 이어서, 더 감소된 불순물 준위를 갖는 국부적 표층 부분을 외부표면부에 생성하기 위해 추가적 공정을 수행한다. 부품의 외측 표면에서 종결되어 그 외측 표면을 한정하는 표층 부분에서의 개선된 순도 수준을 이하 본원에서 "디누니드" 영역 또는 DZ(denuded zone)로 부르기로 한다. 통상 디누데이션(denudation)은 일반적으로 부품의 외측 표면 위에 적층되는(overlaying) 증착층 또는 성장층의 존재 하에 고온처리에 의해 수행된다. 특정의 일 구현예에서는, 비교적 두꺼운 두께(통상 1.0μm 이상의 두께, 일반적으로는 5.0μm 이상의 두께)를 가지는 희생층이 존재한다. 이러한 희생층은 증착된 다결정 규소의 형태로, 또는 초기 증착상태의 산화규소막의 형태로 있을 수 있다. 대안으로는, 고온 처리 전에 열성장 산화규소막을 형성한다. 이러한 오버레이층의 사용은 외부표면부의 표층부를 따라 존재하는 불순물을 "게더링(getter)" 하는 역할을 하며, 여기서 표층부는 통상 외부표면부의 외측 표면으로부터 100nm 이상의 깊이까지 확장된다.
불순물을 오버레이층(본원에서는 게더층으로 불리기도 함) 내로 이동시키는 열처리 도중에 불순물이 CVD-SiC 외부표면부로부터 게더층 내로 이동하게 되는데, 이는 고온에서 게더층에 대한 불순물의 높은 용해도에 기인한다. 이들 온도는 통상 1150℃ 이상, 종종 1200℃ 이상으로 예컨대 1250℃ 이상이다. 열처리 온도는 최대 1300℃까지, 그리고 그 이상으로 더 상승되어도 된다. 앞서 주목한 게더층에 대한 불순물의 용해도에 관해서, SiC계 반도체 공정 부품에 비교적 흔한 Fe 오염 때문에 Fe의 확산계수는 주목할 만한 가치를 가진다. 다결정 규소 내 Fe의 확산계수는 CVD-SiC 내 Fe의 확산계수보다 109배 만큼 크며, 이는 디누데이션 공정용으로 특히 적합한 재료를 제공한다. 열성장 산화규소막을 포함하는 산화규소막의 Fe 확산계수는 10-2 cm2/s로, CVD-SiC 내 Fe 보다 102배 높다.
열처리 공정은 비활성 분위기에서, 선택적으로는 전술한 바와 같이 할로겐 가스를 함유하는 분위기에서 통상 수행된다. 특정한 할로겐 가스로는 HCl 및 Cl2가 포함된다. 대안으로는, 특히 산화규소막의 경우에, 게더층 내 Fe와 같은 불순물의 확산계수를 향상시키도록 비활성 가스를 H2와 결합시킬 수 있다.
대안적인 디누데이션 접근법에 의하면, 열처리 공정 동안에 오버레이층이 in-situ로 성장된다. 이러한 특정 구현예에서, 디누데이션은 한정된 양의 할로겐 가스를 포함한SiC 표면에서의 반응을 기반으로 수행되며, 여기서 할로겐 가스는 Fe와 기타 전이금속과 같은 불순물을 게더링하는 금속 게더로서 역할을 한다. 할로겐 원소는 Ar 또는 N2 같은 일반적으로 비활성 분위기 내에 비교적 낮은 부분압력으로 제공된다. 또한, 제공될 수 있는 할로겐 가스는 전술한 바와 같으며, 특히 이렇게 형성된 금속 염화물의 금속 불화물염에 비해 더 낮은 비등점/더 높은 증기압으로 인해 Cl2와 HCl을 포함된다. 게더링 할로겐 가스와의 반응을 통해 형성되는 금속 불화물염으로는 예컨대 FeCl3, FeCl2, CrCl3 및 NiCl2가 포함된다.
앞서 지적한 바와 같이, 전술된 디누데이션 접근법은 일반적으로 산화규소막인 in -situ로 형성된 막 또는 보호막(passivation layer)에 따라 결정된다. 이러한 막은 공기와 같은 산소-함유 가스를 열가열 환경 내로 조금씩 흘려줌으로써 in -situ로 형성되며, 두께가 약 100Å 내지 5000Å, 일 구현예에서는 500Å 내지 1500Å인 산화규소막을 형성한다. 에어 블리딩(air bleeding)법은 예를 들어 1 내지 50 mL/min의 수준으로 수행될 수 있다. 전술한 디누데이션 공정과 유사하게, in - situ층을 형성하기 위한 에어 블리딩법이 수반된 디누데이션을 상기 공정흐름에 따라 높은 온도에서, 예를 들면 1150℃ 이상, 1200℃ 이상, 또는 심지어 1250℃의 온도에서 수행할 수 있다. 유사하게, 열처리 공정을 4시간 이상, 예컨대 5시간 이상 동안(통상적 열처리 기간은 약 10 내지 12 시간임) 수행할 수 있다. 할로겐화물의 함량을 통상 최소화하며, 일반적으로는 할로겐 가스의 유량과 이에 따르는 부분 압력을 설정함으로써 부품의 외측 표면에 확산되는 금속 오염물과의 반응을 여전히 허용하면서 표면의 탄화반응을 최소화한다는 것을 주목한다. 흑연화 반응을 더 최소화하기 위해 SiClx와 같은 가스를 반응기체에 첨가하거나, 전체가 SiClx에서 처리될 수 있다.
In - situ로 형성된 산화박막은 유리하게도 디누데이션 처리 동안 부품의 외측 표면을 보호하는 기능을 한다. 이러한 역할에서, 본 박막은 그 하부의 SiC 재료와 원치 않는 반응(탄화반응을 포함함)을 방지하는데 도움을 줄 수 있다.
통상, 디누데이션 공정은 전술한 바와 같이 외부표면부의 목표 부분을 제거한 후에 부품에 적용한다. 표층 불순물 준위를 벌크 불순물 준위와 거의 동일하게 되도록 안정화시키기 위해 목표 부분 제거 단계를 충분한 횟수로 수행한다. 다시 말해, 디누데이션 이전의 표층 불순물 준위는 일반적으로 벌크 불순물 준위의 90 내지 120%에 이르며, 이는 외부표면부 내부 측으로 더 깊은 지점에서(일반적으로 3 마이크론 이상) 측정된다. 전술된 바와 같이 디누데이션 공정 흐름을 수행함으로써, 우선적으로는 표층 부분에서 불순물이 제거되며, 특히 불순물 준위를 벌크 불순물 준위보다 낮게 감소시킨다.
정량적으로, 디누데이션은 표층 불순물 준위를 벌크 불순물 준위의 80% 이하로, 통상은 70% 이하, 60% 이하, 50% 이하, 그리고 특정 구현예에서는 40% 이하 또는 심지어 더 낮게 감소시키는 데에 효과적이다. 특정 구현예에서는, 표층 불순물 준위가 벌크 불순물 준위의 적어도 1/10 보다 적을 수 있다. 구체적인 데이터 포인트를 참조하면, 표층 불순물 준위가 100 ppb 원자 Fe, 통상 더 낮게, 예컨대 50 ppb 원자 Fe 이하 또는 심지어 35 ppb 원자 Fe 이하로 감소된다는 것이 시험을 통해 증명되었다. 실제로, 차세대 초순도 부품의 Fe 함량 수준이 20 ppb 미만, 심지어는 10 ppb 미만이 됨을 보여 주었다.
전술된 디누데이션 접근법은 불순물의 형태로 있는 철 규화물(iron silicides) 및 전이금속 규화물이 SiC-함유 부품의 스크류 위치 및/또는 결정립계와 같은 결함을 따라 용해되어 빠르게 확산되는 성질을 활용한다. 전술된 고체상 게더링 접근법 또는 기체상 게더링 접근법에 의해, 자유표면 측으로 우선적으로 확산 될 수 있게 할 수 있다. 어느 접근법에서든, 다양한 불순물종의 농도구배를 생성하고, 외측 표면으로 확산시키는 구동력을 지속하기 위해서 게더링이 효과적이다.
일 특징에 따르면, 목표 부분의 제거와 후속의 디누데이션 처리는 반도체 제조 환경에서 공정 부품을 사용하기 전에 수행될 수 있다. 그럼으로써, 전술된 단계들은, 예컨대 최종 사용자보다는 공정 부품의 제조자(예컨대, 반도체 부품 제조자/웨이퍼 프로세서)에 의해 반도체 제조 환경과 떨어져서 별도로 수행될 수 있다. 공정 부품을 완전히 처리한 후, 제조 환경에서 직접 그리고 신속하게 사용되도록 기밀 수송 용기에 포장할 수 있다.
처리 전후의 CVD-SiC 부품을 특징화하기 위한 구체적인 측정 기법에 관해서는, 특히 이차이온 질량분석법(SIMS)을 이용한다. 기타 기법으로는 예를 들어 GDMS가 있다. 본원에 사용된 바와 같이, 벌크 불순물 준위는 외부표면부의 임의의 깊이에서의 불순물 준위에 해당되며, 여기서의 깊이는 순도 수준이 먼저 안정되는, 다시 말해 외부표면부의 이러한 깊이 그 이상에서 불순물 준위가 일반적으로 일정해지는 지점이다. 전술된 벌크 불순물 준위와, '더러운' 하부의 부품 또는 기판과 관련된 더 깊은 불순물 준위와 혼동하여서는 안 되며; 따라서 벌크 불순물 준위는 외측 표면(0nm) 위치로부터 일정한 낮은 지점에 이르는 불순물 준위의 첫 번째 발생과 연관된다. 불순물 검출에는 대개 어느 정도의 편차가 있으며, 여기서 편차는 깊이에 따른 불순물 측정 준위값의 변동을 나타낸다. 본원에 달리 명시되지 않는 한, 원 데이터(최초의 측정자료)를 보고하는 한편, 특정한 불순물 준위 데이터 포인트 및 구체적으로 벌크 불순물 준위는 데이터에 따른 불순물 함량의 경향, 다시 말해 평활화된(smoothed) 데이터에 기초한다. 본원에 보고된 특징화 연구에 따르면, 통상 벌크 불순물 준위는 대개 3 마이크론의 깊이까지 미친다는 것이 밝혀졌다. 따라서, 벌크 불순물 준위는 약 3 내지 10㎛ 범위, 예컨대 3 내지 5 ㎛ 범위 내의 깊이에서 구할 수 있다. 거리에 따른 자연 불순물 농도 편차가 주어진 경우, 이하에 보고되는 것들과 같은 벌크 불순물 준위는 위에서 주목한 바와 같은 평활화된 데이터 그래프로부터, 다시 말해 표준 평활법에 따라 원 데이터를 가장 잘 나타내는 그래프로부터 구한다. 그러나, 벌크 불순물 준위가 미치는 특정 깊이값은 외부표면부를 형성하기 위하여 사용된 특정 CVD 공정의 공정 조건들에 따르며, 이러한 조건들로는 사용된 특정 도구, 사용된 가스, 온도, 압력 및 기타 처리 매개변수가 포함된다.
데이터 및 이하의 설명은 후처리된 CVD-SiC 시료들뿐 아니라 복수의 초기 증착상태의 CVD-SiC 시료에 행해지는 특징화 연구에 중점을 두었다.
실시예들
실시예 1
표준 공정을 이용하여 25mm x 75mm x 6mm 크기의 Si:SiC 쿠폰들을 제조하였다. 이들 쿠폰을 희석산으로 초음파 세척하고, 탈이온수로 세정한 후 건조하였다. 세척된 쿠폰을 CVD 반응기 내에 장착하고, 50 내지 75 마이크론 두께의 CVD 막을 Si:SiC 쿠폰들의 표면에 증착시켰다. 코팅의 순도에 대한 장치의 영향을 더 이해하기 위해, 두 상이한 코팅 시스템(장치 A 및 장치 B)을 사용하여 다중 코팅 과정을 수행하였다.
CVD를 통해 도포된 Si:SiC 쿠폰의 표면에서의 불순물 준위를 이차이온 질량분석법(SIMS)으로 분석하였다. SIMS 분석은 깊이 분포 모드에서 카메라 3f 기구를 사용하여 O2 + 플라즈마로 행하였다. 정확한 불순물 측정을 위하여 이온 주입 SiC 표준들을 사용하여 이러한 기구의 눈금을 조정하였다. 양호한 검출 한계가 가능하도록 Fe 및 Cr에만 분석을 집중하였다(즉 Fe에 대해 1e15 원자/cc 및 Cr에 대해 1e14 원자/cc). 보다 높은 감도와 1e14원자/cc와 같이 보다 낮은 Fe 검출 한계를 가진 SIMS 기구를 이용하여 몇 번 더 분석하였다. 달리 명시되지 않는 한, 이하에 기술되는 결과는 중간 기계가공 공정을 거치지 않은 초기 증착상태 또는 제거된 상태(as-removed)의 CVD-SiC를 나타낸다.
장치 A에 의해 처리된 시료의 CVD-SiC 층에 대한 SIMS 분석은 도 2에 도시된 바와 같이 Fe와 Cr 모두의 표면 오염도가 벌크값보다 500-1000배 높음을 가리킨다. 벌크에서 Fe 농도는 1e15 원자/cc 미만이고 Cr 농도는 1e14 원자/cc 미만으로, 이는 CVD-SiC 코팅재의 경우에 일반적인 현상이다.
도 3에 도시된 바와 같이, 유사한 높은 표면 불순물 농도가 장치 B를 사용하여 증착된 CVD-SiC 층에서도 관찰되었다.
표면의 Fe 농도는 1e18 원자/cc를 초과하다가, 특징화 작업 하에 특정 시료에 대하여 CVD-SiC 코팅 내측으로 0.5 마이크론 깊이 내에서 1e15 원자/cc 미만인 벌크값까지 감소한다. 초기 증착상태 코팅재의 표면에서는 높은 불순물 농도가 보편적임을 증명하기 위해, CVD 필름의 형성을 위해 사용된 반응 가스들에 대해 보다 높은 불순물들을 가진 CVD-SiC 코팅 상에서 세 번째 시험을 수행하였다. 불순물 고함유 상태는 도 4에 도시된 바와 같이 보다 높은 불순물 준위를 가진 코팅에서도 관찰되었다. 표면에서의 Fe 농도는 5e17 원자/cc를 초과하다가, 0.6-0.7 마이크론 상에서 4e16 원자/cc인 벌크 Fe 농도로 감소된다.
표면에서의 불순물 고함유 상태에 대한 메커니즘을 현재 잘 이해할 수는 없지만, CVD-SiC 증착 공정 동안 Si:SiC 기판의 표면으로부터의 불순물이 이동하는 현상과 연관되거나, 냉각 도중에 Fe가 막의 내부로부터 표면으로 분리되는 현상과 연관되어 있을 수 있다.
장치 A를 이용하여 제조된 두 상이한 유형의 CVD-SiC 코팅재, 즉 표준 코팅 및 저순도 코팅을 선택하여 세척 처리하였다. 이들 쿠폰을 CVD를 통해 도포된 캔틸레버형 패들에 장착하고, SiC 공정 튜브와 복수의 세척된 석영 배플이 구비된 확산-노(diffusion furnace) 내부에 배치하였다.
O2 흐름 하에 6-14 시간 동안 950-1350℃에서 이들 쿠폰을 최대 10% 농도의 HCl 가스로 산화시켰다. 열처리 조건은, 명목상 산화막 두께의 0.5배인 약 0.45-0.60에 해당하는 CVD-SiC의 타겟 부분을 소비함으로써 CVD-SiC 표면에 두꺼운 열산화막을 성장시킬 수 있도록 선택되었다. 산화공정은 CVD-SiC상의 산화막에 Fe와 같은 전이금속 불순물을 농축시키는 것에 도움이 된다. HCl 가스가 성장 산화막 표면상의 불순물을 휘발시키는 것에 도움이 되지만, HCl 처리가 성장 산화막 내에 트랩된 금속을 상당히 제거한다고는 믿어지지 않는다. 전체적인 공정은 SiO2를 형성하기 위한 반응 SiC+3/2 02(g) = SiO2+CO(g)을 통해 CVD-SiC 층의 오염된 타겟 부분을 소모한다.
산화막 내의 벌크 불순물을 제거하기 위해, HF-HCl 혼합물(1:1 산 혼합물)을 이용한 산조(acid bath) 내에서 산화막을 스트리핑하였다. 이렇게 얻은 표면에서의 불순물 농도를 도 5에 도시하였다.
SIMS 분석 결과는, 표면의 Fe 농도가 초기 CVD-SiC 쿠폰 상에서의 5e17 원자/cc 초과 상태에서 세척된 쿠폰 상에서의 5e16 원자/cc 미만 상태로 감소하는 등 세척처리를 통해 10배로 개선되었음을 가리키고 있다. 벌크 불순물 농도는 1e15 원자/cc 미만의 상태에 일정하게 유지되었다. 세척 사이클이 표면 불순물 농도를 감소시키기는 하였지만, 표면 불순물 농도는 여전히 벌크보다 50배 높았다. 그리하여, 부가적인 세척 사이클을 수행함으로써 표면에서의 Fe 농도를 더 감소시켰다. 분석과정에서의 검출 한계 문제들과 노이즈 때문에 두 번째 세척 사이클의 효과를 SIMS를 사용하여 양자화할 수 없었다. 따라서 표면 불순물 준위와 벌크 불순물 준위 사이의 사소한 차이점을 구별하는 데에 도움이 되도록, 보다 높은 불순물(도 4에 도시됨)을 가진 CVD-SiC 시료를 이용하여 세척 사이클을 여러 번 반복하였다.
보다 낮은 순도의 CVD-SiC 시료를 표준 CVD-SiC 시료와 유사한 방법으로 세척하였다. HF-HCl 용액에 의해 추후에 스트리핑되는 산화막을 성장시키기 위해, O2 흐름 하에 6-14 시간 동안 950-1350℃에서 먼저 이들 쿠폰을 최대 10% 농도의 HCl 가스로 산화시켰다. 세척 사이클을 두 번 반복하여 CVD-SiC 표면 내측으로 더 깊게 존재하는 재료를 제거함으로써 Fe-고함유 표면층을 제거하였다.
도 6에는 두 번의 세척 사이클을 거친 후의 쿠폰들에 대한 SIMS 분석결과가 나타나 있다. 이중 세척 사이클은 오염된 표면층을 완전히 제거하는데 효과적이었으며, 표면 불순물 농도는 벌크 불순물 농도와 비슷하였다.
더 나아가, 도 7을 통해 증명된 바와 같이, 본원에 기술된 기법들을 수행하여 표면의 불순물 준위가 벌크 불순물 준위 이하가 되도록, 다시 말해 벌크 불순물 준위와 거의 같거나 작게 되도록 한다. 예를 들어, 도 7에 도시된 바와 같이, 초기 두 번의 세척 사이클 후에 더 이상의 순도 개선 없이 부가적으로 두 번의 세척 사이클을 수행하였다.
실시예 2
평활한 표면을 제공하도록 기계가공과 후속으로는 표준 공정을 이용하여 6mm x 18mm x 3mm 크기의 Si:SiC 쿠폰들을 제조하였다. 이들 쿠폰을 희석산으로 초음파 세척하고, 탈이온수로 세정한 후 건조하였다. 세척된 쿠폰을 CVD 반응기 내에 장착하고, 25 내지 35 마이크론 두께의 CVD 막을 Si:SiC 쿠폰들의 표면에 증착시켰다. CVD를 통해 도포된 시료를 25 내지 35 마이크론 두께의 CVD 막으로 재도포시킴으로써 CVD 반응기 내 쿠폰들이 고정되어 있는 영역 가까이의 모든 코팅박막을 완전히 밀봉하였다. 세척 시험용으로, 20 ppb의 정상 Fe 농도와 500-900 ppb의 높은 Fe 농도를 가진 CVD-SiC 막이 구비된 쿠폰들을 제조하였다.
이들 쿠폰을 CVD를 통해 도포된 캔틸레버형 패들에 장착하고, SiC 공정 튜브와 복수의 세척된 석영 배플이 구비된 확산-노 내부에 배치하였다.
HF-HCl 용액에 의해 추후에 스트리핑되는 산화막을 성장시키기 위해, O2 흐름 하에 6-14 시간 동안 950-1350℃에서 먼저 이들 쿠폰을 최대 10% 농도의 HCl 가스로 산화시켰다. Fe-고함유 표면층의 완전한 제거를 확실하게 위해 세척 사이클을 여섯 번 반복하였으며, 도 8에 도시된 바와 같이 SIMS 분석에 의해 Fe-고함유 표면층이 제거되었음을 확인하였다.
이들 세척된 쿠폰을 CVD를 통해 도포된 캔틸레버형 패들에 장착하고, SiC 공정 튜브와 복수의 세척된 석영 배플이 구비된 확산-노 내부에 배치하였다.
최대 10 vol% 농도의 HCl 가스를 이용하는 5-10 SLPM에서, Ar 흐름 하에 6-14 시간 동안 1000-1300℃에서 이들 쿠폰을 열처리하였다(thermally annealed). 디누데이션 처리는, 금속 할로겐화물을 형성하도록 HCl과 반응하여 추후에 제거되는 곳인 표면으로의 금속 불순물 확산에 따라 결정된다. 이러한 처리를 위한 조건은, CVD-SiC 막을 분해하지 않고도 전이금속과 전이금속 규화물을 기체상 금속 염화물로 증발시키기에 적합한 염소 분위기를 보장하도록 선택되었다. 또한, Fe의 저확산계수(10-14 cm2/s) 때문에 200-250nm의 최소 디누데이션 깊이를 얻기 위해서는 장시간의 열처리가 요구된다. 소량의 공기를 또한 분위기 내로 흘려보내어, 산화막의 형태로 쿠폰 상에 보호박막을 형성함으로써 CVD-SiC에 대한 HCl의 공격을 추가로 제한하였다. 공기를 첨가하는 일이 SiC 안정성에 유용하기는 하지만, 과도한 공기 유량은 산화막을 지나치게 두껍게 만들어 불순물의 확산을 저해하고 디누데이션 효과를 떨어뜨린다. 그러므로 CVD-SiC 표면에서의 산화막 두께를 500 내지 1500Å로조절하였다.
Ar 및 HCl 가스로 처리되고 나서 세척된 시료에 대한 SIMS 분석결과를 도 9에 나타내었다. Fe 농도는 표면에서의 3E14 원자/cc에서 벌크에서의 2.2E16 원자/cc로 100배 만큼 감소하였다. Fe-저함유 표면 영역은 표면으로부터 최대 215nm의 깊이까지 확장된다. Fe-저함유 표면 영역은 "디지(Denuded Zone)"로 불려진다.
낮은 Fe 순도의 시료에 대해 기술한 바와 같은 유사한 방법을 이용하여 정상 Fe 순도의 시료를 또한 세척하였다. HCl에서의 산화반응으로 된 초기 세척 단계에 이어 HF산 세척을 거친 시료 내의 Fe 농도는 기구의 검출 한계를 밑돌았다. 따라서, 표면에서의 디지(DZ)를 SIMS 분석법으로 검출할 수 없었다. 하지만 정상 Fe 순도의 시료가, 벌크보다 낮은 Fe 농도를 가진 표면에서 유사한 "디지(Denuded Zone)"를 가질 것이라 예상할 수 있다.
실시예 3 ( 비교예 )
평활한 표면을 제공하도록 기계가공과 후속으로는 표준 공정을 이용하여 6mm x 18mm x 3mm 크기의 Si:SiC 쿠폰들을 제조하였다. 이들 쿠폰을 희석산으로 초음파 세척하고, 탈이온수로 세정한 후 건조하였다. 세척된 쿠폰을 CVD 반응기 내에 장착하고, 25 내지 35 마이크론 두께의 CVD 막으로 각각 두 번 도포하였다. 세척 시험용으로, 500-900 ppb의 높은 Fe 농도를 가진 CVD-SiC 막이 구비된 쿠폰들을 제조하였다.
이들 쿠폰을 CVD를 통해 도포된 캔틸레버형 패들에 장착하고, SiC 공정 튜브와 복수의 세척된 석영 배플이 구비된 확산-노 내부에 배치하였다.
최대 10 vol% 농도의 HCl 가스를 이용하는 5-10 SLPM에서, Ar 흐름 하에 6-14 시간 동안 1000-1300℃에서 이들 쿠폰을 열처리하고 동일한 분위기의 가스 흐름으로 냉각하였다. 소량의 공기를 또한 분위기 내로 흘려보내어, 산화막의 형태로 쿠폰 상에 보호박막을 형성함으로써 CVD-SiC에 대한 HCl의 공격을 추가로 제한하였다.
Ar 및 HCl 가스로 처리되고 나서 세척된 시료에 대한 SIMS 분석결과를 도 10에 나타내었다. 표면 가까이의 Fe 농도는, 초기 증착상태에 있는 CVD에서의 2E18 원자/cc로부터 Ar 및 HCl 가스로 처리된 시료에서의 1E17 원자/cc 미만으로 감소하였다. 게다가, 최대 Fe 농도 역시 2배 만큼 감소하였다. 그러므로, 200nm의 깊이에 대해 얇은 디지(DZ)가 형성되고, 그 후 Fe 농도가 증가한다. 결국 Fe 농도는 재료의 벌크에서 5E16 미만의 벌크 불순물 준위까지 감소된다. 낮은 금속 확산 속도 때문에, CVD-SiC 내 침투 깊이는 0.4 마이크론 미만이며, Ar 및 HCl에서의 직접적인 열처리법이 CVD-SiC 막의 처음 200nm를 세척하는 데에 효과적이다. 따라서, 효과적인 디누데이션 처리를 위해서는, 디누데이션 처리 전에 Fe-고함유 불순물 분포를 제거시키는 것이 중요하다.
낮은 Fe 순도의 시료에 대해 기술한 바와 같은 유사한 방법을 이용하여 정상 Fe 순도의 시료를 또한 세척하였다. HCl에서의 산화반응으로 된 초기 세척 단계에 이어 HF산 세척을 거친 시료 내의 Fe 농도는 기구의 검출 한계를 밑돌았다. 따라서, 표면에서의 디지(DZ)를 SIMS 분석법으로 검출할 수 없었다. 하지만 정상 Fe 순도의 시료가, 벌크보다 낮은 Fe 농도를 가진 표면에서 유사한 "디지(Denuded Zone)"를 가질 것이라 예상할 수 있다.
전술된 내용을 근거로 명백히 알 수 있는 바와 같이, 특정 구현예는, 외측 표면 불순물 준위, 특히는 표층 불순물 준위를 거의 벌크의 불순물 준위로 감소시킬 수 있는 목표 부분을 제거하는 단계를 통합하는 공정 흐름에 따른다. 그러면 후속의 디누데이션 공정은 현저하게 낮은 불순물 준위를 가지는 국부 영역을 부품의 외측 표면에 생성하는 데에 효과적이 된다. 전술된 디누데이션 접근법은 통상 고체상 게더링 메커니즘이나 또는 기체상 게더링 메커니즘에 따라 결정되며, 이들 접근법은 부품의 표면에 불순물을 이동시키는 불순물 준위 농도구배를 생성하는 데에 효과적이다.
상기 구현예들은 부품의 외측 표면으로부터 약 200nm의 깊이까지 확장되는 디지(DZ)를 설명하였다. 고온 열처리 체류 기간을 연장함으로써, 예를 들어 300nm, 400nm 또는 500nm의 깊이까지 더 확장된 디지(DZ)를 얻을 수 있다. 예를 들어 열처리 기간을 24시간까지 연장하면, 250nm 이상의 깊이까지 확장되는 디지(DZ)를 달성할 것으로 기대된다. 열처리 온도를 예컨대 1300℃까지 상승시킴으로써 디지(DZ)를 또한 확장시킬 수 있으며, 이 경우에는 350nm 이상의 디누데이션 깊이가 달성된다. 그 외에, HCl 가스 유량을 증가시킴으로써 디지(DZ)를 또한 확장시킬 수 있다. 이들 경우, 전술된 표층 불순물 준위는 100nm를 초과하여, 200nm 이상까지 확장되며, 또는 기타 구현예에서는 300nm 이상, 400nm 이상까지 확장된다.
미국특허 제6,277,194호에 기술된 방법과 같이 반도체급 부품의 불순물 준위를 감소시키려는 시도가 이전에 있어왔다는 것을 주목한다. 이러한 방법에서는 탄화규소로 형성가능한 부품 상에 게더층이 증착된다. 그러나, 미국특허 제6,277,194호에 기술된 방법은 본 발명의 구현예들에 의해 달성되는 디누데이션 영역을 생성하는 데에는 효과적이지 않다. 미국특허 제6,277,194호에 기술된 공정 흐름이 불순물 준위의 전반적인 감소를 위해서는 충분할지 모르나, 전술된 구현예들에 따라 벌크 불순물 준위보다 현저히 낮은 CVD-SiC 재료의 불순물 준위를 가지며 본원의 구현예들에 따른 주목할만하고 정량화될 수 있는 디누데이션 영역을 달성할 수 없다. 마찬가지로, 여러 번 반복되는 세척 사이클이라 할지라도 이는 디지(DZ)를 형성하기에 비효과적이며, 세척 사이클 단독으로는 본 발명의 여러 구현예들에 따라 기술된 바와 같은 개선된 불순물 감소효과를 달성하지 못한다.
전술된 발명의 주제는 제한적이 아닌 예시적으로 구성되며, 첨부된 청구항들은 본 발명의 범위 내에 속하는 모든 변형, 개선사항, 및 기타 구현예들을 포함하고자 함이다. 따라서, 법으로 허용되는 최대 범위로, 본 발명의 범주는 하기의 청구항들 및 이들에 동등한 사항들에 대해 최대 허용 가능한 해석에 의해 결정되며 상세한 설명에 의해 제한되지 않는다.

Claims (22)

  1. 탄화규소로 이루어진 외부표면부를 가진 반도체 공정 부품으로, 외부표면부는 표층 불순물 준위 및 벌크 불순물 준위를 가지며, 여기서 표층 불순물 준위는 외부표면부 내측으로 0nm 내지 100nm 깊이의 평균 불순물 준위이고, 벌크 불순물 준위는 외부표면부 내측으로 3.0 마이크론 이상의 깊이에서 측정되고, 표층 불순물 준위는 벌크 불순물 준위의 80% 이하로, Fe, Cr 및 Ni 중 하나의 농도에 기반하는, 부품.
  2. 제2항에 있어서, 표층 불순물 준위는 벌크 불순물 준위의 70% 이하인 것인 부품.
  3. 제3항에 있어서, 표층 불순물 준위는 벌크 불순물 준위의 60% 이하인 것인 부품.
  4. 제1항에 있어서, 표층 불순물 준위와 벌크 불순물 준위는 Fe 농도에 기반하며, 표층 불순물 준위는 100 ppb 원자 Fe 이하인 것인 부품.
  5. 제4항에 있어서, 표층 불순물 준위는 50 ppb 원자 Fe 이하인 것인 부품.
  6. 제1항에 있어서, 외부표면부는 주로 CVD-SiC로 형성되는 것인 부품.
  7. 제6항에 있어서, CVD-SiC는 SiC를 함유하는 기판 상에 증착되는 것인 부품.
  8. 제7항에 있어서, 기판은 원소 규소와 함침된 SiC를 함유하는 것인 부품.
  9. 제7항에 있어서, CVD-SiC 막의 두께는 약 10 내지 약 1000μm 범위 내에 속하는 것인 부품.
  10. 제6항에 있어서, 부품은 자립형 CVD-SiC 부품.
  11. 제1항에 있어서, 표층 불순물 준위와 벌크 불순물 준위는 Cr, Fe, Cu, Ni, Al, Ca, Na, Zn 및 Ti 농도 중 적어도 하나에 기반하는 것인 부품.
  12. 제11항에 있어서, 표층 불순물 준위와 벌크 불순물 준위는 Fe 농도에 기반하는 것인 부품.
  13. 제1항에 있어서, 반도체 공정 부품은 반도체 웨이퍼 패들, 공정 튜브, 웨이퍼 보트, 라이너, 페데스탈, 긴 보트, 캔틸레버 로드, 웨이퍼 캐리어, 공정 챔버, 더미 웨이퍼, 웨이퍼 서셉터, 포커스 링, 현가 링으로 구성된 군으로부터의 부품으로 이루어지는 부품.
  14. 제13항에 있어서, 웨이퍼 보트인 부품.
  15. SiC의 화학기상증착법에 의해 형성된 외부표면부를 포함하는 반도체 공정 부품을 제공하는 단계와,
    외부표면부 내측으로 0nm 내지 100nm 깊이의 평균 불순물 준위인 표층 불순물 준위와, 외부표면부 내측으로 3.0 마이크론 이상의 깊이에서 측정되는 벌크 불순물 준위를 가진 외부표면부의 목표 부분을 제거하는 단계와,
    외부표면부의 표면으로부터의 불순물을 확산하기 위해 부품을 열처리함으로써, 표층 불순물 준위가 벌크 불순물 준위의 80% 이하가 되도록 하는 단계
    를 포함하는 반도체 공정 부품의 디누딩(denuding) 방법.
  16. 제15항에 있어서, 외부표면부에 적층되는 게더층을 형성함으로써 열처리 도중에 불순물이 게더층 내로 이동되도록 하는 단계를 더 포함하는 방법.
  17. 제16항에 있어서, 게더층은 외부표면부의 불순물 확산계수보다 적어도 102배 큰 불순물 확산계수를 가지는 것인 방법.
  18. 제16항에 있어서, 게더층은 외부표면부의 산화처리에 의해 형성된 산화규소막을 포함하거나, 또는 증착법에 의해 형성된 다결정 실리콘을 포함하는 것인 방법.
  19. 제15항에 있어서, 열처리를 5시간 이상의 기간 동안 1150℃ 이상의 온도에서 수행하는 방법.
  20. 제15항에 있어서, 열처리를 할로겐 가스의 존재 하에 수행하는 방법.
  21. 제15항에 있어서, 표층 불순물 준위는 벌크 불순물 준위의 70% 이하인 것인 방법.
  22. 제15항에 있어서, 표층 불순물 준위는 100 ppb 원자 Fe 이하인 것인 방법.
KR1020107015114A 2007-12-20 2008-12-15 반도체 공정 부품의 처리 방법 및 이에 의해 형성되는 부품 KR20100101640A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1561207P 2007-12-20 2007-12-20
US61/015,612 2007-12-20

Publications (1)

Publication Number Publication Date
KR20100101640A true KR20100101640A (ko) 2010-09-17

Family

ID=40787523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107015114A KR20100101640A (ko) 2007-12-20 2008-12-15 반도체 공정 부품의 처리 방법 및 이에 의해 형성되는 부품

Country Status (6)

Country Link
US (1) US8058174B2 (ko)
JP (2) JP5480153B2 (ko)
KR (1) KR20100101640A (ko)
CN (1) CN101884099B (ko)
TW (1) TWI421965B (ko)
WO (1) WO2009085703A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009105635A2 (en) * 2008-02-21 2009-08-27 Saint-Gobain Ceramics & Plastics, Inc. Ceramic paddle
DE112012003035B4 (de) * 2011-07-20 2024-01-18 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung einer Halbleitervorrichtung
JP5803786B2 (ja) * 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
CN103319180B (zh) * 2013-07-01 2014-06-18 潍坊华美精细技术陶瓷有限公司 反应烧结碳化硅悬臂桨的制作方法
JPWO2016038664A1 (ja) * 2014-09-08 2017-04-27 三菱電機株式会社 半導体アニール装置
EP3159325B1 (en) 2015-10-22 2020-07-08 Rolls-Royce High Temperature Composites Inc Reducing impurities in ceramic matrix composites
JP6128262B2 (ja) * 2016-05-20 2017-05-17 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1900053A (en) 1928-11-22 1933-03-07 United Shoe Machinery Corp Rack
US2233434A (en) 1937-12-06 1941-03-04 William F Smith Ceramic support
GB893041A (en) 1958-04-03 1962-04-04 Wacker Chemie Gmbh Process for the manufacture of shaped bodies of silicon carbide
US3219182A (en) 1963-06-17 1965-11-23 Jackes Evans Mfg Company Stacking clip
GB1394106A (en) 1972-08-12 1975-05-14 Tarabanov A S Method of preparing an antifriction material
US3951587A (en) 1974-12-06 1976-04-20 Norton Company Silicon carbide diffusion furnace components
SE8004352L (sv) 1979-06-14 1980-12-15 Atomic Energy Authority Uk Vermeoverforingselement och -system
US4900531A (en) 1982-06-22 1990-02-13 Harry Levin Converting a carbon preform object to a silicon carbide object
GB2130192B (en) 1982-10-28 1987-01-07 Toshiba Ceramics Co Silicon carbide-based molded member for use in semiconductor manufacture
JPS60246264A (ja) 1984-05-23 1985-12-05 東芝セラミツクス株式会社 炭化珪素質材料の製造方法
JPS6212666A (ja) 1985-07-09 1987-01-21 東芝セラミツクス株式会社 半導体用炉芯管の製造方法
US4944904A (en) 1987-06-25 1990-07-31 General Electric Company Method of obtaining a fiber-containing composite
US5021367A (en) 1987-06-25 1991-06-04 General Electric Company Fiber-containing composite
US5043303A (en) 1987-09-28 1991-08-27 General Electric Company Filament-containing composite
US4978567A (en) 1988-03-31 1990-12-18 Materials Technology Corporation, Subsidiary Of The Carbon/Graphite Group, Inc. Wafer holding fixture for chemical reaction processes in rapid thermal processing equipment and method for making same
US4998879A (en) 1988-04-29 1991-03-12 Norton Company High purity diffusion furnace components
US4889686A (en) 1989-02-17 1989-12-26 General Electric Company Composite containing coated fibrous material
US4981822A (en) 1989-02-17 1991-01-01 General Electric Company Composite containing coated fibrous material
FR2643898B1 (fr) 1989-03-02 1993-05-07 Europ Propulsion Procede de fabrication d'un materiau composite a matrice ceramique a tenacite amelioree
FR2668480B1 (fr) 1990-10-26 1993-10-08 Propulsion Ste Europeenne Procede pour la protection anti-oxydation d'un materiau composite contenant du carbone, et materiau ainsi protege.
JPH0521303A (ja) * 1991-04-30 1993-01-29 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
US5589116A (en) 1991-07-18 1996-12-31 Sumitomo Metal Industries, Ltd. Process for preparing a silicon carbide sintered body for use in semiconductor equipment
JPH05152229A (ja) * 1991-11-26 1993-06-18 Mitsubishi Materials Corp 熱処理炉
US5238619A (en) 1992-03-30 1993-08-24 General Electric Company Method of forming a porous carbonaceous preform from a water-based slurry
US5395807A (en) 1992-07-08 1995-03-07 The Carborundum Company Process for making silicon carbide with controlled porosity
CA2099788A1 (en) 1992-07-31 1994-02-01 Michael A. Pickering Ultra pure silicon carbide and high temperature semiconductor processing equipment made therefrom
JP3250628B2 (ja) 1992-12-17 2002-01-28 東芝セラミックス株式会社 縦型半導体熱処理用治具
US5417803A (en) 1993-09-29 1995-05-23 Intel Corporation Method for making Si/SiC composite material
US5846611A (en) 1993-10-27 1998-12-08 Societe Europeene De Propulsion Chemical vapor infiltration process of a material within a fibrous substrate with creation of a temperature gradient in the latter
FR2714076B1 (fr) 1993-12-16 1996-03-15 Europ Propulsion Procédé de densification de substrats poreux par infiltration chimique en phase vapeur de carbure de silicium.
US5509555A (en) 1994-06-03 1996-04-23 Massachusetts Institute Of Technology Method for producing an article by pressureless reactive infiltration
JPH07328360A (ja) 1994-06-08 1995-12-19 Tokai Konetsu Kogyo Co Ltd 多孔質炭化珪素ヒータ
US5538230A (en) 1994-08-08 1996-07-23 Sibley; Thomas Silicon carbide carrier for wafer processing
US5514439A (en) 1994-10-14 1996-05-07 Sibley; Thomas Wafer support fixtures for rapid thermal processing
US5628938A (en) 1994-11-18 1997-05-13 General Electric Company Method of making a ceramic composite by infiltration of a ceramic preform
JP3218164B2 (ja) 1995-05-31 2001-10-15 東京エレクトロン株式会社 被処理体の支持ボート、熱処理装置及び熱処理方法
JP3122364B2 (ja) 1996-02-06 2001-01-09 東京エレクトロン株式会社 ウエハボート
KR19990077350A (ko) 1996-02-29 1999-10-25 히가시 데쓰로 반도체웨이퍼의 열처리용 보트
US5904892A (en) 1996-04-01 1999-05-18 Saint-Gobain/Norton Industrial Ceramics Corp. Tape cast silicon carbide dummy wafer
US6776289B1 (en) 1996-07-12 2004-08-17 Entegris, Inc. Wafer container with minimal contact
DE69722873T2 (de) 1996-08-27 2004-05-19 Asahi Glass Co., Ltd. Hoch korrosionsbeständiges Siliziumcarbidprodukt
JPH10197837A (ja) 1996-12-27 1998-07-31 Dainippon Screen Mfg Co Ltd マルチチャンネル光変調装置
US6024898A (en) 1996-12-30 2000-02-15 General Electric Company Article and method for making complex shaped preform and silicon carbide composite by melt infiltration
JPH10228974A (ja) 1997-02-14 1998-08-25 Tokai Konetsu Kogyo Co Ltd エアヒータ用炭化けい素発熱体
US5770324A (en) 1997-03-03 1998-06-23 Saint-Gobain Industrial Ceramics, Inc. Method of using a hot pressed silicon carbide dummy wafer
JPH10245266A (ja) * 1997-03-05 1998-09-14 Toyo Tanso Kk 炭化ケイ素質成形体の純化方法
JPH10253259A (ja) 1997-03-12 1998-09-25 Tokai Konetsu Kogyo Co Ltd ローラハース炉用ローラ材及びその製造方法
JP3494554B2 (ja) 1997-06-26 2004-02-09 東芝セラミックス株式会社 半導体用治具およびその製造方法
US6379575B1 (en) 1997-10-21 2002-04-30 Applied Materials, Inc. Treatment of etching chambers using activated cleaning gas
DE19749462C1 (de) 1997-11-10 1999-03-04 Deutsch Zentr Luft & Raumfahrt Verfahren zur Herstellung eines mit Kohlenstoff-Fasern verstärkten, keramisierten Formkörpers und Verwendung eines solchen Formkörpers
JPH11238728A (ja) 1997-12-16 1999-08-31 Fujitsu Ltd 半導体デバイスの製造の際に使用される熱処理治具及びその製造法
JPH11209115A (ja) 1998-01-23 1999-08-03 Toyo Tanso Kk 高純度ｃ／ｃコンポジットおよびその製造方法
JP2000044223A (ja) 1998-07-28 2000-02-15 Toshiba Ceramics Co Ltd 炭化珪素の製造方法
JP2000119079A (ja) * 1998-08-11 2000-04-25 Toshiba Ceramics Co Ltd 半導体熱処理用Ｓｉ−ＳｉＣ製部材およびその製造方法
BR9914094B1 (pt) 1998-09-28 2009-01-13 processo de baixa pressço para a fabricaÇço de um compàsito de diamante a partir de partÍculas de diamante, e, compàsito de diamante produzido pelo mesmo.
US6171400B1 (en) 1998-10-02 2001-01-09 Union Oil Company Of California Vertical semiconductor wafer carrier
FR2784695B1 (fr) 1998-10-20 2001-11-02 Snecma Densification de structures poreuses par infiltration chimique en phase vapeur
TW460617B (en) 1998-11-06 2001-10-21 United Microelectronics Corp Method for removing carbon contamination on surface of semiconductor substrate
US6162543A (en) 1998-12-11 2000-12-19 Saint-Gobain Industrial Ceramics, Inc. High purity siliconized silicon carbide having high thermal shock resistance
US6225594B1 (en) 1999-04-15 2001-05-01 Integrated Materials, Inc. Method and apparatus for securing components of wafer processing fixtures
FR2793311B1 (fr) 1999-05-05 2001-07-27 Snecma Dispositif de chargement de pieces a traiter thermiquement
EP1065294B1 (en) 1999-06-04 2003-10-15 Goodrich Corporation Method and apparatus for pressure measurement in a CVI/CVD furnace
EP1061042A1 (en) 1999-06-15 2000-12-20 Iljin Nanotech Co., Ltd. Method for gas phase purification of carbon nanotubes by thermal treatment in diffusion furnace
US6099645A (en) 1999-07-09 2000-08-08 Union Oil Company Of California Vertical semiconductor wafer carrier with slats
JP2001048649A (ja) 1999-07-30 2001-02-20 Asahi Glass Co Ltd 炭化ケイ素およびその製造方法
US6395203B1 (en) 1999-08-30 2002-05-28 General Electric Company Process for producing low impurity level ceramic
US6296716B1 (en) 1999-10-01 2001-10-02 Saint-Gobain Ceramics And Plastics, Inc. Process for cleaning ceramic articles
US6277194B1 (en) * 1999-10-21 2001-08-21 Applied Materials, Inc. Method for in-situ cleaning of surfaces in a substrate processing chamber
DE60032358T2 (de) 2000-02-15 2007-10-25 Toshiba Ceramics Co., Ltd. Verfahren zur herstellung von si-sic-gliedern zur thermischen behandlung von halbleitern
US6890861B1 (en) * 2000-06-30 2005-05-10 Lam Research Corporation Semiconductor processing equipment having improved particle performance
AU2001277074A1 (en) 2000-07-24 2002-02-05 Saint-Gobain Ceramics And Plastics, Inc. Process for cleaning ceramic articles
US20020130061A1 (en) 2000-11-02 2002-09-19 Hengst Richard R. Apparatus and method of making a slip free wafer boat
EP1219578B1 (en) 2000-12-27 2006-03-22 Toshiba Ceramics Co., Ltd. Silicon/silicon carbide composite and process for manufacturing the same
JP2002226274A (ja) 2001-01-25 2002-08-14 Ngk Insulators Ltd 耐蝕性セラミック材料、その製造方法および半導体製造用製品
JP2002324830A (ja) 2001-02-20 2002-11-08 Mitsubishi Electric Corp 基板熱処理用保持具、基板熱処理装置、半導体装置の製造方法、基板熱処理用保持具の製造方法及び基板熱処理用保持具の構造決定方法
US20020170487A1 (en) 2001-05-18 2002-11-21 Raanan Zehavi Pre-coated silicon fixtures used in a high temperature process
JP2002338366A (ja) 2001-05-21 2002-11-27 Tokai Konetsu Kogyo Co Ltd 高純度炭化珪素発熱体およびその製造方法
US6488497B1 (en) * 2001-07-12 2002-12-03 Saint-Gobain Ceramics & Plastics, Inc. Wafer boat with arcuate wafer support arms
US6536608B2 (en) 2001-07-12 2003-03-25 Saint-Gobain Ceramics & Plastics, Inc. Single cast vertical wafer boat with a Y shaped column rack
US6811040B2 (en) 2001-07-16 2004-11-02 Rohm And Haas Company Wafer holding apparatus
CA2466183C (en) 2001-11-08 2010-08-03 Bridgestone Corporation Method of producing sintered silicon carbide jig used for producing semiconductor and sintered silicon carbide jig obtained by the same production method
JP3924714B2 (ja) 2001-12-27 2007-06-06 東京エレクトロン株式会社 ウエハカセット
US20030198749A1 (en) * 2002-04-17 2003-10-23 Applied Materials, Inc. Coated silicon carbide cermet used in a plasma reactor
US20030233977A1 (en) 2002-06-20 2003-12-25 Yeshwanth Narendar Method for forming semiconductor processing components
US6881262B1 (en) 2002-12-23 2005-04-19 Saint-Gobain Ceramics & Plastics, Inc. Methods for forming high purity components and components formed thereby
US6825123B2 (en) 2003-04-15 2004-11-30 Saint-Goban Ceramics & Plastics, Inc. Method for treating semiconductor processing components and components formed thereby
US7501370B2 (en) 2004-01-06 2009-03-10 Saint-Gobain Ceramics & Plastics, Inc. High purity silicon carbide wafer boats
JP4608884B2 (ja) * 2004-01-08 2011-01-12 信越半導体株式会社 熱処理用治具の表面保護膜形成方法
JP2005223292A (ja) * 2004-02-09 2005-08-18 Sumitomo Mitsubishi Silicon Corp 半導体熱処理用治具の高純度化方法
JP2007217215A (ja) * 2006-02-15 2007-08-30 Bridgestone Corp 半導体製造に用いられる炭化ケイ素焼結体治具及びその製造方法

Also Published As

Publication number Publication date
JP2011505701A (ja) 2011-02-24
TW200943460A (en) 2009-10-16
CN101884099B (zh) 2012-07-25
WO2009085703A2 (en) 2009-07-09
US20090159897A1 (en) 2009-06-25
JP2013118376A (ja) 2013-06-13
JP5480153B2 (ja) 2014-04-23
CN101884099A (zh) 2010-11-10
US8058174B2 (en) 2011-11-15
TWI421965B (zh) 2014-01-01
WO2009085703A3 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP5281027B2 (ja) 半導体加工用部品を処理する方法とこの方法によって形成される部品
KR20100101640A (ko) 반도체 공정 부품의 처리 방법 및 이에 의해 형성되는 부품
KR101201164B1 (ko) 실리콘 카바이드 구조물의 정제 방법
KR20070052767A (ko) 반도체 프로세싱 부품 및 이를 사용하는 반도체 제조방법
EP3879011A1 (en) Sic semiconductor substrate, method for manufacturing same, and device for manufacturing same
EP1612851B1 (en) A method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
EP4012079A1 (en) Sic substrate, sic epitaxial substrate, sic ingot and production methods thereof
EP4012078A1 (en) Sic seed crystal and method for producing same, sic ingot produced by growing said sic seed crystal and method for producing same, and sic wafer produced from said sic ingot and sic wafer with epitaxial film and methods respectively for producing said sic wafer and said sic wafer with epitaxial film
JP2000160343A (ja) 耐食性ＣＶＤ―ＳｉＣ及び耐食性ＣＶＤ―ＳｉＣ被覆材
KR102571434B1 (ko) 실리카 도가니 내벽에 질화규소를 코팅하는 방법
JP4373487B2 (ja) 耐食性ＣＶＤ―ＳｉＣ被覆材及びＣＶＤ装置用治具
JP2008085028A (ja) 半導体ウェーハ熱処理用ボートの表面清浄化方法
US7601227B2 (en) High purification method of jig for semiconductor heat treatment
KR20180117760A (ko) 실리카 도가니 내벽에 질화규소를 코팅하는 방법
JPH0585502B2 (ko)
JP2010165919A (ja) 炭化珪素製の表層を有する物品の清浄化方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application