KR20100072139A - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR20100072139A
KR20100072139A KR1020080130761A KR20080130761A KR20100072139A KR 20100072139 A KR20100072139 A KR 20100072139A KR 1020080130761 A KR1020080130761 A KR 1020080130761A KR 20080130761 A KR20080130761 A KR 20080130761A KR 20100072139 A KR20100072139 A KR 20100072139A
Authority
KR
South Korea
Prior art keywords
node
turned
stage
voltage
switching element
Prior art date
Application number
KR1020080130761A
Other languages
English (en)
Other versions
KR101407307B1 (ko
Inventor
채지은
문수환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080130761A priority Critical patent/KR101407307B1/ko
Priority to US12/480,340 priority patent/US7873140B2/en
Priority to CN2009102610453A priority patent/CN101752005B/zh
Publication of KR20100072139A publication Critical patent/KR20100072139A/ko
Application granted granted Critical
Publication of KR101407307B1 publication Critical patent/KR101407307B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 전구동 기간 동안 동시에 전구동 신호를 게이트 라인들에 공급함과 아울러 스캔 기간 동안 스캔 펄스들을 상기 게이트 라인들에 정 방향 또는 역 방향으로 순차 공급할 수 있도록 한 쉬프트 레지스터에 관한 것으로, 복수의 스테이지를 구비하여 순차적으로 스캔펄스를 출력하는 쉬프트 레지스터에 있어서, 상기 복수의 스테이지 각각은 세트 노드 및 리세트 노드의 전압 상태에 따라 제어되어 스캔펄스를 출력하고 이를 해당 게이트 라인에 출력하는 스캔펄스 출력부; 상기 세트 노드 및 리세트 노드의 전압 상태에 따라 제어되어 캐리펄스를 출력하고 이를 전단 스테이지 및 후단 스테이지에 공급하는 캐리펄스 출력부; 상기 전단 스테이지로부터의 캐리펄스, 후단 스테이지로부터의 캐리펄스 및 외부로부터의 제 1 제어신호에 따라 상기 세트 노드 및 리세트 노드의 전압 상태를 제어하는 제 1 노드 제어부; 제어 노드 및 리세트 제어노드의 전압 상태에 따라 제어되어 전구동 신호를 출력하고 이를 해당 게이트 라인에 공급하는 전구동 신호 출력부; 및 상기 세트 노드의 전압 상태, 상기 리세트 노드의 전압 상태, 상기 리세트 제어노드, 외부로부터의 스타트 펄스 및 제 2 제어신호에 따라 상기 제어 노드의 전압 상태를 제어하는 제 2 노드 제어부를 포함하는 것을 특징으로 한다.
액정 표시장치, 쉬프트 레지스터, 전구동 기간, 스캔 기간, 문턱 전압

Description

쉬프트 레지스터{SHIFT REGISTER}
본 발명은 쉬프트 레지스터에 관한 것으로, 특히 전구동 기간 동안 동시에 전구동 신호를 게이트 라인들에 공급함과 아울러 스캔 기간 동안 스캔 펄스들을 상기 게이트 라인들에 정 방향 또는 역방향으로 순차 공급할 수 있도록 한 쉬프트 레지스터에 관한 것이다.
통상의 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시장치는 화소 영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직 교차하여 정의되는 영역에 화소 영역이 위치하게 된다. 그리고, 상기 화소 영역들 각각에 전계를 인가하기 위한 화소 전극들과 공통전극이 상기 액정패널에 형성된다.
화소 전극들 각각은 스위칭 소자인 박막 트랜지스터(TFT; Thin Film Transistor)의 소스 단자 및 드레인 단자를 경유하여 상기 데이터 라인에 접속된다. 박막 트랜지스터는 게이트 라인을 경유하여 게이트 단자에 인가되는 스캔 펄 스에 의해 턴-온되어, 데이터 라인의 데이터 신호가 상기 화소 전극에 충전되도록 한다.
한편, 구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버, 데이터 라인들을 구동하기 위한 데이터 드라이버, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 컨트롤러 및 액정 표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원 공급부를 구비한다.
여기서, 게이트 드라이버는 스캔 펄스를 게이트 라인들에 순차적으로 공급하여 액정패널 상의 화소들을 1라인 분씩 순차적으로 구동하는 쉬프트 레지스터를 구비한다.
액정 표시장치를 구동함에 있어 게이트 라인을 차례로 구동하는 경우가 일반적이나, 필요에 따라 게이트 라인들을 모두 동시에 구동해야 하는 경우 및 상기 게이트 라인들의 구동 방향을 전환해야 하는 경우가 발생하기도 한다. 이와 같은 경우, 종래의 쉬프트 레지스터로는 그러한 구동이 불가능한 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 특히, 전구동 기간 동안 동시에 전구동 신호를 게이트 라인들에 공급함과 아울러 스캔 기간 동안 스캔 펄스들을 상기 게이트 라인들에 정 방향 또는 역방향으로 순차 공급할 수 있도록 한 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는 복수의 스테이지를 구비하여 순차적으로 스캔 펄스를 출력하는 쉬프트 레지스터에 있어서, 상기 복수의 스테이지 각각은 세트 노드 및 리세트 노드의 전압 상태에 따라 제어되어 스캔 펄스를 출력하고 이를 해당 게이트 라인에 출력하는 스캔 펄스 출력부; 상기 세트 노드 및 리세트 노드의 전압 상태에 따라 제어되어 캐리펄스를 출력하고 이를 전단 스테이지 및 후단 스테이지에 공급하는 캐리펄스 출력부; 상기 전단 스테이지로부터의 캐리펄스, 후단 스테이지로부터의 캐리펄스 및 외부로부터의 제 1 제어신호에 따라 상기 세트 노드 및 리세트 노드의 전압 상태를 제어하는 제 1 노드 제어부; 제어 노드 및 리세트 제어 노드의 전압 상태에 따라 제어되어 전구동 신호를 출력하고 이를 해당 게이트 라인에 공급하는 전구동 신호 출력부; 및 상기 세트 노드의 전압 상태, 상기 리세트 노드의 전압 상태, 상기 리세트 제어노드, 외부로부터의 스타트 펄스 및 제 2 제어신호에 따라 상기 제어 노드의 전압 상태를 제어하는 제 2 노드 제어부를 포함하는 것을 특징으로 한다.
상기 제 1 제어신호는 상기 전구동 기간 동안 로우상태로 유지되고, 상기 스캔 기간 동안 하이상태로 유지되며, 상기 제 2 제어신호는 상기 전구동 기간 동안 하이상태로 유지되고, 상기 스캔 기간 동안 로우상태로 유지됨을 특징으로 한다.
k번째 스테이지에 구비된 제 1 노드 제어부는 k-1번째 스테이지로부터의 스캔 펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 전송라인과 상기 세트 노드 간을 접속시키는 제 1 스위칭소자, k+1번째 스테이지로부터의 스캔 펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 전송라인과 상기 세트 노드 간을 접속시키는 제 2 스위칭소자, 제 1 제어라인으로부터의 상기 제 1 제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 제어라인과 상기 리세트 노드 간을 접속시키는 제 3 스위칭소자, 상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 방전용 전압을 전송하는 방전용 전원라인간을 접속시키는 제 4 스위칭소자 및 상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 상기 방전용 전원라인간을 접속시키는 제 5 스위칭소자를 포함한 것을 특징으로 한다.
상기 스테이지들이 가장 첫 번째 스테이지부터 마지막 번째 스테이지까지 순차적으로 스캔 펄스를 출력하도록 구동하기 위한 순방향 구동시, 상기 제 1 전송라인에는 제 1 제어신호가 공급되고, 상기 제 2 전송라인에는 방전용 전압이 공급되며, 상기 스테이지들이 가장 마지막 번째 스테이지부터 가장 첫 번째 스테이지까 역 순차적으로 스캔 펄스를 출력하도록 구동하기 위한 역방향 구동시, 상기 제 1 전송라인에는 방전용 전압이 공급되고, 상기 제 2 전송라인에는 제 1 제어신호가 공급됨을 특징으로 한다.
상기 k번째 스테이지에 구비된 제 2 노드 제어부는 상기 스타트 펄스와 제 2 제어신호에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 제어 노드를 제 2 제어신호 입력라인으로 접속시키는 제 6 스위칭소자, 상기 제 2 제어신호에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 제어노드를 상기 제 2 제어신호 입력라인으로 접속시키는 제 7 스위칭소자, 상기 제어 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 제어노드와 방전용 전원라인간을 접속시키는 제 8 스위칭소자, 상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 제어 노드와 상기 방전용 전원라인간을 접속시키는 제 9 스위칭소자, 상기 제어 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 노드와 상기 방전용 전원라인간을 접속시키는 제 10 스위칭소자, 상기 제어 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 세트 노드와 상기 방전용 전원라인간을 접속시키는 제 11 스위칭소자, 상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 제어 노드와 상기 방전용 전원라인간을 접속시키는 제 12 스위칭소자, 상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 제어노드와 방전용 전원라인간을 접속시키는 제 13 스위칭 소자, 상기 리세트 제어노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 세트 노드와 상기 방전용 전원라인간을 접속시키는 제 14 스위칭 소자, 상기 리세트 제어노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 노드와 상기 방전용 전원라인간을 접속시키는 제 15 스위칭 소자, 상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 제어노드와 상기 방전용 전원라인간을 접속시키는 제 16 스위칭 소자 및 상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 제어노드와 상기 방전용 전원라인간을 접속시키는 제 17 스위칭 소자를 포함하는 것을 특징으로 한다.
k번째 스테이지에 구비된 스캔 펄스 출력부는 상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들을 전송하는 다수의 클럭 전송라인들 중 어느 하나와 k번째 게이트 라인을 접속시키는 스캔 풀업 스위칭소자 및 상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 방전용 전원라인과 상기 k번째 게이트 라인간을 접속시키는 스캔 풀다운 스위칭소자를 포함하는 것을 특징으로 한다.
k번째 스테이지에 구비된 캐리펄스 출력부는 상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들을 전송하는 다수의 클럭전송라인들 중 어느 하나와 k-1번째 스테이지 및 k+1번째 스테이지간을 접속시키는 캐리 풀업 스위칭소자 및 상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 방전용전원라인과 상기 k-1번째 스테이지 및 k+1번째 스테이지간을 접속시키는 캐리 풀다운 스위칭소자를 포함하는 것을 특징으로 한다.
k번째 스테이지에 구비된 전구동 신호 출력부는 상기 제어 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 전구동용 클럭펄스를 전송하는 전구동용 클럭전송라인과 k번째 게이트 라인간을 접속시키는 전구동 풀다운 스위칭소자 및 상기 리세트 제어노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 방전용 전원라인과 상기 k번째 게이트 라인간을 접속시키는 전구동 풀다운 스위칭소자를 포함하는 것을 특징으로 한다.
상기 스타트 펄스는 상기 전구동 기간을 이루는 제 1 구동 기간 및 제 2 구동기간 중 상기 제 2 구동 기간 동안 하이상태를 유지함과 아울러, 상기 스캔 기간을 이루는 초기기간 및 실스캔기간 중 초기기간 동안 하이상태를 유지하며, 상기 전구동용 클럭펄스는 상기 제 1 구동 기간 동안 하이상태를 유지하는 것을 특징으로 한다.
본 발명에 따른 쉬프트 레지스터는 다음과 같은 효과를 갖는다.
본 발명에 따른 쉬프트 레지스터는 전구동 기간에 게이트 라인을 동시에 구동하고, 스캔 기간 동안 상기 게이트 라인들의 구동 방향을 전환하여 순차적으로 구동할 수 있다.
유기 전계 발광소자 표시장치에 본원발명의 쉬프트 레지스터를 사용할 경우, 구동 스위칭 소자의 문턱 전압을 보상함에 있어 이 전구동 기간을 활용할 수 있다. 그리고, 액정 표시장치에 본 발명의 쉬프트 레지스터를 사용할 경우, 이 전구동 기간 동안 모든 화소들에 블랙 데이터를 공급하는 기간으로 활용할 수도 있다. 또한, 영상의 표시 방향에 따라 게이트 라인들의 구동 방향을 전환시킬 수도 있다.
이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 쉬프트 레지스터 를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 쉬프트 레지스터를 나타낸 도면이다. 그리고, 도 2는 도 1의 쉬프트 레지스터에 공급되는 각종 구동신호 및 이로부터 출력되는 전구동 신호(AP) 및 스캔 펄스의 파형을 나타낸 도면이다.
도 1에 도시된 쉬프트 레지스터는 전구동 기간(AD) 동안 동시에 전구동 신호(AP)를 게이트 라인들에 공급하고, 스캔 기간(SD) 동안 스캔 펄스들을 상기 게이트 라인들에 순차적으로 공급하는 다수의 스테이지들을 포함한다. 상기의 전구동 기간(AD) 및 스캔기간(SD)은 한 프레임 기간에 포함된다.
본 발명에 따른 쉬프트 레지스터는 n개의 스테이지들(ST1 내지STn) 및 두 개의 더미 스테이지들(ST0, STn+1)을 포함한다. 여기서, 각 스테이지들(ST1 내지 STn)은 각각의 스캔 출력단자(SOT)를 통해 한 프레임 기간 동안 한 번의 스캔 펄스(SP1 내지 SPn)를 출력함과 아울러, 각각의 캐리 출력단자(COT)를 통해 한 프레임 기간 동안 한 번의 캐리펄스(CP1 내지 CPn)를 출력한다.
하나의 스테이지로부터 출력되는 스캔 펄스와 캐리 펄스는 동일한 신호이다. 각 스테이지(ST1 내지 STn)는 상기 스캔 펄스를 이용하여 자신에게 접속된 게이트 라인을 구동시키고, 상기 캐리 펄스를 이용하여 자신으로부터 후단에 위치한 스테이지 및 자신으로부터 전단에 위치한 스테이지의 동작을 제어한다.
상기 스테이지들(ST0 내지STn+1)은 상단 더미 스테이지(ST0)부터 하단 더미 스테이지(STn+1) 순서로 차례로 스캔 펄스(SP1 내지 SPn) 및 캐리펄스(CP0 내지 CPn+1)를 출력한다. 즉, 상단 더미 스테이지(ST0)가 상단 더미 캐리펄스(CP0)를 출력하고, 이어서 첫 번째 스테이지(ST1)가 제 1 스캔 펄스(SP1) 및 제 1 캐리펄스(CP1)를 출력하고, 이어서 두 번째 스테이지(ST2)가 제 2 스캔 펄스(SP2) 및 제 2 캐리펄스(CP2)를 출력하고, 이어서 세 번째 스테이지(ST3)가 제 3 스캔 펄스(SP3) 및 제 3 캐리펄스(CP3)를 출력하고, 이어서 네 번째 스테이지가 제 4 스캔펄스(SP4) 및 제 4 캐리펄스(CP4)를 출력하고, ...., 다음으로 n-1번째 스테이지(STn)가 제 n-1 스캔 펄스(SPn) 및 제 n-1 캐리펄스를 출력하고, 이어서 n번째 스테이지가 제 n 스캔펄스 및 제 n 캐리펄스를 출력하고, 마지막으로 하단 더미 스테이지(STn+1)가 하단 더미 캐리펄스(CPn+1)를 출력한다.
여기서, 상단 더미 스테이지(ST0) 및 하단 더미 스테이지(STn+1)는 스캔 펄스를 출력하지 않으며, 상술된 바와 같이 더미 캐리펄스(CP0, CPn+1)만을 출력한다. 이때, 상단 더미 스테이지(ST0)로부터 출력된 상단 더미 캐리펄스(CP0)는 첫 번째 스테이지(ST1)에 공급되어 상기 첫 번째 스테이지(ST1)를 세트시키며, 하단 더미 캐리펄스(CPn+1)는 n번째 스테이지에 공급되어 n번째 스테이지를 리세트시킨다.
상단 및 하단 더미 스테이지(STn+1)를 제외한 나머지 스테이지들(ST1 내지 STn)로부터 출력된 스캔 펄스는 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 게이트 라인들을 순차적으로 스캐닝하게 된다. 그리고 상기의 스테이지들로부터 출력된 캐리펄스는 자신으로부터 전단에 위치한 스테이지에 공급되거나, 또는 전단에 위치한 스테이지 및 후단에 위치한 스테이지에 공급되거나, 또는 후단에 위치한 스테이지에 공급된다.
이러한 쉬프트 레지스터는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부를 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터는 상기 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터의 전체 스테이지는 방전용 전압(VSS), 그리고 서로 순차적인 위상차를 갖고 순환하는 클럭펄스들(CLK1 내지 CLK4) 중 어느 하나를 인가받는다. 아울러, 상기 제 1 내지 제 n 스테이지들(ST1 내지 STn+2)은 제 1 내지 제 3 제어신호(SC1 내지 SC3)와 함께 스타트 펄스(Vst)를 더 공급받는다.
상기 방전용 전압(VSS)은 방전용 전원라인으로부터 제공되며, 상기 제 1 클럭펄스(CLK1)는 제 1 클럭 전송라인으로부터 제공되며, 상기 제 2 클럭펄스(CLK2)는 제 2 클럭 전송라인으로부터 제공되며, 상기 제 3 클럭펄스(CLK3)는 제 3 클럭 전송라인으로부터 제공되며, 상기 제 4 클럭펄스(CLK4)는 제 4 클럭 전송라인으로부터 제공되며, 그리고 상기의 스타트 펄스(Vst)는 스타트 전송라인으로부터 제공된다.
상기 방전용 전압(VSS)은 모두 직류 전압으로서, 상기 방전용 전압(VSS)은 부극성을 나타낼 수 있다. 한편, 상기 방전용 전압(VSS)은 접지전압이 될 수 있다. 상기 방전용 전압(VSS)은 상기 각 클럭펄스(CLK1 내지 CLK4)의 로우 상태의 전압 값과 동일하다.
상기 각 클럭펄스(CLK1 내지 CLK4)는 각 스테이지의 캐리펄스 및 스캔펄스를 생성하는데 사용되는 신호들로서, 각 스테이지들(ST0 내지 STn+1)은 이들 클럭펄스들 중 어느 하나를 이용하여 캐리펄스 및 스캔펄스를 생성한다. 예를 들어, n개의 스테이지들 중 4m+1번째 스테이지는 제 1 클럭펄스(CLK1)를 사용하여 캐리펄스 및 스캔펄스를 출력하고, 4m+2번째 스테이지는 제 2 클럭펄스(CLK2)를 사용하여 캐리펄스 및 스캔펄스를 출력하고, 4m+3번째 스테이지는 제 3 클럭펄스(CLK3)를 사용하여 캐리펄스 및 스캔펄스를 출력하고, 4m+4번째 스테이지는 제 4 클럭펄스(CLK4)를 사용하여 캐리펄스 및 스캔펄스를 출력한다. 여기서, m은 0을 포함한 자연수이다.
본 발명에서는 서로 다른 위상차를 갖는 4종의 클럭펄스를 사용하는 예를 나타내었지만, 클럭펄스들의 종류는 2개 이상이면 몇 개라도 사용할 수 있다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 서로 위상차를 갖고 출력된다. 상기 제 2 클럭펄스(CLK2)는 상기 제 1 클럭펄스(CLK1)보다 한 펄스 폭 만큼 위상 지연되어 출력되고, 상기 제 3 클럭펄스(CLK3)는 상기 제 2 클럭펄스(CLK2)보다 한 펄스 폭 만큼 위상 지연되어 출력되고, 상기 제 4 클럭펄스(CLK4)는 상기 제 3 클럭펄스(CLK3)보다 한 펄스 폭 만큼 위상 지연되어 출력되고, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)보다 한 펄스 폭 만큼 위상 지연되어 출력된다.
상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된다. 따라서, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄 스(CLK4)와 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다. 여기서, 제 4 클럭펄스(CLK4)와 스타트 펄스(Vst)를 서로 동기시켜 출력할 수도 있다. 이와 같이, 제 4 클럭펄스(CLK4)와 스타트 펄스(Vst)가 서로 동기될 때 제 1 내지 제 4 클럭펄스(CLK4)들 중 제 4 클럭펄스(CLK4)가 가장 먼저 출력된다.
상기 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 여러 번 출력되지만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 두 번 출력된다. 다시 말해, 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 주기적으로 여러 번의 액티브 상태(하이 상태)를 나타내지만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 두 번의 액티브 상태를 나타낸다. 즉, 스타트 펄스(Vst)는 전구동 기간(AD)을 이루는 제 1 구동기간(AD1) 및 제 2 구동기간(AD2) 중 상기 제 2 구동기간(AD2)동안 하이 상태를 유지함과 아울러, 상기 스캔기간(SD)을 이루는 초기 기간(SD1) 및 실 스캔기간(SD2) 중 초기 기간동안 하이상태를 유지한다.
한편, 상단 더미 스테이지(ST0) 및 하단 더미 스테이지(STn+1)를 제외한 제 1 내지 제 n번째 스테이지(ST1 내지 STn+1)는 상술된 각종 신호 이외에도 전구동용 클럭펄스(CLK_A)를 더 공급받는다. 전구동용 클럭펄스(CLK_A)는 전구동 기간(AD)을 이루는 제 1 구동기간(AD1) 및 제 2 구동기간(AD2) 중 제 1 구동기간(AD1)동안 하이상태를 유지한다.
제 1 제어신호(SC1)는 상기 전구동 기간(AD)동안 로우상태로 유지되고, 상기 스캔기간(SD)동안 하이상태로 유지된다. 그리고, 제 2 제어신호(SC2)는 상기 전구동 기간(AD)동안 하이 상태로 유지되고, 상기 스캔기간(SD)동안 로우 상태로 유지 된다. 또한, 제 3 제어신호(SC3)는 정 방향의 게이트 라인 구동시에는 상기 전구동 기간(AD) 및 스캔기간(SD)동안 내내 로우 상태를 유지한다.
하지만, 역 방향의 게이트 라인 구동시에 제 3 제어신호(SC3)는 전구동 기간(AD)동안 로우상태로 유지되고, 상기 스캔기간(SD)동안 하이상태로 유지된다. 이때, 제 1 제어신호(SC1)는 역 방향의 게이트 라인 구동시에는 상기 전구동 기간(AD) 및 스캔기간(SD)동안 내내 로우 상태를 유지한다.
이러한 쉬프트 레지스터에 구비된 스테이지는 다음과 같은 회로구성을 갖는다.
도 3은 도 1의 쉬프트 레지스터에 구비된 스테이지의 회로구성을 나타낸 도면이다.
각 스테이지는, 도 3에 도시된 바와 같이, 스캔펄스 출력부(SC), 캐리펄스 출력부(CO), 제 1 노드 제어부(NC1), 제 2 노드 제어부(NC2) 및 전구동 신호 출력부(SO)를 포함한다.
스캔펄스출력부(SC)는 세트 노드(Q) 및 리세트 노드(QB)의 전압 상태에 따라 제어되어 스캔펄스(SPk)를 출력하고, 이를 해당 게이트 라인에 출력한다.
캐리펄스 출력부(CO)는 상기 세트 노드(Q) 및 리세트 노드(QB)의 전압 상태에 따라 제어되어 캐리펄스(CPk)를 출력하고, 이를 전단 스테이지 및 후단 스테이지에 공급한다.
제 1 노드 제어부(NC1)는 전단 스테이지로부터의 캐리펄스, 후단 스테이지로 부터의 캐리펄스 및 외부로부터의 제 1 제어신호(SC1)에 따라 상기 세트 노드(Q) 및 리세트 노드(QB)의 전압 상태를 제어한다.
전구동신호 출력부(SO)는 제어 노드(QC) 및 리세트 제어 노드(QD)의 전압 상태에 따라 제어되어 상기 전구동 신호(AP)를 출력하고, 이를 해당 게이트 라인에 공급한다.
제 2 노드 제어부(NC2)는 세트 노드(Q)의 전압 상태, 상기 리세트 노드(QB)의 전압 상태, 외부로부터의 스타트 펄스(Vst) 및 제 2 제어신호(SC2)에 따라 상기 제어 노드(QC)와 리세트 제어노드(QD)의 전압 상태를 제어한다.
k번째 스테이지(STk)에 구비된 제 1 노드 제어부(NC1)는 제 1 내지 제 5 스위칭소자(Tr5)를 포함한다.
제 1 스위칭소자(Tr1)는 k-1번째 스테이지로부터의 스캔펄스 또는 캐리펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 전송라인과 상기 세트 노드(Q)간을 접속시킨다. 여기서, 제 1 전송라인으로는 제 1 제어신호(CS1)가 입력될 수 있다.
제 2 스위칭소자(Tr2)는 k+1번째 스테이지로부터의 스캔펄스 또는 캐리펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 전송라인과 상기 세트 노드(Q)간을 접속시킨다. 여기서, 제 2 전송라인으로는 제 3 제어신호(CS3)가 입력될 수 있다. 정 방향 구동시의 제 3 제어신호(CS3)는 로우 상태로 입력된다.
제 3 스위칭소자(Tr3)는 제 1 제어라인으로부터의 상기 제 1 제어신호(SC1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 제어라인과 리세트 노드(QB)간을 접속시킨다.
제 4 스위칭소자(Tr4)는 상기 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드(QB)와 방전용 전압(VSS)을 전송하는 방전용 전원라인간을 접속시킨다.
제 5 스위칭소자(Tr5)는 상기 리세트 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 상기 방전용 전원라인간을 접속시킨다.
상기 스테이지들이 가장 첫 번째 스테이지(ST1)부터 마지막 번째 스테이지까지 순차적으로 스캔펄스를 출력하도록 구동하기 위한 정 방향 구동시, 상기 제 1 전송라인에는 제 1 제어신호(SC1)가 공급되고, 상기 제 2 전송라인에는 방전용 전압(VSS)이 공급된다.
반면, 상기 스테이지들이 가장 마지막 번째 스테이지(STn)부터 가장 첫 번째 스테이지(ST1)까지 순차적으로 스캔펄스를 출력하도록 구동하기 위한 역 방향 구동시, 상기 제 1 전송라인에는 방전용 전압(VSS) 또는 로우 상태를 유지하는 제 1 제어신호(SC1)가 공급되고, 상기 제 2 전송라인에는 하이 상태를 유지하는 제 3 제어신호(SC3)가 공급된다.
k번째 스테이지(STk)에 구비된 제 2 노드 제어부(NC2)는 제 6 내지 제 17 스위칭소자(Tr17)를 포함한다.
제 6 스위칭소자(Tr6)는 스타트 펄스(Vst)와 제 2 제어신호(SC2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제어 노드(QC)를 제 2 제어신호(SC2) 입력라인으로 접속시킨다.
제 7 스위칭소자(Tr7)는 제 2 제어신호(SC2)에 따라 턴-온 또는 턴-오프되 며, 턴-온시 리세트 제어노드(QD)를 제 2 제어신호(SC2) 입력라인으로 접속시킨다.
제 8 스위칭소자(Tr8)는 상기 제어 노드(QC)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 제어노드(QD)와 방전용 전원라인간을 접속시킨다.
제 9 스위칭소자(Tr9)는 상기 리세트 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제어 노드(QC)와 방전용 전원라인간을 접속시킨다.
제 10 스위칭소자(Tr10)는 상기 제어 노드(QC)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드(QB)와 방전용 전원라인간을 접속시킨다.
제 11 스위칭소자(Tr11)는 상기 제어 노드(QC)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 방전용 전원라인간을 접속시킨다.
제 12 스위칭소자(Tr12)는 상기 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제어 노드(QC)와 방전용 전원라인간을 접속시킨다.
제 13 스위칭 소자(Tr13)는 상기 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 제어노드(QD)와 방전용 전원라인간을 접속시킨다.
제 14 스위칭 소자(Tr14)는 상기 리세트 제어노드(QD)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 방전용 전원라인간을 접속시킨다.
제 15 스위칭 소자(Tr15)는 상기 리세트 제어노드(QD)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드(QB)와 방전용 전원라인간을 접속시킨다.
제 16 스위칭 소자(Tr16)는 상기 리세트 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제어노드(QC)와 방전용 전원라인간을 접속시킨다.
제 17 스위칭 소자(Tr17)는 상기 리세트 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 제어노드(QD)와 방전용 전원라인간을 접속시킨다.
이와 같이, 제 2 제어노드(NC2)에 구비된 제 6 내지 제 17 스위칭소자(Tr6 내지 Tr17)는 제어 노드(QC)와 리세트 제어노드(QD)를 제어함과 아울러, 세트노드(Q), 리세트 노드(CB), 제어 노드(QC) 및 리세트 제어노드(QD) 간의 구동 상태를 안정화시킬 수 있다.
k번째 스테이지(STk)에 구비된 스캔펄스 출력부(SC)는 스캔 풀업 스위칭소자(Us) 및 스캔 풀다운 스위칭소자(Ds)를 포함한다.
스캔 풀업 스위칭소자(Us)는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들을 전송하는 다수의 클럭전송라인들 중 어느 하나와 k번째 게이트 라인을 접속시킨다.
스캔 풀다운 스위칭소자(Ds)는 상기 리세트 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 방전용 전원라인과 상기 k번째 게이트 라인간을 접속시킨다.
k번째 스테이지(STk)에 구비된 캐리펄스 출력부(CO)는 캐리 풀업 스위칭소자(Uc) 및 캐리 풀다운 스위칭소자(Dc)를 구비한다.
캐리 풀업 스위칭소자(Uc)는 상기 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들을 전송하는 다수의 클럭전송라인들 중 어느 하나와 k-1번째 스테이지 및 k+1번째 스테이지간을 접속시 킨다.
캐리 풀다운 스위칭소자(Dc)는 상기 리세트 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 방전용 전원라인과 상기 k-1번째 스테이지 및 k+1번째 스테이지간을 접속시킨다.
k번째 스테이지(STk)에 구비된 전구동 신호 출력부(SO)는 전구동 풀업 스위칭소자(Ua) 및 전구동 풀다운 스위칭소자(Da)를 구비한다.
전구동 풀업 스위칭소자(Ua)는 상기 제어 노드(QC)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 전구동용 클럭펄스(CLK_A)를 전송하는 전구동용 클럭전송라인과 k번째 게이트 라인간을 접속시킨다.
전구동 풀다운 스위칭소자(Da)는 상기 리세트 제어노드(QD)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 방전용 전원라인과 상기 k번째 게이트 라인간을 접속시킨다. 이러한, 전구동 풀다운 스위칭소자(Da)는 세트 노드(Q)와 제어노드(QC)의 안정화에 기여한다.
도 4는 도 1의 상단 더미 스테이지(ST0)의 회로구성을 나타낸 도면이다.
도 4에 도시된 바와 같이, 상단 더미 스테이지(ST0)도 상술된 k번째 스테이지(STk)와 거의 동일한 구성을 가지나, 전구동 신호 출력부(SO) 및 스캔펄스 출력부(SC)를 포함하지 않는다. 또한, 상단 더미 스테이지(ST0)의 전단에는 스테이지가 존재하지 않으므로, 이 상단 더미 스테이지(ST0)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극에는 캐리펄스 대신 스타트 펄스(Vst)가 공급된다.
마찬가지로, 하단 더미 스테이지(STn+1)도 상술된 k번째 스테이지(STk)와 거 의 동일한 구성을 가지나, 제 2 노드 제어부(NC2), 전구동 신호 출력부(SO) 및 스캔펄스 출력부(SC)를 포함하지 않는다. 또한, 하단 더미 스테이지(STn+1)의 후단에는 스테이지가 존재하지 않으므로, 이 하단 더미 스테이지(STn+1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에는 캐리펄스 대신 스타트 펄스(Vst)가 공급된다.
상기와 같이 구성된 쉬프트 레지스터의 동작을 도 2 및 도 3을 참조하여 상세히 설명하면 다음과 같다.
먼저, 제 1 구동기간(AD1)에 첫 번째로 하이상태를 유지하는 스타트 펄스(Vst)가 출력된다. 이 스타트 펄스(Vst)는 상단 더미 스테이지(ST0)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극, 하단 더미 스테이지(STn+1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극, 그리고 첫 번째 내지 n번째 스테이지(ST1 내지 STn)에 구비된 제 10 스위칭소자(Tr10)의 게이트전극에 공급된다.
상기 상단 더미 스테이지(ST0)는 상기 스타트 펄스(Vst)에 의해 세트되며, 상기 하단 더미 스테이지(STn+1)는 상기 스타트 펄스(Vst)에 의해 리세트되며, 상기 첫 번째 내지 n번째 스테이지는 상기 스타트 펄스(Vst)에 의해 제어 노드(QC)가 충전된다.
여기서, 제 1 구동기간(AD1)에서의 k번째 스테이지(STk)의 동작을 설명하면 다음과 같다.
스타트 펄스(Vst)가 제 6 스위칭소자(Tr6)의 게이트전극에 공급되면, 제 6 스위칭소자(Tr6)가 턴-온된다. 그러면, 상기 턴-온된 제 6 스위칭소자(Tr6)를 통 해 하이상태의 제 2 제어신호(SC2)가 제어 노드(QC)에 공급되어 상기 제어 노드(QC)가 충전된다. 이때, 충전된 제어 노드(QC)에 게이트전극을 통해 접속된 전구동 풀업 스위칭소자(Ua), 제 8 스위칭소자(Tr8), 제 10 스위칭소자(Tr10) 및 제 11 스위칭 소자(Tr11)가 턴-온된다.
이에, 상기 턴-온된 제 10 스위칭소자(Tr10)를 통해 방전용 전압(VSS)이 세트 노드(Q)에 공급된다. 이에 따라, 상기 세트 노드(Q)가 방전되고, 방전된 세트 노드(Q)에 게이트전극을 통해 접속된 캐리 풀업 스위칭소자(Uc), 스캔 풀업 스위칭소자(Us) 및 제 4 스위칭소자(Tr4)가 모두 턴-오프된다.
또한, 상기 턴-온된 제 11 스위칭소자(Tr11)를 통해 방전용 전압(VSS)이 리세트 노드(QB)에 공급된다. 이에 따라, 상기 리세트 노드(QB)가 방전되고, 방전된 리세트 노드(QB)에 게이트전극을 통해 접속된 제 5 스위칭소자(Tr5), 제 16 스위칭소자(Tr16), 제 17 스위칭 소자(Tr17), 캐리 풀다운 스위칭소자(Dc) 및 스캔 풀다운 스위칭소자(Ds)가 모두 턴-오프된다.
한편, 제 1 구동기간(AD1)에 k+1번째 스테이지로부터의 스캔펄스는 없으므로 제 2 스위칭소자(Tr2)는 턴-오프상태이고, 또한 제 1 제어신호(SC1)는 로우상태로 유지되므로 제 3 스위칭소자(Tr3)도 턴-오프상태이다.
이어서, 제 2 구동기간(AD2)에서의 동작을 설명하면 다음과 같다.
제 2 구동기간(AD2)에는 전구동용 클럭펄스(CLK_A)가 하이상태로 유지된다. 이 하이상태의 전구동용 클럭펄스(CLK_A)는 턴-온상태를 유지하고 있는 전구동 풀업 스위칭소자(Ua)의 드레인전극에 공급된다. 이때, 플로팅 상태의 제어 노드(QC) 에 접속된 전구동 풀업 스위칭소자(Ua)의 게이트전극과 드레인전극간의 기생 커패시터에 의해서 상기 제어 노드(QC)의 전압이 부트스트랩핑된다. 그러면, 전구동 풀업 스위칭소자(Ua)가 거의 완전하게 턴-온되며, 턴-온된 전구동용 스위칭소자(TA)를 통해 전구동용 클럭펄스(CLK_A)가 출력된다. 전구동용 클럭펄스(CLK_A)는 스캔 출력단자(SOT)를 통해 k번째 게이트 라인에 공급된다. k번째 게이트 라인에 공급된 전구동용 클럭펄스(CLK_A)가 전구동 신호(AP)이다.
이와 같이, 첫 번째 내지 n번째 스테이지(ST1 내지 STn)는 제 2 구동기간(AD2)에 동시에 전구동 신호(AP)를 출력하여 첫 번째 내지 n번째 게이트 라인에 공급한다. 이에 따라, 제 2 구동기간(AD2)에 첫 번째 게이트 라인 내지 n번째 게이트 라인이 동시에 구동된다.
한편, 제 2 구동기간(AD2) 바로 다음의 A기간부터 제 1 제어신호(SC1)가 로우상태에서 하이상태로 천이함에 따라 k번째 스테이지(STk)의 제 3 스위칭소자(Tr3)가 턴-온되며, 턴-온된 제 3 스위칭소자(Tr3)를 통해 하이상태의 제 1 제어신호(SC1)가 리세트 노드(QB)에 공급된다. 그러면, 상기 리세트 노드(QB)가 충전된다.
이어서, 초기 기간(SD1)의 동작을 설명하면 다음과 같다.
초기 기간(SD1)에는 두 번째로 하이상태를 유지하는 스타트 펄스(Vst)가 출력된다. 스타트 펄스(Vst) 역시 상단 더미 스테이지(ST0)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극, 하단 더미 스테이지(STn+1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극, 그리고 첫 번째 내지 n번째 스테이지에 구비된 제 6 스위칭소 자(Tr6)의 게이트전극에 공급된다.
상기 상단 더미 스테이지(ST0)는 상기 스타트 펄스(Vst)에 의해 세트되며, 상기 하단 더미 스테이지(STn+1)는 상기 스타트 펄스(Vst)에 의해 리세트되며, 상기 첫 번째 내지 n번째 스테이지는 상기 스타트 펄스(Vst) 및 로우 상태의 제 2 제어신호(SC2)에 의해 제어 노드(QC)가 방전된다.
여기서, 이 초기 기간(SD1)에서의 상단 더미 스테이지(ST0)의 동작을 설명하면 다음과 같다.
스타트 펄스(Vst)가 제 1 스위칭소자(Tr1)의 게이트전극에 공급되어 상기 제 1 스위칭소자(Tr1)가 턴-온되면, 턴-온된 제 1 스위칭소자(Tr1)를 통해 하이상태의 제 1 제어신호(SC1)가 세트 노드(Q)에 공급되어 세트 노드(Q)가 충전된다. 그러면, 충전된 세트 노드(Q)에 게이트전극을 통해 접속된 캐리 풀업 스위칭소자(Uc) 및 제 4 스위칭소자(Tr4)가 모두 턴-온된다. 한편, 이 기간에 첫 번째 스테이지(ST1)로부터의 캐리펄스는 없으므로 제 2 스위칭소자(Tr2)는 턴-오프상태이다.
이때, 상기 턴-온된 제 4 스위칭소자(Tr4)를 통해 방전용 전압(VSS)이 리세트 노드(QB)에 공급된다. 리세트 노드(QB)에는 턴-온상태를 유지하는 제 3 스위칭소자(Tr3)를 통해 출력되는 하이상태의 제 1 제어신호(SC1)가 공급되는데, 이와 같이 초기 기간(SD1)동안 리세트 노드(QB)에는 두 개의 상반된 전압이 동시에 공급된다. 그러나, 제 4 스위칭소자(Tr4)의 면적이 제 3 스위칭소자(Tr3)의 면적보다 크게 설계되므로, 상기 리세트 노드(QB)는 상기 제 4 스위칭소자(Tr4)에 의해 공급되는 방전용 전압(VSS)에 의해 방전된다. 이에 따라, 방전된 리세트 노드(QB)에 게 이트전극을 통해 접속된 제 5 스위칭소자(Tr5) 및 캐리 풀다운 스위칭소자(Dc)가 턴-오프된다.
초기 기간(SD1)에서의 k번째 스테이지(STk)의 동작을 설명하면 다음과 같다.
초기 기간(SD1)에서는 제 2 제어신호(SC2)가 로우상태로 유지되기 때문에, 상기 초기 기간(SD1)에서의 스타트 펄스(Vst)에 의해 턴-온된 제 6 스위칭소자(Tr6)를 통해 로우상태의 제 2 제어신호(SC2)가 제어 노드(QC)에 공급된다. 제어 노드(QC)는 상기 로우상태의 제 2 제어신호(SC2)에 의해 방전된다. 이에, 방전된 제어 노드(QC)에 게이트전극을 통해 접속된 전구동 풀업 스위칭소자(Ua), 제 8 스위칭소자(Tr8), 제 10 스위칭 소자(Tr10) 및 제 11 스위칭 소자(Tr11)가 모두 턴-오프된다. 따라서, 이 초기 기간(SD1)부터는 k번째 스테이지(STk)의 전구동 풀업 스위칭소자(Ua)가 기능을 하지 않게 된다. 즉, 이 기간부터는 k번째 스테이지(STk)가 스캔펄스 및 캐리펄스를 생성한다. 이를 첫 번째 스테이지(ST1)를 예로들어 설명하기로 한다.
셋업 기간(TS)에는 제 4 클럭펄스(CLK4)가 상술된 상단 더미 스테이지(ST0)에 구비된 턴-온상태의 캐리 풀업 스위칭소자(Uc)의 드레인전극에 공급된다. 이때, 플로팅 상태의 제어 노드(QC)에 접속된 캐리 풀업 스위칭소자(Uc)의 게이트전극과 드레인전극간의 기생 커패시터에 의해서 상기 세트 노드(Q)의 전압이 부트스트랩핑된다. 그러면, 캐리 풀업스위칭소자(Uc)가 거의 완전하게 턴-온되며, 이 턴-온된 캐리 풀업 스위칭소자(Uc)를 통해 제 4 클럭펄스(CLK4)가 출력된다. 제 4 클럭펄스(CLK4)는 캐리 출력단자(COT)를 통해 첫 번째 스테이지(ST1)에 공급된다. 첫 번째 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극에 공급되는 제 4 클럭펄스(CLK4)가 상단 더미 캐리펄스(CP0)이다.
상단 더미 스테이지(ST0)로부터 상단 더미 캐리펄스(CP0)를 공급받은 첫 번째 스테이지(ST1)는 세트되는데, 첫 번째 스테이지(ST1)의 동작을 상세히 설명하면 다음과 같다.
상단 더미 캐리펄스(CP0)를 게이트전극을 통해 공급받은 첫 번째 스테이지(ST1)의 제 1 스위칭소자(Tr1)는 턴-온되며, 턴-온된 제 1 스위칭소자(Tr1)를 통해 하이상태의 제 1 제어신호(SC1)가 세트 노드(Q)에 공급된다. 그러면, 세트 노드(Q)에 게이트전극을 통해 접속된 제 4 스위칭소자(Tr4), 제 12 스위칭 소자(Tr12), 제 13 스위칭 소자(Tr13), 캐리 풀업 스위칭소자(Uc) 및 스캔 풀업 스위칭소자(Us)가 모두 턴-온된다.
상기 턴-온된 제 4 스위칭소자(Tr4)를 통해 방전용 전압(VSS)이 리세트 노드(QB)에 공급되어 상기 리세트 노드(QB)가 방전되고, 방전된 리세트 노드(QB)에 게이트전극을 통해 접속된 제 5 스위칭소자(Tr5), 캐리 풀다운 스위칭소자(Dc), 스캔 풀다운 스위칭소자(Ds), 제 16 및 제 17 스위칭소자(Tr16,Tr17)가 모두 턴-오프된다. 한편, 상단 더미 스테이지(ST0)의 구성에서 설명했듯이, 이 첫 번째 스테이지(ST1)에 구비된 제 4 스위칭소자(Tr4)의 면적은 제 3 스위칭소자(Tr3)의 면적보다 크게 설계되기 때문에, 상술된 리세트 노드(QB)는 방전상태로 유지된다.
한편, 상기 턴-온된 제 12 및 제 13 스위칭소자(Tr12,Tr13) 각각을 통해 방전용 전압(VSS)이 제어 노드(QC)와 리세트 제어노드(QD)에 각각 공급됨으로써, 상 기 제어 노드(QC)와 리세트 제어노드(QD)의 전압이 방전용 전압(VSS)으로 안정화된다.
이어서, 제 1 기간(T1)에서의 동작을 설명하면 다음과 같다.
제 1 기간(T1)에는 제 1 클럭펄스(CLK1)가 상기 첫 번째 스테이지(ST1)에 구비된 턴-온상태의 캐리 풀업 스위칭소자(Uc)의 드레인전극 및 스캔 풀업스위칭소자(Us)의 드레인전극에 공급된다. 이때, 플로팅 상태의 세트 노드(Q)에 접속된 캐리 풀업 스위칭소자(Uc)의 게이트전극과 드레인전극간의 기생 커패시터에 및 상기 플로팅 상태의 세트 노드(Q)에 접속된 스캔 풀업 스위칭소자(Us)의 게이트전극과 드레인전극간의 기생 커패시터에 의해서 상기 세트 노드(Q)의 전압이 부트스트랩핑된다. 그러면, 캐리 풀업 스위칭소자(Uc) 및 스캔 풀업 스위칭소자(Us)가 거의 완전하게 턴-온되어, 턴-온된 캐리 풀업 스위칭소자(Uc)를 통해 제 1 클럭펄스(CLK1)가 출력된과 아울러 상기 턴-온된 스캔 풀업 스위칭소자(Us)를 통해 제 1 클럭펄스(CLK1)가 출력된다.
상기 캐리 풀업 스위칭소자(Uc)로부터의 제 1 클럭펄스(CLK1)는 캐리 출력단자(COT)를 통해 두 번째 스테이지(ST2) 및 상단 더미 스테이지(ST0)에 공급된다. 그리고, 상기 스캔 풀업 스위칭소자(Us)로부터의 제 1 클럭펄스(CLK1)는 첫 번째 게이트 라인에 공급된다.
상기 캐리 출력단자(COT)를 통해 출력되는 제 1 클럭펄스(CLK1)가 제 1 캐리펄스(CP1)이고, 상기 스캔 출력단자(SOT)를 통해 출력되는 제 1 클럭펄스(CLK1)가 제 1 스캔펄스(SP1)이다.
제 1 기간(T1)에 첫 번째 스테이지(ST1)로부터 출력된 제 1 캐리펄스(CP1)는 상단 더미 스테이지(ST0)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에 공급됨과 아울러, 두 번째 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트전극에 공급된다. 이에 따라, 이 제 1 기간(T1)에 상기 상단 더미 스테이지(ST0)는 리세트되고, 두 번째 스테이지(ST2)는 세트된다.
다음으로, 첫 번째 스테이지(ST1)의 리세트 동작을 상세히 설명하면 다음과 같다.
첫 번째 스테이지(ST1)는 두 번째 스테이지(ST2)로부터 출력된 제 2 캐리펄스(CP2)에 의해 리세트된다. 즉, 이 제 2 캐리펄스(CP2)는 첫 번째 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에 공급된다. 이에 따라, 상기 제 2 스위칭소자(Tr2)는 턴-온되며, 턴-온된 제 2 스위칭소자(Tr2)를 통해 방전용 전압(VSS)이 세트 노드(Q)에 공급되어 상기 세트 노드(Q)가 방전된다. 방전된 세트 노드(Q)에 게이트전극을 통해 접속된 제 4 스위칭소자(Tr4), 캐리 풀업스위칭소자(Uc), 스캔 풀업스위칭소자(Us), 제 12 및 제 13 스위칭소자(Tr12,Tr13)가 모두 턴-오프된다. 이때, 상기 제 4 스위칭소자(Tr4)가 턴-오프됨에 따라, 리세트 노드(QB)는 턴-온 상태의 제 3 스위칭소자(Tr3)에 의해 공급되는 하이상태의 제 1 제어신호(SC1)에 의해 충전상태로 전환되고, 이 충전된 리세트 노드(QB)에 게이트전극을 통해 접속된 제 5 스위칭소자(Tr5), 캐리 풀다운스위칭소자(Dc), 스캔 풀다운스위칭소자(Ds), 제 16 및 제 17 스위칭소자(Tr16,Tr17)가 모두 턴-온된다. 상기 턴-온된 제 5 스위칭소자(Tr5)를 통해 방전용 전압(VSS)이 세트 노드(Q)에 공급되 어 상기 세트 노드(Q)가 더욱 안정적으로 방전상태로 유지된다. 그리고 상기 턴-온된 캐리 풀다운 스위칭소자(Dc)를 통해 방전용 전압(VSS)이 더미 스테이지(ST0)로 출력된다.
한편, 턴-온된 제 16 스위칭소자(Tr16)를 통해 방전용 전압(VSS)이 제어 노드(QC)에 공급됨으로써, 상기 제어 노드(QC)의 전압이 방전용 전압(VSS)으로 안정화된다. 그리고, 턴-온된 제 17 스위칭소자(Tr17)를 통해 방전용 전압(VSS)이 리세트 제어 노드(QD)에 공급됨으로써, 상기 리세트 제어 노드(QD)의 전압이 방전용 전압(VSS)으로 안정화된다.
이와 같이, 제어 노드(QC)와 리세트 제어노드(QD)는 스테이지의 세트 동작시 제 12 및 제 13 스위칭소자(Tr12,Tr13)에 의해 공급되는 방전용 전압(VSS)에 의해 안정화되고, 스테이지의 리세트 동작시에는 제 16 및 17 스위칭소자(Tr16,Tr17)에 의해 공급되는 방전용 전압(VSS)에 의해 안정화 된다. 따라서, 스캔기간(SD)동안 이 제어 노드(QC)에 접속된 전구동 풀업 스위칭소자(Ua) 및 리세트 제어노드(QD)에 접속된 전구동 풀다운 스위칭 소자(Da)를 안정적으로 턴-오프상태로 유지한다.
상술한 바와 같이, 본 발명에서는 전구동 기간(AD)에 게이트 라인을 동시에 구동하고, 스캔기간(SD)동안 상기 게이트 라인들을 순차적으로 구동할 수 있다.
도 5는 역 방향 구동시 도 1의 쉬프트 레지스터에 공급되는 각종 구동신호 및 이로부터 출력되는 전구동 신호 및 스캔 펄스의 파형을 나타낸 도면이다.
도 5에 도시된 바와 같이, 본 발명에서는 쉬프트 레지스터를 역 방향으로 구동하기 위해서 제 1 및 제 3 제어신호(SC1 내지 SC3)의 위상을 정 방향 구동시와는 반대로 반전시켜서 공급할 수 있다. 이때, 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)의 공급 순서 또한 정 방향 구동시와는 반대의 순서로 공급함으로써 역 방향으로 게이트 라인들에 스캔 펄스들이 공급되도록 할 수 있다.
이상 상술한 바와 같은 본 발명의 쉬프트 레지스터를 유기 전계 발광소자 표시장치에 사용하는 경우 경우, 구동 스위칭소자의 문턱전압을 보상함에 있어 이 전구동기간(AD)을 활용할 수 있다. 또한, 액정 표시장치에 본원발명의 쉬프트 레지스터를 사용할 경우, 이 전구동 기간(AD)동안 모든 화소들에 블랙 데이터를 공급하는 기간으로 활용할 수 있다.
도 6은 본 발명의 쉬프트 레지스터에 공급되는 각종 신호의 시뮬레이션 파형을 나타낸 도면이고, 도 7은 도 6의 제 1 및 제 2 클럭펄스를 확대한 도면이다.
도 8은 본 발명의 첫 번째 및 두 번째 스테이지로부터 출력되는 전구동신호 및 스캔펄스의 시뮬레이션 파형으로서, 도 8의 오른쪽에 도시된 신호파형은 왼쪽에 도시된 도면에서의 점선박스안을 확대한 도면이다.
도 9는 본 발명의 세트 노드, 리세트 노드, 및 제어 노드의 전압에 대한 시뮬레이션 파형으로서, Q1은 첫 번째 스테이지의 세트 노드, Q2는 두 번째 스테이지의 세트 노드, QB1은 첫 번째 스테이지의 리세트 노드, QB2는 두 번째 스테이지의 리세트 노드, QC1은 첫 번째 스테이지의 제어 노드, 그리고 QC2는 두 번째 스테이지의 제어 노드를 의미한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변 형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면.
도 2는 도 1의 쉬프트 레지스터에 공급되는 각종신호 및 이로부터 출력되는 전구동신호 및 스캔펄스의 파형을 나타낸 도면.
도 3은 도 1의 쉬프트 레지스터에 구비된 스테이지의 회로구성을 나타낸 도면.
도 4는 도 1의 상단 더미 스테이지의 회로구성을 나타낸 도면.
도 5는 역 방향 구동시 도 1의 쉬프트 레지스터에 공급되는 각종 구동신호 및 이로부터 출력되는 전구동 신호 및 스캔 펄스의 파형을 나타낸 도면.
도 6은 본 발명의 쉬프트 레지스터에 공급되는 각종 신호의 시뮬레이션 파형을 나타낸 도면.
도 7은 도 5의 제 1 및 제 2 클럭펄스를 확대한 도면.
도 8은 본 발명의 첫 번째 및 두 번째 스테이지로부터 출력되는 전구동신호 및 스캔펄스의 시뮬레이션 파형.
도 8의 오른쪽에 도시된 신호파형은 왼쪽에 도시된 신호파형을 확대한 도면.
도 9는 본 발명의 세트 노드, 리세트 노드, 및 제어 노드의 전압에 대한 시뮬레이션 파형.

Claims (9)

  1. 복수의 스테이지를 구비하여 순차적으로 스캔펄스를 출력하는 쉬프트 레지스터데 있어서,
    상기 복수의 스테이지 각각은
    세트 노드 및 리세트 노드의 전압 상태에 따라 제어되어 스캔펄스를 출력하고 이를 해당 게이트 라인에 출력하는 스캔펄스 출력부;
    상기 세트 노드 및 리세트 노드의 전압 상태에 따라 제어되어 캐리펄스를 출력하고 이를 전단 스테이지 및 후단 스테이지에 공급하는 캐리펄스 출력부;
    상기 전단 스테이지로부터의 캐리펄스, 후단 스테이지로부터의 캐리펄스 및 외부로부터의 제 1 제어신호에 따라 상기 세트 노드 및 리세트 노드의 전압 상태를 제어하는 제 1 노드 제어부;
    제어 노드 및 리세트 제어노드의 전압 상태에 따라 제어되어 전구동 신호를 출력하고 이를 해당 게이트 라인에 공급하는 전구동 신호 출력부; 및
    상기 세트 노드의 전압 상태, 상기 리세트 노드의 전압 상태, 상기 리세트 제어노드, 외부로부터의 스타트 펄스 및 제 2 제어신호에 따라 상기 제어 노드의 전압 상태를 제어하는 제 2 노드 제어부를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 제 1 제어신호는 상기 전구동 기간동안 로우상태로 유지되고, 상기 스캔 기간동안 하이상태로 유지되며;
    상기 제 2 제어신호는 상기 전구동 기간동안 하이상태로 유지되고, 상기 스캔 기간동안 로우 상태로 유지됨을 특징으로 하는 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    k번째 스테이지에 구비된 제 1 노드 제어부는
    k-1번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 전송라인과 상기 세트 노드간을 접속시키는 제 1 스위칭소자,
    k+1번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 전송라인과 상기 세트 노드간을 접속시키는 제 2 스위칭소자,
    제 1 제어라인으로부터의 상기 제 1 제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 제어라인과 상기 리세트 노드간을 접속시키는 제 3 스위칭소자,
    상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 방전용 전압을 전송하는 방전용전원라인간을 접속시키는 제 4 스위칭소자, 및
    상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 상기 방전용전원라인간을 접속시키는 제 5 스위칭소자를 포함한 것을 특징으로 하는 쉬프트 레지스터.
  4. 제 3 항에 있어서,
    상기 스테이지들이 가장 첫 번째 스테이지부터 마지막 번째 스테이지까지 순차적으로 스캔펄스를 출력하도록 구동하기 위한 순방향 구동시, 상기 제 1 전송라인에는 제 1 제어신호가 공급되고, 상기 제 2 전송라인에는 방전용 전압이 공급되며,
    상기 스테이지들이 가장 마지막번째 스테이지부터 가장 첫 번째 스테이지까 역순차적으로 스캔펄스를 출력하도록 구동하기 위한 역방향 구동시, 상기 제 1 전송라인에는 방전용 전압이 공급되고, 상기 제 2 전송라인에는 제 1 제어신호가 공급됨을 특징으로 하는 쉬프트 레지스터.
  5. 제 3 항에 있어서,
    상기 복수의 스테이지 중 k번째 스테이지에 구비된 제 2 노드 제어부는
    상기 스타트 펄스와 제 2 제어신호에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 제어 노드를 제 2 제어신호 입력라인으로 접속시키는 제 6 스위칭소자,
    상기 제 2 제어신호에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 제어노드를 상기 제 2 제어신호 입력라인으로 접속시키는 제 7 스위칭소자,
    상기 제어 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 제어노드와 방전용 전원라인간을 접속시키는 제 8 스위칭소자,
    상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 제어 노드와 상기 방전용 전원라인간을 접속시키는 제 9 스위칭소자,
    상기 제어 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 노드와 상기 방전용 전원라인간을 접속시키는 제 10 스위칭소자,
    상기 제어 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 세트 노드와 상기 방전용 전원라인간을 접속시키는 제 11 스위칭소자,
    상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 제어 노드와 상기 방전용 전원라인간을 접속시키는 제 12 스위칭소자,
    상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 제어노드와 방전용 전원라인간을 접속시키는 제 13 스위칭 소자,
    상기 리세트 제어노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 세트 노드와 상기 방전용 전원라인간을 접속시키는 제 14 스위칭 소자,
    상기 리세트 제어노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 노드와 상기 방전용 전원라인간을 접속시키는 제 15 스위칭 소자,
    상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 제어노드와 상기 방전용 전원라인간을 접속시키는 제 16 스위칭 소자, 및
    상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 리세트 제어노드와 상기 방전용 전원라인간을 접속시키는 제 17 스위칭 소자를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  6. 제 3 항에 있어서,
    상기 복수의 스테이지 중 k번째 스테이지에 구비된 스캔펄스 출력부는
    상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들을 전송하는 다수의 클럭 전송라인들 중 어느 하나와 k번째 게이트 라인을 접속시키는 스캔 풀업 스위칭소자, 및
    상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 방전용 전원라인과 상기 k번째 게이트 라인간을 접속시키는 스캔 풀다운 스위칭소자를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 3 항에 있어서,
    상기 복수의 스테이지 중 k번째 스테이지에 구비된 캐리펄스출력부는,
    상기 세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들을 전송하는 다수의 클럭전송라인들 중 어느 하나와 k-1번째 스테이지 및 k+1번째 스테이지간을 접속시키는 캐리 풀업스위칭소자, 및
    상기 리세트 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 방전용전원라인과 상기 k-1번째 스테이지 및 k+1번째 스테이지간을 접속시키는 캐리 풀다운 스위칭소자를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  8. 제 3 항에 있어서,
    상기 복수의 스테이지 중 k번째 스테이지에 구비된 전구동 신호 출력부는
    상기 제어 노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 전구동용 클 럭펄스를 전송하는 전구동용 클럭전송라인과 k번째 게이트 라인간을 접속시키는 전구동 풀다운 스위칭소자, 및
    상기 리세트 제어노드의 전압에 따라 턴-온 또는 턴-오프되며 턴-온시 상기 방전용 전원라인과 상기 k번째 게이트 라인간을 접속시키는 전구동 풀다운 스위칭소자를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  9. 제 8 항에 있어서,
    상기 스타트 펄스는
    상기 전구동 기간을 이루는 제 1 구동 기간 및 제 2 구동기간 중 상기 제 2 구동 기간동안 하이상태를 유지함과 아울러, 상기 스캔기간을 이루는 초기기간 및 실스캔기간 중 초기기간 동안 하이상태를 유지하며,
    상기 전구동용 클럭펄스는 상기 제 1 구동 기간동안 하이상태를 유지하는 것을 특징으로 하는 쉬프트 레지스터.
KR1020080130761A 2008-12-20 2008-12-20 쉬프트 레지스터 KR101407307B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080130761A KR101407307B1 (ko) 2008-12-20 2008-12-20 쉬프트 레지스터
US12/480,340 US7873140B2 (en) 2008-12-20 2009-06-08 Shift register
CN2009102610453A CN101752005B (zh) 2008-12-20 2009-12-17 移位寄存器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130761A KR101407307B1 (ko) 2008-12-20 2008-12-20 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20100072139A true KR20100072139A (ko) 2010-06-30
KR101407307B1 KR101407307B1 (ko) 2014-06-16

Family

ID=42266092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130761A KR101407307B1 (ko) 2008-12-20 2008-12-20 쉬프트 레지스터

Country Status (3)

Country Link
US (1) US7873140B2 (ko)
KR (1) KR101407307B1 (ko)
CN (1) CN101752005B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130016495A (ko) * 2011-08-08 2013-02-18 엘지디스플레이 주식회사 유기전계발광표시장치
KR20130064485A (ko) * 2011-12-08 2013-06-18 삼성디스플레이 주식회사 주사 구동 회로 및 이의 리페어 방법
KR101394939B1 (ko) * 2012-09-07 2014-05-14 엘지디스플레이 주식회사 쉬프트 레지스터
KR20150076027A (ko) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법
KR20160089024A (ko) * 2015-01-16 2016-07-27 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20170040832A (ko) * 2015-10-05 2017-04-14 주식회사 실리콘웍스 게이트구동회로
KR20190065673A (ko) * 2017-12-04 2019-06-12 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치 및 그 구동방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023611B2 (en) * 2008-09-17 2011-09-20 Au Optronics Corporation Shift register with embedded bidirectional scanning function
KR101341005B1 (ko) * 2008-12-19 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
RU2510953C2 (ru) * 2009-06-17 2014-04-10 Шарп Кабусики Кайся Сдвиговый регистр, схема управления дисплеем, панель отображения и устройство отображения
EP2444959B1 (en) * 2009-06-17 2016-03-16 Sharp Kabushiki Kaisha Shift regsister, display-driving circuit, displaying panel, and displaying device
KR101350635B1 (ko) 2009-07-03 2014-01-10 엘지디스플레이 주식회사 듀얼 쉬프트 레지스터
WO2011055569A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
CN102598145B (zh) * 2009-11-04 2013-10-30 夏普株式会社 移位寄存器以及具备它的扫描信号线驱动电路和显示装置
KR101308474B1 (ko) * 2010-04-19 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
JP5436324B2 (ja) * 2010-05-10 2014-03-05 三菱電機株式会社 シフトレジスタ回路
TWI433459B (zh) 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
KR101769069B1 (ko) * 2010-11-29 2017-08-18 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR101804315B1 (ko) * 2010-12-06 2018-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
CN102651187B (zh) * 2011-05-16 2014-09-24 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
KR101871425B1 (ko) * 2011-06-30 2018-06-28 삼성디스플레이 주식회사 주사구동부 및 이를 이용한 유기전계발광 표시장치
CN102654984B (zh) * 2011-10-21 2014-03-26 京东方科技集团股份有限公司 移位寄存器单元以及栅极驱动电路
KR101960846B1 (ko) * 2011-12-13 2019-07-16 엘지디스플레이 주식회사 게이트 쉬프트 레지스터
CN102915714B (zh) * 2012-10-11 2015-05-27 京东方科技集团股份有限公司 一种移位寄存器、液晶显示栅极驱动装置和液晶显示装置
CN103198783B (zh) * 2013-04-01 2015-04-29 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
KR102034060B1 (ko) * 2013-06-21 2019-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR102028992B1 (ko) * 2013-06-27 2019-10-07 엘지디스플레이 주식회사 쉬프트 레지스터
US20160240159A1 (en) * 2013-10-08 2016-08-18 Sharp Kabushiki Kaisha Shift register and display device
TWI486959B (zh) * 2014-05-05 2015-06-01 Au Optronics Corp 移位暫存器電路
CN105096791B (zh) * 2014-05-08 2017-10-31 上海和辉光电有限公司 多路复用驱动器以及显示装置
EP3151225A4 (en) * 2014-05-28 2018-01-24 Kolonauto Co., Ltd Shift circuit, shift resistor, and display device
CN105701422B (zh) * 2014-11-27 2018-11-09 华邦电子股份有限公司 集成电路及其错误检测方法
CN104575354B (zh) 2014-12-31 2017-02-22 上海天马微电子有限公司 一种栅极驱动电路及其驱动方法
CN104575396B (zh) * 2015-02-05 2017-07-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极扫描电路
CN104732951B (zh) * 2015-04-21 2017-03-01 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置、显示面板
TWI563514B (en) * 2015-06-05 2016-12-21 Au Optronics Corp Shift register circuit
CN105118416B (zh) * 2015-09-23 2018-01-05 深圳市华星光电技术有限公司 一种goa电路、显示装置和goa电路的驱动方法
CN105609137B (zh) * 2016-01-05 2019-06-07 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
KR20180071642A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
TWI613632B (zh) * 2017-02-20 2018-02-01 友達光電股份有限公司 閘極驅動電路
CN108806588B (zh) * 2017-04-28 2020-06-12 昆山国显光电有限公司 一种发光控制电路、发光控制方法以及移位寄存器
TWI614757B (zh) * 2017-07-06 2018-02-11 友達光電股份有限公司 移位暫存器
CN107248390B (zh) * 2017-07-27 2020-04-21 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109166542B (zh) * 2018-09-26 2024-05-07 合肥鑫晟光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN109921784B (zh) * 2019-03-05 2023-03-31 南京沁恒微电子股份有限公司 多功能可编程的io端口电路
KR20210126179A (ko) 2020-04-09 2021-10-20 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970530B1 (en) * 2004-08-24 2005-11-29 Wintek Corporation High-reliability shift register circuit
KR101166819B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 쉬프트 레지스터
US7529333B2 (en) * 2005-10-27 2009-05-05 Lg Display Co., Ltd. Shift register
KR101232155B1 (ko) * 2006-05-16 2013-02-15 엘지디스플레이 주식회사 쉬프트 레지스터
KR100799132B1 (ko) * 2006-06-29 2008-01-29 주식회사 하이닉스반도체 초기값변경이 가능한 모드레지스터셋회로.
KR101232171B1 (ko) * 2006-06-30 2013-02-12 엘지디스플레이 주식회사 쉬프트 레지스터
KR101300038B1 (ko) * 2006-08-08 2013-08-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR101296632B1 (ko) * 2006-11-28 2013-08-14 엘지디스플레이 주식회사 쉬프트 레지스터
KR101351377B1 (ko) * 2006-12-27 2014-01-23 엘지디스플레이 주식회사 쉬프트 레지스터
KR101327858B1 (ko) * 2007-03-30 2013-11-13 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 이용한 화상 표시장치
CN100552826C (zh) * 2008-01-22 2009-10-21 友达光电股份有限公司 移位寄存器
TWI387801B (zh) * 2008-07-01 2013-03-01 Chunghwa Picture Tubes Ltd 移位暫存裝置及其方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130016495A (ko) * 2011-08-08 2013-02-18 엘지디스플레이 주식회사 유기전계발광표시장치
KR20130064485A (ko) * 2011-12-08 2013-06-18 삼성디스플레이 주식회사 주사 구동 회로 및 이의 리페어 방법
KR101394939B1 (ko) * 2012-09-07 2014-05-14 엘지디스플레이 주식회사 쉬프트 레지스터
US8817943B2 (en) 2012-09-07 2014-08-26 Lg Display Co., Ltd. Shift register
KR20150076027A (ko) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법
KR20160089024A (ko) * 2015-01-16 2016-07-27 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20170040832A (ko) * 2015-10-05 2017-04-14 주식회사 실리콘웍스 게이트구동회로
KR20190065673A (ko) * 2017-12-04 2019-06-12 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US20100158186A1 (en) 2010-06-24
CN101752005A (zh) 2010-06-23
KR101407307B1 (ko) 2014-06-16
CN101752005B (zh) 2013-03-20
US7873140B2 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
KR101407307B1 (ko) 쉬프트 레지스터
KR101341005B1 (ko) 쉬프트 레지스터
KR101756667B1 (ko) 쉬프트 레지스터 및 이를 포함하는 표시장치
KR102102902B1 (ko) 쉬프트 레지스터
KR101296645B1 (ko) 쉬프트 레지스터
KR101451575B1 (ko) 쉬프트 레지스터
KR101057891B1 (ko) 쉬프트 레지스터
TWI445309B (zh) 閘極位移暫存器及具有該暫存器之顯示裝置
KR101630341B1 (ko) 쉬프트 레지스터
KR101341010B1 (ko) 쉬프트 레지스터
KR20100096656A (ko) 쉬프트 레지스터
KR101859471B1 (ko) 쉬프트 레지스터
KR20120119298A (ko) 쉬프트 레지스터
KR20140098880A (ko) 쉬프트 레지스터
KR20100071387A (ko) 게이트 드라이버
KR101830607B1 (ko) 쉬프트 레지스터
KR20120011765A (ko) 쉬프트 레지스터
KR101658150B1 (ko) 쉬프트 레지스터
KR20140076851A (ko) 쉬프트 레지스터
KR20070003564A (ko) 쉬프트 레지스터
KR20140095209A (ko) 쉬프트 레지스터
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR20150047038A (ko) 쉬프트 레지스터
KR101481661B1 (ko) 쉬프트 레지스터
KR20070002913A (ko) 쉬프트 레지스터 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6