KR101630341B1 - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR101630341B1
KR101630341B1 KR1020100029859A KR20100029859A KR101630341B1 KR 101630341 B1 KR101630341 B1 KR 101630341B1 KR 1020100029859 A KR1020100029859 A KR 1020100029859A KR 20100029859 A KR20100029859 A KR 20100029859A KR 101630341 B1 KR101630341 B1 KR 101630341B1
Authority
KR
South Korea
Prior art keywords
stage
node
pulse
carry
turn
Prior art date
Application number
KR1020100029859A
Other languages
English (en)
Other versions
KR20110110502A (ko
Inventor
김빈
한민구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100029859A priority Critical patent/KR101630341B1/ko
Publication of KR20110110502A publication Critical patent/KR20110110502A/ko
Application granted granted Critical
Publication of KR101630341B1 publication Critical patent/KR101630341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 누설전류를 방지하여 구동능력을 향상시킬 수 있는 쉬프트 레지스터에 관한 것으로, 차례로 출력을 발생시키는 다수의 스테이지들을 포함하는 쉬프트 레지스터에 있어서, 상기 각 스테이지가, 출력기간에 캐리펄스를 출력하여 다음단 스테이지 및 전단 스테이지의 동작을 제어하며, 비출력기간에 외부로부터의 제 1 방전용 전압을 상기 다음단 스테이지 및 전단 스테이지에 공급하는 캐리펄스 출력부; 상기 출력기간에 스캔펄스를 출력하여 게이트 라인을 구동함과 아울러 이 스캔펄스를 이용하여 상기 다음단 스테이지의 동작을 제어하며, 상기 비출력기간에 상기 제 1 방전용 전압과 다른 크기를 갖는 외부로부터의 제 2 방전용 전압을 상기 게이트 라인 및 상기 다음단 스테이지에 공급하는 스캔펄스 출력부; 상기 캐리펄스 출력부 및 상기 스캔펄스 출력부에 접속된 다수의 노드들; 및 상기 각 노드의 신호상태를 제어함으로써 상기 캐리펄스 출력부 및 스캔펄스 출력부의 동작을 제어하는 노드 제어부를 포함하고, 상기 노드 제어부에 구비된 스위칭소자들 중 적어도 하나가 상기 출력 기간에 제 1 및 제 2 방전용 전압에 의해서 턴-오프 상태로 유지되는 것을 특징으로 한다.

Description

쉬프트 레지스터{SHIFT REGISTER}
본 발명은 액정표시장치의 쉬프트 레지스터에 관한 것으로, 특히 누설전류를 방지하여 구동능력을 향상시킬 수 있는 쉬프트 레지스터에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다.
이러한 쉬프트 레지스터는 다수의 스위칭소자들을 형성된 다수의 스테이지들을 포함한다.
각 스테이지는 세트 노드 및 리세트 노드의 전압 상태를 변경시킴으로써 순차적으로 스캔펄스들을 출력한다. 각 스테이지가 스캔펄스 출력하기 위해서는 각 스테이지의 인에이블 동작이 선행되어야 한다. 상기 스테이지가 인에이블된다는 것은, 상기 스테이지가 출력 가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 있는 상태로 세트된다는 것을 의미한다. 세트된 스테이지는 이후 공급되는 클럭펄스를 스캔펄스로서 출력하게 되는데, 종래에는 세트 노드에 접속된 스위칭소자들이 완전히 턴-오프되지 않아 이 스테이지의 출력 기간에 세트 노드의 전압이 상기 스위칭소자들에 의해 방전되는 문제점이 있었다. 즉, 스위칭소자들이 열화되면 이 스위칭소자의 문턱전압이 쉬프트되어 이 스위칭소자의 게이트-소스전극간 전압이 0로 유지되어도 누설 전류가 발생하게 된다. 이러한 누설전류는 스테이지가 인에이블 상태일 때 이로부터 출력되는 스캔펄스의 하이상태에서의 전압값을 떨어뜨리게 되어 쉬프트 레지스터의 구동능력을 저감시키게 되고, 이는 결국 화상을 표시하는 표시장치에서의 화질 불량을 야기한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 각 스테이지에 두 종류의 방전용 전압을 공급하고, 또한 출력부를 캐리펄스 출력부와 스캔펄스 출력부로 나누어 각 출력부로부터 서로 다른 종류의 방전용 전압이 출력되도록 하고, 이 방전용 전압들이 세트 노드에 접속된 스위칭소자들의 게이트전극과 소스전극에 각각 공급되도록 하여 각 스테이지의 출력 기간에 이 스위칭소자의 게이트-소스전극간 전압이 부극성을 갖도록 함으로써 누설전류를 방지할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 차례로 출력을 발생시키는 다수의 스테이지들을 포함하는 쉬프트 레지스터에 있어서, 상기 각 스테이지가, 출력기간에 캐리펄스를 출력하여 다음단 스테이지 및 전단 스테이지의 동작을 제어하며, 비출력기간에 외부로부터의 제 1 방전용 전압을 상기 다음단 스테이지 및 전단 스테이지에 공급하는 캐리펄스 출력부; 상기 출력기간에 스캔펄스를 출력하여 게이트 라인을 구동함과 아울러 이 스캔펄스를 이용하여 상기 다음단 스테이지의 동작을 제어하며, 상기 비출력기간에 상기 제 1 방전용 전압과 다른 크기를 갖는 외부로부터의 제 2 방전용 전압을 상기 게이트 라인 및 상기 다음단 스테이지에 공급하는 스캔펄스 출력부; 상기 캐리펄스 출력부 및 상기 스캔펄스 출력부에 접속된 다수의 노드들; 및 상기 각 노드의 신호상태를 제어함으로써 상기 캐리펄스 출력부 및 스캔펄스 출력부의 동작을 제어하는 노드 제어부를 포함하며, 상기 노드 제어부에 구비된 스위칭소자들 중 적어도 하나가 상기 출력 기간에 제 1 및 제 2 방전용 전압에 의해서 턴-오프 상태로 유지되는 것을 특징으로 한다.
제 n 스테이지에 구비된 노드 제어부는, 제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 n-2 스테이지로부터의 제 n-2 스캔펄스를 출력하는 스캔출력단자와 제 n 스테이지의 세트 노드를 서로 연결하는 제 1 스위칭소자; 제 n+2 스테이지로부터의 제 n+2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와　제 2 방전용전원라인을 서로 연결하는 제 2 스위칭소자; 충전용전원라인으로부터의 충전용 전압에 따라 턴-온/오프가 제어되며, 턴-온시 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자; 세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 리세트 노드와 제 1 방전용전원라인을 서로 연결하는 제 4 스위칭소자를 포함함을 특징으로 한다.
제 n 스테이지에 구비된 캐리펄스 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 클럭전송라인과 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자; 상기 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자와 제 1 방전용전원라인을 서로 연결하는 캐리풀다운 스위칭소자를 포함하며; 상기 제 n 스테이지에 구비된 스캔펄스 출력부는, 상기 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자; 상기 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자와 제 2 방전용전원라인을 서로 연결하는 스캔풀다운 스위칭소자를 포함하며; 상기 제 1 방전용전원라인은 상기 제 1 방전용 전압을 전송하고, 상기 제 2 방전용전원라인은 상기 제 2 방전용 전압을 전송함을 특징으로 한다.
상기 각 스테이지는 세트 노드를 주기적으로 방전시키는 노드 방전부를 더 포함하며; 제 n 스테이지의 노드 방전부에 구비된 노드 방전부는, 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 공통 노드를 서로 연결하는 제 1 안정화 스위칭소자; 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 공통 노드와 제 n-1 스테이지의 캐리출력단자를 서로 연결하는 제 2 안정화 스위칭소자; 제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 공통 노드와 제 n+1 스테이지의 캐리출력단자를 서로 연결하는 제 3 안정화 스위칭소자를 더 포함함을 특징으로 한다.
스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지들 각각은 제 5 스위칭소자를 더 포함하며; 상기 제 5 스위칭소자는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 1 방전용전원라인을 서로 연결하는 것을 특징으로 한다.
제 n 스테이지에 구비된 노드 제어부는, 제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 n-2 스테이지로부터의 제 n-2 스캔펄스를 출력하는 스캔출력단자와 제 n 스테이지의 제 1 공통 노드를 서로 연결하는 제 1 스위칭소자; 상기 제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 제 1 공통 노드와 세트 노드를 서로 연결하는 제 2 스위칭소자; 클럭펄스전송라인들 중 어느 하나로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 캐리출력단자와 제 1 공통 노드를 서로 연결하는 제 3 스위칭소자; 제 n+2 스테이지로부터의 제 n+2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와　 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 충전용전원라인으로부터의 충전용 전압에 따라 턴-온/오프가 제어되며, 턴-온시 충전용전원라인과 리세트 노드를 서로 연결하는 제 5 스위칭소자; 상기 세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 리세트 노드와 제 1 방전용전원라인을 서로 연결하는 제 6 스위칭소자를 포함하며; 상기 제 1 방전용전원라인은 상기 제 1 방전용 전압을 전송하고, 상기 제 2 방전용전원라인은 상기 제 2 방전용 전압을 전송함을 특징으로 한다.
제 n 스테이지에 구비된 캐리펄스 출력부는, 상기 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 제 1 클럭전송라인과 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자; 및, 상기 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자와 제 1 방전용전원라인을 서로 연결하는 캐리풀다운 스위칭소자를 포함하며; 제 n 스테이지에 구비된 스캔펄스 출력부는, 상기 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자; 상기 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자와 제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압을 전송하는 스캔풀다운 스위칭소자를 포함함을 특징으로 한다.
상기 각 스테이지는 세트 노드를 주기적으로 방전시키는 노드 방전부를 더 포함하며; 제 n 스테이지의 노드 방전부에 구비된 노드 방전부는, 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 2 공통 노드를 서로 연결하는 제 1 안정화 스위칭소자; 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드와 제 n-1 스테이지의 캐리출력단자를 서로 연결하는 제 2 안정화 스위칭소자; 제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드와 제 n+1 스테이지의 캐리출력단자를 서로 연결하는 제 3 안정화 스위칭소자를 더 포함함을 특징으로 한다.
스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지들 각각은 제 7 스위칭소자를 더 포함하며; 상기 제 7 스위칭소자는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 1 방전용전원라인을 서로 연결하는 것을 특징으로 한다.
제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 이 제 n-2 스테이지로부터의 제 n-2 스캔펄스를 출력하는 스캔출력단자와 제 n 스테이지의 제 1 공통 노드를 서로 연결하는 제 1 스위칭소자; 제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 제 1 공통 노드와 세트 노드를 서로 연결하는 제 2 스위칭소자; 클럭펄스전송라인들 중 어느 하나로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 캐리출력단자와 제 1 공통 노드를 서로 연결하는 제 3 스위칭소자; 제 n+2 스테이지로부터의 제 n+2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와　 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 교류전원라인과 제 1 리세트 노드를 서로 연결하는 제 5 스위칭소자; 세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 리세트 노드와 제 1 방전용전원라인을 서로 연결하는 제 6 스위칭소자; 제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 교류전원라인과 제 2 리세트 노드를 서로 연결하는 제 7 스위칭소자; 세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 리세트 노드와 제 1 방전용전원라인을 서로 연결하는 제 8 스위칭소자를 포함하며; 상기 제 1 교류 전압과 제 2 교류 전압이 서로 180도 위상 반전된 형태인 것을 특징으로 한다.
제 n 스테이지에 구비된 캐리펄스 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 제 1 클럭전송라인과 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자; 제 1 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자와 제 1 방전용전원라인을 서로 연결하는 제 1 캐리풀다운 스위칭소자; 제 2 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자와 제 1 방전용전원라인을 서로 연결하는 제 2 캐리풀다운 스위칭소자를 포함하며; 제 n 스테이지에 구비된 스캔펄스 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자; 제 1 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자와 제 2 방전용전원라인을 서로 연결하는 제 1 스캔풀다운 스위칭소자; 제 2 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자와 제 2 방전용전원라인을 서로 연결하는 제 2 스캔풀다운 스위칭소자를 포함함을 특징으로 한다.
상기 각 스테이지는 세트 노드를 주기적으로 방전시키는 노드 방전부를 더 포함하며; 제 n 스테이지의 노드 방전부에 구비된 노드 방전부는, 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 2 공통 노드를 서로 연결하는 제 1 안정화 스위칭소자; 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드와 제 n-1 스테이지의 캐리출력단자를 서로 연결하는 제 2 안정화 스위칭소자; 제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드와 제 n+1 스테이지의 캐리출력단자를 서로 연결하는 제 3 안정화 스위칭소자를 더 포함함을 특징으로 한다.
스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지들 각각은 제 9 스위칭소자를 더 포함하며; 상기 제 9 스위칭소자는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 1 방전용전원라인을 서로 연결하는 것을 특징으로 한다.
본 발명에 따른 쉬프트 레지스터는 다음과 같은 효과를 갖는다.
본 발명에서는 세트 노드에 접속된 스위칭소자의 게이트전극가 소스전극에 서로 다른 크기의 방전용 전압을 공급함으로써 이 스위칭소자의 게이트-소스전극간 전압을 부극성으로 유지시킬 수 있으며, 이로 인해 이 스위칭소자의 누설 전류를 방지할 수 있다.
도 1은 본 발명에 따른 쉬프트 레지스터를 나타낸 도면
도 2는 도 1의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도를 나타낸 도면
도 3은 본 발명의 제 1 실시예에 따른 스테이지의 구성을 나타낸 도면
도 4는 본 발명의 제 2 실시예에 따른 스테이지의 구성을 나타낸 도면
도 5는 본 발명의 제 3 실시예에 따른 스테이지의 구성을 나타낸 도면
도 6은 본 발명의 제 4 실시예에 따른 스테이지의 구성을 나타낸 도면
도 7은 본 발명의 제 5 실시예에 따른 스테이지의 구성을 나타낸 도면
도 8은 본 발명의 실시예에 따른 쉬프트 레지스터의 효과를 설명하기 위한 도면
도 1은 본 발명에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 2는 도 1의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도를 나타낸 도면이다.
본 발명의 실시예에 따른 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 다수의 스테이지들(ST1, ST2, ...)을 포함한다. 여기서, 각 스테이지들은 각각의 스캔출력단자(SOT)(SOT)를 통해 한 프레임기간동안 한 번의 스캔펄스(SP1, SP2, ...)를 출력함과 아울러, 각각의 캐리출력단자(COT)를 통해 한 프레임 기간동안 한 번의 캐리펄스(CP1, CP2, ...)를 출력한다.
하나의 스테이지로부터 출력되는 스캔펄스와 캐리펄스는 동일 위상을 갖는다. 각 스테이지(ST1, ST2, ...)는 스캔펄스를 이용하여 자신에게 접속된 게이트 라인을 구동함과 아울러, 자신으로부터 후단에 위치한 스테이지의 동작을 제어한다. 또한, 각 스테이지는 캐리펄스를 이용하여 자신으로부터 전단에 위치한 스테이지의 동작 및 후단에 위치한 스테이지의 동작을 제어한다.
스테이지들은 빠른 번호를 부여를 받은 스테이지부터 차례로 스캔펄스 및 캐리펄스를 출력한다. 즉, 제 1 스테이지(ST1)가 제 1 스캔펄스(SP1) 및 제 1 캐리펄스(CP1)를 출력하고, 이어서 제 2 스테이지(ST2)가 제 2 스캔펄스(SP2) 및 제 2 캐리펄스(CP2)를 출력하고, 다음으로, 제 3 스테이지(ST3)가 제 3 스캔펄스(SP3) 및 제 3 캐리펄스(CP3)를 출력하고, ...., 다음으로 제 a 스테이지가 제 a 스캔펄스 및 제 a 캐리펄스를 출력한다. 여기서, a는 4이상의 자연수이다.
한편, 도면에 도시하지 않았지만, 이 쉬프트 레지스터는 제 a-1 스테이지를 리셋시키기 위한 스캔펄스를 출력하는 제 a+1 스테이지와, 제 a 스테이지를 리셋시키기 위한 스캔펄스 출력하는 제 a+2 스테이지를 더 포함하는 바, 이 제 a+1 및 제 a+2 스테이지는 게이트 라인에 접속되지 않는 더미 스테이지다. 즉, 이 더미 스테이지로부터의 스캔펄스는 게이트 라인에 공급되지 않는다.
이러한 쉬프트 레지스터는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부의 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터는 상기 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터의 각 스테이지는 충전용 전압(VDD), 제 1 방전용 전압(VSS1), 제 2 방전용 전압(VSS2)을 공급받는다. 또한 각 스테이지는 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나 이상을 인가받는다. 한편, 스테이지의 구조에 따라 각 스테이지는 상술된 충전용 전압(VDD) 대신 제 1 교류 전압(VDD_O) 및 제 2 교류 전압(VDD_E)을 공급받을 수 있다.
한편, 상기 스테이지들 중 제 1 및 제 2 스테이지(ST1, ST2)는 제 1 및 제 2 스타트 펄스(S1, S2)를 더 공급받는다.
충전용 전압(VDD)은 주로 각 스테이지의 노드들을 충전시키는데 사용되며, 제 1 방전용 전압(VSS1)은 주로 각 스테이지의 노드들 및 캐리출력단자(COT)를 방전시키는데 사용된다. 그리고, 제 2 방전용 전압(VSS2)은 주로 각 스테이지의 스캔출력단자(SOT)를 방전시키는데 사용된다.
충전용 전압(VDD) 및 제 2 방전용 전압(VSS2)은 모두 직류 전압으로서, 충전용 전압(VDD)은 정극성을 나타내며, 제 2 방전용 전압(VSS2)은 부극성을 나타낸다. 한편, 제 2 방전용 전압(VSS2)은 접지전압이 될 수 있다. 제 1 방전용 전압(VSS1)도 직류 전압으로서, 이 제 1 방전용 전압(VSS1)은 제 2 방전용 전압(VSS2)보다 더 낮은 값을 갖는다. 각 클럭펄스(CLK1 내지 CLK4)의 로우상태의 전압값은 제 1 방전용 전압(VSS1)의 전압값과 동일하다.
제 1 및 제 2 교류 전압(VDD_E)은 주로 각 스테이지의 노드들 중 리세트 노드(QB)들의 충전과 방전을 제어하기 위한 신호들로서, 각 스테이지들은 그 구조에 따라서 상술된 충전용 전압(VDD) 대신 상기 제 1 및 제 2 교류 전압(VDD_E)을 공급받는다. 제 1 교류 전압(VDD_O) 및 제 2 교류 전압(VDD_E)은 모두 교류 전압으로서, 제 1 교류 전압(VDD_O)은 제 2 교류 전압(VDD_E)에 대하여 180도 위상 반전된 형태를 갖는다. 상기 제 1 및 제 2 교류 전압(VDD_E)의 하이상태에서의 전압값은 상기 충전용 전압(VDD)의 전압값과 동일 할 수도 있다. 또한, 제 1 및 제 2 교류 전압(VDD_O, VDD_E)의 로우상태에서의 전압값은 상기 제 1 또는 제 2 방전용 전압(VSS1, VSS2)의 전압값과 동일 할 수도 있다. 제 1 및 제 2 교류 전압(VDD_O, VDD_E)은 t 프레임 기간을 주기로 하여 그들의 상태가 반전된다. 여기서, t는 자연수 이다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 각 스테이지의 스캔펄스 및 캐리펄스를 생성하는데 사용되는 신호들로서, 각 스테이지들은 이들 제 1 내지 제 4 클럭펄스(CLK4)들 중 어느 하나를 공급받아 상기 스캔펄스 및 캐리펄스를 생성하여 출력한다. 예를 들어, 제 4k+1 스테이지는 제 1 클럭펄스(CLK1)를 사용하여 스캔펄스 및 캐리펄스를 출력하고, 제 4k+2 스테이지는 제 2 클럭펄스(CLK2)를 사용하여 스캔펄스 및 캐리펄스를 출력하며, 제 4k+3 스테이지는 제 3 클럭펄스(CLK3)를 사용하여 스캔펄스 및 캐리펄스를 출력하며, 제 4k+4 스테이지는 제 4 클럭펄스(CLK4)를 사용하여 스캔펄스 및 캐리펄스를 출력한다. 여기서, k는 자연수를 나타낸다.
한편, 각 스테이지는 상술된 클럭펄스와 다른 위상을 갖는 클럭펄스를 더 공급받아 특정 노드의 전압을 주기적으로 방전시킬 수 있다.
　본 발명에서는 서로 다른 위상차를 갖는 4종의 클럭펄스를 사용하는 예를 나타내었지만, 상기 클럭펄스의 종류는 2개 이상이면 몇 개라도 사용할 수 있다. 제 1 내지 제 4 클럭펄스(CLK4)는 서로 위상차를 갖고 출력된다. 이때, 서로 인접한 기간에 출력되는 클럭펄스의 하이구간이 서로 중첩될 수 있다. 예를 들어, 도 2에는 1/3 H(수평기간)가 중첩된 클럭펄스들이 나타나 있다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된다. 따라서, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)와 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다. 여기서, 상기 제 4 클럭펄스(CLK4)와 제 1 스타트 펄스(S1)를 서로 동기시켜 출력하거나, 또는 상기 제 4 클럭펄스(CLK4)와 제 2 스타트 펄스(S2)를 서로 동기시켜 출력할 수도 있다. 이와 같이 상기 제 4 클럭펄스(CLK4)와 제 1 또는 제 2 스타트 펄스(S2)가 서로 동기될 때, 상기 제 1 내지 제 4 클럭펄스(CLK4)들 중 제 4 클럭펄스(CLK4)가 가장 먼저 출력된다.
각 클럭펄스는 한 프레임 기간동안 여러 번 출력되지만, 상기 제 1 및 제 2 스타트 펄스(S1, S2)는 한 프레임 기간동안 단 한번 출력된다.
다시 말하면, 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 주기적으로 여러 번의 액티브 상태(하이 상태)를 나타내지만, 제 1 및 제 2 스타트 펄스(S2)는 한 프레임 기간동안 단 한 번의 액티브상태를 나타낸다.
한편, 이와 같은 쉬프트 레지스터는 제 1 및 제 2 스타트 펄스(S1, S2) 중 어느 하나만을 사용할 수 있으며, 이때 제 1 및 제 2 스테이지(ST1, ST2)는 제 1 및 제 2 스타트 펄스(S2) 중 어느 하나를 공통으로 공급받는다. 이와 같이 하나의 스타트 펄스를 사용할 경우, 이 하나의 스타트 펄스의 펄스폭은 상기 제 1 및 제 2 스타트 펄스(S2)의 펄스폭 중 어느 하나의 펄스폭과 동일할 수 도 있으며, 또는 상기 제 1 스타트 펄스(S1)의 펄스폭과 제 2 스타트 펄스(S2)의 펄스폭을 합한 크기의 펄스폭과 동일할 수 있다.
각 스테이지가 스캔펄스 및 캐리펄스를 출력하기 위해서는 각 스테이지의 인에이블 동작이 선행되어야 한다. 상기 스테이지가 인에이블된다는 것은, 상기 스테이지가 출력 가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 있는 상태로 세트된다는 것을 의미한다. 이를 위해 각 스테이지는 자신으로부터 전단에 위치한 스테이지로부터의 캐리펄스를 공급받아 인에이블된다.
예를 들어, 제 s 스테이지는 제 s-2 스테이지로부터의 캐리펄스 및 스캔펄스에 응답하여 인에이블된다. 여기서, s는 자연수로서, 마이너스 스테이지는 존재하지 않는다는 것을 의미한다. 즉, 가장 상측에 위치한 제 1 스테이지(ST1)의 바로 전단에는 스테이지가 존재하지 않으므로, 상기 제 1 스테이지(ST1)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1)에 응답하여 인에이블된다. 이와 비슷한 방식으로, 상기 제 2 스테이지(ST2)의 두 번째 전단에는 스테이지가 존재하지 않으므로, 제 2 스테이지(ST2)는 타이밍 콘트롤러부터의 제 2 스타트 펄스(S2)에 응답하여 인에이블된다. 여기서, 제 2 스테이지(ST2)는 제 2 스타트 펄스(S2) 대신에 제 1 스타트 펄스(S1)에 의해 인에이블될 수 도 있다.
또한, 각 스테이지는 다음단 스테이지로부터의 캐리펄스에 응답하여 디스에이블된다. 스테이지가 디스에이블된다는 것은, 이 스테이지가 출력이 불가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 없는 상태로 리세트된다는 것을 의미한다.
예를 들어, 제 s 스테이지는 제 s+2 스테이지로부터의 캐리펄스에 응답하여 디스에이블된다.
한편,　상술된 더미 스테이지들의 후단에는 스테이지가 존재하지 않으므로, 상기 제 a+1 스테이지 및 제 a+2 스테이지는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)에 응답하여 디스에이블된다.
이와 같이 구성된 쉬프트 레지스터에서 각 스테이지(ST1 내지 STn+1)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 3은 본 발명의 제 1 실시예에 따른 스테이지의 구성을 나타낸 도면으로서, 이 도 3은 도 1에서의 어느 하나의 스테이지의 구성을 나타낸 도면이다.
하나의 스테이지는, 도 3에 도시된 바와 같이, 세트 노드(Q), 리세트 노드(QB), 노드 제어부, 캐리펄스 출력부(CO), 및 스캔펄스 출력부(SO)를 포함한다.
노드 제어부는 세트 노드(Q) 및　리세트 노드(QB)의 신호상태를 제어한다. 이 노드 제어부는 제 1 내지 제 4 스위칭소자(Tr1 내지 Tr4)들을 구비한다.
제 n 스테이지에 구비된 제 1 스위칭소자(Tr1)는 제 n-2 스테이지로부터의 제 n-2 캐리펄스(CP(n-2))에 따라 턴-온/오프가 제어되며, 턴-온시 이 제 n-2 스테이지로부터의 제 n-2 스캔펄스(SP(n-2))를 출력하는 스캔출력단자(SOT)와 제 n 스테이지의 세트 노드(Q)를 서로 연결한다. 단, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 드레인전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 1 스타트 펄스(S1)가 공급된다. 마찬가지로, 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 드레인전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 2 스위칭소자(Tr2)는 제 n+2 스테이지로부터의 제 n+2 캐리펄스(CP(n+2))에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와　제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다. 단, 제 a+1 및 제 a+2 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에는 상술된 스테이지로부터의 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)는 충전용전원라인으로부터의 충전용 전압(VDD)에 따라 턴-온/오프가 제어되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
제 n 스테이지에 구비된 제 4 스위칭소자(Tr4)는 세트 노드(Q)의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 리세트 노드(QB)와 제 1 방전용전원라인을 서로 연결한다.
각 스테이지의 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 세트 노드(Q) 및 리세트 노드(QB)에 전기적으로 접속된다. 이에 따라, 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 노드 제어부로부터의 제어를 받아 동작한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT), 캐리풀업 스위칭소자(Uc) 및 캐리풀다운 스위칭소자(Dc)를 포함한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT)를 통해 캐리펄스 또는 제 1 방전용 전압(VSS1)을 출력한다. 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 접속된다. 구체적으로, 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자에 접속된다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 캐리풀업 스위칭소자(Uc)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 제 1 클럭전송라인과 캐리출력단자(COT)를 서로 연결한다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 캐리풀다운 스위칭소자(Dc)는 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자(COT)와 제 1 방전용전원라인을 서로 연결한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT), 스캔풀업 스위칭소자(Us) 및 스캔풀다운 스위칭소자(Ds)를 포함한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT)를 통해 스캔펄스 또는 제 2 방전용 전압(VSS2)을 출력한다. 스캔출력단자(SOT)는 게이트 라인, 전단 스테이지 및 후단 스테이지와 전기적으로 접속된다. 이에 따라 제 n 스테이지에 구비된 스캔펄스 출력부(SO)로부터의 상기 스캔펄스 또는 제 2 방전용 전압(VSS2)은 제 n 게이트 라인, 제 n-2 스테이지 및 제 n+2 스테이지에 공급된다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 스캔풀업 스위칭소자(Us)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자(SOT)를 서로 연결한다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 스캔풀다운 스위칭소자(Ds)는 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자(SOT)와 제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다.
한편, 본 발명에 따른 각 스테이지는 세트 노드(Q)를 주기적으로 방전시키는 노드 방전부(DB)를 더 포함할 수 있다. 이 노드 방전부(DB)는 세트 노드(Q)를 주기적으로 방전시킴으로써 회로의 안정성 및 신뢰성을 높인다.
이 노드 방전부(DB)는, 제 1 내지 제 3 안정화 스위칭소자(Tr13)들을 포함한다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 1 안정화 스위칭소자(Tr11)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와 공통 노드(n)를 서로 연결한다. 동일 스테이지에 위치한 제 1 안정화 스위칭소자(Tr11)와 캐리풀업 스위칭소자(Uc)는 서로 다른 클럭펄스를 공급받는다. 다시 말하여, 제 1 안정화 스위칭소자(Tr11)에 공급되는 클럭펄스는 캐리풀업 스위칭소자(Uc)에 공급되는 클럭펄스가 하이 상태로 되기 전에 하이 상태를 유지한다. 예를 들어, 캐리풀업 스위칭소자(Uc)에 제 2 클럭펄스(CLK2)가 공급된다면, 제 1 안정화 스위칭소자(Tr11)에는 제 1 클럭펄스(CLK1)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 2 안정화 스위칭소자(Tr12)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 공통 노드(n)와 제 n-1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n-1 스테이지의 캐리출력단자(COT)는 제 n-1 캐리펄스(CP(n-1))를 출력한다. 이때, 제 1 안정화 스위칭소자(Tr11)와 제 2 안정화 스위칭소자(Tr12)는 동일한 클럭펄스를 공급받는다. 단, 제 1 스테이지(ST1)에 구비된 제 2 안정화 스위칭소자(Tr12)의 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 3 안정화 스위칭소자(Tr13)는 제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 공통 노드(n)와 제 n+1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n+1 스테이지의 캐리출력단자(COT)는 제 n+1 캐리펄스(CP(n+1))를 출력한다. 이를 위해, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 제 n+1 스테이지의 캐리출력단자(COT)에 접속되며, 그리고 소스전극은 공통 노드(n)에 접속된다. 단, 제 a+2 스테이지에 구비된 제 2 안정화 스위칭소자(Tr12)의 게이트전극 및 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
한편, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 상기 제 n+1 스테이지의 캐리출력단자(COT) 대신에 제 n 스테이지의 캐리출력단자(COT)에 접속될 수도 있다. 이 제 n 스테이지의 캐리출력단자(COT)는 제 n 캐리펄스(CPn)를 출력한다.　　　
이와 같이 구성된 스테이지의 동작을 설명하면 다음과 같다.
동작에 대한 설명은 제 3 스테이지(ST3)를 예로 들어 설명하기로 한다.
먼저, 제 3 스테이지(ST3)의 세트 기간동안 이 제 3 스테이지(ST3)의 동작을 설명한다.
이 세트 기간에 제 3 스테이지(ST3)의 제 1 스위칭소자(Tr1)는 제 1 스테이지(ST1)로부터의 제 1 캐리펄스(CP1)에 응답하여 턴-온된다. 이 턴-온된 제 1 스위칭소자(Tr1)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(SP1)를 세트 노드(Q)에 공급한다. 그러면, 이 세트 노드(Q)가 충전된다. 이 충전된 노드에 게이트전극을 통해 접속된 제 4 스위칭소자(Tr4), 캐리풀업 스위칭소자(Uc) 및 스캔풀업 스위칭소자(Us)가 턴-온된다.
턴-온된 제 4 스위칭소자(Tr4)를 통해 제 1 방전용 전압(VSS1)이 리세트 노드(QB)에 공급되어 이 리세트 노드(QB)가 방전된다. 한편, 이 리세트 노드(QB)에는 충전용 전압(VDD)원에 의해 항상 턴-온된 상태를 유지하는 다이오드 형태의 제 3 스위칭소자(Tr3)로부터 출력된 충전용 전압(VDD)원이 공급되는 바, 이 제 3 스위칭소자(Tr3)보다 제 4 스위칭소자(Tr4)의 면적이 더 크므로, 상기 리세트 노드(QB)는 방전 상태로 유지된다. 이 방전된 리세트 노드(QB)에 게이트전극을 통해 접속된 캐리풀다운 스위칭소자(Dc) 및 스캔풀다운 스위칭소자(Ds)가 턴-오프된다.
이때, 이 세트 기간에 상기 제 3 스테이지(ST3)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에는 제 5 스테이지(ST5)로부터의 제 1 방전용 전압(VSS1)이 공급되며, 이 제 2 스위칭소자(Tr2)의 소스전극에는 제 2 방전용 전압(VSS2)이 공급되는 상태이다. 제 2 방전용 전압(VSS2)이 제 1 방전용 전압(VSS1)보다 작기 때문에 상기 제 2 스위칭소자(Tr2)의 게이트-소스전극간 전압은 부극성을 나타내므로, 이 제 2 스위칭소자(Tr2)는 확실히 턴-오프 상태를 나타내므로, 이 세트 기간에 제 3 스테이지(ST3)의 세트 노드(Q)의 전압은 안정적으로 유지된다.　 본 발명에서는 제 2 스위칭소자(Tr2)의 문턱전압이 쉬프트된 상태에서도, 각 스테이지의 세트 기간에 제 2 스위칭소자(Tr2)가 확실히 턴-오프 상태를 유지할 수 있도록 한다.
이어서, 제 3 스테이지(ST3)의 출력 기간동안 이 제 3 스테이지(ST3)의 동작을 설명한다.
이 출력 기간에 제 3 클럭펄스(CLK3)가 캐리풀업 스위칭소자(Uc) 및 스캔풀업 스위칭소자(Us)에 공급된다. 이에 따라 플로팅상태의 세트 노드(Q)의 전압이 부트스트랩핑 현상에 의해 증폭된다. 이 세트 노드(Q)에 접속된 캐리풀업 스위칭소자(Uc)는 제 3 캐리펄스(CP3)를 출력하며, 이 세트 노드(Q)에 접속된 스캔풀업 스위칭소자(Us)는 제 3 스캔펄스(SP3)를 출력한다. 이 제 3 스캔펄스(SP3)는 제 3 스테이지(ST3)의 스캔출력단자(SOT)를 통해 출력된다.
이 제 3 스테이지(ST3)로부터의 제 3 캐리펄스(CP3)는 제 5 스테이지(ST5)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 제 1 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에 공급된다. 그리고, 이 제 3 스테이지(ST3)로부터의 제 3 스캔펄스(SP3)는 상기 제 5 스테이지(ST5)에 구비된 제 1 스위칭소자(Tr1)의 드레인전극 및 제 3 게이트 라인에 공급된다.
한편, 이 출력 기간에 제 1 스테이지(ST1)의 스캔출력단자(SOT)로부터 제 2 방전용 전압(VSS2)이 출력되고, 이 제 1 스테이지(ST1)의 캐리출력단자(COT)로부터 제 1 방전용 전압(VSS1)이 출력됨에 따라, 상기 제 3 스테이지(ST3)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극에는 제 1 방전용 전압(VSS1)이 공급되고, 드레인전극에는 제 2 방전용 전압(VSS2)이 공급된다. 이때, 이 제 1 스위칭소자(Tr1)의 드레인전극에 걸린 전압, 즉 제 2 방전용 전압(VSS2)이 이 제 1 스위칭소자(Tr1)의 소스전극(세트 노드(Q))에 걸린 전압보다 작으므로, 이 제 1 스위칭소자(Tr1)의 드레인전극과 소스전극이 서로 뒤바뀐다. 일반적으로, 상대적으로 전압이 높은 쪽이 드레인전극이 되므로 이 출력 기간에 제 3 스테이지(ST3)에 구비된 제 1 스위칭소자(Tr1)의 드레인전극은 세트 노드(Q)에 접속된 전극이 되며, 그리고 소스전극은 제 3 스테이지(ST3)의 스캔출력단자(SOT)에 접속된 전극이 된다. 이때, 이 제 1 스위칭소자(Tr1)의 게이트전극과 소스전극에 걸린 전압의 크기가 서로 다르다. 즉, 본 발명에서는 두 개의 서로 다른 레벨을 갖는 제 1 및 제 2 방전용 전압(VSS2)을 사용하여 각 스테이지의 출력 기간에 각 스테이지의 제 1 스위칭소자(Tr1)의 게이트-소스전극간 전압이 부극성 상태를 유지하도록 한다. 이에 따라, 본 발명에서는 제 1 스위칭소자(Tr1)의 문턱전압이 쉬프트된 상태에서도, 각 스테이지의 출력 기간에 제 1 스위칭소자(Tr1)가 확실히 턴-오프 상태를 유지할 수 있도록 한다.
이어서, 제 3 스테이지(ST3)의 리세트 기간동안 이 제 3 스테이지(ST3)의 동작을 설명한다.
이 리세트 기간에 제 5 스테이지(ST5)로부터의 제 5 캐리펄스가 제 3 스테이지(ST3)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에 공급된다. 이에 따라 제 2 스위칭소자(Tr2)가 턴-온되며, 이 턴-온된 제 2 스위칭소자(Tr2)를 통해 제 2 방전용 전압(VSS2)이 세트 노드(Q)에　공급된다. 그러면, 이 세트 노드(Q)가 방전되고, 이 방전된 세트 노드(Q)에 게이트전극을 통해 접속된 제 4 스위칭소자(Tr4), 캐리풀업 스위칭소자(Uc) 및 스캔풀업 스위칭소자(Us)가 턴-오프된다. 이에 따라, 제 3 스테이지(ST3)의 리세트 노드(QB)가 제 3 스위칭소자(Tr3)로부터의 충전용 전압(VDD)에 의해 충전되고, 이 충전된 리세트 노드(QB)에 게이트전극을 통해 접속된 캐리풀다운 스위칭소자(Dc) 및 스캔풀다운 스위칭소자(Ds)가 턴-온된다. 턴-온된 캐리풀다운 스위칭소자(Dc)는 제 1 방전용 전압(VSS1)을 출력하고, 그리고 턴-온된 스캔풀다운 스위칭소자(Ds)는 제 2 방전용 전압(VSS2)을 출력한다. 이때, 제 1 방전용 전압(VSS1)은 캐리출력단자(COT)를 통해 출력되고, 그리고 제 2 방전용 전압(VSS2)은 스캔출력단자(SOT)를 통해 출력된다. 이 제 3 스테이지(ST3)에 구비된 캐리풀다운 스위칭소자(Dc)로부터의 제 1 방전용 전압(VSS1)은 제 5 스테이지(ST5)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극에 공급되고, 이 제 3 스테이지(ST3)에 구비된 스캔풀다운 스위칭소자(Ds)로부터의 제 2 방전용 전압(VSS2)은 상기 제 5 스테이지(ST5)에 구비된 제 1 스위칭소자(Tr1)의 드레인전극에 공급된다.
여기서, 이 제 3 스테이지(ST3)에 구비된 노드 방전부(DB)의 동작을 설명하면 다음과 같다.
노드 방전부(DB)에 구비된 제 1 안정화 스위칭소자(Tr11)에 공급되는 클럭펄스는 이 노드 방전부(DB)가 구비된 스테이지의 캐리풀업 스위칭소자(Uc)에 공급되는 클럭펄스보다 위상이 앞선다. 예를 들어, 제 3 스테이지(ST3)의 캐리풀업 스위칭소자(Uc)에 제 3 클럭펄스(CLK3)가 공급되므로, 이 제 3 스테이지(ST3)에 구비된 제 1 안정화 스위칭소자(Tr11)에는 제 2 클럭펄스(CLK2)가 공급될 수 있다. 이 제 3 스테이지(ST3)에 구비된 제 1 및 제 2 안정화 스위치는 제 3 스테이지(ST3)의 출력 발생 이후 제 2 클럭펄스(CLK2)가 하이로 될 때마다 제 2 스테이지(ST2)로부터의 제 1 방전용 전압(VSS1)을 제 3 스테이지(ST3)의 세트 노드(Q)에 공급하여 이 세트 노드(Q)를 주기적으로 방전시킴으로써 이 세트 노드(Q)의 방전 상태가 안정적으로 유지되도록 한다. 이때, 제 3 안정화 스위칭소자(Tr13)는 제 4 스테이지(ST4)로부터의 제 4 캐리펄스(CP4)에 따라 턴-온되어 이 제 4 캐리펄스(CP4)를 공통 노드(n)에 공급한다. 이에 따라 제 1 안정화 스위칭소자(Tr11)의 게이트-소스전극간 전압이 부극성으로 유지되고, 이에 의해 제 3 스테이지(ST3)의 세트 기간동안 이 제 3 스테이지(ST3)의 세트 노드(Q)가 방전되는 것을 방지할 수 있다.　
나머지 스테이지의 동작도 상술된 제 3 스테이지(ST3)의 동작과 동일하다.
단 제 1 스테이지(ST1)는 이 제 1 스테이지(ST1)의 세트 기간에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1)에 의해 세트되며, 제 2 스테이지(ST2)는 이 제 2 스테이지(ST2)의 세트 기간에 타이밍 콘트롤러로부터의 제 2 스타트 펄스(S2)에 의해 세트된다.
도 4는 본 발명의 제 2 실시예에 따른 스테이지의 구성을 나타낸 도면으로서, 이 도 4는 도 1에서의 어느 하나의 스테이지의 구성을 나타낸 도면이다.
하나의 스테이지는, 도 4에 도시된 바와 같이, 세트 노드(Q), 리세트 노드(QB), 노드 제어부, 캐리펄스출력부, 및 스캔펄스 출력부(SO)를 포함한다.
노드 제어부는 세트 노드(Q) 및　리세트 노드(QB)의 신호상태를 제어한다. 이 노드 제어부는 제 1 내지 제 6 스위칭소자(Tr6)들을 구비한다.
제 n 스테이지에 구비된 제 1 스위칭소자(Tr1)는 제 n-2 스테이지로부터의 제 n-2 캐리펄스(CP(n-2))에 따라 턴-온/오프가 제어되며, 턴-온시 이 제 n-2 스테이지로부터의 제 n-2 스캔펄스(SP(n-2))를 출력하는 스캔출력단자(SOT)와 제 n 스테이지의 제 1 공통 노드(n1)를 서로 연결한다. 단, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 드레인전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 1 스타트 펄스(S1)가 공급된다. 마찬가지로, 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 드레인전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 2 스위칭소자(Tr2)는 제 n-2 스테이지로부터의 제 n-2 캐리펄스(CP(n-2))에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 제 1 공통 노드(n1)와 세트 노드(Q)를 서로 연결한다. 단, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 1 스타트 펄스(S1)가 공급된다. 마찬가지로, 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)는 클럭펄스전송라인들 중 어느 하나로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 캐리출력단자(COT)와 제 1 공통 노드(n1)를 서로 연결한다. 한편, 제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)의 드레인전극은 상술된 클럭펄스전송라인 대신에 상기 제 n 스테이지의 캐리출력단자(COT)에 접속될 수 있다.
제 n 스테이지에 구비된 제 4 스위칭소자(Tr4)는 제 n+2 스테이지로부터의 제 n+2 캐리펄스(CP(n+2))에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와　제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다. 단, 제 a+1 및 제 a+2 스테이지에 구비된 제 4 스위칭소자(Tr4)의 게이트전극에는 상술된 스테이지로부터의 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 5 스위칭소자(Tr5)는 충전용전원라인으로부터의 충전용 전압(VDD)에 따라 턴-온/오프가 제어되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
제 n 스테이지에 구비된 제 6 스위칭소자(Tr6)는 세트 노드(Q)의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 리세트 노드(QB)와 제 1 방전용전원라인을 서로 연결한다.
각 스테이지의 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 세트 노드(Q) 및 리세트 노드(QB)에 전기적으로 접속된다. 이에 따라, 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 노드 제어부로부터의 제어를 받아 동작한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT), 캐리풀업 스위칭소자(Uc) 및 캐리풀다운 스위칭소자(Dc)를 포함한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT)를 통해 캐리펄스 또는 제 1 방전용 전압(VSS1)을 출력한다. 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 접속된다. 구체적으로, 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자에 접속된다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 캐리풀업 스위칭소자(Uc)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 제 1 클럭전송라인과 캐리출력단자(COT)를 서로 연결한다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 캐리풀다운 스위칭소자(Dc)는 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자(COT)와 제 1 방전용전원라인을 서로 연결한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT), 스캔풀업 스위칭소자(Us) 및 스캔풀다운 스위칭소자(Ds)를 포함한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT)를 통해 스캔펄스 또는 제 2 방전용 전압(VSS2)을 출력한다. 스캔출력단자(SOT)는 게이트 라인 및 후단 스테이지와 전기적으로 접속된다. 이에 따라 제 n 스테이지에 구비된 스캔펄스 출력부(SO)로부터의 상기 스캔펄스 또는 제 2 방전용 전압(VSS2)은 제 n 게이트 라인, 제 n-2 스테이지 및 제 n+2 스테이지에 공급된다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 스캔풀업 스위칭소자(Us)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자(SOT)를 서로 연결한다. 동일 스테이지에 구비된 스캔풀업 스위칭소자(Us) 및 제 3 스위칭소자(Tr3)에 공급되는 클럭펄스는 동일한 클럭펄스이다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 스캔풀다운 스위칭소자(Ds)는 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자(SOT)와 제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다.
한편, 본 발명에 따른 각 스테이지는 세트 노드(Q)를 주기적으로 방전시키는 노드 방전부(DB)를 더 포함할 수 있다. 이 노드 방전부(DB)는 세트 노드(Q)를 주기적으로 방전시킴으로써 회로의 안정성 및 신뢰성을 높인다.
이 노드 방전부(DB)는, 제 1 내지 제 3 안정화 스위칭소자(Tr13)들을 포함한다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 1 안정화 스위칭소자(Tr11)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와 공통 노드(n)를 서로 연결한다. 동일 스테이지에 위치한 제 1 안정화 스위칭소자(Tr11)와 캐리풀업 스위칭소자(Uc)는 서로 다른 클럭펄스를 공급받는다. 다시 말하여, 제 1 안정화 스위칭소자(Tr11)에 공급되는 클럭펄스는 캐리풀업 스위칭소자(Uc)에 공급되는 클럭펄스가 하이 상태로 되기 전에 하이 상태를 유지한다. 예를 들어, 캐리풀업 스위칭소자(Uc)에 제 2 클럭펄스(CLK2)가 공급된다면, 제 1 안정화 스위칭소자(Tr11)에는 제 1 클럭펄스(CLK1)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 2 안정화 스위칭소자(Tr12)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드(n2)와 제 n-1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n-1 스테이지의 캐리출력단자(COT)는 제 n-1 캐리펄스(CP(n-1))를 출력한다. 이때, 제 1 안정화 스위칭소자(Tr11)와 제 2 안정화 스위칭소자(Tr12)는 동일한 클럭펄스를 공급받는다. 단, 제 1 스테이지(ST1)에 구비된 제 2 안정화 스위칭소자(Tr12)의 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 3 안정화 스위칭소자(Tr13)는 제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드(n2)와 제 n+1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n+1 스테이지의 캐리출력단자(COT)는 제 n+1 캐리펄스(CP(n+1))를 출력한다. 이를 위해, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 제 n+1 스테이지의 캐리출력단자(COT)에 접속되며, 그리고 소스전극은 공통 노드(n)에 접속된다. 단, 제 a+2 스테이지에 구비된 제 2 안정화 스위칭소자(Tr12)의 게이트전극 및 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
한편, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 상기 제 n+1 스테이지의 캐리출력단자(COT) 대신에 제 n 스테이지의 캐리출력단자(COT)에 접속될 수도 있다. 이 제 n 스테이지의 캐리출력단자(COT)는 제 n 캐리펄스(CPn)를 출력한다.
이 제 2 실시예에 따른 스테이지의 동작은 제 1 실시예에 따른 스테이지의 동작과 거의 동일하며, 단지 제 2 실시예에서의 제 1 내지 제 3 스위칭소자(Tr3)의 동작에 차이점이 있다.
본 발명의 제 2 실시예에 따른 제 n 스테이지에서의 제 3 스위칭소자(Tr3)는 이 제 3 스테이지(ST3)의 출력 기간에 클럭펄스에 의해 턴-온되며, 이 턴-온된 제 3 스위칭소자(Tr3)는 제 n 스테이지의 캐리출력단자(COT)로부터의 제 3 캐리펄스(CP3)를 제 1 공통 노드(n1)에 공급한다. 이에 따라, 이 제 3 스테이지(ST3)의 출력 기간에 제 2 스위칭소자(Tr2)의 게이트-소스전극간 전압이 부극성으로 유지되므로, 이 출력 기간에 제 3 스테이지(ST3)의 세트 노드(Q)가 방전되는 것을 방지할 수 있다. 한편, 이 제 3 스테이지(ST3)의 제 1 스위칭소자(Tr1) 역시 이 출력 기간동안 이의 게이트-소스전극간 전압이 부극성으로 유지된다.
이 제 2 실시예에서의 노드 방전부(DB)의 동작은 상술된 제 1 실시예의 노드 방전부(DB)의 동작과 동일하다.　　　
도 5는 본 발명의 제 3 실시예에 따른 스테이지의 구성을 나타낸 도면으로서, 이 도 5는 도 1에서의 어느 하나의 스테이지의 구성을 나타낸 도면이다.
하나의 스테이지는, 도 5에 도시된 바와 같이, 세트 노드(Q), 리세트 노드(QB), 노드 제어부, 캐리펄스출력부, 및 스캔펄스 출력부(SO)를 포함한다.
노드 제어부는 세트 노드(Q) 및　리세트 노드(QB)의 신호상태를 제어한다. 이 노드 제어부는 제 1 내지 제 5 스위칭소자(Tr5)들을 구비한다.
제 n 스테이지에 구비된 제 1 스위칭소자(Tr1)는 제 n-2 스테이지로부터의 제 n-2 캐리펄스(CP(n-2))에 따라 턴-온/오프가 제어되며, 턴-온시 이 제 n-2 스테이지로부터의 제 n-2 스캔펄스(SP(n-2))를 출력하는 스캔출력단자(SOT)와 제 n 스테이지의 세트 노드(Q)를 서로 연결한다.
제 n 스테이지에 구비된 제 2 스위칭소자(Tr2)는 제 n+2 스테이지로부터의 제 n+2 캐리펄스(CP(n+2))에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와　제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다.
제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)는 충전용전원라인으로부터의 충전용 전압(VDD)에 따라 턴-온/오프가 제어되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
제 n 스테이지에 구비된 제 4 스위칭소자(Tr4)는 세트 노드(Q)의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 리세트 노드(QB)와 제 1 방전용전원라인을 서로 연결한다.
제 n 스테이지에 구비된 제 5 스위칭소자(Tr5)는 타이밍 콘트롤러로부터의 스타트 펄스(Sq)에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와 제 1 방전용전원라인을 서로 연결한다. 이 스타트 펄스는 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 될 수 있다. 이 제 5 스위칭소자(Tr5)는 모든 스테이지들에 구비되지 않고, 스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지에만 구비된다. 예를 들어, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1) 및 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에는 제 5 스위칭소자(Tr5)가 구비되지 않으며, 이 제 1 및 제 2 스테이지(ST2)를 제외한 나머지 스테이지들에만 이 제 5 스위칭소자(Tr5)가 구비된다.
각 스테이지의 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 세트 노드(Q) 및 리세트 노드(QB)에 전기적으로 접속된다. 이에 따라, 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 노드 제어부로부터의 제어를 받아 동작한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT), 캐리풀업 스위칭소자(Uc) 및 캐리풀다운 스위칭소자(Dc)를 포함한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT)를 통해 캐리펄스 또는 제 1 방전용 전압(VSS1)을 출력한다. 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 접속된다. 구체적으로, 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자에 접속된다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 캐리풀업 스위칭소자(Uc)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 제 1 클럭전송라인과 캐리출력단자(COT)를 서로 연결한다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 캐리풀다운 스위칭소자(Dc)는 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자(COT)와 제 1 방전용전원라인을 서로 연결한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT), 스캔풀업 스위칭소자(Us) 및 스캔풀다운 스위칭소자(Ds)를 포함한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT)를 통해 스캔펄스 또는 제 2 방전용 전압(VSS2)을 출력한다. 스캔출력단자(SOT)는 게이트 라인, 전단 스테이지 및 후단 스테이지와 전기적으로 접속된다. 이에 따라 제 n 스테이지에 구비된 스캔펄스 출력부(SO)로부터의 상기 스캔펄스 또는 제 2 방전용 전압(VSS2)은 제 n 게이트 라인, 제 n-2 스테이지 및 제 n+2 스테이지에 공급된다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 스캔풀업 스위칭소자(Us)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자(SOT)를 서로 연결한다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 스캔풀다운 스위칭소자(Ds)는 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자(SOT)와 제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다.
한편, 본 발명에 따른 각 스테이지는 세트 노드(Q)를 주기적으로 방전시키는 노드 방전부(DB)를 더 포함할 수 있다. 이 노드 방전부(DB)는 세트 노드(Q)를 주기적으로 방전시킴으로써 회로의 안정성 및 신뢰성을 높인다.
이 노드 방전부(DB)는, 제 1 내지 제 3 안정화 스위칭소자(Tr13)들을 포함한다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 1 안정화 스위칭소자(Tr11)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와 공통 노드(n)를 서로 연결한다. 동일 스테이지에 위치한 제 1 안정화 스위칭소자(Tr11)와 캐리풀업 스위칭소자(Uc)는 서로 다른 클럭펄스를 공급받는다. 다시 말하여, 제 1 안정화 스위칭소자(Tr11)에 공급되는 클럭펄스는 캐리풀업 스위칭소자(Uc)에 공급되는 클럭펄스가 하이 상태로 되기 전에 하이 상태를 유지한다. 예를 들어, 캐리풀업 스위칭소자(Uc)에 제 2 클럭펄스(CLK2)가 공급된다면, 제 1 안정화 스위칭소자(Tr11)에는 제 1 클럭펄스(CLK1)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 2 안정화 스위칭소자(Tr12)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 공통 노드(n)와 제 n-1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n-1 스테이지의 캐리출력단자(COT)는 제 n-1 캐리펄스(CP(n-1))를 출력한다. 이때, 제 1 안정화 스위칭소자(Tr11)와 제 2 안정화 스위칭소자(Tr12)는 동일한 클럭펄스를 공급받는다. 단, 제 1 스테이지(ST1)에 구비된 제 2 안정화 스위칭소자(Tr12)의 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 3 안정화 스위칭소자(Tr13)는 제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드(n2)와 제 n+1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n+1 스테이지의 캐리출력단자(COT)는 제 n+1 캐리펄스(CP(n+1))를 출력한다. 이를 위해, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 제 n+1 스테이지의 캐리출력단자(COT)에 접속되며, 그리고 소스전극은 공통 노드(n)에 접속된다. 단, 제 a+2 스테이지에 구비된 제 2 안정화 스위칭소자(Tr12)의 게이트전극 및 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
한편, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 상기 제 n+1 스테이지의 캐리출력단자(COT) 대신에 제 n 스테이지의 캐리출력단자(COT)에 접속될 수도 있다. 이 제 n 스테이지의 캐리출력단자(COT)는 제 n 캐리펄스(CPn)를 출력한다.
도 6은 본 발명의 제 4 실시예에 따른 스테이지의 구성을 나타낸 도면으로서, 이 도 6은 도 1에서의 어느 하나의 스테이지의 구성을 나타낸 도면이다.
하나의 스테이지는, 도 6에 도시된 바와 같이, 세트 노드(Q), 리세트 노드(QB), 노드 제어부, 캐리펄스출력부, 및 스캔펄스 출력부(SO)를 포함한다.
노드 제어부는 세트 노드(Q) 및　리세트 노드(QB)의 신호상태를 제어한다. 이 노드 제어부는 제 1 내지 제 7 스위칭소자(Tr7)들을 구비한다.
제 n 스테이지에 구비된 제 1 스위칭소자(Tr1)는 제 n-2 스테이지로부터의 제 n-2 캐리펄스(CP(n-2))에 따라 턴-온/오프가 제어되며, 턴-온시 이 제 n-2 스테이지로부터의 제 n-2 스캔펄스(SP(n-2))를 출력하는 스캔출력단자(SOT)와 제 n 스테이지의 제 1 공통 노드(n1)를 서로 연결한다. 단, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 드레인전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 1 스타트 펄스(S1)가 공급된다. 마찬가지로, 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 드레인전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 2 스위칭소자(Tr2)는 제 n-2 스테이지로부터의 제 n-2 캐리펄스(CP(n-2))에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 제 1 공통 노드(n1)와 세트 노드(Q)를 서로 연결한다. 단, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 1 스타트 펄스(S1)가 공급된다. 마찬가지로, 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)는 클럭펄스전송라인들 중 어느 하나로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 캐리출력단자(COT)와 제 1 공통 노드(n1)를 서로 연결한다. 한편, 제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)의 드레인전극은 상술된 클럭펄스전송라인 대신에 상기 제 n 스테이지의 캐리출력단자(COT)에 접속될 수 있다.
제 n 스테이지에 구비된 제 4 스위칭소자(Tr4)는 제 n+2 스테이지로부터의 제 n+2 캐리펄스(CP(n+2))에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와　제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다. 단, 제 a+1 및 제 a+2 스테이지에 구비된 제 4 스위칭소자(Tr4)의 게이트전극에는 상술된 스테이지로부터의 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 5 스위칭소자(Tr5)는 충전용전원라인으로부터의 충전용 전압(VDD)에 따라 턴-온/오프가 제어되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
제 n 스테이지에 구비된 제 6 스위칭소자(Tr6)는 세트 노드(Q)의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 리세트 노드(QB)와 제 1 방전용전원라인을 서로 연결한다.
제 n 스테이지에 구비된 제 7 스위칭소자(Tr7)는 타이밍 콘트롤러로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와 제 1 방전용전원라인을 서로 연결한다. 이 스타트 펄스는 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 될 수 있다. 이 제 7 스위칭소자(Tr7)는 모든 스테이지들에 구비되지 않고, 스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지에만 구비된다. 예를 들어, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1) 및 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에는 제 7 스위칭소자(Tr7)가 구비되지 않으며, 이 제 1 및 제 2 스테이지(ST2)를 제외한 나머지 스테이지들에만 이 제 7 스위칭소자(Tr7)가 구비된다.
각 스테이지의 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 세트 노드(Q) 및 리세트 노드(QB)에 전기적으로 접속된다. 이에 따라, 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 노드 제어부로부터의 제어를 받아 동작한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT), 캐리풀업 스위칭소자(Uc) 및 캐리풀다운 스위칭소자(Dc)를 포함한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT)를 통해 캐리펄스 또는 제 1 방전용 전압(VSS1)을 출력한다. 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 접속된다. 구체적으로, 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자에 접속된다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 캐리풀업 스위칭소자(Uc)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 제 1 클럭전송라인과 캐리출력단자(COT)를 서로 연결한다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 캐리풀다운 스위칭소자(Dc)는 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자(COT)와 제 1 방전용전원라인을 서로 연결한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT), 스캔풀업 스위칭소자(Us) 및 스캔풀다운 스위칭소자(Ds)를 포함한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT)를 통해 스캔펄스 또는 제 2 방전용 전압(VSS2)을 출력한다. 스캔출력단자(SOT)는 게이트 라인 및 후단 스테이지와 전기적으로 접속된다. 이에 따라 제 n 스테이지에 구비된 스캔펄스 출력부(SO)로부터의 상기 스캔펄스 또는 제 2 방전용 전압(VSS2)은 제 n 게이트 라인, 제 n-2 스테이지 및 제 n+2 스테이지에 공급된다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 스캔풀업 스위칭소자(Us)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자(SOT)를 서로 연결한다. 동일 스테이지에 구비된 스캔풀업 스위칭소자(Us) 및 제 3 스위칭소자(Tr3)에 공급되는 클럭펄스는 동일한 클럭펄스이다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 스캔풀다운 스위칭소자(Ds)는 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자(SOT)와 제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다.
한편, 본 발명에 따른 각 스테이지는 세트 노드(Q)를 주기적으로 방전시키는 노드 방전부(DB)를 더 포함할 수 있다. 이 노드 방전부(DB)는 세트 노드(Q)를 주기적으로 방전시킴으로써 회로의 안정성 및 신뢰성을 높인다.
이 노드 방전부(DB)는, 제 1 내지 제 3 안정화 스위칭소자(Tr13)들을 포함한다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 1 안정화 스위칭소자(Tr11)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와 공통 노드(n)를 서로 연결한다. 동일 스테이지에 위치한 제 1 안정화 스위칭소자(Tr11)와 캐리풀업 스위칭소자(Uc)는 서로 다른 클럭펄스를 공급받는다. 다시 말하여, 제 1 안정화 스위칭소자(Tr11)에 공급되는 클럭펄스는 캐리풀업 스위칭소자(Uc)에 공급되는 클럭펄스가 하이 상태로 되기 전에 하이 상태를 유지한다. 예를 들어, 캐리풀업 스위칭소자(Uc)에 제 2 클럭펄스(CLK2)가 공급된다면, 제 1 안정화 스위칭소자(Tr11)에는 제 1 클럭펄스(CLK1)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 2 안정화 스위칭소자(Tr12)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드(n2)와 제 n-1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n-1 스테이지의 캐리출력단자(COT)는 제 n-1 캐리펄스(CP(n-1))를 출력한다. 이때, 제 1 안정화 스위칭소자(Tr11)와 제 2 안정화 스위칭소자(Tr12)는 동일한 클럭펄스를 공급받는다. 단, 제 1 스테이지(ST1)에 구비된 제 2 안정화 스위칭소자(Tr12)의 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 3 안정화 스위칭소자(Tr13)는 제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드(n2)와 제 n+1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n+1 스테이지의 캐리출력단자(COT)는 제 n+1 캐리펄스(CP(n+1))를 출력한다. 이를 위해, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 제 n+1 스테이지의 캐리출력단자(COT)에 접속되며, 그리고 소스전극은 공통 노드(n)에 접속된다. 단, 제 a+2 스테이지에 구비된 제 2 안정화 스위칭소자(Tr12)의 게이트전극 및 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
한편, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 상기 제 n+1 스테이지의 캐리출력단자(COT) 대신에 제 n 스테이지의 캐리출력단자(COT)에 접속될 수도 있다. 이 제 n 스테이지의 캐리출력단자(COT)는 제 n 캐리펄스(CPn)를 출력한다.
도 7은 본 발명의 제 5 실시예에 따른 스테이지의 구성을 나타낸 도면으로서, 이 도 7은 도 1에서의 어느 하나의 스테이지의 구성을 나타낸 도면이다.
하나의 스테이지는, 도 7에 도시된 바와 같이, 세트 노드(Q), 제 1 리세트 노드(QB1), 제 2 리세트 노드(QB2), 노드 제어부, 캐리펄스출력부, 및 스캔펄스 출력부(SO)를 포함한다.
노드 제어부는 세트 노드(Q) 및　리세트 노드(QB)의 신호상태를 제어한다. 이 노드 제어부는 제 1 내지 제 7 스위칭소자(Tr7)들을 구비한다.
제 n 스테이지에 구비된 제 1 스위칭소자(Tr1)는 제 n-2 스테이지로부터의 제 n-2 캐리펄스(CP(n-2))에 따라 턴-온/오프가 제어되며, 턴-온시 이 제 n-2 스테이지로부터의 제 n-2 스캔펄스(SP(n-2))를 출력하는 스캔출력단자(SOT)와 제 n 스테이지의 제 1 공통 노드(n1)를 서로 연결한다. 단, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 드레인전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 1 스타트 펄스(S1)가 공급된다. 마찬가지로, 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 드레인전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 2 스위칭소자(Tr2)는 제 n-2 스테이지로부터의 제 n-2 캐리펄스(CP(n-2))에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 제 1 공통 노드(n1)와 세트 노드(Q)를 서로 연결한다. 단, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 1 스타트 펄스(S1)가 공급된다. 마찬가지로, 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극에는 상술된 스테이지로부터의 스캔펄스 및 캐리펄스 대신에 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)는 클럭펄스전송라인들 중 어느 하나로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 캐리출력단자(COT)와 제 1 공통 노드(n1)를 서로 연결한다. 한편, 제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)의 드레인전극은 상술된 클럭펄스전송라인 대신에 상기 제 n 스테이지의 캐리출력단자(COT)에 접속될 수 있다.
제 n 스테이지에 구비된 제 4 스위칭소자(Tr4)는 제 n+2 스테이지로부터의 제 n+2 캐리펄스(CP(n+2))에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와　제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다. 단, 제 a+1 및 제 a+2 스테이지에 구비된 제 4 스위칭소자(Tr4)의 게이트전극에는 상술된 스테이지로부터의 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지에 구비된 제 5 스위칭소자(Tr5)는 제 1 교류전원라인으로부터의 제 1 교류 전압(VDD_O)에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 교류전원라인과 제 1 리세트 노드(QB1)를 서로 연결한다.
제 n 스테이지에 구비된 제 6 스위칭소자(Tr6)는 세트 노드(Q)의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 리세트 노드(QB1)와 제 1 방전용전원라인을 서로 연결한다.
제 n 스테이지에 구비된 제 7 스위칭소자(Tr7)는 제 2 교류전원라인으로부터의 제 2 교류 전압(VDD_E)에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 교류전원라인과 제 2 리세트 노드(QB2)를 서로 연결한다.
각 스테이지의 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 세트 노드(Q) 및 리세트 노드(QB)에 전기적으로 접속된다. 이에 따라, 캐리펄스 출력부(CO) 및 스캔펄스 출력부(SO)는 노드 제어부로부터의 제어를 받아 동작한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT), 캐리풀업 스위칭소자(Uc), 제 1 캐리풀다운 스위칭소자(Dc1) 및 제 2 캐리풀다운 스위칭소자(Dc2)를 포함한다.
캐리펄스 출력부(CO)는 캐리출력단자(COT)를 통해 캐리펄스 또는 제 1 방전용 전압(VSS1)을 출력한다. 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 접속된다. 구체적으로, 제 n 스테이지의 캐리출력단자(COT)는 제 n+2 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자에 접속된다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 캐리풀업 스위칭소자(Uc)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 제 1 클럭전송라인과 캐리출력단자(COT)를 서로 연결한다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 제 1 캐리풀다운 스위칭소자(Dc1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자(COT)와 제 1 방전용전원라인을 서로 연결한다.
제 n 스테이지의 캐리펄스 출력부(CO)에 구비된 제 2 캐리풀다운 스위칭소자(Dc2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자(COT)와 제 1 방전용전원라인을 서로 연결한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT), 스캔풀업 스위칭소자(Us), 제 1 스캔풀다운 스위칭소자(Ds1), 및 제 2 스캔풀다운 스위칭소자(Ds2)를 포함한다.
스캔펄스 출력부(SO)는 스캔출력단자(SOT)를 통해 스캔펄스 또는 제 2 방전용 전압(VSS2)을 출력한다. 스캔출력단자(SOT)는 게이트 라인 및 후단 스테이지와 전기적으로 접속된다. 이에 따라 제 n 스테이지에 구비된 스캔펄스 출력부(SO)로부터의 상기 스캔펄스 또는 제 2 방전용 전압(VSS2)은 제 n 게이트 라인, 제 n-2 스테이지 및 제 n+2 스테이지에 공급된다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 스캔풀업 스위칭소자(Us)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자(SOT)를 서로 연결한다. 동일 스테이지에 구비된 스캔풀업 스위칭소자(Us) 및 제 3 스위칭소자(Tr3)에 공급되는 클럭펄스는 동일한 클럭펄스이다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 제 1 스캔풀다운 스위칭소자(Ds1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자(SOT)와 제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압(VSS2)을 전송한다.
제 n 스테이지의 스캔펄스 출력부(SO)에 구비된 제 2 스캔풀다운 스위칭소자(Ds2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자(SOT)와 제 2 방전용전원라인을 서로 연결한다.
한편, 본 발명에 따른 각 스테이지는 세트 노드(Q)를 주기적으로 방전시키는 노드 방전부(DB)를 더 포함할 수 있다. 이 노드 방전부(DB)는 세트 노드(Q)를 주기적으로 방전시킴으로써 회로의 안정성 및 신뢰성을 높인다.
이 노드 방전부(DB)는, 제 1 내지 제 3 안정화 스위칭소자(Tr13)들을 포함한다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 1 안정화 스위칭소자(Tr11)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와 공통 노드(n)를 서로 연결한다. 동일 스테이지에 위치한 제 1 안정화 스위칭소자(Tr11)와 캐리풀업 스위칭소자(Uc)는 서로 다른 클럭펄스를 공급받는다. 다시 말하여, 제 1 안정화 스위칭소자(Tr11)에 공급되는 클럭펄스는 캐리풀업 스위칭소자(Uc)에 공급되는 클럭펄스가 하이 상태로 되기 전에 하이 상태를 유지한다. 예를 들어, 캐리풀업 스위칭소자(Uc)에 제 2 클럭펄스(CLK2)가 공급된다면, 제 1 안정화 스위칭소자(Tr11)에는 제 1 클럭펄스(CLK1)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 2 안정화 스위칭소자(Tr12)는 어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드(n2)와 제 n-1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n-1 스테이지의 캐리출력단자(COT)는 제 n-1 캐리펄스(CP(n-1))를 출력한다. 이때, 제 1 안정화 스위칭소자(Tr11)와 제 2 안정화 스위칭소자(Tr12)는 동일한 클럭펄스를 공급받는다. 단, 제 1 스테이지(ST1)에 구비된 제 2 안정화 스위칭소자(Tr12)의 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
제 n 스테이지의 노드 방전부(DB)에 구비된 제 3 안정화 스위칭소자(Tr13)는 제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드(n2)와 제 n+1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이 제 n+1 스테이지의 캐리출력단자(COT)는 제 n+1 캐리펄스(CP(n+1))를 출력한다. 이를 위해, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 제 n+1 스테이지의 캐리출력단자(COT)에 접속되며, 그리고 소스전극은 공통 노드(n)에 접속된다. 단, 제 a+2 스테이지에 구비된 제 2 안정화 스위칭소자(Tr12)의 게이트전극 및 드레인전극에는 상술된 캐리펄스 대신에 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 공급된다.
한편, 이 제 3 안정화 스위칭소자(Tr13)의 게이트전극 및 드레인전극은 상기 제 n+1 스테이지의 캐리출력단자(COT) 대신에 제 n 스테이지의 캐리출력단자(COT)에 접속될 수도 있다. 이 제 n 스테이지의 캐리출력단자(COT)는 제 n 캐리펄스(CPn)를 출력한다.
한편, 본 발명의 제 5 실시예에 따른 스테이지들 중 제 1 및 제 2 스테이지(ST2)를 제외한 나머지 스테이지들은 각각 제 8 스위칭소자를 더 포함할 수도 있는 바, 이 제 8 스위칭소자는 도 6에 도시된 바와 같은 제 7 스위칭소자(Tr7)와 동일한 역할을 한다.
도 8은 본 발명의 실시예에 따른 쉬프트 레지스터의 효과를 설명하기 위한 도면으로서, 도 8의 (a)에 도시된 종래의 쉬프트 레지스터에 따르면 세트 노드(Q)의 전압(V_Q)이 상승하자마자 바로 하강함을 알 수 있다. 이러한 현상은 세트 노드(Q)에 접속된 스위칭소자들의 문턱전압이 쉬프트되어 완전히 턴-오프되지 않아 이 스위칭소자들을 통해 세트 노드(Q)의 전압(V_Q)이 방전되기 때문에 발생된다. 반면, 도 8의 (b)에 도시된 본 발명의 실시예에 따른 쉬프트 레지스터에 따르면 세트 노드(Q)의 전압(V_Q)이 일정 기간동안 상승된 상태로 유지된 후 정상적인 타이밍에 하강함을 알 수 있다. 이는 상술된 바와 같이 세트 노드(Q)에 접속된 스위칭소자들의 게이트-소스전극간 전압이 부극성으로 유지되어 완전히 턴-온 상태를 유지하기 때문이다. 한편, 부호 V_O는 캐리펄스 또는 스캔펄스의 전압을 의미하며, V_QB는 리세트 노드(QB)의 전압을 의미한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
ST1 내지 ST8: 제 l 내지 제 8 스테이지
CLK1 내지 CLK4: 제 1 내지 제 4 클럭펄스
SP1 내지 SP8: 제 1 내지 제 4 스캔펄스
CP1 내지 CP8: 제 1 내지 제 8 캐리펄스
S1 및 S2: 제 1 및 제 2 스타트 펄스
SOT: 스캔출력단자
COT: 캐리출력단자

Claims (14)

  1. 차례로 출력을 발생시키는 다수의 스테이지들을 포함하는 쉬프트 레지스터에 있어서,
    상기 각 스테이지가,
    출력기간에 캐리펄스를 출력하여 다음단 스테이지 및 전단 스테이지의 동작을 제어하며, 비출력기간에 외부로부터의 제 1 방전용 전압을 상기 다음단 스테이지 및 전단 스테이지에 공급하는 캐리펄스 출력부;
    상기 출력기간에 스캔펄스를 출력하여 게이트 라인을 구동함과 아울러 이 스캔펄스를 이용하여 상기 다음단 스테이지의 동작을 제어하며, 상기 비출력기간에 상기 제 1 방전용 전압과 다른 크기를 갖는 외부로부터의 제 2 방전용 전압을 상기 게이트 라인 및 상기 다음단 스테이지에 공급하는 스캔펄스 출력부;
    상기 캐리펄스 출력부 및 상기 스캔펄스 출력부에 접속된 다수의 노드들; 및
    상기 각 노드의 신호상태를 제어함으로써 상기 캐리펄스 출력부 및 스캔펄스 출력부의 동작을 제어하는 노드 제어부를 포함하고,
    상기 노드 제어부에 구비된 스위칭소자들 중 적어도 하나가 상기 출력 기간에 제 1 및 제 2 방전용 전압에 의해서 턴-오프 상태로 유지되는 것을 특징으로 하는 쉬프트 레지스터.
  2. 삭제
  3. 제 1 항에 있어서,
    제 n 스테이지에 구비된 노드 제어부는,
    제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 n-2 스테이지로부터의 제 n-2 스캔펄스를 출력하는 스캔출력단자와 제 n 스테이지의 세트 노드를 서로 연결하는 제 1 스위칭소자;
    제 n+2 스테이지로부터의 제 n+2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와　제 2 방전용전원라인을 서로 연결하는 제 2 스위칭소자;
    충전용전원라인으로부터의 충전용 전압에 따라 턴-온/오프가 제어되며, 턴-온시 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자;
    세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 리세트 노드와 제 1 방전용전원라인을 서로 연결하는 제 4 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  4. 제 3 항에 있어서,
    제 n 스테이지에 구비된 캐리펄스 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 클럭전송라인과 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자;
    상기 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자와 제 1 방전용전원라인을 서로 연결하는 캐리풀다운 스위칭소자를 포함하며;
    상기 제 n 스테이지에 구비된 스캔펄스 출력부는,
    상기 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자;
    상기 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자와 제 2 방전용전원라인을 서로 연결하는 스캔풀다운 스위칭소자를 포함하며;
    상기 제 1 방전용전원라인은 상기 제 1 방전용 전압을 전송하고, 상기 제 2 방전용전원라인은 상기 제 2 방전용 전압을 전송함을 특징으로 하는 쉬프트 레지스터.
  5. 제 3 항에 있어서,
    상기 각 스테이지는 세트 노드를 주기적으로 방전시키는 노드 방전부를 더 포함하며;
    제 n 스테이지의 노드 방전부에 구비된 노드 방전부는,
    어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 공통 노드를 서로 연결하는 제 1 안정화 스위칭소자;
    어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 공통 노드와 제 n-1 스테이지의 캐리출력단자를 서로 연결하는 제 2 안정화 스위칭소자;
    제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 공통 노드와 제 n+1 스테이지의 캐리출력단자를 서로 연결하는 제 3 안정화 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  6. 제 3 항에 있어서,
    스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지들 각각은 제 5 스위칭소자를 더 포함하며;
    상기 제 5 스위칭소자는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 1 방전용전원라인을 서로 연결하는 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 1 항에 있어서,
    제 n 스테이지에 구비된 노드 제어부는,
    제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 n-2 스테이지로부터의 제 n-2 스캔펄스를 출력하는 스캔출력단자와 제 n 스테이지의 제 1 공통 노드를 서로 연결하는 제 1 스위칭소자;
    상기 제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 제 1 공통 노드와 세트 노드를 서로 연결하는 제 2 스위칭소자;
    클럭펄스전송라인들 중 어느 하나로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 캐리출력단자와 제 1 공통 노드를 서로 연결하는 제 3 스위칭소자;
    제 n+2 스테이지로부터의 제 n+2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와　제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자;
    충전용전원라인으로부터의 충전용 전압에 따라 턴-온/오프가 제어되며, 턴-온시 충전용전원라인과 리세트 노드를 서로 연결하는 제 5 스위칭소자;
    상기 세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 리세트 노드와 제 1 방전용전원라인을 서로 연결하는 제 6 스위칭소자를 포함하며;
    상기 제 1 방전용전원라인은 상기 제 1 방전용 전압을 전송하고, 상기 제 2 방전용전원라인은 상기 제 2 방전용 전압을 전송함을 특징으로 하는 쉬프트 레지스터.
  8. 제 7 항에 있어서,
    제 n 스테이지에 구비된 캐리펄스 출력부는,
    상기 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 제 1 클럭전송라인과 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자; 및,
    상기 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자와 제 1 방전용전원라인을 서로 연결하는 캐리풀다운 스위칭소자를 포함하며;
    제 n 스테이지에 구비된 스캔펄스 출력부는,
    상기 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자;
    상기 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자와 제 2 방전용전원라인을 서로 연결한다. 이 제 2 방전용전원라인은 제 2 방전용 전압을 전송하는 스캔풀다운 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  9. 제 7 항에 있어서,
    상기 각 스테이지는 세트 노드를 주기적으로 방전시키는 노드 방전부를 더 포함하며;
    제 n 스테이지의 노드 방전부에 구비된 노드 방전부는,
    어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 2 공통 노드를 서로 연결하는 제 1 안정화 스위칭소자;
    어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드와 제 n-1 스테이지의 캐리출력단자를 서로 연결하는 제 2 안정화 스위칭소자;
    제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드와 제 n+1 스테이지의 캐리출력단자를 서로 연결하는 제 3 안정화 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  10. 제 7 항에 있어서,
    스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지들 각각은 제 7 스위칭소자를 더 포함하며;
    상기 제 7 스위칭소자는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 1 방전용전원라인을 서로 연결하는 것을 특징으로 하는 쉬프트 레지스터.
  11. 제 1 항에 있어서,
    제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 이 제 n-2 스테이지로부터의 제 n-2 스캔펄스를 출력하는 스캔출력단자와 제 n 스테이지의 제 1 공통 노드를 서로 연결하는 제 1 스위칭소자;
    제 n-2 스테이지로부터의 제 n-2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 제 1 공통 노드와 세트 노드를 서로 연결하는 제 2 스위칭소자;
    클럭펄스전송라인들 중 어느 하나로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 캐리출력단자와 제 1 공통 노드를 서로 연결하는 제 3 스위칭소자;
    제 n+2 스테이지로부터의 제 n+2 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와　제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자;
    제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 교류전원라인과 제 1 리세트 노드를 서로 연결하는 제 5 스위칭소자;
    세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 리세트 노드와 제 1 방전용전원라인을 서로 연결하는 제 6 스위칭소자;
    제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 교류전원라인과 제 2 리세트 노드를 서로 연결하는 제 7 스위칭소자;
    세트 노드(Q)의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 리세트 노드(QB2)와 제 1 방전용전원라인을 서로 연결하는 제 8 스위칭소자를 포함하며;
    상기 제 1 교류 전압과 제 2 교류 전압이 서로 180도 위상 반전된 형태인 것을 특징으로 하는 쉬프트 레지스터.
  12. 제 11 항에 있어서,
    제 n 스테이지에 구비된 캐리펄스 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 제 1 클럭전송라인과 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자;
    제 1 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자와 제 1 방전용전원라인을 서로 연결하는 제 1 캐리풀다운 스위칭소자;
    제 2 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자와 제 1 방전용전원라인을 서로 연결하는 제 2 캐리풀다운 스위칭소자를 포함하며;
    제 n 스테이지에 구비된 스캔펄스 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자;
    제 1 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자와 제 2 방전용전원라인을 서로 연결하는 제 1 스캔풀다운 스위칭소자;
    제 2 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자와 제 2 방전용전원라인을 서로 연결하는 제 2 스캔풀다운 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  13. 제 11 항에 있어서,
    상기 각 스테이지는 세트 노드를 주기적으로 방전시키는 노드 방전부를 더 포함하며;
    제 n 스테이지의 노드 방전부에 구비된 노드 방전부는,
    어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 2 공통 노드를 서로 연결하는 제 1 안정화 스위칭소자;
    어느 하나의 클럭전송라인으로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드와 제 n-1 스테이지의 캐리출력단자를 서로 연결하는 제 2 안정화 스위칭소자;
    제 n+1 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 공통 노드와 제 n+1 스테이지의 캐리출력단자를 서로 연결하는 제 3 안정화 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  14. 제 11 항에 있어서,
    스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지들 각각은 제 9 스위칭소자를 더 포함하며;
    상기 제 9 스위칭소자는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 제 1 방전용전원라인을 서로 연결하는 것을 특징으로 하는 쉬프트 레지스터.
KR1020100029859A 2010-04-01 2010-04-01 쉬프트 레지스터 KR101630341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100029859A KR101630341B1 (ko) 2010-04-01 2010-04-01 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100029859A KR101630341B1 (ko) 2010-04-01 2010-04-01 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20110110502A KR20110110502A (ko) 2011-10-07
KR101630341B1 true KR101630341B1 (ko) 2016-06-14

Family

ID=45027016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029859A KR101630341B1 (ko) 2010-04-01 2010-04-01 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101630341B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366877B1 (ko) * 2012-04-13 2014-02-25 엘지디스플레이 주식회사 표시장치
KR101352289B1 (ko) * 2012-04-27 2014-01-17 엘지디스플레이 주식회사 표시장치
KR101992889B1 (ko) * 2012-08-08 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR102034045B1 (ko) * 2012-12-12 2019-11-08 엘지디스플레이 주식회사 쉬프트 레지스터
KR102034046B1 (ko) * 2012-12-13 2019-11-08 엘지디스플레이 주식회사 쉬프트 레지스터
CN105047119B (zh) * 2014-05-02 2018-01-30 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN104021764B (zh) * 2014-06-18 2016-06-29 上海和辉光电有限公司 一种发光信号控制电路
KR102206374B1 (ko) * 2014-10-22 2021-01-25 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102486313B1 (ko) 2015-12-03 2023-01-10 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR102477486B1 (ko) 2016-04-19 2022-12-14 삼성디스플레이 주식회사 발광 제어 구동 장치 및 이를 포함하는 표시 장치
KR102437178B1 (ko) * 2017-11-30 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로
CN113496681A (zh) * 2020-03-18 2021-10-12 Tcl华星光电技术有限公司 一种goa电路及显示面板
CN114842787A (zh) * 2022-04-26 2022-08-02 深圳市华星光电半导体显示技术有限公司 显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG103872A1 (en) * 2001-07-16 2004-05-26 Semiconductor Energy Lab Shift register and method of driving the same
KR100583141B1 (ko) * 2004-06-28 2006-05-23 삼성에스디아이 주식회사 레벨 쉬프터와 이를 가지는 평판 표시장치
KR101451575B1 (ko) * 2007-11-15 2014-10-16 엘지디스플레이 주식회사 쉬프트 레지스터
KR101286539B1 (ko) * 2008-04-15 2013-07-17 엘지디스플레이 주식회사 쉬프트 레지스터

Also Published As

Publication number Publication date
KR20110110502A (ko) 2011-10-07

Similar Documents

Publication Publication Date Title
KR101630341B1 (ko) 쉬프트 레지스터
KR101407307B1 (ko) 쉬프트 레지스터
KR101451575B1 (ko) 쉬프트 레지스터
KR101057891B1 (ko) 쉬프트 레지스터
KR101768485B1 (ko) 쉬프트 레지스터
KR102028992B1 (ko) 쉬프트 레지스터
KR101341005B1 (ko) 쉬프트 레지스터
KR101830607B1 (ko) 쉬프트 레지스터
KR20140098880A (ko) 쉬프트 레지스터
KR101859471B1 (ko) 쉬프트 레지스터
KR101568258B1 (ko) 쉬프트 레지스터
KR20140140737A (ko) 쉬프트 레지스터
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR101137859B1 (ko) 쉬프트 레지스터
KR101658150B1 (ko) 쉬프트 레지스터
KR20160077315A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR101848503B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR102034046B1 (ko) 쉬프트 레지스터
KR20080014414A (ko) 쉬프트 레지스터 및 그의 구동방법과 그를 이용한 표시장치
KR20070003564A (ko) 쉬프트 레지스터
KR20070002713A (ko) 쉬프트 레지스터
KR20140095209A (ko) 쉬프트 레지스터
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101481661B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4