KR20100054839A

KR20100054839A - 자기 바이어스를 이용한 고성능 인덕터

Info

Publication number: KR20100054839A
Application number: KR1020107006356A
Authority: KR
Inventors: 토마스 티 한센
Original assignee: 비쉐이 데일 일렉트로닉스, 인코포레이티드
Priority date: 2007-09-07
Filing date: 2008-06-09
Publication date: 2010-05-25
Also published as: US20110298572A1; CN101836270B; MX2010002413A; KR101170230B1; TW200912968A; CN101836270A; JP2012238892A; TWI404083B; US20090066454A1; WO2009032377A1; EP2198435A1; TW201310475A; US8004379B2; EP2549492A1; JP2010538494A

Abstract

바이어스된 갭 인덕터(biased gap inductor)는, 제1 강자성체 평판, 제2 강자성체 평판, 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이에 개재되어 있는 전도체, 및 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이의 접착제를 포함하고, 상기 접착제는 적어도 하나의 자기 갭을 형성하도록 자석 분말을 포함한다. 인덕터를 형성하는 방법은, 제1 강자성체 평판과 제2 강자성체 평판 및 전도체를 제공하고, 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이에 상기 전도체를 배치하고, 자기 갭을 형성하도록 접착제와 자석 분말을 함유하는 조성물로 상기 제1 강자성체 평판을 상기 제2 강자성체 평판에 접착하고, 인덕터를 자화시키는 것을 포함한다.

Description

자기 바이어스를 이용한 고성능 인덕터{HIGH POWER INDUCTORS USING A MAGNETIC BIAS}

관련 출원에 대한 교차 참조

본 출원은 35 U.S.C. § 119 하에 2007년 9월 7일 출원된 가출원 번호 제60/970,578호에 대한 우선권을 주장하며, 이는 그 전체가 참조에 의해 본 명세서에 인용된다.

일반적으로 약 10 mm보다 작은 프로파일을 갖는 인덕터로서 정의되는 로우 프로파일 인덕터(low profile inductor)는 오늘날 고유의 기하학적 형상(geometry)을 갖는 페라이트(ferrite) 및 권선 코일을 둘러싸는 압축된 철 분말의 형태로 존재하고 있다. 페라이트 기반의 로우 프로파일 인덕터는 비교적 낮은 전류 레벨에서의 자기 포화(magnetic saturation)라는 내재된 한계를 갖는다. 자기 포화가 발생할 때, 인덕턴스 값은 급격하게 감소한다.

압축된 철 인덕터는 페라이트 인덕터보다 훨씬 더 높은 입력 전류를 허용하지만, (200 kHz보다 높은 주파수와 같은) 높은 주파수에서 높은 코어 손실을 생성한다는 한계를 갖는다. 그리하여 필요한 것은, 높은 입력 전류를 허용하며 높은 주파수에서 인덕턴스를 제공하는 효율적인 수단이다.

따라서, 현 기술 수준에 대한 개선을 제공하는 것이 본 발명의 주요 목적, 특징, 또는 이점이다.

박형 패키지에서 높은 리플 전류(> 5A) 및 주파수(> 200 kHz)에서 더 적은 코어 손실을 가지며 또한 분말형 철의 높은 포화 전류 성능을 가지는 인덕터를 제공하는 것이 본 발명의 부가의 목적, 특징, 또는 이점이다.

본 발명의 다른 목적, 특징, 또는 이점은 접착제 필름 두께 또는 자석 입자 크기를 사용하여 인덕턴스 특성을 조정하는 것이다.

본 발명의 부가적인 목적, 특징, 또는 이점은 인덕턴스를 유지하면서 더 높은 DC를 효율적으로 다룰 수 있는 인덕터의 성능을 증가시키는 것이다.

본 발명의 이들 및/또는 기타 목적, 특징, 또는 이점 중 하나 이상이 이하 본 발명의 상세한 설명으로부터 명백하게 될 것이다.

본 발명의 일 양태에 따르면, 바이어스된 갭 인덕터(biased gap inductor)는 제1 강자성체 평판, 제2 강자성체 평판, 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이에 개재되어 있는 전도체, 및 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이의 접착제를 포함하며, 상기 접착제는 적어도 하나의 자기 갭(magnetic gap)을 형성하도록 경자성(magnetically hard)의 자석 분말을 포함한다. 접착제는 500 ㎛보다 작은 두께를 가지며, 바람직하게는 100 ㎛보다 작은 두께를 갖는다. 자석 분말 크기는 부품의 인덕턴스 레벨을 설정하는데 사용될 수 있다. 또한 자석 분말의 함량도 원하는 성능을 생성하도록 부품의 특성을 수정할 수 있다.

본 발명의 다른 양태에 따르면, 인덕터를 형성하는 방법은, 제1 강자성체 평판과 제2 강자성체 평판 및 전도체를 제공하고, 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이에 전도체를 배치하고, 자기 갭을 형성하도록 자석 분말과 접착제를 함유하는 조성물을 이용하여 상기 제1 강자성체 평판을 상기 제2 강자성체 평판에 접착하고, 인덕터를 자화(magnetize)시키는 것을 포함한다. 상기 조성물은 500 ㎛보다 작은 두께를 가지며, 바람직하게는 100 ㎛보다 작은 두께를 갖는다.

본 발명의 또 다른 양태에 따르면, 바이어스된 갭 인덕터가 제공된다. 인덕터는 제1 강자성체 평판 및 제2 강자성체 평판을 포함한다. 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이에 전도체가 개재된다. 적어도 하나의 자기 갭을 형성하도록 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이에 100 ㎛보다 작은 두께를 갖는 자성 재료가 있다. 인덕터의 인덕턴스 특성을 정의하는데 두께가 사용될 수 있다.

본 발명에 따르면, 자기 바이어스(magnetic bias)를 이용한 고성능 인덕터를 제공할 수 있다.

도 1은 자속 채널화(flux channeling)가 없는 종래 기술의 인덕터의 단면도이다.
도 2는 본 발명의 자속 채널링된 인덕터의 일 실시예의 단면도이다.
도 3은 DC 전압과 BH 루프 간의 관계 및 바이어스된 갭에 의해 동작 범위가 어떻게 증가되는지를 나타낸다.
도 4는 2개의 자기 갭을 갖는 단일 전도체 인덕터를 나타낸다.
도 5는 인덕터의 멀티폴(multi-poled) 구성의 사시도이다.

도 1은 인덕터를 생성하도록 2개의 페라이트 부품 사이에 단일 구리 스트립이 배치될 수 있는 종래 기술의 소자를 나타낸 것이다. 이는 낮은 값의 높은 주파수 인덕터를 생성하는데 있어서 효과적이지만, 인덕터가 포화 없이 다룰 수 있는 입력 전류의 양을 제한한다. 포화의 주요 원인은, 구리에 의해 유도된 모든 자속이 좁은 단면적을 통해 흐른다는 사실로부터 나온다. 도 1은 단일 구리 스트립 인덕터에서의 자속 패턴을 나타낸다. 도 1에서, 인덕터(10)는 제1 강자성체 평판(12)과 제2 강자성체 평판(14)을 갖는다. 제1 강자성체 평판(12)과 제2 강자성체 평판(14) 사이에는 간격(16)이 존재한다. 단일 스트립 구리 전도체(18)를 통한 전류에 의해 유도된 자속은 각각의 플레이트(12, 14) 사이로 분할된다. 입력 전류(20)는 전류가 페이지 안쪽으로 흐르고 있음을 나타내는 표기를 사용하여 도시되어 있다. 화살표(22, 24, 26, 28)는 전도체(18)를 통한 전류(20)에 의해 유도된 자속의 방향을 나타낸다. 유의해야 할 점은, 구리 전도체(18)에서의 전류에 의해 유도된 모든 자속이 좁은 단면적(22, 26)을 통해 흐름으로써 포화의 주요 원인이 된다는 것이다.

본 발명은 인덕터의 동작 범위가 2배까지 확장될 수 있도록 하는 적은 비용의 방법을 제공한다. 본 발명은 강자성체 부분들 사이의 갭에 자석 분말로 채워진 접착제를 도입한다. 도 2는 본 발명의 하나의 실시예를 나타낸 것이다. 제1 강자성체 평판(12)과 제2 강자성체 평판(14)으로부터 형성되는 인덕터(30)가 도시되어 있다. 제1 강자성체 평판(12)과 제2 강자성체 평판(14)은 접착제와 자석 분말을 포함하는 조성물(32)을 통해 기계적으로 본딩되어 있다. 화살표(22, 26, 38, 40)는 전도체(18)를 통한 전류(20)에 의해 유도된 자속의 방향을 나타낸다. 화살표(34, 36, 42, 44)는 자석이 유도한 "대항(counter)" 자속의 방향을 나타낸다.

조성물(32)은 미리 결정된 비율로 혼합된 에폭시와 자석 분말로 구성될 수 있다. 자석 분말을 갖는 접착제의 사용은 유도 성분의 어셈블리에 있어서 이중 역할을 갖는다. 자석 입자의 크기를 변경하는 것은 부품의 인덕턴스를 높이거나 낮춘다. 작은 자석 분말 크기는 높은 인덕턴스 레벨을 갖는 얇은 갭 인덕터를 생성한다. 큰 자석 분말은 갭 크기를 증가시킴으로써 부품의 인덕턴스를 감소시키게 된다. 따라서, 자석 분말 입자 크기는 특정 응용을 위해 부품의 인덕턴스를 맞춤 조정하도록 선택될 수 있다. 즉, 부품의 인덕턴스 레벨을 설정하는데 자석 분말 크기가 사용될 수 있다. 또한, 사용되는 자석 분말의 함량은 원하는 성능을 생성하도록 부품의 특성을 수정할 수 있다. 접착제의 두 번째 역할은 부품들을 다같이 완전히 결합시켜 어셈블리를 기계적 부하에 대하여 견고하게 만드는 것이다. 바람직한 실시예에서, 자석 입자층의 두께는 약 0 내지 100 ㎛이다. 약 0 내지 500 ㎛ 사이의 더 큰 자기 바이어스 두께가 또한 사용될 수 있다.

자석 분말은 구형(spherical) 또는 불규칙한 형상의 재료로 구성될 수 있다. 세라믹 자석 분말이 자석 분말로서 사용될 수 있다. 바람직한 재료로는, Nd-Fe-B 또는 Sm-Co 자석 분말(이에 한정되는 것은 아님)과 같은 구형 희토류 자성 재료가 있다. 한 가지 이유는, 구형 입자가 평판들 간의 특정 간격을 달성하는 것에 더 일관적이라는 것이다. 두 번째 이유는, 희토류 자석은 응용에서 자기 소거(demagnetization)에 견디는데 충분히 높은 고유 보자력을 갖는다는 것이다.

강자성체 평판은, 비한정적으로써 페라이트, MPP(molypermalloy), 센더스트, 하이 플럭스(Hi Flux) 또는 압축된 철과 같은 연자성 재료로 제조될 수 있다. 다른 재료가 사용될 수도 있지만, 바람직한 재료는 페라이트인데, 이는 고주파수에서 낮은 코어 손실을 가지며 일반적으로 다른 것들보다 덜 비싸기 때문이다. 페라이트는 낮은 자기 포화 저항(magnetic saturation resistance)을 가지며, 따라서 자기 바이어스를 도입하는 것으로부터의 이점을 얻는다.

본 발명은 강자성체 평판들 사이에 자석 분말이 채워진 접착제를 추가하는 것을 제공한다. 접착제가 완전히 경화되면, 부품은 자화되고 그리하여 자성 재료는 전류 수송 인덕터로부터 유도되는 방향과 반대되는 정상 상태(steady state)의 자속장을 인가한다.

도 2는 정자속 및 전도체로부터의 유도된 자속을 나타낸다. 도 3은 연성 강자성체 페라이트 평판의 가설 B-H 루프이다. 전도체로의 0의 입력 DC에서, 강자성체 재료는 분극되거나 바이어스되어, 그의 자속장은 최대 음의(negative) 포화점 가까이에 있다. DC가 인가될 때, 이 음의 자속장은 강자성체 재료에서의 자속 밀도가 0이 될 때까지 점차적으로 감소한다. DC가 더 증가하면, 자속장은 자기 포화가 일어날 때까지 양(positive)으로 가기 시작한다. 따라서, 갭에 자성 재료를 도입하는 것은 포화에 견딜 수 있는 강자성체 재료의 능력을 증가시킴으로써 그의 범위를 예를 들어 2배 증가시킨다.

도 4는 2개의 자기 갭을 갖는 단일 전도체 인덕터(50)의 사시도이다. 도 4에서, 2개의 강자성체 평판(52, 53)은 자성 입자의 크기에 의해 설정되는 간격 만큼 이격되어 함께 결합된다. 자석 분말과 에폭시의 혼합물은, 강자성체 평판들, 도 4에 도시된 바와 같은 강자성체 평판(52)의 측면들 중 하나에 스크린 인쇄될 수 있는 조성물(56)을 형성한다. 자기 갭은 조성물(56)이 도포되어 있는 각각의 영역에서 생성된다. 제2 강자성체 평판(53)이 제1 강자성체 평판 위에 배치되고, 접착제가 어셈블리를 다같이 완전히 본딩하도록 열 경화된다. 부품들이 경화되면, 이들은 자화된다. 도 4는 2개의 강자성체 평판들 사이의 추후의 자속장이 서로에 대해 자속 방향을 더하도록 자성 재료의 극성을 예시한다. 자석이 유도한 자속의 극성은 전도체로의 직류 입력으로부터 야기된 임의의 자기 유도된 자속에 반대 방향으로 설정된다.

도 5는 3개의 자기 갭이 존재하는 하나의 실시예의 사시도이며, 각각의 자기 갭은 자석 분말과 바람직하게는 에폭시와 같은 접착제를 함유하는 혼합물에 대하여 형성된다. 혼합물은 스크린 인쇄에 의해 피착될 수 있으며, 자석 분말을 포함하므로 자기 필름(magnetic film)이 3개의 분리된 장소(70A, 70B, 70C)에 도포되는 것으로 간주될 수 있다. 구성은 멀티폴 구성으로 도시되어 있다. 외측 자기 필름(70A, 70B)은 동일한 방향으로 분극되는 반면, 중심(70C)은 반대 방향으로 분극된다. 이는 3개의 자기 필름 전부에 대하여 추가될 자장을 형성하기 위하여 수행된다. 인덕터(60)는 제1 강자성체 평판(62)과 제2 강자성체 평판(64)을 포함한다. 강자성체 평판(62)에는 파여진 홈(63)이 존재한다. 홈(63)은 강자성체 평판(62)의 일측으로부터 강자성체 평판(62)의 다른 측으로 연장한다. 전도체(65)가 도시되어 있다. 제2 강자성체 평판(64) 측의 세그먼트(66, 68)를 포함하는 전도체(65)는 제2 강자성체 평판(64)을 둘러싸도록 구부러지며 3개의 표면(70A, 70B, 70C)을 형성하고, 이들 각각 위에 자기 필름이 접착된다. 강자성체 평판(62, 64)이 함께 배치된 후에, 접착제가 열 경화될 수 있고, 그 다음 소자(60)가 자화될 수 있다. 도 5는 외측 자기 필름들이 동일한 방향으로 분극되는 반면 중심은 반대 방향으로 분극되는 멀티폴 구성을 제공한다. 이는 3개의 자기 필름 전부에 대하여 추가될 자장을 형성하도록 행해진다. 자석이 유도한 자속의 극성은 전도체로의 직류 입력으로부터 야기된 임의의 자기 유도된 자속에 반대 방향으로 설정된다.

따라서, 본 발명이 개선된 인덕터 및 이의 제조 방법을 제공한다는 것이 명백할 것이다. 본 발명은 사용되는 재료의 유형, 적용되는 제조 기술에 있어서의 다수의 변형, 그리고 본 발명의 사상 및 범위 내에 있는 다른 변형들도 고려하고 있다.

10, 30: 인덕터
12: 제1 강자성체 평판
14: 제2 강자성체 평판
18: 전도체
32: 접착제와 자석 분말을 포함하는 조성물

Claims

바이어스된 갭 인덕터(biased gap inductor)에 있어서,
제1 강자성체 평판;
제2 강자성체 평판;
상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이에 개재되어 있는 전도체; 및
상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이의 접착제를 포함하고,
상기 접착제는 적어도 하나의 자기 갭(magnetic gap)을 형성하도록 자석 분말을 포함하고, 상기 접착제는 500㎛보다 작은 두께를 갖는 것인, 바이어스된 갭 인덕터.
청구항 1에 있어서, 상기 접착제는 에폭시인 것인, 바이어스된 갭 인덕터.
청구항 1에 있어서, 상기 자석 분말은 구형(spherical) 희토류(rare earth) 자성 입자를 포함하는 것인, 바이어스된 갭 인덕터.
청구항 3에 있어서, 상기 구형 희토류 자성 입자는 Nd-Fe-B 합금을 포함하는 것인, 바이어스된 갭 인덕터.
청구항 3에 있어서, 상기 구형 희토류 자성 입자는 Sm-Co 합금을 포함하는 것인, 바이어스된 갭 인덕터.
청구항 1에 있어서, 상기 제1 강자성체 평판과 상기 제2 강자성체 평판은 각각 페라이트(ferrite)를 포함하는 것인, 바이어스된 갭 인덕터.
청구항 1에 있어서, 상기 전도체는 구리를 포함하는 것인, 바이어스된 갭 인덕터.
청구항 1에 있어서, 상기 전도체는 멀티 루프 구성으로 구성되는 것인, 바이어스된 갭 인덕터.
청구항 1에 있어서, 상기 접착제는 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이의 접착제 필름을 포함하고, 상기 두께는 상기 바이어스된 갭 인덕터의 인덕턴스 특성을 정의하는데 사용되는 것인, 바이어스된 갭 인덕터.
청구항 1에 있어서, 상기 두께는 100㎛보다 작은 것인, 바이어스된 갭 인덕터.
인덕터를 형성하는 방법에 있어서,
제1 강자성체 평판과 제2 강자성체 평판 및 전도체를 제공하고;
상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이에 상기 전도체를 배치하고;
자기 갭을 형성하도록 접착제와 자석 분말을 함유하는 조성물로 상기 제1 강자성체 평판을 상기 제2 강자성체 평판에 접착하고;
인덕터를 자화시키는 것을 포함하고,
상기 조성물은 500㎛보다 작은 두께를 갖는 것인, 인덕터의 형성 방법.
청구항 11에 있어서, 상기 접착하는 단계는 상기 접착제를 경화시키는 것을 포함하는 것인, 인덕터의 형성 방법.
청구항 11에 있어서, 상기 접착제는 에폭시인 것인, 인덕터의 형성 방법.
청구항 11에 있어서, 상기 자석 분말은 구형 희토류 자성 입자를 포함하는 것인, 인덕터의 형성 방법.
청구항 11에 있어서, 상기 자석 분말은 구형 세라믹 입자를 포함하는 것인, 인덕터의 형성 방법.
청구항 11에 있어서, 인덕터에 대하여 원하는 특성에 기초하여 자석 분말의 유형을 결정하는 것을 더 포함하며, 상기 유형은 상기 자석 분말의 입자의 크기를 포함하는 것인, 인덕터의 형성 방법.
청구항 11에 있어서, 상기 접착하는 단계는 상기 조성물을 스크린 인쇄하는 것을 포함하는 것인, 인덕터의 형성 방법.
청구항 11에 있어서, 상기 두께는 100㎛보다 작은 것인, 인덕터의 형성 방법.
바이어스된 갭 인덕터에 있어서,
제1 강자성체 평판;
제2 강자성체 평판;
상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이에 개재되어 있는 전도체; 및
적어도 하나의 자기 갭을 형성하도록 상기 제1 강자성체 평판과 상기 제2 강자성체 평판 사이의 100㎛보다 작은 두께를 갖는 자성 재료를 포함하고,
상기 두께는 인덕터의 인덕턴스 특성을 정의하는데 사용되는 것인, 바이어스된 갭 인덕터.