KR20100012092A - 절연막 재료, 다층 배선 기판과 그 제조 방법, 및 반도체 장치와 그 제조 방법 - Google Patents

절연막 재료, 다층 배선 기판과 그 제조 방법, 및 반도체 장치와 그 제조 방법 Download PDF

Info

Publication number
KR20100012092A
KR20100012092A KR1020097027275A KR20097027275A KR20100012092A KR 20100012092 A KR20100012092 A KR 20100012092A KR 1020097027275 A KR1020097027275 A KR 1020097027275A KR 20097027275 A KR20097027275 A KR 20097027275A KR 20100012092 A KR20100012092 A KR 20100012092A
Authority
KR
South Korea
Prior art keywords
insulating film
group
multilayer wiring
wiring
film
Prior art date
Application number
KR1020097027275A
Other languages
English (en)
Other versions
KR101158185B1 (ko
Inventor
야스시 고바야시
요시히로 나카타
시로우 오자키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100012092A publication Critical patent/KR20100012092A/ko
Application granted granted Critical
Publication of KR101158185B1 publication Critical patent/KR101158185B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/16—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)

Abstract

저유전율이며 고강도인 절연막의 형성에 적합하게 사용할 수 있는 절연막 재료, 배선 간의 기생 용량을 저감할 수 있는 다층 배선 기판과 그 제조 방법, 및 고속이며 신뢰성이 높은 반도체 장치와 그 제조 방법을 제공하는 것을 목적으로 한다. 본 발명의 절연막 재료는, 하기 구조식 (1)로 나타내는 구조를 갖는 폴리카르보실란 화합물을 적어도 함유하는 것을 특징으로 한다. 단, 상기 구조식 (1) 중, R1은 n회의 반복 중에서, 서로 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타낸다. R2는 n회의 반복 중에서, 상호 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타낸다. n은 5∼5,000의 정수를 나타낸다.

Description

절연막 재료, 다층 배선 기판과 그 제조 방법, 및 반도체 장치와 그 제조 방법{INSULATING FILM MATERIAL, MULTILAYER WIRING BOARD AND PROCESS FOR PRODUCING THE MULTILAYER WIRING BOARD, AND SEMICONDUCTOR APPARATUS AND PROCESS FOR PRODUCING THE SEMICONDUCTOR DEVICE}
본 발명은, 반도체 집적 회로에서의 다층 배선 내의 절연막의 형성에 적합하게 사용할 수 있는 절연막 재료, 이 절연막 재료를 이용하여 형성한 절연막 등을 갖는 다층 배선 기판과 그 제조 방법, 및 이 절연막 재료로 형성된 절연막 등을 갖는 반도체 장치와 그 제조 방법에 관한 것이다.
최근, 반도체 집적 회로의 집적도의 증가 및 소자 밀도의 향상에 따라, 특히 반도체 소자의 다층화에 대한 요구가 높아지고 있다. 이 반도체 집적 회로의 고집적화에 따라, 배선 간격은 더 좁아지기 때문에, 배선 간의 용량 증대에 의한 배선 지연이 문제로 되어 있다. 여기서, 상기 배선 지연(T)은 다음 식, T∝CR로 나타내어, 배선 저항(R) 및 배선 간의 용량(C)에 영향을 받는다. 그리고 유전율(ε)과 상기 배선 간의 용량(C)의 관계는 다음 식, C=ε0εr·S/d로 나타낸다. 또한 이 식에 있어서, S는 전극 면적, ε0은 진공의 유전율, εr은 절연막의 유전율, d는 배선 간 격을 각각 나타낸다. 상기 배선 간의 용량(C)은, 배선 두께를 얇게 하고 전극 면적을 작게 하는 것으로 저감할 수 있지만, 배선 두께를 얇게 하면, 상기 배선 저항(R)의 상승을 더 초래하기 때문에 고속화를 달성할 수 없다. 따라서, 상기 배선 지연(T)을 작게 하고, 고속화를 도모하기 위해서는, 절연막의 저유전율화가 유효한 수단이 된다.
다층 배선 구조를 갖는 반도체 장치에서는, 금속 배선 간격이 좁아지는 경향이 있고, 정전 유도에 의한 금속 배선의 임피던스가 증대하며, 응답 속도의 지연이나 소비 전력의 증대가 염려되고 있다. 이 때문에, 반도체 기판과 금속 배선 사이, 또는 금속 배선 사이에 설치되는 층간 절연막의 비유전율을 가능한 한 작게 하는 것이 요구된다.
종래의 절연막의 재료로서는, 이산화규소(SiO2), 질화규소(SiN), 인규산유리(PSG) 등의 무기 재료, 폴리이미드 등의 유기계 고분자 재료 등이 이용되고 있다.
그러나, 반도체 장치에서 다용되고 있는 CVD-SiO2막의 유전율은 4정도로 높은 것이다. 또한 저유전율 CVD막으로서 검토되고 있는 SiOF막은, 유전율이 약 3.3∼3.5이지만, 흡습성이 높고, 유전율이 시간의 경과에 따라 상승한다고 하는 문제가 있다.
최근, 가열에 의해 증발 내지 분해하는 유기 수지 등을 저유전율 막 형성용 재료에 첨가시키고, 성막시의 가열에 의해 다공질화시킨 다공질 피막이 제안되어 있다. 이 다공질 피막은 빈 구멍을 갖기 때문에, 종래에 비해 저유전율화의 실현을 도모할 수 있지만, 현상에서는 빈 구멍 사이즈가 10 ㎚ 이상으로 크고, 한층 더 유전율을 저감시키는 것을 목적으로 하여, 공극률(구멍의 존재율)을 높이면, 흡습에 의한 유전율 상승이나 막 강도의 저하가 생긴다고 하는 문제가 있다.
현재, 막의 저유전율화를 목적으로서, 약액의 도포에 의해 막을 형성하고, 막 밀도의 저감을 도모하는 것이 행해지고 있으며, 이 약액으로서는, 실리콘 화합물을 이용한 것이 알려져 있다(특허문헌 1 참조). 그러나, 실리콘 화합물, 특히 폴리카르보실란 화합물을 이용하는 경우, 막 형성이 곤란하다는 문제가 있다. 그 이유로서는, 폴리카르보실란 화합물의 구조가, 다음 식 (-Si-R-)n-으로 나타나고(단, R은 하나 이상의 C를 갖는 유기기이다), 결합 환경적으로 하이드로카본 재료와 가까운 구조를 갖고 있기 때문에, 가교가 진행되지 않는 것을 들 수 있다. 이 때문에 얻어진 막은, 반도체 장치에 이용하는 절연막으로서는, 강도가 불충분한 경우가 있었다.
특허문헌 1: 일본 특허 공개 제2001-127152호 공보
(발명의 개시)
본 발명은, 종래에서의 상기 문제를 해결하고, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 저유전율이며 고강도인 절연막의 형성에 적합하게 사용할 수 있는 절연막 재료, 이 절연막 재료를 이용하여 형성된 절연막 등을 가지며, 배선 간의 기생 용량을 저감할 수 있는 다층 배선 기판과 그 제조 방법, 및 상기 절연막 재료를 이용하여 형성된 절연막 등을 포함하는 다층 배선 구조를 갖는 고속이며 신뢰성이 높은 반도체 장치와 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자 등은, 상기 과제를 감안하여, 예의 검토한 결과, 이하의 지견을 얻었다. 즉, 종래의 폴리카르보실란의 규소 수소 결합에서의 수소 원자를 수산기로 치환함으로써, 실라놀기를 갖는 폴리카르보실란 화합물을 합성하였다. 여기서, 폴리카르보실란을 실라놀화하면, 폴리카르보실란이 친수화되어, 다른 친수성 용매 또는 친수성 화합물과 용이하게 혼합할 수 있으며, 종래 매우 어렵던 실란 화합물과의 혼합이 용이해져, 혼합하는 실란 화합물의 종류, 첨가량 등에 의해 특성 및 재료 조성을 자유롭게 변경할 수 있다는 것을 지견하였다. 또한, 상기 실란 화합물, 바람직하게는 불포화 결합을 갖는 기가 포함되는 실란 화합물을 첨가하면, 저유전율이고 고강도인 절연막을 얻을 수 있다는 것을 지견하였다. 또한, 상기 실라놀기를 갖는 폴리카르보실란 화합물을 포함하는 절연막 재료를 이용하면, 2개의 수산기가 탈수 축합 반응에 의해 용이하게 실록산 결합과 가교하기 때문에, 실라놀기의 의도적인 탈수 축합 반응에 의해 폴리카르보실란 화합물의 가교를 촉진시켜, 고강도이며 저유전율인 절연막을 형성할 수 있다는 것을 발견하고, 본 발명을 완성하기에 이르렀다.
본 발명은, 본 발명자 등의 상기 지견에 기초하는 것이고, 상기 과제를 해결하기 위한 수단으로서는, 이하와 같다. 즉,
본 발명의 절연막 재료는, 하기 구조식 (1)로 나타내는 구조를 갖는 폴리카르보실란 화합물을 적어도 포함하는 것을 특징으로 한다.
[화학식 1]
Figure pct00001
구조식 (1)
단, 상기 구조식 (1) 중, R1은 n회의 반복 중에서, 서로 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타낸다. R2은 n회의 반복 중에서, 서로 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타낸다. n은 5∼5,000의 정수를 나타낸다.
이 절연막 재료에서는, 상기 구조식 (1)로 나타내는 폴리카르보실란 화합물을 포함하고, 이 폴리카르보실란 화합물은 실라놀기를 갖기 때문에, 이 절연막 재료를 이용하여 절연막을 형성하면, 실라놀기의 의도적인 탈수 축합 반응에 의해 폴리카르보실란 화합물의 가교를 촉진시킬 수 있어, 고강도이며 유전율이 낮은 절연막을 얻을 수 있다. 이 때문에, 상기 절연막 재료를 이용하여 형성한 절연막은, 층간 절연막, 에칭용 스토퍼막, 화학적 기계 연마용 스토퍼막(CMP 스토퍼막) 등으로서 이용할 수 있어, 다층 배선의 형성에 적합하게 사용할 수 있으며, 각종 반도체 장치의 제조에 적합하게 사용할 수 있고, 본 발명의 다층 배선 기판 및 본 발명의 반도체 장치의 제조에 특히 적합하게 사용할 수 있다.
종래부터, 절연막의 기생 용량에 의한 신호 전파 속도의 저하가 알려져 있었지만, 반도체 디바이스의 배선 간격이 1 ㎛ 이상의 세대에서는 배선 지연의 디바이스 전체에 대한 영향은 적었다. 최근, 반도체 집적 회로가 고집적화되어, 다층 배선 구조화되도록 되며, 배선 폭·간격이 좁아져, 배선 간격이 1 ㎛ 이하, 특히 이후에 0.1 ㎛ 이하로, 회로를 형성하면, 배선 간의 기생 용량이 디바이스 속도에 크게 영향을 미치게 된다.
현재, 반도체 장치의 다층 배선 구조는, 그 용도에 따라서, 플라즈마에 의해 형성된 실리콘 화합물로 이루어지는 막이 주로 이용되고 있다. 그러나, 플라즈마에 의한 실리콘 화합물로 이루어지는 막은, 매우 치밀한 구조가 되어 막 강도가 높은 반면, 유전율이 높다고 하는 문제가 있다. 그러나, 저유전율이며, 고강도이고, 응답 속도의 고속화에 기여할 수 있는 본 발명의 절연막 재료를 이용하여 형성한 절연막에 의하면, 상기 배선 간의 기생 용량의 저하를 달성할 수 있어, 상기 신호 전파 속도의 고속화가 가능해진다.
본 발명의 다층 배선 기판은, 기판 위에, 복수의 배선층과, 절연막으로 이루어지며, 상기 배선층끼리가 전기적으로 접속된 다층 배선 구조를 가지며,
상기 절연막은, 본 발명의 상기 절연막 재료를 이용하여 규소 함유 절연막을 형성하며, 상기 규소 함유 절연막에 1종 이상의 광을 단독 또는 조합하여 조사하여 얻어진 것을 특징으로 한다.
이들 다층 배선 기판에서는, 본 발명의 상기 절연막 재료를 이용하여 형성되고, 보다 저유전율로 기생 용량이 저감되며, 또한 내손상성이 우수한 절연막을 포함하는 다층 배선 구조를 갖기 때문에, 신호 전파 속도의 고속화가 가능하여, 응답 속도의 고속화가 요구되는 IC, LSI 등의 고집적도의 반도체 집적 회로 등에 특히 적합하다.
본 발명의 다층 배선 기판의 제조 방법은, 피가공면 위에, 본 발명의 절연막 재료를 이용하여 층간 절연막을 형성하는 층간 절연막 형성 공정과, 상기 층간 절연막에 대하여, 에칭에 의해 배선용 패턴을 형성하는 배선 패턴 형성 공정과, 상기 배선용 패턴을 이용하여 배선층을 형성하는 배선층 형성 공정을 반복하여 행하는 것을 적어도 포함하는 것을 특징으로 한다.
이 다층 배선 기판의 제조 방법에서는, 층간 절연막 형성 공정에서, 피가공면 위에, 본 발명의 절연막 재료를 이용하여 층간 절연막이 형성되고, 배선 패턴 형성 공정에서, 상기 층간 절연막에 대하여, 에칭에 의해 배선용 패턴이 형성되며, 배선층 형성 공정에서, 상기 배선용 패턴을 이용하여 배선층이 형성되고, 상기 층간 절연막 형성 공정, 상기 배선 패턴 형성 공정, 및 상기 배선층 형성 공정이 반복하여 행해진다.
본 발명의 반도체 장치는, 트랜지스터와, 이 트랜지스터를 표면에 구비한 반도체 기판과, 이 반도체 기판 위에 설치된 다층 배선 구조와, 이 다층 배선 구조의 최상층에 배치된 전극 패드를 적어도 가지며, 상기 다층 배선 구조는, 상기 반도체 기판 위에, 복수의 배선층과, 이들 배선층 사이에 배치된 층간 절연막으로 이루어지고, 상기 배선층끼리는, 상기 층간 절연막을 관통하는 관통 구멍을 통해서 전기적으로 접속되며, 상기 트랜지스터와 상기 전극 패드가, 상기 다층 배선 구조를 통해 전기적으로 접속된 반도체 장치로서, 상기 층간 절연막은, 본 발명의 상기 절연막 재료를 이용하여 형성된 것을 특징으로 한다.
또한, 본 발명의 반도체 장치는, 트랜지스터와, 이 트랜지스터를 표면에 구비한 반도체 기판과, 이 반도체 기판 위에 설치된 다층 배선 구조와, 이 다층 배선 구조의 최상층에 배치된 전극 패드를 적어도 가지며, 상기 다층 배선 구조는, 상기 반도체 기판 위에, 복수의 배선층과, 이들 배선층 사이에 배치된 층간 절연막으로 이루어지고, 상기 배선층끼리는, 상기 층간 절연막을 관통하는 관통 구멍을 통해 전기적으로 접속되며, 상기 트랜지스터와 상기 전극 패드가, 상기 다층 배선 구조를 통해 전기적으로 접속된 반도체 장치로서, 상기 층간 절연막 위에, 본 발명의 상기 절연막 재료를 이용하여 형성된 에칭용 스토퍼막 및 화학적 기계 연마용 스토퍼막 중 적어도 어느 하나를 갖는 것을 특징으로 한다.
이들 반도체 장치에서는, 본 발명의 상기 절연막 재료를 이용하여 형성된 층간 절연막, 에칭용 스토퍼막 및 화학적 기계 연마용 스토퍼막 중 적어도 어느 하나를 포함하는 다층 배선 구조를 갖고 있기 때문에, 상기 배선 간의 기생 용량의 저하와 상기 배선 저항의 저하가 달성되어, 고속이며 신뢰성이 높은 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등에 특히 적합하다.
본 발명의 반도체 장치의 제조 방법은, 반도체 기판의 표면에, 트랜지스터를 형성하는 트랜지스터 형성 공정과, 피가공면 위에, 본 발명의 절연막 재료를 이용하여 층간 절연막을 형성하는 층간 절연막 형성 공정, 이 층간 절연막에 대하여, 에칭에 의해 배선용 패턴을 형성하는 배선 패턴 형성 공정, 및 이 배선용 패턴을 이용하여 배선층을 형성하는 배선층 형성 공정을 반복하여 행하는 것에 의해 다층 배선 구조를 형성하는 다층 배선 구조 형성 공정과, 상기 다층 배선 구조의 최상층에 전극 패드를 형성하는 전극 형성 공정을 적어도 포함하는 것을 특징으로 한다.
이 반도체 장치의 제조 방법에서는, 트랜지스터 형성 공정에서, 반도체 기판의 표면에, 트랜지스터가 형성되고, 다층 배선 구조 형성 공정에서, 피가공면 위에, 본 발명의 절연막 재료를 이용하여 층간 절연막이 형성되는 층간 절연막 형성 공정, 이 층간 절연막에 대하여, 에칭에 의해 배선용 패턴이 형성되는 배선 패턴 형성 공정, 및 이 배선용 패턴을 이용하여 배선층이 형성되는 배선층 형성 공정이, 반복하여 행해지는 것에 의해 다층 배선 구조가 형성되며, 전극 형성 공정에서, 상기 다층 배선 구조의 최상층에 전극 패드가 형성된다.
본 발명에 의하면, 종래에서의 상기 문제를 해결할 수 있고, 저유전율이며 고강도인 절연막의 형성에 적합하게 사용할 수 있는 절연막 재료, 이 절연막 재료를 이용하여 형성된 절연막 등을 가지며, 배선 간의 기생 용량을 저감할 수 있는 다층 배선 기판과 그 제조 방법, 및 상기 절연막 재료를 이용하여 형성된 절연막을 포함하는 다층 배선 구조를 갖는 고속이며 신뢰성이 높은 반도체 장치와 그 제조 방법을 제공할 수 있다.
도 1은 실시예 2 및 비교예 2에서 얻어진 절연막의 FT-IR 스펙트럼을 도시하는 그래프도이다.
도 2A는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제1 공정도이다.
도 2B는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제2 공정도이다.
도 2C는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제3 공정도.
도 2D는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제4 공정도.
도 2E는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제5 공정도.
도 2F는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제6 공정도이다.
도 2G는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제7 공정도이다.
도 2H는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제8 공정도이다.
도 2I는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제9 공정도이다.
도 2J는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제10 공정도이다.
도 2K는 본 발명의 절연막 재료를 이용하여 형성된 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치의 제조 방법의 일례를 도시하는 제11 공정도이다.
도 3은 본 발명의 다층 배선 기판의 일례를 도시하는 단면 개략도이다.
도 4A는 본 발명의 반도체 장치의 일례를 제조하기 위한 제1 공정도이다.
도 4B는 본 발명의 반도체 장치의 일례를 제조하기 위한 제2 공정도이다.
도 4C는 본 발명의 반도체 장치의 일례를 제조하기 위한 제3 공정도이다.
도 4D는 본 발명의 반도체 장치의 일례를 제조하기 위한 제4 공정도이다.
도 5A는 본 발명의 반도체 장치의 일례를 제조하기 위한 제5 공정도이다.
도 5B는 본 발명의 반도체 장치의 일례를 제조하기 위한 제6 공정도이다.
도 6A는 본 발명의 반도체 장치의 일례를 제조하기 위한 제7 공정도이다.
도 6B는 본 발명의 반도체 장치의 일례를 제조하기 위한 제8 공정도이다.
도 6C는 본 발명의 반도체 장치의 일례를 제조하기 위한 제9 공정도이다.
도 7A는 본 발명의 반도체 장치의 일례를 제조하기 위한 제10 공정도이다.
도 7B는 본 발명의 반도체 장치의 일례를 제조하기 위한 제11 공정도이다.
도 7C는 본 발명의 반도체 장치의 일례를 제조하기 위한 제12 공정도이다.
도 8A는 본 발명의 반도체 장치의 일례를 제조하기 위한 제13 공정도이다.
도 8B는 본 발명의 반도체 장치의 일례를 제조하기 위한 제14 공정도이다.
도 9A는 본 발명의 반도체 장치의 일례를 제조하기 위한 제15 공정도이다.
도 9B는 본 발명의 반도체 장치의 일례를 제조하기 위한 제16 공정도이다.
(발명을 실시하기 위한 최선의 형태)
(절연막 재료)
본 발명의 절연막 재료는, 하기 구조식 (1)로 나타내는 폴리카르보실란 화합물을 적어도 포함하여 이루어지고, 바람직하게는 실란 화합물을 포함하며, 필요에 따라서 용매, 그 외의 성분 등을 더 포함하여 이루어진다.
[화학식 2]
Figure pct00002
구조식 (1)
단, 상기 구조식 (1) 중, R1은 n회의 반복 중에서, 서로 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타낸다. R2은 n회의 반복 중에서, 서로 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타낸다. n은 5∼5,000의 정수를 나타낸다.
-폴리카르보실란 화합물-
상기 폴리카르보실란 화합물로서는, 실라놀기를 가지며, 상기 구조식 (1)로 나타내는 구조를 갖는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 그 전체 구조로서는, 대상성을 갖는 것이 바람직하다. 이 경우, 절연막을 형성하면, 사이즈가 크고, 균일한 빈 구멍이 형성되기 때문에, 공극률을 상승시켜도, 막 강도를 유지할 수 있다.
또한, 상기 폴리카르보실란 화합물은, 실라놀기를 갖기 때문에, 친수성을 나타내어, 다른 친수성 용매 또는 친수성 화합물과 용이하게 혼합할 수 있으며, 종래 매우 어렵던 실란 화합물과의 혼합도 용이하다. 또한 후술하는 바와 같이, 실라놀기의 탈수 축합 반응에 의해 폴리카르보실란 화합물의 가교를 촉진시켜, 고강도인 절연막을 형성할 수 있다.
또한, 상기 폴리카르보실란 화합물은, 구조중에 탄화수소 또는 방향족 탄화수소가 풍부하게 포함되기 때문에, 얻어지는 절연막과 다공질막과의 에칭 선택비를 충분히 취할 수 있어, 에칭시의 스토퍼막, 화학적 기계 연마시의 스토퍼막 등에 적 합한 절연막의 형성에 적합하게 사용할 수 있다.
상기 폴리카르보실란 화합물이, 상기 구조식 (1)로 나타내는 구조를 갖는 것을 확인하는 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 NMR에 의해 분석할 수 있다.
상기 구조식 (1)에서의 R1은 n회의 반복 중에서, 서로 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타내는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 메틸기, 에틸기, 프로필기, 부틸기, 비닐기, 페닐기 등을 들 수 있다. 이들 중에서도, 낮은 유전율을 유지하고, 높은 막 강도를 얻을 수 있다는 점에서, 메틸기를 적합하게 들 수 있다.
R2은, n회의 반복 중에서, 서로 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타내는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 메틸렌기, 에틸렌기, 프로필렌기, 이소프로필렌기, 비닐렌기, 페닐렌기 등을 들 수 있다. 이들 중에서도, 미세 구멍을 비교적 용이하게 형성하고, 낮은 유전율 및 고강도를 갖는 막을 얻을 수 있다는 점에서, 메틸렌기를 적합하게 들 수 있다.
n은 5∼5,000의 정수를 나타낸다. n이 5 미만이면, 절연막을 형성할 때, 50℃∼400℃의 불활성 가스의 존재하에서의 열처리에 의해, 상기 폴리카르보실란 화합물이 증발되는 경우가 있고, 5,000을 초과하면, 용제에의 용해성이 나빠져, 스핀 코트에서의 막 형성이 어려워지는 경우가 있다.
상기 폴리카르보실란 화합물의 중량 평균 분자량으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 400보다 크고 10,000 이하인 것이 바람직하다.
상기 중량 평균 분자량이 400 이하이면, 도포에 의해 절연막을 형성할 때, 용매에 용해시키면 휘발되어 버려, 막 형성이 어려워지는 것 외에, 충분한 막 강도를 얻을 수 없는 경우가 있고, 10,000을 초과하면, 상기 폴리카르보실란 화합물을 상기 용매에 용해시킨 도포액의 점성이 높아져, 도포성이 저하되는 것 외, 유전율이 상승하는 경우가 있다.
상기 중량 평균 분자량의 측정 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 겔 침투 크로마토그래피(GPC; Gel Permiation Chromatography)에 의해 측정할 수 있다.
상기 구조식 (1)로 나타내는 폴리카르보실란 화합물에서의 실라놀기의 함유량([Si-OH]/폴리카르보실란 화합물의 중량 평균 분자량×100)으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 1 중량%∼20 중량%가 바람직하고, 7 중량%∼18 중량%가 보다 바람직하다.
여기서, 상기 [Si-OH]는 Si-OH로서 포함되는 OH의 중량을 의미한다.
상기 실라놀기의 함유량이 1 중량% 미만이면, 얻어지는 절연막의 강도에 뒤떨어지는 경우가 있고, 20 중량%를 초과하여도, 그것에 적합한 효과를 얻을 수 없으며, 상기 절연막의 강도가 저하되는 것 외에, 유전율이 상승하는 경우가 있다.
상기 구조식 (1)로 나타내는 폴리카르보실란 화합물의 합성 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 폴리카르보실란에서의 규소 수소 결합의 수소 원자를 수산기로 치환함으로써 행할 수 있다. 그 결과, 실라놀기가 도입된 폴리카르보실란 화합물을 얻을 수 있다.
상기 폴리카르보실란 화합물의 합성에서는, 산화 촉매를 이용하는 것이 바람직하고, 이 산화 촉매로서는, 산화 작용을 갖는 한 특별히 제한은 없으며, 목적에 따라서 적절하게 선택할 수 있지만, 예컨대 오존, 이산화망간, 염소, 질산, 열농황산, 과산화수소, 과망간산칼륨, 이크롬산칼륨, 염화구리, 산화은, 이산화유황, 사산화오스뮴, 과루테늄산테트라프로필암모늄, 수산화테트라프로필암모늄, 수산화테트라-n-부틸암모늄, 수산화테트라메틸암모늄, N-메틸모르폴린-N옥사이드, tetr-부틸히드로퍼옥사이드 등을 적합하게 들 수 있다.
상기 구조식 (1)로 나타내는 폴리카르보실란 화합물의 상기 절연막 재료에서의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 1 질량%∼40 질량%가 바람직하며, 5 질량%∼20 질량%가 보다 바람직하다.
상기 함유량이 1 질량% 미만이면, 얻어지는 절연막의 강도에 뒤떨어지는 경우가 있고, 40 질량%를 초과하면, 상기 절연막의 면내 막 두께 분포가 커지는 경우가 있다.
-실란 화합물-
상기 실란 화합물을 더 포함하면, 얻어지는 절연막의 막 강도를 더 향상시킬 수 있다는 점에서 유리하고, 상기 실란 화합물을 포함하는 것은 다층 배선에서의 층간 절연막에의 이용에 대하여 유용하다.
상기 실란 화합물로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 상기 구조식 (1)로 나타내는 폴리카르보실란 화합물과 용이하게 결합을 형성한다는 점에서, 알콕시기, 실라잔 결합, 클로로기, 알킬아미노기 및 수산기 중 어느 하나를 적어도 포함하고 있는 것이 바람직하다.
상기 알콕시기를 포함하는 실란 화합물로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 아세톡시메틸디메틸아세톡시실란, 아세톡시메틸트리에톡시실란, 아세톡시메틸트리메톡시실란, 아세톡시트리메틸실란, 알릴옥시트리메틸실란, 알릴트리에톡시실란, 알릴트리메톡시실란, 4-아미노부틸트리에톡시실란, 4-아미노부틸트리메톡시실란, 비스(트리에톡시실릴)메탄, 비스(트리에톡시실릴)에틸렌, 비스(트리메톡시실릴)에탄, 비스(트리메톡시실릴)헥산, 브로모페닐트리메톡시실란, 클로로메틸메틸디에톡시실란, 클로로메틸트리에톡시실란, 클로로메틸트리메톡시실란, 3-클로로프로필트리에톡시실란, 3-클로로프로필트리메톡시실란, 사이클로헥실에틸디메톡시실란, 사이클로헥실메틸디메톡시실란, 사이클로헥실트리메톡시실란, 사이클로펜틸트리메톡시실란, 디에톡시디비닐실란, 1,3-디메틸테트라메톡시디실록산, 디페닐디에톡시실란, 1,3-디비닐테트라에톡시디실록산, 헥사메톡시디실란, n-헥실트리에톡시실란, 머캅토메틸메틸디에톡시실란, 머캅토메틸트리메톡시실란, 메틸디에톡시실란, 메틸디메톡시실란, 메틸트리에톡시실란, 메틸트리메톡시실란, 펜타플루오로페닐프로필트리메톡시실란, 페닐디에톡시실란, 페닐디메틸에톡시실란, 페닐트리에톡시실란, 페닐트리메톡시실란, 테트라에톡시실란, 테트라 메톡시실란, 트리에톡시플루오로실란, 트리에톡시실란, 비닐메틸디에톡시실란, 비닐트리에톡시실란, 비닐트리메톡시실란, 비닐메틸디에톡시실란, 비닐페닐디에톡시실란, 트리비닐에톡시실란 등을 들 수 있다. 이들은 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 실라잔 결합을 포함하는 실란 화합물로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 디-n-부틸테트라메틸디실라잔, 1,3-디비닐테트라메틸디실라잔, 헥사메틸디실라잔, 1,1,3,3-테트라메틸디실라잔, 1,1,3,3-테트라페닐디메틸디실라잔 등을 들 수 있다.
또한 이들 실란 화합물 외, 질소를 적어도 포함하고 있으면, 예컨대 비스(트리메틸실릴) 요소, 2,2,5,5-테트라메틸-2,5-디실라-1-아자사이클로펜탄, N-(트리메틸실릴)아세트아미드 등의 실란 화합물을 이용할 수도 있다. 이들은, 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 클로로기를 함유하는 실란 화합물로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 트리메틸클로로실란, 디메틸디클로로실란, 메틸트리클로로실란, 트리에틸클로로실란, 디에틸디클로로실란, 에틸트리클로로실란, 4-[2-(트리클로로실릴)에틸]피리딘, (N, N-디메틸아미노)디메틸클로로실란 등을 들 수 있다. 이들은 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 알킬아민기를 함유하는 실란 화합물로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, (N, N-디메틸아미노)디메틸클로로실란, (N,N-디메틸아미노)디메틸실란, 트리메틸실릴디메틸아민, 트리메틸실릴디에틸아민, 트리에틸실릴디메틸아민, 트리에틸실릴디에틸아민, 디메틸아미노메틸에톡시실란, 비스(디메틸아미노)디페닐실란 등을 들 수 있다. 이들은 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 수산기를 함유하는 실란 화합물로서는, 상기 용매중에서 수산기를 갖는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 1,4-비스(히드록시디메틸실릴)벤젠, t-부틸디메틸실라놀, 디페닐실란디올, 트리에틸실라놀, 2-(트리메틸실릴)에탄올, 트리페닐실라놀, 나트륨메틸실리코네이트 등을 들 수 있다. 이들은 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
또한, 실란 화합물이 하기 일반식 (1)∼(3) 중 어느 하나로 나타내는 화합물을 함유하고 있어도 좋다.
[화학식 3]
Figure pct00003
일반식 (1)
[화학식 4]
Figure pct00004
일반식 (2)
[화학식 5]
Figure pct00005
일반식 (3)
상기 일반식 (1)∼(3) 중, R1, R2 및 R3은 서로 독립적으로, 수소, 탄소수 1∼4의 지방족 탄화수소기, 치환기를 함유하고 있어도 좋은 탄소수 6∼8의 방향족 탄화수소기, 또는 치환기를 함유하고 있어도 좋은 탄소수 4∼8의 복소 방향족기를 나타내고, X1, X2 및 X3은 서로 독립적으로, 클로로기, 수산기, 탄소수 1∼3의 알콕시기, 또는 탄소수 1∼4의 알킬아미노기를 나타낸다. 단, 상기 일반식 (1)∼(3)에서의 R1, R2 및 R3 중 적어도 어느 하나에는, 하나 이상의 불포화 결합을 갖는 기가 함유된다. 상기 불포화 결합을 갖는 기로서는, 특별히 제한은 없고, 예컨대 공지의 불포화 탄화수소기, 방향족 탄화수소기, 복소 방향족기라고 불리는 것으로부터 적절하게 선택할 수 있다. 이러한 불포화 결합을 갖는 기로서는, 예컨대 비닐기, 아크로일기, 벤질기, 페닐기, 카르보닐기, 카르복시기, 디아조기, 아지드기, 신나모일기, 아크릴레이트기, 신나밀리덴기, 시아노신나밀리덴기, 푸릴펜타디엔기, p-페닐렌디아크릴레이트기, 피리디닐기 등을 들 수 있다. 이 중에서도, 비닐기, 페닐기, 피리디닐기가 광 조사에 의한 화학 반응이 급속히 발생하기 쉽기 때문에 보다 바람직하다. 또한 일분자중에 함유되는 불포화 결합을 갖는 기의 수에 대해서도 특별히 제한은 없다.
또한, 실란 화합물이 하기 일반식 (1)∼(3) 중 어느 하나로 나타내는 화합물 로 이루어지는 군으로부터 선택된 2개 이상의 화합물에 대해서, 각각 X1, X2 및 X3 중 적어도 어느 하나를 제거하고, 질소를 통해 서로 결합시켜 얻어지는 질소 개재 화합물을 함유하고 있어도 좋다.
[화학식 6]
Figure pct00006
일반식 (1)
[화학식 7]
Figure pct00007
일반식 (2)
[화학식 8]
Figure pct00008
일반식 (3)
상기 일반식 (1)∼(3) 중, R1, R2 및 R3은, 서로 독립적으로 수소, 탄소수 1∼4의 지방족 탄화수소기, 치환기를 함유하고 있어도 좋은 탄소수 6∼8의 방향족 탄화수소기, 또는 치환기를 함유하고 있어도 좋은 탄소수 4∼8의 복소 방향족기를 나타내고, X1, X2 및 X3은 서로 독립적으로 클로로기, 수산기, 탄소수 1∼3의 알콕시 기, 또는 탄소수 1∼4의 알킬아미노기를 나타낸다. 단, 상기 일반식 (1)∼(3)에서의 R1, R2 및 R3 중 적어도 어느 하나에는, 하나 이상의 불포화 결합을 갖는 기가 함유된다. 상기 불포화 결합을 갖는 기는 전술한 것과 같다.
상기 질소 개재 화합물은, 하기 일반식 (4)∼(7) 중 어느 하나로 나타내는 화합물을 함유하는 것이 바람직하다.
[화학식 9]
Figure pct00009
일반식 (4)
[화학식 10]
Figure pct00010
일반식 (5)
[화학식 11]
Figure pct00011
일반식 (6)
[화학식 12]
Figure pct00012
일반식 (7)
상기 일반식 (4)∼(7) 중, R1, R2 및 R3은, 서로 독립적으로 수소, 탄소수 1∼4의 지방족 탄화수소기, 치환기를 함유하고 있어도 좋은 탄소수 6∼8의 방향족 탄화수소기, 또는 치환기를 함유하고 있어도 좋은 탄소수 4∼8의 복소 방향족기를 나타내고, X1, X2 및 X3은 서로 독립적으로, 클로로기, 수산기, 탄소수 1∼3의 알콕시기, 또는 탄소수 1∼4의 알킬아미노기를 나타낸다. n은 3∼5의 정수를 나타낸다. 단 상기 일반식 (4)∼(7)에서의 R1, R2 및 R3 중 적어도 어느 하나에는, 하나 이상의 불포화 결합을 갖는 기가 포함된다.
상기 실란 화합물의 상기 절연막 재료에서의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 20 질량%∼70 질량%가 바람직하며, 30 질량%∼60 질량%가 보다 바람직하다.
상기 함유량이, 20 질량% 미만이면, 상기 실란 화합물의 첨가에 의한 상기 절연막의 막 강도의 향상 효과를 얻을 수 없는 경우가 있고, 70 질량%를 초과하면, 상기 절연막의 유전율이 상승하는 경우가 있다.
-용매-
상기 용매로서는, 상기 구조식 (1)로 나타내는 폴리카르보실란 화합물이 가용이면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 물, 메탄올, 에탄올, 프로판올, 사이클로헥사논, 아세톤, 메틸이소부틸케톤, 메틸에틸케톤, 메틸셀로솔브, 에틸셀로솔브, 옥탄, 데칸, 헥산, 프로필렌글리콜, 프로필렌글리콜모노메틸에테르아세테이트, 디옥산, 디에틸에테르, 디에틸렌글리콜, 황산디메틸, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 테트라히드로푸란 등을 들 수 있다. 이들은 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 용매의 상기 절연막 재료에서의 함유량으로서는, 상기 구조식 (1)로 나타내는 폴리카르보실란 화합물, 상기 실란 화합물 등의 함유량에 따라서 적절하게 결정할 수 있다.
-그 외의 성분-
상기 그 외의 성분으로서는, 본 발명의 효과를 해하지 않는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 금속 알콕사이드, 공지의 각종 첨가제 등을 들 수 있다.
상기 금속 알콕사이드로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 디에틸디에톡시게르마늄, 에틸트리에톡시게르마늄, 메틸트리에톡시게르마늄, 테트라에톡시게르마늄, 테트라메톡시게르마늄, 트리에틸메톡시게르마늄, 디-n-부틸디메톡시주석, 알루미늄에톡사이드, 안티몬에톡사이드, 안티몬메톡사이드, 비소트리에톡사이드, 붕소에톡사이드, 붕소메톡사이드, 칼슘에톡사이드, 칼슘메톡사이드, 갈륨에톡사이드, 테트라에톡시게르마늄, 테트라메톡시게르마늄, 하프늄에톡사이드, 철에톡사이드, 마그네슘에톡사이드, 망간메톡사이드, 몰 리브덴에톡사이드, 니오븀에톡사이드, 칼륨에톡사이드, 칼륨메톡사이드, 나트륨에톡사이드, 스트론튬이소프로폭사이드, 탄탈에톡사이드, 탄탈메톡사이드, 텔루륨에톡사이드, 주석에톡사이드, 주석메톡사이드, 티탄브톡사이드, 티탄에톡사이드, 티탄메톡사이드, 텅스텐에톡사이드, 바나듐트리프로폭사이드옥사이드, 이트륨이소프로폭사이드, 지르코늄에톡사이드 등을 들 수 있다.
상기 그 외 성분의 상기 절연막 재료에서의 함유량으로서는, 상기 구조식 (1)로 나타내는 폴리카르보실란 화합물 및 상기 용매의 종류나 함유량 등에 따라서 적절하게 결정할 수 있다.
본 발명의 상기 절연막 재료는, 상기 구조식 (1)로 나타내는 폴리카르보실란 화합물을 함유하기 때문에, 저유전율이고, 또한 막 강도가 높은 절연막을 형성할 수 있어, 이하의 본 발명의 다층 배선 기판, 본 발명의 반도체 장치 등의 제조에 적합하게 사용할 수 있다.
(다층 배선 기판)
본 발명의 다층 배선 기판은, 기판과 다층 배선 구조를 적어도 가지며, 필요에 따라 적절하게 선택한, 그 외의 부재(층 내지 막)를 더 갖는다.
-기판-
상기 기판으로서는, 그 형상, 구조, 크기, 재질(재료) 등에 대해서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 수지 기판인 것이 바람직하며, 예컨대 유리에폭시 기판, 폴리에스테르 기판, 폴리이미드 기판, 비스말레이미드-트리아진 수지 기판, 열경화성 폴리페닐렌에테르 기판, 불소 수지 기판, 세 라믹 기판 등을 적합하게 들 수 있다.
-다층 배선 구조-
상기 다층 배선 구조는, 상기 기판 위에, 복수의 배선층과, 이들 배선층 사이에 배치된 층간 절연막으로 이루어지고, 상기 배선층끼리가, 상기 층간 절연막을 관통하는 관통 구멍을 통해 전기적으로 접속되어 이루어진다.
--배선층--
상기 배선층으로서는, 그 재료, 형상, 구조, 두께 등에 대해서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다.
상기 배선층은, 상기 층간 절연막을 통해 적층되고, 이 적층수로서는, 특별히 제한은 없으며, 목적에 따라서 적절하게 선택할 수 있지만, 회로의 집적도를 향상시킨다는 점에서, 4 이상이 바람직하다.
또한, 상기 배선층은, 상기 층간 절연막에 형성되는 관통 구멍(비아 또는 스루 홀(through hole))을 통해 전기적으로 접속된다.
--층간 절연막--
상기 층간 절연막은, 본 발명의 상기 절연막 재료를 이용하여 형성된다.
상기 층간 절연막의 형성 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 피가공면 위에, 본 발명의 상기 절연막 재료를 도포함으로써 행할 수 있다.
상기 피가공면으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대 기판 또는 상기 층간 절연막 이외의 절연막 표면, 구체적으로는 실리콘 웨이퍼 등의 기판, 각종 산화막 등의 표면을 들 수 있다.
상기 도포의 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 스핀코트법, 딥코트법, 니더코트법, 커튼코트법, 블레이드코트법 등을 들 수 있다. 이들 중에서도, 도포 효율 등의 점에서, 스핀코트법이 바람직하다. 이 스핀코트법의 경우, 그 조건으로서는, 예컨대 회전수가 100 rpm∼10,000 rpm 정도이고, 800 rpm∼5,000 rpm이 바람직하며, 시간이 1초∼10분간 정도이고, 10초∼90초 간이 바람직하다.
상기 층간 절연막의 형상, 구조, 크기 등의 모든 물성에 대해서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 이하의 두께, 유전율, 막 강도 등을 갖는 것이 바람직하다.
상기 형상으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 베타의 막 형상, 패턴 형상 등을 들 수 있다.
상기 구조로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 단층 구조여도 좋고, 적층 구조여도 좋다.
상기 저유전율막이, 상기 패턴 형상인 경우, 및 상기 적층 구조를 갖는 경우, 각 패턴 및 각 층에서의 유전율은 동일하여도 좋고, 각각 상이하여도 좋다.
상기 크기로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 기존의 다층 배선 기판의 크기에 대응한 크기가 바람직하다.
상기 두께로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 예컨대 다층 배선 기판에서는, 그 구조상, 통상 10 ㎚∼1 ㎛이며, 10 ㎚∼ 500 ㎚가 바람직하고, 10 ㎚∼300 ㎚가 보다 바람직하다.
상기 두께가 10 ㎚ 미만이면, 핀홀 등의 구조 결함이 발생하는 경우가 있고, 500 ㎚를 초과하면, 특히 드라이 에칭으로 가공할 때에, 레지스트 패턴과의 선택비가 잘 취해지지 않는 경우가 있다.
상기 유전율로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 낮을수록 바람직하며, 구체적으로는 3.0 이하가 바람직하고, 2.8 이하가 보다 바람직하다.
상기 유전율은, 예컨대 상기 층간 절연막 위에 금 전극을 형성하고, 유전율 측정기 등을 이용하여 측정할 수 있다.
상기 막 강도로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 5 GPa 이상이 바람직하며, 10 GPa 이상이 보다 바람직하다.
상기 막 강도가 5 GPa 미만이면, 강도가 부족하고, 상기 층간 절연막이, 상기 다층 배선 기판에 적용할 수 없는 경우가 있다.
상기 막 강도의 측정 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 나노인덴테이션 측정기를 이용하여 측정할 수 있다.
또한, 본 발명의 상기 다층 배선 기판의 다른 양태로서, 상기 다층 배선 구조에 있어서, 본 발명의 상기 절연막 재료로 형성된 층간 절연막 내지 종래의 다공질 실리카막 등의 층간 절연막 위에, 본 발명의 상기 절연막 재료를 이용하여 형성된, 에칭용 스토퍼막, 화학적 기계 연마용 스토퍼막(CMP 스토퍼막)을 갖는 것을 적 합하게 들 수 있다. 이 경우, 상기 구조식 (1)로 나타내는 폴리카르보실란 화합물을 함유하는 본 발명의 상기 절연막 재료에 의해 형성된 상기 에칭용 스토퍼막 및 상기 CMP 스토퍼막은 저유전율이고, 또한 막 강도가 높기 때문에, 미세 패턴의 형성이 용이해진다.
상기 에칭용 스토퍼막 및 상기 CMP 스토퍼막의 물성으로서는, 전술한 층간 절연막의 물성과 같은 것이 바람직하다.
본 발명의 다층 배선 기판은, 본 발명의 상기 절연막 재료를 이용하여 형성되고, 보다 저유전율이고, 내손상성이 우수한 상기 층간 절연막, 상기 에칭용 스토퍼막 및 상기 CMP 스토퍼막 중 적어도 어느 하나(절연막)를 함유하는 상기 다층 배선 구조를 갖기 때문에, 기생 용량이 저감되며, 신호 전파 속도의 고속화가 가능하여, 응답 속도의 고속화가 요구되는 IC, LSI 등의 고집적도의 반도체 집적 회로 장치 등에 특히 적합하게 사용할 수 있다.
본 발명의 상기 다층 배선 기판은, 공지의 방법에 의해 제조할 수 있지만, 이하의 본 발명의 다층 배선 기판의 제조 방법에 의해 적합하게 제조할 수 있다.
-다층 배선 기판의 제조 방법-
상기 다층 배선 기판의 제조 방법은, 층간 절연막 형성 공정과, 배선 패턴 형성 공정과, 배선층 형성 공정을 반복하여 행하는 것을 포함하고, 바람직하게는 에칭용 스토퍼막 형성 공정, 화학적 기계 연마용 스토퍼막 형성 공정 등을 포함하며, 필요에 따라서 적절하게 선택한, 그 외의 공정을 더 포함한다.
<층간 절연막 형성 공정>
상기 층간 절연 형성 공정은, 피가공면 위에, 본 발명의 상기 절연막 재료를 이용하여 층간 절연막을 형성하는 공정이다.
상기 피가공면으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 기판 또는 상기 층간 절연막 이외의 절연막 표면, 구체적으로는 실리콘 웨이퍼 등의 기판, 각종 산화막 등의 표면을 들 수 있다.
상기 층간 절연막의 형성 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 예컨대 도포를 적합하게 들 수 있다.
상기 도포의 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 스핀코트법, 딥코트법, 니더코트법, 커튼코트법, 블레이드코트법 등을 들 수 있다. 이들 중에서도, 도포 효율 등의 점에서, 스핀코트법이 바람직하다. 이 스핀코트법의 경우, 그 조건으로서는, 예컨대 회전수가 100 rpm∼10,000 rpm 정도이고, 800 rpm∼5,000 rpm이 바람직하며, 시간이 1초∼10분간 정도이며, 10초∼90초 간이 바람직하다.
상기 층간 절연막 형성 공정에서는, 상기 층간 절연막을 형성(상기 절연막 재료를 도포)한 후, 열처리를 행하는 것이 바람직하다. 이 경우, 상기 구조식 (1)로 나타내는 폴리카르보실란 화합물 내의 탄화수소나 방향족 탄화수소 등의 산화를 억제할 수 있다.
상기 열처리(소성)는, 목적에 따라서 적절하게 그 온도, 분위기 등의 조건을 선택할 수 있지만, 상기 온도로서는 50℃∼400℃가 바람직하고, 80℃∼350℃가 더 바람직하다.
상기 온도가 50℃ 미만이면, 상기 용매가 막 내에 잔류하여, 충분한 막 강도를 얻을 수 없는 경우가 있고, 400℃를 초과하면, 상기 구조식 (1)로 나타내는 폴리카르보실란 화합물에서의 규소 탄소 결합을 분해하는 경우가 있다.
상기 분위기로서는, 대기중에서는 산소의 취입에 의한 유전율의 상승이 염려되기 때문에, 불활성 가스의 존재하, 감압하, 등이 바람직하고, 상기 불활성 가스로서는, 예컨대 질소 등을 적합하게 들 수 있다.
또한, 본 발명의 절연막 재료를 이용하여 규소 함유 절연막을 형성한 후, 상기 규소 함유 절연막에 적어도 일 종류의 광을 단독 또는 조합하여 조사하여도 좋다.
상기 조사에 사용하는 광은, 감압 또는 상압에서, 불포화 결합을 갖는 기와 반응시켜 광중합을 발생시킬 수 있으면 특별히 한정되지 않고, 예컨대 자외선(UV), 전자선, 레이저, X선, 마이크로파 등을 예시할 수 있다. 이들 중에서도, 자외선 또는 전자선이 바람직하다. 조사 효율의 점에서, 진공중에서 자외선을 조사하는 것이 바람직하지만, 필요에 따라서 적절하게 선택할 수 있다.
자외선은 파장 315 ㎚∼400 ㎚의 UV-A, 파장 280 ㎚∼315 ㎚의 UV-B, 파장 200 ㎚∼280 ㎚의 UV-C, 파장 10 ㎚∼200 ㎚의 VUV(진공자외선: Vacuum Ultra Violet)로 분류된다. 상기 조사에 사용하는 자외선에는, 그 어느 것이라도 사용할 수 있지만, 특히 UV-C가 바람직하다. 이것은, 동시에 광범위하고 효율적인 조사가 가능하고, 단시간 처리가 가능해지기 때문이다. 또한, 조사시, 압력 조정이나 개질을 위해 질소, 아르곤 등의 불활성 가스를 흘려도 좋다. 또한 400℃ 이하의 온도 범위에서, 단일 또는 복수의 단계로 가열하면서 조사하여도 좋다. 이것은 광중합 반응을 촉진시켜, 보다 단시간에서의 처리를 가능하게 하기 때문이지만, 필요에 따라서 적절하게 선택할 수 있다.
이상의 공정에 의해, 상기 피가공면 위에, 본 발명의 상기 절연막 재료를 이용하여 상기 층간 절연막이 형성된다.
<배선 패턴 형성 공정>
상기 배선 패턴 형성 공정은, 상기 층간 절연막에 대하여, 에칭에 의해 배선용 패턴을 형성하는 공정이다.
상기 배선용 패턴은, 상기 층간 절연막 위에, 예컨대 공지의 레지스트 재료를 이용하여 레지스트막을 형성하고, 이 레지스트막에 대하여 선택 노광 및 현상을 행하는 것에 의해 형성한 원하는 패턴을 이용하여, 상기 절연막을 에칭함으로써 형성할 수 있다.
상기 에칭 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 드라이 에칭이어도 좋고, 웨트 에칭이어도 좋지만, 예컨대 플라즈마 처리, 약액의 도포 등을 적합하게 들 수 있다.
이상의 공정에 의해, 상기 배선용 패턴이 형성된다.
<배선층 형성 공정>
상기 배선층 형성 공정은, 상기 배선용 패턴을 이용하여 배선층을 형성하는 공정이다.
상기 배선층의 형성은, 예컨대 상기 층간 절연막에 대하여 에칭함으로써 형 성된 상기 배선용 패턴에서의 스페이스부에, 배선 전구체로서의 도체를 피복함으로써 행할 수 있다.
상기 도체의 피복은, 공지의 도금 방법, 예컨대 무전해 도금, 전해 도금 등의 상용 도금법을 이용하여 행할 수 있다.
이상의 공정에 의해, 상기 배선이 형성된다.
그리고, 상기 층간 절연막 형성 공정, 상기 배선 패턴 형성 공정, 및 상기 배선층 형성 공정의 일련의 공정을 반복하여 행함으로써, 회로의 집적도가 높은 다층 배선 기판을 제조할 수 있다.
<에칭용 스토퍼막 형성 공정>
상기 에칭용 스토퍼막 형성 공정은, 상기 층간 절연막 위에, 본 발명의 상기 절연막 재료를 이용하여 에칭용 스토퍼막을 형성하는 공정이고, 얻어진 에칭용 스토퍼막을 이용하여, 상기 배선 패턴 형성 공정시에, 에칭을 행하는 것이 바람직하다.
상기 에칭용 스토퍼막의 형성은, 상기 층간 절연막 형성 공정과 마찬가지로 하여 행할 수 있다. 또한 얻어진 에칭용 스토퍼막은, 본 발명의 상기 절연막 재료에 의해 형성되기 때문에, 막 강도가 높고, 미세 패턴(배선용 패턴)의 형성을 용이하게 행할 수 있다.
<화학적 기계 연마용 스토퍼막 형성 공정>
상기 화학적 기계 연마용 스토퍼막(CMP 스토퍼막) 형성 공정은, 최후의 상기 층간 절연막 형성 공정에서 얻어진 층간 절연막 위에, 본 발명의 상기 절연막 재료 를 이용하여 CMP막을 형성하는 공정이고, 최후의 상기 배선층 형성 공정 후에, 형성된 다층 배선 구조의 최외측 표면에 대하여, 화학적 기계 연마를 행하는 것이 바람직하다.
상기 CMP 스토퍼막의 형성은, 상기 층간 절연막 형성 공정과 마찬가지로 하여 행할 수 있다. 또한 얻어진 CMP 스토퍼막은, 본 발명의 상기 절연막 재료에 의해 형성되기 때문에, 막 강도가 높고, 화학적 기계 연마시에, 상기 층간 절연막을 보호할 수 있다.
본 발명의 다층 배선 기판의 제조 방법은, 각종 다층 배선 기판의 제조에 적합하게 이용할 수 있지만, 본 발명의 다층 배선 기판의 제조에 특히 적합하게 이용할 수 있다.
(반도체 장치)
본 발명의 반도체 장치는, 반도체 기판과, 트랜지스터와, 다층 배선 구조와, 전극 패드를 적어도 가지며, 필요에 따라서 적절하게 선택한, 그 외의 부재를 더 갖는다.
-반도체 기판 및 트랜지스터-
상기 반도체 기판으로서는, 그 형상, 구조, 크기, 두께 등에 대해서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다.
상기 트랜지스터는, 상기 반도체 기판의 표면에 형성된다. 이 트랜지스터로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, MOS형 트랜지스터를 적합하게 들 수 있다.
-다층 배선 구조-
상기 다층 배선 구조는, 상기 반도체 기판 위에 설치되고, 복수의 배선층과, 이들 배선층 사이에 배치된 층간 절연막으로 이루어지며, 상기 배선층끼리는, 상기 층간 절연막을 관통하는 관통 구멍을 통해 전기적으로 접속되고, 상기 층간 절연막은, 본 발명의 상기 절연막 재료를 이용하여 형성되어 이루어진다.
또한, 상기 다층 배선 구조는, 본 발명의 상기 다층 배선 기판에서의 상기 다층 배선 구조와 같고, 그 상세 설명에 대해서는, 전술한 바와 같다.
또한, 본 발명의 반도체 장치의 다른 양태로서, 상기 다층 배선 구조에서, 본 발명의 상기 절연막 재료로 형성된 상기 층간 절연막 내지 다공질 실리카막 등의 종래의 층간 절연막 위에, 본 발명의 상기 절연막 재료를 이용하여 형성된 에칭용 스토퍼막, 화학적 기계 연마용 스토퍼막(CMP 스토퍼막)을 갖는 것을 적합하게 들 수 있다. 이 경우, 상기 에칭용 스토퍼막 및 상기 CMP 스토퍼막은 저유전율이고, 또한 막 강도가 높기 때문에, 미세 패턴의 형성이 용이해진다.
-전극 패드-
상기 전극 패드는, 상기 다층 배선 구조의 최상층에 배치된다. 또한, 상기 전극 패드는, 상기 트랜지스터와, 상기 다층 배선 구조를 통해 전기적으로 접속된다.
상기 전극 패드는, 반도체 장치 내의 배선을 리드 등에 전기적으로 접속하는 기능을 갖는 한, 그 형상, 구조, 크기 등에 대해서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
본 발명의 반도체 장치는, 본 발명의 상기 절연막 재료를 이용하여 형성되고, 저유전율이고 막 강도가 높은 층간 절연막, 에칭용 스토퍼막 및 CMP 스토퍼막 중 적어도 어느 하나를 포함하는 상기 다층 배선 구조를 갖기 때문에, 상기 배선 간의 기생 용량의 저하와 상기 배선 저항의 저하를 달성할 수 있어, 고속이며 신뢰성이 높다. 이 때문에, 예컨대 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등에 특히 적합하다.
본 발명의 상기 반도체 장치는, 공지의 방법에 의해 제조할 수 있지만, 이하의 본 발명의 반도체 장치의 제조 방법에 의해 적합하게 제조할 수 있다.
(반도체 장치의 제조 방법)
본 발명의 반도체 장치의 제조 방법은, 트랜지스터 형성 공정과, 다층 배선 구조 형성 공정과, 전극 패드 형성 공정을 적어도 포함하고, 필요에 따라서 적절하게 선택한, 그 외의 공정을 더 포함한다.
<트랜지스터 형성 공정>
상기 트랜지스터 형성 공정은, 반도체 기판 표면에 트랜지스터를 형성하는 공정이다.
상기 트랜지스터의 형성은, 예컨대 실리콘 기판 표면에, 드레인 영역 및 소스 영역을 형성하고, 이들 영역에 끼워진 채널 영역 위에, 산화실리콘막을 통해 게이트 전극을 배치하는 것에 의해 행할 수 있다.
이상의 공정에 의해, 상기 반도체 기판 표면에, 상기 트랜지스터가 형성된다.
<다층 배선 구조 형성 공정>
상기 다층 배선 구조 형성 공정은, 층간 절연막 형성 공정과, 배선 패턴 형성 공정, 및 배선 형성 공정을 반복하여 행함으로써 다층 배선 구조를 형성하는 공정이다.
또한, 상기 층간 절연막 형성 공정, 상기 배선 패턴 형성 공정, 및 상기 배선 형성 공정은, 본 발명의 상기 다층 배선 기판의 제조 방법에서의 각 공정과 같고, 그 상세 설명에 대해서는, 전술과 같다.
또한, 상기 다층 배선 구조 형성 공정에서는, 또한 에칭용 스토퍼막 형성 공정, 화학적 기계 연마용 스토퍼막(CMP 스토퍼막) 형성 공정을 포함하는 것이 바람직하다.
상기 에칭용 스토퍼막 형성 공정은, 층간 절연막 위에, 본 발명의 상기 절연막 재료를 이용하여 에칭용 스토퍼막을 형성하는 공정이다.
상기 CMP 스토퍼막 형성 공정은, 최후의 상기 층간 절연막 형성 공정에서 얻어진 층간 절연막 위에, 본 발명의 상기 절연막 재료를 이용하여 CMP 스토퍼막을 형성하는 공정이다.
이들 공정은, 본 발명의 상기 다층 배선 기판의 제조 방법에서의, 상기 에칭용 스토퍼막 형성 공정 및 상기 CMP 스토퍼막 형성 공정과 같고, 그 상세 설명에 대해서는, 전술과 같다.
이상의 공정에 의해, 상기 반도체 기판 위에, 상기 다층 배선 구조가 형성된다.
<전극 패드 형성 공정>
상기 전극 패드 형성 공정은, 상기 다층 배선 구조의 최상층에 전극 패드를 형성하는 공정이다.
상기 전극 패드의 형성 방법으로서는, 특별히 제한은 없고, 공지의 방법 중에서 적절하게 선택할 수 있다.
상기 전극 패드의 형성 위치로서는, 상기 다층 배선 구조의 최상층으로서, 상기 다층 배선 구조를 통해 상기 트랜지스터와 전기적으로 접속할 수 있는 위치이면, 특별히 제한은 없고, 적절하게 선택할 수 있다.
이상의 공정에 의해, 상기 다층 배선 구조의 최상층에 상기 전극 패드가 형성되고, 본 발명의 반도체 장치를 얻을 수 있다.
본 발명의 반도체 장치의 제조 방법은, 본 발명의 상기 반도체 장치의 제조에 적합하게 사용할 수 있어, 상기 배선 간의 기생 용량의 저하와 상기 배선 저항의 저하를 달성하여, 신호 전파 속도의 고속화가 가능하고 고성능인 반도체 장치를 효율적으로 제조할 수 있다.
이하, 실시예 및 비교예에 의해 본 발명을 더 구체적으로 설명하지만, 본 발명은 하기 실시예에 의해 한정되는 것이 아니다.
(실시예 1)
-절연막 재료의 조제-
폴리카르보실란(「NIPSI-L」; 일본카본제, 중량 평균 분자량=약 400) 10 g, 메틸이소부틸케톤 60 g(0.6 ㏖), 및 에탄올 9 g(0.2 ㏖)을 반응 용기에 넣고, 60℃ 의 항온하에서, 60 질량%∼61 질량%의 질산수 10 g(물에서 0.1 ㏖)을 적하 로트로써 2 mL/min의 조건으로 적하하고, 적하 종료 후 7시간의 숙성 반응을 행하였다. 이어서, 분액 로트로써, 반응수를 디에틸에테르에 용해시켜, 다량의 물과 탄산수소나트륨을 첨가하고, pH가 5가 될 때까지 수세하여, 과잉의 질산을 제거하였다. 질산 제거에 사용한 물을 제거하기 위해, 여과한 후, 메틸이소부틸케톤 200 mL을 첨가하고, 회전 농축기(rotary evaporator)로써 반응 용액이 100 mL이 될 때까지 디에틸에테르를 제거하여, 절연막 재료를 조제하였다.
-절연막의 제작-
얻어진 절연막 재료 0.001 mL를 Si 기판 위에, 회전수 2,000 rpm, 도포 시간 30초의 조건으로, 두께가 200 ㎚가 되도록, 스핀코트법에 의해 도포하였다. 이어서, 이 실리콘 기판을 200℃로 설정한 핫플레이트에 얹고, 3분 조건으로 상기 용매를 건조하였다. 또한 산소 농도 100 ppm 이하의 질소 분위기의 전기로로써, 400℃, 30분의 조건으로 소성(어닐링 처리)행하여, 절연막을 제작하였다.
(실시예 2)
-절연막 재료의 조제 및 절연막의 제작-
실시예 1에서, 중량 평균 분자량이 약 400인 폴리카르보실란 10 g을, 중량 평균 분자량이 약 2,200인 폴리카르보실란(「NIPSI-L」; 일본 카본제) 10 g으로 바꾼 것 이외는, 실시예 1과 마찬가지로 하여, 절연막 재료를 조제하였다.
또한, 얻어진 절연막 재료를 이용하여, 실시예 1과 마찬가지로 하여, 절연막을 제작하였다.
(실시예 3)
-절연막의 제작-
실시예 2에서 얻어진 절연막 재료 0.001 mL를 Si 기판 위에, 회전수 2,000 rpm, 도포 시간 30초의 조건으로, 두께가 200 ㎚가 되도록, 스핀코트법에 의해 도포하였다. 이어서, 이 실리콘 기판을 60℃, 3분의 조건으로 상기 용매를 건조하여, 절연막을 제작하였다. 또한, 상기 용매 건조 후, 소성은 행하지 않았다.
(실시예 4)
-절연막 재료의 조제 및 절연막의 제작-
실시예 1에서, 중량 평균 분자량이 약 400인 폴리카르보실란 10 g을, 중량 평균 분자량이 약 29,000인 폴리카르보실란(「NIPSI-L」; 일본 카본제) 10 g으로 바꾼 것 이외는, 실시예 1과 마찬가지로 하여, 절연막 재료를 조제하였다.
또한, 얻어진 절연막 재료를 이용하여, 실시예 1과 마찬가지로 하여, 절연막을 제작하였다.
여기서, 실시예 1, 2 및 4에서 얻어진 절연막 재료에 대해서, 절연막 재료중의 폴리카르보실란의 중량 평균 분자량, 및 실라놀량을 하기 방법에 의해 측정하였다. 결과를 표 1에 나타낸다.
<중량 평균 분자량의 측정>
절연막 재료중의 폴리카르보실란의 중량 평균 분자량은, 겔 침투 크로마토그래피(GPC)에 의해 확인하였다. 그 결과, 실시예 1에서는 약 400, 실시예 2에서는 약 2,200, 실시예 4에서는 약 29,000으로, 중량 평균 분자량에 큰 변화는 없었다.
<실라놀량의 측정>
절연막 재료 0.001 mL를 중클로로포름 0.4 mL중에 용해하고, 핵자기공명법(NMR)에 의해, 각 절연막 재료중의 실라놀 생성량(함유량)([Si-OH]/절연막 재료중의 폴리카르보실란의 중량 평균 분자량×100)을 중량%로 산출하였다.
또한, 동시에, 절연막 재료중의 폴리카르보실란 화합물의 주된 구조가, 하기 구조식 (2)로 나타내는 것을 알았다.
[화학식 13]
Figure pct00013
구조식 (2)
단, 상기 구조식 (2)중, 반복수 n은, GPC에 의해 측정한 상기 중량 평균 분자량에 의해 산출하였다.
또한, 실시예 1∼4에서 얻어진 절연막에 대해서, 유전율 및 막 강도를 하기 방법에 의해 측정하였다. 결과를 표 1에 나타낸다.
<유전율의 측정>
저저항 기판 위에 제작한 절연막 위에 직경 1 ㎜의 금속극을 제작하고, 1 MHz, 1 V의 교류 전원을 접속한 프로버를 이용하여 용량을 측정하고, 이 용량과, 분광 엘립소메트리에 의해 측정한 상기 절연막의 막 두께로부터 유전율을 산출하였다.
<막 강도의 측정>
절연막에 대하여, 나노인덴테이션 측정기를 이용하여, 압입량 20 ㎚의 조건으로 측정하였다.
(실시예 5∼8)
-절연막 재료의 조제 및 절연막의 제작-
실시예 2에서 조제한 절연막 재료(폴리카르보실란의 중량 평균 분자량=약 2,200) 5 g과, 표 1에 나타내는 각 실란 화합물 5 g을 혼합하여, 실시예 5∼8의 절연막 재료를 조제하였다.
얻어진 절연막 재료에 대해서, 절연막중의 실라놀량을 전술한 방법에 의해 측정하였다. 결과를 표 1에 나타낸다.
또한, 얻어진 절연막 재료를 이용하여, 실시예 1과 마찬가지로 하여, 절연막을 제작하였다.
얻어진 절연막에 대해서, 유전율 및 막 강도를 전술한 방법에 의해 측정하였다. 결과를 표 1에 나타낸다.
(실시예 9∼15)
-절연막 재료의 조제 및 절연막의 제작-
실시예 1에서 조제한 절연막 재료(폴리카르보실란의 중량 평균 분자량=약 400) 5 g과, 표 1에 나타내는 각 실란 화합물 5 g을 혼합하여, 실시예 9∼15의 절연막 재료를 조제하였다.
얻어진 절연막 재료에 대해서, 절연막중 실라놀량을 전술한 방법에 의해 측정하였다. 결과를 표 1에 나타낸다.
또한, 얻어진 절연막 재료를 이용하여, 실시예 1과 마찬가지로 하여, 절연막을 제작하였다.
얻어진 절연막에 대해서, 유전율 및 막 강도를 전술한 방법에 의해 측정하였다. 결과를 표 1에 나타낸다.
(실시예 16∼18)
-절연막 재료의 조제 및 절연막의 제작-
실시예 1에서 조제한 절연막 재료(폴리카르보실란의 중량 평균 분자량=약 400) 5 g과, 표 1에 나타내는 각 실란 화합물 5 g을 혼합하여, 실시예 16∼18의 절연막 재료(실시예 15와 같은 절연막 재료)를 조제하였다.
얻어진 절연막 재료에 대해서, 절연막중의 실라놀량을 전술한 방법에 의해 측정하였다. 결과를 표 1에 나타낸다.
또한, 얻어진 절연막 재료를 이용하여, 실시예 15와 마찬가지로 하여, 절연막을 제작하고, 제작된 절연막에 대하여, 표 1에서 나타내는 광 조사를 실시하였다(실시예 16∼18). UV로서 고압 수은 램프(파장 200 ㎚∼600 ㎚)를 이용하여, 소정 온도(400℃로 기재하지 않는 경우는 실온)로 10분간 조사하였다.
얻어진 절연막에 대해서, 유전율 및 막 강도를 전술한 방법에 의해 측정하였다. 결과를 표 1에 나타낸다.
(비교예 1)
-절연막의 제작-
종래의 에칭 스토퍼막, 및 CMP 스토퍼막으로서, 기상 성장법에 의해 SiC:O:H 막을 제작하였다. 또한 비교예 1에서는 절연막이 기상 성장법에 의해 형성되기 때문에, 실라놀 생성율을 측정할 수 없었다.
(비교예 2)
-절연막의 제작-
절연막 재료로서, 종래의 층간 절연막 형성용 용액(「세라메이트 NCS」; 쇼쿠바이카세이공업제)을 이용하였다. 또한, 이 층간 절연막 형성용 용액에서의 실라놀 생성율을 전술한 방법에 의해 측정한 바, 0.4 중량%였다.
상기 층간 절연막 형성용 용액을, Si 기판 위에, 회전수 2,000 rpm, 도포 시간 30초의 조건으로, 두께가 200 ㎚가 되도록, 스핀코트법에 의해 도포하였다. 이어서, 이 Si 기판을 200℃로 설정한 핫플레이트에 얹고, 3분 조건으로 용매를 건조하였다. 또한 산소 농도 100 ppm 이하의 질소 분위기의 전기로로써, 400℃, 30분의 조건으로 소성하여, 절연막을 제작하였다.
얻어진 비교예 1∼2의 절연막에 대해서, 유전율 및 막 강도를 전술한 방법에 의해 측정하였다. 결과를 표 1에 나타낸다.
또한, 가교 촉진의 증거로서, 실시예 2 및 비교예 2에서 얻어진 절연막의 FT-IR 스펙트럼을 도 1에 도시한다.
도 1로부터, 실시예 2의 절연막은 비교예 2의 절연막에 비해, 가교가 대폭 촉진되어 있는 것을 알 수 있다.
[표 1]
Figure pct00014
표 1로부터, 실라놀기를 함유하는 실시예 1∼18의 절연막 재료를 이용하여 제작한 절연막은, 유전율이 낮고, 막 강도도 양호한 것을 알 수 있다. 특히, 실시예 1∼4의 절연막은 종래의 에칭 스토퍼막 및 CMP 스토퍼막보다 유전율이 낮고, 폴리카르보실란 화합물과 실란 화합물을 혼합한 절연막 재료를 이용하여 형성한 실시예 5∼18의 절연막은, 종래의 층간 절연막에 비해, 막 강도가 우수한 것을 알 수 있다. 또한, 실란 화합물이 불포화 결합을 갖는 기를 함유하는 절연막 재료를 이용 하여 형성한 실시예 9∼18의 절연막은, 저유전율과 높은 막 강도를 밸런스 좋게 양립할 수 있었다. 또한, 실란 화합물이 불포화 결합을 갖는 기를 함유하는 절연막 재료를 이용하여 형성한 절연막에 광 조사한 실시예 16∼18의 절연막은, 막 강도가 우수한 것을 알 수 있다. 또한, 어닐링 처리를 행한 실시예 1, 2 및 4와, 어닐링 처리를 행하지 않은 실시예 3을 비교하면, 어닐링 처리를 행한 경우, 막 강도가 향상하는 것을 알 수 있다.
한편, 실라놀기를 함유하지 않는 절연막 재료를 이용하여 형성한 비교예 1의 절연막은, 막 강도가 우수하지만, 유전율이 높은 것을 알 수 있다.
(실시예 19∼22)
-반도체 장치의 제조-
본 발명의 절연막 재료를 이용하여 층간 절연막을 형성하고, 이 층간 절연막을 포함하는 다층 배선 구조를 갖는 본 발명의 반도체 장치를 이하와 같이 하여 제조하였다.
우선, 도 2A에 도시하는 바와 같이, 소자간 분리막(2)으로 분리되고, 소스 확산층(5a) 및 드레인 확산층(5b)과, 측벽 절연막(3)을 갖는 게이트 전극(4)을 형성한 트랜지스터층이 형성된 Si 웨이퍼(1) 위에, 도 2B에 도시하는 바와 같이, 층간 절연막(6)(인 글라스) 및 스토퍼막(7)을 형성한 후, 전극 취출용 컨택트홀을 형성하였다. 도 2C에 도시하는 바와 같이, 스퍼터법에 의해 이 컨택트홀에 배리어막(8)(TiO)을 두께가 50 ㎚가 되도록 형성한 후, WF6와 수소를 혼합하고, 환원하는 것에 의해, W에 의한 도체 플러그(9)(블랭킷)를 이 컨택트홀에 매립하며, 비아를 형성하고, 화학적 기계 연마법(CMP)에 의해 이 비아 이외의 부분을 제거하였다.
계속해서, 도 2D에 도시하는 바와 같이, 상기 비아가 형성된 스토퍼막(7) 위에, 실시예 1∼4 중 어느 하나에서 제작한 절연막(이하, 「실시예막」이라고 칭하는 경우가 있음)(10)을 두께가 30 ㎚가 되도록 형성하고, 이 위에 다공질 실리카(「세라메이트 NSC」; 쇼쿠바이카세이공업제)막(11)을 두께가 160 ㎚가 되도록 적층하며, 이 다공질 실리카막(11) 위에, 실시예막(12)을 두께가 30 ㎚가 되도록 성막하였다. 또한 도 2E에 도시하는 바와 같이, 실시예막(12)에 대하여, 배선 폭 100 ㎚, 스페이스 100 ㎚의 제1층째 배선 패턴을 실시한 레지스트층을 마스크로서 이용하여, CF4/CHF3 가스를 원료로 한 F 플라즈마법으로써 가공하여, 배선홈를 형성하였다. 이 때, 실시예막(10)은, 에칭시의 스토퍼막으로서 기능하였다. 그리고, 도 2F에 도시하는 바와 같이, 형성한 배선홈에 스퍼터법에 의해, 배선 재료(구리)가 다공질 실리카막(11)에 확산되는 것을 막는 배리어막(13)(TaN)을 두께가 10 ㎚가 되도록 형성하였다. 계속해서, 상기 배선홈에 형성한 배리어막(13) 표면에, 전해 도금시에 전극으로서 기능하는 시드층(Cu)을 두께가 10 ㎚가 되도록 스퍼터법에 의해 형성하였다. 다음에, 전해 도금법에 의해 구리 배선(14)(Cu)을 두께 600 ㎚ 정도로 적층한 후, 화학적 기계 연마법(CMP)에 의해 배선 패턴부 이외의 구리를 제거하고, 기상 성장법에 의해, 스토퍼막(확산 방지막)(15)으로서의 SiN막을 두께가 30 ㎚가 되도록 형성하여, 제1층째의 배선층(구리)을 형성하였다.
다음에, 도 2G에 도시하는 바와 같이, 스토퍼막(확산 방지막)(15) 위에, 다공질 실리카막(16)을 두께가 180 ㎚가 되도록 적층하였다. 다공질 실리카막(16) 위에, 실시예막(17)을 두께가 30 ㎚가 되도록 형성하였다. 또한 도 2H에 도시하는 바와 같이, 실시예막(17) 위에 다공질 실리카막(18)을 두께가 160 ㎚가 되도록 형성한 후, 실시예막(19)을 두께가 30 ㎚가 되도록 적층하였다.
도 2I에 도시하는 바와 같이, 이들 절연층에 대하여, 비아 패턴을 형성한 레지스트층을 마스크로서 이용하고, CF4/CHF3 가스를 원료로 한 F 플라즈마법으로써 가스 조성 및 압력을 바꿈으로써, 실시예막(19), 다공질 실리카막(18), 실시예막(17), 및 다공질 실리카막(16) 순으로 가공하여, 비아를 형성하였다. 이어서, 제2층째 배선 패턴을 실시한 레지스트층을 마스크로서 이용하여, CF4/CHF3 가스를 원료로 한 F 플라즈마법으로써 가공하여, 배선홈을 형성하였다.
도 2J에 도시하는 바와 같이, 형성한 비아와 배선홈에 대하여, 스퍼터법에 의해, 배선 재료(구리)가 다공질 실리카막(18)에 확산되는 것을 막는 배리어막(20)(TaN)을 두께가 10 ㎚가 되도록 형성하였다. 계속해서, 상기 배선홈에 형성한 배리어막(20)의 표면에, 전해 도금시에 전극으로서 기능하는 시드층(Cu)을 두께가 10 ㎚가 되도록 형성하였다. 다음에, 전해 도금법에 의해, 구리 배선(21)(Cu)을 두께 1,400 ㎚로 적층한 후, 화학적 기계 연마법(CMP)에 의해 배선 패턴부 이외의 구리를 제거하였다. 이 때, 실시예막(19)은 CMP시의 스토퍼막으로서 기능하였다. 도 2K에 도시하는 바와 같이, 기상 성장법에 의해 SiN막(22)을 30 ㎚의 두께가 되 도록 형성하여, 제2층째의 비아 및 배선층(구리)을 형성하였다.
이하, 상기 제2층째의 비아 및 배선층(구리)의 형성을 재차 행함으로써, 3층째의 비아 및 배선층(구리)을 갖는 3층 구조의 구리 배선(이 3층 구조의 구리 배선은, 상기 다층 배선 구조에 상당함)을 갖는 반도체 장치를 제조하였다. 이상과 같이 하여, 비아와 구리 배선이 연속된 연속 비아를 갖는 시험 제작 반도체 장치를 100만개 제조하고, 연속 비아의 수율, 및 실효적인 유전율을 층간 용량에 의해 산출하였다. 결과를 표 2에 나타낸다.
(실시예 23∼26)
또한, 실시예 19∼22의 반도체 장치의 제조 공정에서, 실시예막(10, 12, 17, 및 19)을 각각 기상 성장법에 의해 제작한 SiC:O:H막으로 바꾸고, 다공질 실리카막(11, 16, 및 18)을 각각 실시예 5∼8 중 어느 하나에서 제작한 절연막(실시예막)으로 바꿔, 반도체 장치를 제조하였다. 이 반도체 장치에서는, 실시예막 11, 16, 및 18이, 층간 절연막으로서 기능하였다.
(비교예 3)
-반도체 장치의 제조-
실시예 19에서, 실시예막(10 및 17)을 비교예 1에서 제작한 종래의 에칭 스토퍼막으로 바꾸고, 실시예막(12 및 19)을 비교예 1에서 제작한 종래의 CMP 스토막으로 바꾼 것 이외는, 실시예 19와 마찬가지로 하여, 반도체 장치를 제조하였다.
또한, 실시예 19에서의, 다공질 실리카막(11, 16, 및 18)은 비교예 2에서 제작한 종래의 층간 절연막에 상당한다.
이와 같이 하여, 비아와 구리 배선이 연속된 연속 비아를 갖는 시험 제작 반도체 장치를 100만개 제조하고, 연속 비아의 수율, 및 실효적인 유전율을 층간 용량에 의해 산출하였다. 결과를 표 2에 나타낸다.
[표 2]
Figure pct00015
표 2로부터, 본 발명의 상기 절연막 재료를 이용하여 형성한 절연막(층간 절연막, 에칭 스토퍼막, CMP 스토퍼막)을 포함하는 다층 배선 구조를 갖는 반도체 장치는, 비교예의 절연막을 사용한 경우에 비해, 배선 간의 실효적인 유전율이 낮고, 배선 간의 기생 용량의 저하와 배선 저항의 저하가 달성되며, 또한 제조 수율이 양호한 것을 알 수 있다.
(실시예 27)
-다층 배선 기판의 제조-
실시예 27은, 본 발명의 절연막 재료를 이용한 본 발명의 다층 배선 기판의 일례이다.
도 3은, 본 발명의 다층 배선 기판의 일례로서의 빌드업 프린트 기판의 제조에 관한 일례를 설명하기 위한 단면 개략도이다.
우선, 코어 기판(31)[이것은 일반적으로 유리 섬유 등의 보강용 필러를 포함하는 수지제이고, 양면에 미세 패턴으로 형성한 구리의 배선층(37), 양면의 배선층(37)을 접속하기 위한, 절연 수지(34)가 충전된 관통 구멍(35), 그리고 기판 자체의 내부에 형성된 배선층(38)을 포함함]의 양면에, 본 발명의 상기 절연막 재료를 이용하여 층간 절연막(32)을 형성하고, 층간 절연막(32) 표면에, 감광성의 수지 재료를 도포하고, 계속해서 노광 및 현상을 행하여 비아홀(36)을 더 형성하였다. 다음에, 이렇게 하여 형성한 층간 절연막(32) 위에 무전해 도금과 이것에 계속되는 전해 도금에 의해 구리를 석출시켜 박막을 형성하고, 이것을 패턴화하여 구리의 배선층(33)을 형성하였다. 그 후, 상기한 층간 절연막(32)의 형성으로부터 배선층(33)의 형성까지의 공정을 반복하여, 다층 회로 기판(40)을 제조하였다. 또한, 다층 회로 기판(40)은 또한, 외부 회로와의 접속용으로 가장 위의 배선층(33)에 접하여 형성된 땜납 범프(41)와, 보호층으로서도 작용하는 솔더 레지스트층(42)을 구비하고 있다.
(실시예 28)
-반도체 장치 및 그 제조-
실시예 28은 본 발명의 절연막 재료를 이용한 본 발명의 반도체 장치 및 그 제조 방법의 일례이다.
우선, 도 4A에 도시하는 바와 같이, 예컨대 실리콘 웨이퍼 등의 반도체 기 판(120) 표면에, MOS 트랜지스터 등의 기능 소자, 용량 소자 등의 수동 소자 등을 이용하여, 논리 회로(도시 생략), 기억 회로(도시 생략) 등을 형성하였다. 이어서, 반도체 기판(120) 위에, 본 발명의 상기 절연막 재료를 이용하여 층간 절연막(122)을 형성하였다. 층간 절연막(122)은 반도체 기판(120) 위에, 배선층과 교대로 복수층이 형성되어 있지만, 도 4A에서는, 1층만을 도시하고 있다. 층간 절연막(122)에는 개구부(124)가 형성되어 있고, 개구부(124)에는, 상기 논리 회로, 상기 기억 회로 등에 전기적으로 접속된, 예컨대 알루미늄(Al)으로 이루어지는 전극 패드(126)를 배치하였다.
또한, 본 실시예에서는 제조 비용의 저감을 위해, 반도체 기판(120)을 개개의 반도체 소자(반도체 칩)로 절단하지 않는 상태로, 이하의 공정을 행했지만, 반도체 기판(120)을 개개의 반도체 소자로 절단·분리한 후에 이하의 공정을 행하여도 좋다.
다음에, 도 4B에 도시하는 바와 같이, 전극 패드(126) 위에, 예컨대 금(Au) 또는 구리(Cu) 등으로 이루어지는 스터드 범프(128)를 형성하였다. 또한, 스터드 범프(128)는 와이어 본딩 기술에 이용되는 볼 본딩 방식을 이용하여 전극 패드(126) 위에 형성되는 범프 전극이다. 스터드 범프(128)는, 금(Au) 등으로 이루어지는 와이어 선단에 방전에 의해 볼을 형성한 후, 와이어 본딩용 캐필러리을 이용하여 볼을 알루미늄 등으로 이루어지는 전극 패드(126) 위에 열압착하고, 와이어를 고정한 채의 상태로 캐필러리를 상부에 인상하여, 와이어를 볼 상단부에서 절단하는 것에 의해 형성하였다.
또한, 스터드 범프(128)를 형성하기 전에, 반도체 기판(120)에 형성된 각각의 반도체 칩에 대하여 검사 또는 시험하여, 검사 또는 시험에 합격한 반도체 칩의 전극 패드(126) 위에만 스터드 범프(128)를 형성하여도 좋다. 이 경우, 양품이 아닌 반도체 칩의 전극 패드(126) 위에 스터드 범프(128)를 형성하지 않기 때문에, 제조 비용의 저감을 도모할 수 있다.
다음에, 도 4C에 도시하는 바와 같이, 반도체 기판(120) 위에 수지 필름(130)(두께 60 ㎛)을 배치하였다. 수지 필름(130)은, 예컨대 아지노모또 주식회사제의 절연층 형성용 필름(ABF)을 이용할 수 있다.
이어서, 도 4D에 도시하는 바와 같이, 진공 프레스 장치를 이용하여, 층간 절연막(122) 등이 형성된 반도체 기판(120) 위에, 수지 필름(130)을 접착하였다. 즉, 수지 필름(130)을 예컨대 150℃로 가열하여 용해시키고, 감압함으로써, 층간 절연막(122) 위에 수지 필름(130)을 접착하여, 수지층(132)을 형성하였다. 여기서, 스터드 범프(128)는, 수지층(132)에 의해 매립된 상태가 되었다.
이 후, 예컨대 170℃로써 1시간 열처리함으로써, 수지층(132)을 경화시켰다.
다음에, 화학적 기계 연마(CMP)에 의해, 수지층(132)의 표층부 및 스터드 범프(128)의 상부를 연마하였다. 그 결과, 도 5A에 도시하는 바와 같이, 수지층(132A)[이하, 연마 후의 수지층을 수지층(132A)으로 표시하여, 연마 전의 수지층(132)과 구별함]의 피연마면에는 스터드 범프(128)의 상단면이 표출되었다.
다음에, 도 5B에 도시하는 바와 같이, 전체면에, 무전해 도금법에 의해, 구리 또는 니켈로 이루어지는 시드층(138)을 형성하였다. 시드층(138)의 형성 방법 은, 예컨대 컨디셔닝, 수지층(132A) 표면에의 촉매의 부착 등을 행한 후, 무전해 도금법에 의해 시드층(138)을 형성하였다. 이렇게 하여, 예컨대 막 두께 0.3 ㎛∼0.5 ㎛의 무전해 도금막으로 이루어져 시드층(138)이 형성되었다. 이러한 시드층(138)은 전술한 스터드 범프(128)의 단부면 표출부와 기계적으로 접촉하여 형성되어, 전기적 도통을 가능하게 한다.
다음에, 도 6A에 도시하는 바와 같이, 전체면에 스핀코트법에 의해, 포토레지스트막(140)을 형성하였다.
이어서, 포토리소그래피 기술을 이용하여, 시드층(138)에 달하는 개구부(142)를 포토레지스트막(140)에 형성하였다. 개구부(142)는 배선(144)(도 6C 참조)을 형성하기 위한 것이다.
다음에, 도 6B에 도시하는 바와 같이, 전기 도금법에 의해, 포토레지스트막(140)의 개구부(142) 안의 시드층(138) 위에 Cu로 이루어지는 배선(144)을 형성하였다.
이 후, 도 6C에 도시하는 바와 같이, 포토레지스트막(140)을 박리하였다.
다음에, 도 7A에 도시하는 바와 같이, 배선(144) 및 시드층(138) 위의 전체면에, 스핀코트법에 의해 포토레지스트막(146)을 형성하였다.
이어서, 포토리소그래피 기술을 이용하여, 배선(144)에 도달하는 개구부(148)를 형성하였다. 개구부(148)는 도체 플러그(150)(도 7B 참조)를 형성하기 위한 것이다.
다음에, 도 7B에 도시하는 바와 같이, 전기 도금법에 의해, 개구부(148) 안 에 Cu로 이루어지는 도체 플러그(150)를 형성하였다.
이 후, 도 7C에 도시하는 바와 같이, 포토레지스트막(146)을 박리하였다.
다음에, 도 8A에 도시하는 바와 같이, 배선(144) 주위에 표출하는 시드층(138)을 웨트 에칭에 의해 제거하였다. 에칭액으로서는, 예컨대 1%∼10% 정도의 과황산암모늄 수용액을 이용할 수 있다. 에칭 시간은, 예컨대 2분 정도로 하였다. 시드층(138)을 에칭 제거할 때는 배선(144)이나 도체 플러그(150) 표면도 약간 에칭된다. 단, 시드층(138)의 두께는 배선(144)이나 도체 플러그(150)의 사이즈와 비교하여 충분히 작기 때문에, 단시간에 에칭할 수 있다. 이 때문에, 시드층(138)을 에칭할 때에, 배선(144)이나 도체 플러그(150)가 과도하게 에칭되어 버리는 경우는 없다.
다음에, 반도체 기판(120) 위에 수지 필름(152)을 배치하였다. 수지 필름(152)으로서는, 예컨대 수지 필름(130)과 마찬가지로, 아지노모또 주식회사제의 절연층 형성용 필름(ABF)을 이용할 수 있다.
다음에, 도 8B에 도시하는 바와 같이, 진공 프레스 장치를 이용하여, 배선(144) 및 도체 플러그(150)가 형성된 수지층(132A) 위에 수지 필름(152)을 접착하였다. 구체적으로는 수지 필름(152)을, 예컨대 150℃로 가열하여 용해시키고, 감압함으로써, 수지층(132A) 위에 수지 필름(152)을 접착하였다. 이렇게 하여, 수지층(132A) 위에 수지 필름(152)으로 이루어지는 수지층(154)이 형성되었다. 배선(144) 및 도체 플러그(150)는 수지층(154)에 의해 매립된 상태가 된다.
다음에, 170℃로써 1시간 열처리를 행함으로써, 수지층(154)을 경화시켰다.
다음에, 도 9A에 도시하는 바와 같이, 화학적 기계 연마(CMP)에 의해, 수지층(154)의 표층부 및 도체 플러그(150)의 상부를 연마하였다. 이하, 연마 후의 수지층을 수지층(154A)으로 표시하여, 연마 전의 수지층(154)과 구별한다.
다음에, 도 9B에 도시하는 바와 같이, 도체 플러그(150) 위에, 예컨대 Sn계 땜납으로 이루어지는 땜납 범프(156)를 형성하였다.
또한, 여기서는, 도체 플러그(150) 위에 땜납 범프(156)를 직접 형성하는 경우를 예로 설명했지만, 도체 플러그(150) 위에, 니켈(Ni), 금(Au) 등으로 이루어지는 배리어 메탈막(도시 생략)을 형성하도록 하여도 좋다. 배리어 메탈막을 도체 플러그(150) 위에 형성하고, 이러한 배리어 메탈막 위에 땜납 범프(156)를 형성하도록 하면, 도체 플러그(150)의 재료가 땜납 범프(156)중에 확산되는 것을 방지할 수 있다.
다음에, 다이아몬드 입자 등을 결합재로 굳혀 형성한 얇은 날의 블레이드를 이용하여, 반도체 기판을 개개의 반도체 소자(반도체 칩)로 절단·분리하였다. 또한 미리 반도체 기판을 개개의 반도체 소자로 절단·분리해 둔 경우에는, 이러한 처리는 당연히 필요로 하지 않는다.
이상에 의해, 본 발명의 반도체 장치를 제조하였다.
이러한 구조에 있어서는, 반도체 기판(120)의 전극 패드(126)는 스터드 범프(128), 시드층(138)을 포함하는 배선(144), 도체 플러그(150), 및 땜납 범프(156)를 통해, 외부에 전기적으로 접속된다.
본 발명의 절연막 재료는 유전율이 낮고, 막 강도가 높은 절연막, 예컨대 층간 절연막, 에칭용 스토퍼막, 화학적 기계 연마용 스토퍼막(CMP 스토퍼막)의 형성에 적합하게 사용할 수 있고, 다층 배선 기판, 반도체 장치에 특히 적합하게 사용할 수 있다.
본 발명의 다층 배선 기판은 신호 전파 속도의 고속화가 가능하여, 응답 속도의 고속화가 요구되는 반도체 집적 회로 등에 특히 적합하다.
본 발명의 반도체 장치는, 배선 간의 기생 용량의 저하와 배선 저항의 저하가 달성되고, 고속이며 신뢰성이 높아, 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등을 비롯한 각종 반도체 장치에 적합하다.

Claims (19)

  1. 하기 구조식 (1)
    [화학식 14]
    Figure pct00016
    구조식 (1)
    (단, 상기 구조식 (1) 중, R1은 n회의 반복 중에서, 서로 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타낸다. R2은 n회의 반복 중에서, 서로 동일하여도 좋고 상이하여도 좋으며, 탄소수 1∼4의 탄화수소 및 방향족 탄화수소 중 어느 하나를 나타낸다. n은 5∼5,000의 정수를 나타낸다)
    로 나타내는 구조를 갖는 폴리카르보실란 화합물을 적어도 함유하는 것을 특징으로 하는 절연막 재료.
  2. 제1항에 있어서,
    상기 폴리카르보실란 화합물의 중량 평균 분자량은 400보다 크고 10,000 이하인 것인 절연막 재료.
  3. 제1항 또는 제2항에 있어서,
    상기 구조식 (1)로 나타내는 폴리카르보실란 화합물에서의 실라놀기의 함유량([Si-OH]/폴리카르보실란 화합물의 중량 평균 분자량×100)은, 1 중량%∼20 중량%인 것인 절연막 재료.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 실란 화합물을 더 함유하는 절연막 재료.
  5. 제4항에 있어서,
    상기 실란 화합물은, 알콕시기, 실라잔 결합, 클로로기, 알킬아미노기 및 수산기 중 하나 이상을 갖는 것인 절연막 재료.
  6. 제4항 또는 제5항에 있어서,
    상기 실란 화합물은, 하기 일반식 (1)∼(3)
    [화학식 15]
    Figure pct00017
    일반식 (1)
    [화학식 16]
    Figure pct00018
    일반식 (2)
    [화학식 17]
    Figure pct00019
    일반식 (3)
    (단, 상기 일반식 (1)∼(3) 중, R1, R2 및 R3은 서로 독립적으로, 수소, 탄소수 1∼4의 지방족 탄화수소기, 치환기를 함유하고 있어도 좋은 탄소수 6∼8의 방향족 탄화수소기, 또는 치환기를 함유하고 있어도 좋은 탄소수 4∼8의 복소 방향족기를 나타내고, X1, X2 및 X3은 서로 독립적으로, 클로로기, 수산기, 탄소수 1∼3의 알콕시기, 또는 탄소수 1∼4의 알킬아미노기를 나타낸다. 단, 상기 일반식 (1)∼(3)에서의 R1, R2 및 R3 중 하나 이상에는, 하나 이상의 불포화 결합을 갖는 기가 함유된다)
    중 어느 하나로 나타내는 화합물을 함유하는 것인 절연막 재료.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 실란 화합물은, 하기 일반식 (1)∼(3)
    [화학식 18]
    Figure pct00020
    일반식 (1)
    [화학식 19]
    Figure pct00021
    일반식 (2)
    [화학식 20]
    Figure pct00022
    일반식 (3)
    (단, 상기 일반식 (1)∼(3) 중, R1, R2 및 R3은 서로 독립적으로, 수소, 탄소수 1∼4의 지방족 탄화수소기, 치환기를 함유하고 있어도 좋은 탄소수 6∼8의 방향족 탄화수소기, 또는 치환기를 함유하고 있어도 좋은 탄소수 4∼8의 복소 방향족기를 나타내고, X1, X2 및 X3은 서로 독립적으로, 클로로기, 수산기, 탄소수 1∼3의 알콕시기, 또는 탄소수 1∼4의 알킬아미노기를 나타낸다. 단, 상기 일반식 (1)∼(3)에서의 R1, R2 및 R3 중 하나 이상에는, 하나 이상의 불포화 결합을 갖는 기가 함유된다)
    중 어느 하나로 나타내는 화합물로 이루어지는 군으로부터 선택된 2개 이상 의 화합물에 대해서, 각각 X1, X2 및 X3 중 하나 이상을 제거하고, 질소를 통해 서로 결합시켜 얻어지는 질소 개재 화합물을 함유하는 것인 절연막 재료.
  8. 제7항에 있어서,
    상기 질소 개재 화합물은, 하기 일반식 (4)∼(7)
    [화학식 21]
    Figure pct00023
    일반식 (4)
    [화학식 22]
    Figure pct00024
    일반식 (5)
    [화학식 23]
    Figure pct00025
    일반식 (6)
    [화학식 24]
    Figure pct00026
    일반식 (7)
    (단, 상기 일반식 (4)∼(7) 중, R1, R2 및 R3은 서로 독립적으로, 수소, 탄소수 1∼4의 지방족 탄화수소기, 치환기를 함유하고 있어도 좋은 탄소수 6∼8의 방향족 탄화수소기, 또는 치환기를 함유하고 있어도 좋은 탄소수 4∼8의 복소 방향족기를 나타내고, X1, X2 및 X3은 서로 독립적으로, 클로로기, 수산기, 탄소수 1∼3의 알콕시기, 또는 탄소수 1∼4의 알킬아미노기를 나타낸다. n은 3∼5의 정수를 나타낸다. 단 상기 일반식 (4)∼(7)에서의 R1, R2 및 R3 중 하나 이상에는, 하나 이상의 불포화 결합을 갖는 기가 함유된다)
    중 어느 하나로 나타내는 화합물을 함유한 것인 절연막 재료.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 불포화 결합을 갖는 기는, 페닐기, 비닐기 및 피리디닐기로 이루어지는 군으로부터 선택된 기인 것인 절연막 재료.
  10. 기판 위에, 복수의 배선층과, 절연막으로 이루어지고, 상기 배선층끼리가 전기적으로 접속된 다층 배선 구조를 가지며, 제4항 내지 제9항 중 어느 한 항에 기재된 절연막 재료를 이용하여 규소 함유 절연막을 형성하고, 상기 규소 함유 절연 막에 일 종류 이상의 광을 단독 또는 조합하여 조사하여 얻어진 것을 특징으로 하는 다층 배선 기판.
  11. 기판 위에, 복수의 배선층과, 이들 배선층 사이에 배치된 층간 절연막으로 이루어지고, 상기 배선층끼리가, 상기 층간 절연막을 관통하는 관통 구멍을 통해 전기적으로 접속된 다층 배선 구조를 가지며,
    상기 층간 절연막은, 제1항 내지 제9항 중 어느 한 항에 기재된 절연막 재료를 이용하여 형성된 것을 특징으로 하는 다층 배선 기판.
  12. 기판 위에, 복수의 배선층과, 이들 배선층 사이에 배치된 층간 절연막으로 이루어지고, 상기 배선층끼리가, 상기 층간 절연막을 관통하는 관통 구멍을 통해 전기적으로 접속된 다층 배선 구조를 갖는 다층 배선 기판으로서,
    상기 층간 절연막 위에, 제1항 내지 제9항 중 어느 한 항에 기재된 절연막 재료를 이용하여 형성된, 에칭용 스토퍼막 및 화학적 기계 연마용 스토퍼막 중 하나 이상을 갖는 것을 특징으로 하는 다층 배선 기판.
  13. 피가공면 위에, 제1항 내지 제9항 중 어느 하나에 기재된 절연막 재료를 이용하여 층간 절연막을 형성하는 층간 절연막 형성 공정과,
    상기 층간 절연막에 대하여, 에칭에 의해 배선용 패턴을 형성하는 배선 패턴 형성 공정과,
    상기 배선용 패턴을 이용하여 배선층을 형성하는 배선층 형성 공정
    을 반복하여 행하는 것을 적어도 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  14. 제12항 또는 제13항에 있어서,
    층간 절연막 형성 공정은, 절연막 재료를 피가공면 위에 도포한 후, 열처리하는 것을 포함하는 것인 다층 배선 기판의 제조 방법.
  15. 제14항에 있어서,
    열처리는 50℃∼400℃의 불활성 가스의 존재하에 행해지는 것인 다층 배선 기판의 제조 방법.
  16. 제12항 또는 제13항에 있어서,
    층간 절연막 형성 공정은, 절연막 재료를 피가공면 위에 도포한 후, 일 종류 이상의 광을 단독 또는 조합하여 조사하는 것을 포함하는 것인 다층 배선 기판의 제조 방법.
  17. 트랜지스터와, 상기 트랜지스터를 표면에 구비한 반도체 기판과, 상기 반도체 기판 위에 설치된 다층 배선 구조와, 상기 다층 배선 구조의 최상층에 배치된 전극 패드를 적어도 가지며, 상기 다층 배선 구조는, 상기 반도체 기판 위에, 복수 의 배선층과, 이들 배선층 사이에 배치된 층간 절연막으로 이루어지며, 상기 배선층끼리가, 상기 층간 절연막을 관통하는 관통 구멍을 통해 전기적으로 접속되고, 상기 트랜지스터와 상기 전극 패드는, 상기 다층 배선 구조를 통해 전기적으로 접속된 반도체 장치로서,
    상기 층간 절연막은, 제1항 내지 제9항 중 어느 하나에 기재된 절연막 재료를 이용하여 형성된 것을 특징으로 하는 반도체 장치.
  18. 트랜지스터와, 상기 트랜지스터를 표면에 구비한 반도체 기판과, 상기 반도체 기판 위에 설치된 다층 배선 구조와, 상기 다층 배선 구조의 최상층에 배치된 전극 패드를 적어도 가지며, 상기 다층 배선 구조는, 상기 반도체 기판 위에, 복수의 배선층과, 이들 배선층 사이에 배치된 층간 절연막으로 이루어지며, 상기 배선층끼리가, 상기 층간 절연막을 관통하는 관통 구멍을 통해 전기적으로 접속되고, 상기 트랜지스터와 상기 전극 패드는, 상기 다층 배선 구조를 통해 전기적으로 접속된 반도체 장치로서,
    상기 층간 절연막 위에, 제1항 내지 제9항 중 어느 한 항에 기재된 절연막 재료를 이용하여 형성된, 에칭용 스토퍼막 및 화학적 기계 연마용 스토퍼막 중 하나 이상을 갖는 것을 특징으로 하는 반도체 장치.
  19. 반도체 기판의 표면에, 트랜지스터를 형성하는 트랜지스터 형성 공정과,
    피가공면 위에, 제1항 내지 제9항 중 어느 한 항에 기재된 절연막 재료를 이 용하여 층간 절연막을 형성하는 층간 절연막 형성 공정, 상기 층간 절연막에 대하여, 에칭에 의해 배선용 패턴을 형성하는 배선 패턴 형성 공정, 및 상기 배선용 패턴을 이용하여 배선층을 형성하는 배선층 형성 공정을 반복하여 행함으로써 다층 배선 구조를 형성하는 다층 배선 구조 형성 공정과,
    상기 다층 배선 구조의 최상층에 전극 패드를 형성하는 전극 형성 공정
    을 적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020097027275A 2007-07-06 2008-05-15 절연막 재료, 다층 배선 기판과 그 제조 방법, 및 반도체 장치와 그 제조 방법 KR101158185B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/JP2007/063586 2007-07-06
PCT/JP2007/063586 WO2009008041A1 (ja) 2007-07-06 2007-07-06 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
PCT/JP2008/058977 WO2009008212A1 (ja) 2007-07-06 2008-05-15 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100012092A true KR20100012092A (ko) 2010-02-05
KR101158185B1 KR101158185B1 (ko) 2012-06-19

Family

ID=40228238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097027275A KR101158185B1 (ko) 2007-07-06 2008-05-15 절연막 재료, 다층 배선 기판과 그 제조 방법, 및 반도체 장치와 그 제조 방법

Country Status (4)

Country Link
US (1) US8580907B2 (ko)
KR (1) KR101158185B1 (ko)
CN (1) CN101689412B (ko)
WO (2) WO2009008041A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016007708A1 (en) * 2014-07-10 2016-01-14 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Alkylamino-substituted carbosilane precursors
KR20160017009A (ko) * 2012-12-11 2016-02-15 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 알콕시실릴아민 화합물 및 이의 사용
US11407922B2 (en) 2016-03-23 2022-08-09 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming compositions and methods of making and using the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
SG176601A1 (en) 2009-05-29 2012-01-30 Univ Arizona Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
CN103178001B (zh) * 2011-12-21 2016-06-01 中芯国际集成电路制造(上海)有限公司 处理多孔超低介电常数层的方法
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
JP2014227516A (ja) * 2013-05-24 2014-12-08 富士通株式会社 ポリカルボシラン系樹脂、回路基板、半導体装置、ポリカルボシラン系樹脂を製造する方法及び回路基板を製造する方法
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2015175353A1 (en) 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
CN105990315B (zh) * 2015-01-27 2019-01-29 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
KR102069659B1 (ko) * 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI833730B (zh) * 2018-02-21 2024-03-01 日商東京威力科創股份有限公司 多層配線之形成方法及記憶媒體

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953152B2 (ja) * 1991-11-01 1999-09-27 信越化学工業株式会社 耐熱防汚性塗料及び耐熱防汚性塗膜
US5811564A (en) * 1997-12-17 1998-09-22 Dow Corning Corporation Polycarbosilane hydroxides and methods for their preparation
JP4756526B2 (ja) 1999-10-25 2011-08-24 富士通株式会社 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
JP4143845B2 (ja) * 2003-11-26 2008-09-03 Ｊｓｒ株式会社 絶縁膜およびその形成方法、ならびに絶縁膜を有する積層体およびその形成方法
WO2005068540A1 (ja) * 2004-01-16 2005-07-28 Jsr Corporation 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
JP2005272816A (ja) * 2004-02-26 2005-10-06 Jsr Corp ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
WO2005082976A1 (ja) * 2004-02-26 2005-09-09 Jsr Corporation ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
CN1950473B (zh) * 2004-05-11 2010-10-27 Jsr株式会社 绝缘膜形成用组合物和其制法及二氧化硅系绝缘膜和其形成法
WO2005108469A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
JP5110238B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
JP4900557B2 (ja) * 2004-09-22 2012-03-21 Ｊｓｒ株式会社 ポリカルボシラン
US7358317B2 (en) 2004-09-22 2008-04-15 Jsr Corporation Polycarbosilane and method of producing the same
JP4780277B2 (ja) * 2004-10-15 2011-09-28 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
EP1947135A4 (en) 2005-11-11 2012-12-26 Jsr Corp POLYCARBOSILAN, METHOD OF MANUFACTURING THEREOF, SILICON DIOXIDE COMPOSITION FOR COATING APPLICATION AND SILICON DIOXIDE FILM
JP4877486B2 (ja) * 2006-05-31 2012-02-15 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017009A (ko) * 2012-12-11 2016-02-15 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 알콕시실릴아민 화합물 및 이의 사용
US10279959B2 (en) 2012-12-11 2019-05-07 Versum Materials Us, Llc Alkoxysilylamine compounds and applications thereof
WO2016007708A1 (en) * 2014-07-10 2016-01-14 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Alkylamino-substituted carbosilane precursors
KR20170027814A (ko) * 2014-07-10 2017-03-10 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 알킬아미노 치환 카보실란 전구체
US11407922B2 (en) 2016-03-23 2022-08-09 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming compositions and methods of making and using the same

Also Published As

Publication number Publication date
CN101689412B (zh) 2015-10-14
US20100140807A1 (en) 2010-06-10
CN101689412A (zh) 2010-03-31
WO2009008041A1 (ja) 2009-01-15
KR101158185B1 (ko) 2012-06-19
US8580907B2 (en) 2013-11-12
WO2009008212A1 (ja) 2009-01-15

Similar Documents

Publication Publication Date Title
KR101158185B1 (ko) 절연막 재료, 다층 배선 기판과 그 제조 방법, 및 반도체 장치와 그 제조 방법
JP2003142477A (ja) 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置
JP2007273494A (ja) 絶縁膜形成用組成物及び半導体装置の製造方法
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
KR20050057283A (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
KR100940017B1 (ko) 절연막 재료, 다층 배선 및 그 제조 방법, 및, 반도체장치의 제조 방법
JP2000302791A (ja) シリコン化合物、絶縁膜形成材料及び半導体装置
JP3483500B2 (ja) 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
US8431464B2 (en) Process for producing silicic coating, silicic coating and semiconductor device
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP5267460B2 (ja) 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
EP2028215B1 (en) Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
KR101123522B1 (ko) 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP3957154B2 (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2003273098A (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP4935111B2 (ja) 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
JP2006278512A (ja) 絶縁膜及びその製造方法、並びに、電子装置
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP2007165914A (ja) 低誘電率膜形成用組成物
KR20050090978A (ko) 저 ｋ 재료용 중간층 접착 촉진제

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee