KR20090125715A - 세라믹 전자부품 및 그 제조방법 - Google Patents

세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR20090125715A
KR20090125715A KR1020090048501A KR20090048501A KR20090125715A KR 20090125715 A KR20090125715 A KR 20090125715A KR 1020090048501 A KR1020090048501 A KR 1020090048501A KR 20090048501 A KR20090048501 A KR 20090048501A KR 20090125715 A KR20090125715 A KR 20090125715A
Authority
KR
South Korea
Prior art keywords
external electrode
metal
terminal
metal terminal
electronic component
Prior art date
Application number
KR1020090048501A
Other languages
English (en)
Other versions
KR101046499B1 (ko
Inventor
히데키 오츠카
카즈히로 요시다
준 소노야마
요지 이타가키
아키히코 나카타
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20090125715A publication Critical patent/KR20090125715A/ko
Application granted granted Critical
Publication of KR101046499B1 publication Critical patent/KR101046499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Abstract

신뢰성이 높은 금속입자 접합을 가지는 세라믹 전자부품 및 그 제조방법을 제공한다.
세라믹 전자부품(1)은 세라믹 소체(10)와, 외부전극(14,15)과 금속단자(16,17)를 포함하고 있다. 외부전극(14,15)은 세라믹 소체(10)의 표면에 형성되어 있다. 외부전극(14,15)은 소결 금속을 포함한다. 금속단자(16,17)는 외부전극(14,15)에 전기적으로 접속되어 있다. 금속단자(16,17) 중의 금속이 외부전극(14,15) 중에 확산됨으로써 외부전극(14,15)과 금속단자(16,17)가 직접 확산 접합되어 있다.
세라믹 전자부품, 외부전극, 금속단자, 도금막

Description

세라믹 전자부품 및 그 제조방법{CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING THE SAME}
본 발명은 세라믹 전자부품, 특히 외부전극과, 외부전극에 전기적으로 접속된 금속단자를 가지는 세라믹 전자부품 및 그 제조방법에 관한 것이다.
일반적으로, 세라믹 콘덴서 등의 세라믹 전자부품은 실장시나 사용시에 기계적 응력이 가해지기 쉬운 환경에 처할 경우가 많다. 예를 들면, 세라믹 전자부품이 실장된 배선 기판이 휨으로써 세라믹 전자부품에 응력이 가해지거나, 배선 기판의 온도가 변화하여 배선 기판의 체적이 변화함으로써 세라믹 전자부품에 응력이 가해지는 경우가 있다. 이와 같이, 세라믹 전자부품에 응력이 가해지면 세라믹 소체에 깨짐이나 크랙이 발생하는 경우가 있다. 이러한 문제에 비추어, 예를 들면 특허문헌 1에서는, 세라믹 콘덴서 소자의 외부전극에 납을 80%이상 98%미만의 비율로 포함하는 솔더를 사용하여 금속단자를 접합하는 방법이 제안되어 있다.
그러나 최근 유럽의 RoHS 지령 등으로 대표되는 바와 같이, 전자기기류에 대한 유해물질 규제가 급속히 진전되고 있어, 납을 함유하는 솔더의 사용이 곤란해져 오고 있다. 이것에 비추어, 예를 들면 특허문헌 2에서는, 전자부품의 단부(端部) 전극과 금속단자의 접합에 Sn-Sb계 고온 솔더를 사용하는 것이 제안되어 있다.
[특허문헌 1] 일본국 공개특허공보 평4-259205호
[특허문헌 2] 일본국 공개특허공보 2003-303736호
그러나 특허문헌 1 및 2에 기재되어 있는 바와 같이, 솔더를 사용하여 외부전극과 금속단자를 솔더 접합시킬 경우, 기판 실장시의 리플로우 내열성이 불충분하거나, 고온 환경하나 열 충격 사이클 환경하에 있어서, 솔더 자체가 열화하거나, 접합 계면에 금속간 화학물이 생성하여 열화함으로써 접합 신뢰성이 저하하는 문제가 있었다.
본 발명의 목적은 신뢰성이 높은 금속단자 접합을 가지는 세라믹 전자부품 및 그 제조방법을 제공하는 것에 있다.
본 발명에 따른 세라믹 전자부품은 세라믹 소체와, 외부전극과, 금속단자를 포함하고 있다. 외부전극은 세라믹 소체의 표면에 형성되어 있다. 외부전극은 소결 금속을 포함한다. 금속단자는 외부전극에 전기적으로 접속되어 있다. 본 발명에 따른 세라믹 전자부품에서는, 금속단자 중의 금속이 외부전극 중에 확산됨으로써 외부전극과 금속단자가 직접 확산 접합되어 있다.
본 발명의 한 특정 국면에서는, 금속단자는 단자 본체와, 단자 본체 위에 형성된 도금막을 가지고, 단자 본체 중의 금속과, 도금막 중의 금속의 양쪽이 외부전극 중에 확산됨으로써 외부전극과 금속단자가 직접 확산 접합되어 있다.
본 발명의 다른 특정 국면에서는, 도금막은 단자 본체 위에 형성된 하층 도금막과, 하층 도금막 위에 형성된 상층 도금막을 포함한다.
본 발명의 다른 특정 국면에서는, 단자 본체 및 하층 도금막 각각은 Ni, Fe, Cu, Ag, Cr 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금으로 이루어지고, 상층 도금막은 Sn, Ag, Au 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금으로 이루어진다.
본 발명의 또 다른 특정 국면에서는, 외부전극은 Cu, Ni, Ag, Pd 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금으로 이루어진다.
본 발명의 또 다른 특정 국면에서는, 세라믹 전자부품은 외부전극의 외표면의 노출 부분을 피복하는 녹 방지막을 더 포함하고 있다.
본 발명의 또 다른 특정 국면에서는, 외부전극과 금속단자는 복수 부분에 있어서 확산 접합되어 있다.
본 발명의 또 다른 특정 국면에서는, 금속단자는 외부전극에 확산 접합되고, 서로 평행하게 배치된 선 모양의 단자부를 복수 가진다.
본 발명의 또 다른 특정 국면에서는, 세라믹 소체는 서로 대향하는 제1의 단면(端面) 및 제2의 단면을 가지고, 외부전극은 제1의 단면을 덮는 제1의 외부전극과, 제2의 단면을 덮는 제2의 외부전극을 포함하며, 금속단자는 제1의 외부전극에 전기적으로 접속된 제1의 금속단자와, 제2의 외부전극에 전기적으로 접속된 제2의 금속단자를 포함한다.
본 발명의 또 다른 특정 국면에서는 외부전극의 표면은 도금막에 의해 덮여 있지 않다.
본 발명에 따른 세라믹 전자부품의 제조방법은 상기 본 발명에 따른 세라믹 전자부품의 제조방법에 관한 것이다. 본 발명에 따른 세라믹 전자부품의 제조방법에서는, 외부전극과 금속단자를 접촉시킨 상태로 가열함으로써, 금속단자 중의 금속을 외부전극 중에 확산시키는 것에 의해 외부전극과 금속단자를 직접 확산 접합시킨다.
본 발명에 따른 세라믹 전자부품의 제조방법의 한 특정 국면에서는, 상기 외부전극과 상기 금속단자를 접촉시킨 상태로 가열하여 확산 접합하는 데 있어, 상기 금속단자에 확산 접합용 단자를 맞닿게 하여 복수회 통전한다. 바람직하게는, 상기 복수회의 통전 중 최초의 통전시에 상기 세라믹 소체의 크랙이 생기지 않는 온도 범위로 상기 금속단자를 가열한다.
본 발명에 따른 세라믹 전자부품에서는 금속단자 중의 금속이 외부전극 중에 확산됨으로써 외부전극과 금속단자가 직접 확산 접합되어 있기 때문에 내열성이나 신뢰성이 뛰어난 금속단자 접합이 가능해진다.
이하, 도면을 참조하면서 본 발명의 구체적인 실시형태를 설명함으로써 본 발명을 명백하게 한다.
(제1의 실시형태)
도 1 및 도 2에 나타내는 바와 같이, 세라믹 전자부품(1)은 세라믹 소자(2)와 한 쌍의 금속단자(16,17)를 포함하고 있다. 세라믹 소자(2)는 모서리를 둥그스름하게 한 직방체상의 세라믹 소체(10)를 포함하고 있다. 도 2에 나타내는 바와 같 이, 세라믹 소체(10)는 적층된 복수의 세라믹층(11)과, 그 유전체층 사이에 배치된 거의 직사각형상의 복수의 제1의 내부전극(12) 및 복수의 제2의 내부전극(13)을 가진다.
세라믹층(11)은 적당한 세라믹을 사용하여 형성되어 있다. 예를 들면 세라믹 전자부품(1)이 콘덴서인 경우는 세라믹층(11)은 BaTiO3계 세라믹 등의 유전체 세라믹을 사용하여 형성된다. 예를 들면 세라믹 전자부품(1)이 압전부품인 경우는 PZT계 세라믹 등의 압전체 세라믹을 사용하여 형성된다. 예를 들면 세라믹 전자부품(1)이 서미스터인 경우는 스피넬계 세라믹 등의 반도체 세라믹을 사용하여 형성된다.
복수의 제1의 내부전극(12)과 복수의 제2의 내부전극(13)은 교대로 적층되어 있다. 복수의 제1의 내부전극(12)의 일부와 복수의 제2의 내부전극(13)의 일부는 제1 및 제2의 내부전극(12,13)의 적층방향에 있어서 서로 겹쳐 있다. 제1의 내부전극(12)과 제2의 내부전극(13) 사이의 각각에는 세라믹층(11)이 배치되어 있다.
제1 및 제2의 내부전극(12,13)의 각각의 재질은 세라믹 전자부품(1)에 요구되는 특성, 세라믹층(11)의 종류 등에 따라 적당히 선택된다. 제1 및 제2의 내부전극(12,13)의 각각은 Cu, Ni, Ag, Pd 등의 금속, 또는 예를 들면 Ag-Pd 합금 등의 합금 등에 의해 형성된다.
도 2 및 도 4에 나타내는 바와 같이, 제1의 내부전극(12)은 세라믹 소체(10)의 제1의 단면(10a)에 인출되어 있다. 제1의 단면(10a)에는 제1의 외부전극(14)이 형성되어 있다. 구체적으로는, 제1의 외부전극(14)은 제1의 단면(10a)을 덮도록 형성되어 있다. 제1의 내부전극(12)은 이 제1의 외부전극(14)에 전기적으로 접속되어 있다.
도 2 및 도 3에 나타내는 바와 같이, 제2의 내부전극(13)은 세라믹 소체(10)의 제2의 단면(10b)에 인출되어 있다. 제2의 단면(10b)에는 제2의 외부전극(15)이 형성되어 있다. 구체적으로는 제2의 외부전극(15)은 제2의 단면(10b)을 덮도록 형성되어 있다. 제2의 내부전극(13)은 이 제2의 외부전극(15)에 전기적으로 접속되어 있다.
본 실시형태에서는, 제1 및 제2의 외부전극(14,15)의 각각은 소결 금속과 유리를 포함한다. 구체적으로는, 제1 및 제2의 외부전극(14,15)의 각각은 소결 금속으로서 Cu, Ni, Ag, Pd 등의 금속과 유리를 포함한다. 바꾸어 말하면, 제1 및 제2의 외부전극(14,15)의 각각은 Cu, Ni, Ag, Pd 등의 금속, 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금(예를 들면, Ag-Pd 합금)의 분체(粉體)와, 유리 분말의 혼합물이 소결되어 이루어지는 것이다. 제1 및 제2의 외부전극(14,15)의 각각의 위에는 도금막 등은 형성되어 있지 않다. 이 때문에, 제1 및 제2의 외부전극(14,15)의 표면에는 소결 금속이 노출되어 있다.
또한 유리는 제1 및 제2의 외부전극(14,15)과 세라믹 소체(10)의 접합성을 높일 목적이나, 제1 및 제2의 외부전극(14,15)의 실(seal)성을 향상시킬 목적으로 제1 및 제2의 외부전극(14,15)에 첨가된다. 단, 유리는 본 발명에 있어서 필수 성분은 아니며, 제1 및 제2의 외부전극(14,15)의 각각은, 예를 들면 실질적으로 소결 금속만으로 이루어지는 것이어도 된다.
도 1 및 도 2에 나타내는 바와 같이, 제1의 외부전극(14)에는 제1의 금속단자(16)가 접합되어 있다. 제1의 금속단자(16)는 거의 L자상으로 형성되어 있다. 제1의 금속단자(16)는 제1의 외부전극(14)에 접합되는 접합부(16a)와, 도시하지 않는 실장 기판에 실장되는 실장부(16b)를 포함하고 있다.
제2의 외부전극(15)에는 제2의 금속단자(17)가 접합되어 있다. 제2의 금속단자(17)는 거의 L자상으로 형성되어 있다. 도 2에 나타내는 바와 같이, 제2의 금속단자(17)는 제2의 외부전극(15)에 접합되는 접합부(17a)와, 도시하지 않는 실장 기판에 실장되는 실장부(17b)를 포함하고 있다.
제1 및 제2의 금속단자(16,17)의 각각은 단자 본체(18a,18b)와, 도금막(19a,19b)을 포함하고 있다. 도금막(19a,19b)은 단자 본체(18a,18b)의 위에 형성되어 있다. 이 도금막(19a)에 의해 단자 본체(18a,18b)의 노출 부분이 덮여 있다.
도금막(19a,19b)의 각각은 하층 도금막(20a,20b)과, 상층 도금막(21a,21b)을 가진다. 하층 도금막(20a,20b)은 단자 본체(18a,18b) 위에 형성되어 있다. 상층 도금막(21a,21b)은 하층 도금막(20a,20b) 위에 형성되어 있다. 또한 하층 도금막(20a,20b) 및 상층 도금막(21a,21b)의 각각은 복수의 도금막에 의해 구성되어 있어도 된다.
단자 본체(18a,18b)의 두께는 0.1~0.5㎜정도인 것이 바람직하다. 하층 도금막(20a,20b)의 두께는 1.0~5.0㎛정도인 것이 바람직하다. 상층 도금막(21a,21b)의 두께는 1.0~5.0㎛정도인 것이 바람직하다.
본 실시형태에서는 단자 본체(18a,18b) 및 하층 도금막(20a,20b)의 각각은 Ni, Fe, Cu, Ag, Cr 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금으로 이루어진다. 단자 본체(18a,18b) 및 하층 도금막(20a,20b)의 각각은 Ni, Fe, Cr 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금으로 이루어지는 것이 바람직하다. 구체적으로는, 예를 들면, 단자 본체(18a,18b)의 모재를 Fe-42Ni 합금이나 Fe-18Cr 합금으로 한다.
단자 본체(18a,18b) 및 하층 도금막(20a,20b)의 각각을 고융점의 Ni, Fe, Cr 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금에 의해 형성함으로써 제1 및 제2의 외부전극(14,15)의 내열성을 향상시킬 수 있다.
상층 도금막(21a,21b)은 Sn, Ag, Au 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금으로 이루어진다. 상층 도금막(21a,21b)은 Sn 또는 Sn을 주성분으로서 포함하는 합금으로 이루어지는 것이 바람직하다.
상층 도금막(21a,21b)을 Sn 또는 Sn을 주성분으로서 포함하는 합금에 의해 형성함으로써, 제1 및 제2의 금속단자(16,17)로부터 제1 및 제2의 외부전극(14,15)에의 금속의 확산을 촉진시킬 수 있다.
도 5는 제1의 외부전극(14)과 제1의 금속단자(16)의 접합상태를 나타내는 모식적 단면도이다. 도 5에 나타내는 바와 같이, 본 실시형태에서는, 제1의 외부전극(14)과 제1의 금속단자(16)는 제1의 금속단자(16) 중의 금속(M1~M3)이 제1의 외부전극(14) 중에 원자 레벨로 확산됨으로써 직접 확산 접합되어 있다. 마찬가지로, 제2의 외부전극(15)과 제2의 금속단자(17)는 제2의 금속단자(17) 중의 금속(M1~M3) 이 제2의 외부전극(15) 중에 원자 레벨로 확산됨으로써 직접 확산 접합되어 있다. 구체적으로는, 단자 본체(18a,18b) 중의 금속과, 도금막(19a,19b) 중의 금속의 양쪽이 제1 및 제2의 외부전극(14,15) 중에 확산됨으로써 제1 및 제2의 외부전극(14,15)과 제1 및 제2의 금속단자(16,17)가 직접 확산 접합되어 있다.
또한 도 5는 모식도이며, 제1의 외부전극(14) 중에 확산되어 있는 금속의 종류는 3종류에 한정되지 않는다. 또한 도 5 중의 "G"는 유리를 나타낸다.
다음으로, 세라믹 전자부품(1)의 제조 공정에 대하여 상세하게 설명한다.
우선, 세라믹 그린시트, 제1 및 제2의 내부전극(12,13)을 형성하기 위한 내부전극 형성용 도전성 페이스트, 및 제1 및 제2의 외부전극(14,15)을 형성하기 위한 외부전극 형성용 도전성 페이스트를 준비한다. 또한 세라믹 그린시트, 내부전극 형성용 도전성 페이스트 및 외부전극 형성용 도전성 페이스트에 포함되는 유기 바인더나 유기 용제로서는 공지의 유기 바인더나 유기 용제를 사용할 수 있다.
다음으로 세라믹 그린시트상에 내부전극 형성용 도전성 페이스트를 인쇄함으로써 내부전극 패턴을 형성한다. 또한 내부전극 형성용 도전성 페이스트는, 예를 들면 스크린 인쇄법 등의 공지의 방법에 의해 인쇄할 수 있다.
다음으로, 내부전극 패턴이 형성된 세라믹 그린시트를 소정 매수 적층하고, 그 상하에 내부전극 패턴이 형성되어 있지 않은 세라믹 그린시트를 적층함으로써 모(母)적층체를 형성한다. 필요에 따라, 예를 들면 정수압(靜水壓) 프레스법 등에 의해 모적층체를 압착시켜도 된다.
다음으로, 모적층체를 소정의 형상 치수로 절단하여 생(生) 세라믹 적층체를 얻는다. 얻어진 생 세라믹 적층체를 소성한다. 생 세라믹 적층체의 소성 온도는 세라믹이나 내부전극 형성용 도전성 페이스트 등의 종류에 따라 적당히 설정된다. 생 세라믹 적층체의 소성 온도는, 구체적으로는 예를 들면 900~1300℃정도로 설정된다.
다음으로, 소성된 세라믹 적층체의 양 단면에 외부전극 형성용 도전성 페이스트를 도포하여, 소성함으로써 제1 및 제2의 외부전극(14,15)을 형성한다. 외부전극 형성용 도전성 페이스트의 소성 온도는 외부전극 형성용 도전성 페이스트의 종류에 따라 적당히 설정된다. 외부전극 형성용 도전성 페이스트의 소성 온도는, 구체적으로는 예를 들면 700~900℃정도로 설정된다. 또한 외부전극 형성용 도전성 페이스트의 소성 및 상기 생 세라믹 적층체의 소성은, 예를 들면 대기 중, N2 분위기 중, 수증기+N2 분위기 중 등에 있어서 행해진다.
다음으로, 제1 및 제2의 외부전극(14,15)에 제1 및 제2의 금속단자(16,17)를 확산 접합시킨다. 구체적으로는, 도 6에 나타내는 바와 같이, 제1의 외부전극(14)과 제1의 금속단자(16)를 접촉시키면서, 한 쌍의 접합단자(용접봉)(25a,25b)를 제1의 금속단자(16)에 눌러 덮은 상태로 한 쌍의 접합단자(25a,25b)간에 전류를 흘려 보낸다. 이것에 의해, 접합단자(25a,25b)의 선단(先端)부, 제1의 금속단자(16) 및 제1의 외부전극(14)이 가열된다. 여기서, 본 실시형태에서는, 제1의 외부전극(14)은 소결 금속을 포함하며, 금속입자간에 틈을 가진다. 이 금속입자간의 틈에는 유리가 충전되어 있다. 이 때문에, 접합단자(25a,25b)의 선단부, 제1의 금속단자(16) 및 제1의 외부전극(14)이 가열됨으로써, 이 제1의 외부전극(14)의 금속입자로의 제1의 금속단자(16) 중의 금속의 확산이 촉진된다. 그 결과, 제1의 금속단자(16)와 제1의 외부전극(14)이 확산 접합된다.
마찬가지로 제2의 외부전극(15)과 제2의 금속단자(17)를 접촉시키면서, 한 쌍의 접합단자(용접봉)(25a,25b)를 제2의 금속단자(17)에 눌러 덮은 상태로 한 쌍의 접합단자(25a,25b)간에 전류를 흘려 보낸다. 이것에 의해, 접합단자(25a,25b)의 선단부, 제2의 금속단자(17) 및 제2의 외부전극(15)이 가열되어 제2의 금속단자(17) 중의 금속이 제2의 외부전극(15)으로 확산된다. 그 결과, 제2의 외부전극(15)과 제2의 금속단자(17)가 확산 접합된다.
또한 접합단자(25a,25b)의 재질은 특별히 한정되지 않는다. 접합단자(25a,25b)는 예를 들면 텅스텐제여도 된다. 제1 및 제2의 금속단자(16,17)의 접합 조건은 제1 및 제2의 금속단자(16,17)나 제1 및 제2의 외부전극(14,15)의 재질 등에 따라 적당히 설정된다. 본 실시형태에서는, 제1 및 제2의 금속단자(16,17)의 확산 접합은, 일반적으로는, 최대 전류: 200~800A정도, 통전 시간: 300~1000msec정도, 가압력: 30~50N정도, 접합부 근방의 최고 온도: 700~900℃정도의 조건으로 행해진다.
이상 설명한 바와 같이, 본 실시형태에서는, 제1 및 제2의 금속단자(16,17)가 제1 및 제2의 외부전극(14,15)에 직접 확산 접합되어 있다. 이 때문에, 상기 특허문헌 2에 개시되어 있는 바와 같이 솔더를 사용하여 접합시킨 경우와는 달리, 접합부에 솔더 및 솔더와의 접합 계면이 존재하지 않기 때문에, 고온 환경하나 열 충 격 사이클 환경하에 있어서, 솔더 자체의 열화나 접합 계면에 금속간 화학물이 생성하는 것에 의한 접합부의 열화가 발생하지 않아 높은 신뢰성을 가지는 세라믹 전자부품을 제공하는 것이 가능해진다.
또한 본 실시형태에서는 솔더를 별도 준비할 필요가 없다. 이 때문에, 세라믹 전자부품(1)의 재료비를 저감할 수 있으면서 세라믹 전자부품(1)의 제조 공정을 간략화할 수 있다.
또한 본 실시형태와 같이, 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)을 직접 확산 접합시킴으로써, 특허문헌 2에 개시되어 있는 바와 같이 납을 함유하지 않는 고온 솔더를 사용한 경우와 달리 세라믹 전자부품(1)의 내열성 및 열 충격 내성을 높일 수 있다.
본 실시형태에서는, 단자 본체(18a,18b) 위에 도금막(19a,19b)이 형성되어 있다. 이 때문에, 제1 및 제2의 금속단자(16,17)로부터 제1 및 제2의 외부전극(14,15)에의 금속의 확산을 촉진시킬 수 있다. 또한 단자 본체(18a,18b) 위에 도금막(19a,19b)을 형성함으로써 실장 기판에 대한 세라믹 전자부품(1)의 실장성을 향상시킬 수 있다.
또한 본 실시형태에서는 세라믹 소체(10)의 내부에 제1 및 제2의 내부전극(12,13)이 형성되어 있는 경우에 대하여 설명하였다. 단, 본 발명에 있어서, 제1 및 제2의 내부전극(12,13)은 필수의 구성 요건은 아니다. 세라믹 소체(10)는 내부에 전극이 형성되어 있지 않은 일체의 세라믹으로 이루어지는 것이어도 된다.
이하, 본 발명의 새로운 실시형태 및 변형예에 대하여 설명한다. 또한 이하 의 설명에 있어서, 제1의 실시형태와 실질적으로 공통의 기능을 가지는 부재를 공통의 부호로 참조하여 설명을 생략한다.
(제1의 변형예)
상기 제1의 실시형태에서는, 도 6에 나타내는 바와 같이, 한 쌍의 접합단자(25a,25b)를 사용하여 제1 및 제2의 외부전극(14,15)과 제1 및 제2의 금속단자(16,17)를 확산 접합시키는 예에 대하여 설명하였다. 단, 제1 및 제2의 외부전극(14,15)과 제1 및 제2의 금속단자(16,17)의 확산 접합에 사용되는 접합단자는 상기 한 쌍의 접합단자(25a,25b)에 한정되지 않는다.
예를 들면, 도 7에 나타내는 바와 같이, 저항부(26)를 포함한 접합단자(27)를 사용하여 제1 및 제2의 외부전극(14,15)과 제1 및 제2의 금속단자(16,17)를 확산 접합시켜도 된다. 구체적으로는, 접합단자(27)는 제1의 단자부(28a)와 제2의 단자부(28b)를 포함하고 있다. 제1의 단자부(28a)의 선단부와, 제2의 단자부(28b)의 선단부는 저항부(26)에 의해 접속되어 있다. 이 때문에, 제1의 단자부(28a)와 제2의 단자부(28b) 사이에 전류가 흐르면 저항부(26)가 저항체로서 기능하여 발열한다.
이 저항부(26)를 제1의 금속단자(16)에 접촉시켜 제1 및 제2의 단자부(28a,28b)간에 전류를 흘려 보냄으로써, 저항부(26)와 함께 제1의 금속단자(16) 및 제1의 외부전극(14)을 가열, 확산 접합시킬 수 있다.
접합단자(27)는 상기 제1의 실시형태의 접합단자(25a,25b)와 같이, 예를 들면 텅스텐제로 할 수 있다.
본 변형예의 경우, 제1 및 제2의 외부전극(14,15)과 제1 및 제2의 금속단자(16,17)의 확산 접합은, 일반적으로는, 최대 전류: 1200~2000A정도, 통전 시간: 500~1500msec정도, 가압력: 60~100N정도, 접합부 근방의 최고 온도: 700~900℃정도의 조건으로 행해진다.
(제2의 실시형태)
도 8에 나타내는 바와 같이, 제1의 금속단자(16)와 제1의 외부전극(14)을 복수의 접합 부분(C)에 있어서 접합해도 된다. 마찬가지로, 제2의 금속단자(17)와 제2의 외부전극(15)을 복수의 접합 부분(C)에 있어서 접합해도 된다. 구체적으로는, 본 실시형태에서는 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)은 각각 2개의 접합 부분(C)으로 접합되어 있다.
제1의 금속단자(16)와 제1의 외부전극(14)을 2개의 접합 부분(C)으로 접합시킬 경우, 예를 들면, 도 9에 나타내는 접합단자(29)를 사용하여 제1의 금속단자(16)와 제1의 외부전극(14)을 접합시킬 수 있다. 접합단자(29)는 제1 및 제2의 단자부(28a,28b)와, 제1 및 제2의 저항부(30a,30b)와, 접속부(31)를 포함하고 있다. 제1의 금속단자(16)와 제1의 외부전극(14)을 접합시킬 시에는 제1 및 제2의 저항부(30a,30b)가 제1의 금속단자(16)에 눌러 덮인다. 그 상태로 제1 및 제2의 단자부(28a,28b) 사이에 전류가 흐름으로써 저항부(30a,30b)가 발열한다. 그 결과, 접합 부분(C)에 있어서 제1의 금속단자(16)와 제1의 외부전극(14)이 가열되어 확산 접합된다.
본 실시형태와 같이, 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전 극(14,15)의 접합 부분(C)을 복수 마련함으로써, 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)의 접합시나, 접합 후의 냉각시에 있어서 세라믹 소체(10) 등에 있어서 발생하는 응력을 분산시킬 수 있다. 이 때문에, 세라믹 소체(10) 등에 크랙이 발생하는 것을 효과적으로 억제할 수 있다.
또한 도 8, 10, 12에 해칭을 실시한 영역은 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)의 접합 부분 및 금속단자 표면의 눌림 흔적을 나타내는 것으로서, 부재의 단면을 나타내는 것은 아니다.
(제3 및 제4의 실시형태)
도 10은 제3의 실시형태에서의 세라믹 전자부품(1)의 측면도이다. 도 10에 나타내는 바와 같이, 제1의 금속단자(16)는 서로 평행하게 배치된 선 모양의 단자부(32)를 복수 포함하고 있다. 도시는 생략하지만, 본 실시형태에서는 제2의 금속단자(17)도 제1의 금속단자(16)와 마찬가지로 서로 평행하게 배치된 선 모양의 2개의 단자부(32)를 포함하고 있다. 그리고, 제1 및 제2의 금속단자(16,17)의 각 단자부(32)의 선단부가 제1 및 제2의 외부전극(14,15)에 확산 접합되어 있다.
이와 같이, 제1 및 제2의 금속단자(16,17)에 복수의 단자부(32)를 마련함으로써, 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)의 접합시나, 접합 후의 냉각시에 있어서 세라믹 소체(10) 등으로 발생하는 응력을 분산시킬 수 있다. 이 때문에, 세라믹 소체(10) 등에 크랙이 발생하는 것을 효과적으로 억제할 수 있다.
또한 제3의 실시형태에서의 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)의 확산 접합 방법은 특별히 한정되지 않는다. 예를 들면, 도 11에 나타내는 바와 같이, 접합단자(27)를 사용하여 제3의 실시형태에서의 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)의 확산 접합을 행할 수 있다.
제1 및 제2의 금속단자(16,17)가 가지는 단자부(32)의 수량은 2개에 한정되지 않는다. 예를 들면, 도 12에 나타내는 바와 같이 단자부(32)를 3개 마련해도 된다. 도 12에 나타내는 예에서는, 접합 부분(C)이 4개 마련되어 있기 때문에 접합시나 냉각시에 있어서 세라믹 소체(10) 등으로 발생하는 응력을 보다 효과적으로 분산시킬 수 있다. 이 때문에, 세라믹 소체(10) 등에 크랙이 발생하는 것을 보다 효과적으로 억제할 수 있다.
또한 제4의 실시형태에서의 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)의 확산 접합 방법은 특별히 한정되지 않는다. 예를 들면, 도 13에 나타내는 바와 같이, 한 쌍의 접합단자(25a,25b)를 사용하여 제4의 실시형태에서의 제1의 금속단자(16)와 제1의 외부전극(14)의 확산 접합을 행할 수 있다. 이 경우, 외측에 위치하는 단자부(32)와 제1의 외부전극(14)의 확산 접합은 제1 및 제2의 접합단자(25a,25b)의 발열에 의해 행해진다.
(제2의 변형예)
도 14는 제2의 변형예에서의 세라믹 전자부품의 단면도이다. 도 14에 나타내는 바와 같이, 제1 및 제2의 외부전극(14,15)의 외표면의 노출 부분을 피복하는 녹 방지막(35)을 더 마련해도 된다. 그렇게 함으로써, 제1 및 제2의 금속단자(16,17)의 산화를 억제할 수 있다.
녹 방지막(35)은 특별히 한정되지 않는다. 녹 방지막(35)은, 예를 들면, 이미다졸계 또는 벤조트리아졸계의 유기 피막, Sn 도금막 등의 도금막 등이어도 된다.
(제3의 변형예)
금속단자(16,17)와 외부전극(14,15)의 확산 접합에서의 열원(熱源)은 특별히 한정되지 않는다. 예를 들면, 금속단자(16,17)를 외부전극(14,15)에 접촉시킨 상태로 금속단자측으로부터 레이저광을 조사시켜도 된다. 그 경우는 외부전극(14,15)이 용융해 버리지 않도록 레이저의 출력을 조정한다.
(실험예)
평균 입자지름이 1.8㎛인 Cu 분말과, 평균 입자지름이 2㎛인 유리 분말이 9:1의 중량비로 혼합된 페이스트를 세라믹 소체(10)의 양 단면에 도포하고, 88℃로 1시간 소성함으로써 제1 및 제2의 외부전극(14,15)을 형성하였다.
두께 0.1㎜의 Fe-42Ni 합금제의 금속판 위에 두께 1.0㎛의 Ni 도금막과, 두께 2.0㎛의 Sn 도금막을 순차 형성하고, 도 10에 나타내는 형상의 제1 및 제2의 금속단자(16,17)를 제작하였다.
다음으로, 제1의 외부전극(14)과 제1의 금속단자(16)와, 및 제2의 외부전극(15)과 제2의 금속단자(17)를 각각 맞닿게 하고, 가압력 40N으로 눌러 덮은 상태로 최대 전류 280A, 통전 시간 600msec의 조건으로 확산 접합시켰다.
또한 비교예로서 상기 제1의 외부전극(14)과 제1의 금속단자(16)와, 및 제2의 외부전극(15)과 제2의 금속단자(17)를 각각 Sn-0.7Cu 솔더를 사용하여 솔더 접 합하였다.
상기 확산 접합된 세라믹 전자부품과, 솔더 접합된 세라믹 전자부품 각각에 있어서, 리플로우 내열 시험, 고온 부하 시험 및 열 충격 사이클 시험을 행하였다.
리플로우 내열 시험은 약 230℃의 리플로우로에 세라믹 전자부품을 복수회 통과시킨 후에 세라믹 소체(10)의 부동(浮動)의 유무를 육안으로 확인함으로써 행하였다.
확산 접합된 세라믹 전자부품은 리플로우로를 10회 통과시킨 경우에도 세라믹 소체(10)의 부동은 확인되지 않았다. 한편, 솔더 접합된 세라믹 전자부품은 리플로우로를 6회 통과시킨 후에 세라믹 소체(10)의 부동이 확인되었다. 이 결과로부터, 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)을 확산 접합시킴으로써, 솔더 접합시킨 경우보다도 높은 내열성이 얻어지는 것을 알 수 있다.
고온 부하 시험은 세라믹 전자부품을 175℃의 분위기 중에 1000시간 방치한 후, 제1 및 제2의 외부전극(14,15)과 제1 및 제2의 금속단자(16,17)의 접합 강도를 측정하였다. 또한 고온 부하 시험전의 확산 접합된 세라믹 전자부품과, 솔더 접합된 세라믹 전자부품에 대해서도, 제1 및 제2의 외부전극(14,15)과 제1 및 제2의 금속단자(16,17)의 접합 강도를 측정하였다.
또한 접합 강도의 측정은 세라믹 전자부품의 제1 및 제2의 금속단자를 기판상에 고정한 상태로 세라믹 소체의 중앙부를 제1 및 제2의 금속단자와 평행하면서 기판과 평행한 방향으로 밀고, 제1 및 제2의 금속단자가 빠졌을 때의 하중을 푸시풀 게이지(아이코 엔지니어링사 제품 상품명: RX-100)를 사용해 측정하여 접합 강 도로 하였다.
솔더 접합된 세라믹 전자부품에서는 고온 부하 시험에 의해 접합 강도가 60% 저하한 데 비해, 확산 접합된 세라믹 전자부품에서는 고온 부하 시험에 의해 접합 강도는 10%밖에 저하하지 않았다. 이 결과로부터도 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)을 확산 접합시킴으로써, 제1 및 제2의 금속단자와 제1 및 제2의 외부전극을 솔더 접합시킨 경우보다도 높은 내열성이 얻어지는 것을 알 수 있다.
열 충격 사이클 시험은 세라믹 전자부품을 -55℃로 30분 방치한 후에 125℃에 30분 방치한다고 하는 사이클을 3000회 반복한 후에, 제1 및 제2의 외부전극(14,15)과 제1 및 제2의 금속단자(16,17)의 접합 강도를 상기 순서로 측정하였다. 또한 열 충격 사이클 시험전의 확산 접합된 세라믹 전자부품과, 솔더 접합된 세라믹 전자부품에 대해서도, 제1 및 제2의 외부전극(14,15)과 제1 및 제2의 금속단자(16,17)의 접합 강도를 상기 순서에 의해 측정하였다.
솔더 접합된 세라믹 전자부품에서는 열 충격 사이클 시험에 의해 접합 강도가 80% 저하한 데 비해, 확산 접합된 세라믹 전자부품에서는 열 충격 사이클 시험에 의한 접합 강도의 저하는 측정되지 않았다. 이 결과로부터, 제1 및 제2의 금속단자(16,17)와 제1 및 제2의 외부전극(14,15)을 확산 접합시킴으로써, 솔더 접합시킨 경우보다도 높은 열 충격 내성이 얻어지는 것을 알 수 있다.
상기와 같이, 본 발명에 따른 세라믹 전자부품의 제조방법에서는, 외부전극과 금속단자를 접촉시킨 상태로 가열함으로써 외부전극과 금속단자가 확산 접합된 다. 이 경우, 금속단자에 확산 접합용 단자를 맞닿게 하여 복수회 통전하는 것이 바람직하다. 이것을 도 15~도 21을 참조하여 설명한다. 도 15에 나타내는 바와 같이, 상술한 세라믹 소자(2)의 외부전극(14,15)에 각각 제1, 제2의 금속단자(16,17)를 맞닿게 하고, 금속단자(16,17)의 외측 표면으로부터 확산 접합용 단자(41,42)를 맞닿게 하여 가열한다. 그것에 의해 금속단자(16,17)가 외부전극(14,15)에 확산 접합된다. 이 확산 접합용 단자(41,42)는 도 15에서는 약도적으로 나타내는데, 가열방식에 따른 적당한 단자가 사용된다.
예를 들면, 도 16에 나타내는 바와 같이, 외부전극(14)에 금속단자(16)가 맞닿아 있는 부분에 있어서, 금속단자(16)의 외표면에 펄스 히트(pulse-heat) 방식으로 가열하기 위한 확산 접합용 단자(41)를 맞닿게 해도 된다. 이 경우에는, 확산 접합용 단자(41)에 펄스 전류가 도시한 화살표로 나타내는 바와 같이 흘러 금속단자(16)가 가열된다.
이 경우, 펄스 전류를 통전하여 가열하면, 그에 따라 금속단자(16)나 외부전극(14)이 가열될 뿐 아니라 세라믹 소체(10)도 가열되게 된다. 도 17은 펄스 전류가 인가되어 있는 시간과, 금속단자(16)의 온도의 관계를 나타내는 도면이다. 또한 도 17의 가로축의 한 눈금은 0.2초이다. 펄스 전류를 통전함에 따라, 금속단자(16)의 온도가 상승하고 있는 것을 알 수 있다. 그리고, 확산 접합을 하기 위해서는 금속단자(16)의 재료에 따라 따르지만, 금속단자(16)가 구리인 경우, 또한 외부전극(14)이 구리인 경우에는, 도시와 같이 400℃의 온도까지 가열할 필요가 있다. 그에 따라 금속단자(16)를 외부전극(14)에 확산 접합할 수 있다.
단, 도 17에 나타내는 바와 같이, 한번의 통전으로 상온에서 400℃까지 금속단자(16)를 가열하면 세라믹 소체(10)에 있어서 크랙이 생기는 경우가 있었다.
예를 들면, 도 17에 나타내는 바와 같이 통전한 경우, 10개의 세라믹 소자(2)에 있어서, 8개에 있어서 세라믹 소체(10)에 크랙이 생겼다.
이에 대하여, 본원 발명자는 상온에서 400℃까지 한 번에 가열하지 않고 400℃에 이르기까지의 사이에 한 번 통전을 정지하여, 복수회에 나누어 통전하면 크랙의 발생을 억제할 수 있는 것을 발견하였다. 즉, 도 18에 나타내는 바와 같이, 첫번째의 펄스 전류의 통전에 의해 230℃까지 가열하여 일단 통전을 정지하고, 0.3초 후에 다시 통전하여 400℃까지 금속단자(16)의 온도를 높인 경우에는, 세라믹 소체(10)의 크랙이 거의 발생하지 않는 것을 알 수 있었다. 실험에 의하면 상기 세라믹 소자 10개당 크랙이 발생한 것은 없었다.
도 18에 나타낸 바와 같이, 통전 회수를 복수회로 한 경우에 세라믹 소체(10)의 크랙이 발생하기 어려운 것은, 일단 230℃정도까지 가열되어 일정 시간 가열을 정지함으로써 세라믹 소체(10) 내에서의 응력이 완화되는 것에 의한 것으로 생각된다.
따라서, 본 발명에 있어서는, 금속단자(16,17)를 가열하여 확산 접합하는 데 있어 복수회에 나누어 통전하는 것이 바람직하다.
또한 도 18에서는 통전 회수를 2회로 했지만, 최고 온도로 가열까지의 통전 회수는 3회 이상이어도 된다.
또한 보다 바람직하게는, 세라믹 소자(2)를 작성한 후에 금속단자(16)를 한 번의 통전에 의해 가열하고, 세라믹 소체(10)에서의 크랙이 발생하기 쉬워지는 온도를 측정한다. 측정된 온도에 이르지 않도록 금속단자(16)에 통전하고, 다음으로 통전을 정지한 후에 두번째의 통전을 개시하는 것이 바람직하다. 이러한 방법에 의해, 예를 들면 도 18에서의 230℃, 즉 통전을 일단 정지해야 할 온도를 알 수 있다.
또한 상기 펄스 히트 방식의 가열방법에 한정되지 않고, 도 19에 나타내는 바와 같이 패럴렐 갭 방식의 가열방법을 사용해도 된다. 여기서는, 한 쌍의 프로브(probe)(41a,41b)를 가지는 확산 접합용 단자(41)가 사용된다. 프로브(41a,41b)는 소정의 갭을 두고 금속단자(16)에 접촉된다. 그리고, 도시한 화살표 방향으로 전류를 흘려 보냄으로써 접촉 저항에 의해 금속단자(16)가 가열된다. 이 패럴렐 갭 방식의 가열방법에 있어서도, 통전 회수를 복수회로 함으로써 세라믹 소체의 크랙의 발생을 억제할 수 있다.
또한 도 17 및 도 18에 나타낸 바와 같이, 최고 온도로 가열할 때까지의 통전 회수를 복수회로 해도 되는데, 사용되는 세라믹 소체(10)의 조성, 금속단자(16) 및 외부전극(14)의 재료에 따라서는, 최고 온도에서 상온까지 온도가 내려가는 강온시에 강온 속도를 늦추도록 통전해도 된다. 이것을 도 20 및 도 21을 참조하여 설명한다.
도 20에서는, 도 17의 경우와는 다른 조성의 세라믹 소체(10)를 사용하여 패럴렐 갭 방식의 가열방식의 가열방법에 의해 금속단자(16)를 가열하였다. 여기서 는, 상온에서 도 20의 A0의 시간에 통전하여 금속단자(16)의 온도를 200℃까지 높여 확산 접합하였다. 통전 시간(A0)은 0.2초이다. 도 20 및 도 21에서는 가로축의 한 눈금은 0.1초이다.
이 경우 최고 온도인 200℃에 달하기 전에 통전을 정지하였다. 최고 온도 후에는 금속단자(16)의 온도는 자연히 저하한다. 따라서, 강온 속도는 비교적 빠르다. 이 경우, 강온기에 세라믹 소체의 수축에 의한 크랙이 인정되는 경우가 있었다.
이에 대하여, 도 21에 나타내는 바와 같이, 시간 A0만큼 통전하여 도 20의 경우와 마찬가지로 최고 온도까지 가열한 후, 강온기에 있어서 기간 A1만큼 보다 작은 전류를 흘려 보내어 강온 속도를 느리게 하였다. 이 경우에는, 강온 속도가 느려지고, 따라서 강온시의 온도 경사가 작아져 있다. 그 때문에 수축에 의한 세라믹 소체의 크랙은 인정되지 않았다. 이와 같이, 세라믹 소체(10)의 조성이나 금속단자(16)의 재료에 따라서는, 강온기에도 가열하여 강온 속도를 늦춤으로써 세라믹 소체(10)의 크랙을 억제하는 것도 가능하다.
따라서, 본 발명에 있어서는, 외부전극과 금속단자를 접촉시킨 상태로 가열하여 확산 접합하는 데 있어서는, 금속단자에 확산 접합단자를 맞닿게 하여 복수회 통전하는 것이 바람직하다. 이 복수회의 통전은 확산 접합 공정의 전체에 걸쳐 행해지면 된다. 도 18에 나타내는 바와 같이, 최고 온도에 달하기까지의 공정에 있어서 복수회 통전해도 되고, 도 21에 나타낸 바와 같이, 최고 온도에 달하기 전과 최 고 온도에 달한 후로 나누어 복수회 통전해도 된다.
도 1은 제1의 실시형태에 따른 세라믹 전자부품의 사시도이다.
도 2는 도 1에서의 Ⅱ-Ⅱ 화살표로 본 도면이다.
도 3은 도 2에서의 Ⅲ-Ⅲ 화살표로 본 도면이다.
도 4는 도 2에서의 Ⅳ-Ⅳ 화살표로 본 도면이다.
도 5는 제1의 외부전극과 제1의 금속단자의 접합상태를 나타내는 모식적 단면도이다.
도 6은 제1의 실시형태에서의 제1의 외부전극과 제1의 금속단자의 확산 접합 공정을 나타내는 단면도이다.
도 7은 제1의 변형예에서의 제1의 외부전극과 제1의 금속단자의 확산 접합 공정을 나타내는 단면도이다.
도 8은 제2의 실시형태에서의 세라믹 전자부품의 측면도이다.
도 9는 제2의 실시형태에서의 제1의 외부전극과 제1의 금속단자의 확산 접합 공정을 나타내는 단면도이다.
도 10은 제3의 실시형태에서의 세라믹 전자부품의 측면도이다.
도 11은 제3의 실시형태에서의 제1의 외부전극과 제1의 금속단자의 확산 접합 공정을 나타내는 단면도이다.
도 12는 제4의 실시형태에서의 세라믹 전자부품의 측면도이다.
도 13은 제4의 실시형태에서의 제1의 외부전극과 제1의 금속단자의 확산 접합 공정을 나타내는 단면도이다.
도 14는 제2의 변형예에서의 세라믹 전자부품의 단면도이다.
도 15는 확산 접합 공정을 설명하기 위한 모식적 사시도이다.
도 16은 펄스 히트 방식의 확산 접합법을 설명하기 위한 모식적 정면도이다.
도 17은 본 발명의 제조방법의 변형예에 있어서, 펄스 히트 방식으로 확산 접합하는 데 있어, 통전 회수를 1회로 한 경우의 금속단자의 온도 변화를 나타내는 도면이다.
도 18은 본 발명의 제조방법의 변형예에 있어서, 펄스 히트 방식으로 확산 접합하는 데 있어, 통전 회수를 복수회로 한 경우의 금속단자의 온도 변화를 나타내는 도면이다.
도 19는 본 발명의 세라믹 전자부품의 제조방법의 또 다른 변형예로서, 패럴렐 갭 방식의 가열방법을 설명하기 위한 모식적 정면도이다.
도 20은 본 발명의 세라믹 전자부품의 제조방법에 있어서, 확산 접합시에 패럴렐 갭 방식으로 가열한 경우의 통전 전류와 금속단자의 온도 변화의 관계를 나타내는 도면이다.
도 21은 본 발명의 세라믹 전자부품의 제조방법에 있어서, 확산 접합시에 패럴렐 갭 방식으로 가열하여, 강온 기간에도 통전한 경우의 통전 전류와 금속단자의 온도 변화의 관계를 나타내는 도면이다.
<부호의 설명>
1: 세라믹 전자부품 2: 세라믹 소자
10: 세라믹 소체 10a: 제1의 단면
10b: 제2의 단면 11: 세라믹층
12: 제1의 내부전극 13: 제2의 내부전극
14: 제1의 외부전극 15: 제2의 외부전극
16: 제1의 금속단자 16a: 접합부
16b: 실장부 17: 제2의 금속단자
17a: 접합부 17b: 실장부
18a,18b: 단자 본체 19a,19b: 도금막
20a,20b: 하층 도금막 21a,21b: 상층 도금막
25a,25b: 접합단자 26: 저항부
27: 접합단자 28a: 제1의 단자부
28b: 제2의 단자부 29: 접합단자
30a,30b: 저항부 31: 접속부
32: 단자부 35: 녹 방지막
41,42: 확산 접합용 단자 41a,41b: 프로브

Claims (13)

  1. 세라믹 소체와,
    상기 세라믹 소체의 표면에 형성되어 소결 금속을 포함하는 외부전극과,
    상기 외부전극에 전기적으로 접속된 금속단자를 포함하고,
    상기 금속단자 중의 금속이 상기 외부전극 중에 확산됨으로써 상기 외부전극과 상기 금속단자가 직접 확산 접합되어 있는 것을 특징으로 하는 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 금속단자는 단자 본체와, 상기 단자 본체 위에 형성된 도금막을 가지고,
    상기 단자 본체 중의 금속과, 상기 도금막 중의 금속의 양쪽이 상기 외부전극 중에 확산됨으로써 상기 외부전극과 상기 금속단자가 직접 확산 접합되어 있는 것을 특징으로 하는 세라믹 전자부품.
  3. 제2항에 있어서,
    상기 도금막은 상기 단자 본체 위에 형성된 하층 도금막과, 상기 하층 도금 막 위에 형성된 상층 도금막을 포함하는 것을 특징으로 하는 세라믹 전자부품.
  4. 제3항에 있어서,
    상기 단자 본체 및 상기 하층 도금막의 각각은 Ni, Fe, Cu, Ag, Cr 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금으로 이루어지고,
    상기 상층 도금막은 Sn, Ag, Au 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금으로 이루어지는 것을 특징으로 하는 세라믹 전자부품.
  5. 제3항 또는 제4항에 있어서,
    상기 외부전극은 Cu, Ni, Ag, Pd 또는 이들 금속 중 1종 이상의 금속을 주성분으로서 포함하는 합금으로 이루어지는 것을 특징으로 하는 세라믹 전자부품.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 외부전극의 외표면의 노출 부분을 피복하는 녹 방지막을 더 포함하는 것을 특징으로 하는 세라믹 전자부품.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 외부전극과 상기 금속단자는 복수 부분에 있어서 확산 접합되어 있는 것을 특징으로 하는 세라믹 전자부품.
  8. 제7항에 있어서,
    상기 금속단자는 외부전극에 확산 접합되어 서로 평행하게 배치된 선 모양의 단자부를 복수 가지는 것을 특징으로 하는 세라믹 전자부품.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 세라믹 소체는 서로 대향하는 제1의 단면 및 제2의 단면을 가지고,
    상기 외부전극은 상기 제1의 단면을 덮는 제1의 외부전극과, 상기 제2의 단면을 덮는 제2의 외부전극을 포함하며,
    상기 금속단자는 상기 제1의 외부전극에 전기적으로 접속된 제1의 금속단자와, 상기 제2의 외부전극에 전기적으로 접속된 제2의 금속단자를 포함하는 것을 특징으로 하는 세라믹 전자부품.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 외부전극의 표면은 도금막에 의해 덮여 있지 않은 것을 특징으로 하는 세라믹 전자부품.
  11. 제1항 내지 제10항 중 어느 한 항에 기재된 세라믹 전자부품의 제조방법으로서,
    상기 외부전극과 상기 금속단자를 접촉시킨 상태로 가열함으로써, 상기 금속단자 중의 금속을 상기 외부전극 중에 확산시킴으로써 상기 외부전극과 상기 금속단자를 직접 확산 접합시키는 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  12. 제11항에 있어서,
    상기 외부전극과 상기 금속단자를 접촉시킨 상태로 가열하여 확산 접합하는 데 있어, 상기 금속단자에 확산 접합용 단자를 맞닿게 하여 복수회 통전하는 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  13. 제12항에 있어서,
    상기 복수회의 통전 중 최초의 통전시에 상기 세라믹 소체의 크랙이 발생하지 않는 온도 범위로 상기 금속단자를 가열하는 것을 특징으로 하는 세라믹 전자부품의 제조방법.
KR1020090048501A 2008-06-02 2009-06-02 세라믹 전자부품 및 그 제조방법 KR101046499B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-144746 2008-06-02
JP2008144746 2008-06-02
JP2008211975A JP5176775B2 (ja) 2008-06-02 2008-08-20 セラミック電子部品及びその製造方法
JPJP-P-2008-211975 2008-08-20

Publications (2)

Publication Number Publication Date
KR20090125715A true KR20090125715A (ko) 2009-12-07
KR101046499B1 KR101046499B1 (ko) 2011-07-04

Family

ID=40793096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048501A KR101046499B1 (ko) 2008-06-02 2009-06-02 세라믹 전자부품 및 그 제조방법

Country Status (6)

Country Link
US (2) US8134825B2 (ko)
EP (1) EP2131374B1 (ko)
JP (1) JP5176775B2 (ko)
KR (1) KR101046499B1 (ko)
CN (1) CN101599365B (ko)
TW (1) TWI408709B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416066B1 (ko) * 2011-03-18 2014-07-08 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20160035491A (ko) * 2014-09-23 2016-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20190065491A (ko) * 2015-02-27 2019-06-11 에프코스 아게 세라믹 부품의 전기 연결 접점, 세라믹 부품 및 부품의 배열

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427646B (zh) 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
DE102007015457B4 (de) * 2007-03-30 2009-07-09 Siemens Ag Piezoelektrisches Bauteil mit Sicherheitsschicht, Verfahren zu dessen Herstellung und Verwendung
JP4924698B2 (ja) * 2009-11-11 2012-04-25 Ｔｄｋ株式会社 電子部品実装構造
JP5683339B2 (ja) * 2010-05-18 2015-03-11 ローム株式会社 面実装型抵抗器及びそれが実装される面実装基板
US9881744B2 (en) 2010-05-26 2018-01-30 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering metalurgical bonds
US8902565B2 (en) 2010-05-26 2014-12-02 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering and polymer solder pastes
US10381162B2 (en) 2010-05-26 2019-08-13 Kemet Electronics Corporation Leadless stack comprising multiple components
US9472342B2 (en) 2010-05-26 2016-10-18 Kemet Electronics Corporation Leadless multi-layered ceramic capacitor stacks
JP5589891B2 (ja) 2010-05-27 2014-09-17 株式会社村田製作所 セラミック電子部品及びその製造方法
WO2012157704A1 (ja) * 2011-05-18 2012-11-22 戸田工業株式会社 銅粉末、銅ペースト、導電性塗膜の製造方法及び導電性塗膜
JP5857847B2 (ja) 2011-06-22 2016-02-10 株式会社村田製作所 セラミック電子部品
US20130107419A1 (en) * 2011-10-28 2013-05-02 Kemet Electronics Corporation Multilayered ceramic capacitor with improved lead frame attachment
DE102013109093B4 (de) * 2012-08-24 2022-01-20 Tdk Corp. Keramische elektronische komponente
JP5700721B2 (ja) 2012-08-30 2015-04-15 太陽誘電株式会社 端子板付き電子部品
WO2014081666A1 (en) * 2012-11-26 2014-05-30 Kemet Electronics Corporation Leadless multi-layered ceramic capacitor stacks
JP2015008270A (ja) 2013-05-27 2015-01-15 株式会社村田製作所 セラミック電子部品
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6126942B2 (ja) * 2013-08-20 2017-05-10 株式会社村田製作所 端子接合装置
JP5991337B2 (ja) * 2013-08-20 2016-09-14 株式会社村田製作所 端子板付き電子部品の製造方法及び端子板付き電子部品
JP6201900B2 (ja) * 2013-08-20 2017-09-27 株式会社村田製作所 セラミック電子部品
DE102014102042A1 (de) * 2014-02-18 2015-08-20 Epcos Ag NTC-Bauelement und Verfahren zu dessen Herstellung
KR20150118386A (ko) * 2014-04-14 2015-10-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101891988B1 (ko) * 2014-08-29 2018-08-27 쿄세라 코포레이션 전자부품, 인덕터 코어 부재 및 인덕터
DE102014220802A1 (de) 2014-10-14 2016-04-14 Robert Bosch Gmbh Elektronisches Bauelement mit einem Anschlusselement
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
KR102139760B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 전자 부품 및 그 실장 기판
JP6443104B2 (ja) * 2015-02-13 2018-12-26 株式会社村田製作所 コイル部品
JP6620404B2 (ja) * 2015-03-03 2019-12-18 Tdk株式会社 電子部品
US9978518B2 (en) * 2015-07-14 2018-05-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6547569B2 (ja) * 2015-10-08 2019-07-24 Tdk株式会社 電子部品
US10096426B2 (en) * 2015-12-28 2018-10-09 Tdk Corporation Electronic device
WO2018025790A1 (ja) * 2016-08-03 2018-02-08 東京応化工業株式会社 液体の精製方法、及び多孔質膜の製造方法
EP3306631A3 (en) 2016-10-04 2018-06-06 Kemet Electronics Corporation Leadless stack comprising multiple components
CN110024065B (zh) * 2016-12-01 2021-03-19 株式会社村田制作所 芯片型电子部件
TWI652131B (zh) * 2017-02-10 2019-03-01 信昌電子陶瓷股份有限公司 以熱脈衝壓合組裝疊層電容器的方法
JP2018133355A (ja) * 2017-02-13 2018-08-23 株式会社村田製作所 積層セラミック電子部品
KR20180106427A (ko) 2017-03-20 2018-10-01 삼성전기주식회사 전자 부품, 그 실장 기판 및 메탈 프레임의 제조 방법
JP6863016B2 (ja) * 2017-03-31 2021-04-21 Tdk株式会社 電子部品
JP7034613B2 (ja) * 2017-06-29 2022-03-14 太陽誘電株式会社 セラミック電子部品及びその製造方法、並びに電子部品実装基板
JP7025687B2 (ja) * 2017-09-11 2022-02-25 Tdk株式会社 電子部品の製造方法および電子部品
JP6962282B2 (ja) * 2018-06-27 2021-11-05 株式会社村田製作所 積層セラミック電子部品
KR102620541B1 (ko) * 2018-08-22 2024-01-03 삼성전기주식회사 커패시터 부품
CN110875134B (zh) * 2018-08-30 2021-11-26 三星电机株式会社 包括电容器阵列的电子组件及安装框架
DE102018217522A1 (de) * 2018-10-12 2020-04-16 Robert Bosch Gmbh NTC-Widerstandsmodul
KR102620522B1 (ko) * 2019-07-25 2024-01-03 삼성전기주식회사 전자 부품 및 그 실장 기판
CN110849511A (zh) * 2019-11-13 2020-02-28 苏州市东科电子有限公司 一种厚膜电容压力传感器引线针的安装方法
JP2023048283A (ja) * 2021-09-28 2023-04-07 Tdk株式会社 金属端子付き電子部品

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158218A (en) * 1977-09-19 1979-06-12 Union Carbide Corporation Ceramic capacitor device
JPS6240818U (ko) * 1985-08-28 1987-03-11
JPH04259205A (ja) 1991-02-13 1992-09-14 Marcon Electron Co Ltd チップ形セラミックコンデンサ
JPH05217457A (ja) * 1992-01-17 1993-08-27 Fuji Electric Co Ltd 銀系接点の接合方法
JPH07114176B2 (ja) * 1993-01-05 1995-12-06 日本電気株式会社 固体電解コンデンサの製造方法
JPH08288173A (ja) * 1995-04-17 1996-11-01 Murata Mfg Co Ltd セラミック電子部品
JP2000235932A (ja) * 1999-02-16 2000-08-29 Murata Mfg Co Ltd セラミック電子部品
JP2000306764A (ja) * 1999-04-23 2000-11-02 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP3531543B2 (ja) * 1999-07-30 2004-05-31 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
DE10116531B4 (de) * 2000-04-04 2008-06-19 Koa Corp., Ina Widerstand mit niedrigem Widerstandswert
JP3475910B2 (ja) * 2000-05-24 2003-12-10 株式会社村田製作所 電子部品、電子部品の製造方法および回路基板
JP2002056756A (ja) * 2000-06-01 2002-02-22 Hosiden Corp 圧力破砕型保護デバイス及びこれを用いた２次電池、コンデンサ並びに携帯型電子機器
JP4312409B2 (ja) * 2002-02-12 2009-08-12 Ｔｄｋ株式会社 コモンモードフィルタ
JP2003303736A (ja) 2002-04-09 2003-10-24 Tdk Corp 外部金属端子付き電子部品
US6704189B2 (en) 2002-04-09 2004-03-09 Tdk Corporation Electronic device with external terminals and method of production of the same
JP4016324B2 (ja) * 2002-06-28 2007-12-05 住友電気工業株式会社 超電導線材の製造方法
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP2005262244A (ja) * 2004-03-17 2005-09-29 Suwa Netsukogyo Kk パルス通電による金属部材の接合方法
JP4409385B2 (ja) * 2004-08-05 2010-02-03 コーア株式会社 抵抗器及びその製造方法
WO2006126352A1 (ja) * 2005-05-23 2006-11-30 Murata Manufacturing Co., Ltd. セラミック電子部品およびその製造方法
JP4766239B2 (ja) * 2005-10-13 2011-09-07 Ｔｄｋ株式会社 セラミック電子部品及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416066B1 (ko) * 2011-03-18 2014-07-08 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20160035491A (ko) * 2014-09-23 2016-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20190065491A (ko) * 2015-02-27 2019-06-11 에프코스 아게 세라믹 부품의 전기 연결 접점, 세라믹 부품 및 부품의 배열
US10395843B2 (en) 2015-02-27 2019-08-27 Epcos Ag Electrical connection contact for a ceramic component, a ceramic component, and a component arrangement
KR20190128267A (ko) * 2015-02-27 2019-11-15 티디케이 일렉트로닉스 아게 전기 부품 및 전기 부품의 제조 방법
US10943740B2 (en) 2015-02-27 2021-03-09 Epcos Ag Electrical connection contact for a ceramic component, a ceramic component, and a component arrangement
US11342126B2 (en) 2015-02-27 2022-05-24 Epcos Ag Electrical component and a method for producing an electrical component

Also Published As

Publication number Publication date
CN101599365A (zh) 2009-12-09
TW201003694A (en) 2010-01-16
US20120043854A1 (en) 2012-02-23
EP2131374B1 (en) 2013-11-27
US20090296311A1 (en) 2009-12-03
EP2131374A1 (en) 2009-12-09
US8134825B2 (en) 2012-03-13
CN101599365B (zh) 2012-02-08
JP2010016326A (ja) 2010-01-21
US9805865B2 (en) 2017-10-31
KR101046499B1 (ko) 2011-07-04
TWI408709B (zh) 2013-09-11
JP5176775B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
KR101046499B1 (ko) 세라믹 전자부품 및 그 제조방법
US10790094B2 (en) Method of forming a leadless stack comprising multiple components
US10984955B2 (en) Electronic component structures with reduced microphonic noise
US10068707B2 (en) Leadless multi-layered ceramic capacitor stacks
EP3343576B1 (en) Leadless multi-layered ceramic capacitor stacks
JP6011574B2 (ja) 積層セラミックコンデンサ
TWI592960B (zh) A method of forming a bonded structure of an electronic component, an electronic component, and an object to be bonded
EP3030061B1 (en) Wiring substrate, wiring substrate with lead, and electronic device
TW201346959A (zh) 電子零件
US10714259B2 (en) Method for making a multilayered ceramic capacitor
JP7334285B2 (ja) マルチコンポーネントからなるリードレススタック
JP2014053599A (ja) 電子回路モジュール部品
US20180254147A1 (en) Face Down MLCC
CN111052347B (zh) 高密度多组件且串联的封装件
EP3306631A2 (en) Leadless stack comprising multiple components
JP2017175046A (ja) 熱電変換モジュール用基板、熱電変換モジュール及び熱電変換モジュール用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 8