KR20080103001A - 표시장치, 표시장치 구동방법 및 전자기기 - Google Patents

표시장치, 표시장치 구동방법 및 전자기기 Download PDF

Info

Publication number
KR20080103001A
KR20080103001A KR1020080046961A KR20080046961A KR20080103001A KR 20080103001 A KR20080103001 A KR 20080103001A KR 1020080046961 A KR1020080046961 A KR 1020080046961A KR 20080046961 A KR20080046961 A KR 20080046961A KR 20080103001 A KR20080103001 A KR 20080103001A
Authority
KR
South Korea
Prior art keywords
drive transistor
signal
light emitting
pixel
potential
Prior art date
Application number
KR1020080046961A
Other languages
English (en)
Inventor
준이치 야마시타
카쓰히데 우치노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080103001A publication Critical patent/KR20080103001A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data

Abstract

표시장치는, 화소 어레이부와, 상기 화소 어레이부를 구동하는 구동부를 구비한다. 상기 화소 어레이부는, 행 주사선들과, 열 신호 선들과, 상기 행 주사선들과 상기 열 신호 선들이 교차하는 부분에 행렬형으로 배치된 화소들을 구비한다. 상기 구동부는, 필드마다 주사선들을 순차로 주사해서 각 주사선에 제어신호를 공급하는 라이트 스캐너와, 상기 순차 주사에 맞춰서 각 신호 선에 영상신호를 공급하는 신호 선택기를 구비한다. 상기 각 화소는, 유지용량과, 발광소자와, 상기 제어신호에 따라 온 해 상기 영상신호를 샘플링해서 상기 유지용량에 저장하는 샘플링 트랜지스터와, 상기 저장된 영상신호에 따라 구동전류를 상기 발광소자에 공급하는 드라이브 트랜지스터를 구비한다.
Figure P1020080046961
표시장치, 화소 어레이부, 주사선, 스캐너, 샘플링 트랜지스터.

Description

표시장치, 표시장치 구동방법 및 전자기기{Display device, display device driving method, and electronic apparatus}
(관련된 출원에 대한 상호 참조)
본 발명은, 일본특허청에 2007년 5월 21일에 출원된 일본특허출원번호 JP 2007-133862에 관련된 내용을 포함하고, 그 전체 내용은 증명서로 여기에 포함된다.
본 발명은, 각 화소에 구비된 절연 게이트형 전계효과트랜지스터에 의해 유기ＥＬ소자 등의 발광소자에 통전하는 전류량을 제어하는 액티브 매트릭스형의 표시장치, 표시장치 구동방법 및 이 표시장치를 구비한 전자기기에 관한 것이다.
화상표시장치, 예를 들면 액정 디스플레이에서는, 다수의 액정화소를 매트릭스 모양으로 배치하고, 표시해야 할 화상정보에 따라 화소마다 입사광의 투과 강도 또는 반사 강도를 제어하는 것에 의해 화상을 표시한다. 이것은, 유기ＥＬ소자를 화소에 사용한 유기 EL디스플레이에서 마찬가지로 수행된다. 이 경우에, 상기 액정화소와 달리 이들 유기ＥＬ소자는 자발광 소자다. 그 때문에, 유기 EL디스플레이는 액정 디스플레이에 비교해서 화상의 시인성이 높고, 백라이트가 필요하지 않아서, 응답 속도가 높은 등의 이점을 갖는다. 또한, 각 발광소자의 휘도 레벨(계조)은 거기에 흐르는 전류치에 의해 제어가능해서, 각 발광소자는 소위 전류제어형 소자이다. 따라서,전류제어형 발광소자를 사용한 유기EL 디스플레이는, 전압제어형 액정화소를 사용한 액정 디스플레이와 크게 다르다.
유기 EL디스플레이에 있어서는, 액정 디스플레이와 같이 그 구동방식으로서 단순 매트릭스 방식과 액티브 매트릭스 방식이 있다. 단순 매트릭스 구동방식은 유기EL 디스플레이의 구조가 단순하지만, 이러한 방식을 사용하여 대형 또한 고선명의 디스플레이를 실현하는 것이 어렵다. 이에 따라서, 현재는 액티브 매트릭스 구동방식의 개발이 열심히 행하여지고 있다. 이 액티브 매트릭스 구동방식은, 각 화소회로 내부의 발광소자에 흐르는 전류를, 화소회로 내부에 설치한 능동소자(일반적으로는 박막트랜지스터(ＴＦＴ))에 의해서 제어하는 것이다. 일본국 공개특허공보 특개 2003-255856, 2003-271095, 2004-133240, 2004-029791, 2004-093682 및 2006-215213에는, 그 액티브 매트릭스 구동방식이 기재되어 있다.
종래의 화소회로는, 제어신호를 공급하는 행 주사선과 영상신호를 공급하는 열 신호선이 교차하는 부분에 배치되고, 각각은 적어도 샘플링 트랜지스터, 유지용량, 드라이브 트랜지스터 및 발광소자를 포함한다. 샘플링 트랜지스터는, 주사선으로부터 전송된 제어신호에 따라 도통해서 신호 선으로부터 전송된 영상신호를 샘플 링한다. 상기 저장용량은, 샘플링된 영상신호에 대응한 입력 전압을 유지한다. 드라이브 트랜지스터는, 저장용량에 유지된 입력 전압에 따라 소정의 발광 기간에 출력 전류를 발광소자에 공급한다. 일반적으로, 출력 전류는 드라이브 트랜지스터의 채널 영역의 캐리어 이동도 및 한계 전압에 의존한다. 발광 소자는, 드라이브 트랜지스터로부터 공급된 출력 전류에 의해 영상신호에 대응한 휘도레벨에서 발광한다.
드라이브 트랜지스터는, 저장용량에 유지된 입력 전압을 게이트에 받아서 소스와 드레인간에 출력 전류를 흘려보내어서, 발광소자에 통전한다. 일반적으로, 발광소자의 발광 휘도레벨은 통전량에 비례하고 있다. 드라이브 트랜지스터의 출력 전류 공급량은 게이트 전압, 즉 유지용량에 저장된 입력 전압에 따라 제어된다. 종래의 화소회로는, 드라이브 트랜지스터의 게이트에 인가되는 입력 전압을 입력 영상신호에 따라 변화시킴으로써 발광소자에 공급하는 전류량을 제어하고 있다.
드라이브 트랜지스터의 동작 특성은 이하의 식 1로 표현된다.
Iｄｓ= (1/2)μ(W/L)Ｃｏｘ(Ｖｇｓ-Ｖｔｈ)2 ···식 1
여기서, Ｉｄｓ는 드라이브 트랜지스터의 소스와 드레인간에 흘러드는 드레인 전류를 나타내고, 즉, 화소회로에서는 발광소자에 공급되는 출력 전류이고, Ｖｇｓ는 소스를 기준으로서 게이트에 인가되는 게이트 전압을 의미하고, 즉 화소회로에서는 전술한 입력전압이고, Ｖｔｈ는 트랜지스터의 한계 전압이고, μ는 트랜지스터의 채널로서 기능하는 반도체박막의 이동도를 나타내고, W는 채널 폭을 의미하고, L은 채널길이를 나타내고, Ｃｏｘ는 게이트 용량을 의미한다. 이 트랜지스터 특성식 1 로부터 명백하듯이, 박막트랜지스터는 포화 영역에서 동작할 때, 게이트 전압Ｖｇｓ가 한계 전압Ｖｔｈ을 초과하면, 온 상태가 되어서 드레인 전류Ｉｄｓ가 흐른다. 원리적으로 보면, 상기의 트랜지스터 특성식 1로 나타낸 것처럼, 게이트 전압Ｖｇｓ가 일정하면 항상 같은 양의 드레인 전류Ｉｄｓ가 발광 소자에 공급된다. 따라서, 화면을 구성하는 각 화소에 동일한 레벨의 영상신호를 공급하면, 전체 화소가 동일 휘도에서 발광하므로, 표시 화면의 유니포머티를 얻을 수 있다.
그렇지만, 실제로는, 폴리실리콘 등의 반도체막으로 제조된 박막트랜지스터(ＴＦＴ)는, 개개의 디바이스 특성에 변동이 있다. 예를 들면, 한계 전압Ｖｔｈ는 디바이스마다 변한다. 전술의 트랜지스터 특성식 1로부터 명백하듯이, 드라이브 트랜지스터의 한계 전압Ｖｔｈ가 변하면, 게이트 전압Ｖｇｓ가 일정한 조건하에서도, 드레인 전류Ｉｄｓ가 변한다. 따라서, 화소마다 휘도 레벨도 변한다. 이것에 의해, 표시 화면의 유니포머티를 손상한다. 이러한 문제점을 해결하기 위해서, 드라이브 트랜지스터의 한계 전압의 변동을 캔슬하는 기능(한계 전압보정기능)을 갖는 화소회로가 개발되고 있고, 예를 들면 상기의 일본국 공개특허공보 특개 2004-133240에 개시되어 있다.
또한, 한계치Ｖｔｈ뿐만 아니라 이동도μ도 디바이스마다 변한다. 전술의 트랜지스터 특성식 1로부터 분명하게 나타나 있는 바와 같이, 이동도μ가 변하면, 게이트 전압Vｇｓ가 일정하여도, 드레인 전류Ｉｄｓ가 변한다. 따라서, 화소마다 휘도레벨이 변한다. 이것에 의해 상기 표시 화면의 유니포머티를 손상한다. 이러한 문제점을 해결하기 위해서, 드라이브 트랜지스터의 이동도의 변동을 캔슬하는 기 능(이동도 보정기능)을 갖는 화소회로도, 예를 들면 전기의 일본국 공개특허공보 특개 2006-215213에 기재된 것처럼 개발되었다.
종래의 화소회로는, 각 필드에서 발광 기간과 비발광 기간에 동작한다. 비발광 기간에서, 전술한 각 드라이브 트랜지스터의 한계치를 보정하는 처리와, 각 드라이브 트랜지스터의 이동도를 보정하는 전술한 처리를 행하고 있다.
종래의 화소회로는, 각 필드에서 발광 기간과 비발광 기간을 전환하기 위해서, 샘플링 트랜지스터와 드라이브 트랜지스터에 더해서 스위칭 트랜지스터를 구비하고 있다. 이 스위칭 트랜지스터를 교대로 온 및 오프제어 함으로써, 각 화소의 발광 상태와 비발광 상태를 바꾸고 있다.
상기 구성을 갖는 화소를 매트릭스 모양으로 배치한 화소 어레이부를 구동하기 위해서, 화소 어레이부 주변의 구동부는, 샘플링 트랜지스터를 선 순차 행 주사하기 위한 라이트 스캐너와, 각 스위칭 트랜지스터를 교대로 온 및 오프 제어해서 발광 기간과 비발광 기간을 바꾸는 별도의 스캐너를 필요로 한다.
종래의 액티브 매트릭스형 표시장치는, 한 장의 패널로 구성되어 있다. 패널의 중심부에서, 표시 화면을 구성하는 화소 어레이부가 배치되고, 표시 화면을 둘러싸는 주변부에 구동회로가 배치된다. 패널의 주변부는 중앙의 표시 화면을 액자와 같이 둘러싸고 있기 때문에, 주변부를 액자부라고 부르는 경우도 있다. 여기에서 구동회로에 필요로 하는 스캐너의 수가 많아질수록, 액자부의 면적이 커져버린다. 액자부의 사이즈가 클수록 표시 화면의 중앙 부분에 여러 가지 제한을 준다. 예를 들면, 세트 제품의 형상과 디자인의 유연성이 감소하여, 액자부의 사이즈의 증가는 세트 제품의 설계를 제한하고 있다. 주변구동회로의 복잡화에 따르는 액자부 면적의 비대화는 해결해야 할 과제이다.
주변의 구동부에 포함되는 스캐너의 수를 절감해서 액자부의 면적의 축소화(이하, 협액자화라고 한다)를 행하는 것이 바람직하다.
본 발명의 실시예에 따른 표시장치는, 화소 어레이부와 이 화소 어레이부를 구동하는 구동부를 구비한다. 상기 화소 어레이부는, 행 주사선들과, 열 신호 선들과, 행 주사선들과 열 신호 선들이 교차하는 부분에 행렬형으로 배치된 화소들을 구비한다. 상기 구동부는 적어도, 필드마다 행 주사선들을 순차로 주사해서 각 행 주사선에 제어신호를 공급하는 라이트 스캐너와, 상기 순차 행 주사에 맞춰서 각 열 신호 선에 영상신호를 공급하는 신호 선택기를 구비한다. 각 화소는, 유지용량과, 발광소자와, 샘플링 트랜지스터를 포함하고, 상기 샘플링 트랜지스터는, 제어 단자와 한 쌍의 전류단자를 갖고, 상기 제어신호에 따라 온 해 상기 영상신호를 샘플링해서 상기 유지용량에 저장하고, 상기 드라이브 트랜지스터는, 제어단자와 한 쌍의 전류단자를 갖고, 상기 유지용량에 저장된 영상신호에 따라 구동전류를 상기 발광소자에 공급한다. 상기 샘플링 트랜지스터의 제어단자는 상기 행 주사선 중 하나에 접속된다. 상기 샘플링 트랜지스터의 전류단자의 한쪽은 상기 열 신호 선 중 하나에 접속되고, 상기 샘플링 트랜지스터의 전류단자의 다른 쪽은 상기 드라이브 트랜지스터의 제어단자에 접속된다. 상기 드라이브 트랜지스터의 전류단자의 한쪽은 전원에 접속되고, 상기 드라이브 트랜지스터의 전류단자의 다른쪽은 발광소자에 접속된다. 상기 유지용량은, 드라이브 트랜지스터의 제어단자에 접속된다. 각 화소는, 각 필드에서 발광 기간과 비발광 기간에 동작하고, 또한 비발광 기간에 상기 드라이브 트랜지스터의 한계전압 보정처리, 유지용량에 영상신호를 저장하는 처리 및 상기 드라이브 트랜지스터의 이동도를 보정하는 처리를 행한다. 상기 신호 선택기는, 각 열 신호 선에 대하여 영상신호뿐만 아니라 발광소자를 소등하기 위한 소정 전위를 공급한다. 상기 라이트 스캐너는, 열 신호 선들로부터 영상신호를 화소에 공급하기 위한 제어신호의 이외에, 열 신호 선들로부터 소정 전위를 화소에 공급하기 위한 제어신호를 각 행 주사선에 공급한다. 상기 샘플링 트랜지스터는, 상기 라이트 스캐너로부터 공급된 제어신호에 따라 열 신호 선 중 하나로부터 상기 소정 전위를 얻어서 상기 드라이브 트랜지스터의 제어 단자에 인가하여 발광소자를 소등해서 발광 기간으로부터 비발광 기간으로 전환한다.
상기 유지용량은, 각 화소에서 상기 드라이브 트랜지스터의 제어 단자와 상기 전류단자의 다른 쪽 사이에 접속된다. 각 화소는, 상기 영상신호의 샘플링에 앞서, 상기 드라이브 트랜지스터가 컷오프할 때까지 드라이브 트랜지스터에 전류를 보내고, 그 드라이브 트랜지스터가 컷오프했을 때 상기 드라이브 트랜지스터의 제어 단자와 상기 드라이브 트랜지스터의 전류단자의 다른 쪽 사이의 전압을 얻어서, 상기 유지용량에 그 얻어진 전압을 저장하여서 상기 드라이브 트랜지스터의 한계 전압 보정처리를 행한다. 또한, 상기 각 화소는, 상기 샘플링 트랜지스터가 온 해서 영상신호를 상기 유지용량에 저장할 때, 상기 드라이브 트랜지스터에 흐르는 구동전류를 소정의 보정기간 상기 유지용량에 부귀환하여서 상기 드라이브 트랜지스 터의 이동도를 보정하는 처리를 행한다.
본 발명의 실시예에 의하면, 라이트 스캐너는 신호 선으로부터 영상신호를 화소에 공급하는데 사용된 제어 신호뿐만 아니라, 신호 선으로부터 소정 전위를 화소에 공급하는데 사용된 제어신호를 각 주사선에 공급한다. 상기 샘플링 트랜지스터는 라이트 스캐너로부터 공급된 이 제어신호에 따라 신호선으로부터 소정 전위를 얻어서 드라이브 트랜지스터를 컷오프함으로써, 발광소자를 소등해서 발광 기간으로부터 비발광 기간으로 바꾸기를 행하고 있다. 상기 구성에 의해, 각 화소는 발광 기간과 비발광 기간을 바꾸기 위한 스위칭 트랜지스터를 필요로 하지 않고, 상기 구동부는 이 스위칭 트랜지스터를 순차로 주사하기 위한 스캐너가 필요하지 않는다. 이에 따라, 상기 패널의 협액자화를 달성할 수 있다.
이하, 첨부도면을 참조해서 본 발명의 실시예를 상세하게 설명한다. 먼저, 본 발명의 배경을 명백하게 하기 위해서, 도 1을 참조해서 액티브 매트릭스형 표시장치의 예를 설명한다. 도면에 도시한 것처럼, 액티브 매트릭스 표시장치는, 주요부가 되는 화소 어레이부(1)와 주변의 회로부로 구성되어 있다. 주변의 회로부는 수평 선택기(3), 라이트 스캐너(4), 드라이브 스캐너(5), 제 1 보정용 스캐너(71) 및 제 2 보정용 스캐너(72)를 포함한다. 화소 어레이부(1)는, 행 주사선WS와 열 신호 선ＳＬ과 양자의 교차하는 부분에 매트릭스 모양으로 배열한 화소 R, G, B로 구 성되어 있다. 컬러 표시를 가능하게 하기 위해서, ＲＧＢ의 삼원색 화소를 사용하지만, 본 발명의 실시예는 이것에 한정되는 것이 아니다. 각 화소R, G, B는 각각 화소회로(2)로 구성되어 있다. 신호 선ＳＬ은 수평 선택기(3)에 의해 구동된다. 수평 선택기(3)는 신호부를 구성하고, 신호 선ＳＬ에 영상신호를 공급한다. 주사선ＷＳ는 라이트 스캐너(4)에 의해 주사된다. 또한 주사선ＷＳ와 아울러, 주사선ＤＳ, ＡＺ1 및 ＡＺ2도 설치되어 있다. 드라이브 스캐너(5), 제１보정용 스캐너(71) 및 제2보정용 스캐너(72)는 각각 주사선 DS, 주사선 AZ1 및 주사선 AZ2을 구동한다. 상기 드라이브 스캐너(5), 제１보정용 스캐너(71) 및 제2보정용 스캐너(72)는 스캐너부를 구성하고, 수평주사 기간마다 화소의 행을 순차로 주사한다. 본 예가 합계 4개의 스캐너를 구비하고 있기 때문에, 액자부의 면적이 크다. 이것은, 협액자화를 방해한다. 각 화소회로(2)는, 주사선ＷＳ에 의해 선택되었을 때, 신호 선ＳＬ로부터 공급된 영상신호를 샘플링한다. 그 화소회로(2)가 주사선ＤＳ에 의해 선택되었을 때, 샘플링된 영상신호에 의해 화소회로(2)안에 포함되어 있는 발광소자를 구동한다. 즉, 주사선ＤＳ에 제어신호를 공급하는 드라이브 스캐너(5)는, 화소를 발광 기간과 비발광 기간으로 전환한다. 화소회로(2)는 주사선ＡＺ1 및 ＡＺ2에 의해 주사되었을 때, 미리 결정된 보정동작을 행한다.
전술한 화소 어레이부(1)는 전형적으로 유리 기판 등의 절연 기판 위에 형성되어, 플랫 패널을 형성한다. 각 화소회로(2)는 저온 폴리실리콘ＴＦＴ로 형성되어 있다. 화소회로(2)를 구비한 화소 어레이부(1)가 저온 폴리실리콘ＴＦＴ로 형성된 경우, 화소 어레이부(1), 신호부 및 스캐너부도 같은 플랫 패널 위에 일체로 형 성될 수 있다. 신호부와 스캐너부로 주변구동부를 구성하고 있다.
도 2는 도 1에 나타낸 예시적인 표시장치에 포함되는 각 화소의 구성을 나타내는 회로도이다. 화소회로(2)는, 5개의 박막트랜지스터, 즉 Ｔｒ1∼Ｔｒ4 및 트랜지스터Ｔｒｄ와, 1개의 용량소자(유지용량)Ｃｓ와 1개의 발광소자ＥＬ로 구성되어 있다. 트랜지스터Ｔｒ1∼Tr3과 Ｔｒｄ는 N채널형의 폴리실리콘ＴＦＴ다. 트랜지스터Ｔｒ4만 P채널형의 폴리실리콘ＴＦＴ다. 용량소자Ｃｓ는 본 화소회로(2)의 용량부를 구성한다. 발광소자ＥＬ은, 예를 들면 애노드 및 캐소드를 구비한 다이오드형의 유기EL소자다.
화소회로(2)의 중심이 되는 드라이브 트랜지스터Ｔｒｄ는 그 게이트G가 유지용량Ｃｓ의 일단에 접속되고, 그 소스S가 유지용량Ｃｓ의 타단에 접속되어 있다. 또 드라이브 트랜지스터Ｔｒｄ의 게이트G는 스위칭 트랜지스터Ｔｒ2를 통해 기준전위Ｖｓｓ1에 접속되어 있다. 드라이브 트랜지스터Ｔｒｄ의 드레인은 스위칭 트랜지스터Ｔｒ4를 통해 전원Ｖｃｃ에 접속되어 있다. 이 스위칭 트랜지스터Tr2의 게이트는 주사선ＡＺ1에 접속되어 있다. 스위칭 트랜지스터Ｔｒ4의 게이트는 주사선ＤＳ에 접속하고 있다. 발광 소자ＥＬ의 애노드는 드라이브 트랜지스터Ｔｒｄ의 소스S에 접속하고, 캐소드는 접지되어 있다. 이 접지전위는 Ｖｃａｔｈ로 나타내는 경우가 있다. 또한, 드라이브 트랜지스터Ｔｒｄ의 소스S와 다른 기준전위Ｖｓｓ2와의 사이에 스위칭 트랜지스터Ｔｒ3가 개재하고 있다. 이 스위칭 트랜지스터Ｔｒ3의 게이트은 주사선ＡＺ2에 접속하고 있다. 샘플링 트랜지스터Ｔｒ1은 신호 선ＳＬ과 드라이브 트랜지스터Ｔｒｄ의 게이트G와의 사이에 접속되어 있다. 샘플링 트랜지스터 Ｔｒ1의 게이트는 주사선ＷＳ에 접속되어 있다.
상기 구성에 있어서, 샘플링 트랜지스터Ｔｒ1은, 소정의 샘플링 기간에 주사선ＷＳ로부터 공급되는 제어신호ＷＳ에 따라 도통해서 신호 선ＳＬ로부터 공급된 영상신호Ｖｓｉｇ을 유지용량Ｃｓ에 샘플링한다. 유지용량Ｃｓ는, 샘플링된 영상신호Ｖｓｉｇ에 따라 드라이브 트랜지스터의 게이트G와 소스Ｓ간에 입력 전압Ｖｇｓ를 인가한다. 드라이브 트랜지스터Ｔｒｄ는, 소정의 발광 기간 동안 입력 전압Ｖｇｓ에 따라 출력전류(드레인 전류)Ｉｄｓ를 발광소자ＥＬ에 공급한다. 또한 이 출력 전류Iｄｓ는 드라이브 트랜지스터Ｔｒｄ의 채널 영역의 캐리어 이동도μ 및 한계 전압Ｖｔｈ에 대하여 의존성을 갖는다. 발광 소자ＥＬ은, 드라이브 트랜지스터Ｔｒｄ로부터 공급된 출력 전류Iｄｓ에 의해 영상신호Ｖｓｉｇ에 대응한 휘도레벨에서 발광한다.
화소회로(2)는, 스위칭 트랜지스터Ｔｒ2∼Ｔｒ4로 구성되는 보정부를 구비한다. 출력 전류Ｉｄｓ의 캐리어 이동도μ에 대한 의존성을 캔슬하기 위해서, 미리 발광 기간의 선두에서 유지용량Ｃｓ에 유지된 입력 전압Ｖｇｓ를 보정한다. 구체적으로는, 이 보정부(스위칭 트랜지스터Ｔｒ2∼Ｔｒ4)는, 주사선ＷＳ 및 ＤＳ로부터 공급되는 제어신호ＷＳ, ＤＳ에 따라 샘플링 기간의 일부에서 동작하여, 영상신호Ｖｓｉｇ이 샘플링되어 있는 상태에서 드라이브 트랜지스터Ｔｒｄ로부터 출력 전류Ｉｄｓ를 추출하고, 이것을 유지용량Ｃｓ에 부귀환해서 입력 전압Ｖｇｓ를 보정한다. 또한, 상기 보정부(스위칭 트랜지스터Ｔｒ2∼Ｔｒ4)는, 출력 전류Ｉｄs의 한계 전압Ｖｔｈ에 대한 의존성을 캔슬하기 위해서, 미리 샘플링 기간에 앞서 드라이브 트랜지스터Ｔｒｄ의 한계 전압Ｖｔｈ를 검출하고, 또한 검출된 한계 전압Ｖｔｈ를 입력전압Ｖｇｓ에 가산한다.
드라이브 트랜지스터Ｔｒｄ는 N채널형 트랜지스터로 드레인이 전원Ｖｃｃ측에 접속하는 한편, 소스S가 발광 소자ＥＬ측에 접속하고 있다. 이 경우, 전술한 보정부는, 샘플링 기간의 후방부분에 겹치는 발광 기간의 선두부분에서, 드라이브 트랜지스터Ｔｒd로부터 출력 전류Ｉｄｓ를 추출하여 유지용량Ｃｓ측에 부귀환한다. 그 때, 보정부는, 발광기간의 선두부분에서 드라이브 트랜지스터Ｔｒｄ의 소스Ｓ로부터 추출한 출력 전류Iｄｓ가, 발광소자ＥＬ이 갖는 용량에 흘러 들어오도록 하고 있다. 구체적으로는, 발광소자EL은 애노드 및 캐소드를 구비한 다이오드형의 발광소자로 이루어지고, 그 애노드가 드라이브 트랜지스터Ｔｒｄ의 소스S에 접속하고 캐소드가 접지되어 있다. 이 구성에서, 보정부(스위칭 트랜지스터Ｔｒ2∼Ｔｒ4)는, 미리 발광 소자ＥＬ의 애노드와 캐소드를 역바이어스 상태로 세트해 두고, 드라이브 트랜지스터Ｔｒｄ의 소스Ｓ로부터 추출한 출력 전류Ｉｄｓ가 발광소자ＥＬ에 흘러 들어 올 때, 이 다이오드형의 발광소자ＥＬ을 용량성 소자로서 기능시키고 있다. 또한, 보정부는, 샘플링 기간내에서 드라이브 트랜지스터Ｔｒｄ로부터 출력 전류Ｉｄｓ를 추출하는 시간폭t를 조정가능해서, 이에 따라 유지용량Cs에 대한 출력 전류Ｉｄｓ의 부귀환량을 최적화하고 있다.
도 3은, 도 2에 나타낸 표시장치에 구비된 화소회로의 모식도다. 화소회로의 동작을 보다 쉽게 이해하기 위해서, 샘플링 트랜지스터Ｔｒ1에 의해 샘플링되는 영상신호Vｓｉｇ, 드라이브 트랜지스터Ｔｒｄ의 입력 전압Ｖｇｓ, 드라이브 트랜지스 터Ｔｒｄ의 출력 전류Ｉｄｓ, 및 발광소자ＥＬ이 갖는 용량성분Ｃｏｌｅｄ을 가산한다. 이하, 도 3을 참조하여 본 화소회로(2)의 기본적인 동작을 설명한다.
도 4는, 도 3에 나타낸 화소회로의 타이밍 차트다. 도 4를 참조하여, 도 3에 나타낸 화소회로의 동작을 상세하게 설명한다. 도 4는, 시간축T을 따라 각 주사선ＷＳ,ＡＺ1,ＡＺ2 및 ＤＳ에 인가되는 제어신호의 파형을 나타내고 있다. 도면의 간략화를 위해서, 각 제어신호는, 대응한 주사선의 부호와 동일한 부호로 나타낸다. 트랜지스터 Tr1,Ｔｒ2,Ｔｒ3은 N채널형이므로, 주사선ＷＳ, ＡＺ1,ＡＺ2을 통과하는 제어신호의 신호레벨이 하이레벨일 때 그 트랜지스터들은 온하고, 로 레벨일 때 오프한다. 한편, 트랜지스터Ｔｒ4가 P채널형이므로, 주사선ＤＳ가 하이레벨일 때 오프하고, 로 레벨일 때 온 한다. 또한, 이 타이밍 차트에서, 각 제어신호ＷＳ, ＡＺ1,ＡＺ2,ＤＳ의 파형과 함께, 드라이브 트랜지스터Ｔｒｄ의 게이트G의 전위변화 및 소스S의 전위변화가 도시되어 있다.
도 4의 타이밍 차트에서는 타이밍T1∼T8의 기간을 1필드(1f)로서 정의한다. 1필드에서, 화소 어레이부의 행들이 일회 순차로 주사된다. 타이밍 차트는, 1행분의 화소에 인가되는 각 제어신호ＷＳ, ＡＺ1,ＡＺ2,ＤＳ의 파형을 나타낸다.
해당 필드가 시작되기 전의 타이밍T0에서, 모든 제어 선호ＷＳ, ＡＺ1,ＡＺ2, ＤＳ가 로 레벨에 있다. 따라서, N채널형의 트랜지스터Ｔｒ1,Ｔｒ2,Tr3은 오프 상태에 있는 한편, P채널형의 트랜지스터Ｔｒ4만 온 상태다. 드라이브 트랜지스터Ｔｒｄ는 온 상태의 트랜지스터Ｔｒ4을 통해 전원Ｖｃc에 접속하고 있으므로, 소정의 입력 전압Ｖｇｓ에 따라 출력 전류Ｉｄｓ를 발광 소자ＥＬ에 공급하고 있다. 따 라서, 타이밍T0에서 발광소자ＥＬ은 발광하고 있다. 이 때, 드라이브 트랜지스터Ｔｒｄ에 인가되는 입력 전압Ｖｇｓ는, 게이트 전위(G)와 소스 전위(S)간의 전위차로서 표현된다.
해당 필드가 시작되는 타이밍T1에서, 제어신호ＤＳ가 로 레벨로부터 하이레벨로 바뀌어서, 트랜지스터Ｔｒ4가 오프하고, 드라이브 트랜지스터Ｔｒｄ는 전원Ｖｃｃ로부터 분리된다. 이 때문에, 발광이 정지해 비발광 기간에 들어간다. 즉, 타이밍 T1에서, 모든 트랜지스터Ｔｒ1∼Ｔｒ4이 오프 상태가 된다.
계속해서, 타이밍T2에서, 각 제어신호ＡＺ1 및 ＡＺ2의 신호레벨이 하이레벨로 바뀌어서, 스위칭 트랜지스터Ｔｒ2 및 Ｔｒ3이 온 한다. 이 결과, 드라이브 트랜지스터Ｔｒｄ의 게이트G가 기준전위Ｖｓｓ1에 접속하고, 소스S가 기준전위Ｖｓｓ2에 접속된다. 여기에서, Ｖｓｓ1-Ｖｓｓ2>Ｖｔｈ를 충족시키고 있으므로, Ｖｓｓ1-Ｖｓｓ2=Ｖｇｓ>Ｖｔｈ로 설정함으로써, 타이밍T3에서 행해지는 한계전압의 보정을 준비한다. 즉, 타이밍T2-T3의 기간은, 드라이브 트랜지스터Ｔｒｄ의 리셋트 기간에 해당한다. 또한, 발광 소자ＥＬ의 한계 전압을 ＶｔｈＥＬ이라고 하면, ＶｔｈＥＬ>Ｖｓｓ2를 만족한다. 이에 따라, 발광소자ＥＬ에는 마이너스 바이어스가 인가되고, 발광소자ＥＬ은 소위 역바이어스 상태가 된다. 이 역바이어스 상태는, 나중에 행하는 한계전압 보정 및 이동도 보정을 정상으로 행하도록 필요하다.
타이밍T3에서는 제어신호ＡＺ2을 로 레벨로 변경한다. 그 직후, 제어신호ＤＳ도 로 레벨로 변경한다. 이 때문에, 트랜지스터Ｔｒ3이 오프하는 한편 트랜지스터Ｔｒ4이 온 한다. 따라서, 드레인 전류Ｉｄｓ가 유지용량Ｃｓ에 흘러 들어오고, 한계전압Ｖｔｈ보정을 시작한다. 이 때, 드라이브 트랜지스터Ｔｒｄ의 게이트G는 기준전위Ｖｓｓ1에 접속되어 있다. 이에 따라서, 드라이브 트랜지스터Ｔｒｄ가 컷오프할 때까지 전류Ｉｄｓ가 흐른다. 드라이브 트랜지스터Ｔｒｄ가 컷오프하면, 드라이브 트랜지스터Ｔｒｄ의 소스 전위(S)는 Ｖｓｓ1-Ｖｔｈ의 차이와 같다. 드레인 전류가 컷오프한 후의 타이밍T4에서는, 제어신호ＤＳ를 다시 하이레벨로 되돌리고, 스위칭 트랜지스터Ｔｒ4을 오프한다. 한층 더, 제어신호ＡＺ1도 로 레벨로 되돌리고, 스위칭 트랜지스터Ｔｒ2도 오프한다. 이 결과, 유지용량Ｃｓ에 한계 전압Ｖｔｈ가 유지된다. 이렇게 타이밍T3-T4의 기간은 드라이브 트랜지스터Ｔｒｄ의 한계 전압Ｖｔｈ를 검출하는 기간이다. 여기에서는, 이 검출 기간T3-T4을 Ｖｔｈ보정기간이라고 한다.
상술한 것처럼 Ｖｔｈ보정을 행한 후 타이밍T5에서는, 제어신호ＷＳ를 하이레벨로 바꾸고, 샘플링 트랜지스터Ｔｒ1을 온 해서, 영상신호Ｖｓｉｇ을 유지용량Ｃｓ에 저장한다. 발광소자ＥＬ의 등가용량Ｃｏｌｅｄ에 비교해서 유지용량Ｃｓ는 충분히 작다. 이에 따라서, 영상신호Ｖｓｉｇ의 대부분이 유지용량Ｃｓ에 저장된다. 보다 정확하게는, 전위차Ｖｓｉｇ-Ｖｓｓ1은, 유지용량Ｃｓ에 저장된다. 그러므로, 드라이브 트랜지스터Ｔｒｄ의 게이트G와 소스Ｓ 사이에 인가된 입력 전압Ｖｇｓ는, 먼저 검출 유지된 Ｖｔｈ와 이번에 샘플링된 전위차(Ｖｓｉｇ-Ｖｓｓ1)을 더한 레벨(Ｖｓｉｇ-Ｖｓｓ1+Ｖｔｈ)이 된다. 이후 설명의 간이화를 위해, 기준전위Ｖｓｓ1을 0V라고 가정한다. 이 경우에, 게이트와 소스 사이에 인가된 입력 전압Ｖｇｓ는 도 4의 타이밍 차트에 나타나 있는 바와 같이 (Ｖｓｉｇ+Ｖｔｈ)의 합이 된다. 영상신호Ｖｓｉｇ의 샘플링은 제어신호ＷＳ가 로 레벨로 돌아가는 타이밍T7까지 행해진다. 즉, 타이밍T5-T7의 기간은, 샘플링 기간이다.
샘플링 기간이 종료하는 타이밍T7보다 앞의 타이밍T6에서는, 제어신호ＤＳ가 로 레벨로 되어 스위칭 트랜지스터Ｔｒ4이 온 한다. 이 때문에, 드라이브 트랜지스터Ｔｒｄ가 전원Ｖｃｃ에 접속된다. 화소회로에서, 비발광 기간은, 발광 기간으로 전환된다. 이렇게 샘플링 트랜지스터Ｔｒ1이 아직 온 상태이고 또한 스위칭 트랜지스터Ｔｒ4가 온 상태에 들어간 기간T6-T7동안, 드라이브 트랜지스터Ｔｒｄ의 이동도 보정을 행한다. 즉, 본 예에서는, 샘플링 기간의 후방부분과 발광 기간의 선두부분이 겹치는 기간T6-T7의 기간동안 이동도 보정을 행하고 있다. 또한, 이 이동도 보정을 행하는 발광 기간의 선두에서는, 발광소자ＥＬ은 실제로는 역바이어스 상태에서 발광하지 않는다. 이동도 보정기간T6-T7에서는, 드라이브 트랜지스터Ｔｒｄ의 게이트G가 영상신호Ｖｓｉg의 레벨로 고정된 상태에서, 드라이브 트랜지스터Ｔｒｄ에 드레인 전류Ｉｄｓ가 흐른다. 여기에서 부등식 Ｖｓｓ1-Ｖｔｈ <ＶｔｈＥＬ로 설정해 두면, 발광 소자ＥＬ은 역바이어스 상태로 두어진다. 이에 따라서, 발광 소자ＥＬ은 다이오드 특성 대신에 단순한 용량특성을 나타낸다. 그러므로, 드라이브 트랜지스터Ｔｒｄ에 흐르는 전류Ｉｄｓ는 유지용량Ｃｓ와 발광소자ＥＬ의 등가용량Ｃｏｌｅｄ의 양자를 결합한 용량C을 갖는 결합용량(C=Cs+Coled)에 저장된다. 이것에 의해 드라이브 트랜지스터Ｔｒｄ의 소스 전위(S)는 상승된다. 도 4의 타이밍 차트에서는 소스전위(S)의 상승분을 ΔV로 나타낸다. 이 소스 전위 상승분ΔV는 유지용량Ｃｓ에 유지된 게이트와 소스간 전압Ｖｇｓ로부터 감산된다. 이에 따라서, 이 것은, 부귀환의 성능에 해당한다. 이렇게 드라이브 트랜지스터Ｔｒｄ의 출력 전류Ｉｄｓ를 드라이브 트랜지스터Ｔｒｄ의 입력 전압Ｖｇｓ에 부귀환함으로써, 이동도μ를 보정하는 것이 가능하다. 주목해야 하는 것은, 부귀환량ΔV는 이동도 보정기간T6-T7의 시간폭t를 조정하여서 최적화 가능하다는 것이다.
타이밍T7에서는 제어신호ＷＳ가 로 레벨이 되어 샘플링 트랜지스터Ｔｒ1이 오프한다. 이 결과, 드라이브 트랜지스터Ｔｒｄ의 게이트G는 신호 선ＳＬ로부터 분리된다. 영상신호Ｖｓｉｇ의 드라이브 트랜지스터Ｔｒｄ에의 인가가 종료되므로, 드라이브 트랜지스터Ｔｒｄ의 게이트전위(G)는 상승 가능하게 되어서, 소스 전위(S)와 함께 상승해 간다. 이러한 상승동안, 유지용량Cs에 유지된 게이트와 소스간 전압Ｖｇｓ는 (Ｖｓｉｇ-ΔV+Ｖｔｈ)의 레벨을 유지한다. 드라이브 트랜지스터Ｔｒｄ의 소스 전위(S)의 상승은, 발광소자ＥＬ의 역바이어스 상태는 해소되므로, 출력 전류Ｉｄｓ가 발광소자ＥＬ에 흐를 수 있게 되어 발광을 시작한다. 이 때의 드레인 전류Ｉｄｓ와 게이트와 소스간 전압Ｖｇｓ과의 관계는, 전번의 트랜지스터 특성식 1의 Ｖｇｓ에 Ｖｓｉｇ-ΔV+Ｖｔｈ를 대입하여서, 이하의 식 2로 표현된다.
Ｉｄｓ=kμ(Ｖｇｓ-Ｖｔｈ)2=kμ(Ｖｓｉｇ-ΔV)2···식 2
여기에서, k는 (1/2)(W /L)Ｃｏｘ(k= (1/2)(W /L)Ｃｏｘ)이다. 이 특성식 2로부터 한계전압Ｖｔｈ의 항이 포함되어 있다. 즉, 식 2로부터 명백하듯이, 발광 소자ＥＬ에 공급되는 출력 전류Ｉｄｓ는 드라이브 트랜지스터Ｔｒｄ의 한계 전압Ｖｔｈ에 의존하지 않는다. 기본적으로 드레인 전류Ｉｄｓ는 영상신호의 신호 전압Ｖｓｉｇ 에 의해 정해진다. 즉, 발광소자ＥＬ은 영상신호Ｖｓｉｇ에 따라 결정된 휘도에서 발광한다. 그 때, 영상신호의 전압Ｖｓｉｇ은 귀환량ΔV만큼 보정되어 있다. 이 보정량ΔV는 특성식 2의 계수부에 포함된 이동도μ의 효과를 캔슬하는데 사용된다. 따라서, 드레인 전류Ｉｄｓ는 실질적으로 영상신호Ｖｓｉｇ에만 의존하게 된다.
이어서, 타이밍T8에서는, 제어신호ＤＳ의 신호레벨이 하이레벨로 되어서 스위칭 트랜지스터Ｔｒ4가 오프하고, 발광이 종료하고 해당 필드가 끝난다. 이어서, 다음 필드가 시작하고, 다시 Ｖｔｈ보정, 이동도 보정 및 발광이 반복된다.
상술한 예시적인 표시장치는 화소 어레이부를 구동하기 위해서 4개의 스캐너가 필요하다. 이것에 의해 협액자화가 방해되게 된다. 도 5는 본 발명에 따른 표시장치의 제1실시예를 나타내는 것으로, 상기 예시적 표시장치의 문제점을 해결할 수 있다. 도 5에 나타나 있는 바와 같이, 상기 제 1 실시예의 액티브 매트릭스형 표시장치는 주요부가 되는 화소 어레이부(1)와 주변의 구동부로 구성되어 있다. 주변의 구동부는, 수평 선택기(3), 라이트 스캐너(4), 제１보정용 스캐너(71) 및 제 2 보정용 스캐너(72)를 포함한다. 화소 어레이부(1)는 행 주사선ＷＳ와 열 신호선ＳＬ과 양자의 교차하는 부분에 매트릭스 모양으로 배열한 화소회로(2)를 갖는다. 신호 선ＳＬ은 수평 선택기(3)에 의해 구동된다. 수평 선택기(3)는 신호부를 구성하고, 신호선ＳＬ에 영상신호가 되는 신호 전위와 소정의 전위를 시분할 방식으로 공급한다. 이 소정의 전위는 드라이브 트랜지스터를 컷오프하는데 사용된다. 주사선ＷＳ는 라이트 스캐너(4)에 의해 주사된다. 주사선ＷＳ와 아울러, 주사선ＡＺ1 및 ＡＺ2도 배선되어 있다. 주사선ＡＺ1은 제１보정용 스캐너(71)에 의해 주사되고, 주사 선ＡＺ2은 제2 보정용 스캐너(72)에 의해 주사된다. 상기 라이트 스캐너(4), 제１보정용 스캐너(71) 및 제2보정용 스캐너(72)는 스캐너부를 구성하고 있어, 수평주사기간마다 화소의 행들을 순차로 주사한다. 도 1에 나타낸 예시적인 표시장치와 도 5에 나타낸 제 1 실시예에 따른 표시장치간의 비교로부터 분명하듯이, 도 5의 표시장치는 3개의 스캐너를 갖고, 상기 예시적인 표시장치는 스캐너의 수가 1개 적으므로, 협액자화를 달성할 수 있다.
화소회로(2)는, 주사선ＷＳ에 의해 선택되었을 때, 신호 선ＳＬ로부터 공급된 영상신호의 신호 전위를 샘플링한다. 화소회로(2)는, 상술한 타이밍과 다른 타이밍에서 주사선ＷＳ에 의해 선택되었을 때, 신호 선ＳＬ로부터 공급된 소정 전위를 샘플링하고, 드라이브 트랜지스터를 컷오프해서 발광 기간으로부터 비발광 기간으로 전환한다. 덧붙여, 화소회로(2)는, 주사선ＡＺ1 및 ＡＺ2에 의해 주사되었을 때, 비발광 기간에서 미리 결정된 보정동작을 행한다.
도 6은, 도 5에 나타낸 제1실시예에 따른 표시장치에 포함되는 각 화소회로(2)의 구성을 나타내는 회로도다. 도 6에 나타나 있는 바와 같이, 화소회로(2)의 중심 성분이 되는 드라이브 트랜지스터Ｔｒｄ는, 그 게이트G가 유지용량Ｃｓ의 일단에 접속되고, 그 소스S가 그 유지용량Ｃｓ의 타단에 접속되어 있다. 또 드라이브 트랜지스터Ｔｒｄ의 게이트G는 스위칭 트랜지스터Ｔｒ2을 통해 기준전위Ｖｓｓ1에 접속되어 있다. 스위칭 트랜지스터Ｔｒ2의 게이트는 주사선ＡＺ1에 접속하고 있다. 드라이브 트랜지스터Ｔｒｄ의 드레인은 전원Ｖｃｃ에 접속되어 있다. 발광소자ＥＬ의 애노드는 드라이브 트랜지스터Ｔｒｄ의 소스S에 접속하고, 발광소자ＥＬ의 캐소 드는 접지되어 있다. 또 드라이브 트랜지스터Ｔｒｄ의 소스S와 소정의 기준전위Ｖｓｓ2과의 사이에 스위칭 트랜지스터Ｔｒ3이 개재하고 있다. 스위칭 트랜지스터Ｔｒ3의 게이트는 주사선ＡＺ2에 접속하고 있다. 샘플링 트랜지스터Ｔｒ1은 신호 선ＳＬ과 드라이브 트랜지스터Ｔｒｄ의 게이트G와의 사이에 접속되어 있다. 샘플링 트랜지스터Ｔｒ1의 게이트는 주사선ＷＳ에 접속하고 있다.
도 7은, 도 5 및 도 6에 나타낸 제1실시예에 따른 표시장치의 동작 설명에 사용된 타이밍 차트다. 본 실시예를 보다 쉽게 이해하기 위해서, 예시적 표시장치에 대한 도 4의 타이밍 차트의 생성에 사용된 것과 같은 방식으로 생성된다. 도 7에 나타나 있는 바와 같이, 신호 선ＳＬ은, 1수평주기(1H주기)로 신호 전위Ｖｓｉｇ과 소정의 기준전위Ｖｓｓ가 전환되는 영상신호를 수신한다. 상기 소정의 기준전위Ｖｓｓ는 드라이브 트랜지스터를 컷오프할 수 있는 전위로 미리 설정되어 있다. 타이밍T1에서 신호 선ＳＬ에 소정의 기준전위Ｖｓｓ가 공급될 때, 주사선ＷＳ에 제어신호 펄스를 인가한다. 이에 따라, 샘플링 트랜지스터Ｔｒ1이 온 하고, 신호선ＳＬ로부터 소정의 기준전위Ｖｓｓ가 화소회로(2)에 흘러간 후, 드라이브 트랜지스터Ｔｒｄ의 게이트G에 인가된다. 이어서, 드라이브 트랜지스터Ｔｒｄ가 컷오프하고, 화소회로(2)에서 발광 기간이 비발광 기간으로 전환된다.
즉, 드라이브 트랜지스터Ｔｒｄ가 컷오프하면, 발광 소자ＥＬ에 전류가 공급되지 않으므로, 발광소자ＥＬ이 발광을 멈춘다. 이렇게 본 실시예는, 스위칭 트랜지스터의 온 및 오프로 발광 기간과 비발광 기간을 전환하는 예시적인 표시장치와 달리, 샘플링 트랜지스터를 제어해서 드라이브 트랜지스터를 컷오프함으로써 발광 기간과 비발광 기간을 전환한다. 이러한 방식으로, 스위칭 트랜지스터와 스캐너의 수를 삭감할 수 있다.
타이밍T2가 되면, 제어신호ＡＺ1 및 ＡＺ2이 하이레벨로 전환되어서, 스위칭 트랜지스터Ｔｒ2 및 Ｔｒ3이 모두 온 한다. 스위칭 트랜지스터Ｔｒ2이 온 함으로써 드라이브 트랜지스터Ｔｒｄ의 게이트G에 기준전위Ｖｓｓ1이 인가된다. 또 스위칭 트랜지스터Ｔｒ3이 온하므로, 드라이브 트랜지스터Ｔｒｄ의 소스S에 기준전위Ｖｓｓ2가 인가된다. 이에 따라, 드라이브 트랜지스터Tｒｄ의 게이트G 및 소스S가 소정의 상태로 각각 리셋트되어, 한계 전압 보정을 위한 준비가 이루어지고, 드라이브 트랜지스터Ｔｒｄ는 온된다.
타이밍T3에서는, 제어신호ＡＺ2이 로 레벨로 되돌아가고, 스위칭 트랜지스터Ｔｒ3이 오프하고, 드라이브 트랜지스터Ｔｒｄ의 소스S가 기준준위Ｖｓｓ2로부터 분리된다. 이어서, 한계 전압 보정이 행해진다. 한계 전압 보정동안, 드라이브 트랜지스터Ｔｒｄ의 게이트G가 소정의 기준준위Ｖｓｓ1에 고정된 상태에서, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위가 상승해 간다. 그 게이트G의 전위와 그 소스S의 전위차가 한계전압Ｖｔｈ와 같아질 경우, 드라이브 트랜지스터Ｔｒｄ가 컷오프하고, 한계 전압보정이 완료된다. 이어서, 타이밍T4에서는, 제어신호ＡＺ1이 로 레벨로 돌아가서, 스위칭 트랜지스터Ｔｒ2도 오프한다.
신호 선ＳＬ이 소정 기준전위Ｖｓｓ로부터 신호 전위Ｖｓｉｇ로 전환된 후, 타이밍T6에서, 주사선ＷＳ에 다시 제어신호 펄스가 인가되어, 샘플링 트랜지스터Ｔｒ1이 온 한다. 이에 따라 신호 선ＳＬ로부터 신호 전위Ｖｓｉｇ이 샘플링되어 유 지용량Ｃｓ에 저장된다. 동시에, 이동도 보정이 행해진 후, 이동도 보정분ΔV가 유지용량Ｃｓ에 저장된다. 타이밍T5에서, 제어신호ＷＳ가 하이레벨로 전환하고나서 타이밍T6에서 로 레벨로 전환하기까지의 기간은, 신호 기록 기간 및 이동도 보정기간이다.
타이밍T6에서 제어신호ＷＳ가 로 레벨로 돌아가면 샘플링 트랜지스터Ｔｒ1이 오프하고, 드라이브 트랜지스터Ｔｒｄ의 게이트G는 신호 선ＳＬ로부터 분리된다. 이 때문에, 부트스트랩 동작이 수행될 수 있다. 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위가 상승하고, 발광 소자ＥＬ에 구동전류가 흐르고, 비발광 기간은 발광 기간으로 전환된다.
도 8은, 본 발명에 따른 표시장치의 제2실시예를 나타내는 전체 블록도다. 제2실시예에 따른 표시장치는, 화소 어레이부(1)와 이것을 구동하는 구동부로 구성되어 있다. 화소 어레이부(1)는 제1 행 주사선ＷＳ와, 제2 행 주사선ＤＳ와, 열 신호 선ＳＬ과, 상기 제1 행 주사선ＷＳ와 상기 신호 선ＳＬ이 교차하는 부분에 행렬형으로 배치된 화소회로(2)를 구비한다. 상기 구동부는, 라이트 스캐너(4), 보정용 스캐너(7) 및 수평 선택기(3)를 포함한다. 상기 라이트 스캐너(4)는 각 제1 행 주사선ＷＳ에 제어신호를 출력해서 화소회로(2)를 순차로 주사한다. 보정용 스캐너(7)도 각 제2 행 주사선ＡＺ에 제어신호를 출력해서 제2 행 주사선ＡＺ의 화소회로(2)를 순차로 주사한다. 라이트 스캐너(4)와 보정용 스캐너(7)가 제어신호를 출력하는 타이밍이 서로 다르다. 한편, 수평 선택기(3)는, 라이트 스캐너(4)와 보정용 스캐너(7) 각각에 의해 행해진 순차 행 주사에 맞추어, 각 열 신호 선ＳＬ에 영 상신호의 신호 전위와 기준전위를 공급한다.
도 9는 도 8에 나타낸 표시장치에 구비된 각 화소의 구성을 나타내는 회로도다. 도 9에 도시한 것처럼, 화소회로(2)는, 발광소자ＥＬ과, 샘플링 트랜지스터Ｔｒ1과, 드라이브 트랜지스터Ｔｒｄ와, 스위칭 트랜지스터Ｔｒ3과, 유지용량Ｃｓ를 포함한다. 그 샘플링 트랜지스터Ｔｒ1은, 그 제어 단자(게이트)가 주사선ＷＳ에 접속하고, 한 쌍의 전류단자(소스 및 드레인)의 한쪽이 신호 선ＳＬ에 접속하고, 다른 쪽이 드라이브 트랜지스터Ｔｒｄ의 제어 단자(게이트G)에 접속하고 있다. 드라이브 트랜지스터Ｔｒｄ는, 한 쌍의 전류단자(소스 및 드레인)의 한쪽(드레인)이 전원 라인Ｖｃｃ에 접속하고, 다른 쪽(소스S)이 발광소자ＥＬ의 애노드에 접속하고 있다. 발광소자ＥＬ의 캐소드는 소정의 캐소드 전위Ｖｃａｔｈ에 접속하고 있다. 스위칭 트랜지스터Ｔｒ3은, 그 제어 단자(게이트)가 주사선ＡＺ에 접속하고, 한 쌍의 전류단자(소스 및 드레인)의 한쪽이 고정 전위Ｖｓｓ에 접속하고, 다른 쪽이 드라이브 트랜지스터Ｔｒｄ의 소스S에 접속하고 있다. 유지용량Ｃｓ는, 그 일단이 드라이브 트랜지스터Ｔｒｄ의 제어 단자(게이트G)에 접속하고, 그 타단이 드라이브 트랜지스터Ｔｒｄ의 다른 쪽의 전류단자(소스S)에 접속하고 있다. 이 드라이브 트랜지스터Ｔｒｄ의 다른 쪽의 전류단자는, 발광 소자ＥＬ 및 유지용량Ｃｓ에 전류를 출력하는데 사용된다. 또한, 본 화소회로(2)는, 유지용량Ｃｓ를 보조할 목적으로, 보조 용량Ｃｓｕｂ이 드라이브 트랜지스터Ｔｒｄ의 소스S와 전원Ｖｃｃ과의 사이에 접속된다.
상기 구성에 있어서, 상기 구동부에 구비된 라이트 스캐너(4)는, 제1주사선 ＷＳ에 샘플링 트랜지스터Ｔｒ1을 개폐 제어하기 위한 제어신호를 공급한다. 보정용 스캐너(7)는 제2 주사선ＡＺ에 스위칭 트랜지스터Ｔｒ3을 개폐 제어하기 위한 제어신호를 출력한다. 수평 선택기(3)는 신호 선ＳＬ에 신호 전위Ｖｓｉｇ과 기준전위Ｖｒｅｆ와의 사이에서 전환하는 영상신호(입력 신호)를 공급한다. 이렇게, 주사선ＷＳ, ＡＺ 및 신호 선ＳＬ의 전위가 순차 행 주사에 맞춰서 변한다. 전원 라인의 전위는, 전원Ｖｃｃ에 고정되어 있다. 또 캐소드 전위Ｖｃａｔｈ 및 고정 전위Ｖｓｓ도 일정하다.
도 10은, 도 8 및 도 9에 나타낸 제2실시예에 따른 표시장치의 동작 설명에 사용된 타이밍 차트다. 본 실시예에서는, 신호 선ＳＬ이 1수평기간 1H에서, 신호 전위Vｓｉｇ, 기준전위Ｖｒｅｆ 및 오프 전위Ｖｏｆｆ의 3전위가 수행된다. 신호 전위Vｓｉｇ은 기준전위Ｖｒｅｆ보다 높고, 오프 전위Ｖｏｆｆ는 기준전위Ｖｒｅｆ보다 낮다. 이 오프 전위Ｖｏｆｆ는 드라이브 트랜지스터Ｔｒｄ를 컷오프하는데 사용된 소정의 전위다. 주사선ＷＳ에는 1필드(1f)로 2개의 제어신호 펄스가 공급된다. 제 1 제어신호 펄스는 전필드의 발광 기간부터 목표 필드의 비발광 기간으로 전환하도록 출력된다. 제 2 제어신호 펄스는, 목표 필드의 비발광 기간에서 한계 전압 보정, 신호 기록 및 이동도 보정을 행할 때에 공급된다.
타이밍T1에서는, 주사선ＷＳ에 제 1 제어신호 펄스가 인가된다. 이 때, 상기 신호 선ＳＬ의 전위는, 소정의 오프 전위Ｖｏｆｆ이다. 이어서, 샘플링 트랜지스터Ｔｒ1이 온 하고, 이 오프 전위Ｖｏｆｆ를 샘플링해서 드라이브 트랜지스터Ｔｒｄ의 게이트G에 인가한다. 이 때문에, 드라이브 트랜지스터Ｔｒｄ의 게이트G의 전위 가 저하된 후, 컷오프된다. 따라서, 화소회로에서, 발광 기간으로부터 비발광 기간으로 전환된다.
타이밍T1a에서, 제어신호ＡＺ가 로 레벨로부터 하이레벨로 전환되고, 스위칭 트랜지스터Ｔｒ3이 온 한다. 이에 따라 드라이브 트랜지스터Ｔｒｄ의 소스S에 기준전위Ｖｓｓ가 인가된다.
타이밍T2이 되면, 다시 주사선ＷＳ에 제어신호 펄스가 인가되어, 샘플링 트랜지스터Ｔｒ1이 온 한다. 이 때, 신호 선ＳＬ의 전위는 기준전위Ｖｒｅｆ이다. 기준전위Ｖｒｅｆ가 드라이브 트랜지스터Ｔｒｄ의 게이트G에 인가된다. 따라서, 드라이브 트랜지스터Ｔｒｄ의 게이트G-소스Ｓ간 전압Ｖｇｓ는 Ｖｒｅｆ-Ｖｓｓ로 나타낸 값과 같다. 여기에서, 부등식 Ｖｇｓ=Ｖｒｅｆ-Ｖｓｓ>Ｖｔｈ로 설정되어 있다. Ｖｒｅｆ-Ｖｓｓ의 값이 드라이브 트랜지스터Ｔｒｄ의 한계 전압Ｖｔｈ보다도 크지 않으면, 연속되는 한계 전압 보정을 정상으로 행할 수 없다. 이때, Ｖｇｓ=Ｖｒｅｆ-Ｖｓｓ>Ｖｔh이기 때문에, 드라이브 트랜지스터Ｔｒｄ는 이 시점에서 온 상태가 되고, 관통 전류가 전원 라인Ｖｃｃ으로부터 고정 전위Ｖｓｓ를 향해서 흐른다. 그러나, 타이밍T2 직후 타이밍T3에서 스위칭 트랜지스터Ｔｒ3이 오프되므로, 상기 관통 전류는 대부분 무시할 수 있다.
타이밍T3이 되면, 한계 전압 보정기간이 시작하고, 스위칭 트랜지스터Ｔｒ3을 오프해서 드라이브 트랜지스터Ｔｒｄ의 소스S를 고정 전위Ｖｓｓ로부터 분리한다. 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위(즉, 발광소자의 애노드 전위)가 캐소드 전위Ｖｃａｔｈ에 발광 소자ＥＬ의 한계 전압ＶｔｈＥＬ을 더한 값보다도 낮 은 한, 발광소자ＥＬ은 여전히 역바이어스 상태로 두어져, 소량의 리크 전류만이 흐른다. 따라서, 전원 라인Ｖｃｃ으로부터 드라이브 트랜지스터Ｔｒｄ를 통해서 공급된 전류는, 유지용량Ｃｓ와 보조용량Ｃｓｕｂ을 충전하기 위해서 사용되어진다. 이렇게, 유지용량Ｃｓ가 충전되므로, 드라이브 트랜지스터Ｔｒｄ의 소스 전위는 시간의 경과에 따라 Ｖｓｓ로부터 상승해간다. 소정 기간 경과 후, 드라이브 트랜지스터Ｔｒｄ의 소스 전위는 Ｖｒｅｆ-Ｖｔｈ의 레벨에 도달하고, Vｇｓ는 Ｖｔｈ와 같아진다. 이 시점에서, 드라이브 트랜지스터Ｔｒｄ가 컷오프하고, Ｖｔh에 해당하는 전압이 드라이브 트랜지스터Ｔｒｄ의 소스S와 게이트G와의 사이에 접속된 유지용량Ｃｓ에 저장된다. 한계 전압 보정이 완료한 시점이라도, 드라이브 트랜지스터Ｔｒｄ의 소스 전압Ｖｒｅｆ-Ｖｔｈ는 캐소드 전위Ｖｃａｔｈ에 발광 소자의 한계 전압ＶｔｈＥＬ을 더한 값보다도 낮다.
신호 기록기간 및 이동도 보정기간이 시작되는 타이밍T4에서는, 신호선ＳＬ을 기준전위Ｖｒｅｆ로부터 신호 전위Ｖｓｉｇ로 바꾼다. 신호 전위Ｖｓｉｇ은 계조에 대응한 전압이다. 이 시점에서, 샘플링 트랜지스터Ｔｒ1이 온 상태에 있으므로, 드라이브 트랜지스터Ｔｒｄ의 게이트G의 전위는 신호 전위Ｖｓｉｇ이 된다. 이에 따라, 드라이브 트랜지스터Ｔｒｄ가 온 하여, 전원 라인Ｖｃｃ으로부터 전류가 흐른다. 이 때문에, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위가 시간 경과에 따라 상승한다. 이 시점에서, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위가 발광 소자ＥＬ의 한계 전압ＶｔｈＥＬ과 캐소드 전압Ｖｃａｔｈ의 합을 초과하지 않으므로, 발광소자ＥＬ에는 소량의 리크 전류가 흐를 뿐이다. 드라이브 트랜지스터Ｔｒ ｄ로부터 공급된 전류는 그 대부분이 유지용량Ｃｓ와 보조 용량Ｃｓｕｂ의 충전에 사용되어진다. 이 유지용량Ｃｓ와 보조 용량Ｃｓｕｂ의 충전동안, 전술한 바와 같이 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위가 상승한다.
상기 신호 기록 기간에서는, 이미 드라이브 트랜지스터Ｔｒｄ의 한계 전압보정은 완료되었다. 이에 따라서, 드라이브 트랜지스터Ｔｒｄ가 공급하는 전류는 그 이동도μ을 반영한 것이 된다. 보다 구체적으로는, 드라이브 트랜지스터Ｔｒｄ의 이동도μ이 큰 경우, 드라이브 트랜지스터Ｔｒｄ가 공급하는 전류량이 커지고, 소스S의 전위상승도 빠르다. 반대로, 드라이브 트랜지스터Ｔｒｄ의 이동도μ이 작은 경우, 드라이브 트랜지스터Ｔｒｄ의 전류공급량은 작아지고, 소스S의 전위상승은 늦어진다. 이렇게, 드라이브 트랜지스터Ｔｒｄ의 출력 전류를 유지용량Ｃｓ에 부귀환함으로써, 드라이브 트랜지스터Ｔｒｄ의 게이트G-소스Ｓ간 전압Ｖｇｓ는 이동도μ를 반영한 값이 되고, 일정시간 경과 후에는 완전하게 이동도μ를 보정한 Ｖｇｓ의 값이 된다. 즉, 상기 신호 기록 기간에서는 드라이브 트랜지스터Ｔｒｄ로부터 출력된 전류를 유지용량Ｃｓ에 부귀환함으로써 드라이브 트랜지스터Ｔｒｄ의 이동도μ의 보정도 동시에 행해진다.
목표 필드의 발광 기간이 시작되는 타이밍T5에서는, 샘플링 트랜지스터Ｔｒ1이 오프하고, 드라이브 트랜지스터Ｔｒｄ의 게이트G가 신호 선ＳＬ로부터 분리된다. 이에 따라 드라이브 트랜지스터Ｔｒｄ의 게이트G의 전위의 상승이 가능해지고, 유지용량Ｃｓ에 유지된 Ｖｇｓ의 값을 일정하게 유지하면서, 게이트G의 전위상승에 연동해서 소스S의 전위도 상승한다. 이 때문에, 발광 소자ＥＬ의 역바이어스 상태 가 해제되고, 드라이브 트랜지스터Ｔｒｄ는 게이트와 소스간 전압Ｖｇｓ에 따라 드레인 전류Ｉｄｓ를 발광소자ＥＬ에 흘린다. 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위는, 발광소자ＥＬ에 전류가 흐를 때까지 상승하고서, 발광소자ＥＬ이 발광한다. 발광소자EL의 발광 기간이 길어지면, 발광소자ＥＬ의 전류-전압특성은 변화된다. 그러므로, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위도 변화된다. 그렇지만, 드라이브 트랜지스터Ｔｒｄ의 게이트와 소스간 전압Ｖｇｓ는 부트스트랩 동작을 수행하여 일정하게 유지되므로, 발광소자ＥＬ에 흐르는 전류는 변화되지 않는다. 따라서, 발광소자ＥＬ의 전류-전압특성이 열화해도, 일정한 드레인전류Ｉｄｓ가 발광소자EL을 계속 흐른다. 발광소자ＥＬ의 휘도가 변화되지 않는다.
도 11은, 본 발명에 따른 표시장치의 제3실시예를 나타내는 전체 구성도다. 제3실시예에 따른 표시장치는 전술한 제2실시예에 따른 표시장치와 같이 주변의 구동부가 2개의 스캐너로 구성되어 있다. 상기 제1실시예에 따른 표시장치와 비교해서, 한층더 협액자화를 달성하고 있다. 도 11에 나타나 있는 바와 같이, 본 표시장치는, 화소 어레이부(1)와 이 화소 어레이부(1)를 구동하는 구동부로 이루어진다. 화소 어레이부(1)는, 행 주사선ＷＳ와, 열 신호 선ＳＬ과, 상기 행 주사선ＷＳ와 열 신호 선ＳＬ이 교차하는 부분에 행렬형으로 배치된 화소회로(2)와, 각 화소회로(2)의 개개의 행을 따라서 배치된 급전선(전원 라인)ＶＬ을 구비하고 있다. 또한 본 실시예에 따른 표시장치는, Ｒ, Ｇ 또는 Ｂ화소인 각 화소회로(2)를 사용하여 컬러 표시가 가능하다. 그렇지만, 칼라 표시가 가능한 상기 표시장치는 반드시 사용되지 않아도 되고, 단색의 표시장치가 사용되어도 된다. 상기 구동부는, 각 주사 선ＷＳ에 순차로 제어신호를 공급해서 화소회로(2)를 행단위로 순차로 주사하는 라이트 스캐너(4)와, 순차 행 주사에 맞춰서 각 급전 선ＶＬ에 제1전위와 제2전위 사이에서 전환하는데 사용된 전원전압을 공급하는 전원 스캐너(6)와, 상기 순차 행 주사에 맞춰서 열 신호 선ＳＬ에 구동신호로서 기능하는 신호 전위와 기준전위를 공급하는 신호 선택기(수평 선택기)(3)를 구비한다.
도 12는, 도 11에 나타낸 표시장치에 포함되는 화소회로(2)의 구체적인 구성 및 결선관계를 도시하는 회로도다. 도 9에 나타낸 제2실시예의 화소회로와 비교하면, 트랜지스터의 개수가 3개로부터 2개로 삭감되고 있고, 화소의 고선명화가 가능하게 된다. 도 12에 도시한 것처럼, 화소회로(2)는 유기ＥＬ소자 등의 발광소자ＥＬ과, 샘플링 트랜지스터Ｔｒ1과, 드라이브 트랜지스터Ｔｒｄ와, 유지용량Ｃｓ를 포함한다. 샘플링 트랜지스터Ｔｒ1은, 그 제어 단자(게이트)가 대응하는 주사선ＷＳ에 접속하고, 한 쌍의 전류단자(소스 및 드레인)의 한 쪽이 대응하는 신호 선ＳＬ에 접속하고, 다른 쪽이 드라이브 트랜지스터Ｔｒｄ의 제어 단자(게이트G)에 접속한다. 드라이브 트랜지스터Ｔｒｄ는, 한 쌍의 전류단자(소스S 및 드레인)의 한쪽이 발광 소자ＥＬ에 접속하고, 다른 쪽이 대응하는 급전선ＶＬ에 접속하고 있다. 본 실시예에서는, 드라이브 트랜지스터Ｔｒｄ가 N채널형이며, 그 드레인이 급전선ＶＬ에 접속하는 한편, 소스S가 출력 노드로서 발광소자ＥＬ의 애노드에 접속하고 있다. 발광소자ＥＬ의 캐소드는 소정의 캐소드 전위Ｖｃａｔｈ에 접속하고 있다. 유지용량Ｃｓ는 드라이브 트랜지스터Ｔｒｄ의 한 쪽의 전류단자인 소스S와 제어 단자인 게이트G의 사이에 접속하고 있다.
상기 구성에 있어서, 샘플링 트랜지스터Ｔｒ1은 주사선ＷＳ로부터 공급된 제어신호에 따라 도통하여, 신호 선ＳＬ로부터 공급된 신호 전위를 샘플링해서 유지용량Ｃｓ에 유지한다. 드라이브 트랜지스터Ｔｒｄ는, 제1전위(고전위Ｖｃｃ)에 있는 급전선ＶＬ로부터 전류의 공급을 받아 유지용량Ｃｓ에 유지된 신호 전위에 따라 구동전류를 발광소자ＥＬ에 흘린다. 라이트 스캐너(4)는, 신호 선ＳＬ이 신호 전위에 있는 기간에 샘플링 트랜지스터Ｔｒ1을 도통상태로 하도록, 소정의 펄스폭의 제어신호를 상기 주사선ＷＳ에 출력함으로써, 유지용량Ｃｓ에 신호 전위를 유지함과 동시에 드라이브 트랜지스터Ｔｒｄ의 이동도μ에 대한 보정을 신호 전위에 첨가한다. 이어서, 드라이브 트랜지스터Ｔｒｄ는 유지용량Ｃｓ에 유지된 신호 전위Ｖｓｉｇ에 따라 구동전류를 발광소자ＥＬ에 공급하여, 발광소자EL이 발광되게 한다.
본 화소회로(2)는, 전술한 이동도 보정기능에 더해 한계 전압 보정기능도 구비하고 있다. 즉, 전원 스캐너(6)는, 샘플링 트랜지스터Ｔｒ1이 신호 전위Ｖｓｉｇ을 샘플링하기 전에, 제1타이밍에서 급전선ＶＬ을 제1전위(고전위Ｖｃｃ)로부터 제2전위(저전위Ｖｓｓ2)로 바꾼다. 또 라이트 스캐너(4)는 샘플링 트랜지스터Ｔｒ1이 신호 전위Ｖｓｉｇ을 샘플링하기 전에, 제2타이밍에서 샘플링 트랜지스터Ｔｒ1을 도통시켜서 신호 선ＳＬ로부터 공급된 기준전위Ｖｓｓ1을 드라이브 트랜지스터Ｔｒｄ의 게이트G에 인가함과 아울러 드라이브 트랜지스터Ｔｒｄ의 소스S를 제2전위(Ｖｓｓ2)로 세트한다. 전원 스캐너(6)는 제2타이밍 후의 제3타이밍에서 급전선ＶＬ을 제2전위Ｖｓｓ2로부터 제1전위Ｖｃｃ로 바꾸고, 드라이브 트랜지스터Ｔｒｄ의 한계 전압Ｖｔｈ에 해당하는 전압을 유지용량Ｃｓ에 유지한다. 이러한 한계 전압보정 기 능을 수행함으로써, 화소마다 변동하는 드라이브 트랜지스터Ｔｒｄ의 한계 전압Ｖｔｈ의 영향을 캔슬할 수 있다.
또한, 본 화소회로(2)는, 부트스트랩 기능을 구비하고 있다. 즉, 라이트 스캐너(4)는 유지용량Ｃｓ에 신호 전위Ｖｓｉｇ이 유지된 단계에서 주사선ＷＳ에 대한 제어신호의 인가를 해제하고, 샘플링 트랜지스터Ｔｒ1을 비도통상태로 해서 드라이브 트랜지스터Tｒｄ의 게이트G을 신호 선ＳＬ로부터 전기적으로 분리한다. 이 결과로서, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위변동에 게이트G의 전위가 연동하여서, 게이트G와 소스Ｓ간의 전압Ｖｇｓ를 일정하게 유지할 수 있다.
도 13은, 도 12에 나타낸 화소회로(2)의 동작 설명에 사용된 타이밍 차트다. 도 13을 참조하면, 시간축을 따라서, 주사선ＷＳ의 전위변화, 급전선ＶＬ의 전위변화 및 신호 선ＳＬ의 전위변화가 도시되어 있다. 이것들의 전위변화와 아울러, 드라이브 트랜지스터의 게이트G 및 소스S의 전위변화도 도시되어 있다.
본 실시예의 특징은, 주사선ＷＳ에, 샘플링 트랜지스터Ｔｒ1을 온 하기 위해서 제어신호 펄스가 인가된다는 것이다. 3개의 제어신호 펄스는 화소 어레이부의 순차 행 주사에 맞춰서 1필드(1f)주기로 주사선ＷＳ에 인가된다. 이 3개의 제어신호 펄스 중에서, 제1 펄스, 제2 펄스 및 제3 펄스는, 펄스 P0, 펄스 P1 및 펄스 P2로서 각각 정의된다. 급전선ＶＬ의 전위는, 1필드 주기(1f)로 고전위Ｖｃｃ와 저전위Ｖｓｓ2의 사이에서 전환된다. 신호선ＳＬ에는, 1수평 주사 기간(1H) 내에서 신호 전위Ｖｓｉｇ과 소정의 기준전위Ｖｓｓ1이 전환하는 구동신호를 공급하고 있다.
도 13의 타이밍 차트에 나타나 있는 바와 같이, 화소는 목표 필드 앞의 필드 의 발광 기간이 끝나면, 그 목표 필드에서 비발광 기간이 시작된다. 목표 필드의 비발광 기간이 끝나면, 발광 기간이 목표 필드에서 시작된다. 그 비발광 기간에서는, 준비 동작, 한계 전압 보정, 신호 기록, 및 이동도 보정을 행한다.
앞 필드의 발광 기간에서는, 급전선ＶＬ이 고전위Ｖｃｃ에 있고, 드라이브 트랜지스터Ｔｒｄ가 구동전류Ｉｄｓ를 발광소자ＥＬ에 공급하고 있다. 구동전류Ｉｄｓ는 고전위Ｖｃc에 있는 급전선ＶＬ로부터 드라이브 트랜지스터Ｔｒｄ를 거쳐서 발광소자ＥＬ을 통과하여, 캐소드 라인에 흘러 들어 오고 있다.
계속해서, 목표 필드의 비발광 기간에 들어가면, 타이밍T1에서는, 주사선ＷＳ에 제 1 제어신호 펄스 P0이 인가된다. 이 때, 신호 선ＳＬ의 전위는, 소정의 기준전위Ｖｓｓ1이다. 샘플링 트랜지스터Ｔｒ1은, 제 1 제어신호 펄스P0에 응답해서 온 하고, 신호 선ＳＬ로부터 소정의 기준전위Ｖｓs1을 드라이브 트랜지스터Ｔｒｄ의 게이트에 인가된다. 이에 따라, 드라이브 트랜지스터Ｔｒｄ의 게이트G의 전위는 급격하게 저하하여서, 컷오프 상태가 된다. 이 결과, 화소는 발광 기간으로부터 비발광 기간으로 전환한다.
계속해서, 타이밍T1a에서는, 급전선ＶＬ의 전위를 고전위Ｖｃｃ로부터 저전위Ｖｓｓ2로 전환한다. 이에 따라, 급전선ＶＬ은 기준전위Ｖｓｓ2까지 방전되고, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위도 기준전위Ｖｓｓ2까지 하강한다.
이어서, 타이밍T2가 되면, 주사선ＷＳ의 전위를 저레벨로부터 고레벨로 바꾸어서, 샘플링 트랜지스터Ｔｒ1이 도통상태가 된다. 이 때, 신호 선ＳＬ은 기준전위Vｓｓ1에 있다. 따라서, 드라이브 트랜지스터Ｔｒｄ의 게이트G의 전위는 도통한 샘 플링 트랜지스터Ｔｒ1을 통해서 신호 선ＳＬ의 기준전위Ｖｓｓ1이 된다. 이 때, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위는 기준전위Ｖｓｓ1보다도 충분히 낮은 전위Ｖｓｓ2에 있다. 이와 같이 해서, 드라이브 트랜지스터Ｔｒｄ의 게이트G과 소스S 사이의 전압Ｖｇｓ가 드라 이브 트랜지스터Ｔｒｄ의 한계 전압Ｖｔｈ보다 커지도록 초기화된다. 타이밍T1으로부터 타이밍T3까지의 기간은, 드라이브 트랜지스터Ｔｒｄ의 게이트G와 소스Ｓ간 전압Ｖｇｓ를 미리 드라이브 트랜지스터Ｔｒｄ의 한계전압Ｖｔｈ보다 높은 전압으로 설정하는 준비 기간이다.
타이밍T3에서는, 급전선ＶＬ이 저전위Ｖｓｓ2로부터 고전위Ｖｃｃ로 전환되고, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위가 상승을 시작한다. 드라이브 트랜지스터Ｔｒｄ의 게이트G와 소스Ｓ간 전압Ｖｇｓ가 한계 전압Ｖｔｈ가 되는 경우, 전류가 컷오프한다. 이렇게 해서, 드라이브 트랜지스터Ｔｒｄ의 한계 전압Ｖｔｈ에 대응한 전압이 유지용량Ｃｓ에 저장된다. 이러한 처리가, 한계 전압 보정이다. 이 때, 전류가 상기 유지용량Ｃｓ에 흐르고, 발광 소자ＥＬ에는 흐르지 않도록 하기 위해서, 발광소자ＥＬ이 컷오프될 수 있는 전위로 캐소드 전위Ｖｃａｔｈ를 설정한다.
타이밍T4에서는, 주사선ＷＳ의 전위가 하이레벨로부터 로 레벨로 전환된다. 즉, 주사선ＷＳ에 인가된 펄스P1이 해제된 후, 샘플링 트랜지스터Ｔｒ1은 오프 상태가 된다. 그래서, 펄스P1은 한계 전압 보정을 행하기 위해서, 샘플링 트랜지스터Ｔｒ1의 게이트에 인가된다.
이어서, 신호 선ＳＬ의 전위는 기준전위Ｖｓｓ1로부터 신호 전위Ｖｓｉｇ로 전환된다. 타이밍T5에서는, 주사선ＷＳ의 전위가 로 레벨로부터 하이레벨로 전환된다. 즉, 펄스P2는 샘플링 트랜지스터Ｔｒ1의 게이트에 인가된다. 이에 따라, 샘플링 트랜지스터Ｔｒ1은 다시 온 하고, 신호 선ＳＬ로부터 공급된 신호 전위Ｖｓｉｇ를 샘플링한다. 이에 따라서, 드라이브 트랜지스터Ｔｒｄ의 게이트G의 전위는 신호 전위Ｖｓｉｇ이 된다. 이때, 발광소자ＥＬ이 컷오프 상태(하이 임피던스 상태)에 있으므로, 드라이브 트랜지스터Ｔｒｄ의 드레인과 소스의 사이에 흐르는 전류는 유지용량Ｃｓ와 발광소자ＥＬ의 등가용량에 흘러서, 충전을 시작한다. 샘플링 트랜지스터Ｔｒ1이 오프하는 타이밍T6까지, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위는 전압ΔV만큼 상승한다. 이렇게 해서, 신호 전위Ｖｓｉｇ는 한계전압Ｖｔｈ에 더해진 후, 유지용량Ｃｓ에 저장되고, 이동도 보정용의 전압ΔV가 유지용량Ｃｓ에 유지된 전압으로부터 감산된다. 따라서, 타이밍T5로부터 타이밍T6까지의 기간은 신호 기록 기간 및 이동도 보정기간이다. 환언하면, 주사선ＷＳ에 펄스P2가 인가되면, 신호 기록 및 이동도 보정이 행해진다. 신호 기록기간 및 이동도 보정기간T5-T6은, 펄스P2의 펄스폭과 같다. 즉, 펄스P2의 펄스폭에 따라 이동도 보정기간을 결정한다.
이렇게 신호 기록 기간T5-T6에서는 신호 전위Ｖｓｉｇ의 저장과 보정량ΔV의 조정이 동시에 행해진다. 신호전위Ｖｓｉｇ이 높을수록, 드라이브 트랜지스터Ｔｒｄ가 공급하는 전류량Ｉｄs는 커지고, 상기 보정량ΔV의 절대치도 커진다. 따라서, 발광 휘도 레벨에 따라 이동도 보정이 행해진다. 신호전위Ｖｓｉｇ가 일정하다고 가정한다. 이 경우, 이동도μ가 클수록, 보정량ΔV의 절대치가 커진다. 즉, 이동도 μ가 클수록, 유지용량Ｃｓ에 대한 부귀환량ΔV가 커진다. 이에 따라서, 화소마다의 이동도μ의 변동을 캔슬할 수 있다.
타이밍T6이 되면, 전술한 바와 같이, 주사선ＷＳ의 전위가 저레벨로 전환되고, 샘플링 트랜지스터Ｔｒ1은 오프 상태가 된다. 이에 따라, 드라이브 트랜지스터Ｔｒd의 게이트G은 신호 선ＳＬ로부터 분리된다. 동시에, 드레인 전류Ｉｄｓ가 발광소자ＥＬ을 흐르기 시작한다. 그 결과, 발광소자ＥＬ의 애노드 전위는 구동전류Ｉｄｓ에 따라 상승한다. 즉, 발광소자ＥＬ의 애노드 전위의 상승은, 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위 상승이다. 드라이브 트랜지스터Ｔｒｄ의 소스S의 전위가 상승하면, 유지용량Ｃｓ의 부트스트랩 동작에 의해 드라이브 트랜지스터Ｔｒｄ의 게이트G의 전위도 연동해서 상승한다. 게이트 전위의 상승량은 소스 전위의 상승량과 같다. 이에 따라서, 발광 기간 동안 드라이브 트랜지스터Ｔｒｄ의 게이트G와 소스Ｓ간 전압Ｖｇｓ는 일정하게 유지된다. 이때, 전압Ｖｇｓ의 값은, 신호 전위Ｖｓｉｇ에 한계 전압Ｖｔｈ의 보정과 이동량μ의 보정을 수행하여 얻어진 값이다. 드라이브 트랜지스터Ｔｒｄ는, 포화 영역에서 동작한다. 즉, 드라이브 트랜지스터Ｔｒｄ는, 게이트G와 소스Ｓ간 전압Ｖｇｓ에 따라 구동전류Ｉｄｓ를 공급한다. 이때, 상기 전압Ｖｇｓ의 값은, 신호 전위Ｖｓｉｇ에 한계 전압Ｖｔｈ의 보정과 이동량μ의 보정을 수행하여 얻어진 값이다.
본 발명의 실시예에 따른 표시장치는, 도 14에 나타낸 박막 디바이스를 구비한다. 도 14는, 절연성의 기판에 형성된 화소의 모식적인 단면도이다. 도 14에 나타나 있는 바와 같이, 화소는, 복수의 박막 트랜지스터로 이루어진 트랜지스터부 (본 도면에서는 1개의 ＴＦＴ만을 예시), 유지용량 등의 용량부 및 유기ＥＬ소자 등의 발광부를 포함한다. 상기 절연성 기판 위에, ＴＦＴ프로세스를 수행하여 상기 트랜지스터부와 용량부가 형성되고, 이 위에 유기ＥＬ소자 등의 발광부가 형성된다. 이 발광부 위에 접착제를 사용하여 투명한 대향기판을 붙여서 플랫 패널을 만든다.
본 발명의 실시예에 따른 표시장치는, 도 15에 나타나 있는 바와 같이, 모듈형 플랫 표시장치이어도 된다. 예를 들면, 절연성의 기판 위에, 유기ＥＬ소자, 박막트랜지스터, 박막용량으로 이루어진 각 화소를 매트릭스 모양으로 집적 형성한 화소 어레이부를 형성한다. 이 화소 어레이부(화소매트릭스부)를 둘러싸게 접착제를 도포하고, 유리 등의 대향기판을 그 화소 어레이부에 부착한다. 그래서, 표시 모듈을 생성한다. 이 투명한 대향기판에는 필요에 따라, 칼라필터, 보호막, 차광막 등을 부착해도 된다. 상기 표시 모듈에는, 외부에서 화소 어레이부에 또는 화소 어레이부로부터 신호를 송신 또는 출력하기 위한 커넥터로서 예를 들면 ＦＰＣ(플렉시블 프린트 회로)가 구비되어도 된다.
이상에서 설명한 본 발명의 실시예에 따른 표시장치는, 플랫 패널 표시장치이고, 여러 가지 전자기기, 예를 들면 디지탈 카메라, 노트형 퍼스널컴퓨터, 휴대전화, 비디오 카메라 등, 전자기기에 입력되었거나, 혹은, 전자기기내에서 생성한 영상신호를 화상 또는 영상으로서 표시하는 모든 분야의 전자기기의 디스플레이에 적용하는 것이 가능하다. 이하, 이러한 표시장치가 적용된 전자기기의 예를 게시한다.
도 16은 본 발명의 실시예에 따른 표시장치를 사용하는 텔레비전 세트이다. 이 텔레비전 세트는, 프런트 패널(12)과 필터 유리(13)로 구성된 영상 표시 화면(11)을 포함한다. 이 텔레비전 세트는, 본 발명의 실시예에 따른 표시장치를 그 영상 표시 화면(11)에 적용하여서 제작된다.
도 17은 본 발명의 실시예에 따른 표시장치를 사용하는 디지탈 카메라이다. 도 17에서, 상부도가 디지탈 카메라의 정면도이고, 하부도가 디지털 카메라의 배면도다. 이 디지탈 카메라는, 촬영 렌즈, 플래쉬용 발광부(15), 표시부(16), 콘트롤 스위치, 메뉴 스위치 및 셔터(19)를 포함한다. 상기 디지털 카메라는, 본 발명의 실시예에 따른 표시장치를 그 표시부(16)에 사용하여서 제작된다.
도 18은 본 발명의 실시예에 따른 표시장치를 사용하는 노트형 퍼스널 컴퓨터이다. 본체(20)는 글자를 입력하는데 사용된 키보드(21)를 포함하고, 본체 커버는 화상을 표시하는데 사용된 표시부(22)를 포함한다. 이러한 노트형 퍼스널 컴퓨터는, 본 발명의 실시예에 따른 표시장치를 그 표시부(22)에 적용하여서 제작된다.
도 19는 본 발명의 실시예에 따른 표시장치를 사용하는 휴대 단말장치이다. 도 19에서, 왼쪽은 열린 상태를 의미하고, 오른쪽은 닫은 상태를 나타낸다. 상기 휴대 단말장치는, 상측 하우징(23), 하측 하우징(24), 연결부(힌지부)(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(28), 카메라(29)를 구비한다. 이 휴대 단말장치는, 본 발명의 실시예에 따른 표시장치를 상기 디스플레이(26)와 상기 서브 디스플레이(27)에 적용하여서 제작된다.
도 20은 본 발명의 실시예에 따른 표시장치를 사용하는 비디오 카메라이다. 이 비디오 카메라는, 본체(30), 전방측에 설치된 촬영 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36)를 구비한다. 상기 비디오 카메라는, 본 발명의 실시예에 따른 표시장치를 상기 모니터(36)에 적용하여서 제작된다.
당업자는, 여러 가지 변경, 조합, 부조합 및 변형이 첨부된 청구항의 범위나 그 동등한 것 내에 있는 한 설계 요구사항과 다른 요소에 따라 일어날 수도 있다는 것을 알아야 한다.
도 1은 예시적인 표시장치의 전체 구성을 나타내는 블록도,
도 2는 도 1에 나타낸 예시적인 표시장치에 구비되는 화소의 구성 예를 나타내는 회로도,
도 3은 도 2에 나타낸 화소의 동작 설명에 사용된 회로도,
도 4는 예시적인 표시장치의 동작 설명에 사용된 타이밍 차트,
도 5는 본 발명에 따른 표시장치의 제1실시예를 나타내는 전체 블록도,
도 6은 도 5에 나타낸 제1실시예에 구비된 화소의 구성을 나타내는 회로도,
도 7은 제1실시예에 따른 표시장치의 동작 설명에 사용된 타이밍 차트,
도 8은 본 발명에 따른 표시장치의 제2실시예를 나타내는 전체 구성 도,
도 9는 제2실시예에 따른 표시장치에 구비된 화소의 구성을 나타내는 회로도,
도 10은 제2실시예에 따른 표시장치의 동작 설명에 사용된 타이밍 차트,
도 11은 본 발명에 따른 표시장치의 제3실시예를 나타내는 전체 구성 도,
도 12는 도 11에 나타낸 제3실시예에 따른 표시장치에 구비된 화소의 구성을 나타내는 회로도,
도 13은 제3실시예에 따른 표시장치의 동작 설명에 사용된 타이밍 차트,
도 14는 본 발명의 실시예에 따른 표시장치의 디바이스 구성을 나타내는 단면도,
도 15는 본 발명의 실시예에 따른 표시장치의 모듈 구성을 나타내는 평면도,
도１６은 본 발명의 실시예에 따른 표시장치를 구비한 텔레비전 세트를 나타내는 사시도,
도１７은 본 발명의 실시예에 따른 표시장치를 구비한 디지탈 스틸 카메라를 나타내는 사시도,
도１８은 본 발명의 실시예에 따른 표시장치를 구비한 노트형 퍼스널컴퓨터 의 사시도,
도 19는 본 발명의 실시예에 따른 표시장치를 구비한 휴대 단말장치를 나타내는 모식도,
도２０은 본 발명의 실시예에 따른 표시장치를 구비한 비디오 카메라를 나타내는 사시도다.

Claims (5)

  1. 화소 어레이부와,
    상기 화소 어레이부를 구동하는 구동부를 구비하고,
    상기 화소 어레이부는, 행 주사선들과, 열 신호 선들과, 상기 행 주사선들과 상기 열 신호 선들이 교차하는 부분에 행렬형으로 배치된 화소들을 구비하고,
    상기 구동부는 적어도, 필드마다 행 주사선들을 순차로 주사해서 각 행 주사선에 제어신호를 공급하는 라이트 스캐너와, 상기 순차 행 주사에 맞춰서 각 열 신호 선에 영상신호를 공급하는 신호 선택기를 구비하고,
    상기 각 화소는, 유지용량과, 발광소자와, 샘플링 트랜지스터를 포함하고, 상기 샘플링 트랜지스터는, 제어 단자와 한 쌍의 전류단자를 갖고, 상기 제어신호에 따라 온 해 상기 영상신호를 샘플링해서 상기 유지용량에 저장하고, 상기 드라이브 트랜지스터는, 제어단자와 한 쌍의 전류단자를 갖고, 상기 유지용량에 저장된 영상신호에 따라 구동전류를 상기 발광소자에 공급하고,
    상기 샘플링 트랜지스터의 제어단자는 상기 행 주사선 중 하나에 접속되고, 상기 샘플링 트랜지스터의 전류단자의 한쪽은 상기 열 신호 선 중 하나에 접속되고, 상기 샘플링 트랜지스터의 전류단자의 다른 쪽은 상기 드라이브 트랜지스터의 제어단자에 접속되고, 상기 드라이브 트랜지스터의 전류단자의 한쪽은 전원에 접속되고, 상기 드라이브 트랜지스터의 전류단자의 다른쪽은 발광소자에 접속되고, 상기 유지용량은 상기 드라이브 트랜지스터의 제어단자에 접속되고,
    상기 각 화소는, 각 필드에서 발광 기간과 비발광 기간에 동작하고, 비발광 기간에 상기 드라이브 트랜지스터의 한계전압 보정처리, 유지용량에 영상신호를 저장하는 처리 및 상기 드라이브 트랜지스터의 이동도를 보정하는 처리를 행하고,
    상기 신호 선택기는, 각 열 신호 선에 대하여 영상신호뿐만 아니라 발광소자를 소등하기 위한 소정 전위를 공급하고,
    상기 라이트 스캐너는, 열 신호 선들로부터 영상신호를 화소에 공급하기 위한 제어신호의 이외에, 열 신호 선들로부터 소정 전위를 화소에 공급하기 위한 제어신호를 각 행 주사선에 공급하고,
    상기 샘플링 트랜지스터는, 상기 라이트 스캐너로부터 공급된 제어신호에 따라 열 신호 선 중 하나로부터 상기 소정 전위를 얻어서 상기 드라이브 트랜지스터의 제어 단자에 인가하여 발광소자를 소등해서 발광 기간으로부터 비발광 기간으로 전환하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 유지용량은, 각 화소에서 상기 드라이브 트랜지스터의 제어 단자와 상기 전류단자의 다른 쪽 사이에 접속되고,
    상기 각 화소는, 상기 영상신호의 샘플링에 앞서, 상기 드라이브 트랜지스터가 컷오프할 때까지 상기 드라이브 트랜지스터에 전류를 보내고, 그 드라이브 트랜지스터가 컷오프했을 때 상기 드라이브 트랜지스터의 제어 단자와 상기 드라이브 트랜지스터의 전류단자의 다른 쪽 사이의 전압을 얻어서, 상기 유지용량에 그 얻어진 전압을 저장하여서 상기 드라이브 트랜지스터의 한계 전압 보정처리를 수행하는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 유지용량은, 각 화소에서 상기 드라이브 트랜지스터의 제어 단자와 상기 전류단자의 다른 쪽 사이에 접속되고,
    상기 각 화소는, 상기 샘플링 트랜지스터가 온 해서 영상신호를 상기 유지용량에 저장할 때, 상기 드라이브 트랜지스터에 흐르는 구동전류를 소정의 보정기간 상기 유지용량에 부귀환하여서 상기 드라이브 트랜지스터의 이동도를 보정하는 처리를 수행하는 것을 특징으로 하는 표시장치.
  4. 청구항 1에 기재된 표시장치를 포함한 전자기기.
  5. 화소 어레이부와, 이 화소 어레이부를 구동하는 구동부로 이루어지고,
    상기 화소 어레이부는, 행 주사선들과, 열 신호 선들과, 상기 행 주사선들과 상기 열 신호 선들이 교차하는 부분에 행렬형으로 배치된 화소들을 구비하고,
    상기 구동부는 적어도, 필드마다 행 주사선들을 순차로 주사해서 각 행 주사선에 제어신호를 공급하는 라이트 스캐너와, 상기 순차 행 주사에 맞춰서 각 열 신호 선에 영상신호를 공급하는 신호 선택기를 구비하고,
    상기 각 화소는, 유지용량과, 발광소자와, 샘플링 트랜지스터를 포함하고, 상기 샘플링 트랜지스터는, 제어 단자와 한 쌍의 전류단자를 갖고, 상기 제어신호에 따라 온 해 상기 영상신호를 샘플링해서 상기 유지용량에 저장하고, 상기 드라이브 트랜지스터는, 제어단자와 한 쌍의 전류단자를 갖고, 상기 유지용량에 저장된 영상신호에 따라 구동전류를 상기 발광소자에 공급하고,
    상기 샘플링 트랜지스터의 제어단자는 상기 행 주사선 중 하나에 접속되고, 상기 샘플링 트랜지스터의 전류단자의 한쪽은 상기 열 신호 선 중 하나에 접속되고, 상기 샘플링 트랜지스터의 전류단자의 다른 쪽은 상기 드라이브 트랜지스터의 제어단자에 접속되고, 상기 드라이브 트랜지스터의 전류단자의 한쪽은 전원에 접속되고, 상기 드라이브 트랜지스터의 전류단자의 다른쪽은 발광소자에 접속되고, 상 기 유지용량은 상기 드라이브 트랜지스터의 제어단자에 접속되는, 표시장치의 구동방법으로서,
    필드마다 발광 기간과 비발광 기간에서 각 화소를 동작시켜, 상기 드라이브 트랜지스터의 한계전압 보정처리, 유지용량에 영상신호를 저장하는 처리 및 상기 드라이브 트랜지스터의 이동도를 보정하는 처리를 행하게 하는 단계와,
    각 열 신호 선에 대하여 영상신호뿐만 아니라 발광소자를 소등하기 위한 소정 전위를 상기 신호 선택기가 공급하게 하는 단계와,
    상기 열 신호 선들로부터 영상신호를 화소에 공급하기 위한 제어신호의 이외에, 열 신호 선들로부터 소정 전위를 화소에 공급하기 위한 제어신호를 상기 라이트 스캐너가 각 행 주사선에 공급하게 하는 단계와,
    상기 샘플링 트랜지스터가, 상기 라이트 스캐너로부터 공급된 제어신호에 따라 열 신호 선 중 하나로부터 상기 소정 전위를 얻어서 상기 드라이브 트랜지스터의 제어 단자에 인가하여서 발광소자를 소등하여 발광 기간으로부터 비발광 기간으로 전환되게 하는 단계를 포함한 것을 특징으로 하는 표시장치의 구동방법.
KR1020080046961A 2007-05-21 2008-05-21 표시장치, 표시장치 구동방법 및 전자기기 KR20080103001A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00133862 2007-05-21
JP2007133862A JP4470960B2 (ja) 2007-05-21 2007-05-21 表示装置及びその駆動方法と電子機器

Publications (1)

Publication Number Publication Date
KR20080103001A true KR20080103001A (ko) 2008-11-26

Family

ID=40071932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046961A KR20080103001A (ko) 2007-05-21 2008-05-21 표시장치, 표시장치 구동방법 및 전자기기

Country Status (5)

Country Link
US (3) US8325109B2 (ko)
JP (1) JP4470960B2 (ko)
KR (1) KR20080103001A (ko)
CN (1) CN101312008B (ko)
TW (1) TW200907901A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081930A (ko) * 2009-01-06 2010-07-15 소니 주식회사 유기 일렉트로루미네선스 발광부의 구동 방법
KR20100107394A (ko) * 2009-03-25 2010-10-05 소니 주식회사 표시장치 및 전자기기
KR20120022720A (ko) * 2009-05-22 2012-03-12 파나소닉 주식회사 표시 장치 및 그 구동 방법
KR20140071236A (ko) * 2012-12-03 2014-06-11 삼성디스플레이 주식회사 표시 장치 및 구동 방법
US10909923B2 (en) 2019-05-07 2021-02-02 Samsung Display Co., Ltd. Pixel circuit and display device including the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470960B2 (ja) * 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4640449B2 (ja) 2008-06-02 2011-03-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2010002498A (ja) 2008-06-18 2010-01-07 Sony Corp パネルおよび駆動制御方法
JP4784780B2 (ja) * 2008-06-30 2011-10-05 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
JP2010020034A (ja) * 2008-07-10 2010-01-28 Sony Corp 画像表示装置
JP2010038928A (ja) * 2008-07-31 2010-02-18 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP2010145893A (ja) * 2008-12-22 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5386994B2 (ja) 2009-01-09 2014-01-15 ソニー株式会社 表示装置および電子機器
JP5230806B2 (ja) * 2009-05-26 2013-07-10 パナソニック株式会社 画像表示装置およびその駆動方法
JP5282970B2 (ja) * 2009-07-14 2013-09-04 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
KR101056247B1 (ko) * 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN102714019B (zh) 2010-09-06 2015-07-08 株式会社日本有机雷特显示器 显示装置及其驱动方法
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US8809948B1 (en) 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
US8951867B2 (en) 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
KR102124043B1 (ko) * 2013-07-25 2020-06-18 삼성디스플레이 주식회사 화소 배열 구조 및 이를 채용하는 표시 장치
JP6153830B2 (ja) 2013-09-13 2017-06-28 株式会社ジャパンディスプレイ 表示装置及びその駆動方法
CN110910832B (zh) 2014-05-14 2022-10-21 索尼公司 显示单元、驱动方法以及电子设备
CN104050918B (zh) * 2014-06-16 2016-02-03 上海和辉光电有限公司 像素单元驱动电路及显示装置
WO2016056211A1 (ja) 2014-10-06 2016-04-14 株式会社Ｊｏｌｅｄ 表示装置および表示装置の制御方法
CN104392699B (zh) * 2014-12-15 2018-05-01 合肥鑫晟光电科技有限公司 像素电路及其驱动方法、显示面板和显示装置
US10115339B2 (en) * 2015-03-27 2018-10-30 Apple Inc. Organic light-emitting diode display with gate pulse modulation
JP2017083609A (ja) 2015-10-27 2017-05-18 ソニー株式会社 表示装置、表示装置の駆動方法、表示素子、及び、電子機器
US10909933B2 (en) * 2016-12-22 2021-02-02 Intel Corporation Digital driver for displays
US20180182294A1 (en) * 2016-12-22 2018-06-28 Intel Corporation Low power dissipation pixel for display
US10839771B2 (en) 2016-12-22 2020-11-17 Intel Corporation Display driver
KR102448030B1 (ko) 2017-09-21 2022-09-28 삼성디스플레이 주식회사 표시장치
CN107591126A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种像素电路的控制方法及其控制电路、显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883608A (en) * 1994-12-28 1999-03-16 Canon Kabushiki Kaisha Inverted signal generation circuit for display device, and display apparatus using the same
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP2004070293A (ja) * 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP2006520490A (ja) * 2003-03-12 2006-09-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置
JP4360121B2 (ja) * 2003-05-23 2009-11-11 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4131227B2 (ja) * 2003-11-10 2008-08-13 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP5017773B2 (ja) * 2004-09-17 2012-09-05 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
JP4747565B2 (ja) * 2004-11-30 2011-08-17 ソニー株式会社 画素回路及びその駆動方法
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4934964B2 (ja) * 2005-02-03 2012-05-23 ソニー株式会社 表示装置、画素駆動方法
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4203773B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置
JP4245057B2 (ja) * 2007-02-21 2009-03-25 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4470960B2 (ja) * 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081930A (ko) * 2009-01-06 2010-07-15 소니 주식회사 유기 일렉트로루미네선스 발광부의 구동 방법
KR20100107394A (ko) * 2009-03-25 2010-10-05 소니 주식회사 표시장치 및 전자기기
KR20120022720A (ko) * 2009-05-22 2012-03-12 파나소닉 주식회사 표시 장치 및 그 구동 방법
KR20140071236A (ko) * 2012-12-03 2014-06-11 삼성디스플레이 주식회사 표시 장치 및 구동 방법
US10909923B2 (en) 2019-05-07 2021-02-02 Samsung Display Co., Ltd. Pixel circuit and display device including the same
US11568809B2 (en) 2019-05-07 2023-01-31 Samsung Display Co., Ltd. Pixel circuit and display device including the same
US11881172B2 (en) 2019-05-07 2024-01-23 Samsung Display Co., Ltd. Pixel circuit and display device including the same

Also Published As

Publication number Publication date
TW200907901A (en) 2009-02-16
US20140264355A1 (en) 2014-09-18
JP2008287139A (ja) 2008-11-27
JP4470960B2 (ja) 2010-06-02
US8325109B2 (en) 2012-12-04
US20130002635A1 (en) 2013-01-03
US8780016B2 (en) 2014-07-15
CN101312008B (zh) 2010-09-29
CN101312008A (zh) 2008-11-26
US20080291125A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
KR20080103001A (ko) 표시장치, 표시장치 구동방법 및 전자기기
KR101414127B1 (ko) 표시장치 및 그 구동방법과 전자기기
KR101425892B1 (ko) 표시장치, 표시장치 구동방법 및 전자기기
JP4600780B2 (ja) 表示装置及びその駆動方法
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
KR101402815B1 (ko) 표시 장치, 그 구동 방법 및 전자 장치
KR101432768B1 (ko) 표시장치 및 그 구동방법과 전자기기
TWI384446B (zh) 顯示裝置及電子設備
KR20080077911A (ko) 표시장치 및 그 구동방법과 전자기기
US8138999B2 (en) Display device and electronic apparatus
JP5309470B2 (ja) 表示装置及びその駆動方法と電子機器
KR20080103000A (ko) 표시장치, 그 구동방법, 및 전자기기
US8188944B2 (en) Display device, method for driving same, and electronic apparatus
JP4591511B2 (ja) 表示装置及び電子機器
JP2007156460A (ja) 表示装置及びその駆動方法
CN101140730A (zh) 显示装置和电子设备
KR20080087708A (ko) 표시 장치 및 그 구동 방법과, 전자 기기
JP2008203661A (ja) 表示装置及びその駆動方法
KR101502851B1 (ko) 표시장치, 그 표시장치 구동방법 및 전자기기
JP4985303B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008287140A (ja) 表示装置及び電子機器
JP5617962B2 (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid