KR20080034116A - 반도체장치의 제조방법 및 반도체 웨이퍼 표면수지봉지장치의 게이트 - Google Patents

반도체장치의 제조방법 및 반도체 웨이퍼 표면수지봉지장치의 게이트 Download PDF

Info

Publication number
KR20080034116A
KR20080034116A KR1020080030823A KR20080030823A KR20080034116A KR 20080034116 A KR20080034116 A KR 20080034116A KR 1020080030823 A KR1020080030823 A KR 1020080030823A KR 20080030823 A KR20080030823 A KR 20080030823A KR 20080034116 A KR20080034116 A KR 20080034116A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
resin
mold
semiconductor
lower mold
Prior art date
Application number
KR1020080030823A
Other languages
English (en)
Other versions
KR100899151B1 (ko
Inventor
지로 마쓰모토
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR20080034116A publication Critical patent/KR20080034116A/ko
Application granted granted Critical
Publication of KR100899151B1 publication Critical patent/KR100899151B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14647—Making flat card-like articles with an incorporated IC or chip module, e.g. IC or chip cards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/37—Mould cavity walls, i.e. the inner surface forming the mould cavity, e.g. linings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명의 목적은, 반도체 웨이퍼를 금형 내에 장착하고 웨이퍼의 표면을 수지봉지하는 공정에서, 반도체 웨이퍼에 가해지는 힘을 가능한 한 경감시킴으로써, 반도체 웨이퍼에의 손상을 매우 감소하는데 있다. 이러한 본원의 대표적인 발명에서는, 하부 금형의 아래쪽에 반도체 웨이퍼 상에 가해지는 힘을 경감하기 위한 충격완화수단이 설치된다.
Figure P1020080030823
반도체 웨이퍼, 수지봉지장치, 금형, 충격완화수단, 게이트부, 컬부

Description

반도체장치의 제조방법 및 반도체 웨이퍼 표면 수지봉지장치의 게이트{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND GATE OF DEVICE FOR RESIN-SEALING SURFACE OF SEMICONDUCTOR WAFER}
본 발명은 복수의 반도체소자가 형성된 반도체 웨이퍼를 웨이퍼상태대로 수지로 봉지하는 기술에 관한 것이다.
최근, 전자기기의 소형화의 요구에 따라 반도체장치의 소형화가 점점 더 요구되고 있다. 그래서, 반도체장치의 소형화를 실현하기 위한 하나의 방법으로서, 반도체장치의 형상을 반도체소자(IC 칩)에 매우 가깝게 한 칩 사이즈 패키지 구조(CSP 구조)의 반도체장치가 제안되어 있다.
이 CSP 구조의 반도체장치는, 일반적으로는 아래와 같은 공정에 의해 형성된다. 즉, 복수의 반도체소자를 반도체 웨이퍼 상에 형성하는 공정 후, 그 반도체 웨이퍼를 금형 내에 장착하여 열가소성의 수지로 그 반도체 웨이퍼의 반도체소자가 형성된 면을 수지봉지하는 공정, 수지봉지된 반도체 웨이퍼를 금형으로부터 추출하 여 수지를 소정의 두께만 연마하여 각 반도체소자상의 전극을 노출시키는 공정, 반도체 웨이퍼를 절단하여 개개의 반도체장치로 분리하는 공정이 순차로 시행되는 것에 의해, CSP 구조의 반도체장치를 얻을 수 있다. 그 노출된 반도체소자의 전극 상에 땝납 볼 등의 외부전극을 형성하는 것도 필요에 따라 행해진다.
그러나, CSP 구조의 반도체장치를 얻기 위한 종래의 제조방법 및 제조장치에서는, 반도체 웨이퍼를 금형 내에 장착하여 웨이퍼의 표면을 수지봉지하는 공정에서, 반도체 웨이퍼에 대단히 큰 힘이 가해져 반도체 웨이퍼에 손상이 발생할 가능성이 있다. 또한, 수지봉지된 반도체 웨이퍼를 금형으로부터 추출할 때, 반도체 웨이퍼와 금형이 밀착하여, 추출 작업을 원활히 할 수 없는 등의 과제가 발생할 가능성이 있다.
반도체 웨이퍼가 대구경화 되어 감에 따라 반도체 웨이퍼와 금형이 밀착하는 면적이 커지기 때문에 이러한 과제는 현저하게 된다고 생각된다.
본 발명의 목적은, 반도체 웨이퍼를 금형 내에 장착하여 웨이퍼의 표면을 수지봉지하는 공정에서, 반도체 웨이퍼에 가해지는 힘을 가능한 한 경감시킴으로써, 반도체 웨이퍼에의 손상을 매우 감소하는 것이다.
또한, 본 발명의 다른 목적은, 수지봉지된 반도체 웨이퍼를 금형으로부터 추출할 때, 반도체 웨이퍼와 금형의 밀착을 막아, 추출 작업을 원활하고 또한 정확히 하는 것이다.
상술한 목적을 달성하기 위해서, 본 발명에서는, 하부 금형의 아래쪽으로 반도체 웨이퍼 상에 가해지는 힘을 경감하기 위한 충격완화수단이 설치된다.
그와 같은 충격완화수단을 설치함으로써, 상술한 것처럼 수지봉지공정에서 반도체 웨이퍼에 가해지는 힘을 완화할 수 있다.
상술한 다른 목적을 달성하기 위해서, 본 발명에서는, 하부 금형의 반도체 웨이퍼를 적재하는 부분에 요철형상이 형성되어 있다.
그와 같은 요철형상을 설치함으로써, 수지봉지된 반도체 웨이퍼를 금형으로부터 추출할 때, 반도체 웨이퍼와 금형의 밀착을 막아, 추출 작업을 원활하고 또한 정확히 하는 것이 가능해진다.
본 발명에서는, 하부 금형의 아래쪽으로 반도체 웨이퍼 상에 가해지는 힘을 경감하기 위한 충격완화수단이 설치되기 때문에, 수지봉지된 반도체 웨이퍼에 가해지는 힘을 완화할 수 있다.
다른 본 발명에서는, 하부 금형의 반도체 웨이퍼를 적재한 부분에 요철형상이 형성되어 있기 때문에, 수지봉지된 반도체 웨이퍼를 금형으로부터 추출할 때, 반도체 웨이퍼와 금형의 밀착을 막아 추출 작업을 원활하고 정확히 하는 것이 가능해진다.
본란에서는 발명의 이해를 쉽게 하기 위해서 대표적인 요소만이 설명된다. 이 설명을 용이하게 하는 도면은 설명의 형편에 따라서 적절히 축척 또는 확대되어 있다.
도 1에는 본 발명의 실시예에 관한 반도체 웨이퍼 수지봉지장치(100)의 주요부 단면도가 도시되어 있다. 이 수지봉지장치(100)는 하부장치(200)와 상부장치(300)로 구성된다. 하부장치(200)내에는 후술되는 하부 금형이 형성되고, 상부장치(300) 내에는 마찬가지로 후술되는 상(上)금형이 형성된다. 그 때문에, 하부장치(200)를 하부 금형 혹은 하형, 상부장치(300)를 상부 금형 혹은 상형으로 호칭하는 경우도 있지만, 본 실시예에서는 후술하는 대로, 협동하여 반도체 웨이퍼를 직접 끼우는 부분을 하부 금형과 상부 금형으로 정의하여 설명이 기술된다.
우선, 도 1에 도시되는 수지봉지장치(100)의 주요부 단면도, 도 2에 도시되는 하부장치(200)의 평면도 및 주요부 단면도를 참조하여 하부장치(200)에 관해서 설명된다. 도 2의 주요부 단면도는 설명의 이해를 쉽게 하기 위해서 평면도의 구성을 부분적으로 나타낸 것이다.
이 하부장치(200)에는, 복수의 반도체소자가 그 표면에 형성된 반도체 웨이퍼(201)를 적재한 하부 금형(202)이 제 1 블록(203)의 대략 중앙부분에 설정된 오목부내에 수용되어 있다. 즉, 이 제 1 블록(203)은 하부 금형(202)을 도시되지 않은 수단에 의해 지지하고 있다. 또한, 이들 하부 금형(202) 및 제 1 블록(203)은 제 2 블록(204)의 대략 중앙부분에 설정된 오목부내에 격납되어 있다. 즉, 이 제 2 블록(204)은 하부 금형(202) 및 제 1 블록(203)을 지지하고 있다. 하부 금형(202)은 제 1 블록(203) 및 제 2 블록(204)에 미끄러져 합친다고도 말할 수 있다. 도 2에서는, 설명의 이해를 돕기 위해서 반도체 웨이퍼(201)의 외주만을 실선 으로 나타내고 있다. 따라서, 하부 금형(202)의 웨이퍼 적재영역의 모양은 도면으로부터 알 수 있다.
본 실시예서는, 이들 하부 금형(202), 제 1 블록(203) 및 제 2 블록(204)은 모두 동일한 금속재료로 형성되어 있다. 후술할 수지봉지공정에서는, 수지봉지장치(100)는 통상 170∼180℃의 고온 분위기에 노출되어지므로, 수지봉지장치(100)의 대개의 구성요소는 내열성이 높은 금속재료로 형성되어 있다. 또한, 이 금속에는 수지봉지장치내에서는 동종의 물건이 사용되고 있다. 이것은, 이종의 금속을 사용한 경우, 그 열팽창 계수 차이로부터 고온 분위기 하에서 서로 팽창 정도에 차가 생기기 때문에, 장치 내에서 발생하는 것이 예상되는 왜곡 등을 막기 위해서 이다. 수지봉지장치에 있어서는, 반도체 웨이퍼 상에 수지를 균일하게 형성하기 위해서, 후술되는 설명에도 있는 것처럼 장치의 수평방향의 밸런스의 유지와, 각 부에서의 왜곡 등의 제거에는 큰 관심이 나타내어지고 있다.
물론, 내열성을 겸비하면 금속 이외의 재료의 적용도 가능하다고 생각되고, 각각의 열팽창 계수를 확실히 콘트롤할 수 있으면, 이종재료의 적용도 가능하다고 생각된다. 본 실시예에서는, 장치제조의 비용 및 장치 설계의 용이성의 관점에서, 현단계에서는 최선이라고 생각되고 있는 동종 금속을 적용한 예가 나타내어진다. 이후의 설명에서도, 특별히 명시하지 않은 경우, 상술한 하부 금형(202), 제 1 블록(203) 및 제 2 블록(204)을 구성하는 금속재료와 동종의 재료에 의해 각 구성요소의 주요부분이 형성되어 있는 것으로 한다.
하부 금형(202)의 하측, 즉, 제 2 블록(204)과 대향하는 쪽의 중앙부분에 는, 하부 금형(202)과 동일한 금속재료에 의해 형성된 돌출부(202a)가 설치된다. 이 돌출부(202a)는 제 2 블록(204)을 관통하여, 제 2 블록(204)의 하면으로부터 노출되어 있다. 이 돌출부(202a)는 주로 하부 금형(202)의 수평방향의 밸런스를 유지하기 위해서 설치된다. 즉, 이 돌출부(202a)를 배치함으로써 하부 금형(202)의 수평방향의 안정성이 보다 향상된다. 본 실시예에서는, 이 돌출부(202a)는 하부 금형(202)의 하부중앙에 하나 형성되어 있는 예가 도시되어 있지만 이것으로 한정되지 않는다. 즉, 3∼4부분의 돌출부를 하부 금형(202)의 하측에 설치하는 것도 생각된다. 이 경우, 하부 금형(202)의 중심, 즉, 반도체 웨이퍼(201)를 적재하는 영역의 중심(202c)에 대하여 대칭이 되는 위치에 각각 배치되는 것이 바람직하다. 이것은, 상술한 하부 금형(202)의 수평방향의 밸런스를 유지하기 위해서 이다.
이 하부 금형(202)의 근방에는 반도체 웨이퍼(201)에 수지를 공급하는 수지 공급부의 구멍(205)이 배치되어 있다. 이 구멍(205)은 제 1 블록(203) 및 제 2 블록(204)을 관통하고 있다.
이 하부 금형(202)의 반도체 웨이퍼(201)를 적재하는 영역의 주위에는, 복수의 서포트 핀(206)이 설치된다. 이 서포트 핀(206)은, 웨이퍼의 적재영역을 정의함과 동시에, 웨이퍼의 표면상을 수지봉지할 때, 웨이퍼가 시프트하는 것을 막는 기능을 갖는 것이다. 적재하는 반도체 웨이퍼(201)의 형상은, 도 2에 도시되는 것으로는 한정되지 않고 여러 가지의 형상의 것을 생각할 수 있기 때문에, 그 웨이퍼의 형상, 즉, 웨이퍼의 외형에 따라서 서포트 핀(206)의 배치되는 위치는 적절히 설정된다.
이 하부 금형(202)의 웨이퍼 적재영역은, 요철형상(207)으로 가공되어 있다. 그와 같은 요철형상을 설치함으로써, 수지봉지된 반도체 웨이퍼(201)를 금형으로부터 추출할 때, 반도체 웨이퍼와 금형의 밀착을 막아 추출작업을 원활하고 또한 정확히 하는 것이 가능해진다. 즉, 이 요철형상(207)은, 반도체 웨이퍼(201)를 하부 금형으로부터 떨어지기 쉽게 하기 위해서 설치되는 것이다. 반도체 웨이퍼(201)의 이면은, 백그라인딩법에 의해 연마되어 사용되는 것이 많고, 이 연마된 이면은 경면형으로 가공된 금형과는 밀착하기 쉽다. 또한, 수지봉지공정으로 반도체 웨이퍼를 상부 금형과 하부 금형에 의해 끼워 넣을 때, 반도체 웨이퍼에는 큰 압력이 가해지기 때문에, 금형과 반도체 웨이퍼의 밀착도는 보다 높아진다. 이 수지봉지장치(100)에는 수지봉지공정에서 수 톤∼수십 톤/cm2의 압력이 가해진다. 그 때문에, 상부 금형과 하부 금형에도 수 톤/cm2의 압력이 가해진다. 이러한 반도체 웨이퍼와 금형의 밀착성을 감소하기 위해서, 하부 금형의 반도체가 적재되는 영역에 요철형상(207)이 설치된 것이다. 이 요철형상(207)은 후술하는 것처럼 수지봉지된 반도체 웨이퍼를 하부 금형으로부터 추출할 때, 반도체 웨이퍼와 금형의 밀착을 막아, 추출작업을 원활히 하기 위해서 설치되는 것이다.
이 요철형상(207)은 방전가공에 의해 배 껍질 반점형(梨地狀)으로 형성되어 있다. 이 배 껍질 반점형이란, 방전가공 등의 가공에 의해 금속재료의 표면이 조면(粗面)으로 되어 있는 상태를 의미하는 것이다. 즉, 하부 금형(202)의 반도체 웨이퍼의 적재영역에 무수한 미세한 돌기부가 형성되어, 표면이 거슬거슬한 상태를 말한다. 본 실시예에서는, 이 미세한 돌기부는 8㎛ 내지 12㎛의 범위로 분포되어 있다.
또한, 이 배 껍질 반점형으로 가공된 영역(207)은 상기 반도체 웨이퍼(201)의 지름보다 작게 하는 것이 바람직하다. 이것은, 반도체 웨이퍼(201)의 외주 바로 아래에 미세한 돌기부의 정점이 위치하는 것을 배제하기 위해서 이다. 웨이퍼(201)의 외주 바로 아래에 돌기부가 위치하면, 그 부분에 큰 압력이 걸릴 가능성이 있기 때문이다. 통상, 수지봉지공정에서는, 수 톤 내지 수십 톤의 압력이 금형에 걸린다고 하고 있기 때문에, 반도체 웨이퍼에 대하여 가해지는 국소적인 압력은 매우 감소한 쪽이 바람직하다고 생각되기 때문이다.
이 요철형상(207)은, 홈형으로 형성하는 것도 생각된다. 예를 들면, 이 홈은 도 15에 도시된 것처럼 서로 평행하게 연재하는 복수의 슬릿(207-1)에 의해 형성할 수도 있다. 각 슬릿의 폭 및 인접하는 슬릿 사이의 간격은, 설계자가 적절히 설정할 수 있다. 또한, 예를 들면, 도 4에 도시된 것처럼 이어져 통하는 나선형의 홈(207-2)에 의해 형성할 수도 있다. 나선형의 홈(207-2)의 폭 및 간격 등은 설계자가 적절히 설정할 수 있다.
하부 금형(202)의 아래쪽에는, 하부 금형과 상부 금형에 의해 반도체 웨이퍼(201)를 끼울 때, 하부 금형(202)에의 충격을 완화하기 위해서, 즉, 반도체 웨이퍼(201)에 가해지는 응력을 완화하기 위해서 복수의 충격완화수단(208)이 설치된다. 도 2의 평면도에는, 이 복수의 충격완화수단(208)이 배치되어 있는 부위가 모식적으로 도시되어 있다. 본 실시예에서는, 도 2에 도시된 것처럼 반도체 웨이 퍼(201)를 적재하는 영역의 중심(202c)에 대하여 서로 대칭인 위치에 네개의 충격완화수단(208)이 설치된다. 충격완화수단(208)의 수는 적절히 설정할 수 있지만, 어느 쪽의 경우도 반도체 웨이퍼(201)를 적재하는 영역의 중심(202c)에 대하여 서로 대칭인 위치에 설치하는 것이 바람직하다. 이때, 도 1에는, 설명의 형편상 충격완화수단(203)은 하나만 도시되어 있다. 이 충격완화수단(208)은, 상술한 반도체 웨이퍼(201)에의 응력을 완화하는 기능에 아울러, 복수의 반도체 웨이퍼 사이에서 발생할 가능성이 있는 반도체 웨이퍼 두께의 변동도 흡수할 수 있는 기능을 갖는다.
이들 충격완화수단(208)은, 하부 금형(202) 등을 구성하는 금속과 동종의 금속에 의해 형성된 금속성 압축 스프링이다. 상술한 것처럼 수지봉지장치(100)는 통상170∼180℃의 고온 분위기에 노출되기 때문에, 여기서도 내열성이 높은 금속성 압축 스프링이 사용된다. 이 충격완화수단(208)은, 소정의 길이를 갖는 볼트(208a)를 통해 고정수단(208b)에 의해 제 3 블록(209)에 고정된다. 이 경우, 도 1에 도시된 것처럼 블록 209와의 사이에는 볼트(208a)가 매우 작게 하강할 수 있는 정도의 간극이 설치된다. 이 볼트(208a)는 후술되는 하부장치(200)로부터 하부 금형(202)을 뜨게 하는 공정시에 사용된다. 여기서는, 충격완화수단(208)에는 후술할 하부장치(200)로부터 하부 금형(202)을 뜨게 하는 공정에서 사용되는 볼트가 내장되어 있지만, 이 볼트가 갖는 기능을 충격완화수단(208)과 분리하여 별도의 구성요소로 할 수도 있다.
이 제 3 블록(209)에는, 복수의 이젝트 핀(210)을 각각 승강시키는 구동 부(211)도 설치된다. 도 2의 평면도에는, 이 복수의 구동부(211)가 배치되어 있는 부위가 모식적으로 도시되어 있다. 본 실시예에서는, 도 2에 도시된 것처럼 반도체 웨이퍼(201)를 적재하는 영역의 중심(202c)에 대하여 서로 대칭인 위치에 네개의 구동부(211)가 설치된다. 구동부(211)의 수는 적절히 설정할 수 있지만, 어느 쪽의 경우도 반도체 웨이퍼(201)를 적재하는 영역의 중심(202c)에 대하여 서로 대칭인 위치에 설치하는 것이 바람직하다.
이들 이젝트 핀(210)은, 후술되는 것처럼 수지로 피복된 반도체 웨이퍼(201)를 하부 금형(202)의 웨이퍼 적재영역에서 추출할 때, 구동부(211)에 의해 상승시켜진다. 그에 따라, 반도체 웨이퍼(201)가 하부 금형(202)으로부터 떼어놓는다. 이젝트 핀(210)은, 제 2 블록(204) 및 하부 금형(202)을 관통하여 하부 금형(202)의 표면, 즉, 반도체 웨이퍼를 적재하는 면에까지 이르고 있다. 하부 금형(202)의 웨이퍼 적재영역에는, 도 2에 도시된 것처럼 이젝트 핀(210)용의 구멍이 설치된다. 이젝트 핀(210)도 구동부(211)와 마찬가지로 반도체 웨이퍼(201)를 적재하는 영역의 중심(202c)에 대하여 서로 대칭인 위치에 설치된다.
이들 이젝트 핀(210)은, 후술되는 것처럼 수지로 피복된 반도체 웨이퍼(201)를 하부 금형(202)으로부터 떼어놓을 때, 구동부(211)에 의해 상승시켜진다. 그에 따라서, 반도체 웨이퍼(201)가 하부 금형(202)의 웨이퍼 적재영역으로부터 떼어 놓인다.
그리고, 수지를 금형에 도입하는 공정에서는, 구동부(211)가 전자밸브(212)에 응답하여 이젝트 핀(210)을 강하시킴으로써, 이젝트 핀(210)의 선단이 하부 금 형(202)의 웨이퍼 적재영역과 실질적으로 동일면을 구성하는 위치, 또는 웨이퍼 적재면으로부터 매우 작게 후퇴한 위치(도 1 하방측)가 되도록 이젝트 핀(210)은 고정되어 있다.
즉, 수지도입공정에서는, 이젝트 핀(210)의 선단은 하부 금형(202)내에 위치하고 말할 수 있다. 또한, 수지로 봉지된 반도체 웨이퍼(201)를 하부 금형으로부터 금형 해제하는 공정에 있어서, 구동부(211)가 이젝트 핀(210)을 상승시킴으로써 이젝트 핀(210)의 선단이 하부 금형(202)의 표면으로부터 돌출한다.
이 구동부(211)는 하부 금형(202) 등을 구성하는 금속과 동종의 금속에 의해 형성된 금속성 압축 스프링(211a), 실린더부(211b), 그 실린더부(211b)를 밀봉하는 오링(211c)으로 구성되다. 이 구동부(211)는, 고정수단(211d)에 의해 제 3 블록(209)에 고정된다. 이 구동부(211)에서는, 전자밸브(212)로부터 제어관(212a)을 통해 공급되는 공기에 의해 실린더부(211b)의 동작이 제어되어, 그 실린더부(211b)의 동작에 의해 압축 스프링(211a)의 신축이 제어된다.
수지 공급부(213)는, 제 1 블록(203)에 설치된 구멍(205)에 이어져 통하는 수지 공급관(213a), 수지(214)를 수지 공급관(213a)으로부터 밀어내는 공급막대(213b)가 구성된다. 이 수지 공급관(213a)은, 제 1 블록(203), 제 2 블록(204) 및 제 3 블록(209)을 관통하고 있다. 이 수지(214)에는 타블렛(tablet)형의 에폭시수지가 사용된다. 이 수지(214)는 170∼180℃에서 용융한 후, 공급막대(213b)에 의해 구멍(205)으로부터 밀어 내진다.
또한, 제 2 블록(204)의 아래쪽에는, 하부 금형과 상부 금형에 의해 반도체 웨이퍼(201)를 끼울 때, 하부 금형(202) 및 제 2 블록(204)에의 충격을 완화하기 위해서, 즉, 반도체 웨이퍼(201)에 가해지는 응력을 완화하기 위해서 복수의 충격완화수단(215)이 설치된다. 이 충격완화수단(215)은 응력을 완화한다고 하는 기능과 아울러, 제 3 블록(209)을 정위치로 유지한다고 하는 기능을 갖는다. 도 2의 평면도에는, 이들 충격완화수단(215)이 배치되어 있는 부위가 모식적으로 도시되어 있다. 본 실시예에서는, 도 2에 도시된 것처럼 반도체 웨이퍼(201)를 적재하는 영역의 중심(202c)에 대하여 서로 대칭인 위치에 두개의 충격완화수단(215)이 설치된다. 충격완화수단(215)의 수는 적절히 설정할 수 있지만, 어느 쪽의 경우도 반도체 웨이퍼(201)를 적재하는 영역의 중심(202c)에 대하여 서로 대칭인 위치에 설치하는 것이 바람직하다. 이때, 도 1에는, 설명의 편의상, 충격완화수단(215)은 하나만 도시되어 있다.
이 충격완화수단(215)은 하부 금형(202) 등을 구성하는 금속과 동종의 금속에 의해 형성된 금속성 압축 스프링이다. 이 충격완화수단(215)은, 볼트(215a)를 통해 고정수단(215b)에 의해 기반(216)에 고정되어 있다.
이상의 구성요소를 구비하는 하부장치(200)는, 기반(216)상에 탑재되어 있다. 이 기반(216)은 승강수단(216a, 216b)을 구비하고 있고, 하부장치(200)를 승강시킬 수 있다.
다음에, 도 1에 도시되는 수지봉지장치(100)의 주요부 단면도, 도 5에 도시되는 상부장치의 평면도 및 주요부 단면도를 참조하여 상부장치(300)에 관해서 설명된다. 도 5의 주요부 단면도는 설명의 이해를 쉽게 하기 위해서 평면도의 구성을 부분적으로 나타낸 것이다.
이 상부장치(300)에는 하부 금형(202)과 협동하여 반도체 웨이퍼(201)를 금형 내부에 끼우는 상부 금형(301)이 제 1 블록(302)에 설정된 오목부내에 수용되어 있다. 이 상부 금형(301)은, 수지 공급부(213)로부터 공급되는 수지(214)를 반도체 웨이퍼(201)상에 도입하는 공동부(301a)를 구비한다. 이 반도체 웨이퍼(201) 상의 공동부(301a)는 캐비티라고 칭하는 경우도 있다.
하부장치(200)와 마찬가지로, 이들 상부 금형(301) 및 제 1 블록(302)은 하부 금형(202)을 구성하는 금속재료와 동일한 재료로 형성된다.
이 상부 금형(301)의 공동부(301a)는 반도체 웨이퍼(201)의 외주상에 대응하는 위치에서 게이트부(301b)에 이어져 통한다. 이 게이트부(301b)는, 상부 금형(301)과 하부 금형(202)이 합체하여 그 내부에 수지가 도입된 경우, 반도체 웨이퍼(201)상에 형성되는 수지의 높이보다도 게이트부(301b)에서의 수지의 높이가 낮게 되도록 그 깊이가 설정된다. 또한, 컬부(301c)에 형성되는 수지의 높이보다도 게이트부(301b) 에서의 수지의 높이가 낮게 되도록 그 깊이가 설정된다. 이 경우의 깊이란, 반도체 웨이퍼(201)를 상부 금형(301)과 하부 금형(202)으로 끼워 둔 경우, 반도체 웨이퍼(201)로부터 상부 금형(301) 표면까지의 거리의 의미를 나타낸다. 즉, 공동부(301a)에서의 반도체 웨이퍼(201)로부터 상부 금형(301)의 표면까지의 높이는, 게이트부(301b)에서의 그것보다도 높아지도록 설정된다. 또한, 컬부(301c)에서의 반도체 웨이퍼(201)로부터 상부 금형(301)의 표면까지의 높이는, 게이트부(301b)에서의 그것보다도 높아지도록 설정된다.
이 게이트부(301b)는, 수지 공급부(213) 및 구멍(205)의 위에 형성된 컬부(301c)에 이어져 통하고 있다. 즉, 공동부(301a), 게이트부(301b) 및 컬부(301c)는 이어져 통한 공간으로서 상부 금형(301)에 형성된다. 바꾸어 말하면, 상부 금형(301)은, 이어져 통한 홈을 구비한 것이다. 이 홈의 내표면은 수지가 도입되는 경로를 구성한다. 이 게이트부(301b)는 컬부(301c)에서 공동부(301a)로 향하여 부채형으로 넓어지도록 형성되어 있는데, 이것은, 도입된 수지가 공동부(301a)내로 넓어지기 쉽게 하기 위해서이다.
이 상부 금형(301)은, 하부 금형(202)과 협동하여 반도체 웨이퍼(201)를 끼운다. 그 경우, 하부 금형(202)의 서포트 핀(206)에 상부 금형(301)의 서포트 핀 구멍(303)이 걸어 맞추어지고, 하부 금형(202)상에 적재된 반도체 웨이퍼(201)의 외주를 하부 금형(202)과 상부 금형(301)에 의해 끼우도록 하여, 반도체 웨이퍼(201)를 하부 금형(202)과 상부 금형(301)으로 구성된 금형 내에 반도체 웨이퍼(201)가 장착된다. 도 5의 평면도에 도시되는 점선(201')은 반도체 웨이퍼(201)가 금형 내에 장착된 경우의 반도체 웨이퍼(201)의 외주부를 나타낸 것이다.
이 외주부(점선 201)를 상부 금형(301)으로 덮음으로써, 후술되는 수지봉지공정에서 외주부가 수지에 의해 피복되지 않는다. 즉, 외주부를 수지의 미충전 영역으로 하는 것이다. 본 실시예에서는, 이 미충전 영역은 반도체 웨이퍼(201)의 단부로부터 3mm로 설정되어 있다. 물론, 미충전 영역은 반도체 웨이퍼(201)의 단부로부터 3mm로 한정되는 것이 아니라, 적절히 설정되는 것이다. 발명자의 지견에 의하면, 미충전 영역은 수 밀리 정도가 바람직하다.
본 실시예에서는, 수지봉지공정시, 상부 금형(301)내에 존재하는 공기를 배출하기 위해서, 상부 금형(301)의 게이트부(301b)와 대향하는 위치에 공기를 배출하기 위한 복수의 공기 구멍(304a)이 설치된다. 이 공기 구멍(304a)은, 하부 금형(202)과 상부 금형(301)이 합체한 후, 상부 금형(301)의 공동부(301a) 등에 머무른 공기를 외부로 배출하는 구멍이다. 이 공기 구멍(304a)을 설치함으로써, 수지의 도입을 부드럽게 할 수 있다. 여기서는, 공기 구멍(304a)은, 게이트부(301b)와 대향하는 위치에 4개 설치될 수 있지만, 또한, 상부 금형(301)의 측부(304b)(도 5의 상하측), 게이트부(301b)의 근방(304c)에 설치할 수도 있다. 이들 공기 구멍을 설치한 것과, 부채형의 게이트부(301b)의 형성에 의해 도입되는 수지는 공동부(301a)내, 즉, 반도체 웨이퍼(201)상에 단시간으로 넓어지기 쉬어진다.
각각의 공기 구멍의 크기, 혹은 그 수는 설계자가 적절히 선택할 수 있지만, 게이트부(301b)와 대향하는 위치에는, 다른 부분보다 많은 공기 구멍을 배치하는 것이 바람직하다. 이것은 게이트부(301b)에서 도입되는 수지에 의해 밀리는 공기를 효율적으로 외부에 배출하기 위해서 이다.
상부 금형(301) 및 제 1 블록(302)은, 구동부(305)에 의해 제 2 블록(306)에 연결되어 있다. 이 제 2 블록(306)은 기반(307)에 고정되어 있다. 이 구동부(305)는 복수의 이젝트 핀(308)을 각각 승강시키는 기능을 갖고 있는 도 5의 평면도에는, 이 구동부(305)가 배치되어 있는 부위가 모식적으로 도시되어 있다. 본 실시예에서는, 도 5에 도시된 것처럼 반도체 웨이퍼(201)를 적재하는 영역의 중심(202c)의 바로 위에 위치하는 중심(202c')에 대하여 서로 대칭인 위치에 두개의 구동 부(305)가 설치된다. 구동부(305)의 수는 적절히 설정할 수 있지만, 어느 쪽의 경우도 중심(202c')에 대하여 서로 대칭인 위치에 설치하는 것이 바람직하다.
*이들 이젝트 핀(308)은, 후술되는 것처럼 도입된 수지를 상부 금형(301)의 공동부(301a), 게이트부(301b) 및 컬부(301c)에서 떼어놓을 때, 구동부(305)에 의해 하강시켜진다. 그에 따라, 반도체 웨이퍼(201)상의 수지, 게이트부(301b) 및 컬부(301c)의 수지가 상부 금형(301)의 내표면에서 떼어 놓인다.
*이들 이젝트 핀(308)은, 제 2 블록(306)에 고정수단(308a)에 의해 각각 고정되어 있다. 상부 금형(301)의 내표면에는, 도 5에 도시된 것처럼 이젝트 핀(308)용 구멍이 설치된다. 이젝트 핀(308)은, 제 2 블록(306), 제 1 블록(302) 및 상부 금형(301)을 관통하여 상부 금형(301)의 내표면에까지 이른다.
그리고, 수지를 금형에 도입하는 공정에서는, 구동부(305)가 제 1 블록(302)을 하강시킴으로써, 이젝트 핀(308)의 선단이 내표면과 실질적으로 동일면을 구성하는 위치, 또는 내표면에서 매우 작게 후퇴한 위치(도 1 상방측)가 되도록 이젝트 핀(308)은 고정되어 있다. 즉, 수지도입공정에서는, 이젝트 핀(308)의 선단은 상부 금형(301)의 공동부(301a), 게이트부(301b) 및 컬부(301c)가 이어져 통하는 홈의 외측에 위치한다고 말할 수 있다. 또한, 수지로 봉지된 반도체 웨이퍼(201)를 금형으로부터 금형 해제하는 공정에 있어서, 구동부(305)가 제 1 블록(302)을 상승시키는 것에 의해, 이젝트 핀(308)의 선단이 상부 금형(301)의 내표면으로부터 돌출한 다. 즉, 금형 해제 공정에서는, 이젝트 핀(308)의 선단이 상부 금형(301)의 공동부(301a), 게이트부(301b) 및 컬부(301c)가 이어져 통하는 홈내에 위치하고 있다고 말할 수 있다.
이 구동부(305)는 다른 요소와 마찬가지로 동종의 금속에 의해 형성된 금속성 압축 스프링으로 구성되고, 고정수단(305a)에 의해 기반(307)에 고정되어 있다. 즉, 이 상부장치(300)는 기반(307)에 고정되고, 하부장치(200)와 마찬가지로 승강할 수 있게 구동할 만한 것이 아니다. 구동부(305)는 이젝트 핀(308)을 승강하기 위한 것이기 때문에, 큰 구동능력을 요하지 않는다.
다음으로, 이 수지봉지장치(100)의 동작을 도면을 참조하여 설명한다.
먼저, 도 1에 도시된 것처럼 하부장치(200)와 상부장치(300)가 이간된 상태로 반도체 웨이퍼(201)가 하부 금형(202)의 웨이퍼 적재영역, 즉, 요철영역(207) 상에 탑재된다. 또한, 수지(214)가 수지 공급부(213)의 수지 공급관(213a) 내에 투입된다. 여기서는, 상부장치(300) 및 하부장치(200)는 도시되지 않은 가열수단에 의해 170∼180℃의 온도로 가열된다. 이 온도는 수지(214)를 용융하기 위한 온도이다. 엄밀히 말하면, 수지 공급부(213)의 수지 공급관(213a)에서의 온도가 수지(214)의 용융온도인 170∼180℃의 온도가 되도록 상부장치(300) 및 하부장치(200)가 승온되게 된다. 따라서, 수지 공급관(213a)에 투입된 수지(214)는 용융화 된다.
이때, 이젝트 핀(210)은 구동부(211)에 의해 하부 금형(202)내에 격납된다. 이젝트 핀(308)은 구동부(305)에 의해 임의의 장소에 위치한다. 도 1에서는, 이젝 트 핀(308)은 상부 금형(301)의 내표면으로부터 돌출한 상태로 유지된다.
다음으로, 도 6에 도시된 것처럼 승강수단(216a, 216b)에 의해 하부장치(200)는 상승하여, 상부장치(300)와 하부장치(200)가 합체한다. 이에 따라, 하부 금형(204)상에 적재된 반도체 웨이퍼(201)의 바깥 가장자리가 상부 금형(301)과 하부 금형(204)에 의해 끼워진다. 상부 금형(301)과 하부 금형(204)으로 구성되는 금형 내에 반도체 웨이퍼가 장착된다고 할 수도 있다. 이에 따라, 수지 공급부(213)로부터 컬부(301c), 게이트부(301b)를 통해 공동부(301a)까지 이어져 통하는 공간, 즉, 수지의 도입경로가 확보된다. 이때, 반도체 웨이퍼(201)의 외주부, 엄밀하게는 공기 구멍(304)을 제외한 반도체 웨이퍼(201)의 바깥 가장자리가 상부 금형(301)에 의해 눌려, 하부 금형(202)의 서포트 핀(206)과 상부 금형(301)의 서포트 핀 구멍(303)이 걸어 맞추어져 있다.
이때, 구동부(305)가 제 1 블록(302)을 하강시킴으로써, 이젝트 핀(308)의 선단이 내표면과 실질적으로 동일면을 구성하는 위치, 또는 내표면에서 매우 작게 후퇴한 위치(도 6 상방측)가 되도록 이젝트 핀(308)이 유지된다.
즉, 이젝트 핀(308)의 선단은 상부 금형(301)의 공동부(301a), 게이트부(301b) 및 컬부(301c)가 이어져 통하는 홈의 외측에 위치하고 있다.
상부장치(300)와 하부장치(200)가 합체하는 공정에서, 하부 금형(202)상의 반도체 웨이퍼(201)와 상부 금형(301)이 접촉할 때, 반도체 웨이퍼(201)에 가해지는 응력은 충격완화수단(208)에 의해 완화된다. 즉, 하부장치(200)가 상승하여 반도체 웨이퍼(201)의 표면이 상부 금형(301)을 꽉 누를 때, 충격완화수단(208)을 구 성하는 금속성 스프링이 수축하는 것에 의해 그 응력이 감소된다. 그 때, 제 2 블록(204)을 지탱하는 충격완화수단(215)도 마찬가지로 반도체 웨이퍼(201)에 가해지는 응력을 완화하도록 기능한다.
이 상부장치(300)와 하부장치(200)가 합체하는 공정에서, 고정된 상부장치(300)에 하부장치(200)가 상승하여 합체하는 이유는 아래와 같다. 즉, 상부장치 및 하부장치의 무게는 수백 Kg으로도 미치는 것으로, 그것들 자체를 구동하는 구동수단은 필연적으로 큰 구동력이 요구됨과 동시에 대형화하는 경향이 있다. 그 때문에, 그와 같은 대형화한 구동수단을 상부장치의 위쪽에 설치하는 것은 대단히 곤란성이 높음과 동시에 장치비용에도 영향을 미친다. 또한, 수평방향의 밸런스가 특히 요구되는 수지봉지장치에 있어서, 장치 위쪽에 대형 또한 중량이 큰 구동수단을 설치하는 것은 수지봉지장치 전체의 수평 밸런스의 유지에도 적지 않은 영향을 줄 가능성이 있다. 이러한 것은, 장치설계의 곤란성도 높일 가능성이 있다.
이러한 대형 및 중량이 큰 구동수단을 본 실시예에서는, 하부장치(200)의 아래쪽에만 설치하고, 상부장치(300)는 고정되어 있다. 그리고, 고정된 상부장치(300)로 하부장치(200)가 상승하여, 양자가 합체하여 일체화된다.
따라서, 대형으로 중량이 큰 구동수단은 수지봉지장치가 설치되는 기준면상에 적재되므로, 수지봉지장치의 중심이 낮게 되어 장치 전체의 수평 밸런스의 유지도 용이해짐과 동시에 장치설계의 용이화도 꾀할 수 있다. 이러한 것은 장치를 제조하는 비용에도 반영되어 진다.
그 후, 도 7에 도시된 것처럼 공급막대(213b)가 도시되지 않은 구동수단에 의해 상승시켜져, 용융화된 수지(214)가 수지 공급부(213)로부터 밀어 내진다. 밀어내진 수지(214)는 구멍(205)을 통해 컬부(301c)에 제공된다. 컬부(301c)에 제공된 수지(214')는 공급막대(213b)의 상승에 의해 또한 압력이 가해져, 게이트부(301b)를 통해 공동부(301a)내, 즉, 반도체 웨이퍼(201) 상에 충전된다. 이때, 상술한 것처럼 공동부(301a)내의 공기는 공기 구멍(304a, 304b, 304c)으로부터 외부로 배출된다. 반도체 웨이퍼(201)상에 형성된 수지(214'), 즉, 공동부(301a), 게이트부(301b) 및 컬부(301c)의 공간을 충전한 수지는 소정시간, 공급막대(213b)에 의해 압력이 계속 가해진다. 이 소정시간이란, 수지가 경화하기까지의 시간을 말한다. 본 실시예에서는, 충전된 수지는 약 100초간 보압된다.
이와 같이 하여 반도체 웨이퍼(201)의 표면상은 수지(214')에 의해 피복된다. 여기서는, 반도체 웨이퍼(201)의 외주부는, 상술한 것처럼 상부 금형(301)과 하부 금형(202)으로 덮여 있으므로, 외주부가 수지에 의해 피복되지 않는다. 즉, 반도체 웨이퍼(201)의 외주부는 수지의 미충전 영역이라고 말할 수 있다. 본 실시예에서는, 이 공정의 의미를 수지봉지공정이라 칭하는 경우가 있다.
*그 후, 도 8에 도시된 것처럼, 승강수단(216a, 216b)에 의해 하부장치(200)가 강하한다. 이에 따라 반도체 웨이퍼(201)가 상부 금형(301)과 하부 금형(202)에 의해 끼워진 상태, 즉, 반도체 웨이퍼(201)가 금형 내에 장착된 상태가 개방된다. 여기서, 하부장치(200)의 강하 개시와 동시에, 구동부(305)에 의해 상부장치(300)의 제 1 블록(302)이 상승함에 의해, 이젝트 핀(308)의 선단이 상부 금형(301)의 내표면으로부터 돌출한다. 즉, 이 공정에서는, 이젝트 핀(308)의 선단은 상부 금형(301)의 공동부(301a), 게이트부(301b) 및 컬부(301c)가 이어져 통하는 홈 내에 위치하도록 튀어 나간다. 그에 따라, 반도체 웨이퍼(201)상의 수지, 게이트부(301b) 및 컬부(301c)의 수지가 상부 금형(301)의 내표면에서 떼어 놓인다. 하부장치(200)의 강하 개시와 동시에, 수지 공급부(213)의 공급막대(213b)도 강하하여 초기 상태로 되돌아간다. 즉, 도 1 및 도 6에 도시되는 가압을 시작하기 전, 요컨대 수지봉지공정 전의 상태로 공급막대(213b)는 강하한다.
여기서, 수지(214')로 피복된 반도체 웨이퍼(201) 및 게이트부(301b)에 형성된 수지(301b')의 형상이 도 9a의 평면도 및 도 9b의 단면도에 도시되어 있다. 게이트부(301b)에 형성된 수지(301b')는 용융된 수지(214)가 게이트부(301b)를 통과한 흔적이라고도 말할 수 있다. 도 9b로부터 분명한 것처럼 반도체 웨이퍼(201)상에 형성되는 수지(214')의 높이보다도 반도체 웨이퍼의 외주부(201')상에서의 게이트부(301b)의 수지(301b')의 높이는 낮다. 또한, 상술한 설명 및 도면으로부터 분명한 것처럼, 컬부(301c)에 형성되는 수지(301c')의 높이보다도 반도체 웨이퍼의 외주부(201')상에서의 게이트부(301b)의 수지(301b')의 높이는 낮다.
또한, 게이트부(301b)는 컬부(301c)에서 공동부(301a)를 향하여 부채형으로 넓어지도록 형성되어 있기 때문에, 게이트부(301b)의 수지(301b')도 그것을 반영한 형상을 갖는다.
상술한 것처럼, 하부 금형(202)상에 적재된 반도체 웨이퍼(201)의 외주를 하부 금형(202)과 상부 금형(301)에 의해 끼우도록 하여, 반도체 웨이퍼(201)를 하부 금형(202)과 상부 금형(301)으로 구성된 금형 내에 반도체 웨이퍼(201)가 장착되기 때문에, 외주부(201')는 수지에 의해 피복되지 않는다. 즉, 외주부(201')는 수지의 미충전 영역으로 되어 있다.
그 후, 도 10에 도시된 것처럼 하부장치(200)는, 승강수단(216a, 216b)에 의해 더 강하된다. 그리고, 하부장치(200)의 강하가 소정의 위치를 넘을 때, 즉, 충격완화수단(215)의 볼트(215a)로 정의된 거리를 넘은 경우, 제 1 블록(203) 및 제 2 블록(204)은 볼트(215a)가 제약이 되어, 그 이상 강하할 수 없게 된다. 동시에, 하부 금형(202)은 볼트(208a)가 제약이 되어, 그 이상 강하할 수 없게 된다. 또한, 하부장치(200)의 강하가 계속되면, 하부 금형(202)이 제 1 블록(203) 및 제 2 블록(204)으로부터 밀어 올려지고, 소정거리만큼 이격된다. 이때, 수지 공급부(213)의 공급막대(213b)도 컬부(301c)에 형성된 수지(301c') 및 게이트부(301b)에 형성된 수지(301b')를 밀어 올리도록 다시 상승한다. 이 공급막대(213b)의 상승은 하부 금형(202)의 상승과 동기한다. 즉, 하부 금형(202)이 볼트(208a)에 의해 상승을 시작함과 동시에, 공급막대(213b)도 수지(301b', 301c)'를 밀어 올린다. 이 하부 금형(202)의 상승 및 공급막대(213b)의 상승은 기반(216)에 설치된 도시되지 않은 제어수단에 의해 그 타이밍이 제어된다.
여기서, 하부 금형(202)의 상승과 아울러 공급막대(213b)를 상승시키는 이유가 도 11의 부분적으로 확대된 단면도를 참조하여 서술된다.
도 11a에는, 하부 금형(202) 상에 반도체 웨이퍼(201)를 적재한 상태가 부분적으로 확대 도시되어 있다. 도시된 것처럼, 반도체 웨이퍼(201)를 하부 금형(202) 의 웨이퍼 적재영역에 탑재하였을 때, 반도체 웨이퍼(201)와 제 1 블록(203)의 사이에는 미소한 틈 G가 형성된다. 여기서, 하부 금형(202)과 상부 금형(301)을 합체시키는, 즉, 반도체 웨이퍼(201)를 금형 내에 장착하면, 틈 G는 게이트부(301b)의 공간과 이어져 통한다.
이때, 도 11a에 있어서 반도체 웨이퍼(201)의 상면과 제 1 블록(203)의 상면의 사이에는 단차가 생겼지만, 하부 금형(202)과 상부 금형(301)을 합체시킬 때에 그 단차는 해소된다. 이 단차가 해소될 때에 생기는 반도체 웨이퍼(201)에의 하방향으로의 응력도 전술한 충격완화수단(208, 215)에 의해 완화된다.
그 후, 수지봉지공정에서, 게이트부(301b), 공동부(301a)에 수지(214)가 도입되면, 도 11c에 도시된 것처럼, 이 틈 G에도 마찬가지로 수지가 도입된다. 이 틈 G는 대강 반도체 웨이퍼(201)의 전체 둘레에 형성되어 있기 때문에, 수지봉지공정 직후, 틈 G에 형성된 수지로 반도체 웨이퍼(201)가 둘러싸이게 된다. 이 상태는 게이트부(301b)의 수지(301b')의 반도체 웨이퍼(201) 및 제 1 블록(203)에의 밀착력과 아울러, 반도체 웨이퍼(201)의 측벽과 제 1 블록(203)에의 밀착력이 존재하고 있는 것을 나타낸다. 당연히, 이 밀착력은 게이트부(301b)의 주변에서 특히 현저하다.
이러한 상태대로, 예를 들면 하부 금형(202)만을 상승시켜 반도체 웨이퍼(201)를 하부 금형(202)으로부터 떼어놓으려고 하면, 상술한 밀착력에 의해 게이트부(301b)에 가까운 반도체 웨이퍼(201)의 일부에 과대한 응력이 발생할 가능성이 있다. 이 과대한 응력은 반도체 웨이퍼(201)를 파손할 가능성, 파손하지 않을 정도 로도 웨이퍼의 휘어짐 등의 어떠한 영향을 반도체 웨이퍼에 줄 가능성이 있다.
그래서, 게이트부(301b)의 수지(301b') 및 컬부(301c')의 수지(301c')와 제 1 블록(203)의 밀착을 주로 공급막대(213b)의 상승에 의해 박리하면서, 틈 G의 수지의 밀착을 주로 하부 금형(202)의 상승에 의해 박리하도록 하였다. 이와 같이 하부 금형(202)과 공급막대(213b)를 동시에 상승시키기 때문에, 반도체 웨이퍼(201)의 외주부(201')에 수지의 밀착에 의한 국부적인 응력이 집중하는 것을 막는 것이 가능해진다. 즉, 이 하부 금형(202)과 공급막대(213b)의 상승공정은, 반도체 웨이퍼를 둘러싸는 수지 및 게이트부 및 컬부의 수지와 제 1 블록(203)과의 밀착을 하부 금형의 상승력과 공급막대의 상승력에 의해 파괴하는 것이다.
또, 수지봉지장치(100)의 동작을 설명한다.
하부 금형(202)이 제 1 블록(203) 및 제 2 블록(204)으로부터 밀어 올려지고, 소정거리만큼 이격된 후, 전자밸브(212)에 응답하여 구동부(211)가 이젝트 핀(210)을 상승시킨다. 이에 따라, 이젝트 핀(210)의 선단이 하부 금형(202)의 표면으로부터 돌출하고, 반도체 웨이퍼(201)는 하부 금형(202)의 웨이퍼 적재영역에서 떼어 놓인다. 하부장치(200)는 도 1에 도시된 것처럼 초기 상태까지 상승한다.
동시에, 공급막대(213b)는 다시 하강하여 초기 상태로 되돌아간다. 이 반도체 웨이퍼(201)를 하부 금형(202)으로부터 금형 해제한 뒤, 반도체 웨이퍼(201) 및 웨이퍼를 피복하는 수지(214'), 게이트부의 수지(301b') 및 컬부의 수지(301c')는, 복수의 이젝트 핀(210)에 의해서만 지지된 상태로 된다. 도 12에는, 이젝트 핀(210)이 하부 금형(202)의 표면으로부터 돌출하여, 반도체 웨이퍼(201)를 지지하 고 있는 모양이 확대 도시되어 있다.
상술한 것처럼, 하부 금형(202)의 웨이퍼 적재영역은, 요철형상(207)에 가공되어 있기 때문에, 수지봉지된 반도체 웨이퍼를 하부 금형으로부터 추출할 때, 반도체 웨이퍼와 금형의 밀착을 막아 추출 작업을 원활하고 또한 정확히 하는 것이 가능해진다.
이 후, 이젝트 핀(210)에 의해 하부 금형(202)으로부터 떠있는 반도체 웨이퍼(201)는 도 14a에 도시된 것처럼 수지봉지장치(100)로부터 반출한다. 계속해서, 게이트부의 수지(301b') 및 컬부의 수지(301c')를 반도체 웨이퍼의 외주(예를 들면, 선분 X-X')에 따라 절단한다. 그에 따라, 도 14b에 도시된 것과 같은 수지(214')로 피복된 반도체 웨이퍼(201)를 얻는다.
게이트부(301b)에 형성된 수지(301b')의 두께는 반도체 웨이퍼(201)상의 수지(214') 및 컬부(301c)에 형성된 수지(301c')보다 얇기 때문에, 이 절단공정은 정확하고 또한 용이하게 실시하는 것이 가능해진다. 즉, 반도체 웨이퍼(201)의 외주(201')상에서 게이트부의 수지(301b')의 두께가 얇게 되어 있기 때문에, 그 부분의 수지층은 다른 부분의 수지층과 비교하여 무르게 되어 있다. 따라서, 그 무르게 된 부분에 기계적인 힘을 가하면, 정확하고 용이하게 절단을 할 수 있다. 절단기 등으로 절단하는 경우에 있어서도, 절단에 요하는 시간이 짧아짐과 동시에, 절단시에 발생하는 수지의 먼지도 감소할 수 있다.
게이트부의 위치가 반도체 웨이퍼의 외주로부터 이격된 위치, 즉 반도체 웨이퍼의 바깥 가장자리보다 더욱 내측 또는 외측(컬부측)에 설치된 경우, 도 14a에 도시되는 절단공정이 실시되면, 상술한 것과 같은 효과는 얻을 수 없는 것은 분명할 것이다. 또는, 게이트부에 근접한 반도체 웨이퍼상의 수지가 부분적인 박리, 혹은 반도체 웨이퍼의 외측에 게이트부의 수지의 잔류 등이 발생할 가능성도 있다. 이들은, 그 후의 공정에 영향을 미치는 것으로, 발생을 방지하는 것이 바람직하다.
이어서, 도 14c에 도시된 것처럼 수지(214')의 표면을 연마장치 P에 의해 연마한다. 이 연마에 의해 반도체 웨이퍼 상에 형성된 복수의 회로소자에 각각 접속되는 복수의 전극이 노출된다. 이 연마공정 실시에는, 수지(214')가 반도체 웨이퍼(201)상에 균일하게 형성되어 있다는 것이 전제로 되어 있기 때문에, 상술한 것처럼, 이 수지봉지장치에서는 장치의 수평방향의 밸런스의 유지에 특히 주목되어 있다.
이어서, 필요에 따라 노출된 전극 상에 외부전극 E가 형성된다. 도 14d에는, 이 밖에 부전극으로서 볼형 전극이 도시되어 있지만, 그 형상은 이것으로 한하지 않는다. 예를 들면, 평면형 전극 패드 등을 사용하는 것도 가능하다. 여기서, 다이싱 절단기 DC를 사용하여 반도체 웨이퍼(201)로부터 도 14e에 도시된 것처럼 개개의 반도체장치 SD를 분리한다. 이 반도체장치 SD는 칩 사이즈 패키지 구조(CSP 구조)라고 불리는 소형화된 장치이다. 상술한 본 실시예는, 이 CSP 구조를 갖는 반도체장치를 제조하는 방법에 적용되는 것이 바람직하다.
반도체 웨이퍼(201)상의 전체면이 수지로 덮여 있는 경우, 절단 부분의 특정이 어렵기 때문에 이 분리는 곤란한 공정이 될 것이 예상된다. 한편, 본 실시예에서는, 상술한 것처럼 반도체 웨이퍼(201)의 외주부(201')는 수지에 의해 피복되어 있지 않기 때문에, 도 15에 도시된 것처럼 반도체 웨이퍼(201)상에서 복수의 회로소자 IC를 서로 분리하는 그리드라인 GL이 외주부(201')에 노출되어 있다. 이 그리드라인 GL은 반도체 웨이퍼(201)상에 종횡으로 연재하고 있다. 따라서, 외주부(201')에 노출된 그리드라인 GL을 안표로 하면, 반도체 웨이퍼를 종횡으로, 즉, 개개의 반도체장치 SD로 정확히 절단하는 것이 가능해진다. 즉, 상술한 공정을 거쳐서 형성된 반도체 웨이퍼(201)는, 웨이퍼로부터 개개의 반도체장치를 분리하는 다이싱 공정을 정확히 하고, 또한, 용이하게 실시하는 것을 가능하게 한다.
본 발명은 예증적인 실시예를 사용하여 설명되었지만, 이 설명은 한정적인 의미로 받아들여져서는 안 된다. 이 예증적인 실시예의 여러 가지 변경, 및 본 발명의 그 밖의 실시예는 당업자에는 이 설명을 참고로 하는 것에 따라 밝혀질 것이라고 생각된다. 따라서, 특허청구의 범위는 그것들의 모든 변경 또는 실시예를 본 발명의 진정한 범위에 포함한다고 생각된다.
도 1은 수지봉지장치에 반도체 웨이퍼가 탑재된 공정을 나타낸 단면도,
도 2는 하부 금형을 부분적으로 나타낸 평면도 및 단면도,
도 3은 하부 금형의 반도체 웨이퍼 적재영역의 제 1 변형예를 나타낸 평면도,
도 4는 하부 금형의 반도체 웨이퍼 적재영역의 제 2 변형예를 나타낸 평면도,
도 5는 상부 금형을 부분적으로 나타낸 평면도 및 단면도,
도 6은 반도체 웨이퍼가 금형 내에 장착된 공정을 나타낸 단면도,
도 7은 반도체 웨이퍼 상에 수지를 봉지하는 공정을 나타낸 단면도,
도 8은 상부장치로부터 하부장치를 떼어놓은 공정을 나타낸 단면도,
도 9는 반도체 웨이퍼 위 및 게이트부에 형성된 수지층의 형상을 부분적으로 나타낸 평면도 및 단면도,
도 10은 반도체 웨이퍼 위, 게이트부 및 컬부로 규제된 수지를 제 1 블록으로부터 떼어놓은 공정을 나타낸 단면도,
도 11은 반도체 웨이퍼의 외주부 및 게이트부의 관계를 설명하는 부분적인 단면도,
도 12는 수지로 피복된 반도체 웨이퍼를 하부 금형으로부터 떼어놓은 공정을 나타낸 단면도,
도 13은 반도체 웨이퍼를 하부 금형으로부터 떼어놓은 공정에서의 반도체 웨 이퍼와 이젝트 핀의 관계를 부분적으로 나타낸 단면도,
도 14는 수지봉지된 반도체 웨이퍼로부터 반도체장치를 제조하기까지의 공정을 순서적으로 나타낸 단면도,
도 15는 수지봉지된 반도체 웨이퍼를 나타낸 평면도,
*도면의 주요 부분에 대한 부호의 설명*
100: 수지봉지장치 200: 하부장치
300: 상부장치 201: 반도체 웨이퍼
201': 반도체 웨이퍼의 외주부 202: 하부 금형
207: 요철형상영역(반도체 웨이퍼 적재영역)
208: 충격완화수단 213: 수지 공급부
214: 수지 301: 상부 금형
301a: 공동부(캐비티부) 301b: 게이트부
301c: 컬부 210, 308: 이젝트 핀
P: 연마장치 DC: 다이싱 절단기
SD: 칩 사이즈 패키지형 반도체장치
GL: 그리드라인

Claims (11)

  1. 반도체 웨이퍼를 적재하는 영역 중 반도체 웨이퍼의 지름보다 작은 영역이 요철형상으로 가공된 하부 금형과 상기 반도체 웨이퍼의 주 표면으로 수지를 도입하는 수지 도입부를 구비한 상부 금형에 의해 구성된 금형 내에 상기 반도체 웨이퍼를 장착하는 공정과,
    상기 하부 금형과 상기 상부 금형이 협동하여 상기 반도체 웨이퍼를 끼워 넣고, 상기 수지 도입부를 통해 수지를 도입하여 상기 반도체 웨이퍼의 주 표면상을 수지로 봉지하는 공정과,
    상기 반도체 웨이퍼를 상기 금형으로부터 금형 해제하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 장착하는 공정은, 고정된 상기 상부 금형에 상기 반도체 웨이퍼를 적재한 상기 하부 금형이 상승하여 합체함으로써 상기 반도체 웨이퍼가 상기 금형 내에 장착되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 2 항에 있어서,
    상기 금형 해제하는 공정은,
    상기 하부 금형이 하강하여 상기 반도체 웨이퍼와 상기 상부 금형을 떼어놓는 공정과,
    상기 반도체 웨이퍼를 밀어 올려 상기 하부 금형과 상기 반도체 웨이퍼를 떼어놓는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 3 항에 있어서,
    요철형상이 방전가공에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 4 항에 있어서,
    상기 요철형상의 돌기부는 8㎛ 내지 12㎛ 범위인 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 반도체 웨이퍼를 상기 금형으로부터 금형 해제한 후, 상기 반도체 웨이퍼 위를 봉지하는 수지를 연마하는 공정을 갖는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 하부 금형과 상기 상부 금형에 의해 상기 반도체 웨이퍼를 끼울 때, 상기 반도체 웨이퍼의 외주부를 끼워 넣고, 이 상태로 상기 수지 봉지함으로써 상기 반도체 웨이퍼의 외주부를 노출시키는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 반도체 웨이퍼의 외주부에는, 상기 반도체 웨이퍼 상에 형성된 복수의 반도체소자를 구획하는 스크라이브 라인의 일부를 노출하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 수지를 연마하는 공정 후, 상기 노출한 스크라이브 라인을 따라 상기 반도체 웨이퍼를 절단함으로써 상기 복수의 반도체소자를 개개의 반도체소자로 분리하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 표면상에 복수의 반도체소자가 형성된 반도체 웨이퍼가 내부에 장착되는 금형에 수지 공급부로부터 공급된 수지를 도입하고, 상기 반도체 웨이퍼의 표면상에 수지층을 형성하는 반도체 웨이퍼 표면 수지봉지장치에서의 게이트구조에 있어서,
    상기 게이트는 상기 반도체 웨이퍼의 바깥 가장자리의 일부에서 상기 금형 내에 수지를 도입하고, 상기 게이트의 높이는 상기 반도체 웨이퍼 표면상에 형성된 상기 수지층의 높이보다도 낮은 것을 특징으로 하는 반도체 웨이퍼 표면 수지봉지장치의 게이트.
  11. 제 10 항에 있어서,
    상기 게이트는 상기 수지 공급부로부터 상기 반도체 웨이퍼를 향하여 부채형으로 넓어지는 것을 특징으로 하는 반도체 웨이퍼 표면 수지봉지장치의 게이트.
KR1020080030823A 2001-03-27 2008-04-02 반도체장치의 제조방법 및 반도체 웨이퍼 표면수지봉지장치의 게이트 KR100899151B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001089851A JP3859457B2 (ja) 2001-03-27 2001-03-27 半導体装置の製造方法
JPJP-P-2001-00089851 2001-03-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020016421A Division KR100890956B1 (ko) 2001-03-27 2002-03-26 반도체 웨이퍼 수지봉지장치, 및 반도체장치 제조용 금형

Publications (2)

Publication Number Publication Date
KR20080034116A true KR20080034116A (ko) 2008-04-18
KR100899151B1 KR100899151B1 (ko) 2009-05-27

Family

ID=18944717

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020020016421A KR100890956B1 (ko) 2001-03-27 2002-03-26 반도체 웨이퍼 수지봉지장치, 및 반도체장치 제조용 금형
KR1020080030823A KR100899151B1 (ko) 2001-03-27 2008-04-02 반도체장치의 제조방법 및 반도체 웨이퍼 표면수지봉지장치의 게이트

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020020016421A KR100890956B1 (ko) 2001-03-27 2002-03-26 반도체 웨이퍼 수지봉지장치, 및 반도체장치 제조용 금형

Country Status (6)

Country Link
US (4) US6682958B2 (ko)
EP (1) EP1246230A3 (ko)
JP (1) JP3859457B2 (ko)
KR (2) KR100890956B1 (ko)
CN (1) CN1221020C (ko)
TW (1) TW531865B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859457B2 (ja) * 2001-03-27 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
KR100738730B1 (ko) 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
TWI261350B (en) * 2005-09-02 2006-09-01 Wintek Corp Electronic member with conductive connection structure
KR100861327B1 (ko) * 2006-10-27 2008-10-01 주식회사 고려반도체시스템 반도체 소자의 제조용 툴의 착탈구조
US9494642B2 (en) * 2009-11-30 2016-11-15 Essai, Inc. Systems and methods for conforming test tooling to integrated circuit device profiles with ejection mechanisms
CN102789961B (zh) * 2011-05-18 2015-06-10 汕头华汕电子器件有限公司 大功率三极管除浇口装置
US9679783B2 (en) 2011-08-11 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Molding wafer chamber
US9802349B2 (en) 2012-03-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level transfer molding and apparatus for performing the same
US8951037B2 (en) 2012-03-02 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level underfill and over-molding
US20140275915A1 (en) * 2013-03-13 2014-09-18 Medtronic, Inc. Implantable medical device including a molded planar transformer
KR101602534B1 (ko) * 2013-10-25 2016-03-10 세메스 주식회사 웨이퍼 레벨 몰딩 장치
DE102014109286B4 (de) * 2014-06-12 2019-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Spritzpressen auf Waferebene und Vorrichtung zum Ausführen
US10020211B2 (en) 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
JP6282564B2 (ja) * 2014-09-16 2018-02-21 東芝メモリ株式会社 半導体装置の製造方法
JP6039750B1 (ja) 2015-06-10 2016-12-07 Ｔｏｗａ株式会社 圧縮成形装置の樹脂材料供給装置及び圧縮成形装置
JP6827283B2 (ja) * 2016-08-03 2021-02-10 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法
JP6296195B1 (ja) * 2017-07-21 2018-03-20 第一精工株式会社 樹脂封止用金型の調整方法及び樹脂封止用金型
CN112793127A (zh) * 2021-01-06 2021-05-14 贵州巨博塑料制品有限公司 一种食品包装盒自动注塑生产设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63183824A (ja) 1987-01-27 1988-07-29 Matsushita Electric Works Ltd 封止成形金型
JP2577403B2 (ja) 1987-11-10 1997-01-29 東陶機器株式会社 湯水混合装置
KR920004583B1 (ko) * 1988-10-31 1992-06-11 가부시끼가이샤 히다찌세이사꾸쇼 수지의 유동 및 경화특성의 측정장치와 유동 및 경화특성에 따라 금형을 구성하는 방법
JPH0373454A (ja) 1989-04-28 1991-03-28 Sony Corp ビデオテープレコーダ
JP2524955B2 (ja) * 1993-04-22 1996-08-14 トーワ株式会社 電子部品の樹脂封止成形方法及び装置
DE69519259T2 (de) * 1994-01-13 2001-05-17 Citizen Watch Co., Ltd. Verfahren zum harzversiegeln von halbleiterbauteilen
JP3351891B2 (ja) 1994-01-18 2002-12-03 シチズン時計株式会社 Ｉｃを実装した回路基板の樹脂封止方法及びその成形金型
JP3449796B2 (ja) 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH1126642A (ja) 1997-07-07 1999-01-29 Fujitsu Ltd 半導体装置及びその製造方法及びその実装構造
JP3137322B2 (ja) 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
CN1420538A (zh) 1996-07-12 2003-05-28 富士通株式会社 半导体装置的制造方法和半导体装置及其装配方法
JPH10125705A (ja) 1996-10-18 1998-05-15 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JPH1177756A (ja) 1997-09-01 1999-03-23 Sharp Takaya Denshi Kogyo Kk 半導体装置用樹脂封止金型
KR100251863B1 (ko) * 1997-11-28 2000-04-15 김규현 반도체패키지 제조용 쓰루게이트금형의 구조 및 이를 이용한 반도체패키지의 제조 방법
JP2000021786A (ja) 1998-07-06 2000-01-21 Nec Kyushu Ltd 半導体製造装置用アルミニウム電極の製造方法
US6344162B1 (en) * 1998-07-10 2002-02-05 Apic Yamada Corporation Method of manufacturing semiconductor devices and resin molding machine
JP3207837B2 (ja) * 1998-07-10 2001-09-10 アピックヤマダ株式会社 半導体装置の製造方法および樹脂封止装置
JP3116913B2 (ja) 1998-07-31 2000-12-11 日本電気株式会社 半導体チップ樹脂封止用金型及びこれを用いた半導体チップ樹脂封止方法
KR100324928B1 (ko) 1998-10-28 2002-06-26 박종섭 반도체패키지용금형의정전기방지구조
US6143581A (en) * 1999-02-22 2000-11-07 Micron Technology, Inc. Asymmetric transfer molding method and an asymmetric encapsulation made therefrom
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP2000299334A (ja) 1999-04-14 2000-10-24 Apic Yamada Corp 樹脂封止装置
JP2000349114A (ja) 1999-06-07 2000-12-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP4077118B2 (ja) * 1999-06-25 2008-04-16 富士通株式会社 半導体装置の製造方法および半導体装置製造用金型
JP3581814B2 (ja) * 2000-01-19 2004-10-27 Ｔｏｗａ株式会社 樹脂封止方法及び樹脂封止装置
JP3859457B2 (ja) * 2001-03-27 2006-12-20 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US6682958B2 (en) 2004-01-27
US7800221B2 (en) 2010-09-21
EP1246230A2 (en) 2002-10-02
EP1246230A3 (en) 2007-05-30
US8044507B2 (en) 2011-10-25
US20080038400A1 (en) 2008-02-14
US20110003026A1 (en) 2011-01-06
US20040135171A1 (en) 2004-07-15
US7309919B2 (en) 2007-12-18
JP3859457B2 (ja) 2006-12-20
JP2002283388A (ja) 2002-10-03
CN1221020C (zh) 2005-09-28
KR100899151B1 (ko) 2009-05-27
US20020140114A1 (en) 2002-10-03
KR20020076173A (ko) 2002-10-09
CN1378254A (zh) 2002-11-06
TW531865B (en) 2003-05-11
KR100890956B1 (ko) 2009-03-27

Similar Documents

Publication Publication Date Title
KR100899151B1 (ko) 반도체장치의 제조방법 및 반도체 웨이퍼 표면수지봉지장치의 게이트
JP4243177B2 (ja) 半導体装置の製造方法
US11205579B2 (en) Molding wafer chamber
US10573537B2 (en) Integrated circuit package mold assembly
US20080224293A1 (en) Method And Apparatus For Fabricating A Plurality Of Semiconductor Devices
JP2003174124A (ja) 半導体装置の外部電極形成方法
US6566741B2 (en) Grounding of package substrates
JP3425089B2 (ja) 樹脂封止型半導体装置の製造方法
JP3825014B2 (ja) 半導体ウエハ樹脂封止装置及び半導体装置製造用金型
JP2005064456A (ja) 半導体装置の製造方法
KR101472660B1 (ko) 기판 스트립
JP2011040625A (ja) 半導体装置の製造方法
JP2002254481A (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
JP3711333B2 (ja) 半導体装置の製造方法および樹脂封止装置
KR100300475B1 (ko) 가요성회로기판을이용하여제조된볼그리드어레이반도체패키지의싱귤레이션방법
KR20070077685A (ko) 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법
JP3087395B2 (ja) 電子部品の製造方法
KR100456082B1 (ko) 반도체패키지의제조방법
CN112234130A (zh) 一种cob封装结构及其制造方法
JP2012109396A (ja) 半導体装置の製造方法
TW200820388A (en) Mold for semiconductor packaging
JP2002246403A (ja) 半導体装置の製造装置及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee