JP2012109396A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】パッケージ厚の減少に従って、益々困難になるレジン注入時のワイヤ流れ対策として、キャビティ厚さ調整機構を有する金型を用いたサイドゲート型のトランスファモールド技術が各種検討されている。しかし、本願発明者らが検討したところによると、従来の方式では、所望のパッケージ厚さを安定的に確保することが困難であることが明らかとなった。
【解決手段】本願発明は、キャビティ厚さ調整機構を有する金型を用いたサイドゲート型のトランスファモールドによる半導体装置の製造方法において、キャビティを溶融レジン（封止レジン）で充填した後、キャビティ厚さを減少させ、続いてキャビティ厚さを固定した状態で、ポット内のプランジャをキャビティ内の封止レジンが加圧される方向に移動させ、キャビティ内の封止レジンを加圧した状態でキュアを進行させるものである。
【選択図】図８

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法における樹脂封止技術に適用して有効な技術に関する。

日本特開２００１−７９８７８号公報（特許文献１）または、これに対応する米国特許第６４７８５６２号公報（特許文献２）には、配線基板の一方の面上にマトリクス状に半導体チップを取り付け、サイドゲートを有する金型およびリリースフィルム（配線基板の裏側にリリースフィルムを敷く）を用いて、チップが取り付けられた面をトランスファモールドにより封止レジンにより一括封止するとともに、樹脂充填後にキャビティの厚さを縮小させる場合において、キャビティへの樹脂の充填の際には、樹脂のキュアが急激に進行しないように金型温度を比較的低温とし、キャビティの厚さを縮小させる際には、樹脂のキュアが十分に進行するように金型温度を比較的高温とする技術が開示されている。

日本特開２００５−１５０３５０号公報（特許文献３）または、これに対応する米国特許公開２００５−１０６７８６号公報（特許文献４）には、配線基板の一方の面上にマトリクス状に半導体チップを取り付け、サイドゲートを有する金型を用いて、チップが取り付けられた面をトランスファモールドにより封止レジンにより一括封止する場合において、可動キャビティ駒を後退させることにより、パッケージと金型の接着力を低下させた後、可動キャビティ駒を前進させて離型を実行する技術が開示されている。

特開２００１−７９８７８号公報 米国特許第６４７８５６２号公報 特開２００５−１５０３５０号公報 米国特許公開２００５−１０６７８６号公報

半導体チップを樹脂で封止する方式（モールド工程）として、固形状の樹脂（レジンタブレット）を溶融させ、この溶融した樹脂を成形金型のキャビティの外部からこのキャビティの内部に供給する方式（トランスファモールド方式）、あるいは、粉末状の樹脂を予めキャビティ内（キャビティブロックの表面）に配置しておく方式（コンプレッションモールド方式）などが開発されている。

以下の説明のため、まず、トランスファモールド方式（キャビティの厚さが変化するもの）の成形金型の一例を図２７に示す。図２７に示すように、トランスファモールド装置の主要部は、下金型５１ａと上金型５１ｂとから構成されており、下金型５１ａと上金型５１ｂの間に被処理体であるチップ２が搭載された配線基板３（チップ基板複合体または組立体）が設置される。下金型５１ａは、ポット部５８を構成するポットブロック５２と、チップ基板複合体を設置する下金型固定キャビティブロック５７、それを支える基台５６、これらを周辺で保持する下金型固定枠ブロック５３等から構成されており、ポット部５８には、レジンタブレット６１とこれを押し出すためのプランジャ５９が設置されている。一方、上金型５１ｂは、可動キャビティブロック５５とその周辺の上金型固定枠ブロック５４から構成されており、上金型５１ｂの下面には、カル部６２、ランナ部６３、ゲート部６４およびキャビティ６５が設けられている。また、これらに沿うように、離型のためのリリースフィルム６０が真空吸着等により貼り付けられている。

次に、コンプレッションモールド方式の成形金型の一例を図２８に示す。図２８に示すように、コンプレッションモールド装置の主要部は、下金型５１ａと上金型５１ｂとから構成されており、下金型５１ａと上金型５１ｂの間に被処理体であるチップ２が搭載された配線基板３（チップ基板複合体、組立体）が設置される。このチップ２と配線基板３間には、多数のボンディングワイヤ４が接続されている。下金型５１ａは、可動キャビティブロック５５とその周辺の下金型固定枠ブロック５３から構成されており、これらの上面には、リリースフィルム６０を介して、パウダレジン６６を収容するキャビティ６５が設けられている。また、上金型５１ｂの下面には、チップ基板複合体とともに、リング状シール部材６７が設置されている。

本願発明者は、これらのモールド方式について検討した結果、以下の問題を発見した。まず、トランスファモールド方式として、図２７のように、キャビティの隣に設けられたポット部から、キャビティに繋がるゲート部を介してキャビティの内部に溶融した樹脂を供給するサイドゲート方式の場合、このゲート部から遠い位置では、樹脂の未充填不良が発生し易い。この理由は、基材（配線基板、リードフレーム等）に半導体チップが搭載されているため、この半導体チップの周囲（近傍）における樹脂の流路（通路）は、半導体チップが搭載されていない部分における樹脂の流路に比べての小さく（狭く）なる。これにより、半導体チップの周囲における樹脂の流速が低下するためである。

また、この半導体チップと基材とを電気的に接続するための導電性部材としてワイヤを使用している場合、あるワイヤが隣のワイヤと接触し易い。この理由は、樹脂の流路（通路）が小さい部分における樹脂の圧力（動圧、すなわち樹脂圧）は、樹脂の流路が大きい部分における樹脂の圧力よりも高い。そのため、ワイヤに高い樹脂の圧力が加わり、ワイヤが傾いてしまう。この傾向は、特に積層チップの場合は、ワイヤ長が長くなるため、著しい。

一方、コンプレッションモールド方式の場合、図２８のように、可動するキャビティブロック（可動キャビティブロック）の表面に配置しておいた粉末状の樹脂を溶融し、キャビティ内に配置された半導体チップに向かってキャビティブロックを可動させる（押し上げる）ことによって、この溶融した樹脂に半導体チップが搭載された基材の上面（半導体チップが搭載された面）を浸すため、基材の全上面にほぼ均等に樹脂を配置（形成）することができる。また、半導体チップの周囲（近傍）に加わる圧力は、トランスファモールド方式に比べて小さいため、ワイヤの接触を抑制できる。しかしながら、前記のように、使用する樹脂は粉末状のため、固形状の樹脂に比べて、使用する量の調整が難しい。

なお、前記特許文献１（特に図９およびその関連箇所）には、固形状の樹脂をポット部に配置し、このポット部で溶融させた樹脂を、ゲート部を介してキャビティ内に供給した後、キャビティブロックを所定量だけ可動（上昇）させてクランプすることが開示されております。しかしながら、前記特許文献１の場合、可動キャビティブロックを上昇させ、キャビティから溢れ出しポット部へ流出した樹脂により、プランジャを押し戻した後、可動キャビティブロックを固定していない。そのため、樹脂加圧の状況、または、キュアの進行によって、可動キャビティブロックが微妙に位置ずれして、最終的なパッケージ厚さに狂いが出る等の問題がある。

本願発明は、これらの課題を解決するためになされたものである。

本願発明の目的は、半導体装置の信頼性の低下を抑制できる技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願の一つの発明は、キャビティ厚さ調整機構を有する金型を用いたサイドゲート型のトランスファモールドによる半導体装置の製造方法において、キャビティを溶融レジン（封止レジン）で充填した後、キャビティ厚さを減少させ、続いてキャビティ厚さを固定した状態で、ポット内のプランジャをキャビティ内の封止レジンが加圧される方向に移動させ、キャビティ内の封止レジンを加圧した状態でキュアを進行させるものである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、キャビティ厚さ調整機構を有する金型を用いたサイドゲート型のトランスファモールドによる半導体装置の製造方法において、キャビティを溶融レジン（封止レジン）で充填した後、キャビティ厚さを減少させ、続いてキャビティ厚さを固定した状態で、ポット内のプランジャをキャビティ内の封止レジンが加圧される方向に移動させ、キャビティ内の封止レジンを加圧した状態でキュアを進行させるので、パッケージ厚さが一定のレジン封止パッケージを提供することができる。

本願の一実施の形態の半導体装置の製造方法に使用する金型要部の一例である下金型の上面図である。 図１のＡ−Ａ’断面に対応する断面図である。 図２のＢ−Ｂ’断面に対応する断面図である。 本願の前記一実施の形態の半導体装置の製造方法の対象デバイス（ＢＧＡ）の製造に使用する配線基板の上面図である。 図４の単位デバイス領域の拡大上面図である。 図４の模式断面図（単層チップの場合）である。 図４の模式断面図（積層チップの場合）である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス（前半部）のシーケンスチャートである。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス（後半部）のシーケンスチャートである。 図９のシーケンスチャートに対応する樹脂モールドプロセス（チップ基板複合体設置完了時点）を説明するための金型断面図である。 図９のシーケンスチャートに対応する樹脂モールドプロセス（封止レジントランスファ中）を説明するための金型断面図である。 図９のシーケンスチャートに対応する樹脂モールドプロセス（封止レジン注入完了）を説明するための金型断面図である。 図９のシーケンスチャートに対応する樹脂モールドプロセス（キャビティ厚さ減少処理工程）を説明するための金型断面図である。 図９のシーケンスチャートに対応する樹脂モールドプロセス（キャビティ内樹脂再加圧キュア工程）を説明するための金型断面図である。 図９のシーケンスチャートに対応する樹脂モールドプロセス（型開き工程）を説明するための金型断面図である。 図９のシーケンスチャートに対応する樹脂モールドプロセス（可動キャビティ後退工程）を説明するための金型断面図である。 図９のシーケンスチャートに対応する樹脂モールドプロセス（離型工程）を説明するための金型断面図である。 図９のシーケンスチャートに対応する樹脂モールドプロセス（チップ基板複合体取り出し工程）を説明するための金型断面図である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス後のプロセス（バンプ形成工程）を説明するためのデバイス断面図である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス後のプロセス（パッケージダイシング工程）を説明するためのデバイス断面図である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス後のプロセス（デバイス完成時点）を説明するためのデバイス斜視図である。 本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するためのウエハ断面図（上面レジン封止工程前）である。 本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するための金型断面図（レジン封止工程）である。 本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するためのウエハ断面図（レジン封止工程完了時点）である。 本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するためのウエハ断面図（ＣＭＰ工程完了時点）である。 本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するためのウエハ断面図（バンプ形成工程完了時点）である。 従来のトランスファモールド方式（キャビティの厚さが変化するもの）の成形金型の一例を示す金型の模式断面図である。 従来のコンプレッションモールド方式の成形金型の一例を示す金型の模式断面図である。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面、前記第１の主面に設けられた複数の単位デバイス領域、および前記複数の単位デバイス領域のそれぞれに形成された複数のリードを有する基板と、前記複数の単位デバイス領域のそれぞれに搭載された半導体チップと、前記複数のリードと前記半導体チップの複数のボンディングパッドとをそれぞれ電気的に接続する複数のボンディングワイヤとを備えたチップ基板複合体を準備する工程；
（ｂ）ポット部、プランジャ、可動キャビティブロック、モールドキャビティおよび前記モールドキャビティの側方に設けられたゲート部を有するトランスファモールド金型を構成する下金型と、上金型との間であって、前記モールドキャビティに対応する位置に、前記チップ基板複合体の前記第１の主面が前記モールドキャビティ側を向くように前記チップ基板複合体をセットし、前記トランスファモールド金型をクランプする工程；
（ｃ）前記トランスファモールド金型がクランプされ、前記モールドキャビティが第１のキャビティ深さを有する状態で、前記ポット部内の前記プランジャを前進させることにより、前記ゲート部を介して、前記ポット部の封止レジンを前記モールドキャビティ内に供給する工程；
（ｄ）前記工程（ｃ）の後、前記トランスファモールド金型がクランプされた状態で、前記可動キャビティブロックを移動させることにより、前記モールドキャビティの深さを前記第１のキャビティ深さよりも浅い第２のキャビティ深さにする工程；
（ｅ）前記工程（ｄ）の後、前記トランスファモールド金型がクランプされた状態で、前記可動キャビティブロックの位置を固定する工程；
（ｆ）前記トランスファモールド金型がクランプされ、且つ前記可動キャビティブロックの位置が固定された状態で、前記ポット部内の前記プランジャを前進させることにより、前記モールドキャビティ内の樹脂圧を上昇させ、その状態を維持する工程；
（ｇ）前記工程（ｆ）の後、前記トランスファモールド金型を開く工程。

２．前記１項の半導体装置の製造方法において、前記工程（ｂ）と前記工程（ｇ）および、その間において、前記チップ基板複合体の前記第１の主面と前記モールドキャビティ間には、リリースフィルムが設置されていない。

３．前記または２項の半導体装置の製造方法において、前記工程（ｆ）における前記樹脂圧は、前記工程（ｃ）における充填圧よりも高い。

４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記工程（ｅ）における前記可動キャビティブロックの位置の固定は、機械的なロックにより実行される。

５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記可動キャビティブロックは、その全周を囲み、且つ、前記ポット部、前記ゲート部を有する一体の金属部材から構成された枠状の固定キャビティブロック内に挿入されている。

６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ）から（ｇ）において、トランスファモールド金型の温度は、一定に保たれている。

７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記複数の単位デバイス領域の各々には、複数の半導体チップが積層してダイボンディングされている。

８．前記１から７項のいずれか一つの半導体装置の製造方法において、前記工程（ｄ）においては、前記可動キャビティブロックの移動に同期して、前記ポット部内の前記プランジャを後退させる。

９．前記１から７項のいずれか一つの半導体装置の製造方法において、前記工程（ｄ）においては、前記可動キャビティブロックの移動の完了に先行して、前記ポット部内の前記プランジャを後退させる。

１０．前記１から９項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｈ）前記工程（ｆ）の後であって、前記工程（ｇ）の前に、前記可動キャビティブロックを後退させる工程。

１１．前記１から１０項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｉ）前記工程（ｇ）の後、前記可動キャビティブロックを前進させることにより、前記チップ基板複合体を離型させる工程。

１２．前記１から１１項のいずれか一つの半導体装置の製造方法において、前記基板は、有機系配線基板である。

１３．前記１から１１項のいずれか一つの半導体装置の製造方法において、前記基板は、リードフレームである。

１４．前記１から１３項のいずれか一つの半導体装置の製造方法において、前記ボンディングワイヤは、金系ボンディングワイヤである。

１５．以下の工程を含む半導体装置の製造方法：
（ａ）第１主面と、前記第１主面に設けられた複数の半導体チップ領域と、前記第１主面上に形成された再配線層とを有する半導体ウエハを準備する工程；
（ｂ）ポット部、プランジャ、可動キャビティブロック、モールドキャビティおよび前記モールドキャビティの側方に設けられたゲート部を有するトランスファモールド金型を構成する下金型と上金型の間であって、前記モールドキャビティに対応する位置に、前記半導体ウエハをその前記第１の主面が前記モールドキャビティ側を向くようにセットし、前記トランスファモールド金型をクランプする工程；
（ｃ）前記トランスファモールド金型がクランプされ、前記モールドキャビティが第１のキャビティ深さを有する状態で、前記ポット部内の前記プランジャを前進させることにより、前記ゲート部を介して、前記ポット部の封止レジンを前記モールドキャビティ内に移送し、充填する工程；
（ｄ）前記工程（ｃ）の後、前記トランスファモールド金型がクランプされた状態で、前記可動キャビティブロックを移動させることにより、前記モールドキャビティの深さを前記第１のキャビティ深さよりも浅い第２のキャビティ深さにする工程；
（ｅ）前記工程（ｄ）の後、前記トランスファモールド金型がクランプされた状態で、前記可動キャビティブロックの位置を固定する工程；
（ｆ）前記トランスファモールド金型がクランプされ、且つ前記可動キャビティブロックの位置が固定された状態で、前記ポット部内の前記プランジャを前進させることにより、前記モールドキャビティ内の樹脂圧を上昇させ、その状態を維持する工程；
（ｇ）前記工程（ｆ）の後、前記トランスファモールド金型を開く工程。

１６．前記１５項の半導体装置の製造方法において、前記工程（ｂ）と前記工程（ｇ）および、その間において、前記半導体ウエハの前記第１の主面と前記モールドキャビティ間には、リリースフィルムが設置されていない。

１７．前記１５または１６項の半導体装置の製造方法において、前記工程（ｆ）における前記樹脂圧は、前記工程（ｃ）における充填圧よりも高い。

１８．前記１５から１７項のいずれか一つの半導体装置の製造方法において、前記工程（ｅ）における前記可動キャビティブロックの位置の固定は、機械的なロックにより実行される。

１９．前記１５から１８項のいずれか一つの半導体装置の製造方法において、前記可動キャビティブロックは、その全周を囲み、且つ、前記ポット部、前記ゲート部を有する一体の金属部材から構成された枠状の固定キャビティブロック内に挿入されている。

２０．前記１５から１９項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ）から（ｇ）において、トランスファモールド金型の温度は、一定に保たれている。

２１．前記１５から２０項のいずれか一つの半導体装置の製造方法において、前記工程（ｄ）においては、前記可動キャビティブロックの移動に同期して、前記ポット部内の前記プランジャを後退させる。

２２．前記１５から２０項のいずれか一つの半導体装置の製造方法において、前記工程（ｄ）においては、前記可動キャビティブロックの移動の完了に先行して、前記ポット部内の前記プランジャを後退させる。

２３．前記１５から２２項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｈ）前記工程（ｆ）の後であって、前記工程（ｇ）の前に、前記可動キャビティブロックを後退させる工程。

２４．前記１５から２３項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｉ）前記工程（ｇ）の後、前記可動キャビティブロックを前進させることにより、前記半導体ウエハを離型させる工程。

〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。まとえば、「矩形」または「ほぼ矩形」というときは、厳密な正方形又は長方形のみでなく、それらに類似したものを含む。たとえば、四隅を面取りした又は丸みを帯びさせた変形された正方形は矩形である。正方形を例にとれば、一般的に面取り等により、理想的正方形から除外された部分の面積が、前記理想的正方形の面積の１５％未満である場合は、変形された正方形は矩形である。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、ＳＯＩウエハ、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。

６．「半導体チップ」というときは、一般的にはウエハ分割工程(ブレードダイシング、レーザダイシングその他のペレタイズ工程)後の半導体デバイス又は半導体集積回路を形成したダイ等を指す。ここでは主としてシリコン系のチップ（シリコンチップ、シリコンゲルマニウムチップ、シリコンカーバイドチップ等）を、例にとって説明するが、ＧａＡｓ系その他のデバイス・チップであってもよい。

７．本願において、チップ等を搭載する「基板」、「基体」とは、単層又は多層配線基板（主に、たとえばガラスエポキシ系の配線基板のような有機系配線基板）のみでなく、チップを搭載するためのリードフレーム等のメタル基板（基体）、シート状部材等を含む。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、または、同一機能部分を示すためにハッチングを付すことがある。

１．本願の一実施の形態の半導体装置の製造方法に使用する金型要部の一例等の説明（主に図１から図３）
このセクションでは、セクション２以降で説明するデバイスおよび方法に特に適合した金型構造の一例（一体固定キャビティブロック）を示すが、本願に説明する方法は、この金型構造に限定されるものではなく、従来のもの（たとえば、キャビティブロック部とポットブロック部が分離したもの）や、その他の金型形式でも適用できることは言うまでもない。この金型ブロックの特徴は、可動キャビティ以外の部分が金型金属の一体（メタルのくりぬき加工）で構成されていることである。このようにすることによって、リリースフィルムを使用しない場合においても、レジンの漏れ等が少なく、離型もよりスムーズに実行可能となる。なお、以下の各実施の形態では、リリースフィルムを使用しない例を中心に説明するが、本願発明は、リリースフィルムの使用を排除するものではない。また、ＱＦＮ等のリードフレームの裏面に、レジンが回りこむのを防止するために貼るバックテープは、特性及び使用目的が、リリースフィルムと異なる。従って、本願の各種の方法を、たとえば、ＱＦＮ等に適用する場合は、バックテープを使用することは、必須ではないが好適である。

なお、この例では、トランスファーモールド金型を構成する下金型および上金型の内、下金型にキャビティおよび可動キャビティブロックを設けるものを中心に具体的に説明するが、本願発明は、それに限定されるものではなく、キャビティまたは可動キャビティブロックを上金型に設けてもよく、また、キャビティおよび可動キャビティブロックの両方を上金型に設けてもよい。

図１は本願の一実施の形態の半導体装置の製造方法に使用する金型要部の一例である下金型の上面図である。図２は図１のＡ−Ａ’断面に対応する断面図である。図３は図２のＢ−Ｂ’断面に対応する断面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法に使用する金型要部の一例等を説明する。

図１から図３に示すように、下金型保持板および外枠部６８内に、下金型５１ａを構成するキャビティブロック部５３（下金型固定枠ブロック）とポットブロック部５２を、一体的に有する一体固定キャビティブロック７８がセットされており、その中に、たとえば、２個の可動式のキャビティブロック（以後、可動キャビティブロックという）５５がセットされている。一体固定キャビティブロック７８のポットブロック部５２には、ポット部５８、ランナ部６３およびゲート部６４が設けられている。可動キャビティブロック５５の部分に対応するキャビティ（モールドキャビティ）６５上には、たとえばセクション２で説明するチップ基板複合体（組立体）１４が、それぞれセットされる。

次に、図１のＡ−Ａ’断面を図２に示す。図２に示すように、下金型保持板および外枠部６８は、下金型保持板等支持部５６ｓ上に置かれており、その中に下金型固定枠ブロック５３が置かれている。下金型固定枠ブロック５３内には、可動キャビティブロック保持板６９を介して、可動キャビティブロック５５が置かれており、この可動キャビティブロック保持板６９は、コッタ７１（可動キャビティブロック戻り防止横楔）を介して、可動キャビティブロック駆動板７２によって駆動されるようになっている。ポットブロック部５２には、ポットシリンダ７５が設置されており、その内部には、プランジャ５９が挿入されている。ポットシリンダ７５の上端のポット部５８とキャビティ６５の間は、ランナ部６３及びゲート部６４で連結されている。

次に、図２のＢ−Ｂ’断面を図３に示す。図３に示すように、コッタ７１は、可動キャビティブロック保持板６９と可動キャビティブロック駆動板７２の間にあり、コッタ上昇駒７１ｂとコッタスライド駒７１ａから構成されており、ロック解除状態では、相互位置は不変であるが、ロック時には、コッタ駆動ロッド７９によって、コッタスライド駒７１ａが横方向に移動して、可動キャビティブロック保持板６９の上下位置を固定する。可動キャビティブロック５５、可動キャビティブロック保持板６９、およびコッタ７１は、可動キャビティブロック駆動板７２上に乗っており、可動キャビティブロック駆動ロッド７４によって、上下に一体的に移動する。このように、可動キャビティブロック５５の固定は、機械的に行われているので、キャビティ内の樹脂圧の変化に伴い微妙に変化することがない。すなわち、コッタ上昇駒７１ｂの上面は常に水平を機械的に確保されており、可動キャビティブロック５５の上面は、このタイミングでは、強い圧力で押されており、下面の下方への移動が機械的に固定されている限り、キャビティの深さは、非常に正確に固定される。

２．本願の前記一実施の形態の半導体装置の製造方法の対象デバイス（ＢＧＡ）および先行プロセス等の説明（主に図４から図７）
ここでは、セクション１におけるチップ基板複合体１４（モールド工程直前のデバイス構造）を説明する。

このセクションでは、片面モールド方式パッケージの一例である基板タイプに属するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を例に取り具体的に説明するが、片面モールド方式パッケージの他の例であるリードフレームタイプに属するＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半導体装置にも全く同様に適用できることは言うまでもない。

図４は本願の前記一実施の形態の半導体装置の製造方法の対象デバイス（ＢＧＡ）の製造に使用する配線基板の上面図である。図５は図４の単位デバイス領域の拡大上面図である。図６は図４の模式断面図（単層チップの場合）である。図７は図４の模式断面図（積層チップの場合）である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法の対象デバイス（ＢＧＡ）および先行プロセス等を説明する。

図４に示すように、チップ基板複合体１４を構成する主要部品である配線基板３（基板又は基体）は、通常、多層配線が形成された有機系基板（たとえば、エポキシ系基板で、通常、ガラス転移温度は、摂氏１４０度から１５０度程度）から構成されており、そのデバイス主面３ａ（第１の主面、すなわち半導体チップ２が取り付けられている側の面）の内部領域には、多数の単位デバイス領域２０が設けられている。なお、本願の前記一実施の形態では、図４に示すように、多数の単位デバイス領域２０がデバイス主面３ａに、平面的に見たときにおいてマトリクス状に設けられているが、これに限定されるものではない。また、モールド工程においては、通常、多数の単位デバイス領域２０が設けられている領域を超えて、若干、外部まで封止レジン（樹脂）により封止され、レジン封止体（封止体）１０が形成され、その後、セクション４で説明するように、ダイシング等により、Ｘ方向ダイシングライン２１およびＹ方向ダイシングライン２１ｙに沿ってカットされ、図２１のような最終形態（ＢＧＡ）となる。

モールド工程におけるトランスファモールドの際には、図中で太い点線で示した部分が、ゲートに対応する部分６４となり、細い点線で示した部分が、エアベント部またはエアベント部に対応する部分７７となる。

次に、図４の単位デバイス領域２０を拡大して、図５に示す。図５に示すように、単位デバイス領域２０の内部領域には、一つ又は複数の半導体チップ２（たとえば、ダイサイズは、４ミリメートル角程度である）が固定（たとえば、ＤＡＦ等の接着剤層を介して搭載）されており、半導体チップ２の表面２ａ上のボンディングパッド６（たとえばアルミニウム系パッド）とチップ２の周辺外部の配線基板３等の上面３ａに設けられたリード（外部リード、ボンディングリード）１６の間には、ボンディングワイヤ４（たとえば、金系ワイヤで直径は、たとえば、２０マイクロメートル程度）が接続されている。なお、配線基板３の裏面には、たとえば、バンプ電極を形成するためのバンプランド（Ｂｕｍｐ Ｌａｎｄ）等が形成されている。

次に、図５の模式的な断面構造の一例を図６（チップ単層の場合）に示す。図６に示すように、半導体チップ２は、通常、接着剤層１７を介して、配線基板３等の上面３ａにダイボンディングされており、要求されるパッケージ高さＨｐ（すなわち「パッケージ厚さ」であり、たとえば、０．５ミリメートル程度、範囲としては、０．３ミリメートルから０．６ミリメートル程度）の中に、チップ高さＨｃ（たとえば、０．３５ミリメートル程度）およびワイヤ高さＨｗ（たとえば、０．４１ミリメートル程度）が入るので、レジン流路の厚さＨｒ（最上チップ上面から可動キャビティブロック５５の上面５５ａまでの距離）は、きわめて薄いものとなる。なお、パッケージ高さＨｐは、レーザマーキングによるダメージ深さ０．０８ミリメートル程度を考慮する必要があり、最大ワイヤ高さにレーザマーキングによるダメージ深さを加えたものに更に余裕値を加えたものとすることが望ましい。

そこで、セクション３に詳しく説明するように、レジン充填完了前のキャビティ深さを深くしておき（初期キャビティ深さ、第１のキャビティ深さ、または初期キャビティ厚さ）、充填完了後、可動キャビティブロック５５（図２参照）を移動させて、最終的なパッケージ高さＨｐ（すなわち、キャビティ深さを第１のキャビティ深さよりも浅い第２のキャビティ深さにする）となるようにすることが有効なものとなる。本願発明者が種々検討したところによると、レジン流路の厚さＨｒは、チップ最大高さ（この場合はチップ高さＨｃで０．３５ミリメートル程度）の１．５倍程度（範囲としては、１倍から２倍程度）が好適であることが明らかとなった。これは、主に、チップの最大高さが、レジン流れの阻止能とワイヤ流れの起こりやすさ（一般に、チップの最大高さが高いほどワイヤ長は長くなる）を決定するからである。すなわち、適正なレジン流路の厚さＨｒは０．５２５ミリメートル程度（範囲としては、０．３５から０．７ミリメートル程度）となり、その結果、可動キャビティブロックの移動量Ｌｃ（移動距離）の適正値は、０．３７５ミリメートル程度（範囲としては、０．２から０．５５ミリメートル程度）となる。

これは、図７に示す積層チップの場合は、レジン流路の厚さは、更にきわめて薄いものとならざるを得ない。半導体チップ２が複数枚（通常２枚から数枚、パッケージ厚さにもよるが、多いときには１０枚以上積層することもある）積層される結果、チップ高さＨｃ１（たとえば、０．３５ミリメートル程度）、Ｈｃ２（たとえば、０．７ミリメートル程度）は枚数によって急激に高くなり、それに伴って、ワイヤ高さＨｗ１（たとえば、０．４１ミリメートル程度）、Ｈｗ２（たとえば、０．７７ミリメートル程度）も急速にパッケージ高さＨｐ（たとえば、０．９ミリメートル程度）に近接してゆくこととなる。

この場合は、適正なレジン流路の厚さＨｒは１．０５ミリメートル程度（範囲としては、０．７から１．４ミリメートル程度）となり、その結果、可動キャビティブロックの移動量Ｌｃ（移動距離）の適正値は、０．８５ミリメートル程度（範囲としては、０．９から１．２ミリメートル程度）となる。

なお、以下の例（セクション３）は、図７の積層構造および寸法を例に取り具体的に説明する。また、本願では、主に、最終的なパッケージ高さＨｐが、０．３から０．９ミリメートル程度のものを前提として説明するが、そのほかの厚さのパッケージにも適用できることは言うまでもない。これは、サイドゲート方式のトランスファモールドにおける技術課題は、最終的なパッケージ厚さと、最大チップ高さの関係に由来するからである。最大チップ高さは、主に積層チップ枚数に依存する。また、積層枚数が多い場合には、１チップの厚さを薄くして、最大チップ高さを低くする必要がある。

３．本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスの説明（主に図８から図１８）
本セクションにおいて説明するパッケージプロセスは、いわゆるＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）方式によるものである。この例では、可動キャビティブロックを移動させるメリットを十分に利用できるように、キャビティ表面と基板（配線基板、リードフレーム等）のデバイス面の間にリリースフィルムを介在させない例を具体的に説明するが、リリースフィルムを使用してもよいことは言うまでもない。

図８は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス（前半部）のシーケンスチャートである。図９は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス（後半部）のシーケンスチャートである。図１０は図９のシーケンスチャートに対応する樹脂モールドプロセス（チップ基板複合体設置完了時点）を説明するための金型断面図である。図１１は図９のシーケンスチャートに対応する樹脂モールドプロセス（封止レジントランスファ中）を説明するための金型断面図である。図１２は図９のシーケンスチャートに対応する樹脂モールドプロセス（封止レジン注入完了）を説明するための金型断面図である。図１３は図９のシーケンスチャートに対応する樹脂モールドプロセス（キャビティ厚さ減少処理工程）を説明するための金型断面図である。図１４は図９のシーケンスチャートに対応する樹脂モールドプロセス（キャビティ内樹脂再加圧キュア工程）を説明するための金型断面図である。図１５は図９のシーケンスチャートに対応する樹脂モールドプロセス（型開き工程）を説明するための金型断面図である。図１６は図９のシーケンスチャートに対応する樹脂モールドプロセス（可動キャビティ後退工程）を説明するための金型断面図である。図１７は図９のシーケンスチャートに対応する樹脂モールドプロセス（離型工程）を説明するための金型断面図である。図１８は図９のシーケンスチャートに対応する樹脂モールドプロセス（チップ基板複合体取り出し工程）を説明するための金型断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスを説明する。

まず、金型及びその周辺のモールド装置の構造を説明する。図１０に示すように、トランスファモールド装置の主要部は、下金型５１ａと上金型５１ｂとから構成されており、下金型５１ａと上金型５１ｂの間に被処理体であるチップ２が搭載された配線基板３（チップ基板複合体１４または組立体）が設置される。下金型５１ａは、ポット部５８を構成するポットブロック５２と、チップ基板複合体１４を設置する可動キャビティブロック５５、それを支える可動キャビティブロック保持板６９、これらの周辺で枠部を構成する下金型固定枠ブロック５３および、これらを保持する下金型保持板６８等から構成されており、ポットシリンダ７５の内部上半部のポット部５８には、レジンタブレット６１とこれを押し出すためのプランジャ５９が設置されている。また、下金型５１ａの上面には、カル部６２、ランナ部６３、ゲート部６４およびキャビティ６５が設けられている。可動キャビティブロック保持板６９は、コッタ７１（可動キャビティブロック戻り防止横楔）を介して、可動キャビティブロック駆動板７２によって駆動（上昇方向）されるようになっており、可動キャビティブロック駆動板７２は、可動キャビティブロック駆動ロッド７４により駆動される。可動キャビティブロック駆動板７２の下降駆動は、可動キャビティブロック戻しバネ７３によって行われる。なお、可動キャビティブロック駆動板７２は、金型基台およびその外枠５６内に設置されており、下金型保持板６８は、その下金型保持板等支持部５６ｓによって保持されている。更に、このモールド装置においては、下金型５１ａ及びその周辺の主要部材は、プレス機構８０（プレス台）の上に載せられており、プレス台８０の上下に伴い、上下移動するようになっている。

一方、このモールド装置においては、上金型５１ｂは、上下方向（下金型５１ａの上方）に固定されており、固定式のキャビティブロック（以後、固定キャビティブロックという）５７とその周辺の上金型固定枠ブロック５４から構成されている。

次に、図８及び図９のプロセスシークエンスに従って、トランスファモールド動作を説明する。まず、金型が開いた状態で、たとえばチップ基板複合体１４を下向きにして、キャビティ６５上にセットするとともに、ポット部５８にレジンタブレット６１（通常、エポキシ系樹脂、硬化剤、シリカ系充填材、可撓剤、カップリング剤、内部離型剤、難燃剤、着色剤等の組成物である）を挿入する。クランプ動作開始ｔ０において、プレス機構８０が上昇して、金型を閉じる。このとき、キャビティ厚さ（キャビティ深さ）は、厚い方の厚さＤｔ（図１１参照）すなわち、第１のキャビティ深さに設定されている（たとえばＤｔ＝１．９５ミリメートル程度であり、最終的な厚さの時の可動キャビティの位置を基準とすると、このときの可動キャビティの位置は、マイナス０．８５ミリメートル程度となる）。なお、金型温度は、以下の処理プロセスを通して、終始摂氏１７５度程度（好適な範囲としては、摂氏１７０度から１８０度程度）の封止レジンのキュア温度（一定の温度）に保持されている。なお、樹脂の移送期間を確保するために、金型温度を数十度の範囲で上下することも考えられるが、特に、大きな熱容量を有する金型の温度を降下させることは、多大の時間を必要とし、均一性を確保するのも困難であり、量産性が低下するデメリットがある。

図８及び図１０に示すように、プランジャ上昇開始時点ｔ１（t０−t２の時間間隔は、たとえば、５秒程度）において、プレス機構８０の上昇が、仮クランプ状態（このときのクランプ圧は、たとえば、２００ＫＮ程度）で停止すると、プランジャ５９の上昇が開始する。この後すぐに、図８及び図１１に示すように、キャビティ６５への溶融レジン７０（封止レジン）の移送が開始する。

次に、図８及び図１２に示すように、トランスファ圧力上昇開始時点ｔ２（t１−t２の時間間隔は、たとえば、６秒程度）において、すでに、溶融レジン７０（封止レジン）は、ほぼキャビティ６５を満たしており、更に、プランジャ５９が上昇すると、トランスファ注入圧（キャビティ内樹脂圧力）は急激に上昇する。トランスファ圧力上昇完了＆プランジャ完了時点ｔ３（t２−t３の時間間隔は、たとえば、０．５秒程度）において、プランジャ５９の上昇が停止し（このときの位置は、１次注入位置であり、プランジャ上昇開始時点t１の位置を基準とすると、たとえば、プラス２４ミリメートル程度となる）、キャビティ内樹脂圧力が高い状態（このときのトランスファ注入圧は、たとえば、４ＭＰａ程度）が維持される。

次に、図８及び図１３に示すように、充填完了＆可動キャビティ上昇開始時点ｔ４（t３−t４の時間間隔は、たとえば、２秒程度）において、可動キャビティブロック５５の上昇が開始するとともに、それと同期して、プランジャ５９の後退（降下）が開始する（経路ａｃ）。なお、プランジャ５９の経路は、経路ａｃ（可動キャビティブロック５５とプランジャ５９が全経路を通じて同期するもの）の外、経路ａｂｃでもよい（プランジャ５９の後退がプランジャ先行後退完了時点ｔ５まで先行するもの）。機械的制御としては、前者の方が自然であるが、後者はワイヤ流れ（Ｗｉｒｅ Ｓｗｅｅｐ）が発生しにくいメリットがある。なお、可動キャビティブロック５５の上昇を先行さてもよいが、遅れてプランジャ５９が後退する際の圧力変動（Ｐｒｅｓｓｕｒｅ Ｓｕｒｇｅ）等によるワイヤ流れの問題がある。ここで、t４−t５の時間間隔は、たとえば、２秒程度である。また、ここでは、可動キャビティブロック５５とプランジャ５９の移動が、少なくとも一部時間的に重なって実行される例（移動のオーバーラップ時間が正）を説明したが、樹脂圧が適切な範囲で保たれる限り、移動のオーバーラップ時間がない場合、すなわち、どちらかの移動が完了後に他の一つが移動開始するようにしてもよい。ただし、両動作は全体として、近接し、比較的短い時間内（たとえば、樹脂の硬化との関係で数秒以内）であることが好適である。

次に、可動キャビティ上昇完了＆ロック開始時点ｔ６（t４−t６の時間間隔は、たとえば、６秒程度）において、プランジャ５９の後退（降下）と可動キャビティブロック５５の上昇が完了し（薄い方のキャビティ厚さＤｃ、すなわち第２のキャビティ厚さの状態であり、Ｄｃ＝０．９ミリメートル程度、可動キャビティの位置は、基準値すなわち、設定されたパッケージ厚さである）、コッタ７１（可動キャビティブロック戻り防止横楔）によって、可動キャビティブロック５５の上下位置の固定（より具体的には機械的にロック動作が始動する）動作が開始される。このときのプランジャ５９の位置は、レジン戻し位置であり、たとえば、プラス１８ミリメートル程度である。

次に、図８及び図１４に示すように、可動キャビティロック完了時点ｔ７（t６−t７の時間間隔は、たとえば、０．５秒程度）において、可動キャビティブロック５５の上下位置の固定（より具体的には機械的にロック動作が完了）動作が完了すると、プレス機構８０（プレス台）がさらに上昇して、金型の本クランプを開始する。このように、可動キャビティブロック５５の位置のロック（固定）が完了した後に、樹脂圧の変化を伴う処理を実行するので、高精度で均一な最終樹脂厚（一般に要求される樹脂厚精度は、中心値の前後１０マイクロメートル程度である）とすることができる。これは、プランジャ５９に比べて、可動キャビティブロック５５はサイズが大きく、全体を均一に保持することが困難なためである。

次に、プランジャ再上昇開始時点ｔ８（t７−t８の時間間隔は、たとえば、０．５秒程度）において、プレス機構８０（プレス台）の上昇が金型の本クランプ状態（クランプ圧は、たとえば３００ｋＮ程度）で停止すると、プランジャ５９の再上昇が開始する。

次に、トランスファ圧力再上昇開始時点ｔ９（t８−t９の時間間隔は、たとえば、１秒程度）において、再上昇中のプランジャ５９によって、トランスファ注入圧（キャビティ内樹脂圧力）は急激に上昇することとなる。

次に、トランスファ圧力再上昇完了＆プランジャ再上昇完了時点ｔ１０（t９−t１０の時間間隔は、たとえば、０．５秒程度）において、トランスファ注入圧（キャビティ内樹脂圧力）が所定の再加圧値（すなわち２次注入圧であり、たとえば７ＭＰａ程度である）まで上昇すると、プランジャ５９の再上昇が停止し（すなわち２次注入位置であり、たとえばプラス２２ミリメートル程度）、その再加圧値が所定の再加圧時間の間、維持される。なお、封止レジンは、加熱開始から１５秒前後で降下し始めるので、ｔ１−ｔ１０の時間間隔は、１５秒前後（１２秒から１８秒程度の範囲）とするのが好適である。このように、２次注入圧が１次注入圧よりも高いのは、樹脂中の残留ボイドを十分に小さくした状態で、キュアを完了させるためである。

次に、図９及び図１５に示すように、トランスファ圧力降下開始＆プランジャ再後退開始時点ｔ１１（t１０−t１１の時間間隔は、たとえば、８５秒程度）において、プレス機構８０（プレス台）が圧抜き位置へ向けて若干（たとえば、１ミリメートル程度）、後退（降下）を開始するのとほぼ同時に、プランジャ５９の再後退（再降下）が開始すると、トランスファ注入圧（キャビティ内樹脂圧力）は急激に降下し始める。

次に、プランジャ再後退完了＆可動キャビティロック解除開始時点ｔ１２（t１１−t１２の時間間隔は、たとえば、０．５秒程度）において、プレス機構８０（プレス台）が圧抜き位置に来て停止し（なお、圧抜き位置におけるクランプ圧は、ゼロである）、ほぼ同時に、プランジャ５９の再後退（再降下）が完了して（このとき、プランジャ５９の位置は、圧抜き位置であり、たとえばプラス１５ミリメートル程度である）、トランスファ注入圧（キャビティ内樹脂圧力）がほぼ大気圧（すなわち、基準値）に戻ると、コッタ７１（可動キャビティブロック戻り防止横楔）による可動キャビティブロック５５の固定（ロック）の解除動作が開始される。

次に、可動キャビティロック解除完了時点ｔ１３（t１２−t１３の時間間隔は、たとえば、２秒程度）において、コッタ７１（可動キャビティブロック戻り防止横楔）による可動キャビティブロック５５の固定（ロック）の解除が完了する。

次に、図９及び図１６に示すように、可動キャビティ後退開始時点ｔ１４（t１３−t１４の時間間隔は、たとえば、２秒程度）において、可動キャビティブロック５５の後退（降下）が開始する。

次に、可動キャビティ後退完了＆型開き開始時点ｔ１５（t１４−t１５の時間間隔は、たとえば、２秒程度）において、可動キャビティブロック５５の後退（降下）が完了すると（可動キャビティブロック５５の位置は、たとえば、マイナス２ミリメートル程度である）、プレス機構８０（プレス台）が、大きく後退（降下）し始めて、型開きが開始する（この例では、上金型５１ｂは、固定されている）。

次に、図９及び図１７に示すように、型開き完了＆イジェクト動作開始時点ｔ１６（t１５−t１６の時間間隔は、たとえば、２秒程度）において、プレス機構８０（プレス台）の降下が完了して停止し、型開きが完了すると、ほぼ同時に、プランジャ５９と可動キャビティブロック５５によるイジェクト動作が開始する。すなわち、プランジャ５９と可動キャビティブロック５５が大きく前進（上昇）して、プランジャイジェクト動作完了時点t１７（t１６−t１７の時間間隔は、たとえば、２秒程度）において、停止する（プランジャ５９の突出位置は、たとえば、２６ミリメートル程度であり、可動キャビティブロック５５の突出位置は、たとえば、プラス１ミリメートル程度である）。その後、たとえば、ロボットによって、チップ基板複合体１４が金型の外部へ搬出される。取り出されたチップ基板複合体１４は、金型の外部において、ゲート部６４、ランナ部６３およびカル部６２に対応する封止レジンが分離除去され（いわゆるゲートブレーク工程）、その後、バッチ処理によって、キュア処理（すなわち最終硬化処理であり、摂氏１７０度から１８０度、たとえば、１７５度程度で、たとえば、５時間程度保持する）された後、たとえば、バンプ形成工程に移送される。

次に、チップ基板複合体１４が金型の外部へ搬出されると、図９及び図１８に示すように、プランジャ再後退開始時点t１８（t１７−t１８の時間間隔は、たとえば、５秒程度）において、プランジャ５９は、再び後退（降下）して図１０と同じ位置に戻るための復帰動作を開始する。

次に、プランジャ再後退完了＆可動キャビティ後退開始時点t１９（t１８−t１９の時間間隔は、たとえば、２秒程度）において、プランジャ５９の降下が完了すると、可動キャビティブロック５５は、再び後退（降下）して図１０と同じ位置に戻るための復帰動作を開始する。

次に、可動キャビティ後退完了時点ｔ２０（t１９−t２０の時間間隔は、たとえば、２秒程度）において、可動キャビティブロック５５の後退が完了すると、モールド工程の単位サイクルが完了したこととなる。

４．本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス後のプロセスの説明（主に図１９から図２１）
このセクションでは、セクション３に続き、モールド工程より後の主要工程の流れのアウトラインを簡単に説明する。

図１９は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス後のプロセス（バンプ形成工程）を説明するためのデバイス断面図である。図２０は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス後のプロセス（パッケージダイシング工程）を説明するためのデバイス断面図である。図２１は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス後のプロセス（デバイス完成時点）を説明するためのデバイス斜視図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス後のプロセスを説明する。

セクション３の図１７において、金型から取り出されたチップ基板複合体１４（すなわち、半導体パッケージ１５または半導体パッケージの集合体）は、図１９に示すような形状を呈しており、その後、先に説明したように、パッケージ下面１５ｂに半田ボール１２等が取り付けられる。なお、パッケージ周辺部１８（レジン封止体１０の周辺部）は、金型の形状に対応して、若干厚さが薄くなっている。

次に、図２０に示すように（図４参照）、たとえば、ダイシング回転ブレード７６等により、パッケージダイシングが実行され、不要部分の切り落としと、図２１に示すような個々のデバイス１５へ分離される。

５．本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセス等の説明（主に図２２から図２６）
ここまでに説明したモールドプロセス等は、配線基板やリードフレーム上に、多数のチップを搭載したチップ基板複合体等の片面封止のみでなく、ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）方式におけるウエハのデバイス面のレジン封止にも適用できる。この場合は、通常は、ワイヤ等はなく、ウエハ（チップ領域の集合体）自体が配線基板等の基板に相当する。ＷＬＰ方式は、本質的にウエハプロセスであるから、レジン封止の厚さは非常に薄い（たとえば、精々数十マイクロメートル程度）と考えられる。一方、ウエハの直径は、たとえば、３００φウエハであれば、３００ミリメートルであり、ウエハ（基板）上にチップやワイヤがない場合でも、レジン流路の厚さと、横方向の流路の長さとの間のアンバランスが大きい点で、これまでの例と共通している。そのため、本願発明者が検討したところによると、ＷＬＰ方式においては、ウエハ上の複数の点でスポット的に未充填が発生しやすいことが、明らかにされた。以下に説明する方法は、たとえば、その問題を解決するためのものである。

図２２は本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するためのウエハ断面図（上面レジン封止工程前）である。図２３は本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するための金型断面図（レジン封止工程）である。図２４は本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するためのウエハ断面図（レジン封止工程完了時点）である。図２５は本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するためのウエハ断面図（ＣＭＰ工程完了時点）である。図２６は本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセスを説明するためのウエハ断面図（バンプ形成工程完了時点）である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法をＷＬＰに適用した樹脂モールドプロセスおよびその後のプロセス等を説明する。

なお、トランスファモールド装置及びプロセスに関しては、矩形の配線基板が円形のウエハに変わった以外、図１から図３及び図８から図１８に説明したところと、ほぼ同じであるので、以下では原則として異なる部分のみを説明する。

図２２にレジン封止工程前のウエハの断面を示す。図２２に示すように、ＷＬＰ方式においては、たとえば、単結晶シリコン等から成るウエハ１（半導体ウエハ）のデバイス面１ａ（裏面１ｂの反対の主面、すなわち第１の主面）側に、たとえば、無機系ファイナルパッシベーション膜５を介して、たとえばアルミニウム系パッド６（ボンディングパッド）が形成されている。このパッド６上の有機系再配線層絶縁膜７中には、パッド６と接続された再配線８（たとえば、銅系再配線）が形成されており、この再配線８上には、メタルポスト９（たとえば銅系ポスト）が設けられている。

次に、トランスファモールドプロセスを図２３により説明する。図１０と異なり、キャビティ６５に対応する下金型５１ａと上金型５１ｂの間に、ウエハ１をたとえば下向きにセットする。その後は、図１１から図１８に説明したところとほぼ同じである。

次に、図１７（セクション３）において、開いた下金型５１ａと上金型５１ｂの間から取り出されたウエハ１の断面を図２４に示す。図２４に示すように、ウエハ１のデバイス面１ａ上には、銅系ポスト９を覆う封止レジン層１０が形成されている。その後、ウエハ１は、セクション３と同様に、バッチキュア処理を施し、次のＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）に移送される。

次に、図２５に示すように、ＣＭＰ処理により、余剰の封止レジン層１０が除去され、銅系ポスト９の上面が露出される。

次に、図２６に示すように、銅系ポスト９上に、ＵＢＭ（ＵＮｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）層１１を介して、バンプ電極１２が形成される。その後、たとえば、ダイシング等により、ウエハ１は個々のチップ２に分離される。

６．実施の形態等に関する考察並びに補足的説明（主に図６、図７、図１１、図１３、図１４、図２７及び図２８を参照）
（１）片面封止薄型パッケージ（ＷＬＰを含む）の問題点（主に図６及び図７を参照）：
たとえば図６及び図７で説明したように片面封止薄型パッケージ（たとえば、パッケージ高さＨｐ≦１ミリメートル程度）では、配線基板（リードフレーム等を含む）の幅とパッケージ高さＨｐのアンバランスが大きいので、レジン流路が制限される結果、ワイヤ流れや未充填欠陥（特にチップ上）が発生しやすい。

（２）従来の可動キャビティブロックを有する金型を用いたモールドプロセスの問題点（主に図２７を参照）：
図２７に関して説明された可動キャビティブロックを有する金型を用いたサイドゲート型トランスファモールドにおいては、リリースフィルム（ラミネートフィルム）を用いることを前提としているため、（可動キャビティブロックの移動によるシートの破れや、しわの発生を回避するため）可動キャビティブロックの可動距離が短く、レジン充填時に、十分なレジン流路幅を確保することができない。

（３）リリースフィルム（ラミネートフィルム）についての付加的な説明（主に図１６及び図１７参照）：
セクション３やセクション５のモールドプロセスに、リリースフィルムを使用してもよい。リリースフィルムは、通常５０マイクロメートル程度の厚さを有するため、局所的な伸張、収縮には制限があり、可動キャビティブロックやプランジャの移動を制限する恐れがある。従って、リリースフィルムを使用する場合は、可動キャビティブロックの移動距離Ｌｃを小さめにする必要がある。また、リリースフィルムは、ポット部等のフィルムの加工が困難であり、比較的高価である。

一方、リリースフィルムを使用しない場合は、可動キャビティブロックやプランジャの移動距離が制限されないので、可動キャビティブロックやプランジャを移動させるメリットを最大限に活用することができる。また、リリースフィルムを使用しなくとも、図１６及び図１７に説明したような離型動作（これらは必須ではないが）を組み合わせることで、リリースフィルムを使用しないことによるデメリットを補填することが可能である。また、セクション１で説明したような一体型の金型を使用することで、リリースフィルムを使用しない場合であっても、離型性を改善することができる。

（４）パッケージ高さＨｐと最大チップ高さの関係について（主に図６および図７参照）：
これまでに説明したように、可動キャビティブロックを移動させるプロセスの必要度が特に高い対象としては、パッケージ高さＨｐと最大チップ高さの差、すなわち、チップ上空のパッケージ厚さが最大チップ高さよりも短いものである。しかし、チップ上空のパッケージ厚さが最大チップ高さと同等、または、それよりも長い場合でも、可動キャビティブロックを移動させることによって、十分に広いレジン流路高さＨｒを確保することは、ワイヤ流れの防止およびチップ上のボイド等の低減等の観点から有用である。

７．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、一つのダイパッドに対して、１個の半導体チップを搭載する、または複数のチップを積層する例を中心に説明したが、本発明はそれに限定されるものではなく、一つのダイパッドに対して、複数の半導体チップを単層（平置き）で、又は、複数の場所に積層してマウントするものにも適用できることは言うまでもない。

また、前記実施の形態では、マウントの方式については、ワイヤボンディング方式のみを説明したが、フリップチップ方式その他のバンプ電極による方式でも良いし、ワイヤボンディング方式とバンプ電極方式の両方を使用した方式でもよいことは言うまでもない。また、これらに加えて、ＴＳＶ（Ｔｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）方式を使用したものでもよいことは言うまでもない。

１ ウエハ（半導体ウエハ）
１ａ ウエハのデバイス面（第１の主面）
１ｂ ウエハの裏面
２ 半導体チップ（チップ領域）
２ａ チップ表面（第１の主面）
３ 配線基板
３ａ 配線基板等の上面（デバイス主面）
４ ボンディングワイヤ
５ 無機系ファイナルパッシベーション膜
６ アルミニウム系パッド（ボンディングパッド）
７ 有機系再配線層絶縁膜
８ 銅系再配線
９ 銅系ポスト
１０ 封止レジン（レジン層、封止体またはレジン封止体）
１１ ＵＢＭ（ＵＮｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）
１２ 半田バンプまたは金バンプ（バンプ電極）
１４ チップ基板複合体（組立体）
１５ 半導体パッケージ
１５ａ パッケージ上面
１５ｂ パッケージ下面
１６ リード（外部リード、ボンディングリード）
１７ 接着剤層
１８ パッケージ周辺部
２０ 単位デバイス領域
２１ｘ Ｘ方向ダイシングライン
２１ｙ Ｙ方向ダイシングライン
５１ａ 下金型
５１ｂ 上金型
５２ ポットブロック（またはポットブロック部）
５３ 下金型固定枠ブロック
５４ 上金型固定枠ブロック
５５ 可動キャビティブロック（可動式のキャビティブロック）
５５ａ 可動キャビティブロック上面
５６ 金型基台およびその外枠
５６ｓ 下金型保持板等支持部
５７ 固定キャビティブロック（固定式のキャビティブロック）
５８ ポット部
５９ プランジャ
６０ リリースフィルム
６１ レジンタブレット
６２ カル部
６３ ランナ部
６４ ゲート部（またはゲートに対応する部分）
６５ キャビティ（モールドキャビティ）
６６ パウダレジン
６７ リング状シール部材
６８ 下金型保持板および外枠部
６９ 可動キャビティブロック保持板
７０ 溶融レジン
７１ コッタ（可動キャビティブロック戻り防止横楔）
７１ａ コッタスライド駒
７１ｂ コッタ上昇駒
７２ 可動キャビティブロック駆動板
７３ 可動キャビティブロック戻しバネ
７４ 可動キャビティブロック駆動ロッド
７５ ポットシリンダ
７６ ダイシング回転ブレード
７７ エアベント部またはエアベント部に対応する部分
７８ 一体固定キャビティブロック
７９ コッタ駆動ロッド
８０ プレス機構
Ｄｃ 浅いキャビティ深さ（薄いキャビティ厚さ）
Ｄｔ 深いキャビティ深さ（厚いキャビティ厚さ）
Ｈｃ、Ｈｃ１、Ｈｃ２ チップ高さ
Ｈｐ パッケージ高さ
Ｈｒ レジン流路高さ
Ｈｗ、Ｈｗ１、Ｈｗ２ ワイヤ高さ（ワイヤループ高さ）
Ｌｃ 可動キャビティブロックの移動量（移動距離）
ｔ０ クランプ動作開始時点
ｔ１ プランジャ上昇開始時点
ｔ２ トランスファ圧力上昇開始時点
ｔ３ トランスファ圧力上昇完了＆プランジャ完了時点
ｔ４ 充填完了＆可動キャビティ上昇開始時点
ｔ５ プランジャ先行後退完了時点
ｔ６ 可動キャビティ上昇完了＆ロック開始時点
ｔ７ 可動キャビティロック完了時点
ｔ８ プランジャ再上昇開始時点
ｔ９ トランスファ圧力再上昇開始時点
ｔ１０ トランスファ圧力再上昇完了＆プランジャ再上昇完了時点
ｔ１１ トランスファ圧力降下開始＆プランジャ再後退開始時点
ｔ１２ プランジャ再後退完了＆可動キャビティロック解除開始時点
ｔ１３ 可動キャビティロック解除完了時点
ｔ１４ 可動キャビティ後退開始時点
ｔ１５ 可動キャビティ後退完了＆型開き開始時点
ｔ１６ 型開き完了＆イジェクト動作開始時点
ｔ１７ プランジャイジェクト動作完了時点
ｔ１８ プランジャ再後退開始時点
ｔ１９ プランジャ再後退完了＆可動キャビティ後退開始時点
ｔ２０ 可動キャビティ後退完了時点

Claims (20)

1. 以下の工程を含む半導体装置の製造方法：
   （ａ）第１の主面、前記第１の主面に設けられた複数の単位デバイス領域、および前記複数の単位デバイス領域のそれぞれに形成された複数のリードを有する基板と、前記複数の単位デバイス領域のそれぞれに搭載された半導体チップと、前記複数のリードと前記半導体チップの複数のボンディングパッドとをそれぞれ電気的に接続する複数のボンディングワイヤとを備えたチップ基板複合体を準備する工程；
   （ｂ）ポット部、プランジャ、可動キャビティブロック、モールドキャビティおよび前記モールドキャビティの側方に設けられたゲート部を有するトランスファモールド金型を構成する下金型と、上金型との間であって、前記モールドキャビティに対応する位置に、前記チップ基板複合体の前記第１の主面が前記モールドキャビティ側を向くように前記チップ基板複合体をセットし、前記トランスファモールド金型をクランプする工程；
   （ｃ）前記トランスファモールド金型がクランプされ、前記モールドキャビティが第１のキャビティ深さを有する状態で、前記ポット部内の前記プランジャを前進させることにより、前記ゲート部を介して、前記ポット部の封止レジンを前記モールドキャビティ内に供給する工程；
   （ｄ）前記工程（ｃ）の後、前記トランスファモールド金型がクランプされた状態で、前記可動キャビティブロックを移動させることにより、前記モールドキャビティの深さを前記第１のキャビティ深さよりも浅い第２のキャビティ深さにする工程；
   （ｅ）前記工程（ｄ）の後、前記トランスファモールド金型がクランプされた状態で、前記可動キャビティブロックの位置を固定する工程；
   （ｆ）前記トランスファモールド金型がクランプされ、且つ前記可動キャビティブロックの位置が固定された状態で、前記ポット部内の前記プランジャを前進させることにより、前記モールドキャビティ内の樹脂圧を上昇させ、その状態を維持する工程；
   （ｇ）前記工程（ｆ）の後、前記トランスファモールド金型を開く工程。
2. 前記１項の半導体装置の製造方法において、前記工程（ｂ）と前記工程（ｇ）および、その間において、前記チップ基板複合体の前記第１の主面と前記モールドキャビティ間には、リリースフィルムが設置されていない。
3. 前記２項の半導体装置の製造方法において、前記工程（ｆ）における前記樹脂圧は、前記工程（ｃ）における充填圧よりも高い。
4. 前記３項の半導体装置の製造方法において、前記工程（ｅ）における前記可動キャビティブロックの位置の固定は、機械的なロックにより実行される。
5. 前記４項の半導体装置の製造方法において、前記可動キャビティブロックは、その全周を囲み、且つ、前記ポット部、前記ゲート部を有する一体の金属部材から構成された枠状の固定キャビティブロック内に挿入されている。
6. 前記５項の半導体装置の製造方法において、前記工程（ｂ）から（ｇ）において、トランスファモールド金型の温度は、一定に保たれている。
7. 前記６項の半導体装置の製造方法において、前記複数の単位デバイス領域の各々には、複数の半導体チップが積層してダイボンディングされている。
8. 前記７項の半導体装置の製造方法において、前記工程（ｄ）においては、前記可動キャビティブロックの移動に同期して、前記ポット部内の前記プランジャを後退させる。
9. 前記７項の半導体装置の製造方法において、前記工程（ｄ）においては、前記可動キャビティブロックの移動の完了に先行して、前記ポット部内の前記プランジャを後退させる。
10. 前記８項の半導体装置の製造方法において、更に以下の工程を含む：
    （ｈ）前記工程（ｆ）の後であって、前記工程（ｇ）の前に、前記可動キャビティブロックを後退させる工程。
11. 前記１０項の半導体装置の製造方法において、更に以下の工程を含む：
    （ｉ）前記工程（ｇ）の後、前記可動キャビティブロックを前進させることにより、前記チップ基板複合体を離型させる工程。
12. 前記１１項の半導体装置の製造方法において、前記基板は、有機系配線基板である。
13. 前記１１項の半導体装置の製造方法において、前記基板は、リードフレームである。
14. 前記１２項の半導体装置の製造方法において、前記ボンディングワイヤは、金系ボンディングワイヤである。
15. 以下の工程を含む半導体装置の製造方法：
    （ａ）第１主面と、前記第１主面に設けられた複数の半導体チップ領域と、前記第１主面上に形成された再配線層とを有する半導体ウエハを準備する工程；
    （ｂ）ポット部、プランジャ、可動キャビティブロック、モールドキャビティおよび前記モールドキャビティの側方に設けられたゲート部を有するトランスファモールド金型を構成する下金型と上金型の間であって、前記モールドキャビティに対応する位置に、前記半導体ウエハをその前記第１の主面が前記モールドキャビティ側を向くようにセットし、前記トランスファモールド金型をクランプする工程；
    （ｃ）前記トランスファモールド金型がクランプされ、前記モールドキャビティが第１のキャビティ深さを有する状態で、前記ポット部内の前記プランジャを前進させることにより、前記ゲート部を介して、前記ポット部の封止レジンを前記モールドキャビティ内に移送し、充填する工程；
    （ｄ）前記工程（ｃ）の後、前記トランスファモールド金型がクランプされた状態で、前記可動キャビティブロックを移動させることにより、前記モールドキャビティの深さを前記第１のキャビティ深さよりも浅い第２のキャビティ深さにする工程；
    （ｅ）前記工程（ｄ）の後、前記トランスファモールド金型がクランプされた状態で、前記可動キャビティブロックの位置を固定する工程；
    （ｆ）前記トランスファモールド金型がクランプされ、且つ前記可動キャビティブロックの位置が固定された状態で、前記ポット部内の前記プランジャを前進させることにより、前記モールドキャビティ内の樹脂圧を上昇させ、その状態を維持する工程；
    （ｇ）前記工程（ｆ）の後、前記トランスファモールド金型を開く工程。
16. 前記１５項の半導体装置の製造方法において、前記工程（ｂ）と前記工程（ｇ）および、その間において、前記半導体ウエハの前記第１の主面と前記モールドキャビティ間には、リリースフィルムが設置されていない。
17. 前記１６項の半導体装置の製造方法において、前記工程（ｆ）における前記樹脂圧は、前記工程（ｃ）における充填圧よりも高い。
18. 前記１７項の半導体装置の製造方法において、前記工程（ｅ）における前記可動キャビティブロックの位置の固定は、機械的なロックにより実行される。
19. 前記１８項の半導体装置の製造方法において、前記可動キャビティブロックは、その全周を囲み、且つ、前記ポット部、前記ゲート部を有する一体の金属部材から構成された枠状の固定キャビティブロック内に挿入されている。
20. 前記１９項の半導体装置の製造方法において、前記工程（ｂ）から（ｇ）において、トランスファモールド金型の温度は、一定に保たれている。

Images