KR101317617B1 - Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법 - Google Patents

Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법 Download PDF

Info

Publication number
KR101317617B1
KR101317617B1 KR1020120005292A KR20120005292A KR101317617B1 KR 101317617 B1 KR101317617 B1 KR 101317617B1 KR 1020120005292 A KR1020120005292 A KR 1020120005292A KR 20120005292 A KR20120005292 A KR 20120005292A KR 101317617 B1 KR101317617 B1 KR 101317617B1
Authority
KR
South Korea
Prior art keywords
mold
temperature
flip chip
substrate
chases
Prior art date
Application number
KR1020120005292A
Other languages
English (en)
Other versions
KR20130049691A (ko
Inventor
멩-체 첸
슈-젠 린
춘-쳉 린
웬-슝 류
밍-다 쳉
충-쉬 류
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130049691A publication Critical patent/KR20130049691A/ko
Application granted granted Critical
Publication of KR101317617B1 publication Critical patent/KR101317617B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/56—Coatings, e.g. enameled or galvanised; Releasing, lubricating or separating agents
    • B29C33/68—Release sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

몰딩된 언더필을 형성하기 위한 방법 및 장치가 개시된다. 방법이 개시되고, 이 방법은 제1 온도에서 몰드 프레스의 상부 몰드 체이스와 하부 몰드 체이스 중 선택된 하나의 체이스로 플립 칩 기판을 로딩하는 단계; 몰딩된 언더필 물질의 용융 온도 미만인 제1 온도를 유지하면서 상부 및 하부 몰드 체이스들 중 적어도 하나에 몰딩된 언더필 물질을 배치하는 단계; 밀봉된 몰드 캐비티를 형성하고, 몰드 캐비티 내에 진공을 생성하는 단계; 몰딩된 언더필 물질의 온도를 용융점보다 높은 제2 온도로 상승시켜서 몰딩된 언더필 물질이 플립 칩 기판 위로 흘러 언더필층을 형성하고 오버몰딩된 층을 형성하게 하는 단계; 및 몰딩된 언더필 물질의 용융 온도보다 실질적으로 낮은 제3 온도로 플립 칩 기판을 냉각시키는 단계를 포함한다. 장치가 개시된다.

Description

ＦＬＩＰ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법{APPARATUS AND METHODS FOR MOLDED UNDERFILLS IN FLIP CHIP PACKAGING}
본 발명은 FLIP 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법에 대한 것이다.
현재의 진보된 반도체 처리에서의 공통적인 요구사항은 집적회로 다이와 기판 사이에 물리적 및 전기적 연결을 제공하는 커넥터 단자 주위에 언더필(underfill) 물질이 배치되도록 하는 것이다. 볼 그리드 어레이(BGA: ball grid array)와 플립-칩 집적 회로 패키지는 일반적으로 기판 표면에 장착된 하나 이상의 집적 회로 다이(die)를 포함한다. 기판은 집적 회로 장치를 추가적으로 보호하도록 또한 오버몰딩될 수 있다. BGA 예에서, 그런 다음, 기판은 반대면 상에 또는 지정된 영역 내에, 전기적 연결성을 시스템 보드(board)에 제공하는 외부 볼 그리드 어레이 커넥터를 구비한다.
플립 칩 패키징에서, 플립 칩 집적 회로가 기판 상에 장착된 후에, 언더필 물질이 제공된다. 언더필은 모세관 분사 방법에 의해 제공되고, 여기서 액체 언더필 물질은 모세관 동작에 의해 다이 아래에서 흐른다. 언더필이 분사되고, 경화된 후에, 오버몰딩 공정이 수행될 수 있고, 이러한 공정은 플립 칩 집적 회로를 위한 몰드 화합물 패키지를 제공한다. 이러한 접근법은 다수의 단계들을 필요로 하고, 시간을 소모시킨다. 언더필은 응력 완화 버퍼를 제공하고, 열 사이클링(thermal cycling)에 의해 야기될 수 있는 것과 같은 기계적 응력으로부터 커넥터와 집적회로 다이를 보호한다.
최근에 몰딩된 언더필(MUF: molded underfill)이 사용되었다. MUF 처리에서, 별도의 오버몰딩 공정이 제거되었다. MUF 물질은 집적회로 다이 밑에서와 커넥터 주위의 언더필과, 보호하는 오버몰딩된 패키지 모두를 제공한다. 하지만, 플립 칩 장착 집적회로에서 몰딩된 언더필을 형성하는 기존의 접근접은 다수의 문제들을 가지고 있다. 빈 공간(void)은 MUF 물질 내에 일상적으로 형성되고, MUF와 기판의 휨이 관찰되고, MUF를 위한 기존의 공정은 완성된 장치에서의 양호한 공정 제어와 균일성이 결여되어, 그 결과 낮은 수율을 야기한다.
본 발명에서는 제1 온도에 있는 몰드 프레스의 상부 몰드 체이스(chase)와 하부 몰드 체이스 중 선택된 체이스에 적어도 하나의 플립 칩 장착된 집적회로를 포함하는 플립 칩 기판을 로딩하는 단계; 몰딩된 언더필 물질의 용융 온도 미만인 상기 제1 온도에서 상기 상부 및 하부 몰드 체이스를 유지하면서 상기 플립 칩 기판과 상기 적어도 하나의 집적회로 위에 놓인 상부 및 하부 몰드 체이스 중 적어도 하나에 상기 몰딩된 언더필 물질을 배치시키는 단계; 밀봉된 몰드 캐비티를 형성하도록 상기 상부 및 하부 몰드 체이스를 함께 폐쇄하고, 상기 몰드 캐비티 내에 진공을 생성하는 단계; 상기 몰딩된 언더필 물질이 상기 플립 칩 기판 위로 그리고 상기 적어도 하나의 플립 칩 장착된 집적회로 밑으로 흐르게 하여 언더필층과 오버몰딩된 층을 형성하도록 상기 몰딩된 언더필 물질의 용융점보다 높은 제2 온도로 상기 몰딩된 언더필 물질의 온도를 상승시키는 단계; 상기 플립 칩 기판과 상기 몰드 캐비티를 상기 몰딩된 언더필 물질의 용융 온도보다 낮은 제3 온도로 냉각시키는 단계와; 언로딩하도록 상기 플립 칩 기판을 노출시키기 위해 상기 상부 및 하부 몰드 체이스를 후속적으로 개방하는 단계를 포함하는 방법이 제공된다.
또한, 본 발명에서는 상부 몰드 체이스와 하부 몰드 체이스를 포함하는 몰드 프레스로서, 상기 상부 및 하부 몰드 체이스는 적외선에 투명한 물질을 포함하는, 몰드 프레스와; 적외선을 상기 상부 및 하부 몰드 체이스에 제공하도록 배열된 적외선 램프를 포함하는 장치가 제공된다.
또한, 본 발명에서는 몰드 프레스 내의 상부 몰드 체이스와 하부 몰드 체이스 중 하나에 복수의 플립 칩 장착 집적회로를 포함하는 반도체 기판을 로딩하는 단계로서, 상기 상부 및 하부 몰드 체이스는 제1 온도에 있는, 반도체 기판 로딩 단계; 상기 상부 및 하부 몰드 체이스를 상기 제1 온도로 유지하면서 상기 상부 및 하부 몰드 체이스 중 하나에 몰딩된 언더필층을 로딩하는 단계로서, 상기 몰딩된 언더필층은 상기 제1 온도에서 고체이고, 상기 복수의 플립 칩 장착 집적회로 위에 놓여 있는, 몰딩된 언더필층 로딩 단계; 상기 반도체 기판과 상기 몰딩된 언더필층을 포함하는 밀봉된 캐비티를 형성하도록 상기 몰드 프레스의 상부 및 하부 몰드 체이스를 폐쇄하는 단계; 상기 제1 온도에서 상기 반도체 기판과 상기 몰딩된 언더필층을 유지하면서 1 토르 미만의 진공을 생성하도록 진공을 상기 밀봉된 캐비티에 제공하는 단계; 상기 반도체 기판과 상기 몰딩된 언더필층을 상기 몰딩된 언더필층의 용융점보다 높은 제2 온도로 가열하여 상기 몰딩된 언더필층이 상기 반도체 기판 위로 흘러 상기 복수의 플립 칩 장착 집적회로 밑에 언더필을 형성하면서, 상기 플립 칩 장착 집적회로 위에 오버몰딩된 패키지층을 형성하는 단계; 상기 몰딩된 언더필층의 용융 온도보다 낮은 제3 온도로 상기 반도체 기판을 냉각시키는 단계와; 상기 몰드 프레스를 언로딩하기 위해 상기 상부 및 하부 몰드 체이스를 개방하는 단계를 포함하는 방법이 제공된다.
본 발명은 종래 기존 접근법에서 관찰된 MUF 물질과 기판의 빈 공간과 휨이 감소되거나 제거되는 효과가 있다.
본 발명과 본 발명의 이득의 보다 완전한 이해를 위해, 첨부된 도면들과 관련해서 이하의 설명을 참조해서 본 발명이 이제 설명된다.
도 1은 실시예에서 사용하기 위한 플립 칩 기판을 묘사한 단면도.
도 2는 방법 실시예의 중간 처리 단계에서 몰드 프레스의 몰드 체이스(chase)와 플립 칩 기판을 묘사한 단면도.
도 3은 방법 실시예의 추가적인 처리 단계들을 따르는 도 2의 몰드 프레스와 기판을 묘사한 단면도.
도 4는 플립 칩 기판을 위한 방법 실시예의 다른 하나의 처리 단계에서 도 3의 몰드 프레스를 묘사한 단면도.
도 5는 방법 실시예의 추가적인 처리 단계들을 따르는 도 4의 몰드 프레스와 기판을 다른 하나의 단면도로 묘사한 도면.
도 6은 기판을 위한 중간 처리 단계에서 대안적인 실시예의 몰드 프레스와 몰드 체이스를 묘사한 단면도.
도 7은 방법 실시예의 추가적인 처리 단계들을 따르는 도 6의 몰드 프레스와 기판을 단면도로 묘사한 도면.
도 8은 방법 실시예의 추가적인 처리 단계들을 따르는 도 7의 몰드 프레스와 기판을 다른 하나의 단면도로 묘사한 도면.
도 9는 방법 실시예의 추가적인 처리 단계들을 따르는 도 8의 몰드 프레스와 기판을 다른 하나의 단면도로 묘사한 도면.
도 10은 중간 처리 단계에서 대안적인 장치 실시예의 몰드 프레스와 기판을 묘사한 단면도.
도 11은 추가적인 처리 단계들을 따르는 도 10의 몰드 프레스를 묘사한 단면도.
도 12는 예시적인 방법 실시에를 묘사한 흐름도.
도면과 개략도는 본 발명을 예증하지만 제한하는 것으로 의도되지 않고, 본 발명 개시의 실시예의 예이며, 설명적인 목적을 위해 간략회되었고, 실제 크기로 그려진 것은 아니다.
이하에서는 실시예들의 제조 및 이용을 자세하게 설명한다. 하지만, 본 발명개시는 폭넓은 다양한 특정 상황에서 구현될 수 있는 다수의 적용가능한 발명 사상을 제공한다는 점을 이해해야 한다. 논의된 특정 실시예는 단지 예증적이지, 본 발명 개시의 범위를 제한하지 않는다.
본 발명 출원의 실시예가 이제 자세히 설명되고, 진공 보조 몰딩 공정 동안 온도 제어 하의 몰딩을 사용해서 MUF를 제공하기 위한 진보적인 방법 및 장치를 제공한다. 릴리스막(release film)이 완성된 장치의 릴리스를 더 쉽게 하도록 사용될 수 있다. 일 실시예에서, 몰드 프레스와 MUF의 온도의 향상된 제어는 프로셋의 모든 단계들에서 물질의 용융과 경화의 정밀한 제어를 제공하도록 사용된다. 종래 기존 접근법에서 관찰된 MUF 물질과 기판의 빈 공간과 휨이 감소되거나 제거된다. 방법 실시예는 물질, 기판 또는 집적회로 다이에 대한 실질적인 변화 없이 구현된다.
도 1은 실시예에서 사용하기 위한 예시적인 플립 칩 기판을 단면도에서 묘사한다. 기판(13)은 비-제한적인 예에서, 반도체 웨이퍼, 또는 웨이퍼의 일부분일 수 있다. 웨이퍼는 실리콘, 갈륨 비소, SOI(silicon-on-insulator) 또는 다른 유사한 물질일 수 있다. 웨이퍼는 저항, 커패시터, 인덕터 등과 같은 수동 장치이거나, 트랜지스터와 같은 능동 장치를 포함할 수 있다. 반도체 웨이퍼 기판(13)은 일 실시예에서 추가적인 집적회로를 포함할 수 있다. 하지만, 기판(13)은 대안적인 실시에에서는 또한 다른 물질일 수 있다. 다중 층 회로 보드가 사용될 수 있다. 기판(13)은 플립 칩 집적회로 다이(11)의 커넥터 단말(15)을 수용하기에 필요한 전도성 패드 또는 랜드(land)를 운반할 수 있는 BT 수지, FR4, 세라믹, 유리, 플라스틱, 테이프, 마막, 또는 다른 지지 물질로 제조될 수 있다.
집적회로(11)는 기판(13)에 장착된 플립 칩 집적 회로로서 배열된 것으로 도 1에 도시된다. 집적회로의 플립 칩 장착시에, 집적 회로 다이는 집적 회로의 본드 패드 단말 상에서 (15)와 같은 커넥터를 수용한다. 비제한적인 예시에서, 커넥터는 솔더 범프일 수 있다. 솔더 물질은 납 기반이거나, 또는 대안적으로 은, 구리, 또는 주석 화합물일 수 있다. 범프는 리플로(reflow) 공정에서 사용하기 위한 공통 융용점을 갖는 공융 혼합물(eutectics)일 것이다. 솔더 범프는 전기 또는 무전해 도금 기술을 사용해서 도금될 수 있거나, 스크리닝 또는 젯 프린팅 기술을 사용해서 형성될 수 있다. 커넥터(15)는 또한 구리 또는 금 기둥, 전도성 스터드(stud), 또는 C4 컬럼과 같은 다른 유형일 수 있다.
하나의 실시예에서, 솔더 범프는 커넥터(15)를 위해 사용되고, 집적회로(11)는 기판(13) 상의 랜드와 접촉하는 커넥터(15)를 배치하기 위해 기판(13) 상에서 뒤집어지고, 정렬되고, 배치된다. 그런 다음, 플립 칩 집적회로(11)와 커넥터(15)는 열 솔더 리플로 단계를 거쳐 커넥터(15)가 기판(13)으로의 전기적 및 물리적 연결부를 형성하게 한다. 하지만, 도 1의 실시예의 조립을 위해 다른 방법이 사용될 수 있고, 실시예는 이러한 예시에 의해 제한되지 않는다.
이제, 기판(13)과 집적 회로 다이(11)는 언더필 단계를 위해 준비가 되어 있다. 언더필 물질은 집적회로 다이(11)의 표면과 기판(13)의 표면 사이에 필요한 것이다. 커넥터(15)는 또한 집적회로 다이(11)가 작동 중에 매우 뜨거워질 것이므로, 작동 중에 커넥터가 균열이 생기거나 기판 또는 집적회로로부터 들어 올려지는 것을 방지하기 위해 응력 완화(relief)를 또한 필요로 한다. 열 팽창과 수축이 발생할 것이다. 언더필 물질은 커넥터의 고장(15), 또는 집적회로 다이(11)의 균열을 야기할 수 있는 기계적 응력을 감소시킬 것이다.
언더필 형성을 위한 종래의 접근법은 모세관 분사 접근법을 포함하고, 여기서 액체 물질은 모세관 동작을 사용해서 다이 아래에서 흐른다. 이것은 모세관 언더필, 또는 "CUF"라고 지칭된다. 하지만, 이러한 접근법은 다수의 단계들을 필요로 한다. 또한, 종래의 모세관 언더필은 집적회로 다이(11)의 후면을 보호하기위해 최종 패키지를 형성하도록 오버몰딩 공정에 의해 종종 후속된다. 이것은 추가적인 처리를 필요로 한다.
최근에, MUF 언더필 공정이 사용되어 왔다. 기존의 접근법에서, 상부 및 하부 몰드 체이스를 구비한 몰드 프레스가 사용된다. 몰드 프레스는 가열 및 압축 능력을 가진다. 몰드 프레스는 MUF 물질을 몰딩하기 위해 사용되어, 한 공정에 언더필층과 오버몰딩된 패키지 모두를 형성하게 한다. 이러한 접근법은 종래의 CUF 단계들과 오버몰딩 단계들 중 일부를 제거하지만, MUF를 위한 종래의 알려진 접근법은 종종 언더필에 빈 공간을 초래하고, MUF와 기판 휨 모두는 장치 결함과, 완성된 장치를 위해 요구되는 수율보다 낮은 수율을 초래한다.
도 2는 방법 실시예를 예증하기 위해 중간 공정 단계에서 실시예의 몰드 프레스(21)를 단면도로 예증한다. 도 2에서, 플립 칩 기판(10)은 하부 몰드 체이스(31)와 측면(33)에 의해 형성되는 캐비티에 배치된다. 플립 칩 기판(10)의 집적회로(11)와 커넥터(15)는 여기에 상세히 설명되지 않지만, 앞에서 설명된 도 1에 도시된 바와 같이 배열된다. 상부 몰드 체이스(27)는 하부 체이스(31)와 정렬되는 것으로 묘사되고, 하부 체이스(31)의 측면(33)에 대응하는 개구(26)를 가진다. 몰드 프레스(21)는 체이스(27, 31)가 로딩 및 언로딩을 위해 분리되게 이동되어 이하에서 상세히 설명되는 바와 같이 몰딩하기 위한 밀봉된 몰드 캐비트를 형성하도록 함께 압착되도록 배열된다. 몰드 체이스(27과 31)는 사용된 온도 및 압력에 견딜수 있는 임의의 내구성이 있는 탄성 물질로 형성될 수 있다. 통상적으로, 강철 또는 다른 합금이 사용된다. 비-스틱(non-stick) 코팅과 같은 코딩이 몰드 체이스(27과 31) 상에 제공될 수 있다. 도 2에서, 실시예가 단면도로 도시되고, 몰드 캐비티는 직사각형, 정사각형 또는 원형일 수 있다. 반도체 웨이퍼를 기판으로 사용하는 예시를 위해, 편리한 형태 인자(form factor)는 웨이퍼 레벨 처리(WLP: wafer level processing)를 위해 전체 웨이퍼를 수용하도록 크기가 정해진 몰드 프레스를 제공하는 것이지만, 몰드 프레스는 웨이퍼의 일부분을 처리할 수 있다. 캐비티는 정사각형, 직사각형, 또는 기타 다른 형태일 수 있으며, 이러한 형태는 도 2의 단면도에서는 보이지 않는다. 몰드 프레스(21)는 몰딩 동안 상부 및 하부 몰드 체이스가 함께 결합되도록 압력을 가하는 수압 램을 포함할 수 있다.
선택적인 릴리스막(25)이 제공된다. 몰드 릴리스막은 완성된 몰딩된 장치의 고속 및 쉬운 릴리스를 보장함으로써, 그리고, 진공이 형성되는 것이 가능하도록 충분히 강한 밀봉을 제공함으로서 몰딩 공정을 향상시킨다. 릴리스막(25)은 롤러(23) 상에 제공되고, 막은 각 기판에 대해 전진되어, 각 몰드 사이클은 신선한(fresh) 릴리스막 부분(25)을 갖게 된다. 대안적인 실시에에서, 릴리스막은 상부 및 하부 몰드 체이스(27과 31) 모두 위에서 제공될 수 있다.
MUF층 또는 막(35)이 기판(10) 위에 몰드 체이스(31)에서 로딩된 것이 도시된다. MUF층은 응용, 기판 상의 다이, 그리고 MUF를 위해 선택된 물질에 따라 10 ㎛ 내지 500 ㎛의 두께일 수 있다. 예증적인 실시예에서, MUF를 위한 몰드 화합물은 측면(33) 내의 체이스(31)에 맞도록 형성된 상온 고체 물질로서 제공된다. 대안적인 실시예들에서, 몰드 화합물은 가루, 액체, 알갱이, 막, 또는 다른 형태로 제공될 수 있다. 하지만, MUF 용융 및 경화 공정의 우수한 제어를 위해서, 도 2에 도시된 것과 같은 고체 막 형태가 편리하다. MUF는 에폭시 수지 몰드 화합물로 조성될 수 있고, 예를 들면, 열 팽창 계수(CTE: coefficient of thermal expansion)를 조정하고, 물 흡수를 제어하고, 완성된 몰드 화합물의 탄성률을 제어하기 위해 사용되는 충전재를 포함할 수 있다. 플라스틱, 수지, 에폭시, 접착제, 경화제, 촉매와, 이형제(release agent)는 MUF 물질에 원하는 융용 온도(Tg: melting temperature), 흐름 및 경화 특성을 제공하고, 다양한 기판과 응용을 위해 적합한 응력 릴리스를 제공하도록 사용될 수 있는 기존의 모든 구성 요소이다.
예시적인 실시예에서, MUF 물질은 도 2에 도시된 것처럼, 기판 상에 집적회로 다이 위에 놓이도록 충분히 단단한 연질 유연 적층(상온에서 유연함)으로 형성될 수 있다. 진공 공정(이하 설명됨)은 다이 위에 놓인 MUF에 의해 저지되지 않는다.
도 2의 수직 화살표에 의해 표시되는 바와 같이, 상부 및 하부 몰드 체이스(27과 31)는 로딩과 언로딩을 위해(이런 단계들을 위해 개방), 그리고 몰딩과 경화를 위해(이런 단계들을 위해 폐쇄) 개폐될 수 있다. 따라서, 상부 및 하부 몰드 체이스(27과 31) 중 어느 하나 또는 모두는 캐비티를 개방하고 액세스를 허용하도록 수직 방향으로 이동될 수 있다. 종래 접근법과 대조적으로, 실시예의 MUF 몰딩 방법에서, 몰드 프레스(21), 기판(10)과 MUF(35)의 온도는 공정 전체를 통해 제어된다.
실시예에서, 도 2에서 예증된 로딩 단계에서, 몰드 체이스(27과 31)는 상온 또는 주변 온도에 있거나, 또는 적어도 MUF 몰딩 물질의 용융점보다 충분히 낮은 온도에 있다. 예를 들면, 몰드 체이스는 섭씨 25도에 있을 수 있고, 이 온도보다 높거나 낮을 수 있지만 섭씨 100도보다 낮은 온도이다.
도 3은 예시적인 방법 실시예의 진공 단계에서 몰드 프레스(21)와 플립 칩 기판(10)을 예증한다. 도 3에서, 상부 및 하부 몰드 체이스(27와 31)의 온도는 에전히 시작 온도에 있다. MUF는 고체 상태로 다이 위에 있다. 몰드 캐비티는 상부 및 하부 체이스(27과 31)를 도시된 바와 같이 서로 접촉하게 함으로써 폐쇄된다. 릴리스막(25)과 하부 체이스(31)의 측면(33)은 상부 체이스(27)와의 밀봉을 형성하고, 이 막은 개구(26)로 밀려서 캐비티가 밀봉된다. 진공은 캐비티 내의 임의의 대기(atmosphere)를 제거하기 위해 제공된다. 진공은 적어도 1 토르 또는 심지어 이 값 미만의 고 진공이 달성될 때까지 적용된다. 진공은 1 토르 내지 0.1 토르의 범위에 있을 수 있다. 진공은 이하에서 설명되는 바와 같이 후속적인 용융 및 경화 공정들에서 MUF(35) 내에 빈 공간의 형성을 감소시키거나 제거시키는 것을 돕는다. 이 단계에서, MUF(35)는 플립 칩 기판(10) 상의 집적회로 위에 여전히 놓이게 되고, 따라서 MUF는 진공을 방해하지 않는다.
도 4는 추가적인 공정 단계들을 후속하는 몰드 프레스(21)와 플립 칩 기판(10)을 예증한다. 도 2 내지 4에서 묘사된 방법 실시예에서, 몰드 프레스(21)는 상부 및 하부 몰드 체이스(27와 31)에서 히터바(heater bar)(29)를 가진다. MUF 용융 단계에서, 몰드 체이스(27과 31)의 온도가 증가하고, MUF 온도는 MUF 물질의 용융점을 초과하는 온도로 상승된다. 하나의 예에서, 이런 온도는 섭씨 120도일 수 있고, 예시적인 온도의 범위는 실시예를 제한하지 않으면서 섭씨 120도 내지 섭씨 135도일 수 있다. 이런 용융 온도는, 비어 있는 자유 언더필층을 형성하도록, 집적회로 다이들간의 공간내로, 그리고 기판의 표면 위에서 용융되어 흐르게 하고, 집적회로들 아래의 커넥터를 둘러싸게 하기에 충분하다. 이와 동시에, 기판(10) 상에 오버몰딩된 패키지층을 형성하도록 MUF 물질은 집적회로 다이의 후면 위에서, 그리고 집적회로 다이의 측면 주위에 형성된다. 그런 다음, MUF(35)는 MUF 물질의 열 경화를 수행하도록 추가적인 시간 동안 상승된 온도에 놓이게 된다.
용융 및 경화 단계 동안, 압축이 수압력에 의해 적용될 수 있거나, 그렇지 않으면 빈 공간이 없이 MUF 물질이 집적회로 다이 아래의 공간을 흐르고 완전히 이 공간을 채우도록 체이스(27와 31)를 함께 더 가깝게 배치시킴으로써 적용될 수 있다.
용융 및 경화 단계들에 후속하여, 예시적인 방법 실시예에서, 몰드 체이스(27과 31)를 위한 냉각이 수행된다. 일 실시예에서, 히터바(29)가 꺼지고, 몰드 프레스(21)는 단순히 냉각되게 된다. 다른 실시예에서, 기체 또는 액체 냉각 시스템과 같은 냉각 장비가 추가되거나, 대안적으로 강제적으로 공기가 적용될 수 있고, 몰드 체이스(27과 31)는 보다 급격하게 냉각된다. 냉각 단계는 기판(10)과 MUF 물질(35)의 온도를 MUF 물질의 용융점보다 충분히(well) 낮은 온도로 하강시킨다. 이 온도는 예를 들면, 섭씨 100도 미만의 상온 또는 다른 주변 온도일 수 있다.
도 5는 추가적인 단계들을 후속하는 몰드 프레스(21)를 묘사한다. 몰드 체이스(27과 31)와 기판(10)이 냉각되는 동안에 예를 들면 상온 즉, 대략 섭씨 25도, 또는 다른 특정 온도와 같은 MUF 용융점보다 충분히 낮은 원하는 온도에 도달한 후에, 서로 이격되어 있는 체이스(27과 31) 중 하나를 이동시키거나 아마도 둘 모두를 이동시키고, 몰드를 개방함으로써 몰드 캐비티가 개방된다. 릴리스막(25)은 기판(10)상의 오버몰딩된 장치가 몰드 체이스(27)로부터 쉽게 릴리스되는 것을 보장하고, 이제 기판(10)은 다이(11)를 덮고, 커넥터(25)를 둘러싸는 완성된 언더필과 오버몰딩된 물질(35)을 포함한다. 이제, 오버몰딩된 플립 칩 기판(10)은 패키징되는 장치를 완성하기 위해 필요한 싱귤레이션 또는 웨이퍼 쏘잉 또는 다이싱, 장치 제조 및 테스트와 같은 추가적인 처리를 위해 몰드 프레스(21)로부터 제거될 수 있다. 강하된(lowered) 온도에서 몰드(21)를 개방함으로써, 종래의 MUF 조립 접근법에서 종종 발생하는 휨이 회피된다. MUF(35)와 기판(10)의 휨은 추가적인 결함을 야기하는 장치 균열, 볼 균열과 빈 공간을 야기할 수 있다. 본 출원의 방법 실시예는 종래의 알려진 접근법에서와 같은 고온의 오버몰딩된 기판이 더 저온의 대기에 갑자기 노출됨으로서 야기되는 휨을 방지한다.
도 6은 다른 예시적인 방법 실시예를 단면도로 예증한다. 이 예시에서 몰드 프레스(61)가 단면도로 도시되고, 기판(10)은 상부 체이스(27)로 로딩되고 클램프(63)에 의해 고정된다. 도 6에서 도시된 바와 같이, 몰드 프레스(61)는 로딩하기 위해 개방된다. 플립 칩 기판(10)은 기판(13)에 장착되고, 이제 아래쪽으로 향하고 있는, 도 1에 도시된 것과 같은 집적 회로(11)와 커넥터(15)를 포함한다. 롤러(23)는 하부 몰드 체이스(31)를 덮는 것으로 도시된 릴리스막(25)을 다시 제공한다. MUF막 또는 층(35)은 하부 체이스(31) 내로 로딩되고, 릴리스막(25) 위에 놓인 것으로 묘사된다. 하부 체이스(31) 내에 있는 개구(36)는 클램프(63)에 대응되고, 폐쇄된 몰드를 위한 밀봉을 제공한다. 히터바(29)는 이하에서 설명되는 바와 같이, 나중 공정 단계에서 상부 및 하부 몰드 체이스(27과 31)의 가열을 가능케 하기 위해 제공된다. 도 6에 묘사된 중간 로딩 공정 단계에서, 기판(10)과 몰드 체이스(27, 31)는 MUf(35)의 용융 온도보다 실질적으로 낮은 온도에 있는데, 예를 들면 이 온도는 상온이거나 대략 섭씨 25도이다.
도 7은 추가적인 공정 단계들에 후속하는 도 6의 몰드 프레스(61)와 기판(10)을 묘사한다. 도 7에서, 진공(이 도면에서 수평 화살표들로 표시됨)은 몰드 체이스(27과 31)가 폐쇄된 후에 적용되고, 몰드는 릴리스막(25)과, 하부 체이스(31)의 개구(26) 내로 연장되는 클램프(63)에 의해 밀봉된다. 몰드로부터 임의의 초과적인 대기를 제거하도록, 진공은 매우 낮은 레벨, 즉, 대략 1 토르 이하가 도달될 때까지 적용된다. 진공 단계 동안, 기판(10)과 몰드 체이스(27과 31)는 저온 또는 주변 온도로 유지된다. 따라서, MUF(35)는 로딩 또는 진공 단계 동안 용융을 시작하지 않는다. 이 방법은 고온 몰드 프레스에서 통상적으로 수행되는 기존 공정과는 아주 대조되는 진보적인 접근법을 제공하는데, 기존 공정에서 MUF 물질은 몰드 내로 로딩시에 즉시로 용융되기 시작하여 빈 공간이 형성되게 한다. 본 출원의 실시예의 사용은 각 단계에서 온도를 제어함으로써 이러한 빈 공간을 감소시키거나 제거시킨다.
도 8은 다른 하나의 공정 단계를 따르는 몰드 프레스(61)와 기판(10)을 묘사한다. 도 8에서, 온도는 MUF 물질(35)을 용융하고 경화시키기 위해 상승된다. 압축은 또한 두 개의 체이스(27과 31)를 함께 결합시킴으로써 또한 적용될 수 있으며, 한편 MUF(35)가 기판(10) 상의 집적회로 다이(11)를 둘러싸고 밑으로 흐르도록 MUF(35)가 용융된다. 이런 공정을 위한 온도는 사용되는 특정 MUF 물질(35)을 위한 용융점보다 높도록 선택된다. 온도는 비제한적인 예를 위해 섭씨 120도 내지 130도의 범위일 수 있다. MUF(35)가 용융된 후에, MUF 물질(35)을 경화시키고 기판(10) 위에 오버몰딩된 패키지를 형성하도록 상승된 온도로 유지되어, 집적회로를 위한 보호 패키지를 제공하게 된다.
용융 및 경화 단계들에 후속하여, 체이스(27과 31)를 포함하는 몰드 프레스(61)와, 이제 MUF 물질(35)을 포함하는 기판(10)이 냉각되게 된다. 일 실시예에서 비록 처리량 이유 때문에, 몰드 프레스(61) 내의 강제 투입되는 공기, 기체 또는 액체 냉각과 같은 냉각 매커니즘이 사용될 수 있지만, 자연 냉각이 사용될 수도 있다. 일단 기판(10)이 예를 들면, 상온 또는 대략 섭씨 25도와 같이 MUF(35)를 위한 용융 온도보다 충분히 낮은 온도로 냉각되었다면, 몰드프레스(61)는 언로딩하기 위해 개방될 수 있다.
도 9는 언로딩 단계에서 몰드 프레스(61)와 기판(10)을 묘사한다. 이제, MUF(35)는 플립 칩 기판(10) 상에 장착된 집적회로를 위한 언더필 물질과 오버몰딩된 패키지를 형성한다. 릴리스막(25)은 기판(10)이 몰드 프레스(61)로부터 쉽게 제거될 수 있다는 것을 보장한다. 그런 다음, 롤러(23)는 릴리스막(25)을 전진시키기 위해 사용되어, 그 결과 다음 로딩 사이클을 위해 신선한 막이 사용되게 할 수 있다. 클램프(63)는 상부 몰드 체이스(27)로부터 기판(10)을 제거하기 위해 개방될 수 있다.
도 2 내지 9에 대해 전술된 방법 실시예에서, 강철 또는 다른 금속과 같은 종래의 몰드 체이스 물질이 사용될 수 있다. 이러한 물질은 열 전도성이어서, 히터바와 냉각 채널이 체이스(27과 31)의 온도를 제어 및 변경시키기 위해 사용될 수 있어서, 기판(10)과 MUF(35)을 가열 또는 냉각시킨다.
도 10은 사용될 수 있는 대안적인 장치 실시예를 묘사한다. 도 10에서, 몰드 프레스(71)는 단면도로 도시된다. 몰드 프레스(71)는 상부 체이스(57) 및 하부 체이스(51)를 구비한다. 몰드 프레스(71)는 도 10에서 개방된 위치로 도시된다. 다시, 이 실시예에서, 릴리스막(25)이 상부 및 하부 체이스(57 및 51) 모두 위에서 제공된다. 도 1에 예증된 것과 같은 기판(10)이 하부 체이스(51) 위에 로딩되고, 릴리스막(25) 위에 배치된 것으로 도시된다. 전술된 바와 같이, 이 기판은 이 기판에 장착된 집적회로 플립 칩을 구비한 반도체 웨이퍼일 수 있거나, 이 기판은 다른 하나의 플립 칩 기판 물질일 수 있다. MUF 물질층(35)은 집적회로 위에 배치된 것으로 묘사되고, 상온과 같은 초기 온도에서 고체 상태로 도시된다. MUF(35)는 다른 형태로 제공될 수 있지만, 고체 또는 유연한 고체층 또는 막(35)이 편리하다.
이 실시예에서, 상부 및 하부 몰드 체이스(57과 51)는 적외선을 통과하는 투명 물질로 형성된다. 예를 들면, 체이스(57과 51)는 폴리카보네이트로 형성될 수 있다. 보강 또는 "방탄" 유리가 사용될 수 있는데, 이 물질은 폴리카보네이트, 열가소성 수지, 적층된 유리층, 또는 이것들의 조합을 포함할 수 있다. 다른 물질이 적외선에 투명하기만 하면, 이 다른 물질도 사용될 수 있다. 체이스 물질은 체이스 물질의 실질적인 가열 없이 적외선을 통과시킬 것이다. 이런 특징은 가열 공정이 MUF 물질(35)과 기판(10)에 제한되게 하여, 요구되는 가열 및 냉각 시간 분량을 감소시키고, 이에 따라 처리량을 증가시킨다.
도 11은 MUF 용융 단계에서 도 10의 몰드 프레스(71)를 단면도로 묘사한다. 체이스(57과 51)가 로딩되고 폐쇄된 후에, 진공이 몰드 캐비트 내에 생성되고, 1 토르 미만이고 1 내지 0.1 토르 범위의 강한 진공이 확립된다. 그런 다음, MUF 용융이 수행된다. 이 예시적인 실시예 방법에서, MUF는 몰드 체이스(57과 51) 위아래에 위치한 적외선 소스(54)로부터 적외선을 적용함으로써 가열된다. 적외선에 대한 투명한 몰드 체이스 물질과 릴리스막(25)이 가열 없이 적외선을 통과하므로, 가열은 이제 기판(10)과 MUF(35)에 국한된다. MUF의 온도는 물질에 대한 용융점 보다 높은 온도까지 상승된다. 그런 다음 MUF가 용융되고, 기판(10) 상의 집적회로들 사이의 영역으로 흐르고, 이전과 같이 언더필층을 형성하기 위해 집적회로 밑에서 흐르고, MUF의 잔여 물질은 기판(10) 상의 집적회로를 보호하기 위해 오버몰딩된 층을 형성한다. 상승된 온도는 MUF 물질을 경화시키기에 충분한 시간 동안 유지된다. 도 11의 수직 화살표에 의해 도시된 것과 같이, 압력은 MUF 용융 단계 동안 몰드 프레스(71)에 의해 적용되어, MUF 물질이 기판(10) 상의 집적회로 밑의 공간으로 흐르게 하고, 이에 따라 빈 공간이 없이 공간을 완전히 채우게 할 수 있다.
이런 방법 실시예에서 잔여 단계들은 전술된 단계들과 유사하고, 냉각 단계는 몰드 프레스(71)가 폐쇄된 상태로 수행되고, 기판은 예를 들면, 상온과 같은, MUF(35)의 용융점보다 실질적으로 미만인 온도까지 냉각된다. 단지 그런 다음에,몰드 프레스(71)가 개방되어, 이 프레스가 개방될 때 기판과 MUF(35)가 냉각되고, 아무런 휨도 발생하지 않는다. 상부 및 하부 체이스(57과 51) 위의 릴리스막(25)은 기판(10)이 몰드 프레스(71)로부터 쉽게 제거될 수 있게 한다. 냉각은 단순히 적외선 소스(54)를 턴오프하고 기판이 냉각되게 함으로써 수행될 수 있다{몰드 프레스(71)는 적외선 에너지를 통과하므로, 가열되지 않을 것이다}. 냉각은 몰드 프레스(71)의 강제 투입된 공기, 액체, 또는 기체 냉각을 사용함으로써 제 시간에 단축될 수 있다.
도 12는 흐름도에서 예시적인 방법 실시예의 단계들을 묘사한다. 단계(81)에서, 몰드는 제1 온도에서 개방되고, 기판은 몰드 내로 로딩된다. MUF 물질은 제1 온도에서 몰드 내로 로딩되고, 이 온도는 상온이거나, 또는 MUF 용융점보다 낮은 다른 온도일 수 있다. 단계(83)에서, 몰드 체이스들이 함께 폐쇄되고, 진공은 몰드 캐비티 내에서 진공을 생성하도록 적용되는데, 이때 온도는 여전히 제1 온도이다. 단계(85)에서, 기판과 MUF 물질은 MUF 물질의 용융점보다 높은 온도로 가열된다. 불투명 몰드 체이스 물질을 사용하는 실시예들에서, 이러한 동작은 상부 및 하부 몰드 체이스에서 히터바를 사용해서 수행될 수 있다. 적외선 투명 몰드 체이스 물질을 사용하는 실시예에서, 적외선 에너지는 제2 온도로 MUF와 기판을 국부적으로 가열시키기 위해 적용될 수 있다.
다음으로, 방법은 단계(87)로 전이되는데, 이 단계에서 MUF는 경화되고, 언더필 및 오버몰딩된 패키지를 형성한다. 단계(89)에서, 몰드 프레스의 개방 이전에, MUF의 용융점보다 실질적으로 낮은 온도 또는 제1 온도로 기판이 냉각되어, 그 결과 어떠한 휨도 발생하지 않는다. 최종적으로, 몰드 체이스는 기판을 언로딩하기 위해 개방된다. 그런 다음, 다이싱, 마킹, 및 테스팅과 같은 추가적인 처리가 오버몰딩된 장치 상에서 수행될 수 있다.
실시예 방법들의 사용은 몰딩된 언더필 공정 전체에 걸쳐 MUF 및 플립 칩 기판 온도 프로파일을 제어한다. 로딩 동안과 진공 단계 동안 온도를 더 낮은 온도로 유지함으로서, 몰딩된 언더필이 고체 상태로 유지되고, MUF 용융 및 경화 단계 동안 온도가 상승될 때에만 용융이 시작된다. MUF 처리를 위해 알려진 종래 접근법과 대조적으로, 로딩이 완료되고, 진공이 몰드 캐비티 내에 제공된 후까지 MUF 물질이 용융되는 것을 방지함으로써 빈공간이 예방된다. 더 나아가, 경화 단계 후에 몰드를 개방하기 전에 기판과 MUF를 냉각시킴으로써, 종래 접근법에서 관측되는 웨이퍼 휨 문제점이 감소되거나 제거된다. 실시예 방법은 수율을 증가시키고, 추가적인 비용 또는 추가적인 물질을 위한 필요 없이 획득된 결과를 향상시킨다. 실시예 방법은 미세한 피치 플립 칩 장착 장치를 구비한 큰 웨이퍼 기판을 위해 특히 이롭고, 이러한 장치에서 언더필 내의 빈공간은 종래 기술 MUF 공정이 사용될 때 빈번하게 관측되었다.
방법 실시예에서, 방법은 제1 온도에서 기판 상의 적어도 하나의 플립 칩 장착 집적회로를 포함하는 플립 칩 기판을 몰드 플레스의 상부 몰드 체이스와 하부 몰드 체이스 중 선택된 체이스로 로딩하는 단계; 몰딩된 언더필 물질의 용융 온도 미만인 제1 온도에서 상부 몰드 체이스와 하부 몰드 체이스를 유지하면서 플립 칩 기판과 적어도 하나의 집적회로 위에 놓인 상부 몰드 체이스와 하부 몰드 체이스 중 적어도 하나에 몰딩된 언더필 물질을 배치시키는 단계; 밀봉된 몰드 캐비티를 형성하도록 상부 및 하부 몰드 체이스를 함께 폐쇄하고, 몰드 캐비티 내에 진공을 생성하는 단계; 몰딩된 언더필 물질의 온도를 몰딩된 언더필 물질의 용융점보다 높은 제2 온도로 상승시켜서 몰딩된 언더필 물질이 플립 칩 기판 위로 그리고 적어도 하나의 플립 칩 장착 집적회로 밑으로 흐르게 하여, 언더필층을 형성하고 오버몰딩된 층을 형성하는 단계; 플립 칩 기판과 몰드 캐비티를 몰딩된 언더필 물질의 용융 온도 보다 실질적으로 낮은 제3 온도로 냉각시키는 단계와; 언로딩하기 위해 플립 칩 기판을 노출시키도록 상부 및 하부 체이스를 후속적으로 개방하는 단계를 포함한다.
다른 방법 실시예에서, 상기 방법은 플립 칩 기판을 하부 몰드 체이스로 로딩하는 단계를 더 포함한다. 다른 대안에서, 상기 방법이 수행되고, 플립 칩 기판을 상부 몰드 체이스로 로딩하는 단계를 포함한다. 또 다른 방법 실시예에서, 상기 방법이 수행되고, 몰드 프레스의 상부 및 하부 몰드 체이스 내에서 히터를 동작시키는 단계를 포함하는데, 여기서 상부 및 하부 몰드 체이스는 열 전도성이다. 또 다른 실시예에서, 상기 방법은 온도를 상승시키는 단계를 포함하고, 몰드 프레스의 상부 몰드 체이스 위와 하부 몰드 체이스 아래에 배치된 적외선 소스를 동작시키는 단계를 더 포함하는데, 여기서 상부 및 하부 몰드 체이스는 적외선에 투명하다. 또 다른 실시예에서, 상기 방법은 상부와 하부 몰드 체이스 중 적어도 하나의 체이스의 일부분 위에서 몰드 릴리스막을 제공하는 단계를 포함한다. 다른 방법 실시예의 상기 방법들에서, 제1 온도는 대략 섭씨 25도이다. 다른 방법 실시예의 상기 방법들에서, 제3 온도는 대략 섭씨 25도이다.
다른 대안적인 실시예의 상기 방법들에서, 제2 온도는 섭시 120 도 내지 135도이다. 다른 실시예에서, 몰딩된 언더필 물질은 상온에서 고체인 에폭시 수지이다. 다른 대안적인 실시예의 상기 방법들에서, 기판은 반도체 기판을 포함한다.
장치 실시예에서, 상부 몰드 체이스와 하부 몰드 체이스를 구비한 몰드 프레스가 제공되며, 상부 및 하부 몰드 체이스는 적외선에 투명한 물질을 포함하고, 적외선 램프는 상부 및 하부 몰드 체이스에 적외선을 제공하도록 배열된다. 다른 실시에에서, 릴리스막 공급원은 몰드 프레스의 상부 및 하부 몰드 체이스 중 적어도 하나 위에서 릴리스막을 제공하도록 적응된다. 다른 실시예에서, 장치는 상부 및 하부 몰드 체이스들을 함께 폐쇄함으로서 형성되는 캐비티 내의 진공을 제공하도록 적응된 진공 공급원을 제공한다. 다른 실시예에서, 장치는 상부 및 하부 몰드 체이스를 함께 압축하도록 적응된 수압 램을 포함한다. 다른 실시예에서, 상부 및 하부 몰드 체이스는 폴리카보네이트를 더 포함한다.
다른 방법 실시예는 복수의 플립 칩 장착 집적회로를 포함하는 반도체 기판을 몰드 내의 상부 몰드 체이스와 하부 몰드 체이스 중 하나에 로딩하는 단계로서, 상기 상부 및 하부 몰드 체이스들은 제1 온도에 있는, 반도체 기판 로딩 단계; 상부 및 하부 몰드 체이스를 제1 온도로 유지하면서 몰딩된 언더필층을 상부 및 하부 몰드 체이스 중 하나에 로딩하는 단계로서, 몰딩된 언더필층은 제1 온도에서 고체이고, 복수의 플립 칩 장착 집적회로 위에 놓여 있는, 몰딩된 언더필층 로딩 단계; 몰드 프레스의 상부 및 하부 몰드 체이스를 폐쇄하여 반도체 기판과 몰딩된 언더필층을 포함하는 밀봉된 캐비티를 형성하는 단계; 제1 온도에서 반도체 기판과 몰딩된 언더필층을 유지하면서 대략 1 토르 미만의 진공을 생성하도록 진공을 밀봉된 캐비티에 제공하는 단계; 반도체 기판과 몰딩된 언더필층을 몰딩된 언더필층의 용융점보다 높은 제2 온도로 가열하여 플립 칩 장착 집적회로 위에 오버몰딩된 패키지층을 형성하면서 몰딩된 언더필층이 반도체 기판 위로 흐르고, 복수의 플립 칩 장착 집적회로 아래에서 언더필을 형성하게 하는 단계; 몰딩된 언더필층의 용융 온도보다 실질적으로 낮은 제3 온도로 반도체 기판을 냉각시키는 단계와; 몰드 프레스를 언로딩하기 위해 상부 및 하부 몰드 체이스를 개방시키는 단계를 포함한다.
다른 방법 실시예에서, 상기 방법이 수행되며, 반도체 기판을 가열하는 단계는 상부 및 하부 몰드 체이스에 열을 가하는 단계를 포함하며, 상부 및 하부 몰드 체이스는 열 전도성 물질로 형성된다. 대안적인 실시예에서, 상기 방법이 수행되며, 반도체 기판을 가열하는 단계는 상부 및 하부 몰드 체이스에 적외선을 적용하는 단계를 포함하며, 상부 및 하부 몰드 체이스는 적외선에 투명한 물질로 형성된다. 다른 실시예에서, 상기 방법이 수행되고, 반도체 기판을 냉각하는 단계는 본질적으로 기체 냉각, 액체 냉각, 강제 공기 냉각으로 이루어진 그룹으로부터 선택된 하나를 사용해서 냉각을 적용하는 단계를 포함한다.
본 출원의 범위는 상세한 설명에서 설명된 구조, 방법 및 단계의 특정 대안적인 실시예에 제한되는 것으로 의도되지 않는다. 본 발명분야의 당업자라면 본 발명의 개시로부터 쉽게 인식하게 되는 것처럼, 본 명세서에서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 이와 실질적으로 동일한 결과를 달성하는, 현존하거나 후에 개발될 공정 또는 단계가 본 발명의 개시에 따라 이용될 수 있다. 따라서, 첨부된 청구항들은 그 범위 내에 이러한 공정 및 단계를 포함하는 것이 의도된다.

Claims (10)

  1. 방법에 있어서,
    제1 온도에 있는 몰드 프레스의 상부 몰드 체이스(chase)와 하부 몰드 체이스 중 선택된 체이스에 플립 칩 기판을 로딩하는 단계로서, 상기 플립 칩 기판은 그 위에 적어도 하나의 플립 칩 장착된 집적회로를 포함하는 것인 상기 로딩 단계;
    몰딩된 언더필 물질의 용융 온도 미만인 상기 제1 온도에서 상기 상부 및 하부 몰드 체이스를 유지하면서 상기 플립 칩 기판과 상기 적어도 하나의 집적회로를 오버라잉하는(overlying) 상기 상부 및 하부 몰드 체이스 중 적어도 하나에 상기 몰딩된 언더필 물질을 배치시키는 단계;
    밀봉된 몰드 캐비티를 형성하도록 상기 상부 및 하부 몰드 체이스를 함께 폐쇄하고, 상기 몰드 캐비티 내에 진공을 생성하는 단계;
    상기 몰딩된 언더필 물질이 상기 플립 칩 기판 위로 그리고 상기 적어도 하나의 플립 칩 장착된 집적회로 밑으로 흐르게 하여 언더필층과 오버몰딩된 층을 형성하도록 상기 몰딩된 언더필 물질의 용융점보다 높은 제2 온도로 상기 몰딩된 언더필 물질의 온도를 상승시키는 단계;
    상기 플립 칩 기판과 상기 몰드 캐비티를 상기 몰딩된 언더필 물질의 용융 온도보다 낮은 제3 온도로 냉각시키는 단계와;
    언로딩하도록 상기 플립 칩 기판을 노출시키기 위해 상기 상부 및 하부 몰드 체이스를 후속적으로 개방하는 단계를
    포함하는, 방법.
  2. 제1항에 있어서, 상기 플립 칩 기판을 로딩하는 단계는 상기 플립 칩 기판을 상기 하부 몰드 체이스와 상기 상부 몰드 체이스 중 적어도 하나에 로딩하는 단계를 포함하는, 방법.
  3. 제1항에 있어서, 상기 온도를 상승시키는 단계는 상기 몰드 프레스의 상기 상부 및 하부 몰드 체이스 내에 히터를 작동시키는 단계를 더 포함하고, 상기 상부 및 하부 몰드 체이스는 열 전도성인 것인, 방법.
  4. 제1항에 있어서, 상기 온도를 상승시키는 단계는 상기 몰드 프레스의 상기 상부 몰드 체이스 위에 그리고 상기 하부 몰드 체이스 아래에 배치된 적외선 소스(source)를 작동시키는 단계를 더 포함하고, 상기 상부 및 하부 몰드 체이스는 적외선에 투명한(transparent) 것인, 방법.
  5. 제1항에 있어서, 상기 플립 칩 기판을 로딩하는 단계는 상기 상부 및 하부 몰드 체이스 중 적어도 하나의 일부분 위에 몰드 릴리스막(release film)을 제공하는 단계를 더 포함하는 것인, 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 방법에 있어서,
    몰드 프레스 내의 상부 몰드 체이스와 하부 몰드 체이스 중 하나에 반도체 기판을 로딩하는 단계로서, 상기 반도체 기판은 그 위에 복수의 플립 칩 장착 집적회로를 포함하고, 상기 상부 및 하부 몰드 체이스는 제1 온도에 있는 것인, 상기 반도체 기판 로딩 단계;
    상기 상부 및 하부 몰드 체이스를 상기 제1 온도로 유지하면서 상기 상부 및 하부 몰드 체이스 중 하나에 몰딩된 언더필층을 로딩하는 단계로서, 상기 몰딩된 언더필층은 상기 제1 온도에서 고체이고, 상기 복수의 플립 칩 장착 집적회로를 오버라인(overlying)하는 것인, 상기 몰딩된 언더필층 로딩 단계;
    상기 반도체 기판과 상기 몰딩된 언더필층을 포함하는 밀봉된 캐비티를 형성하도록 상기 몰드 프레스의 상부 및 하부 몰드 체이스를 폐쇄하는 단계;
    상기 제1 온도에서 상기 반도체 기판과 상기 몰딩된 언더필층을 유지하면서 1 토르 미만의 진공을 생성하도록 진공을 상기 밀봉된 캐비티에 제공하는 단계;
    상기 반도체 기판과 상기 몰딩된 언더필층을 상기 몰딩된 언더필층의 용융점보다 높은 제2 온도로 가열하여 상기 몰딩된 언더필층이 상기 반도체 기판 위로 흘러 상기 복수의 플립 칩 장착 집적회로 밑에 언더필을 형성하면서, 상기 플립 칩 장착 집적회로 위에 오버몰딩된 패키지층을 형성하는 단계;
    상기 몰딩된 언더필층의 용융 온도보다 낮은 제3 온도로 상기 반도체 기판을 냉각시키는 단계와;
    상기 몰드 프레스를 언로딩하기 위해 상기 상부 및 하부 몰드 체이스를 개방하는 단계를 포함하는, 방법.
KR1020120005292A 2011-11-04 2012-01-17 Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법 KR101317617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/289,719 US9412717B2 (en) 2011-11-04 2011-11-04 Apparatus and methods for molded underfills in flip chip packaging
US13/289,719 2011-11-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130063357A Division KR101388753B1 (ko) 2011-11-04 2013-06-03 Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130049691A KR20130049691A (ko) 2013-05-14
KR101317617B1 true KR101317617B1 (ko) 2013-10-14

Family

ID=48206556

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120005292A KR101317617B1 (ko) 2011-11-04 2012-01-17 Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법
KR1020130063357A KR101388753B1 (ko) 2011-11-04 2013-06-03 Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020130063357A KR101388753B1 (ko) 2011-11-04 2013-06-03 Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법

Country Status (4)

Country Link
US (1) US9412717B2 (ko)
KR (2) KR101317617B1 (ko)
CN (1) CN103094130B (ko)
TW (1) TWI466200B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011082157A1 (de) * 2011-09-06 2013-03-07 Osram Opto Semiconductors Gmbh Presswerkzeug und Verfahrenzum Herstellen eines Silikonelements
US8951037B2 (en) 2012-03-02 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level underfill and over-molding
US9802349B2 (en) 2012-03-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level transfer molding and apparatus for performing the same
US9209046B2 (en) * 2013-10-02 2015-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
US9373559B2 (en) 2014-03-05 2016-06-21 International Business Machines Corporation Low-stress dual underfill packaging
US10020211B2 (en) * 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
KR102274742B1 (ko) 2014-10-06 2021-07-07 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치
CN104409387A (zh) * 2014-10-27 2015-03-11 三星半导体(中国)研究开发有限公司 封装设备及封装方法
EP3222206A1 (en) * 2016-03-23 2017-09-27 ETH Zurich Method for the manufacturing of a carrying device, carrying device, system for detection of a physical parameter and method for detection of a physical parameter
US9761542B1 (en) 2016-09-07 2017-09-12 International Business Machines Corporation Liquid metal flip chip devices
JP6175592B1 (ja) * 2016-11-11 2017-08-02 信越エンジニアリング株式会社 樹脂封止装置及び樹脂封止方法
KR102499510B1 (ko) 2017-09-01 2023-02-14 삼성전자주식회사 전원 공급 회로 및 이를 포함하는 반도체 패키지
CN108466393B (zh) * 2018-03-22 2019-08-06 上海飞骧电子科技有限公司 一种解决塑封模流问题拓宽晶元宽度的塑封方法
JP2020152091A (ja) * 2018-06-19 2020-09-24 旭化成株式会社 成形品の製造方法、成形体、及び樹脂成形用金型
US11088055B2 (en) 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
CN110571197A (zh) * 2019-08-07 2019-12-13 广东芯华微电子技术有限公司 一种多芯片嵌入式abf封装结构及其制造方法
CN110581109A (zh) * 2019-08-07 2019-12-17 广东芯华微电子技术有限公司 一种多芯片嵌入式异构封装结构及其制造方法
CN110561685B (zh) * 2019-10-16 2024-10-15 江苏铁锚玻璃股份有限公司 应用于玻璃的包边装置及包边方法
TWI774184B (zh) 2020-03-18 2022-08-11 日商日本航空電子工業股份有限公司 可薄型化半導體裝置及其製造方法
US11562949B2 (en) 2020-06-17 2023-01-24 Texas Instruments Incorporated Semiconductor package including undermounted die with exposed backside metal
JP2022028180A (ja) * 2020-08-03 2022-02-16 日本航空電子工業株式会社 デバイス及びデバイスの製造方法
CN111988924B (zh) * 2020-08-31 2022-02-01 维沃移动通信有限公司 电路板封装方法、电路板及电子设备
KR20220049423A (ko) * 2020-10-14 2022-04-21 에스케이하이닉스 주식회사 반도체 패키지 제조 방법
CN114435457A (zh) * 2020-10-30 2022-05-06 奥托立夫开发公司 方向盘皮革包裹方法和方向盘
KR20220064759A (ko) 2020-11-12 2022-05-19 강대인 잔여 치약을 손쉽게 짤 수 있는 분리형 치약튜브 입구 기반의 치약통
KR20220079149A (ko) 2020-12-04 2022-06-13 김영인 입구를 분리해 잔여 치약을 사용할 수 있는 치약통
CN117547648B (zh) * 2024-01-12 2024-04-09 北京大学第三医院（北京大学第三临床医学院） 半月板水凝胶材料制备方法、半月板制造方法和半月板
CN117613155B (zh) * 2024-01-23 2024-06-07 长春希龙显示技术有限公司 一种黑度一致性的显示模组及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000076785A (ko) * 1999-03-10 2000-12-26 토와 가부시기가이샤 반도체 웨이퍼의 수지 피복 방법 및 이에 사용되는 금형
KR20080077040A (ko) * 2007-01-31 2008-08-21 어드밴스드 시스템즈 오토메이션 리미티드 직접성형 시스템 및 방법
KR20100126910A (ko) * 2009-05-25 2010-12-03 세크론 주식회사 전자 부품 몰딩 방법 및 전자 부품 몰딩 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410162A (en) 1993-10-15 1995-04-25 Texas Instruments Incorporated Apparatus for and method of rapid testing of semiconductor components at elevated temperature
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
AUPR245001A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method (WSM03)
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US7061103B2 (en) * 2003-04-22 2006-06-13 Industrial Technology Research Institute Chip package structure
JP4676735B2 (ja) * 2004-09-22 2011-04-27 東レ・ダウコーニング株式会社 光半導体装置の製造方法および光半導体装置
WO2007074652A1 (ja) * 2005-12-26 2007-07-05 Hitachi Chemical Company, Ltd. 接着剤組成物、回路接続材料及び回路部材の接続構造
DE102006012738A1 (de) * 2006-03-17 2007-09-20 Infineon Technologies Ag Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
CN102199404B (zh) * 2007-05-09 2013-12-04 日立化成株式会社 膜状电路连接材料及电路部件的连接结构
US8609471B2 (en) * 2008-02-29 2013-12-17 Freescale Semiconductor, Inc. Packaging an integrated circuit die using compression molding
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
KR20120000805A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 반도체 패키지의 몰딩 방법
US9679783B2 (en) * 2011-08-11 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Molding wafer chamber

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000076785A (ko) * 1999-03-10 2000-12-26 토와 가부시기가이샤 반도체 웨이퍼의 수지 피복 방법 및 이에 사용되는 금형
KR20080077040A (ko) * 2007-01-31 2008-08-21 어드밴스드 시스템즈 오토메이션 리미티드 직접성형 시스템 및 방법
KR20100126910A (ko) * 2009-05-25 2010-12-03 세크론 주식회사 전자 부품 몰딩 방법 및 전자 부품 몰딩 장치

Also Published As

Publication number Publication date
TWI466200B (zh) 2014-12-21
KR101388753B1 (ko) 2014-04-25
CN103094130A (zh) 2013-05-08
CN103094130B (zh) 2015-12-16
KR20130049691A (ko) 2013-05-14
US20130115735A1 (en) 2013-05-09
TW201320205A (zh) 2013-05-16
US9412717B2 (en) 2016-08-09
KR20130066654A (ko) 2013-06-20

Similar Documents

Publication Publication Date Title
KR101317617B1 (ko) Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
JP2022009941A (ja) 電子部品装置の製造方法及び電子部品装置
JP2004179284A (ja) 樹脂封止方法、半導体装置の製造方法、及び樹脂材料
JP2001326238A (ja) 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
JP4336499B2 (ja) 電子部品の樹脂封止成形方法及び装置
WO2017081882A1 (ja) 樹脂封止装置及び樹脂封止方法
JP7084349B2 (ja) 樹脂成形装置及び樹脂成形品の製造方法
US9646857B2 (en) Low pressure encapsulant for size-reduced semiconductor package
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
KR20040030659A (ko) 칩 리드 프레임
US20240293962A1 (en) Molded semiconductor device and manufacturing method of molded semiconductor device
JP2001223230A (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
KR102259427B1 (ko) 성형 다이, 수지 성형 장치 및 수지 성형품의 제조 방법
CN110289219B (zh) 扇出型模块高压封装工艺、结构以及设备
TW200534409A (en) Method for manufacturing a semiconductor tip mounting object and a semiconductor tip mounting object
JP6861507B2 (ja) 圧縮成形装置、圧縮成形方法、及び圧縮成形品の製造方法
JP5332810B2 (ja) 電子部品の製造装置および製造方法
TW201819144A (zh) 壓縮成型裝置、壓縮成型方法、及壓縮成型品的製造方法
JP2009105273A (ja) 樹脂封止金型
JP2010086996A (ja) 回路装置の製造方法
JP2006237275A (ja) 半導体装置の製造方法および半導体装置
Fürgut et al. Process and Equipment for eWLB: Chip Embedding by Molding
JP2010086991A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 7