JP3711333B2 - 半導体装置の製造方法および樹脂封止装置 - Google Patents

半導体装置の製造方法および樹脂封止装置 Download PDF

Info

Publication number
JP3711333B2
JP3711333B2 JP2001227945A JP2001227945A JP3711333B2 JP 3711333 B2 JP3711333 B2 JP 3711333B2 JP 2001227945 A JP2001227945 A JP 2001227945A JP 2001227945 A JP2001227945 A JP 2001227945A JP 3711333 B2 JP3711333 B2 JP 3711333B2
Authority
JP
Japan
Prior art keywords
resin
wafer
lower mold
pot
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001227945A
Other languages
English (en)
Other versions
JP2003045906A (ja
Inventor
二郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001227945A priority Critical patent/JP3711333B2/ja
Priority to US10/202,024 priority patent/US7109057B2/en
Publication of JP2003045906A publication Critical patent/JP2003045906A/ja
Application granted granted Critical
Publication of JP3711333B2 publication Critical patent/JP3711333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05569Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Description

【0001】
【発明の属する技術分野】
本発明は、複数の半導体素子が形成された半導体ウエハをウエハ状態のまま樹脂で封止する技術に関するものである。
【0002】
【従来の技術】
近年、電子機器の小型化の要求に伴い半導体装置の小型化がますます求められている。そこで、半導体装置の小型化を実現するための一つの方法として、半導体装置の形状を半導体素子(ICチップ)に極力近づけたチップサイズパッケージ構造(CSP構造)の半導体装置が提案されている。
【0003】
このCSP構造の半導体装置は一般的には以下のような工程により形成されている。すなわち、複数の半導体素子を半導体ウエハ上に形成する工程の後、その半導体ウエハを金型内に装着し熱硬化性の樹脂でその半導体ウエハの半導体素子が形成された面を樹脂封止する工程、樹脂封止された半導体ウエハを金型から取り出して樹脂を所定の厚さだけ研磨し各半導体素子上の電極を露出させる工程、半導体ウエハを切断し個々の半導体装置に分離する工程が順に施されることにより、CSP構造の半導体装置が得られる。露出した半導体素子の電極上に半田ボールなどの外部電極を形成することも必要により行われる。また、半導体ウエハを金型内に装着しウエハの表面を樹脂封止する工程においては、樹脂をウエハの一端から注入してウエハ全体に広げていた。
【0004】
【発明が解決しようとする課題】
しかしながら、CSP構造の半導体装置を得るための従来の製造方法では、半導体ウエハを金型内に装着しウエハの表面を樹脂封止する工程において、樹脂をウエハの一端から注入して全体に広げていたため、樹脂の流動経路が長かった。ウエハ表面を封止する熱硬化性樹脂は、加熱することにより一旦は溶融するが、一定の時間が経過すると再度固化する性質を持っている。このため、ウエハの一端から他端まで樹脂を流す場合、固化する前にウエハ全体に樹脂を広げるために、樹脂を短時間で全体に行き渡らせなければならず、樹脂の流動速度を上げるなどの工夫を施さなければならなかった。
【0005】
【課題を解決するための手段】
本願の代表的な発明の目的は、半導体ウエハを金型内に装着しウエハの表面を樹脂封止する工程において、樹脂の流動経路を短くすることである。
【0006】
上述の目的を達成するため、本願の代表的な発明では、下型に樹脂を導入するためのポットが設けられており、ウエハの略中央部から周辺部にかけて樹脂が導入される。ここで、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。下型に設けられた樹脂導入部内に固形樹脂を投入する工程と、下型に対向する上型と下型とにより構成されるキャビティ内に表面に複数の半導体素子が形成された半導体ウエハをウエハの表面の中央に樹脂導入部が配置されるように挟みこむ工程と、樹脂導入部内で加熱された樹脂をキャビティ内に導入しウエハの表面を樹脂で覆う工程と、樹脂にて封止されたウエハを個片に分割する工程とを含み、ウエハの表面を樹脂で覆う工程により樹脂導入部に対応する突起が樹脂により形成され突起を除去した後に個片に分割することを特徴とする半導体装置の製造方法。さらに、表面に複数の半導体素子が形成された半導体ウエハを配置するためのキャビティを構成する上型と下型とを含む樹脂封止装置において、下型は半導体ウエハの中央に対応する部分に設けられた固形の樹脂を投入し加熱して流動化させるためのポットを含み、下型に設けられたエジェクタピンとエジェクタピンとポットとが固定されるエジェクタプレートとを有することを特徴とする樹脂封止装置。
【0007】
このため、樹脂の流動経路が短くなり、樹脂の流動速度を上げなくても短時間でウエハ全体に樹脂を行き渡らせることができる。
【0008】
【発明の実施の形態】
本欄では発明の理解を容易にするため、代表的な要素のみが説明される。この説明に供する図面は説明の都合に応じて適宜縮尺あるいは拡大されている。
【0009】
図1〜図4には本発明の実施の形態に係る半導体ウエハの樹脂封止工程が示されている。各図において、同一の構成には同一の符号を付し、その詳細な説明が省略される場合がある。
【0010】
図1(a)において、樹脂封止装置100は、下型200と上型300とにより構成される。下型200は、チェイス201、キャビティブロック202、エジェクタプレート203、ポット204、エジェクタピン205、プランジャ206を含んでいる。下型200および上型300は、鉛直線上にそれぞれ配置されており、下型200は上型300に対して鉛直下側に配置される。
【0011】
キャビティブロック202には、凹部208が設けられており、下型200と上型300とで挟まれた凹部208に対応する空間がキャビティとなる。
【0012】
ポット204、エジェクタピン205は、キャビティブロック202に設けられた凹部208の底部に設けられ、キャビティブロック202とチェイス201とをそれぞれ貫通している。
【0013】
キャビティブロック202は、チェイス201に固定されている。また、ポット204とエジェクタピン205はそれぞれエジェクタプレート203に固定されている。ポット204およびエジェクタピン205は、チェイス201およびキャビティブロック202に対して可動である。すなわち、ポット204およびエジェクタピン205は、エジェクタプレート203に連動してキャビティブロック202に対して鉛直方向に上下動を行うとともに、キャビティブロック202から突出可能になっている。
【0014】
プランジャ206は、樹脂封止が開始される前は凹部208の底部よりも下がった位置にあり、ポット204内のプランジャ206上部には空間が形成されている。
【0015】
樹脂封止するにあたっては、まず、ポット204内に固形の樹脂タブレット110を投入する。樹脂タブレット110は、ポット204の径よりも小さいものを用いる。本実施の形態では、ポット204をキャビティに対して鉛直方向の下側に設けている。このため、ポット204の径よりも小さい樹脂タブレット110を用いると、樹脂タブレット110をポット204内に落とし込むだけで樹脂タブレット110を適切な位置にセットすることができる。
【0016】
例えば、ポットがキャビティに対して鉛直方向の上側に設けられている場合、ポットと同じ径の樹脂タブレットをポット内に押し込むことによりポット内に固定する必要がある。あるいは、半導体ウエハを金型内に配置した後に、半導体ウエハ上に樹脂タブレットを配置することも可能である。しかしながら、ポットと同じ径の樹脂タブレットをポット内に押し込む場合は、樹脂タブレットの径が少しでも設計値よりも大きい場合は押し込むことが困難となる。また、半導体ウエハ上に樹脂タブレットを配置する場合は、型締めする際にポットとの位置がずれると、樹脂タブレットにより半導体ウエハを破損してしまう可能性が有る。
【0017】
したがって、ポットは、キャビティに対して鉛直方向の下側に配置することが望ましく、また、樹脂タブレットは、ポットの径よりも小さい径のものを用いることが望ましい。すなわち、樹脂タブレットは、重力を利用して、ポット内に落とし込む形態が望ましい。
【0018】
次に、図1(b)に示すように、キャビティブロック202の凹部208内に半導体ウエハ210を配置する。このウエハ210は表面に複数の集積回路が形成されている。
【0019】
半導体ウエハ210の表面には、図6に示すように、導電ポスト211が形成されている。この導電ポスト211は、半導体ウエハ210に形成されている集積回路と電気的に接続されている。具体的には、集積回路と信号のやり取りを行う電極パッド212と、例えば銅などの導電パターン213により接続される。
【0020】
キャビティブロック202には、集積回路が形成された面を下向きに半導体ウエハ210は配置される。すなわち、下型200内のポット204と集積回路が形成された面とが向かい合う格好となる。
【0021】
次に、図2(a)に示すように、下型200が上昇し、半導体ウエハ210が上型300と下型200とで型締めされる。上型300は固定されており、移動しない。型締めされることにより半導体ウエハ201の裏面、すなわち、集積回路が形成された面と反対側の面は実質的に全面が上型300と密着する。半導体ウエハ210の表面、すなわち、集積回路が形成された面は、周囲が下型200と密着する。具体的には、半導体ウエハ210の表面の周囲が下型200の内キャビティブロック202と密着する。
【0022】
この状態で、樹脂タブレット110を溶融させる。樹脂タブレット110は、熱硬化性の樹脂が用いられる。金型100は、樹脂タブレット110を可塑化させる温度、すなわち、樹脂タブレット110が溶融する温度に加熱される。樹脂タブレット110が溶融する温度は例えば170℃程度である。
【0023】
次に、図2(b)に示すように、プランジャ206が上昇し、溶融した樹脂111が半導体ウエハ210の表面に充填される。樹脂111が半導体ウエハ210の表面に充填された後、プランジャ206により樹脂111は所定の圧力に保持される。樹脂111は溶融後、所定の時間が経過すると硬化する。硬化するまでの間、樹脂111はプランジャ206により所定の圧力が加え続けられる。
【0024】
熱硬化性樹脂は熱を与え続けることにより粘度が低下して流動化し、所定時間加熱し続けると再度粘度が高まり硬化する性質を有している。この流動化してから硬化するまでの時間は、樹脂の種類により異なるが、一般的には数秒程度である。したがって、この樹脂の粘度が低下している数秒の間に半導体ウエハ210の表面全面に樹脂を行き渡らせなければならない。
【0025】
本実施形態では、半導体ウエハ210の中央部分から周辺部分にかけて樹脂を注入しているため、樹脂の流れる距離が半導体ウエハ210の半径の長さ程度である。半導体ウエハの端から樹脂を注入する場合は、樹脂の流れる距離は最大で半導体ウエハの直径の長さとなる。したがって、同じ時間で樹脂を充填する場合、中央から注入する場合の樹脂の流れる速度は、端から注入する場合の樹脂の流れる速度の1/2で済む。さらに、中央から注入する場合は、中央から周辺にかけて樹脂が広がるため、樹脂を均等に行き渡らせることができる。
【0026】
本実施形態に用いられる半導体ウエハ210は、表面に導電ポスト211が形成されている。このため、樹脂の流れる速度が速くなると、導電ポスト211の近傍において樹脂が空気を巻き込み、樹脂の成形後に樹脂内に気泡ができる不良が起こることがある。本実施形態においては、中央から樹脂を注入することにより、このような気泡の発生を抑制することができる。
【0027】
樹脂を中央から注入する場合、樹脂が半導体ウエハ210内に完全に充填された後に、樹脂の表面には突起部分112が形成される。樹脂の表面は後の工程で研磨されるため、プランジャ206に対応する部分の樹脂の面と、それ以外のキャビティブロック202に対応する部分の樹脂の面とは同一面に形成することが望ましい。
【0028】
しかしながら、樹脂タブレットの大きさのばらつきや、半導体ウエハ210の厚さのばらつき等により、完全に同一面にすることは困難である。もしも樹脂量が足りなくて、プランジャ206が半導体ウエハ210にあたってしまった場合、半導体ウエハ210が割れてしまうことがある。
【0029】
このような不良を回避するために、余裕を見て大きめの樹脂タブレットを用いる必要がある。その結果、樹脂111には突起部分112が形成されてしまうのである。
【0030】
次に、図3(a)に示すように、下型200が下降する。このとき、半導体ウエハ210は上型300から離れて、下型200とともに下降する。
【0031】
下型200が一定距離下降すると、エジェクタプレート203がエジェクトロット220に突き当たる。
【0032】
エジェクトロット220に突き当たった後、さらに下型200を下降させる。チェイス201とキャビティブロック202はさらに下降するが、エジェクタプレート203はエジェクトロット220に突き当たっているためそれ以上下降できない。エジェクタピン205とポット204は、エジェクタプレート203に固定されているため、エジェクタピン205の先端とポット204の先端はキャビティブロック202から突き出す。すなわち、エジェクタピン205とポット204とは、相対的にキャビティブロック202に対して上昇する。これにより、樹脂封止された半導体ウエハ210は下型200から引き離される。このとき、プランジャ206は、ポット204とともに、キャビティブロック201に対して相対的に上昇する。
【0033】
ポット204とエジェクタピン205は、ともに共通のエジェクタプレート203に固定されているため、ポット204とエジェクタピン205とは同じ動きをする。このため、半導体ウエハ210はバランスよく突き上げられる。
【0034】
次に、図4に示すように、下型200が上昇する。チェイス201とエジェクタプレート203との間には図示しない例えばバネが挟まれており、このバネは、下型200を上昇させた時にチェイス201とエジェクタプレート203との間を所定の間隔に広げる作用をする。これにより、エジェクタピン205とポット204とは、キャビティブロック202に対して相対的に下降し、元の位置に戻る。このとき、プランジャ206は動かさない。これにより、半導体ウエハ210の表面に形成された樹脂における突起部分112はプランジャ206によりポット204から押し出される。この状態で、樹脂封止された半導体ウエハ210を金型100から取り出すことができる。
【0035】
図5には、樹脂封止の終了した半導体ウエハ210が示される。図5(a)には上面図、図5(b)には断面図が示される。
【0036】
半導体ウエハ210の表面には硬化した樹脂111が形成されており、中央部には突起部分112が形成されている。樹脂の表面を研磨する前に、突起部分112を除去する。除去の方法としては、円形の回転刃113により切断することができる。
【0037】
そして、突起部分を切断した後、図7(b)に示されるように、樹脂111の表面を研磨刃221により研磨して半導体ウエハ210の表面に形成されている導電ポストの先端を露出させる。
【0038】
突起部分112を除去する方法としては、研磨装置を用いて研磨することも可能である。その場合は、導電ポストの先端を露出させるための研磨よりも速い速度で研磨することが望ましい。
【0039】
図7(c)に示すように、必要により露出した導電ポストの先端にボール電極222を形成した後、円形のダイシングブレード223を用いて個々のチップ225に分割する。分割された個々のチップ225は、表面が樹脂で覆われた一般にチップ・サイズ・パッケージと呼ばれるものである。
【0040】
このように、本願発明では、半導体ウエハ210の中央部分から周辺部分にかけて樹脂を導入して半導体ウエハ210の表面を封止しているため、樹脂が流れる経路が短くて済み、したがって、樹脂の流れる速度を遅くすることができる。このため、樹脂内の気泡の発生を抑制することができる。
【0041】
また、樹脂タブレットを下型内に設けられたポットに投入する形態としているため、樹脂タブレットのセッティングが容易である。
【0042】
本発明は例証的な実施態様を用いて説明されたが、この説明は限定的な意味に受け取られてはならない。この例証的な実施態様の様々な変更、並びに本発明のその他の実施態様は当業者にはこの説明を参考にすることによって明らかになるであろうと考えられる。従って、特許請求の範囲はそれら全ての変更または実施態様を本発明の真の範囲に含むものであろうと考えられる。
【0043】
【発明の効果】
本発明の代表的な発明では、半導体ウエハの中央部分から周辺部分にかけて樹脂を注入するため、樹脂の導入速度を遅くできる。
【0044】
また、樹脂タブレットを投入するポットを下型に設けているため、樹脂タブレットのセッティングが容易になる。
【図面の簡単な説明】
【図1】樹脂封止工程を示す樹脂封止装置の断面図である。
【図2】図1につづく樹脂封止工程を示す樹脂封止装置の断面図である。
【図3】図2につづく樹脂封止工程を示す樹脂封止装置の断面図である。
【図4】図3につづく樹脂封止工程を示す樹脂封止装置の断面図である。
【図5】樹脂封止後の半導体ウエハを示す平面図および断面図である。
【図6】導電ポストの形成された半導体ウエハの断面図である。
【図7】樹脂封止後の半導体ウエハを個片に分割する工程を示す図である。
【符号の説明】
100 金型
110 樹脂タブレット
200 下型
201 チェイス
202 キャビティブロック
203 エジェクタプレート
204 ポット
205 エジェクタピン
206 プランジャ
210 半導体ウエハ
300 上型

Claims (6)

  1. 下型に設けられた樹脂導入部内に固形樹脂を投入する工程と、
    前記下型に対向する上型と該下型とにより構成されるキャビティ内に、表面に複数の半導体素子が形成された半導体ウエハを、前記ウエハの前記表面の中央に前記樹脂導入部が配置されるように挟みこむ工程と、
    前記樹脂導入部内で加熱された前記樹脂を前記キャビティ内に導入し、前記ウエハの前記表面を前記樹脂で覆う工程と、
    前記樹脂にて封止された前記ウエハを個片に分割する工程とを含み、
    前記ウエハの前記表面を前記樹脂で覆う工程により、前記樹脂導入部に対応する突起が前記樹脂により形成され、前記突起を除去した後に個片に分割することを特徴とする半導体装置の製造方法。
  2. 下型に設けられた樹脂導入部内に固形樹脂を投入する工程と、
    前記下型に対向する上型と該下型とにより構成されるキャビティ内に、表面に複数の半導体素子が形成された半導体ウエハを、前記ウエハの前記表面の中央に前記樹脂導入部が配置されるように挟みこむ工程と、
    前記樹脂導入部内で加熱された前記樹脂を前記キャビティ内に導入し、前記ウエハの前記表面を前記樹脂で覆う工程と、
    前記樹脂にて封止された前記ウエハを個片に分割する工程とを含み、
    前記樹脂導入部は前記下型に対して移動可能に設けられたポットを含み、前記ウエハの前記表面を前記樹脂で覆った後、前記ウエハを前記上型から引き離し、その後、前記下型に設けられたエジェクタピンと前記ポットとを共に前記下型から突き上げることにより前記下型から前記樹脂により封止された前記ウエハを引き離すことを特徴とする半導体装置の製造方法。
  3. 請求項記載の半導体装置の製造方法において、前記上型を固定して前記下型を下方に移動させることにより前記ウエハを前記上型から引き離し、その後、前記エジェクタピンと前記ポットとを固定して前記下型をさらに下方へ移動させることにより前記下型から前記樹脂により封止された前記ウエハを引き離すことを特徴とする半導体装置の製造方法。
  4. 請求項記載の半導体装置の製造方法において、前記突起を研磨した後に前記封止樹脂の表面全体を前記凸部の研磨速度よりも遅い速度で研磨する工程を含むことを特徴とする半導体装置の製造方法。
  5. 凹部を備えた下型の、前記凹部の底部に設けられたポット内に樹脂タブレットを投入する工程と、
    表面に複数の集積回路素子が形成されたウエハの該表面の中央を前記下型の前記凹部に対向させて配置し、前記ウエハの裏面を上型により押さえつけ、前記上型と下型とにより前記ウエハを型締めする工程と、
    前記ポット内に投入された樹脂タブレットを加熱し、前記樹脂タブレットを流動化させて前記凹部と前記ウエハの表面とで形成されるキャビティ内に充填する工程と、
    前記樹脂を前記キャビティ内に充填した後に、前記樹脂が硬化するまで前記樹脂に所定圧力を与える工程とを含み、
    前記樹脂が硬化した後、前記下型の前記ウエハの表面に対向する領域に設けられたエジェクタピンと前記ポットとを上昇させ、前記樹脂を前記下型から引き離す工程を含むことを特徴とする半導体装置の製造方法。
  6. 表面に複数の半導体素子が形成された半導体ウエハを配置するためのキャビティを構成する上型と下型とを含む樹脂封止装置において、
    前記下型は、前記半導体ウエハの中央に対応する部分に設けられた、固形の樹脂を投入し、加熱して流動化させるためのポットを含み、
    前記下型に設けられた、エジェクタピンと、前記エジェクタピンと前記ポットとが固定されるエジェクタプレートとを有することを特徴とする樹脂封止装置。
JP2001227945A 2001-07-27 2001-07-27 半導体装置の製造方法および樹脂封止装置 Expired - Fee Related JP3711333B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001227945A JP3711333B2 (ja) 2001-07-27 2001-07-27 半導体装置の製造方法および樹脂封止装置
US10/202,024 US7109057B2 (en) 2001-07-27 2002-07-25 Sealing apparatus for semiconductor wafer and method of manufacturing semiconductor device by using sealing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001227945A JP3711333B2 (ja) 2001-07-27 2001-07-27 半導体装置の製造方法および樹脂封止装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003386295A Division JP3825028B2 (ja) 2003-11-17 2003-11-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003045906A JP2003045906A (ja) 2003-02-14
JP3711333B2 true JP3711333B2 (ja) 2005-11-02

Family

ID=19060529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001227945A Expired - Fee Related JP3711333B2 (ja) 2001-07-27 2001-07-27 半導体装置の製造方法および樹脂封止装置

Country Status (2)

Country Link
US (1) US7109057B2 (ja)
JP (1) JP3711333B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040194803A1 (en) * 2003-04-04 2004-10-07 Asm Technology Singapore Pte Ltd Cleaning of an electronic device
JP2007095804A (ja) * 2005-09-27 2007-04-12 Towa Corp 電子部品の樹脂封止成形方法及び装置
JP4855026B2 (ja) * 2005-09-27 2012-01-18 Towa株式会社 電子部品の樹脂封止成形方法及び装置
JP4084844B2 (ja) * 2005-09-27 2008-04-30 Towa株式会社 電子部品の樹脂封止成形方法及び装置
US9847230B2 (en) * 2015-06-09 2017-12-19 The Charles Stark Draper Laboratory, Inc. Method and apparatus for using universal cavity wafer in wafer level packaging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920005448B1 (ko) * 1988-03-14 1992-07-04 가부시끼가이샤 히다찌세이사꾸쇼 반도체 소자의 수지봉지장치 및 그것을 사용한 반도체 소자의 수지봉지방법
JP2748592B2 (ja) * 1989-09-18 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法および半導体封止用成形金型
JPH04177845A (ja) * 1990-11-13 1992-06-25 Matsushita Electric Ind Co Ltd 半導体樹脂封止金型
JP3059560B2 (ja) * 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
JPH0722451A (ja) * 1993-07-07 1995-01-24 Hitachi Ltd 半導体製造装置
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
TW421833B (en) * 1998-07-10 2001-02-11 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
JP3207837B2 (ja) * 1998-07-10 2001-09-10 アピックヤマダ株式会社 半導体装置の製造方法および樹脂封止装置
JP2001047459A (ja) 1999-08-10 2001-02-20 Sony Corp 樹脂封止装置
JP3581814B2 (ja) * 2000-01-19 2004-10-27 Towa株式会社 樹脂封止方法及び樹脂封止装置
SE521607C2 (sv) * 2000-04-07 2003-11-18 Abb Ab En linjär elektrisk maskin
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム

Also Published As

Publication number Publication date
US7109057B2 (en) 2006-09-19
US20030022418A1 (en) 2003-01-30
JP2003045906A (ja) 2003-02-14

Similar Documents

Publication Publication Date Title
JP4227808B2 (ja) メモリカード及びその製造方法
JP2003174124A (ja) 半導体装置の外部電極形成方法
US6560122B2 (en) Chip package with molded underfill
JP3194917B2 (ja) 樹脂封止方法
US6511620B1 (en) Method of producing semiconductor devices having easy separability from a metal mold after molding
TWI264782B (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
JP5308108B2 (ja) 回路装置の製造方法
JP3711333B2 (ja) 半導体装置の製造方法および樹脂封止装置
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
JP3825028B2 (ja) 半導体装置の製造方法
JP5313047B2 (ja) 電子部品の樹脂封止用の成形型及び樹脂封止方法
JP3844195B2 (ja) ウェハーの樹脂封止装置
JP2001185660A (ja) 封止用樹脂、樹脂封止型半導体装置及びその製造方法
JP2011040625A (ja) 半導体装置の製造方法
JP3677762B2 (ja) 半導体装置とその製造用金型、および製造方法
JPH07273246A (ja) 半導体装置及びその製造方法
JPH05267531A (ja) 樹脂封止型半導体装置とその製造方法
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
JP6554699B2 (ja) 中空パッケージの製造方法及び中空パッケージ
US20040169276A1 (en) Method of packaging a semiconductor chip
JP2003115506A (ja) 樹脂封止方法及び樹脂封止装置
JP2005019926A (ja) 樹脂封止装置及び半導体装置の製造方法
JPH05235073A (ja) 半導体装置の樹脂封止方法
JPH06244229A (ja) 半導体装置およびそのパッケージ成形方法並びにそれに使用される成形装置
JP2001310348A (ja) リリースフィルム使用樹脂成形用モールド金型装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050815

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130819

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees