KR20080033073A - 발광 소자의 배선 형성 방법, 발광 소자 실장 기판,디스플레이, 백라이트, 조명 장치 및 전자기기 - Google Patents

발광 소자의 배선 형성 방법, 발광 소자 실장 기판,디스플레이, 백라이트, 조명 장치 및 전자기기 Download PDF

Info

Publication number
KR20080033073A
KR20080033073A KR1020070101023A KR20070101023A KR20080033073A KR 20080033073 A KR20080033073 A KR 20080033073A KR 1020070101023 A KR1020070101023 A KR 1020070101023A KR 20070101023 A KR20070101023 A KR 20070101023A KR 20080033073 A KR20080033073 A KR 20080033073A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
wiring
emitting surface
emitting diode
Prior art date
Application number
KR1020070101023A
Other languages
English (en)
Other versions
KR101373276B1 (ko
Inventor
마사토 도이
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20080033073A publication Critical patent/KR20080033073A/ko
Application granted granted Critical
Publication of KR101373276B1 publication Critical patent/KR101373276B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J33/00—Discharge tubes with provision for emergence of electrons or ions from the vessel; Lenard tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

발광 소자를 기판 상에 실장(實裝; mounting)할 때에 발광 소자의 위치 어긋남이 생기거나, 배선을 형성할 때에 배선의 위치 어긋남(position shift)이 생기거나 해도, 발광면 상의 전극과 배선을 확실하게 접속할 수 있고, 또 발광 소자의 위치 어긋남이나 배선의 위치 어긋남에 기인하는 발광 소자의 휘도의 변동을 방지할 수 있는 발광 소자의 배선 형성 방법을 제공하는 것을 과제로 하며, 이를 해결하기 위해서, n형 반도체층(11), 발광층(12) 및 p형 반도체층(13)에 의해 발광 다이 오드 구조가 형성된 발광 다이오드(10)에 있어서, n형 반도체층(11)의 발광면이 되는 저면(底面)에 n측 전극(15)을 발광면 보다도 폭이 좁은 거의 직선모양(直線狀; linear)의 형상으로 형성하고, p형 반도체층(13) 상에는 p측 전극(14)을 형성한다. 이 p측 전극(14)을 아래로 해서 발광 다이오드(10)를 기판(21) 상에 실장한다. n측 전극(15)에 접속하는 배선(24)을 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 n측 전극(15)과 교차시켜 접속한다.
반도체층, 발광층, 전극, 접속용 도전재, 절연성 수지, 기판, 배선, 끝면(端面; end surface), 투명 수지, 사면(斜面), 반사막, 사파이어 기판.

Description

발광 소자의 배선 형성 방법, 발광 소자 실장 기판, 디스플레이, 백라이트, 조명 장치 및 전자기기{METHOD OF FORMING WIRING OF LIGHT EMITTING DEVICE, SUBSTRATE FOR MOUNTING LIGHT EMITTING DEVICE, DISPLAY, BACK LIGHT, ILLUMINATING APPARATUS AND ELECTRONIC APPLIANCE.}
본 발명은, 그 전체 내용이 본원 명세서에 참고용으로 병합되어 있는, 2006년 10월 12일자로 일본 특허청에 출원된 일본특허출원 제2006-279074호에 관련된 주제를 포함한다.
본 발명은, 발광 소자의 배선 형성 방법, 발광 소자 실장(實裝; mounting) 기판, 디스플레이, 백라이트 및 전자 기기에 관한 것으로서, 특히, 미소한 발광 소자, 예를 들면 발광 다이오드를 기판 상에 실장한 후에 배선을 형성하는 발광 소자 실장 기판과 이 발광 소자 실장 기판을 이용하는 디스플레이, 백라이트 및 전자기기에 매우 적합(好適)한 것이다.
　종래에, 발광 소자, 예를 들면 발광 다이오드로서, 한쪽면(片面)에 p측 전 극 및 n측 전극을 형성하는 것과, 발광면(광 취출면(光取出面; light take-out surface)) 및 그의 반대측 면(이면)에 p측 전극 및 n측 전극의 한쪽 및 다른쪽을 나누어 형성하는 것이 있다. 전자(前者)의 발광 다이오드의 1예를 도 14의 (a) 및 (b)에, 후자(後者)의 발광 다이오드의 1예를 도 15의 (a) 및 (b)에 도시한다. 여기서, 도 14의 (a) 및 (b)는 각각 평면도 및 단면도이다. 또, 도 15의 (a) 및 (b)는 각각 단면도(斷面圖) 및 저면도(底面圖)이다.
도 14의 (a) 및 (b)에 도시하는 발광 다이오드에는, n형 반도체층(101), 발광층(활성층)(102) 및 p형 반도체층(103)에 의해 발광 다이오드 구조가 형성되고, p형 반도체층(103) 상에 p측 전극(104)이 형성되고, n형 반도체층(101) 상에 n측 전극(105)이 형성되어 있다. p측 전극(104) 및 n측 전극(105) 상에는 각각 접속용 도전재(106, 107)가 형성되어 있다. 이 경우, n형 반도체층(101)의 이면이 발광면으로 된다. 이 발광 다이오드중 발광면 및 접속용 도전재(106, 107)를 제외한 면을 덮도록 보호용 절연성 수지(108)가 형성되어 있다.
도 15의 (a) 및 (b)에 도시하는 발광 다이오드에서는, n형 반도체층(101), 발광층(102) 및 p형 반도체층(103)에 의해 발광 다이오드 구조가 형성되고, p형 반도체층(103) 상에 p측 전극(104)이 형성되고, 발광면인 n형 반도체층(101) 이면의 한쪽측(片側)에 선형의 n측 전극(105)이 형성되어 있다. p측 전극(104) 상에는 접속용 도전재(106)가 형성되어 있다. 이 발광 다이오드중 발광면 및 접속용 도전재(106)를 제외한 면을 덮도록 보호용 절연성 수지(108)가 형성되어 있다.
도 14의 (a) 및 (b)에 도시하는 발광 다이오드를 기판 상에 실장해서 배선을 형성한 상태를 도 16의 (a) 및 (b)에 도시한다. 여기서, 도 16의 (a) 및 (b)는 각각 평면도 및 단면도이다. 도 16의 (a) 및 (b)에 도시하는 바와 같이, 이 예에서는, n형 반도체층(101) 측을 아래로 해서 발광 다이오드를 투명한 기판(201) 상에 실장하고, 또 이 발광 다이오드 주위에 접속용 도전재(106, 107)가 노출되도록 절연성 수지(202)를 매립한(파묻은) 후, 이 절연성 수지(202) 상에 접속용 도전재(106)와 접속하는 배선(203) 및 접속용 도전재(107)와 접속하는 배선(204)을 형성한다. 이 경우, 이들 배선(203, 204)은 서로 반대방향(opposite sides)으로 인출(引出; lead; 도출)된다.
도 15의 (a) 및 (b)에 도시하는 발광 다이오드를 기판 상에 실장해서 배선을 형성한 상태를 도 17의 (a) 및 (b)에 도시한다. 여기서, 도 17의 (a) 및 (b)는 각각 평면도 및 단면도이다. 도 17의 (a) 및 (b)에 도시하는 바와 같이, 이 예에서는, 발광 다이오드를, 접속용 도전재(106) 측을 아래로 해서, 기판(201) 상에 미리 형성된 배선(203) 상에 실장하고, 또 이 발광 다이오드 주위에 발광면이 노출되도록 절연성 수지(202)를 매립한 후, 이 절연성 수지(202) 상에 n측 전극(105)과 접속하는 배선(204)을 배선(203)과는 반대측으로 인출된 형태로 형성한다.
또한, 발광면의 중앙에 옴 컨택트층(ohmic contact layer)을 배치하고 그 양측의 발광면을 발광시키는(빛나게 하는) 중심 전극형의 발광 다이오드부를 가지는 발광 다이오드 어레이에 있어서, 이 옴 컨택트층을, 발광면의 중앙을 지나는 기간부(基幹部; base part)와, 이 기간부로부터 본딩 전극을 인출하는 방향과 교차하는 방향으로 연장(延在; extend)하는 가지부(枝部; branch part)로 구성하고, 이 옴 컨택트층 상에 그 기간부 및 가지부의 형상에 따라서 옴 전극(ohmic electrode)을 마련하는 기술이 제안되어 있다(특허 문헌 1(일본 특허공개(特開; JP-A) 제2004-14676호 공보) 참조). 그렇지만, 이 기술은, 발광면 상의 전극을 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 이 전극에 접속되는 배선을 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 이 전극과 교차시키도록 한 본 발명에 따른 발광 소자와는 기술적 사상이 크게 다른 것이다.
실장 후의 배선 형성의 용이함의 관점에서는, 한쪽면에 p측 전극(104) 및 n측 전극(105)을 형성하는 도 14의 (a) 및 (b)에 도시하는 발광 다이오드에 비해, 발광면 및 그의 반대측 면에 n측 전극(105) 및 p측 전극(104)을 나누어 형성하는 도 15의 (a) 및 (b)에 도시하는 발광 다이오드 쪽이 바람직하다. 이 도 15의 (a) 및 (b)에 도시하는 발광 다이오드에서는, 발광면 상에 형성하는 n측 전극(105)은, 이 n측 전극(105)에 의한 발광면의 차광을 억제하기 위해서, 가능한 한 작게 하는 것이 바람직하다. 또, 발광 다이오드를 실장한 후에 발광면 상의 n측 전극(105)에 접속되는 배선(204)을 형성하는 경우, 이 배선(204)도 가능한 한 발광면을 차광하지 않도록 형성할 필요가 있다. 또, 기판(201) 상에 발광 다이오드를 실장할 때에 위치 어긋남이 생기거나, 배선(204)을 형성할 때에 위치 어긋남이 생긴 경우에 발광면의 차광 영역이 크게 변화함으로써 휘도가 변동하는 것을 방지할 필요가 있다. 그렇지만, 이들 요구를 모두 만족시키는 것은 실제로는 곤란하다.
그래서, 이들 요구를 만족시키는 배선 형성 방법으로서 본 발명자들에 의해 도 18의 (a) 및 (b)에 도시하는 바와 같은 방법이 제안되어 있다. 여기서, 도 18의 (a) 및 (b)는 각각 평면도 및 단면도이다. 도 18의 (a) 및 (b)에 도시하는 바와 같이, 이 방법에서는, 발광면인 n형 반도체층(101)의 이면에 형성된 n측 전극(105)과 절연성 수지(202) 상에 형성된 배선(204)에 접속하도록 ITO(인듐 주석 산화물)로 이루어진 투명 전극(205)을 발광면 전체를 덮도록 형성한다.
그렇지만, 이 도 18의 (a) 및 (b)에 도시하는 배선 형성 방법에서는, 실제로는, 발광면 상의 n측 전극(105)과 절연성 수지(202)에 형성된 배선(204)을, 투명 전극(205)의 단선(斷線; breaks)을 일으키지 않고 접속하는 것은 용이하지 않고, 또 투명 전극(205)의 형성에 이용하는 재료가 비교적 고가(高價)여서, 실장 기판의 제조비용이 증가하는 문제를 야기한다.
그래서, 본 발명이 해결하고자 하는 과제는, 발광 소자를 기판 상에 실장할 때에 발광 소자의 위치 어긋남이 생기거나, 배선을 형성할 때에 배선의 위치 어긋남이 생기거나 해도, 발광면 상의 전극과 배선을 확실하게 접속할 수 있고, 또 발광 소자의 위치 어긋남이나 배선의 위치 어긋남에 의해서 발생되는 발광 소자의 휘도에 관한 변동을 방지할 수 있는 발광 소자의 배선 형성 방법 및 이것을 이용한 발광 소자 실장 기판을 제공하는 것이다.
본 발명이 해결하려고 하는 다른 과제는, 상기와 같이 우수한 발광 소자 실장 기판을 이용한 디스플레이, 백라이트, 조명 장치 및 전자 기기를 제공하는 것이 다.
본 발명의 일실시예에 따른 발광 소자의 배선을 형성하는 방법은 발광면 상에 전극을 가지는 발광 소자의 배선 형성 방법으로서, 상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시키도록 한 것이다.
발광면 상의 전극의 세로 방향(長手方向; longitudinal direction)의 폭은, 발광 소자의 위치 어긋남이나 배선의 위치 어긋남이 생겨도, 이 전극과 배선을 확실하게 접속하는 관점에서, 매우 적합하게는(바람직하게는), 이 전극의 세로 방향의 발광면의 폭을 넘지(초과하지) 않는 범위에서 가능한 한 길게 선택되지만, 이것에 한정되는 것은 아니다. 이 전극은, 전형적(典型的; typical)으로는, 가늘고 긴(細長; elongated) 장방형(長方形; rectangular; 직사각형)의 형상으로 선택되지만, 이것에 한정되는 것은 아니며, 상기 형상이 가늘고 긴 형상이 되는 한, 다른 임의의 형상이더라도 좋다. 이 전극의 세로 방향과 직교(直交; orthogonal)하는 방향의 폭은, 매우 적합하게는, 발광면의 차광을 최소한으로 억제하면서 충분한 접촉 면적을 확보해서 접촉 저항의 저감을 도모할 수 있도록 선택된다. 이 전극은, 전형적으로는, 발광면의 중심 부근에 형성하지만, 이것에 한정되는 것은 아니다. 이 전극과 접속되는 배선은, 이 전극과 배선을 확실하게 접속하는 관점에서, 매우 적합하게는, 발광면을 완전하게 종단(縱斷; longitudinally cross)하도록 형성하지만, 이것에 한정되는 것은 아니다. 또, 이 배선은, 매우 적합하게는, 이 전극과 거의 직교하도록 형성하지만, 이것에 한정되는 것은 아니며, 이 전극과 비스듬히(obliquely) 교차하도록 해도 좋다. 이들 전극 및 배선은, 전형적으로는 금속 또는 합금에 의해 형성되지만, 경우에 따라서는 그의 일부 또는 전부를 ITO 등의 투명 도전 재료에 의해 형성해도 좋다. 발광면의 형상은 필요에 따라서 선택되지만, 예를 들면 발광면의 외주(外周)가 상기 배선과 거의 평행한 부분을 가지거나, 또는 상기 배선과 거의 직교하는 부분을 가진다. 발광면의 형상은, 예를 들면 다각형(多角形; polygon), 구체적으로는 삼각형, 정방형(正方形; square(정방형), 장방형, 오각형, 육각형, 팔각형 등, 이들 다각형의 모서리부(角部; coner)를 절제(切除; cut)한 형상, 이들 다각형을 규칙적으로 또는 불규칙하게 변형시킨 형상, 원형, 타원(ellipse) 혹은 이들을 규칙적 혹은 불규칙하게 변형시킨 형상 등이다.
발광면 혹은 발광 소자의 최대 치수(寸法; dimensions)는, 필요에 따라서 결정될 수 있지만, 일반적으로는 예를 들면 1㎜ 이하 혹은 예를 들면 300㎛ 이하 혹은 예를 들면 100㎛ 이하, 매우 적합하게는 50㎛ 이하, 전형적으로는 30㎛ 이하, 보다 전형적으로는 25㎛ 이하이다. 발광 소자는, 전형적으로는 발광 다이오드이지만, 이것에 한정되는 것은 아니다.
발광면으로부터의 광 취출(taking out) 효율 향상의 관점에서, 매우 적합하게는, 발광 소자는, 발광 다이오드 구조를 형성하는 반도체층이 그의 주면(主面; main plane)에 대해서 각도 θ1 경사져 있는 끝면(端面; end surface)을 가지는 발 광 다이오드로서, 그 끝면의 외부에, 그 끝면과 대향하고, 또한 상기 주면에 대해서 각도 θ1보다도 작은 각도 θ2 경사져 있는 부분을 적어도 일부에 포함하는 반사체(反射體; reflector)를 가지는 것이다. 이 발광 다이오드 구조를 형성하는 반도체층은, 제1 도전형의 제1 반도체층, 발광층 및 제2 도전형의 제2 반도체층을 포함한다. 이 반도체층의 평면 형상은, 전형적으로는 원형이지만, 필요에 따라서 다른 형상, 예를 들면 타원형 등과 같이, 원의 전부 또는 일부를 규칙적으로 또는 불규칙하게 변형시킨 형상으로 해도 좋고, 또 다각형 혹은 이 다각형의 전부 또는 일부를 규칙적으로 또는 불규칙하게 변형시킨 형상으로 해도 좋다. 이 반도체층의 단면(斷面; sectional) 형상은, 전형적으로는 사다리꼴(台形; trapezoid), 장방형 또는 역사다리꼴(逆台形; trapezoid)이지만, 이것을 변형시킨 형상으로 해도 좋다. 또, 이 반도체층의 끝면의 경사 각도 θ1은, 전형적으로는 일정하지만, 반드시 그럴 필요는 없으며, 끝면내에서 변화시켜도 좋다. 광 취출 효율의 향상의 관점에서, 매우 적합하게는, 반도체층의 끝면과 반사체 사이에 이 반도체층의 굴절률보다도 작은 굴절률(공기의 굴절률보다도 크다)을 가지는 투명 수지를 형성한다. 이 투명 수지로서는 각종의 것을 이용할 수 있으며, 필요에 따라서 그 재질이 선택된다. 이 투명 수지는, 여러 가지 방법에 의해 형성할 수가 있다. 구체적으로는, 이 투명 수지는, 예를 들면 스핀코팅법(spin coating)에 의해 형성하거나, 적어도 상기 끝면을 덮도록 형성한 수지를 경화(硬化) 수축시키는 것에 의해 형성하거나, 감광성 수지를 이용한 포토리소그래피 기술에 의해 형성하거나, 틀(型; mold)을 이용한 수지 의 프레스 성형에 의해 형성하거나, 열 임프린팅(thermal imprinting)에 의해 형성하거나, 자외선(UV) 임프린팅 성형에 의해 형성하거나, 탄성 변형가능한 이형층(離型層; mold release layer)에 꽉 누른(押付; pressed) 상태에서 수지를 경화시키는 것에 의해 형성하거나 할 수가 있다. 마찬가지로(유사하게), 광 취출 효율의 향상의 관점에서, 매우 적합하게는, 반도체층의 두께를 0.3㎛ 이상 10㎛ 이하로 하고, 또한 반도체층의 최대 지름(徑)에 대한 이 반도체층의 두께의 비를 0.001 이상 2 이하로 한다. 상술한 바와 같이, 반도체층의 최대 지름은, 매우 적합하게는 50㎛ 이하, 전형적으로는 30㎛ 이하, 보다 전형적으로는 25㎛ 이하이다. 또, 매우 적합하게는, 반도체층이 발광면 및 이 발광면과는 반대측 면에 각각 제1 전극 및 제2 전극을 가지는 경우, 반사체를 이 제2 전극과 옴 컨택트시켜서 이 제2 전극의 일부 또는 이 제2 전극의 배선의 일부를 겸용(兼用)시킨다. 또, 매우 적합하게는, 반사체는, 적어도, 30도≤θ1≤90도일 때에는 상기 끝면을 이것과 수직인 방향으로, 90도＜θ1≤150도일 때에는 상기 끝면을 이것과 수직인 방향을 반도체층의 발광면에서 되접어꺾은(折返; returned) 방향으로, 이 반사체가 형성되는 면에 투영한 영역을 포함하도록 형성한다. 또, 매우 적합하게는, 반사체를, 반도체층의 발광면과는 반대측 면상에 연장해서 형성한다. 또, 매우 적합하게는, 상기 투명 수지의 굴절률을 n2, 이 투명 수지 외부의 매질(예를 들면, 공기)의 굴절률을 n3으로 했을 때, 30도≤θ1≤150도이고 또한 30도≤θ1≤90도일 때에 θ2≥(θ1-sin-1(n3/n2))/2이고 또한 θ2≤θ1/2, 90도＜θ1≤150도일 때 θ2≥((θ1-90)-sin-1(n3/n2))/2이고 또한 θ2≤(θ1-90)/2로 한다. 반사체는, 반도체층의 끝면과 대향하는 반사면이 평면인 경우 이외에, 이 반사면이 곡면(曲面) 부분을 가지는 경우도 있다. 또, 매우 적합하게는, 반도체층은 발광면 및 이 발광면과는 반대측 면에 각각 제1 전극 및 제2 전극을 가지고, 이 제1 전극은 가능한 한, 상기 끝면을 반도체층의 발광면과 수직인 방향으로 투영한 영역을 피해서 형성된다.
발광 다이오드 구조를 형성하는 반도체층, 구체적으로는 제1 반도체층, 발광층 및 제2 반도체층의 재료로서는, 기본적으로는 어떠한 반도체를 이용해도 좋고, 무기 반도체, 유기 반도체의 어느것이라도 좋지만, 예를 들면 우르차이트 광형(鑛型; wurtzite)의 결정 구조(結晶構造; crystal structures) 혹은 입방정(立方晶) 구조를 가지는 반도체를 이용할 수가 있다. 우르차이트의 결정 구조를 가지는 반도체로서는, 질화물계 Ⅲ-Ⅴ족 화합물 반도체 이외에, BeMgZnCdS계 화합물 반도체나 BeMgZnCdO계 화합물 반도체 등의 Ⅱ-Ⅵ족 화합물 반도체 등, 또 ZnO 등의 산화물 반도체 등을 들 수가 있다. 질화물계 Ⅲ-Ⅴ족 화합물 반도체는, 가장 일반적으로는, AlxByGa1-x-y-zInzAsuN1-u-vPv(단, 0≤x≤1, 0≤y≤1, 0≤z≤1, 0≤u≤1, 0≤ｖ≤1, 0≤x+y+z＜1, 0≤u+ｖ＜1)로 이루어지고, 보다 구체적으로는, AlxByGa1-x-y-zInzN(단, 0≤x≤1, 0≤y≤1, 0≤z≤1, 0≤x+y+z＜1)으로 이루어지고, 전형적으로는 AlxGa1-x-zInzN(단, 0≤x≤1, 0≤z≤1)으로 이루어진다. 질화물계 Ⅲ-Ⅴ족 화합물 반도체의 구체예를 들면, GaN, InN, AlN, AlGaN, InGaN, AlGaInN 등이다. 입방정 구조를 가지는 반도체로서는, AlGaInP계 반도체나 AlGaAs계 반도체 등을 들 수가 있다. 제1 도전형은 n형이어도 p형이어도 좋으며, 그것에 따라서 제2 도전형은 p형 또는 n형이다.
제1 반도체층, 발광층 및 제2 반도체층의 성장(成長; growing) 방법으로서는, 예를 들면 유기 금속 화학 기상(氣相) 성장(MOCVD), 하이드라이드 기상 에피택셜 성장 혹은 할라이드 기상 에피택셜 성장(HVPE), 분자선 에피택시(MBE) 등의 각종 에피택셜 성장법을 이용할 수 있지만, 이것에 한정되는 것은 아니다. 이 성장에 이용하는 기판은, 이들 제1 반도체층, 발광층 및 제2 반도체층을 양호한 결정성(結晶性)으로 성장시키는 것이 가능하다면, 기본적으로는 어떠한 재료의 것을 이용해도 좋다. 구체적으로는, 예를 들면 제1 반도체층, 발광층 및 제2 반도체층이 질화물계 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 경우에는, 사파이어(Al2O3)(C면, A면, R면 등을 포함하고, 이들 면으로부터 오프(off)한 면의 것도 포함한다), SiC(6H, 4H, 3C를 포함한다), 질화물계 Ⅲ-Ⅴ족 화합물 반도체(GaN, InAlGaN, AlN 등), Si, ZnS, ZnO, LiMgO, GaAs, MgAl2O4 등으로 이루어지는 기판을 이용할 수가 있다. 또, 제1 반도체층, 발광층 및 제2 반도체층이 예를 들면 AlGaInP계 반도체나 AlGaAs계 반도체로 이루어지는 경우에는, 전형적으로는 GaAs 기판을 이용할 수가 있다.
본 발명의 일실시예에 따른 발광 소자 실장 기판은 발광면 상에 전극을 가지 는 발광 소자가 기판 상에 실장된 발광 소자 실장 기판으로서, 상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨 것이다.
여기서, 전형적으로는, 발광 소자는 그의 발광면을 위로 해서 기판 상에 실장된다.
본 발명의 일실시예에 따른 발광 소자 실장 기판에 있어서는, 상기 이외의 것에 대해서는, 그 성질에 반(反)하지 않는 한(이상), 본 발명의 일 실시예에 따른 방법에 관련해서 설명한 것이 성립된다.
본 발명의 일실시예에 따른 디스플레이는 발광면 상에 전극을 가지는 발광 소자가 기판 상에 실장된 발광 소자 실장 기판을 가지는 디스플레이로서, 상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨 것이다.
이 디스플레이는, 전형적으로는, 발광 소자로서 발광 다이오드를 이용한 발광 다이오드 디스플레이이지만, 이것에 한정되는 것은 아니다. 이 발광 다이오드 디스플레이는, 전형적으로는, 적색(赤色) 발광의 발광 다이오드, 녹색(綠色) 발광의 발광 다이오드 및 청색(靑色) 발광의 발광 다이오드를 배선 기판 등의 위에 각각 복수개 배열한 것이며, 이들 적색 발광의 발광 다이오드, 녹색 발광의 발광 다이오드 및 청색 발광의 발광 다이오드 중의 적어도 하나의 발광 다이오드에서, 발 광면 상의 전극을 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 이 전극에 접속되는 배선을 발광면 보다도 폭이 좁은 거의 선형으로 형성해소 이 전극과 교차시킨다.
본 발명의 일실시예에 따른 백라이트는 발광면 상에 전극을 가지는 발광 소자가 기판 상에 실장된 발광 소자 실장 기판을 가지는 백라이트로서, 상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨 것이다.
이 백라이트는, 전형적으로는, 발광 소자로서 발광 다이오드를 이용한 발광 다이오드 백라이트이지만, 이것에 한정되는 것은 아니다. 이 발광 다이오드 백라이트는, 전형적으로는, 적색 발광의 발광 다이오드, 녹색 발광의 발광 다이오드 및 청색 발광의 발광 다이오드를 배선 기판 등의 위에 각각 복수개 배열한 것이며, 이들 적색 발광의 발광 다이오드, 녹색 발광의 발광 다이오드 및 청색 발광의 발광 다이오드 중의 적어도 하나의 발광 다이오드에서, 발광면 상의 전극을 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 이 전극에 접속되는 배선을 발광면 보다도 폭이 좁은 선형으로 형성해서 이 전극과 교차시킨다.
본 발명의 일실시예에 따른 조명 장치는 발광면 상에 전극을 가지는 발광 소자가 기판 상에 실장된 발광 소자 실장 기판을 가지는 조명 장치로서, 상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨 것이다.
이 조명 장치는, 전형적으로는, 발광 소자로서 발광 다이오드를 이용한 발광 다이오드 조명 장치이지만, 이것에 한정되는 것은 아니다. 이 발광 다이오드 조명 장치는, 전형적으로는, 적색 발광의 발광 다이오드, 녹색 발광의 발광 다이오드 및 청색 발광의 발광 다이오드를 배선 기판 등의 위에 각각 복수개 배열한 것이며, 이들 적색 발광의 발광 다이오드, 녹색 발광의 발광 다이오드 및 청색 발광의 발광 다이오드 중의 적어도 하나의 발광 다이오드에서, 발광면 상의 전극을 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 이 전극에 접속되는 배선을 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 이 전극과 교차시킨다.
본 발명의 일실시예에 따른 디스플레이, 백라이트 및 조명 장치에 있어서는, 적색 발광의 발광 다이오드, 녹색 발광의 발광 다이오드 및 청색 발광의 발광 다이오드로서는, 예를 들면 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 이용한 것을 이용할 수가 있다. 적색 발광의 발광 다이오드로서는, 예를 들면, AlGaInP계 반도체를 이용한 것을 이용할 수도 있다.
본 발명의 일실시예에 따른 전자 기기는 발광면 상에 전극을 가지는 발광 소자가 기판 상에 실장된 발광 소자 실장 기판을 가지는 전자 기기로서, 상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨 것이다.
이 전자 기기는, 액정 디스플레이의 백라이트, 디스플레이(표시 장치), 조명 장치 및 그 밖의 목적으로 적어도 하나의 발광 다이오드를 가지는 것이면, 기본적으로는 어떠한 것이어도 좋으며, 휴대형(携帶型; portable)의 것과 거치형(据置型; stationary)의 것의 쌍방을 포함하고, 구체예를 들면, 휴대전화, 모바일 기기, 로봇, 퍼스널 컴퓨터, 차재(車載; for cars; 차용) 기기, 각종 가정 전기 제품 등이다.
본 발명의 일실시예에 따른 디스플레이, 백라이트, 조명 장치 및 전자기기에 있어서는, 상기한 것 이외에 대해서는, 그 성질에 반하지 않는 한(이상), 본 발명의 일실시예에 따른 방법에 관련해서 설명한 것이 성립된다.
상술한 바와 같이 구성된 본 발명의 실시예에 있어서는, 발광면 상의 전극을 이 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 이 전극에 접속되는 배선을 이 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 이 전극과 교차시키므로, 배선은 이 선형의 전극의 세로 방향의 임의의 부위에서, 또 이 배선의 세로 방향의 임의의 부위에서 접속하면 좋고, 발광 소자를 기판 상에 실장할 때의 발광 소자의 위치 어긋남이나, 배선을 형성할 때의 배선의 위치 어긋남에 대한 여유가 매우 크다.
또, 발광 소자로서, 발광 다이오드 구조를 형성하는 반도체층이 그의 주면에 대해서 각도 θ1 경사져 있는 끝면을 가지는 발광 다이오드로서, 그의 끝면의 외부에, 그 끝면과 대향하고, 또한 상기의 주면에 대해서 상기 각도 θ1보다도 작은 각도 θ2 경사져 있는 부분을 적어도 일부에 포함하는 반사체를 가지는 것을 이용하는 경우, 동작시에 반도체층의 내부(발광층)에서 발생한 광은, 반도체층의 주면에 대해서 경사져 있는 끝면으로부터 출사(出射; emit)된 후, 이 끝면의 외부에 배치된 반사체에서 발광면 측을 향해서 반사되는 결과, 외부로 취출할 수 있는 광의 비율을 크게 할 수가 있다.
본 발명의 실시예에 따르면, 발광 소자를 기판 상에 실장할 때에 발광 소자의 위치 어긋남이 생기거나, 배선을 형성할 때에 배선의 위치 어긋남이 생기거나 해도, 발광면 상의 전극과 배선을 확실하게 접속할 수가 있다. 이 때문에, 발광 소자 실장 기판을 수율(步留; yield)좋게 제조할 수 있으며, 이 발광 소자 실장 기판을 이용해서 고성능의 디스플레이, 백라이트, 조명 장치 및 전자 기기를 실현할 수가 있다.
특히, 발광 소자로서, 발광 다이오드 구조를 형성하는 반도체층이 그의 주면에 대해서 각도 θ1 경사져 있는 끝면을 가지는 발광 다이오드로서, 그의 끝면의 외부에, 그 끝면과 대향하고, 또한 상기 주면에 대해서 상기 각도 θ1보다도 작은 각도 θ2 경사져 있는 부분을 적어도 일부에 포함하는 반사체를 가지는 것을 이용하는 것에 의해, 광 취출 효율의 대폭적인 향상을 도모할 수 있고, 발광 효율의 대폭적인 향상을 도모할 수 있으며, 또 미세화가 용이하다. 그리고, 이 발광 효율이 높고, 또 미세한 발광 다이오드를 이용하여 고성능의 발광 다이오드 디스플레이, 발광 다이오드 백라이트, 발광 다이오드 조명 장치, 각종 전자 기기 등을 실현할 수 가 있다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
우선, 본 발명의 제1 실시형태에 대해서 설명한다. 이 제1 실시형태에서는, 발광 다이오드를 기판 상에 실장하는 경우에 대해서 설명한다.
도 1의 (a) 및 (b)에는 이 제1 실시형태에서 기판 상에 실장하는 발광 다이오드를 도시한다. 여기서, 도 1의 (a) 및 (b)는 각각 단면도 및 저면도이다.
도 1의 (a) 및 (b)에 도시하는 바와 같이, 이 발광 다이오드(10)에서는, n형 반도체층(11), 발광층(12) 및 p형 반도체층(13)에 의해 발광 다이오드 구조가 형성되고, p형 반도체층(13) 상에 p측 전극(14)이 형성되고, 발광면으로 되는 n형 반도체층(11) 이면의 중앙에 n측 전극(15)이 형성되어 있다. 이 경우, 발광면은 정방형의 형상을 가지지만, 이것에 한정되는 것은 아니다. n측 전극(15)은 이 발광면의 1면의 길이보다도 충분히 폭이 좁은 선형, 구체적으로는 가늘고 긴 장방형의 형상을 가진다. 이 n측 전극(15)의 세로 방향은 발광면의 1변과 평행하게 되어 있으며, 이 세로 방향의 폭은 발광면의 1변의 길이보다도 조금 짧게 되어 있다. p측 전극(14) 상에는 Au나 땜납(solder) 등으로 이루어지는 범프 등의 접속용 도전재(16)가 형성되어 있다. 이 발광 다이오드(10)중 발광면 및 접속용 도전재(16)를 제외한 면을 덮도록 보호용 절연성 수지(17)가 형성되어 있다.
이 발광 다이오드(10)를 기판 상에 실장한 발광 다이오드 실장 기판을 도 2의 (a) 및 (b)에 도시한다. 여기서, 도 2의 (a) 및 (b)는 각각 평면도 및 단면도 이다. 도 2의 (a) 및 (b)에 도시하는 바와 같이, 이 경우, 발광 다이오드(10)를 그 접속용 도전재(16) 측을 아래로 해서, 유리 기판 등의 기판(21) 상에 미리 형성된 배선(22) 상에 실장하고, 또 이 발광 다이오드(10) 주위에, 발광면이 노출되도록 절연성 수지(23)를 매립한 후, 이 절연성 수지(23) 상에, 선형의 n측 전극(15)과 이 n측 전극(15)의 중앙부에서 직교하도록 선형의 배선(24)을 형성하고, 이 n측 전극(15)과 접속한다. 이 배선(24)은, 발광면을 완전히 종단하고, 또 발광면의 1변과 직교하도록 형성한다. 이 배선(24)의 폭은 발광면의 1변의 길이보다도 충분히 작게 되어 있다. 이 배선(24)은, 발광면의 외측의 절연성 수지(23) 상에, 발광면 상의 연장 방향과 직교하는 방향으로 연장하고 있다. 이 직교하는 방향으로 연장하는 부분의 배선(24)의 폭은 발광면 상의 부분의 배선(24)의 폭에 비해 충분히 크게 되어 있다. 배선(22, 24)은 예를 들면 Al이나 Au 등으로 이루어진다. 도 2의 (a) 및 (b)에는, 발광 다이오드(10)가 1개만 도시되어 있지만, 발광 다이오드(10)는, 발광 다이오드 실장 기판의 용도나 기능에 따라서 필요한 종류의 발광 다이오드가 필요한 수만큼 소정의 배치로 실장된다.
발광면의 크기, n측 전극(15)의 크기 및 발광면을 종단하는 배선(24)의 폭의 구체예를 들면, 발광면은 1변이 20㎛인 정방형, n측 전극(15)의 크기는 3ㅧ16㎛2, 배선(24)의 폭은 3㎛이다. 이 경우, n측 전극(15)의 접촉 면적은 48㎛2이다. 발광면의 투과율은 [20ㅧ20-(3ㅧ16+3ㅧ13)]/(20ㅧ20)=(400-99)/400=0.753=75.3%이다. 이와 같이, 배선(24)의 폭을 충분히 가늘게 하는 것에 의해, 도 18의 (a) 및 (b)에 도시하는, 발광면 전체를 덮도록 투명 전극(205)을 형성한 발광 다이오드와 비교해도 휘도가 큰 발광 다이오드(10)를 얻을 수가 있다.
n형 반도체층(11), 발광층(12) 및 p형 반도체층(13)에 이용하는 반도체는 필요에 따라서 선택되지만, 구체적으로는, 예를 들면 GaN계 반도체, AlGaInP계 반도체 등이다.
발광 다이오드(10)가 예를 들면 GaN계 발광 다이오드인 경우, 그 각 부의 치수, 재료 등의 구체적인 예를 들 다음과 같다. n형 반도체층(11)은 n형 GaN층이며 그 두게는 예를 들면 2600㎚, 발광층(12)의 두께는 예를 들면 200㎚, p형 반도체층(13)은 p형 GaN층이며 그 두께는 예를 들면 200㎚이다. 발광층(12)은, 예를 들면, InGaN 우물층(井戶層; well layer)과 GaN 장벽층(障壁層; barrier layer)으로 이루어지는 다중 양자 우물(多重量子井戶; multiple quantum well)(MQW) 구조를 가지고, InGaN 우물층의 In 조성은, 이 GaN계 발광 다이오드가 청색 발광인 경우에는 예를 들면 0.17인 반면에, 녹색 발광인 경우에는 0.25이다. p측 전극(14)은 예를 들면 Ag/Pt/Au 구조의 금속 다층막으로 이루어지고, Ag막의 두께는 예를 들면 50㎚, Pt막의 두께는 예를 들면 50㎚, Au막의 두께는 예를 들면 2000㎚이다. p측 전극(14)은 Ag의 단층막으로 이루어지는 것이어도 좋다. n측 전극(15)은 예를 들면 Ti/Pt/Au 구조의 금속 적층막으로 이루어지고, Ti막 및 Pt막의 두께는 예를 들면 각각 50㎚, Au막의 두께는 예를 들면 2000㎚이다.
발광 다이오드(10)가 예를 들면 AlGaInP계 발광 다이오드인 경우, 그의 각 부의 치수, 재료 등의 구체예를 들면 다음과 같다. n형 반도체층(11)은 n형 GaAs 층 및 그 위의 n형 AlGaInP층이고, n형 GaAs층은 n형 AlGaInP층의 중앙부에만 형성되고, n형 GaAs층의 두께는 예를 들면 50㎚, n형 AlGaInP층의 두께는 예를 들면 1000㎚이다. 발광층(12)의 두께는 예를 들면 900㎚이다. p형 반도체층(13)은 p형 AlGaInP층 및 그 위의 p형 GaAs층이고, p형 GaAs층은 p형 AlGaInP층의 중앙부에만 형성되고, p형 AlGaInP층의 두께는 예를 들면 1000㎚, p형 GaAs층의 두께는 예를 들면 50㎚이다. n형 AlGaInP층 및 p형 AlGaInP층의 조성은, 예를 들면 Al과 Ga의 조성의 합계가 In의 조성과 거의 똑같은 경우, Al+Ga=1로 했을 때, Al=0∼0. 7이다. 발광층(12)은, 예를 들면 Ga0.5In0.5P 우물층과 (Al0.5Ga0.5)0.5In0.5P 장벽층으로 이루어지는 MQW 구조를 가진다. p측 전극(14)은 예를 들면 Au/Pt/Au 구조의 금속 다층막으로 이루어지고, Au막의 두께는 예를 들면 50㎚, Pt막의 두께는 예를 들면 50㎚, Au막의 두께는 예를 들면 2000㎚이다. n측 전극(15)은 예를 들면 Pd/AuGe/Au 구조의 금속 적층막으로 이루어지고, Pd막의 두께는 예를 들면 10㎚, AuGe막의 두께는 예를 들면 90㎚, Au막의 두께는 예를 들면 2000㎚이다.
이 제1 실시형태에 따르면, 발광면 상의 n측 전극(15)을 이 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 이 n측 전극(15)에 접속되는 배선(24)을 이 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 이 n측 전극(15)과 직교시키므로, 배선(24)을 선형으로 n측 전극(15)의 세로 방향의 임의의 부위에서, 또 이 배선(24)의 세로 방향의 임의의 부위에서 접속하면 좋고, 발광 다이오드(10)를 기판(21) 상에 실장할 때의 위치 어긋남이나 배선(24)을 형성할 때의 위치 어긋남에 대한 여유가 매우 크다. 이 때문에, 발광 다이오드(10)를 기판(21) 상에 실장할 때에 위치 어긋남이 생기거나, 배선(24)을 형성할 때에 위치 어긋남이 생기거나 해도, 발광면 상의 n측 전극(15)과 배선(24)을 확실하게 접속할 수가 있다. 예를 들면, 도 3 또는 도 4에 도시하는 바와 같이, 발광 다이오드(10)의 실장 위치가 배선(24)의 세로 방향이나 이 세로 방향과 직교하는 방향으로 어긋난 경우이더라도, n측 전극(15)과 배선(24)을 확실하게 접속할 수가 있다. 이 때문에, 발광 다이오드 실장 기판을 효율좋게 제조할 수가 있으며, 제조비용의 저감을 도모할 수가 있다. 또, 이 경우, 발광면의 n측 전극(15) 및 배선(24)에 의한 차광 영역의 면적은 불변이기 때문에, 발광 다이오드(10)의 휘도에는 거의 변화가 없다.
다음에, 본 발명의 제2 실시형태에 대해서 설명한다.
도 5에 도시하는 바와 같이, 이 제2 실시형태는, 기판(21) 상에 실장하는 발광 다이오드(10)의 발광면의 형상이 팔각형인 것을 제외하고는, 제1 실시형태와 마찬가지이다.
이 제2 실시형태에 따르면, 제1 실시형태와 마찬가지 이점을 얻을 수가 있다.
다음에, 본 발명의 제3 실시형태에 대해서 설명한다.
도 6에 도시하는 바와 같이, 이 제3 실시형태는, 기판(21) 상에 실장하는 발광 다이오드(10)의 발광면의 형상이 모서리(角)가 둥글게 된 장방형인 것을 제외하고는, 제1 실시형태와 마찬가지이다.
이 제3 실시형태에 따르면, 제1 실시형태와 마찬가지 이점을 얻을 수가 있 다.
다음에, 본 발명의 제4 실시형태에 대해서 설명한다.
도 7에 도시하는 바와 같이, 이 제4 실시형태는, 기판(21) 상에 실장할 발광 다이오드(10)가 그의 중심축 주위로(그의 중심축에 대해) 회전한 상태로 실장되어 있으며, 배선(24)을 n측 전극(15)과 비스듬하게 교차하도록 형성해서 이 n측 전극(15)과 접속하는 것을 제외하고는, 제1 실시형태와 마찬가지이다.
이 제4 실시형태에 따르면, 제1 실시형태와 마찬가지 이점을 얻을 수가 있다.
다음에, 본 발명의 제5 실시형태에 대해서 설명한다.
이 제5 실시형태에서는, 도 1의 (a) 및 (b)에 도시하는 발광 다이오드(10) 대신에 도 8에 도시하는 발광 다이오드(30)를 기판(21) 상에 실장하는 것이 제1 실시형태와는 다르다.
도 8에 도시하는 바와 같이, 이 발광 다이오드(30)에서는, n형 반도체층(31), 발광층(32) 및 p형 반도체층(33)에 의해 발광 다이오드 구조가 형성되어 있는 것은 도 1의 (a) 및 (b)에 도시하는 발광 다이오드(10)와 마찬가지이지만, 이 경우, 이들 n형 반도체층(31), 발광층(32) 및 p형 반도체층(33)은 전체적으로(대체로) 예를 들면 원형의 평면 형상을 가지고, 그의 끝면(측면)(34)은 n형 반도체층(31)의 하면에 대해서 각도 θ1 경사져 있다. 이들 n형 반도체층(31), 발광층(32) 및 p형 반도체층(33)의 직경 방향의 단면 형상은 사다리꼴(θ1＜90도), 장방 형(θ1=90도) 또는 역사다리꼴(θ1＞90도)이며, p형 반도체층(33) 상에는, 예를 들면 원형의 p측 전극(35)이 형성되어 있다. 끝면(34) 및 p측 전극(35) 주위의 부분의 p형 반도체층(33)의 상면을 덮도록 투명 수지(36)가 형성되어 있다. 그리고, 이 투명 수지(36) 및 p측 전극(35) 전체를 덮도록 반사막(37)이 형성되어 있다. n형 반도체층(31)의 발광면인 이면에는, 이 이면의 직경 방향으로 연장하는 직선모양의 가늘고 긴 장방형상의 n측 전극(38)이 형성되어 있다.
이 발광 다이오드(30)는, 광 취출 효율의 최대화를 도모하기 위해서, 다음과 같이 구조가 최적화되어 있다.
(1) 투명 수지(36)의 사면(36a)은 n형 반도체층(31)의 하면에 대해서 각도 θ2 경사져 있으며, 따라서 반사막(37)도 n형 반도체층(31)의 하면에 대해서 각도 θ2 경사져 있다. 여기서, θ2＜θ1이다. 이것에 의해서, 발광층(32)으로부터 발생하여, 끝면(34)으로부터 출사되는 광은, 이 반사막(37)에 의해 반사되어 아래쪽(下方)을 향해, 외부로 취출되기 쉽게 된다.
(2) n형 반도체층(31), 발광층(32) 및 p형 반도체층(33)의 전체의 평균 굴절률을 n1로 했을 때, 투명 수지(36)의 굴절률 n2는 공기의 굴절률＜n2＜n1 이다. 이것에 의해서, 발광층(32)으로부터 발생하여, 끝면(34)에 입사(入射; incident)한 광은, 끝면(34) 외부의 매질이 공기인 경우에 비해, 이 끝면(34)으로부터 외부를 향해 출사되기 쉽게 되며, 최종적으로 외부로 취출하기 쉽게 된다.
(3) 발광 다이오드 구조의 최대 지름, 즉 n형 반도체층(31)의 하면의 직경 (直徑)을 a, 전체의 두께(높이)를 b로 했을 때, 가로세로비 b/a는 0.001∼2, b는 0. 3∼10㎛의 범위내에 있다.
(4) 반사막(37)의 재료에는 발광 파장의 광에 대한 반사율이 가능한 높은 것, 예를 들면 Ag나 Ag를 주성분으로 하는 금속 등을 이용한다. 이것에 의해서, 끝면(34)이나 p형 반도체층(33)의 상면으로부터 외부를 향해 출사된 광을 이 반사막(37)에 의해 효율좋게 반사시킬 수 있으며, 최종적으로 외부로 취출되기 쉽게 된다. 또, 이 반사막(37)은 p측 전극(35)과 옴 접촉하고 있으며, p측 전극(35)의 일부 또는 p측 전극(35)에 접속되는 배선의 일부를 겸용하고 있다. 이것에 의해서, p측 전극(35)의 저항의 저감을 도모할 수 있으며, 동작 전압의 저감을 도모할 수가 있다.
(5) 반사막(37)은, 도 9에 도시하는 바와 같이, 30도≤θ1≤90도일 때에는, 끝면(34)을 이것과 수직인 방향으로, 90도＜θ1≤150도일 때에는 끝면(34)을 이것과 수직인 방향을 광 취출면, 즉 n형 반도체층(31)의 하면에서 되접어꺾은 방향으로, 투명 수지(36)의 사면(36a) 상에 투영한 영역을 적어도 포함하도록 형성되어 있다. 이것에 의해서, 발광층(32)으로부터 발생하여, 끝면(34)으로부터 출사되는 광의 대부분이, 이 반사막(37)에 의해 반사되어 아래쪽을 향해, 외부로 취출되기 쉽게 된다.
(6) 반사막(37)은, 끝면(34) 위의 투명 수지(36)상 뿐만 아니라, p형 반도체층(33)의 상면의 투명 수지(36)상 및 p측 전극(35) 상에 형성되어 있다. 이것에 의해서, 발광층(32)으로부터 발생하여, 끝면(34)으로부터 출사되는 광 뿐만이 아니라, p형 반도체층(33)의 상면으로부터 출사되는 광도, 이 반사막(37)에 의해 반사되어 아래쪽을 향해, 외부로 취출되기 쉽게 된다.
(7) θ1, θ2는, 30도≤θ1≤150도이고 또한 30도≤θ1≤90도일 때 θ2≥(θ1-sin-1(n3/n2))/2이고 또한 θ2≤θ1/2, 90도＜θ1≤150도일 때 θ2≥((θ1-90)-sin-1(n3/n2))/2이고 또한 θ2≤(θ1-90)/2를 만족시키도록 선택되고 있다. 여기서, n3은 투명 수지(36)의 하면과 접하는 외부 매질의 굴절률이다. θ1＞90도인 경우에는, 발광면에서 전반사(全反射)한 광이 반사막(37)에 입사된다. 도 10에 도시하는 바와 같이, 상기의 θ2≥(θ1-sin-1(n3/n2))/2 또는 θ2≥((θ1-90)-sin-1(n3/n2))/2는, 끝면(34)으로부터 이것과 수직인 방향으로 출사된 광이 투명 수지(36)와 외부 매질과의 계면에서 전반사되지 않는 조건이다. 또, θ2≤θ1/2 또는 θ2≤(θ1-90)/2는, 투명 수지(36)측으로부터 끝면(34)에 광이 입사되지 않는 조건이다.
(8) n측 전극(38)은, 적어도 그의 세로 방향의 양단부(兩端部)를 제외한 부분이, p형 반도체층(33)의 상면을 이것과 수직인 방향으로 n형 반도체층(31)의 하면에 투영한 영역내에 형성되어 있다. 이것에 의해서, 다음과 같은 이점을 얻을 수가 있다. 즉, 이 GaN계 발광 다이오드에서는, 발광층(32)으로부터 발생하고, 끝면(34)에 의해 반사되어 아래쪽을 향해, 외부로 취출되는 광의 대부분은, 끝면(34) 을 n형 반도체층(31)의 하면에 투영한 영역내에 집중되어 있다. n측 전극(38)이 이 영역에 형성되면, 외부로 취출되는 광이 이 n측 전극(38)에 의해 차단되어 광량의 손실이 생기기 때문에, n측 전극(38)은 가능한 한 이 영역을 피해서, 바꾸어 말하면, p형 반도체층(33)의 상면을 이것과 수직인 방향으로 n형 반도체층(31)의 하면에 투영한 영역내에 형성하는 것이 바람직하다.
n형 반도체층(31), 발광층(32) 및 p형 반도체층(33)에 이용하는 반도체는 필요에 따라서 선택되지만, 구체적으로는, 예를 들면 GaN계 반도체, AlGaInP계 반도체 등이다. 　
이 발광 다이오드(30)가 예를 들면 GaN계 발광 다이오드인 경우, 그의 각 부의 치수, 재료 등의 구체예를 들면 다음과 같다. n형 반도체층(31)은 n형 GaN층이며 그 두께는 예를 들면 2600㎚, 발광층(32)의 두께는 예를 들면 200㎚, p형 반도체층(33)은 p형 GaN층이며 그 두께는 예를 들면 200㎚이다. 발광층(32)은, 예를 들면, InGaN 우물층과 GaN 장벽층으로 이루어지는 MQW 구조를 가지고, InGaN 우물층의 In 조성은, 이 GaN계 발광 다이오드가 청색 발광인 경우에는 예를 들면 0.17, 녹색 발광인 경우에는 예를 들면 0.25이다. 발광 다이오드 구조의 최대 지름, 즉 n형 반도체층(31)의 하면의 직경을 a로 하면, a는 예를 들면 20㎛이다. 상기와 같이, n형 반도체층(31)으로서의 n형 GaN층의 두께가 2600㎚, 발광층(32) 및 p형 반도체층(33)으로서의 p형 GaN층의 두께가 각각 200㎚인 경우, 이 발광 다이오드 구조의 전체 두께는 2600+200+200=3000㎚=3㎛이다. 이 경우, 발광 다이오드 구조의 가로세로비는, 이 발광 다이오드 구조의 전체 두께(높이)를 b로 하면, b/a=3/20=0.15이다. θ1은 예를 들면 50도이다. p측 전극(35)은 예를 들면 Ag/Pt/Au 구조의 금속 다층막으로 이루어지고, Ag막의 두께는 예를 들면 50㎚, Pt막의 두께는 예를 들면 50㎚, Au막의 두께는 예를 들면 2000㎚이다. p측 전극(35)은 Ag의 단층막으로 이루어지는 것이어도 좋다. n측 전극(38)은 예를 들면 Ti/Pt/Au 구조의 금속 적층막으로 이루어지고, Ti막 및 Pt막의 두께는 예를 들면 각각 50㎚, Au막의 두께는 예를 들면 2000㎚이다.
이 발광 다이오드(30)가 예를 들면 AlGaInP계 발광 다이오드인 경우, 그의 각 부의 치수, 재료 등의 구체예를 들면 다음과 같다. n형 반도체층(31)은 n형 GaAs층 및 그 위의 n형 AlGaInP층이며, n형 GaAs층은 n형 AlGaInP층의 중앙부에만 형성되고, n형 GaAs층의 두께는 예를 들면 50㎚, n형 AlGaInP층의 두께는 예를 들면 1000㎚이다. 발광층(32)의 두께는 예를 들면 900㎚이다. p형 반도체층(33)은 p형 AlGaInP층 및 그 위의 p형 GaAs층이며, p형 GaAs층은 p형 AlGaInP층의 중앙부에만 형성되고, p형 AlGaInP층의 두께는 예를 들면 1000㎚, p형 GaAs층의 두께는 예를 들면 50㎚이다. n형 AlGaInP층 및 p형 AlGaInP층의 조성은, 예를 들면 Al과 Ga의 조성의 합계가 In의 조성과 거의 똑같은 경우, Al+Ga=1로 했을 때, Al=0∼0. 7이다. 발광층(32)은, 예를 들면 Ga0.5In0.5P 우물층과 (Al0.5Ga0.5)0.5In0.5P 장벽층으로 이루어지는 MQW 구조를 가진다. 발광 다이오드 구조의 최대 지름 a는 예를 들면 20㎛이다. 상기와 같이 n형 GaAs층의 두께가 50㎚, n형 AlGaInP층의 두께가 1000㎚, 발광층(32)의 두께가 900㎚, p형 AlGaInP층의 두께가 1000㎚, p형 GaAs층 의 두께가 50㎚인 경우, 이 발광 다이오드 구조의 전체두께는 50+1000+900+1000+50=3000㎚=3㎛이다. 이 경우, 발광 다이오드 구조의 가로세로비는 b/a=3/20=0.15이다. θ1은 예를 들면 45도이다. 투명 수지(36)의 굴절률이 예를 들면 1.6, 그의 도포(塗布; coating)시의 두께가 평탄부에서 1㎛ 상당(相當; equivalent), 경화 수축에 의해 두께가 70%로 감소한 경우, θ2는 예를 들면 20도이다. p측 전극(35)은 예를 들면 Au/Pt/Au 구조의 금속 다층막으로 이루어지고, Au막의 두께는 예를 들면 50㎚, Pt막의 두께는 예를 들면 50㎚, Au막의 두께는 예를 들면 2000㎚이다. 반사막(37)은 예를 들면 Au 단층막으로 이루어지고, 그 두께는 예를 들면 100㎚이다. n측 전극(38)은 예를 들면 Pd/AuGe/Au 구조의 금속 적층막으로 이루어지고, Pd막의 두께는 예를 들면 10㎚, AuGe막의 두께는 예를 들면 90㎚, Au막의 두께는 예를 들면 2000㎚이다.
이 발광 다이오드(30)에서는, 동작시에 발광층(32)으로부터 발생되는 광은, 끝면(34)에서 반사되어 n형 반도체층(31)의 하면으로부터 외부로 취출되거나, 또는 끝면(34) 및 p형 반도체층(33)의 상면으로부터 출사되어 반사막(37)에 의해 반사되고 투명 수지(36)의 하면으로부터 외부로 취출되거나, 또는 직접 n형 반도체층(31)의 하면을 향해 그대로 외부로 취출된다. 이 경우, 상기와 같이 각 부가 광 취출 효율의 최대화의 관점에서 최적화되어 있기 때문에, 이 발광 다이오드(30)로부터 외부로 취출되는 광의 양은 매우 크다.
이 발광 다이오드(30)를 도 2의 (a) 및 (b)에 도시한 것과 마찬가지로, 그 반사막(37) 측을 아래로 해서, 기판(21) 상에 미리 형성된 배선(22) 상에 실장하고, 또 이 발광 다이오드(30) 주위에 발광면이 노출되도록 절연성 수지(23)를 매립한 후, 이 절연성 수지(23) 상에, 선형의 n측 전극(38)과 이 n측 전극(38)의 중앙부에서 직교하도록 선형의 배선(24)을 형성하고, 이 n측 전극(38)과 접속한다. 반사막(37) 상 또는 배선(24) 상에는 접속용 도전재를 형성해 두고, 이 접속용 도전재를 거쳐서 반사막(37)과 배선(24)이 전기적으로 접속되도록 한다.
발광 다이오드(30)는 예를 들면 다음과 같은 방법에 의해 제조할 수가 있다. 여기에서는, 발광 다이오드(30)로서 GaN계 발광 다이오드를 제조하는 경우를 생각한다.
도 11의 (a)에 도시하는 바와 같이, 우선 예를 들면 주면이 C+면이고 두께가 430㎛인 사파이어 기판(39)을 준비하고, 서멀 클리닝(thermal cleaning)을 행하는 것 등에 의해 그의 표면을 청정화한 후, 이 사파이어 기판(39) 상에, 예를 들면 MOCVD법에 의해, 우선 예를 들면 500℃ 정도의 저온에서 예를 들면 두께가 1000㎚의 GaN 버퍼층(40)을 성장시키고, 그 후 1000℃ 정도까지 승온시켜서 결정화(結晶化)하고나서, 그 위에 n형 불순물로서 예를 들면 Si가 도핑된 n형 GaN층으로 이루어지는 n형 반도체층(31), InGaN 우물층과 GaN 장벽층으로 이루어지는 MQW 구조를 가지는 발광층(32) 및, p형 불순물로서 예를 들면 Mg가 도핑된 p형 GaN층으로 이루어지는 p형 반도체층(33)을 순차적으로 성장시킨다. 여기서, n형 GaN층은 예를 들면 1000℃ 정도의 온도에서 성장시키고, 발광층(32)은 예를 들면 750℃ 정도의 온도에서 성장시키며, p형 GaN층은 예를 들면 900℃ 정도의 온도에서 성장시킨다. 또, n형 GaN층은 예를 들면 수소가스 분위기중에서 성장시키고, 발광층(32)은 예를 들면 질소가스 분위기중에서 성장시키며, p형 GaN층은 예를 들면 수소가스 분위기중에서 성장시킨다.
상기의 GaN계 반도체층의 성장 원료는, 예를 들면 Ga의 원료로서는 트리메틸 갈륨((CH3)3Ga, TMG), Al의 원료로서는 트리메틸 알루미늄((CH3)3Al, TMA), In의 원료로서는 트리메틸 인듐((CH3)3In, TMI)를, N의 원료로서는 암모니아(NH3)를 이용한다. 불순물에 대해서는, n형 불순물로서는 예를 들면 실란(SiH4)을, p형 불순물로서는 예를 들면 비스(메틸시클로펜타디에닐)마그네슘((CH3C5H4)2Mg) 또는 비스(시클로펜타디에닐)마그네슘((C5H5)2Mg)을 이용한다.
다음에, 상술한 바와 같이 해서 GaN계 반도체층을 성장시킨 사파이어 기판(39)을 MOCVD 장치로부터 취출한다.
다음에, 기판 표면에 리소그래피에 의해 소정의 소정의 원형 레지스트 패턴을 형성하고, 또 기판 전면(全面)에 예를 들면 스퍼터링법에 의해 Ag막, Pt막 및 Au막을 순차적으로 형성한 후, 이 레지스트 패턴을 그 위에 형성된 Ag막, Pt막 및 Au막과 함께 제거한다(리프트오프(lift-off)). 이것에 의해서, 도 11의 (b)에 도시하는 바와 같이, p형 GaN층으로 이루어지는 p형 반도체층(33) 상에 Ag/Pt/Au 구조의 원형의 p측 전극(35)을 형성한다.
다음에, 도 11의 (c)에 도시하는 바와 같이, p측 전극(35)을 포함하는, p형 GaN층으로 이루어지는 p형 반도체층(33)의 소정 영역의 표면을 덮는 원형의 레지스트 패턴(41)을 형성한다.
다음에, 레지스트 패턴(41)을 마스크로서 이용하여, 예를 들면 염소계 가스를 에칭 가스로서 이용한 반응성 이온 에칭(RIE)법에 의해, 테이퍼 에칭이 행해지는 조건하에서 n형 GaN층으로 이루어지는 n형 반도체층(31)의 두께 도중(途中; middle)의 깊이까지 에칭을 행한 후, 레지스트 패턴(41)을 제거한다. 이렇게 해서, 도 12의 (a)에 도시하는 바와 같이, 경사 각도 θ1의 끝면(34)이 형성된다.
다음에, 도 12의 (b)에 도시하는 바와 같이, 투명 수지(36)를 형성한다. 이 투명 수지(36)의 형성 방법으로서는, 예를 들면 다음과 같은 방법을 들 수 있다. 제1 방법에서는, 전면에 투명 수지(36)를 스핀코팅법에 의해 도포함으로써 사면(36a)을 θ2의 각도로 자동적으로 설정한다. 제2 방법에서는, 투명 수지(36)를 스핀코팅법 등에 의해 도포한 후, 이 투명 수지(36)를 경화 수축시킴으로써 사면(36a)을 θ2의 각도로 설정한다. 제3 방법에서는, 투명 수지(36)를 포토리소그래피 기술에 의해 형성한다. 구체적으로는, 투명 수지(36)로서 레지스트(감광성 수지)를 이용하고, 이 레지스트의 도포, 노광(露光), 현상(現像)을 행함으로써 사면(36a)을 θ2의 각도로 설정한다. 제4 방법에서는, 소정의 틀을 이용하여 투명 수지(36)를 프레스 성형함으로써 사면(36a)을 θ2의 각도로 설정한다. 제5 방법에서는, 투명 수지(36)를 열 임프린팅함으로써 사면(36a)을 θ2의 각도로 설정한다. 제 6 방법에서는, 투명 수지(36)를 UV 임프린팅 성형함으로써 사면(36a)을 θ2의 각도로 설정한다. 제7 방법에서는, 투명 수지(36)를 스핀코팅법 등에 의해 도포한 후, 이 투명 수지(36)를 탄성 변형가능한 이형층에 꽉 누른 상태에서 이 투명 수지(36)를 경화시킴으로써 사면(36a)을 θ2의 각도로 설정한다.
다음에, 기판 전면에 예를 들면 스퍼터링법에 의해 Ag막 및 Au막을 순차적으로 형성하고, 또 그 위에 포토리소그래피에 의해 소정의 원형 레지스트 패턴을 형성한 후, 이 레지스트 패턴을 마스크로서 이용하여 Ag막 및 Au막을 에칭한다. 이것에 의해서, 도 12의 (c)에 도시하는 바와 같이, 투명 수지(36) 및 p측 전극(35) 상에 Ag/Au구조의 원형 반사막(37)을 형성한다.
다음에, 별도로 준비한 사파이어 기판(도시하지 않음) 상에 수지 등으로 반사막(37) 측을 접합(貼合; bond)한 후, 사파이어 기판(39)의 이면측으로부터 예를 들면 엑시머 레이저 등에 의한 레이저 빔을 조사하여 사파이어 기판(39)과 n형 GaN층으로 이루어지는 n형 반도체층(31)과의 계면의 애블레이션(ablation)을 행하는 것에 의해, n형 반도체층(31) 윗부분을 사파이어 기판(39)으로부터 박리(제거)한다. 다음에, 예를 들면 화학 기계 연마법(CMP)에 의해 연마함으로써, 이 박리면의 GaN 버퍼층(40)을 제거하고, 또 n형 반도체층(31)을 사면(34)에 이를(도달할) 때까지 박막화한다. 이 시점에서 각 발광 다이오드 사이가 분리된 상태로 된다.
다음에, 이 n형 반도체(31)의 표면에 리소그래피에 의해 소정의 직선모양의 가늘고 긴 장방형상의 레지스트 패턴을 형성하고, 또 전면에 예를 들면 스퍼터링법 에 의해 Ti막, Pt막 및 Au막을 순차적으로 형성한 후, 이 레지스트 패턴을 그 위에 형성된 Ti막, Pt막 및 Au막과 함께 제거한다(리프트오프). 이것에 의해서, n형 반도체층(31) 상에 Ti/Pt/Au 구조의 직선모양의 가늘고 긴 형상의 n측 전극(38)을 형성한다.
그 후, 반사막(37) 측을 접합한 사파이어 기판을 제거하여 각 발광 다이오드를 분리한다.
이상에 의해, 도 8에 도시하는 바와 같이, 목적으로 하는 발광 다이오드(30)가 완성된다.
이상과 같이, 이 제5 실시형태에 따르면, 발광 다이오드(30) 구조의 최적화에 의해, 광 취출 효율을 최대화할 수 있어, 발광 효율의 대폭적인 향상을 도모할 수가 있다. 또, 이 발광 다이오드(30)는 미세화에 적합한 구조를 가지고 있으며, 예를 들면 수십 ㎛ 이하의 사이즈의 초소형의 것을 용이하게 얻을 수가 있다.
다음에, 본 발명의 제6 실시형태에 대해서 설명한다. 이 제6 실시형태에서는, 제1∼제5 실시형태의 어느 하나의 발광 다이오드 실장 기판을 이용한 발광 다이오드 디스플레이에 대해서 설명한다.
도 13에 도시하는 바와 같이, 이 제6 실시형태에서는, 제1∼제5 실시형태의 어느 하나의 발광 다이오드(10) 또는 발광 다이오드(30)와 마찬가지 구조를 가지는 적색 발광의 발광 다이오드(50R), 녹색 발광의 발광 다이오드(50G) 및 청색 발광의 마이크로 발광 다이오드(50B)를 조합해서 1화소로 하고, 이것을 기판(21) 상에 필요한 수만큼 매트릭스형상으로 배치하며, 또 발광 다이오드(50R, 50G, 50B)의 n측 전극에 제1∼제5 실시형태와 마찬가지로 해서 배선(24)을 형성하고, 발광 다이오드 디스플레이를 제조한다.
이 제6 실시형태에 따르면, 발광 다이오드(50R, 50G, 50B)의 n측 전극과 이것에 접속되는 배선(24)을 확실하게 접속할 수 있어, 고신뢰성의 풀 컬러 발광 다이오드 디스플레이를 용이하게 실현할 수가 있다.
이상, 본 발명의 실시형태에 대해서 구체적으로 설명했지만, 본 발명은, 상술한 실시형태에 한정되는 것은 아니며, 본 발명의 기술적 사상에 의거하는 각종 변형이 가능하다.
예를 들면, 상술한 제1∼제6 실시형태에서 예시한 수치, 재료, 구조, 형상, 기판, 원료, 프로세스 등은 어디까지나 예에 불과하며, 필요에 따라서, 이들과는 다른 수치, 재료, 구조, 형상, 기판, 원료, 프로세스 등을 이용해도 좋다.
본 발명은 첨부하는 특허청구범위 또는 그 균등물의 범위내에서, 설계 요구조건 및 그 밖의 요인에 의거하여 각종 변형, 조합, 수정 및 변경 등을 실시할 수 있다는 것은 당업자라면 당연히 이해할 수 있을 것이다.
도 1의 (a) 및 (b)는 본 발명의 제1 실시형태에 따른 발광 다이오드를 도시하는 단면도 및 저면도,
도 2의 (a) 및 (b)는 본 발명의 제1 실시형태에 따른 발광 다이오드 실장 기판을 도시하는 평면도 및 단면도,
도 3은 본 발명의 제1 실시형태에 따른 발광 다이오드 실장 기판에서 배선의 위치 어긋남이 생긴 경우를 도시하는 평면도,
도 4는 본 발명의 제1 실시형태에 따른 발광 다이오드 실장 기판에서 발광 다이오드의 위치 어긋남이 생긴 경우를 도시하는 평면도,
도 5는 본 발명의 제2 실시형태에 따른 발광 다이오드 실장 기판을 도시하는 평면도,
도 6은 본 발명의 제3 실시형태에 따른 발광 다이오드 실장 기판을 도시하는 평면도,
도 7은 본 발명의 제4 실시형태에 따른 발광 다이오드 실장 기판을 도시하는 평면도,
도 8은 본 발명의 제5 실시형태에 따른 발광 다이오드를 도시하는 단면도,
도 9는 본 발명의 제5 실시형태에 따른 발광 다이오드를 설명하기 위한 단면도,
도 10은 본 발명의 제5 실시형태에 따른 발광 다이오드를 설명하기 위한 단면도,
도 11의 (a)∼(c)는 본 발명의 제5 실시형태에 따른 발광 다이오드의 제조 방법을 설명하기 위한 단면도,
도 12의 (a)∼(c)는 본 발명의 제5 실시형태에 따른 발광 다이오드의 제조 방법을 설명하기 위한 단면도,
도 13은 본 발명의 제6 실시형태에 따른 발광 다이오드 디스플레이를 설명하기 위한 평면도,
도 14의 (a) 및 (b)는 종래의 발광 다이오드의 1예를 도시하는 평면도 및 단면도,
도 15의 (a) 및 (b)는 종래의 발광 다이오드의 다른 1예를 도시하는 단면도 및 저면도,
도 16의 (a) 및 (b)는 도 14의 (a) 및 (b)에 도시하는 종래의 발광 다이오드를 실장한 발광 다이오드 실장 기판을 도시하는 평면도 및 단면도,
도 17의 (a) 및 (b)는 도 15의 (a) 및 (b)에 도시하는 종래의 발광 다이오드를 실장한 발광 다이오드 실장 기판을 도시하는 평면도 및 단면도,
도 18의 (a) 및 (b)는 발광 다이오드 실장 기판의 다른 예를 도시하는 평면도 및 단면도.
<도면의 주요부분에 대한 부호의 설명>
11…n형 반도체층, 12…발광층, 13…p형 반도체층, 14…p측 전극, 15…n측 전극, 16…접속용 도전재, 17…절연성 수지, 21…기판, 22, 24…배선, 23…절연성 수지, 31…n형 반도체층, 32…발광층, 33…p형 반도체층, 34…끝면, 35…p측 전극, 36…투명 수지, 36a…사면, 37…반사막, 38…n측 전극, 39…사파이어 기판.

Claims (12)

  1. 발광면 상에 전극을 가지는 발광 소자의 배선 형성 방법으로서,
    상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하는 단계와,
    상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시키는 단계를 포함하는, 발광 소자의 배선 형성 방법.
  2. 제1항에 있어서,
    상기 배선을 상기 발광면을 완전히 종단(縱斷; longitudinally cross)하도록 형성하는, 발광 소자의 배선 형성 방법.
  3. 제1항에 있어서,
    상기 배선을 상기 전극과 거의 직교(直交; orthogonal)하도록 형성하는, 발광 소자의 배선 형성 방법.
  4. 제1항에 있어서,
    상기 발광면의 외주(外周)가 상기 배선과 거의 평행한 부분을 가지는 , 발광 소자의 배선 형성 방법.
  5. 제1항에 있어서,
    상기 발광면의 외주가 상기 배선과 거의 직교하는 부분을 가지는, 발광 소자의 배선 형성 방법.
  6. 제1항에 있어서,
    상기 발광 소자가, 발광 다이오드 구조를 형성하는 반도체층이 그의 주면(主面; main plane)에 대해서 각도 θ1 경사져 있는 끝면(端面; end surface)을 가지는 발광 다이오드로서, 상기 끝면의 외부에, 상기 끝면과 대향하고, 또한 상기 주면에 대해서 상기 각도 θ1보다도 작은 각도 θ2 경사져 있는 부분을 적어도 일부에 포함하는 반사체(反射體; reflector)를 가지는, 발광 소자의 배선 형성 방법.
  7. 발광면 상에 전극을 가지는 발광 소자가 기판 상에 실장(實裝; mounting)된 발광 소자 실장 기판으로서,
    상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨, 발광 소자 실장 기판.
  8. 제7항에 있어서,
    상기 발광 소자가 상기 발광면을 위로해서 상기 기판 상에 실장된, 발광 소자 실장 기판.
  9. 발광면 상에 전극을 가지는 발광 소자가 기판 상에 실장된 발광 소자 실장 기판을 가지는 디스플레이로서,
    상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨, 디스플레이.
  10. 발광면 상에 전극을 가지는 발광 소자가 기판 상에 실장된 발광 소자 실장 기판을 가지는 백라이트로서,
    상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨, 백라이트.
  11. 발광면 상에 전극을 가지는 발광 소자가 기판 상에 실장된 발광 소자 실장 기판을 가지는 조명 장치로서,
    상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨, 조명 장치.
  12. 발광면 상에 전극을 가지는 발광 소자가 기판 상에 실장된 발광 소자 실장 기판을 가지는 전자 기기로서,
    상기 전극을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성하고, 상기 전극에 접속되는 배선을 상기 발광면 보다도 폭이 좁은 거의 선형으로 형성해서 상기 전극과 교차시킨, 전자 기기.
KR1020070101023A 2006-10-12 2007-10-08 발광 소자의 배선 형성 방법, 발광 소자 실장 기판,디스플레이, 백라이트, 조명 장치 및 전자기기 KR101373276B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00279074 2006-10-12
JP2006279074A JP4535053B2 (ja) 2006-10-12 2006-10-12 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器

Publications (2)

Publication Number Publication Date
KR20080033073A true KR20080033073A (ko) 2008-04-16
KR101373276B1 KR101373276B1 (ko) 2014-03-11

Family

ID=39297630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101023A KR101373276B1 (ko) 2006-10-12 2007-10-08 발광 소자의 배선 형성 방법, 발광 소자 실장 기판,디스플레이, 백라이트, 조명 장치 및 전자기기

Country Status (4)

Country Link
US (1) US7884543B2 (ko)
JP (1) JP4535053B2 (ko)
KR (1) KR101373276B1 (ko)
CN (1) CN100594624C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043784B2 (en) 2012-12-10 2018-08-07 Apple Inc. Light emitting device reflective bank structure

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8338317B2 (en) 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US20130187179A1 (en) * 2012-01-23 2013-07-25 Sharp Kabushiki Kaisha Light emitting diode with improved directionality
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9105714B2 (en) 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9391042B2 (en) 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
JP5462378B2 (ja) * 2013-01-10 2014-04-02 株式会社東芝 半導体発光装置、発光装置、半導体発光装置の製造方法
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
JP5701921B2 (ja) * 2013-03-21 2015-04-15 有限会社 ナプラ 発光素子
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
JP6110217B2 (ja) * 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
WO2014201187A2 (en) 2013-06-12 2014-12-18 Rohinni, Inc. Keyboard backlighting with deposited light-generating sources
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
JP6361308B2 (ja) * 2014-06-19 2018-07-25 サンケン電気株式会社 発光装置
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
JP6156402B2 (ja) * 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
KR101771461B1 (ko) * 2015-04-24 2017-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102402999B1 (ko) * 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
WO2017124109A1 (en) 2016-01-15 2017-07-20 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus
TWI581455B (zh) * 2016-01-29 2017-05-01 友達光電股份有限公司 發光裝置及發光裝置之製造方法
US11916096B2 (en) 2017-02-09 2024-02-27 Vuereal Inc. Circuit and system integration onto a micro-device substrate
KR102302592B1 (ko) * 2017-07-18 2021-09-15 삼성전자주식회사 반도체 발광 소자
WO2019157397A1 (en) * 2018-02-08 2019-08-15 Cornell University Wireless, optically powered optoelectronic sensors and devices
US10355172B1 (en) * 2018-04-10 2019-07-16 Nthdegree Technologies Worldwide Inc. Self-alignment of optical structures to random array of printed micro-LEDs

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124180A (en) * 1979-03-16 1980-09-25 Sanyo Electric Co Led display unit and production thereof
JP3236401B2 (ja) * 1993-04-16 2001-12-10 株式会社リコー 光プリンター光源
JP2004289182A (ja) * 1998-03-02 2004-10-14 Matsushita Electric Ind Co Ltd 半導体発光装置
JP4457427B2 (ja) * 1999-03-18 2010-04-28 ソニー株式会社 半導体発光装置とその製造方法
JP3681306B2 (ja) * 1999-06-18 2005-08-10 沖電気工業株式会社 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ
JP2001177149A (ja) 1999-12-16 2001-06-29 Hitachi Cable Ltd 発光ダイオードアレイ
JP2004014676A (ja) 2002-06-05 2004-01-15 Hitachi Cable Ltd 発光ダイオードアレイ
JP4143732B2 (ja) * 2002-10-16 2008-09-03 スタンレー電気株式会社 車載用波長変換素子
JP4371714B2 (ja) 2003-06-16 2009-11-25 日亜化学工業株式会社 窒化物半導体レーザ素子
JP4326884B2 (ja) * 2003-08-29 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄヘッド、及び画像形成装置
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
JP4637097B2 (ja) * 2004-03-29 2011-02-23 三洋電機株式会社 発光ダイオードアレイ、発光ダイオード及びプリンタヘッド
JP2006212584A (ja) 2005-02-07 2006-08-17 Sony Corp 導電膜の製造方法および表示装置の製造方法
JP4992282B2 (ja) * 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2007087973A (ja) * 2005-09-16 2007-04-05 Rohm Co Ltd 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
KR100754407B1 (ko) * 2006-06-08 2007-08-31 삼성전자주식회사 서브마운트 및 이를 구비하는 멀티 빔 레이저 다이오드모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043784B2 (en) 2012-12-10 2018-08-07 Apple Inc. Light emitting device reflective bank structure

Also Published As

Publication number Publication date
JP4535053B2 (ja) 2010-09-01
JP2008098442A (ja) 2008-04-24
CN100594624C (zh) 2010-03-17
CN101162754A (zh) 2008-04-16
KR101373276B1 (ko) 2014-03-11
US20080265744A1 (en) 2008-10-30
US7884543B2 (en) 2011-02-08

Similar Documents

Publication Publication Date Title
KR101373276B1 (ko) 발광 소자의 배선 형성 방법, 발광 소자 실장 기판,디스플레이, 백라이트, 조명 장치 및 전자기기
US9673366B2 (en) Light emitting device and light emitting apparatus
CN102386295B (zh) 发光元件
EP2390928B1 (en) Light emitting device, light emitting device package, and lighting system
US8598613B2 (en) Light emitting device comprising an electrode with perforation pattern
US8415699B2 (en) Light emitting device, light emitting device package, and illumination system
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US20110193058A1 (en) Light emitting device and light emitting device package having the same
US8587007B2 (en) Light emitting device
EP2381489B1 (en) Light emitting device, light emitting device package, and lighting system
US9595647B2 (en) Light emitting device and light emitting device package
JP2007335731A (ja) 発光ダイオード搭載基板、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US20110127565A1 (en) Light emitting device and light emitting device package
US20120298953A1 (en) Light emitting device
CN108431970B (zh) 发光元件
KR20110115384A (ko) 발광 소자 및 그 제조방법, 발광 소자 패키지 및 조명 시스템
CN214848667U (zh) 单元像素及显示装置
KR20140097899A (ko) 발광소자
US20240113262A1 (en) Light-emitting device, backlight unit and display apparatus having the same
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR101710889B1 (ko) 발광 소자
KR20170124281A (ko) 발광소자 패키지
KR20150015983A (ko) 발광소자
CN116072787A (zh) 发光二极管和发光装置
KR20140142056A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 5