KR20080001037A - 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치 - Google Patents
오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치 Download PDFInfo
- Publication number
- KR20080001037A KR20080001037A KR1020060059068A KR20060059068A KR20080001037A KR 20080001037 A KR20080001037 A KR 20080001037A KR 1020060059068 A KR1020060059068 A KR 1020060059068A KR 20060059068 A KR20060059068 A KR 20060059068A KR 20080001037 A KR20080001037 A KR 20080001037A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- voltage
- output signal
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Abstract
Description
Claims (19)
- 비트라인 쌍의 전압차를 증폭하기 위한 비트라인 센스앰프;상기 비트라인센스앰프의 인에이블을 위하여 상기 비트라인 센스앰프에 구동전원을 공급하는 센스앰프구동부; 및상기 센스앰프구동부가 공급하는 오버드라이빙을 위한 고전압의 공급 구간의 크기를 전원전압의 변동에 따라 조절하기 위한 오버드라이빙 제어부를 포함하는 메모리장치.
- 제 1항에 있어서,상기 오버드라이빙 제어부는,상기 전원전압의 레벨 변동에 따라 조절된 펄스폭을 갖는 펄스신호를 생성하기 위한 오버드라이빙 펄스 발생수단을 구비하는 것을 특징으로 하는 메모리장치.
- 제 2항에 있어서,상기 센스앰프 구동부는,상기 펄스신호에 응답하여 상기 고전압으로 상기 구동전원을 공급하는 오버드라이빙 전원 공급부를 구비하는 것을 특징으로 하는 메모리장치.
- 제 2항에 있어서,상기 오버드라이빙 펄스 발생수단은,입력신호를 지연시키기 위한 지연회로부;전원전압의 전압 레벨을 검출하는 전원전압검출부;상기 전원전압검출부의 출력신호에 응답하여 상기 지연회로부의 지연량을 조절하는 지연량조절수단; 및상기 입력신호와 상기 지연회로부의 출력신호를 논리 조합하여 상기 펄스신호를 출력하는 출력부를 포함하는 것을 특징으로 하는 메모리장치.
- 제 4항에 있어서,상기 지연회로부는,입력신호의 입력노드와 자신의 출력노드 사이에 직렬접속된 복수의 인버터를 포함하는 것을 특징으로 하는 메모리장치.
- 제 5항에 있어서,상기 지연량 조절수단은,상기 인버터에 연결된 전류싱크 트랜지스터로 구성되는 것을 특징으로 하는 메모리장치.
- 제 6항에 있어서,상기 전류싱크 트랜지스터는,상기 전압전압검출부의 출력신호를 게이트로 인가받아 상기 전원전압의 레벨에 따라 자신의 게이트-소스간 전압(VGS)이 결정되는 것을 특징으로 하는 메모리장치.
- 제 4항에 있어서,상기 전원전압검출부는,전원전압공급단과 접지전압공급단 사이에 직렬 연결된 복수의 저항을 포함하고, 상기 저항들의 접속노드에서 출력신호를 제공하는 것을 특징으로 하는 메모리장치.
- 제 4항에 있어서,상기 전원전압검출부는전원전압공급단과 접지전압공급단 사이에 직렬 연결된 복수의 다이오드 접속 트랜지스터을 포함하고, 상기 다이오드 접속 트랜지스터들의 접속노드에서 출력신호를 제공하는 것을 특징으로 하는 메모리장치.
- 제 6항에 있어서,상기 전원전압검출부는전원전압공급단과 접지전압공급단 사이에 직렬 연결된 복수의 저항을 포함하고 상기 저항들의 접속노드에서 출력신호를 제공하며,상기 저항들은 상기 전류싱크 트랜지스터의 특성에 맞게 조절된 저항비를 갖는 것을 특징으로 하는 메모리장치.
- 제 4항에 있어서,상기 출력부는,상기 입력신호와 상기 지연회로부의 출력신호를 입력받는 낸드(NAND)게이트; 및상기 낸드(NAND)게이트 출력신호를 인가받아 상기 펄스신호를 출력하는 인버터를 포함하는 것을 특징으로 하는 메모리장치.
- 입력신호를 지연시키기 위한 지연회로부;전원전압의 전압 레벨을 검출하는 전원전압검출부;상기 전압검출부의 출력신호에 응담하여 상기 지연회로부의 지연량을 조절하는 지연량조절수단; 및상기 입력신호와 상기 지연회로부의 출력신호에 응답하여, 상기 전원전압의 레벨 변동에 따라 조절된 펄스폭을 갖는 펄스신호를 출력하는 출력부를 포함하는 오버드라이빙 펄스발생기.
- 제 12항에 있어서,상기 지연회로부는,상기 입력신호의 입력노드와 자신의 출력노드 사이에 직렬접속된 복수의 인버터를 포함하는 것을 특징으로 하는 오버드라이빙 펄스발생기.
- 제 13항에 있어서,상기 지연량조절수단은,상기 인버터에 연결된 전류싱크 트랜지스터로 구성되는 것을 특징으로 하는 오버드라이빙 펄스발생기.
- 제 14항에 있어서,상기 전류싱크 트랜지스터는,상기 전원전압검출부의 출력신호를 게이트에 인가받아 상기 전원전압의 레벨에 따라 자신의 게이트-소스 전압(VGS)이 결정되는 것을 특징으로 하는 오버드라이빙 펄스발생기.
- 제 12항에 있어서,상기 전원전압검출부는,전원전압공급단과 접지전압공급단 사이에 직렬 연결된 복수의 저항을 포함하고, 상기 저항들의 접속노드에서 출력신호를 제공하는 것을 특징으로 하는 오버드라이빙 펄스발생기.
- 제 12항에 있어서,상기 전원전압검출부는,전원전압공급단과 접지전압공급단 사이에 직렬 연결된 복수의 다이오드 접속 트랜지스터를 포함하고, 상기 다이오드 접속 트랜지스터들의 접속노드에서 출력신호를 제공하는 것을 특징으로 하는 오버드라이빙 펄스발생기.
- 제 15항에 있어서,상기 전원전압검출부는,전원전압공급단과 접지전압공급단 사이에 직렬 연결된 복수의 저항을 포함하고 상기 저항들의 접속노드에서 출력신호를 제공하며,상기 저항들은 상기 전류싱크 트랜지스터의 특성에 맞게 조절된 저항비를 갖는 것을 특징으로 하는 오버드라이빙 펄스발생기.
- 제 12항에 있어서,상기 출력부는,상기 입력신호와 상기 지연회로부의 출력신호를 입력받는 낸드게이트; 및상기 낸드게이트 출력신호를 인가받아 상기 펄스신호를 출력하는 인버터를 포함하는 것을 특징으로 하는 오버드라이빙 펄스발생기.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060059068A KR100825026B1 (ko) | 2006-06-29 | 2006-06-29 | 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치 |
US11/647,630 US7567469B2 (en) | 2006-06-29 | 2006-12-29 | Over driving pulse generator |
JP2007136426A JP2008010137A (ja) | 2006-06-29 | 2007-05-23 | オーバードライブパルス発生器及びこれを備えるメモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060059068A KR100825026B1 (ko) | 2006-06-29 | 2006-06-29 | 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080001037A true KR20080001037A (ko) | 2008-01-03 |
KR100825026B1 KR100825026B1 (ko) | 2008-04-24 |
Family
ID=38876474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060059068A KR100825026B1 (ko) | 2006-06-29 | 2006-06-29 | 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7567469B2 (ko) |
JP (1) | JP2008010137A (ko) |
KR (1) | KR100825026B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100915066B1 (ko) * | 2008-03-13 | 2009-09-02 | 주식회사 하이닉스반도체 | 오버드라이빙 센스앰프 |
KR100940840B1 (ko) * | 2008-06-27 | 2010-02-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 센스앰프 구동회로 |
KR100945936B1 (ko) * | 2008-04-28 | 2010-03-05 | 주식회사 하이닉스반도체 | 센스앰프 제어회로 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100908814B1 (ko) * | 2007-08-29 | 2009-07-21 | 주식회사 하이닉스반도체 | 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치 |
KR100955682B1 (ko) * | 2008-04-28 | 2010-05-03 | 주식회사 하이닉스반도체 | 센싱 지연회로 및 이를 이용한 반도체 메모리 장치 |
JP5580179B2 (ja) * | 2010-11-30 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
US9595307B2 (en) * | 2014-05-22 | 2017-03-14 | Samsung Electronics Co., Ltd. | Volatile memory device and system-on-chip including the same |
KR102660729B1 (ko) | 2016-10-28 | 2024-04-26 | 삼성전자주식회사 | 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법 |
US11495284B2 (en) * | 2020-07-17 | 2022-11-08 | Samsung Electronics Co., Ltd. | Memory device including bitline sense amplifier and operating method thereof |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63139425A (ja) * | 1986-12-01 | 1988-06-11 | Mitsubishi Electric Corp | インバ−タ回路 |
US5231319A (en) * | 1991-08-22 | 1993-07-27 | Ncr Corporation | Voltage variable delay circuit |
US5220221A (en) * | 1992-03-06 | 1993-06-15 | Micron Technology, Inc. | Sense amplifier pulldown circuit for minimizing ground noise at high power supply voltages |
KR960009956B1 (ko) * | 1994-02-16 | 1996-07-25 | 현대전자산업 주식회사 | 반도체 소자의 감지 증폭기 |
JPH09120675A (ja) * | 1995-08-18 | 1997-05-06 | Hitachi Ltd | 半導体集積回路 |
US5773999A (en) * | 1995-09-28 | 1998-06-30 | Lg Semicon Co., Ltd. | Output buffer for memory circuit |
KR100226254B1 (ko) * | 1996-12-28 | 1999-10-15 | 김영환 | 반도체 메모리소자의 감지증폭기 인에이블신호 발생회로 |
JPH10254578A (ja) * | 1997-03-13 | 1998-09-25 | Fujitsu Ltd | 半導体集積回路 |
JP3087677B2 (ja) * | 1997-02-28 | 2000-09-11 | 日本電気株式会社 | 半導体装置 |
JPH10302467A (ja) | 1997-04-22 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置 |
KR100271626B1 (ko) | 1997-05-31 | 2000-12-01 | 김영환 | 비트라인 센스앰프의 오버드라이빙방법 |
JPH11145800A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | Cmos型可変遅延回路及びその遅延時間の制御方法並びに半導体試験装置 |
KR100273274B1 (ko) * | 1998-01-21 | 2001-01-15 | 김영환 | 오버 드라이빙 제어회로 |
JP2000285676A (ja) | 1999-03-26 | 2000-10-13 | Fujitsu Ltd | オーバードライブ方式のセンスアンプを有するメモリデバイス |
JP2002074960A (ja) | 2000-08-24 | 2002-03-15 | Toshiba Microelectronics Corp | 半導体記憶装置 |
KR100376880B1 (ko) * | 2000-11-21 | 2003-03-19 | 주식회사 하이닉스반도체 | 센스 앰프 동작 제어회로 |
KR100551070B1 (ko) * | 2000-12-30 | 2006-02-10 | 주식회사 하이닉스반도체 | 전류효율과 안정성을 향상시킨 센스앰프 오버드라이브 회로 |
US6803803B1 (en) * | 2001-08-03 | 2004-10-12 | Altera Corporation | Method and apparatus for compensating circuits for variations in temperature supply and process |
JP4146628B2 (ja) * | 2001-08-23 | 2008-09-10 | 松下電器産業株式会社 | メモリシステム及び半導体集積回路 |
KR100510531B1 (ko) * | 2003-06-04 | 2005-08-26 | 삼성전자주식회사 | 동작 전원전압에 둔감한 지연 스테이지 및 이를 구비하는지연회로 |
KR100541367B1 (ko) * | 2003-07-15 | 2006-01-11 | 주식회사 하이닉스반도체 | 오버드라이빙 구조를 가진 반도체 메모리 소자 |
JP2005117442A (ja) * | 2003-10-09 | 2005-04-28 | Renesas Technology Corp | 半導体集積回路 |
US7005625B1 (en) * | 2004-12-06 | 2006-02-28 | Burle Technologies, Inc. | Low power stabilized voltage divider network |
KR100706623B1 (ko) * | 2005-01-14 | 2007-04-11 | 삼성전자주식회사 | 반도체 장치의 지연 조절회로 및 지연 조절방법 |
KR100753407B1 (ko) * | 2005-01-31 | 2007-08-30 | 주식회사 하이닉스반도체 | 블라인드 구조를 갖는 반도체 장치 |
JP2006252721A (ja) * | 2005-03-14 | 2006-09-21 | Elpida Memory Inc | オーバードライブ期間制御装置およびオーバードライブ期間決定方法 |
KR100571648B1 (ko) | 2005-03-31 | 2006-04-17 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 |
KR100673903B1 (ko) * | 2005-04-30 | 2007-01-25 | 주식회사 하이닉스반도체 | 비트라인 오버 드라이빙 스킴을 가진 반도체 메모리 소자 및 그의 비트라인 감지증폭기 구동방법 |
JP2007018648A (ja) * | 2005-07-11 | 2007-01-25 | Elpida Memory Inc | 半導体装置 |
-
2006
- 2006-06-29 KR KR1020060059068A patent/KR100825026B1/ko active IP Right Grant
- 2006-12-29 US US11/647,630 patent/US7567469B2/en active Active
-
2007
- 2007-05-23 JP JP2007136426A patent/JP2008010137A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100915066B1 (ko) * | 2008-03-13 | 2009-09-02 | 주식회사 하이닉스반도체 | 오버드라이빙 센스앰프 |
KR100945936B1 (ko) * | 2008-04-28 | 2010-03-05 | 주식회사 하이닉스반도체 | 센스앰프 제어회로 |
KR100940840B1 (ko) * | 2008-06-27 | 2010-02-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 센스앰프 구동회로 |
Also Published As
Publication number | Publication date |
---|---|
JP2008010137A (ja) | 2008-01-17 |
KR100825026B1 (ko) | 2008-04-24 |
US20080002501A1 (en) | 2008-01-03 |
US7567469B2 (en) | 2009-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100825026B1 (ko) | 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치 | |
JP4993912B2 (ja) | 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法 | |
KR100908814B1 (ko) | 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치 | |
US8804446B2 (en) | Semiconductor device having equalizing circuit equalizing pair of bit lines | |
KR20050009012A (ko) | 오버드라이빙 구조를 가진 반도체 메모리 소자 | |
KR100845776B1 (ko) | 반도체 메모리 장치의 센스앰프 제어회로 및 방법 | |
KR20170055596A (ko) | 반도체 장치 | |
KR100917642B1 (ko) | 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로 | |
KR100780633B1 (ko) | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 | |
JP5580179B2 (ja) | 半導体装置 | |
US7813191B2 (en) | Semiconductor memory device overdriving for predetermined period and bitline sense amplifying method of the same | |
KR20190059474A (ko) | 반도체 메모리 장치 | |
KR100733473B1 (ko) | 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법 | |
KR102468819B1 (ko) | 전압 공급 회로, 반도체 메모리 장치 및 그의 동작 방법 | |
KR100668869B1 (ko) | 반도체 메모리 장치의 프리차지 제어 회로 | |
KR20030048291A (ko) | 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어회로및 방법 | |
KR100855275B1 (ko) | 센스앰프 제어장치를 포함하는 반도체 메모리 장치 | |
KR101163045B1 (ko) | 워드라인 구동 회로 및 방법 | |
KR100863034B1 (ko) | 반도체 메모리 장치의 전원 레벨 제어 회로 | |
KR20050059790A (ko) | 감지증폭기의 오버 드라이빙 제어회로 | |
US7800424B2 (en) | Apparatus for supplying overdriving signal | |
KR100894488B1 (ko) | 반도체 메모리 소자 | |
KR100780634B1 (ko) | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 | |
KR20100125655A (ko) | 반도체 메모리 장치 | |
KR20090011184A (ko) | 반도체 메모리 소자와 그의 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140324 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160321 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170323 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180326 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 12 |