KR20070116068A - Ⅲ족 질화물 반도체 소자의 제조방법 - Google Patents

Ⅲ족 질화물 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20070116068A
KR20070116068A KR1020077022677A KR20077022677A KR20070116068A KR 20070116068 A KR20070116068 A KR 20070116068A KR 1020077022677 A KR1020077022677 A KR 1020077022677A KR 20077022677 A KR20077022677 A KR 20077022677A KR 20070116068 A KR20070116068 A KR 20070116068A
Authority
KR
South Korea
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
growth
Prior art date
Application number
KR1020077022677A
Other languages
English (en)
Other versions
KR101008856B1 (ko
Inventor
히토시 타케다
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20070116068A publication Critical patent/KR20070116068A/ko
Application granted granted Critical
Publication of KR101008856B1 publication Critical patent/KR101008856B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 목적은 우수한 정전내압특성 및 향상된 신뢰성을 갖는 Ⅲ족 질화물 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 제조방법에 있어서, Ⅲ족 질화물 반도체 소자는 Ⅲ족 질화물 반도체를 구성하는 n-형 층, 활성층 및 p-형 층을 이 순서대로 기판 상에 가지며, n-형 층의 성장 도중 또는/및 성장 후 및 활성층의 성장 전에 반도체의 성장속도를 저하시킨다.

Description

Ⅲ족 질화물 반도체 소자의 제조방법{PRODUCTION METHOD GROUP Ⅲ NITRIDE SEMICONDUCTOR ELEMENT}
(관련출원의 상호 참조)
본 출원은 35 U.S.C. §111(b)에 준하여 2005년 4월 15일 출원한 가출원 제60/671,494호 및 2005년 5월 23일에 출원한 가출원 제60/683,308호의 출원일의 이익을 35 U.S.C. §119(e) (1)에 따라 주장하면서 35 U.S.C.§111(a)하에 출원된 출원이다.
본 발명은 양호한 신뢰성을 보이고 발광 다이오드, 레이저 다이오드 및 수광소자 등에 적용되는 Ⅲ족 질화물 반도체 소자의 제조방법에 관한 것이다.
Ⅲ족 질화물 반도체는 직접 천이대역 구조를 갖고 가시광선에서 자외선까지의 에너지에 상응하는 밴드갭 에너지를 나타낸다. 이들 특징에 의하여, Ⅲ족 질화물 반도체는 현재 질화물 반도체와 병합한 형광물질을 함유한 청색 LED, 청록색 LED, 자외선 LED 및 백색 LED를 포함한 발광소자 제조에 적용된다.
질화물 단결정 그 자체만의 성장은 다음 이유들에 인해 어려운 것으로 여겨져 왔다. 단결정의 구성 성분인 질소는 해리 압력이 높으므로 초크랄스키법 등으로 단결정 내에 보유되지 못한다.
그러므로, Ⅲ족 질화물 반도체는 일반적으로 유기금속화학기상증착법(MOCVD)으로 제조된다. 이 기술은 반응 공간에 설치된 가열가능한 지그 상에 단결정 기판을 놓고, 원료 가스를 상기 기판의 표면에 공급함으로써 기판상에 질화물 반도체 단결정의 에피택시얼 필름을 성장시킨다. 단결정 기판은 사파이어 또는 탄화규소(SiC) 등으로 형성된다. 그러나, 질화물 반도체 단결정이 단결정 기판상에 직접 성장될지라도 기판 결정 및 단결정 사이의 결정 격자 부정합에 기인한 결정 결함이 질화물 반도체 단결정 필름 내에 많이 발생한다; 즉, 상기 에피택시얼 필름은 양호한 결정성을 보이지 못한다. 상술한 바를 고려하여, 에피택시얼 필름의 양호한 결정성을 얻을 수 있도록 기판과 질화물 반도체 단결정 에피택시얼 필름 사이에 결정 결함 발생을 억제하는 기능을 갖는 층(즉, 완충층에 상당하는 층)을 성장시키는 몇몇 방법이 제시되었다.
대표적인 방법 중에, 유기금속원료와 질소원을 400~600℃ 온도에서 동시에 기판에 공급함으로써, 저온 완충층을 형성하고; 이와 같이 형성된 완충층을 승온시킨 온도에서 열처리(즉, 결정화)를 하고; 목적하는 Ⅲ족 질화물 반도체 단결정을 완충층에 에피택시얼 성장을 시켰다(일본특허공개 평2-229476호 참조). 또한, Ⅲ족 금속 미립자를 기판의 표면에 퇴적시키는 제1 공정; 질소원 함유 분위기에서 미립자를 질화하는 제2 공정; 및 목적하는 Ⅲ족 질화물 반도체 단결정을 이렇게 질화된 미립자 상에 성장시키는 제3 공정을 포함하는 방법이 제안되었다(국제특허공개 WO 02/17369호 팜플렛 참조). 그러한 방법은 다소 양호한 결정성을 보이는 Ⅲ족 반도체 단결정을 제조할 수 있다.
또한, 반도체 소자의 성능을 더 향상시킬 목적으로 활성층의 결정성을 향상시키고 활성층의 두께를 균일하게 하기 위해서 반도체의 성장을 활성층의 성장 도중에 또는/및 성장 후에 중단시키는 것이 제안되었다(일본특허공개 2001-57442호 및 일본특허공개 2003-218034호 등 참조).
반도체 발광소자의 성능 평가용 중요 요소는 예를 들면, 발광파장, 발광강도와 정격전류의 적용하에서 순방향 전압 및 소자의 신뢰성이다. 신뢰성을 판단하는 중요한 지표는 정전내압특성이다. 최근, 전자업계에서 우수한 정전내압특성을 보이는 반도체 발광소자가 요구되고 있다.
본 발명의 목적은 우수한 정전내압특성 및 향상된 신뢰성을 갖는 Ⅲ족 질화물 반도체 소자의 제조방법을 제공하는 것이다.
본 발명은 다음을 제공한다.
(1) 기판상에 Ⅲ족 질화물 반도체로 이루어지는 n-형 층, 활성층 및 p-형 층을 이 순서대로 갖는 Ⅲ족 질화물 반도체 소자의 제조방법으로서, n-형 층의 성장 도중 또는/및 성장 후 및 활성층의 성장 전에 상기 반도체의 성장속도를 저하시키는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(2) (1)에 있어서, 상기 Ⅲ족 질화물 반도체의 저하된 성장속도는 1㎛/시 이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(3) (2)에 있어서, 상기 반도체의 성장이 중단되는 것(저하된 성장속도는 0이다)을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(4) (3)에 있어서, 상기 중단 중의 분위기는 질소원 및 캐리어 가스를 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(5) (1) 내지 (4) 중 어느 하나에 있어서, 상기 n-형 층은 n-형 접촉층 및 n-형 클래드층을 포함하고, 상기 n-형 클래드층은 In을 함유하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(6) (5)에 있어서, 상기 반도체의 성장속도는 상기 n-형 클래드층의 성장 전에 저하시키는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(7) (6)에 있어서, 상기 n-형 접촉층의 성장 후 및 n-클래드층의 성장 전에 상기 반도체의 성장을 중단시키는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(8) (1) 내지 (7) 중 어느 하나에 있어서, 상기 성장속도를 저하시키는 시간은 30초 이상 4시간 이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(9) (1) 내지 (8) 중 어느 하나에 있어서, 상기 반도체의 성장속도를 저하시킨 저성장 속도층의 두께가 100㎚ 이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(10) (1) 내지 (9) 중 어느 하나에 있어서, 상기 성장속도가 저하되어 있는 사이의 기판 온도가 성장속도를 저하시키기 직전 n-형 층이 성장하는 동안의 기판 온도 이상인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(11) (1) 내지 (10) 중 어느 하나에 있어서, 상기 성장속도가 저하되어 있는 사이의 기판 온도가 900~1400℃인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(12) (1) 내지 (11) 중 어느 하나에 있어서, 캐리어 가스는 수소함유 가스인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(13) (1) 내지 (12) 중 어느 하나에 있어서, 질소원의 유량은 1~20ℓ/min인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
(14) (1) 내지 (13) 중 어느 하나에 기재된 제조방법으로 제조된 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
(15) (14)에 기재된 상기 Ⅲ족 질화물 반도체 소자는 n-형 층에 부극이, p-형 층에 정극이 모두 형성된 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
본 발명의 기본적인 특성으로서 n-형 층의 성장 도중 또는/및 성장 후와 활성층의 성장 전에 반도체의 성장속도를 저하시키는 본 발명에 따라 우수한 정전내압특성과 향상된 신뢰성을 갖는 Ⅲ족 질화물 반도체 소자를 얻었다.
n-형 층의 성장 도중 또는/및 성장 후와 활성층의 성장 전에 반도체의 성장속도를 저하시킴으로써 정전내압특성이 왜 향상될 수 있는지는 명확하지 않다. 그러나, 미리 형성된 n-형 층의 표면을 상기 반도체의 성장속도를 저하시켜서 평탄화함으로써 그 후에 형성된 반도체층의 결정성이 개선되는 것으로 추정된다. 그럼에도 불구하고, 본 발명은 이 사상에 제한되지 않는다.
도 1은 일반적인 Ⅲ족 질화물 반도체 발광소자의 단면 구조를 도시한 모식도 이다.
도 2는 실시예 1에서 제조된 본 발명의 Ⅲ족 질화물 반도체 발광소자의 단면 구조를 도시한 모식도이다.
Ⅲ족 질화물 반도체 소자로서, 도 1에서 도시된 바와 같이 기판(1)에 완충층(2), n-형 층(3), 활성층(4) 및 p-형 층(5)이 연속적으로 결정성장되어 있고, 상기 활성층(4) 및 p-형 층은 에칭에 의해 부분적으로 제거되고 n-형 층은 노출되어 있으며, 남은 p-형 층(5) 상의 정극(10)과 노출된 n-형 층(3) 상의 부극(20)이 모두 형성된 구조가 공지되어 있다. 본 발명에 따른 제조방법은 상기 구조를 갖는 Ⅲ족 질화물 반도체 발광소자용으로 제한 없이 사용될 수 있다.
기판으로서, 사파이어 단결정(Al2O3: A면, C면, M면, R면), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정 또는 MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정, ZrB2 등의 붕소 화합물 단결정이 기판재료로서 공지되어 있다. 본 발명에서, 상기 공지 기판 재료를 포함한 어떤 기판 재료도 여하한 제한 없이 사용될 수 있다. 이들 중, 사파이어 단결정 및 SiC 단결정이 바람직하다. 기판의 면방위는 제한되지 않는다. 기판의 결정면은 특정 결정면에 대하여 기울어져 있거나 기울어져 있지 않을 수 있다.
기판상에, 상기한 일본특허공개 평2-229476호와 국제공개 WO 02/17369호 팜 플렛에 개시된 완충층을 통해서, 통상적으로 Ⅲ족 질화물 반도체로 이루어지는 n-형 층, 활성층 및 p-형 층이 적층된다. 완충층은 사용된 기판이나 에피택시얼 층의 성장 조건에 좌우될 필요가 없을 수 있다.
일반식 AlXGaYInZN1 -AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1 및 X＋Y＋Z=1, M은 질소(N)와 별개의 Ⅴ족 원소를 나타내고, 0≤A＜1)으로 나타내는 것들 등 다수의 Ⅲ족 질화물 반도체가 공지되어 있고, 본 발명에 의하면 특별한 제한 없이 상술한 주지의 Ⅲ족 질화물 반도체를 포함한 일반식 AlXGaYInZN1 -AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1, X＋Y＋Z=1. M은 질소(N)와 별개의 Ⅴ족 원소를 나타내고, 0≤A＜1)으로 나타내는 Ⅲ족 질화물 반도체가 사용될 수 있다.
Ⅲ족 질화물 반도체는 Al, Ga 및 In 외에 Ⅲ족 질화물 반도체를 함유할 수 있고, 필요하다면 Ge, Si, Mg, Ca, Zn, Be, P, As 및 B 등의 원소를 함유할 수 있다. 이들은 의도적으로 첨가한 원소에 한정되지 않고, 성막 조건 등에 좌우되는 불가피한 불순물 또는 원료 및 반응관 재질에 함유된 미량 불순물일 수 있다.
Ⅲ족 질화물 반도체의 성장 방법에는 특별히 제한은 없고, MOCVD(유기금속화학기상증착법), HVPE(하이브리드기상성장법) 또는 MBE(분자빔성장법) 등 Ⅲ족 질화물 반도체를 성장시키는 공지의 방법들 모두가 적용될 수 있다. MOCVD는 필름 두께 제어성 및 양산성의 면에서 바람직한 방법이다. MOCVD에 있어서, 수소(H2) 또는 질소(N2)는 캐리어 가스로서 사용되고, 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)이 Ga원(Ⅲ족 원료)으로서 사용되고, 트리메틸알루미늄(TMAl) 또는 트리에틸알루미 늄(TEAl)이 Al원(Ⅲ족 원료)으로서 사용되고, 트리메틸인듐(TMIn) 또는 트리에틸인듐(TEIn)이 In원(Ⅲ족 원료)으로서 사용되고, 암모니아(NH3) 또는 히드라진(N2H4)가 N원(Ⅴ족 원료)로서 사용된다. n-형 층에 사용된 도펀트는 n-형 층의 Si원으로서 모노실란(SiH4) 또는 디실란(Si2H6) 및 Ge원으로서 게르만 가스(GeH4) 또는 테트라메틸게르마늄((CH3)4Ge) 또는 테트라에틸게르마늄(C2H5)4Ge) 등 유기 게르마늄 화합물일 수 있다. MBE에 있어서, 원소 게르마늄은 도핑원으로서 사용될 수 있다. p-형 층에는 예를 들면, 비스시클로펜타디에닐마그네슘(Cp2Mg) 또는 비스에틸시클로펜타디에닐마그네슘((EtCP)2Mg)이 Mg원으로서 사용된다.
n-형 층은 통상 하도층, n-형 접촉층 및 n-형 클래드층으로 구성된다. n-형 접촉층은 또한 하도층 및/또는 n-형 클래드층으로서 사용될 수 있다. 하도층은 AlXGa1-XN층(0≤X≤1, 바람직하게는 0≤X≤0.5, 더욱 바람직하게는 0≤X≤0.1)으로 구성되는 것이 바람직하다. 두께는 적어도 0.1㎛가 바람직하고, 더욱 바람직하게는 적어도 0.5㎛이고 적어도 1㎛가 더 더욱 바람직하다. 이 범위 이상의 두께는 양호한 결정성을 갖는 AlXGa1 - XN층을 생성하기 쉽다. 하도층 두께의 상한은 본 발명의 목적을 위해 특별히 제한되지 않는다. 하도층은 1×1017~1×1019/㎤ 범위 내의 n-형 불순물로 도프될 수 있으나, 도프되지 않은 층(＜1×1017/㎤)이 양호한 결정성을 유지하는 점에서 바람직하다. n-형 불순물에는 특별한 제한은 없고, 예를 들면 Si, Ge 및 Sn을 들 수 있고, Si 및 Ge가 바람직하다.
하도층의 성장을 위한 성장 온도는 800~1200℃가 바람직하고, 1000~1200℃가 더욱 바람직하다. 이 성장 온도 범위 내의 성장으로 양호한 결정성을 얻을 수 있다. MOCVD 에피택시 반응기의 압력을 15~40kPa로 조정한다.
n-형 접촉층은 하도층과 동일하게 AlXGa1 - XN층(0≤X≤1, 바람직하게는 0≤X≤0.5, 더욱 바람직하게는 0≤X≤0.1)으로 구성되는 것이 바람직하다. n-형 불순물로 도프되는 것이 바람직하고, 부극과 양호한 옴 접촉(ohmic contact)의 유지, 크랙 발생 제어 및 양호한 결정성 유지 면에서 n-형 불순물 농도는 바람직하게는 1×1017~1×1019/㎤이고, 더욱 바람직하게는 1×1018~1×1019/㎤이다. n-형 불순물에는 특별한 제한은 없고, 예를 들면 Si, Ge 및 Sn을 들 수 있고, 이들 중 Si 및 Ge이 바람직하다. 성장 온도는 하도층의 온도와 동일하다.
하도층 및 n-형 접촉층으로 구성된 Ⅲ족 질화물 반도체는 바람직하게는 동일한 조성을 가지고, 총 두께는 1~20㎛의 범위 내로 설정하는 것이 바람직하고, 2~15㎛가 더욱 바람직하고, 3~12㎛가 더 더욱 바람직하다. 이 범위 내의 두께는 양호한 결정성을 유지하는 점에서 바람직하다.
n-형 클래드층은 n-형 접촉층 및 발광층 사이에 형성되는 것이 바람직한데, n-형 접촉층의 가장 바깥 면의 악화된 평탄성을 매울 수 있기 때문이다. n-형 클래드층은 AlGaN, GaN, GaInN 등으로 형성될 수 있다. 이들 구조의 헤테로 접합이나 복수회 적층으로서 초격자 구조를 형성할 수 있다. GaInN을 사용하는 경우, 발광층 의 GaInN보다 큰 밴드갭을 갖는 것이 당연히 바람직하다.
n-형 클래드층의 두께는 특별히 한정되지 않으나, 0.005~0.5㎛가 바람직하고, 0.005~0.1㎛가 더욱 바람직하다. n-형 클래드층의 n-형 도프 농도는 1×1017~1×1020/㎤가 바람직하고, 1×1018~1×1019/㎤가 더욱 바람직하다. 이 범위 내 도프 농도는 양호한 결정성 유지 및 소자의 작동 전압 저감의 면에서 바람직하다.
반도체의 성장속도는 n-형 층이 성장하는 도중 또는 n-형 층이 성장한 후 및 활성층의 성장 전에 저하된다. 성장속도의 저하는 1회 이상 실행될 수 있다. 성장속도의 저하는 하도층, n-형 접촉층 및 n-형 클래드층의 어느 하나에 대해서 실행될 수 있다. n-형 클래드층이 In을 함유하는 경우, 성장속도의 저하는 n-형 접촉층이 성장하는 도중 또는 성장 후 및 n-형 클래드층이 성장하기 전에 실행되는 것이 바람직한데, 기판 온도가 상승되면 성장속도를 저하시키는 중에 n-형 클래드층의 In이 분해되어 승화되기 때문이다.
저하된 성장속도는 1㎛/시 미만이 바람직하다. 저하된 성장속도가 1㎛/시 이상이면, 표면 평탄성 향상 효과가 얻어지지 않는다. 저하된 성장속도는 0.7㎛/시 이하인 것이 더욱 바람직하고, 0.5㎛/시 이하인 것이 가장 바람직하다. 본 발명에서 저하된 성장속도의 예는 0을 포함하는 것에 주의한다. 저하된 성장속도가 0일지라도, 본 발명의 효과를 얻을 수 있다. 이 경우, 반도체의 성장속도 저하는 반도체 성장의 중단을 의미한다. 실제로, 성장속도를 0으로 설정하여 반도체 성장을 중단시키면, 더욱 우수한 정전내압특성을 얻을 수 있다.
성장속도 저하 방법은 어떤 방법을 써도 좋다. 그 방법의 예는 Ⅲ족 원료의 양 저감, 성장 온도의 과도한 승온, 캐리어 가스의 유량 증가 등을 포함한다. 이들 중, Ⅲ족 원료의 양을 저감시키는 것을 이용하는 것이 바람직하다. 질소원이 동시에 저감시킬 수 있다. 그러나, 질소원이 저감되면, 미리 성장된 반도체가 분해될 수 있다. 따라서, 성장속도를 감소시키는 동안 일정 수준 이상 질소원이 계속 공급되는 것이 바람직하다. NH3 등 질소원의 유량은 1~20ℓ/min이 바람직하다. 질소원의 유량이 1ℓ/min 이하인 경우, 미리 성장된 반도체가 분해될 수 있다. 질소원의 유량이 20ℓ/min 이상인 경우, 효과의 차이는 작고 비용만 증가한다. 질소원의 유량은 3~18ℓ/min이 더욱 바람직하고, 5~15ℓ/min이 가장 바람직하다. 캐리어 가스에 대한 유량의 비는 1 미만이 바람직하고, 2/3 미만이 더욱 바람직하고, 1/2 미만이 특히 바람직하다.
동일하게, 성장 중단은 Ⅲ족 원료의 공급을 중단함으로써 실시하는 것이 바람직하다. 질소원은 동시에 저감될 수 있다. 그러나, 질소원이 저감되면, 미리 성장된 반도체가 분해될 수 있다. 따라서, 성장 중단 중에도 질소원 공급이 계속되는 것이 바람직하다. NH3 등 질소원의 유량은 상술하였다.
n-형 층의 통상의 성장과 동일하게 캐리어 가스는 H2와 N2의 혼합 가스가 바람직하다. H2가 풍부한 가스(즉, N2에 대한 H2의 유량비는 1 이상)가 바람직한데, 형성되는 반도체의 결정성이 향상되기 때문이다. N2에 대한 H2의 유량비는 1.5 이상 이 더욱 바람직하고, 2 이상이 가장 바람직하다.
요컨대, 캐리어 가스와 질소원을 연속적으로 흐르게 하고 Ⅲ족 원료의 양을 저하시킴으로써 반도체 성장속도의 저하를 실시하는 것이 바람직하다.
성장속도를 저하시키는 도중 기판의 온도는 성장속도를 저하시키기 직전 n-형 층의 성장 도중의 기판 온도 이상으로 유지하는 것이 바람직하다. 성장속도를 저하시키는 도중 기판 온도가 성장속도를 저하시키기 직전 n-형 층이 성장하는 도중의 기판 온도 미만이면, 정전내압특성이 덜 향상된다. 성장속도를 저하시키는 동안 기판 온도는 900~1400℃가 바람직하다. 기판 온도가 900℃ 미만이면, 정전내압특성이 덜 향상된다. 기판 온도가 1400℃를 초과하면, 미리 성장된 반도체층의 결정성이 열화되거나 미리 성장된 반도체층의 표면 평탄성이 저하됨으로써, 그 위에 형성된 반도체층의 결정성이 열화된다.
반도체의 성장속도가 저하된 저성장 속도층의 두께는 100㎚ 이하가 바람직하다. 100㎚ 두께에서 성장을 시키면, 생산성이 감소하고 정전내압특성이 더 향상되는 것을 기대할 수 없다. 저성장속도층의 두께는 75㎚ 이하가 더욱 바람직하고, 50㎚ 이하가 가장 바람직하다. 상술한 바와 같이 본 발명의 저하된 성장속도의 예는 0을 포함하고, 이 경우 저성장 속도층의 두께는 0이다.
반도체의 성장속도를 저하시키는 시간은 30초~4시간이 바람직하다. 시간은 30초 미만이면, 정전내압특성은 거의 향상되지 않는다. 저하가 4시간 이상 실시되면, 생산성은 감소하고 정전내압특성이 더 향상되는 것을 기대할 수 없다. 반도체의 성장속도를 저하시키는 시간은 5분~1시간 30분이 더욱 바람직하고, 15분~1시간 이 가장 바람직하다.
n-형 층에 적층된 활성층으로서, Ⅲ족 질화물 반도체, 바람직하게는 Ⅲ족 질화물 반도체 Ga1 -sInsN(0＜s＜0.4)가 통상 본 발명에서 사용된다. 활성층의 두께는 특별히 한정되지 않지만, 양자효과로 얻어진 두께, 즉 임계 필름 두께가 적절하고, 그 두께는 예를 들면 1~10㎚가 바람직하고, 2~6㎚가 더욱 바람직하다. 이 범위 내 두께는 발광 출력의 면에서 바람직하다. 활성층은 상술한 바와 같은 단일양자우물(SQW) 구조 또는 우물층으로서 상술한 Ga1 - sInsN와 밴드갭 에너지가 우물층 보다 큰 AlcGa1 -cN(0≤c＜0.3 및 b＞c) 배리어 층을 포함하는 다중양자우물(MQW) 구조 일 수 있다. 우물층 및 배리어층은 불순물로 도프될 수도 있다.
AlcGa1 - cN 배리어층의 성장 온도는 양호한 결정성을 위해 거의 700℃가 바람직하고, 800~1100℃가 더욱 바람직하다. GaInN층은 600~900℃에서 성장하는 것이 바람직하고, 700~900℃가 더욱 바람직하다. 즉, 성장 온도는 양호한 MQW 결정성을 위해 층들 사이에서 변동하는 것이 바람직하다.
p-형 층은 통상 p-형 클래드층과 p-형 접촉층으로 구성된다. 또한, p-형 접촉층은 p-형 클래층으로서 이용할 수 있다. p-형 클래드층은 활성층보다 밴드갭 에너지가 큰 조성을 갖고, 활성층 중에 캐리어를 포함하고 있는 한 특별히 제한은 없으나, AldGa1 -dN(0＜d≤0.4, 바람직하게는 0.1≤d≤0.3)이 바람직하다. 이와 같은 AlGaN으로 구성된 p-형 클래드층은 활성층 중에 캐리어를 포함하는 면에서 바람직 하다. p-형 클래드층의 두께는 특별히 제한은 없으나, 1~400㎚가 바람직하고, 5~100㎚가 더욱 바람직하다. p-형 클래드층의 p-형 도프 농도는 1×1018~1×1021/㎤가 바람직하고, 1×1019~1×1020/㎤가 더욱 바람직하다. 이 범위 내의 p-형 도프 농도는 결정성의 저하없이 양호한 p-형 결정을 얻을 수 있다.
p-형 접촉층은 적어도 AleGa1 -eN(0≤e＜0.5, 바람직하게는 0≤e≤0.2, 더욱 바람직하게는 0≤e≤0.1)을 함유하는 Ⅲ족 질화물 반도체층이다. 이 범위 내에서 Al 조성이 양호한 결정성 및 정극과의 양호한 옴 접촉의 유지 면에서 바람직하다. p-형 도펀트 농도는 1×1018~1×1021/㎤, 특히 5×1019~5×1020/㎤가 양호한 옴 접촉의 유지, 크랙 생성 방지 및 양호한 결정성 유지의 면에서 바람직하다. p-형 불순물은 특별히 제한되지 않으나, Mg 등이 바람직하다. 두께는 특별히 제한되지 않으나, 0.01~0.5㎛가 바람직하고, 0.05~0.2㎛가 더욱 바람직하다. 이 범위 내의 두께는 발광 출력의 면에서 바람직하다.
n-형 접촉층 및 p-형 접촉층은 이 기술 분야에서 사용되는 공지의 수단으로 각각 정극 및 부극과 함께 형성된다. 각 구조는 어떠한 제한도 없이 종래 공지의 구조들을 포함하는 어떠한 구조이어도 좋다.
본 발명의 Ⅲ족 질화물 반도체 소자는 우수한 정전내압특성을 갖고 있기 때문에, 발광소자 또는 수광소자를 상기 소자를 사용하여 제조할 때 수율이 향상된다. 상기 기술을 이용하여 제작된 칩을 장착한 전자기기(예, 휴대전화, 디스플레이 패널, 인스트루먼트 판넬); 및 전자기기가 장착된 차, 컴퓨터, 게임기 등의 신뢰성이 향상된다.
실시예
본 발명을 실시예와 비교예를 통해 더욱 자세히 설명할 것이나, 이들 실시예들에 의해 본 발명이 한정되는 것은 아니라는 것을 이해해야 한다.
(실시예 1)
도 2는 이 실시예에서 제작된 Ⅲ족 질화물 반도체 발광소자의 단면 구조를 도시한 모식도이다.
사파이어 기판(1)과 상기 기판(1)상에 연속적으로 적층된 Ⅲ족 질화물 반도체층을 포함하는 적층 구조는 다음 과정을 통해 종래의 저압 MOCVD를 이용하여 형성되었다. 우선, (0001)-사파이어 기판(1)은 고주파(RF) 인덕션 히터에 의해 성막온도에서 가열된 고순도 흑연(반도체용) 서셉터 상에 배치하였다. 서셉터 상에 배치된 사파이어 기판을 스테인레스스틸제 기상 에피택시 반응기 중에 배치하여, 상기 반응기에 질소를 퍼지하였다.
기상 에피택시 반응기에서 질소를 8분 동안 통과시킨 후, 기판(1)을 실온에서 600℃까지 인덕션 히터로 10분에 걸쳐 가열하였다. 기판(1)을 600℃로 유지하면서 반응기 내부의 압력을 1.5×104Pa로 조정하기 위해 수소 가스와 질소 가스를 기상 에피택시 반응기 중에 흐르게 하였다. 이들 온도/압력 조건하에서 2분 동안 기 판을 방치하여 기판(1)의 표면을 열세정(thermal cleaning)을 하였다. 열세정을 완료한 후, 질소 가스의 공급을 중단하였으나 수소는 계속해서 반응기에 공급하였다.
이어서, 기판(1)을 수소 분위기에서 1,120℃까지 가열하였다. 1,120℃ 온도가 유지되는 것을 확인한 후, 트리메틸알루미늄(TMA) 증기를 수반하는 수소 가스를 기상 에피택시 반응기에 8분 30초 동안 공급하였다. 이 단계를 통해서, 공급된 TMA는 반응기 내부벽 상의 질소 함유 퇴적물이 분해되어 방출된 N원자와 반응을 일으킴으로써, 사파이어 기판(1) 상에 수 ㎚의 두께를 갖는 알루미늄 질화물(AlN) 박막으로 구성된 완충층(2)이 부착된다. TMA 증기를 수반하는 수소 가스를 기상 에피택시 반응기에 공급하는 것을 중단함으로써 AlN의 성장을 완료시켰다. 조건을 4분 동안 유지하여서 반응기에 남은 TMA 증기를 완전히 제거하였다.
이어서, 암모니아(NH3) 가스를 15ℓ/min으로 기상 에피택시 반응기에 공급하였다. 4분이 경과한 후, 서셉터 온도는 암모니아 가스를 흐르게 하면서 1040℃까지 감소시켰다. 서셉터 온도가 1040℃임을 확인한 후, 온도를 안정화하였다. 다음으로, 증기 에피택시 반응기에 트리메틸 갈륨(TMG)의 공급을 개시하고 언도프 GaN을 포함하는 하도층(3a)을 1시간 동안 성장시켰다. 하도층(3a)의 두께는 2㎛로 하였다. 그 때, H2 및 N2를 캐리어 가스로서 사용하였다. N2에 대한 H2의 유량비는 5이고 총유량은 40ℓ/min이었다.
이어서, 기판 온도를 1120℃까지 승온시키고 안정화시켰다. 다음, 테트라메틸 게르마늄((CH3)4Ge)을 18초 동안 공급하고 18초 동안 중단하였다. 그 사이클을 100회 반복하였다. 두께가 2.0㎛이고 Ge 농도가 주기적으로 변화하고 Ge 고농도층과 Ge 저농도층이 교대로 적층된 Ge-도프 GaN을 포함하는 n-형 접촉층(3b)을 형성하였다. 전체 n-형 접촉층에서 평균 캐리어 농도는 5×1018cm-3이었다.
n-형 접촉층(3b)의 성장 후, 성장 온도, 캐리어 가스의 유량 및 암모니아의 유량의 변화없이 기상 에피택시 반응기에 TMG 및 (CH3)4Ge의 공급 감소만으로 30분 동안 0.06㎛/시의 성장속도로 성장속도가 저하된 저성장 속도층(3b')을 성장시켰다(즉, 두께가 30㎚이다).
저성장 속도층(3b')을 성장시킨 후, 언도프 In0 .03Ga0 .97N을 함유하는 n-형 클래드층(3c)을 온도 750℃에서 적층시켰다. n-형 클래드층(3c)을 갈륨원으로서 트리에틸 갈륨(TEG) 및 인듐원으로서 트리메틸 인듐(TMI)을 사용하여 성장시켰다. 그 층의 두께는 18㎚로 하였다.
이어서, 기판(1)의 온도를 730℃로 설정하고 GaN을 포함하는 6층의 배리어층(4a)과 In0 .25Ga0 .75N을 포함하는 5층의 우물층(4b)을 포함하는 5주기 구조를 갖는 다중양자우물 구조 활성층(4)을 클래드층(3c)에 형성하였다. 다중양자우물구조 활성층(4)에 있어서, 우선, 배리어층(4a)을 형성하여 n-형 클래드층(3c)과 접합시켰다.
GaN을 함유하는 배리어층(4a)을 갈륨원으로서 트리에틸 갈륨(TEG)을 사용하여 성장시켰다. 상기 층은 두께가 8㎚이고 도프하지 않았다. In0 .25Ga0 .75N을 포함하 는 우물층(4b)을 갈륨원으로서 트리에틸 갈륨(TEG) 및 인듐원으로서 트리메틸 인듐(TMI)를 사용하여 성장시켰다. 그 층은 두께가 2.5㎚이고 도프하지 않았다.
다중양자우물 구조의 활성층(4) 상에 마그네슘(Mg)으로 도프된 Al0 .07Ga0 .93N을 포함하는 p-형 클래드층(5c)을 형성하였다. 그 층 두께는 10㎚이었다. p-형 클래드층(5c) 상에 Mg로 도프된 GaN을 함유하는 p-형 접촉층(5b)을 더 형성하였다. 비스-시클로펜타디에닐 Mg를 Mg 도핑원으로서 사용하였다. p-형 접촉층(5b)에서 정공농도가 8×1017cm-3이 되도록 Mg를 첨가하였다. p-형 접촉층(5b)의 두께는 170㎚이었다.
p-형 접촉층(5b)의 성장이 종료된 후, 인덕션 히터에 대한 전력공급을 중단하고, 기판(1)을 약 20분에 걸쳐 실온까지 냉각시켰다. 상기 온도를 낮추면서, 기상 에피택시 반응기 중 분위기를 질소만으로 구성하였다. 기판(1)의 온도가 실온까지 떨어진 것을 확인한 후, 적층 구조를 기상 에피택시 반응기에서 꺼냈다. 그 순간, 상기 p-형 접촉층(5b)은 p-형 캐리어(Mg)를 전기적으로 활성화시키기 위한 어닐링 효과가 없을지라도 이미 p-형 전도성을 나타내었다.
다음으로, 공지의 포토리소그래피 기술과 통상의 건식 에칭 기술을 사용하여서, n-형 접촉층(3b) 중에서 고농도로 Ge 원자를 함유한 층을 부극(20)이 형성되는 영역에 노출하였다. 고농도로 Ge 원자를 함유한 상기 층의 노출된 표면상에 그 위에 티탄과 금이 적층된(반도체측상이 티탄) 부극(20)을 형성하였다. 일반적인 진공 증착 수단과 공지의 포토리소그래피 수단을 사용하여서 적층된 구조의 잔존 p-형 접촉층(5b)의 전체 표면상에 반도체측부터 백금과 금을 연속적으로 적층한 정극(10)을 형성하였다.
이 후, 적층 구조를 정방형(350㎛×350㎛)의 LED 칩으로 절단하고 각 칩을 리드프레임 상에 배치하고, 리드프레임에서 LED 칩으로 소자구동전류가 흐르도록 금도선을 리드프레임에 연결하였다.
리드프레임을 통해서 부극(20)과 정극(10) 사이에 순방향으로 통과함으로써 순방향 전류 20mA에서 상기 칩은 순방향 전압 3.5V를 나타내었다. 순방향 전류 20mA에서 청색 발광대의 발광 중심 파장은 460㎚이었다. 일반적인 적분구를 통해 측정할 때, 칩에서 발광된 광의 발광강도는 5mW이었다. 따라서, 높은 발광강도를 얻는 Ⅲ족 질화물 반도체 발광소자를 성공적으로 제조하였다.
얻어진 발광소자의 표면상의 20점 중 20점 모두가 2000V 이상의 정전항복전압을 갖는다는 것을 인체 모델(HB model)을 사용한 정전내압측정(ESD)이 보여주었다.
(실시예 2)
성장 온도, 캐리어 가스의 유량과 암모니아 가스의 유량 변화없이 n-형 접촉층(3b)이 성장된 후 기상 에피택시 반응기에 TMG와 (CH3)4Ge의 공급을 완전하게 중단하는 것을 제외하고, Ⅲ족 질화물 반도체의 발광소자를 실시예 1과 동일하게 제조하였다. 그러므로, 이 실시예에서는 저성장 속도층(3b')이 없었다.
얻어진 발광소자는 실시예 1과 동일한 방식으로 평가하였다. 칩은 순방향 전 류 20mA에서 순방향 전압 3.5V를 나타냈다. 순방향 전류가 20mA일 때 청색대 발광대의 발광 중심 파장은 460㎚이었다. 일반적인 적분구를 통해서 측정할 때 칩에서 발광된 광의 발광강도는 5mW이었다. 따라서, 높은 발광강도를 얻는 Ⅲ족 질화물 반도체 발광소자를 성공적으로 제조하였다. 정전내압측정(ESD)에 있어서, 얻어진 발광소자의 표면의 20점 중의 20점 모두는 2000V 이상의 정전항복전압을 갖는다.
(실시예 3)
n-형 접촉층이 총 두께의 절반까지 성장한 후, 즉, 테트라메틸 게르마늄((CH3)4Ge)을 18초 동안 공급하고 18초 동안 공급을 중단하는 것으로 구성된 각 사이클을 반복적으로 실시하여 50 사이클 후에, 성장 온도, 캐리어 가스의 유량 및 암모니아 가스의 유량의 변화없이 기상 에피택시 반응기에 TMG와 ((CH3)4Ge)의 공급을 30분간 중지하는 것을 제외하고, Ⅲ족 질화물 반도체 발광소자를 실시예 2와 동일하게 제조하였다. 즉, 이 실시예에서 n-형 접촉층(3b)의 성장 도중 및 성장 직후, 두 번 반도체층의 성장을 중단하였다.
얻어진 발광소자를 실시예 1과 동일한 방식으로 평가하였다. 칩은 순방향 전류 20mA에서 순방향 전압 3.5V를 나타내었다. 순방향 전류 20mA에서 청색 발광대의 발광 중심 파장은 460㎚이었다. 일반적인 적분구를 통해서 측정할 때 칩에서 발광된 광의 발광강도는 5.2mW이었다. 따라서, 높은 발광강도를 얻는 Ⅲ족 질화물 반도체 발광소자를 성공적으로 제조하였다. 정전내압측정(ESD)에 있어서, 얻어진 발광소자의 표면의 20점 중의 20점 모두는 2000V 이상의 정전항복전압을 갖는다.
(비교예)
n-형 접촉층(3b)의 성장 직후 기판 온도를 750℃까지 내린 후 n-형 클래드층(3c)의 성장을 시키는 것을 제외하고 Ⅲ족 질화물 반도체 발광소자를 실시예 1과 동일한 방식으로 제조하였다.
얻어진 발광소자를 실시예 1과 동일한 방식으로 평가하였다. 칩은 순방향 전류 20mA에서 순방향 전압 3.5V를 나타내었다. 순방향 전류 20mA에서 청색 발광 대의 발광 중심 파장은 460㎚이었다. 일반적인 적분구로 측정할 때 칩에서 발광된 광의 발광강도는 5mW이었다. 따라서, 높은 발광강도를 얻는 Ⅲ족 질화물 반도체 발광소자를 성공적으로 제조하였다. 그러나, 정전내압측정(ESD)에 있어서 얻어진 발광소자의 표면 상에 20점 중의 3점만이 2000V 이상의 정전항복전압을 갖는다.
본 발명에 따른 Ⅲ족 질화물 반도체 소자는 발광 다이오드 또는 레이저 다이오드 및 수광소자 등의 발광소자에 적용하면 우수한 정전내압특성을 갖는 안정한 소자를 생산할 수 있게 한다. 그러므로, 산업상 잠재력이 크다.

Claims (15)

  1. 기판상에 Ⅲ족 질화물 반도체로 이루어지는, n-형 층, 활성층 및 p-형 층을 이 순서대로 갖는 Ⅲ족 질화물 반도체 소자의 제조방법으로서: n-형 층의 성장 도중 또는/및 성장 후 및 활성층의 성장 전에 상기 반도체의 성장속도를 저하시키는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 Ⅲ족 질화물 반도체의 저하된 성장속도는 1㎛/시 이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 반도체의 성장이 중단되는 것(저하된 성장속도가 0이다)을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 중단 중의 분위기는 질소원 및 캐리어 가스를 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 n-형 층은 n-형 접촉층 및 n-형 클래드층을 포함하고, 상기 n-형 클래드층은 In을 함유하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 반도체의 성장속도는 상기 n-형 클래드층의 성장 전에 저하시키는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 n-형 접촉층의 성장 후 및 n-형 클래드층의 성장 전에 상기 반도체의 성장을 중단시키는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 성장속도를 저하시키는 시간은 30초 이상 4시간 이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 반도체의 성장속도를 저하시킨 저성장 속도층의 두께가 100㎚ 이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 성장속도가 저하되어 있는 사이의 기판 온도가 성장속도를 저하시키기 직전 n-형 층이 성장하는 동안의 기판 온도 이상인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  11. 제 1 항에 있어서,
    상기 성장속도가 저하되어 있는 사이의 기판 온도가 900~1400℃인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  12. 제 1 항에 있어서,
    캐리어 가스는 수소함유 가스인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  13. 제 1 항에 있어서,
    질소원의 유량은 1~20ℓ/min인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자의 제조방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 제조방법으로 제조된 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
  15. 제 14 항에 기재된 상기 Ⅲ족 질화물 반도체 소자는 n-형 층에 부극이, p-형 층에 정극이 각각 형성된 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
KR1020077022677A 2005-04-07 2006-04-06 Ⅲ족 질화물 반도체 소자의 제조방법 KR101008856B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005110915 2005-04-07
JPJP-P-2005-00110915 2005-04-07
JPJP-P-2005-00139596 2005-05-12
JP2005139596 2005-05-12

Publications (2)

Publication Number Publication Date
KR20070116068A true KR20070116068A (ko) 2007-12-06
KR101008856B1 KR101008856B1 (ko) 2011-01-19

Family

ID=38719651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077022677A KR101008856B1 (ko) 2005-04-07 2006-04-06 Ⅲ족 질화물 반도체 소자의 제조방법

Country Status (5)

Country Link
US (1) US20090140286A1 (ko)
EP (1) EP1869717B1 (ko)
KR (1) KR101008856B1 (ko)
TW (1) TWI360234B (ko)
WO (1) WO2006109840A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
JP5136437B2 (ja) * 2009-01-23 2013-02-06 住友電気工業株式会社 窒化物系半導体光素子を作製する方法
JP2011054935A (ja) * 2009-06-19 2011-03-17 Rohm & Haas Electronic Materials Llc ドーピング方法
JP7043802B2 (ja) * 2017-11-16 2022-03-30 住友電気工業株式会社 垂直共振型面発光レーザ、垂直共振型面発光レーザを作製する方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424467B2 (ja) * 1996-11-21 2003-07-07 松下電器産業株式会社 窒化ガリウム系化合物半導体の製造方法
JP3721674B2 (ja) * 1996-12-05 2005-11-30 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体基板の製造方法
JPH10214959A (ja) * 1997-01-29 1998-08-11 Furukawa Electric Co Ltd:The 半導体装置
US6147363A (en) * 1997-12-25 2000-11-14 Showa Denko K.K. Nitride semiconductor light-emitting device and manufacturing method of the same
JP2000156544A (ja) * 1998-09-17 2000-06-06 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
JP2001057442A (ja) 1999-08-19 2001-02-27 Sharp Corp Ｉｉｉ−ｖ族窒化物半導体の製造方法
JP2001196702A (ja) * 2000-01-11 2001-07-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
GB2372635B (en) 2000-08-18 2005-01-19 Showa Denko Kk Method of fabricating group-III nitride semiconductor crystals.
JP3714188B2 (ja) * 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
JP4331906B2 (ja) * 2001-12-26 2009-09-16 日本碍子株式会社 Ｉｉｉ族窒化物膜の製造方法
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP2003218469A (ja) * 2002-01-22 2003-07-31 Toshiba Corp 窒化物系半導体レーザ装置
JP2004055741A (ja) * 2002-07-18 2004-02-19 Sanyo Electric Co Ltd 光半導体素子

Also Published As

Publication number Publication date
US20090140286A1 (en) 2009-06-04
TW200701527A (en) 2007-01-01
EP1869717B1 (en) 2017-01-04
EP1869717A1 (en) 2007-12-26
EP1869717A4 (en) 2012-07-25
TWI360234B (en) 2012-03-11
WO2006109840A1 (en) 2006-10-19
KR101008856B1 (ko) 2011-01-19

Similar Documents

Publication Publication Date Title
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
KR100902576B1 (ko) Ｎ형 ⅲ족 질화물 반도체 적층구조
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
US8174042B2 (en) Method of growing semiconductor heterostructures based on gallium nitride
US8227284B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
US9040319B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
US7727873B2 (en) Production method of gallium nitride-based compound semiconductor multilayer structure
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
KR20110045056A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
EP1673815B1 (en) Group iii nitride semiconductor element and semiconductor devices incorporating the same
US7521777B2 (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
KR101008856B1 (ko) Ⅲ족 질화물 반도체 소자의 제조방법
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP2006344930A (ja) Ｉｉｉ族窒化物半導体素子の製造方法
JP3752739B2 (ja) 発光素子
CN100576586C (zh) 制造ⅲ族氮化物半导体元件的方法
JP4010318B2 (ja) 発光素子
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
JPH09148626A (ja) ３−５族化合物半導体の製造方法
JP3788344B2 (ja) ３−５族化合物半導体の生産性向上方法
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2000174336A (ja) ＧａＮ系半導体発光素子およびその製造方法
JP2002141616A (ja) 窒化物半導体の成長方法及びその方法により得られる素子

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090219

Effective date: 20100415

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 10