KR20070085777A - 부품 실장 장치 및 부품 실장 방법 - Google Patents

부품 실장 장치 및 부품 실장 방법 Download PDF

Info

Publication number
KR20070085777A
KR20070085777A KR1020077012670A KR20077012670A KR20070085777A KR 20070085777 A KR20070085777 A KR 20070085777A KR 1020077012670 A KR1020077012670 A KR 1020077012670A KR 20077012670 A KR20077012670 A KR 20077012670A KR 20070085777 A KR20070085777 A KR 20070085777A
Authority
KR
South Korea
Prior art keywords
mounting
component
height
stage
substrate
Prior art date
Application number
KR1020077012670A
Other languages
English (en)
Other versions
KR101153053B1 (ko
Inventor
슈이치 히라타
마코토 모리카와
신야 마루모
야스하루 우에노
다카후미 쓰지사와
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20070085777A publication Critical patent/KR20070085777A/ko
Application granted granted Critical
Publication of KR101153053B1 publication Critical patent/KR101153053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53187—Multiple station assembly apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

부품 실장 장치(2)는, 높이 위치가 고정되어, 기판(5)을 유지하는 스테이지(41)와, 칩(2)을 해제 가능하게 유지하고, 스테이지(41) 위쪽의 고정된 제1기준 높이 위치 HB1로부터 스테이지(41)를 향해서 하강하여, 유지한 칩(2)을 기판(5) 또는 실장 완료된 칩(2)에 실장하는 실장 헤드(48)를 구비한다. 제어 장치(14)는, 제1기준 높이 위치 HB1로부터의 거리에 대응하는 실장 기준 높이 Hn을 산출하는 실장 기준 높이 산출부(103)와, 적어도 실장 기준 높이 Hn과 실장 헤드(48)에 유지되어 있는 칩(2)의 두께 PTn에 근거하여 목표 이동 높이 ZTAGn을 산출하는 제1목표 이동 높이 산출부(104)를 구비하고, 실장 헤드(48)를 제1기준 높이 위치 HB1로부터 목표 이동 높이 ZTAGn까지 하강시켜서 칩(2)을 기판(5) 또는 실장 완료된 칩(2)에 실장시킨다.

Description

부품 실장 장치 및 부품 실장 방법{COMPONENT MOUNTING APPARATUS AND COMPONENT MOUNTING METHOD}
본 발명은, 부품 실장 장치 및 부품 실장 방법에 관한 것이다. 특히, 본 발명은, 기판에 복수의 IC 칩(chip) 등의 부품을 적중(積重)해서 실장(實裝)하는 스택(stack) 실장을 위한 장치 및 방법에 관한 것이다.
특허 문헌 1에는, 기판에 대하여 IC 칩을 실장하기 위한 부품 실장 장치가 개시되어 있다. 이 부품 실장 장치는, 장치 바깥으로부터 장치 내에 기판을 공급하기 위한 로더(loader), 기판을 유지하는 실장 스테이지(mounting stage), 로더로부터 실장 스테이지 상에 기판을 반입하는 기판 반입 장치, 실장 스테이지 상에 유지된 기판에 IC 칩을 실장하는 실장 헤드(mounting head), 부품 공급부로부터 실장 헤드까지 IC 칩을 반송(搬送)하는 반송 헤드, IC 칩이 실장 완료된 기판을 장치 내에서 장치 바깥으로 배출하는 언로더(unloader), 및 IC 칩이 실장 완료된 기판을 실장 스테이지로부터 언로더에 반출하는 기판 반출 장치를 구비하고 있다.
최근에, 고기능화, 고집적화 등을 위해서, 기판에 복수의 IC 칩 등의 부품을 적중해서 실장하는 스택 실장에 대한 요구가 높아지고 있다. 스택 실장에서는, 부품의 장착이나, 언더필(underfill) 등의 액상재(液狀材) 도포의 기준이 되는 높이 가, 부품을 실장할 때마다 변화된다. 그러나, 이 스택 실장의 특징을 고려해 효율적으로 스택 실장을 실행 가능한 부품 실장 장치는 제공되지 않고 있다.
(특허 문헌 1)
일본국 특개2004-186182호 공보
(발명이 해결하려고 하는 과제)
본 발명은, 스택 실장을 효율적으로 실행할 수 있는, 부품 실장 장치 및 부품 실장 방법을 제공하는 것을 과제로 한다.
(과제를 해결하기 위한 수단)
본 발명의 제1특징은, 기판에 복수 개의 부품을 적중해서 실장하는 부품 실장 장치로서, 높이 위치가 고정되어, 상기 기판을 유지하는 스테이지와, 상기 부품을 해제 가능하게 유지하고, 상기 스테이지 위쪽의 고정된 제1기준 높이 위치로부터 상기 스테이지를 향해서 하강하여, 유지한 상기 부품을 상기 기판 또는 실장 완료된 상기 부품에 실장하는 실장 헤드와, 상기 제1기준 높이 위치로부터 상기 기판 또는 실장 완료된 상기 부품까지의 거리에 대응하는 실장 기준 높이를 산출하는 실장 기준 높이 산출부와, 적어도 상기 실장 기준 높이 산출부가 산출한 상기 실장 기준 높이와 상기 실장 헤드에 유지되어 있는 상기 부품의 두께에 근거하여 제1목표 이동 높이를 산출하는 제1목표 이동 높이 산출부와, 상기 부품을 유지한 상기 실장 헤드를 상기 제1기준 높이 위치로부터 상기 제1목표 이동 높이까지 하강시켜서 상기 기판 또는 상기 실장 완료된 부품에, 유지한 상기 부품을 실장시키는 제어부를 구비하는, 부품 실장 장치를 제공한다.
실장 기준 높이 산출부가 제1기준 높이 위치로부터 기판 또는 실장 완료된 부품까지의 거리에 대응하는 실장 기준 높이를 산출하고, 제1목표 이동 높이 산출부가 실장 기준 높이를 사용해서 제1목표 이동 높이를 산출한다. 실장 헤드는, 제1기준 높이 위치로부터 제1목표 이동 높이까지 하강해서 기판 또는 상기 실장 완료된 부품에, 유지한 부품을 실장한다. 따라서, 실장 완료된 부품의 개수, 즉 기판 상에 실장 완료된 부품의 단(段) 수가 증가할수록, 제1목표 이동 높이가 상승하여, 제1기준 높이 위치에 가깝게 된다. 환언하면, 기판 상에 실장된 부품의 단 수가 증가함에 따라, 이어서 실장되는 부품을 유지한 실장 헤드가 제1의 기준적 높이 위치로부터 스테이지를 향해서 하강하는 양이 자동적으로 조절된다. 그 결과, 복수의 부품을 연속적으로 스택 실장하는 것이 가능하게 되어, 효율적으로 스택 실장을 실행할 수 있다.
구체적으로는, 상기 실장 헤드는, 상기 부품을 유지하는 유지부와, 이 유지부가 상기 제1기준 높이 위치 방향으로 변위 가능한 기부(基部)와, 상기 부품의 실장 시의 상기 유지부의 상기 기부에 대한 변위하는 양인 실제 압입량(押入量)을 검출하는 제1센서를 구비하고, 상기 실장 기준 높이 산출부는, 적어도 상기 실제 압입량에 근거해서 상기 실장 기준 높이를 산출한다.
대안으로서는, 상기 실장 헤드는, 상기 제1기준 높이 위치를 기준으로 하는 상기 부품의 실장 시의 상기 실장 헤드의 높이인 실제 이동 높이를 검출하는 제2센서를 구비하고, 상기 실장 기준 높이 산출부는, 적어도 상기 실제 이동 높이에 근거해서 상기 실장 기준 높이를 산출한다.
부품 실장 장치는, 적어도 상기 실장 헤드에 유지된 부품과 상기 기판을 인식 가능한 인식 카메라를 또한 구비하고, 상기 제어부는, 상기 인식 카메라에 의한 상기 기판의 인식 결과를 사용해서, 상기 실장 헤드에 유지된 부품의 상기 실장 완료된 부품에 대한 위치 결정을 실행해도 좋다. 또한, 부품 실장 장치는, 상기 실장 헤드에 유지된 부품과 상기 기판에 실장 완료된 최하단의 부품을 인식 가능한 인식 카메라를 또한 구비하고, 상기 제어부는, 상기 인식 카메라에 의한 상기 최하단의 부품의 인식 결과를 사용해서, 상기 실장 헤드에 유지된 부품의 상기 실장 완료된 부품에 대한 위치 결정을 실행해도 좋다. 동일한 대상, 즉 기판이나 최하단의 부품을 기준으로 해서 실장 완료된 부품에 대한 실장되는 부품의 위치 결정을 실행함으로써, 고정밀도의 스택 실장을 안정적으로 실행할 수 있다. 또한, 부품 실장 장치는, 적어도 상기 실장 헤드에 유지된 부품과 상기 실장 완료된 부품 중 최상단의 것을 인식 가능한 인식 카메라를 또한 구비하고, 상기 제어부는, 상기 인식 카메라에 의한 상기 최상단의 부품의 인식 결과를 사용해서, 상기 실장 헤드에 유지된 부품의 상기 실장 완료된 부품에 대한 위치 결정을 실행해도 좋다.
부품 실장 장치는, 상기 스테이지 위쪽의 고정된 제2기준 높이 위치로부터 상기 스테이지를 향해서 하강하고, 상기 기판 또는 실장 완료된 상기 부품에 대하여 액상재를 도포하기 위한 도포 헤드를 또한 구비해도 좋다. 이 경우, 상기 제어부는, 적어도 상기 실장 기준 높이에 근거해서 제2목표 이동 높이를 산출하는 제2목표 이동 높이 산출부를 또한 구비하고, 상기 도포 헤드를 상기 제2기준 높이 위치로부터 상기 제2목표 이동 높이 산출부가 산출한 상기 제2의 목표 높이까지 하강시켜서 상기 기판 또는 실장 완료된 상기 부품에 상기 액상재를 도포시킨다.
본 발명의 제2특징은, 기판에 복수 개의 부품을 적중해서 실장하는 부품 실장 장치로서, 상기 기판을 유지하는 승강 가능한 스테이지와, 상기 부품을 해제 가능하게 유지하고, 상기 스테이지 위쪽의 제1기준 높이 위치로부터 상기 스테이지를 향해서 하강하여, 유지한 상기 부품을 상기 기판 또는 실장 완료된 상기 부품에 실장하는 실장 헤드와, 상기 제1기준 높이 위치로부터 상기 기판 또는 실장 완료된 상기 부품까지의 거리에 대응하는 실장 기준 높이를 일정하게 유지하도록, 상기 제1기준 높이 위치로부터의 상기 스테이지의 높이인 스테이지 높이를 산출하는 스테이지 높이 산출부와, 적어도 상기 실장 기준 높이와 상기 실장 헤드에 유지되어 있는 상기 부품의 두께에 근거하여 제1목표 이동 높이를 산출하는 제1목표 이동 높이 산출부를 구비하고, 상기 스테이지를 상기 스테이지 높이 산출부가 산출한 상기 스테이지 높이까지 하강시킨 후, 상기 부품을 유지한 상기 실장 헤드를 상기 제1기준 높이 위치로부터 상기 제1목표 이동 높이 산출부가 산출한 상기 제1목표 이동 높이까지 하강시켜서 상기 기판 또는 상기 실장 완료된 부품에, 유지한 상기 부품을 실장시키는 제어부를 구비하는, 부품 실장 장치를 제공한다.
스테이지 높이 산출부가 제1기준 높이 위치로부터 기판 또는 실장 완료된 부품까지의 거리에 대응하는 실장 기준 높이를 일정하게 유지하도록, 제1기준 높이 위치로부터 스테이지까지의 높이인 스테이지 높이를 산출한다. 산출된 스테이지 높이 위치까지 스테이지가 하강한 후, 실장 기준 높이를 사용해서 산출한 제1목표 이동 높이까지 실장 헤드가 하강하여, 기판 또는 실장 완료된 부품에 실장 헤드가 유지한 부품이 실장된다. 환언하면, 실장 완료된 부품의 개수, 즉 기판 상에 실장 완료된 부품의 단 수가 증가할수록, 스테이지가 하강해서 기준 높이 위치로부터 떨어지고, 그것에 의해서 자동적으로 일정하게 유지되는 실장 기준 높이를 기준으로 해서 실장 헤드가 기판 또는 실장 완료된 기판에 부품을 실장한다. 따라서, 복수의 부품을 연속적으로 스택 실장하는 것이 가능하게 되어, 효율적으로 스택 실장을 실행할 수 있다.
구체적으로는, 상기 실장 헤드는, 상기 부품을 유지하는 유지부와, 이 유지부가 상기 기준 높이 위치 방향으로 변위 가능한 기부와, 상기 부품의 실장 시의 상기 유지부의 상기 기부에 대한 변위하는 양인 실제 압입량을 검출하는 제1센서를 구비하고, 상기 스테이지 높이 산출부는, 적어도 상기 실제 압입량에 근거해서, 상기 스테이지 높이를 산출한다.
대안으로서는, 상기 실장 헤드는, 상기 제1기준 높이 위치를 기준으로 하는 상기 부품의 실장 시의 상기 실장 헤드의 높이인 실제 이동 높이를 검출하는 제2센서를 구비하고, 상기 스테이지 높이 산출부는, 적어도 상기 실제 이동 높이에 근거해서 상기 스테이지 높이를 산출한다.
부품 실장 장치는, 상기 스테이지 위쪽의 고정된 제2기준 높이 위치로부터 상기 스테이지를 향해서 하강하고, 상기 기판 또는 실장 완료된 상기 부품에 대하여 액상재를 도포하기 위한 도포 헤드를 또한 구비해도 좋다. 이 경우, 상기 제어부는, 적어도 상기 실장 기준 높이에 근거해서 제2목표 이동 높이를 산출하는 제2목표 이동 높이 산출부를 또한 구비하고, 상기 도포 헤드를 상기 제2기준 높이 위치로부터 제2목표 이동 높이 산출부가 산출한 상기 제2목표 이동 높이까지 하강시켜서 상기 기판 또는 실장 완료된 상기 부품에 상기 액상재를 도포시킨다.
본 발명의 제3특징은, 기판에 복수 개의 부품을 적중해서 실장하는 부품 실장 방법으로서, 상기 기판을 유지하는, 높이 위치가 고정된 스테이지를 설치하고, 상기 부품을 해제 가능하게 유지하여, 유지한 상기 부품을 상기 기판 또는 실장 완료된 상기 부품에 실장하는 실장 헤드를 설치하고, 상기 스테이지 위쪽의 기준 높이 위치로부터 상기 기판 또는 실장 완료된 상기 부품까지의 거리에 대응하는 실장 기준 높이를 산출하여, 적어도 상기 실장 기준 높이와 상기 실장 헤드에 유지되어 있는 상기 부품의 두께에 근거하여 제1목표 이동 높이를 산출하고, 상기 부품을 유지한 상기 실장 헤드를 상기 기준 높이 위치로부터 상기 목표 이동 높이까지 하강시켜서 상기 기판 또는 상기 실장 완료된 부품에, 유지한 상기 부품을 실장시키는, 부품 실장 방법을 제공한다.
본 발명의 제4특징은, 기판에 복수 개의 부품을 적중해서 실장하는 부품 실장 방법으로서, 상기 기판을 유지하는, 승강(昇降) 가능한 스테이지를 설치하고, 상기 부품을 해제 가능하게 유지하여, 유지한 상기 부품을 상기 기판 또는 실장 완료된 상기 부품에 실장하는 실장 헤드를 설치하고, 상기 스테이지 위쪽의 기준 높이 위치로부터 상기 기판 또는 실장 완료된 상기 부품까지의 거리에 대응하는 실장 기준 높이를 일정하게 유지하도록, 상기 기준 높이 위치로부터의 상기 스테이지의 높이인 스테이지 높이를 산출하고, 적어도 상기 실장 기준 높이와 상기 실장 헤드에 유지되어 있는 상기 부품의 두께에 근거하여 목표 이동 높이를 산출하고, 상기 스테이지를 상기 스테이지 높이까지 하강시켜, 상기 부품을 유지한 상기 실장 헤드를 상기 기준 높이 위치로부터 상기 목표 이동 높이까지 하강시켜서 상기 기판 또는 상기 실장 완료된 부품에, 유지한 상기 부품을 실장시키는, 부품 실장 방법을 제공한다.
(발명의 효과)
본 발명의 제1특징의 부품 실장 장치 및 제3특징의 부품 실장 방법에서는, 실장 완료된 부품의 개수, 즉 기판 상에 실장 완료된 부품의 단 수가 증가함에 따라, 이어서 실장되는 부품을 유지한 실장 헤드가 스테이지를 향해서 하강하는 양이 자동적으로 조절된다. 그 결과, 복수의 부품을 연속적으로 스택 실장하는 것이 가능하게 되어, 효율적으로 스택 실장을 실행할 수 있다.
본 발명의 제2특징의 부품 실장 장치 및 제4특징의 부품 실장 방법에서는, 실장 완료된 부품의 개수, 즉 기판 상에 실장 완료된 부품의 단 수가 증가할수록, 스테이지가 하강하고, 그것에 의해서 실장 높이 위치가 자동적으로 일정하게 유지된다. 그 결과, 복수의 부품을 연속적으로 스택 실장하는 것이 가능하게 되어, 효율적으로 스택 실장을 실행할 수 있다. 또한, 실장 높이가 일정하게 되기 때문에, 실장 헤드와 부품과의 사이에 배치된 인식 카메라와 부품과의 작업 거리가 일정하게 유지된다. 그 결과, 인식 카메라에 의해 실장 완료된 부품을 고정밀도로 위치 인식할 수 있어, 실장 완료된 부품에 대한 더욱 고정밀도의 실장을 실현할 수 있다.
도 1은 본 발명의 제1실시형태에 관련하는 부품 실장을 나타내는 사시도.
도 2A는 반전(反轉) 헤드가 상향(上向)인 부품 반송 장치를 나타내는 사시도.
도 2B는 반전 헤드가 상향인 부품 반송 장치를 나타내는 사시도.
도 3은 실장 헤드를 나타내는 부분 확대도.
도 4는 제1실시형태에 있어서의 제어 장치를 나타내는 블록도.
도 5A는 IC 칩을 흡착면 측에서 본 사시도.
도 5B는 IC 칩을 실장면 측에서 본 사시도.
도 6은 스택 실장된 IC 칩의 일례를 나타내는 부분 단면도.
도 7은 제1실시형태에 관련하는 부품 실장 장치의 동작을 설명하기 위한 흐름도.
도 8A는 제1실시형태에 있어서의 제1단째의 실장을 설명하기 위한 개략도.
도 8B는 제1실시형태에 있어서의 제2단째의 실장을 설명하기 위한 개략도.
도 8C는 제1실시형태에 있어서의 제3단째의 실장을 설명하기 위한 개략도.
도 8D는 제1실시형태에 있어서의 제n단째의 실장을 설명하기 위한 개략도.
도 9는 본 발명의 제2실시형태에 있어서의 제어 장치를 나타내는 블록도.
도 10은 본 발명의 제2실시형태에 관련하는 부품 실장 장치의 동작을 설명하기 위한 흐름도.
도 11A는 제2실시형태에 있어서의 제1단째의 실장을 설명하기 위한 개략도.
도 11B는 제2실시형태에 있어서의 제2단째의 실장을 설명하기 위한 개략도.
도 11C는 제2실시형태에 있어서의 제3단째의 실장을 설명하기 위한 개략도.
도 11D는 제2실시형태에 있어서의 제n단째의 실장을 설명하기 위한 개략도.
도 12는 본 발명의 제3실시형태에 있어서의 제어 장치를 나타내는 블록도.
도 13은 본 발명의 제3실시형태에 관련하는 부품 실장 장치의 동작을 설명하기 위한 흐름도.
도 14는 본 발명의 제4실시형태에 있어서의 제어 장치를 나타내는 블록도.
도 15는 제4실시형태에 관련하는 부품 실장 장치의 동작을 설명하기 위한 흐름도.
도 16A는 제4실시형태에 있어서의 제1단째의 실장을 설명하기 위한 개략도.
도 16B는 제4실시형태에 있어서의 제2단째의 실장을 설명하기 위한 개략도.
도 16C는 제4실시형태에 있어서의 제3단째의 실장을 설명하기 위한 개략도.
도 16D는 제4실시형태에 있어서의 제n단째의 실장을 설명하기 위한 개략도.
도 17은 본 발명의 제5실시형태에 있어서의 제어 장치를 나타내는 블록도.
도 18은 본 발명의 제5실시형태에 관련하는 부품 실장 장치의 동작을 설명하기 위한 흐름도.
도 19는 본 발명의 제6실시형태에 있어서의 제어 장치를 나타내는 블록도.
도 20은 본 발명의 제6실시형태에 관련하는 부품 실장 장치의 동작을 설명하기 위한 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
1: 부품 실장 장치 2: IC 칩
2a: 흡착면 2b: 실장면
3: 패드(pad) 4: 범프(bump)
5: 기판 11: 부품 공급부
12: 기판 이동부 13: 실장부
14: 제어 장치 16: 스톡커(stocker)
17: 플레이트 이동 장치 18: 플레이트 배치 장치
19: 인식 카메라 20: 부품 이송 헤드 장치
22: 트레이(tray) 23: 플레이트(plate)
25: 플레이트 압압체(押壓體) 26, 28, 30: 모터
27: XY 로봇 29, 32: X축 로봇
33: 헤드 프레임(head frame) 34: 반전 헤드
35: 흡착 노즐 40: 실장 헤드 장치
41: 스테이지 42: 2 시야계(視野系) 인식 카메라
45: 모터 46: X축 로봇
47: 캐리지(carriage) 48: 실장 헤드
49: 직동(直動) 가이드 51: 베이스(base)
52: 볼 나사 53: 모터
54: 흡착 노즐(유지부) 56: 노즐 지지부(기부)
57: 모터 58: 스프링
59: 공기 공급원 60: 유로(流路)
61: 하강량 센서 64: 피스톤
65: 로드 셀(load cell) 66: 초음파 발신기
67: 히터 70: 도포 헤드
71: 모터 73: 도포 노즐
75, 76: 모터 77: XY 로봇
150: 승강 장치 151: 스테이지 높이 산출부
(제1실시형태)
이어서, 첨부 도면을 참조해서 본 발명의 실시형태를 상세히 설명한다.
도 1로부터 도 4는, 본 발명의 제1실시형태에 관련하는 부품 실장 장치(1)를 나타낸다. 이 부품 실장 장치(1)는, 기판에 복수의 IC 칩(부품)을 적중해서 실장하는 스택 실장을 실행하기 위한 것이다. 도 5A 및 도 5B를 참조하면, IC 칩(이하에, 「칩」이라고 약칭함)(2)은, 한쪽 면(흡착면)(2a)에 복수의 패드(예를 들면 Au 패드)(3)가 설치되고, 다른 쪽 면(실장면(2b))에 복수의 범프(예를 들면 Au 범프)(4)가 설치되어 있다. 도 6은 기판(5) 상에 스택 실장된 복수의 칩(2)의 일례를 나타낸다. 이 도 6에 나타낸 바와 같이, 기판(5)에도 패드(3)가 설치되어 있다. 기판(5) 상에 제1단째의 칩(2-1)이 실장되고, 그 위에 제2단째의 IC 칩(2-2)이 실장되어 있다. 이 예에서는 합계 4개의 칩(2-1∼2-4)이 스택 실장되어 있다. 제1단째의 칩(2-1)의 범프(4)는 기판(5)의 패드(3)에 접속되어 있다. 또한, 제2단째 이후 의 칩(2-1∼2-4)의 범프(4)는, 그것들이 실장되어 있는 칩(2)의 패드(3)에 접속되어 있다. 기판(5)과 제1단째의 칩(2)과의 간극(間隙), 및 칩(2-1∼2-4) 상호 간의 간극에는, 언더필 등의 액상재(6)가 도포되어 있다.
도 1을 참조하면, 부품 실장 장치(1)는, 칩(2)을 공급하는 부품 공급부(11), 기판(5)의 이동을 실행하는 기판 이동부(12), 기판(5)에 대한 칩(2)의 스택 실장 동작을 실행하는 실장부(13)를 구비한다. 또한, 부품 실장 장치(1)는, 부품 공급부(11), 기판 이동부(12), 및 실장부(13)의 동작을 제어하기 위한 제어 장치(14)를 구비한다.
부품 공급 회수부(11)는, 스톡커(16), 플레이트 이동 장치(17), 플레이트 배치 장치(18), 인식 카메라(19), 및 부품 이송 헤드 장치(20)를 구비한다.
스톡커(16)에는, 복수의 칩(2)이 취출(取出) 가능하게 배치된 트레이(22)를 구비하는 플레이트(23)가 복수 매(枚) 수용되어 있다.
플레이트 이동 장치(17)는, 스톡커(16)로부터 트레이(22)를 꺼내서 플레이트 배치 장치(18)에 이동시킨다.
플레이트 배치 장치(18)는, 승강 가능한 1쌍의 플레이트 압압체(25)와, 플레이트 압압체(25)의 아래쪽에 배치된 지지 기구(도시하지 않음)를 구비한다. 플레이트 압압체(25)가 상승 위치에 있으면, 플레이트 이동 장치(17)에 의해 플레이트 압압체(25)와 지지 기구와의 간극에 플레이트(23)를 출입시킬 수 있다. 한편, 플레이트 압압체(25)가 하강 위치에 있으면, 플레이트 압압체(25)와 지지 기구와의 사이에 플레이트(23)가 끼워지고, 그것에 의해서 플레이트(23)가 플레이트 배치 장 치(18)에 유지된다. 플레이트 배치 장치(18)는 구동용 모터(26)를 구비하는 Y축 로봇(27)에 의해 Y축 방향으로 이동 가능하다.
인식 카메라(19)는, 플레이트 배치 장치(18)의 위쪽에 배치되어 있다. 인식 카메라(19)는, 구동용 모터(28)를 구비하는 X축 로봇(29)에 탑재되어 있으며, X축 방향으로 이동 가능하다. 인식 카메라(19)는, 플레이트 배치 장치(18)에 유지된 플레이트(23) 상의 칩(2)의 위치를 광학적으로 인식한다.
부품 이송 헤드 장치(20)는, 구동용 모터(30)를 갖는 X축 로봇(32)을 구비하고, 이 X축 로봇(32)에 의해 헤드 프레임(33)이 X축 방향으로 이동한다. 헤드 프레임(33)의 X축 방향의 이동 범위는, 플레이트 배치 장치(18)에 대응하는 위치(칩 취급 위치 X1)로부터, 후술하는 실장 헤드 장치(40)에의 칩(2)의 수도(受渡)를 실행하는 위치(칩 수도 위치 X2)에 이른다. 도 2A 및 도 2B를 아울러 참조하면, 헤드 프레임(33)에는 반전 헤드(34)가 탑재되어 있다. 반전 헤드(34)는, 칩(2)을 해제 가능하게 흡착 유지하는 흡착 노즐(35)을 구비한다. 또한, 반전 헤드(34)는, 흡착 노즐(35)을 그것 자체의 축선 방향으로 승강시킨다. 또한, 반전 헤드(34)는 흡착 노즐(35)을 그 축선과 대략 직교하는 방향인 도시한 Y축 방향에 연장하는 회전 중심 주위로 회전한다. 따라서, 흡착 노즐(35)은, 도 2A에 나타내는 연직(鉛直) 방향 하향이 되는 자세와, 도 2B에 나타낸 바와 같이 연직 방향 상향이 되는 자세의 어느 하나에 설정할 수 있다.
기판 이동부(12)는, 부품 실장 장치(1)에 대한 기판(5)의 공급과 반출(搬出)을 실행한다. 상세하게는, 기판 이동부(12)는, 장치 바깥으로부터 장치 내에 기 판(5)을 공급하기 위한 로더, 로더로부터 후술하는 스테이지(41) 상에 기판(5)을 반입(搬入)하는 기판 반입 장치, 칩(2)을 실장 완료한 기판(5)을 장치 내에서 장치 바깥으로 배출하는 언로더, 및 칩(2)을 실장 완료한 기판(5)을 스테이지(41)로부터 언로더에 반출하는 기판 반출 장치를 구비한다.
실장부(13)는, 실장 헤드 장치(40), 스테이지(41), 및 2 시야계 인식 카메라(42)를 구비한다.
실장 헤드 장치(40)는, 모터(45)에 의해 작동하는 X축 로봇(46)에 의해 X축 방향으로 진퇴 이동 가능한 캐리지(47)를 구비한다. 이 캐리지(47)에 실장 헤드(48)가 부착되어 있다.
도 3을 아울러 참조하면, 캐리지(47)에는, 연직 방향(Z축 방향)에 연장하는 직동 가이드(49)가 설치되어 있으며, 이 직동 가이드(49)에 의해 캐리지(47)에 대하여 실장 헤드(48)의 베이스(51)가 연직 방향으로 이동 가능하게 지지되어 있다. 또한, 베이스(51)에는, 연직 방향에 연장하는 볼 나사(52)가 나사로 결합하는 암 나사부가 형성되어 있다. 볼 나사(52)가 모터(53)에 의해 회전 구동되면, 그 회전 방향에 따라서 실장 헤드(48)가 승강한다. 실장 헤드(48)의 승강 위치, 상세하게는 후술하는 제1기준 위치 HB1로부터의 이동 높이가, 하강량 센서(61)로 검출된다.
실장 헤드(48)는, 진공 펌프 P1의 진공 흡인력에 의해 칩(2)을 해제 가능하게 흡착 유지하는 흡착 노즐(유지부)(54)을 구비한다. 또한, 실장 헤드(48)는, 흡착 노즐(54)을 지지하는 노즐 지지부(기부)(56)를 구비한다. 흡착 노즐(54)은, 노 즐 지지부(56)에 내장된 모터(57)에 의해, 노즐 지지부(56)에 대하여 그것 자체의 축선 주위 회전(소위 θ 회전)이 가능하다. 또한, 흡착 노즐(54)은, 노즐 지지부(56)에 대하여 연직 방향(후술하는 제1기준 높이 위치 HB1의 방향)으로 승강 가능하다. 흡착 노즐(54)을 연직 방향 상향으로 힘을 가하는 스프링(58)이 설치되어 있다. 또한, 공기 공급원(59)으로부터 공기가 공급되는 유로(60)가 흡착 노즐(54)의 기단(基端) 측에 설치되어 있다. 흡착 노즐(54)의 선단(先端)에 하중이 작용하지 않는 상태에서는, 흡착 노즐(54)의 선단은 도 3으로 나타내는 초기 위치 PO1에 있다. 유지한 칩(2)을 통해서 흡착 노즐(54)에 대하여 연직 방향 상향의 하중이 작용하면, 흡착 노즐(54)은 유로(60) 내의 공기압에 저항해서 노즐 지지부(56)에 대하여 연직 방향 상향에 상대적으로 이동한다. 이 흡착 노즐(54)의 노즐 지지부(56)에 대한 이동량은 압입량 센서(62)에 의해 검출된다.
또한, 실장 헤드(48)는, 유로(60) 내의 피스톤(64)을 통해서, 흡착 노즐(54)에 작용하는 하중을 검출하는 로드 셀(65), 흡착 노즐(54)에서 흡착 유지한 칩(2)을 통해서 초음파 진동 에너지 및 열 에너지를 패드(3)와 범프(4)의 접합부나 액상재(6)에 공급하기 위한 초음파 발신기(66) 및 히터(67)를 구비한다.
실장 헤드 장치(40)의 캐리지(47)에는, 실장 헤드(48)와 함께, 언더필 등의 액상재를 기판(5)이나 칩(2)에 도포하기 위한 도포 헤드(70)가 탑재되어 있다. 이 도포 헤드(70)는, 모터(71)에 의해 캐리지(47)에 대하여 승강 가능하다. 액상재 공급원(72)으로부터 공급된 액상재(6)는, 도포 헤드(70)가 구비하는 연직 방향 하향 의 도포 노즐(73)에 의해 기판(5)이나 칩(2)에 도포된다.
스테이지(41)에는 흡착 구멍이 설치되어 있으며, 진공 흡인 기구(도시하지 않음)에 의해서 기판(5)을 그 상면에 해제 가능하게 유지할 수 있다. 또한, 스테이지(41)에는 기판 가열용의 히터(도시하지 않음)가 내장되어 있다. 또한, 스테이지(41)는 X축 및 Y축 방향의 구동용 모터(75, 76)를 구비하는 XY 로봇(77) 상에 설치되어 있다. 따라서, 스테이지(41)는 X축 및 Y축 방향으로 이동 가능하다. 단, 본 실시형태에서는 스테이지(41)의 연직 방향의 위치는 고정되어 있다.
2 시야계 인식 카메라(42)의 연직 방향의 위치는, 스테이지(41)와 실장 헤드(48)의 사이에 설정되어 있으며, 2 시야계 인식 카메라(42)는 실장 헤드(48)에 유지된 칩(2)과 스테이지(41) 상의 기판(5) 측의 양쪽을 광학적으로 인식한다. 또한, 2 시야계 인식 카메라(42)는 X축 방향 및 Y축 방향으로 이동한다.
이어서, 플레이트 배치 장치(18)에 유지된 플레이트(23)의 트레이(22)로부터 칩(2)이 픽업(pickup)되고, 또한 스테이지(41)에 유지된 기판(5) 또는 기판(5)에 실장 완료된 칩(2)에 실장될 때까지의 부품 실장 장치(1)의 동작을 설명한다.
우선, 인식 카메라(19)의 인식 결과에 근거해서 Y축 로봇(27) 및 X축 로봇(32)이 동작하여, 부품 이송 헤드 장치(20)의 흡착 노즐(35)이 소정의 칩(2)의 위쪽에 위치 결정된다. 이어서, 흡착 노즐(35)이 칩(2)을 향해서 하강하고, 흡착 노즐(35)에 의해 칩(2)이 흡착 유지된다. 이 때, 칩(2)의 실장면(2b)이 흡착 노즐(35)에 의해 유지된다. 그 후, 흡착 노즐(35)이 상승해서 플레이트(23)로부터 떨어진다. 이어서, X축 로봇(32)에 의해 반전 헤드(34)가 칩 취급 위치 X1로부터 칩 수도 위치 X2에 이동한다. 또한, X축 로봇(46)에 의해 실장 헤드(48)의 캐리지(47)가 칩 수도 위치 X2에 이동한다. 칩 수도 위치 X2에서는 반전 헤드(34)보다도 실장 헤드(48)가 위쪽에 위치한다.
이어서, 반전 헤드(34)에 의해 흡착 노즐(35)은 도 2A에 나타내는 하향 자세로부터 도 2B에 나타내는 상향 자세로 전환되어, 흡착 노즐(35)에 유지된 칩(2)은 흡착면(2a)이 상향으로 된다. 실장 헤드(48)는 모터(53)에 의해 반전 헤드(34)를 향해서 하강한다. 실장 헤드(48)의 흡착 노즐(54)이 반전 헤드(34)에 유지된 칩(2)의 흡착면(2a)에 맞닿으면, 진공 펌프 P1이 작동해서 흡착 노즐(54)이 칩(2)의 흡착을 시작하고, 거기에 계속해서 반전 헤드(34)의 흡착 노즐(54)이 칩(2)의 흡착을 해제한다. 이것에 의해, 반전 헤드(34)로부터 실장 헤드(48)에 칩(2)이 수도된다. 반전 헤드(34)는 칩 취급 위치 X1에 복귀하여, 다음 칩(2)의 픽업 동작을 실행한다.
반전 헤드(34)로부터 칩(2)이 수도된 실장 헤드(48)는, X축 로봇(46)에 의해 스테이지(41)의 위쪽으로 이동한다. 2 시야계 인식 카메라(42)의 인식 결과에 근거해서, X축 로봇(46) 및 XY 로봇(77)이 동작하고, 도포 헤드(70)의 도포 노즐(73)이 기판(5) 또는 실장 완료된 칩(2)에 대하여 위치 결정된다. 모터(71)에 의해 도포 헤드(70)가 하강한 후, 액상재 공급원(72)으로부터의 액상재가 도포 노즐(73)로부터 기판(5) 또는 실장 완료된 칩(2)에 대하여 도포된다.
이어서, 2 시야계 인식 카메라(42)의 인식 결과에 근거해서, X축 로봇(46) 및 XY 로봇(77)이 동작하고, 실장 헤드(48)의 흡착 노즐(54)에 유지된 칩(2)이 기 판(5) 또는 실장 완료된 칩(2)에 대하여 위치 결정된다. 모터(53)가 동작해서 실장 헤드(48)가 스테이지(41)를 향해서 하강하고, 흡착 노즐(54)에 유지된 칩(2)의 실장면(2b)이 기판(5) 또는 실장 완료된 칩(2)에 맞닿은 후, 초음파 발생기(66)가 발생하는 초음파 및 히터(67)가 발생하는 열에 의해 패드(3)와 범프(4)가 접합되는 동시에, 액상재가 고화(固化)된다.
이상의 동작의 반복에 의해, 기판(5) 상에 복수의 칩(2)이 적층된다.
이어서, 스택 실장을 실현하기 위해서 제어 장치(14)가 실행하는 실장부(13)의 제어를 상세히 설명한다.
우선, 도 8A로부터 도 8D를 참조해서 제어에 사용하는 파라미터를 설명한다.
각각의 칩(2)의 두께는 기호 PTn으로 나타낸다. 여기서 변수 n은 1 이상의 정수이며, 기판(5)으로부터 몇 단째의 칩인가를 나타낸다. 예를 들면, PT1은 기판(5)에 직접 실장되는 제1단째의 칩(2)(칩(2-1))의 두께를 나타낸다. 또한, PT2는 제1단째의 칩(2-1) 상에 실장되는 제2단째의 칩(2)(칩(2-2))의 두께를 나타낸다. n의 최대치는 nmax로서 나타낸다. 따라서, 기판(5) 상에는 칩(2-1)∼칩(2-nmax)까지의 nmax개의 칩이 스택 실장된다.
전술한 바와 같이 본 실시형태에서는 스테이지(41)의 높이는 고정되어 있고, 실장 헤드(48)는 스테이지(41)의 위쪽에 위치하고 있다. 실장 헤드(48)는 스테이지(41) 위쪽의 일정한 높이 위치(홈 위치)로부터 스테이지(41)를 향해서 하강한다. 이 홈 위치에서의 실장 헤드(48)의 흡착 노즐(54) 하단의 높이 위치를 제1기준 높이 위치 HB1로 정의한다.
실장 헤드(48)와 마찬가지로, 도포 헤드(70)도 스테이지(41) 위쪽의 일정한 높이 위치(홈 위치)로부터 스테이지(41)를 향해서 하강한다. 단, 도포 헤드(70)의 홈 위치는, 실장 헤드(48)의 홈 위치보다도 거리 α만큼 아래쪽에 위치하고 있다. 이 홈 위치에서의 도포 헤드(70)의 도포 노즐(73) 하단의 높이 위치를 제2기준 높이 위치 HB2로 정의한다.
실장 기준 높이 Hn(n=1∼nmax)은, 제1기준 높이 위치 HB1로부터 기판(5) 또는 실장 완료된 칩(2)까지의 연직 방향의 거리에 대응한다. 본 실시형태에서는, 실장 기준 높이 Hn의 기준은 제1기준 높이 위치 HB1로서 연직 방향 하향을 정(正)으로 한다.
목표 이동 높이(제1목표 이동 높이) ZTAGn(n=1∼nmax)은, 칩(2)을 유지한 실장 헤드(48)가 스테이지(41)를 향해서 하강할 때의 하강량의 기준치이다. 또한, 목표 이동 높이(제2목표 이동 높이) DZTAGn(n=1∼nmax)은, 도포 헤드(70)가 스테이지(41)를 향해서 하강할 때의 하강량의 기준치이다. 본 실시형태에서는, 목표 이동 높이 ZTAGn, DZTAGn의 기준은, 각각 제1 및 제2기준 높이 위치 HB1, HB2로 하고, 또한 연직 방향 하향을 정으로 한다.
도 4는, 스택 실장을 실현하기 위해서 제어 장치(14)가 구비하는 구성을 나 타낸다. 우선, 데이터 저장부(101)에는, 각각의 단(段)의 칩(2) 두께 PTn, 제1 및 제2기준 높이 위치 HB1, HB2를 포함하는 제어에 필요한 여러 가지의 값이 미리 저장되어 있다. 초기 실장 기준 높이 검출부(102)는, 로드 셀(65) 및 하강량 센서(61)의 입력에 근거해서, 스테이지(41) 상에 유지된 기판(5)에 아직 1개의 칩(2)도 실장되지 않고 있는 상태에서의 실장 기준 높이 Hn(초기 실장 기준 높이 H1)을 검출한다. 또한, 실장 기준 높이 산출부(103)는, 초기 실장 기준 높이 검출부(102)에서 검출한 초기 실장 기준 높이 H1이나 데이터 저장부(101)에 저장되어 있는 값에 근거해서, 각각의 단에 있어서의 실장 기준 높이 Hn을 산출한다. 또한, 제1목표 이동 높이 산출부(104)는, 실장 기준 높이 산출부(103)가 산출한 실장 기준 높이 Hn이나 데이터 저장부(101)에 저장되어 있는 값에 근거해서, 각각의 단에 있어서의 실장 헤드(48)의 목표 이동 높이 ZTAGn을 산출해서 실장 헤드(48)에 출력한다. 또한, 제2목표 이동 높이 산출부(105)는, 실장 기준 높이 산출부(103)가 산출한 실장 기준 높이 Hn이나 데이터 저장부(101)에 저장되어 있는 값에 근거해서, 각각의 단에 있어서의 도포 헤드(70)의 목표 이동 높이 DZTAGn을 산출한다.
이어서, 도 7의 흐름도를 참조해서, 제어 장치(14) 및 실장부(13)의 동작을 설명한다. 우선, 단계 S7-1에 있어서, 초기 실장 기준 높이 H1의 측정이 실행된다. 상세하게는, 흡착 노즐(54)에 칩(2)을 유지하지 않은 상태의 실장 헤드(48)가 스테 이지(41) 상의 기판(5)(칩(2)은 아직 1개도 실장하지 않음)을 향해서 하강한다. 초기 실장 기준 높이 검출부(102)는 로드 셀(65)이 검출하는 하중의 변화로부터, 흡착 노즐(54)이 기판(5)에 맞닿은 것을 검출하고, 이 때의 하강량 센서(61)로부터의 입력 값으로부터 초기 실장 기준 높이 H1을 검출한다. 검출한 초기 실장 기준 높이 H1은 데이터 저장부(101)에 저장된다.
단계 S7-2∼S7-11이 실제로 칩(2)을 기판(5)이나 실장 완료된 칩(2)에 실장하기 위한 처리이다. 우선, 단계 S7-2에 있어서 단 수를 나타내는 변수 n을 「1」로 설정한다.
단계 S7-3에서는, 실장 기준 높이 산출부(103)가 이하의 식(1)에 근거해서, 실장 기준 높이 Hn을 산출한다.
[식 1]
Figure 112007040960819-PCT00001
(1)
여기서 Hn은 제n단째의 실장 기준 높이, H1은 단계 S7-1에서 검출한 초기 실장 기준 높이를 나타낸다. 또한, 좌변 제2항은, 제1단째로부터 현재 단까지의 칩(2)의 두께의 합계를 나타내고, 전술한 바와 같이 각각의 단의 칩(2) 두께 PTn은 데이터 저장부(101)에 저장되어 있다.
이어서, 단계 S7-4에 있어서, 제1목표 이동 높이 산출부(104)가 이하의 식(2)에 근거하여, 실장 헤드(48)의 목표 이동 높이 ZTAGn을 산출한다.
[식 2]
ZTAGn＝Hn－PTn (2)
여기서, ZTAGn은 제n단째 칩(2)을 실장할 때의 실장 헤드(48)의 목표 이동 높이, Hn은 단계 S7-3에서 산출한 제n단째의 실장 기준 높이, PTn은 제n단째의 칩(2) 두께이다.
단계 S7-5에서는, 제2목표 이동 높이 산출부(105)가 이하의 식(3)에 근거하여, 도포 헤드(70)의 목표 이동 높이 DZTAGn을 산출한다.
[식 3]
DZTAGn＝Hn－(α＋β) (3)
여기서, Hn은 단계 S7-3에서 산출한 제n단째의 실장 기준 높이, α는 제1기준 높이 위치 HB1과 제2기준 높이 위치 HB2의 차(差), 즉 흡착 노즐(54)의 하단과 도포 노즐(73)의 하단의 거리이다. 또한, β는 도포 노즐(73)과 기판(5)이나 칩(2)의 간섭을 방지하기 위한 오프셋 양(量)이다.
단계 S7-6에서는, 단계 S7-5에서 산출된 목표 이동 높이 DZTAGn만큼, 도포 헤드(70)가 스테이지(41)를 향해서 하강한다. 그 후, 단계 S7-7에 있어서, 도포 헤드(70)에 의한 도포 동작이 실행된다. 도포 노즐(73)로부터 기판(5)이나 실장 완료된 칩(2)에 액상재(6)가 도포된다.
단계 S7-8에서는, 단계 S7-4에서 산출된 목표 이동 높이 ZTAGn을 향해서 실장 헤드(48)가 하강한다. 보통은, 목표 이동 높이 ZTAGn만큼 하강하면 실장 헤드(48)의 흡착 노즐(54)에 유지된 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 맞닿는다. 단, 칩(2) 두께의 오차 등에 의해, 목표 이동 높이 ZTAGn까지 실장 헤드(48)가 하강하기 전에 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 맞닿을 가능성이 있다. 반대로, 목표 이동 높이 ZTAGn까지 실장 헤드(48)가 하강해도 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 맞닿지 않을 가능성이 있다. 그래서, 제어 장치(14)는 로드 셀(65)이 검출하는 하중에 의해, 칩(2)의 기판(5) 또는 실장 완료된 칩(2)과의 접촉을 감시한다. 제어 장치(14)는, 목표 이동 높이 ZTAGn에 도달하기 전에 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 접촉하면 실장 헤드(48)의 하강을 정지시킨다. 반대로, 목표 이동 높이 ZTAGn에 도달해도 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 접촉하지 않으면, 접촉이 검출될 때까지 실장 헤드(48)의 하강을 계속하게 한다.
이어서, 단계 S7-9에서는, 기판(5) 또는 실장 완료된 칩(2)에 대하여 실장 헤드(48)의 흡착 노즐(54)에 흡착 유지된 칩(2)(제n단째의 칩)이 실장된다.
그 후, 단계 S7-10에 있어서 n=nmax, 즉 최종 단의 칩(2)의 실장 완료가 아니라면, 단계 S7-11에 있어서 변수 n을 「1」만큼 증분(增分)해서 단계 S7-3∼7-9의 처리가 반복된다.
도 8A로부터 도 8D를 참조해서, 제어 장치(14) 및 실장부(13)의 동작을 더욱 상세히 설명한다.
도 8A는 제1단째의 칩(2-1)을 실장 전의 상태로 나타낸다. 이 도 8A에 나타낸 바와 같이, 제1단째의 실장 기준 높이 H1은 제1기준 높이 위치 HB1로부터 스테이지(41) 상에 유지된 기판(5)까지의 거리에 대응하고 있다. 또한, 제1단째의 실장 헤드(48)의 목표 이동 높이 ZTAG1은, 초기 실장 기준 높이 H1에서 제1단째의 칩(2-1)의 두께 PT1을 뺀 차(差)이다. 또한, 제1단째의 도포 헤드(70)의 목표 이동 높이 DZTAG1은, 도포 노즐(73)의 하단이 기판(5)으로부터 오프셋 β만큼 위쪽에 위치하는 값에 설정되어 있다.
도 8B 및 도 8C는, 각각 제2단째, 제3단째의 칩(2-2, 2-3)을 실장 전의 상태로 나타낸다. 이것들 도 8B 및 도 8C에 나타낸 바와 같이, 제2단째, 제3단째의 실장 기준 높이 H2, H3은 제1기준 높이 위치 HB1로부터 기판(5)에 실장 완료된 제1단째, 제2단째의 칩(2-1, 2-2)까지의 거리에 각각 대응하고 있다. 또한, 제2단째, 제3단째의 실장 헤드(48)의 목표 이동 높이 ZTAG2, ZTAG3은, 실장 기준 높이 H2, H3에서 칩(2-2, 2-3)의 두께 PT2, PT3을 뺀 차이다. 또한, 도포 헤드(70)의 목표 이동 높이 DZTAG2, DZTAG3은, 모두 도포 노즐(73)의 하단이 실장 완료된 칩(2-1, 2-2)으로부터 오프셋 β만큼 위쪽에 위치하는 값에 설정되어 있다.
도 8D는 제n단째의 칩(2-n)을 실장 전의 상태로 나타낸다. 이 도 8D에 나타 낸 바와 같이, 제n단째의 실장 기준 높이 Hn은 제1기준 높이 위치 HB1로부터 스테이지(41) 상에 유지된 기판(5) 또는 실장 완료된 칩(2)까지의 거리에 대응하고 있다. 또한, 제n단째의 실장 헤드(48)의 목표 이동 높이 ZTAGn은, 실장 기준 높이 Hn에서 제n단째의 칩(2-n), 즉 이번 실장하는 칩(2-n)의 두께 PTn을 뺀 차이다. 또한, 제n단째의 도포 헤드(70)의 목표 이동 높이 DZTAGn은, 도포 노즐(73)의 하단이 기판(5)으로부터 오프셋 β만큼 위쪽에 위치하는 값에 설정되어 있다.
이어서, 기판(5)이나 실장 완료된 칩(2)에 대한 칩(2)의 위치 결정에 대해서 상세히 설명한다. 전술한 바와 같이 도포 헤드(70)에 의해 액상재를 도포할 때에는, 제어부(14)는 2 시야계 인식 카메라(42)의 인식 결과에 근거해서 도포 헤드(70)를 Y축 방향으로 이동시키는 동시에 XY 로봇을 X축 방향으로 이동시키고, 그것에 의해서 도포 노즐(73)을 기판(5) 또는 실장 완료된 칩(2)에 대하여 위치 결정한다. 또한, 실장 헤드(48)에 의해 기판(5) 또는 실장 완료된 칩(2)에 칩(2)을 실장할 때에는, 제어부(14)는 2 시야계 인식 카메라(42)의 인식 결과에 근거해서 실장 헤드(48)를 X축 방향으로 이동시키는 동시에 XY 로봇(77)을 X축 방향 또는 Y축 방향으로 이동시켜, 흡착 노즐(54)에 유지된 칩(2)을 기판(5) 또는 실장 완료된 칩(2)에 대하여 위치 결정한다. 또한, 실장 헤드(48)에 의해 기판(5) 또는 실장 완료된 칩(2)에 칩(2)을 실장할 때에는, 제어부(14)는, 실장 헤드(48)를 X축 방향으로도 Y축 방향으로도 이동시키지 않고, 2 시야계 인식 카메라(42)의 인식 결과에 근거해서 XY 로봇(77)을 X축 방향 또는 Y축 방향으로 이동시키고, 그것에 의해서 흡착 노즐(54)에 유지된 칩(2)을 기판(5) 또는 실장 완료된 칩(2)에 대하여 위치 결정해도 좋다.
제1단째 칩(2-1)의 기판(5)에의 실장에 있어서의 도포 노즐(73)의 기판(5)에 대한 위치 결정의 때에는, 2 시야계 인식 카메라(42)는 기판(5)에 설치된 위치 인식 마크(5a)(도 1 참조)를 인식하고, 제어부(14)는 이 인식 결과를 기준으로 해서 위치 결정을 실행한다. 또한, 흡착 노즐(54)에 유지된 제1단째 칩(2-1)의 기판(5)에 대한 위치 결정의 때에는, 2 시야계 인식 카메라(42)는 기판(5)에 설치된 위치 인식 마크(5a)와 흡착 노즐(54)에 유지된 제1단째 칩(2-1)의 실장면(2b)에 설치된 위치 인식 마크(2d)(도 5B 참조)를 인식하고, 제어부(14)는 이 인식 결과를 기준으로 해서 위치 결정을 실행한다.
제2단째로부터 제nmax단째의 칩(2-1)∼칩(2-nmax)의 실장에 있어서의 이것들의 위치 결정의 때에 2 시야계 인식 카메라(42)가 무엇을 인식할지, 즉 무엇을 기준으로 위치 결정이 실행될지에 대해서는, 이하의 3개 특징이 있다.
제1특징으로서는, 제2단째로부터 제nmax단째의 칩(2-1)∼칩(2-nmax)의 실장 모두에 대해서, 도포 노즐(73)의 실장 완료된 칩(2)에 대한 위치 결정의 즈음에, 2 시야계 인식 카메라(42)는 기판(5)에 설치된 위치 인식 마크(5a)를 인식하고, 제어부(14)는 이 인식 결과를 기준으로 해서 위치 결정을 실행한다. 또한, 제2단째로부터 제nmax단째의 칩(2-1)∼칩(2-nmax)의 모두에 대해서, 흡착 노즐(54)에 유지된 칩(2)의 실장 완료된 칩(2)에 대한 위치 결정의 즈음에, 2 시야계 인식 카메라(42) 는 기판(5)에 설치된 위치 인식 마크(5a)와, 흡착 노즐(54)에 유지되어 칩(2)의 실장면(2b)에 설치된 위치 인식 마크(2d)를 인식하고, 제어부(14)는 이 인식 결과를 기준으로 해서 위치 결정을 실행한다. 제2단째로부터 제nmax단째의 칩(2-1)∼칩(2-nmax)의 모두에 대해서 동일한 위치 인식 마크(5a)를 기준으로 해서 실장 완료된 칩(2)에 대한 도포 노즐(73) 및 실장되는 칩(2)의 위치 결정을 실행함으로써, 고정밀도의 스택 실장을 안정적으로 실행할 수 있다.
제2특징으로서는, 제2단째로부터 제nmax단째의 칩(2-1)∼칩(2-nmax)의 실장 모두에 대해서, 도포 노즐(73)의 실장 완료된 칩(2)에 대한 위치 결정의 즈음에, 2 시야계 인식 카메라(42)는 기판(5)에 실장 완료된 제1단째(최하단) 칩(2-1)의 흡착면(2a)에 설치된 위치 인식 마크(2c)(도 5A 참조)를 인식하고, 제어부(14)는 이 인식 결과를 기준으로 해서 위치 결정을 실행한다. 또한, 2단째로부터 제nmax단째의 칩(2-1)∼칩(2-nmax)의 모두에 대해서, 흡착 노즐(54)에 유지된 칩(2)의 실장 완료된 칩(2)에 대한 위치 결정의 즈음에, 2 시야계 인식 카메라(42)는 제1단째(최하단) 칩(2-1)의 흡착면(2a)에 설치된 위치 인식 마크(2c)와 흡착 노즐(54)에 유지되어 칩(2)의 실장면(2b)에 설치된 위치 인식 마크(2d)를 인식하고, 제어부(14)는 이 인식 결과를 기준으로 해서 위치 결정을 실행한다. 제2단째로부터 제nmax단째의 칩(2-1)∼칩(2-nmax)의 모두에 대해서 동일한 칩(2-1)의 위치 인식 마크(2c)를 기준으로 해서 실장 완료된 칩(2)에 대한 도포 노즐(73) 및 실장되는 칩(2)의 위치 결 정을 실행함으로써, 고정밀도의 스택 실장을 안정적으로 실행할 수 있다. 또한, 이 제2특징을 채용할 경우, 제1단째의 칩(2-1)의 흡착면(2a)에 설치된 위치 인식 마크(2c)가 스택 실장 중에 항상 2 시야계 인식 카메라(42)의 시야에 들어가도록, 제1단째 칩(2-1)의 평면에서 보았을 때의 면적을 나머지 칩(2-1)∼칩(2-nmax)보다도 크게 설정할 필요가 있다.
제3특징으로서는, 제2단째로부터 제nmax단째의 칩(2-1)∼칩(2-nmax)의 실장 모두에 대해서, 도포 노즐(73)의 실장 완료된 칩(2)에 대한 위치 결정의 즈음에, 2 시야계 인식 카메라(42)는 실장 완료된 칩(2) 중 최상단의 것의 흡착면(2a)에 설치된 위치 인식 마크(2c)를 인식하고, 제어부(14)는 이 인식 결과를 기준으로 해서 위치 결정을 실행한다. 또한, 제2단째로부터 제nmax단째의 칩(2-1)∼칩(2-nmax)의 모두에 대해서, 흡착 노즐(54)에 유지된 칩(2)의 실장 완료된 칩(2)에 대한 위치 결정의 즈음에, 2 시야계 인식 카메라(42)는 실장 완료된 칩(2) 중 최상단의 것의 흡착면(2a)에 설치된 위치 인식 마크(2c)와 흡착 노즐(54)에 유지되어 칩(2)의 실장면(2b)에 설치된 위치 인식 마크(2d)를 인식하고, 제어부(14)는 이 인식 결과를 기준으로 해서 위치 결정을 실행한다. 예를 들면, 제2단째의 칩(2-2)의 실장 시에는, 기판(5)에 실장 완료된 제1단째의 칩(2-1)의 흡착면(2a)에 설치된 위치 인식 마크(2c)를 2 시야계 인식 카메라(42)가 인식한다. 또한, 제n단째의 실장 시에는, 실장 완료된 제n-1단째의 칩(2-(n-1))의 흡착면(2a)에 설치된 위치 인식 마크(2c)를 2 시야계 인식 카메라(42)가 인식한다.
또한, 도포 노즐(73)이나 흡착 노즐(54)에 유지된 칩(2)의 위치 결정에 있어서, 위치 인식 마크(2c, 2d, 5a)에 대신해서 칩(2)이나 기판(5)의 회로 패턴의 일부, 또는 칩(2)이나 기판(5)의 각이 진 가장자리부를 2 시야계 인식 카메라(42)로 인식해도 좋다.
이상과 같이, 본 실시형태의 부품 실장 장치(1)에서는, 실장 완료된 칩(2)의 개수, 즉 기판(5) 상에 실장 완료된 칩(2)의 단 수가 증가할수록, 기준 실장 높이 Hn이 상승하고, 그것에 따라 실장 헤드(48)의 목표 이동 높이 ZTAGn도 상승하여, 제1기준 높이 위치 HB1로 다가온다. 환언하면, 기판(5) 상에 실장된 칩(2)의 단 수의 증가에 따라, 이어서 실장되는 칩을 유지한 실장 헤드(48)가 제1기준적 높이 위치 HB1로부터 스테이지(41)를 향해서 하강하는 양이 제어 장치(14)에 의해서 자동적으로 조절된다. 따라서, 복수의 칩(2)을 연속적으로 스택 실장하는 것이 가능하게 되어, 효율적으로 스택 실장을 실행할 수 있다.
(제2실시형태)
도 9에 본 발명의 제2실시형태에 있어서의 제어 장치(14)를 나타낸다. 본 실시형태에서는, 데이터 저장부(101)에 각각의 단의 설정 압입량 PHSETn이 저장되어 있다. 설정 압입량 PHSETn은, 흡착 노즐(54)에 칩(2)을 유지한 실장 헤드(48)가 제1기준 높이 위치 HB1로부터 기판(5) 또는 실장 완료된 칩(2)을 향해서 하강할 때에, 흡착 노즐(54)에서 유지한 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 접촉한 후에 도 또한 실장 헤드(48)를 더욱 하강시키고, 그것에 의해서 초기 위치 PO1(도 3 참조)로부터 흡착 노즐(54)을 연직 방향 상향으로 노즐 지지부(56)에 대하여 밀어 넣는 거리의 설정 값이다. 또한, 실장 기준 높이 산출부(103)는, 이 설정 압입량 PHSETn과 압입량 센서(62)에서 검출된 흡착 노즐(54)의 압입량의 실측치인 실제 압입량 PHACn을 각각의 단의 실장 기준 높이 Hn의 산출에 사용한다. 또한, 제1목표 이동 높이 산출부(104)도 각각의 단의 실장 헤드(48)의 목표 이동 높이 ZTAGn의 산출에, 설정 압입량 PHSETn을 사용한다.
도 10의 흐름도를 참조해서, 제어 장치(14) 및 실장부(13)의 동작을 설명한다. 단계 S10-1∼S10-12 중, 단계 S10-1, S10-2, S10-5∼S10-9, S10-11, S10-12의 처리는 각각 도 7의 대응하는 단계의 처리와 마찬가지이다.
단계 S10-3에서는, 실장 기준 높이 산출부(103)가 이하의 식(4)에 근거하여, 실장 기준 높이 Hn을 산출한다.
[식 4]
Hn＝H1 (n=1)
Hn＝Hn -1－PTn -1－(PHACn -1－PHSETn -1) (n＞1) (4)
이 식(4)으로 나타내는 바와 같이, 제2단째 이후의 제n단째의 실장 기준 높이 Hn은, 제n-1단째의 실장 기준 높이 Hn -1에서 제n-1단째의 칩(2)의 두께 PTn -1을 뺀 차를, 제n-1단의 실제 압입량 PHACn -1과 제n-1단계의 PHSETn -1의 차로 보정한 것이다. 실제 압입량 PHACn과 설정 압입량 PHSETn의 차는, 실제로 실장 헤드(48)에서 유지한 칩(2)을 기판(5)이나 실장 완료된 칩(2)에 맞닿게 했을 때의 칩(2)의 두께 PTn의 오차, 범프(4)의 찌그러짐 정도의 차이 등에 기인하는 실장 헤드(48)의 이동량의 변동을 반영한다. 따라서, 이 차에 의해 실장 기준 높이 Hn을 보정함으로써, 실장 기준 높이 Hn이 제1기준 높이 위치 HB1로부터 기판(5)이나 실장 완료된 칩(2)까지의 실제의 거리를 근사하는 정밀도가 향상한다. 따라서, 본 실시형태에서는, 더욱 고정밀도의 스택 실장을 실행할 수 있다.
단계 S10-4에서는, 제1목표 이동 높이 산출부(104)가 이하의 식(5)에 근거하여, 실장 헤드(48)의 목표 이동 높이 ZTAGn을 산출한다.
[식 5]
ZTAGn＝Hn－PTn＋PHSETn (5)
이 식(5)으로부터 명확한 바와 같이, 각각의 단의 실장 헤드(48)의 목표 이동 높이 ZTAGn은, 실장 기준 높이 Hn에서 칩(2)의 두께 PTn을 뺀 차에 설정 압입량 PHSETn을 더한 값이다.
단계 S10-9에 있어서 실장 동작이 완료된 후, 단계 S10-10에 있어서 압입량 센서(62)가 실제 압입량 PHACn을 검출한다. 전술한 바와 같이, 이 실제 압입량 PHACn은 실장 기준 높이 Hn 및 실장 헤드(48)의 목표 이동 높이 ZTAGn의 산출에 사용된다.
도 11A는 제1단째의 칩(2-1)을 실장 전의 상태로 나타낸다. 이 도 11A에 나타낸 바와 같이, 제1단째의 실장 기준 높이 H1은 제1기준 높이 위치 HB1로부터 스테이지(41) 상에 유지된 기판(5)까지의 거리에 대응하고 있다. 또한, 제1단째의 실장 헤드(48)의 목표 이동 높이 ZTAG1은, 실장 기준 높이 H1에서 제1단째의 칩(2-1)의 두께 PT1을 뺀 차에 설정 압입량 PHSET1을 더한 값이다. 또한, 제1단째의 도포 헤드(70)의 목표 이동 높이 DZTAG1은, 도포 노즐(73)의 하단이 기판(5)으로부터 오프셋 β만큼 위쪽에 위치하는 값에 설정되어 있다.
도 11B 및 도 11C는, 각각 제2단째, 제3단째의 칩(2-2, 2-3)을 실장 전의 상태로 나타낸다. 제2단째, 제3단째의 실장 기준 높이 H2, H3은 제1기준 높이 위치 HB1로부터 기판(5)에 실장 완료된 제1단째, 제2단째의 칩(2-1, 2-2)까지의 거리를 실제 압입량 PHAC1, PHAC2와 설정 압입량 PHSET1, PHSET2의 차로 보정한 것이다. 또한, 제2단째, 제3단째의 실장 헤드(48)의 목표 이동 높이 ZTAG2, ZTAG3은, 실장 기준 높이 H2, H3에서 칩(2-2, 2-3)의 두께 PT2, PT3을 뺀 차에 설정 압입량 PHSET2, PHSET3을 더한 값이다. 또한, 도포 헤드(70)의 목표 이동 높이 DZTAG2, DZTAG3은, 모두 도포 노즐(73)의 하단이 실장 완료된 칩(2-1, 2-2)으로부터 오프셋 β만큼 위 쪽에 위치하는 값에 설정되어 있다.
도 11D는 제n단째의 칩(2-n)을 실장 전의 상태로 나타낸다. 제n단째의 실장 기준 높이 Hn은 제1기준 높이 위치 HB1로부터 스테이지(41) 상에 유지된 기판(5) 또는 실장 완료된 칩(2)까지의 거리를 실제 압입량 PHACn과 설정 압입량 PHSETn의 차로 보정한 값이다. 또한, 제n단째의 실장 헤드(48)의 목표 이동 높이 ZTAGn은, 실장 기준 높이 Hn에서 제n단째의 칩(2-n), 즉 이번 실장하는 칩(2-n)의 두께 PTn을 뺀 차에 이번의 설정 압입량 PHSETn을 더한 값이다. 또한, 제n단째의 도포 헤드(70)의 목표 이동 높이 DZTAGn은, 도포 노즐(73)의 하단이 기판(5)으로부터 오프셋 β만큼 위쪽에 위치하는 값에 설정되어 있다.
제2실시형태의 그 밖의 구성 및 작용은 제1실시형태와 마찬가지이다.
(제3실시형태)
도 12에 본 발명의 제3실시형태에 있어서의 제어 장치(14)를 나타낸다. 본 실시형태에서는, 실장 기준 높이 산출부(103)는, 기판(5) 또는 실장 완료된 칩(2)에 칩(2)을 실장할 때의 실장 헤드(48)의 실측치인 실제 이동 높이 ZACn을, 실장 기준 높이 Hn의 산출에 사용한다. 이 실제 이동 높이 ZACn은 하강량 센서(61)에 의해 검출된다. 또한, 실제 이동 높이 ZACn의 기준은 제1기준 높이 위치 HB1이며, 연직 방향 하향을 정으로 한다.
도 13의 흐름도를 참조해서, 제어 장치(14) 및 실장부(13)의 동작을 설명한다. 단계 S13-1∼S13-12 중, 단계 S13-1, S13-2, S13-4∼S13-9, S13-11, S13-11의 처리는 각각 도 7의 대응하는 단계의 처리와 마찬가지이다. 특히, 단계 S13-4에 있어서, 제1목표 이동 높이 산출부(104)는 제1실시형태(도 7의 단계 S7-4)와 마찬가지로, 실장 헤드(48)의 목표 이동 높이 ZTAGn을 실장 기준 높이 Hn에서 칩(2)의 두께 PTn을 뺀 차로서 산출한다.
단계 S13-3에서는, 실장 기준 높이 산출부(103)가 이하의 식(6)에 근거하여, 실장 기준 높이 Hn을 산출한다.
[식 6]
Hn＝H1 (n=1)
Hn＝ZACn -1 (n＞1) (6)
이 식(6)으로 나타내는 바와 같이, 제2단째 이후의 제n단째의 실장 기준 높이 Hn은, 제n-1단째에서의 실제 이동 높이 ZACn -1이다. 전술한 바와 같이, 실제 이동 높이 ZACn은 실제로 실장 헤드(48)가 제1기준 높이 위치 HB1로부터 하강한 하강량이므로, 실장 헤드(48)에서 유지한 칩(2)을 기판(5)이나 실장 완료된 칩(2)에 맞닿게 했을 때의 칩(2)의 두께 PTn의 오차, 범프(4)의 찌그러짐 정도의 차이를 반영한다. 따라서, 실제 이동 높이 ZACn을 실장 기준 높이 Hn으로서 사용함으로써, 실장 기준 높이 Hn이 제1기준 높이 위치 HB1로부터 기판(5)이나 실장 완료된 칩(2)까지의 실제의 거리를 근사하는 정밀도가 향상한다. 따라서, 본 실시형태에서는, 더욱 고정밀도의 스택 실장을 실행할 수 있다.
제3실시형태의 그 밖의 구성 및 작용은 제1실시형태와 마찬가지이다.
(제4실시형태)
도 14에 본 발명의 제2실시형태에 있어서의 제어 장치(14)를 나타낸다. 또한, 본 실시형태의 부품 실장 장치(1)는, 도 16A로부터 도 16D에 개략적으로 나타낸 바와 같이, 스테이지(41)를 승강시키는 승강 장치(150)를 구비한다.
제어 장치(14)는, 실장 기준 높이 산출부(103)(예를 들면 도 4 참조)를 대신해서, 기판(5) 상에 실장되는 칩(2)의 단 수가 증가해도 초기 실장 기준 높이 H1이 일정하게 유지되도록 제1기준 높이 위치 HB1로부터의 스테이지(41)의 높이 HSn(도 16D 참조)을 산출하는 스테이지 높이 산출부(151)를 구비한다. 또한, 제1 및 제2목표 이동 높이 산출부(104, 105)는, 실장된 칩(2)의 단 수가 증가해도 초기 실장 기준 높이 H1을 사용해서 실장 헤드(48)나 도포 헤드(70)의 목표 이동 높이 ZTAGn, DZTAGn을 산출한다.
도 15의 흐름도를 참조해서, 제어 장치(14) 및 실장부(13)의 동작을 설명한다. 우선, 단계 S15-1에 있어서, 초기 실장 기준 높이 H1의 측정이 실행된다. 상세하게는, 흡착 노즐(54)에 칩(2)을 유지하지 않은 상태의 실장 헤드(48)가 스테이 지(41) 상의 기판(5)을 향해서 하강한다. 초기 실장 기준 높이 검출부(102)는 로드 셀(65)이 검출하는 하중의 변화로부터, 흡착 노즐(54)이 기판(5)에 맞닿은 것을 검출하고, 이 때의 하강량 센서(61)로부터의 입력 값으로부터 초기 실장 기준 높이 H1을 검출한다. 검출한 초기 실장 기준 높이 H1은 데이터 저장부(101)에 저장된다.
이어서, 단계 S15-2에서는, 스테이지 높이 산출부(151)가 기판(5)에 아직 1개의 칩(2)도 실장되지 않은 상태에서의 스테이지(41)의 높이(초기 스테이지 높이 HS1)를 산출한다. 이 초기 스테이지 높이 HS1은, 초기 실장 기준 높이 H1과 데이터 저장부(101)에 저장되어 있는 기판(5)의 두께로부터 산출된다.
단계 S15-3∼S15-13이 실제로 칩(2)을 기판(5)이나 실장 완료된 칩(2)에 실장하기 위한 처리이다. 우선, 단계 S7-3에 있어서 단 수를 나타내는 변수 n을 「1」로 설정한다.
단계 S15-4에서는, 스테이지 높이 산출부(151)가 이하의 식(7)에 근거하여, 스테이지 높이 HS1을 산출한다.
[식 7]
HSn＝HS1 (n=1)
HSn＝HSn -1＋PTn -1 (n＞1) (7)
여기서 HSn은 제n단째의 스테이지 높이, HS1은 단계 S15-2에서 산출한 초기 스테이지 높이를 나타낸다. 또한, 제2식의 우변 제2항은, n-1단째의 칩(2)의 두께 를 나타낸다. 전술한 바와 같이, 각각의 단의 칩(2)의 두께 PTn은 데이터 저장부(101)에 저장되어 있다.
이어서, 단계 S15-5에 있어서, 제1목표 이동 높이 산출부(104)가 이하의 식(8)에 근거하여, 실장 헤드(48)의 목표 이동 높이 ZTAGn을 산출한다.
[식 8]
ZTAGn＝H1－PTn (8)
여기서 ZTAGn은 제n단째의 칩(2)을 실장할 때의 실장 헤드(48)의 목표 이동 높이, H1은 초기 실장 기준 높이, PTn은 각각의 단의 칩(2)의 두께이다.
단계 S15-6에서는, 제2목표 이동 높이 산출부(105)가 이하의 식(9)에 근거하여, 도포 헤드(70)의 목표 이동 높이 DZTAGn을 산출한다.
[식 9]
DZTAGn＝H1－(α＋β) (9)
여기서, H1은 초기 실장 기준 높이, α는 제1기준 높이 위치 HB1과 제2기준 높이 위치 HB2의 차, 즉 흡착 노즐(54)의 하단과 도포 노즐(73)의 하단의 거리이다. 또한, β는 도포 노즐(73)과 기판(5)이나 칩(2)의 간섭을 방지하기 위한 오프셋 양이다.
단계 S15-7에서는, 승강 장치(150)에 의해 스테이지(41)가 단계 S15-4에서 산출된 스테이지 높이 HSn까지 하강한다. 이 스테이지(41)의 하강에 의해, 실장 기준 높이는 초기 실장 기준 높이 H1에 유지된다.
단계 S15-8에서는, 단계 S15-6에서 산출된 목표 이동 높이 DZTAGn만큼, 도포 헤드(70)가 스테이지(41)를 향해서 하강한다. 그 후, 단계 S15-9에 있어서, 도포 헤드(70)에 의한 도포 동작이 실행된다. 도포 노즐(73)로부터 기판(5)이나 실장 완료된 칩(2)에 액상재(6)가 도포된다.
단계 S15-10에서는, 단계 S15-5에서 산출된 목표 이동 높이 ZTAGn을 향해서 실장 헤드(48)가 하강한다. 보통은, 목표 이동 높이 ZTAGn만큼 하강하면 실장 헤드(48)의 흡착 노즐(54)에 유지된 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 맞닿는다. 단, 칩(2) 두께의 오차 등에 의해, 목표 이동 높이 ZTAGn까지 실장 헤드(48)가 하강하기 전에 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 맞닿을 가능성이 있다. 반대로, 목표 이동 높이 ZTAGn까지 실장 헤드(48)가 하강해도 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 맞닿지 않을 가능성이 있다. 그래서, 제어 장치(14)는, 로드 셀(65)이 검출하는 하중에 의해, 칩(2)의 기판(5) 또는 실장 완료된 칩(2)과의 접촉을 감시한다. 제어 장치(14)는, 목표 이동 높이 ZTAGn에 도달하기 전에 칩(2)이 기판(5) 또는 실장 완료된 칩(2)에 접촉하면 실장 헤드(48)의 하강을 정지시킨다. 반대로, 목표 이동 높이 ZTAGn에 도달해도 칩(2)이 기판(5) 또는 실장 완료 된 칩(2)에 접촉하지 않으면, 접촉이 검출될 때까지 실장 헤드(48)의 하강을 계속한다.
이어서, 단계 S15-11에서는, 기판(5) 또는 실장 완료된 칩(2)에 대하여 실장 헤드(48)의 흡착 노즐(54)에 흡착 유지된 칩(2)(제n단째의 칩)이 실장된다.
그 후, 단계 S15-12에 있어서 n=nmax, 즉 최종 단의 칩(2)의 실장 완료가 아니라면, 단계 S15-13에 있어서 변수 n을 「1」만큼 증분해서 단계 S15-4∼15-11의 처리가 반복된다.
도 16A로부터 도 16D를 참조해서, 제어 장치(14) 및 실장부(13)의 동작을 더욱 상세히 설명한다.
도 16A는 제1단째의 칩(2-1)을 실장 전의 상태로 나타낸다. 이 도 16A에 나타낸 바와 같이, 초기 실장 기준 높이 H1은 제1기준 높이 위치 HB1로부터 스테이지(41) 상에 유지된 기판(5)까지의 거리에 대응하고 있다. 또한, 제1단째의 실장 헤드(48)의 목표 이동 높이 ZTAG1은, 초기 실장 기준 높이 H1에서 제1단째 칩(2-1)의 두께 PT1을 뺀 차이다. 또한, 제1단째의 도포 헤드(70)의 목표 이동 높이 DZTAG1은, 도포 노즐(73)의 하단이 기판(5)으로부터 오프셋 β만큼 위쪽에 위치하는 값에 설정되어 있다.
도 16B는, 제2단째의 칩(2-2)을 실장 전의 상태로 나타낸다. 화살표 D로 나타낸 바와 같이 승강 장치(150)에 의해 스테이지(41)가 하강한 것에 의해, 제2단째 의 칩(2-2)을 실장 전의 상태에서도 실장 기준 높이 Hn은 초기 실장 기준 높이 H1에 유지되어 있다. 식(7)으로부터, 제2단째의 칩(2-2)의 실장 시의 스테이지(41)의 하강량 △HS2는 제1단째 칩(2-1)의 두께 PT1이다. 또한, 제2단째의 실장 헤드(48)의 목표 이동 높이 ZTAG2는, 초기 실장 기준 높이 H1에서 칩(2-2)의 두께 PT2를 뺀 차이다. 또한, 도포 헤드(70)의 목표 이동 높이 DZTAG2는, 도포 노즐(73)의 하단이 실장 완료된 칩(2-1)으로부터 오프셋 β만큼 위쪽에 위치하는 값에 설정되어 있다.
도 16C는, 제3단째 칩(2-3)을 실장 전의 상태로 나타낸다. 화살표 D로 나타낸 바와 같이 승강 장치(150)에 의해 스테이지(41)가 하강한 것에 의해, 제3단째의 칩(2-3)을 실장 전의 상태에서도 실장 기준 높이는 초기 실장 기준 높이 H1에 유지되어 있다. 식(7)으로부터, 제3단째 칩(2-3)의 실장 시의 스테이지(41)의 하강량 △HS3은 제2단째 칩(2-2)의 두께 PT2이다. 또한, 제3단째의 실장 헤드(48)의 목표 이동 높이 ZTAG2는, 초기 실장 기준 높이 H1에서 칩(2-3)의 두께 PT3을 뺀 차이다. 또한, 도포 헤드(70)의 목표 이동 높이 DZTAG3은, 어느 것이나 도포 노즐(73)의 하단이 실장 완료된 칩(2-1)으로부터 오프셋 β만큼 위쪽에 위치하는 값에 설정되어 있다.
도 16D는 제n단째의 칩(2-n)을 실장 전의 상태로 나타낸다. 이 도 16D에 나타낸 바와 같이, 승강 장치(150)에 의해 스테이지(41)가 하강함으로써, 제n단째 칩(2)의 실장 시에도, 실장 기준 높이는 초기 실장 기준 높이 H1에 유지되어 있다.
이상과 같이, 본 실시형태의 부품 실장 장치(1)에서는, 실장 완료된 칩(2)의 개수, 즉 기판(5) 상에 실장 완료된 칩(2)의 단 수의 증가에 따라, 초기 실장 기준 높이 H1이 일정하게 유지되도록 스테이지(41)가 자동적으로 하강한다. 따라서, 복수의 칩(2)을 연속적으로 스택 실장하는 것이 가능하게 되어, 효율적으로 스택 실장을 실행할 수 있다. 또한, 실장 기준 높이 Hn이 초기 실장 기준 높이 H1로 유지되어, 실장 기준 높이는 일정하게 유지되므로, 2 시야계 인식 카메라(42)(Z축 방향의 위치가 고정되어 있음)와 칩(2)과의 작업 거리가 일정하게 유지된다. 그 결과, 2 시야계 인식 카메라(42)에 의해 실장 완료된 부품(2)을 고정밀도로 위치 인식할 수 있어, 실장 완료된 칩(2)에 대해 더욱 고정밀도의 실장이 실현된다.
제4실시형태의 그 밖의 구성 및 작용은 제1실시형태와 마찬가지이다.
(제5실시형태)
도 17에 본 발명의 제5실시형태에 있어서의 제어 장치(14)를 나타낸다. 본 실시형태에서는, 데이터 저장부(101)에 각각의 단의 설정 압입량 PHSETn이 저장되어 있다. 또한, 스테이지 높이 산출부(151)는, 이 설정 압입량 PHSETn과 압입량 센서(62)에서 검출된 흡착 노즐(54)의 압입량 실측치인 실제 압입량 PHACn을 각각의 단의 스테이지 높이 HSn의 산출에 사용한다. 또한, 제1목표 이동 높이 산출부(104)도 각각의 단의 실장 헤드(48)의 목표 이동 높이 ZTAGn의 산출에, 설정 압입량 PHSETn을 사용한다.
도 18의 흐름도를 참조해서, 제어 장치(14) 및 실장부(13)의 동작을 설명한다. 단계 S18-1∼S18-14 중, 단계 S18-1∼S18-3, S18-6∼S18-11, S18-13, S18-14의 처리는 각각 도 15의 대응하는 단계의 처리와 마찬가지이다.
단계 S18-4에서는, 스테이지 높이 산출부(151)가 이하의 식(10)에 근거하여, 스테이지 높이 HSn을 산출한다.
[식 10]
HSn＝HS1 (n=1)
HSn＝HSn -1＋PTn -1＋(PHACn -1－PHSETn -1) (n＞1) (10)
이 식(10)으로 나타내는 바와 같이, 제2단째 이후의 제n단째의 스테이지 높이 HSn은, 제n-1단째의 스테이지 높이 HSn -1과 제n-1단째 칩(2)의 두께 PTn -1의 합을 제n-1단의 실제 압입량 PHACn -1과 제n-1단의 PHSETn -1의 차로 보정한 것이다. 환언하면, 각각의 단의 스테이지(41)의 하강량 △HSn(도 16D 참조)은, PTn -1＋(PHACn -1－PHSETn-1)이다. 실제 압입량 PHACn과 PHSETn의 차는, 실제로 실장 헤드(48)에서 유지한 칩(2)을 기판(5)이나 실장 완료된 칩(2)에 맞닿게 했을 때의 칩(2)의 두께 PTn의 오차, 범프(4)의 찌그러짐 정도의 차이 등에 기인하는 실장 헤드(48)의 이동량의 변동을 반영한다. 따라서, 이 차로 보정함으로써 스테이지 높이 HSn의 계산 정밀도 가 향상되어, 더욱 고정밀도의 스택 실장을 실행할 수 있다.
단계 S18-5에서는, 제1목표 이동 높이 산출부(104)가 이하의 식(11)에 근거하여, 실장 헤드(48)의 목표 이동 높이 ZTAGn을 산출한다.
[식 11]
ZTAGn＝H1－PTn＋PHSETn (11)
이 식(11)으로부터 명확한 바와 같이, 각각의 단의 실장 헤드(48)의 목표 이동 높이 ZTAGn은, 초기 실장 기준 높이 H1에서 칩(2)의 두께 PTn을 뺀 차에 설정 압입량 PHSETn을 더한 값이다.
단계 S18-11에 있어서 실장 동작이 완료된 후, 단계 S18-12에 있어서 압입량 센서(62)가 실제 압입량 PHACn을 검출한다. 전술한 바와 같이, 이 실제 압입량 PHACn은 스테이지 높이 HSn의 산출에 사용된다.
제5실시형태의 그 밖의 구성 및 작용은 제4실시형태와 마찬가지이다.
(제6실시형태)
도 19에 본 발명의 제6실시형태에 있어서의 제어 장치(14)를 나타낸다. 본 실시형태에서는, 스테이지 높이 산출부(151)는, 기판(5) 또는 실장 완료된 칩(2)에 칩(2)을 실장할 때의 실장 헤드(48)의 실측치인 실제 이동 높이 ZACn을 스테이지 높이 HSn의 산출에 사용한다. 이 실제 이동 높이 ZACn은 하강량 센서(61)에 의해 검출된다.
도 20의 흐름도를 참조해서, 제어 장치(14) 및 실장부(13)의 동작을 설명한다. 단계 S20-1∼S20-14 중, 단계 S20-1∼S20-3, S20-6∼S20-11, S20-13, S20-14의 처리는 각각 도 15의 대응하는 단계의 처리와 마찬가지이다.
단계 S20-4에서는, 스테이지 높이 산출부(151)가 이하의 식(12)에 근거하여, 스테이지 높이 HSn을 산출한다.
[식 12]
HSn＝HS1 (n=1)
HSn＝HSn -1＋(Hn -1－ZACn -1) (n＞1) (12)
이 식(12)으로 나타내는 바와 같이, 제2단째 이후의 제n단째의 스테이지 높이 HSn은, 제n-1단째의 스테이지 높이 HSn -1에 제n-1단째에서의 실장 기준 높이에서 제n-1단째에서의 실제 이동 높이 ZACn -1을 뺀 차를 더한 것이다. 전술한 바와 같이, 실제 이동 높이 ZACn은 실제로 실장 헤드(48)가 제1기준 높이 위치 HB1로부터 하강한 하강량이므로, 실장 헤드(48)에서 유지한 칩(2)을 기판(5)이나 실장 완료된 칩(2)에 맞닿게 했을 때의 칩(2)의 두께 PTn의 오차, 범프(4)의 찌그러짐 정도의 차이를 반영한다. 따라서, 스테이지 높이 HSn의 산출에 실제 이동 높이 ZACn을 사용함으로써, 스테이지 높이 HSn의 계산 정밀도가 향상되어, 더욱 고정밀도의 스택 실장을 실행할 수 있다.
단계 S18-11에 있어서 실장 동작이 완료된 후, 단계 S18-12에 있어서 압입량 센서(62)가 실제 이동 높이 ZACn을 검출한다. 전술한 바와 같이, 이 실제 이동 높이 ZACn은 스테이지 높이 HSn의 산출에 사용된다.
제6실시형태의 그 밖의 구성 및 작용은 제4실시형태와 마찬가지이다.
첨부 도면을 참조해서 본 발명을 완전히 설명했지만, 당업자에 있어서 여러 가지의 변경 및 변형이 가능하다. 따라서, 그러한 변경 및 변형은 본 발명의 의도 및 범위로부터 이탈하지 않는 한, 본 발명에 포함된다고 해석되지 않으면 안 된다.

Claims (15)

  1. 기판(5)에 복수 개의 부품(2)을 적중(積重)해서 실장하는 부품 실장 장치로서,
    높이 위치가 고정되어, 상기 기판을 유지하는 스테이지(41)와,
    상기 부품을 해제 가능하게 유지하고, 상기 스테이지 위쪽의 고정된 제1기준 높이 위치(HB1)로부터 상기 스테이지를 향해서 하강하여, 유지한 상기 부품을 상기 기판 또는 실장 완료된 상기 부품에 실장하는 실장 헤드(48)와,
    상기 제1기준 높이 위치로부터 상기 기판 또는 실장 완료된 상기 부품까지의 거리에 대응하는 실장 기준 높이(Hn)를 산출하는 실장 기준 높이 산출부(103)와, 적어도 상기 실장 기준 높이 산출부가 산출한 상기 실장 기준 높이와 상기 실장 헤드에 유지되어 있는 상기 부품의 두께(PTn)에 근거하여 제1목표 이동 높이(ZTAGn)를 산출하는 제1목표 이동 높이 산출부(104)와, 상기 부품을 유지한 상기 실장 헤드를 상기 제1기준 높이 위치로부터 상기 제1목표 이동 높이까지 하강시켜서 상기 기판 또는 상기 실장 완료된 부품에, 유지한 상기 부품을 실장시키는 제어부(14)를 구비하는, 부품 실장 장치.
  2. 제1항에 있어서, 상기 실장 기준 높이 산출부는, 상기 실장 완료된 부품의 개수가 늘어날수록 상기 제1기준 높이 위치에 다가오도록 상기 실장 기준 높이를 설정하는, 부품 실장 장치.
  3. 제2항에 있어서, 상기 실장 헤드는, 상기 부품을 유지하는 유지부(54)와, 이 유지부가 상기 제1기준 높이 위치 방향으로 변위 가능한 기부(基部)(56)와, 상기 부품의 실장 시의 상기 유지부의 상기 기부에 대한 변위하는 양(量)인 실제 압입량(押入量)(PHACn)을 검출하는 제1센서(62)를 구비하고,
    상기 실장 기준 높이 산출부는, 적어도 상기 실제 압입량에 근거해서 상기 실장 기준 높이를 산출하는, 부품 실장 장치.
  4. 제2항에 있어서, 상기 실장 헤드는, 상기 제1기준 높이 위치를 기준으로 하는 상기 부품의 실장 시의 상기 실장 헤드의 높이인 실제 이동 높이(ZACn)를 검출하는 제2센서(61)를 구비하고,
    상기 실장 기준 높이 산출부는, 적어도 상기 실제 이동 높이에 근거해서 상기 실장 기준 높이를 산출하는, 부품 실장 장치.
  5. 제1항에 있어서, 적어도 상기 실장 헤드에 유지된 부품과 상기 기판을 인식 가능한 인식 카메라(42)를 또한 구비하고,
    상기 제어부는, 상기 인식 카메라에 의한 상기 기판의 인식 결과를 사용해서, 상기 실장 헤드에 유지된 부품의 상기 실장 완료된 부품에 대한 위치 결정을 실행하는, 부품 실장 장치.
  6. 제1항에 있어서, 적어도 상기 실장 헤드에 유지된 부품과 상기 기판에 실장 완료된 최하단의 부품(2-1)을 인식 가능한 인식 카메라(42)를 또한 구비하고,
    상기 제어부는, 상기 인식 카메라에 의한 상기 최하단 부품의 인식 결과를 사용해서, 상기 실장 헤드에 유지된 부품의 상기 실장 완료된 부품에 대한 위치 결정을 실행하는, 부품 실장 장치.
  7. 제1항에 있어서, 적어도 상기 실장 헤드에 유지된 부품과 상기 실장 완료된 부품 중 최상단의 것을 인식 가능한 인식 카메라(42)를 또한 구비하고,
    상기 제어부는, 상기 인식 카메라에 의한 상기 최상단 부품의 인식 결과를 사용해서, 상기 실장 헤드에 유지된 부품의 상기 실장 완료된 부품에 대한 위치 결정을 실행하는, 부품 실장 장치.
  8. 제1항 내지 제7항 중의 어느 한 항에 있어서, 상기 스테이지 위쪽의 고정된 제2기준 높이 위치(HB2)로부터 상기 스테이지를 향해서 하강하여, 상기 기판 또는 실장 완료된 상기 부품에 대하여 액상재(液狀材)를 도포하기 위한 도포 헤드(70)를 또한 구비하고,
    상기 제어부는, 적어도 상기 실장 기준 높이에 근거해서 제2목표 이동 높 이(DZTAGn)를 산출하는 제2목표 이동 높이 산출부(105)를 또한 구비하여, 상기 도포 헤드를 상기 제2기준 높이 위치로부터 상기 제2목표 이동 높이 산출부가 산출한 상기 제2목표 높이까지 하강시켜서 상기 기판 또는 실장 완료된 상기 부품에 상기 액상재를 도포시키는, 부품 실장 장치.
  9. 기판(5)에 복수 개의 부품(2)을 적중해서 실장하는 부품 실장 장치로서,
    상기 기판을 유지하는 승강(昇降) 가능한 스테이지(41)와,
    상기 부품을 해제 가능하게 유지하고, 상기 스테이지 위쪽의 제1기준 높이 위치(HB1)로부터 상기 스테이지를 향해서 하강하여, 유지한 상기 부품을 상기 기판 또는 실장 완료된 상기 부품에 실장하는 실장 헤드(48)와,
    상기 제1기준 높이 위치로부터 상기 기판 또는 실장 완료된 상기 부품까지의 거리에 대응하는 실장 기준 높이(H1)를 일정하게 유지하도록, 상기 제1기준 높이 위치로부터의 상기 스테이지의 높이인 스테이지 높이(HSn)를 산출하는 스테이지 높이 산출부(151)와, 적어도 상기 실장 기준 높이와 상기 실장 헤드에 유지되어 있는 상기 부품의 두께(PTn)에 근거하여 제1목표 이동 높이(ZTAGn)를 산출하는 제1목표 이동 높이 산출부(104)를 구비하여, 상기 스테이지를 상기 스테이지 높이 산출부가 산출한 상기 스테이지 높이까지 하강시킨 후, 상기 부품을 유지한 상기 실장 헤드를 상기 제1기준 높이 위치로부터 상기 제1목표 이동 높이 산출부가 산출한 상기 제1목표 이동 높이까지 하강시켜서 상기 기판 또는 상기 실장 완료된 부품에, 유지한 상기 부품을 실장시키는 제어부를 구비하는, 부품 실장 장치.
  10. 제9항에 있어서, 상기 스테이지 높이 산출부는, 상기 실장 완료된 부품의 개수가 늘어날수록 상기 제1기준 높이 위치로부터 떨어지도록 상기 스테이지 높이를 설정하는, 부품 실장 장치.
  11. 제10항에 있어서, 상기 실장 헤드는, 상기 부품을 유지하는 유지부(54)와, 이 유지부가 상기 기준 높이 위치 방향으로 변위 가능한 기부(56)와, 상기 부품의 실장 시의 상기 유지부의 상기 기부에 대한 변위하는 양인 실제 압입량(PHACn)을 검출하는 제1센서(62)를 구비하고,
    상기 스테이지 높이 산출부는, 적어도 상기 실제 압입량에 근거해서, 상기 스테이지 높이를 산출하는, 부품 실장 장치.
  12. 제10항에 있어서, 상기 실장 헤드는, 상기 제1기준 높이 위치를 기준으로 하는 상기 부품의 실장 시의 상기 실장 헤드의 높이인 실제 이동 높이(ZACn)를 검출하는 제2센서(61)를 구비하고,
    상기 스테이지 높이 산출부는, 적어도 상기 실제 이동 높이에 근거해서 상기 스테이지 높이를 산출하는, 부품 실장 장치.
  13. 제9항 내지 제12항 중의 어느 한 항에 있어서, 상기 스테이지 위쪽의 고정된 제2기준 높이 위치(HB2)로부터 상기 스테이지를 향해서 하강하여, 상기 기판 또는 실장 완료된 상기 부품에 대하여 액상재를 도포하기 위한 도포 헤드(70)를 또한 구비하고,
    상기 제어부는, 적어도 상기 실장 기준 높이에 근거해서 제2목표 이동 높이(DZTAGn)를 산출하는 제2목표 이동 높이 산출부(105)를 또한 구비하여, 상기 도포 헤드를 상기 제2기준 높이 위치로부터 제2목표 이동 높이 산출부가 산출한 상기 제2목표 이동 높이까지 하강시켜서 상기 기판 또는 실장 완료된 상기 부품에 상기 액상재를 도포시키는, 부품 실장 장치.
  14. 기판(5)에 복수 개의 부품(2)을 적중해서 실장하는 부품 실장 방법으로서,
    상기 기판을 유지하는, 높이 위치가 고정된 스테이지(41)를 설치하고,
    상기 부품을 해제 가능하게 유지하여, 유지한 상기 부품을 상기 기판 또는 실장 완료된 상기 부품에 실장하는 실장 헤드(48)를 설치하고,
    상기 스테이지 위쪽의 기준 높이 위치(HB1)로부터 상기 기판 또는 실장 완료된 상기 부품까지의 거리에 대응하는 실장 기준 높이(Hn)를 산출하고,
    적어도 상기 실장 기준 높이와 상기 실장 헤드에 유지되어 있는 상기 부품의 두께(PTn)에 근거하여 제1목표 이동 높이(ZTAGn)를 산출하고,
    상기 부품을 유지한 상기 실장 헤드를 상기 기준 높이 위치로부터 상기 목표 이동 높이까지 하강시켜서 상기 기판 또는 상기 실장 완료된 부품에, 유지한 상기 부품을 실장시키는, 부품 실장 방법.
  15. 기판(5)에 복수 개의 부품(2)을 적중해서 실장하는 부품 실장 방법으로서,
    상기 기판을 유지하는, 승강 가능한 스테이지(41)를 설치하고,
    상기 부품을 해제 가능하게 유지하여, 유지한 상기 부품을 상기 기판 또는 실장 완료된 상기 부품에 실장하는 실장 헤드(48)를 설치하고,
    상기 스테이지 위쪽의 기준 높이 위치(HB1)로부터 상기 기판 또는 실장 완료된 상기 부품까지의 거리에 대응하는 실장 기준 높이(H1)를 일정하게 유지하도록, 상기 기준 높이 위치로부터의 상기 스테이지의 높이인 스테이지 높이(HSn)를 산출하고,
    적어도 상기 실장 기준 높이와 상기 실장 헤드에 유지되어 있는 상기 부품의 두께(PTn)에 근거하여 목표 이동 높이(ZTAGn)를 산출하고,
    상기 스테이지를 상기 스테이지 높이까지 하강시키고,
    상기 부품을 유지한 상기 실장 헤드를 상기 기준 높이 위치로부터 상기 목표 이동 높이까지 하강시켜서 상기 기판 또는 상기 실장 완료된 부품에, 유지한 상기 부품을 실장시키는, 부품 실장 방법.
KR1020077012670A 2004-12-06 2005-12-06 부품 실장 장치 및 부품 실장 방법 KR101153053B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00352748 2004-12-06
JP2004352748 2004-12-06

Publications (2)

Publication Number Publication Date
KR20070085777A true KR20070085777A (ko) 2007-08-27
KR101153053B1 KR101153053B1 (ko) 2012-06-04

Family

ID=36577918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012670A KR101153053B1 (ko) 2004-12-06 2005-12-06 부품 실장 장치 및 부품 실장 방법

Country Status (6)

Country Link
US (1) US7748112B2 (ko)
JP (1) JP5064804B2 (ko)
KR (1) KR101153053B1 (ko)
CN (1) CN101073153B (ko)
TW (1) TW200628029A (ko)
WO (1) WO2006062091A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047033B1 (ko) * 2009-07-23 2011-07-06 (주) 에스에스피 공정거리 설정이 편리한 자동화 조립장비 및 이를 이용한 공정거리 설정방법
KR101419461B1 (ko) * 2012-11-28 2014-07-16 방영진 Pcb부품삽입검출장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4692268B2 (ja) * 2005-12-22 2011-06-01 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
JP2008109001A (ja) * 2006-10-27 2008-05-08 Hitachi High-Tech Instruments Co Ltd 電子部品装着装置及び電子部品装着方法
JP2008251771A (ja) * 2007-03-30 2008-10-16 Hitachi High-Tech Instruments Co Ltd 部品実装装置
WO2008120461A1 (ja) * 2007-04-03 2008-10-09 Panasonic Corporation 部品実装方法
JP2008270278A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
JP4883181B2 (ja) * 2007-08-17 2012-02-22 富士通株式会社 部品実装方法
CN101842000B (zh) * 2009-03-19 2014-04-30 鸿富锦精密工业（深圳）有限公司 贴附装置及使用该贴附装置的贴附方法
JP2011014583A (ja) * 2009-06-30 2011-01-20 Tesetsuku:Kk 電子部品用搬送装置
JP4880055B2 (ja) * 2010-06-04 2012-02-22 株式会社新川 電子部品実装装置及びその方法
JP5398751B2 (ja) * 2011-01-26 2014-01-29 パナソニック株式会社 部品実装方法および部品実装装置
JP5876000B2 (ja) * 2012-06-11 2016-03-02 株式会社新川 ボンディング装置およびボンディング方法
JP2014038946A (ja) * 2012-08-16 2014-02-27 Sony Corp 実装装置、部材の配置方法及び基板の製造方法
SG11201701130TA (en) * 2014-08-13 2017-03-30 Shinkawa Kk Mounting device and measurement method
WO2016129105A1 (ja) * 2015-02-13 2016-08-18 富士機械製造株式会社 実装処理ユニット、実装装置及び実装処理ユニットの制御方法
EP3328181B1 (en) * 2015-07-24 2020-11-04 FUJI Corporation Component mounting machine and component mounting system
JP6553459B2 (ja) * 2015-09-09 2019-07-31 東芝メモリ株式会社 半導体装置の製造方法および実装装置
CN107072045A (zh) * 2016-11-30 2017-08-18 合肥瑞硕科技有限公司 一种电路板专用吸取装置
US10367436B2 (en) * 2017-02-21 2019-07-30 Invetech, Inc. Single-axis linear motion system
US10374530B2 (en) 2017-02-21 2019-08-06 Invetech, Inc. Dual-axis linear motion system
JP6767333B2 (ja) * 2017-09-28 2020-10-14 芝浦メカトロニクス株式会社 電子部品の実装装置
JP7112341B2 (ja) * 2019-01-23 2022-08-03 東レエンジニアリング株式会社 実装装置および実装方法
JP2020150187A (ja) * 2019-03-15 2020-09-17 パナソニックＩｐマネジメント株式会社 部品搭載装置および部品搭載方法
CN114026975B (zh) * 2019-07-04 2023-04-14 株式会社富士 元件安装机
JP7450429B2 (ja) * 2020-03-26 2024-03-15 芝浦メカトロニクス株式会社 電子部品の実装装置
US11597031B2 (en) * 2020-11-05 2023-03-07 Kulicke And Soffa Industries, Inc. Methods of operating a wire bonding machine, including methods of monitoring an accuracy of bond force on a wire bonding machine, and related methods
DE102021108635A1 (de) 2021-01-29 2022-08-04 Pink Gmbh Thermosysteme Anlage und Verfahren zum Verbinden von elektronischen Baugruppen
JP2024508628A (ja) 2021-01-29 2024-02-28 ピンク ゲーエムベーハー テルモジステーメ 電子アセンブリを接続するシステムおよび方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198620A (ja) 1992-01-20 1993-08-06 Mitsubishi Electric Corp 半導体ボンディング装置
JP3446770B2 (ja) 1993-10-28 2003-09-16 関西日本電気株式会社 アウタリードボンダ
JP3534583B2 (ja) * 1997-01-07 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100220709B1 (ko) * 1997-03-14 1999-09-15 윤종용 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
JP3368811B2 (ja) 1997-09-08 2003-01-20 松下電器産業株式会社 バンプ付きワークの実装方法
JP3655179B2 (ja) 1999-10-20 2005-06-02 富士通株式会社 半導体チップ素子
US6483190B1 (en) * 1999-10-20 2002-11-19 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
JP4800524B2 (ja) * 2001-09-10 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、及び、製造装置
JP3680785B2 (ja) 2001-11-15 2005-08-10 松下電器産業株式会社 電子部品のボンディング装置およびボンディング方法
JP2004087611A (ja) 2002-08-23 2004-03-18 Toshiba Corp 半導体装置製造方法、及び半導体装置製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047033B1 (ko) * 2009-07-23 2011-07-06 (주) 에스에스피 공정거리 설정이 편리한 자동화 조립장비 및 이를 이용한 공정거리 설정방법
KR101419461B1 (ko) * 2012-11-28 2014-07-16 방영진 Pcb부품삽입검출장치

Also Published As

Publication number Publication date
TW200628029A (en) 2006-08-01
JPWO2006062091A1 (ja) 2008-06-12
KR101153053B1 (ko) 2012-06-04
JP5064804B2 (ja) 2012-10-31
US20080127486A1 (en) 2008-06-05
WO2006062091A1 (ja) 2006-06-15
US7748112B2 (en) 2010-07-06
CN101073153A (zh) 2007-11-14
CN101073153B (zh) 2010-05-05

Similar Documents

Publication Publication Date Title
KR101153053B1 (ko) 부품 실장 장치 및 부품 실장 방법
JP3295529B2 (ja) Ｉｃ部品実装方法及び装置
US8819929B2 (en) Component mounting method
CN107079619B (zh) 安装装置与测量方法
KR102196105B1 (ko) 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
JP2014060363A (ja) 電子部品装着装置
KR20150029086A (ko) 반도체 장치의 z축 높이 감지방법
JP6553489B2 (ja) 部品実装機、および部品実装機のウエハ部品吸着高さ調整方法
JPWO2002071470A1 (ja) チップ実装方法およびその装置
KR20160135950A (ko) 고속 고정밀 본딩 로봇장치
JP7465197B2 (ja) 素子実装装置
JP2017183378A (ja) 電子部品の実装装置
JP4935856B2 (ja) バンプ付き電子部品の実装方法
JP2002261492A (ja) Ｉｃ部品実装方法及び装置
JP2017220498A (ja) 部品実装装置及び部品実装方法
KR101456138B1 (ko) 레이저 칩 본딩기의 칩 공급장치
JP2019067834A (ja) 部品実装装置、部品実装ライン、部品実装装置による部品実装方法及び部品実装ラインによる部品実装方法
CN112218517B (zh) 安装装置
JP5018749B2 (ja) 部品実装装置および部品実装方法
KR100709504B1 (ko) 보호막 도포 장치
JP5246356B2 (ja) バンプ付き電子部品の実装方法
CN112908894A (zh) 一种元器件贴合方法、系统及贴合设备
EP3784014A1 (en) Mounting operation machine and confirmation method
CN116666290A (zh) 晶粒转移设备的校正方法与晶粒转移设备
JP2003168892A (ja) 実装精度確認方法、実装方法及び装置、実装精度確認用ジグ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee