KR20070053646A - 시분할 드라이브 및 인버젼 드라이브를 채택한 ｌｃｄ 패널드라이브 - Google Patents

시분할 드라이브 및 인버젼 드라이브를 채택한 ｌｃｄ 패널드라이브 Download PDF

Info

Publication number
KR20070053646A
KR20070053646A KR1020060115366A KR20060115366A KR20070053646A KR 20070053646 A KR20070053646 A KR 20070053646A KR 1020060115366 A KR1020060115366 A KR 1020060115366A KR 20060115366 A KR20060115366 A KR 20060115366A KR 20070053646 A KR20070053646 A KR 20070053646A
Authority
KR
South Korea
Prior art keywords
pixel
pixels
data signal
output terminal
driving
Prior art date
Application number
KR1020060115366A
Other languages
English (en)
Other versions
KR100843523B1 (ko
Inventor
마사유키 구메타
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20070053646A publication Critical patent/KR20070053646A/ko
Application granted granted Critical
Publication of KR100843523B1 publication Critical patent/KR100843523B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 디스플레이 디바이스를 동작시키는 방법은, (A) 수평 방향으로 인접한 픽셀이 반대 극성의 데이터 신호로 드라이빙되도록, LCD 패널의 특정 라인의 픽셀을 시분할적으로 드라이빙하는 단계를 포함한다. (A) 단계는, (A1) 드라이빙 수단의 제 1 출력 터미널상에서 제 1 극성의 제 1 데이터 신호를 발생시킨 후, 제 1 출력 터미널을 제 1 픽셀과 전기적으로 연결시켜, 특정 라인의 상기 픽셀들 중에서 제 1 픽셀을 드라이빙하는 단계, 및 (A2) 제 1 픽셀의 드라이빙 단계에 연속하여, 제 1 출력 터미널상에서 제 1 극성의 제 2 데이터 신호를 발생시킨 후, 제 1 출력 터미널을 제 2 픽셀과 전기적으로 연결시켜, 특정 라인의 상기 픽셀들 중에서 제 2 픽셀을 드라이빙하는 단계를 포함한다.
액정 디스플레이 디바이스, LCD 패널, 데이터 신호, 드라이빙 수단, 출력 터미널

Description

시분할 드라이브 및 인버젼 드라이브를 채택한 ＬＣＤ 패널 드라이브{LCD PANEL DRIVE ADOPTING TIME-DIVISION DRIVE AND INVERSION DRIVE}
도 1a 는, 종래의 액정 디스플레이 디바이스의 구조를 나타내는 도면.
도 1b 는, LCD 패널 내의 픽셀의 구조를 나타내는 회로도.
도 2 는, 도트 인버젼 드라이브에서 각각의 픽셀에 공급된 데이터 신호의 극성을 나타내는 도면.
도 3 은, 종래의 액정 디스플레이 디바이스에서의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 공급된 데이터 신호의 극성을 나타내는 도면.
도 4 는, 종래의 액정 디스플레이 디바이스의 동작을 나타내는 타이밍표.
도 5 는, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 도면.
도 6 은, 본 발명의 제 1 실시형태의 액정 디스플레이 디바이스의 일 예시적인 구조를 나타내는 도면.
도 7 은, 제 1 실시형태의 LCD 드라이버의 일 예시적인 구조를 나타내는 블록도.
도 8 은, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 도면.
도 9 는, 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 10 은, 제 1 실시형태의 액정 디스플레이 디바이스의 일 예시적인 동작을 나타내는 타이밍표.
도 11 은, 제 1 실시형태의 바람직한 변형으로, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 도면.
도 12 는, 제 1 실시형태의 바람직한 변형으로, 액정 디스플레이 디바이스의 동작을 나타내는 타이밍표.
도 13 은, 본 발명의 제 2 실시형태의 액정 디스플레이 디바이스의 일 예시적인 구조를 나타내는 도면.
도 14 는, 제 2 실시형태의 LCD 드라이버의 일 예시적인 구조를 나타내는 블록도.
도 15 는, 제 2 실시형태의, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 도면.
도 16 은, 제 2 실시형태의 액정 디스플레이 디바이스의 일 예시적인 동작을 나타내는 타이밍표.
도 17 은, 제 2 실시형태의, 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 18 은, 본 발명의 제 3 실시형태의 액정 디스플레이 디바이스의 일 예시적인 구조를 나타내는 도면.
도 19a 는, 제 3 실시형태의 LCD 드라이버의 일 예시적인 구조를 나타내는 블록도.
도 19b 는, LCD 드라이버의 또 다른 예시적인 구조를 나타내는 블록도.
도 20 은, 제 3 실시형태의, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 블록도.
도 21a 는, 제 3 실시형태의 제 1 프레임 주기에서의 액정 디스플레이 디바이스의 동작을 나타내는 타이밍표.
도 21b 는, 제 3 실시형태의 제 3 프레임 주기에서의 액정 디스플레이 디바이스의 예시적인 동작을 나타내는 타이밍표.
도 22a 는, 제 3 실시형태의, 제 1 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 22b 는, 제 3 실시형태의, 제 2 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 23 은, 제 3 실시형태의 제 1 내지 제 4 프레임 주기에서의 픽셀의 기록 시퀀스, 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 24 는, 제 4 실시형태의, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 도 면.
도 25a 는, 제 4 실시형태의 제 1 프레임 주기에서의 LCD 드라이버의 동작을 나타내는 타이밍표.
도 25b 는, 제 4 실시형태의 제 3 프레임 주기에서의 LCD 드라이버의 동작을 나타내는 타이밍표.
도 26a 는, 제 4 실시형태의, 제 1 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 26b 는, 제 4 실시형태의, 제 2 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 27 은, 제 4 실시형태의 바람직한 변형으로, 제 1 내지 제 4 프레임 주기에서의, 제 1 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면,
도 28 은, 본 발명의 제 5 실시형태의 액정 디스플레이 디바이스의 일 예시적인 구조를 나타내는 도면.
도 29 는, 제 5 실시형태의, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 도면.
도 30a 는, 제 5 실시형태의, 제 1 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 30b 는, 제 5 실시형태의, 제 2 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 31 은, 제 5 실시형태의 제 1 내지 제 4 프레임 주기에서의, 제 1 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 32 는, 제 5 실시형태의 바람직한 변형으로, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 도면.
도 33a 및 도 33b 는, 제 5 실시형태의 바람직한 변형으로, 제 1 프레임 주기에서의 액정 디스플레이 디바이스의 동작을 나타내는 타이밍표.
도 33c 및 도 33d 는, 제 5 실시형태의 바람직한 변형으로, 제 3 프레임 주기에서의 액정 디스플레이 디바이스의 동작을 나타내는 타이밍표.
도 34 는, 본 발명의 제 6 실시형태의 액정 디스플레이 디바이스의 일 예시적인 구조를 나타내는 도면.
도 35a 는, 서로 이격된 데이터 라인이 동시에 드라이빙될 때, 공통 전극을 통해 흐르는 전류의 경로를 나타내는 도면.
도 35b 는, 인접한 데이터 라인이 동시에 드라이빙될 때, 공통 전극을 통해 흐르는 전류의 경로를 나타내는 도면.
도 36 은, 제 6 실시형태의, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 도면.
도 37a 는, 제 6 실시형태의, 제 1 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 37b 는, 제 6 실시형태의, 제 2 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 38 은, 제 6 실시형태의 제 1 내지 제 4 프레임 주기에서의, 제 2 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 39 는, 본 발명의 제 7 실시형태의 액정 디스플레이 디바이스의 일 예시적인 구조를 나타내는 도면.
도 40 은, 제 7 실시형태의, LCD 드라이버의 각각의 출력 터미널로부터 출력된 데이터 신호가 기록되는 픽셀, 및 그 각각의 데이터 신호의 극성을 나타내는 도면.
도 41a 는, 제 7 실시형태의, 제 1 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 41b 는, 제 7 실시형태의, 제 2 라인의 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 42 는, 제 7 실시형태의 제 1 내지 제 4 프레임 주기에서의, 픽셀의 기록 시퀀스 및 그 각각의 픽셀에 기록된 데이터 신호의 극성을 나타내는 도면.
도 43a 내지 도 43d 는, 인접한 데이터 라인 사이의 용량성 커플링의 효과를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
1: LCD 패널
2: LCD 드라이버
11: 게이트 라인
12: 데이터 라인
13: 픽셀
17: 입력 노드
19: 스위치
본 발명은, 액정 디스플레이 디바이스 및 LCD 패널을 드라이빙하는 방법에 관한 것으로, 더 상세하게는, 시분할 드라이브와 인버젼 드라이브 모두를 달성하기 위한 LCD 패널 드라이브 기술에 관한 것이다.
일 세트의 데이터 라인 (신호 라인) 이 순차적으로 선택되고 데이터 신호가 원하는 픽셀에 시분할적으로 기록되는 시-분할 드라이브는, LCD 패널을 드라이빙할 시에 공통-사용되는 기술 중 하나이다 (예를 들면, 일본 특허출원 공개번호 제 JP-A 평11-327518 호, 및 제 JP-A 2003-215540 호 참조). 시분할 드라이브의 한가지 이점은, 시분할 드라이브가 LCD 드라이버 내에 통합된 출력 증폭기의 수를 효과적으로 감소시킨다는 것이다. 시분할 드라이브를 이용한 액정 디스플레이 디바 이스는, 액정 디스플레이 패널의 데이터 라인 수보다 더 적은 수의 출력 증폭기를 사용하여 픽셀의 드라이빙을 달성할 수 있다. 이는, LCD 드라이버의 전력 소비와 칩 사이즈를 효과적으로 감소시킨다. 또 다른 이점은, 시분할 드라이브가 데이터 라인을 선택하기 위해 LCD 패널내에 스위치 회로를 통합시켜 LCD 드라이버와 LCD 패널 사이의 연결 라인의 수를 효과적으로 감소시킨다는 것이다. LCD 패널 내에 통합된 스위치 회로는, 효과적으로, LCD 드라이버와 LCD 패널 사이의 전기 연결을 제공하는 연결 라인의 수를, LCD 패널 내의 데이터 라인의 수보다 작게 감소시킨다. LCD 드라이버와 LCD 패널 사이의 연결 라인의 수의 감소는, LCD 드라이버와 LCD 패널의 설치를 사실상 용이하게 하고, EMI (전자파 장애) 를 효과적으로 감소시킨다. 최근의 LCD 패널내에 통합된 픽셀 수의 증가는, 시분할적으로 드라이빙된 데이터 라인의 수의 증가를 필요로 한다.
인버젼 드라이브는, LCD 패널을 드라이빙하기 위해 공통-사용되는 또 다른 기술이다. 인버젼 드라이브는, "번-인 (burn-in)" 현상을 예방하기 위해 미리 결정된 공간적 및 시간 사이클에서, 데이터 신호의 극성 (polarity) 을 인버팅하는 기술이다. 인버젼 드라이브는, 각각의 픽셀에 공급되는 드라이브 전압의 DC 컴포넌트를 감소시키고, 이로써, "번-인" 현상을 효과적으로 예방한다.
대체로, 인버젼 드라이브에는 2 가지 종류, 즉, 공통의 일정한 드라이브 (common constant drive) 와 공통의 인버젼 드라이브 (common inversion drive) 가 있다. 공통의 일정한 드라이브 기술은, 이하 공통 레벨 VCOM 로 지칭되는, 특정 전압 레벨로 일정하게 유지되는 공통 전극 (또는 후면 전극) 의 전압 레벨로 데이터 신호를 인버팅하는 기술을 나타낸다. 공통의 인버젼 드라이브 기술은, 공통 전극과 데이터 신호의 전압 레벨 모두를 인버팅하는 기술을 나타낸다. 당업계에 공지된 바와 같이, 공통의 일정한 드라이브 기술은, 공통의 인버젼 드라이브 기술과 비교하여 공통 전극의 전압 레벨을 바람직하게 안정화시키고, 또한, 이는, LCD 패널 상의 이미지의 명멸현상 (flicker) 을 상당히 감소시킨다. 다음에 설명되는 것처럼, 본 발명은 공통의 일정한 드라이브 기술에 관한 것이다.
공통의 인버젼 드라이브 기술의 일종인 도트 인버젼 드라이브 (dot inversion drive) 는, 반대 극성 (opposite polarity) 을 가진 데이터 신호를 인접한 픽셀에 기록하는 기술이다. 데이터 신호의 극성은, 공통 전압 레벨 (VCOM; 즉, 공통 전극의 전압 레벨) 에 대하여 정의된다는 것을 알 수 있다. 데이터 신호가 공통 전압 레벨 (VCOM) 보다 더 높은 신호 레벨을 가지는 경우, 그 데이터 신호의 극성은 "포지티브" 인 것으로 정의된다. 한편, 데이터 신호가 공통 전압 레벨 (VCOM) 보다 더 낮은 신호 레벨을 가지는 경우, 그 데이터 신호의 극성은 "네거티브" 인 것으로 정의된다. 바람직하게, 그 도트 인버젼 드라이브는, 또한, 포지티브와 네거티브 데이터 신호를 LCD 패널에 동시에 공급함으로써 공통 전극의 전압 레벨의 안정성을 향상시키며, 이로써, LCD 패널 상의 명멸현상을 효과적으로 감소시킨다.
도 1a 는, 도면부호 100 으로 표시되어 있는, 시분할 드라이브와 도트 인버 젼 드라이브 모두를 채택한 액정 디스플레이 디바이스의 통상의 구조를 나타낸 회로도이다. 시분할 드라이브와 도트 인버젼 드라이브 모두를 채택한 액정 디스플레이 디바이스는, 예를 들어, 상술된 일본 특허출원 공개번호 제 JP-A 평11-327518 호에 개시되어 있다. 액정 디스플레이 디바이스 (100) 에는, LCD 패널 (101) 과 LCD 드라이버 (102) 가 제공된다. LCD 패널 (101) 에는, 게이트 라인 (스캔 라인; 111), 데이터 라인 (신호 라인; 112) 및 행렬로 배열된 픽셀 (113) 이 제공된다. 게이트 라인 (111) 은, 픽셀 (113) 의 행 (row) 을 선택하도록 사용된다. 비록 도 1a 에는, LCD 패널 (101) 의 일부만이 도시되어 있지만, 그 LCD 패널 (101) 이 미도시된 게이트 라인 (111), 데이터 라인 (112) 및 픽셀 (113) 을 더 포함하고 있다는 것을 이해하게 된다. 게이트 라인 (111i) 에 연결된 픽셀 (113) 은 i-번째 라인의 픽셀 (113) 로 지칭될 수도 있다. 도 1b 에 도시된 바와 같이, 픽셀 (113) 에는, 각각, TFT (114) 와 픽셀 전극 (115) 이 제공된다. 픽셀 전극 (115) 은 공통 전극 (후면 전극; 116) 에 대립되고, 각각의 픽셀 전극 (115) 과 공통 전극 (116) 사이에는 액정 캐패시터가 형성된다. 도 1b 에는, 공통 전극 (116) 이 각 픽셀 (113) 에 개별적으로 제공되는 것으로 도시되어 있지만, 당업계에 널리 공지된 바와 같이, 공통 전극 (116) 은 단일의 큰 전극인 것으로 이해된다.
도 1a 를 다시 참조하면, 추가적으로, LCD 패널 (101) 은 3 개의 데이터 라인 (112) 당 하나의 입력 노드 (117) 를 포함한다. 이하에, 홀수-번째 위치 (odd-numbered position) 에 위치한 입력 노드 (117) 는 홀수의 입력 노드 (117O) 로 지칭될 수도 있고, 짝수-번째 위치 (even-numbered position) 에 위치한 입력 노드 (117) 는 짝수의 입력 노드 (117E) 로 지칭될 수도 있다.
(스위치 엘리먼트를 통해) 특정 입력 노드 (117) 에 연결된 일 세트의 데이터 라인 (112) 이 그 특정 입력 노드 (117) "와 관련된" 데이터 라인 (112) 으로 지칭될 수도 있음을 알 수 있을 것이다. 도 1a 에 도시된 액정 디스플레이 디바이스 (100) 에서, 동일한 입력 노드 (117) 와 관련된 3 개의 데이터 라인은 시분할적으로 드라이빙된다.
대응하여, (데이터 라인 (112) 을 통하여) 특정 입력 노드 (117) 에 연결된 픽셀 (113) 은, 그 특정 입력 노드 (117) "와 관련된" 픽셀 (113) 로 지칭될 수도 있다. 도 1a 에서, 동일한 게이트 라인 (111) 에 연결되고 동일한 입력 노드 (117) 와 관련된 픽셀 (113) 은 시분할적으로 드라이빙된다.
다시 도 1a 를 참조하면, 픽셀 (113) 은, 적색 (이하, R 픽셀로 지칭) 을 디스플레이하는데 사용되는 픽셀, 녹색 (이하, G 픽셀로 지칭) 을 디스플레이하는데 사용되는 픽셀, 및 청색 (이하, B 픽셀로 지칭) 을 디스플레이하는데 사용되는 픽셀을 포함한다. 이하, 홀수의 입력 노드 (117O) 와 관련된 R 픽셀은 R 픽셀 (113R1) 로 지칭될 수도 있고, 짝수의 입력 노드 (117E) 와 관련된 R 픽셀은 R 픽셀 (113R2) 로 지칭될 수도 있다. 대응하여, 홀수의 입력 노드 (117O) 와 관련된 G 픽셀은 G 픽셀 (113G1) 로 지칭될 수도 있고, 짝수의 입력 노드 (117E) 와 관련된 G 픽셀은 G 픽셀 (113G2) 로 지칭될 수도 있다. 또한, 홀수의 입력 노드 (117O) 와 관련된 B 픽셀은 B 픽셀 (113B1) 로 지칭될 수도 있고, 짝수의 입력 노드 (117E) 와 관련된 B 픽셀은 B 픽셀 (113B2) 로 지칭될 수도 있다.
동일한 데이터 라인 (112) 에 연결된 픽셀 (113) 은 동일한 색과 관련된다. 이하, R 픽셀 (113R1 및 113R2) 에 연결된 데이터 라인은, 각각, 데이터 라인 (112R1 및 112R2) 으로 지칭될 수도 있다. 대응하여, G 픽셀 (113G1 및 113G2) 에 연결된 데이터 라인은, 각각, 데이터 라인 (112G1 및 112G2) 으로 지칭될 수도 있고, B 픽셀 (113B1 및 113B2) 에 연결된 데이터 라인은, 각각, 데이터 라인 (112B1 및 112B2) 으로 지칭될 수도 있다.
데이터 라인 (112R1, 112G1, 및 112B1) 은, 각각, 스위치 (119R1, 119G1, 및 119B1) 를 통해 관련된 홀수의 입력 노드 (117O) 에 연결되고, 데이터 라인 (112R2, 112G2, 및 112B2) 은, 각각, 스위치 (119R2, 119G2, 및 119B2) 를 통해 관련된 짝수의 입력 노드 (117E) 에 연결된다. 스위치 (119R1, 119G1, 119B1, 119R2, 119G2, 및 119B2) 는, 제어 신호 (RSW, GSW, 및 BSW) 에 응답하여 턴온 및 턴오프된다. 원하는 데이터 라인의 선택은, 스위치 (119R1, 119G1, 119B1, 119R2, 119G2, 및 119B2) 중 원하는 스위치를 턴온함으로써 달성된다.
LCD 패널 (101) 의 입력 노드 (117) 는, 각각, LCD 드라이버 (102) 의 출력 터미널에 연결된다. LCD 드라이버 (102) 의 출력 터미널은, 각각, 심볼 "소스 1", "소스 2",...로 나타낼 수도 있다.
LCD 드라이버 (102) 는, 선택된 픽셀, 즉, 선택된 데이터 라인 (112) 과 선택된 게이트 라인 (111) 에 연결된 픽셀 (113) 에, 원하는 신호 레벨을 가진 데이터 신호를 공급한다. 픽셀 (113) 은, 그 픽셀 (113) 에 공급되는 데이터 신호의 신호 레벨과 관련된 그레이스케일 레벨로 설정된다.
도트 인버젼 드라이브와 시분할 드라이브에 적합하도록, LCD 드라이버 (102) 의 각각의 출력 터미널상에서 전개되는 데이터 신호의 극성을 결정할 필요가 있다. 도트 인버젼 드라이버에서, 도 2 에 도시된 바와 같이, 수평 또는 수직 방향으로 인접한 2 개의 픽셀 (113) 에는, 반대 극성을 가진 데이터 신호가 공급된다. 수평 방향은, 게이트 라인 (스캔 라인) 이 연장되는 방향이고, 수직 방향은, 데이터 라인 (신호 라인) 이 연장되는 방향임을 알 수 있다. 또한, 심볼 "R1", "G1", "B1", "R2", "G2", 및 "B2" 는, 각각, R 픽셀 (113R1), G 픽셀 (113G1), B 픽셀 (113B1), R 픽셀 (113R2), G 픽셀 (113G2), 및 B 픽셀 (113B2) 을 나타냄을 알 수 있다.
제 1 라인의 픽셀 (113) 과 관련하여, 도 1a 에 도시된 바와 같이, R 픽셀 (113R1), B 픽셀 (113B1) 및 G 픽셀 (113G2) 에는, 포지티브 극성을 가진 데이터 신호 가 공급되고, G 픽셀 (113G1), R 픽셀 (113R2), B 픽셀 (113B2) 에는, 네거티브 극성을 가진 데이터 신호가 공급된다. 도 1a 에는, 제 1 라인의 픽셀 (113) 에 공급된 각각의 데이터 신호의 극성이 데이터 라인 (112) 상에 놓인 "+" 신호와 "-" 신호에 의해 나타내진다.
한편, 동일한 입력 노드 (117) 와 관련된 3 개의 데이터 라인 (112) 은, 말단에서 말단까지 각 수평 주기에서 순차적으로 선택된다. 즉, 도 3 에 도시된 바와 같이, 동일한 게이트 라인에 연결된 픽셀 (113) 은, R 픽셀, G 픽셀, 그리고 B 픽셀의 순서로 드라이빙된다. 도 4 에 도시된 바와 같이, 제어 신호들을 RSW, GSW, 그리고 BSW 의 순서로 액티베이팅함으로써 이러한 순서로의 픽셀 (113) 의 드라이빙이 달성될 수 있다.
픽셀 (113) 의 드라이브 시퀀스와 그 픽셀에 공급된 데이터 신호의 극성의 관점에서, LCD 드라이버 (102) 의 출력 터미널 (소스 1 과 소스 2) 로부터 순차적으로 출력된 각각의 데이터 신호의 극성이 도 5 에 도시된 바와 같이 설정될 필요가 있다. 구체적으로 말하면, 제 1 수평 주기 (즉, 제 1 라인의 픽셀 (113) 을 드라이빙하는 주기) 에서, 포지티브 극성의 데이터 신호, 네거티브 극성의 데이터 신호, 및 포지티브 극성의 또 다른 데이터 신호가 출력 터미널 (소스 1) 로부터 순차적으로 출력되는 한편, 네거티브 극성의 데이터 신호, 포지티브 극성의 데이터 신호, 및 네거티브 극성의 또 다른 데이터 신호가 출력 터미널 (소스 2) 로부터 순차적으로 출력된다. 한편, 제 2 수평 주기에서는, 네거티브 극성의 데이터 신 호, 포지티브 극성의 데이터 신호, 및 네거티브 신호의 또 다른 데이터 신호가 출력 터미널 (소스 1) 로부터 순차적으로 출력되는 한편, 포지티브 극성의 데이터 신호, 네거티브 극성의 데이터 신호, 및 포지티브 극성의 또 다른 데이터 신호가 출력 터미널 (소스 2) 로부터 순차적으로 출력된다.
LCD 드라이버 (102) 의 출력 터미널 (소스 1 및 소스 2) 상에서 전개되는 데이터 신호는 항상 반대이며, 즉, 포지티브 극성과 네거티브 극성의 데이터 신호가 항상 선택된 픽셀에 동시에 기록된다는 것을 알 수 있다. 이는, 공통 전극의 전압 레벨의 변화 (change) 를 줄이는데 중요하다.
한가지 문제는, 이러한 액정 디스플레이 디바이스가 (LCD 드라이버 (102) 의 출력 터미널과 같이) 데이터 신호를 각각의 데이터 라인에 분배하기 위해 이용되는 경로를 따라서 노드에 대한 전압 레벨을 빈번히 인버팅할 것을 요구한다는 것이다. 예를 들어, 도 5 에 도시된 동작은, LCD 드라이버 (102) 의 출력 터미널상에서 전개되는 데이터 신호의 극성을, 일 수평 주기당 3 회 인버팅할 것을 요구한다. 데이터 신호의 빈번한 인버젼은, LCD 드라이버 (102) 의 출력 터미널이 상당한 부하 용량 (load capacitance) 을 갖기 때문에, LCD 드라이버 (102) 의 전력 소비를 바람직하지 않게 상당히 증가시킨다.
한편, 일본 특허출원 공개번호 제 JP-A 2003-215540 호에는, LCD 드라이버로부터 출력된 데이터 신호의 인버젼의 빈도가 2 개의 수평 주기 당 일회로 낮게 감소되는, 시분할 드라이브에 적합한 기술을 개시하고 있다. 그러나, 이 기술에 서, 각각의 픽셀 (113) 에 공급된 데이터 신호의 인버젼의 공간적 빈도는 2 픽셀이다. 즉, 이 기술은, 도트 인버젼 드라이브를 제공하지 않는다.
이렇게 설명되는 것처럼, 종래의 액정 디스플레이 디바이스에는, 시분할 드라이브와 도트 인버젼 드라이브 모두의 이용이 데이터 신호를 각각의 데이터 라인에 분배하기 위해 이용되는 경로를 따라서 노드에 대한 전압 레벨의 빈번한 인버젼을 불가피하게 수반하여, LCD 드라이버의 전력 소비를 증가시킨다는 문제가 있다.
본 발명의 일 양태에서, 액정 디스플레이 디바이스를 동작시키는 방법은,
(A) 수평 방향으로 인접한 픽셀이 반대 극성의 데이터 신호로 드라이빙되도록 LCD 패널의 특정 라인의 픽셀을 시분할적으로 드라이빙하는 단계를 포함한다.
그 (A) 단계는,
(A1) 드라이버의 제 1 출력 터미널상에서 제 1 극성의 제 1 데이터 신호를 발생시킨 후, 그 제 1 출력 터미널을 제 1 픽셀과 전기적으로 연결시켜 특정 라인의 픽셀들 중에서 제 1 픽셀을 드라이빙하는 단계; 및
(A2) 그 제 1 픽셀의 드라이빙에 연속하여 제 1 출력 터미널상에서 제 1 극성의 제 2 데이터 신호를 발생시킨 후, 그 제 1 출력 터미널을 제 2 픽셀과 전기적으로 연결시켜 특정 라인의 픽셀들 중에서 제 2 픽셀을 드라이빙하는 단계를 포함한다.
이러한 동작 방법은, 제 1 픽셀의 드라이빙에 의해 수반되는 제 2 픽셀의 드라이빙시에, 드라이버의 제 1 출력 터미널의 전압 레벨을 인버팅할 필요성을 제거 한다. 이는, 액정 디스플레이 디바이스의 전력 소비를 효과적으로 감소시킨다.
본 발명의 상기 및 다른 이점 및 특징은, 첨부된 도면을 참조하여 얻어진 다음의 설명으로부터 보다 명백해질 것이다.
바람직한 실시형태의 설명
다음으로, 설명적인 실시형태를 참조하여 본 발명이 여기에 설명될 것이다. 당업자라면, 다수의 또 다른 실시형태가 본 발명의 교시를 이용하여 달성될 수 있으며, 본 발명이 설명을 목적으로 도시된 실시형태로 제한되는 것이 아님을 알 수 있을 것이다.
제 1 실시형태
(LCD 디바이스 구조)
도 6 은, 본 발명의 제 1 실시형태의 액정 디스플레이 디바이스의 일 예시적인 구조를 나타낸 블록도이다. 이 실시형태의 액정 디스플레이 디바이스에는 LCD 패널과 LCD 드라이버 (2) 가 제공된다.
LCD 패널 (1) 의 구조는 도 1a 에 도시된 LCD 패널 (101) 의 구조와 유사하다. 상세히, LCD 패널 (1) 에는, 게이트 라인 (11), 데이터 라인 (12) 및 행렬로 배열된 픽셀 (13) 이 제공된다. 각각의 픽셀 (13) 의 구조는 도 1b 에 도시된 것과 같다. LCD 패널 (1) 에는, 3 개의 데이터 라인 (12) 당 하나의 입력 노드 (17) 가 제공된다.
픽셀 (13) 은, 적 (R) 색을 디스플레이하는데 사용되는 R 픽셀 (13R1, 13R2), 녹 (G) 색을 디스플레이하는데 사용되는 G 픽셀 (13G1, 13G2), 및 청 (B) 색을 디스플레이하는데 사용되는 B 픽셀 (13B1, 13B2) 을 포함한다. R 픽셀 (13R1), G 픽셀 (13G1) 및 B 픽셀 (13B1) 은 홀수의 입력 노드 (17O) 와 관련되고, R 픽셀 (13R2), G 픽셀 (13G2), 및 B 픽셀 (13B2) 은 짝수의 입력 노드 (17E) 와 관련됨을 알 수 있다.
동일한 데이터 라인 (12) 에 연결된 픽셀 (13) 은 동일한 색과 관련된다. 이하, R 픽셀 (13R1 및 13R2) 에 연결된 데이터 라인은, 각각, 데이터 라인 (12R1 및 12R2) 으로 지칭될 수도 있다. 대응하여, G 픽셀 (13G1 및 13G2) 에 연결된 데이터 라인은, 각각, 데이터 라인 (12G1 및 12G2) 으로 지칭될 수도 있으며, B 픽셀 (13B1 및 13B2) 에 연결된 데이터 라인은, 각각, 데이터 라인 (12B1 및 12B2) 으로 지칭될 수도 있다.
데이터 라인 (12R1, 12G1 및 12B1) 은, 각각, 스위치 (19R1, 19G1 및 19B1) 를 통해 관련된 홀수의 입력 노드 (17O) 에 연결되고, 데이터 라인 (12R2, 12G2 및 12B2) 은, 각각, 스위치 (19R2, 19G2 및 19B2) 를 통해 관련된 짝수의 입력 노드 (17E) 에 연결된다. 이들 스위치 (19) 는, LCD 드라이버 (2) 로부터 수신된 제어 신호 (RSW, GSW, 및 BSW) 에 응답하여 턴온 및 턴오프된다. 구체적으로 말하면, 스위치 (19R1 및 19R2) 는, 제어 신호 RSW 에 응답하여 동작되고, 스위치 (19G1 및 19G2) 는, 제어 신호 GSW 에 응답하여 동작되며, 스위치 (19B1 및 19B2) 는 제어 신호 BSW 에 응답하여 동작된다. 원하는 데이터 라인 (12) 의 선택은, 스위치 (19) 중 원하는 스위치를 턴온함으로써 달성된다.
LCD 패널 (1) 의 입력 노드 (17) 는, 각각, LCD 드라이버 (2) 의 출력 터미널에 연결된다. LCD 드라이버 (2) 의 출력 터미널은, 심볼 "소스 1", "소스2",.., 로 나타내질 수도 있다. 홀수-번째 출력 터미널 (소스 1, 소스 3,...) 은 홀수의 출력 터미널로 통칭될 수도 있으며, 짝수-번째 출력 터미널 (소스 2, 소스 4,...) 은 짝수의 출력 터미널로 통칭될 수도 있음을 알 것이다.
도 7 은, LCD 드라이버 (2) 의 구조를 나타낸 블록도이다. LCD 드라이버 (2) 에는, 데이터 제어 회로 (21), 그레이스케일 발생기 회로 (22), 일 세트의 포지티브 드라이브 레그 (23), 일 세트의 네거티브 드라이브 레그 (24), 극성 스위치 회로 (25), 선택기 제어 회로 (26), 극성 스위치 제어 회로 (27), RGB 스위치 제어 회로 (28), 및 타이밍 제어 회로 (29) 가 제공된다.
데이터 제어 회로 (21) 는, 각각의 픽셀 (13) 에 공급될 데이터 신호의 극성에 따라서 포지티브 드라이브 레그 (23) 또는 네거티브 드라이브 레그 (24) 에 픽셀 (13) 의 픽셀 데이터를 포워딩한다. 구체적으로 말하면, 데이터 제어 회로 (21) 는, 선택된 라인의 픽셀 (13) 의 그레이스케일 레벨을 나타내는 픽셀 데이터를 수신한다. 데이터 제어 회로 (21) 는, 포지티브 데이터 신호로 드라이빙될 픽셀 (13) 과 관련된 픽셀 데이터를 포지티브 드라이브 레그 (23) 에 포워딩하고, 네거티브 데이터 신호로 드라이빙될 픽셀 (13) 과 관련된 픽셀 데이터를 네거티브 드라이브 레그 (24) 에 포워딩한다.
그레이스케일 발생기 회로 (22) 는, 픽셀 (13) 의 허용된 그레이스케일 레벨과 관련된 일 세트의 그레이스케일 전압을, 각각, 포지티브 드라이브 레그 (23) 와 네거티브 드라이브 레그 (24) 에 공급한다. 상세하게는, 그레이스케일 발생기 회로 (22) 는, 네거티브 극성의 그레이스케일 전압을 네거티브 드라이브 레그 (24) 에 공급하면서, 포지티브 극성의 그레이스케일 전압을 포지티브 드라이브 레그 (23) 에 공급한다. 포지티브 드라이브 레그 (23) 에 공급된 그레이스케일 전압의 수와 네거티브 드라이브 레그 (24) 에 공급된 그레이스케일 전압의 수는, 픽셀 (13) 의 허용된 그레이스케일 레벨의 수와 모두 동일하다. 허용된 그레이스케일 레벨의 수가 64 인 경우, 그레이스케일 발생기 회로 (22) 는, 포지티브 극성을 가진 일 세트의 64 개의 상이한 그레이스케일 전압을 포지티브 드라이브 레그 (23) 에 공급하고, 네거티브 극성을 가진 일 세트의 64 개의 상이한 그레이스케일 전압을 네거티브 드라이브 레그 (24) 에 공급한다.
포지티브 드라이브 레그 (23) 는, 그 포지티브 드라이브 레그에 공급된 픽셀 데이터에 응답하여 포지티브 데이터 신호를 발생시키는 일 세트의 회로이고, 네거티브 드라이브 레그 (24) 는, 그 네거티브 드라이브 레그에 공급된 픽셀 데이터에 응답하여 네거티브 데이터 신호를 발생시키는 일 세트의 회로이다. LCD 드라이버 (2) 의 매 2 개의 출력 터미널당 (즉, LCD 패널 (1) 의 매 2 개의 입력 노드 (17) 당) 일 포지티브 드라이브 레그 (23) 와 일 네거티브 드라이브 레그 (24) 가 제공된다. 각 입력 노드 (17) 와 관련된 일 세트의 데이터 라인 (12) 이 각 수평 주기에서 순차적으로 선택된다는 사실에 따라서, 포지티브 드라이브 레그 (23) 와 네거티브 드라이브 레그 (24) 각각은, 각 수평 주기에서 3 개의 픽셀 (13) 을 드라이빙한다. 포지티브 드라이브 레그 (23) 는, 그레이스케일 발생기 회로 (22) 로부터 수신된 포지티브 그레이스케일 전압을 이용하여 포지티브 데이터 신호를 발생시키고, 네거티브 드라이브 레그 (24) 는, 그레이스케일 발생기 회로 (22) 로부터 수신된 네거티브 그레이스케일 전압을 이용하여 네거티브 데이터 신호를 발생시킨다.
상세하게는, 포지티브 드라이브 레그 (23) 에는, 각각, 일 세트의 래치 회로 (23a), 데이터 선택기 회로 (23b), D/A 컨버터 (23c), 및 드라이브 회로 (23d) 가 제공된다. 각 래치 회로 (23a) 는, 데이터 제어 회로 (21) 로부터의 픽셀 데이터를 래치하고, 그 래치된 픽셀 데이터를 데이터 선택기 회로 (23b) 로 포워딩한다. 각 포지티브 드라이브 레그 (23) 가 각 수평 주기에서 3 개의 픽셀 (13) 을 드라이빙한다는 사실에 따라서, 포지티브 드라이브 레그 (23) 각각은, 3 개의 래치 회로 (23a) 를 포함한다.
데이터 선택기 회로 (23b) 는, 그 다음에 드라이빙될 픽셀 (13) 과 관련되는, 3 개의 래치 회로 (23a) 중 하나를 선택하여, 그 선택된 래치 회로 (23a) 로부터 픽셀 데이터를 D/A 컨버터 (23c) 로 포워딩한다.
D/A 컨버터 (23c) 는, 그 선택된 래치 회로 (23a) 로부터 수신된 픽셀 데이터에 대해 D/A 컨버젼을 수행하여, 그 수신된 픽셀 데이터에 대응하는 그레이스케 일 전압을 출력한다. 더 상세하게는, D/A 컨버터 (23c) 는, 선택된 래치 회로 (23a) 로부터 수신된 픽셀 데이터에 응답하여 그레이스케일 발생기 회로 (22) 로부터 수신된 포지티브 그레이스케일 전압 중 하나를 선택하여, 그 선택된 그레이스케일 전압을 드라이브 회로 (23d) 에 공급한다.
드라이브 회로 (23d) 는 픽셀 데이터에 대응하는 데이터 신호를 발생시킨다. 드라이브 회로 (23d) 는, 전압 폴로워 (voltage follower) 로서 기능하고, D/A 컨버터 (23c) 로부터 수신된 그레이스케일 전압에 대응하는 신호 레벨을 가진 데이터 신호를 출력한다. 일 실시형태에서, 연산 증폭기가 드라이브 회로 (23d) 로써 이용된다.
일 실시형태에서, 데이터 선택기 회로 (23b) 와 D/A 컨버터 (23c) 사이에 레벨 시프터 (미도시) 가 삽입될 수도 있다. 이것은, 공통의 일정한 드라이브가 사용되고 있는, 이 실시형태의 D/A 컨버터 (23c) 에 높은 그레이스케일 전압이 인가될 수도 있다는 사실에 기초한다. 레벨 시프터는, 데이터 선택기 (23b) 로부터 출력된 신호의 전압 레벨과 D/A 컨버터 (23) 내에서 발생되거나 그 컨버터에 공급된 신호의 전압 레벨 사이에서 매칭한 전압 레벨을 제공하기 위해 이용된다.
네거티브 드라이브 레그 (24) 의 구조와 동작은, 그레이스케일 발생기 회로 (22) 로부터 수신된 그레이스케일 전압의 극성과 발생될 데이터 신호의 극성이 다르다는 것을 제외하고는, 포지티브 드라이브 레그 (23) 의 것과 거의 동일하다. 네거티브 드라이브 레그 (24) 에는, 각각, 일 세트의 래치 회로 (24a), 데이터 선택기 회로 (24b), D/A 컨버터 (24c), 및 드라이브 회로 (24d) 가 제공된다. 래 치 회로 (24a), 데이터 선택기 회로 (24b), D/A 컨버터 (24c) 및 드라이브 회로 (24d) 는, 각각, 래치 회로 (23a), 데이터 선택기 회로 (23b), D/A 컨버터 (24c), 및 드라이브 회로 (23d) 와 각각 동일한 기능을 가진다.
극성 스위치 회로 (25) 는, 포지티브 드라이브 레그 (23) 와 네거티브 드라이브 레그 (24) 의 각각의 출력을 LCD 드라이버 (2) 의 출력 터미널과 연결시키도록 설계된다. 예를 들어, 포지티브 데이터 신호가 홀수의 출력 터미널 (소스 1, 소스 3,...) 에 공급되고, 네거티브 데이터 신호가 짝수의 출력 터미널 (소스 2, 소스 4,...) 에 공급될 때, 극성 스위치 회로 (25) 는, 포지티브 드라이브 레그 (23) 의 출력을 홀수의 출력 터미널 (소스 1, 소스 3,...) 과 각각 연결시키고, 네거티브 드라이브 레그 (24) 의 출력을 짝수의 출력 터미널 (소스 2, 소스 4,...) 과 연결시킨다.
선택기 제어 회로 (26) 는 데이터 선택기 회로 (23b 및 24b) 를 제어하여, 래치 회로 (23a 와 24a) 에서 래치된 픽셀 데이터 중 원하는 데이터를 D/A 컨버터 (23c 와 24c) 로 포워딩한다.
극성 스위치 제어 회로 (27) 는, 극성 스위치 회로 (25) 내에 전기 연결을 나타내기 위한 극성 신호 POL 에 응답한다. 극성 신호 POL 이 액티베이팅될 때 (즉, 극성 신호 POL 이 "하이" 레벨로 풀 업 (pull-up) 될 때), 극성 스위치 제어 회로 (27) 는 포지티브 드라이브 레그 (23) 를 홀수의 출력 터미널 (소스 1, 소스 3,...) 과 연결시키고, 네거티브 드라이브 레그 (24) 를 짝수의 출력 터미널 (소스 2, 소스 4,...) 과 연결시킨다. 극성 신호 POL 이 디액티베이팅될 때 (즉, 극 성 신호 POL 이 "로우" 레벨로 풀 다운 (pull-down) 될 때), 극성 스위치 제어 회로 (27) 는, 포지티브 드라이브 레그 (23) 를 짝수의 출력 터미널 (소스 2, 소스 4,...) 과 연결시키고, 네거티브 드라이브 레그 (24) 를 홀수의 출력 터미널 (소스 1, 소스 3,...) 과 연결시킨다.
RGB 스위치 제어 회로 (28) 는, LCD 패널 (1) 내에 통합된 스위치 (19) 를 제어하는 제어 신호 (RSW, GSW, BSW) 를 발생시킨다.
타이밍 제어 회로 (29) 는, 데이터 제어 회로 (21), 선택기 제어 회로 (26), 극성 스위치 제어 회로 (27), 및 RGB 스위치 제어 회로 (28) 의 동작 타이밍을 제어한다.
(액정 디스플레이 디바이스의 동작)
제 1 실시형태의 액정 디스플레이 디바이스의 일 특징은, 동일한 극성을 가진 데이터 신호가 LCD 드라이버 (2) 의 각 출력 터미널로부터 연속하여 출력되도록, 데이터 라인 (12) 의 선택 순서, 즉, 각각의 픽셀 (13) 에 데이터 신호를 기록하는 시퀀스가 결정된다는 것이다. 이러한 동작은, LCD 드라이버 (2) 의 출력 터미널상에서 전개되는 데이터 신호의 극성의 인버팅 횟수를 감소시키며, 또한 LCD 드라이버 (2) 의 전력 소비를 효과적으로 감소시킨다.
구체적을 말하면, 도 8 에 도시된 바와 같이, 제 1 수평 주기에서, LCD 드라이버 (2) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1) 과 B 픽셀 (13B1) 에 공급될 포지티브 데이터 신호를 연속하여 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 G 픽셀 (13G1) 에 공급될 네거티브 데이터 신호를 출력한다. 동시에, LCD 드라이버 (2) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R2) 과 B 픽셀 (13B2) 에 공급될 네거티브 데이터 신호를 연속하여 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G2) 에 공급될 포지티브 데이터 신호를 출력한다. 데이터 신호가 G 픽셀 (13G1 및 13G2) 에 기록될 때만, LCD 드라이버 (2) 의 각각의 출력 터미널의 전압 레벨이 인버팅됨을 알 수 있다.
제 2 수평 주기에서, 데이터 신호는, 각각의 데이터 신호의 극성을 인버팅하는 방식으로 동일한 기록 시퀀스에서 LCD 드라이버 (2) 로부터 출력된다. 도 8 에 도시된 바와 같이, 제 2 수평 주기에서, LCD 드라이버 (2) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1) 및 B 픽셀 (13B1) 에 공급될 네거티브 데이터 신호를 연속하여 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 G 픽셀 (13G1) 에 공급될 포지티브 데이터 신호를 출력한다. 동시에, LCD 드라이버 (2) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R2) 및 B 픽셀 (13B2) 에 공급될 포지티브 데이터 신호를 연속하여 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G2) 에 공급될 네거티브 데이터 신호를 출력한다. 데이터 신호가 G 픽셀 (13G1 및 13G2) 에 기록 될 때만, LCD 드라이버 (2) 의 각각의 출력 터미널의 전압 레벨이 제 2 실시형태에서 인버팅됨을 알 수 있다.
잔여 픽셀 (13) 은, 후속의 수평 주기에서 동일한 방식으로 드라이빙된다. 홀수의 수평 주기에서, 홀수의 라인의 픽셀 (13) 은 제 1 수평 주기와 동일한 방식으로 드라이빙되고, 짝수의 라인의 픽셀 (13) 은, 제 2 수평 주기와 동일한 방식으로 드라이빙된다.
이러한 동작에서, LCD 드라이버 (2) 의 각각의 출력 터미널상에서 발생되는 데이터 신호의 극성은 각 수평 주기에서 오직 한번만 인버팅된다. 이는, LCD 드라이버 (2) 의 전력 소비를 효과적으로 감소시킨다.
상술된 동작은, 인접한 픽셀 (13) 이 반대 극성의 데이터 신호로 드라이빙되는, 도트 인버젼 드라이브를 달성함을 알 수 있다. 도 9 는, 픽셀 (13) 이 도 8 에 도시된 절차에 따라서 드라이빙될 때의, 픽셀 (13) 의 기록 시퀀스 및 그 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 나타낸 것이다. 제 1 라인의 픽셀 (13) 과 관련하여, 포지티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 및 13G2) 에 기록되며, 네거티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 및 13B2) 에 기록된다. 한편, 제 2 라인의 픽셀 (13) 과 관련하여, 네거티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 및 13G2) 에 기록되며, 포지티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2 및 13B2) 에 기록된다. 이렇게 설명되는 것처럼, 인접한 픽셀 (13) 에 기록된 데이터 신호의 극성은, 수평 방향과 수직 방향 모두에 대해 반대이다.
도 9 에 도시된 픽셀 (13) 의 기록 시퀀스는 픽셀 (13) 의 공간적 배열의 순서와 다름을 알 수 있다. R 픽셀 (13R1), G 픽셀 (13G1), 및 B 픽셀 (13B1) 은, LCD 패널 (1) 내에, 이런 순서로 왼쪽으로부터 배열되며, 데이터 신호는, R 픽셀 (13R1), B 픽셀 (13B1), 그리고 G 픽셀 (13G1) 의 순서로 기록된다. 발명자가 발견한 것은, 액정 디스플레이 디바이스가 도트 인버젼 드라이브를 채택한 경우에, 픽셀 (13) 의 상이하게 결정된 기록 시퀀스와 공간적 배열 순서가 LCD 드라이버 (2) 의 출력 터미널상에서 발생된 데이터 신호의 인버젼 횟수를 감소시킨다는 것이다.
더 상세하게는, 픽셀 (13) 에의 데이터 신호의 기록 동작은 다음과 같이 구현된다. 도 10 을 참조하면, 제 1 수평 주기가 Hsync (horizontal sync signal) 의 액티베이션으로 개시된 이후, 제 1 라인의 픽셀 (13) 을 선택하도록 게이터 라인 (111) 이 액티베이팅된다. 제 1 수평 주기가 개시될 때, 극성 신호 POL 이 액티베이팅되어 홀수의 출력 터미널 (소스 1, 소스 3,...) 이 포지티브 드라이브 레그 (23) 와 연결되고 짝수의 출력 터미널 (소스 2, 소스 4,...) 이 네거티브 드라이브 레그 (24) 와 연결된다는 것을 알 수 있다. 즉, LCD 드라이버 (2) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 포지티브 데이터 신호를 출력하도록 설정되고, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 네거티브 데이터 신호를 출력하도록 설정된다.
그 후, 도 8 에 도시된 바와 같이, LCD 드라이버 (2) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R2) 및 B 픽셀 (13B2) 에 공급될 네거티브 데이터 신호를 순차적으로 출력하면서, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1) 및 B 픽셀 (13B1) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 추가로, 도 10 에 도시된 바와 같이, LCD 드라이버 (2) 는, R 픽셀 (13R1, 13R2) 및 B 픽셀 (13B1, 13B2) 과 관련된 데이터 신호의 출력과 동시에 제어 신호 RSW 와 BSW 를 순차적으로 액티베이팅한다. 이것은, 데이터 라인 (12R1 및 12B1) 을 순차적으로 선택하여, 그 선택된 데이터 라인 (12R1 및 12B1) 을 통해 R 픽셀 (13R1) 과 B 픽셀 (13B1) 에 포지티브 데이터 신호를 기록하게 하고, 또한, 데이터 라인 (12R2 및 12B2) 을 순차적으로 선택하여, 그 선택된 데이터 라인 (12R2 및 12B2) 을 통해 R 픽셀 (13R2) 과 B 픽셀 (13B2) 에 네거티브 데이터 신호를 기록하게 한다.
B 픽셀 (13B1 및 13B2) 에의 데이터 신호 기록 동작이 완료된 후, 극성 신호 POL 이 인버팅되어, 이로써, 극성 스위치 회로 (25) 내의 전기 연결을 스위칭한다. 이것은, 홀수의 출력 터미널 (소스 1, 소스 3,...) 이 네거티브 드라이브 레그 (24) 와 연결되게 하고 짝수의 출력 터미널 (소스 2, 소스 4,...) 이 포지티브 드라이브 레그 (23) 와 연결되게 한다.
그 후, 도 8 에 도시된 바와 같이, LCD 드라이버 (2) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 G 픽셀 (13G1) 에 공급될 네거티브 데이터 신호를 출력하고, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G2) 에 공급될 포지티브 데이터 신호를 출력한다. 추가로, 도 10 에 도시된 바와 같이, LCD 드라이버 (2) 는, G 픽셀 (13G1 및 13G2) 과 관련된 데이터 신호의 출력과 동시에 제어 신호 GSW 를 액티베이팅하여, 이로써, 데이터 라인 (12G1 및 12G2) 을 선택한다. 이것은, 네거티브 데이터 신호가 선택된 데이터 라인 (12G1) 을 통해 G 픽셀 (13G1) 에 기록되게 하고, 포지티브 데이터 신호가 선택된 데이터 라인 (12G2) 을 통해 G 픽셀 (13G2) 에 기록되게 한다. 이는, 제 1 수평 주기에서의 데이터 신호의 기록 동작을 완료한다. LCD 드라이버 (2) 의 각각의 출력 터미널상의 전압 레벨은, 데이터 신호가 G 픽셀 (13G1 및 13G2) 에 기록될 때만, 제 1 수평 주기에서 인버팅된다는 것을 알 수 있다.
데이터 신호의 극성을 인버팅하는 제 2 수평 주기에서 유사한 절차가 구현된다. 도 10 을 참조하면, Hsync 를 액티베이팅하여 제 2 수평 주기를 개시한 이후, 제 2 라인의 픽셀 (13) 을 선택하도록 게이트 라인 (112) 이 액티베이팅된다.
그 후, 도 8 에 도시된 바와 같이, LCD 드라이버 (2) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R2) 및 B 픽셀 (13B2) 에 공급될 포지티 브 데이터 신호를 순차적으로 출력하면서, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1) 및 B 픽셀 (13B1) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 추가로, 도 10 에 도시된 바와 같이, LCD 드라이버 (2) 는, R 픽셀 (13R1, 13R2) 및 B 픽셀 (13B1, 13B2) 과 관련된 데이터 신호의 출력과 동시에, 제어 신호 RSW 및 BSW 를 순차적으로 액티베이팅한다. 이것은, 데이터 라인 (12R1 및 12B1) 을 순차적으로 선택하여, 그 선택된 데이터 라인 (12R1 및 12B1) 을 통해 R 픽셀 (13R1) 과 B 픽셀 (13B1) 에 네거티브 데이터 신호를 기록하게 하고, 또한, 데이터 라인 (12R2 및 12B2) 을 순차적으로 선택하여, 그 선택된 데이터 라인 (12R2 및 12B2) 을 통해 R 픽셀 (13R2) 및 B 픽셀 (13B2) 에 포지티브 데이터 신호를 기록하게 한다.
B 픽셀 (13B1 및 13B2) 에의 데이터 신호 기록 동작이 완료된 이후, 도 10 에 도시된 바와 같이, 극성 신호 POL 이 인버팅되어, 이로써, 극성 스위치 회로 (25) 내의 전기 연결을 스위칭한다. 이것은, 홀수의 출력 터미널 (소스 1, 소스 3,...) 이 포지티브 드라이브 레그 (23) 와 연결되게 하고, 짝수의 터미널 (소스 2, 소스 4,...) 이 네거티브 드라이브 레그 (24) 와 연결되게 한다.
그 후, 도 8 에 도시된 바와 같이, LCD 드라이버 (2) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G2) 에 공급될 네거티브 데이터 신호를 출력하면서, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 G 픽셀 (13G1) 에 공급될 포지티브 데이터 신호를 출력한다. 추가로, 도 10 에 도시된 바와 같이, LCD 드라이버 (2) 는, G 픽셀 (13G1 및 13G2) 과 관련된 데이터 신호의 출력과 동시에 제어 신호 GSW 를 액티베이팅한다. 이것은, G 픽셀 (13G1) 에 포지티브 데이터 신호를 기록하게 하고, G 픽셀 (13G2) 에 네거티브 데이터 신호를 기록하게 한다. 이는, 제 2 수평 주기에서의 데이터 신호의 기록 동작을 완료한다. LCD 드라이버 (2) 의 각각의 출력 터미널상의 전압 레벨은, 데이터 신호가 G 픽셀 (13G1 및 13G2) 에 기록될 때만, 제 2 수평 주기에서 인버팅됨을 알 수 있다.
이렇게 설명되는 것처럼, 이 실시형태의 액정 디스플레이 디바이스는, LCD 드라이버 (2) 의 출력 터미널상에서 전개되는 데이터 신호의 극성의 인버젼 횟수를 감소시키며, 이로써, LCD 드라이버 (2) 의 전력 소비를 효과적으로 감소시킨다.
도 11 은, 이 실시형태의 액정 디스플레이 디바이스의 보다 바람직한 동작을나타낸 도면이다. 도 11 에 도시된 동작은, 시분할 드라이브와 도트 인버젼 드라이브 모두를 채택한 액정 디스플레이 디바이스에 있는 문제점들 중 하나인, 인접한 데이터 라인 (12) 사이의 용량성 커플링으로 인해 픽셀 (13) 에 유지 (hold) 되는 기록 전압의 변화를 처리하려는 것이다. 후속하여, 우선, 용량성 커플링으로 인해 픽셀 (13) 에 유지되는 기록 전압의 변화에 대해 설명한다.
시분할 드라이브의 이용은, 픽셀 (13) 에의 데이터 신호의 기록 동작 이후에 관련된 입력 노드 (17) 와 각각의 데이터 라인 (12) 의 단절을 요구한다. 따라서, 기록 동작이 픽셀 (13) 모두에 대하여 완료될 때까지, 데이터 라인 (12) 의 전압 레벨이 관련된 픽셀 (13) 에의 데이터 신호의 기록 동작 이후에 변화하지 않게 유지되는 것이 바람직하며, 만약 그렇지 않으면, 원하는 전압은 각각의 픽셀 (13) 내의 액정 캐패시터에 걸쳐 유지되지 않는다.
한편, 도트 인버젼 드라이브는, 반대 극성을 가진 데이터 신호를 인접한 데이터 라인 (12) 에 공급할 것을 요구한다. 이는, 인접한 데이터 라인 (12) 사이의 용량성 커플링이 데이터 라인 (12) 에 대한 전압 레벨의 변화를 초래할 수도 있다는 것을 의미한다. 데이터 라인 (12) 에 대한 전압 레벨의 변화는, 픽셀 (13) 에 유지되는 기록 전압을 바람직하지 않게 변화시킨다.
도 11 에 도시된 동작은 이러한 문제를 효과적으로 처리하려는 것이다. 구체적으로 말하면, 도 11 에 도시된 동작에서, 데이터 신호는, G 픽셀과 B 픽셀에 순차적으로 기록된 후, R 픽셀, G 픽셀, 그리고 B 픽셀에 기록된다. 이러한 기록 시퀀스를 따르는 픽셀 (13) 에의 기록 동작은, 도 12 에 도시된 바와 같이, 제어 신호를 GSW 와 BSW 의 순서로 액티베이팅한 후, 제어 신호를 RSW, BSW, 그리고 GSW 의 순서로 액티베이팅함으로써 달성될 수 있다. 동일한 신호 레벨을 가진 데이터 신호는 각 수평 주기에서 각각의 G 픽셀과 B 픽셀에 기록되며, R 픽셀에는 데이터 신호가 오직 한번만 기록된다는 것을 알 수 있다.
도 11 에 도시된 동작은, 후술되는 원리에 따라, 인접한 데이터 라인 (12) 사이의 용량성 커플링의 바람직하지 않은 영향을 효과적으로 억제한다. 도 6 을 참조하면, G 픽셀에 연결되는 데이터 라인 (12) 의 전압 레벨은, 데이터 신호가 우선 G 픽셀에 기록된 이후 데이터 신호가 B 픽셀에 기록될 때, 용량성 커플링으로 인해 약간 변화하게 된다. 대응하여, B 픽셀에 연결된 데이터 라인 (12) 의 전압 레벨은, 데이터 신호가 B 픽셀에 기록된 이후 데이터 신호가 R 픽셀에 기록될 때, 용량성 커플링으로 인해 약간 변화하게 된다.
그러나, 데이터 신호가 R 픽셀에 기록된 이후에 데이터 신호는 B 픽셀에 재기록되며, 이로써, R 픽셀에 연결된 데이터 라인의 전압 레벨의 변화없이, B 픽셀에 연결된 데이터 라인 (12) 이 원하는 전압 레벨로 드라이빙된다. 이는, 원하는 전압 레벨과 거의 동일한 전압 레벨이 B 픽셀에서 미리 수행된 기록 동작에 의해 B 픽셀에 연결된 데이터 라인 (12) 상에서 이전에 전개된다는 사실에 기인한다. B 픽셀에의 데이터 신호의 재기록은, B 픽셀에 연결된 데이터 라인 (12) 에 대한 전압 레벨에 있어서 오직 작은 변화만을 초래하며, 따라서, B 픽셀에 연결된 데이터 라인 (12) 에 인접한 R 픽셀에 연결된 데이터 라인 (12) 에 대한 전압 레벨에 있어서 오직 작은 변화만을 초래한다.
대응하여, 데이터 신호가 B 픽셀에 재기록된 이후에 데이터 신호가 G 픽셀에 재기록되며, 이로써, B 픽셀에 연결된 데이터 라인 (12) 의 전압 레벨을 변화시키지 않고, G 픽셀 (12) 에 연결된 데이터 라인 (12) 이 원하는 전압 레벨로 드라이빙된다.
R 픽셀이 반복된 기록 동작을 요구하지 않음을 알 수 있다. 이는, R 픽셀에의 기록 동작 이후에 수행된 기록 동작들이 데이터 라인 (12) 에 대한 전압 레 벨에 있어서 어떤 큰 변화를 초래하지 않기 때문이다.
또한, 데이터 신호의 극성의 인버젼 횟수가 LCD 드라이버 (2) 의 출력 터미널상에서 전개되도록, 픽셀 (13) 의 기록 시퀀스가 도 11 에 도시된 동작으로 결정되는 것을 알 수 있다. 제 1 수평 주기에서, 예를 들면, G 픽셀 (13G1) 에 기록될 네거티브 데이터 신호가 우선 홀수의 출력 터미널 (소스 1, 소스 3) 상에서 발생된다. 이 다음에는, B 픽셀 (13B1) 및 R 픽셀 (13R1) 에 기록될 포지티브 데이터 신호의 발생이 후속된다. 그 다음에, B 픽셀 (13B1) 에 재기록될 포지티브 데이터 신호가 홀수의 출력 터미널 (소스 1, 소스 3) 상에서 발생된 이후, G 픽셀 (13G1) 에 재기록될 네거티브 데이터 신호가 마지막으로 발생된다. 제 2 수평 주기에서는, 우선, G 픽셀 (13G1) 에 기록될 포지티브 데이터 신호가 홀수의 출력 터미널 (소스 1, 소스 3) 상에서 발생된다. 이 다음에는, B 픽셀 (13B1), 그리고 R 픽셀 (13R1) 에 기록될 네거티브 데이터 신호의 발생이 후속된다. 그 다음에, B 픽셀 (13B1) 에 재기록될 네거티브 데이터 신호가 홀수의 출력 터미널 (소스 1, 소스 3) 상에서 발생된 이후, G 픽셀 (13G1) 에 재기록될 포지티브 데이터 신호가 마지막으로 발생된다. 데이터 신호의 기록 동작이 각 수평 주기에서 5 회 수행될지라도, 이러한 동작은 출력 터미널 (소스 1, 소스 3,...) 상에서 전개되는 데이터 신호의 극성의 인버젼 횟수를 3 회 아래로 효과적으로 감소시킨다.
짝수의 출력 터미널 (소스 2, 소스 4,...) 에도 동일하게 적용된다. 제 1 수평 주기가 개시될 때, G 픽셀 (13G2) 에 기록될 포지티브 데이터 신호가 짝수의 출력 터미널 (소스 2, 소스 4) 상에서 우선 발생된다. 이 다음에는, B 픽셀 (13B2) 및 R 픽셀 (13R2) 에 기록될 네거티브 데이터 신호의 발생이 후속된다. 다음에, B 픽셀 (13B2) 에 재기록될 네거티브 데이터 신호가 짝수의 출력 터미널 (소스 2, 소스 4) 상에서 발생된 후, G 픽셀 (13G2) 에 재기록될 포지티브 데이터 신호가 마지막으로 발생된다. 제 2 수평 주기에서는, G 픽셀 (13G2) 에 기록될 네거티브 데이터 신호가 짝수의 출력 터미널 (소스 2, 소스 4) 상에서 우선 발생된다. 이 다음에는, B 픽셀 (13B2) 및 R 픽셀 (13R2) 에 기록될 포지티브 데이터 신호의 발생이 후속된다. 다음에, B 픽셀 (13B2) 에 재기록될 포지티브 데이터 신호가 짝수의 출력 터미널 (소스 2, 소스 4) 상에서 발생된 후, G 픽셀 (13G2) 에 재기록될 네거티브 데이터 신호가 마지막으로 발생된다. 이러한 동작은, 각 수평 주기에서, 출력 터미널 (소스 2, 소스 4) 상에서 전개되는 데이터 신호의 극성의 인버젼 횟수를 3 회 아래로 효과적으로 감소시킨다.
후속의 수평 주기에서, 픽셀 (13) 은 동일한 방식으로 드라이빙된다. 홀수-번째 수평 주기에서, 홀수-번째 라인의 픽셀 (13) 은 제 1 수평 주기와 동일한 방식으로 드라이빙되며, 짝수-번째 라인의 픽셀 (13) 은 짝수 번째 수평 주기에서의 제 2 수평 주기와 동일한 방식으로 드라이빙된다.
이렇게 설명되는 것처럼, 도 11 에 도시된 동작은, LCD 드라이버 (2) 의 출력 터미널상에서 전개되는 데이터 신호의 극성의 인버젼 횟수를 감소시키면서, 인접한 데이터 라인 (12) 사이의 용량성 커플링으로 인해 데이터 라인 (12) 의 전압 레벨의 변화를 효과적으로 억제시킨다.
제 2 실시형태
도 13 은, 본 발명의 제 2 실시형태의 액정 디스플레이 디바이스의 구조를 나타낸 회로도이다. 제 2 실시형태의 액정 디스플레이 디바이스에 있어서, LCD 패널 (1) 내의 스위치 (19) 와 LCD 드라이버 (2) 내의 극성 스위치 회로 (25) 의 기능이 LCD 드라이버 (2A) 에 통합된 데이터 라인 선택/극성 스위치 회로 (25A) 에 의해 달성된다. 그 데이터 라인 선택/극성 스위치 회로 (25A) 는, 데이터 라인 (12) 을 순차적으로 선택하는 기능, 및 그 선택된 데이터 라인 (12) 을 포지티브 드라이브 레그 (23) 와 네거티브 드라이브 레그 (24) 중 원하는 하나의 레그와 연결시키는 기능을 가진다.
상세하게는, 데이터 라인 선택/극성 스위치 회로 (25A) 에는 스트레이트 스위치 (straight switch; 19) 와 크로스 스위치 (corss switch; 20) 가 제공된다. 스트레이트 스위치 (19) 는, 홀수의 입력 노드 (17O) 를 통해 포지티브 드라이브 레그 (23) 를 데이터 라인 (12R1, 12G1, 및 12B1) 과 연결시키기 위해 이용되며, 짝수의 입력 노드 (17E) 를 통해 네거티브 드라이브 레그 (24) 를 데이터 라인 (12R2, 12G2 및 12B2) 과 연결시키기 위해 이용된다. 스트레이트 스위치 (19R1, 19G1, 및 19B1) 는 홀수의 입력 노드 (17O) 와 데이터 라인 (12R1, 12G1, 및 12B1) 사이에 연결되며, 스트레이트 스위치 (19R2, 19G2, 및 19B2) 는 짝수의 입력 노드 (17E) 와 데이터 라인 (12R2, 12G2, 및 12B2) 사이에 연결된다. 스트레이트 스위치 (19R1 및 19R2) 는 제어 신호 RSW1 에 응답하여 턴온 및 턴오프된다. 대응하여, 스트레이트 스위치 (19G1 및 19G2) 는 제어 신호 GSW1 에 응답하여 턴온 및 턴오프되고, 스트레이트 스위치 (19B1 및 19B2) 는 제어 신호 BSW1 에 응답하여 턴온 및 턴오프된다.
한편, 크로스 스위치 (20) 는, 포지티브 드라이브 레그 (23) 를, 짝수의 입력 노드 (17E) 와 관련된 데이터 라인 (12R2, 12G2, 및 12B2) 과 연결시키기 위해 이용되고, 네거티브 드라이브 레그 (24) 를, 홀수의 입력 노드 (17O) 와 관련된 데이터 라인 (12R1, 12G1, 및 12B1) 과 연결시키기 위해 이용된다. 크로스 스위치 (20R2, 20G2, 및 20B2) 는 홀수의 입력 노드 (17O) 와 데이터 라인 (12R2, 12G2, 및 12B2) 사이에 연결되고, 크로스 스위치 (20R1, 20G1, 및 20B1) 는 짝수의 입력 노드 (17E) 와 데이터 라인 (12R2, 12G2, 및 12B2) 사이에 연결된다. 크로스 스위치 (20R1 및 20R2) 는 제어 신호 RSW2 에 응답하여 턴온 및 턴오프된다. 대응하여, 크로스 스위치 (20G1 및 20G2) 는 제어 신호 GSW2 에 응답하여 턴온 및 턴오프되며, 크로스 스위치 (20B1 및 20B2) 는 제어 신호 BSW2 에 응답하여 턴온 및 턴오프된다.
데이터 라인 선택/극성 스위치 회로 (25A) 의 입력 노드 (17) 는 각각 포지티브 드라이브 레그 (23) 와 네거티브 드라이브 레그 (24) 의 출력 터미널에 연결된다. 포지티브 드라이브 레그 (23) 와 네거티브 드라이브 레그 (24) 의 출력 터미널은, 제 1 실시형태와 달리, 제 2 실시형태에서는 심볼 (소스 1, 소스 2...) 로 나타내고 있다.
도 14 는, 이 실시형태의 데이터 라인 선택/극성 스위치 회로 (25A) 이외에 LCD 드라이버 (2A) 의 일부의 구조를 나타낸 도면이다. LCD 드라이버 (2A) 의 구조는, 후속하는 3 가지 포인트를 제외하고는, 도 7 에 도시된 LCD 드라이버 (2) 와 거의 동일하다. 첫째, RGB 스위치 제어 회로 (28) 는 이 실시형태의 LCD 드라이버 (2A) 에 6 개의 제어 신호 (RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2) 세트를 발생시킨다. 둘째로, 데이터 라인 선택/극성 스위치 회로 (25A) 는 극성 스위치 회로 (25) 대신에 LCD 드라이버 (2) 내에 통합된다. 마지막으로, LCD 드라이버 (2A) 는, 도 7 에 도시된 극성 스위치 제어 회로 (27) 를 포함하고 있지 않다.
제 2 실시형태의 액정 디스플레이의 한가지 특징은, 데이터 라인 선택/극성 스위치 회로 (25A) 의 기능이 데이터 신호를 분배하는 경로를 따라서 노드에 대한 전압 레벨을 인버팅할 필요성을 제거한다는 것이다. 홀수의 입력 노드 (17O) 와 짝수의 입력 노드 (17E) 모두를 데이터 라인 (12R1, 12G1, 12B1, 12R2, 12G2 및 12B2) 중 임의의 하나와 연결시키는 기능을 가진, 데이터 라인 선택/극성 스위치 회로 (25A) 의 회로 구성은, 홀수의 입력 노드 (17O) 와 짝수의 입력 노드 (17E) 를 각각 포지티브 드라이브 레그 (23) 와 네거티브 드라이브 레그 (24) 에 직접 연결하게 한다. 이것은, 도 7 의 경우와 달리, 홀수와 짝수의 입력 노드 (17O, 17E) 와 포지티브와 네거티브 드라이브 레그 (23 와 24) 와의 사이의 연결을 스위칭할 필요성을 제거한다. 따라서, 이 실시형태의 LCD 디바이스는, 홀수의 입력 노드 (17O) 와 짝수의 입력 노드 (17E) 의 전압 레벨을 인버팅할 필요성을 제거한다. 후속하여, 제 2 실시형태에 구성되어 있는 액정 디스플레이 디바이스의 동작에 대해 설명한다.
구체적으로 말하면, 도 15 를 참조하면, 제 1 수평 주기에서, 제 1 라인의 픽셀 (13) 을 선택하기 위해 게이트 라인 (111) 이 액티베이팅된다. 그 후, LCD 드라이버 (2) 내의 포지티브 드라이브 레그 (23) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1), G 픽셀 (13G2) 및 B 픽셀 (13B1) 에 공급될 포지티브 데이터 신호를 순차적으로 출력하고, LCD 드라이버 (2) 내의 네거티브 드라이브 레그 (24) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R2), G 픽셀 (13G1) 및 B 픽셀 (13B2) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다.
이들 데이터 신호의 출력과 동시에, 도 16 에 도시된 바와 같이, 제어 신호 (RSW1, GSW2 및 BSW1) 가 순차적으로 액티베이팅된다. 제어 신호 RSW1 의 액티 베이션에 응답하여, 스트레이트 스위치 (19R1 과 19R2) 가 턴온되고, 이로써, 데이터 라인 (12R1) 은 홀수의 입력 노드 (17O) 와 연결되고 데이터 라인 (12R2) 은 짝수의 입력 노드 (17E) 와 연결된다. 이는, 포지티브 드라이브 레그 (23) 에 의해 발생된 포지티브 데이터 신호가 데이터 라인 (12R1) 을 통해 R 픽셀 (13R1) 에 기록되게 하고, 네거티브 드라이브 레그 (24) 에 의해 발생된 네거티브 데이터 신호가 데이터 라인 (12R2) 을 통해 R 픽셀 (13R2) 에 기록되게 한다.
그 후, 제어 신호 GSW2 가 액티베이팅될 때, 크로스 스위치 (20G1 및 20G2) 가 턴온되고, 이로써 데이터 라인 (12G2) 이 홀수의 입력 노드 (17O) 와 연결되고, 데이터 라인 (12G1) 은 짝수의 입력 노드 (17E) 와 연결된다. 이는, 포지티브 드라이브 레그 (23) 에 의해 발생된 포지티브 데이터 신호가 데이터 라인 (12G2) 을 통해 G 픽셀 (13G2) 에 기록되게 하고, 네거티브 드라이브 레그 (24) 에 의해 발생된 네거티브 데이터 신호는 데이터 라인 (12G1) 을 통해 G 픽셀 (13G1) 에 기록되게 한다.
그 후, 제어 신호 BSW1 가 액티베이팅될 때, 스트레이트 스위치 (19B1 및 19B2) 가 턴온되고, 이로써, 데이터 라인 (12B1) 이 홀수의 입력 노드 (17O) 와 연결되고, 데이터 라인 (12B2) 은 짝수의 입력 노드 (17E) 와 연결된다. 이는, 포지 티브 드라이브 레그 (23) 에 의해 발생된 포지티브 데이터 신호가 데이터 라인 (12B1) 을 통해 B 픽셀 (13B1) 에 기록되게 하고, 네거티브 드라이브 레그 (24) 에 의해 발생된 네거티브 데이터 신호는 데이터 라인 (12B2) 을 통해 B 픽셀 (13B2) 에 기록되게 한다.
다시 도 15 를 참조하면, 그 후, 제 2 수평 주기에서 제 2 라인의 픽셀 (13) 을 선택하기 위해 데이터 라인 (112) 이 액티베이팅된다. 그 후, LCD 드라이버 (2) 내의 포지티브 드라이브 레그 (23) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R2), G 픽셀 (13G1), 및 B 픽셀 (13B2) 에 공급될 포지티브 데이터 신호를 순차적으로 출력하고, LCD 드라이버 (2) 내의 네거티브 드라이브 레그 (24) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R1), G 픽셀 (13G2), 및 B 픽셀 (13B1) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다.
이들 데이터 신호의 출력과 동시에, 도 16 에 도시된 바와 같이, 제어 신호 (RSW2, GSW1 및 BSW2) 가 순차적으로 액티베이팅된다. 제어 신호 RSW2 의 액티베이션에 응답하여, 크로스 스위치 (20R1 및 20R2) 가 턴온되고, 이로써 데이터 라인 (12R2) 이 홀수의 입력 노드 (17O) 와 연결되고 데이터 라인 (12R1) 은 짝수의 입력 노드 (17E) 와 연결된다. 이는, 포지티브 드라이브 레그 (23) 에 의해 발생된 포지티브 데이터 신호가 데이터 라인 (12R2) 을 통해 R 픽셀 (13R2) 에 기록되게 하고, 네거티브 드라이브 레그 (24) 에 의해 발생된 네거티브 데이터 신호는 데이터 라인 (12R1) 을 통해 R 픽셀 (13R1) 에 기록되게 한다.
그 후, 제어 신호 GSW1 이 액티베이팅될 때, 스트레이트 스위치 (19G1 및 19G2) 가 턴온되고, 이로써 데이터 라인 (12G1) 이 홀수의 입력 노드 (17O) 와 연결되고, 데이터 라인 (12G2) 은 짝수의 입력 노드 (17E) 와 연결된다. 이는, 포지티브 드라이브 레그 (23) 에 의해 발생된 포지티브 데이터 신호가 데이터 라인 (12G1) 을 통해 G 픽셀 (13G1) 에 기록되게 하고, 네거티브 드라이브 레그 (24) 에 의해 발생된 네거티브 데이터 신호는 데이터 라인 (12G2) 을 통해 G 픽셀 (13G2) 에 기록되게 한다.
그 후, 제어 신호 BSW2 가 액티베이팅될 때, 크로스 스위치 (20B1 및 20B2) 가 턴온되고, 이로써, 데이터 라인 (12B2) 이 홀수의 입력 노드 (17O) 와 연결되고, 데이터 라인 (12B1) 은 짝수의 입력 노드 (17E) 와 연결된다. 이는, 포지티브 드라이브 레그 (23) 에 의해 발생된 포지티브 데이터 신호가 데이터 라인 (12B2) 을 통해 B 픽셀 (13B2) 에 기록되게 하고, 네거티브 드라이브 레그 (24) 에 의해 발생된 네거티브 데이터 신호가 데이터 라인 (12B1) 을 통해 B 픽셀 (13B1) 에 기록되게 한다.
이러한 동작은, 데이터 신호를 분배하기 위해 이용되는 경로를 따라서 위치한, 홀수의 입력 노드 (17O) 와 짝수의 입력 노드 (17E) 에 대한 전압 레벨을 인버팅할 필요성을 제거하며, 이로써, 또한, LCD 드라이버 (2) 의 전력 소비를 감소시킨다.
제 3 실시형태
도 18 은, 본 발명의 제 3 실시형태의 액정 디스플레이 디바이스의 구조를 나타낸 블록도이다. 제 3 실시형태의 액정 디스플레이 디바이스에 있어서, 각 입력 노드 당 6 개의 데이터 라인이 제공되며; 즉, 일 세트의 6 개의 데이터 라인이 각 수평 주기에서 시분할적으로 드라이빙된다.
종래 기술은, 인접한 픽셀에 반대 극성을 가진 데이터를 기록하는 도트 인버젼 드라이브가, 짝수의 데이터 라인이 각 수평 주기에서 시분할적으로 드라이빙되는 시분할 드라이브와 양립하지 않음을 나타내고 있다. 이 사실은, 일본 특허출원 공개번호 제 JP-A 평11-327518 호에 의해 지지된다. 도 18 을 참조하면, 종래 기술에서 구현되는 바와 같이, 왼쪽에서 오른쪽으로 동일한 입력 노드 (17) 에 연결된 데이터 라인 (12) 을 순차적으로 드라이빙하는 것은, 바람직하지 않게, 동일한 극성을 가진 데이터 신호를 홀수의 입력 노드 (17o) 와 짝수의 입력 노드 (17E) 에 공급하게 한다. 이는, 공통 전압 레벨 (VCOM) 의 변화를 초래하며, 또한, 도트 인버젼 드라이브의 이점을 저하시킨다. 일본 특허출원 공개번호 제 JP-A 평11-327518 호에는, 3n 데이터 라인이 각 수평 주기에서 시분할적으로 드라이빙되는 기술을 개시하고 있다.
그러나, 발명자는, 픽셀 (13) 을 드라이빙하는 시퀀스의 최적화가, 짝수의 데이터 라인이 각 수평 주기에서 시분할적으로 드라이빙되는 도트 인버젼 드라이브와 시분할 드라이브 모두를 달성하게 하는 동시에, LCD 드라이버상에서 발생되는 데이터 신호의 극성의 인버젼 횟수를 효과적으로 감소시킨다는 것을 알 수 있다. 제 3 실시형태의 액정 디스플레이 디바이스는 이 발견을 기초로 한다.
구체적으로 말하면, 제 3 실시형태의 액정 디스플레이 디바이스에는 LCD 패널 (1B) 과 LCD 드라이버 (2B) 가 제공된다. LCD 패널 (1B) 에는, 게이트 라인 (111, 112,...), 데이터 라인 (12R1 내지 12R4, 12G1 내지 12G4, 12B1 내지 12B4), R 픽셀 (13R1 내지 13R4), G 픽셀 (13G1 내지 13G4), 및 B 픽셀 (13B1 내지 13B4) 이 제공된다. R 픽셀 (13R1 내지 13R4 ) 은 각각 데이터 라인 (12R1 내지 12R4) 에 연결된다. 대응하여, G 픽셀 (13G1 내지 13G4) 은 각각 데이터 라인 (12G1 내지 12G4) 에 연결되고, B 픽셀 (13B1 내지 13B4) 은 각각 데이터 라인 (12B1 내지 12B4) 에 연결된다.
데이터 라인 (12R1, 12G1, 12B1, 12R2, 12G2 및 12B2) 은 이 순서로 LCD 패널 (1B) 내에 공간적으로 배열되고, 각각, 스위치 (19R1, 19G1, 19B1, 19R2, 19G2 및 19B2) 를 통해 홀수의 입력 노드 (17O) 에 연결된다. 스위치 (19R1, 19G1, 19B1, 19R2, 19G2 및 19B2) 는, 각각, 제어 신호 RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2 에 응답하여 턴온 및 턴오프된다.
대응하여, 데이터 라인 (12R3, 12G3, 12B3, 12R4, 12G4 및 12B4) 은 이 순서로 LCD 패널 (1B) 내에 공간적으로 배열되고, 각각, 스위치 (19R3, 19G3, 19B3, 19R4, 19G4 및 19B4) 를 통해 짝수의 입력 노드 (17E) 에 연결된다. 상대적으로 왼쪽 위치에 위치한 데이터 라인 (12R3, 12G3, 12B3) 에 연결된 스위치 (19R3, 19G3, 19B3) 는, 제어 신호 (RSW2, GSW2, 및 BSW2) 에 응답하여 턴온 및 턴오프되며, 상대적으로 오른쪽 위치에 위치한 데이터 라인 (12R4, 12G4 및 12B4) 에 연결되는 스위치 (19R4, 19G4 및 19B4) 는 제어 신호 (RSW1, GSW1, 및 BSW1) 에 응답하여 턴온 및 턴오프된다.
제어 신호 (RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2) 와 스위치 (19R1, 19G1, 19B1, 19R2, 19G2 및 19B2) 의 관계는, 제어 신호 (RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2) 와 스위치 (19R3, 19G3, 19B3, 19R4, 19G4 및 19B4) 의 관계와 완전히 다르다는 것을 알 수 있다. 예를 들면, 제어 신호 (RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2) 가 이 순서로 액티베이팅될 때, 데이터 라인 (12R1, 12G1, 12B1, 12R2, 12G2 및 12B2) 이 왼쪽으로부터 선택되고, 이는, 데이터 라인 (12R3, 12G3, 12B3, 12R4, 12G4 및 12B4) 에 적용되지 않으며; 데이터 라인 (12R3, 12G3, 12B3, 12R4, 12G4 및 12B4) 은 데이터 라인 (12R4, 12G4, 12B4, 12R3, 12G3 및 12B3) 의 순서로 선택된다.
도 19a 는, LCD 드라이버 (2B) 의 구조를 나타낸 블록도이다. 그 LCD 드라이버 (2B) 의 구조는, LCD 드라이버 (2B) 에 있어서, RGB 스위치 제어 회로 (28) 가 6 개의 제어 신호 (RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2) 를 발생시키며, 포지티브 드라이브 레그 (23) 와 네거티브 드라이브 레그 (24) 각각이 6 개의 래치 회로 (23a 및 24a) 를 포함한다는 것을 제외하고는, 도 7 에 도시된 LCD 드라이버 (2) 와 거의 동일하다.
도 20, 도 21a, 도 21b, 도 22a, 및 22b 는, 제 3 실시형태의 액정 디스플레이 디바이스의 동작을 나타낸 도면이다. 제 1 수평 주기에서, 도 20 에 도시된 바와 같이, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 제 1 라인의 R 픽셀 (13R1), G 픽셀 (13G2), 및 B 픽셀 (13B1) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 제 1 라인의 R 픽셀 (13R2), G 픽셀 (13G1), 및 B 픽셀 (13B2) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 제 1 라인의 R 픽셀 (13R4), G 픽셀 (13G3), 및 B 픽셀 (13B4) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 제 1 라인의 R 픽셀 (13R3), G 픽셀 (13G4), 및 B 픽셀 (13B3) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 홀수의 출력 터미널 (소스1, 소스 3,...) 상에서 전개되는 데이터 신호의 극성이 항상, 짝수의 출력 터미널 (소스 2, 소스 4,...) 상에서 전개되는 데이터 신호의 극성과 반대임을 알 수 있다.
이러한 기록 시퀀스에 따르는 픽셀 (13) 에의 기록 동작은, 도 21a 에 도시된 바와 같이, 제 1 수평 주기가 개시된 이후, 제어 신호를 RSW1, GSW2, BSW1, RSW2, GSW1 및 BSW2 의 순서로 액티베이팅함으로써 달성된다. 극성 신호 POL 은, 제어 신호 RSW2 가 액티베이팅될 때, 인버팅된다. 데이터 신호가 R 픽셀 (13R2 및 13R3) 에 기록될 때만, LCD 드라이버 (2B) 의 각각의 출력 터미널의 전압 레벨이 제 1 수평 주기에서 인버팅됨을 알 수 있다.
제 2 수평 주기에서, 데이터 신호의 극성을 인버팅하는 것과 동일한 시퀀스로 데이터 신호가 출력된다. 구체적으로 말하면, 도 20 에 도시된 바와 같이, 제 2 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 제 2 라인의 R 픽셀 (13R1), G 픽셀 (13G2) 및 B 픽셀 (13B1) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R2), G 픽셀 (13G1) 및 B 픽셀 (13B2) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝 수의 출력 터미널 (소스 2, 소스 4,...) 로부터 제 2 라인의 R 픽셀 (13R4), G 픽셀 (13G3) 및 B 픽셀 (13B4) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R3), G 픽셀 (13G4) 및 B 픽셀 (13B3) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다.
이러한 기록 시퀀스를 따르는 픽셀 (13) 에의 기록 동작은, 도 21a 에 도시된 바와 같이, 제 1 수평 주기가 개시된 이후에, 제어 신호를 RSW1, GSW2, BSW1, RSW2, GSW1, 및 BSW2 의 순서로 액티베이팅함으로써 달성될 수 있다. 극성 신호 POL 은, 제어 신호 RSW2 가 액티베이팅될 때, 인버팅된다. LCD 드라이버 (2B) 의 각각의 출력 터미널의 전압 레벨은, 또한, 데이터 신호가 R 픽셀 (13R2 및 13R3) 에 기록될 때만, 제 2 수평 주기에서 인버팅된다.
후속의 수평 주기에서 픽셀 (13) 은 유사한 절차로 드라이빙된다. 홀수-번째 라인의 픽셀 (13) 은, 제 1 수평 주기와 동일한 방식으로 홀수-번째 수평 주기에서 드라이빙되며, 짝수-번째 라인의 픽셀 (13) 은, 제 2 수평 주기와 동일한 방식으로 짝수-번째 수평 주기에서 드라이빙된다.
상술된 동작은, LCD 드라이버 (2) 의 각각의 출력 터미널상에서 전개되는 데이터 신호의 극성을, 각 수평 주기에서 오직 한번만 인버팅할 것을 요구한다. 이는, LCD 드라이버 (2) 의 전력 소비를 효과적으로 감소시킨다.
추가로, 도 22a 및 도 22b 로부터 이해되는 것처럼, 상술된 동작은, 반대 극 성을 가진 데이터 신호가 인접한 픽셀 (13) 에 기록되는, 도트 인버젼 드라이브를 달성한다. 도 22a 는, 픽셀 (13) 이 도 20 에 도시된 절차로 드라이빙될 때의, 픽셀 (13) 의 기록 시퀀스와 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 나타내고 있다. 제 1 라인의 픽셀 (13) 과 관련하여, 포지티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되며, 네거티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 한편, 제 2 라인의 픽셀 (13) 과 관련하여, 네거티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되며, 포지티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 이렇게 설명되는 것처럼, 인접한 픽셀 (13) 에 기록된 데이터 신호의 극성은, 수평 방향과 수직 방향 모두에 대하여 반대이다.
이미지 품질을 보다 향상시키기 위하여, 도 23 에 도시된 바와 같이, 데이터 신호의 극성과 기록 시퀀스를 미리 결정된 시간 사이클에서 스위칭하는 것이 바람직하다. 도 23 에 도시된 실시형태에서, 데이터 신호의 극성과 기록 시퀀스는 4개의 프레임 주기의 시간 사이클에서 스위칭된다. 상세하게는, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 매 프레임 주기 마다 스위칭되며, 픽셀 (13) 의 기록 시퀀스는 2 개의 프레임 주기 마다 스위칭된다.
픽셀 (13) 의 기록 시퀀스를 주기적으로 스위칭하는 것은, 스위치 (19) 의 누설로 인하여 각각의 픽셀 (13) 에 유지되는 기록 전압의 변화로 인한 이미지 품질의 저하를 효과적으로 처리한다. 스위치 (19) 로 사용되는 박막 트랜지스터는, 길이가 길고 큰 용량을 가진 데이터 라인 (12) 을 드라이빙하기 위하여 큰 드라이브 용량을 갖도록 요구된다. 따라서, 스위치 (19) 로 사용되는 박막 트랜지스터는, 큰 게이트 폭, 감소된 게이트 길이 및 온-저항 (on-resistance) 을 갖도록 설계된다. 그러나, 이렇게 설계된 박막 트랜지스터는, 불가피하게 큰 누설 전류를 허용한다. 따라서, 기록 동작 동안에, 각각의 픽셀 (13) 에 축적된 전하가 스위치 (19) 를 통해 누설되며, 이로써, 픽셀 (13) 에 유지되는 기록 전압이 바람직하지 않게 변화하게 된다. 이전에 드라이빙된 픽셀 (13) 이 기록 전압에 있어서 더 큰 변화를 겪게 되기 때문에, 픽셀 (13) 에 유지되는 기록 전압의 변화는 불균일의 수직 세그먼트, 즉, 수직 방향 (데이터 라인 (12) 의 방향) 으로 연장하는 시각적으로 인지할 수 있는 세그먼트로서 시각적으로 인지된다. 픽셀 (13) 의 기록 시퀀스를 주기적으로 스위칭하는 것은, 기록 전압에 있어서 원하지 않는 변화를 겪은 픽셀 (13) 을 일시적으로 및 공간적으로 분산 (disperse) 시키며, 이로써, 불균일의 수직 세그먼트를 효과적으로 감소시킨다.
구체적으로 말하면, 제 1 프레임 주기에서, 픽셀 (13) 은 상술된 절차로 드라이빙된다. 제 1 프레임 주기의 홀수-번째 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1), G 픽셀 (13G2) 및 B 픽셀 (13B1) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R2), G 픽셀 (13G1) 및 B 픽셀 (13B2) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R4), G 픽셀 (13G3) 및 B 픽셀 (13B4) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R3), G 픽셀 (13G4) 및 B 픽셀 (13B3) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 짝수-번째 수평 주기에서, 픽셀 (13) 은, 데이터 신호의 극성을 인버팅하는 것과 유사한 절차로 드라이빙된다. 도 23 에는, 홀수-번째 수평 주기에서의 픽셀 (13) 의 드라이브 절차만이 도시되어 있음을 알 수 있다.
제 2 프레임 주기에서, 픽셀 (13) 은, 각각의 픽셀 (13) 에 공급된 데이터 신호의 극성을 인버팅하는 것과 유사한 방식으로 드라이빙된다. 제 2 프레임 주기의 홀수-번째 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1), G 픽셀 (13G2) 및 B 픽셀 (13B1) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R2), G 픽셀 (13G1) 및 B 픽셀 (13B2) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R4), G 픽셀 (13G3) 및 B 픽셀 (13B4) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R3), G 픽셀 (13G4) 및 B 픽셀 (13B3) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 짝수-번째 수평 주기에서, 픽셀 (13) 은 데이터 신호의 극성을 인버팅하는 것과 유사한 절차로 드라이빙된다.
제 3 프레임 주기에서는, 각각의 픽셀 (13) 에 공급되는 데이터 신호의 극성이 인버팅되고 (즉, 각각의 픽셀 (13) 은 제 1 프레임 주기와 동일한 극성을 가진 데이터 신호로 드라이빙됨), 픽셀 (13) 의 기록 시퀀스가 추가로 스위칭된다. 구체적으로 말하면, 제 3 프레임 주기의 홀수-번째 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R2), G 픽셀 (13G1) 및 B 픽셀 (13B2) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1), G 픽셀 (13G2) 및 B 픽셀 (13B1) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R3), G 픽셀 (13G4) 및 B 픽셀 (13B3) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R4), G 픽셀 (13G3) 및 B 픽셀 (13B4) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 짝수-번째 수평 주기에서는, 데이터 신호의 극성을 인버팅하는 것과 유사한 절차로 픽셀 (13) 이 드라이빙된다. 이러한 기록 시퀀스를 따르는 픽셀 (13) 에의 데이터 신호의 기록 동작은, 각 수평 주기에서, 제어 신호를 RSW2, GSW1, BSW2, RSW1, GSW2, 및 BSW1 의 순서로 액티베이팅함으로써 달성될 수 있다. 극성 신호 POL 은, 제어 신호 RSW1 이 액티베이팅될 때 인버팅된다. 도 23 에는, 홀수-번째 수평 주기에서의 픽셀 (13) 의 드라이브 절차만이 도시되어 있음을 알 수 있다.
제 4 프레임 주기에서, 픽셀 (13) 은, 각각의 픽셀 (13) 에 공급된 데이터 신호의 극성을 인버팅하는 것과 유사한 방식으로 드라이빙된다. 구체적으로 말하면, 제 4 프레임 주기의 홀수-번째 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R2), G 픽셀 (13G1) 및 B 픽셀 (13B2) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1), G 픽셀 (13G2) 및 B 픽셀 (13B1) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R3), G 픽셀 (13G4) 및 B 픽셀 (13B3) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R4), G 픽셀 (13G3) 및 B 픽셀 (13B4) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 짝수-번째 수평 주기에서, 픽셀 (13) 은, 데이터 신호의 극성을 인버팅하는 것과 유사한 절차로 드라이빙된다. 제 1 내지 제 4 프레임 주기에서 구현된 동작은 후속의 프레임 주기에서 반복된다.
이렇게 설명되는 것처럼, 데이터 신호의 극성과 기록 시퀀스를 주기적으로 스위칭시켜 액정 디스플레이 디바이스의 이미지 품질을 효과적으로 향상시킨다.
제 4 실시형태
도 24, 도 25a, 도 25b, 도 26a 및 도 26b 는, 본 발명의 제 4 실시형태의 액정 디스플레이 디바이스의 동작을 나타낸 것이다. 제 4 실시형태의 액정 디스플레이 디바이스의 구조는, 도 18 및 도 19 에 도시된 액정 디스플레이 디바이스와 동일하다.
제 4 실시형태의 액정 디스플레이 디바이스는, 스위치 (19) 의 누설로부터 발생하는 픽셀 (13) 에 유지된 기록 전압의 변화에 의해 야기된 불균일의 수직 세그먼트에 대한 것이다. 상술된 바와 같이, 선행하여 데이터 신호로 드라이빙된 픽셀 (13) 이 기록 전압에 있어서 더 큰 변화를 겪게 된다. 예를 들어, 데이터 신호가 픽셀 13R1, 13G1, 13B1, 13R2, 12G2 및 13B2 의 순서로 기록될 때, 픽셀 (13R1) 은 기록 전압에 있어서 가장 큰 변화를 겪게 되며, 픽셀 (13B2) 은 기록 전압에 있어서 가장 작은 변화를 겪게 된다.
이는, 데이터 신호가 2 개의 픽셀 (13) 에 기록된 타이밍이 크게 다른 경우 에, 2 개의 픽셀 (13) 에 유지된 기록 전압의 변화도가 크게 다름을 의미한다. 상술된 실시예와 관련하여, 픽셀 (13R1 및 13G1) 에 유지된 기록 전압의 변화도는 비슷하지만, 픽셀 (13R1 및 13B1) 에 유지된 기록 전압의 변화도는 크게 다르다.
기록 전압의 변화도가 동일한 색을 디스플레이하는 픽셀들 사이에서 크게 다른 경우가 가장 심각하다. 이는, 동일한 색을 디스플레이하는 픽셀에 유지된 기록 전압의 변화가 스크린 상의 불균일로써 사람의 눈으로 쉽게 인지되기 때문이다. 예를 들면, 색 재현성의 저하를 약간 초래할 수도 있을지라도, R 픽셀과 G 픽셀 사이의 기록 전압의 변화의 차는 사람의 눈으로 인지하기가 어려울 수 있다. 그러나, R 픽셀 (13R1 및 13R2) 사이의 기록 전압의 변화의 차는, 불균일의 수직 세그먼트로써 사람의 눈으로 쉽게 인지된다.
제 4 실시형태의 액정 디스플레이 디바이스의 동작은, LCD 드라이버 (2) 의 출력 터미널상에서 전개되는 데이터 신호의 극성의 인버젼 횟수를 감소시키면서, 동일한 색을 디스플레이하는 픽셀 (13) 에 데이터 신호를 연속하여 기록하여, 동일한 색을 디스플레이하는 픽셀 간의 기록 전압의 변화의 차에 의해 야기된 불균일의 수직 세그먼트를 감소시키기 위한 것이다.
구체적으로 말하면, 다음에서 설명되는 절차로 각각의 픽셀 (13) 에 데이터 신호가 드라이빙되는데, 즉, 도 24 를 참조하면, 제 1 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 제 1 라인의 R 픽셀 (13R1) 에 공급될 포지티브 데이터 신호를 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R2), 및 G 픽셀 (13G1) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 데이터 신호가, R 픽셀 (13R1 및 13R2) 에 연속하여 기록됨을 알 수 있다. 다음에, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 G 픽셀 (13G2) 및 B 픽셀 (13B1) 에 공급될 포지티브 데이터 신호를 연속하여 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 B 픽셀 (13B2) 에 공급될 네거티브 데이터 신호를 출력한다. 데이터 신호는, G 픽셀 (13G1 및 13G2) 에 연속하여 기록되며, 그 후, 데이터 신호는, B 픽셀 (13B1 및 13B2) 에 연속하여 기록됨을 알 수 있다.
동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R4) 에 공급될 네거티브 데이터 신호를 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R3) 및 G 픽셀 (13G4) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 데이터 신호가 R 픽셀 (13R4 및 13R3) 에 연속하여 기록됨을 알 수 있다. 다음에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G3) 및 B 픽셀 (13B4) 에 공급될 네거티브 데이터 신호를 연속하여 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 B 픽셀 (13B3) 에 공급될 포지티브 데이터 신호를 출력한다. 데이터 신호는 G 픽셀 (13G4 및 13G3) 에 연속하여 기록되며, 그 후, 데이터 신호는, B 픽셀 (13B4 및 13B3) 에 연속하여 기록됨을 알 수 있다.
이러한 기록 시퀀스를 따르는 픽셀 (13) 에의 기록 동작은, 도 25a 에 도시된 바와 같이, 제 1 수평 주기가 개시된 이후에 제어 신호를 RSW1, RSW2, GSW1, GSW2, BSW1, 및 BSW2 의 순서로 액티베이팅함으로써 달성될 수 있다. 극성 신호 POL 은, 제어 신호 RSW2, GSW2, 및 BSW2 가 액티베이팅될 때 인버팅된다. 데이터 신호가 픽셀 (13) 에 6 회 기록될지라도, LCD 드라이버 (2B) 의 각각의 출력 터미널의 전압 레벨은 제 1 수평 주기에서 오직 3 회만 인버팅됨을 알 수 있다.
제 2 수평 주기에서, 픽셀 (13) 은, 데이터 신호의 극성을 인버팅하는 것과 유사한 절차로 드라이빙된다. 제 2 수평 주기에서, 도 24 에 도시된 바와 같이, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1) 에 공급될 네거티브 데이터 신호를 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R2) 및 G 픽셀 (13G1) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 다음에, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 G 픽셀 (13G2) 및 B 픽셀 (13B1) 에 공급될 네거티브 데이터 신호를 연속하여 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 B 픽셀 (13B2) 에 공급될 포지티브 데이터 신호를 출력한다.
동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R4) 에 공급될 포지티브 데이터 신호를 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R3) 및 G 픽셀 (13G4) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 다음에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G3) 및 B 픽셀 (13B4) 에 공급될 포지티브 데이터 신호를 연속하여 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 B 픽셀 (13B3) 에 공급될 네거티브 데이터 신호를 출력한다.
이러한 기록 시퀀스에 따르는 픽셀 (13) 에의 기록 동작은, 도 25a 에 도시된 바와 같이, 제 1 수평 주기가 개시된 이후, 제어 신호를 RSW1, RSW2, GSW1, GSW2, BSW1, 및 BSW2 의 순서로 액티베이팅함으로써 달성될 수 있다. 극성 신호 POL 은, 제어 신호 RSW2, GSW2 및 BSW2 가 액티베이팅될 때 인버팅된다. LCD 드라이버 (2B) 의 각각의 출력 터미널의 전압 레벨은 제 2 수평 주기에서도 오직 3 회만 인버팅됨을 알 수 있다.
후속의 수평 주기에서 픽셀 (13) 은 동일한 방식으로 드라이빙된다. 홀수-번째 수평 주기에서, 홀수-번째 라인의 픽셀 (13) 은 제 1 수평 주기와 동일한 방식으로 드라이빙되며, 짝수-번째 라인의 픽셀 (13) 은 제 2 수평 주기와 동일한 방식으로 드라이빙된다.
이러한 동작은, 도 26a 및 도 26b 로부터 이해되는 바와 같이, 반대 극성을 가진 데이터 신호가 인접한 픽셀 (13) 에 기록되는 도트 인버젼 드라이브를 달성함을 알 수 있다. 도 26a 는, 제 1 라인의 픽셀 (13) 이 도 24 에 도시된 절차에 따라서 드라이빙될 때의, 픽셀 (13) 의 기록 시퀀스 및 그 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 나타내고 있다. 제 1 라인의 픽셀 (13) 과 관련하여, 포지티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되며, 네거티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 한편, 도 26b 에 도시되는 바와 같이, 제 2 라인의 픽셀과 관련하여, 네거티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되며, 포지티브데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 이렇게 설명되는 것처럼, 인접한 픽셀 (13) 에 기록된 데이터 신호의 극성은, 수평 방향과 수직 방향 모두에 대하여 반대이다.
이렇게 설명된 동작은, LCD 드라이버 (2B) 의 각각의 출력 터미널상에서 전개되는 데이터 신호의 극성을 오직 3 회만 인버팅할 것을 요구한다. 이는, LCD 드라이버 (2B) 의 전력 소비를 효과적으로 감소시킨다.
추가로, 이 실시형태의 액정 디스플레이 디바이스의 동작은, 동일한 색을 디스플레이하는 픽셀 (13) 에 데이터 신호를 연속하여 기록하도록 결정되며, 이로써, 픽셀 (13) 에 유지된 기록 전압의 변화에 의해 야기된 불균일의 수직 세그먼트를 효과적으로 감소시킨다.
제 3 실시형태의 경우와 마찬가지로, 데이터 신호의 극성과 픽셀 (13) 의 기 록 시퀀스는 이 실시형태의 미리 결정된 시간 사이클에서 스위칭되는 것이 바람직하다. 바람직한 실시형태에서, 도 27 에 도시된 바와 같이, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 매 프레임 주기 마다 인버팅되며, 픽셀 (13) 의 기록 시퀀스는 2 개의 프레임 주기마다 스위칭된다.
더 상세하게는, 픽셀 (13) 은, 제 1 프레임 주기에서 상술된 절차로 드라이빙되고, 픽셀 (13) 에 기록된 데이터 신호의 극성은 제 2 프레임 주기에서 인버팅된다.
제 3 프레임 주기에서, 픽셀 (13) 에 기록된 데이터 신호의 극성은 다시 인버팅되며 (즉, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 제 1 실시형태에서와 동일함), 픽셀 (13) 의 기록 시퀀스가 스위칭된다. 구체적으로 말하면, 기록 동작에서의 각각의 픽셀 (13) 의 순위 (precedence) 가 동일한 색을 디스플레이하는 픽셀 (13) 간에 교환된다.
상세히, 제 3 프레임 주기의 홀수-번째 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R2) 에 공급될 네거티브 데이터 신호를 출력한 후, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1) 및 G 픽셀 (13G2) 에 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 데이터 신호가 R 픽셀 (13R2 및 13R1) 에 연속하여 기록되는 것을 알 수 있다. 다음에, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 G 픽셀 (13G1) 및 B 픽셀 (13B2) 에 공급될 네거티브 데이터 신호를 출력하고, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 B 픽셀 (13B1) 에 공급될 포지티브 데이터 신호를 마지막으로 출력한다. 데이터 신호가 G 픽셀 (13G2 및 13G1) 에 연속하여 기록된 후, B 픽셀 (13B2 및 13B1) 에 연속하여 기록되는 것을 알 수 있다.
동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R3) 에 공급될 포지티브 데이터 신호를 출력한 후, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R4) 및 G 픽셀 (13G3) 에 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 데이터 신호가 R 픽셀 (13R3 및 13R4) 에 연속하여 기록되는 것을 알 수 있다. 다음에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G4) 및 B 픽셀 (13B3) 에 공급될 포지티브 데이터 신호를 출력하고, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 B 픽셀 (13B4) 에 공급될 네거티브 데이터 신호를 마지막으로 출력한다. 데이터 신호가 G 픽셀 (13G3 및 13G4) 에 연속하여 기록된 후, B 픽셀 (13B3 및 13B4) 에 연속하여 기록되는 것을 알 수 있다.
짝수-번째 수평 주기에서는, 홀수-번째 수평 주기에서와 유사한 기록 동작이 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 방식으로 구현된다.
이러한 기록 시퀀스를 따르는 픽셀 (13) 에의 기록 동작은, 도 25b 에 도시 된 바와 같이, 제어 신호를 RSW2, RSW1, GSW2, GSW1, BSW2, 및 BSW1 의 순서로 액티베이팅함으로써 달성된다. 극성 신호 POL 은, 제어 신호 (RSW1, GSW1, 및 BSW1) 가 액티베이팅될 때 인버팅된다. 픽셀 (13) 에의 기록 동작이 6 회 구현될지라도, LCD 드라이버 (2B) 의 각각의 출력 터미널의 전압 레벨은 각 수평 주기에서 오직 3 회만 인버팅됨을 알 수 있다.
제 4 프레임 주기에서, 데이터 신호는, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 제 3 프레임 주기와 동일한 기록 시퀀스에서 각각의 픽셀 (13) 에 기록된다. 후속의 프레임 주기에서는, 제 1 내지 제 4 프레임 주기의 기록 동작이 반복된다.
이렇게 설명되는 것처럼, 4 개의 프레임 주기의 시간 사이클에서 데이터 신호의 극성과 픽셀 (13) 의 기록 시퀀스를 주기적으로 스위칭하여 이 실시형태에서도 이미지 품질이 바람직하게 향상된다.
제 5 실시형태
도 28 은, 본 발명의 제 5 실시형태의 액정 디스플레이 다비이스의 구조를 나타낸 도면이다. 제 5 실시형태의 액정 디스플레이 디바이스에서, LCD 패널 (1C) 내의 상호연결부는, LCD 드라이버 (2B) 의 각각의 출력 터미널상에서 데이터 신호의 극성의 인버젼 횟수를 감소시키기 위해 변형된다. LCD 드라이버 (2B) 의 동작은 또한 그에 따라 변형된다.
구체적으로 말하면, 각 입력 노드 (17) 는, 동일한 극성을 가진 데이터 신호가 기록되는 픽셀 (13) 과 관련된 데이터 라인 (12) 에 연결된다. 상세히, 홀 수-번째 위치에 위치한 데이터 라인 (12R1, 12B1, 12G2, 12R3, 12B3 및 12G4) 은, 스위치 (19R1, 19B1, 19G2, 19R3, 19B3 및 19G4) 를 통해 홀수의 입력 노드 (17O) 에 연결되며, 짝수-번째 위치에 위치한 데이터 라인 (12G1, 12R2, 12B2, 12G3, 12R4 및 12B4) 은, 스위치 (19G1, 19R2, 19B2, 19G3, 19R4 및 19B4) 를 통해 짝수의 입력 노드 (17E) 에 연결된다.
스위치 (19R1, 19G1 및 19B1) 는 상호연결부 (181, 182 및 183) 에 연결되어, 각각, 제어 신호 RSW1, GSW1, 및 BSW1 을 수신한다. 추가로, 스위치 (19R2, 19G2 및 19B2) 는 또한, 상호연결부 (181, 182 및 183) 에 연결되어, 제어 신호 RSW1, GSW1 및 BSW1 을 수신한다. 한편, 스위치 (19R3, 19G3 및 19B3) 는 상호연결부 (184, 185 및 186) 에 연결되어, 각각 제어 신호 RSW2, GSW2, 및 BSW2 를 수신한다. 추가로, 스위치 (19R4, 19G4 및 19B4) 는 또한 상호연결부 (184, 185 및 186) 에 연결되어, 각각 제어 신호 RSW2, GSW2, 및 BSW2 를 수신한다.
제 5 실시형태의 액정 디스플레이 디바이스는, 홀수-번째 위치에 위치한 데이터 라인 (12) 이 홀수의 입력 노드 (17O) 에 연결되고 짝수-번째 위치에 위치한 데이터 라인 (12) 이 짝수의 입력 노드 (17E) 에 연결되는 구조를 채택하여, 각 수평 주기의 중간에, LCD 드라이버 (2B) 의 각각의 출력 터미널상에서 데이터 신호의 극성을 인버팅할 필요성을 제거한다.
구체적으로 말하면, 도 29 에 도시된 바와 같이, 제 1 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 (제 1 라인에 위치한) R 픽셀 (13R1), G 픽셀 (13G2), B 픽셀 (13B1), R 픽셀 (13R3), G 픽셀 (13G4) 및 B 픽셀 (13B3) 의 순서로 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R2), G 픽셀 (13G1), B 픽셀 (13B2), R 픽셀 (13R4), G 픽셀 (13G3) 및 B 픽셀 (13B4) 의 순서로 공급될 네거티브 데이터 신호를 순차적으로 출력한다.
제 2 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 (제 2 라인에 위치한) R 픽셀 (13R1), G 픽셀 (13G2), B 픽셀 (13B1), R 픽셀 (13R3), G 픽셀 (13G4) 및 B 픽셀 (13B3) 의 순서로 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R2), G 픽셀 (13G1), B 픽셀 (13B2), R 픽셀 (13R4), G 픽셀 (13G3) 및 B 픽셀 (13B4) 의 순서로 공급될 포지티브 데이터 신호를 순차적으로 출력한다.
이런 기록 시퀀스를 따르는 픽셀 (13) 에의 기록 동작은, 각 수평 주기에서, 제어 신호를 RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2 의 순서로 액티베이팅함으로써 달성될 수 있다. 극성 신호 POL 은 각 수평 주기의 시작부에서 인버팅된다. 이는, 각 수평 주기의 시작부에서만 LCD 드라이브 (2B) 의 각각의 출력 터미널의 전압 레벨을 인버팅하게 한다.
이러한 동작은, 도 30a 및 도 30b 로부터 이해되는 바와 같이, 반대 극성을 가진 데이터 신호가 인접한 픽셀 (13) 에 기록되는, 도트 인버젼 드라이브를 달성하는 것을 알 수 있다. 도 30a 는, 제 1 라인의 픽셀 (13) 이 도 29 에 도시된 절차에 따라서 드라이빙될 때의, 픽셀 (13) 의 기록 시퀀스 및 그 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 나타내고 있다. 제 1 라인의 픽셀 (13) 과 관련하여, 포지티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되며, 네거티브 데이터 신호는. 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 한편, 제 2 라인의 픽셀과 관련하여, 도 30b 에 바와 같이, 네거티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되며, 포지티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 이렇게 설명되는 것처럼, 인접한 픽셀 (13) 에 기록된 데이터 신호의 극성은 수평 방향과 수직 방향 모두에 대해 반대이다.
픽셀 (13) 은 후속의 수평 주기에서 동일한 방식으로 드라이빙된다. 홀수-번째 수평 주기에서, 홀수-번째 라인의 픽셀 (13) 은 제 1 수평 주기와 동일한 방식으로 드라이빙되며, 짝수-번째 라인의 픽셀 (13) 은 짝수-번째 수평 주기의 제 2 수평 주기와 동일한 방식으로 드라이빙된다.
제 3 및 제 4 실시형태의 경우와 마찬가지로, 이 실시형태의 미리 결정된 시간 사이클에서는 데이터 신호의 극성과 픽셀 (13) 의 기록 시퀀스가 바람직하게 스위칭되는 것이 바람직하다. 바람직한 실시형태에서, 도 31 에 도시된 바와 같이, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 매 프레임 주기 마다 인버팅되며, 픽셀 (13) 의 기록 시퀀스는 2 개의 프레임 주기 마다 스위칭된다.
더 상세하게는, 픽셀 (13) 은, 제 1 프레임 주기에서, 상술된 절차로 드라이빙되며, 픽셀 (13) 에 기록된 데이터 신호의 극성은 제 2 프레임 주기에서, 인버팅된다.
제 3 프레임 주기에서, 픽셀 (13) 에 기록된 데이터 신호의 극성은 다시 인버팅되며 (즉, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 제 1 실시형태에서와 동일함), 픽셀 (13) 의 기록 시퀀스는 스위칭된다.
구체적으로 말하면, 제 3 프레임 주기의 홀수-번째 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 (제 1 라인에 위치한) R 픽셀 (13R3), G 픽셀 (13G4), B 픽셀 (13B3), R 픽셀 (13R1), G 픽셀 (13G2) 및 B 픽셀 (13B1) 의 순서로 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 R 픽셀 (13R4), G 픽셀 (13G3), B 픽셀 (13B4), R 픽셀 (13R2), G 픽셀 (13G1) 및 B 픽셀 (13B2) 의 순서로 공급될 네거티브 데이터 신호를 출력한다. 제 3 프레임 주 기의 짝수-번째 수평 주기에서, 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 방식으로 하여 홀수-번째 수평 주기에서와 유사한 기록 동작이 구현된다.
제 4 프레임 주기에서, 데이터 신호는, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 제 3 프레임 주기와 동일한 기록 시퀀스로 각각의 픽셀 (13) 에 기록된다. 후속의 프레임 주기에서, 제 1 내지 제 4 프레임 주기의 기록 동작이 반복된다.
이렇게 설명되는 것처럼, 4 개의 프레임 주기의 시간 사이클에서 데이터 신호의 극성과 픽셀 (13) 의 기록 시퀀스를 주기적으로 스위칭하여, 이 실시형태에서도 이미지 품질이 바람직하게 향상된다.
도 32 를 참조하면, LCD 드라이버 (2) 의 각각의 출력 터미널의 데이터 신호의 극성에 대한 인버젼 횟수를 보다 감소시키기 위해, 홀수-번째 라인의 픽셀 (13) 이 우선 드라이빙된 후, 짝수-번째 라인의 픽셀 (13) 이 드리이빙되는 것이 바람직하다. 상술된 바와 같이, 제 5 실시형태의 기록 동작은, 짝수-번째 라인에 위치한 픽셀 (13) 에의 기록 동작 시에, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 네거티브 데이터 신호를 연속하여 출력하면서, 홀수-번째 라인에 위치한 픽셀 (13) 에의 기록 동작시에, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 포지티브 데이터 신호를 연속하여 출력하는 단계를 수반한다. 따라서, LCD 드라이버 (2B) 의 각각의 출력 터미널상에서의 데이터 신호의 극성의 인버젼 횟수는 또한, 홀수-번째 라인의 픽셀 (13) 을 우선 드라이빙한 후, 홀수-번째 라인의 픽셀 (13) 을 드라이빙함으로써 (또는 짝수-번째 라인의 픽셀 (13) 을 우선 드라이빙한 후, 홀수-번째 라인의 픽셀 (13) 을 드라이빙함으로써) 감소된다.
도 33a 내지 도 33d 는, 상술된 동작을 달성하기 위한 동작 타이밍을 나타낸 타이밍표이다. 도 33a 에 도시된 바와 같이, 제 1 프레임 주기의 앞 절반내의 각각의 수평 주기에서, 홀수-번째 게이트 라인 (111, 113,...) 이 순차적으로 액티베이팅되어, 이로써 홀수-번째 라인의 픽셀 (13) 을 순차적으로 선택한다. 각각의 수평 주기에서, 제어 신호 (RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2) 는 이 순서로 액티베이팅된다. LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 포지티브 데이터 신호를 연속하여 출력하고, 동시에, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 네거티브 데이터 신호를 연속하여 출력한다. 이것은, 홀수-번째 라인의 픽셀 (13) 에의 데이터 신호의 기록 동작을 완료한다.
도 33b 에 도시된 바와 같이, 그 후, 짝수-번째 게이트 라인 (112, 114,...) 이 순차적으로 액티베이팅되어, 홀수-번째 라인 모두의 픽셀 (13) 에의 기록 동작의 완료 이후에 짝수-번째 라인의 픽셀 (13) 을 선택한다. 각각의 수평 주기에서, 제어 신호 (RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2) 는 이 순서로 액티베이팅된다. LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 네거티브 데이터 신호를 연속하여 출력하고, 동시에, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 포지티브 데이터 신호를 연속하여 출력한다. 이는, 짝수-번째 라인의 픽셀 (13) 에의 데이터 신호의 기록 동작을 완료한다.
제 2 프레임 주기에서, 픽셀 (13) 은, 각각의 픽셀 (13) 에 공급된 데이터 신호의 극성을 인버팅하는 제 1 프레임 주기와 유사한 방식으로 드라이빙된다.
제 3 프레임 주기에서, 각각의 수평 주기의 기록 시퀀스가 스위칭된다. 구체적으로 말하면, 제어 신호 (RSW2, GSW2, BSW2, RSW1, GSW1, 및 BSW1) 가 이 순서로 액티베이팅된다. 제 3 프레임 주기의 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 제 2 프레임 주기에서와 동일하다. 각각의 수평 주기의 기록 시퀀스의 스위칭은, 각각의 픽셀 (13) 에 유지된 기록 전압의 변화에 의해 야기된 불균일의 수직 세그먼트를 효과적으로 감소시킨다.
제 4 프레임 주기에서, 픽셀 (13) 은, 각각의 픽셀 (13) 에 공급된 데이터 신호의 극성을 인버팅하는 제 3 프레임 주기와 유사한 방식으로 드라이빙된다. 후속의 프레임 주기에서, 제 1 내지 제 4 프레임 주기에서의 동작은 반복된다.
이렇게 설명되는 것처럼, 이 실시형태의 액정 디스플레이 디바이스는, 우선, 홀수-번째 라인의 픽셀 (13) 을 드라이빙한 후, 짝수-번째 라인의 픽셀 (13) 을 드라이빙한다 (또는, 짝수-번째 라인의 픽셀 (13) 을 우선 드라이빙한 후, 홀수-번째 라인의 픽셀 (13) 을 드라이빙한다). 이러한 동작은, 또한, LCD 드라이버 (2B) 의 각각의 출력 터미널상에서의 데이터 신호의 극성의 인버젼 횟수를 감소시키며, 이로써, LCD 드라이버 (2B) 의 전력 소비를 또한 감소시킨다.
제 6 실시형태
도 34 는, 본 발명의 제 6 실시형태의 액정 디스플레이 디바이스의 구조를 나타낸 도면이다. 제 6 실시형태의 액정 디스플레이 디바이스의 구조는 제 5 실시형태의 액정 디스플레이 디바이스의 구조와 거의 동일하고; 홀수-번째 위치에 위치한 데이터 라인 (12R1, 12B1, 12G2, 12R3, 12B3 및 12G4) 은 홀수의 입력 노드 (17O) 에 연결되고, 짝수-번째 위치에 위치한 데이터 라인 (12G1, 12R2, 12B2, 12G3, 12R4 및 12B4) 은 짝수의 입력 노드 (17E) 에 연결된다. 또한, 상술된 바와 같이, 이러한 연결은, 또한, LCD 드라이버 (2B) 의 전력 소비를 효과적으로 감소시킨다.
차이점은, 인접한 2 개의 데이터 라인 (12) 이 동시에 드라이빙되도록, LCD 패널 (1D) 내의 상호연결부가 설계된다는 것이다. 구체적으로 말하면, 스위치 (19R1 및 19G1) 는, 제어 신호 RSW1 을 공급하는데 이용되는 상호연결부 (181) 에 연결되며, 스위치 (19B1 및 19R2) 는, 제어 신호 GSW1 을 공급하는데 이용되는 상호연결부 (182) 에 연결된다. 또한, 스위치 (19G2 및 19B2) 는, 제어 신호 BSW1 을 공급하는데 이용되는 상호연결부 (183) 에 연결되며, 스위치 (19R3 및 19G3) 는, 제어 신호 RSW2 를 공급하는데 이용되는 상호연결부 (184) 에 연결된다. 마지막으로, 스위치 (19B3 및 19R4) 는, 제어 신호 GSW2 를 공급하는데 이용되는 상호연결부 (185) 에 연결되고, 스위치 (19G4 및 19B4) 는, 제어 신호 BSW2 를 공급하는데 이용되는 상호연결부 (186) 에 연결된다. 이러한 상호연결 배열은, 예를 들어, 제어 신호 RSW1 을 액티베이팅함으로써, 서로 인접한 데이터 라인 12R1 과 12G1 를 드라이빙하게 한다.
도 35a 및 도 35b 는, 인접한 데이터 라인 (12) 을 동시에 드라이빙하는 중요 기술을 나타내는 도면이다. 2 개의 데이터 라인 (12) 중 하나가 포지티브 데이터 신호로 드라이빙되고, 다른 하나가 네거티브 데이터 신호로 드라이빙되는 경우, 데이터 라인 (12) 과 공통 전극 (16) 사이의 용량성 커플링으로 인하여, 공통 전극 (16) 을 통해 2 개의 데이터 라인 (12) 사이로 전류가 흐른다.
도 28 에 도시된 LCD 패널 (1C) 의 경우와 마찬가지로, 서로 이격되어 위치한 2 개의 데이터 라인 (12; 예를 들면, 도 35a 의 데이터 라인 (12R1) 과 데이터 라인 (12R2)) 이 동시에 드라이빙되는 경우에, 공통 전극 (16) 을 통한 전류의 이동 거리 (traveling distance) 가 증가되고, 이는 공통 전극 (16) 에 걸쳐 큰 전압 강하를 초래한다. 이는, 바람직하지 않게 공통 전극 (16) 의 전압 레벨의 국부적인 변화를 초래한다.
한편, 이 실시형태의 LCD 패널 (1D) 은, 인접한 데이터 라인 (12; 예를 들면, 도 35b 의 데이터 라인 (12R1) 과 데이터 라인 (12G1)) 을 동시에 드라이빙함으로써 공통 전극 (16) 을 통한 전류의 이동 거리를 효과적으로 감소시키며, 이로써, 공통 전극 (16) 에 걸쳐 전압 강하를 감소시킨다. 이는, 공통 전극 (16) 의 전압 레벨의 국부적인 변화를 효과적으로 예방한다.
이하, 이 실시형태의 액정 디스플레이 디바이스의 동작에 대한 상세히 설명 이 주어진다. 도 36 에 도시된 바와 같이, LCD 드라이버 (2B) 는, 제 5 실시형태의 경우에서와 마찬가지로, 이 실시형태의 각 수평 주기의 시작부에서만 각각의 출력 터미널상에서 전개되는 데이터 신호의 극성을 인버팅한다. 구체적으로 말하면, 제 1 수평 주기에서, LCD 드라이버 (2B) 는, 도 36 에 도시된 바와 같이, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 (제 1 라인에 위치한) R 픽셀 (13R1), B 픽셀 (13B1), G 픽셀 (13G2), R 픽셀 (13R3), G 픽셀 (13G3) 및 B 픽셀 (13B4) 의 순서로 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G1), R 픽셀 (13R2), B 픽셀 (13B2), G 픽셀 (13G3), R 픽셀 (13R4) 및 B 픽셀 (13B4) 의 순서로 공급될 네거티브 데이터 신호를 순차적으로 출력한다.
제 2 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R1), B 픽셀 (13B1), G 픽셀 (13G2), R 픽셀 (13R3), G 픽셀 (13G3) 및 B 픽셀 (13B4) 의 순서로 공급될 네거티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G1), R 픽셀 (13R2), B 픽셀 (13B2), G 픽셀 (13G3), R 픽셀 (13R4) 및 B 픽셀 (13B4) 의 순서로 공급될 포지티브 데이터 신호를 순차적으로 출력한다.
홀수의 출력 터미널 (소스 1) 및 짝수의 출력 터미널 (소스 2) 로부터 출력 된 데이터 신호는 항상 인접한 데이터 라인 (12) 에 연결된 픽셀 (13) 에 기록되는 것을 알 수 있다. 도 37a 를 참조하여, 예를 들어, R 픽셀 (13R1) 에 공급될 데이터 신호가 홀수의 출력 터미널 (소스 1) 로부터 출력될 때, 제 1 수평 주기에서, R 픽셀 (13R1) 에 인접한 G 픽셀 (13G1) 에 공급될 데이터 신호는 짝수의 출력 터미널 (소스 2) 로부터 출력된다. 상술된 바와 같이, 이러한 기록 동작은, 공통 전극 (16) 의 전압 레벨에 있어서 국부적인 변화를 효과적으로 감소시킨다.
이러한 기록 시퀀스를 따르는 픽셀 (13) 에의 기록 동작은 제어 신호를 RSW1, GSW1, BSW1, RSW2, GSW2 및 BSW2 의 순서로 액티베이팅함으로써 달성될 수 있다. 극성 신호 POL 은 각 수평 주기의 시작부에서 인버팅된다. 이는, LCD 드라이버 (2B) 의 각각의 출력 터미널의 전압 레벨이 각 수평 주기의 시작부에서만 인버팅되게 한다.
도 37a 및 도 37b 로부터 이해되는 것처럼, 이러한 동작은, 반대 극성을 가지는 데이터 신호가 인접한 픽셀 (13) 에 기록되는, 도트 인버젼 드라이브를 달성한다는 것을 알 수 있다. 도 37a 는, 제 1 라인의 픽셀 (13) 이 도 36 에 도시된 순서에 따라서 드라이빙될 때의, 픽셀 (13) 의 기록 시퀀스 및 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 나타낸 것이다. 제 1 라인의 픽셀 (13) 과 관련하여, 포지티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되고, 네거티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 한편, 제 2 라인의 픽셀과 관련하여, 도 37b 에 도시된 바와 같이, 네거티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되고, 포지티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 이렇게 설명되는 것처럼, 인접한 픽셀 (13) 에 기록된 데이터 신호의 극성은 수평 방향과 수직 방향의 모두에 대해 반대이다.
픽셀 (13) 은 후속의 수평 주기에서 동일한 방식으로 드라이빙된다. 홀수-번째 수평 주기에서, 홀수-번째 라인의 픽셀 (13) 은 제 1 수평 주기와 동일한 방식으로 드라이빙되고, 짝수-번째 라인 내의 픽셀 (13) 은 제 2 수평 주기와 동일한 방식으로 드라이빙된다.
제 3 내지 제 5 실시형태의 경우에서와 같이, 데이터 신호의 극성 및 픽셀 (13) 의 기록 시퀀스는 이 실시형태의 미리 결정된 시간 사이클에서 바람직하게 스위치되는 것이 바람직하다. 바람직한 실시형태에서, 도 38 에 도시된 바와 같이, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 매 프레임 주기마다 인버팅되고, 픽셀 (13) 의 기록 시퀀스는 2 개의 프레임 주기 마다 스위칭된다.
더 상세하게는, 제 1 프레임 주기에서, 픽셀 (13) 은 상술된 절차로 드라이빙되고, 제 2 프레임 주기에서, 픽셀 (13) 은 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 방식으로 드라이빙된다.
제 3 프레임 주기에서, 픽셀 (13) 에 기록된 데이터 신호의 극성은 다시 인 버팅되고 (즉, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 제 1 실시형태에서의 신호의 극성과 동일함), 픽셀 (13) 의 기록 시퀀스는 스위칭된다.
상세하게, 도 38 에 도시된 바와 같이, 제 3 프레임 주기의 홀수-번째 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 R 픽셀 (13R3), B 픽셀 (13B3), G 픽셀 (13G4), R 픽셀 (13R1), B 픽셀 (13B1) 및 G 픽셀 (13G2) 의 순서로 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G3), R 픽셀 (13R4), B 픽셀 (13B4), G 픽셀 (13G1), R 픽셀 (13R2), B 픽셀 (13B2) 의 순서로 공급될 네거티브 데이터 신호를 출력한다. 제 3 프레임 주기의 짝수-번째 수평 주기에서, 홀수-번째 수평 주기에서의 유사한 기록 동작은, 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 방식으로 구현된다.
제 4 프레임 주기에서, 데이터 신호는, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 제 3 프레임 주기와 동일한 기록 시퀀스로 각각의 픽셀 (13) 에 기록된다. 후속의 프레임 주기에서, 제 1 내지 제 4 프레임 주기의 기록 동작이 반복된다.
이렇게 설명되는 것처럼, 4 개의 프레임 주기의 시간 사이클에서, 데이터 신호의 극성과 픽셀 (13) 의 기록 시퀀스를 주기적으로 스위칭하여, 이 실시형태에서 이미지 품질이 바람직하게 향상된다.
제 7 실시형태
도 39 는, 본 발명의 제 7 실시형태의 액정 디스플레이 디바이스의 구조를 나타낸 도면이다. 제 7 실시형태의 액정 디스플레이 디바이스의 구조는 제 5 및 제 6 실시형태에서의 구조와 거의 유사하고; 홀수-번째 위치에 위치한 데이터 라인 (12R1, 12B1, 12G2, 12R3, 12B3 및 12G4) 은 홀수의 입력 노드 (170) 에 연결되고, 짝수-번째 위치에 위치한 데이터 라인 (12G1, 12R2, 12B2, 12G3, 12R4 및 12B4) 은 짝수의 입력 노드 (17E) 에 연결된다. 상술된 바와 같이, 이러한 연결은, 또한, LCD 드라이버 (2B) 의 각각의 출력 터미널상에서의 데이터 신호의 극성의 인버젼 횟수를 감소시키며, 이로써, LCD 드라이버 (2B) 의 전력 소비를 또한 감소시킨다.
차이점은, 제어 신호 (RSW1, GSW1, BSW1, RSW2, GSW2 및 BSW2) 를 공급하도록 사용되는 연결부 (181 내지 186) 와 스위치 (19) 사이의 연결, 즉, 데이터 라인 (12) 의 조합이 동시에 드라이빙된다는 것이다. 제 7 실시형태에서, 스위치 (19) 와 상호연결부 (181 내지 186) 사이의 연결은, 이하 설명되는 요건을 충족하도록 결정된다:
(1) 4 쌍의 인접한 데이터 라인 (12) 은 매 12 데이터 라인에 대해 정의되고, 동일한 쌍의 2 개의 데이터 라인 (12) 은 동시에 드라이빙된다.
(2) 하나의 데이터 라인 (12) 은 데이터 라인 (12) 의 인접한 쌍들 사이에 삽입되고, 그 삽입된 하나의 데이터 라인 (12) 은 데이터 라인 (12) 의 인접한 쌍과 동시에 드라이빙되지 않는다.
상세하게는, 스위치 (19R1 및 19G1) 는, 제어 신호 RSW1 을 공급하는데 이용되는 상호연결부 (181) 에 연결되고, 스위치 (19R2 및 19G2) 는, 제어 신호 GSW1 을 공급하는데 이용되는 상호연결부 (182) 에 연결된다. 또한, 스위치 (19R3 및 19G3) 는, 제어 신호 BSW1 을 공급하는데 이용되는 상호연결부 (183) 에 연결되고, 스위치 (19R4 및 19G4) 는, 제어 신호 RSW2 를 공급하는데 이용되는 상호연결부 (184) 에 연결된다. 마지막으로, 스위치 (19B1 및 19B2) 는, 제어 신호 GSW2 를 공급하는데 이용되는 상호연결부 (185) 에 연결되고, 스위치 (19B3 및 19B4) 는, 제어 신호 BSW2 를 공급하는데 이용되는 상호연결부 (186) 에 연결된다.
후술의 설명에서, 4 쌍의 데이터 라인 (12) 에 속하는 데이터 라인은 쌍의 데이터 라인으로 지칭될 수도 있다. 이 실시형태에서, 데이터 라인 (12R1 내지 12R4) 및 (12G1 내지 12G4) 은 쌍의 데이터 라인으로 지칭될 수도 있다. 한편, 4 쌍의 데이터 라인 (12) 에 속하지 않는 데이터 라인은 고립된 데이터 라인 (isolated data line) 으로 지칭될 수도 있다.
도 40, 도 41a, 및 도 41b 는, 이 실시형태의 액정 디스플레이 디바이스의 동작을 나타낸 도면이다. 도 40 에 도시된 바와 같이, LCD 드라이버 (2B) 는, 제 5 및 제 6 실시형태의 경우와 마찬가지로, 각 수평 주기의 시작부에서만, 각각의 출력 터미널상에서 전개되는 데이터 신호의 극성을 인버팅한다. 구체적으로 말하면, 도 40 에 도시된 바와 같이, LCD 드라이버 (2B) 는, 제 1 수평 주기에서, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로부터 (제 1 라인에 위치한) R 픽셀 (13R1), G 픽셀 (13G2), R 픽셀 (13R2), G 픽셀 (13G4), B 픽셀 (13B1) 및 B 픽셀 (13B3) 의 순서로 공급될 포지티브 데이터 신호를 출력한다. 동시에, LCD 드라이버 (2B) 는, 제 1 수평 주기에서, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G1), R 픽셀 (13R2), G 픽셀 (13G3), R 픽셀 (13R4), B 픽셀 (13B3) 및 B 픽셀 (13B4) 의 순서로 공급될 네거티브 데이터 신호를 출력한다.
이러한 기록 시퀀스를 따르는 픽셀 (13) 에의 기록 동작은, 각 수평 주기에서, 제어 신호를 RSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2 의 순서로 순차적으로 액티베이팅함으로써 달성될 수 있다. 극성 신호 POL 은, 각 수평 주기의 시작부에서 인버팅되며, 따라서, LCD 드라이버 (2B) 의 각각의 출력 터미널의 전압 레벨은, 각 수평 주기의 시작부에서만 인버팅된다.
이러한 동작은, 도 41a 및 도 41b 로부터 이해되는 바와 같이, 반대 극성을 가진 데이터 신호가 인접한 픽셀 (13) 에 기록되는, 도트 인버젼 드라이브를 달성하는 것을 알 수 있다. 도 41a 는, 제 1 라인의 픽셀 (13) 이 도 36 에 도시된 절차에 따라서 드라이빙될 때의, 픽셀 (13) 의 기록 시퀀스 및 그 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 나타내고 있다. 제 1 라인의 픽셀 (13) 과 관련하여, 포지티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되고, 네거티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 한편, 제 2 라인의 픽셀과 관련하여, 도 41b 에 도시된 바와 같이, 네거티브 데이터 신호는, 홀수-번째 위치에 위치한 픽셀 (13R1, 13B1, 13G2, 13R3, 13B3 및 13G4) 에 기록되고, 포지티브 데이터 신호는, 짝수-번째 위치에 위치한 픽셀 (13G1, 13R2, 13B2, 13G3, 13R4 및 13B4) 에 기록된다. 이렇게 설명되는 것처럼, 인접한 픽셀 (13) 에 기록된 데이터 신호의 극성은, 수평 방향과 수직 방향 모두에 대해 반대이다.
이 실시형태의 액정 디스플레이 디바이스의 한가지 중요한 특징은, 도 40 에 도시된 바와 같이, 고립된 데이터 라인에 연결된 픽셀 (13) 이전에, 쌍의 데이터 라인에 연결된 픽셀 (13) 이 드라이빙된다는 것이다. 구체적으로 말하면, 쌍의 데이터 라인인 데이터 라인 (12R1 내지 12R4) 및 (12G1 내지 12G4) 은, 고립된 데이터 라인인 데이터 라인 (12B1 내지 12B4) 이 드라이빙되기 이전에 드라이빙된다.
픽셀 (13) 은, 후속의 수평 주기에서, 동일한 방식으로 드라이빙된다. 홀수-번째 수평 주기에서, 픽셀 (13) 은 제 1 수평 주기와 동일한 방식으로 드라이빙된다. 짝수-번째 수평 주기에서, 픽셀 (13) 은 제 2 수평 주기와 동일한 방식으로 드라이빙된다.
상술된 동작의 이점은, 상술된 동작이 인접한 데이터 라인 (12) 사이의 용량성 커플링으로 인해 데이터 라인 (12) 의 전압 레벨의 변화를 효과적으로 감소시킨 다는 것이다. 상술된 바와 같이, 특정 데이터 라인 (12) 에 연결된 픽셀 (13) 이 우선 드라이빙된 후, 인접한 데이터 라인 (12) 에 연결된 또 다른 픽셀 (13) 이 드라이빙되는 경우, 우선적으로 드라이빙된 픽셀 (13) 에 연결된 데이터 라인 (12) 의 전압 레벨은 용량성 커플링으로 인해 변화될 수도 있다. 이는, 바람직하지 않게 우선적으로 드라이빙된 픽셀 (13) 에 유지된 기록 전압에 있어서 변화를 초래할 수도 있다. 그러나, 이 실시형태의 상술된 동작에서, 각 데이터 라인 (12) 은, 2 개의 인접한 데이터 라인 중 오직 하나와의 용량성 커플링의 효과로부터 영향을 받게 되거나, 용량성 커플링의 효과로부터 자유로울 수 있다. 이것은, 용량성 커플링에 의해 야기된 각 데이터 라인 (12) 의 전압 레벨의 변화 횟수를 최대 1 회 아래로 감소시키며, 이로써, 각 픽셀 (13) 에 유지된 기록 전압의 변화를 효과적으로 감소시킨다.
도 43a 를 참조하여, 후속으로, 용량성 커플링에 의해 야기된 각 픽셀 (13) 에 유지된 기록 전압의 변화의 감소에 대한 설명이 주어진다. 우선, 쌍의 데이터 라인 (12) 각각은, 오직 인접한 고립된 데이터 라인 (12) 과의 용량성 커플링의 효과로부터 영향을 받는다, 즉, 동일한 쌍에 속하는 2 개의 데이터 라인 (12) 이 동시에 드라이빙되기 때문에, 동일한 쌍에 속하는 2 개의 데이터 라인 (12) 중 하나는 동일한 쌍에 속하는 2 개의 데이터 라인 (12) 중 다른 하나와의 용량성 커플링의 효과로부터 자유로울 수 있으며, 따라서, 그들 사이의 용량성 커플링은 픽셀 (13) 의 기록 전압의 변화를 초래하지 않는다.
예를 들어, 도 43a 를 참조하여, 데이터 라인 (12R1 및 12G1) 은 서로 인접한 쌍의 데이터 라인이다. 데이터 라인 (12R1 및 12G1) 이 동시에 드라이빙되기 때문에, 데이터 라인 (12R1 및 12G1) 에 연결되는 픽셀 (13R1 및 13G1) 은, 각각, 데이터 라인 (12R1 및 12G1) 사이의 용량성 커플링의 효과로부터 자유롭다. 오직, 고립된 데이터 라인 (12B4) 은, 데이터 라인 (12R1) 에 연결된 픽셀 (13R1) 에 용량성 커플링의 효과를 초래한다. 대응하여, 고립된 데이터 라인 (12B1) 은 오직 데이터 라인 (12G1) 에 연결된 픽셀 (13G1) 에 용량성 커플링의 효과를 초래한다. 다른 쌍의 데이터 라인에도 동일하게 적용된다는 것이 당업자에게 명백할 것이다.
또한, 고립된 데이터 라인 (12) 은, 인접한 데이터 라인 (12) 과의 용량성 커플링의 효과로부터 거의 자유롭다. 이는, 인접한 데이터 라인 (12) 에 연결된 픽셀 (13) 을 드라이빙한 후, 고립된 데이터 라인 (12) 에 연결된 픽셀 (13) 이 드라이빙되기 때문이다. 각 고립된 데이터 라인 (12) 에 연결된 픽셀 (13) 의 기록 전압은 인접한 데이터 라인 (12) 에 데이터 신호를 공급함으로써 변화되지 않는다.
예를 들어, 데이터 라인 (12B1) 은, 데이터 라인 (12R1 및 12G1) 의 쌍과 데이터 라인 (12R2 및 12G2) 의 쌍 사이에 위치한 고립된 데이터 라인이다. 데이터 라인 (12B1) 에 연결된 픽셀 (13B1) 은, 데이터 라인 (12B1) 이 드라이빙되기 이전에, 데이터 라인 (12B1) 에 인접한 데이터 라인 (12) (즉, 데이터 라인 (12G1 및 12R2)) 이 드라이빙되기 때문에, 인접한 데이터 라인 (12) 과의 용량성 커플링의 효과로부터 거의 자유롭다.
이렇게 설명되는 것처럼, 상술된 동작은, 인접한 데이터 라인 (12) 사이의 용량성 커플링으로 인해, 픽셀 (13) 에 유지된 기록 전압의 변화를 효과적으로 감소시킨다.
제 3 내지 제 6 실시형태의 경우와 마찬가지로, 데이터 신호의 극성과 픽셀 (13) 의 기록 시퀀스가 이 실시형태의 미리 결정된 시간 사이클에서 바람직하게 스위칭되는 것이 바람직하다. 바람직한 실시형태에서, 도 42 에 도시된 바와 같이, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 매 프레임 주기 마다 인버팅되며, 픽셀 (13) 의 기록 시퀀스는 2 개의 프레임 주기 마다 스위칭된다.
더 상세하게는, 제 1 프레임 주기에서, 픽셀 (13) 은 상술된 절차로 드라이빙되며, 제 2 프레임 주기에서, 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 방식으로 픽셀 (13) 이 드라이빙된다.
제 3 프레임 주기에서, 픽셀 (13) 에 기록된 데이터 신호의 극성은 다시 인버팅되며 (즉, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성은 제 1 실시형태에서와 동일함), 픽셀 (13) 의 기록 시퀀스는 스위칭된다.
상세하게는, 도 42 에 도시된 바와 같이, 제 3 프레임 주기의 홀수-번째 수평 주기에서, LCD 드라이버 (2B) 는, 홀수의 출력 터미널 (소스 1, 소스 3,...) 로 부터 (제 1 라인에 위치한) R 픽셀 (13R3), G 픽셀 (13G4), R 픽셀 (13R1), G 픽셀 (13G2), B 픽셀 (13B3) 및 G 픽셀 (13G1) 의 순서로 공급될 포지티브 데이터 신호를 순차적으로 출력한다. 동시에, LCD 드라이버 (2B) 는, 짝수의 출력 터미널 (소스 2, 소스 4,...) 로부터 G 픽셀 (13G3), R 픽셀 (13R4), G 픽셀 (13G1), R 픽셀 (13R2), B 픽셀 (13B4) 및 B 픽셀 (13B2) 의 순서로 공급될 네거티브 데이터 신호를 출력한다. 제 3 프레임 주기의 짝수-번째 수평 주기에서, 홀수-번째 수평 주기에서와 유사한 기록 동작은, 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 방식으로 구현된다.
제 4 프레임 주기에서, 데이터 신호는, 각각의 픽셀 (13) 에 기록된 데이터 신호의 극성을 인버팅하는 제 3 프레임 주기와 동일한 기록 시퀀스로 각각의 픽셀 (13) 에 기록된다. 후속의 프레임 주기에서, 제 1 내지 제 4 프레임 주기의 기록 동작이 반복된다.
이렇게 설명되는 것처럼, 4 개의 프레임 주기의 시간 사이클에서 데이터 신호의 극성과 픽셀 (13) 의 기록 시퀀스를 주기적으로 스위칭하여 이 실시형태에서도 이미지 품질이 바람직하게 향상된다.
특정 실시형태가 명세서에 상세히 설명되고 있지만, 본 발명의 관점으로부터 벗어남 없이 변형 및 변경될 수도 있는 상술된 실시형태로 본 발명을 제한하지 않음을 알 수 있다.
예를 들어, 데이터 라인의 기록 시퀀스가 상술된 실시형태에서 매 프레임 주 기마다 스위칭되지만, 데이터 신호의 기록 시퀀스는 매 라인 그리고 매 프레임 주기 마다 스위칭될 수도 있다. 일 실시형태에서, 데이터 신호의 기록 시퀀스는, 홀수-번째 라인 (즉, 홀수-번째 수평 주기) 과 짝수-번째 라인 (즉, 짝수-번째 수평 주기) 사이에서 스위칭될 수도 잇다. 데이터 신호의 기록 시퀀스의 매 라인 마다의 스위칭은, 기록 전압에 있어서 바람직하지 않은 변화를 겪은 픽셀 (13) 을 공간적으로 그리고 일시적으로 분산시키며, 이로써 불균일의 수직 세그먼트를 효과적으로 감소시킨다.
또한, 도트 인버젼 드라이브에 적합한 액정 디스플레이 디바이스가 상술된 실시형태에 개시되어 있지만, 본 발명은, 반대 극성을 가진 데이터가 수평 방향으로 인접한 픽셀에 공급되는 임의의 드라이브 방법에 적용가능하며; 수직 방향으로 인접한 픽셀에 공급된 데이터 신호의 극성은 동일하거나 반대일 수도 있다는 것을 이해한다. 본 발명은, 동일한 극성을 가진 데이터 신호가 2H 도트 인버젼 드라이브 또는 V 라인 인버젼 드라이브와 같이, 수직 방향으로 인접한 픽셀에 공급되는 드라이브 방법에 적용가능하다.
마지막으로, 도 19b 에 도시된 바와 같이, LCD 드라이버 (2B) 는, 그 LCD 드라이버 (2B) 가 각 수평 주기에서 시분할적으로 드라이빙된 데이터 라인 (12) 수가 3 인 동작과 각 수평 주기에서 시분할적으로 드라이빙된 데이터 라인 (12) 의 수가 6 인 동작 모두로 구성되도록 변형될 수도 있다. 구체적으로 말하면, 타이밍 제어 회로 (29) 에는, 각 수평 주기에서 시분할적으로 드라이빙된 데이터 라인 (12) 의 수를 나타내는 분할 횟수 스위치 신호가 공급되며, 그 분할 횟수 스위치 신호에 응답하여 선택기 제어 회로 (26) 와 RGB 스위치 제어 회로 (28) 를 제어한다. 이러한 구조는, LCD 드라이버 (2B) 로 하여금, 상이한 수의 픽셀을 통합한 LCD 패널을 드라이빙하게 한다.
일 실시형태에서, LCD 드라이버 (2B) 는, 240 개의 출력 터미널을 갖도록 설계되며, QVGA (Quarter Video Graphic Array) 포맷과 VGA (Video Graphic Array) 포맷으로 LCD 패널 모두에 적합하다.
LCD 드라이버 (2B) 에 의해 드라이빙된 LCD 패널이 QVGA 포맷으로 설계되는 경우, LCD 드라이버 (2B) 는, 각 수평 주기에서 시분할적으로 드라이빙된 데이터 라인 (12) 수가 3 이 되도록 데이터 라인 (12) 을 드라이빙하도록 설정된다. VGA 포맷의 LCD 패널은 720×320 픽셀 (240RGB×320 픽셀) 을 포함한다는 것을 알 수 있다. 이 경우에, 타이밍 제어 회로 (29) 는, RGB 스위치 제어 회로 (28) 가 오직 3 개의 제어 신호, 즉, 제어 신호 RSW1, GSW1 및 BSW1 을 발생시키는 것을 제어하고, 제어 신호 RSW2, GSW2, 및 BSW2 가 디액티베이팅된 채로 유지되도록 제어하면서, 각 포지티브 드라이브 레그 (23) 의 6 개의 래치 회로 (23a) 중 오직 3 개 및 각 네거티브 드라이브 레그 (24) 의 6 개의 래치 회로 (24a) 중 오직 3 개만을 이용하도록 선택기 제어 회로 (26) 를 제어한다.
한편, LCD 드라이버 (2B) 에 의해 드라이빙된 LCD 패널이 VGA 포맷으로 설계되는 경우, LCD 드라이버 (2B) 는, 각 수평 주기에서 시분할적으로 드라이빙된 데이터 라인 (12) 의 수가 6 이 되도록 데이터 라인 (12) 을 드라이빙하도록 설정된다. VGA 포맷의 LCD 패널은 1440×320 픽셀 (480RGB×320 픽셀) 을 포함함을 알 수 있다. 이 경우에, 타이밍 제어 회로 (29) 는, RGB 스위치 제어 회로 (28) 가 6 개의 제어 신호, 즉, BSW1, GSW1, BSW1, RSW2, GSW2, 및 BSW2 모두를 발생시키는 것을 제어하면서, 각 포지티브 드라이브 레그 (23) 의 6 개의 래치 회로 (23a) 모두와 각 네거티브 드라이브 레그 (24) 의 6 개의 래치 회로 (24a) 모두를 이용하도록 선택기 제어 회로 (26) 를 제어한다.
이러한 구조는, LCD 드라이버 (2B) 로 하여금, QVGA 와 VGA 포맷의 LCD 패널 모두를 드라이빙하게 한다.
본 발명에 의하면, 시분할 드라이브와 인버젼 드라이브를 채택한 LCD 패널 드라이브를 사용하여, LCD 드라이버의 출력 터미널의 전압 레벨을 인버팅할 필요성을 제거하며, 이로써, 액정 디스플레이 디바이스의 전력 소비를 효과적으로 감소시키는데 공헌한다.

Claims (20)

  1. 액정 디스플레이 디바이스를 동작시키는 방법으로서,
    (A) 수평 방향으로 인접한 픽셀이 반대 극성을 가진 데이터 신호로 드라이빙되도록, 특정 수평 주기에서 LCD 패널의 특정 라인의 픽셀을 시분할적으로 드라이빙하는 단계를 포함하며,
    상기 (A) 단계는,
    (A1) 드라이빙 수단의 제 1 출력 터미널상에서 제 1 극성을 가진 제 1 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 1 픽셀과 전기적으로 연결시켜, 상기 특정 라인의 픽셀들 중에서 상기 제 1 픽셀을 드라이빙하는 단계; 및
    (A2) 상기 제 1 픽셀을 드라이빙하는 단계에 연속하여, 상기 제 1 출력 터미널상에서 상기 제 1 극성을 가진 제 2 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 2 픽셀과 전기적으로 연결시켜 상기 특정 라인의 픽셀들 중에서 상기 제 2 픽셀을 드라이빙하는 단계를 포함하는, 액정 디스플레이 디바이스의 동작 방법.
  2. 제 1 항에 있어서,
    상기 (A) 단계는,
    (A3) 상기 제 1 픽셀을 드라이빙하는 단계와 동시에, 상기 드라이빙 수단의 제 2 출력 터미널상에서 상기 제 1 극성과 반대인 제 2 극성을 가진 제 3 데이터 신호를 발생시킨 후, 상기 제 2 출력 터미널을 제 3 픽셀과 전기적으로 연결시켜, 상기 특정 라인의 픽셀들 중에서 상기 제 3 픽셀을 드라이빙하는 단계; 및
    (A4) 상기 제 2 픽셀을 드라이빙하는 단계와 동시에, 상기 드라이빙 수단의 상기 제 2 출력 터미널상에서 상기 제 2 극성을 가진 제 4 데이터 신호를 발생시킨 후, 상기 제 2 출력 터미널을 제 4 픽셀과 전기적으로 연결시켜, 상기 특정 라인의 픽셀들 중에서 상기 제 4 픽셀을 드라이빙하는 단계를 더 포함하는, 액정 디스플레이 디바이스의 동작 방법.
  3. 제 1 항에 있어서,
    상기 (A) 단계는,
    (A3) 상기 제 1 출력 터미널상에서 제 5 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 5 픽셀과 전기적으로 연결시켜, 상기 특정 라인의 픽셀들 중에서 상기 제 5 픽셀을 드라이빙하는 단계를 더 포함하며,
    상기 제 2 및 제 5 픽셀은 동일한 색을 디스플레이하는데 사용되는, 액정 디스플레이 디바이스의 동작 방법.
  4. 제 1 항에 있어서,
    상기 (A) 단계는,
    (A4) 상기 제 1 출력 터미널상에서 제 6 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 6 픽셀과 전기적으로 연결시켜, 상기 특정 라인의 픽셀들 중에서 상기 제 6 픽셀을 드라이빙하는 단계를 더 포함하며,
    상기 제 1 픽셀을 드라이빙하는 단계는, 상기 제 6 픽셀을 드라이빙하는 단계에 연속하여 구현되며,
    상기 제 1 및 제 6 픽셀은 동일한 색을 디스플레이하는데 사용되는, 액정 디스플레이 디바이스의 동작 방법.
  5. 제 1 항에 있어서,
    상기 (A) 단계는,
    (A5) 상기 특정 수평 주기의 마지막 주기에서, 상기 제 1 출력 터미널상에서 상기 제 1 극성과 반대인 제 2 극성을 가진 제 7 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 7 픽셀과 전기적으로 연결시켜, 상기 특정 라인의 픽셀들 중에서 상기 제 7 픽셀을 드라이빙하는 단계를 더 포함하며,
    상기 방법은,
    (B) 상기 수평 방향으로 인접한 픽셀이 반대 극성을 가진 데이터 신호로 드라이빙되도록, 상기 특정 수평 주기에 후속하는 그 다음의 수평 주기에서 상기 특정 라인에 인접한 그 다음의 라인의 픽셀을 시분할적으로 드라이빙하는 단계를 더 포함하며,
    상기 (B) 단계는,
    (B1) 상기 그 다음의 수평 주기의 리딩 (leading) 주기에서, 상기 제 1 출력 터미널상에서 상기 제 2 극성을 가진 제 8 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 8 픽셀과 전기적으로 연결시켜, 상기 그 다음의 라인의 픽셀들 중에서 상기 제 8 픽셀을 드라이빙하는 단계를 포함하는, 액정 디스플레이 디바이스의 동작 방법.
  6. 제 2 항에 있어서,
    (B) 상기 수평 방향으로 인접한 픽셀이 반대 극성의 데이터 신호로 드라이빙되도록, 상기 특정 수평 주기에 후속하는 그 다음의 수평 주기에서 상기 특정 라인에 인접한 그 다음의 라인의 픽셀을 시분할적으로 드라이빙하는 단계를 더 포함하며,
    상기 LCD 패널은,
    각각, 제 1 내지 제 4 픽셀에 연결되는 제 1 내지 제 4 데이터 라인, 및
    상기 제 1 내지 제 4 데이터 라인 중 임의의 하나와 상기 제 1 출력 터미널을 전기적으로 연결시키고, 또한, 상기 제 1 내지 제 4 데이터 라인 중 임의의 하나와 상기 제 2 출력 터미널을 전기적으로 연결시키도록 구성된 스위치 회로를 포함하며,
    상기 (B) 단계는,
    (B1) 상기 제 1 출력 터미널상에서 상기 제 1 극성을 가진 제 9 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 9 픽셀과 전기적으로 연결시켜, 상기 그 다음의 라인의 픽셀들 중에서 상기 제 9 픽셀을 드라이빙하는 단계를 포함하며,
    상기 제 1 데이터 신호는, 상기 제 1 픽셀을 드라이빙하는 단계에서, 상기 스위치 회로와 상기 제 1 데이터 라인을 통해, 상기 제 1 출력 터미널로부터 상기 제 1 픽셀에 공급되며,
    상기 제 3 데이터 신호는, 상기 제 3 픽셀을 드라이빙하는 단계에서, 상기 스위치 회로와 상기 제 3 데이터 라인을 통해, 상기 제 2 출력 터미널로부터 상기 제 3 픽셀에 공급되며,
    상기 제 9 데이터 신호는, 상기 제 9 픽셀을 드라이빙하는 단계에서, 상기 스위치 회로와 상기 제 3 데이터 라인을 통해, 상기 제 1 출력 터미널로부터 상기 제 9 픽셀에 공급되는, 액정 디스플레이 디바이스의 동작 방법.
  7. 제 1 항에 있어서,
    상기 (A) 단계는,
    (A6) 상기 제 1 출력 터미널상에서 상기 제 2 데이터 신호와 동일한 신호 레벨을 가진 데이터 신호를 발생시킨 후, 상기 제 1 픽셀을 드라이빙하는 단계 이전에, 상기 제 1 출력 터미널을 상기 제 2 픽셀과 전기적으로 연결시켜 상기 제 2 픽셀을 드라이빙하는 단계를 더 포함하는, 액정 디스플레이 디바이스의 동작 방법.
  8. 제 7 항에 있어서,
    상기 제 1 픽셀을 드라이빙하는 단계는, 상기 (A6) 단계에서의, 상기 제 2 픽셀을 드라이빙하는 단계에 연속하여 구현되는, 액정 디스플레이 디바이스의 동작 방법.
  9. 액정 디스플레이 디바이스를 동작시키는 방법으로서,
    (A) 수평 방향으로 인접한 픽셀이 반대 극성을 가진 데이터 신호로 드라이빙되도록, 특정 수평 주기에서 LCD 패널의 특정 라인의 픽셀을 시분할적으로 드라이빙하는 단계를 포함하며,
    상기 (A) 단계는,
    (A1) 드라이빙 수단의 제 1 출력 터미널상에서 제 1 극성을 가진 제 1 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 1 픽셀과 전기적으로 연결시켜 상기 특정 라인의 픽셀들 중에서 상기 제 1 픽셀을 드라이빙하는 단계로서, 상기 제 1 픽셀은 제 1 색을 디스플레이하는데 사용되는, 상기 제 1 픽셀의 드라이빙 단계;
    (A2) 상기 제 1 픽셀의 드라이빙 단계에 연속하여, 상기 제 1 출력 터미널상에서 상기 제 1 극성과 반대인 제 2 극성을 가진 제 2 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 2 픽셀과 전기적으로 연결시켜 상기 특정 라인의 픽셀들 중에서 상기 제 2 픽셀을 드라이빙하는 단계로서, 상기 제 2 픽셀은 상기 제 1 색을 디스플레이하는데 사용되는, 상기 제 2 픽셀의 드라이빙 단계; 및
    (A3) 상기 제 2 픽셀의 드라이빙 단계에 연속하여, 상기 제 1 출력 터미널상에서 상기 제 2 극성을 가진 제 3 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 3 픽셀과 전기적으로 연결시켜 상기 특정 라인의 픽셀들 중에서 상기 제 3 픽셀을 드라이빙하는 단계로서, 상기 제 3 픽셀은 상기 제 1 색과 다른 제 2 색 을 디스플레이하는데 사용되는, 상기 제 3 픽셀의 드라이빙 단계를 포함하는, 액정 디스플레이 디바이스의 동작 방법.
  10. 제 9 항에 있어서,
    상기 (A) 단계는,
    (A4) 상기 제 3 픽셀의 드라이빙 단계에 연속하여, 상기 제 1 출력 터미널상에서 상기 제 1 극성을 가진 제 4 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 4 픽셀과 전기적으로 연결시켜 상기 특정 라인의 픽셀들 중에서 상기 제 4 픽셀을 드라이빙하는 단계로서, 상기 제 4 픽셀은 상기 제 2 색을 디스플레이하는데 사용되는, 상기 제 4 픽셀의 드라이빙 단계;
    (A5) 상기 제 4 픽셀의 드라이빙 단계에 연속하여, 상기 제 1 출력 터미널상에서 상기 제 1 극성을 가진 제 5 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 5 픽셀과 전기적으로 연속시켜 상기 특정 라인의 픽셀들 중에서 상기 제 5 픽셀을 드라이빙하는 단계로서, 상기 제 5 픽셀은 상기 제 1 및 제 2 색과 다른 제 3 색을 디스플레이하는데 사용되는, 상기 제 5 픽셀의 드라이빙 단계; 및
    (A6) 상기 제 5 픽셀의 드라이빙 단계에 연속하여, 상기 제 1 출력 터미널상에서 상기 제 2 극성을 가진 제 6 데이터 신호를 발생시킨 후, 상기 제 1 출력 터미널을 제 6 픽셀과 전기적으로 연결시켜, 상기 특정 라인의 픽셀들 중에서 상기 제 6 픽셀을 드라이빙하는 단계로서, 상기 제 6 픽셀은 상기 제 3 색을 디스플레이하는데 사용되는, 상기 제 6 픽셀의 드라이빙 단계를 더 포함하는, 액정 디스플레 이 디바이스의 동작 방법.
  11. 제 9 항에 있어서,
    상기 (A) 단계는,
    (A7) 상기 드라이빙 수단의 제 2 출력 터미널상에서 상기 제 2 극성을 가진 제 7 데이터 신호를 발생시킨 후, 상기 제 1 픽셀의 드라이빙 단계와 동시에, 상기 제 2 출력 터미널을 제 7 픽셀과 전기적으로 연결시켜 상기 특정 라인의 픽셀들 중에서 상기 제 7 픽셀을 드라이빙하는 단계로서, 상기 제 7 픽셀은 상기 제 1 색을 디스플레이하는데 사용되는, 상기 제 7 픽셀의 드라이빙 단계;
    (A8) 상기 드라이빙 수단의 상기 제 2 출력 터미널상에서 상기 제 1 극성을 가진 제 8 데이터 신호를 발생시킨 후, 상기 제 2 픽셀의 드라이빙 단계와 동시에, 상기 제 2 출력 터미널을 제 8 픽셀과 전기적으로 연결시켜 상기 특정 라인의 픽셀들 중에서 상기 제 8 픽셀을 드라이빙하는 단계로서, 상기 제 8 픽셀은 상기 제 1 색을 디스플레이하는데 사용되는, 상기 제 8 픽셀의 드라이빙 단계; 및
    (A9) 상기 드라이빙 수단의 상기 제 2 출력 터미널상에서 상기 제 1 극성을 가진 제 9 데이터 신호를 발생시킨 후, 상기 제 3 픽셀의 드라이빙 단계와 동시에, 상기 제 2 출력 터미널을 제 9 픽셀과 전기적으로 연결시켜 상기 특정 라인의 픽셀들 중에서 상기 제 9 픽셀을 드라이빙하는 단계로서, 상기 제 9 픽셀은 상기 제 2 색을 디스플레이하는데 사용되는, 상기 제 9 픽셀의 드라이빙 단계를 더 포함하는, 액정 디스플레이 디바이스의 동작 방법.
  12. 액정 디스플레이 디바이스를 동작시키는 방법으로서,
    행렬로 배열된 복수의 픽셀;
    n 이 정수인, 첫번째, 두번째,... 및 n-번째의 순서로 공간적으로 배열되는 데이터 라인;
    드라이빙 수단;
    상기 첫번째 내지 n-번째 데이터 라인 중에서 홀수-번째 데이터 라인과 상기 드라이빙 수단 사이에 연결된 제 1 스위치 회로; 및
    상기 첫번째 내지 n-번째 데이터 라인 중에서 짝수-번째 데이터 라인과 상기 드라이빙 수단 사이에 연결된 제 2 스위치 회로를 포함하며,
    상기 방법은,
    (A) 특정 수평 주기에서, 상기 홀수-번째 데이터 라인에 연결된 상기 복수의 픽셀들 중에서 홀수-번째 픽셀을 시분할적으로 드라이빙하며, 상기 짝수-번째 데이터 라인에 연결된 상기 복수의 픽셀들 중에서 짝수-번째 픽셀을 시분할적으로 드라빙하는 단계를 포함하며,
    상기 홀수-번째 픽셀 모두에는, 드라이빙될 제 1 출력 터미널로부터 제 1 극성을 가진 데이터 신호가 공급되며,
    상기 홀수-번째 픽셀 모두에는, 드라이빙될 상기 제 2 출력 터미널로부터 상기 제 1 극성에 반대인 제 2 극성을 가진 데이터 신호가 공급되는, 액정 디스플레이 디바이스의 동작 방법.
  13. 제 12 항에 있어서,
    상기 첫번째 내지 n-번째 데이터 라인들 중에서 i-번째 데이터 라인에 연결된 픽셀은, 상기 특정 수평 주기에서, 상기 i-번째 데이터 라인에 인접한 (i+1)-번째 데이터 라인에 연결된 픽셀과 동시에 드라이빙되는, 액정 디스플레이 디바이스의 동작 방법.
  14. 제 13 항에 있어서,
    (i+3)-번째 데이터 라인에 연결된 픽셀은, 상기 특정 수평 주기에서, 상기 (i+3)-번째 데이터 라인에 인접한 (i+4)-번째 데이터 라인에 연결된 픽셀과 동시에 드라이빙되며,
    상기 (i+1)-번째와 (i+3)-번째 데이터 라인 사이에 위치한 (i+2)-번째 데이터 라인에 연결된 픽셀은, 상기 i-번째, (i+1)-번째, (i+3)-번째, (i+4)-번째 데이터 라인에 연결된 상기 픽셀이 드라이빙된 이후, 상기 특정 수평 주기에서 드라이빙되는, 액정 디스플레이 디바이스의 동작 방법.
  15. 행렬로 배열되는 복수의 픽셀;
    각각, 상기 복수의 픽셀에 공급된 데이터 신호를 발생시키는 드라이빙 수단; 및
    상기 드라이빙 수단의 복수의 출력 터미널과 상기 복수의 픽셀 사이의 연결 을 스위칭하는 스위치 회로를 포함하며,
    상기 드라이빙 수단은, 수평 방향으로 서로 인접한 상기 복수의 픽셀들 중 2 개의 픽셀이 반대 극성을 가진 데이터 신호로 드라이빙되도록, 특정 라인의 상기 복수의 픽셀들 중에서 픽셀을 시분할적으로 드라이빙하도록 상기 스위치 회로를 제어하며,
    상기 드라이빙 수단은, 상기 복수의 출력 터미널 중 제 1 출력 터미널상에서 제 1 극성을 가진 제 1 데이터 신호를 발생시키고, 상기 제 1 출력 터미널을 제 1 픽셀과 전기적으로 연결시키도록 상기 스위치 회로를 제어하여, 상기 특정 라인의 복수의 픽셀들 중에서 상기 제 1 픽셀을 드라이빙하며, 상기 제 1 픽셀의 드라이빙에 연속하여, 상기 제 1 출력 터미널상에서 상기 제 1 극성을 가진 제 2 데이터 신호를 발생시키고, 상기 제 1 출력 터미널을 제 2 픽셀과 전기적으로 연결시키도록 상기 스위치 회로를 제어하여, 상기 특정 라인의 복수의 픽셀들 중에서 상기 제 2 픽셀을 드라이빙하는, 액정 디스플레이 디바이스.
  16. 제 15 항에 있어서,
    상기 드라이빙 수단은, 상기 제 1 픽셀의 드라이빙과 동시에, 상기 복수의 출력 터미널 중 제 2 출력 터미널상에서 상기 제 1 극성과 반대인 제 2 극성을 가진 제 3 데이터 신호를 발생시키고, 상기 제 2 출력 터미널을 제 3 픽셀과 전기적으로 연결시키도록 상기 스위치 회로를 제어하여, 상기 특정 라인의 상기 복수의 픽셀들 중에서 상기 제 3 픽셀을 드라이빙하며,
    상기 드라이빙 수단은, 상기 제 2 픽셀의 드라이빙과 동시에, 상기 제 2 출력 터미널상에서 상기 제 2 극성을 가진 제 4 데이터 신호를 발생시키고, 상기 제 2 출력 터미널을 제 4 픽셀과 전기적으로 연결시키도록 상기 스위치 회로를 제어하여, 상기 특정 라인의 상기 복수의 픽셀들 중에서 상기 제 4 픽셀을 드라이빙하는, 액정 디스플레이 디바이스.
  17. 제 15 항에 있어서,
    상기 드라이빙 수단은, 상기 제 2 픽셀의 드라이빙에 연속하여, 상기 제 1 출력 터미널상에서 제 5 데이터 신호를 발생시키고, 상기 제 1 출력 터미널을 제 5 픽셀과 전기적으로 연결시키도록 상기 스위치 회로를 제어하여, 상기 특정 라인의 상기 복수의 픽셀들 중에서 상기 제 5 픽셀을 드라이빙하며,
    상기 제 2 및 제 5 픽셀은 동일한 색을 디스플레이하는데 사용되는, 액정 디스플레이 디바이스.
  18. n 이 정수인, 첫번째, 두번째, ..., 및 (2n)-번째의 순서로 공간적으로 배열되는 데이터 라인;
    상기 첫번째 내지 (2n)-번째 데이터 라인에 연결되는 픽셀;
    제 1 입력 노드;
    제 2 입력 노드; 및
    첫번째 내지 (2n)-번째 스위치를 포함하며,
    상기 첫번째, 세번째, ... 및 (2n-1)-번째 스위치는, 각각, 상기 첫번째, 세번째,... 및 (2n-1)-번째 데이터 라인과 상기 제 1 입력 노드 사이에 연결되며,
    상기 두번째, 네번째,... 및 (2n)-번째 스위치는, 각각, 상기 두번째, 네번째,...및 (2n)-번째 데이터 라인과 상기 제 2 입력 노드 사이에 연결되는, LCD 패널.
  19. 제 18 항에 있어서,
    상기 첫번째 내지 (2n)-번째 스위치 중에서 한 쌍의 스위치는, 제어 신호를 공급하기 위해 사용되는 상호연결부에 공통으로 연결되며, 상기 쌍의 스위치는, 각각, 상기 첫번째 내지 (2n)-번째 스위치 중에서 i-번째와 (i+1)-번째 스위치에 연결되는, LCD 패널.
  20. 제 18 항에 있어서,
    상기 첫번째 내지 (2n)-번째 스위치 중 제 1 쌍의 스위치는, 각각, 상기 첫번째 내지 (2n)-번째 스위치 중에서 i-번째와 (i+1)-번째 스위치에 연결되며, 제 1 제어 신호를 공급하기 위해 사용되는 제 1 상호 연결부에 공통으로 연결되며,
    상기 첫번째 내지 (2n)-번째 스위치 중 제 2 쌍의 스위치는, 각각, 상기 첫번째 내지 (2n)-번째 스위치 중에서 (i+2)-번째와 (i+4)-번째 스위치에 연결되며, 제 2 제어 신호를 공급하기 위해 사용되는 제 2 상호 연결부에 공통으로 연결되며,
    상기 첫번째 내지 (2n)-번째 스위치 중 제 3 쌍의 스위치는, 각각, 상기 첫 번째 내지 (2n)-번째 스위치 중에서 (i+5)-번째와 (i+6)-번째 스위치에 연결되며, 제 3 제어 신호를 공급하기 위해 사용되는 제 3 상호 연결부에 공통으로 연결되는, LCD 패널.
KR1020060115366A 2005-11-21 2006-11-21 액정 디스플레이 디바이스의 동작 방법, 액정 디스플레이 디바이스, 및 lcd 패널 KR100843523B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005336234A JP4883989B2 (ja) 2005-11-21 2005-11-21 液晶表示装置の動作方法、液晶表示装置、表示パネルドライバ、及び表示パネルの駆動方法
JPJP-P-2005-00336234 2005-11-21

Publications (2)

Publication Number Publication Date
KR20070053646A true KR20070053646A (ko) 2007-05-25
KR100843523B1 KR100843523B1 (ko) 2008-07-03

Family

ID=38052991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115366A KR100843523B1 (ko) 2005-11-21 2006-11-21 액정 디스플레이 디바이스의 동작 방법, 액정 디스플레이 디바이스, 및 lcd 패널

Country Status (5)

Country Link
US (1) US7804473B2 (ko)
JP (1) JP4883989B2 (ko)
KR (1) KR100843523B1 (ko)
CN (1) CN1975852B (ko)
TW (1) TWI368883B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009038A1 (ja) * 2004-07-21 2006-01-26 Sharp Kabushiki Kaisha アクティブマトリクス型表示装置およびそれに用いられる駆動制御回路
JP2008046485A (ja) 2006-08-18 2008-02-28 Nec Electronics Corp 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法
US8232943B2 (en) * 2006-12-20 2012-07-31 Lg Display Co., Ltd. Liquid crystal display device
WO2009011151A1 (ja) 2007-07-18 2009-01-22 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
JP5024110B2 (ja) * 2008-02-22 2012-09-12 セイコーエプソン株式会社 電気光学装置及び電子機器
EP2105915B1 (en) * 2008-03-24 2012-11-21 Sony Corporation Liquid crystal display device and display control device
JP2010032974A (ja) * 2008-07-31 2010-02-12 Hitachi Displays Ltd 液晶表示装置
KR101319345B1 (ko) * 2009-08-04 2013-10-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
JP5328555B2 (ja) 2009-08-10 2013-10-30 株式会社ジャパンディスプレイ 表示装置
JP5299224B2 (ja) 2009-11-02 2013-09-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2012047807A (ja) * 2010-08-24 2012-03-08 Sony Corp 表示装置および電子機器
US8797391B2 (en) * 2011-01-14 2014-08-05 Himax Media Solutions, Inc. Stereo image displaying method
WO2012099025A1 (ja) * 2011-01-20 2012-07-26 シャープ株式会社 表示装置およびその駆動方法、プログラムならびに記録媒体
WO2012161699A1 (en) * 2011-05-24 2012-11-29 Apple Inc. Additional application of voltage during a write sequence
WO2012161703A1 (en) * 2011-05-24 2012-11-29 Apple Inc. Writing data to sub-pixels using different write sequences
CN103592800B (zh) * 2012-08-16 2018-07-10 上海天马微电子有限公司 液晶显示面板和液晶显示装置
JP2014048652A (ja) * 2012-09-04 2014-03-17 Japan Display Inc 液晶表示装置
JP2013033284A (ja) * 2012-10-31 2013-02-14 Japan Display East Co Ltd 液晶表示装置
CN103778881B (zh) * 2014-01-27 2016-07-20 京东方科技集团股份有限公司 一种数据驱动电路、显示装置及其驱动方法
CN105469765B (zh) * 2016-01-04 2018-03-30 武汉华星光电技术有限公司 多路复用型显示驱动电路
CN105741809A (zh) * 2016-05-04 2016-07-06 武汉华星光电技术有限公司 液晶显示装置及其驱动方法
CN106054479A (zh) * 2016-08-02 2016-10-26 武汉华星光电技术有限公司 像素结构及液晶显示装置
KR102657989B1 (ko) * 2016-11-30 2024-04-16 삼성디스플레이 주식회사 표시 장치
CN110599942A (zh) * 2019-09-30 2019-12-20 京东方科技集团股份有限公司 显示面板的驱动方法及装置、显示装置
TWI796138B (zh) * 2021-03-08 2023-03-11 瑞鼎科技股份有限公司 低功耗的顯示驅動裝置及方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62100737A (ja) * 1985-10-28 1987-05-11 Seiko Epson Corp 液晶表示装置
JP3586998B2 (ja) * 1996-10-31 2004-11-10 ソニー株式会社 液晶ディスプレイの駆動装置
JP3661324B2 (ja) * 1996-12-12 2005-06-15 セイコーエプソン株式会社 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
JPH10326090A (ja) * 1997-05-23 1998-12-08 Sony Corp アクティブマトリクス表示装置
JPH11327518A (ja) 1998-03-19 1999-11-26 Sony Corp 液晶表示装置
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
JP3984772B2 (ja) * 2000-03-08 2007-10-03 株式会社日立製作所 液晶表示装置及び液晶表示装置用光源
JP2002297109A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 液晶表示装置及びその駆動回路
JP2003076338A (ja) * 2001-09-03 2003-03-14 Toshiba Corp 液晶表示装置の駆動方法
JP4031291B2 (ja) 2001-11-14 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
KR100894643B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP2004264476A (ja) * 2003-02-28 2004-09-24 Sharp Corp 表示装置およびその駆動方法
JP4363881B2 (ja) * 2003-04-10 2009-11-11 東芝モバイルディスプレイ株式会社 液晶表示装置
JP3879716B2 (ja) * 2003-07-18 2007-02-14 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法
JP3882796B2 (ja) * 2003-07-22 2007-02-21 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP4744075B2 (ja) * 2003-12-04 2011-08-10 ルネサスエレクトロニクス株式会社 表示装置、その駆動回路およびその駆動方法
JP4168339B2 (ja) * 2003-12-26 2008-10-22 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法並びに表示装置
JP4511218B2 (ja) * 2004-03-03 2010-07-28 ルネサスエレクトロニクス株式会社 ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム
JP4694134B2 (ja) * 2004-03-09 2011-06-08 株式会社 日立ディスプレイズ 表示装置
JP4678755B2 (ja) * 2004-08-06 2011-04-27 ルネサスエレクトロニクス株式会社 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
JP2006119581A (ja) * 2004-09-24 2006-05-11 Koninkl Philips Electronics Nv アクティブマトリクス型液晶表示装置およびその駆動方法
US7800572B2 (en) * 2004-10-25 2010-09-21 Nec Electronics Corporation Liquid crystal display for implmenting improved inversion driving technique
JP4624153B2 (ja) * 2005-03-24 2011-02-02 ルネサスエレクトロニクス株式会社 表示装置用駆動装置および表示装置用駆動方法

Also Published As

Publication number Publication date
TW200727235A (en) 2007-07-16
US7804473B2 (en) 2010-09-28
KR100843523B1 (ko) 2008-07-03
TWI368883B (en) 2012-07-21
JP4883989B2 (ja) 2012-02-22
CN1975852A (zh) 2007-06-06
JP2007140296A (ja) 2007-06-07
US20070115231A1 (en) 2007-05-24
CN1975852B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
KR100843523B1 (ko) 액정 디스플레이 디바이스의 동작 방법, 액정 디스플레이 디바이스, 및 lcd 패널
US8068083B2 (en) Display apparatus, data driver and method of driving display panel
KR100921312B1 (ko) 표시용 구동 회로
US7936326B2 (en) Apparatus and method for LCD panel drive for achieving time-divisional driving and inversion driving
US6961042B2 (en) Liquid crystal display
US20060028426A1 (en) LCD apparatus for improved inversion drive
JP4501525B2 (ja) 表示装置及びその駆動制御方法
US7800572B2 (en) Liquid crystal display for implmenting improved inversion driving technique
US20070268233A1 (en) Displaying apparatus using data line driving circuit and data line driving method
US20120327137A1 (en) Display device and display driving method
US9196205B2 (en) Scanning signal line drive circuit and display device equipped with same
JP2004279626A (ja) 表示装置およびその駆動方法
JP2005338421A (ja) 液晶表示駆動装置および液晶表示システム
JP2005196133A (ja) 表示用駆動回路
US7760176B2 (en) Method and apparatus for time-divisional display panel drive
JP2006267525A (ja) 表示装置用駆動装置および表示装置用駆動方法
CN113870762B (zh) 一种显示面板及其驱动方法、显示装置
TWI282952B (en) Driver circuits for display device
JP4071189B2 (ja) 信号回路およびこれを用いた表示装置、並びにデータラインの駆動方法
JP2004240428A (ja) 液晶表示装置、液晶表示装置の駆動装置及び方法
JP2005195810A (ja) 容量性負荷駆動回路、及び表示パネル駆動回路
US7952550B2 (en) Liquid crystal driver, liquid crystal display device, and liquid crystal driving method
JPH11119741A (ja) 液晶表示装置およびそれに用いられるデータドライバ
JP2009134055A (ja) 表示装置
JP2007171567A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee