KR20070039620A

KR20070039620A - 산화 유도된 적층 결함을 실질적으로 포함하지 않는베이컨시 지배 코어를 갖는 낮은 결함 밀도의 실리콘

Info

Publication number: KR20070039620A
Application number: KR1020077006547A
Authority: KR
Inventors: 장 범 김; 스티븐 엘. 킴벨; 제프리 엘. 리버트; 모센 바난
Original assignee: 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date: 2001-01-26
Filing date: 2002-01-22
Publication date: 2007-04-12
Also published as: JP4439810B2; EP1688519A2; JP2005506261A; EP1688519A3; CN101230482A; JP4644729B2; WO2002059400A2; DE60213759D1; KR100854186B1; EP2295619A1; JP2009029703A; EP2295619B1; TWI222666B; US20020100410A1; KR100805518B1; CN100348782C; EP1356139A2; US7217320B2; KR20030086990A; DE60213759T2

Abstract

본 발명은 단결정 실리콘 잉곳과 그로부터 얻어지는 잉곳 또는 웨이퍼를 제조하는 방법에 관한 것이다. 본 방법은, 잉곳의 측면 표면으로부터 반경 방향으로 내향 연장하며 실리콘 셀프-인터스티셜이 지배적인 고유 점결함인 제1 축대칭 영역, 및 제1 영역으로부터 잉곳의 중심축을 향해 반경 방향으로 내향 연장하는 제2 축대칭 영역을 포함하는 세그먼트의 형성을 유발하기 위해, (ⅰ) 성장 속도 v, (ⅱ) 평균 축방향 온도 구배 G₀, 및 (ⅲ) 응고점으로부터 약 750℃까지의 결정의 냉각 속도를 제어하는 단계를 포함한다. 본 방법은, 제1 영역에서 응집된 고유 점결함의 형성을 방지하기 위해 v, G₀ 및 냉각 속도를 제어하는 한편, 이 세그먼트로부터 얻어진 웨이퍼가 산화 유도된 적층 결함의 형성에 적합한 산화 처리에 속할 때에, 상기 웨이퍼에 그러한 결함이 형성되는 것을 제한하기 위해, 냉각 속도를 더 제어하는 것을 특징으로 한다.

결정 인상기, 단결정 실리콘 잉곳, 산화 유도된 적층 결함

Description

산화 유도된 적층 결함을 실질적으로 포함하지 않는 베이컨시 지배 코어를 갖는 낮은 결함 밀도의 실리콘{LOW DEFECT DENSITY SILICON HAVING A VACANCY-DOMINATED CORE SUBSTANTIALLY FREE OF OXIDATION INDUCED STACKING FAULTS}

도 1은 잉곳의 일정 직경 부분의 축대칭 영역을 상세하게 도시한 단결정 실리콘 잉곳의 길이방향 단면도.

도 2는 축대칭 영역의 폭의 축방향 분산을 상세하게 도시한 단결정 실리콘 잉곳의 일정 직경 부분의 길이방향 단면도.

도 3은 열 차폐 어셈블리 및 냉각 시스템을 포함하는 본 발명의 결정 인상기의 개략적인 부분 수직 단면도.

도 4는 도 3의 냉각 시스템의 확대 단면도.

도 5는 도 4의 라인 5-5의 평면에서 취해진 단면도.

도 6은 도 3의 냉각 시스템의 측부 정면도로서, 냉각 시스템의 내부 구성을 드러내기 위해 냉각 시스템의 외측 패널이 생략되어 있음.

도 7은, 이하의 예에서 더 설명되는 바와 같은, 상이한 열 어닐링 조건들에 처해지고, 변화하는 산소 함유량을 가지며 급속 냉각의 도움없이(즉, 냉각 재킷의 도움없이) 성장된 단결정 실리콘 잉곳으로부터 얻어진 웨이퍼들의 산화 유도된 적층 결함 테스트의 결과를 나타낸 그래프.

도 8은, 이하의 예에서 더 설명되는 바와 같은, 상이한 열 어닐링 조건에 처해지고, 변화하는 산소 함유량을 가지며 급속 냉각을 이용하여(즉, 냉각 재킷을 이용하여) 성장된 단결정 실리콘 잉곳으로부터 얻어진 웨이퍼들의 산화 유도된 적층 결함 테스트의 결과를 나타낸 그래프.

본 발명은 일반적으로 전자 부품의 제조에 사용되는 반도체 그레이드 단결정 실리콘(semiconductor grade single crystal silicon)의 제조에 관한 것이다. 더 상세하게는, 본 발명은 (ⅰ) 실리콘 인터스티셜(silicon-interstitial)이 지배적인 고유 점결함(intrinsic point defect)이고 응집된(agglomerated) 고유 점결함이 없는 외부의 축대칭 영역을 갖고, (ⅱ) 실리콘 격자 베이컨시(vacancy)가 지배적인 고유 점결함이고, 산화 유도된 적층 결함(oxidation induced stacking fault)의 형성을 유발하는 핵(nuclei)을 실질적으로 포함하지 않는 내부의 축대칭 영역이 상기 외부의 축대칭 영역에 의해 둘러싸인 단결정 실리콘 잉곳 및 웨이퍼와, 그 제조 프로세스에 관한 것이다.

대부분의 반도체 전자 부품 제조 공정의 출발 물질인 단결정 실리콘은, 통상적으로 소위 초크랄스키 법("Cz")에 의해 제조된다. 이 방법에서는, 다결정 실리콘("폴리실리콘")이 도가니(crucible)에 충진되어 용융되고, 시드 결정을 용융된 실리콘과 접촉시켜, 저속 추출(slow extraction)에 의해 단결정이 성장된다. 네 크(neck)의 형성이 완료된 후, 원하는 직경 또는 목표 직경에 도달할 때까지 인상 속도(pulling rate) 및/또는 용융 온도를 감소시킴으로써, 결정의 직경이 커진다. 다음으로, 감소하는 용융체의 액위를 보상하면서 인상 속도 및 용융 온도를 조절함으로써, 거의 일정한 직경을 갖는 결정의 원통형 본체가 성장된다. 성장 공정이 거의 끝날 때쯤 도가니에서 실리콘 용융체가 다 소모되기 전에, 엔드-콘(end-cone)을 형성하기 위하여 결정 직경을 점진적으로 감소시킨다. 전형적으로, 결정의 인상 속도와 도가니에 공급되는 열을 증가시킴으로써 엔드-콘이 형성된다. 직경이 충분히 작아졌을 때, 결정은 용융체로부터 분리된다.

최근, 성장 챔버 내에서, 잉곳이 응고점으로부터 냉각될 때, 단결정 실리콘 내에 다수의 결함이 형성되는 것이 발견되었다. 더 상세하게는, 잉곳이 냉각됨에 따라, 결정 격자 베이컨시 또는 실리콘 셀프-인터스티셜(silicon self-interstitial)과 같은 고유 점결함은 소정의 임계 온도(이 임계 온도 이하에서는 주어진 고유 점결함의 농도가 임계적으로 과포화됨)에 도달할 때까지 실리콘 격자 내에 용융 가능한 상태로 남아있게 된다. 이 임계 온도 미만으로 냉각되면, 반응 또는 응집이 발생하여, 응집된 고유 점결함이 형성된다.

실리콘 내의 이러한 점결함의 유형 및 초기 농도가, 잉곳이 응고점(즉, 약 1410℃)으로부터 약 1300℃보다 높은 온도(즉, 약 1325℃, 1350℃ 또는 그 이상)까지 냉각될 때 결정된다는 것이 이미 보고되어 있다 (예컨대, PCT/US98/07356 및 PCT/US98/07304와, US 특허 제5,919,302호 및 제6,254,672호 참조, 이들의 전체 내 용이 본 명세서에 참조로서 포함됨). 즉, 이러한 결함의 유형 및 초기 농도는 v/G₀의 비율에 의해 제어되며, 이 때 v는 성장 속도이고 G₀는 이 온도 범위에 있어서의 평균 축방향 온도 구배(average axial temperature gradient)이다. 특히, v/G₀의 값을 증가시킴에 따라, 감소 추세의 셀프-인터스티셜 지배 성장으로부터 증가 추세의 베이컨시 지배 성장으로의 전이가 v/G₀의 임계값 - 현재 입수 가능한 정보에 기초하면, 약 2.1 ×10^-5 ㎠/sK으로 보이며, 여기서 G₀는 상기 정의된 온도 범위에서 축방향 온도 구배가 일정하다는 가정 하에서 결정됨 - 부근에서 발생한다. 따라서, 단결정 실리콘 내의 고유 점결함 중 베이컨시가 지배적인지(일반적으로 v/G₀가 임계값보다 큼) 또는 셀프-인터스티셜이 지배적인지(일반적으로 v/G₀가 임계값보다 작음)를 결정하기 위하여, (G₀에 영향을 미치는) 핫존 구성(hot zone configuration)은 물론, (v에 영향을 미치는) 성장 속도와 같은 프로세스 조건들이 제어될 수 있다.

결정 격자 베이컨시의 응집 또는 베이컨시 고유 점결함과 관련된 결함들에는, 적외선 분산 기술(infrared light scattering technique) [예컨대, 주사 적외선 현미경법(Scanning Infrared Microscopy) 및 레이저 주사 토모그래피(Laser Scanning Tomography)]에 의해 관찰 가능한 소정 종류의 벌크 결함은 물론, D-결함, FPD(Flow Pattern Defect), GOI(Gate Oxide Integrity) 결함, COP(Crystal Originated Particle) 결함, 및 결정 기원 라이트 점결함(Crystal Originated Light Point Defect)과 같은 관찰 가능한 결함이 포함된다.

또한, 산화 유도된 적층 결함(Oxadation Induced Stacking Fault, OISF)의 형성을 위한 핵의 역할을 하는 결함들도 과잉 베이컨시(excess vacancy)의 영역, 또는 소정 농도의 자유-베이컨시(free-vacancy)가 존재하지만 응집은 발생하지 않은 영역 내에 존재한다. 일반적으로 인터스티셜 지배 물질과 베이컨시 지배 물질 사이의 경계에 인접하여 형성되는 이러한 특별한 결함은 과잉 베이컨시의 존재에 의해 촉진된, 고온에서 핵생성된 산소 침전물인 것으로 생각된다. 즉, 이 결함은 V/I 경계 근처의 영역 내에서의 산소와 "자유" 베이컨시 사이의 상호 작용에 기인하는 것으로 생각된다.

셀프-인터스티셜과 관련된 결함은 연구가 미진한 상태이다. 일반적으로, 이들은 낮은 밀도의 인터스티셜형(interstitial-type)의 전위 루프(dislocation loop) 또는 네트워크로 간주된다. 이러한 결함은 중요한 웨이퍼 성능 기준인 게이트 산화 완전도 실패에는 영향을 주지 않지만, 통상적으로 전류 누설 문제와 관련된 다른 유형의 디바이스 고장의 원인인 것으로 널리 인식된다.

*초크랄스키 실리콘 내에서의 이러한 베이컨시 및 셀프-인터스티셜 응집 결함의 밀도는, 통상적으로 약 1 ×10³/㎤ 내지 약 1 ×10⁷/㎤의 범위 내에 있다. 이 값들은 비교적 낮은 값이지만, 응집된 고유 점결함은, 디바이스 제조자들에게 있어 서 그 중요성이 급속하게 증가되고 있으며, 현재는 디바이스 제조 프로세스에서의 수율 제한 요인으로 간주된다.

응집 결함 형성은 일반적으로 2단계로 발생한다. 먼저, 주어진 온도에서 고유 점결함이 과포화되는 것으로 인해, 결함 "핵생성(nucleation)"이 발생한다. 일단 이러한 "핵생성 임계(nucleation threshold)"에 도달하면, 고유 점결함이 응집한다. 고유 점결함은, 그들이 존재하는 잉곳의 부분의 온도가 제2 임계 온도[즉, "확산 임계(diffusivity threshold)", 이보다 낮은 온도에서는 상업적으로 실질적인 기간 동안 고유 점결함이 더 이상 이동할 수 없음]보다 높게 유지되는 한, 실리콘 격자를 통해 계속 확산된다. 잉곳이 이보다 높은 온도로 유지되는 동안, 베이컨시 또는 인터스티셜 고유 점결함은 결정 격자를 통해 응집 베이컨시 결함 또는 인터스티셜 결함이 이미 존재하는 사이트로 확산하여, 주어진 응집 결함의 크기를 성장시킨다. 이러한 응집 결함의 사이트는 응집에 유리한 에너지 상태를 갖기 때문에, 본질적으로 고유 점결함을 끌어당기고 모으는 "싱크(sink)"의 역할을 하여, 성장을 유발한다.

따라서, 응집 결함의 형성 및 크기는, "핵생성 임계"를 상한으로 하고 점결함의 크기 및 밀도에 영향을 미치는 "확산 임계"를 하한으로 하는 온도 범위에서의 잉곳 본체의 냉각 속도 또는 잔류 시간뿐만 아니라, 점결함의 초기 농도에 영향을 미치는 v/G₀를 포함하는 성장 조건에 의존한다. 이미 보고되어 있는 바와 같이(예를 들어, 미국 특허 제6,312,516호 및 PCT 특허 출원 번호 PCT/US99/14287 참조, 그 전체가 본 명세서에 참조로서 포함됨), 냉각 속도 또는 잔류 시간의 제어는, 훨씬 더 넓은 범위의 v/G₀에 대하여 응집된 고유 점결함의 형성이 억제될 수 있게 한다. 즉, 제어된 냉각은 허용 가능한 v/G₀값의 훨씬 큰 윈도우가 채용될 수 있도록 하는 한편, 실질적으로 결함을 포함하지 않는 실리콘의 성장을 가능하게 한다.

그러나, 응집된 고유 점결함의 형성에 더하여, 산화 유도된 적층 결함과 같은 산소 침전물 관련 결함(oxygen precipitate-related defect)의 형성도 관심의 대상이다. 더 상세하게는, 고유 점결함의 확산에 더하여, 산소가 존재할 때에는, 그 산소도 결정 격자를 통해 확산할 수 있다는 점에 유의할 필요가 있다. 산소 농도가 충분히 높은 경우, 산소 침전물뿐만 아니라, 산소 침전물 핵생성 중심(oxygen precipitate nucleation center)의 형성도 발생할 수 있다. 이러한 핵생성 중심 또는 침전물을 포함하는 실리콘 잉곳으로부터 얻어진 실리콘 웨이퍼는, 제조 프로세스의 열 조건에 노출될 때 산화 유도된 적층 결함과 같은 산소 관련 결함을 유발할 수 있기 때문에, 집적 회로 제조에 있어서 문제가 된다.

따라서, 특히 산화 유도된 적층 결함의 형성을 유발하는 산소 침전물 핵생성 중심 또는 산소 침전물의 제어는 물론, 응집된 고유 점결함의 제어도 가능하게 하는 단결정 실리콘 성장 프로세스가 요구된다. 이러한 프로세스는, 중간 내지 높은 산소 함유량(예를 들어, 약 14 내지 18 PPMA의 산소 함유량)을 갖는 실리콘의 성장이 요구되는 경우에 특히 유익하다.

따라서, 본 발명의 특징들은, 실리콘 셀프-인터스티셜이 지배적인 고유 점결함이고, 응집된 고유 점결함을 실질적으로 포함하지 않는, 잉곳의 측면 표면 또는 웨이퍼의 주변 에지로부터 반경 방향으로 내향 연장되는 실질적인 반경 방향 폭의 축대칭 영역을 갖는 잉곳 또는 웨이퍼 형태의 단결정 실리콘을 제공하는 것; 결정 격자 베이컨시가 지배적인 고유 점결함이며, 산화 유도된 적층 결함의 형성을 유발하는 핵의 농도가 현저하게 감소되거나 또는 그러한 핵을 실질적으로 포함하지 않는, 인터스티셜 지배 영역으로부터 반경 방향으로 내향 연장하는 다른 축대칭 영역을 갖는 단결정 실리콘 잉곳 또는 웨이퍼를 제공하는 것; 베이컨시 지배적인 축대칭 영역이 응집된 결함을 실질적으로 포함하지 않는 단결정 실리콘 잉곳 또는 웨이퍼를 제공하는 것; 및 중간 내지 높은 산소 함유량을 갖는 단결정 실리콘 잉곳 또는 웨이퍼를 제공하는 것이다.

본 발명의 또 다른 특징들은, 잉곳이 응고점으로부터 냉각될 때, 잉곳의 일정 직경 부분의 측면 표면으로부터 반경 방향으로 내향 연장하는 축대칭 영역 내에서 고유 점결함의 응집을 방지하기 위해 셀프-인터스티셜의 농도가 제어되는 단결정 실리콘 잉곳을 제조하는 장치 및 방법을 제공하는 것; 인터스티셜 지배 영역으로부터 반경 방향으로 내향 연장하는 베이컨시 지배적인 축대칭 영역 내에서, 산화 유도된 적층 결함의 형성을 유발하는 핵의 형성을 방지하기 위해, 제어된 냉각이 더 채용되는 방법을 제공하는 것; 베이컨시 지배적인 축대칭 영역이 응집된 결함을 실질적으로 포함하지 않는 방법을 제공하는 것; 인터스티셜 응집된 결함 및 산화 유도된 적층 결함 핵의 핵생성이 발생하는 온도 범위, 및 선택적으로는 베이컨시 응집된 결함의 핵생성이 발생하는 온도 범위에서 퀀치 냉각(quench cooling)함으로써 잉곳을 생성하는 방법을 제공하는 것이 있다.

따라서, 간단하게는, 본 발명은 중심축, 시드-콘, 테일 엔드, 및 상기 시드-콘과 테일-엔드 사이에 배치되고 측면 표면을 가지며 중심축으로부터 측면 표면까지 연장하는 반경을 갖는 일정 직경 부분을 포함하고, 또한 실리콘 용융체로부터 성장된 다음, 초크랄스키 법에 따라 응고점으로부터 냉각되는 단결정 실리콘 잉곳을 성장시키는 방법에 관한 것이다. 본 방법은, A-형의 응집 결함을 실질적으로 포함하지 않는 인터스티셜 지배적인 축대칭 영역이 표면 에지로부터 반경 방향으로 내향 연장하고, 베이컨시 지배적인 축대칭 영역이 인터스티셜 지배 영역으로부터 반경 방향으로 내향 연장하며, 상기 부분으로부터 얻어진 웨이퍼가 산화 처리될 때 약 50/㎠ 미만의 산화 유도된 적층 결함 농도를 갖는, 세그먼트의 형성을 유발하기 위해, (ⅰ) 성장 속도 v, (ⅱ) 응고점으로부터 약 1325℃ 이상의 온도까지의 온도 범위에서의 결정의 일정 직경 부분의 성장 동안의 평균 축방향 온도 구배 G₀, 및 (ⅲ) 응고점으로부터 약 750℃까지의 결정의 냉각 속도를 제어하는 단계를 포함한다.

또한, 본 발명은, 초크랄스키 법에 따라 실리콘 용융체로부터 성장되며, 중심축, 시드-콘, 테일-엔드 및 시드-콘과 테일-엔드 사이의 일정 직경 부분(상기 일정 직경 부분은 측면 표면, 및 중심축으로부터 측면 표면으로 연장하는 반경을 가 짐)을 포함하는 단결정 실리콘 잉곳을 성장시키는 방법에 관한 것이다. 본 방법은, 응고점으로부터 약 750℃ 미만의 온도까지 잉곳을 냉각시키고, 세그먼트 내에서, 측면 표면으로부터 반경 방향으로 내향 연장하는 인터스티셜 지배적인 축대칭 영역 및 인터스티셜 지배적인 축대칭 영역으로부터 반경 방향으로 내향 연장하는 베이컨시 지배적인 축대칭 영역을 얻기 위하여, 상기 냉각 단계의 일부로서, 실리콘 셀프-인터스티셜 및 산소 응집물의 응집을 위한 핵생성의 온도를 통과하여 잉곳의 일정 직경 부분의 세그먼트를 퀀치 냉각하는 단계를 포함하며, 이 때 인터스티셜 지배 영역은 A형 응집 결함을 실질적으로 포함하지 않고, 또한 세그먼트로부터 얻어진 웨이퍼는 후속 산화 처리될 때에, 약 50/㎠ 미만의 산화 유도된 적층 결함 농도를 갖는다.

상술한 바와 같이, 본 발명은 또한, 용해되지 않은 경우에 산화 유도 적층 결함의 형성을 유발하는 핵을 용해시키기 위하여, 상기 산화 단계에 앞서 열 어닐링을 거치는 공정에 관한 것이다.

또한, 본 발명은, 중심축, 상기 중심축에 일반적으로 수직인 전면 및 후면, 주변 에지 및 중심축으로부터 웨이퍼의 주변 에지로 확장되는 반경을 갖는 단결정 실리콘 웨이퍼에 관한 것이다. 상기 웨이퍼는, (i) A 타입 응집 인터스티셜 결함을 실질적으로 포함하지 않는 주변 에지로부터 반경 방향을 따라 내향 확장되고 인터스티셜 지배적인 축대칭 영역 및 (ii) 산화 처리를 거치는 경우, 산화 유도 적층 결함 농도가 약 50/㎠ 미만인 인터스티셜 지배적인 영역으로부터 반경 방향을 따라 내향 확장되고 베이컨시 지배적인 축대칭 영역을 포함한다.

또한, 본 발명은, 실질적인 축방향 길이의 세그먼트를 갖는 단결정 실리콘 잉곳에 관한 것이다. 잉곳 세그먼트는, (ⅰ) A형의 응집된 인터스티셜 결함을 실질적으로 포함하지 않는, 세그먼트의 측면 표면으로부터 반경 방향으로 내향 연장하는 인터스티셜 지배적인 축대칭 영역; 및 (ⅱ) 상기 세그먼트로부터 얻어진 웨이퍼가 산화 처리될 때, 약 50/㎠ 미만의 산화 유도된 적층 결함 농도를 갖는, 상기 인터스티셜 지배 영역으로부터 반경 방향으로 내향 연장하는 베이컨시 지배적인 축대칭 영역을 포함한다.

또한, 본 발명은 베이컨시 지배적인 축대칭 영역이 응집된 베이컨시 결함을 실질적으로 포함하지 않는 단결정 실리콘 잉곳, 잉곳 세그먼트, 및 그로부터 얻어진 웨이퍼에 관한 것이다.

또한, 본 발명은 본 명세서에 개시된 단결정 실리콘 잉곳을 생성하기 위한 결정 인상기에 관한 것이다. 결정 인상기는, (ⅰ) 용융된 반도체 원 재료를 보유하는 도가니; (ⅱ) 도가니와 열 소통되어, 도가니에 의해 보유되는 반도체 원 재료를 용융시키는 데에 충분한 온도로 도가니를 가열하는 가열기; (ⅲ) 도가니 위에 배치되어, 도가니에 의해 보유되는 용융된 재료로부터 잉곳을 인상하는 인상 기구; (ⅳ) 도가니에 의해 보유되는 용융된 원 재료 위에 배치되며, 잉곳이 용융된 재료로부터 인상될 때 잉곳을 감싸기 위한 크기 및 형상을 갖는 중심 개구를 가지며, 결정 인상기 내에서 잉곳이 원 재료로부터 상방으로 인상될 때, 대체적으로 잉곳과 도가니 사이에 삽입되는 열 차폐 어셈블리; 및 (ⅴ) 결정 인상기 내에서 열 차폐 어셈블리 위에 배치되어, 잉곳이 결정 인상기 내에서 열 차폐 어셈블리 위로 인상 될 때, 잉곳을 더 냉각시키고, 잉곳이 결정 인상기 내에서 인상될 때, 잉곳을 감싸기 위한 크기 및 형상을 갖는 중심 개구를 갖는 냉각 시스템을 포함한다.

본 발명의 다른 목적 및 특징들은 이하에서 부분적으로는 명백해질 것이고, 부분적으로는 교시될 것이다.

도면과 관련하여, 동일한 도면부호는 여러 도면들에서 동일한 부분을 의미한다.

본 발명에 따르면, 응집된 고유 점결함을 실질적으로 갖지 않는 잉곳의 측면 표면으로부터 반경 방향으로 내향 연장하는 인터스티셜 지배적인 축대칭 영역을 갖는 단결정 실리콘 잉곳의 제조 시에, 인터스티셜 지배 영역으로부터 반경 방향으로 내향 연장하는 배이컨시 지배적인 축대칭 영역 내에서 산화 유도된 적층 결함의 형성을 유발하는 핵의 형성을 제한하기 위하여, 바람직하게는 실질적으로 방지하기 위하여, 제어된 냉각이 이용될 수 있는 것으로 밝혀졌다. 더 상세하게는, 이하에 더 설명되는 바와 같이, 응고점으로부터 약 1300℃보다 높은 온도(예를 들어, 1325℃, 1350℃ 또는 그 이상)까지의 온도 범위에서의 결정의 일정 직경 부분의 성장 동안, v/G₀ 비율(v는 성장 속도이고, G₀는 평균 축방향 온도 구배임)을 제어하는 것과, (ⅰ) 응집된 인터스티셜 고유 점결함의 핵생성 및 산화 유도된 적층 결함의 형성을 유발하는 핵이 발생하는 온도 범위, 및 (ⅱ) 인터스티셜 점결함 및 산소가 이동하는 온도 범위에서 잉곳의 냉각 속도를 제어하는 것을 조합함으로써, 단결정 실리콘 잉곳의 세그먼트 내에서 (그 결과 그로부터 얻어지는 실리콘 웨이퍼에서도) 인터스티셜 응집 결함 및 그러한 산화 유도된 적층 결함 핵의 형성이 방지된다는 것이 밝혀졌다. 또한, 본 프로세스는, 베이컨시 지배 영역 또는 코어에서도 응집 결함의 형성을 방지하기 위해서도 채용될 수 있다.

인터스티셜 지배적인 축대칭 영역

반경방향 폭/축방향 길이

초크랄스키 방법에 따라 제조되는 단결정 실리콘 잉곳의 성장 동안, 잉곳의 일정 직경 부분이 응집된 고유 점결함을 실질적으로 포함하지 않는 영역 또는 세그먼트를 포함하도록 프로세스 조건이 제어될 수 있다는 것은 이미 보고되어 있다 (예를 들어, PCT 특허 출원 PCT/US98/07365 및 PCT/US98/07304와, 미국 특허 제5,919,302호 및 제6,254,672호를 참조, 이들은 본 명세서에 참조로서 포함됨). 상기 명세서들에 개시되어 있는 바와 같이, 응고 온도와 약 1300℃보다 높은 온도 사이에서의 성장 속도 v 및 평균 축방향 온도 구배 G₀와, 응고점으로부터 실리콘 셀프-인터스티셜 점결함이 상업적으로 현실적인 기간 동안은 실질적으로 더 이상 이동하지 않게 되는 온도(예를 들어, 약 1100℃, 1050℃, 1000℃, 900℃, 800℃ 미만)까지의 냉각 속도를 포함하는 성장 조건은, 응집된 고유 점결함을 실질적으로 포함하지 않는, 잉곳의 일정 직경 부분의 측면 표면으로부터 반경 방향으로 내향 연장하는 인터스티셜 지배적인 축대칭 영역의 형성을 유발하도록 제어된다.

일부 경우에서, 이러한 성장 조건은 이와 같은 축대칭 영역의 부피를 잉곳의 일정 반경 부분(예를 들어, 잉곳의 반경과 거의 동일한 반경을 가짐)의 부피에 대하여 최대화하도록 제어될 수 있다. 그러나, 일부 경우에서, 이러한 인터스티셜 지배적인 축대칭 영역은 잉곳의 반경보다 작은 소정의 반경 폭을 갖는다. 예를 들어, 축대칭 영역은 잉곳의 반경의 약 10% 또는 20%와 동일한 폭을 가질 수 있으며, 약 30%, 40%, 60%, 80%, 90% 또는 약 95%까지의 폭도 가능하다. 또한, 이러한 축대칭 영역은 잉곳의 일정 직경 부분의 적어도 약 10% 또는 20%의 길이에 걸쳐 연장될 수 있으며, 적어도 약 30%, 40%, 60%, 80%, 90%, 95% 또는 약 100%의 길이까지도 가능하다.

v/G ₀ 및 냉각 속도의 제어

상기 인용한 참조들에도 개시되어 있는 바와 같이, 일반적으로 축대칭 영역의 형성은, 실리콘 셀프-인터스티셜 (또는 일부 경우에서는 결정 격자 베이컨시) 고유 점결함이 반응하여 응집된 고유 점결함을 생성하게 되는 반응을 억제함으로써 달성될 수 있는 것으로 믿어진다. 이러한 억제는 잉곳의 성장 및 냉각 동안 축대칭 영역 내의 고유 점결함의 농도를 제어하여, 이 영역이 임계적으로 과포화되지 않을 것을 보장함으로써 달성된다. 임계 과포화 또는 고유 점결함의 응집을 방지하는 것은, 임계 과포화가 절대로 달성되지 않을 정도로 충분히 낮은 초기 농도(v/G₀(r)에 의해 제어됨, 이 때 G₀는 반경의 함수임)를 만드는 것에 의해 달성될 수 있다. 이러한 방식에서는, v/G₀의 실제값이 v/G₀의 임계값에 매우 근접한 좁은 목표 범위 내의 값으로 유지될 필요가 있다.

그러나, 셀프-인터스티셜의 상대적으로 큰 이동도(일반적으로 약 10^-4㎠/초)로 인해, 결정 표면에 위치한 싱크 또는 결정 내부에 위치한 베이컨시 지배 영역으로 셀프-인터스티셜이 반경 방향으로 확산하는 것에 의해, 비교적 긴 거리(즉, 약 5cm 내지 약 10cm 또는 그 이상의 거리)에 걸쳐 고유 점결함의 농도를 효과적으로 억제할 수 있는 것으로 알려져 있다. 고유 점결함의 초기 농도의 반경 방향 확산에 대해 충분한 시간이 주어지는 경우, 셀프-인터스티셜(일부 경우에서는 베이컨시)의 농도를 억제하기 위해, 반경 방향 확산이 효과적으로 사용될 수 있다. 일반적으로, 확산 시간은 고유 점결함의 초기 농도의 반경 방향의 편차에 의존할 것이며, 반경 방향의 편차가 작을수록 더 짧은 확산 시간이 필요할 것이다.

이러한 반경 방향 확산은 제어된 냉각에 의해 달성될 수 있다. 결과적으로, 점결함들이 자신이 소멸될 수 있는 사이트까지로 확산되는 데에 보다 많은 시간을 허용하기 위하여, 잉곳의 주어진 세그먼트가 인터스티셜과 같은 고유 점결함이 이동하는 온도 범위 내에 잔류하는 시간을 증가시키도록 제어된 냉각이 채용될 수 있다. 예를 들어, 미국 특허 제6,312,516호 또는 PCT 특허 출원 PCT/US99/14287(둘 다 본 명세서에 참조로서 포함됨)에 더 기술되어 있는 바와 같이, 응집 결함의 형성을 방지하면서, 사용될 수 있는 v/G₀의 값의 범위를 상당히 확장시키기 위해, 제어된 냉각이 채용될 수 있다.

이제, 도 1 및 도 2를 참조하면, 본 발명의 프로세스에서, 단결정 실리콘 잉 곳(1)은 초크랄스키 법에 따라 성장된다. 실리콘 잉곳은 중심축(2), 시드-콘(3), 테일-엔드 또는 엔드-콘(4) 및 시드-콘과 엔드-콘 사이의 일정 직경 부분(5)을 포함한다. 일정 직경 부분은 측면 표면 또는 주변 에지(6), 및 중심축으로부터 표면(6)으로 연장하는 반경(7)을 갖는다. 본 프로세스는 성장 속도 v, 평균 축방향 온도 구배 G₀ 및 냉각 속도를 포함하는 성장 조건을 제어하여, 응고점으로부터 잉곳을 냉각시킬 때 응집된 고유 점결함을 실질적으로 포함하지 않는 인터스티셜 지배적인 외부 축대칭 영역(8)의 형성을 유발하는 단계를 포함한다.

본 발명에서, 성장 조건은, 잉곳의 반경 상의 소정의 위치에 V/I 경계(9)가 존재하도록 제어된다. 이 경계의 상대적인 위치는, 잉곳(1)의 일정 직경 부분(5)의 부피에 대하여, 인터스티셜 지배적인 축대칭 영역(8)의 폭(10), 및 베이컨시 지배적인 축대칭 영역(12)의 폭(11)을 결정할 것이다. 축대칭 영역(8)은, 전형적으로 잉곳의 반경의 적어도 약 10% 또는 20%와 동일한 폭을 가지며, 약 30%, 40%, 60%, 80%, 90% 또는 약 95%까지의 폭도 가능하며, 잉곳 세그먼트의 나머지 부분은 베이컨시 지배적인 축대칭 영역 또는 원통형 코어(12)를 포함한다. 또한, 전술한 바와 같이, 이와 같은 2개의 축대칭 영역들을 포함하는 잉곳의 세그먼트는 잉곳의 일정 직경 부분의 적어도 약 10% 또는 20%의 길이에 걸쳐 연장될 수 있으며, 적어도 약 30%, 40%, 60%, 80%, 90%, 95% 또는 100%까지의 길이도 가능하다.

축대칭 영역들(8, 12)의 폭은 중심축(2)의 길이를 따라 소정의 편차를 가질 수 있다는 점에 유의할 필요가 있다. 그러므로, 주어진 길이의 축대칭 영역에 대 하여, 축대칭 영역(8)의 폭은 잉곳(1)의 측면 표면(6)으로부터, 중심축에서 반경 방향으로 가장 먼 지점을 향하여 거리를 측정함으로써 결정된다. 즉, 주어진 길이의 축대칭 영역(8) 내에서의 최소 거리가 되도록, 폭(10)이 측정된다. 마찬가지로, 축대칭 영역(12)의 폭(11)은 V/I 경계(9)로부터 중심축에서 반경 방향으로 가장 가까운 지점을 향하여 거리를 측정함으로써 결정된다. 즉, 주어진 길이의 축대칭 영역(12) 내에서의 최소 거리가 되도록, 폭이 측정된다.

본 프로세스에서, 전형적으로, [응고점(즉, 약 1410℃)으로부터 1300℃보다 높은 온도(즉, 적어도 약 1325℃, 적어도 약 1350℃ 또는 적어도 약 1375℃)까지의 범위에서의] 성장 속도 v 및 평균 축방향 온도 구배 G₀는, v/G₀비율이 v/G₀의 임계값의 약 0.5 내지 약 2.5배의 값의 범위(즉, 현재 입수 가능한 v/G₀의 임계값에 대한 정보에 기초하면, 약 1 ×10^-5㎠/sK 내지 약 5 ×10^-5㎠/sK)를 갖도록 제어된다. 그러나, 일부 실시예에서, v/G₀ 비율이 v/G₀의 임계값의 약 0.6 내지 약 1.5배의 값의 범위(즉, 현재 입수 가능한 v/G₀의 임계값에 대한 정보에 기초하면, 약 1.3 ×10^-5㎠/sK 내지 약 3 ×10^-5㎠/sK), 또는 v/G₀의 임계값의 약 0.75 내지 약 1배의 값의 범위(즉, 현재 입수 가능한 v/G₀의 임계값에 대한 정보에 기초하면, 약 1.6 ×10^-5㎠/sK 내지 약 2.1 ×10^-5㎠/sK)를 가질 것이다. 이러한 비율은 성장 속도 v 및 평균 축방향 온도 구배 G₀의 독립적인 제어에 의해 달성된다.

일반적으로, 평균 축방향 온도 구배 G₀의 제어는 주로 결정 인상기의 "핫 존", 즉, 특히 가열기 절연체, 열/방사 차폐를 구성하는 흑연(또는 다른 재료들)의 설계를 통해 달성될 수 있다. 설계 사양들은 결정 인상기의 제조사 및 모델에 따라 달라질 수 있긴 하지만, 일반적으로 G₀는, 반사기, 절연 링, 방사 차폐, 퍼지 튜브, 광 파이프 및 가열기를 포함하여, 용융체/고체 계면에서의 열 전도를 제어하기 위한 것으로서 본 기술 분야에 현재 잘 알려져 있는 임의의 수단을 이용하여 제어될 수 있다. 일반적으로, G₀의 반경 방향 편차는 이러한 장치들을 용융체/고체 계면 위의 약 1 결정 직경 내에 위치시키는 것에 의해 최소화될 수 있다. 그러나, G₀는, (결정 성장 이전 또는 성장 동안에) 용융체에 대한 장치의 위치(전형적으로, 거리 Hr로 표시됨) 및/또는 결정에 대한 장치의 위치를 조절하는 것에 의해 더 제어될 수 있다. 이것은, (예를 들어, 용융체의 표면에 대하여) 핫존 내의 장치의 위치를 조절하거나, (예를 들어, 열 전도를 제어하는 데에 사용되는 디바이스에 대하여) 핫존 내의 용융체 표면의 위치를 조절하는 것에 의해 달성된다. 열 전도 제어 디바이스와 용융체 표면 사이의 거리에 대한 제어는, 예를 들어 미국 특허 제6,171,391호(본 명세서에 참조로서 포함됨)에서 R. Fuerhoff 및 M. Banan에 의해 기술된 것과 같은, 잉곳 성장 동안에 결정 인상 장치 내부에서 용융체 액위/위치를 측정하는 비젼 시스템(vision system) 또는 방법을 이용하여 달성될 수 있다.

용융체 표면과 열 전도를 제어하기 위해 상기 용융체 위에 배치된 디바이스 간의 거리를 조절 또는 제어하는 것에 더하여, G₀는 결정 인상기 내의 측부 및/또는 저부 가열기에 공급되는 전력을 조절하는 것에 의해, 제어 또는 추가적으로 제어될 수 있다.

이러한 방법들 중의 일부 또는 전부가, 프로세스 동안 용융체 부피가 고갈되는 일괄(batch) 초크랄스키 프로세스 동안 사용될 수 있다는 점에 유의할 필요가 있다. 또한, 일부 실시예에서는, 잉곳의 일정 직경 부분의 상당한 길이(예를 들어, 25%, 50%, 75%, 85% 또는 그 이상)에 걸쳐서 G₀가 실질적으로 일정하게 되어, 그 결과 성장 속도(일반적으로 인상 속도에 의해 제어됨)가 (주어진 목표 v/G₀ 값 또는 값의 범위에 대해서도) 실질적으로 일정해질 수 있게 하기 위하여 이러한 방법들이 채용될 수 있다는 점에 유의할 필요가 있다.

응고 후, 결정 내의 고유 점결함의 농도는, 고유 점결함의 확산을 허용하는 것에 의해, 그리고 적용가능한 정도까지 점결함들의 상호 소멸(mutual annihilation)에 의해 감소되는 것이 바람직하다. 일반적으로, 잉곳의 중심으로부터 측면 표면까지 베이컨시 또는 인터스티셜 지배적인 경우, 우세한 고유 점결함의 측면 결정 표면으로의 확산은 감소를 위한 주요한 수단이 될 것이다. 그러나, 본 발명에서와 같이, 잉곳이 인터스티셜 지배적인 축대칭 영역에 의해 둘러싸인 베이컨시 지배 영역을 포함하는 경우, 감소량은 주로 인터스티셜 표면으로 외향 확산하는 것과, 인터스티셜이 소멸될 수 있는 베이컨시 지배 영역으로 인터스티셜이 내향 확산하는 것의 합이 될 것이다. 따라서, 인터스티셜 지배 영역 또는 베이컨시 지 배 영역, 또는 둘 다에서 응집이 발생하는 것을 방지하기 위하여, 이러한 고유 점결함의 농도가 억제되어야만 한다.

단결정이 응고점으로부터 핵생성의 온도까지 냉각될 때의 고유 점결함의 소멸을 위해, 상기 고유 점결함이 실리콘 표면, 또는 상이한 성질의 점결함(예를 들어, 확산되어 베이컨시와 재결합될 수 있는 인터스티셜)과 재결합되는 실리콘 매트릭스 내의 위치로 확산되는 데에 허용되는 시간의 양은, 부분적으로는 고유 점결함의 초기 농도의 함수이고, 또한 부분적으로는 응집 결함에 대한 핵생성 온도를 통한 냉각 속도의 함수이다. 예를 들어, 급속 냉각 단계를 거치지 않는 경우, 잉곳이 (ⅰ) 150㎜ 공칭 직경의 실리콘 결정에 대하여, 적어도 약 5시간, 바람직하게는 적어도 약 10시간, 및 더 바람직하게는 적어도 약 15시간, (ⅱ) 200㎜ 공칭 직경의 실리콘 결정에 대하여, 적어도 약 5시간, 바람직하게는 적어도 약 10시간, 더 바람직하게는 적어도 약 20시간, 보다 더 바람직하게는 적어도 25시간, 가장 바람직하게는 적어도 약 30시간, (ⅲ) 300㎜ 이상의 공칭 직경을 갖는 실리콘 결정에 대하여, 적어도 약 20시간, 바람직하게는 적어도 약 40시간, 더 바람직하게는 적어도 약 60시간, 가장 바람직하게는 적어도 약 75시간의 기간 동안, 응고점으로부터 핵생성 온도의 약 50℃, 25℃, 15℃ 또는 10℃ 내의 온도까지 냉각되는 경우, 응집 결함은 일반적으로 방지될 수 있다.

그러나, 대안적으로, 응집 결함의 방지는 급속 냉각, 또는 "퀀치 냉각(quench cooling)" 프로세스에 의해 달성될 수 있다. 더 상세하게는, 저속 냉각(확산을 허용함으로써, 고유 점결함 농도를 억제하기 위한 것임)에 의해 응집 결 함 형성을 방지하는 대신에, 응집 결함이 핵생성되는 온도 범위에서 잉곳 세그먼트가 퀀치 냉각되는 퀀치 냉각 프로세스가 채용될 수 있다. 결과적으로, 응집 결함의 핵생성(따라서, 형성)이 방지된다.

따라서, 급속하게 냉각된 잉곳 세그먼트에 대하여, 허용되는 확산 시간은 전형적으로 전술한 시간의 일부분일 것이며, 냉각 속도가 증가할수록 그 부분은 감소하는데, 이에 반하여, 급속하게 냉각되지 않은 잉곳 세그먼트에 대하여, 허용되는 확산 시간은 전술한 것과 같을 것이다. 일부 실시예에서, 응집 결함을 갖지 않는 잉곳의 일정 직경 부분의 백분율로서, 급속하게 냉각된 세그먼트는 적어도 약 25%, 50%, 75%, 90% 또는 그 이상을 차지할 것이다.

저속 냉각 조건에서 응집 결함의 핵생성이 발생하는 온도는, 지배적인 고유 점결함(베이컨시 또는 실리콘 셀프-인터스티셜)의 농도 및 유형에 따라 달라진다. 일반적으로, 고유 점결함의 농도가 증가함에 따라 핵생성 온도가 증가한다. 또한, 응집된 베이컨시형 결함에 대한 핵생성 온도의 범위는 응집된 인터스티셜형 결함에 대한 핵생성 온도의 범위보다 다소 크다. 따라서, 본 프로세스의 일부 실시예에 대하여, 초크랄스키-성장된 단결정 실리콘 내에 전형적으로 생성되는 실리콘 셀프-인터스티셜 또는 베이컨시 농도의 범위가 주어질 때, (ⅰ) 응집된 베이컨시 결함에 대한 핵생성 온도는 일반적으로 약 1000℃ 내지 약 1200℃, 또는 약 1000℃ 내지 약 1100℃인 반면, (ⅱ) 응집된 인터스티셜 결함에 대한 핵생성 온도는 일반적으로 약 850℃ 내지 약 1100℃, 또는 약 870℃ 내지 약 970℃이다.

본 발명의 한 방식에서, 지배적인 고유 점결함이 핵생성하여 응집 결함을 형 성하는 온도의 범위 전체에 걸쳐서, 잉곳이 급속하게 냉각된다. 다른 방식에서, 우세한 고유 점결함의 핵생성이 발생하는 온도의 추정치는 실험적으로 또는 다른 방법으로 결정되며, 결정된 핵생성 온도보다 10℃, 15℃, 25℃, 50℃ 또는 그 이상 높은 온도로부터, 결정된 핵생성 온도보다 10℃, 15℃, 25℃, 50℃ 또는 그 이상 낮은 온도까지의 온도 범위에서 잉곳이 급속하게 냉각된다. 예를 들어, 소정의 조건 하에서, 베이컨시 지배 실리콘에 대한 핵생성 온도는 약 1050℃이고, 실리콘 셀프-인터스티셜 지배 실리콘에 대한 핵생성 온도는 약 920℃인 것으로 실험적으로 결정되었다. 그러므로, 이러한 조건 하에서, 일반적으로 베이컨시 지배 실리콘에 대해서는, 1050 ±10℃, 1050 ±15℃, 1050 ±25℃, 1050 ±50℃ 또는 그 이상의 온도 범위 동안 잉곳이 급속 냉각되는 것이 바람직하고, 셀프-인터스티셜 지배 실리콘에 대해서는, 920 ±10℃, 920 ±15℃, 920 ±25℃, 920 ±50℃ 또는 그 이상의 온도 범위 동안 잉곳이 급속 냉각되는 것이 바람직하다.

주어진 결정 인상기 및 프로세스에 대하여, 지배적인 고유 점결함의 핵생성이 발생하는 온도는 다음과 같이 실험적으로 결정될 수 있다. 잉곳의 한정된 영역 내의 실리콘 셀프-인터스티셜은 점결함으로서 남아있으며, 해당 영역이, 실리콘이 핵생성의 온도에 도달하게 되는 핫존의 섹션을 통과할 때까지는 핵생성하여 응집 결함을 형성하지 않는 것으로 믿어진다. 즉, 전형적인 초크랄스키 성장 조건에서, 영역은 본래 고체/액체 계면에서 형성되며, 실리콘의 용융 온도와 거의 동일한 온도를 갖는다. 잉곳의 나머지 부분의 성장 동안, 영역은 용융체로부터 멀어지기 때문에, 결정 인상기의 핫존을 통과하여 인상될 때 영역의 온도는 냉각된다. 전형적 으로, 특정 결정 인상기의 핫존은, 임의의 주어진 시점에서, 영역이 자신에 의해 점유된 핫존의 섹션의 온도와 거의 동일한 온도를 갖도록, 일반적으로 용융체/고체 계면으로부터 거리가 멀어질수록 감소하는 특성 온도 프로파일을 갖는다. 따라서, 영역이 핫존을 통과하여 인상되는 속도는 그 영역이 냉각되는 속도에 영향을 미친다. 따라서, 인상 속도의 급격한 변화는 잉곳 전체에 걸친 냉각 속도에 급격한 변화를 유발할 것이다. 잉곳의 특정 영역이 핵생성의 온도를 통과하는 속도는 그 영역 내에 형성되는 응집 결함의 크기 및 밀도 모두에 상당한 영향을 미친다. 따라서, 급격한 변화가 발생하게 되는 시기인 핵생성 온도를 통과하는 중인 잉곳의 영역은 응집된 고유 점결함의 크기 및 밀도에 있어서 급격한 편차를 나타내는데, 이하에서는 이를 핵생성 프론트(nucleation front)로 칭한다. 핵생성 프론트는 인상 속도가 변화하는 때에 형성되기 때문에, 잉곳 축 상의 핵생성 프론트의 정확한 위치는 인상 속도에 급격한 변화가 발생했던 때의 핫존 내에서의 잉곳의 위치 및 이에 대응하는 핵생성 프론트에 상당하며, 핵생성 프론트에서의 고유 점결함의 유형 및 농도와 관련하여, 응집된 고유 점결함의 핵생성이 발생하는 온도를 결정하기 위해 핫존의 온도 프로파일과 비교된다.

따라서, 당업자는, 베이컨시 풍부 또는 실리콘 셀프-인터스티셜 풍부의 잉곳을 생성하도록 설계된 프로세스 조건 하에서 초크랄스키 방법에 의해 실리콘 잉곳을 성장시킬 수 있으며, 또한 인상 속도를 급격하게 변화시키고, 인상 속도가 변화된 시점에서 핫존 내의 온도 프로파일에 대한 잉곳의 위치를 기록하고, 핵생성 프론트의 축방향 위치를 관찰함으로써, 핵생성 프론트를 따라 존재하는 고유 점결함 의 농도에 대한 핵생성 온도를 근사할 수 있다. 또한, 온도 및 고유 점결함 농도는 핵생성 프론트를 따라 반경 방향으로 변화하기 때문에, 온도 및 고유 점결함 농도는 핵생성 프론트를 따라 수개의 지점에서 결정될 수 있으며, 핵생성의 온도를 고유 점결함 농도의 함수로서 결정하기 위해, 핵생성의 온도가 고유 점결함 농도에 대해 플로팅될 수 있다. 핵생성 프론트 상의 실리콘의 온도는, 예를 들어 결정 성장 저널(Journal of Crystal Growth) 112호 699페이지(1991)의 Virzi의 "초크랄스키 실리콘 결정 성장에서의 열 전도의 컴퓨터 모델링(Computer Modeling of Heat Transfer in Czochralski Silicon Crystal Growth)"에 기재되어 있는 열 시뮬레이션(thermal simulation)과 같이, 초크랄스키 반응기 내의 임의의 위치에서 온도를 추정할 수 있는, 본 기술 분야에 알려져 있는 임의의 열 시뮬레이션 방법을 이용하여 결정될 수 있다. 실리콘 셀프-인터스티셜의 농도는, 예를 들어 전자화학회 저널(Journal of Electrochemical Society) 145호 302페이지(1998)의 Sinno 등의 "초크랄스키 성장된 실리콘 결정 내의 점결함 동역학 및 산화 유도된 적층 결함 링(Point Defect Dynamics and the Oxidation-Induced Stacking-Fault Ring in Czochralski-Grown Silicon Crystals)"에 기재되어 있는 점결함 시뮬레이션과 같이, 잉곳 내의 임의의 지점에서의 고유 점결함의 농도를 추정할 수 있는, 본 기술 분야에 알려져 있는 임의의 점결함 시뮬레이션 방법을 이용하여 핵생성 프론트를 따라 추정될 수 있다. 마지막으로, 다양한 성장 파라미터 하에서 추가의 잉곳을 성장시켜, 증가 또는 감소된 농도의 고유 점결함을 갖는 잉곳을 생성하고, 전술한 바와 같은 냉각 실험 및 분석을 반복함으로써, 확장된 범위의 온도 및 농도에 대하 여 핵생성 온도와 고유 점결함 농도의 관계를 얻을 수 있다.

어떤 접근 방식에서는, 단결정 실리콘은 단결정 잉곳을 균열시키지 않고 가능한 한 신속하게 핵생성 온도를 통과하여 냉각되는 것이 바람직하다. 따라서, 이 온도를 통과하는 냉각 속도는 바람직하게는 적어도 5℃/분, 더 바람직하게는 적어도 약 10℃/분, 더 바람직하게는 적어도 15℃/분, 더 바람직하게는 적어도 20℃/분, 더 바람직하게는 적어도 30℃/분, 더 바람직하게는 적어도 40℃/분, 더 바람직하게는 적어도 50℃/분이다.

일반적으로, 단결정 실리콘은 적어도 2가지의 대안적인 방식에 의해 응집된 고유 점결함을 위한 핵생성 온도를 통해 냉각될 수 있다. 제1 방식에서, 전체 잉곳(또는 적어도 응집된 A형 인터스티셜 결함, 최적으로는 베이컨시 결함을 포함하지 않을 것으로 소망되는 부분들)은 잉곳의 테일이 완성될 때까지 핵생성 온도를 초과하는 온도로 유지된다. 그 다음으로, 잉곳은 용융체로부터 분리되고, 핫존에 입력되는 열이 차단되며, 전체 결정(또는 적어도 응집된 A형 인터스티셜 결함, 최적으로는 베이컨시 결함을 포함하지 않을 것으로 소망되는 부분들)을 퀀치 냉각시키기 위해, 단결정 실리콘은 초크랄스키 반응기의 핫존으로부터, 결정 수용 또는 다른 냉각 챔버와 같이 핫존과 분리된 챔버로 이동된다. 단결정 실리콘을 냉각 매체에 직접 접촉시키지 않고서, 단결정 실리콘 잉곳을 원하는 속도로 냉각시키는 데에 충분한 속도로 냉각 챔버로부터 열을 제거하기 위해, 냉각 챔버는 예를 들어 냉각수와 같은 냉각 매체를 이용하도록 설계된 열 교환 디바이스로 둘러싸일 수 있다. 다르게는, 또는 냉각 재킷을 이용하는 것에 부가하여, 보다 급속한 냉각이 가 능하도록, 예를 들어 헬륨과 같은 미리 냉각된 기체를 이용하여 결정 수용기 또는 다른 냉각 챔버를 계속 퍼지(purge)할 수 있다. 프로세스 용기(process vessel)로부터 열을 제거하는 방법은 본 기술 분야에 잘 알려져 있으므로, 본 기술 분야의 숙련된 기술자는 과도한 실험없이도 결정 수용기 또는 다른 냉각 챔버로부터 열을 제거할 수 있는 다양한 수단을 채용할 수 있다.

제2 방식에서, 잉곳의 한 부분, 바람직하게는 많은 부분은 결정 성장 동안 퀀치된다. 이러한 방식에서, 결정 인상기의 핫존은 (ⅰ) 성장 중인 결정의 전체 직경에 걸쳐 원하는 값(또는 범위)의 v/G₀를 달성하고, (ⅱ)응고점과 응집된 고유 점결함의 핵생성 온도의 중간 온도에서 고유 점결함의 적절한 확산을 제공하며, (ⅲ) 핵생성 온도를 포함하는 온도의 범위에 걸쳐 급격한 축방향 온도 구배를 제공함으로써, 성장된 결정 내에 지배적인 유형의 응집된 고유 점결함을 위한 핵생성 온도를 통과하여 잉곳을 퀀치 냉각하도록 설계된다.

방식에 관계없이, 잉곳은, 급속하게 냉각된 세그먼트에 더하여, 단순히 고유 점결함의 초기 농도를 제어함으로써, 그리고 선택적으로는 (전술한 바와 같이) 핵생성 온도에 도달하기 전에 확산을 위한 적절한 시간을 허용함으로써, (축대칭 영역에서) 응집 반응이 방지되는 적어도 하나의 다른 세그먼트를 선택적으로 포함할 수 있다.

본 명세서에서 더 설명되는 바와 같이, (축대칭 영역 중 하나 또는 둘 다에서) 응집된 고유 점결함의 형성을 방지하기 위하여 냉각에 채용되는 방식과 무관하 게, 산화 유도된 적층 결함의 형성을 유발하는 핵의 형성을 방지하기 위하여, 제어된 냉각이 추가적으로 필요할 수 있음에 주의해야 한다. 더 상세하게는, 전술한 바와 같이, 응집된 고유 점결함의 형성을 방지하기 위하여, 제어된 냉각이 달성되어야만 하는 온도 범위뿐만 아니라 냉각 속도는, 적어도 부분적으로는 고유 점결함의 농도에 의존한다. 일부 예에서, 이러한 농도는 약 1100℃, 1050℃ 또는 1000℃ 아래의 온도 범위에서만 제어된 냉각(외향 확산을 허용하기 위한 저속 냉각 또는 핵생성을 방지하기 위한 퀀치 냉각 중의 하나)이 필요하게 하는 것일 수 있다. 그러한 경우에서, 이하에 더 설명되는 바와 같이, (전형적으로 약 1100℃ 미만으로부터 약 700℃를 초과하는 온도 범위, 약 1050℃로부터 약 750℃까지의 온도 범위 또는 약 1000℃로부터 약 800℃까지의 온도 범위에서) 산화 유도된 적층 결함의 형성을 유발하는 핵의 형성을 방지하기 위해 냉각이 제어될 수 있을 것이다. 그러나, 약 900℃, 850℃, 800℃ 또는 750℃ 아래의 온도에 대해 퀀치 냉각이 채용되는 경우에서, 그러한 핵의 형성이 동시에 방지될 수 있다. 즉, 실리콘의 산소 함유량 및 고유 점결함 함유량에 따라, 실리콘은 응집된 고유 점결함의 핵생성 및 산화 유도된 적층 결함 핵의 핵생성(따라서, 형성)을 방지하는 데에 충분한 온도 범위 동안 퀀치될 수 있다.

A형 및 B형 인터스티셜 결함

본 발명의 일 실시예에서, 냉각된 잉곳은, 인터스티셜 지배 물질 내에서 형성되는 유형의 결함인 B-결함을 포함할 수 있다. B-결함의 형성에 대한 정확한 본 질 및 메커니즘은 알려져 있지 않지만, 일반적으로 B-결함은 전위 루프(dislocation loop)가 아닌 실리콘 셀프-인터스티셜의 응집인 것으로 인정되어 왔다. B-결함은 A-결함(응집된 인터스티셜 결함)보다 작으며, 일반적으로 전위 루프로는 생각되지 않고, 충분히 크게 성장되지 않거나 또는 전위 루프를 형성하는 데에 필요한 충분한 활성화 에너지에 도달하지 못한 3차원 응집인 것으로 생각된다. 여기에서, B-결함이 활성 전자 디바이스 영역 내에 존재할 때, B-결함이 해당 디바이스의 성능에 부정적인 영향을 미치는지는 명확하지 않다.

어떠한 경우에서도, B-결함이 이미 안정화되어 있지만 않다면, 잉곳을 웨이퍼로 슬라이스하고 그 웨이퍼를 열처리함으로써 B-결함을 분해할 수 있는 것으로 밝혀져 있다. 따라서, 한 방식에서, 비안정화된 B-결함을 포함하는 웨이퍼는 급속 열어닐링기에 배치되고, 목표 온도(B-결함이 분해되기 시작하는 온도)까지 급속하게 가열되어, 그 온도에서 비교적 짧은 기간동안 어닐링된다. 일반적으로, 타겟 온도는 바람직하게는 적어도 약 1050℃, 더 바람직하게는 적어도 약 1100℃, 더 바람직하게는 적어도 약 1150℃, 더 바람직하게는 적어도 약 1200℃, 가장 바람직하게는 적어도 약 1250℃이다. 일반적으로, 웨이퍼는 부분적으로는 목표 온도에 의존하는 기간 동안 이 온도로 유지되며, 온도가 낮을수록 시간이 길어진다. 그러나, 일반적으로, 웨이퍼는 적어도 약 수 초(예를 들어, 적어도 3초) 동안, 바람직하게는 약 수십 초(예를 들어, 10, 20, 30, 40 또는 50초) 동안, 그리고 원하는 웨이퍼의 특성 및 목표 온도에 따라 (상업적으로 입수 가능한 급속 열 어닐링기의 한계에 가까운) 약 60초까지의 범위를 갖는 기간 동안 목표 온도로 유지된다.

보다 더 낮은 온도에서 연장된 기간 동안 열처리하는 것은 B-결함을 안정화시키는 것으로 보인다. 예를 들어, B-결함을 포함하는 실리콘을 900℃의 온도에서 4시간 동안 어닐링하는 것은 B-결함을 안정화시켜, 그들이 약 1250℃를 초과하지 않는 열처리에 의해서는 분해되지 않게 된다. 따라서, 결함의 안정화를 방지하기 위해, 웨이퍼의 온도는 타겟 온도까지 비교적 급속하게(예를 들어, 약 25℃/초 또는 그 이상의 속도로) 증가될 수 있다. 이는 급속 열 어닐링기에서 약 몇 초만에 달성될 수 있다.

원한다면, 열 처리는 산화 유도된 적층 결함(이하에 상세하게 설명됨)의 형성, 및/또는 웨이퍼의 표면 영역 근처의 디누드 존(denuded zone) 및 벌크 웨이퍼 내의 마이크로 결함의 형성을 유발하는 핵의 분해를 가능하게 하는 방식으로 수행될 수 있다. 이러한 프로세스는 급속 열 어닐링기에서 수행되며, 웨이퍼는 목표 온도까지 급속하게 가열되고, 그 온도에서 비교적 짧은 기간 동안 어닐링된다. 일반적으로, 웨이퍼는 1150℃를 초과하는 온도, 바람직하게는 적어도 1175℃, 더 바람직하게는 적어도 약 1200℃, 가장 바람직하게는 약 1200℃와 1275℃ 사이의 온도에 처하게 된다. 이러한 급속 열 어닐링 단계는 질화 분위기(nitriding atmosphere) 또는 비-질화 분위기의 존재 하에서 수행될 수 있다. 질화 분위기는 질소 가스(N₂) 또는 노출된 실리콘 표면을 질화할 수 있는 암모니아와 같은 질소 함유의 화합물 가스를 포함할 수 있다. 적합한 비-질화 분위기는 아르곤, 헬륨, 네온, 이산화탄소, 그리고 비-산화 비-질화의 원소가스 및 화합물 가스 등의 다른 가 스, 또는 이들 가스들의 혼합물을 포함한다. 웨이퍼는 일반적으로 적어도 1초 동안, 전형적으로는 적어도 수 초(예를 들어, 적어도 3) 동안, 바람직하게는 수십 초(예를 들어, 20, 30, 40 또는 50초) 동안, 그리고 원하는 웨이퍼의 특성에 따라서는 (상업적으로 입수 가능한 급속 열 어닐링기의 한계에 가까운) 약 60초까지의 범위를 갖는 기간 동안, 이 온도로 유지될 것이다.

열 처리 단계의 완료 시에, 웨이퍼는 단결정 실리콘 내에서 결정 격자 베이컨시가 비교적 유동적인 온도 범위 동안 급속하게 냉각될 수 있다. 일반적으로, 이 온도 범위 내에서의 평균 냉각 속도는 적어도 약 5℃/초, 바람직하게는 적어도 약 20℃/초이다. 원하는 디누드 존의 깊이에 따라, 평균 냉각 속도는 바람직하게는 적어도 약 50℃/초, 더 바람직하게는 적어도 약 100℃/초이며, 일부 응용예에서는 약 100℃/초 내지 약 200℃/초의 범위의 냉각 속도가 바람직한 것으로 나타난다. 단결정 실리콘 내에서 결정 격자 베이컨시가 비교적 유동적인 온도 범위 밖의 온도로 웨이퍼가 냉각되고 나면, 일부 경우에서, 냉각 속도는 웨이퍼의 응집 특성에 현저하게 영향을 미치지 않는 것으로 나타나며, 따라서 좁게 한정되지 않는 것으로 나타난다.

통상적으로, 냉각 단계는 가열 단계가 행해지는 것과 동일한 분위기에서 수행될 수 있다. 주변 분위기는 비교적 작은 부분압 이하의 산소, 수증기 또는 다른 산화 가스를 갖는 것이 바람직하다. 산화 가스 농도의 하한은 정확하게 결정되지 않았지만, 0.01 분위기압(atm.) 또는 10000 ppma의 산소 부분압에 대하여, 베이컨시 농도는 증가하지 않으며 효과가 관찰되지 않는 것으로 알려져 있다. 따라서, 분위기는 바람직하게는 0.01 atm.(1000 ppma) 미만, 더 바람직하게는 약 0.005 atm.(5000 ppma) 미만, 더 바람직하게는 약 0.002 atm.(2000 ppma) 미만, 가장 바람직하게는 약 0.001 atm.(1000 ppma) 미만의 산소 또는 다른 산화 기체의 부분압을 갖는다.

본 발명의 프로세스는, 부분적으로는 고집적의 복잡한 회로의 제조에서 실리콘 재료의 잠재적인 수율에 영향을 미치는 것으로 알려져 있는 응집 결함의 방지에 관한 것임에 유의할 필요가 있는데, 이러한 응집 결함으로는, B-결함을 분해하기 위해 사용될 수 있는 유형의 열 처리에 의해 실리콘 웨이퍼 전체에서 용이하게 분해될 수 없는 응집된 베이컨시 결함(예를 들어, D-결함) 및 A-결함이 있다. B-결함은 임의의 경우에서 쉽게 분해될 수도 있고 제거되지 못할 수도 있기 때문에, 일 실시예에서, 본 발명의 프로세스는 B-결함을 포함하지만 응집 결함은 실질적으로 포함하지 않는 축대칭 영역을 갖는 단결정 실리콘의 제조를 포함한다. 이 예에서, B-결함은 응집된 고유 점결함이 아닌 것처럼 취급될 수 있다. 그러나, 단결정 실리콘이 B-결함을 포함한 모든 응집 결함을 실질적으로 포함하지 않을 정도가 소망되는 경우에는, 프로세스는 B-결함 함유 잉곳으로부터 슬라이스된 웨이퍼를 어닐링하여 그들을 제거하는 추가의 단계를 포함한다.

베이컨시 지배적인 축대칭 영역:

전술한 바와 같이, 일반적으로 말해, 본 발명의 프로세스는, V/I 경계가 존재하는 단결정 실리콘 잉곳의 세그먼트의 형성을 가능하게 한다. 즉, 본 발명은 실질적으로 결함을 갖지 않는 잉곳의 측면 표면으로부터 반경 방향으로 내향 연장하는 인터스티셜 지배적인 축대칭 영역, 및 (선택적으로는 실질적으로 결함을 갖지 않을 수 있는) 인터스티셜 지배 영역으로부터 반경 방향으로 내향 연장하는 베이컨시 지배적인 축대칭 영역을 갖는 단결정 실리콘 잉곳 세그먼트의 제조를 가능하게 한다. 따라서, 인터스티셜 지배 영역의 반경 방향 폭이 증가하면, 베이컨시 지배 영역의 반경 방향 폭이 감소하고, 그 역도 성립한다 (2개의 영역의 반경 방향 폭을 합하면 잉곳의 반경과 실질적으로 동일함). 결과적으로, 일부 경우에서, 베이컨시 지배 영역의 반경 방향 폭은 잉곳의 반경의 적어도 약 5%, 10% 또는 20%일 수 있으며, 약 30%, 40%, 60%, 80% 또는 90%의 폭도 가능하다. 또한, 이러한 축대칭 영역은 잉곳의 일정 직경 부분의 적어도 약 10% 또는 20%의 길이까지 연장될 수 있으며, 적어도 약 30%, 40%, 60%, 80%, 90%, 95% 또는 심지어는 약 100%까지의 길이도 가능하다.

또한, 일반적으로, 응집된 인터스티셜 결함의 형성의 제어를 위하여 본 명세서에 기술된 프로세스는, 일부 경우에서는 베이컨시 지배 영역 내에서의 응집된 베이컨시 결함의 형성을 방지하는 데에도 이용될 수 있다.

산화 유도된 적층 결함

베이컨시 지배 영역과 관련하여, 이미 보고되어 있는 바와 같이 (예를 들어, PCT 특허 출원 PCT/US98/07356및 PCT/US98/07304와, 미국 특허 제5,919,302호 및 제6,254,672호 참조, 이들은 본 명세서에 참조로서 포함됨), 산소 유도된 적층 결 함 및 강화된 산소 클러스터링(enhanced oxygen clustering)의 밴드(band)는 전형적으로 V/I 경계의 바로 안쪽에서 발생하며, 산소 함유량이 증가할수록 이들도 보다 더 명백해진다는 점에 유의할 필요가 있다. 특정 이론에 구애됨이 없이, 일반적으로 적절한 열 조건에 노출될 때 산화 유도된 적층 결함을 유발할 수 있는 핵의 형성 또는 핵생성은, 약 1100℃보다 낮은 온도(예를 들어, 약 1050℃ 또는 1000℃)로부터 약 800℃ 보다 높은 온도(예를 들어, 약 850℃ 또는 900℃)까지의 온도 범위에서 발생하며, 핵생성이 발생하는 정확한 온도는 산소 농도에 따라 달라지는 것, 즉 핵생성은 단결정 실리콘 잉곳의 산소 함유량에 따라, 약 800℃로부터 약 1100℃까지의 온도 범위, 약 850℃로부터 약 1050℃까지의 온도 범위, 또는 약 900℃로부터 약 1000℃까지의 온도 범위에서 발생할 수 있는 것(일반적으로 보다 더 높은 농도에 대한 핵생성은 보다 더 높은 온도에서 발생하며, 그 역도 성립함)으로 믿어지고 있다.

응집된 고유 점결함 형성의 프로세스와 많이 유사하게, 핵생성이 발생하고 나면, 산소가 결정 격자를 통과하여 산소를 위한 "싱크"의 역할을 하는 핵생성 사이트까지 확산하는 데에 충분할 정도로 온도가 높은 한, 이러한 OISF(Oxidation Induced Stacking Fault) 핵의 성장은 계속될 것이다. 일반적으로, 이러한 확산은 약 700℃ 보다 높은 온도(예를 들어, 750℃, 775℃, 800℃)에 도달될 때까지 상업적으로 현실적인 기간 내에서 계속 발생할 것이다. 따라서, OISF 핵의 핵생성을 상한으로 하고 산소 이동을 하한으로 하는 온도 범위에서의 냉각 속도의 제어는, 이러한 핵들의 개수 및 크기가 제한될 수 있게 한다 (확산 및 성장에 보다 적은 기 간이 허용되는 경우에 급속 냉각은 보다 더 적은 핵이 형성되게 하며, 잉곳 세그먼트가 핵생성 온도를 통해 "퀀치"되는 경우에는 보다 더 적은 수의 핵을 형성하거나, 또는 실질적으로는 핵을 형성하지 않음).

전술한 바와 같이, 일부 경우에서, 산화 유도된 적층 결함의 형성을 유발하는 핵의 형성뿐만 아니라, 응집된 고유 점결함의 형성을 방지하기 위해, 퀀치 프로세스가 이용될 수 있다. 그러나, (ⅰ) (고유 점결함 농도를 임계 과포화 미만으로 억제하기 위해) 고유 점결함의 확산을 허용하도록, 예를 들어 약 1100℃ 또는 1050℃ 미만의 온도까지 저속 냉각이 채용되거나, (ⅱ) OISF 핵의 핵생성을 위한 온도 범위와 중첩되지 않거나 충분히 중첩되는 온도 범위에 걸쳐서만 퀀치 냉각이 채용되는 경우와 같이, 이러한 것이 달성되지 않는 경우에는, OISF 핵의 형성을 제어하기 위해 추가의 냉각 단계가 채용된다.

일반적으로, 이러한 추가의 냉각 단계는, 전술한 바와 같은 온도 범위(예를 들어, 약 1100℃ 내지 약 700℃, 약 1050℃ 내지 약 750℃, 또는 약 1000℃ 내지 약 800℃) 동안, OISF 핵의 형성을 제한하는 데에 충분한 속도로 잉곳 세그먼트를 냉각하는 것을 포함하여, 이러한 잉곳 세그먼트로부터 얻어진 웨이퍼가 산화 유도된 적층 결함의 형성에 충분한 조건 하에 있을 때에, 약 50/㎠ 미만, 바람직하게는 약 40/㎠ 미만, 더 바람직하게는 약 30/㎠ 미만, 더 바람직하게는 약 20/㎠ 미만(예를 들어, 약 15/㎠ 또는 10/㎠)의 OISF 농도를 가질 수 있게 한다. 그러나, 가장 바람직하게는, OISF 핵의 형성은, 잉곳 세그먼트로부터 얻어진 웨이퍼가 산화 유도된 적층 결함을 실질적으로 포함하지 않도록 충분히 제한 또는 제어된다.

본 명세서에서, "산화 유도된 적층 결함을 실질적으로 포함하지 않는"이라는 표현, 또는 그 유사 표현은, 본 기술 분야에 통상적인 수단에 의한 그러한 결함의 현재 검출 한계보다 낮은 농도(예를 들어, 약 5/㎠ 또는 약 3/㎠ 미만)를 의미하는 것임에 유의할 필요가 있다.

또한, 산화 유도된 적층 결함의 형성을 유발하는 데에 충분한 정확한 조건은 웨이퍼 샘플마다 다를 수 있지만, 일반적으로 본 기술 분야에서, 이러한 열 산화 프로세스를 위한 조건은, 전형적으로 건조 산소, 습윤 산소 또는 증기 내에서 900℃ 내지 1200℃ 범위의 온도에서 일정 기간(예를 들어, 약 1시간, 2시간, 4시간, 8시간, 10시간 또는 그 이상) 동안 웨이퍼를 가열하는 것을 포함하는 것으로 알려져 있다는 점에 유의할 필요가 있다. 예를 들어, 약 800℃에서 약 4시간 동안 어닐링한 후, 약 1000℃에서 약 16시간 동안 어닐링하는 것을 포함하는 통상적인 산소 응집물 열 처리도, 이러한 결함의 형성을 유발할 수 있다.

이러한 결과는, 전형적으로 이 온도 범위 동안 적어도 약 1℃/분의 속도로 잉곳 세그먼트를 냉각시킴으로써 달성될 수 있는데, 여기에서, 냉각 속도는, 예를 들어 실리콘의 산소 함유량에 따라, 적어도 약 1.5℃/분, 2℃/분, 2.5℃/분, 3℃/분 또는 그 이상(예를 들어, 약 5℃/분, 약 10℃/분, 또는 그 이상)일 수 있다. 더 상세하게는, 이러한 관점에서 볼 때, 원하는 결과를 얻는 데에 필요한 냉각 속도는 적어도 부분적으로는 실리콘의 산소 함유량에 의존한다는 점에 유의할 필요가 있다. 예를 들어, 전형적으로, 약 11 내지 약 14.5 ppma(parts per million atomic, ASTM 표준 F-121-83) 범위의 산소 함유량에 대하여, 적어도 약 1℃/분, 1.5℃/분 또는 약 2℃/분의 속도가 필요할 수 있는 반면에, 약 14.5 내지 약 18 ppma 범위의 산소 함유량에 대하여, 적어도 약 2℃/분, 2.5℃/분, 3℃/분 또는 그 이상의 속도가 필요할 수 있다.

그러나, 일부 경우에 있어서, 산화 유도된 적층 결함의 형성을 유발하는 핵의 존재를 분해 또는 변경하기 위해, 웨이퍼는 다른 프로세스 이전에(예를 들어, 산화 유도된 적층 결함이 형성되는 산화 처리에 속하기 전에) 열 어닐링될 수 있다는 점에 유의할 필요가 있다. 다르게 말하면, 본 발명의 프로세스는, 전술한 바와 같은 OISF 농도를 갖는 실리콘 웨이퍼의 형성을 위해, 잉곳 세그먼트가 성장되고 그로부터 웨이퍼가 얻어지고 난 후, 산화 처리 되기 전에, 열 어닐링 단계를 추가적으로 포함할 수 있다.

이러한 열 어닐링, 또는 급속 열 어닐링은, 예를 들어, 미국 특허 제5,994,761호 및 제6,336,968호와, PCT 출원 PCT/US99/19301 및 PCT/US99/24068(이들 모두 본 명세서에 참조로서 포함됨)에 기술된 것과 같은 방법뿐만 아니라, 본 명세서에 기술된 다수의 상이한 수단(예를 들어, B-결함의 분해에 관한 논의 참조)에 의해 수행될 수 있다. 일반적으로, 이러한 처리는 적어도 약 950℃, 1000℃, 1100℃, 1200℃ 또는 그 이상(예를 들어, 약 1250℃ 내지 약 1270℃)의 온도까지, 채용되는 온도와 분해될 핵의 크기 및/또는 개수에 따라, 수 초(예를 들어, 2, 4, 6, 8), 수십 초(예를 들어, 10, 20, 30, 40) 또는 수 분 동안, 웨이퍼를 가열하는 것을 포함할 수 있다. 그러나, 다르게는, 예를 들어 미국 특허 제5,994,761호에 기재되어 있는 바와 같이, 웨이퍼는 예를 들어 전형적으로 약 1300℃를 초과하지 않는 온도(예를 들어, 약 1250℃, 1225℃ 또는 1200℃의 온도)까지 급속하게(예를 들어, 적어도 1℃/초의 속도로) 가열될 수 있다.

추가 재료의 특징/한계:

탄소 함유량

단결정 실리콘 내에 불순물로서 존재할 때의 치환 탄소는 산소 응집물 핵생성 중심의 형성을 촉진시키는 능력을 갖는다. 그러므로, 이러한 이유 및 다른 이유들로 인해, 단결정 실리콘 잉곳은 낮은 탄소 농도를 갖는 것이 바람직하다. 즉, 단결정 실리콘 내의 탄소 농도는, 본 기술 분야에 알려져 있는 수단에 의해 결정될 때, 바람직하게는 약 5 ×10¹⁶ 원자/㎠ 미만, 더 바람직하게는 약 1 ×10¹⁶ 원자/㎠ 미만, 더 바람직하게는 약 5 ×10¹⁵ 원자/㎠ 미만이다.

라이트 점결함/게이트 산화 완전도

본 프로세스는, 예를 들면 약 0.12 미크론 이상의 크기(즉, 유효 직경)를 갖는 라이트 점결함(light point defect, LPD)의 표면 개수가 본 기술 분야에 알려져 있는 수단에 의해 결정될 때, 웨이퍼 당 약 75, 50, 25 또는 10 미만인 것을 포함하여, 현저하게 개선된 성능을 갖는 실리콘 웨이퍼의 형성을 가능하게 한다. 또한, 본 프로세스는 적어도 약 70% 또는 75%, 일부 경우에서는 80%, 85%, 90% 또는 그 이상일 수도 있는 게이트 산화 완전도(GOI) 통과율(pass rate)을 갖는 웨이퍼의 형성을 가능하게 한다.

응용예

본 발명에 따라 성장된 잉곳으로부터 슬라이스된 웨이퍼는 에피텍셜층이 적층될 기판으로서 사용되기에 적합하다는 점에 유의할 필요가 있다. 에피텍셜 적층은 본 기술 분야의 통상적인 수단에 의해 수행될 수 있다.

또한, 본 발명에 따라 성장된 잉곳으로부터 슬라이스된 웨이퍼는 SOI(semiconductor on insulator) 구조(예를 들어, SIMOX 또는 본딩된 응용예)를 위한 기판으로서 이용되기에 적합하다. SOI 합성은 예를 들어 Iyer 등의 미국 특허 제5,494,849호에 기재되어 있는 바와 같이 형성될 수 있다. 이러한 웨이퍼는 기판 웨이퍼 또는 디바이스 층과 같은 응용예에서도 이용될 수 있다.

또한, 본 발명에 따라 제조된 웨이퍼는, 유럽 특허 출원 제503,816 A1호에 기재된 처리와 같은 수소 또는 아르곤 어닐링 처리와 함께 이용되는 데에 적합하다는 점에 유의할 필요가 있다.

결정 인상 장치:

본 발명의 프로세스는, 일반적으로 상업적으로 입수 가능하며 본 기술 분야의 통상적인 수단을 이용하여 설계된 기기를 사용하여 수행될 수 있다. 그러나, 이하에서는, 본 발명에 이용되는 데에 특히 적합한 결정 인상 장치의 하나의 신규한 실시예에 대하여 설명한다.

도면들, 특히 도 3을 참조하면, 본 발명의 방법을 수행하기 위한 결정 인상기는 도면 부호 22에 의해 그 전체가 지칭된다. 결정 인상기(22)는, 하부 결정 성장 챔버(26) 및 상기 성장 챔버보다 더 작은 가로 치수를 갖는 상부 인상 챔버(28)를 갖는 내부를 고립시키기 위한, "24"로 총칭되는 수냉 하우징(water cooled housing)을 포함한다. 서셉터(32) 내에 장착된 석영 도가니(30)는 원통형 측벽(34)을 포함하며, 그로부터 단결정 실리콘 잉곳 I가 성장되는 용융된 반도체 원재료 M을 포함한다. 서셉터(32)는 서셉터 및 도가니(31)를 길이 방향의 중심축 X에 대하여 회전시키기 위한 턴테이블(36) 상에 실장된다. 또한, 잉곳 I이 성장되고 원재료가 용융체로부터 제거될 때 용융된 원재료 M의 표면을 대체적으로 일정한 액위로 유지하기 위해, 도가니(30)는 성장 챔버(26) 내에서 상승될 수 있다. 저항 가열기(38)는, 도가니(30)를 가열하여 도가니 내의 원재료 M를 용융시키기 위해 도가니를 둘러싼다. 가열기(38)는 외부 제어 시스템(도시되지 않음)에 의해 제어되어, 전반적인 인상 프로세스 동안 용융된 원재료 M의 온도가 정확하게 제어되게 한다.

인상 기구는 인상 축(pull shaft, 40)을 포함하며, 상기 인상 축(41)은 자신을 상승, 하강 및 회전시킬 수 있는 기구(도시되지 않음)로부터 하향 연장되어 있다. 결정 인상기(22)는 인상기의 유형에 따라 축(40) 대신에 인상 와이어(도시되지 않음)를 가질 수 있다. 인상 축(40)의 끝단에는, 단결정 잉곳 I을 성장시키는 데에 이용되는 시드 결정 C을 보유하는 시드 결정 척(seed crystal chuck, 42)이 있다. 도 3에서 인상 축(40)은 그 상단 및 척(42)에 연결된 부분이 생략되어 표시 되어 있다. 성장 중인 잉곳 I에서, 인상 기구는 시드 결정 C이 용융된 원 재료 S의 표면에 접촉할 때까지, 시드 결정을 하강시킨다. 일단 시드 결정 C이 용융하기 시작하고 나면, 인상 기구는 성장 챔버(26) 및 인상 챔버(28)를 통해 시드 결정을 천천히 상승시켜, 단결정 잉곳 I를 성장시킨다. 인상 기구가 시드 결정 C을 회전시키는 속도 및 인상 기구가 시드 결정을 상승시키는 속도(즉, 인상 속도 v)는 외부 제어 시스템에 의해 제어된다. 이하에 보다 상세하게 설명되는 것을 제외한 결정 인상기(22)의 일반적인 구성 및 동작은 본 기술 분야의 숙련된 기술자들에게 잘 알려져 있으므로, 더 이상 설명되지 않을 것이다.

열 차폐 어셈블리(50)는 성장 챔버(26) 내에서 용융된 원재료 M 위에 실장되고, 잉곳이 원재료로부터 인상될 때 잉곳 I를 둘러싸기 위한 크기 및 형상을 갖는 중심 개구(51)를 갖는다. 열 차폐 어셈블리(50)는 동일 축방향으로 배치된 내부 반사기(54)와 외부 반사기(56) 사이에 포함된 절연층(52)을 포함한다. 외부 반사기(56)는 일반적으로 원뿔 형상이며, 반사기의 상단(60)으로부터 반경 방향으로 외향 연장하는 환형 플랜지(annular flange, 58)를 갖는다. 플랜지(58)는 열 차폐 어셈블리(50)를 지지하기 위해 성장 챔버 내에 배치된 환형 지지 링(62) 위에 장착된다. 외부 반사기(56)는 환형 플랜지(58)로부터 안쪽을 향해 내려가는 경사를 가지며, 도가니(30) 내로 용융체 표면 위의 위치까지 하향 연장되므로, 외부 반사기는 도가니 측벽(34)과 성장 중인 잉곳 I 사이에 적어도 부분적으로 삽입되게 된다. 외부 반사기(56)는, 잉곳이 열 차폐 어셈블리(50)를 통과할 때, 도가니 측벽(34)으로부터 방사된 열을 잉곳 I로부터 아래 방향으로 멀어지게 하고, 대류적인 공기 흐 름이 도가니(30) 내부로부터 상승될 때 외측으로 향하게 한다.

제2, 또는 하부 환형 플랜지(64)는 외부 반사기(56)의 저부로부터 반경 방향으로 내향 연장하여, 열 차폐 어셈블리(50)의 저부를 정의한다. 환형 지지 레지(annular support ledge, 68)는, 이하에 더 설명되는 바와 같이, 내부 반사기(54)를 지지하기 위해 하부 플랜지(64)의 내측 주변 에지로부터 수직 방향으로 상측으로 연장된다. 외부 반사기(56)는 바람직하게는 흑연 재료로 구성되고, 더 바람직하게는 실리콘 카바이드 코팅된 흑연으로 구성된다. 외부 반사기(56)는 열 차폐 어셈블리(50)의 중심 개구(51)를 정의하는 중심 개구(72)를 갖는다.

또한, 내부 반사기(54)는 테이퍼된 주요 부분(80), 및 상기 테이퍼된 주요 부분(80)의 저부로부터 대체적으로 수직 방향으로 하향 연장하는 장착부(82)를 가지며, 대체적으로 원뿔 형상이다. 도 3에 도시된 바와 같이, 내부 반사기(54)의 장착부(82)는 외부 반사기(56)의 지지 레지(68) 상에 장착하기 위한 장착부의 상단으로부터 대체적으로 반경 방향으로 내향 연장되는 환형 립(annular lip, 84)을 포함한다. 따라서, 내부 반사기(54)는 외부 반사기(56)의 지지 레지(68) 상에 놓여 있게 되며, 내부 반사기의 장착부(80)의 저부는 외부 반사기의 하부 플랜지(64)보다 약간 상측에서 이격되어 있다.

내부 반사기(54)의 테이퍼된 주요 부분(80)은 장착부(82)로부터 바깥쪽을 향해 위로 올라가는 경사를 갖는다. 내부 반사기(54)의 상단은 외부 반사기(56)의 상부 플랜지(58)와 대체적으로 동일 평면으로 정렬된다. 바람직한 실시예에서는, 내부 반사기의 립(84)이 외부 반사기의 레지(68) 상에 장착되는 위치에서만 내부와 외부 반사기가 접촉하도록, 내부 반사기(54)의 테이퍼된 주요 부분(82)은 외부 반사기(56)로부터 반경 방향으로 조금 이격되어 있다. 이와 같은 이격은, 인상기의 동작 동안 가열될 때, 외부 반사기(56)가 내부 반사기(54)를 속박하거나 압축하지 않고서 팽창될 수 있게 한다. 이와 같이 내부 반사기(54)를 외부 반사기(56)로부터 이격시키면, 외부 반사기로부터 내부 반사기로 전달되는 열의 양이 감소된다. 도 3에 도시된 실시예에서, 외부 반사기(56)는 내부 반사기와 외부 반사기 사이에 환형 절연 챔버(86)를 정의하는 형상을 갖는다. 내부 반사기(54)의 한 부분을, 외부 반사기(56)로부터 내부 반사기로의 열 전도로부터 더 절연시키기 위해, 낮은 열 전도율을 갖는 재료로 이루어진 절연체(52)가 절연 챔버(86) 내에 포함된다. 내부 반사기(54)는 외부 반사기와 동일한 재료로 구성되는 것이 바람직하다. 그러나, 내부 및 외부 반사기(54, 56)는 본 발명의 범위를 벗어나지 않고서 다른 유사한 재료로 이루어질 수 있다.

도 3에 도시되고 위에서 설명된 열 차폐 어셈블리(50)는 미국 특허 제6,197,111호에 기재된 것과 실질적으로 동일하며, 상기 특허는 본 명세서에 참조로서 포함된다.

도 3을 더 참조하면, 결정 인상기(22)는, 인상 챔버(28)의 저부에 인접하여 결정 인상기 하우징(24) 상에 실장되며 성장 챔버(26) 내로 열 차폐 어셈블리(50) 위에까지 하향 연장되는, "100"으로 총칭되는 냉각 시스템을 더 포함한다. 냉각 시스템(100)은 내부 패널(104), 상기 내부 패널로부터 반경 방향으로 바깥쪽에 대체적으로 평행하게 이격된 외부 패널(106), 및 내부 챔버(112)를 정의하도록 서로 에 대해 상대적으로 배치된 저부(108) 및 최상부(110)를 갖는 원통형 하우징(102)을 포함한다. 결정 인상 하우징(24) 내의 뷰 포트(view port, 90)를 통해 냉각 시스템과 열 차폐 어셈블리 사이에서 성장 중인 잉곳 I을 볼 수 있도록 하고, 공급 튜브[feed tube, 도시되지 않음, 공급 튜브 포트(92)에서 결정 인상 하우징에 실장됨]가 하우징과 열 차폐 어셈블리 사이에서 이동하여 도가니(30) 위에 위치되어 용융되지 않은 다결정 실리콘을 도가니에 공급할 수 있도록 하기 위해, 하우징(102)의 저부(108)는 열 차폐 어셈블리(50)의 최상단 위에 충분히 이격된다. 예를 들어, 냉각 시스템 하우징(102)의 저부(108)와 열 차폐 어셈블리(50)의 최상단 사이의 간격은 약 1 내지 2 인치이다. 냉각 튜브(114)는 냉각 시스템 하우징(102)에 의해 정의된 내부 챔버(112) 내에 배치되며, 냉각 튜브의 턴(turn, 116)은 하우징의 내부 패널(116)을 밀착하여 감싸는 코일 구성을 갖는다. 냉각 튜브(114)는, 냉각 튜브의 턴(104)이 하우징의 외부 패널(106)과도 밀착하도록 냉각 시스템 하우징(102)에 대해 상대적인 크기를 갖는다.

118로 총칭되는 냉각 시스템(110)의 어댑터 링(adapter ring)은, 대체적으로 인상 챔버(28)의 저부에서 결정 인상 하우징(24)에 장착되어, 인상 하우징 내에 냉각 시스템을 고정시키도록 구성된다. 어댑터 링(118)은 냉각 시스템 하우징(102)의 외부 패널(106) 보다 약간 아래에서 외부 패널로부터 반경 방향으로 바깥쪽을 향하여 연장하는 플랜지 부재(120)를 포함한다. 환형 플리넘(annular plenum, 122)은 플랜지 부재(120) 내부에서 연장되어 냉각 유체가 그를 통해 흐르게 함으로써 어댑터 링(118)을 냉각시키게 한다. 냉각 시스템 하우징(102)의 외부 패 널(106) 내의 개구(124)는 환형 플리넘(122)과 냉각 시스템 하우징의 내부 챔버(112) 사이에 유체 및 기계적인 소통을 제공한다. 주입구(126)는, 적절한 도관(도시되지 않음)을 통한 냉각 유체의 공급원(도시되지 않음)으로의 연결을 제공하여 물과 같은 냉각 유체를 냉각 시스템(110) 내로 받아들이기 위해, 환형 플리넘(122)으로부터 플랜지 부재(120)를 통해 반경 방향으로 외향 연장된다. 또한, 배출구(128)는 다른 도관(도시되지 않음)과의 접속을 제공하여, 냉각 시스템(100)으로부터 냉각 유체를 배출시키기 위해, 환형 플리넘(122)으로부터 플랜지 부재(120)를 통해 반경 방향으로 외향 연장된다.

도 4 및 도 5에 도시되어 있는 바와 같이, 냉각 튜브(114)의 최상위 턴(116a)은 개방되며, 냉각 튜브 내로 냉각 유체를 받아들이기 위해 어댑터 링(118)의 주입구(126) 내에 수용된다. 냉각 튜브(114)의 턴(116)은, 냉각 유체를 냉각 튜브를 통해 아래로 지향시키기 위해, 냉각 시스템 하우징(102)의 내부 챔버(112) 내에서 아래쪽으로 감겨진다. 그리고, 냉각 튜브(114)의 최하위 턴(116b)도 개방되어, 냉각 유체가 대체적으로 냉각 시스템 하우징(102)의 내부 챔버(112)의 저부에서 냉각 튜브로부터 챔버로 배출되게 한다. 배플(130, 도 6)은 내부 챔버(112) 내에서 하우징(102)의 저부(108)에 연결되며, 냉각 튜브로부터 배출된 냉각 유체가, 냉각 튜브가 아래쪽으로 감긴 방향에 반대되는 방향으로 최하위 턴 아래를 흐르도록 하기 위해, 냉각 튜브(114)의 최하위 턴(116b)의 개방단에 대향하는 대체적으로 오목한 표면(132)을 갖도록 구성되고 배치된다.

하우징(102), 냉각 튜브(113) 및 어댑터 링(118)을 포함하는 도시된 실시예 의 냉각 시스템(100)은 강철(steel)로 구성된다. 냉각 튜브(114)는, 예를 들어 냉각 시스템 하우징(102)의 내부 패널(104)의 전체 또는 일부를 감싸는 환형 링(도시되지 않음) 또는 다른 플리넘 구조(도시되지 않음)로서 형성되는 것과 같이, 본 발명의 범위를 벗어나지 않고서 코일 구성이 아닌 다른 구성으로 형성될 수 있음을 예상할 수 있다.

냉각 시스템(100)을 구성하는 바람직한 방법에서, 하우징(102)의 내부 패널(104), 저부(108) 및 최상부(110)는 함께 용접 등에 의해 서로 연결된다. 냉각 튜브(114)는 내부 패널(104) 둘레에 밀착하여 감겨지고, 용접 등에 의해 내부 패널에 고정된다. 그리고, 외부 패널(106)은 냉각 튜브(114) 둘레에 밀착하여 배치되며, 외부 패널 내의 개구(124)는 냉각 튜브의 최상위 턴(116a)의 개구에 들어맞게 된다. 그리고, 외부 패널(106)은 용접 등에 의해 냉각 시스템 하우징(102)의 최상부(110) 및 저부(108)에 연결되어, 하우징의 내부 챔버(112)를 정의한다. 마지막으로, 어댑터 링(118)은 용접 등에 의해 냉각 시스템 하우징(102)의 외부 패널(106)에 고정되며, 이 때 어댑터 링의 주입구(126)는 냉각 튜브(114)의 최상위 턴(116a) 내의 개구와 유체 소통된다.

냉각 시스템(100)의 동작에서, 냉각 유체는 냉각 유체의 공급원으로부터 어댑터 링(118)의 주입구(126)를 통해 냉각 시스템 내로 받아들여진다. 냉각 유체는 냉각 튜브(114)의 최상위 턴(116a) 내로 흘러들어가고, 하우징(102)의 내부 챔버(112) 내의 냉각 튜브를 통해 아래로 흐른다. 냉각 튜브(114)가 하우징(102)의 내부 패널(104)과 밀착 관계에 있기 때문에, 내부 패널과 냉각 튜브 내의 냉각 유 체 사이에 전도성의 열 전달이 발생하여, 내부 패널을 냉각시킨다. 냉각 유체가 냉각 튜브(114)의 최하위 턴(116b)에 도달할 때, 냉각 튜브 밖으로 흘러나가고 최하위 턴의 개방단에 인접하여 배치된 배플(130)에 대향하게 된다. 배플(130)의 오목한 표면(132)은, 냉각 튜브를 통해 아래 방향으로 흐르는 냉각 유체에 반대되는 방향으로, 냉각 유체가 냉각 튜브(114)의 최하위 턴(116b)의 아래를 흘러가게 한다. 그 결과, 냉각 유체는 대체적으로 냉각 튜브(114)의 턴(116)들 사이의 공간 내에서, 하우징(102)의 내부 챔버(112)를 통해 되돌아 흘러간다. 냉각 유체는 외부 패널(106)의 개구(124)를 통해 하우징(102)으로부터 흘러나간 다음, 어댑터 링(118)의 환형 플리넘(122)으로 흘러들어간다. 냉각 유체는 어댑터 링(118)의 배출구(128)를 통해 냉각 시스템(101)으로부터 배출될 때까지, 환형 플리넘(112)을 통해 흐르게 된다.

응집 결함의 검출

응집 결함은 다수의 상이한 방법에 의해 검출될 수 있다. 예를 들어, 플로우 패턴 결함(flow pattern defect) 또는 D-결함은 전형적으로 단결정 실리콘 샘플을 세코 에치액(Secco etch solution)으로 약 30분 동안 선택적으로 에칭한 후, 현미경 조사하는 것에 의해 검출될 수 있다 [예를 들어, H. 야마구치 등의 Semicond. Sci. Technol. 7, A135(1992) 참조]. 응집된 베이컨시 결함의 검출을 위한 표준이긴 하지만, 이 프로세스는 A-결함을 검출하는 데에도 이용될 수 있다. 이 기술이 이용되는 경우, 이러한 결함이 존재하면, 샘플 표면 상에 큰 구멍(pit)으로 나타난 다.

또한, 응집된 고유 점결함은, 열 공급시에 단결정 실리콘 매트릭스로 확산할 수 있는 금속을 사용하여 이 결함을 데코레이션(decoration)함으로써 시각적으로 검출될 수 있다. 특히, 웨이퍼, 슬러그(slug) 또는 슬랩(slab)과 같은 단결정 실리콘 샘플에 대해서는, 먼저 질산 구리의 농축액과 같이 이 결함을 데코레이션할 수 있는 금속을 함유하는 조성물로 샘플의 표면을 코팅함으로써, 그러한 결함의 존재 여부에 관하여 시각적으로 조사할 수 있다. 그 다음, 금속을 샘플 내로 확산시키기 위해, 코팅된 샘플은 약 900℃ 내지 약 1000℃의 온도로 약 5분 내지 약 15분 동안 가열된다. 그 다음, 열처리된 샘플은 실온으로 냉각되고, 그 결과 금속은 임계적으로 과포화되게 되며, 샘플 매트릭스 내의 결함이 존재하는 사이트에서 응집한다.

냉각 후, 표면 잔여물 및 응집물을 제거하기 위해, 약 8 내지 약 12분 동안 브라이트 에칭 용액(bright etch solution)으로 샘플을 처리함으로써, 샘플은 먼저 비결함 묘사 에칭(non-defect delineating etch) 처리된다. 전형적인 브라이트 에치 용액은 약 55% 질산(중량으로 70% 용액), 약 20% 불화 수소산(중량으로 49% 용액), 및 약 25% 염화 수소산(농축액)을 포함한다.

그 다음, 샘플은 탈이온화된 물(deionized water)로 세정되고, 그 샘플을 약 35 내지 약 55분 동안 세코 또는 라이트(Wright) 에치 용액에 침적시킴으로써 또는 처리함으로써 제2 에칭 단계에 속하게 된다. 전형적으로, 샘플은 약 1:2 비율로 0.15M의 중크롬산 칼륨(potassium dichromate)과 불화 수소산(중량으로 49% 용액) 을 포함하는 세코 에칭 용액을 이용하여 에칭될 것이다. 이 에칭 단계는 존재할 수 있는 응집 결함을 드러내거나 또는 묘사하는 역할을 한다.

이러한 "결함 데코레이션" 프로세스의 다른 실시예에서, 단결정 실리콘 샘플은 금속 함유 조성물을 도포하기 전에, 열 어닐링된다. 전형적으로, 샘플은 약 3 시간 내지 약 5시간 동안 약 850℃ 내지 약 950℃ 범위의 온도로 가열된다. 이러한 실시예는 B-형 실리콘 셀프-인터스티셜 응집 결함의 검출에 특히 바람직하다. 특정 이론에 구애됨이 없이, 이 열처리는 B-결함을 안정화시키고 성장시켜, 보다 쉽게 데코레이션되고 검출될 수 있게 하는 것으로 믿어진다.

응집된 베이컨시 결함은, 전형적으로 다른 에칭 기술보다 더 낮은 결함 밀도 검출 한계를 갖는, 레이저 산란 토모그래피(laser scattering tomography)와 같은 레이저 산란 기술을 이용하여서도 검출될 수 있다.

일반적으로, 응집 결함을 갖지 않는 인터스티셜 및 베이컨시 지배 물질의 영역은, 전술한 구리 데코레이션 기술에 의해, 서로에 대하여, 또한 응집 결함을 포함하는 다른 물질로부터 구별될 수 있다. 결함이 없는 인터스티셜 지배 물질의 영역은 에칭에 의해 드러나는 데코레이션된 피처(feature)를 포함하지 않는 반면에, (전술한 바와 같은 고온의 산소 핵 분해 처리 전의) 무결함의 베이컨시 지배 물질의 영역은 산소 핵의 구리 데코레이션으로 인해 작은 에치 구멍을 포함한다.

산화 유도된 적층 결함의 검출:

산화 유도된 적층 결함의 검출은 본 기술 분야에 통상적인 수단을 이용하여 달성될 수 있다. 그러나, 일반적으로, 이 방법은 데코레이션 에치(예를 들어 라이트 에치)후에 실리콘 웨이퍼 표면을 증기 산화(steam oxidation)하는 것을 포함한다. 그 다음에, 웨이퍼는 현미경[예를 들어, 노마르스키(Normarski)]으로 검사되며, 적층 결함이 계수된다.

정의:

본 명세서에서, 아래의 문구 또는 용어는 다음과 같은 의미를 갖는다: "응집된 고유 점결함" 또는 간단히 "응집 결함"은 (ⅰ) 베이컨시가 응집하여 D-결함, 플로우 패턴 결함, 게이트 산화 완전도 결함, 결정 기원의 입자 결함(crystal originated particle defect), 결정 기원의 라이트 점결함(crystal originated light point defect), 및 다른 베이컨시 관련 결함을 생성하게 하는 반응, 또는 (ⅱ) 셀프-인터스티셜이 응집하여, A-결함, 전위 루프 및 네트워크, 및 다른 셀프-인터스티셜 관련 결함을 생성하게 하는 반응에 의해 발생된 결함을 의미한다. "응집된 인터스티셜 결함"은 실리콘 셀프-인터스티셜 원자가 응집하게 하는 반응에 의해 발생된 응집된 고유 점결함을 의미한다. "응집된 베이컨시 결함"은 결정 격자 베이컨시가 응집하게 하는 반응에 의해 발생된 응집된 베이컨시 점결함을 의미한다. "반경"은 웨이퍼 또는 잉곳의 중심 축으로부터 주변 에지까지에서 측정된 거리를 의미한다. "응집된 고유 점결함을 실질적으로 포함하지 않는"은 이러한 결함들의 검출 한계(현재 약 10³결함/㎤임)보다 적은 응집 결함의 농도(또는 크기)를 의 미한다. "V/I 경계"는 베이컨시 지배로부터 셀프-인터스티셜 지배로 물질이 변화하는, 잉곳 또는 웨이퍼의 반경(또는 축) 상의 위치를 의미한다. 그리고, "베이컨시 지배" 및 "셀프-인터스티셜 지배"는 고유 점결함이 각각 지배적으로 베이컨시이거나 셀프-인터스티셜인 물질을 의미한다.

------------------------------

아래의 예들이 나타내는 바와 같이, 본 발명은 그로부터 웨이퍼가 슬라이스될 수 있는 단결정 실리콘 잉곳을 제조하기 위한 프로세스를 제공하며, 그 프로세스에서, 잉곳이 초크랄스키 법에 따라 응고점으로부터 냉각될 때, 잉곳의 일정 직경 부분의 인터스티셜 지배적인 축대칭 영역 내에서 고유 점결함의 응집의 형성이 방지되고, 베이컨시 지배적인 축대칭 영역 내에서 OISF 핵 및 선택적으로는 응집 결함의 형성이 방지된다.

이 예들은 단지 설명을 위한 것으므로, 제한적인 의미로 해석되어서는 안된다는 점에 유의할 필요가 있다.

예

본 발명에 따라, 약 200㎜의 직경을 갖는 일련의 단결정 실리콘 잉곳이 초크랄스키 법에 따라 성장되었으며, 일련의 단결정 실리콘 잉곳 중 일부는 응고된 잉곳을 냉각하기 위한 추가의 장치를 갖지 않는 결정 인상기 내에서 성장되었고, 다른 일부는 그러한 추가의 장치를 갖는 결정 인상기(예를 들어, 전술한 바와 같이, 인상기의 전이 영역 내에 위치한 냉각 재킷을 갖는 결정 인상기) 내에서 성장되었다. 각 잉곳은, 실질적으로 응집 결함을 포함하지 않으며 베이컨시 지배적인 축대 칭 영역과 동심 상에 있는 인터스티셜 지배적인 축대칭 영역을 포함하는 세그먼트를 갖도록, 일반적으로 동일한 성장 조건을 이용하여 성장되었다(각 잉곳마다의 각각의 축대칭 영역의 폭은 거의 동일함). (전술한 냉각 매커니즘에 더하여) 성장되고 분석된 잉곳들, 또는 잉곳 세그먼트들 간에서의 유일한 중요한 차이는 실리콘의 산소 함유량이었다 (산소 함유량은 냉각되지 않은 잉곳에 대해서는 약 13.5 내지 약 15.7 PPMA의 범위이고, 냉각된 잉곳에 대해서는 약 12 내지 약 16.8 PPMA임).

잉곳 성장에 후속하여, 분석될 세그먼트는 웨이퍼로 슬라이스되었으며, 그 다음으로 각 웨이퍼는 열 어닐링(그에 의해 산소 응결핵이 안정화된 후 성장됨)된 후, 산화 유도된 적층 결함을 형성하기 위해 산화 처리되었다. 마지막으로, 최종 웨이퍼는 본 명세서에 기술된 바와 같이 OISF 결함의 존재 여부에 대하여 조사되었다.

이제, 도 7을 참조하면, 냉각 재킷 또는 디바이스가 없으므로 OISF 핵이 형성 및 성장되는 온도 범위에서의 급속 냉각이 없는 결정 인상기 내에서 성장된 단결정 실리콘 잉곳으로부터의 잉곳 세그먼트로부터 얻어진 웨이퍼들에 의한 결과가 제공된다. 얻어진 웨이퍼의 일부는 약 750℃로 가열되는 "정상적인" 급속 열 어닐링("RTA") 처리에 속했으며, 나머지 웨이퍼는 약 1235℃의 온도까지 급속하게 가열되는 미국 특허 제5,994,761호에 기재된 것과 같은 RTA에 속했다.

이 결과들로부터 알 수 있는 바와 같이, 고온 RTA가 없는 경우, 약 11 PPMA를 초과하는 모든 산소 농도에 대하여 OISF 밴드가 존재한다. 더 상세하게는, 결과는 (ⅰ) 저온 RTA가 이용되는 경우, 약 10/㎠ 미만의 OISF 농도를 보장하기 위해 급속 냉각이 필요하고, (ⅱ) 고온 RTA가 이용 가능한 경우, 약 10/㎠ 미만의 OISF 농도가 얻어질 것을 보장하기 위한 목적으로, 약 14.5 PPMA까지의 산소 농도에 대해서는 일반적으로 저속 냉각이 허용될 수 있으며, (ⅲ) 고온 RTA가 이용 가능하더라도, 본 발명의 일부 바람직한 실시예(즉, 매우 낮은 OISF 농도)에 대해서는, 산소 농도가 특정 임계치(예를 들어, 약 14 또는 14.5 PPMA)보다 높게 증가할 때에는, (전술한 바와 같은) 핵심 온도 범위 내에서 잉곳 세그먼트의 냉각 속도를 증가시키기 위한 소정의 수단없이는 충분하지 않다는 것을 나타내고 있다. RTA 온도가 높을수록 더 효과적이지만, 이용될 수 있는 최대 온도에는 현실적인 한계가 있다(예를 들어, 재료가 속할 수 있는 최대 온도가 얼마나 높은지, 또는 현재 입수 가능한 어닐링기가 얼마나 높은 온도까지 갈 수 있는지에 따라).

이제, 도 8을 참조하면, 냉각 재킷 또는 디바이스를 가지므로 OISF 핵이 형성 및 성장되는 온도 범위에서의 급속 냉각을 갖는 결정 인상기 내에서 성장된 단결정 실리콘 잉곳으로부터의 잉곳 세그먼트로부터 얻어진 웨이퍼로들에 의한 결과가 제공된다. 얻어진 웨이퍼의 일부는 약 750℃로 가열되는 "정상적인" RTA 처리에 속했으며, 나머지 웨이퍼는 한 경우에서는 약 1200℃, 다른 경우에서는 약 1235℃의 온도까지 급속하게 가열되는 미국 특허 제5,994,761호에 기재된 것과 같은 RTA에 속했다.

이 결과에 대해 몇가지가 관찰되었다. 특히 (ⅰ) (전술한 바와 같은) "정상적인" 저온 어닐링을 이용한 경우, 약 14.7 PPMA의 산소 함유량에 도달할 때까지, 웨이퍼는 약 5/㎠ 미만의 OISF 함유량을 가졌고, 약 15 PPMA의 산소 함유량에 도달 할 때까지, 웨이퍼는 약 10/㎠ 미만의 OSF 함유량을 가졌으나, (ⅱ) 약 1200℃ 또는 1235℃의 RTA를 이용한 경우에는, 산소 함유량이 약 16.7 PPMA 정도로 높을 때에도 약 5/㎠, 심지어는 약 3/㎠ 미만의 OISF 함유량을 얻을 수 있었다.

상기로부터 볼 때, 제어된 냉각은, 보다 더 높은 산소 함유량에서도 현저하게 낮은 OISF 함유량을 갖는 웨이퍼가 얻어질 수 있게 한다. 또한, 제어된 냉각을 이용하지 않더라도, OSF 함유량을 감소시키기 위해 RTA 프로세스가 이용되어, 다른 경우에서보다 높은 산소 함유량을 갖는 허용 가능한 실리콘의 형성을 가능하게 한다.

Claims

단결정 잉곳을 생성하기 위한 결정 인상기에 있어서,

용융된 반도체 원 재료를 보유하는 도가니;

상기 도가니와 열 소통되어, 상기 도가니에 의해 보유되는 상기 반도체 원 재료를 용융시키는 데에 충분한 온도로 상기 도가니를 가열하는 가열기;

상기 도가니 위에 배치되어, 상기 도가니에 의해 보유되는 상기 용융된 재료로부터 상기 잉곳을 인상하는 인상 기구;

상기 도가니에 의해 보유되는 상기 용융된 원 재료 위에 배치되며, 상기 잉곳이 상기 용융된 재료로부터 인상될 때 상기 잉곳을 감싸기 위한 크기 및 형상을 갖는 중심 개구를 가지며, 상기 결정 인상기 내에서 상기 잉곳이 상기 원 재료로부터 상방으로 인상될 때 대체적으로 상기 잉곳과 상기 도가니 사이에 삽입되는 열 차폐 어셈블리; 및

상기 결정 인상기 내에서 상기 열 차폐 어셈블리 위에 배치되어, 상기 잉곳이 상기 결정 인상기 내에서 상기 열 차폐 어셈블리 위로 인상될 때, 상기 잉곳을 더 냉각시키고, 상기 잉곳이 상기 결정 인상기 내에서 인상될 때, 상기 잉곳을 감싸기 위한 크기 및 형상을 갖는 중심 개구를 갖는 냉각 시스템

을 포함하는 결정 인상기.
제1항에 있어서, 상기 냉각 시스템은, 결정 인상기 하우징 내의 뷰 포 트(view port)를 통해 상기 잉곳을 관찰하는 데에 충분한 거리만큼 상기 열 차폐 어셈블리의 상단 위에 축방향으로 이격된 저부를 갖는 결정 인상기.
제1항 또는 제2항에 있어서, 상기 냉각 시스템은, 상기 냉각 시스템과 상기 열 차폐 어셈블리의 사이에, 그리고 상기 도가니 위에 공급 튜브를 배치하기에 충분한 거리만큼 상기 열 차폐 어셈블리의 상단 위에 축방향으로 이격된 저부를 갖는 결정 인상기.
제1항 또는 제2항에 있어서, 상기 냉각 시스템은, 내부 챔버를 정의하는 하우징, 및 상기 하우징의 적어도 일부분과 밀착하여 상기 챔버 내에 배치되어 상기 하우징과의 사이에서의 전도성 열 전달을 허용하는 냉각 튜브를 포함하고,

상기 냉각 튜브는 냉각 유체의 공급원과 유체 소통되어 냉각 유체를 받아들이는 입구 및 상기 냉각 튜브로부터 냉각 유체를 배출시키는 출구를 갖고,

냉각 유체를 상기 냉각 튜브로부터 상기 챔버 내로 배출시키기 위해, 상기 냉각 튜브의 출구는 대체적으로 상기 내부 챔버 내에 존재하는 결정 인상기.
제4항에 있어서, 상기 냉각 튜브는 코일 구성으로 이루어져 있고, 상기 냉각 튜브의 턴(turn)은 챔버 내에서 대체적으로 아래를 향해 나선형의 형태이며,

상기 냉각 튜브로부터 상기 하우징의 상기 저부에 대체적으로 인접한 상기 하우징의 상기 내부 챔버로 배출되도록 냉각 유체가 상기 하우징의 상단에 대체적 으로 인접한 상기 냉각 튜브에서 받아들여지고, 상기 냉각 튜브를 통해 아래를 향하게 되도록, 상기 냉각 튜브는, 상기 하우징의 최상단에 대체적으로 인접하여 배치된 입구 및 상기 하우징의 상기 저부에 대체적으로 인접하여 배치된 출구를 가지며,

상기 냉각 튜브와 상기 하우징 사이의 밀착 관계는, 대체적으로 상기 냉각 튜브로부터 배출된 냉각 유체를 위한 복귀 흐름 경로를 정의하여, 상기 냉각 튜브로부터 상기 내부 챔버로 배출된 냉각 유체가 상기 챔버 내에서 상기 하우징의 상단을 향해 위쪽으로 흐르게 하는 결정 인상기.
제5항에 있어서, 상기 냉각 시스템은, 상기 하우징의 상기 내부 챔버 내에서 상기 하우징의 상기 저부에 연결되는 배플(baffle)을 더 포함하며,

상기 배플은, 상기 냉각 튜브의 상기 출구로부터 배출된 냉각 유체가, 상기 냉각 튜브를 통해 아래를 향하여 나선형으로 움직이는 냉각 유체의 흐름의 방향에 반대되는 방향으로, 상기 챔버 내에서 상기 복귀 흐름 경로를 따라 위쪽으로 흐르게 하기 위해, 상기 냉각 튜브의 상기 출구에 대체적으로 인접하여 배치되는 결정 인상기.
제6항에 있어서, 상기 하우징은 상기 냉각 튜브의 상기 입구와 상기 냉각 유체의 공급원 사이에 유체 소통을 제공하고, 상기 냉각 시스템 하우징으로부터 상기 챔버 내로 냉각 유체를 배출시키는 개구를 포함하는 결정 인상기.
제5항에 있어서, 상기 냉각 시스템은, 상기 결정 인상기 상에 상기 냉각 시스템을 실장하기 위한 어댑터 링을 더 포함하고,

상기 어댑터 링은, 상기 냉각 시스템 하우징에 대하여 반경 방향으로 외향 연장하며 상기 결정 인상기에 상기 냉각 시스템을 고정시키도록 되어 있는 플랜지 부재를 포함하고,

상기 플랜지 부재는, 상기 냉각 유체의 공급원과 유체 소통되며, 상기 냉각 시스템 내로 냉각 유체를 받아들이기 위해 상기 냉각 튜브의 입구와 유체 소통되는 입구, 및 상기 냉각 시스템으로부터 냉각 유체를 배출시키기 위해 상기 하우징의 상기 내부 챔버와 유체 소통되는 출구를 갖는 결정 인상기.
제8항에 있어서, 상기 플랜지 부재는, 상기 하우징의 상기 내부 챔버와 유체 소통되어 냉각 유체를 상기 플랜지 부재 내로 받아들여 상기 플랜지 부재를 냉각시키고 상기 냉각 시스템으로부터 냉각 유체를 배출시키기 위해 냉각 유체를 상기 출구로 향하게 하는 플리넘(plenum)을 더 포함하는 결정 인상기.