KR20070026852A - 박막 커패시터와 그 형성 방법 및 컴퓨터 판독 가능한 기억매체 - Google Patents

박막 커패시터와 그 형성 방법 및 컴퓨터 판독 가능한 기억매체 Download PDF

Info

Publication number
KR20070026852A
KR20070026852A KR1020077001745A KR20077001745A KR20070026852A KR 20070026852 A KR20070026852 A KR 20070026852A KR 1020077001745 A KR1020077001745 A KR 1020077001745A KR 20077001745 A KR20077001745 A KR 20077001745A KR 20070026852 A KR20070026852 A KR 20070026852A
Authority
KR
South Korea
Prior art keywords
forming
layer
thin film
dielectric layer
buffer layer
Prior art date
Application number
KR1020077001745A
Other languages
English (en)
Other versions
KR100854428B1 (ko
Inventor
아키노부 가키모토
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070026852A publication Critical patent/KR20070026852A/ko
Application granted granted Critical
Publication of KR100854428B1 publication Critical patent/KR100854428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

박막 커패시터에 있어서, 전계 집중을 억제하여 누설 전류를 저감한다. 도전 재료로 이루어진 하부 전극(22) 상에 제1 지르코늄 산화물층(26A)을 형성한다. 제1 지르코늄 산화물층(26A상)에 비정질 재료로 이루어진 버퍼층(28)을 형성한다. 버퍼층(28) 상에 제2 지르코늄 산화물층(26B)을 형성하고, 제2 지르코늄 산화물층(26B) 상에 도전 재료로 이루어진 상부 전극(24)을 형성한다.

Description

박막 커패시터와 그 형성 방법 및 컴퓨터 판독 가능한 기억 매체{THIN FILM CAPACITOR, METHOD FOR FORMING SAME, AND COMPUTER READABLE RECORDING MEDIUM}
본 발명은 박막 커패시터에 관한 것으로서, 특히 반도체 기판 상에 형성되는 지르코늄 산화물 또는 하프늄 산화물의 박막을 이용한 박막 커패시터의 구조에 관한 것이다.
반도체 소자 중에 수동 소자로서 박막 커패시터를 형성하는 경우, 유전체 재료로서 산화실리콘(SiO), 질화실리콘(SiN), 산화알루미늄(AlO), 산화지르코늄(ZrO), 산화하프늄(HfO) 등이 이용된다. 이들 유전체 재료 중에서 산화지르코늄(지르코늄 산화물) 및 산화하프늄(하프늄 산화물)은 유전률이 특히 크고, 소형으로 큰 용량의 박막 커패시터를 형성하는 데 적합하다.
지르코늄 산화물에 의해 형성된 박막 커패시터(이하, ZrO 박막 커패시터라 칭함)는 반도체 소자의 다층 구조 중에 있어서, 예컨대, TiN의 하부 전극 상에 예컨대 ALD(Atomic Layer Deposition)법을 이용하여 10 ㎚ 정도의 두께의 ZrO막을 형성하고, 그 위에 TiN의 상부 전극을 형성함으로써 형성된다.
또한, 하프늄 산화물에 의해 형성된 박막 커패시터(이하, HfO 박막 커패시터라 칭함)도 예컨대 TiN의 하부 전극 상에 ALD법을 이용하여 10 ㎚ 정도의 두께의 HfO막을 형성하고, 그 위에 TiN의 상부 전극을 형성함으로써 형성된다.
전술한 바와 같이, 지르코늄 및 하프늄은 커패시터 재료나 절연 재료로서 이용되는 경우가 많다. 예컨대, MOSFET의 게이트 절연막으로서 고유전률의 ZrO2막을 이용하는 것이 제안되어 있다(예컨대, 특허 문헌 1 참조).
특허 문헌 1: 일본 특허 공개 제2003-151976호 공보
지르코늄 중에서도 특히 산화지르코늄 ZrO2는 고유전률을 가지며, 또한 250℃ 정도의 저온에서 성막 가능하기 때문에, 박막 커패시터의 재료로서 적합하다. 그런데, ZrO2막은 결정화가 진행되면 표면 거칠기(표면 조도)가 증대하고, 커패시터로서 기능할 때에 누설 전류가 커진다고 하는 문제가 있다. 즉, ZrO2막의 표면 거칠기가 증대하면 전극층과 ZrO2막과의 계면(즉, 표면 거칠기가 큰 ZrO2막의 표면)에서, 전계 집중이 커지며, 이것에 의해 누설 전류가 증대한다.
또한, 하프늄 산화물인 산화하프늄 HfO2에 대해서도 마찬가지로서, 결정화가 진행되면 표면 거칠기(표면 조도)가 증대하고, 커패시터로서 기능할 때에 누설 전류가 커진다고 하는 문제가 있다.
본 발명은 전술한 문제점을 감안하여 이루어진 것으로서, 전계 집중을 억제하여 누설 전류가 저감된 지르코늄 산화물 또는 하프늄 산화물을 이용한 박막 커패시터를 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위해서, 본 발명의 한 면에 따르면, 지르코늄 산화물 또는 하프늄 산화물을 유전체로 하여 형성된 박막 커패시터로서, 도전 재료로 이루어진 하부 전극과, 이 하부 전극 상에 형성된 제1 유전체층과, 이 제1 유전체층 상에 형성된 버퍼층과, 이 버퍼층 상에 형성된 제2 유전체층과, 이 제2 유전체층 상에 형성되고, 도전 재료로 이루어진 상부 전극을 포함하며, 상기 제1 및 제2 유전체층은 지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 형성되는 것을 특징으로 하는 박막 커패시터가 제공된다.
전술한 발명에 따른 박막 커패시터에 있어서, 상기 버퍼층은 비정질 재료에 의해 형성되는 것이 바람직하다. 상기 버퍼층은 Al2O3, HfO2, Ta2O5, 비정질 ZrO2 중에서 선정된 재료에 의해 형성되는 것이 바람직하다. 또한, 상기 제1 및 제2 유전체층은 동일한 두께를 가지며, 상기 버퍼층은 상기 제1 및 제2 유전체층보다 얇은 것이 바람직하다. 상기 제1 및 제2 유전체층은 지르코늄 산화물로 형성되고, 상기 제1 및 제2 유전체의 각각의 두께는 1∼70 Å 이하이며, 상기 버퍼층의 두께는 1∼20 Å 이상인 것으로 하여도 좋다. 상기 제1 유전체층, 상기 버퍼층 및 상기 제2 유전체층은 연속된 공정에 의해 형성된 것으로 하여도 좋다.
또한, 본 발명의 다른 면에 따르면, 지르코늄 산화물 또는 하프늄 산화물을 유전체로 하여 형성된 박막 커패시터로서, 도전 재료로 이루어진 하부 전극과, 도전 재료로 이루어진 상부 전극과, 이 하부 전극과 이 상부 전극 사이에 형성된 복수의 유전체층과, 이 복수의 유전체층 중 인접한 상하층 사이에 형성된 비정질 재료로 이루어진 버퍼층을 포함하며, 상기 복수의 유전체층은 지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 형성되는 것을 특징으로 하는 박막 커패시터가 제공된다.
전술한 박막 커패시터에 있어서, 상기 버퍼층은 Al2O3, HfO2, Ta2O5, 비정질 ZrO2 중에서 선정된 재료에 의해 형성되는 것이 바람직하다.
또한, 본 발명의 다른 면에 따르면, 지르코늄 산화물 또는 하프늄 산화물을 유전체로서 이용한 박막 커패시터의 형성 방법으로서, 도전 재료로 이루어진 하부 전극을 형성하고, 지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 이 하부 전극 상에 소정의 두께의 제1 유전체층을 형성하며, 이 제1 유전체층 상에 소정의 두께의 버퍼층을 형성하고, 상기 제1 유전체층과 동일한 재료를 이용하여 소정의 두께의 제2 유전체층을 이 버퍼층 상에 형성하며, 이 제2 유전층 상에 도전 재료로 이루어진 상부 전극을 형성하는 것을 특징으로 하는 박막 커패시터의 형성 방법이 형성된다.
전술한 발명에 따른 박막 커패시터의 형성 방법에 있어서, 상기 제1 유전체층의 형성, 상기 버퍼층의 형성 및 상기 제2 유전체층의 형성을 ALD법에 의한 성막 처리로 연속하여 행하는 것이 바람직하다.
또한, 본 발명의 다른 면에 따르면, 컴퓨터 판독 가능한 기억 매체로서, 도전 재료로 이루어진 하부 전극을 형성하고, 지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 이 하부 전극 상에 소정의 두께의 제1 유전체층을 형성하며, 이 제1 유전체층 상에 소정의 두께의 버퍼층을 형성하고, 상기 제1 유전체층과 동일한 재료를 이용하여 소정의 두께의 제2 유전체층을 이 버퍼층 상에 형성하며, 이 제2 유전층 상에 도전 재료로 이루어진 상부 전극을 형성하는 박막 커패시터의 형성 방법을 컴퓨터에서 실행시키는 프로그램을 저장한 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체가 제공된다.
전술한 발명에 따른 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 프로그램은 상기 제1 유전체층의 형성, 상기 버퍼층의 형성 및 상기 제2 유전체층의 형성을 ALD법에 의한 성막 처리로 연속하여 실행시키는 것이 바람직하다.
또한, 본 발명의 다른 면에 따르면, 지르코늄 산화물 또는 하프늄 산화물을 유전체로서 이용한 박막 커패시터의 형성 방법으로서, 도전 재료로 이루어진 하부 전극을 형성하고, 지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 이 하부 전극 상에 소정의 두께의 유전체층을 형성하며, 이 유전체층 상에 소정의 두께의 버퍼층을 형성하고, 상기 유전체층을 형성하는 공정과 상기 버퍼층을 형성하는 공정을 교대로 소정 횟수 반복하여 소정의 두께의 다층 유전체층을 형성하며, 이 다층 유전체층 상에 도전 재료로 이루어진 상부 전극을 형성하는 것을 특징으로 하는 박막 커패시터의 형성 방법이 제공된다.
전술한 발명에 따른 박막 커패시터의 형성 방법에 있어서, 상기 유전체층의 형성 및 상기 버퍼층의 형성을 ALD법에 의한 성막 처리로 연속하여 행하는 것이 바람직하다.
또한, 본 발명의 다른 면에 따르면, 컴퓨터 판독 가능한 기억 매체로서, 도전 재료로 이루어진 하부 전극을 형성하고, 지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 이 하부 전극 상에 소정의 두께의 유전체층을 형성하며, 이 유전체층 상에 소정의 두께의 버퍼층을 형성하고, 상기 유전체층을 형성하는 공정과 상기 버퍼층을 형성하는 공정을 교대로 소정 횟수 반복하여 소정의 두께의 다층 유전체층을 형성하며, 이 다층 유전체층 상에 도전 재료로 이루어진 상부 전극을 형성하는 박막 커패시터의 형성 방법을 컴퓨터에서 실행시키는 프로그램을 저장한 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체가 제공된다.
전술한 발명에 따른 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 프로그램은 상기 유전체층의 형성 및 상기 버퍼층의 형성을 ALD법에 의한 성막 처리로 연속하여 실행시키는 것이 바람직하다.
본 발명에 따르면, 지르코늄 산화물층 또는 하프늄 산화물층을 복수 층으로 분할하여 각각의 층이 소정의 두께보다 작은 두께로 하여 지르코늄 산화물층 또는 하프늄 산화물층 사이에 버퍼층을 더 형성한다. 이에 따라, 지르코늄 산화물층 또는 하프늄 산화물층의 표면 거칠기가 작아진다. 그 결과, 표면 거칠기에 기인하는 전계 집중이 억제되어 누설 전류를 저감할 수 있다.
도 1은 ZrO2막의 두께와 표면 거칠기의 관계를 도시한 그래프.
도 2는 본 발명의 제1 실시예에 따른 박막 커패시터가 형성된 디바이스 구조를 도시한 도면.
도 3은 ALD법에 의한 박막 형성 처리를 행하는 처리 장치의 모식도.
도 4는 본 발명의 제1 실시예에 따른 박막 커패시터 생성 처리의 흐름도.
도 5는 도 2에 도시된 ZrO2층을 형성할 때의 성막 공정의 흐름도.
도 6은 도 2에 도시된 버퍼층으로서 Al2O3막을 형성할 때의 성막 공정의 흐름도.
도 7은 도 2에 도시된 버퍼층으로서 HfO2막을 형성할 때의 성막 공정의 흐름도.
도 8은 본 발명에 따른 박막 커패시터를 형성하기 위한 클러스터 툴의 일례를 도시한 개략 구성도.
도 9는 HfO2막의 두께와 표면 거칠기의 관계를 도시한 그래프.
도 10은 본 발명의 제2 실시예에 따른 다층 구조의 박막 커패시터의 구성의 일례를 도시한 도면.
도 11은 본 발명의 제2 실시예에 따른 다층 구조의 박막 커패시터의 구성의 일례를 도시한 도면.
도 12는 본 발명의 제2 실시예에 따른 다층 구조의 박막 커패시터의 구성의 일례를 도시한 도면.
도 13은 본 발명의 제2 실시예에 따른 다층 구조의 박막 커패시터 생성 처리의 흐름도.
도 14는 도 10 내지 도 12에 도시된 HfO2층을 형성할 때의 성막 공정의 흐름도.
도 15는 도 10 내지 도 12에 도시된 Al2O3층을 형성할 때의 성막 공정의 흐름도.
도 16은 본 발명에 따른 적층막 HfAlO가 게이트 전극에 이용된 트랜지스터 구조를 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
2 : 박막 커패시터
4 : Si 기판
6 : 트랜지스터 구조
8 : 소스 영역
10 : 드레인 영역
12 : 게이트 전극
14 : 배선 컨택트
16 : 소스 전극
22 : 하부 전극
24 : 상부 전극
26A, 26B : ZrO2층
28 : 버퍼층
36A : HfO2층
38 : Al2O3 버퍼층
52 : 적층막(HfAlO)
54 : 게이트 전극
다음으로, 본 발명의 제1 실시예에 따른 박막 커패시터에 대해서 도면을 참조하면서 설명한다.
우선, 지르코늄 산화물막의 표면 거칠기에 대해서 설명한다. 도 1은 지르코늄 산화물막(ZrO2막이라 칭하는 경우도 있음)의 두께와 표면 거칠기(표면 조도)의 관계를 도시한 그래프이다. 또한, 지르코늄 산화물은 ZrO2 이외의 지르코늄 산화물을 함유하는 것이다.
도 1의 그래프는 ZrO2막을 Si 기판 상에 ALD(Atomic Layer Deposition)법에 의해 생성했을 때의 ZrO2막의 두께와 표면 거칠기의 관계를 나타내고 있다. 도 1로부터 알 수 있는 바와 같이, ZrO2막의 두께가 60 Å 정도까지는, 표면 거칠기는 RMS로 0.3 ㎚ 이하이지만, 두께가 60 Å을 넘으면 표면 거칠기는 급격히 커지기 시작한다.
여기서, 예컨대 ZrO2막을 유전체로 하여 커패시터를 형성할 때의 막 두께는 ZrO2의 유전율 ε=21∼30에서는, 60 Å 이상이 필요하다. 예컨대, 100 Å의 막 두께로 하면, 표면 거칠기는 증대하여 RMS로 1.00 ㎚ 근처에까지 도달하게 되고, ZrO2막의 표면은 전계가 집중하는 요철을 갖는 표면이 되어 버린다. 그 결과, 박막 커패시터의 신뢰성이 손상되어 버릴 우려가 있다. ZrO2막의 표면 거칠기의 증가는 결정화율에 의존하는 것으로 생각된다. 즉, 막 두께가 두꺼운 ZrO2막을 형성할 때에는 형성 공정 시간이 길어지고, 그것에 따라 ZrO2막 내의 결정화가 진행되어 결정이 성장함에 따라 표면 근방의 결정립이 성장하여 요철이 되어 나타나는 것으로 생각된다. 이 도면으로부터, 바람직한 커패시터 막 두께는 70 Å 이하, 거칠기는 0.4 ㎚ 이하이다.
그래서, 본 발명자는 ZrO2막 중에 비정질층을 버퍼층으로서 사이에 유지하여 표면 거칠기를 작은 채로 유지하는 것을 고안하였다. 도 2는 본 발명의 제1 실시예에 따른 ZrO2막을 이용한 박막 커패시터를 포함하는 디바이스 구조의 모식도이다.
본 발명의 제1 실시예에 따른 ZrO2막을 이용한 박막 커패시터(2)는, 예컨대 실리콘 기판(4) 상에 형성된 트랜지스터 구조(6)에 접속된 메모리 셀로서 형성된다. 트랜지스터 구조(6)는 소스 영역(8)과, 드레인 영역(10)과, 게이트 전극(12)을 갖는 전계 효과형 트랜지스터(FET)이다. 박막 커패시터(2)는 텅스텐(W) 등에 의해 형성된 배선 컨택트(14)에 의해 트랜지스터 구조(6) 중의 소스 전극(16)에 접속되어 있다.
박막 커패시터(2)는 예컨대 TiN과 같은 도전 재료에 의해 형성된 하부 전극(22)과 상부 전극(24)을 갖고 있고, 이들 사이에 고유전률을 갖는 유전체층으로서 ZrO2 박막(26)이 형성됨으로써, 박막 커패시터로서 기능한다. ZrO2 박막(26)은 하부 전극(22)측의 제1 유전체층으로서 ZrO2층(26A)과, 상부 전극측의 제2 유전체층으로서 ZrO2층(26B)으로 분할되어 있고, ZrO2층(26A)과 ZrO2층(26B) 사이에 버퍼층(28)이 유지되도록 형성되어 있다.
ZrO2층(26A)과 ZrO2층(26B)의 각각은 예컨대 30∼50 Å(3∼5 ㎚) 정도의 두께이며, ZrO2층(26A)은 표면 거칠기가 양호한 상태이다. 버퍼층(28)은 1∼2 ㎚ 정도의 두께로 형성된다. 따라서, ZrO2층(26A) 및 ZrO2층(26B)을 합하여 전체적으로 60∼100 Å 정도의 막 두께의 ZrO2 박막이 형성되어 있다.
버퍼층(28)은, Al2O3, HfO2, Ta2O5, 비정질 ZrO 등의 비정질 재료에 의해 형성되며, 고유전률 부재가 바람직하다. 버퍼층(28)은 ZrO2층(26B)의 결정화를 억제하는 기능을 수행한다.
도 2에 도시된 디바이스 구조를 형성할 때, 트랜지스터 구조(6)를 다층 구조에 의해 형성한 후에, 박막 커패시터(2)가 형성된다. 박막 커패시터(2)의 형성 단계에서는, 이미 트랜지스터 구조(6)가 형성되어 있고, 트랜지스터 구조(6)를 유지하면서 박막 커패시터(2)를 형성하기 위해서는 높은 유전률막을 비교적 저온으로 형성해야 한다. 그래서, 고유전률을 갖고 있고, 250℃ 정도의 온도 조건으로 생성 가능한 ZrO2 박막을 박막 커패시터로서 이용한다.
ZrO2 박막(26)은, 예컨대 TiN에 의해 형성된 하부 전극(22) 상에 ALD법에 의해 형성된다. 이 때, 1회의 박막 형성 공정으로 ZrO2 박막(26)의 막 두께를 100 Å까지 성장시키면, 전술한 바와 같이 ZrO2 박막(26)의 표면 거칠기가 커지게 되어 상하 전극(22, 24) 사이에 전압이 가해졌을 때에 ZrO2 박막의 표면 요철[ZrO2층과 상부 전극(24) 사이의 계면의 요철]에 의해 전계 집중이 발생하여 누설 전류가 증대하고, 커패시터의 신뢰성이 저하되어 버린다.
그래서, 본 실시예에서는, ZrO2 박막(26)을 ZrO2층(26A)과 ZrO2층(26B)으로 나누어 생성하고, ZrO2층(26A)과 ZrO2층(26B)의 각각의 막 두께를 30∼70 Å으로 함으로써, ZrO2층(26A)은 표면 거칠기가 양호한 상태로 형성하고, ZrO2층(26A) 상에 버퍼층(28)을 형성하여 버퍼층(28) 상에 ZrO2층(26B)을 형성함으로써, ZrO2층(26B)의 결정화를 억제하여, 결과적으로, ZrO2층(26B)의 표면 거칠기를 작게 억제하고 있다.
하측의 ZrO2층(26A)을 형성한 후, 250℃ 이하의 온도에서 예컨대 비정질 재료로 이루어진 버퍼층(28)을 형성하면, ZrO2층(26A)의 표면 거칠기는 막 두께가 50 Å일 때의 작은 표면 거칠기인 채로 유지되어 버퍼층(28)의 표면은 평활한 면이 된다. 따라서, 상측의 ZrO2층(26B)을 버퍼층(28) 상에 형성할 때에는 거칠기가 작은 버퍼층의 표면 상에 ZrO2층을 형성하게 되고, ZrO2층(26B)의 표면 거칠기(22)는 50 Å의 막 두께로 형성한 경우의 막 두께와 거의 동일해진다. 즉, ZrO2층(26A) 및 ZrO2층(26B)의 각각의 표면의 표면 거칠기는 50 Å의 막 두께로 형성할 때의 표면 거칠기와 동등하게 작은 거칠기가 되고, 누설 전류를 증대시키는 큰 전계 집중은 발생하지 않는다.
또한, 버퍼층(28)의 재료로서는, 하측의 ZrO2층(26A)의 표면 상태를 리셋하여 거칠기가 작은 상태에서 상측의 ZrO2층을 형성한다고 하는 목적때문에, 결정립이 성장하지 않는 비정질 재료가 적합하며, 게다가 커패시터 재료로서 기능하는 고유전체 재료가 바람직하다. 그와 같은 재료로서 Al2O3, HfO2, Ta2O2, 비정질 ZrO2 등이 있다.
이상과 같이, 본 실시예에 따르면, 2개의 ZrO2층(26A, 26B) 사이에 비정질 재료에 의한 버퍼층(28)을 형성함으로써, 표면 거칠기를 저감하고, ZrO2층의 표면에 있어서의 전계 집중을 억제하여 누설 전류를 저감한 박막 커패시터를 형성할 수 있다.
다음으로, 전술한 박막 커패시터(2)를 생성하는 프로세스에 대해서 설명한 다.
전술한 ZrO2층(26A, 26B) 및 버퍼층(28)은 ALD법에 의해 형성할 수 있다. 도 3은 ALD법에 의해 박막을 형성하기 위한 처리 장치의 일례를 도시한 모식도로서, (a)는 원료 가스를 공급하고 있는 상태, (b)는 산화 가스를 공급하고 있는 상태를 나타낸다. 또한, 도 3(b)에서는, 처리 장치의 동작을 제어하는 제어계를 도 3(b)에 도시하고 있지만, 도 3(a)에서는 도시를 생략하고 있다.
박막 커패시터의 생성 프로세스에서는, 도 4의 흐름도에 도시된 바와 같이, 우선, 기판 상에 하부 전극(22)을 형성하고(단계 S1), 하부 전극(22) 상에 ALD법에 의해 ZrO2층(26A)을 형성하며(단계 S2), 그 위에 버퍼층(28)을 형성하고(단계 S3), 계속해서 ZrO2층(26B)을 형성하며(단계 S4), 그 위에 상부 전극(24)을 형성한다(단계 S5). 단계 S1 내지 단계 S5까지의 일련의 처리를 도 3에 도시된 바와 같은 처리 장치 또는 후술하는 클러스터 툴에 의해 연속하여 행할 수 있다. 또는, 단계 S3 내지 단계 S5까지의 처리를 하나의 처리 장치 또는 클러스터 툴에 의해 연속하여 행하는 것으로 하여도 좋다.
도 3에 도시된 처리 장치에 있어서, 피처리체인 기판(32)을 유지하는 처리 용기(31)에는 기판(32)에 대하여 제1 측에 제1 처리 가스 공급구(33A)가 설치되어 있고, 또한, 기판(32)에 대하여 제1 측에 대향하는 측에는 제1 배기구(34A)가 설치되어 있다. 또한, 처리 용기(31)에는 제2 측에 제2 처리 가스 공급구(33B)가 설치되어 있고, 또한 제1 측에는 제2 배기구(34B)가 설치되어 있다. 제1 처리 가스 공 급구(33A)에는 제1 원료 전환 밸브(35A)를 통해 제1 처리 가스(A)가 공급되고, 제2 처리 가스 공급구(33B)에는 제2 원료 전환 밸브(35B)를 통해 제2 처리 가스(B)가 공급된다. 또한, 제1 배기구(34A)는 제1 배기량 조정 밸브(36A)를 통해 배기되고, 제2 배기구(34B)는 제2 배기량 조정 밸브(36B)를 통해 배기된다.
제1 처리 가스 공급구(33A) 측에 있어서, 액체 원료원(예컨대 TEMAZ)이 액체 유량 제어기(LMFC)에 의해 유량이 제어되면서 아르곤 등의 불활성 가스와 함께 기화기(VU)에 공급되고, 기화되어 가스가 되어 전환 밸브(35A)를 통해 제1 처리 가스 공급구(33A)에 공급된다. 또한, Ar 퍼지(purge) 가스원으로부터 아르곤 가스가 퍼지 가스로서 전환 밸브(35A)를 통해 제1 처리 가스 공급구(33A)에 공급된다.
한편, 제2 처리 가스 공급구 측에 있어서, O3 발생 장치에 의해 생성된 O3이 전환 밸브(35B)를 통해 제2 처리 가스 공급구(33B)에 아르곤 등의 불활성 가스와 함께 공급된다. 또한, Ar 퍼지 가스원으로부터 아르곤 가스가 퍼지 가스로서 전환 밸브(35B)를 통해 제2 처리 가스 공급구(33B)에 공급된다.
또한, 전환 밸브(35A)는 벤트에 의해 제2 배기량 조절 밸브(36B)의 하류측에 접속되어 있다. 또한, 전환 밸브(35B)는 벤트에 의해 제1 배기량 조절 밸브(36A)의 하류측에 접속되어 있다.
또한, 기판(32)은 적재대(31a)에 적재되고, 적재대(31a) 속에 내장된 가열원인 히터(H)에 의해 가열된다. 히터(H)는 저항 가열용 히터이지만, 가열원으로서 예컨대 램프를 이용하여도 좋다.
처음에, 도 3(a)의 공정에 있어서, 제1 원료 전환 밸브(35A)를 통해 제1 처리 가스(A)(고유전체 유기 금속 화합물)를 제1 처리 가스 공급구(33A)에 공급하고, 처리 용기(31) 내에서 제1 처리 가스(A)를 기판 표면에 흡착시킨다. 그 때, 제1 처리 가스 공급구(33A)에 대향하는 제1 배기구(34A)를 구동함으로써 기판 표면을 따라 제1 처리 가스는 제1 처리 가스 공급구(33A)로부터 제1 배기구(34A)까지 제1 방향으로 흐른다.
다음으로, 도 3(b)의 공정에 있어서, 제2 원료 전환 밸브(35B)를 통해 제2 처리 가스(B)(산화종)를 제2 처리 가스 공급구(33B)에 공급하고, 처리 용기(31) 내에서 제2 처리 가스(B)를 기판(32)의 표면을 따라 흐르게 한다. 그 결과, 제2 처리 가스(B)는 먼저 기판 표면에 흡착한 제1 처리 가스 분자에 작용(산화 작용)하여 기판 표면에 고유전체 분자층(고유전체 금속 산화물)이 형성된다. 그 때, 제2 처리 가스 공급구(33B)에 대향하는 제2 배기구(34B)를 구동함으로써 기판 표면을 따라 제2 처리 가스는 제2 처리 가스 공급구(33B)로부터 제2 배기구(34B)까지 제2 방향으로 흐른다.
도 3(a) 및 도 3(b)의 공정을 반복함으로써, 기판(32) 상에 원하는 고유전체막이 형성된다. 그 때, 도 3(a)의 공정에서는 제2 원료 전환 밸브(35B)로부터의 제2 처리 가스 공급구(33B)로의 제2 처리 가스(B)의 공급은 차단되고, 또한, 도 3(b)의 공정에서는 제1 원료 전환 밸브(35A)로부터의 제1 처리 가스 공급구(33A)로의 제1 처리 가스(A)의 공급은 차단되지만, 도 3(a)의 공정에 있어서 제1 처리 가스 공급구(33A)로부터 도입된 제1 처리 가스(A)가 대향하는 제2 처리 가스 공급 구(33B) 속으로 침입하여, 석출물을 발생시키는 것을 막기 위해서 도 3(a)의 공정에서는 제2 원료 전환 밸브(35B)로부터 제2 처리 가스 공급구(33B)로 불활성 가스를 공급하여 퍼지(purge)하는 것이 바람직하다. 마찬가지로, 도 3(b)의 공정에서는 제1 원료 전환 밸브(5A)로부터 제1 처리 가스 공급구(3A)에 불활성 가스를 공급하여 퍼지하는 것이 바람직하다. 또한, 도 3(a)의 공정에서는 제1 배기량 조정 밸브(36A)는 기판(32)의 표면을 통과한 제1 처리 가스를 배기하도록 큰 밸브 개방도로 설정되지만, 제2 배기량 조정 밸브(36B)는 고온에서의 밸브 개폐 동작을 감안하여 완전히 차단하는 것은 아니고, 예컨대 3% 이하의 작은 밸브 개방도로 설정해 두는 것이 바람직하다. 마찬가지로 도 3(b)의 공정에서도, 제2 배기량 조정 밸브(36B)는 큰 밸브 개방도로 설정되지만 제1 배기량 조정 밸브(36A)도 완전히 차단하는 것은 아니고, 예컨대 3% 이하의 작은 밸브 개방도로 설정해 두는 것이 바람직하다.
처리 용기(31)는, 제1 및 제2 처리 가스가 기판(32)의 표면을 시트형의 피처리 기판을 따른 흐름으로 흐르도록 평탄한 형상으로 형성되어 있고, 또한, 제1 및 제2 처리 가스 공급구(33A, 33B)도 대응한 평탄한 슬릿형의 개구부가 형성되어 있다. 또한, 제1 및 제2 배기구(34A, 34B)도 제1 또는 제2 처리 가스가 흐르는 방향에 대하여 거의 직교하는 방향으로 연장되어 있는 슬릿형으로 형성되어 있다. 또한, 처리 가스의 유동 방향에 대하여 직교하는 슬릿으로부터 아래쪽으로 균등하게 배기를 행함으로써, 시트형의 처리 가스의 흐름이 흐트러지는 일이 없다.
또한, 처리 장치의 동작은 도 3(b)에 도시된 바와 같이 제어 유닛(40)에 의 해 제어된다. 구체적으로는, 제어 유닛(40)은 기판(32)을 얹어 놓은 서셉터(37)에 설치된 히터(38)로의 전력 공급을 제어하여 기판(32)의 처리 온도를 제어한다. 또한, 제어 유닛(40)은 가스 공급 시스템(42, 44) 및 배기 시스템(46)을 제어하여 전술한 바와 같이 처리 용기(31)에서의 처리 가스의 흐름을 제어한다.
제어 유닛(40)은, 전술한 제어를 행하기 위해서 중앙 연산 장치(CPU), 데이터나 프로그램을 저장하기 위한 메모리(M), 주변 회로(C) 등을 가지며, 예컨대, 범용 컴퓨터에 의해 구성할 수 있다. 제어 유닛(40)이 소정의 프로그램에 따라 처리 장치를 작동시킴으로써, 전술한 박막 커패시터 생성 프로세스를 실행시켜 박막 커패시터를 형성할 수 있다. 박막 커패시터 생성 프로세스용 프로그램은, 제어 유닛(40) 내의 메모리(M)에 저장되어 있어도 좋고, 또한, 예컨대 CD-ROM, 플렉시블 자기 디스크, 광 자기 디스크와 같은 컴퓨터 판독 가능한 기억 매체에 저장되어 제어 유닛(40)에 설치된 드라이브 장치(D)에 의해 판독되는 것으로 하여도 좋다.
전술한 처리 장치에 있어서, 제1 처리 가스로서 Zr을 함유하는 원료를 사용하고, 제2 처리 가스로서 O3을 함유하는 산화 가스를 사용함으로써, ZrO2층을 기판 상에 형성할 수 있다. 또한, 제1 처리 가스를 Al이나 Hf을 함유하는 고유전체 유기금속 화합물 원료로 전환함으로써 버퍼층으로서 Al2O3층이나 HfO2층 등의 고유전체 금속 산화물층을 형성할 수 있다.
우선, 도 5에 도시된 바와 같이, 트랜지스터 구조(6) 및 하부 전극(22)이 형성된 기판을 처리 용기(31) 내에 배치하고, 기판을 200∼350℃로 가열한다(단계 S11). 다음으로, 제1 원료 전환 밸브(35A)를 개방하고, 제1 처리 가스(A)로서 Zr을 함유하는 테트라키스에틸메틸아미노지르코늄(TEMAZ) 등의 유기 지르코늄 화합물을 처리 용기(31) 내에 도입한다. ZrO2를 성막하기 위해서 이용하는 원료로서 TEMAZ 이외에 지르코늄아민계 또는 지르코늄알콕시드를 이용하여도 좋다. 이 때, 제2 원료 전환 밸브(35B)는 폐쇄되어 도 3(a)에 도시된 상태가 된다. 따라서, TEMAZ는 기판 상에서 흘러 TEMAZ가 열분해되어 알킬기 등의 유기물을 얻을 수 있고, Zr이 기판 상[하부 전극(22) 상]에 흡착된다(단계 S12). 이 때, TEMAZ의 유량을 50∼200 ㎎/min로 조정하고, TEMAZ를 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다. TEMAZ 이외에 테트라키스디메틸지르코늄, 테트라터셔리부톡시지르코늄 등의 알콕시드계, 테트라키스계의 유기 Zr을 함유하는 원료를 이용하는 것으로 하여도 좋다.
단계 S12에 있어서 TEMAZ의 공급이 종료되면, 계속해서 처리 용기(31) 내의 TEMAZ를 퍼지하는 공정이 행해진다(단계 S13). 이 공정에서는, TEMAZ를 배제하기 위해서 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다. 이에 따라 정밀도 좋게 막 두께를 제어할 수 있다.
Ar에 의한 퍼지가 종료되면, 다음으로, 제2 원료 전환 밸브(35B)를 개방하여 제2 처리 가스(B)로서 O3을 처리 용기(31) 내에 도입한다. 이 때, 제1 원료 전환 밸브(35A)는 폐쇄되어 도 3(b)에 도시된 상태가 된다. 따라서, O3은 기판 상에서 흘러, 그 때에 기판 상에 흡착되어 있던 Zr과 O3이 반응하여 기판 상에 ZrO2가 생성된 다(단계 S14). 이 때, O3의 유량을 100∼300 g/Nm3로 조정하고, O3을 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다.
단계 S14에 있어서 O3의 공급이 종료되면, 계속해서 처리 용기(31) 내의 O3 및 반응 부생성물을 퍼지하여 제거하는 공정이 행해진다(단계 S15). 이 공정에서는 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다.
기판 상의 ZrO2층의 두께가 약 50 Å이 될 때까지 이상의 처리를 반복하여 행한다. 전술한 단계 S11 내지 단계 S15까지의 1회의 사이클로 생성되는 ZrO2층의 두께는 약 1 Å이기 때문에, 전술한 공정을 50회 반복하여 행하여 50 Å 두께의 ZrO2층을 형성한다. 이 ZrO2층이 도 2에 있어서의 ZrO2층(26A)이 된다.
50 Å 두께의 ZrO2층(26A)이 형성되면, 다음으로, 버퍼층(28)의 형성 공정으로 이동한다. 버퍼층(28)의 형성 공정에서는, 이미 형성한 ZrO2층 상에 버퍼층으로서 비정질 상태의 Al2O3층(ε=9)이나 HfO2층(ε=20∼30)을 마찬가지로 ALD법에 의해 형성한다.
예컨대, 버퍼층으로서 Al2O3층을 형성하는 경우의 처리에 대해서 도 6을 참조하면서 설명한다.
우선, 처리 용기(31) 내의 기판을 300∼400℃로 가열한다(단계 S21). 다음으로, 제1 원료 전환 밸브(35A)를 개방하고, 제1 처리 가스(A)로서 예컨대 Al을 함유하는 트리메틸알루미늄(TMA)을 처리 용기(31) 내에 공급한다. 이 때, 제2 원료 전환 밸브(35B)는 폐쇄되어 도 3(a)에 도시된 상태가 된다. 따라서, TMA는 기판 상에서 흘러, 그 때에 Al이 기판 상(ZrO2층 상)에 흡착된다(단계 S22). 이 때, TMA의 유량을 90 sccm으로 조정하고, TMA를 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다. 제1 처리 가스(A)로서 TMA 이외에 유기 Al을 함유하는 원료를 이용하여도 좋다.
단계 S22에 있어서 TMA의 공급이 종료되면, 계속해서 처리 용기(31) 내의 TMA를 퍼지하는 공정이 행해진다(단계 S23). 이 공정에서는, 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다.
Ar에 의한 퍼지가 종료되면, 다음으로, 제2 원료 전환 밸브(35B)를 개방하여 제2 처리 가스(B)로서 O3을 처리 용기(31) 내에 도입한다. 이 때, 제1 원료 전환 밸브(35A)는 폐쇄되어 도 3(b)에 도시된 상태가 된다. 따라서, O3은 기판 상에서 흘러, 그 때에 기판 상에 흡착되어 있던 Al과 O3이 반응하여 기판 상에 Al2O3가 생성된다(단계 S24). 이 때, O3의 유량을 100∼300 g/Nm3로 조정하고, O3을 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다. O3 대신에 산소 라디칼 등의 활성 라디칼 을 이용하여도 좋다.
단계 S24에 있어서 O3의 공급이 종료되면, 계속해서 처리 용기(31) 내의 O3 및 반응 부생성물을 퍼지하는 공정이 행해진다(단계 S25). 이 공정에서는, 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다.
기판 상의 Al2O3 버퍼층의 두께가 약 10 Å이 될 때까지 이상의 처리를 반복하여 행한다. 전술한 단계 S21 내지 단계 S25까지의 1회의 사이클로 생성되는 Al2O3층의 두께는 약 1 Å이기 때문에, 전술한 공정을 10회 반복하여 행하여 10 Å 두께의 Al2O3층을 형성한다. 이 Al2O3층이 도 2에 있어서의 버퍼층(28)이 된다. 바람직한 막 두께는 1∼20 Å이며, Al2O3의 유전률 ε=9를 생각하면, 막 두께는 1∼10 Å이 보다 바람직하다.
또한, 버퍼층으로서 HfO2층을 형성하는 경우의 처리에 대해서 도 7을 참조하면서 설명한다.
우선, 처리 용기(31) 내의 기판을 200∼350℃로 가열한다(단계 S31). 다음으로, 제1 원료 전환 밸브(35A)를 개방하고, 제1 처리 가스(A)로서 예컨대 트리에틸메틸아미노하프늄(TEMAH)을 처리 용기(31) 내에 공급한다. 이 때, 제2 원료 전환 밸브(35B)는 폐쇄되어 도 3(a)에 도시된 상태가 된다. 따라서, Hf을 함유하는 TEMAH는 기판 상에서 흘러 TEMAH가 열분해되어 알킬기 등의 유기물이 얻어져 Hf이 기판 상(ZrO2층 상)에 흡착된다(단계 S32). 이 때, TEMAH의 유량을 50∼200 ㎎/min로 조정하고, TEMAH를 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다. 제1 처리 가스로서 TEMAH 이외에 테트라키스디메틸아미노하프늄, 테트라터셔리부톡시하프늄 등의 알콕시드계, 테트라키스계의 유기 Hf을 함유하는 원료를 이용하여도 좋다.
단계 S32에 있어서 TEMAH의 공급이 종료되면, 계속해서 처리 용기(31) 내의 TEMAH를 퍼지하는 공정이 행해진다(단계 S33). 이 공정에서는, 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다.
Ar에 의한 퍼지가 종료되면, 다음으로, 제2 원료 전환 밸브(35B)를 개방하여 제2 처리 가스(B)로서 O3을 처리 용기(31) 내에 도입한다. 이 때, 제1 원료 전환 밸브(35A)는 폐쇄되어 도 3(b)에 도시된 상태가 된다. 따라서, O3은 기판 상에서 흘러, 그 때에 기판 상에 흡착되어 있던 Hf과 O3이 반응하여 기판 상에 HfO2가 생성된다(단계 S34). 이 때, O3의 유량을 100∼300 g/Nm3로 조정하고, O3을 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다. O3 대신에 산소 라디칼 등의 활성 산소를 이용할 수도 있다.
단계 S34에 있어서 O3의 공급이 종료되면, 계속해서 처리 용기(31) 내의 O2 및 반응 부생성물을 퍼지하는 공정이 행해진다(단계 S35). 이 공정에서는, 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다.
기판 상의 HfO2층의 두께가 약 10 Å이 될 때까지 이상의 처리를 반복하여 행한다. 전술한 단계 S31 내지 단계 S35까지의 1회의 사이클로 생성되는 HfO2층의 두께는 약 1 Å이기 때문에, 전술한 공정을 10회 반복하여 행하여 10 Å 두께의 HfO2층을 형성한다. 이 HfO2층이 도 2에 있어서의 버퍼층(28)이 된다. 바람직한 막 두께는 1∼70 Å이며, 보다 바람직하게는 1∼10 Å이다.
이상과 같이, ZrO2층(26A) 상에 버퍼층(28)의 형성이 종료되면, 재차 도 5에 도시한 단계 S11 내지 단계 S15까지의 사이클을 반복하여 행하여 버퍼층(28) 상에 약 50 Å 두께의 ZrO2층을 형성한다. 이 버퍼층(28) 상에 형성된 ZrO2층이 도 2에 도시된 ZrO2층(26B)이 된다.
ZrO2층(26B)의 형성이 종료되면, ZrO2층(26B) 상에 상부 전극(24)을 형성하여 박막 커패시터(2)가 완성된다. 또한, 하부 전극(22) 및 상부 전극(24)은 TiN막에 한정되지 않고 여러 가지 도전 재료에 의해 형성하는 것으로 하여도 좋다. 예컨대, 하부 전극으로서는 PolySi, Ru 등이 이용된다.
또한, 전술한 ZrO2층의 형성 공정 및 버퍼층의 형성 공정은 ALD법을 이용한 성막 처리에 의해 행하고 있지만, ALD법 이외에 CVD법 등을 이용한 성막 처리에 의해 행하여도 좋다.
또한, 전술한 실시예에서는, 2개의 ZrO2층과 그 사이에 설치된 버퍼층으로 이루어진 박막 커패시터에 대해서 설명하였지만, 본 발명은 2개의 ZrO2층에 한정되지 않고, 3개 이상의 복수의 ZrO2층을 갖는 박막 커패시터로 하여도 좋다. 즉, 하부 전극과 상부 전극 사이에 복수의 ZrO2층을 형성하고, 복수의 ZrO2층 중 인접한 상하층 사이에 비정질 재료로 이루어진 버퍼층을 형성하는 것으로 하여도 좋다.
전술한 지르코늄 산화물 박막 커패시터(2)를 형성하기 위한 처리 장치로서 예컨대 도 8에 도시된 바와 같은 클러스터 툴을 이용할 수 있다. 도 8에 도시된 클러스터 툴은 반송 아암을 갖는 진공 반송실(50) 주위에 4대의 프로세스 챔버(52-1∼52-4)와 로드록실(54)이 배치되어 구성된 것이다. 예컨대, 프로세스 챔버(52-1∼52-3)를 기판 상에 ZrO2층(26A, 26B)을 형성하기 위한 챔버로 하고, 프로세스 챔버(52-4)를 버퍼층(28)을 형성하기 위한 챔버로 한다.
클러스터 툴의 각 장치의 동작은, 범용 컴퓨터 등에 의해 구성되는 제어부(55)에 의해 제어된다. 제어부(55)는 중앙 연산 장치(CPU), 데이터나 프로그램을 저장하기 위한 메모리(M), 주변 회로(C), 기록 매체을 판독하기 위한 드라이브 장치(D) 등을 갖는다. 제어부(55)가 소정의 프로그램에 따라 클러스터 툴의 각 장치를 작동시킴으로써, 전술한 박막 커패시터 생성 프로세스를 실행시켜 박막 커패시터를 형성할 수 있다. 박막 커패시터 생성 프로세스용 프로그램은 제어부(55) 내의 메모리(M)에 저장되어 있어도 좋고, 또한, 예컨대 CD-ROM, 플렉시블 자기 다스크, 광 자기 디스크와 같은 컴퓨터 판독 가능한 기억 매체에 저장되어 제어부(55)에 설치된 드라이브 장치(D)에 의해 판독되는 것으로 하여도 좋다.
또한, 챔버의 배치 및 수는 도 8에 도시된 것에 한정되지 않고, 적절하게 선택할 수 있다.
다음으로, 박막 커패시터의 일련의 형성 공정에 대해서 설명한다.
ZrO2 성막 챔버(52-1)에서 ZrO2층을 기판 상에 성막하고, 종료 후, 기판을 버퍼층 챔버(52-4)로 반입하여 Al2O3 버퍼층을 형성한다. 그리고, 기판을 재차 ZrO2 성막 챔버(52-1)로 반입하여 버퍼층 상에 ZrO2층을 성막하여 형성함으로써 박막 커패시터가 형성된다. 종료 후, ZrO2 성막 챔버(52-1)로부터 반송 아암에 의해 기판을 빼내고, 로드록실(54)을 통해 기판을 카세트(도시하지 않음)로 되돌린다. 마찬가지로 하여 ZrO2 성막 챔버(52-2, 52-3)를 이용하여 기판 상에 박막 커패시터가 형성된다.
ZrO2층은 ALD법에 의해 형성하기 때문에 비교적 긴 처리 시간이 필요하지만, 버퍼층은 막 두께도 얇기 때문에 ZrO2층보다 처리 시간이 짧다. 그래서, 일련의 처리에 필요한 시간을 균일하게 하기 위해서 ZrO2층의 성막 처리에 3대의 프로세스 챔버(52-1∼52-3)를 할당하고, 버퍼층의 성막 처리에는 1대의 프로세스 챔버(52-4)를 할당한다. 이에 따라, ZrO2층(26A)을 형성하고, 그 위에 버퍼층(28)을 형성하며, 그 위에 ZrO2층(26B)을 형성한다는 본 발명에 따른 박막 커패시터를 형성하는 일련의 처리를 클러스터 툴에 있어서 연속하여 효율적으로 행할 수 있다.
또한, 클러스터 툴의 구성 및 처리 순서는 이것에 한정되는 것이 아니라, 도시한 구성 이외에 여러 가지 구성을 생각할 수 있다.
이상과 같이, 본 발명의 제1 실시예에서는, ZrO2층을 유전체층으로서 이용하고 있지만, ZrO2층과 같이 높은 유전률을 갖는 HfO2층을 유전체층으로서 이용한 경우에도 동일한 효과를 얻을 수 있다.
다음으로, 본 발명의 제2 실시예에 따른 박막 커패시터 대해서 설명한다.
우선, 하프늄 산화물막의 표면 거칠기에 대해서 설명한다. 도 9는 하프늄 산화물막(HfO2막이라 칭하는 경우도 있음)의 두께와 표면 거칠기(표면 조도)의 관계를 나타내는 그래프이다.
도 9의 그래프는 HfO2막을 Si 기판 상에 ALD법에 의해 생성했을 때의 HfO2막의 두께와 표면 거칠기의 관계를 나타내고 있다. 도 1로부터 알 수 있는 바와 같이, HfO2막의 두께가 증대하면 표면 거칠기도 증대하는 것을 알 수 있다.
그래서, 본 발명자는 ZrO2막 또는 HfO2막 중에 비정질층을 버퍼층으로서 사이에 유지하여 표면 거칠기를 작은 채로 유지하는 것을 고안하였다. 도 10은 본 발명의 제2 실시예에 따른 HfO2막을 이용한 박막 커패시터의 구조를 도시한 도면이다. 또한, 본 발명의 제2 실시예에 따른 HfO2막을 이용한 박막 커패시터(2A)도, 전술하는 제1 실시예에 따른 ZrO막을 이용한 박막 커패시터와 마찬가지로, 예컨대 도 2에 도시된 바와 같이 실리콘 기판 상에 형성된 트랜지스터 구조에 접속된 메모리 셀로서 형성된다.
박막 커패시터(2A)는 예컨대 TiN과 같은 도전 재료에 의해 형성된 하부 전극(22)과 상부 전극(24)을 갖고 있고, 이들 사이에 고유전률을 갖는 유전체층으로서 HfO2 박막(36)이 형성됨으로써, 박막 커패시터로서 기능한다. HfO2 박막(36)은 유전체층으로서 복수의 HfO2층(36A)으로 분할되어 있고, 인접한 상하의 HfO2층(36A) 사이에 버퍼층(38)이 유지되어 다층 구조로 되어 있다.
버퍼층(38)은 Al2O3, Ta2O5, 비정질 ZrO2 등의 비정질 재료에 의해 형성할 수 있다. 본 실시예에서는 버퍼층(38)을 형성하는 재료로서 Al2O3를 이용하고 있다. 버퍼층(38)은 HfO2층(36A)의 결정화를 억제하는 기능을 수행한다. 즉, HfO2가 결정화하는 온도를 높일 수 있다.
도 10에 도시된 HfO2막을 이용한 박막 커패시터는 복수의 HfO2층(36A)의 각 층과, 복수의 Al2O3 버퍼층의 각 층을 ALD법에 의해 형성한 것이다. HfO2층(36A)의 두께와 Al2O3 버퍼층(38)의 두께의 비는 도 10에서는 1:1이지만, 실제로는 HfO2층(36A)을 ALD법으로 2사이클분 형성하고, 그 위에 Al2O3 버퍼층(38)을 ALD법으로 2 사이클분 형성하며, 이것을 반복하여 소정의 두께의 HfO2막으로 하고 있다.
ALD법의 1사이클로 형성되는 HfO2층의 두께(약 1 Å)와, ALD법의 1사이클로 형성되는 Al2O3층의 두께(약 1 Å)가 거의 같기 때문에, 도 10에서는 HfO2층(36A)의 두께와 Al2O3 버퍼층(38)의 두께가 1:1로 되어 있다. 도 10에 있어서, HfO2층(36A)의 각 층과 Al2O3 버퍼층(38)의 각 층 속에 그려진 점선은 ALD법에 의한 1사이클로 형성되는 층의 두께를 나타내는 것이다. 즉, 도 10에 도시된 다층 구조는 HfO2층(36A)을 ALD법으로 2사이클분 형성하고, 그 위에 Al2O3 버퍼층(38)을 ALD법으로 2사이클분 형성하며, 그것을 반복하여 다층 구조로 하고 있는 것을 알 수 있다. 또한, 반복 횟수는 도 10에 도시된 횟수가 아니라 실제로는 예컨대 약 10 ㎛(100 Å) 두께의 HfO2막을 형성하는 것이면, 49회 반복하게 된다.
또한, 이하의 설명에 있어서, HfO2층(36A)의 두께와 Al2O3 버퍼층(38)의 두께의 비율을 ALD법의 사이클수의 비(m:n)로 표시하는 것으로 한다. 예컨대, 도 10에 도시된 구조에서는, HfO2층(36A)을 ALD법으로 m=2사이클분 형성하고, 그 위에 Al2O3 버퍼층(38)을 ALD법으로 n=2사이클분 형성하기 때문에, 두께의 비 m:n=2:2로 표시된다.
HfO2층(36A)의 두께와 Al2O3 버퍼층(38)의 두께의 비는 2:2로 한정되지 않고, 형성하는 박막 커패시터에 요구되는 특성에 따라 임의로 바꿀 수 있다. 도 11에 도 시된 박막 커패시터는 HfO2층(36A)의 두께와 Al2O3 버퍼층(38)의 두께의 비를 7:3으로 하여 형성한 것이다. 또한, 도 12에 도시된 박막 커패시터는 HfO2층(36A)의 두께와 Al2O3 버퍼층(38)의 두께의 비를 5:1로서 형성한 것이다.
도 10 내지 도 12에 도시된 구조의 HfO2 박막 커패시터를 약 90 Å의 두께가 되도록 형성하고, 표면 조도 RMS를 측정한 결과를 이하에 나타낸다.
Hf:Al ENrp[Å] RMS[㎚]
5:1 90 0.184
7:3 84 0.225
2:2 90 0.194
이상의 측정 결과로부터, HfO2층(36A)의 두께와 Al2O3 버퍼층(38)의 두께의 비를 바꾸어도 RMS의 값은 누설 전류를 충분히 억제할 수 있는 값인 것을 알 수 있었다.
도 10 내지 도 12에 도시된 다층 구조는 전술한 제1 실시예에서 설명한 ZrO2 박막 커패시터에도 적용할 수 있다. 도 10 내지 도 12에 도시된 구조의 ZrO2 박막 커패시터를 약 90 Å의 두께가 되도록 형성하고, 표면 거칠기 RMS를 측정한 결과를 이하에 나타낸다.
Zr:Al 두께[Å] RMS[㎚]
5:1 95 0.36
7:3 93 0.32
2:2 96 0.34
이상의 측정 결과로부터, ZrO2 박막 커패시터에서 ZrO2층의 두께와 Al2O3 버퍼층의 두께와의 비를 바꾸어도, RMS의 값은 누설 전류를 충분히 억제할 수 있는 값인 것을 알 수 있었다.
이상과 같이, 본 실시예에 따르면, 복수의 HfO2층(36A)과, 이들 사이에 비정질 재료에 의한 버퍼층(28)을 형성함으로써, 표면 거칠기를 저감하고, HfO2층의 표면에서의 전계 집중을 억제하여 누설 전류를 저감한 박막 커패시터를 형성할 수 있다. 또한, HfO2층 대신에 ZrO2층을 이용하여도 동일한 효과를 얻을 수 있다.
다음으로, 전술한 다층 구조의 박막 커패시터(2A)를 생성하는 프로세스에 대해서 HfO2 박막 커패시터를 예로 들어 설명한다.
전술한 HfO2층(36A) 및 버퍼층(38)은 ALD법에 의해 형성할 수 있다. ALD법에 의해 박막을 형성하기 위한 처리 장치는 전술한 제1 실시예에서 도 3을 참조하면서 설명한 처리 장치와 마찬가지로서, 그 설명은 생략한다.
다층 구조의 HfO2 박막 커패시터의 생성 프로세스에서는 도 13의 흐름도에 도시한 바와 같이, 우선, 기판 상에 하부 전극(22)을 형성하고(단계 S51), 하부 전극(22) 상에 ALD법에 의해 HfO2층(36A)을 형성하며(단계 S52), 그 위에 버퍼층(38) 을 형성하고(단계 S53), 계속해서 HfO2층(36A)을 형성한다. 여기서, 처리는 단계 S53으로 되돌아가 단계 S53 및 단계 S54의 처리를 X회 반복한 후, 상부 전극(24)을 마지막으로 형성한 HfO2층 상에 형성한다(단계 S55). 여기서, 반복 횟수 X는 형성한 HfO2층(36A) 및 버퍼층(38)의 두께가 소정의 두께 예컨대 90 Å이 되도록 설정된 값이다.
단계 S51 내지 단계 S55까지의 일련의 처리를, 도 3에 도시된 바와 같은 처리 장치 또는 도 8에 도시된 바와 같은 클러스터 툴에 의해 연속하여 행할 수 있다. 또는, 단계 S52 내지 단계 S54까지의 처리를 하나의 처리 장치 또는 복수의 장치를 구비하는 클러스터 툴에 의해 각각의 장치에서 연속하여 행하는 것으로 하여도 좋다.
도 3에 도시된 처리 장치에 있어서, 제1 처리 가스로서 Hf를 함유하는 원료를 사용하고, 제2 처리 가스로서 O3을 함유하는 산화 가스를 사용함으로써, HfO2층을 기판 상에 형성할 수 있다. 또한, 제1 처리 가스를 Al을 함유하는 원료로 전환함으로써 버퍼층으로서 Al2O3층을 형성할 수 있다. 그 적층막은 HfAlO 조성을 구성한다.
우선, 도 14에 도시된 바와 같이, 트랜지스터 구조(6) 및 하부 전극(22)이 형성된 기판을 처리 용기(31) 내에 배치하고, 기판을 200∼350℃로 가열한다(단계 S61). 다음으로, 제1 원료 전환 밸브(35A)를 개방하고, 제1 처리 가스(A)로서 Hf를 함유하는 테트라키스에틸메틸아미노하프늄(TEMAH)을 처리 용기(31) 내에 도입한다. 이 때, 제2 원료 전환 밸브(35B)는 폐쇄되어 도 3(a)에 도시된 상태가 된다. 따라서, TEMAH는 기판 상에서 흘러, 그 때에 Hf가 기판 상[하부 전극(22) 상]에 흡착된다(단계 S62). 이 때, TEMAH의 유량을 50∼200 ㎎/min로 조정하고, TEMAH를 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다.
단계 S62에 있어서 TEMAH의 공급이 종료되면, 계속해서 처리 용기(31) 내의 TEMAH를 퍼지하는 공정이 행해진다(단계 S63). 이 공정에서는, TEMAH를 배제하기 위해서 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다. 이에 따라 정밀도 좋게 막 두께를 제어할 수 있다.
Ar에 의한 퍼지가 종료되면, 다음으로, 제2 원료 전환 밸브(35B)를 개방하여 제2 처리 가스(B)로서 O3을 처리 용기(31) 내에 도입한다. 이 때, 제1 원료 전환 밸브(35A)는 폐쇄되어 도 3(b)에 도시된 상태가 된다. 따라서, O3은 기판 상에서 흘러, 그 때에 기판 상에 흡착되어 있던 Hf와 O3이 반응하여 기판 상에 HfO2가 생성된다(단계 S64). 이 때, O3의 유량을 100∼300 g/Nm3로 조정하고, O3을 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다.
단계 S64에 있어서 O3의 공급이 종료되면, 계속해서 처리 용기(31) 내의 O3 및 반응 부생성물을 퍼지하는 공정이 행해진다(단계 S65). 이 공정에서는, 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다.
여기서, 단계 S62 내지 단계 S65까지의 처리가 ALD법에 의한 1사이클에 해당한다. 따라서, 본 실시예에서는 단계 S62 내지 단계 S65까지의 처리를 m회 반복한다. 구체적으로는, 도 10에 도시된 다층 구조를 형성하기 위해서는 2회, 도 11에 도시된 다층 구조를 형성하기 위해서는 7회, 도 12에 도시된 다층 구조를 형성하기 위해서는 5회이다.
HfO2의 형성 처리를 소정의 사이클수 반복하면, 다음으로, 버퍼층(38)의 형성 공정으로 이동한다. 버퍼층(28)의 형성 공정에서는, 이미 형성한 HfO2층 상에 버퍼층으로서 비정질 상태의 Al2O3층을 형성한다. 도 15는 버퍼층으로서 Al2O3층을 형성하는 처리의 흐름도이다.
우선, 처리 용기(31) 내의 기판을 300∼400℃로 가열한다(단계 S71). 다음으로, 제1 원료 전환 밸브(35A)를 개방하고, 제1 처리 가스(A)로서 예컨대 Al을 함유하는 트리메틸알루미늄(TMA)을 처리 용기(31) 내에 공급한다. 이 때, 제2 원료 전환 밸브(35B)는 폐쇄되어 도 3(a)에 도시된 상태가 된다. 따라서, TMA는 기판 상에서 흘러, 그 때에 Al이 기판 상(HfO2층 상)에 흡착된다(단계 S72). 이 때, TMA의 유량을 90 sccm으로 조정하고, TMA를 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다. 제1 처리 가스(A)로서 TMA 이외에 유기 Al을 함유하는 원료를 이용하여도 좋다.
단계 S22에 있어서 TMA의 공급이 종료되면, 계속해서 처리 용기(31) 내의 TMA를 퍼지하는 공정이 행해진다(단계 S73). 이 공정에서는, 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 고속 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다.
Ar에 의한 퍼지가 종료되면, 다음으로, 제2 원료 전환 밸브(35B)를 개방하여 제2 처리 가스(B)로서 O3을 처리 용기(31) 내에 도입한다. 이 때, 제1 원료 전환 밸브(35A)는 폐쇄되어 도 3(b)에 도시된 상태가 된다. 따라서, O3은 기판 상에서 흘러, 그 때에 기판 상에 흡착되어 있던 Al과 O3이 반응하여 기판 상에 Al2O3가 생성된다(단계 S74). 이 때, O3의 유량을 100∼300 g/Nm3로 조정하고, O3을 공급하는 시간은 0.1∼10초로 하는 것이 바람직하다.
단계 S24에 있어서 O3의 공급이 종료되면, 계속해서 처리 용기(31) 내의 O3 및 반응 부생성물을 퍼지하는 공정이 행해진다(단계 S75). 이 공정에서는, 불활성 가스로서 Ar을 처리 용기(31)에 공급하고, 또한 배기구(34A, 34B)로부터 고속 배기한다. Ar의 유량은 0.3∼5 slm이며, 퍼지 시간은 0.1∼10초간인 것이 바람직하다.
여기서, 단계 S72 내지 단계 S75까지의 처리가 ALD법에 의한 1사이클에 해당한다. 따라서, 본 실시예에서는 단계 S72 내지 단계 S75까지의 처리를 n회 반복한다. 구체적으로는, 도 10에 도시된 다층 구조를 형성하기 위해서는 2회, 도 11에 도시된 다층 구조를 형성하기 위해서는 3회, 도 12에 도시된 다층 구조를 형성하기 위해서는 1회이다.
이상과 같이, HfO2층(36A) 상에 Al2O3 버퍼층(38)의 형성이 종료되면, 재차 도 14에 도시된 단계 S61 내지 단계 S65까지의 처리를 m회 행하여 버퍼층(38) 상에 HfO2층을 형성한다. 계속해서, 도 15에 도시된 단계 S71 내지 단계 S75까지의 처리를 n회 행하여 버퍼층(38)을 형성한다. 이상의 처리를 X회 반복함으로써 소정의 두께의 HfO2 박막(36)을 형성한다.
HfO2 박막(36)의 형성이 종료되면, 마지막으로 형성한 HfO2층(36B) 상에 상부 전극(24)을 형성하여 HfO2 박막 커패시터가 완성된다. 또한, 하부 전극(22) 및 상부 전극(24)은 TiN막에 한정되지 않고, 여러 가지 도전 재료에 의해 형성하는 것으로 하여도 좋다.
또한, 본 발명에 의해 생성된 적층막 HfAlO(HfO2/Al2O3)는 CMOS 트랜지스터의 게이트 절연막으로서 사용할 수 있다. 게이트 전극에 사용하는 경우는, 기판 표면에 직접 매우 얇은 실리콘 산화막에 의해 3∼10 Å의 중간층(inter layer)을 형성하여 Si/SiO 계면을 원활하게 제어한다. 그 위에, 본 발명에 따른 적층막 HfAlO(HfO2/Al2O3)을 10∼50 Å 형성하여 게이트 전극에 사용한다. 이에 따라, 저누설 전류를 달성하고, 또한 전자의 이동도를 크게 할 수 있다.
도 16은 전술한 게이트 전극이 형성된 트랜지스터의 개략 구조를 도시한 도면이다. 실리콘(Si) 기판(50) 상에 매우 얇은 산화막인 중간층(inter layer)(51)이 형성되고, 그 위에 고유전률막으로서 본 발명에 따른 적층막(HfAlO)(52)이 형성된다. 적층막(HfAlO)(52)의 표면을 질화하여 질화막(53)이 형성되며, 그 위에 게이트 전극(54)으로서 폴리실리콘(PolySi) 또는 폴리실리콘/W(폴리메탈)가 생성된다. 이들 막의 측부에는 스페이서로서 산화실리콘층(SiO2)(55)이 형성되고, 그 하측의 Si 기판(50) 중에 소스 영역 및 드레인 영역으로서 웰(확산 영역)(56)이 형성되어 있다.
중간층(inter layer)(51)의 산화막의 형성 방법은 본 출원인에 의해 먼저 출원된 국제 출원(국제 공개 번호 WO3/063220)에 개시되어 있는 처리 장치(UV-RF)에 의해 형성할 수 있다.
또한, 본 발명에 따른 방법으로 형성한 고유전 금속 산화막 중의 카본의 불순물 농도는 E+21 atoms/cm3대로서, 매우 낮은 불순물 농도가 달성되었다.
본 발명은 전술한 구체적으로 개시된 실시예에 한정되지 않고, 본 발명의 범위를 일탈하는 일없이 여러 가지 변형예 및 개량례가 이루어질 것이다.
본 발명은 반도체 기판 중에 형성되는 회로에 설치되는 박막 커패시터에 적용할 수 있다.

Claims (16)

  1. 지르코늄 산화물 또는 하프늄 산화물을 유전체로 하여 형성된 박막 커패시터로서,
    도전 재료로 이루어진 하부 전극과,
    상기 하부 전극 상에 형성된 제1 유전체층과,
    상기 제1 유전체층 상에 형성된 버퍼층과,
    상기 버퍼층 상에 형성된 제2 유전체층과,
    상기 제2 유전체층 상에 형성되고, 도전 재료로 이루어진 상부 전극
    을 포함하며,
    상기 제1 및 제2 유전체층은, 지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 형성되는 것을 특징으로 하는 박막 커패시터.
  2. 제1항에 있어서, 상기 버퍼층은, 비정질 재료에 의해 형성된 것을 특징으로 하는 박막 커패시터.
  3. 제2항에 있어서, 상기 버퍼층은, Al2O3, HfO2, Ta2O5, 비정질 ZrO2 중에서 선정된 재료에 의해 형성된 것을 특징으로 하는 박막 커패시터.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 및 제2 유전체층은 동일한 두께를 갖고 있고, 상기 버퍼층은 상기 제1 및 제2 유전체층보다 얇은 것을 특징으로 하는 박막 커패시터.
  5. 제4항에 있어서, 상기 제1 및 제2 유전체층은 지르코늄 산화물로 형성되고, 상기 제1 및 제2 유전체의 각각의 두께는 1∼70 Å 이하이며, 상기 버퍼층의 두께는 1∼20 Å 이상인 것을 특징으로 하는 박막 커패시터.
  6. 제1항에 있어서, 상기 제1 유전체층, 상기 버퍼층 및 상기 제2 유전체층은 연속된 공정에 의해 형성된 것을 특징으로 하는 박막 커패시터.
  7. 지르코늄 산화물 또는 하프늄 산화물을 유전체로서 형성된 박막 커패시터로서,
    도전 재료로 이루어진 하부 전극과,
    도전 재료로 이루어진 상부 전극과,
    상기 하부 전극과 상기 상부 전극 사이에 형성된 복수의 유전체층과,
    상기 복수의 유전체층 중 인접한 상하층 사이에 형성된 비정질 재료로 이루어진 버퍼층
    을 포함하며,
    상기 복수의 유전체층은, 지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 형성되는 것을 특징으로 하는 박막 커패시터.
  8. 제7항에 있어서, 상기 버퍼층은 Al2O3, HfO2, Ta2O5, 비정질 ZrO2 중에서 선정된 재료에 의해 형성된 것을 특징으로 하는 박막 커패시터.
  9. 지르코늄 산화물 또는 하프늄 산화물을 유전체로서 이용한 박막 커패시터의 형성 방법으로서,
    도전 재료로 이루어진 하부 전극을 형성하는 단계와,
    지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 상기 하부 전극 상에 소정의 두께의 제1 유전체층을 형성하는 단계와,
    상기 제1 유전체층 상에 소정의 두께의 버퍼층을 형성하는 단계와,
    상기 제1 유전체층과 동일한 재료를 이용하여 소정의 두께의 제2 유전체층을 상기 버퍼층 상에 형성하는 단계와,
    상기 제2 유전층 상에 도전 재료로 이루어진 상부 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 박막 커패시터의 형성 방법.
  10. 제9항에 있어서, 상기 제1 유전체층의 형성, 상기 버퍼층의 형성 및 상기 제2 유전체층의 형성을, ALD법에 의한 성막 처리로 연속하여 행하는 것을 특징으로 하는 박막 커패시터의 형성 방법.
  11. 컴퓨터 판독 가능한 기억 매체로서,
    도전 재료로 이루어진 하부 전극을 형성하는 단계와,
    지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 상기 하부 전극 상에 소정의 두께의 제1 유전체층을 형성하는 단계와,
    상기 제1 유전체층 상에 소정의 두께의 버퍼층을 형성하는 단계와,
    상기 제1 유전체층과 동일한 재료를 이용하여 소정의 두께의 제2 유전체층을 상기 버퍼층 상에 형성하는 단계와,
    상기 제2 유전층 상에 도전 재료로 이루어진 상부 전극을 형성하는 단계
    를 포함하는 박막 커패시터의 형성 방법을 컴퓨터에서 실행시키는 프로그램을 저장한 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
  12. 제11항에 있어서, 상기 프로그램은 상기 제1 유전체층의 형성, 상기 버퍼층의 형성 및 상기 제2 유전체층의 형성을, ALD법에 의한 성막 처리로 연속하여 실행시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
  13. 지르코늄 산화물 또는 하프늄 산화물을 유전체로서 이용한 박막 커패시터의 형성 방법으로서,
    도전 재료로 이루어진 하부 전극을 형성하는 단계와,
    지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 상기 하부 전극 상 에 소정의 두께의 유전체층을 형성하는 단계와,
    상기 유전체층 상에 소정의 두께의 버퍼층을 형성하는 단계와,
    상기 유전체층을 형성하는 단계와 상기 버퍼층을 형성하는 단계를 교대로 소정 횟수 반복하여 소정의 두께의 다층 유전체층을 형성하는 단계와,
    상기 다층 유전체층 상에 도전 재료로 이루어진 상부 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 박막 커패시터의 형성 방법.
  14. 제13항에 있어서, 상기 유전체층의 형성 및 상기 버퍼층의 형성을, ALD법에 의한 성막 처리로 연속하여 행하는 것을 특징으로 하는 커패시터의 형성 방법.
  15. 컴퓨터 판독 가능한 기억 매체로서,
    도전 재료로 이루어진 하부 전극을 형성하는 단계와,
    지르코늄 산화물 및 하프늄 산화물 중 어느 한쪽에 의해 상기 하부 전극 상에 소정의 두께의 유전체층을 형성하는 단계와,
    상기 유전체층 상에 소정의 두께의 버퍼층을 형성하는 단계와,
    상기 유전체층을 형성하는 단계와 상기 버퍼층을 형성하는 단계를 교대로 소정 횟수 반복하여 소정의 두께의 다층 유전체층을 형성하는 단계와,
    상기 다층 유전체층 상에 도전 재료로 이루어진 상부 전극을 형성하는 단계
    를 포함하는 박막 커패시터의 형성 방법을 컴퓨터에서 실행시키는 프로그램을 저장한 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
  16. 제15항에 있어서, 상기 프로그램은, 상기 유전체층의 형성 및 상기 버퍼층의 형성을, ALD법에 의한 성막 처리로 연속하여 실행시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
KR1020077001745A 2004-09-09 2005-09-09 박막 커패시터와 그 형성 방법 및 컴퓨터 판독 가능한 기억매체 KR100854428B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004262668 2004-09-09
JPJP-P-2004-00262668 2004-09-09

Publications (2)

Publication Number Publication Date
KR20070026852A true KR20070026852A (ko) 2007-03-08
KR100854428B1 KR100854428B1 (ko) 2008-08-27

Family

ID=36036497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001745A KR100854428B1 (ko) 2004-09-09 2005-09-09 박막 커패시터와 그 형성 방법 및 컴퓨터 판독 가능한 기억매체

Country Status (7)

Country Link
US (1) US20070228442A1 (ko)
JP (1) JPWO2006028215A1 (ko)
KR (1) KR100854428B1 (ko)
CN (1) CN100508165C (ko)
DE (1) DE112005002160T5 (ko)
TW (1) TW200620472A (ko)
WO (1) WO2006028215A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4180948B2 (ja) * 2003-03-24 2008-11-12 東京エレクトロン株式会社 基板処理装置および基板処理方法、ガスノズル
KR100634262B1 (ko) * 2005-03-05 2006-10-13 삼성전자주식회사 복합 유전막을 갖는 반도체 장치의 제조 방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP2007300002A (ja) * 2006-05-01 2007-11-15 Tdk Corp 電子部品
KR100716655B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법
KR100819002B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
US8367506B2 (en) 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
JP2012124322A (ja) * 2010-12-08 2012-06-28 Elpida Memory Inc 半導体記憶装置の製造方法
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
KR101897214B1 (ko) * 2011-11-16 2018-10-23 주식회사 원익아이피에스 박막 제조 방법
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US20130148404A1 (en) * 2011-12-08 2013-06-13 Abhijit Bandyopadhyay Antifuse-based memory cells having multiple memory states and methods of forming the same
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
JP6213579B2 (ja) * 2014-02-07 2017-10-18 株式会社村田製作所 コンデンサ
JP6907876B2 (ja) * 2017-10-19 2021-07-21 株式会社村田製作所 成膜方法
WO2019142317A1 (ja) * 2018-01-19 2019-07-25 三菱電機株式会社 薄層キャパシタおよび薄層キャパシタの製造方法
CN110164850A (zh) * 2018-02-15 2019-08-23 松下知识产权经营株式会社 电容元件和电容元件的制造方法
CN112080732B (zh) * 2020-07-29 2021-12-28 西安交通大学 一种硅集成的bt-bmz薄膜、电容器及其制造方法
KR20220038918A (ko) 2020-09-21 2022-03-29 삼성전자주식회사 커패시터 및 이를 포함하는 디램 소자

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
KR970054073A (ko) * 1995-12-27 1997-07-31 김광호 반도체 장치의 커패시터 제조 방법
US6320244B1 (en) * 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
KR20020064624A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
JP2003151976A (ja) 2001-08-28 2003-05-23 Tdk Corp 高誘電率絶縁膜、ゲート絶縁膜および半導体装置
US20030207097A1 (en) * 2001-12-31 2003-11-06 Memscap Le Parc Technologique Des Fountaines Multilayer structure used especially as a material of high relative permittivity
JP3778432B2 (ja) 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
KR100468852B1 (ko) * 2002-07-20 2005-01-29 삼성전자주식회사 캐패시터 구조체 형성 방법
KR100450681B1 (ko) * 2002-08-16 2004-10-02 삼성전자주식회사 반도체 메모리 소자의 커패시터 및 그 제조 방법
US6940117B2 (en) * 2002-12-03 2005-09-06 International Business Machines Corporation Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
KR100469158B1 (ko) * 2002-12-30 2005-02-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
KR20040077309A (ko) * 2003-02-28 2004-09-04 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조방법
US6885056B1 (en) * 2003-10-22 2005-04-26 Newport Fab, Llc High-k dielectric stack in a MIM capacitor and method for its fabrication
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법

Also Published As

Publication number Publication date
CN101015052A (zh) 2007-08-08
US20070228442A1 (en) 2007-10-04
TW200620472A (en) 2006-06-16
CN100508165C (zh) 2009-07-01
DE112005002160T5 (de) 2009-03-12
WO2006028215A1 (ja) 2006-03-16
JPWO2006028215A1 (ja) 2008-05-08
KR100854428B1 (ko) 2008-08-27

Similar Documents

Publication Publication Date Title
KR100854428B1 (ko) 박막 커패시터와 그 형성 방법 및 컴퓨터 판독 가능한 기억매체
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
US9502256B2 (en) ZrAION films
US9627501B2 (en) Graded dielectric structures
TW202125596A (zh) 形成氮化釩層之方法以及包括該氮化釩層之結構
US20060258078A1 (en) Atomic layer deposition of high-k metal oxides
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
JP4257576B2 (ja) 成膜装置
US8741731B2 (en) Method of manufacturing a semiconductor device
US20090263975A1 (en) Film formation method and apparatus for forming silicon-containing insulating film doped with metal
JP2005523384A (ja) 低蒸気圧のガス前駆体を用いて基板上にフィルムを蒸着させるシステム
KR20040077565A (ko) 나노층 박막의 원자층 증착
KR20050049701A (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
JP4007044B2 (ja) 原子層蒸着法を用いた薄膜形成方法
JP2009132961A (ja) 成膜方法、成膜装置及び記憶媒体
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2019204120A1 (en) Tuning work function of p-metal work function films through vapor deposition
KR20230166934A (ko) 기판 상에 13족 원소를 포함한 층을 형성하기 위한 방법 및 시스템
KR100920402B1 (ko) 저온 게이트 스택

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee