KR20070004426A - 배선 기판, 전자 기기 및 전원 장치 - Google Patents

배선 기판, 전자 기기 및 전원 장치 Download PDF

Info

Publication number
KR20070004426A
KR20070004426A KR1020060059147A KR20060059147A KR20070004426A KR 20070004426 A KR20070004426 A KR 20070004426A KR 1020060059147 A KR1020060059147 A KR 1020060059147A KR 20060059147 A KR20060059147 A KR 20060059147A KR 20070004426 A KR20070004426 A KR 20070004426A
Authority
KR
South Korea
Prior art keywords
frequency current
high frequency
wiring
radiation noise
suppressing material
Prior art date
Application number
KR1020060059147A
Other languages
English (en)
Other versions
KR100868838B1 (ko
Inventor
신고 야마모토
히로유키 이시바시
카츠미 마츠다
Original Assignee
오므론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오므론 가부시키가이샤 filed Critical 오므론 가부시키가이샤
Publication of KR20070004426A publication Critical patent/KR20070004426A/ko
Application granted granted Critical
Publication of KR100868838B1 publication Critical patent/KR100868838B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명의 목적은 방사 노이즈의 발생을 효과적으로 억제하기 위한 것으로서, 상기 목적을 달성하기 위한 해결 수단에 있어서, 본 배선 기판(리드 프레임)(10)은, 고투자율의 도전성 연자성막으로 이루어지는 고주파 전류 억제재(18)를 방사 노이즈원이 되는 리드 프레임 부분(배선 부분)(10a)의 니어 필드(자계 지배 영역), 바람직하게는 리드 프레임 부분(10a)의 외주에 마련한 구성으로 한다.
배선 기판, 전자 기기, 전원 장치

Description

배선 기판, 전자 기기 및 전원 장치{CIRCUIT BOARD, ELECTRONIC APPARATUS, AND POWER SUPPLY}
도 1은 본 발명의 실시의 한 형태에 관한 배선 기판인 리드 프레임의 평면도.
도 2는 스위칭 전원의 전기적 회로의 부분 개략도.
도 3은 도 5의 리드 프레임 부분에 흐르는 고주파의 루프 전류에 의해 발생하는 자계와 전계의 설명에 제공하는 도면.
도 4는 파동 임피던스의 설명에 제공하는 도면.
도 5는 본 발명의 실시의 한 형태에 관한 배선 기판인 리드 프레임에서 루프 전류가 흐르는 리드 프레임 부분(배선 부분)의 단면도.
도 6은 리드 프레임에 고주파 전류 억제재(18)인 연자성막으로서 자성 도금한 경우와 자성 도금하지 않은 경우의 방사 노이즈 발생 상태를 자계 강도 측정기 화면상에서 비교하여 도시한 도면.
도 7은 리드 프레임 부분에 고주파 전류 억제재(18)인 연자성체로서 자성 도금한 경우와 자성 도금하지 않은 경우의 피크 포인트의 스펙트럼 파형을 도시한 도면.
도 8은 도 5의 리드 프레임 부분에 분말로 이루어지는 고주파 전류 억제 재(18)를 마련한 도면.
도 9는 도 5의 고주파 전류 억제재(18)가, 리드 프레임 부분의 일부에 마련된 도면.
도 10은 투자율의 주파수 특성을 도시한 도면.
도 11은 복수의 자성막이 적층되어 이루어지는 고주파 전류 억제재(18)를 도시한 도면.
도 12는 고주파 전류 억제재(18)가 공간 내지는 절연물을 사이에 두고 리드 프레임 부분에 마련된 도면.
도 13은 고주파 전류 억제재(18)가 전자 부품의 단자나 히트 싱크, 금속 몸체에 마련된 도면.
도 14는 해석 모델에 이용하는 고리형상 금속체의 사시도.
도 15는 도 14의 고리형상 금속체를 이용하여 고주파 전류 억제재(18)에 의한 방사 노이즈의 측정 결과를 도시한 도면.
도 16은 도 14의 고리형상 금속체를 이용하여 고주파 전류 억제재(18)의 저항률의 변화에 의한 전류 밀도 분포를 도시한 도면.
도 17은 도 14의 고리형상 금속체를 이용하여 복수의 자성막으로 이루어지는 고주파 전류 억제재(18)에 의한 방사 노이즈의 측정 결과를 도시한 도면.
(도면의 주요부분에 대한 부호의 설명)
10 : 리드 프레임
10a : 리드 프레임 부분
12 : 고주파 트랜스(전자 부품)
14 : 알루미늄 전해 콘덴서(전자 부품)
16 : 스위칭 트랜지스터(전자 부품)
18 : 고주파 전류 억제재
20 : 리드 프레임(10)을 입체 교차하기 위한 전자 부품
기술분야
본 발명은, 배선 기판, 전자 기기 및 스위칭 전원 등의 전원 장치에 관한 것으로서, 배선에서 발생하는 방사 노이즈를 억제하는 기술에 관한 것이다.
전자 기기에는, 고주파의 방사 노이즈를 발생하는 모든 전자 기기를 포함하는 것이다.
전원 장치는, 대표적으로는 스위칭 전원이고, AC/DC 컨버터, DC/DC 컨버터, 인버터, 무정전 전원(UPS) 등의 전력 변환부를 구비한 다른 전원 장치를 포함한다.
종래기술
고주파 동작을 하는 전자 기기에서는 그 처리 속도의 고속화 등에 수반하여, 방사 노이가 보다 증대하여, 그것에 의한 전자 장해를 보다 효과적으로 억제할 수 있는 기술의 개발의 요청이 높아지고 있다.
특히, 근래와 같이 전자 기기의 국내외의 보급도가 높아짐에 의해, 그들 기 기의 방사 노이즈에 의해 해당 기기나 다른 기기의 오동작 등이 산업 사회에 가져오는 영향도 막대하고, 이러한 전자 장해는 국제적으로 CISPR 등(국제 무선 장해 특별위원회)에 의해 엄격하게 관리 규제되도록 되어 있다.
이와 같은 전자 장해는, 시작(試作) 평가의 단계에서 문제가 생기는 것이 많고, 회로 설계의 후퇴나 개발 기간의 장기화 등에도 심각한 영향을 미치고 있고, 회로 변경 등이 없이 간이하게 노이즈를 억제할 수 있는 기술의 개발이 요망되고 있다.
그 때문에, 종래부터 이러한 방사 노이즈를 억제하는 기술이 다수 개발되어 오고 있고, 그 기술의 하나로 예를 들면 특허 문헌 1에 나타낸 바와 같이 절연성 기판 표면상에 페라이트층을 마련한 것이 있다. 이 특허 문헌 1에 개시된 방사 노이즈 억제 기술은, 기판의 표면에 페라이트층으로 이루어지는 노이즈 억제체를 마련한 것이다.
이와 같은 방사 노이즈 억제 기술은, 노이즈원인 배선부를 특정하지 않고, 기판의 표면상을 페라이트층으로 덮는 것이기 때문에, 전자 부품이나 배선 등에 걸친 극히 광범위한 영역으로 되고, 방사 노이즈 억제가 대규모로 되는데다, 노이즈 억제체의 손실 성분을 나타내는 투자율의 허부(虛部)(μ")가 높은 값을 나타내는 수 100MHz 내지 수GHz에서의 노이즈 억제로 되어, 수10MHz대(帶)에서의 억제 효과가 곤란하다는 과제가 있는 한편, 이와 같은 과제의 해소에는 실드나 전자 부품의 추가 등에 의한 비용 증가나 전자 기기의 구성 변경 등, 그 밖의 다른 새로운 과제를 유발하고 있다.
특허 문헌 1 : 특개2005-129766호 공보
따라서, 본 발명은, 방사 노이즈 발생원이 되는 배선 부분에 대해 효과적으로 방사 노이즈의 발생을 억제 가능하게 하여 상술한 과제를 해결하는 것이다.
본 발명에 의한 배선 기판은, 전자 부품이 실장되는 배선 기판에 있어서, 도전성의 연자성막(軟磁性膜)으로 이루어지는 고주파 전류 억제재가, 방사 노이즈원이 될 수 있는 배선의 도체 부분에 적어도 일부가 물리적으로 접촉한 상태로 마련되어 있는 것을 특징으로 하는 것이다.
상기 배선 기판에는 절연 기판상에 구리 등의 금속재를 인쇄 배선하여 이루어지는 제 1의 기판, 또는 절연 기판상에 소요되는 회로 패턴을 구비한 리드 프레임을 배선으로 하여 마련한 제 2의 기판, 리드 프레임상에 전자 부품을 실장하고, 리드 프레임의 일부를 배선으로 하여 그 전체를 수지 몰드한 제 3의 기판 등, 각종의 배선 기판을 포함한다.
제 1의 기판이라면, 인쇄 배선상에 연자성막을 마련할 수 있다. 제 2, 제 3의 기판이라면, 리드 프레임상에 연자성막을 마련할 수 있다. 또한 배선부에 점퍼 선과 같은 것을 이용하여, 그 점퍼 선에 연자성막을 형성 후, 제 1, 제 2, 제 3의 기판에 실장하여도 좋다. 연자성체를 마련하는 배선 형상은 특히 한정되는 것이 아니다.
또한, 연자성체를 배선상에 막형상으로 마련하는 수법에도 한정되는 것이 아니다.
연자성체로서는 그 종류에 한정되는 것은 없지만, 고투자율의 값으로서는 보다 높은 것이 바람직하다. 투자율은 μ'-jμ"로 나타낼 수 있다. μ'는 투자율의 실부(實部)이고, μ"는 투자율의 허부로서 손실 성분을 나타낸다.
이와 같은 투자율의 값을 제공할 수 있는 연자성체로서는, 철-니켈 합금, 철-니켈-붕소 합금, 철-니켈-몰리브덴 합금, 철-니켈-규소 합금, 철-니켈-구리 합금, 철-니켈-크롬 합금, 철-니켈-구리-몰리브덴 합금, 철-니켈-니오브 합금 등의 파마로이, 철-코발트 합금, 철-코발트-니켈 합금, 코발트-지르코늄-니오브 합금 등을 들 수 있다.
또한, 상기 이외의 연자성체에 더하여, 분말 형상으로 한 경우에 바람직한 연자성체로서는, 예를 들면, 철-알루미늄-규소 합금(상표명 「센더스트」), 카르보닐-철, 망간-아연계 페라이트, 니켈-아연계 페라이트 등을 들 수 있다.
본 발명의 배선 기판에 의하면, 도전성의 연자성막으로 이루어지는 고주파 전류 억제재가 방사 노이즈를 발생하는 배선의 도체 부분에 마련되어 있기 때문에, 표피 효과에 의해 배선 부분의 표피를 흐르는 고주파 전류만을 극히 효과적으로 감쇠시킬 수 있는 한편, 직류적 또는 저주파적으로는 저저항이여서, 배선을 흐르는 직류 또는 저주파의 전류 성분을 저해하는 일이 없다.
이상으로부터, 종래에는, 배선 기판상에 실장한 다수의 전자 부품이나 배선 등으로부터 방사되는 노이즈원을 포함한 기판 표면 전체를 덮는 실드나 억제체를 마련하여 방사 노이즈를 억제하도록 되어 있던 것에 대해, 본 발명에서는, 방사 노이즈원이 되는 배선의 도체 부분에 도전성의 연자성막으로 이루어지는 고주파 전류 억제재를, 직접, 마련한 구조로 되어 있기 때문에, 수10MHz 내지 수GHz의 방사 노이즈의 발생을 극히 용이하게, 게다가 저비용이면서 효과적으로 억제할 수 있다.
또한, 고주파 전류 억제재의 막두께를, 배선의 표피의 두께보다도 두껍게 하는 것은, 고주파 전류를 감쇠시켜 방사 노이즈의 발생을 억제하는데 바람직하다.
본 발명에 의하면, 방사 노이즈원이 되는 배선의 도체 부분의 외주면에 직접, 또는 니어 필드 영역인 5㎝ 이내에 박막 형상으로 고주파 전류 억제재를 마련하였기 때문에, 방사 노이즈가 퍼지기 직전에, 대개의 방사 노이즈의 발생을 극히 효과적으로 억제할 수 있다.
또한, 본 발명에서는 전자 기기의 케이스에 개구부나 간극부가 다소 존재하여도, 종래와는 달리, 외부로 방사 노이즈가 누설하는 일이 없어져서, 종래의 한 과제를 일거에 해결할 수 있다.
특히, 본 발명에서는, 배선 기판측에 종래와 같은 특별한 방사 노이즈 억제 부품을 배치할 필요가 없어지기 때문에, 배선 기판의 조립이 용이하고 저비용화한다.
상기한 배선 기판을 퍼스널 컴퓨터 등의 전자 기기에 탑재한 경우, 상기한 바와 같이 고주파 전류에 의한 방사 노이즈의 발생을 억제하여 방사 노이즈를 저감하는 것이 가능한 전자 기기를 얻을 수 있다.
또한 상기한 배선 기판을 스위칭 전원 등의 전원 장치에 탑재한 경우, 상기한 바와 같이 고주파 전류에 의한 방사 노이즈의 발생을 억제하여 방사 노이즈를 저감하는 것이 가능한 전원 장치를 얻을 수 있다. 이 전원 장치 중에서 스위칭 전 원에서는 고주파 트랜스의 1차측이나 2차측에 고주파 전류가 흐르는 전류 경로에 고주파 전류 억제재를 마련할 수 있다.
특히, 본 발명에서는, 고주파 전류 억제재가 니어 필드, 즉, 파동 임피던스가 작고 자계가 지배적으로 되는 배선 부근에 마련되어 있기 때문에, 연자성체의 막으로 이루어지는 고주파 전류 억제재는 배선 부근을 덮는 자기 실드로서도 고주파 자계를 효과적으로 억제하여 방사 노이즈를 저감할 수 있다.
또한, 고주파 전류 억제재를 구성하는 연자성체를 유기결합제중에 분말 형상으로 하여 혼입하여 방사 노이즈원이 될 수 있는 배선 부분에 마련한 경우, 취급성에 우수한 구조가 되고, 방사 노이즈가 발생하는 배선 부분의 외주에 정확하고 또한 용이하게 마련하는 것이 가능하다.
스위칭 전원에서는, 스위칭 트랜지스터의 스위칭 동작에 수반하는 고차원의 고조파에 의해 발생하는 방사 노이즈의 파워가 크기 때문에, 종래부터, 그 방사 노이즈 억제의 대책이 다양하게 제안되어 왔지만, 중량 증가, 비용 증가, 방사 노이즈 누설, 등의 과제를 해결할 수 없었다.
본 발명에서는, 방사 노이즈원이 되는 배선 부분의 니어 필드라는 자계 지배 영역에 연자성체로 이루어지는 고주파 전류 억제재를 마련하기 때문에, 방사 노이즈 억제 구성이 간이하고, 게다가 저비용의 구성으로 끝나는데다 효율적으로 방사 노이즈를 억제할 수 있도록 되어, 그 실용성은 매우 높다.
이하, 첨부한 도면을 참조하여 본 발명의 실시의 형태에 관한 배선 기판 및 그것을 구비한 전자 기기(전원 장치)의 한 예인 스위칭 전원을 상세히 설명한다.
도 1 내지 도 3을 참조하여, 본 발명의 실시의 한 형태에 관한 배선 기판 및 그것을 구비한 스위칭 전원을 설명한다. 이와 같은 스위칭 전원이 탑재된 전자 기기는 예를 들면 30MHz 내지 1GHz의 범위에서, 전자 장해가 엄격하게 관리된다.
도 1은 동 배선 기판과 그것에 실장한 전자 부품을 도시한 개략도로서, 동 도면에서의 배선 기판은, 스위칭 전원의 전자 부품 실장 패턴에 대응한 리드 프레임(10)에 의해 구성되어 있다.
이 실선에 의해 도시된 리드 프레임(10)에는 전원을 구성하는 실장 전자 부품이 접속 고정되어 있다. 도 1에서는 간략화를 위해 실장 전자 부품의 대표예로서, 고주파 트랜스(12)와, 고주파 트랜스(12)의 1차측의 전자 부품인 평활용의 알루미늄 전해 콘덴서(14), 스위칭 소자인 스위칭 트랜지스터(16)와, 리드 프레임(10)을 입체 교차시키기 위해 실장되어 있는 전자 부품(20)을 직사각형 형상으로 둘러싸는 파선으로 도시하고 있다.
리드 프레임(10)은 전자 부품 실장을 위한 리드 프레임 부분이나, 전자 부품 사이 등의 배선을 위한 리드 프레임 부분을 구비한다. 도 1에는 방사 노이즈 발생 영역(한 예로서 루프 전류가 흐르는 영역)을 2점쇄선으로 둘러싸는 영역(A1 내지 A3)으로 나타내고 있다. 이 영역에서는 고주파 트랜스(12)의 1차측과 2차측의 각각에 방사 노이즈 발생 영역을 나타내고 있다. 1차측과 2차측과의 경계를 1점쇄선으로 도시한다.
도 2에 이들 전자 부품(12, 14, 16)에 대응하는 스위칭 전원의 전기적 회로 의 일부만을 개략적으로 도시하고 있다. 도 2의 스위칭 전원의 회로 구성은 주지이기 때문에, 그 설명을 생략한다.
도 1에서 도시한 영역(A1)은 고주파 트랜스(12)의 1차측에 흐르는 루프 전류(LC)의 영역을 나타내고 있다.
도 3에 상기 스위칭 전원에 있어서 루프 전류(LC)가 흐르는 리드 프레임 부분(10a)의 일부의 사시도를 도시한다. 도 3에 도시한 바와 같이, 리드 프레임 부분(10a)에 흐르는 루프 전류(LC)에 의해 해당 리드 프레임 부분(10a)의 주위에 자계(H1)가 발생하고, 이 자계(H1)의 변화에 의해 전계(E1)가 발생하고, 또한 이 전계(E1)의 변화에 의해 자계(H2)가 발생하고, 그리고 이 자계(H2)의 변화에 의해 다시 또한 전계(E2)가 발생한다고 하는 바와 같이, 자계(H1, H2, H3…)와 전계(E1, E2, …)가 교대로 발생한다.
이와 같은 관계에 있어서, 루프 전류(LC)가 증대하면, 자계의 강도가 증대하고, 이 자계의 강도의 증대에 수반하여 전계의 강도도 증대한다. 또한, 루프 전류(LC)의 주파수가 고속화하는데 수반하여, 자계의 변동이 커지고, 전계의 강도도 증대한다.
그리고, 리드 프레임 부분(10a)에 루프 전류(LC)가 흐르면 자계와 전계가 교대로 전파되어 가는 방사 노이즈가 발생하게 된다. 이 경우, 리드 프레임 부분(10a)의 부근(니어 필드)에서는 자계(H1)가 지배적이다.
도 4에 파동 임피던스(Z)의 변화를 도시한다. 도 4에서 횡축에 리드 프레임 부분(10a)으로부터의 거리(D), 종축에 파동 임피던스(Z)(=임의의 위치에서의 전 계(E)/임의의 위치에서의 자계(H))를 나타낸다.
도 4에 도시한 바와 같이, 리드 프레임 부분(10a)에 가까운 영역은 니어 필드(NF), 먼쪽 영역은 파 필드(FF)가 된다. 니어 필드(NF)에서는 자계(H1)가 지배적이고, 자계(H1)에 근사할 수 있다.
니어 필드(NF)와 파 필드(FF)와의 경계는 전자파의 파장(λ)의 (1/2π), 즉, 약 λ/6이다. 파 필드(FF)는 전계와 자계를 종합한 전자파로서 파악할 수 있다.
니어 필드의 개념은 λ/2π이기 때문에, 30MHz 내지 1GHz의 방사 노이즈의 경우, 니어 필드의 영역은 1.7m 내지 5㎝가 되고,
보다 자계 성분이 강한 니어 필드 영역으로서 배선 부분으로부터 5㎝ 이내에 고주파 전류 억제재를 마련하는 것이 바람직한 것임을 알 수 있다.
배선의 도체 부분의 외주에 도전성의 연자성막으로 이루어지는 고주파 전류 억제재가 직접 마련된 구조를 도시한 도 5를 참조하여 배선 기판 및 그것을 구비한 스위칭 전원을 설명한다.
도 5에 루프 전류(LC)가 흐르는 리드 프레임 부분(배선 부분)(10a)의 단면을 도시한다. 도 5에 도시한 바와 같이, 리드 프레임 부분(10a)으로부터의 방사 노이즈를 가장 효율적으로 억제하기 위해 리드 프레임 부분(10a)의 외주면 전체에 고주파 전류 억제재(18)가, 직접, 물리적으로 접촉하고, 균등한 막두께로 박막 형상으로 마련되어 있다. 이 고주파 전류 억제재(18)는, 루프 전류(LC)가 흐르는 리드 프레임 부분(10a)에 마련한다. 방사 노이즈가 발생하지 않고 고주파 전류 억제재(18)가 불필요한 리드 프레임 부분에는 고주파 전류 억제재(18)를 마련하지 않음으로써 재료 비용을 저감할 수 있다.
도 5에 도시한 바와 같이, 고주파 트랜스(12)의 1차측에 있어서 루프 전류(LC)가 흐르는 리드 프레임 부분(10a)에는 고주파 전류 억제재(18)가 형성되어 있다. 고주파 전류 억제재(18)는, 수10MHz 내지 수GHz로 고투자율의 도전성 연자성막으로 이루어지는 것이다.
고주파 전류 억제재(18)를 형성하는 연자성체로서는, 철-니켈 합금, 철-니켈 붕소 합금, 철-니켈-몰리브덴 합금, 철-니켈-규소 합금, 철-니켈-구리 합금, 철-니켈-크롬 합금, 철-니켈-구리-몰리브덴 합금, 철-니켈-니오브 합금 등의 파마로이, 철-코발트 합금, 철-코발트-니켈 합금, 코발트-지르코늄-니오브 합금 등을 들 수 있다.
연자성체를 박막 형상으로 마련하는 수법에는 특히 한정되지 않지만, 예를 들면 연자성체를 전해 도금 , 무전해 도금, 스퍼터링, 증착, 압연 복합 재료 등으로 박막 형상으로 형성할 수 있다.
도 1에 도시한 배선 기판을 윗면에서 관측한 경우의 방사 노이즈의 피크 포인트를 도 6(a), (b)에 도시한다. 도 6(a)는 리드 프레임 부분(10a)에 고주파 전류 억제재(18)가 마련되지 않은 경우, 도 6(b)는 리드 프레임 부분(10a)에 고주파 전류 억제재(18)가 마련되어 있는 경우이다. 도 6(a), (b)에서는 자계 강도 측정기의 컬러 표시 화면을 모식적으로 도시하기 때문에, 자계 강도가 높은 영역을 굵은 2중 크로스 해칭에 의해, 자계 강도가 중간의 영역을 1중 크로스 해칭에 의해, 자계 강도가 낮은 영역을 파선 해칭으로 나타내고 있다.
도 6(a), (b)에서 분명한 바와 같이 고주파 전류 억제재(18)를 리드 프레임 부분(10a)에 마련한 경우, 방사 노이즈가 대폭적으로 억제되어 있다. 또한, 상기 컬러 표시 화면에서는 판명되기 어렵기 때문에 알루미늄 전해 콘덴서나 고주파 트랜스 등의 부품의 위치를 알도록 파선으로 도시하고 있다.
도 6의 측정에 이용한 리드 프레임 부분의 재료는 구리이고, 고주파 전류 억제재(18)로서 연자성체는 철-니켈 합금이고, 그 막두께는 50㎛이였다. 방사 노이즈는 노이즈 연구소사제의 전자파 해석 측정 시스템(ESV-3000)에 의해 측정하였다. 측정 주파수는 30MHz 내지 300MHz이다.
자계 강도가 높은 영역에서의 피크 포인트는 도 6(a)에서는 90.4dB㎶, 도 6(b)에서는 87.7dB㎶으로서, 본 실시의 형태에서는 약 3dB 자계 강도가 저하되고, 고주파 전류 억제재(18)에 의한 방사 노이즈 억제 효과가 있는 것이 분명하다.
방사 노이즈가 저감되는 이유를 이론적으로 설명한다.
고주파 전류는 표피 효과에 의해 리드 프레임 부분(10a)의 표피를 흐른다. 이 경우의 표피 두께(δ)는 저항률(ρ), 투자율(μ), 주파수(f)에 있어서 δ=√(ρ/μπf)로 표시된다. 이 표피 두께(δ)의 식으로부터 분명한 바와 같이, 고주파 전류 억제재(18)로서는 투자율이 높음으로써, 고주파 전류를 효과적으로 억제할 수 있다.
예를 들면, 리드 프레임 부분(10a)이 구리, 고주파 전류 억제재(18)가 철-니켈 합금계인 경우, 리드 프레임 부분(10a)의 저항률(ρ)은 ρ=1.7×10-8Ωm, 고주파 전류 억제재(18)의 저항률(ρ)은 ρ=20×10-8Ωm이고, 저항률(ρ)은 고주파 전류 억제재(18)가 높다.
따라서, 고투자율(μ)과 고저항률(ρ)의 연자성체인 고주파 전류 억제재(18)는 고투자율(μ)에 의해 표피 두께(δ)를 보다 얇게 하는 동시에, 고저항률(ρ)에 의해 고주파 전류를 효과적으로 억제함으로써 방사 노이즈를 억제할 수 있다.
도 7에 고주파 전류 억제재(18)에 의한 방사 노이즈 저감 효과를 주파수 스펙트럼 전체에 도시한다. 도 7은 횡축에 주파수(H), 종축에 자계 강도(dB㎶/m)를 취한 피크 포인트(최대 자계 강도의 개소)의 스펙트럼 파형을 도시한 도면이다.
또한, 측정 결과를 나타내는 데이터선(1)은 고주파 전류 억제재(18)인 연자성체로서 리드 프레임 부분(10a)에 자성 도금되지 않은 경우, 데이터선(2)은 고주파 전류 억제재(18)인 연자성체로서 리드 프레임 부분(10a)에 자성 도금되어 있는 경우를 나타낸다. 측정 주파수 범위는 30MHz 내지 300MHz이다.
이상 설명한 바와 같이, 고주파 전류가 흐르는 개소의 리드 프레임 부분(배선 부분)(10a)에, 바람직하게는 직접, 고주파 전류 억제재(18)를 마련함에 의해, 자계의 발생을 억제하여 방사 노이즈의 누설을 방지할 수 있다.
또한, 고주파 전류 억제재(18)는, 분말로 이루어지는 연자성체(18a)를 직접, 내지는 유기결합제(18b) 내에 혼련 분산 등에 의해 혼입한 도 8의 구조라도 좋다.
분말 형상으로는 구(球) 형상, 파쇄(破碎) 형상(편평상(扁平狀), 침상(針狀), 등)이 있다. 분말 형상이 평평상, 침상인 것에 의해 고투자율이 발현한다. 또 한편 분말 형상이 구 형상이면 투자율의 이방성이 없고, 배향성에의 배려가 불필요하게 된다.
이들 분말 형상의 연자성체(18a)로서는, 예를 들면, 고주파 투자율이 큰 철-알루미늄-규소 합금(상표명 「센더스트」), 카르보닐-철, 망간-아연계 페라이트, 니켈-아연계 페라이트, 등을 바람직한 재료로서 들 수 있다. 연자성체(18a)는 1종류라도 좋고 복수 종류로 이루어지는 복합 연자성체라도 좋다.
유기결합제(18b)로서는, 예를 들면, ABS 수지, 폴리에스테르계 수지, 폴리 염화비닐계 수지, 포리비닐부티랄 수지, 폴리우레탄 수지, 셀룰로오스계 수지, 니트릴-부타디엔계 고무, 스틸렌-부타디엔계 고무 등의 열가역성 수지 또는 그들의 공중합체를 들 수 있다.
또한, 다른 유기결합제(18b)로서, 에폭시 수지, 페놀 수지, 아미드계 수지, 이미드계 수지 등의 열경화성 수지를 들 수 있다.
분말 형상의 고주파 전류 억제재(18)의 형성 방법은 인쇄, 디스펜스, 스프레이 도포 등, 시트 형상으로 하여 부착하고, 또는 틀빼기로 시트를 형성하여 접착, 또는 분말을 골고루 바르는, 또는 프레스 성형 등, 그 수법에는 한정되지 않는다.
도 9(a), (b), (c)에 연자성체로 이루어지는 고주파 전류 억제재(18)의 구조예를 도시한다. 도 9(a), (b), (c)에 도시한 바와 같이 고주파 전류 억제재(18)는, 리드 프레임 부분(10a)의 일부만에 마련된 구조라도 좋다.
도 9(a)는 리드 프레임 부분(10a)의 양면에 고주파 전류 억제재(18)가 마련된 구조, 도 9(b)는 리드 프레임 부분(10a)의 편면(片面)에 고주파 전류 억제 재(18)가 마련된 구조, 도 9(c)는 리드 프레임 부분(10a)의 편면과 사이드에 고주파 전류 억제재(18)가 마련된 구조이다. 고주파 전류 억제재(18)는, 리드 프레임 부분(10a)이 원형인 경우에도, 외주 전체 내지는 일부만에 마련된 구조로 좋다.
또한, 고주파 전류 억제재(18)는 도 10에 도시한 바와 같이 투자율이 다른 복수의 자성막(a, b)이 적층된 것이라도 좋다. 도 10에 투자율이 다른 자성막(a)과 자성막(b)의 주파수 특성을 도시한다. 자성막(a)은 수GHz까지 높은 주파수 특성을 가지며, 자성막(b)은 수10MHz로 특히 높은 주파수 특성을 갖는다.
자성막(a와 b)에 의해 구성된 고주파 전류 억제재(18)를 리드 프레임 부분(10a)에 마련한 구조를 도 11(a) 내지 (q)에 도시한다. 자성막(a)은 수10MHz의 고주파 전류 억제 효과가 낮고, 자성막(b)은 역으로 수10MHz의 고주파 전류 억제 효과가 높기 때문에, 자성막(a와 b)을 적층함으로써, 수10MHz 내지 수GHz까지 폭이 넓은 방사 노이즈 억제 효과를 가져올 수 있다. 이때, 수GHz의 전류가 흐를수록, 표피 효과는 보다 현저하게 나타나기 때문에, 수GHz까지 투자율이 높은 자성막(a)을 보다 표면인 리드 프레임의 외측에 마련한 펀이 바람직하다. 도 11(a) 내지 (q)는, 투자율이 다른 자성막(a, b)이 적층된 고주파 전류 억제재(18)의 조합의 한 예이고, 그 층수나 조합 방법에 한정되는 것이 아니다.
또한, 고주파 전류 억제재(18)는, 자성막과 저항률이 높은 저항막과의 적층 구조라도 좋다. 자성막만으로 구성된 고주파 전류 억제재(18)에는, 자성막에 고투자율과 고저항률의 양 특성이 요구되지만, 고주파 전류 억제재(18)의 구성을 자성막과 저항막으로 분리함으로써, 효과적으로 방사 노이즈를 억제할 수 있다. 자성막 과 저항막에 의한 고주파 전류 억제재(18)의 구성은, 도 11(a) 내지(q)에 도시한 적층 구조와 마찬가지이고, 그 층수나 조합 방법에 한정되는 것이 아니기 때문에, 여기서는 그 개략도를 생략한다. 저항막은 알루미늄(ρ=2.75×10-8Ωm), 아연(ρ=5.9×10-8Ωm), 니켈(ρ=7.24×10-8Ωm), 주석(ρ=11.4×10-8Ωm), 크롬(ρ=17×10-8Ωm), 니크롬(ρ=109×10-8Ωm), 그 밖의 고저항 재료, 및 유기물이나 산화물, 또는 P나 B, Mo 등을 첨가한 복합 재료 등, 그 재료의 종류에는 구애되지 않는다. 또한 저항막은 기계적 연마나 화학적 반응에 의한 에칭 등의 조화(粗化)에 의해 형성한 것이라도 좋다.
도 12에 도시한 바와 같이 고주파 전류 억제재(18)는, 공간 내지는 절연물(20)을 사이에 두고 리드 프레임(10a)에 마련되어도 좋다. 자성막의 투자율에 의해, 리드 프레임(10a)에 흐르는 고주파 전류의 표피 두께를 얇게 할 수 있기 때문에, 자성막을 리드 프레임에 직접 마련한 경우와 마찬가지로 노이즈 억제 효과를 얻을 수 있다.
고주파 전류 억제재(18)는, 이와 같은 판형상의 금속으로 전자 회로의 배선 부분이 형성된 리드 프레임 기판에 더하여, 절연 기판상의 구리 등의 금속재를 인쇄 배선하여 이루어지는 프린트 기판에 마련하여도 좋다.
고주파 전류 억제재(18)는, 스위칭 트랜지스터 등, 고주파 노이즈가 생기는 전자 부품의 단자나, 그 부근에 있는 금속물, 예를 들면, 도 13에 도시한 바와 같이 전자 부품의 단자(22)나 히트 싱크(24), 금속 몸체 테두리(26)에 마련하여도 좋 다. 고주파 전류 억제재(18)를 전자 부품의 단자(22)에 마련한 경우를 도 13(a) (b), 히트 싱크(24)에 마련한 경우를 도 13(c), 금속 몸체 테두리(26)에 마련한 경우를 도 13(d)에 각각 도시한다. 전자 부품의 단자(22)는 리드 프레임 부분(10a)에 접속되고, 히트 싱크(24)나 금속 몸체 테두리(26)는 전위의 안정을 도모하는 GND에 접속되기 때문에, 방사 노이즈의 원인이 되는 고주파 전류가 흐르게 되고, 고주파 전류 억제재(18)를 이들에 마련함으로써, 마찬가지로 방사 노이즈를 억제할 수 있다.
도 14 및 도 15에 방사 노이즈의 억제에 관한 해석 모델을 도시한다. 도 14는 고주파의 루프 전류(LC)가 흐르는 고리형상 금속체(28)의 사시도이다. 도 15(a)는 고리형상 금속체(28)에 고주파 전류 억제재(18)를 마련하지 않은 경우, 도 15(b)는 고리형상 금속체(28)의 상하면에 고주파 전류 억제재(18)를 마련한 경우, 도 15(c)는 고리형상 금속체(22)의 외주면 전체에 고주파 전류 억제재(18)를 마련한 경우의 방사 노이즈의 해석 결과를 도시한다.
도 15(a), (b), (c)의 해석 결과를 비교하여 분명한 바와 같이 고주파 전류 억제재(18)를 고리형상 금속체(28)의 외주면 전체에 마련한 경우, 방사 노이즈를 최대로 억제할 수 있게 되어 있다. 고주파 전류 억제재(18)의 두께는 10㎛, 해석 주파수는 30MHz이다.
고주파 전류 억제재(18)의 자성막은, 보다 투자율이 높은 것이 바람직하지만, 방사 노이즈를 억제할 수 있는 범위로서는 μ'=5 내지 10000, μ"=0 내지 500을 들 수 있다.
도 15(c)의 구조에 있어서, 고주파 전류 억제재(18)의 저항률을 변화시킨 때의 전류 밀도 분포를 도 16(a), (b), (c)에 도시한다. 도 16(a)는 저항률(ρ)=2×10-8Ωm, (b)는 ρ=100×10-8Ωm, (c)는 ρ=10000×10-8Ωm일 때의 전류 밀도 변화이다. 도 16(a), (b), (c)에 도시한 바와 같이, 저항률(ρ)이 커진다면 고주파 전류 억제재(18)에 전류가 흐르기 어려워지기 때문에, 고주파 전류 억제재(18)의 저항률(ρ)로서는 ρ=2×10-8 내지 10000×10-8Ωm의 범위 내가 바람직한 것임을 알 수 있다.
도 17(a), (b)에 2종류의 자성막으로 구성되는 고주파 전류 억제재(18)에 의한 방사 노이즈 억제의 해석 결과를 도시한다. 도 17(a)는 투자율(μ)이 400, 저항률(ρ)이 20×10-8Ωm의 자성막(a)으로 이루어지는 고주파 전류 억제재가 2㎛ 마련되어 있고, 도 17(b)는 자성막(a)과, 투자율(μ)이 1000, 저항률(ρ)이 20×10-8Ωm의 자성막(b)으로 이루어지는 고주파 전류 억제재(18)가 리드 프레임 부분(10a)에 마련되어 있다. 도 17(b)의 자성막(a와 b)의 막두께는 모두 1㎛이다. 해석 주파수는 30MHz이다.
도 17(a), (b)의 결과를 비교하면 알 수 있는 바와 같이, 복수의 자성막을 적층함으로써, 고주파 노이즈가 보다 효과적으로 억제되어 있음을 알 수 있다.
이 해석 모델에 이용한 고주파 전류 억제재(18)는 고리형상 금속체(28)의 고리형상 면에 따라 마련하였다. 고리형상 금속체(28)의 사이즈는 1.5㎜Φ이고, 방사 노이즈는 일본 종합 연구소사제의 전자계 해석 툴(JMAG-Studio)에 의해 해석하였다.
방사 노이즈를 억제하기 위한 고주파 전류 억제재(18)에 필요한 특성에 관해 기재한다.
표피(表皮) 두께(δ)는 저항률(ρ), 투자율(μ), 주파수(f)에 있어서 δ=√(ρ/μπf)로 표시되기 때문에, 저항률(ρ)이 두꺼워질수록, 표피 두께(δ)도 두꺼워지는 방향으로 된다. 여기서 표피 두께(δ)를 배선부의 단면적(S)으로서 생각하면, 배선으로서 갖는 저항치(R)는 R=ρ×(L/S)=√(μπfρ)×L이 되고, 투자율(μ) 및 저항률(ρ)의 증가에 수반하여 커지는 경향으로 작용한다. L은 배선의 길이이다. 즉 배선 부분의 투자율(μ)과 저항률(ρ)을 크게 함으로써, 배선의 저항치(R) 내지는 임피던스(Z)를 보다 크게할 수 있다.
연자성막으로 이루어지는 고주파 전류 억제재(18)의 투자율은, 보다 높은 것이 바람직하지만, "『전석법(電析法)에 의한 고비저항 Ni-Fe계 연자성 박막의 제작(표면기술 Vo1. 49, No.3, 1998)』로부터," FeNi의 연자성막을 이용함으로써 수10MHz이상의 대역에 있어서, 투자율이 상기 문헌에서는 μ'가 최대로 1000, μ"=500 정도이고, 디에틸렌트리아민(DET) 등을 첨가함에 의해, 30MHz 이상의 주파수대에서의 투자율의 감쇠를 억제할 수 있음을 알 수 있다.
또한, 『무전해 도금법에 의한 연자성 NiFeB/NiPC/NiFeB 적층막의 제작(제 23회 일본 응용자기학회 학술강연 개요집 1999)』에 의하면, FeNi에 B를 첨가한 FeNiB의 투자율도 마찬가지로 수10MHz 이상의 대역에서, 상기한 최대 μ'=1000, μ "=500 정도의 투자율이 되는 것을 알 수 있다.
표피 두께(δ)는 저항률(ρ), 투자율(μ), 주파수(f)에 있어서 δ=√(ρ/μπf)로 표시된다. 여기서 투자율(μ)=1000, 저항률(ρ)=2×10-8Ωm의 특성을 갖는 자성막과, 투자율(μ)=10, 저항률(ρ)=1000×10-8Ωm의 특성을 갖는 자성막의 표피 두께(δ)에 관해 기재한다. 주파수가 30MHz일 때, 전자(前者)의 자성막의 표피 두께(δ)는 0.4㎛, 후자의 자성막의 표피 두께(δ)는 91.9㎛이 된다. 또한 주파수가 1GHz일 때, 전자의 자성막의 표피 두께(δ)는 0.07㎛, 후자의 자성막의 표피 두께(δ)는 15.9㎛이 된다. 이로써 고주파 전류 억제재(18)의 막두께는, 30MHz 내지 1GHz의 고주파 전류가 막(膜) 속에 수습되는 0.1㎛ 내지 100㎛의 범위에 있는 것이 바람직함을 알 수 있다.
복수의 자성막 내지는 저항막으로 이루어지는 고주파 전류 억제재(18)에서도, 표피 두께에 따른 막두께를 각 층에 마련하는 것이 바람직함을 알 수 있다.
이상 설명한 바와 같이 고주파 전류 억제재(18)를, 고주파 전류가 흐르는 개소의 리드 프레임 부분(10a)에, 직접 마련함에 의해, 전류의 발생을 억제하여 방사 노이즈의 누설을 방지할 수 있다.
상기한 배선 기판을 퍼스널 컴퓨터 등의 전자 기기에 탑재한 경우, 상기한 바와 같이 고주파 전류에 의한 방사 노이즈의 발생을 억제하여 방사 노이즈를 저감하는 것이 가능한 전자 기기를 얻을 수 있다.
상기한 배선 기판을 스위칭 전원 등의 전원 장치에 탑재한 경우, 상기한 바 와 같이 고주파 전류에 의한 방사 노이즈의 발생을 억제하여 방사 노이즈를 저감하는 것이 가능한 전원 장치를 얻을 수 있다. 이 전원 장치 중에서 스위칭 전원에서는 고주파 트랜스의 1차측이나 2차측에 고주파 전류가 흐르는 전류 경로에 고주파 전류 억제재(18)를 마련할 수 있다.
본 발명은, 상술한 실시의 형태로 한정된 것이 아니라, 특허청구의 범위에 기재한 범위 내에서, 다양한 변경 내지는 변형을 포함하는 것이다.
본 발명에서는, 방사 노이즈원이 되는 배선 부분의 니어 필드라는 자계 지배 영역에 연자성체로 이루어지는 고주파 전류 억제재를 마련하기 때문에, 방사 노이즈 억제 구성이 간이하고, 게다가 저비용의 구성으로 끝나는데다 효율적으로 방사 노이즈를 억제할 수 있도록 되어, 그 실용성은 매우 높다.

Claims (14)

  1. 전자 부품이 실장되는 배선 기판에 있어서,
    도전성의 연자성막으로 이루어지는 고주파 전류 억제재가, 방사 노이즈원이 될 수 있는 배선의 도체 부분에 적어도 일부가 물리적으로 접촉한 상태로 마련되어 있는 것을 특징으로 하는 배선 기판.
  2. 제 1항에 있어서,
    고주파 전류 억제재의 투자율이 μ'=5 내지 10000, μ"=0 내지 500, 저항률이 ρ=2×10-8Ωm 내지 10000×10-8Ωm인 것을 특징으로 하는 배선 기판.
  3. 제 1항에 있어서,
    고주파 전류 억제재가, 도전성을 갖는 복수의 연자성막이 적층되어 이루어지는 것을 특징으로 하는 배선 기판.
  4. 제 1항에 있어서,
    고주파 전류 억제재가, 방사 노이즈원이 될 수 있는 배선의 도체 부분의 외주에 마련되어 있는 것을 특징으로 하는 배선 기판.
  5. 제 1항에 있어서,
    고주파 전류 억제재가, 방사 노이즈원이 될 수 있는 배선 부분의 니어 필드 영역이 되는 부근 5㎝ 이내에 마련되어 있는 것을 특징으로 하는 배선 기판.
  6. 제 5항에 있어서,
    고주파 전류 억제재가, 공간 내지는 절연물을 사이에 두고 방사 노이즈원이 될 수 있는 배선 부분에 마련되어 있는 것을 특징으로 하는 배선 기판.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    고주파 전류 억제재가 판형상의 금속에 의해 전자 회로의 배선 부분이 형성된 리드 프레임 기판에 마련되어 있는 것을 특징으로 하는 배선 기판.
  8. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    고주파 전류 억제재가 절연 수지상에 프린트된 도전체에 의해 전자 회로의 배선 부분이 형성되어 있는 프린트 기판에 마련되어 있는 것을 특징으로 하는 배선 기판.
  9. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    고주파 전류 억제재가, 자성막과, 저항률이 소정 범위 내에 있는 저항막에 의해, 적층되어 이루어지는 것을 특징으로 하는 배선 기판.
  10. 제 9항에 있어서,
    상기 저항막은, 저항률이 ρ=2×10-8Ωm 내지 10000×10-8Ωm의 범위 내에 있는 저항막인 것을 특징으로 하는 배선 기판.
  11. 제 1항 내지 제 6항 중 어느 한 항의 배선 기판을 구비하고 있는 것을 특징으로 하는 전자 기기.
  12. 제 1항 내지 제 6항 중 어느 한 항의 배선 기판을 구비하고 있는 것을 특징으로 하는 전원 장치.
  13. 제 11항에 있어서,
    도전성의 연자성막으로 이루어지는 고주파 전류 억제재가, 고주파 노이즈가 중첩될 수 있는 금속물에 마련되어 있는 것을 특징으로 하는 전자 기기.
  14. 제 12항에 있어서,
    도전성의 연자성막으로 이루어지는 고주파 전류 억제재가, 고주파 노이즈가 중첩될 수 있는 금속물에 마련되어 있는 것을 특징으로 하는 전원 장치.
KR1020060059147A 2005-07-04 2006-06-29 배선 기판, 전자 기기 및 전원 장치 KR100868838B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005195294 2005-07-04
JPJP-P-2005-00195294 2005-07-04
JP2006154339A JP3972951B2 (ja) 2005-07-04 2006-06-02 スイッチング電源、電源装置および電子機器
JPJP-P-2006-00154339 2006-06-02

Publications (2)

Publication Number Publication Date
KR20070004426A true KR20070004426A (ko) 2007-01-09
KR100868838B1 KR100868838B1 (ko) 2008-11-14

Family

ID=37075139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059147A KR100868838B1 (ko) 2005-07-04 2006-06-29 배선 기판, 전자 기기 및 전원 장치

Country Status (5)

Country Link
US (1) US20070047278A1 (ko)
EP (1) EP1742520A1 (ko)
JP (1) JP3972951B2 (ko)
KR (1) KR100868838B1 (ko)
TW (1) TWI313148B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289986A (ja) * 2008-05-29 2009-12-10 Tdk Corp 電子部品の製造方法及びノイズ対策テーブル
JP5532554B2 (ja) * 2008-06-11 2014-06-25 富士電機株式会社 電力変換装置
TWI351237B (en) * 2009-02-06 2011-10-21 Tatung Co Circuit board structure
JP5131861B2 (ja) * 2009-08-25 2013-01-30 Ｎｅｃトーキン株式会社 リードフレーム及びインターポーザ
JP5872801B2 (ja) * 2011-06-22 2016-03-01 Ｎｅｃトーキン株式会社 インターポーザ
JP5993562B2 (ja) * 2011-10-13 2016-09-14 株式会社日立製作所 電力変換装置及びその製造方法
KR101399022B1 (ko) * 2012-12-27 2014-05-27 주식회사 아모센스 전자파 흡수시트 및 그의 제조방법과 이를 포함하는 전자기기
JP2015192555A (ja) * 2014-03-28 2015-11-02 株式会社東芝 半導体装置
US9955614B2 (en) * 2015-05-22 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Sheet for shielding against electromagnetic waves and wireless power charging device
US10028420B2 (en) * 2015-05-22 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Sheet for shielding against electromagnetic waves and wireless power charging device
US10796585B2 (en) * 2017-06-12 2020-10-06 United States Of America As Represented By The Administrator Of Nasa Device for providing real-time rotorcraft noise abatement information
EP4303917A1 (en) * 2022-07-06 2024-01-10 Infineon Technologies Austria AG A semiconductor package or a printed circuit board, both modified to one or more of reduce, inverse or utilize magnetic coupling caused by the load current of a semiconductor transistor

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3347426A1 (de) * 1983-06-29 1985-01-03 Parwenit Projekt AG, Frauenfeld Schlaeger fuer ein ballspiel, insbesondere fuer tennis
US4814546A (en) * 1987-11-25 1989-03-21 Minnesota Mining And Manufacturing Company Electromagnetic radiation suppression cover
JPH02172299A (ja) * 1988-12-23 1990-07-03 Mitsubishi Rayon Co Ltd シールド装置の製造方法
JPH02256291A (ja) * 1988-12-26 1990-10-17 Mitsubishi Rayon Co Ltd プリント配線板
JPH04352498A (ja) * 1991-05-30 1992-12-07 Mitsui Toatsu Chem Inc 高透磁率を有する電磁シールド用絶縁ペースト
KR930011548B1 (ko) * 1991-08-13 1993-12-10 한국과학기술연구원 적층형 전파흡수체
FI117224B (fi) * 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
JPH0817656A (ja) * 1994-06-29 1996-01-19 T I F:Kk 半導体装置の磁気シールド方式および磁気シールド膜形成方法
JP3725599B2 (ja) * 1995-09-07 2005-12-14 株式会社東芝 平面型磁気素子
JP3055464B2 (ja) * 1996-06-06 2000-06-26 日本電気株式会社 半導体集積回路の配線構造および形成方法
JPH1079593A (ja) * 1996-09-05 1998-03-24 Tokin Corp 磁性プリプレグとその製造方法及びそれを用いたプリント配線基板
JP3055488B2 (ja) * 1997-03-03 2000-06-26 日本電気株式会社 多層プリント基板及びその製造方法
JPH1154985A (ja) * 1997-08-05 1999-02-26 Tokin Corp 複合磁性ペースト
US6632520B1 (en) * 1998-09-03 2003-10-14 Matsushita Electric Industrial Co., Ltd. Magnetic film
JP2001284755A (ja) * 2000-04-04 2001-10-12 Tokin Corp 配線基板
SG96612A1 (en) * 2000-04-04 2003-06-16 Nec Tokin Corp Electronic component of a high frequency current suppression type and bonding wire for the same
JP2001291989A (ja) * 2000-04-04 2001-10-19 Tokin Corp 金属筐体を備えた電子部品
JP4417521B2 (ja) * 2000-04-04 2010-02-17 Ｎｅｃトーキン株式会社 配線基板
JP4632336B2 (ja) * 2001-06-04 2011-02-16 Ｎｅｃトーキン株式会社 半導体回路基板およびその製造方法
JP2003092475A (ja) * 2001-09-19 2003-03-28 Nec Tokin Corp プラスチック積層プリント基板
JP4217438B2 (ja) * 2002-07-26 2009-02-04 Ｆｄｋ株式会社 マイクロコンバータ
DE60218905T2 (de) * 2002-11-11 2007-07-12 Nec Tokin Corp., Sendai Gegen-emi-komponente und gegen-emi-verfahren
JP2004303825A (ja) * 2003-03-28 2004-10-28 Tdk Corp 積層軟磁性部材、電子機器
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
US6972079B2 (en) * 2003-06-25 2005-12-06 Advanced Energy Industries Inc. Dual magnetron sputtering apparatus utilizing control means for delivering balanced power
US6970367B2 (en) * 2003-08-20 2005-11-29 Matsushita Electric Industrial Co., Ltd. Switching power supply
JP2005158921A (ja) 2003-11-25 2005-06-16 Aica Kogyo Co Ltd プリント配線板
JP2005158916A (ja) * 2003-11-25 2005-06-16 Aica Kogyo Co Ltd 多層プリント配線板
JP4381871B2 (ja) * 2004-04-09 2009-12-09 信越ポリマー株式会社 電磁波ノイズ抑制体、その製造方法、および電磁波ノイズ抑制機能付きプリント配線板
JP4241756B2 (ja) * 2005-05-13 2009-03-18 オムロン株式会社 部品実装基板構造

Also Published As

Publication number Publication date
JP3972951B2 (ja) 2007-09-05
KR100868838B1 (ko) 2008-11-14
TWI313148B (en) 2009-08-01
US20070047278A1 (en) 2007-03-01
EP1742520A1 (en) 2007-01-10
JP2007043096A (ja) 2007-02-15
TW200718297A (en) 2007-05-01

Similar Documents

Publication Publication Date Title
KR100868838B1 (ko) 배선 기판, 전자 기기 및 전원 장치
JP2867985B2 (ja) プリント回路基板
US5978231A (en) Printed wiring board with integrated coil inductor
US6603080B2 (en) Circuit board having ferrite powder containing layer
Djuric et al. Design, modeling, and analysis of a compact planar transformer
JP4503223B2 (ja) 変圧器シ−ルド
JP2008147297A (ja) 超小型電力変換装置
JP2013105756A (ja) 基板内蔵用電子部品および部品内蔵型基板
KR20070069278A (ko) 전자파 차폐 케이블
JP2010206182A (ja) 電磁シールドシート
US20130112464A1 (en) Conformal reference planes in substrates
US11690207B2 (en) Magnetic shield material
JP2017017175A (ja) 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法
JP5178351B2 (ja) 電子部品の実装構造
CN100593362C (zh) 电路基板、电子设备和电源装置
CN105742004A (zh) 电感器及其制造方法
CN117497306A (zh) 屏蔽型叠层电感
JP2013179179A (ja) 配線板、電子ユニット及び配線板の製造方法
US20060274478A1 (en) Etched capacitor laminate for reducing electrical noise
JP2002043141A (ja) スイッチング電源用トランス
CN115132451A (zh) 电路板集成电感及电子设备
CN101188903B (zh) 多层印刷电路板
CN115803832A (zh) 电感器件及电子设备
KR20210003345A (ko) 반도체 디바이스 및 반도체 디바이스를 제작하는 방법
JPH10200222A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee