KR20060048587A - 전자방출소자, 전자원, 화상표시장치 및 영상수신 표시장치 - Google Patents

전자방출소자, 전자원, 화상표시장치 및 영상수신 표시장치 Download PDF

Info

Publication number
KR20060048587A
KR20060048587A KR1020050056103A KR20050056103A KR20060048587A KR 20060048587 A KR20060048587 A KR 20060048587A KR 1020050056103 A KR1020050056103 A KR 1020050056103A KR 20050056103 A KR20050056103 A KR 20050056103A KR 20060048587 A KR20060048587 A KR 20060048587A
Authority
KR
South Korea
Prior art keywords
insulator
electron
conductive film
halogen
silicon oxide
Prior art date
Application number
KR1020050056103A
Other languages
English (en)
Other versions
KR100700461B1 (ko
Inventor
미키 타무라
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20060048587A publication Critical patent/KR20060048587A/ko
Application granted granted Critical
Publication of KR100700461B1 publication Critical patent/KR100700461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

전자방출소자는 할로겐을 함유한 산화실리콘체와 상기 산화실리콘체상에 한 쌍의 도전성막을 포함한다.

Description

전자방출소자, 전자원, 화상표시장치 및 영상수신 표시장치{ELECTRON ­EMITTING DEVICE, ELECTRON SOURCE, IMAGE DISPLAY APPARATUS, AND TELEVISION APPARATUS}
도 1a는 본 발명의 일 실시형태에 의한 전자방출소자의 모식평면도
도 1b는 본 발명의 일 실시형태에 의한 전자방출소자의 모식단면도
도 2a는 본 발명의 다른 실시형태에 의한 전자방출소자의 모식평면도
도 2b는 본 발명의 다른 실시형태에 의한 전자방출소자의 모식단면도
도 3은 본 발명에 또 다른 실시형태에 의한 전자방출소자의 모식단면도
도 4a 내지 도 4e는 본 발명의 일 실시형태에 의한 전자방출소자의 제조방법을 나타내는 모식단면도
도 5는 본 발명의 일 실시형태에 의한 전자원의 모식평면도
도 6은 본 발명의 일 실시형태에 의한 화상표시장치의 모식사시도
도 7은 본 발명의 일 실시형태에 의한 전자방출소자를 포함하는 영상수신 표시장치의 모식 블럭도
도 8a 및 도 8b는 본 발명의 일 실시형태에 의한 전자방출소자를 제조하는 공정에서 인가되는 전압 파형도
도 9는 본 발명의 일 실시형태에 의한 전자방출소자의 전기특성을 측정하는 장치의 모식 부분단면도
도 10a는 본 발명에 또 다른 실시형태에 의한 전자방출소자의 모식평면도
도 10b는 본 발명에 또 다른 실시형태에 의한 전자방출소자의 모식단면도
<도면의 주요부분에 대한 부호의 설명>
1, 11: 절연체
2, 3, 4, 5, 6, 7, 8, 12: 도전성막
6, 10: 갭 9: 오목부
51: 전자원기판 52: 수평방향배선
53: 수직방향배선 54: 층간절연체
61: 프레임 62: 유리기판
63: 형광막 64: 메탈백
65: 고압단자 66: 외위기
71: 영상정보수신장치 72: 화상신호 생성회로
73: 구동회로 74: 화상표시장치
90, 91: 전류계 92, 93: 전원
94: 애노드 전극
본 발명은 텔레비젼 수상기, 컴퓨터의 표시장치, 전자선 묘화장치 등에 이용 하는 전자방출소자, 전자원, 화상표시장치 및 영상수신 표시장치에 관한 것이다.
전자방출소자로는, 전계방출형 전자방출소자나 표면전도형 전자방출 소자 등이 포함된다.
전계방출형 전자방출소자나 표면전도형 전자방출소자에는, 기판상에 서로 대향하여 형성된, 한 쌍의 대향된 도전성막을 가진 횡형의 전자방출소자가 있다.
횡형의 전자방출소자에 대해서는, 소자의 구동시 뿐만이 아니라 비 구동시에 인가되는 전압에 따라 한 쌍의 도전성막 간에 누설전류가 흐르는 경우가 있다. 상기 누설전류에는, 한 쌍의 도전성막 간의 기판표면을 흐르는 전류성분이나, 한 쌍의 도전성막 간의 기판내부를 흐르는 전류성분이나, 한 쌍의 도전성막 간의 경미한 접촉에 의해 기인된 전류성분 등이 있다.
상기누설전류를 저감하기 위해, 한 쌍의 도전성막 간의 기판표면에 오목부를 형성하는 방법이 일본국 특허 제 03147267호 공보에 개시되어 있다. 한 쌍의 도전성막 간의 접촉을 방지하기 위하여, 한 쌍의 도전성막을 기판에 퇴적하기 전에 기판의 표면에 불소를 흡착하는 방법이 일본국 공개특허 2000－21300호 공보에 개시되어 있다.
그렇지만, 일본국 특허 제 03147267호 공보에 기재된, 한 쌍의 도전성막 간의 기판에 오목부를 형성하는 방법에서는, 한 쌍의 도전성막을 마스크로서 이용하면서, 한 쌍의 도전성막간의 기판의 표면을 에칭한다. 이 때문에, 도전성막을 손상시킬 수도 있다.
한편, 일본국 공개특허 2000－21300호 공보에 기재된, 기판표면에 불소를 흡착시키는 방법에서는, 한 쌍의 도전성막간의 접촉을 방지할 수 있고, 이에 의해 누설전류를 저감 할 수 있다. 그러나, 기판을 흐르는 누설전류의 저감효과는 크지 않다. 따라서, 한층 더 누설전류를 저감하는 것이 요구된다.
게다가, 상세한 이유는 불명하지만, 횡형의 전자방출소자를 연속적으로 구동하는 경우, 도전성막간의 누설전류가 증가하는 일도 있다.
본 발명에 의해, 도전성막간에 흐르는 누설전류를 한층 더 저감하고, 또한 소자의 연속구동시 누설전류의 증가를 방지한다. 본 발명은, 누설전류의 저감에 의해, 소비 전력의 저감 및 구동회로의 코스트를 저감할 수 있는 전자방출소자, 전자원, 화상표시장치 및 영상수신표시장치를 제공한다.
본 발명의 한 측면에 의하면, 할로겐을 함유한 산화실리콘체와 상기 산화실리콘체상에 형성된 한 쌍의 도전성막을 포함하는 전자방출소자를 제공한다.
본 발명의 다른 측면에 의하면, 할로겐을 함유한 산화실리콘체와, 상기 산화실리콘체상에 배치된, 한 쌍의 도전성막을 각각 가진 복수의 전자방출소자와, 상기 복수의 전자방출소자를 접속하는 배선을 포함하는 전자원을 제공한다. 한 실시형태에서는, 이 전자원이 화상표시장치에 일체화되어 있다. 그 결과, 상기 화상표시장치는, 할로겐을 함유한 산화실리콘체, 상기 산화실리콘체상에 배치된, 한 쌍의 도전성막을 각각 가진 복수의 전자방출소자 및 상기 복수의 전자방출소자를 접속하는 배선을 구비한 전자원을 포함한다. 또한, 상기 화상표시장치는, 상기 전자원으로부 터 방출된 전자에 의해 조사되는 것에 응하여 발광하는 발광체도 포함한다. 다른 실시형태에서는, 상기 전자원은 영상수신표시장치에 일체화되어 있다. 그 결과, 상기 영상수신표시장치는, 화상표시장치, 영상정보에서 영상신호를 선국하여 수신하도록 구성된 회로 및 상기 영상신호에 의거하여 상기 화상표시장치에 화상을 표시하기 위해 상기 화상표시장치에 전압을 인가하도록 구성된 회로를 포함한다. 상기 화상표시장치는, 전자원 및 상기 전자원으로부터 방출된 전자에 의해 조사되는 것에 응하여 발광하는 발광체를 포함한다. 전자원은, 할로겐을 함유한 산화실리콘체, 상기 산화실리콘체상에 배치된, 한 쌍의 도전성막을 각각 가진 복수의 전자방출소자 및 상기 복수의 전자방출소자를 접속하는 배선을 포함한다.
본 발명의 또 다른 측면에 의하면, 전자방출소자는, 할로겐을 함유한 제 1의 절연체, 상기 제 1의 절연체상의 제 2의 절연체 및 상기 제 2의 절연체상에 형성된 한 쌍의 도전성막을 포함한다. 상기 제 2의 절연체는 산화실리콘을 함유하고, 또한 상기 한 쌍의 도전성막 사이에 오목부를 가진다. 또한, 상기 제 1의 절연체중의 할로겐의 농도가, 상기 제 2의 절연체중의 할로겐의 농도보다 높다.
본 발명의 또 다른 측면은, 제 1의 절연체, 상기 제 1의 절연체상의 제 2의 절연체, 상기 제 2의 절연체상에 배치된, 한 쌍의 도전성막을 각각 가진 복수의 전자방출소자 및 상기 복수의 전자방출소자를 접속하는 배선을 포함하는 전자원에 관한 것이다. 상기 제 1의 절연체는 할로겐을 함유한 산화실리콘으로 이루어지고, 상기 제 2의 절연체는 산화실리콘을 함유하며 상기 한 쌍의 도전막 사이에 오목부를 가지며, 또한 상기 제 1의 절연체중의 할로겐의 농도가, 상기 제 2의 절연체중의 할로겐의 농도보다 높다. 한 실시형태에서는, 이 전자원은 화상표시장치에 일체화되어 있다. 그 결과, 상기 화상표시장치는, 전자원 및 상기 전자원으로부터 방출된 전자에 의해 조사되는 것에 응하여 발광하는 발광체를 포함한다. 상기 전자원은 제 1의 절연체, 상기 제 1의 절연체상의 제 2의 절연체, 상기 제 2의 절연체상에 배치된, 한 쌍의 도전성막을 각각 가진 복수의 전자방출소자 및 상기 복수의 전자방출소자를 접속하는 배선을 포함한다. 상기 제 1의 절연체가 할로겐을 함유한 산화실리콘으로 이루어지고, 상기 제 2의 절연체가 산화실리콘을 함유하며 또한 상기 한 쌍의 도전막 사이에 오목부를 가지고, 또한 상기 제 1의 절연체중의 할로겐의 농도가, 상기 제 2의 절연체중의 할로겐의 농도보다 높다. 다른 실시형태에서는, 이 전자원은, 영상수신표시장치에 일체화되어 있다. 상기 영상수신표시장치는, 화상표시장치, 영상정보에서 영상신호를 선국하여 수신하도록 구성된 회로 및 상기 영상신호에 의거하여 상기 화상표시장치에 화상을 표시하기 위해 상기 화상표시장치에 전압을 인가하도록 구성된 회로를 포함한다. 상기 화상표시장치는, 복수의 전자방출소자를 구비한 전자원을 포함한다. 상기 표시장치는, 복수의 전자방출소자를 접속하는 배선 및 상기 전자원으로부터 방출된 전자에 의해 조사되는 것에 응하여 발광하는 발광체도 포함한다. 상기 전자원은, 제 1의 절연체 및 상기 제 1의 절연체상의 제 2의 절연체도 포함한다. 각각의 복수의 전자방출소자는, 상기 제 2의 절연체상에 한 쌍의 도전성막을 포함한다. 상기 제 1의 절연체가 할로겐을 함유한 산화실리콘으로 이루어지고, 상기 제 2의 절연체가 산화실리콘을 함유하며 또한 상기 한 쌍의 도전막 사이에 오목부를 가지고, 또한 상기 제 1의 절연체중의 할로겐 의 농도가, 상기 제 2의 절연체중의 할로겐의 농도보다 높다.
또, 본 발명의 특징 및 이점은 첨부된 도면을 참조하여 대표적인 실시형태의 이하 설명으로부터 자명해질 것이다.
<실시형태의 설명>
<실시형태 1>
도 1a 및 도 1b는 본 발명의 기본적인 실시형태에 의한 전자방출소자의 모식도이다. 도 1a는 상기 전자방출소자의 평면도이고, 도 1b는 단면도이다. 전자방출소자는 제 1의 절연체(1)로서 기능을 하는 기판, 제 1의 도전성막(2), 제 2의 도전성막(3), 제 1의 도전성막(2)과 제 2의 도전성막(3)간의 갭(6) 및 제 1의 절연체 (1)의 표면에 형성된 오목부(9)로 구성되어 있다.
이 전자방출소자에서는, 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이에 전압을 인가하여, 전계를 형성한다. 전계를 형성하면, 제1 도전성막(2) 또는 제 2의 도전성막(3)의 어느 한 쪽으로부터 전자가 방출된다. 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이에 인가하는 전압으로서는, 10V이상 100V이하의 범위가 바람직하고, 10V이상 30 V이하의 범위가 보다 바람직하다.
절연체(1)의 표면은, 적어도 할로겐을 함유하는 산화실리콘으로 구성되어 있다. 이에 의해 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 기판을 흐르는 누설전류를 저감할 수가 있다. 또, 이에 의해 전자방출소자의 연속구동시 누설전류의 증가를 방지할 수가 있다.
누설전류가 저감되는 이유와 누설전류의 증가가 억제되는 이유는 명확하지 않지만, 산화실리콘중의 할로겐이, 실리콘의 미결합손(dangling bond)과의 결합을 형성하거나 Si-H결합의 수소와 치환하여 미결합손의 형성을 방지하는 것이라고 생각되어진다. 이에 의해, 기판에서의 누설전류의 경로의 형성을 방지한다고 추측할 수 있다. 본 발명에 이용되는 할로겐으로서는, 불소, 염소, 취소가 포함되지만 이에 제한 되는 것은 아니다. 특히 불소가 가장 효과적이다.
제 1의 도전성막(2) 및 제 2의 도전성막(3)에 이용되는 도전성의 재료의 예로서는, Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 또는 Pb 등의 금속, PdO, SnO2, In2O3, PbO 또는 Sb2O3 등의 산화물, HfB2, ZrB2, LaB6, CeB6, YB4 또는 GdB4 등의 붕화물, TiC, ZrC, HfC, TaC, SiC, 또는 WC 등의 탄화물, TiN, ZrN, 또는 HfN 등의 질화물, Si 또는 Ge 등의 반도체, 그래파이트 또는 아몰퍼스 카본 등의 탄소의 형태 등을 들 수 있다. 탄소의 형태에는, 카본나노튜브, 아몰퍼스 카본파이버, 그래파이트 나노파이버 등의 카본파이버가 포함되어 있다. 이들의 도전성 재료를 단독으로 또는 조합해서 이용하여도 된다.
제 1의 도전성막(2)과 제 2의 도전성막(3)의 간격으로서는, 약 1nm이상 100㎛이하의 범위로 할 수가 있다. 바람직하게는 약 1nm이상 1㎛이하의 범위이며, 보다 바람직하게는 약 1nm이상 10nm이하의 범위이며, 가장 바람직하게는 약 3nm이상 10nm이하의 범위이다. 제 1의 도전성막(2) 및 제 2의 도전성막(3)의 막두께로서는, 약 1nm이상 10㎛이하의 범위에서 적용할 수 있다.
제 1의 절연체(1)의 할로겐의 함유량은, 대략 5.0 X 1018atoms/cm3 이상, 5.0 X 1021atoms/cm3이하의 범위이며, 바람게하게는 1.0 X 1019atoms/cm3 이상, 1.0 X 1021atoms/cm3이하의 범위이다. 할로겐의 함유량이 1.0 X 1019atoms/cm3 이상인 경우에는, 누설전류의 저감의 효과가 높아진다. 그러나, 할로겐의 함유량이 5.0 X 1021 atoms/cm3이상의 경우에는, 누설전류가 현저하게 증가할 수 있다. 또, 할로겐의 함유량이 너무 많으면, 후술하는 활성화 공정에서의 활성화를 저해할 수 있어 바람직하지 않다.
재 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 갭(6)에서의 제 1의 절연체 (1)의 표면에는, 도 1b에 도시된 바와 같이 오목부(9)를 형성할 수 있다. 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 기판 표면의 거리가 오목부(9)에 의해 넓게되므로, 누설전류를 더욱 저감 할 수 있다.
<실시형태 2>
실시 형태 1 및 실시형태 2에 이용되는 동일한 참조번호는 동일하거나 유사한 구성요소를 나타내는 것으로 이해되어야 한다. 한층 더 일반적으로는, 동일한 참조번호가 다른 실시형태에 관련된 다른 도면에 이용된 경우에는, 그들 참조번호는 동일하거나 유사한 구성요소를 나타낸다. 본 발명의 또 다른 실시 형태에 의한 전자방출소자에 대해서는, 도 2a 및 도 2b에 도시된 바와 같이, 도 1a 및 도 1b에 예시된 각각의 제 1의 도전성막(2) 및 제 2의 도전성막(3)에 각각 전압을 공급하기 위한 전극으로서 제３의 도전성막(4), 제４의 도전성막(5), 제 ５의 도전성막(7) 및 제 6의 도전성막(8)을 형성할 수 있다. 도 2a 및 도 2b에 도시된 본 예에 대해서는, 제 1의 도전성막(2)에 접속되는 전극은 제３의 도전성막(4)과 제 ５의 도전성막(7)으로 구성되지만, 제 2의 도전성막(3)에 접속되는 전극은 제４의 도전성막(5)과 제 6의 도전성막 (8)으로 구성된다. 그렇지만, 제 1의 도전성막(2) 및 제 2의 도전성막(3)의 각각에 접속하는 전극은, 1개의 도전성막으로 구성할 수도 있고, 상술한 바와 같이 2개 이상의 도전성막으로 구성할 수도 있다. 도 2a는 본 발명의 본실시형태에 의한 전자방출소자의 평면도를 나타내고 있다. 도 2b는 상기 전자방출소자의 단면도를 나타내고 있다. 상기 전자방출소자는 제３의 도전성막(4)과 제４의 도전성막(5) 사이의 제 1의 갭(10) 및 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 제 2의 갭(6)을 포함하고 있다. 제 2의 갭(6)내의 제 1의 절연체(1)에는 전술한 바와 같이 오목부(9)를 형성할 수 있다,
<실시형태 3>
도 2a 및 도 2b에 도시된 전자방출소자를, 후술하는 활성화 공정에 의해 형성하는 경우에는, 도 3에 모식적으로 나타내는 바와같이, 제 1절연체(1)상에 배치되어 있고, 제 1절연체(1)보다 할로겐을 적게 함유하는 제 2의 절연체(11)상에 제 1의 도전성막(2) 및 제 2의 도전성막(3)을 배치할 수 있다. 이 경우에는, 제 2의 갭 (6)에 있어서의 제 2의 절연체(11)의 표면에 오목부(9)를 형성할 수 있다.
활성화 공정을 실행하는 경우에는, 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이에 있어서의 절연체의 할로겐의 함유량이 너무 많으면, 활성화가 억제될 수 있다. 따라서, 제 1의 절연체(1)보다 할로겐을 적게 함유하는 제 2의 절연체 (11)를 제 1절연체(1)상에 배치할 수 있다. 상기 제 2의 절연체(11)를 이용했을 경우에는, 제 2의 갭(6)내의 제 2의 절연체(11)에, 오목부(9)를 형성함으로써, 기판에 흐르는 누설전류를 저감하는 것이 가능하다.
도 4a 내지 도 4e에는 도 2에 나타낸 본 발명의 실시형태에 의한 전자방출소자의 제조방법을 나타낸다. 이 전자방출소자는, 이하의 (a) 내지 (e)의 공정에 의해 제작하는 것이 가능하다.
(공정 a)
할로겐을 함유한 산화실리콘체로 형성된 제 1절연체(1)를 준비한다(도 4a)
(공정 b)
제 1의 절연체(1)상에 제 ５의 도전성막(7) 및 제 6의 도전성막(8)을 형성한다 (도 4b).
(공정 c)
제 ５의 도전성막(7)과 제 6의 도전성막(8)을 접속하기 위해 도전성막(12)을 형성한다. 다음에, 도전성막(12)의 일부에 제 1의 갭(10)을 형성하고, 제 ３의 도전성막(4)과 제 ４의 도전성막(5)을 형성한다(도 4c, 도 4d).
(공정 d)
제 1의 갭(10)내 및 제３의 도전성막(4)과 제４의 도전성막(5)상에 제 1의 도전성막(2) 및 제 2의 도전성막(3)을 형성한다. 그 후에, 제 2의 갭(6) 내의 제 1의 절연체(1)의 표면에 오목부(9)를 형성한다(도 4e).
이하, 더욱 상세하게 상기 각 공정에 대해 설명한다.
(공정 a)
공정 a에서는, 예를 들면, 미리 준비한 산화실리콘 기판에, 할로겐을 이온 주입법 등에 의해 첨가함으로써, 할로겐을 함유한 산화실리콘으로 형성된 제 1의 절연체(1)를 준비한다. 산화실리콘 기판은, 산화실리콘만으로 형성된 기판이어도 된다. 그렇지만, 산화실리콘이 주성분인, 불순물에 오염된 기판을, 본 발명에 이용되는 산화실리콘기판에서 제외되는 것은 아니다. 본질적으로, 산화실리콘을, 70%이상 또는 바람직하게는 적어도 80%이상 함유하는 기판은, 어떠한 문제도 발생시키지 않고 이용되는 것이 가능하다.
제 1의 절연체(1)는, Si, 석영 유리, 소다석회유리 또는 세라믹스 등을 주성분으로 하는 기판위에 배치되어도 된다. 이 경우에는, 기판의 표면에 스퍼터링법, 화학적 기상퇴적법(CVD법), 도포법 또는 졸-겔법등에 의해 산화실리콘층을 퇴적한다. 다음에, 예를 들면, 할로겐을 필요에 따라서 가열처리를 실시한 후 이온주입법에 의해 산화실리콘층에 첨가한다.
대안적으로, 소망의 할로겐을 함유한 원료 가스와 조합하여 산화실리콘의 원료가스를 이용하는 CVD법이나, 스퍼터링가스 또는 반응가스로서 할로겐을 함유한 산화실리콘가스를 이용하는 스퍼터링법에 의해 할로겐을 함유하는 산화실리콘을 형성하여도 된다. 제 1의 절연체(1)의 두께는, 실제적으로 0.02㎛ 이상 2㎛이하의 범위가 가능하다.
제 1의 절연체(1)는 그 표면에 대해서 수직인 방향으로, 할로겐의 함유량의 구배가 형성되어도 된다. 이 경우에는, 제 1의 절연체(1)의 하부면에서 상부면까지 할로겐의 함유량이 증가된다.
도 3에 도시된 전자방출소자를 형성하는 경우에는, 이 공정에서 제 1의 절연체(1)상에, 제 1의 절연체(1)보다 할로겐의 함유량이 적은 산화실리콘을 함유한 제 2의 절연체(11)를 형성하여도 된다.
제 2의 절연체(11)를 구성하는 산화실리콘은, 상기 제 1의 절연체(1)를 기판상에 형성하는 방법과 동일한 방법에 의해 형성될 수 있다. 후술하는 활성화 공정의 억제를 방지하기 위해서, 제 2의 절연체(11)의 할로겐 함유량은 약 1019 atoms/cm3이하이면 가능하다.　
제 2의 절연체(11)의 두께는, 후술하는 활성화 공정에 있어서 제 2의 절연체 (11)의 표면에 형성할 수 있는 오목부(9)의 깊이 이하이어도 된다. 활성화 공정후에 기판에 흐르는 누설전류를 저감하기 위해서는, 제 2의 갭(6)내에서 제 2의 절연체 (11)에 오목부(9)를 형성하여도 된다. 이러한 오목부(9)의 깊이는 활성화 또는 기타 조건 등에 따라 다르고, 실용적으로는, 약 20nm이상 100nm이하의 범위이면 가능하다. 제 2의 절연체(11)의 두께는, 약 10nm이상 100nm이하의 범위이면 가능하다. 오목부(9)의 최심부와 제 2의 절연체(11)간의 수직간격은, 약 20nm이하 까지 될 수 있고, 10nm이하가 바람직하다.
(공정 b)
공정 b에서는, 제 1의 절연체(1)상에 제 ５의 도전성막(7) 및 제 6의 도전성막(8)을 예를 들면, 진공 증착법이나 스퍼터링법과 포트리소그래피 기술의 조합, 또는 인쇄법 등에 의해 형성한다.
제 5의 도전성막(7), 제 6의 도전성막(8)에 이용되는 도전성의 재료의 예로서는, Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 또는 Pd 등의 금속 또는 이들의 합금과; 금속산화물, 유리 및 기타재료 등으로부터 구성되는 인쇄된 도체와; ITO(Indium-Tin Oxide) 등의 투명 도전체가 포함된다.
제 5의 도전성막(7)과 제 6의 도전성막(8)간의 간격, 도전성막의 막두께는, 응용되는 형태 등을 고려해 설계된다. 제 ５의 도전성막(7)과 제 6의 도전성막(8)간의 간격은, 약 1㎛이상 100㎛이하의 범위이면 가능하다. 제 ５의 도전성막(7) 및 제 6의 도전성막(8)의 막두께는, 약 10nm이상 10㎛이하의 범위이어도 된다.
(공정 c)
공정 c에서는, 제 5의 도전성막(7)과 제 6의 도전성막(8)을 접속하도록 도전성막(12)을 형성한다. 그 후, 도전성막(12)의 일부에, 제 1의 갭(10)을 형성하고, 제３의 도전성막(4)과 제 ４도전성막(5)을 형성한다.
도전성막(12)은, 도전성막(12)을 구성하는 재료를 이용하여 스퍼터링법, 진공 증착법, CVD법 등의 막을 형성하는 방법이나, 도전성막(12)를 구성하는 재료를 포함한 용액을 디핑법, 스핀 코팅법, 슬릿 코팅법이나, 잉크젯 방법 등으로 도포하는 방법 등에 의해 형성될 수 있다.
도전성막(12)의 막두께는, 제 5의 도전성막(7) 및 제 6의 도전성막(8)에 대한 피복성을 고려하여 결정된다. 도전성막(12)을 형성한 후, 후술 하는 포밍공정을 실시하는 경우에는, 포밍공정의 처리 조건을 고려하여 도전성막(12)의 막두께가 결 정된다. 도전성막(12)의 막두께의 범위로서는, 약 0.1nm이상 100nm이하이고, 바람직하게는 약 1nm이상 50nm이하이다.
도전성막(12)에 이용되는 도전성의 재료로서는, Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 또는 Pb 등의 금속과; PdO, SnO2, In2O3, PbO 또는 Sb2O3 등의 산화물과; HfB2, ZrB2, LaB6, CeB6, YB4 또는 GdB4 등의 붕화물과; TiC, ZrC, HfC, TaC, SiC 또는 WC 등의 탄화물과; TiN, ZrN 또는 HfN 등의 질화물과; Si 또는 Ge 등의 반도체 등을 들 수 있다.
도전성막(12)의 형성 후, 후술하는 포밍공정을 실시하는 경우에는, 도전성막(12)의 시트 저항값에 의해, 제 1의 갭(10)의 형상을 결정한다. 따라서, 양호한 제 1의 갭(10)을 형성하기 위해서는, 시트 저항값이 1 X 103 Ω/□이상, 1 X 107 Ω/□ 이하이면 가능하다.
제 1의 갭(10)을 형성한 후에, 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이에 인가된 전압이 충분히 제 1의 갭(10)에 인가되는 것이 바람직하다. 따라서, 도전성막(12)의 저항값을 보다 낮게 하는 것이 바람직하다.
　그러므로, 시트 저항값이 약 1 X 103 Ω/□이상 1 X 107 Ω/□이하의 금속산화물 반도체막을 도전성막(12)으로서 형성할 수 있다. 후술하는 포밍공정 후에 금속산화물을 환원하여, 한층 더 저항을 저감할 수 있다.
상기 도전성막(12)의 일부에, 제 1의 갭(10)을 형성하고, 제 3의 도전성막 (4)과 제 4의 도전성막(5)을 형성하기 위해서, 예를 들면, 포밍공정을 이용할 수 있다. 포밍공정은, 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이에 전류를 흐르게 함으로써 발생되는 주울열을 이용하여 실시할 수 있다. 이와 같이, 도전성막(12)의 일부에, 제 1의 갭(10)을 형성하여, 제 3의 도전성막(4), 및 제 4의 도전성막(5)을 형성할 수 있다.
포밍공정에서는, 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이에 전류를 흐르게 하기 위해서 인가하는 전압은 펄스전압이면 가능하다. 펄스전압의 펄스고가 시간의 경과에 따라 일정 하여도 되고, 증가되어도 된다. 펄스전압의 인가방법 및 인가하는 펄스전압의 전압치, 펄스폭, 펄스주기는, 도전성막(12)의 재료나 두께, 저항값 등에 따라서 결정된다. 포밍공정은 진공중, 혹은 수소등의 환원성 기체를 포함한 기체중에서 실시하는 것이 가능하다.
상기 도전성막(12)의 일부에, 제 1의 갭(10)을 형성하는 방법으로서는, 상기의 포밍공정 이외에도, 에칭이나, 집속이온 빔가공 등도 이용할 수 있다.
(공정 d)
공정 d에서는, 제 1의 갭(10)내, 제 3의 도전성막(4)의 일부 및 제 4의 도전성막(5)의 일부에 제 1의 도전성막(2)과 제 2의 도전성막(3)을 형성한다. 다음에, 제 2의 갭(6)내의 제 1의 절연체(1) 표면에 오목부(9)를 형성한다. 이 공정은, 예를 들면, 활성화 공정에 의해 실시할 수가 있다. 활성화 공정은, 예를 들면, 탄소를 포함한 분위기중에서, 제 3의 도전성막(4)과 제 4의 도전성막(5)의 사이(제 5의 도전성막(7)과 제 6의 도전성막(8)의 사이)에 전압을 인가함으로써, 실시한다. 이 러한 분위기는, 예를 들면 진공 용기내를 오일 프리 펌프로 충분히 배기한 후, 유기가스와 같은 탄소 함유 가스를 도입함으로써, 생성될 수 있다.
제 5의 도전성막(7) 및 제 6의 도전성막(8)에 이용되는 도전성의 재료의 예로서는, Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 또는 Pb 등의 금속; PdO, SnO2, In2O3, PbO 또는 Sb2O3 등의 산화물; HfB2, ZrB2, LaB6, CeB6, YB4 또는 GdB4 등의 붕화물; TiC, ZrC, HfC, TaC, SiC 또는 WC 등의 탄화물; TiN, ZrN 또는 HfN 등의 질화물; Si 또는 Ge 등의 반도체등을 들 수 있다. 활성화 공정을 실시하는 경우에는, 제 5의 도전성막(7) 및 제 6의 도전성막(8)의 재료로서 탄소 및/또는 탄소화합물을 이용하는 것이 가능하다.
탄소 및/또는 탄소화합물의 예로서는 그래파이트 및 비정질 카본을 포함한다. 그래파이트는, HOPG(Highly Oriented Pyrolytic Graphite), PG(Pyrolytic Graphite) 및 GC(Glass-like Carbon)를 포함한다. HOPG는 거의 완전한 그래파이트의 결정구조를 가진다. PG는 결정립이 20nm정도이고, 결정구조가 약간 흐트러져 있다. GC는 결정립이 2nm정도이고, 결정구조가 한층 더 혼란되어 있다. 비정질 카본은, 아몰퍼스 카본 및 아몰퍼스 카본과 상기 그래파이트의 미세결정의 혼합물을 포함한다.
활성화 공정을 충분히 길게하는 것에 의해, 제 1의 절연체(1)의 표면에 오목부(9)를 형성할 수 있다. 이러한 오목부를 형성할 수 있는 것은, 활성화 공정에 있어서, 도입되는 탄소와 제 1의 절연체를 구성하는 산화실리콘이 반응하는 것이라고 고려된다.
활성화 공정의 부재시에는, 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 갭(6) 및 제 1의 절연체(1)의 표면의 오목부(9)는, 예를 들면, 에칭 또는 집속이온 빔가공 등에 의해 형성된다.
활성화 공정에 이용되는 유기물질로서는, 알칸, 알켄 및 알킨의 지방족탄화수소류; 방향족 탄화수소류; 알코올류; 알데히드류; 케톤류; 아민류; 페놀, 카르복실산, 설폰산 등의 유기산류; 등을 포함하고 있다. 구체적으로는, 메탄, 에탄, 프로판 등 CnH2n＋2로 나타내지는 포화탄화수소; 에틸렌, 프로필렌 등 CnH2n 등에 의해 나타내지는 불포화탄화수소; 벤젠, 톨루엔, 메타놀, 에탄올, 포름알데히드, 아세트알데히드, 아세톤, 메틸에틸케톤, 메틸아민, 에틸아민, 페놀, 포름산, 초산, 프로피온산등 또는 그들의 혼합물을 사용할 수 있다.
유기물질의 분압은, 진공용기의 형상이나, 유기물질의 종류 등에 따라 다르고, 상황에 따라 적절하게 설정된다.
이들의 공정에 의해 본 발명에 의한 전자방출소자를 제조할 수 있다. 또, 공정 d의 후에, 진공용기내의 유기물질을 진공배기장치에 의해 배기하는 안정화 공정을 실시할 수 있다. 진공배기장치는, 그 장치에 의해 발생되는 오일이 소자의 특성의 열화를 발생시키지 않도록, 오일을 사용하지 않는 오일-프리 타입으로 구성될 수 있다. 상기 오일-프리 타입의 진공배기장치로서는 흡착펌프, 이온펌프가 될 수 있다.
진공 용기내의 유기성분의 분압은, 상기의 탄소 혹은 탄소화합물이 새롭게 퇴적하는 것을 억제할 수 있는 범위인 것이 바람직하다. 이러한 진공 용기내의 유기 성분의 분압으로서는, 약 10－6Pa이하이고, 약 10－8Pa이하가 바람직하다.
이러한 진공 용기내의 유기성분의 분압을 저하시키는 것에 의해, 새로운 탄소 혹은 탄소화합물의 퇴적을 억제할 수 있어서 진공 용기나 기판 등에 흡착한 H2O, O2 등도 제거할 수 있다. 이에 의해 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이에 흐르는 누설전류(If) 및 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이에 어떠한 누설전류도 흐르지 않는 도전성막에 의해서 방출된 전자의 흐름인 방출전류(Ie)가 안정화 된다. 후술하는 바와 같이, 애노드를, 전자방출소자에 대향하도록 배치하는 경우에, 방출전류(Ie)는, 애노드전극과 그라운드 단자간을 흐르는 전류의 성분이다.
<실시형태 4>
이러한 전자방출소자를 복수개 포함한 전자원 및 화상표시장치의 일례에 대해, 도 5 및 도 6을 참조하면서 설명한다.
도 5에서, 전자원은, 복수의 전자방출소자가 매트릭스 형상으로 배치된 전자원기판(51), 전자방출소자의 한 쌍의 전극과 접속된 양쪽의 수평방향배선(52) 및 수직방향배선(53)을 포함하고 있다. 도 5에서, 각 전자방출소자는 도 2a, 및 도 2b 또는 도 3에 도시된 전자방출소자를 포함하고 있다. 도 6에서, 화상표시장치는, 매트릭스 형상으로 배치된, 도 2a, 및 도 2b 또는 도 3에 각각 도시된 복수의 전자 방출소자, 프레임(61), 유리기판(62), 유리기판(62) 내부의 형광막(63), 형광막(63) 내부의 메탈백(64), 메탈백(64)에 접속된 고압단자(65) 및 전자원기판(51)을 포함하고 있다. 저융점의 프릿 유리에 의해, 전자원기판(51)과, 유리기판(62)의 내면에 형광막(63)과 메탈 백(64)이 형성된 페이스플레이트가, 프레임(61)에 접합된다.
외위기(66)는, 페이스플레이트, 프레임(61) 및 전자원기판(51)으로 구성된다.
또, 페이스플레이트와 전자원기판(51)의 사이에, 스페이서라고 불리는 도시하지 않은 지지체를 적어도 1개 설치하여, 대기압에 대해서 충분한 강도를 가지는 외위기(66)를 형성할 수 있다.
이와 같이, 화상표시장치는, 전자원기판(51)상에 배치된 전자방출소자와, 전자방출소자로부터 전자가 입사하는 것에 의해 발광하는 형광막(63)을 적어도 포함하고 있다.
<실시형태 5>
이하는 상기 화상표시장치를 포함한 영상수신표시장치의 실시형태이다.
도 7은, 본 발명에 의한 화상표시장치를 포함한 영상수신표시장치의 모식도이다. 따라서, 예를 들면, 도 7에 표시된 영상수신표시장치의 화상표시장치는, 도 6에 도시된 화상표시장치가 될 수 있다. 상기 영상수신표시장치는 다음과 같이 작동한다. 우선, 영상정보수신장치(71)로 선국하여 수신된 영상신호를 화상신호 생성회로(72)에 입력하여, 화상신호를 생성한다. 영상정보수신장치(71)로서는, 무선방 송, 유선방송 또는 인터넷을 개재한 영상정보에서 영상신호를 선국하여 수신할 수 있는 튜너와 같은 수신기가 될 수 있다. 영상정보수신장치(71)에는 음향장치를 접속할 수 있다. 영상정보수신장치(71), 화상신호 생성회로(72), 구동회로(73) 및 본 발명의 방법에 의해 제조된 화상표시장치(74)에 의해 텔레비젼 세트를 구성할 수 있다. 화상신호 생성회로(72)에서는, 영상신호로부터 화상표시장치(74)의 각 화소에 대응한 화상신호를 생성하여, 상기 화상신호를 구동회로(73)에 전송한다. 입력된 화상신호에 의거하여 구동회로(73)로 화상 표시장치 (74)에 인가하는 전압을 제어하여, 화상표시장치(74)에 화상을 표시시킨다.
본 발명은 상술한 실시형태로 한정되는 것은 아니다. 본 발명의 목적을 달성하는 각 구성요소가 대용물이나 균등물로 치환된 것이어도 된다.
<실시예>
이하에 실시예를 참조하면서 본 발명을 상세하게 설명한다.
<실시예 1>
본 실시예에 대해서는, 도 2에 나타내는 구성의 전자방출소자로서 절연체를 구성하는 산화실리콘층에 있어서의 불소의 함유량이 다른 6개의 시료를 준비하였다. 이하에, 본 실시예에 의한 전자방출소자의 제조 방법을 설명한다.
(공정 a)
청정화한 유리 기판상에, CVD법에 의해 두께 0.4㎛의 산화실리콘층을 형성하였다. 그 후, 시료 4를 제외한 시료에 대해서는, 전체면에 가속전압 50keV로 불소를 이온주입하였다. 450℃로 30분간 가열처리 후에, 제 1의 절연체(1)를 형성하였 다(도 4a). 시료에 주입하는 불소이온의 도스량을, 2.0 X 1014ions/cm2 과 2.0 X 1017ions/cm2의 사이에서 변경하여, 각 시료에 있어서의 산화실리콘층이, 표 1에 나타낸 불소 함유량을 가졌다. 산화실리콘층 중의 불소 함유량을, 2차 이온질량분석법(SIMS)에 의해 결정하였다. 불소의 횡단분포가 거의 균일한 것을 확인한 후에, 제 1의 절연체(1)의 표면에 대해서 수직방향을 따라서 산화실리콘층 중의 불소 농도의 평균치를 불소 함유량으로 결정하였다. 불소의 이온주입을 실시하지 않는 시료 4에서는, 산화실리콘층 중의 불소는, 본 실시예에서 불소 함유량의 측정에 이용되는 장치로는 검출되지 않았다. 절연체(1)의 표면의 분석을 광전자분광법(ESCA)으로 해석하여, 제 1의 절연체(1)의 깊이가 1nm 내지 10nm에서 불소원자가 분포된것을 확인하였다.
(공정 b)
제 5의 도전성막(7)과 제 6의 도전성막(8)의 리프트 오프용 패턴을 포토레지스트로 형성하였다. 다음에, 진공 증착법에 의해, 두께 5 nm의 Ti, 두께 50 nm의 Pt를 순차적으로 퇴적하였다.
다음에, 포토레지스트 패턴을 유기용제로 용해하여, Pt/Ti퇴적막을 리프트 오프하였다. 이와 같은 방식으로, 제 5의 도전성막(7)과 제 6의 도전성막(8)을 형성하였다(도 4b). 제 5의 도전성막(7)과 제 6의 도전성막(8)의 갭은 20㎛로 되었다. 제 5의 도전성막(7)과 제 6의 도전성막(8)의 폭은 200㎛로 되었다.
(공정 c)
다음에, 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이에, 버블젯 방식의 분사장치를 이용하여, 팔라듐착체 용액(초산 팔라듐 모노에탄올 아민착체를 IPA(이소프로필 알콜)와 물의 혼합용액에 용해한 것)을 적하하였다. 300℃에서 15분간 가열소성처리한 후에, 산화 팔라듐으로부터 이루어지는 도전성막(12)를 형성하였다 (도 4c). 도전성막(12)의 평균 막두께는 6nm이었다.
(공정 d)
상기 기판을 진공 용기내에 설치한 후, 용기를 진공펌프로 배기하였다. 용기내의 압력이 2 X 10－3 Pa에 도달한 경우에는, 배기용의 밸브를 닫았다. 다음에, 진공 용기내에 H2를 2 % 함유한 N2 가스를 도입하면서, 외부단자를 통해서 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이에 펄스전압을 인가함으로써, 포밍공정을 행하였다.
포밍공정에서, 전압의 파형은 도 8a에 도시된 바와 같이 전압의 피크치(V1)가 14V, 펄스폭(T1)이 1msec, 펄스주기(T2)가 50msec인 펄스파형으로 하였다.
전압펄스의 인가시에, 1V의 펄스를 삽입하여 저항을 측정하였다. 측정된 저항이 약 1MΩ이 었을 때에, 전압의 인가를 종료하였다. 이러한 방식으로, 도전성막(12)에 제 1의 갭(10)을 형성하여, 제 3의 도전성막(4) 및 제 4의 도전성막(5)을 형성하였다(도 4d).
이 후, 용기내에 H2를 2 % 함유한 N2 가스를 압력이 2 X 104 Pa에 도달할 때 까지 도입하고, 30분간 유지함으로써, 제 3의 도전성막(4) 및 제 4의 도전성막(5)을 환원하였다.
(공정 e)
다음에, 진공용기를 진공 펌프로 배기하였다. 용기의 압력이 2 X 10－5Pa에 도달했을 때, 슬로우리크밸브를 통해 톨루니트릴을 진공용기에 도입하여, 1 X 10－4 Pa를 유지하였다.
다음에, 제 ５의 도전성막(7)과 제 6의 도전성막(8)의 사이에 펄스전압을 인가함으로써 활성화 공정을 행하였다. 양쪽 모두 탄소로 이루어진 제 1의 도전성막(2) 및 제 2의 도전성막(3)을 퇴적시켰다. 동시에 제 1도전성막(2)과 제 2의 도전성막(3) 사이의 제 2의 갭(6)내에서 제 1의 절연체(1)의 표면에 오목부(9)를 형성하였다(도 4e).
이 경우의 펄스 전압은, 도 8b에 나타낸 바와 같이, 전압의 피크치(V1)가 14V, 펄스폭(T1)이 1msec, 펄스 1주기(T3)가 20msec인 양극성의 펄스전압으로 하였다. 펄스전압을 60분동안 인가하였다.
제 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 제 2의 갭(6)에서의 제 1의 절연체(1)의 표면에 형성한 오목부(9)의 깊이는, 0.06㎛이었다.
활성화 종료시의 전류 If의 값을 표 1에 나타냈었다.
(공정 f)
이와 같이 준비한 시료를 도9에 도시된 바와 같이 진공 용기(95)내에 배치하 였다, 진공용기(95)내를 진공펌프(94)로 배기하면서, 전자방출소자를 300℃ 및 진공용기를 200℃에서 10시간 동안 각각 가열했다. 이러한 방식으로, 안정화 공정을 행하였다.
이어서, 상기 진공용기(95)내에서, 본 실시예에서 준비한 시료의 전기특성을 평가하였다.
도 9에서, 진공용기에는, 전류 If를 측정하는 전류계(90), 방출전류 Ie를 측정하는 전류계(91), 전원(92), 고압전원(93) 및 애노드전극(96)이 구비되어 있다. 본 실시예에서는, 제 1의 도전성막(2) 또는 제 2의 도전성막(3)의 표면과 애노드전극의 표면과의 거리(H)를 2mm로 되었다. 애노드전극(96)에 6kV를 인가하여 전기특성을 측정하였다.
우선, 외부단자를 통해서 전자방출소자의 제 ５의 도전성막(7)과 제 6의 도전성막(8) 사이에 펄스폭 1msec, 펄스주기 16.7msec, 피크치 19.5V의 펄스전압을 30초간 인가하였다. 그 후, 전류 If를 측정하였다.
제 5의 도전성막(7)과 제 6의 도전성막(8) 사이의 전압을 16V(소자가 전자를 방출하기 위해 구동되었을 때의 전압에 상당)로 했을 때의 전류 If를 표 1에 나타낸다. 또한, 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이의 전압을 6V(소자가 작동되지 않았을 때의 전압에 상당)로 했을 때의 전류 If(누설전류)도 표 1에 나타낸다.
방출전류 Ie도 측정하였지만, 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이의 전압이 16V일때의 전류 If와 방출전류 Ie의 비인 Ie/If의 값은, 어느 시료에 대해서도 거의 일정하였다.
계속해서, 전자방출소자에 펄스폭 0.1msec, 펄스주기 16.7msec, 피크치 16V의 펄스전압을 소정시간 동안 연속하여 인가한 후, 전류 If를 측정하였다. 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이의 전압이 6V일 때의 전류 If를 표 1에 나타낸다.
본 실시예에서는, 전자방출을 위한 소자구동시의 전류 If, 소자 비구동시의 전류 If 및 소자의 연속구동 후의 비구동시의 전류 If가, 시료 4 내지 6 보다 시료 1 내지 3 이, 더 저하 되었다.
시료 1 시료 2 시료 3 시료 4 시료 5 시료 6
절연체의 F의 함유량 (atoms/cm3) 1X1019 1X1020 1X1021 주입 없음 5X1018 5X1021
활성화 종료시의 전류 If(mA) 1.5 1.3 1.2 1.6 1.6 0.7
인가전압 16V에 있어서의 전류 If(mA) 1.4 1.2 1.1 1.5 1.5 0.6
인가전압 6V에 있어서의 전류 If(㎂) 0.03 0.02 0.01 0.10 0.08 0.04
펄스전압의 연속인가 후 인가전압 6V에 있어서의 전류 If(㎂) 0.05 0.03 0.02 0.21 0.15 0.06
<실시예 2>
본 실시예에서는, 도 3에 도시된 전자방출소자로서, 제 1의 절연체와 제 2의 절연체의 산화실리콘층에서의 불소의 함유량이 다른 7개의 시료를 준비하였다. 이하에, 본 실시예에 있어서의 전자방출소자의 제조방법을 설명한다.
(공정 a)
청정화한 유리 기판상에, CVD법에 의해 두께 0.4㎛의 산화실리콘층을 형성하였다. 그 후, 산화실리콘층의 전체면에 가속전압 50keV로 불소를 이온주입하였다. 그 후에, 450℃에서 30분간 가열처리를 행하여, 제 1의 절연체(1)을 형성하였다. 각 시료에 있어서의 제 1의 절연체(1)의 산화실리콘층이 표 2에 나타내는 불소함유량을 갖도록, 시료에 주입하는 불소이온의 도스량을, 6.5 X 1014ions/cm2 과 6.5 X 1017ions/cm2의 사이에서 변경하였다.
다음에, 제 1의 절연체(1)상에 CVD법에 의해 두께 0.05㎛의 산화실리콘층을 형성함으로써 제 2의 절연체(11)를 형성하였다. 시료 10, 시료 11, 및 시료 13에 대해서는, 제 2의 절연체(11)의 전체면에 가속전압 10keV로 불소를 이온주입하여, 450℃에서 30분간 가열처리를 행하였다. 각 시료에 있어서의 제 2의 절연체 (11)의 산화실리콘층안의 불소함유량이, 표 2에 나타내는 농도가 되도록, 시료에 주입하는 불소이온의 도스량을, 2.5 X 1012ions/cm2과 2.5 X 1014ions/cm2의 사이에서 변경하였다. 산화실리콘층의 불소함유량의 측정 및 산화실리콘층의 표면해석은, 실시예 1과 같은 방법으로 행하였다.
(공정 b 내지 공정 f)
그 다음에, 실시예 1의 공정 b 내지 공정 f와 같은 방법에 의해, 전자방출소자를 제작하였다. 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 제 2의 갭(6)에서의 제 2의 절연체(11) 표면에 형성한 오목부(9)의 깊이는, 0.06㎛이었다. 활성화 종료시의 전류 If의 값을 표 2에 나타낸다.
실시예 1과 마찬가지로, 본 실시예의 전자방출소자의 전기특성을 측정하였다.
실시예 1과 마찬가지로, 펄스전압을 인가한 후, 전류 If를 측정했다.
제 5의 도전성막(7)과 제 6의 도전성막(8) 사이의 전압을 16V(소자의 전자방출 구동시의 소자의 전압에 상당)로 했을 때의 전류 If를 표 2에 나타낸다. 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이의 전압을 6V(소자의 비구동시의 소자의 전압에 상당)로 했을 때의 전류 If도 표 2에 나타낸다.
방출전류 Ie도 측정하였지만, 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이의 전압이 16V인 경우, 전류 If와 방출전류 Ie의 비인 Ie/If의 값은, 어느 시료에 대해서도 거의 일정하였다.
이어서, 전자방출소자에 펄스폭 0.1msec, 펄스주기 16.7msec, 피크치 16V의 펄스전압을 소정시간 연속하여 인가한 후, 전류 If를 측정하였다. 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이의 전압이 6V일때의 전류 If를 표2에 나타낸다.
본 실시예에서는, 시료 12 또는 시료 13보다 시료 7 내지 시료 11가, 활성화의 억제를 회피하면서, 소자의 비구동시의 전류 If, 소자 구동시의 전류 If 및 소자의 연속구동후 비구동시의 전류 If를 한층 더 저감시켰다.
시료 7 시료 8 시료 9 시료 10 시료 11 시료 12 시료 13
제 2의 절연체의 F 함유량(atoms/cm3) 주입 없음 주입 없음 주입 없음 5 X1017 1X1019 주입 없음 5X1019
제 1의 절연체의 F 함유량(atoms/cm3) 1X1019 1X1020 1X1021 1X1020 1X1020 1X1018 1X1020
활성화 종료시의 전류 If(mA) 1.6 1.6 1.6 1.6 1.5 1.6 1.3
인가전압 16V에 있어서의 전류 If(mA) 1.5 1.5 1.5 1.5 1.4 1.5 1.2
인가전압 6V에 있어서의 전류 If(㎂) 0.03 0.02 0.01 0.02 0.02 0.09 0.02
펄스 전압의 연속 인가 후 인가전압 6V에 있어서의 전류 If(㎂) 0.05 0.03 0.02 0.03 0.03 0.18 0.03
(실시예 3)
본 실시예에서는, 실시예 2의 시료 8과 마찬가지로 복수의 전자방출소자 및 전기 배선 매트릭스를 기판상에 배치하여, 도 5에 도시된 바와 같이 전자원을 제조하였다. 이하에 제조 방법을 설명한다.
(공정 a)
실시예 2와 같은 방법으로, 유리 기판상에, CVD법에 의해 두께 0.4㎛의 산화실리콘층을 형성하였다. 그 후, 산화실리콘층의 전체면에 가속전압 50keV로 불소를 이온주입하였다. 450℃에서 30분간 가열처리를 행한 후에, 제 1의 절연체(1)를 형성하였다.
다음에, 제 1의 절연체(1)상에 CVD법에 의해 두께 0.05㎛의 산화실리콘층을 형성함으로써 제 2의 절연체(11)를 형성하였다. 본 실시예에서, 전자원기판(51)은 제 1의 절연체(1)와 제 2의 절연체(11)로 구성되어 있다.
다음에, 실시예 2와 마찬가지로 Pt/Ti로 이루어진 제 5의 도전성막(7)과 제 6의 도전성막(8)을 형성하였다.
(공정 b)
그 다음에, 금속성분으로서 Ag를 포함한 페이스트 재료를 이용하여 스크린 인쇄법에 의해 수직방향 배선(53)의 패턴을 형성하였다. 페이스트를 도포한 후, 110℃에서 20분간 건조하여, 열처리 장치에 의해 피크 온도 480℃로, 피크 유지시간 8분간 소성하여 수직방향 배선(53)을 형성하였다.
(공정 c)
다음에, PbO를 주성분으로 하는 페이스트 재료를 이용하여 스크린 인쇄법에 의해 층간 절연체(54)의 패턴을 형성하였다. 페이스트를 도포한 후, 110 ℃로 20분 간 건조하여, 열처리 장치에 의해 피크온도 480 ℃로, 피크유지 시간 8분간 소성하여, 층간 절연체(54)를 형성하였다.
이 층간절연체(54)는, 적어도 수평방향배선(52)과 수직방향배선(53)의 교차부를 포함한 영역을 덮고, 도전성막(7)과 수평방향배선(52)간의 전기접속을 하기 위한 컨택트홀(도시하지 않음)을 구비하도록 형성하였다.
(공정 d)
절연체(54) 위에, 수직방향 배선(53)과 동일한 재료를 이용하여 스크린 인쇄법에 의해 수평방향배선(52)의 패턴을 형성하였다. 페이스트를 도포하고, 110℃로 20분간 건조하여, 열처리 장치에 의해 피크 온도 480 ℃로, 피크유지시간 8분간 소성하여 수평방향 배선(52)을 형성하였다.
(공정 e)
다음에, 각 전자방출소자의 제 5의 도전성막(7)과 제 6의 도전성막(8)의 사이에, 버블젯 방식의 분사장치를 이용하여 팔라듐 착체용액(초산 팔라듐 모노에탄올 아민 착체를 IPA와 물의 혼합 용액에 용해한 것)을 적하하였다. 300℃에서 15분간 소성처리후, 산화 팔라듐으로부터 이루어지는 도전성막(12)을 형성하였다. 도전성막(12)의 평균 막두께는 6nm였다.
(공정 f)
이러한 방식으로, 전자방출소자, 전기배선 및 층간 절연체를 기판상에 형성하였다. 상기 기판을 진공용기 내에 배치하였다. 용기내를 진공펌프로 배기하였다. 용기내의 압력이 2 X 10－3 Pa에 도달했을 때, 배기 밸브를 닫았다. 용기내에 H2를 2%함유한 N2가스를 도입하면서, 외부 단자를 통해서, 수평방향배선(52)과 수직방향 배선(50) 사이에 전압을 인가함으로써, 전자방출소자의 포밍을 실시하였다. 포밍시의 전압은 실시예 1과 동일한 파형을 가졌다. 수직방향 배선(53)을 그라운드 단자에 함께 접속하였다. 각각의 수평방향배선(52)에 순차적으로 전압의 인가하였다.
전압파형의 인가중에, 펄스 전압파형에 1V의 펄스를 삽입하여 저항을 측정하였다. 소자당 측정된 저항이, 적어도 1MΩ에 도달했을 때, 전압 펄스가 종료되었다. 이런 방식으로, 각 전자방출소자의 도전성막(12)에 제 1의 갭(10)을 형성하고, 제 3의 도전성막(4) 및 제 4의 도전성막(5)를 형성하였다.
이 후, 용기내의 H2를 2%함유한 N2가스를, 진공용기내의 압력이 2 X 104 Pa에 도달할 때까지 도입하고, 30분간 유지하여, 제３의 도전성막(4) 및 제４의 도전성막(5)을 환원하였다.
(공정 g)
다음에, 진공용기내를 진공펌프로 배기하였다. 진공용기내의 압력이 2 X 10－5Pa에 도달했을 때, 톨루니트릴을 슬로우 리크 밸브를 통하여 진공용기내에 도입하여, 1 X 10－4Pa를 유지하였다.
다음에, 수직방향 배선(53)을 그라운드 단자에 함께 접속하였다. 활성하하기 위해 각 수평방향배선(52)에 순차적으로 펄스전압을 인가하였다. 활성화공정에서의 전압의 파형 및 전압의 인가기간은 실시예 1과 마찬가지였다.
　(공정 h)
전자원기판을 다시 진공 용기내에 배치하였다. 진공 용기내를 배기하면서, 전자원기판을 300℃, 진공 용기를 200℃에서 각각 10시간 동안 가열하여 안정화 처리를 행하였다.
다음에, 이와 같이 준비한 전자원의 전기특성을, 상기 진공용기내에서 측정하였다.
도 5에서, 수직방향 배선(53)은 Dx1, Dx2, ... Dxn (여기서, n은 수직방향배선의 수를 나타내는 양의 정수)으로 나타낼 수 있으며, 수평방향 배선(52)은 Dy1, Dy2, ... Dym (여기서, m은 수평방향배선의 수를 나타내는 양의 정수)으로 나타낼 수 있다. 이 공정에서, 우선, 수직방향배선(53)중의 하나(Dx1)를 선택하였다. +6V, 펄스폭 1msec, 펄스주기 16.6msec인 펄스전압을 배선(Dx1)에 인가하였다. 이 펄스전압과 동기하여, 각각의 수평방향배선(52)(Dy1~Dym)에 순차적으로, -13.5V, 펄스폭 1msec, 펄스주기 16.6msec인 또 하나의 펄스전압을 30초동안 각각 인가하였다. 나머지 수직방향 배선(Dx2~Dxn)에 대해서 동일한 공정을 반복하여, 모든 전자방출소자에 19.5V의 펄스전압을 인가하였다. 비선택의 전기배선은 그라운드단자에 접속하였다.
다음에, 동일한 방법으로 수직방향 배선(53)의 하나(Dx1)를 선택하여, +6V, 펄스폭 0.1msec, 펄스주기 16.6msec인 펄스전압을 인가하였다. 이 펄스전압과 동기하여, 각각의 수평방향배선(52)(Dy1~Dym)에 순차적으로, -10V, 펄스폭 0.1msec, 펄스주기 16.6msec인 또 하나의 펄스전압을 30초동안 각각 인가하였다. 나머지 수직방향 배선(Dx2~Dxn)에 대해서 동일한 공정을 반복하여, 모든 전자방출소자에 16V의 펄스전압을 인가하여 전자방출소자를 구동하였다. 전자방출소자의 구동시에 있어서의 각 전자방출소자에 흐르는 전류 If를 측정하였다.
다음에, 수평방향배선(52)을 모두 그라운드단자에 접속하였다. 수직방향배선(53)의 하나(Dx1)를 선택하여, +6V, 펄스폭 0.1msec, 펄스주기 16.6msec인 펄스전압을 배선(Dx1)에 인가하였다. 선택한 수직방향 배선(Dx1)에 접속한 전자방출소자에 흐르는 전류 If를 측정하였다. 다음에, 나머지 수직방향배선(Dx2~Dxn)에 대해서 동일한 공정을 반복하여, 각 수직방향 배선에 흐르는 전류 If를 측정하였다.
다음에, 각각의 수직방향 배선(53)에 순차적으로, +6V, 펄스폭 0.1msec, 펄스주기 16.6msec인 펄스전압을 인가하였다. 이 펄스전압과 동기하여, 각각의 수평방향배선(52)에 순차적으로, -10V, 펄스폭 0.1msec, 펄스주기 16.6msec인 다른 펄스전압을 인가하여, 모든 전자방출소자를 소정시간 동안 연속하여 구동하였다. 그 후 상기와 동일한 방법으로, 각 수직방향 배선에 흐르는 전류 If를 측정하였다.
그 결과는, 소자당 구동시의 전류 If는 1.5mA, 소자의 비구동시에 상당하는 시간동안 소자당 전류는 0.02㎂, 소자의 연속 구동후 비구동시에 상당하는 시간 동안 소자당 전류 If는 0.03㎂(이들 모두는 평균치임)이며, 실시예 2의 시료 8과 마찬가지의 특성을 나타낸 것을 말해준다.
<실시예 4>
본 실시예에서, 도 6에 도시된 화상표시장치는 본 발명에 의해 제조되는 전자원를 이용하여 제조하였다.
실시예 3과 마찬가지로, 활성화 공정 후 전자원기판(51)을 준비하였다.
다음에, 전자원기판(51)으로부터의 2mm의 거리에서 페이스플레이트를 프레임(61)에 진공중에서 접합하여 외위기(66)를 형성하였다. 또, 전자원기판(51)과 페이스플레이트의 사이에는, 스페이서(도시하지 않음)를 배치하여, 대기압에 대한 노출에견딜 수 있게 하였다. 또, 외위기(66)내에는 용기 내를 고진공으로 유지하기 위한 게터(도시하지 않음)를 배치하였다. 전자원기판(51), 프레임(61) 및 페이스플레이트의 접합에는 인듐을 이용하였다..
이와 같이 제조한 화상표시장치에 대해, 실시예 3과 마찬가지로, 펄스전압을 인가하여, 전류 If를 측정하였다. 그 결과는, 소자 구동시의 소자당 전류 If는 1.5mA, 소자 비구동시의 전류 If는 0.02㎂이며(양자 모두 평균치임), 실시예 3과 마찬가지의 특성을 나타낸 것을 말해준다.
다음에, 수직방향 배선(53)에 정보신호를 인가하고, 수평방향배선(52)에 주사신호를 인가하면서 전자방출소자를 구동하였다. 정보신호는, +6V의 펄스전압이었다. 주사신호는, -10V의 펄스전압이었다. 고압단자(65)를 통해서 메탈 백 (64)에 6 kV의 전압을 인가하였다. 방출전자를 형광막(63)에 충돌시켜서 여기 및 발광시키는 경우에, 밝은 화상이 표시되었다.
실시예 3과 같은 전자방출소자를 연속 구동한 후, 전류 If를 측정하였다. 소자 비구동시의 소자당 전류 If의 평균치는 0.03㎂이며, 실시예 3과 동일하였다.
이와 같이 본 실시예의 화상표시장치에 대해서는, 비선택소자에 흐르는 전류를 저감할 수가 있었다. 이것에 의해 소비전력도 저감할 수 있었다.
<실시예 5>
본 실시예에서는, 도 10에 도시된 바와 같이, 제 2의 도전성막상에 카본파이버를 함유한 전자방출소자를 제조하였다. 이하에, 본 실시예에 의한 전자방출소자의 제조방법을 설명한다.
(공정 a)
본 실시예에서는, 공정 a와 같은 방법에 의해, 불소를 함유하는 산화실리콘층을 형성하엿다.
(공정 b)
제 1의 도전성막(2) 및 제 2의 도전성막(3)의 리프트 오프용 패턴을 포토레지스트에 의해 형성하였다. 다음에, 진공증착법에 의해, 두께 5nm의 Ti, 두께 50nm의 Pt를 순차적으로 퇴적하였다. 그리고, 포토레지스트 패턴을 유기용제로 용해하여, Pt/Ti 퇴적막을 리프트 오프하였다. 제 1의 도전성막(2)과 제 2의 도전성막(3)을 형성하였다. 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 갭은 5㎛였다. 제 1의 도전성막(2)과 제 2의 도전성막(3)의 폭은 200㎛이었다.
(공정 c)
제 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 갭의 외부에 있는 제 1도전성막(2), 제 2의 도전성막(3) 및 제 1의 절연체(1)에 레지스트를 도포하였다. 에칭에 의해, 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이의 제 1의 절연체(1)의 표면에 오목부(9)를 형성하였다. 그 후 레지스트를 제거하였다. 오목부(9)의 깊이는 0.06㎛이었다.
(공정d)
포트리소그래피 공정에서는, 이후의 리프트 오프에 이용하는 네가티브형 포토레지스트를 이용하여 레지스트 패턴을 형성하였다.
　입자형상의 Pd와 Co의 합금촉매를 스퍼터링에 의해 형성하였다. 촉매입자의 Pd와 Co의 함유량은, 양자 모두 50atm% 정도였다.
레지스트 박리액을 이용하여, 레지스트와 함께 레지스트상의 촉매입자를 리프트 오프하여, 소망한 영역에 촉매입자의 패턴을 형성하였다.
(공정 e)
에틸렌 기류중에서 가열처리 후에, 복수의 커본파이버로 이루어지는 부재 (13)를 형성하였다. 이것을 주사 전자현미경으로 관찰하는 것에 의해 다수의 카본파이버가 형성되고 있는 것을 알 수 있었다. 이들 카본파이버는, 각 그라펜이 파이버의 축방향으로 교차하도록 적층된 그라펜을 가지는 그래파이트나노파이버이었다.
실시예 1과 같이 전자방출소자의 전기특성을 평가했다.
본 실시예에서는, 실시예 1의 제 5의 도전성막(7)과 제 6의 도전성막(8) 사이에 전압을 인가하는 대신에, 제 1의 도전성막(2)과 제 2의 도전성막(3) 사이에 전압을 인가한다. 제 1의 도전성막(2)의 전위가 제 2의 도전성막(3)의 전위보다 높아지도록 설정하였다. 인가하는 전압은 실시예 1과 동일하였다.
그 결과, 실시예 1과 마찬가지로, 소자 구동시의 전류 If의 저감을 확인할 수 있었다. 연속 구동후의 소자의 비구동시의 전류 If의 저감도 관찰되었다.
대표적인 실시형태를 참조하면서 본 발명을 설명하였지만, 본 발명은 상기 개시된 실시형태에 한정되지 않는 것으로 이해되어야 한다. 보다 구체적으로는, 본 발명은 첨부된 청구항의 정신과 범위내에 포함된 각종 변형과 균등한 구성을 포함하고자 의도된 것이다. 이하 청구항의 범위는 이러한 변형과 균등한 구성과 기능을 모두 포함하도록 광범위한 해석이 허용될 수 있다.
본 발명에 의하면, 도전성막간에 흐르는 누설전류를 한층 더 저감하고, 또한 소자의 연속구동시 누설전류의 증가를 방지할 수 있다. 본 발명은, 누설전류의 저감에 의해, 소비전력의 저감 및 구동 회로의 코스트를 저감할 수 있는 전자방출소자, 전자원, 화상표시장치 및 영상수신 표시장치를 제공할 수 있다.

Claims (17)

  1. 할로겐을 함유한 산화실리콘체와;
    상기 산화실리콘체상에 형성된 한 쌍의 도전성막
    을 포함하는 것을 특징으로 하는 전자방출소자.
  2. 제 1항에 있어서,
    상기 할로겐이 불소인 것을 특징으로 하는 전자방출소자.
  3. 제 1항에 있어서,
    상기 산화실리콘체가 실질적으로 1.0 X 1019atoms/cm3 내지 1.0 X 1021atoms/cm3의 할로겐을 함유하는 것을 특징으로 하는 전자방출소자.
  4. 제 1항에 있어서,
    상기 산화실리콘체가 상기 한 쌍의 도전성막 사이에 오목부를 가지는 것을 특징으로 하는 전자방출소자.
  5. 할로겐을 함유한 산화실리콘체와;
    상기 산화실리콘체상에 배치된, 한 쌍의 도전성막을 각각 가진 복수의 전자 방출소자와;
    상기 복수의 전자방출소자를 접속하는 배선
    을 포함하는 것을 특징으로 하는 전자원
  6. 제 5항에 기재된 전자원과;
    상기 전자원으로부터 방출된 전자에 의해 조사되는 것에 응하여 발광하는 발광체를 포함하는 것을 특징으로 하는 화상표시장치.
  7. 제 6항에 기재된 화상표시장치와;
    영상정보에서 영상신호를 선국하여 수신하도록 구성된 회로와;
    상기 영상신호에 의거하여 상기 화상표시장치에 화상을 표시하기 위해 상기 화상표시장치에 전압을 인가하도록 구성된 회로
    를 포함하는 것을 특징으로 하는 영상수신표시장치.
  8. 할로겐을 함유한 제 1의 절연체와;
    상기 제 1의 절연체상의 제 2의 절연체와;
    상기 제 2의 절연체상에 형성된 한 쌍의 도전성막
    을 포함한 전자방출소자로서,
    상기 제 2의 절연체가 산화실리콘을 함유하고, 또한 상기 한 쌍의 도전성막 사이에 오목부를 가지고;
    상기 제 1의 절연체중의 할로겐의 농도가, 상기 제 2의 절연체중의 할로겐의 농도보다 높은 것을 특징으로 하는 전자방출소자.
  9. 제 8항에 있어서,
    상기 할로겐이 불소인 것을 특징으로 하는 전자방출소자.
  10. 제 8항 또는 제 9항에 있어서,
    상기 제 1의 절연체가 실질적으로 1.0 X 1019atoms/cm3 내지 1.0 X 1021atoms/cm3의 할로겐을 함유하는 것을 특징으로 하는 전자방출소자.
  11. 제 8항에 있어서,
    상기 제 2의 절연체가 실질적으로 1.0 X 1019atoms/cm3 이하의 할로겐을 함유하는 것을 특징으로 하는 전자방출소자.
  12. 제 1의 절연체와;
    상기 제 1의 절연체상의 제2 절연체와;
    상기 제 2의 절연체상에 배치된, 한 쌍의 도전성막을 각각 가진 복수의 전자방출소자와;
    상기 복수의 전자방출소자를 접속하는 배선
    을 포함하는 전자원으로서,
    상기 제 1의 절연체가 할로겐을 함유한 산화실리콘으로 이루어지고,
    상기 제 2의 절연체가 산화실리콘을 함유하며 또한 상기 한 쌍의 도전막 사이에 오목부를 가지고,
    상기 제 1의 절연체중의 할로겐의 농도가, 상기 제 2의 절연체중의 할로겐의 농도보다 높은 것을 특징으로 하는 전자원.
  13. 제 12항에 기재된 전자원과;
    상기 전자원으로부터 방출된 전자에 의해 조사되는 것에 응하여 발광하는 발광체를 포함하는 것을 특징으로 하는 화상표시장치.
  14. 제 13항에 기재된 화상표시장치와;
    영상정보에서 영상신호를 선국하여 수신하도록 구성된 회로와;
    상기 영상신호에 의거하여 상기 화상표시장치에 화상을 표시하기 위해 상기 화상표시장치에 전압을 인가하도록 구성된 회로
    를 포함하는 것을 특징으로 하는 영상수신표시장치.
  15. 제 1의 절연체상에 한 쌍의 도전성막을 형성하는 공정과;
    탄소함유 가스를 포함한 분위기중에서, 상기 한 쌍의 도전성막 사이에 전압을 인가하여, 상기기 도전성막의 일부에 탄소를 포함한 퇴적물을 형성하는 공정
    을 포함하는 전자방출소자의 제조방법으로서,
    상기 제 1의 절연체가, 할로겐을 포함한 산화실리콘으로 구성되는 것을 특징으로 하는 전자방출소자의 제조방법.
  16. 제 15항에 있어서,
    상기 제 1의 절연체상에 한 쌍의 도전성막을 형성하는 공정은,
    상기 제 1의 절연체상에 제 2의 절연체를 형성하는 공정과;
    상기 제 2의 절연체의 표면상에 한 쌍의 도전성막을 형성하는 공정
    을 포함하고,
    상기 제 2의 절연체가, 상기 제 1의 절연체의 산화실리콘중의 할로겐 보다 할로겐을 적게 함유한 산화실리콘으로 구성되는 것을 특징으로 하는 전자방출소자의 제조방법.
  17. 제 15항 또는 제 16항에 있어서,
    상기 한 쌍의 도전성막을 형성하기 전에 상기 제 1의 절연체를 기판에 형성하는 공정을 부가하여 포함하는 것을 특징으로 하는 전자방출소자의 제조방법.
KR1020050056103A 2004-06-29 2005-06-28 전자방출소자, 전자원, 화상표시장치 및 영상수신 표시장치 KR100700461B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00191634 2004-06-29
JP2004191634A JP3848341B2 (ja) 2004-06-29 2004-06-29 電子放出素子、電子源、画像表示装置、および映像受信表示装置、並びに電子放出素子の製造方法

Publications (2)

Publication Number Publication Date
KR20060048587A true KR20060048587A (ko) 2006-05-18
KR100700461B1 KR100700461B1 (ko) 2007-03-29

Family

ID=35504925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056103A KR100700461B1 (ko) 2004-06-29 2005-06-28 전자방출소자, 전자원, 화상표시장치 및 영상수신 표시장치

Country Status (4)

Country Link
US (1) US20050285497A1 (ko)
JP (1) JP3848341B2 (ko)
KR (1) KR100700461B1 (ko)
CN (1) CN100452274C (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192490B (zh) * 2006-11-24 2010-09-29 清华大学 表面传导电子发射元件以及应用表面传导电子发射元件的电子源
JP2009277460A (ja) * 2008-05-14 2009-11-26 Canon Inc 電子放出素子及び画像表示装置
JP2010009965A (ja) * 2008-06-27 2010-01-14 Canon Inc 電子放出素子とその製造方法、電子源及び画像表示装置
US9425393B2 (en) 2008-12-19 2016-08-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching thin film devices
US10224481B2 (en) * 2014-10-07 2019-03-05 The Trustees Of The University Of Pennsylvania Mechanical forming of resistive memory devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335641A (ja) * 1994-06-03 1995-12-22 Sony Corp シリコン酸化膜の形成方法及び半導体装置の酸化膜
US6246168B1 (en) * 1994-08-29 2001-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
JP2900837B2 (ja) * 1995-05-31 1999-06-02 日本電気株式会社 電界放射型冷陰極装置及びその製造方法
JPH1055753A (ja) * 1996-08-08 1998-02-24 Canon Inc 電子放出素子の製造方法及び電子放出素子並びにそれを用いた電子源及び画像形成装置
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
JP2000021300A (ja) * 1998-07-06 2000-01-21 Canon Inc 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3320387B2 (ja) * 1998-09-07 2002-09-03 キヤノン株式会社 電子源の製造装置及び製造方法
JP3154106B2 (ja) * 1998-12-08 2001-04-09 キヤノン株式会社 電子放出素子、該電子放出素子を用いた電子源並びに該電子源を用いた画像形成装置
JP3131782B2 (ja) * 1998-12-08 2001-02-05 キヤノン株式会社 電子放出素子、電子源並びに画像形成装置
JP2000311597A (ja) * 1999-02-23 2000-11-07 Canon Inc 電子放出素子の製造方法及び装置、駆動方法並びに調整方法
JP3323850B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
JP3323849B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
JP2002190535A (ja) * 2000-12-21 2002-07-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002208343A (ja) * 2001-01-12 2002-07-26 Canon Inc 電子放出素子、電子放出素子用ガラス基板、電子源、および画像形成装置
JP3728281B2 (ja) * 2001-08-28 2005-12-21 キヤノン株式会社 電子源基板及び画像形成装置
JP3884351B2 (ja) * 2002-08-26 2007-02-21 株式会社 日立ディスプレイズ 画像表示装置およびその製造方法
US20050224722A1 (en) * 2004-03-30 2005-10-13 Applied Materials, Inc. Method and apparatus for reducing charge density on a dielectric coated substrate after exposure to large area electron beam

Also Published As

Publication number Publication date
JP2006012723A (ja) 2006-01-12
CN1725415A (zh) 2006-01-25
KR100700461B1 (ko) 2007-03-29
CN100452274C (zh) 2009-01-14
JP3848341B2 (ja) 2006-11-22
US20050285497A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
KR100491703B1 (ko) 전자방출소자, 전자원, 화상형성장치, 그리고,전자방출소자 및 전자방출장치의 제조방법
KR100860894B1 (ko) 전자방출소자, 그것을 이용한 전자원, 화상표시장치 및 정보표시장치, 및 이들의 제조방법
CN100530486C (zh) 电子发射元件、电子源及图像显示装置的制造方法
KR100702037B1 (ko) 전자방출소자 및 그 제조방법
US20050236965A1 (en) Electron-emitting device, electron source, image display apparatus, and their manufacturing method
KR100700461B1 (ko) 전자방출소자, 전자원, 화상표시장치 및 영상수신 표시장치
JP2007214032A (ja) 電子放出素子、電子源及び画像表示装置の製造方法
JP3944155B2 (ja) 電子放出素子、電子源及び画像表示装置の製造方法
KR101055304B1 (ko) 전자방출소자 및 화상표시장치
JP3703448B2 (ja) 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法
KR20040060823A (ko) 화상형성장치
JP3397569B2 (ja) 表面伝導型電子放出素子およびその製造方法、ならびに同電子放出素子を備えた電子源、画像形成装置
JP2000182513A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3919792B2 (ja) 電子放出素子、電子源、画像表示装置、及び、それらの製造方法
US8125134B2 (en) Electron-emitting device, method of manufacturing the same, electron source, and image display apparatus
EP1032012B1 (en) Electron-emitting device, electron source, and manufacture method for image-forming apparatus
JP2002313223A (ja) インクジェット装置並びにそれを用いた電子放出素子、電子源及び画像形成装置の製造方法
JP3428806B2 (ja) 電子放出素子、電子源基板、および画像形成装置の製造方法
JP3943864B2 (ja) 電子源基板及びその製造方法並びに電子源基板を用いた画像形成装置
JP2000231876A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH1012136A (ja) 電子放出素子の製造方法、電子放出素子、該素子を用いた電子源、表示パネルおよび画像形成装置
JP2002251954A (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP2004207131A (ja) 画像形成装置の製造方法
JP2000243231A (ja) 電子源基板およびそれを用いた画像形成装置
JP2000251637A (ja) 電子放出素子及びそれを用いた画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee