KR20060044544A - 반도체 장치, 자기 센서 및 자기 센서 유닛 - Google Patents

반도체 장치, 자기 센서 및 자기 센서 유닛 Download PDF

Info

Publication number
KR20060044544A
KR20060044544A KR1020050023596A KR20050023596A KR20060044544A KR 20060044544 A KR20060044544 A KR 20060044544A KR 1020050023596 A KR1020050023596 A KR 1020050023596A KR 20050023596 A KR20050023596 A KR 20050023596A KR 20060044544 A KR20060044544 A KR 20060044544A
Authority
KR
South Korea
Prior art keywords
electrode
magnetic sensor
magnetic
semiconductor chip
chip
Prior art date
Application number
KR1020050023596A
Other languages
English (en)
Other versions
KR100780496B1 (ko
Inventor
히로시 나이또
히데끼 사또
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004087139A external-priority patent/JP4547956B2/ja
Priority claimed from JP2004087140A external-priority patent/JP2005274302A/ja
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20060044544A publication Critical patent/KR20060044544A/ko
Application granted granted Critical
Publication of KR100780496B1 publication Critical patent/KR100780496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

반도체 칩과, 패드 전극과, 전극부와, 배선부를 포함하는 반도체 장치가 제공된다. 전기적인 절연 재료로 절연부가 형성되어, 적어도 상기 전극부를 상기 반도체 칩의 표면측에 노출시킨 상태에서, 상기 반도체 칩의 표면을 피복함과 함께 상기 센서 소자, 배선부 및 전극부를 밀봉한다. 전극부는, 상기 센서 소자와 상기 반도체 칩의 두께 방향으로 중첩되지 않는 위치에 배치된다.
반도체 칩, 패드 전극, 전극부, 배선부, 절연부

Description

반도체 장치, 자기 센서 및 자기 센서 유닛{SEMICONDUCTOR DEVICE, MAGNETIC SENSOR, AND MAGNETIC SENSOR UNIT}
도 1은 본 발명의 일 실시 형태의 반도체 장치를 나타내는 개략 평면도이다.
도 2는 도 1의 반도체 장치의 A-A 화살 표시 단면도이다.
도 3은 도 1의 반도체 장치의 B-B 화살 표시 단면도이다.
도 4는 도 1의 반도체 장치의 제조 방법을 나타내는 모식도이다.
도 5는본 발명의 다른 실시 형태의 반도체 장치를 나타내는 개략 평면도이다.
도 6은 도 5의 반도체 장치의 C-C 화살 표시 단면도이다.
도 7은 본 발명의 다른 실시 형태의 반도체 장치를 나타내는 개략 평면도이다.
도 8은 본 발명의 다른 실시 형태의 반도체 장치를 나타내는 개략 평면도이다.
도 9는 본 발명의 다른 실시 형태의 반도체 장치의 땜납볼을 나타내고 있고, (a)는, 박막 자기 소자로부터 이격한 위치에 배치되는 땜납볼의 단면도이고, (b)는, 박막 자기 소자와 중첩되는 위치에 배치되는 땜납볼의 단면도이다.
도 10은 본 발명의 다른 실시 형태의 반도체 장치를 나타내는 개략 평면도이 다.
도 11은 본 발명의 다른 실시 형태의 반도체 장치의 전극부를 나타내는 확대 단면도이다.
도 12는 종래의 반도체 장치의 일례를 나타내는 개략 평면도이다.
도 13은 본 발명의 제2 태양인 자기 센서 유닛을 나타내는 개략 평면도이다.
도 14는 도 13의 자기 센서 유닛의 개략 측면도이다.
도 15은 본 발명의 다른 실시 형태의 자기 센서 유닛을 나타내는 개략 평면도이다.
도 16는 도 15의 자기 센서 유닛의 개략 측면도이다.
도 17은 도 15의 자기 센서 유닛에 있어서, 전극부의 위치와 경사 각도 θ와의 관계를 나타내는 그래프이다.
도 18은 본 발명의 다른 실시 형태의 자기 센서 유닛을 나타내는 개략 평면도이다.
도 19은 본 발명의 다른 실시 형태의 자기 센서 유닛을 나타내는 개략 평면도이다.
도 20은 본 발명의 다른 실시 형태의 자기 센서 유닛을 나타내는 개략 측면도이다.
도 21은 본 발명의 다른 실시 형태의 자기 센서 유닛을 나타내는 개략 측면도이다.
도 22은 본 발명의 다른 실시 형태의 자기 센서를 나타내고 있고, (a)는 개 략 측면도, (b)는 회로 기판에 탑재한 상태를 나타내는 개략 측면도이다.
도 23은 본 발명의 제2 실시 형태의 자기 센서 유닛을 나타내는 개략 평면도이다.
도 24는 도 23의 자기 센서 유닛의 개략 측면도이다.
도 25는 본 발명의 다른 실시 형태의 자기 센서 유닛을 나타내는 개략 측면도이다.
도 26은 본 발명의 다른 실시 형태의 자기 센서를 나타내고 있고, (a)는 개략 측면도, (b)는 회로 기판에 탑재한 상태를 나타내는 개략 측면도이다.
도 27은 본 발명의 다른 실시 형태의 자기 센서 유닛을 나타내는 개략 측면도이다.
도 28은 본 발명의 다른 실시 형태의 자기 센서 유닛을 나타내는 개략 측면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1,51,61,81 : 반도체 장치,
3 : 반도체 칩,
5 : 박막 자기 소자(센서 소자),
7 : 전극부,
9 : 배선부,
11 : 절연부,
15 : 패드 전극,
31 : 반도체 볼(돌기부),
45 : 센서 소자,
47 : 코어,
49 : 외피부,
53. 55 : 돌기부,
L1∼L3 : 제1 격자선,
L4∼L6 : 제2 격자선,
P1∼P4 : 제1 교점(가상의 배치 위치),
P5, P6 : 제2 교점(가상의 배치 위치),
P7, P8 : 제3 교점(가상의 배치 위치),
P9·. . 제4 교점(가상의 배치 위치),
본 발명은 칩 사이즈 패키지(Chip Size Package) 등의 표면 실장형의 반도체 장치에 관한 것이다.
본 발명은 또한 자계의 방위를 측정하는 자기 센서 및 자기 센서 유닛에 관한 것이다.
최근, LSI 등의 반도체 장치에는, 칩 사이즈 패키지(이하, CSP라고 함.) 등과 같게 반도체 칩과 거의 동등한 치수로 형성 할 수 있는 표면 실장형의 것이 있 고, 전자 기기의 소형 경량화를 실현하는 실장 기술로서 주목받고 있다(예를 들면, 일본 특허공보 9-107048호 참조.).
종래의 표면 실장형의 반도체 장치에서는, 실장 기판에 전기 접속하는 복수의 범프 전극이, 반도체 칩의 표면측에서 서로 균등한 폭을 갖는 상태에서 배치되고 있다.
즉, 도 12에 도시한 바와 같이 반도체 칩의 표면을 대략 균등하게 분할하도록, 반도체 칩의 표면을 따라 한방향(X 방향)으로 연장되는 가상의 격자선 L21을 복수 설정한다.
또한, 전술과 같이, 반도체 칩의 표면을 대략 균등하게 분할하도록, 상기 X 방향으로 직교하여 상기 표면에 따르는 방향(Y 방향)으로 연장되는 가상의 격자선 L22도 복수 설정한다. 그리고, 복수의 범프 전극(97)은, 이들 격자선 L21, L22의 교점에 1개씩 배치된다. 또한, 각 범프 전극(97)은, 반도체 칩의 표면에 배치된 배선층에 의해서 반도체 칩의 표면의 패드 전극(95)과 전기적으로 접속되어 있다.
그런데, 전자 기기의 소형 경량화를 위해서는, 반도체 장치와 기능 소자를 일체화하는 것도 행해진다. 이러한 반도체 장치에는, 예를 들면, 반도체 칩의 표면에 집적 회로와 함께 혹은 그 표면측에, 자기 소자, 홀 소자, 피에조 소자 등, 전기적인 기능을 갖는 센서 소자를 설치한 것이있다. 이 센서 소자는, 반도체 칩의 표면의 소정 위치에 배치된다. 즉, 예를 들면, 센서 소자가 외부 자계 방위 측정에 사용하는 자기 소자인 경우에는, 반도체 장치를 실장 기판에 탑재할 때에, 미리 각 자기 소자가 검지하는 자기 방향을 확인할 필요가 있기 때문에, 또한, 각 자기 소 자가 상호의 영향을 받지 않도록 상호 이격하여 배치할 필요도 있기 때문에, 반도체 칩의 표면의 주연 부분 등 미리 결정된 위치에 배치된다.
그러나, 상기 종래의 반도체 장치에서는, 반도체 칩 자체의 크기도 해마다 소형화하는 경향에 있기 때문에, 배선부나 범프 전극(97)이 센서 소자(99)와 반도체 칩의 두께 방향으로 중첩되는 위치에 배치되는 것으로 된다. 이 구성인 경우에는, 반도체 장치를 실장 기판에 탑재할 때에, 범프 전극(97)의 응력이 센서 소자(99)에 도달한다. 또한, 이 구성인 경우에는, 반도체 장치를 탑재하는 실장 기판의 영역에 휘어짐이 있으면, 반도체 장치를 실장 기판에 탑재한 상태에서, 실장 기판의 휘어짐에 기초하는 응력이 범프 전극(97)이나 포스트, 배선층을 개재하여 센서 소자(99)에 도달한다. 또한,이 경우에는, 반도체 장치를 탑재하거나 반도체 장치를 작동시킬 때에, 반도체 장치가 가열되는 적이 있어, 이 때는 배선층의 열 변형에 기초하는 응력이 발생하기 때문에, 배선층의 응력이 센서 소자(99)에 도달한다.
즉, 반도체 장치를 실장 기판에 탑재하거나, 반도체 장치를 작동시키는 경우에는, 범프 전극(97)이나 배선층의 응력이 센서 소자(99)에 도달하기 때문에, 센서 소자(99)의 특성이 변동·열화한다는 문제도 있다.
또한, 센서 소자(99)가 자기 소자나 홀 소자와 같이 자계에 영향받는 것인 경우에는, 범프 전극(97)이나 포스트, 배선층과 센서 소자(99)가 서로 중첩되는 위치에 배치되어 있으면, 범프 전극(97),포스트 및 배선층을 흐르는 전류에 의해서 발생하는 전류 자계에 기초하여 센서 소자(99)의 특성이 변동한다는 문제도 있다.
종래, 외부 자계의 3차원적인 방위 측정을 위해 자기를 검출하는 자기 센서 가 제공되어 있다. 이 종류의 자기 센서로서는, 감자면(magnetosensing surface) 유지용 플레이트의 표면에 감자부(자기 센서 칩)을 접착시켜, 이들 감자면 유지용 플레이트 및 감자부를 몰드에 의해 밀봉한 것이 있다(예를 들면, 일본 특허공보 2002-156204호 참조. ).
여기서, 감자부는, 감자면 유지용 플레이트의 표면에 따르는 방향의 자기 성분을 검출하도록 구성되어 있다. 또한, 감자면 유지용 플레이트 및 감자부는, 회로 기판 등의 소자 지지부의 표면에 접촉시키는 수평 다리부에 대하여 경사시킨 상태에서 몰드에 의해 피복되고 있다. 즉, 이 자기 센서를 소자 지지부에 탑재한 상태에서는, 플레이트 및 감자부가 소자 지지부의 표면에 대하여 경사하게 된다. 그리고, 소자 지지부의 표면에 대한 2개의 감자부의 경사 방향이 다르게, 소자 지지부에 2개의 상기 자기 센서를 설치함으로써, 외부 자계의 3차원적인 방위를 측정하도록 되어 있다.
그런데, 상기한 바와 같은 구성의 자기 센서에 있어서는, 감자부가 은 페이스트(silver paste)를 사용하여 감자면 유지용 플레이트의 표면에 접착된다. 이 접착시에는, 은 페이스트를 용융할 필요가 있기 때문에, 감자부 및 감자면 유지용 플레이트가 고온으로 가열 되는 것으로 된다.
그러나, 상기 종래의 자기 센서에 있어서는, 감자 유지용 플레이트 및 감자부가 가열되기 때문에, 감자 유지용 플레이트 및 감자부가 상호 열팽창 계수가 다른 재질로 구성되는 경우에는, 이 열팽창 계수의 차이에 기초하여 감자부에 휘어짐이 발생한다. 그리고, 감자부에 휘어짐이 발생하면, 감자부의 특성이 열화하여 외 부 자계의 3차원적인 방위를 정확하게 측정할 수 없다고 하는 문제가 있다.
본 발명은, 전술한 사정에 감안하여 이루어진 것이고, 반도체 칩의 표면에 설치된 센서 소자의 특성의 변동·열화를 억제할 수 있는 반도체 장치를 제공하는 것을 목적으로 하고 있다.
본 발명은, 전술한 사정에 감안하여 이루어진 것이고, 자기 센서 칩의 특성의 열화를 방지하여, 자계의 3차원적인 방위를 정확하게 측정할 수 있는 자기 센서 및 자기 센서 유닛을 제공하는 것을 목적으로 하고 있다.
상기 과제를 해결하기 위해, 본 발명은 이하의 수단을 제안하고 있다.
제1 실시 형태의 본 발명은, 표면에 집적 회로 및 이것에 전기 접속된 센서 소자가 형성된 반도체 칩과, 상기 반도체 칩의 표면측에 형성되어, 적어도 상기 집적 회로에 전기 접속된 패드 전극과, 상기 반도체 칩의 표면측에 위치하고, 상기 반도체 칩을 외부 회로에 전기 접속하는 전극부와, 상기 패드 전극 및 상기 전극부를 서로 전기 접속하는 배선부와, 전기적인 절연 재료로 형성되어, 적어도 상기 전극부를 상기 반도체 칩의 표면측에 노출시킨 상태에서, 상기 반도체 칩의 표면을 피복함과 함께 상기 센서 소자, 배선부 및 전극부를 밀봉하는 절연부를 구비하고, 상기 전극부가, 상기 센서 소자와 상기 반도체 칩의 두께 방향으로 중첩되지 않는 위치에 배치되고 있는 것을 특징으로 하는 반도체 장치를 제안하고 있다.
여기서, "센서 소자"는 자기 소자, 홀 소자, 피에조 소자 등의 전기적인 기 능을 갖는 소자를 나타내고 있다.
본 발명에 따른 반도체 장치에 의하면, 외부 회로로서의 실장 기판에 반도체 장치를 탑재할 때에는, 반도체 칩의 표면측을 실장 기판의 탑재면에 향한 상태에서, 반도체 장치를 실장 기판의 탑재면에 압박한다. 여기서, 센서 소자 및 전극부는, 서로 중첩되지 않는 위치에 배치되어 있기 때문에, 전술의 압박에 의한 전극부의 응력이 센서 소자에 도달하는 것을 저감할 수 있다.
또한, 반도체 장치를 탑재하는 실장 기판의 탑재면에 휘어짐이 있는 경우라도, 실장 기판의 휘어짐에 기초하는 응력이 전극부에서 센서 소자에 도달하는 것을 저감할 수 있다.
또한, 반도체 장치를 작동시킨 때는, 전극부에 흐르는 전류에 의해서 전류 자계가 발생하지만, 센서 소자와 전극부를 이격시켜 배치되기 때문에, 센서 소자가 자기 소자나 홀 소자와 같이 자계에 영향받는 것인 경우라도, 센서 소자에 대한 전극부의 전류 자계의 영향을 작게 할 수 있다.
제2 실시 형태의 발명은, 상기 배선부가, 상기 센서 소자와 상기 반도체 칩의 두께 방향으로 중첩되지 않는 위치에 배치되고 있는 것을 특징으로 하는 반도체 장치를 제안하고 있다.
본 발명에 따른 반도체 장치에 따르면, 반도체 장치를 탑재하는 실장 기판의 탑재면에 휘어짐이 어떤 경우에, 반도체 장치(1)를 탑재면에 탑재한 상태에서 실장 기판의 휘어짐에 기초하는 응력이 전극부에서 배선부에 도달해도, 센서 소자까지 도달하는 것을 저감할 수 있다.
또한, 반도체 장치를 실장 기판에 탑재하거나, 반도체 장치를 작동시키는 때는, 반도체 장치가 가열되어 배선부의 열 변형이 발생하지만, 이 열 변형에 기초하여 배선부에 응력이 발생해도, 이 배선부의 응력이 센서 소자에 도달하는 것을 저감할 수 있다.
또한, 반도체 장치를 작동시킨 때는, 배선부를 흐르는 전류에 의해서 전류 자계가 발생하지만, 센서 소자와 배선부와가 중첩되지 않도록 배치되기 때문에, 센서 소자가 자기 소자나 홀 소자와같이 자계에 영향받는 것이는 경우라도, 센서 소자에 대한 배선부의 전류 자계의 영향을 작게 할 수 있다.
제3 실시 형태의 발명은, 상기 전극부가 복수 설치되고, 상기 반도체 칩의 표면을 대략 균등하게 분할하도록, 상기 표면을 따라 한 방향으로 연장되는 복수의 제1 격자선을 등간격으로 배열될 수 있게 상정함과 함께, 상기 표면을 따라 상기 제1의 격자선에 직교하는 복수의 제2 격자선을 등간격으로 배열될 수 있게 상정하여, 이들 제1 격자선과 제2 격자선과의 각 교점을 상기 전극부의 가상의 배치 위치로 한 반도체 장치이고, 상기 전극부 중, 상기 센서 소자와 상기 두께 방향으로 중첩되지 않는 하나의 전극부는, 상기 가상의 배치 위치에 배치되고, 상기 전극부 중, 다른 전극부는, 상기 가상의 배치위치로부터 제1 격자선 혹은 제2 격자선을 따라 상기 센서 소자로부터 이격하는 방향으로 이동한 위치에 배치됨과 함께, 상기 제1의 격자선 혹은 제2 격자선상에 있어, 서로 인접하는 격자선 사이에 배치되는 전극부의 수를 1 이하로 하는 것을 특징으로 하는 반도체 장치를 제안하고 있다.
본 발명에 따른 반도체 장치에 따르면, 가상의 배치위치로부터 변이되어 배 치한 다른 전극부와 가상의 배치 위치와의 거리가, 제1, 제2 격자선을 따라 서로 인접하는 가상의 배치 위치간의 거리(인접하는 격자선간의 거리) 보다도 짧게 되어, 인접하는 격자선간에 배치되는 전극부의 수를 1 이하로 함으로써, 상호 인접하는 전극부간의 거리를 상기 배치 위치간의 거리 이상으로 유지할 수 있다.
제4 실시 형태의 본 발명은, 상기 센서 소자 및 상기 전극부를 복수 구비하고, 각 센서 소자와 이 센서 소자의 주위에 배치되는 상기 전극부와의 위치 관계, 및 각 센서 소자의 주위에 배치되는 상기 전극부의 수가, 모든 상기 센서 소자에 관하여 동일한 것을 특징으로 하는 반도체 장치를 제안하고 있다.
본 발명에 따른 반도체 장치에 따르면, 실장 기판에 탑재할 때에 전극부에 응력이 걸리더라도, 모든 센서 소자가 각각 동일한 크기의 응력을 주위의 전극부에서 받는 것으로 되기 때문에, 모든 센서 소자의 특성은, 서로 같이 변동하게 된다.
제5 실시 형태의 발명은, 상기 센서 소자에 인접하는 위치에 배치된 하나의 전극부가, 해당 하나의 전극부보다도 상기 센서 소자로부터 이격하여 배치된 다른 전극부와 비교하여 작게 형성되어 있는 것을 특징으로 하는 반도체 장치를 제안하고 있다.
본 발명에 따른 반도체 장치에 따르면, 센서 소자에 인접하는 하나의 전극부를 다른 전극부보다도 작게 형성하는 것에 의해, 전극부의 배치를 변경하지 않고, 용이하게 전극부를 센서 소자와 중첩되지 않는 위치에 배치할 수 있다.
제6 실시 형태의 발명은, 표면에 집적 회로 및 이것에 전기 접속된 센서 소자가 형성된 반도체 칩과, 상기 반도체 칩의 표면측에 형성되어, 적어도 상기 집적 회로에 전기 접속된 패드 전극과, 상기 반도체 칩의 표면측에 위치하여, 상기 반도체 칩을 외부 회로에 전기 접속하는 복수의 전극부와, 상기 패드 전극 및 상기 전극부를 서로 전기 접속하는 배선부와, 전기적인 절연 재료로 형성되어, 적어도 상기 전극부를 상기 반도체 칩의 표면측에 노출시킨 상태에서, 상기 반도체 칩의 표면을 피복함과 함께 상기 센서 소자, 배선부 및 전극부를 밀봉하는 절연부를 구비하고, 상기 전극부가, 상기 절연부에서 상기 반도체 칩의 두께 방향으로 돌출하는 돌기부를 구비하고, 상기 센서 소자에 인접하여 배치된 하나의 돌기부가, 상기 센서 소자로부터 이격하여 배치된 다른 돌기부와 비교하여, 상기 절연부에서의 돌출 길이가 작은 것을 특징으로 하는 반도체 장치를 제안하고 있다.
본 발명에 따른 반도체 장치에 따르면, 반도체 장치를 실장 기판의 탑재면에 부착하는 때는, 하나의 돌기부보다도 먼저 다른 돌기부가 실장 기판의 탑재면에 접촉한다. 이 때문에, 하나의 돌기부를 갖는 전극부가, 센서 소자와 반도체 칩의 두께 방향으로 중첩되는 위치에 배치되고 있더라도, 반도체 장치를 실장 기판에 부착할 때에 하나의 돌기부를 갖는 전극부의 응력을 완화할 수가 있어, 하나의 돌기부를 갖는 전극부의 응력이 센서 소자에 도달하는 것을 저감할 수 있다.
제 7 실시 형태의 발명은, 표면에 집적 회로 및 이것에 전기 접속된 센서 소자가 형성된 반도체 칩과, 상기 반도체 칩의 표면측에 형성되어, 적어도 상기 집적 회로에 전기 접속된 패드 전극과, 상기 반도체 칩의 표면측에 위치하여, 상기 반도체 칩을 외부 회로에 전기 접속하는 복수의 전극부와, 상기 패드 전극 및 상기 전극부를 서로 전기 접속하는 배선부와, 전기적인 절연 재료로 형성되어, 적어도 상 기 전극부를 상기 반도체 칩의 표면측에 노출시킨 상태에서, 상기 반도체 칩의 표면을 피복함과 함께 상기 센서 소자, 배선부 및 전극부를 밀봉하는 절연부를 구비하고, 상기 전극부가, 상기 절연부에서 상기 반도체 칩의 두께 방향으로 돌출하는 돌기부를 구비하고, 상기 센서 소자에 인접하여 배치된 하나의 돌기부가, 상기 센서 소자로부터 이격하여 배치된 다른 돌기부보다도 융점이 낮은 도전성 재료로 형성되어 있는 것을 특징으로 하는 반도체 장치를 제안하고 있다.
본 발명에 따른 반도체 장치에 따르면, 돌기부를 가열하면서 실장 기판의 탑재면에 반도체 장치를 부착하는 때는, 다른 돌기부보다도 먼저 하나의 돌기부가 용융하기 때문에, 하나의 돌기부를 갖는 전극부보다도 다른 돌기부를 갖는 전극부에 응력이 집중한다. 따라서, 하나의 돌기부를 갖는 전극부가, 센서 소자와 반도체 칩의 두께 방향으로 중첩되는 위치에 배치되고 있더라도, 하나의 돌기부를 갖는 전극부의 응력을 완화할 수가 있어,이 전극부의 응력이 센서 소자에 도달하는 것을 저감할 수 있다.
제8 실시 형태의 발명은, 표면에 집적 회로 및 이것에 전기 접속된 센서 소자가 형성된 반도체 칩과, 상기 반도체 칩의 표면측에 형성되어, 적어도 상기 집적 회로에 전기 접속된패드 전극과, 상기 반도체 칩의 표면측에 위치하여, 상기 반도체 칩을 외부 회로에 전기 접속하는 복수의 전극부와, 상기 패드 전극 및 상기 전극부를 서로 전기 접속하는 배선부와, 전기적인 절연 재료로 형성되어, 적어도 상기 전극부를 상기 반도체 칩의 표면측에 노출시킨 상태에서, 상기 반도체 칩의 표면을 피복함과 함께 상기 센서 소자, 배선부 및 전극부를 밀봉하는 절연부를 구비 하고, 상기 전극부가, 상기 절연부에서 상기 반도체 칩의 두께 방향으로 돌출하는 돌기부를 구비하고, 상기 돌기부가, 도전성 재료로 형성된 대략 구 형상의 코어와, 상기 도전성 재료보다도 융점이 낮은 도전성 재료로 형성된 코어의 주위를 피복하는 외피부를 구비하고, 상기 센서 소자에 인접하여 배치된 하나의 돌기부의 코어가, 상기 센서 소자로부터 이격하여 배치된 다른 돌기부의 코어보다도 작게 형성되고, 또한, 상기 하나의 돌기부 및 상기 다른 돌기부의 외피부의 직경이 대략 동등한 것을 특징으로 하는 반도체 장치를 제안하고 있다.
본 발명에 따른 반도체 장치에 따르면, 코어를 형성하는 도전성 재료의 융점보다도 낮은 온도, 또한 외피부를 형성하는 도전성 재료의 융점보다도 높은 온도로 돌기부를 가열하여 실장 기판에 반도체 장치를 탑재할 때에는, 돌기부의 외피부만이 용융하기 때문에, 직경이 큰 다른 돌기부의 코어가 실장 기판의 탑재면에 접촉하여, 직경이 작은 하나의 돌기부의 코어는 상기 탑재면에 접촉하지 않는다. 그리고,이 때는, 다른 돌기부에 응력이 집중하기 때문에, 하나의 돌기부를 갖는 전극부가, 센서 소자와 반도체 칩의 두께 방향으로 중첩되는 위치에 배치되고 있더라도, 하나의 돌기부를 갖는 전극부의 응력을 완화할 수가 있어, 이 전극부의 응력이 센서 소자에 도달하는 것을 저감할 수 있다.
제1 및 제2 실시 형태의 발명에 따르면, 반도체 장치를 실장 기판에 탑재하거나, 반도체 장치를 작동시키는 등해도, 전극부나 배선부의 응력이 센서 소자에 도달하는 것을 저감할 수 있기 때문에, 또한, 센서 소자에 대한 전극부나 배선부의 전류 자계의 영향도 작게 할 수도 있기 때문에, 센서 소자의 특성이 변동·열화하 는 것을 억제할 수 있다.
또한, 제3 실시 형태의 발명에 따르면, 전극부간의 거리를 제1, 제2 격자선에 따르는 가상의 배치 위치간의 거리 이상으로 유지할 수 있기 때문에, 전극부를 가상의 배치 위치로부터 변이되더라도, 이들 전극부 사이에 있어서 회로가 단락하는 것도 확실하게 방지할 수 있다.
또한, 제4 실시 형태의 발명에 따르면, 실장 기판에 탑재할 때에 전극부에 응력이 걸리더라도, 동일한 응력에 의한 변동은, 각 센서 소자가 브릿지를 조합하는 것에 의해 서로 상쇄될 수 있기 때문에, 센서 소자의 감도가 응력에 상관없이 안정된다.
또한, 제5 실시 형태의 발명에 따르면, 센서 소자에 인접하는 하나의 전극부를 다른 전극부보다도 작게 형성하는 것에 의해, 전극부의 배치를 변경하지 않고, 용이하게 전극부를 센서 소자와 중첩되지 않는 위치에 배치할 수 있다.
또한, 제6 내지 제8 실시 형태의 발명에 따르면, 하나의 돌기부를 갖는 전극부가, 반도체 칩의 두께 방향으로 중첩되는 위치에 배치되고 있더라도, 반도체 장치를 실장 기판의 탑재면에 부착할 때에, 하나의 돌기부를 구비하는 전극부의 응력이 센서 소자에 도달하는 것을 저감하고, 센서 소자의 특성이 변동·열화하는 것을 억제할 수 있다.
제9 실시 형태의 발명은, 대략 판 형상으로 형성되어, 자계 중 적어도 1 방향의 자기 성분에 대하여 감응하는 자기 센서 칩과, 상기 자기 센서 칩의 표면으로부터 돌출하여, 상기 자기 센서 칩을 대략 판형의 회로 기판에 전기 접속하는 복수 의 전극부를 구비하고, 이들 전극부가, 상기 자기 센서 칩의 표면에 일렬로 배열되는 것을 특징으로 하는 자기 센서를 제안하고 있다.
본 발명에 따른 자기 센서를 회로 기판에 탑재할 때에는, 복수의 전극부를 회로 기판의 표면에 접촉시켜, 자기 센서 칩과 회로 기판을 전기적으로 접속시킨다. 이 때는, 복수의 전극부가 일렬로 배열되어 자기 센서 칩의 표면으로부터 돌출하여 있기 때문에, 자기 센서 칩의 단부도 회로 기판의 표면에 접촉하게 된다. 이 상태에서는, 자기 센서 칩이 회로 기판의 표면에 대하여 경사하기 때문에, 자기 센서 칩의 자기의 감응 방향을 회로 기판의 표면에 대하여 경사시켜, 자기 센서 칩에 의해 회로 기판의 표면과 교차하는 방향의 자기 성분을 검출할 수 있다.
또한, 이 자기 센서는, 적어도 전극부를 회로 기판의 표면에 고정하기에 충분하기 때문에, 자기 센서 칩 전체가 가열되는 일 없이, 자기 센서 칩을 경사시킨 상태에서 자기 센서를 회로 기판에 부착할 수 있다.
제10 실시 형태의 발명은, 대략 판 형상으로 형성되어, 자계 중 적어도 1 방향의 자기 성분에 대하여 감응하는 자기 센서 칩과, 상기 자기 센서 칩의 표면으로부터 돌출하여, 상기 자기 센서 칩을 대략 판형의 회로 기판에 전기 접속하는 복수의 전극부를 구비하고, 이들 전극부가, 상기 자기 센서 칩의 표면에 서로 평행한 복수의 열로 배열되고, 상기 전극부의 돌출 길이가, 상기 복수의 열의 배열 방향으로 점차 짧아지는 것을 특징으로 하는 자기 센서를 제안하고 있다.
본 발명에 따른 자기 센서를 회로 기판에 탑재할 때에는, 복수의 전극부를 회로 기판의 표면에 접촉시켜, 자기 센서 칩과 회로 기판을 전기적으로 접속시킨 다. 이 상태에서는, 전극부의 돌출 길이가 복수의 열의 배열 방향으로 점차 짧아지기 때문에, 자기 센서 칩이 회로 기판의 표면에 대하여 경사하게 된다. 따라서, 자기 센서 칩의 감응 방향을 회로 기판의 표면에 대하여 경사시켜, 회로 기판의 표면과 교차하는 방향의 자기 성분을 검출할 수 있다.
또한, 이 자기 센서는, 전극부를 회로 기판의 표면에 고정하기에 충분하기 때문에, 자기 센서 칩 전체가 가열되는 일 없이, 자기 센서 칩을 경사시킨 상태에서 자기 센서를 회로 기판에 부착할 수 있다.
더욱이, 자기 센서 칩의 표면에 설치하는 전극부의 수가 미리 정해지고 있는 경우에는, 복수의 열로 나눠 전극부를 배열하는 것에 의해, 각 열에 배치하는 전극부의 수를 줄일 수 있기 때문에, 자기 센서 칩을 작게 형성할 수 있다.
제11 실시 형태의 발명은, 제9 또는 제10 실시 형태의 2개의 자기 센서와, 표면에 상기 전극부를 접촉시켜 상기 자기 센서를 탑재하는 회로 기판을 구비하고, 적어도 한쪽의 자기 센서의 자기 센서 칩이, 자계의 2 방향의 자기 성분에 대하여 감응하고, 다른 쪽의 자기 센서 칩의 감응 방향이, 상기 한쪽의 자기 센서 칩의 2개의 감응 방향을 포함하는 평면에 대하여 교차하도록, 각 자기 센서를 상기 회로 기판의 표면에 배치하는 것을 특징으로 하는 자기 센서 유닛을 제안하고 있다.
제12 실시 형태의 발명은, 제9 또는 제10 실시 형태의 2개의 자기 센서와, 상기 자기 센서를 탑재하는 회로 기판을 구비하고, 적어도 한쪽의 자기 센서의 자기 센서 칩이, 자계의 2 방향의 자기 성분에 대하여 감응하여, 다른 쪽의 자기 센서 칩의 감응 방향이, 상기 한쪽의 자기 센서 칩의 2개의 감응 방향을 포함하는 평 면에 대하여 교차하도록, 2개의 상기 자기 센서 중 적어도 일부를 상기 회로 기판의 표면에 중첩시켜 배치하는 것을 특징으로 하는 자기 센서 유닛을 제안하고 있다.
이들의 발명에 따른 자기 센서 유닛에 따르면, 2개의 자기 센서를 미리 준비하여, 각 자기 센서 칩의 감응 방향이 서로 교차하도록 자기 센서 유닛을 구성한다. 즉, 한쪽의 자기 센서 칩은, 감응하는 2 방향을 포함하는 평면 내의 모든 방향의 자기 성분을 검출할 수 있고, 다른 쪽의 자기 센서 칩은, 이 평면과 교차하는 방향의 자기 성분을 검출할 수 있다. 이 때문에, 이들 2개의 자기 센서 칩에 의해 3차원 공간 내의 3개의 자기 성분을 검출하게 되어, 자계의 방위를 3차원 공간 내의 벡터로서 측정할 수 있다.
또한, 2개의 자기 센서를 회로 기판의 표면에 중첩시켜 배치하는 경우에는, 회로 기판의 표면에서의 2개의 자기 센서의 탑재 면적을 작게 할 수 있기 때문에, 자기 센서 유닛의 소형화를 도모할 수 있다.
제13 실시 형태의 발명은, 자계의 2 방향의 자기 성분에 대하여 감응하는 제1 자기 센서와, 자계 중 적어도 1 방향의 자기 성분에 대하여 감응하는 제2 자기 센서와, 이들 2개의 자기 센서를 표면에 탑재하는 대략 판형의 회로 기판을 구비하고, 각 자기 센서가, 대략 판 형상으로 형성된 자기 센서 칩과, 해당 자기 센서 칩의 표면으로부터 돌출하여, 상기 회로 기판의 표면에 접촉시켜 상기 회로 기판에 전기 접속하는 복수의 전극부를 구비하고, 상기 제2의 자기 센서의 감응 방향이, 상기 제1의 자기 센서의 2개의 감응 방향을 포함하는 평면에 대하여 교차하도록, 또한, 상기 회로 기판의 이면을 기준으로서, 상기 회로 기판의 두께 방향에 관한 상기 회로 기판 및 상기 전극부의 높이 치수의 총합에 부분적인 변화를 갖게 하도록, 적어도 한쪽의 자기 센서 칩을 상기 회로 기판의 이면에 대하여 경사시키는 것을 특징으로 하는 자기 센서 유닛을 제안하고 있다.
본 발명에 따른 자기 센서 유닛에 따르면, 제1 자기 센서는, 감응하는 2 방향을 포함하는 평면 내의 모든 방향의 자기 성분을 검출하여, 제2 자기 센서는, 이 평면과 교차하는 방향의 자기 성분을 검출할 수 있기 때문에, 이들 2개의 자기 센서에 의해 3차원 공간 내의3개의 자기 성분을 검출하게 되어, 자계의 방위를 3차원 공간 내의 벡터로서 측정할 수 있다.
또한, 이들 2개의 자기 센서는, 전극부를 회로 기판의 표면에 접촉시킴으로써 회로 기판에 고정할 수 있기 때문에, 자기 센서 칩 전체가 가열되는 일 없이, 2개의 자기 센서 칩이 서로 경사하도록 각 자기 센서를 회로 기판에 부착시킬 수 있다.
제14 실시 형태의 발명은, 상기 회로 기판의 표면이 계단 형상으로 형성되어, 적어도 한쪽의 자기 센서의 전극부를 각단의 상면에 배치하는 것을 특징으로 하는 자기 센서 유닛을 제안하고 있다.
본 발명에 따른 자기 센서 유닛에 따르면, 회로 기판의 이면에서 각단의 상면까지의 높이가 서로 다르기 때문에, 자기 센서 칩의 표면에 설치된 복수의 전극부의 돌출 길이를 동일한으로서도, 자기 센서 칩을 회로 기판의 표면에 대하여 용이하게 경사시킬 수 있다.
제9 및 제10 실시 형태의 발명에 따르면, 자기 센서를 회로 기판에 경사하여 부착할 때에, 자기 센서 칩 전체가 가열되지 않기 때문에, 자기 센서 칩의 특성의 변동이나 열화를 방지할 수 있고, 자계의 방위를 정확하게 측정하는 것이 가능하게 된다.
또한, 제10 실시 형태의 발명에 따르면, 전극부를 복수의 열로 나눠 배열하는 것에 의해, 자기 센서 칩을 작게 형성 할 수 있기 때문에, 자기 센서의 소형화를 도모할 수 있다.
또한, 제11 및 제12 실시 형태의 발명에 따르면, 자기 센서 칩의 특성의 변동이나 열화를 방지할 수 있는 자기 센서를 이용하기 때문에, 자계의 3차원적인 방위를 정확하게 측정할 수 있다.
또한, 제12 실시 형태의 발명에 따르면, 회로 기판의 표면에 있어서의 2개의 자기 센서의 탑재 면적을 작게 할 수 있기 때문에, 자기 센서 유닛의 소형화를 도모할 수 있다.
또한, 제13 실시 형태의 발명에 따르면, 2개의 자기 센서 칩이 서로 경사하도록 각 자기 센서를 회로 기판에 부착할 때에, 자기 센서 칩 전체가 가열되지 않기 때문, 자기 센서 칩의 특성의 변동이나 열화를 방지함과 함께, 자계의 3차원적인 방위를 정확하게 측정할 수 있다.
또한, 제14 실시 형태의 발명에 따르면, 회로 기판의 이면에서 각단의 상면까지의 높이가 서로 다르기 때문에, 자기 센서 칩을 회로 기판의 표면에 대하여 용이하게 경사시킬 수 있다.
<실시예>
도 1 내지 도 3은 본 발명에 따른 일 실시 형태를 나타내고 있고, 이 실시 형태의 반도체 장치는, 집적 회로를 형성한 반도체 칩의 주면으로부터 돌출하지 않은 위치에, 실장 기판의 외부 회로에 접속하는 전극을 설치한 웨이퍼 레벨 CSP(이하, WLCSP라고 함)의 일종이다. 도 1, 2에 도시한 바와 같이 이 반도체 장치(1)는, 평면에서 보아 대략 구 형상으로 형성된 판형의 반도체 칩(3)과, 반도체 칩(3)의 주면(표면)(3a)에 설치된 복수의 박막 자기 소자(5)와, 반도체 칩(3)의 주면(3a) 측에 배치되어, 반도체 칩(3)과 외부 회로에 접속하기 위한 전극부(7)와, 반도체 칩(3)의 집적 회로(도시 생략) 및 전극부(7)를 서로 전기적으로 접속하는 배선부(9)와, 전극부(7)를 반도체 칩(3)의 주면(3a) 측에 노출시킨 상태에서 반도체 칩(3)의 표면(3a)를 피복함과 함께 박막 자기 소자(5), 배선부(9) 및 전극부(7)를 밀봉하는 절연부(11)를 구비하고 있다.
박막 자기 소자(5)는, 박막 형상으로 형성되어 있고, 외부 자계의 방향과 크기를 측정하는 것이다. 이 박막 자기 소자(5)는, 반도체 칩(3)의 주면(3a)의 주연부에 4개 배치되고 있다. 각 박막 자기 소자(5)는, 외부 자계의 1 방향(X 축 방향 또는 Y 축 방향)의 자기 성분에 대하여 감응하는 것이고, 그 감응 방향이 반도체 칩(3)의 주면(3a)에 따르도록 배치되고 있다. 이들 박막 자기 소자(5)는, 상호 이격하도록 반도체 칩(3)의 주면(3a)의 각 변에 1개씩 인접하여 배치되고 있다. 그리고,상호 대향하는 한쌍의 박막 자기 소자(5, 5)는, 동일 방향의 자기 성분을 검출하도록 구성되어 있고, 외부 자계의 검출의 신뢰성 향상을 도모하고 있다.
반도체 칩(3)은, 도 1,3에 도시한 바와 같이 표면(13a)에 집적 회로를 형성한 평면에서 보아 사각형의 기판(13)과, 기판(13)의 표면(13a)에 형성된 복수(도시된 예로서는 8개)의 패드 전극(15)과, 패드 전극(15)을 피하여 기판(13)의 표면(13a)에 설치된 제1 패시베이션막(17)을 구비하고 있다. 패드 전극(15)은, 전극부(7)나 박막 자기 소자(5)와 전기적으로 접속하는 것이고, 기판(13)의 표면(13a)의 주연부에 배치되고 있다.
제1 패시베이션막(17)은, 패드 전극(15)을 피하여 기판(13)의 표면(13a)에 이 산화 실리콘(SiO2)으로 이루어지는 박막과 질화 실리콘(SiN)으로 이루어지는 박막을 순차적으로 거듭 형성한 것이고, 높은 내열성 및 전기 절연성을 갖고 있다. 또한,이 제1 패시베이션막(17)의 표면은, 반도체 칩(3)의 주면(3a)를 이루고 있다.
절연부(11)는, 반도체 칩(3)의 주면(3a)에 제2 패시베이션막(19), 보호막(21) 및 수지 몰드부(23)를 순차적으로 중첩한 것이고, 이들 제2 패시베이션막(19), 보호막(21) 및 수지 몰드부(23)는 각각 전기적인 절연 재료로 형성되어 있다.
제2 패시베이션막(19)은, 제1 패시베이션막(17)과 같이, 반도체 칩(3)의 주면(3a)에서 이 산화 실리콘(SiO2)의 박막과 질화 실리콘(SiN)의 박막을 순차적으로 거듭 형성한 것이고, 배선부(9)와 전기적으로 접속하기 위한 패드 전극(15)을 피하여 제1 패시베이션막(17)을 피복하도록 형성되어 있다. 또한, 박막 자기 소자(5)는, 이 제2 패시베이션막(19)에 의해 피복되고 있다.
보호막(21)은, 폴리이미드(PI)로 형성되어 있고, 제2 패시베이션막(19)의 표 면(19a), 및, 패드 전극(15)과 제1, 제2 패시베이션막(17),19에 의해 획정된 오목부(22)의 측벽면을 피복하도록 형성되어 있다.
수지 몰드부(23)는, 보호막(21)의 표면(21a)나 반도체 칩(3)의 주면(3a)를 피복함과 함께, 후술하는 전극부(7)의 포스트 및 배선부(9)를 밀봉하도록 형성되어 있다. 이 수지 몰드부(23)는, 전극부(7)나 배선부(9)보다도 경도가 낮은 수지 재료로 형성되고, 자기 센서 칩(3)과 동일한 평면에서 보아 대략 구 형상으로 형성되어 있다.
배선부(9)는, 패드 전극(15)과 보호막(19)에 의해 획정된 오목부(24)를 매립함과 같이, 절연부(11)의 보호막(21)과 수지 몰드부(23) 사이에서 오목부(24)의 개구부에서 후술하는 전극부(7)의 포스트의 하단까지 연장되고 형성되어 있다. 이 배선부(9)는, 언더 배리어 메탈(25)(이하, UBM(25)이라고 함) 및 배선층(27)을 보호막(21)의 표면(21a)에서 순차적으로 거듭 구성되어 있다. UBM(25)는, 티탄(Ti) 혹은 크롬(Cr)으로 형성되어 있고, 배선층(27)은, 구리(Cu)로 형성되어 있다.
또한, UBM(25)는, 배선층(27)의 두께보다도 충분히 얇게 형성되어 있다. 즉, 예를 들면, UBM(25)의 두께는, 0.18㎛이고, 배선층(27)의 두께는, 0.60㎛로 되어 있다.
이상과 같이 구성되는 배선부(9)는, 박막 자기 소자(5)와 반도체 칩(3)의 두께 방향으로 중첩되지 않는 위치에 형성되어 있다.
각 전극부(7)는, 배선부(9)의 표면(9a)에서 수지 몰드부(23)의 표면(123a)까지 연장되는 대략 원기둥 형상의 포스트(29)와, 포스트(29)의 상단에 부착되고, 수 지 몰드부(23)의 표면(123a)에서 돌출하는 땜납볼(31)로 구성되어 있다. 포스트(29)는, 구리로 형성되어 있고, 게다가 단부면(29a)이 수지 몰드부(23)의 표면(123a)과 같이 대략 동일 평면을 형성하고 있다. 땜납볼(31)은 땜납을 대략 구 형상으로 형성하여 이루어지는 것이다.
복수의 전극부(7)는, 박막 자기 소자(5)와 반도체 칩(3)의 두께 방향으로 중첩되지 않는 소정 위치에 각각 배치되고 있다. 즉, 반도체 칩(3)의 주면(3a)이나 수지 몰드부(23)의 표면(123a)을 대략 균등하게 분할하도록, X 축 방향으로 연장되는 3개의 제1 격자선 L1∼L3을 등간격으로 나란히 설 수 있다고 상정함과 함께, Y 축 방향으로 연장되는 3개의 제2 격자선 L4∼L6을 등간격으로 열거하여 상정한다.
또한, 격자선 L1∼L6을 따라 상호 인접하는 교점(가상의 배치 위치) P1∼P9간의 거리는, 각 교점에 전극부를 각각 배치한 상태에서, 인접하는 전극부(7)간에 있어서 회로가 단락하지 않는 정도의 거리로 되어있다.
또한, 등간격으로 배열하여 배치한 3개의 격자선 중, 한가운데의 제1 격자선 L2 및 제2 격자선 L5은, 각각 박막 자기 소자(5)를 통과하도록 배치되고 있다.
전극부(7)는, 이들 제1 격자선 L1, L3과 제2 격자선 L4, L6과가 교차하는 제1 교점 P1∼P4에 1개씩 배치되고 있다. 이들 제1 교점 P1∼P4은, 박막 자기 소자(5)로부터 이격하여 위치하고 있다.
또한, 전극부(7)는, 박막 자기 소자(5)로부터 이격하도록, 제1 격자선 L2과 제2 격자선 L4, L6과가 교차하는 제2 교점 P5, P6으로부터, 제1 격자선 L2을 따라 제1 격자선 L2과 제2 격자선 L5과가 교차하는 제4 교점 P9에 향하여 변이된 위치에 1개씩 배치되고 있다. 또한, 전극부(7)는, 박막 자기 소자(5)로부터 이격하도록, 제1 격자선 L1, L3과 제2 격자선 L5과가 교차하는 제3 교점 P7, P8로부터, 제2 격자선 L5을 따라 제4 교점 P9에 향하여 변이된 위치에 1개씩 배치되고 있다.
이것은 제2 교점 P5, P6 및 제3 교점 P7, P8이, 각각 박막 자기 소자(5)에 인접하고 있어, 이들 제2 교점 P5, P6 및 제3 교점 P7, P8에 전극부(7)를 배치한 경우에는, 전극부(7)와 박막 자기 소자(5)와가 반도체 칩(3)의 두께 방향으로 중첩되기 때문이다.
이에 의해, 각 전극부(7)는, 박막 자기 소자(5)와 반도체 칩(3)의 두께 방향으로 중첩되지 않는 위치에 배치되는 것으로 된다.
또한, 전술한 박막 자기 소자(5)와 중첩되지 않는 위치란, 실장 방향 혹은 하중 방향을 법선으로 하는 면에 투영된 박막 자기 소자(5)의 그림자와, 동면에 투영된 포스트(29)의 그림자, 포스트(29)의 상단면(29a) 또는 수지 몰드부(23)의 표면(123a)에 접촉하는 땜납볼(31)의 접촉면의 그림자, 혹은, 전극부(7)의 그림자 중 적어도 일부와가 중복하는 위치 관계에 있는 것을 나타내고 있다.
그리고, 본 실시예인 경우에는, 반도체 칩(3)의 두께 방향이, 상기 실장 방향 및 하중 방향이 되기 때문에, 두께 방향을 대략 법선으로 하는 면에 투영했을 때, 전술한 각각의 그림자가 독립적으로 존재하여, 간섭하지 않는 상태이면 좋다. 여기서, 실장 방향이란, 반도체 장치(1)를 실장 기판에 실장할 때에 부하가 이러한 방향을 나타내고, 하중 방향이란, 반도체 장치(1)를 실장 기판에 실장한 후에 부하가 이러한 방향을 나타내고 있다.
이들 전극부(7)는, 각 박막 자기 소자(5)와 이 박막 자기 소자(5)의 주위에 배치되는 전극부(7)와의 위치 관계, 및, 각 박막 자기 소자(5)의 주위에 배치되는 전극부(7)의 수가, 모든 박막 자기 소자(5)에 관하여 동일하게 되도록 배치되고 있다. 즉, 각 박막 자기 소자(5)의 주위에는 각각 3개의 전극부(7)가 배치되고 있다. 또한, 각 박막 자기 소자(5)의 배치 위치를 기준으로서, 3개의 전극부(7)가 각각 동일한 위치에 배치되고 있다.
이상과 같이 구성된 반도체 장치(1)의 제조 방법에 대하여 설명한다.
처음에, 반도체 칩(3)의 주면(3a)의 소정 위치에 4개의 박막 자기 소자(5)를 배치하여, 도 4에 도시한 바와 같이 패드 전극(15)을 피하여 반도체 칩(3)의 주면(3a)에 제2 패시베이션막(19)을 형성한다. 이 때는, 박막 자기 소자(5)도 제2 패시베이션막(19)에 의해 피복되는 것으로 된다.
계속해서, 제2 패시베이션막(19)의 표면(19a) 및 오목부(22)4)의 측벽면에 보호막(21)을 형성하여, 보호막(21)의 표면(21a) 및 오목부(24)의 측벽면 및 바닥 벽면에 박막 형상의 UBM(25)를 형성한다.
그리고, 배선층(27)을 형성하는 부분을 제외하는 UBM(25)의 표면(25a)에 제1 레지스트층(41)을 형성한다. 이 제1 레지스트층(41)의 형성 영역은, 박막 자기 소자(5)와 반도체 칩(3)의 두께 방향으로 중첩되는 영역을 포함하고 있다. 그 후, 제1 레지스트층(41)이 형성되어 있지 않은 부분, 즉, UBM(25)이 노출하고 있는 부분을 구리로 매립하여 배선층(27)을 형성한다. 그 후, 제1 레지스트층(41)을 제거한다.
그 후, 포스트(29)를 형성하는 부분을 제외하는 배선층(27) 및 노출하고 있는 UBM(25)의 표면(27a, 25a)에 제2 레지스트층(43)을 형성한다. 이 상태에서는, 배선층(27)의 표면(27a)의 일부만이 노출하게 된다. 그리고, 제2 레지스트층(43)이 형성되어 있지 않은 부분, 즉, 배선층(27)이 노출하고 있는 부분을 구리로 매립하여 포스트(29)를 형성한다. 이들 배선층(27) 및 포스트(29)의 형성 종료 후에는, 제2 레지스트층(43)을 제거하여, 배선층(27)에 의해 피복되고 있지 않은 UBM(25)를 에칭에 의해 제거한다.
마지막으로, 보호막(21)의 표면(21a)를 피복함과 함께 포스트(29)의 상단면(29a)이 노출하도록 배선부(9) 및 포스트(29)를 수지 재료에 의해 밀봉하여, 포스트(29)의 상단면(29a)에 땜납볼(31)을 부착하는 것에 의해 반도체 장치(1)의 제조가 종료한다.
그리고, 이 반도체 장치(1)를 실장 기판의 탑재면에 탑재하는 경우에는, 수지 몰드부(23)의 표면(123a)를 탑재면에 대향시킨 상태에서, 땜납볼(31)을 가열하면서 반도체 장치(1)를 탑재면에 압박한다. 여기서, 도 1, 2에 도시한 바와 같이 박막 자기 소자(5)와 전극부(7) 및 배선부(9)와는 서로 중첩되지 않는 위치에 배치되어 있기 때문에, 전술의 압박에 의한 전극부(7)의 응력이 박막 자기 소자에 도달하는 것을 저감할 수 있다.
또한, 실장 기판의 탑재면에 휘어짐이 있는 경우에는, 반도체 장치(1)를 탑재면에 탑재한 상태에서 상기 휘어짐에 기초하는 응력이 전극부(7)로부터 배선부(9)에 도달해도, 박막 자기 소자(5)에까지 도달하는 것을 저감할 수 있다.
또한,이 반도체 장치(1)를 작동시킨 때는, 전극부(7)나 배선부(9)에 흐르는 전류에 의해서 전류 자계가 발생하지만, 박막 자기 소자(5)와 전극부(7) 및 배선부(9)와는 서로 중첩되지 않는 위치에 배치되어 있기 때문에, 박막 자기 소자(5)에 대한 전극부(7)나 배선부(9)의 전류 자계의 영향을 작게 할 수 있다.
또한, 반도체 장치(1)를 실장 기판에 탑재하거나, 반도체 장치(1)를 작동시키는 때는, 반도체 장치(1)가 가열되어 배선부(9)의 열 변형이 발생하지만, 이 열 변형에 기초하여 배선부(9)에 응력이 발생해도, 이 열 변형에 기초하여 응력이 박막 자기 소자(5)에 도달하는 것을 저감할 수 있다.
상기의 반도체 장치(1)에 따르면, 반도체 장치(1)를 실장 기판에 탑재하거나, 반도체 장치(1)를 작동시키더라도, 전극부(7)나 배선부(9)의 응력이 박막 자기 소자(5)에 도달하는 것을 저감할 수 있기 때문에, 또한, 박막 자기 소자(5)에 대한 전극부(7)나 배선부(9)의 전류 자계의 영향도 작게 할 수도 있기 때문에, 박막 자기 소자(5)의 특성이 변동·열화하는 것을 억제할 수 있다.
또한, 제2, 제3 교점 P5∼P8으로부터 각각 격자선 L2, L5을 따라 박막 자기 소자(5)로부터 이격하도록변이되어 배치한 전극부(7)와 제4 교점 P9과의 거리가, 각격자선 L1∼L6을 따라 상호 인접하는 각 교점 P1∼P9간의 거리(인접하는 격자선간의 거리)보다도 짧게 되어, 이 격자선간에 전극부(7)가 완전하게 포함되게 되지만, 인접하는 격자선간에 배치되는 전극부(7)의 수가 1 이하가 되도록, 제4 교점 P9에는 전극부(7)가 배치되고 있지 않기 때문에, 상호 인접하는 전극부(7)간의 거리를 상기 각 교점 P1∼P9간의 거리 이상으로 유지할 수 있다. 따라서, 전극부(7) 를 제2, 제3 교점 L5∼L8로부터 변이되더라도, 이들 전극부(7) 사이에 있어서 회로가 단락하는 것도 확실하게 방지할 수 있다.
또한, 각 박막 자기 소자(5)와 이 박막 자기 소자(5)의 주위에 배치되는 전극부(7)와의 위치 관계, 및, 각 박막 자기 소자(5)의 주위에 배치되는 전극부(7)의 수를, 모든 박막 자기 소자(5)에 관하여 동일하게 함으로써, 반도체 장치(1)를 실장 기판에 탑재할 때에 전극부(7)에 응력이 걸리더라도, 동일한 응력에 의한 변동은, 각 박막 자기 소자(5)가 브릿지를 조합하는 것에 의해 서로 상쇄하여 맞을 수 있기 때문에, 박막 자기 소자(5)의 감도가 응력에 상관없이 안정된다.
또한, 상기의 실시 형태에 있어서는, 전극부(7)가 박막 자기 소자(5)에 인접하는 각 제2, 제3 P5∼P8의 교점에서 변이된 위치에 1개씩 배치된다고 했지만, 이것에 한하는 것은 아니고, 적어도 박막 자기 소자(5)와 반도체 칩(3)의 두께 방향으로 중첩되지 않는 위치에 배치되고 있으면 좋다. 즉, 예를 들면, 도 5에 도시한 바와 같이 전극부(7)를 박막 자기 소자(5)에 인접하는 제2, 제3 P5∼P8의 교점에 배치하여, 이들 각 전극부(7)를 두께 방향으로 중첩되지 않는 정도의 크기로 형성하여도 좋다. 이 구성인 경우에는, 모든 교점 P1∼P9에 전극부(7)를 배치하는 것도 가능하게 된다.
또한, 상기 구성인 경우에는, 도 6에 도시한 바와 같이 박막 자기 소자(5)에 인접하여 위치하는 전극부(7)의 하나의 땜납볼(31)이, 박막 자기 소자(5)로부터 이격하여 위치하는 전극부(7)의 다른 땜납볼(31)보다도 직경이 작아진다. 즉, 수지 몰드부(23)의 표면(123a)에서 돌출하는 하나의 땜납볼(31)의 돌출 길이가 다른 땜 납볼(31)보다도 작아진다. 이 때문에, 땜납볼(31)을 가열하면서 이 반도체 장치(51)를 실장 기판의 탑재면에 부착하는 때는, 다른 땜납볼(31)이 하나의 땜납볼(31)보다도 먼저 실장 기판의 탑재면에 접촉한다. 따라서, 이 반도체 장치(51)를 실장 기판에 부착할 때에 하나의 땜납볼(31)을 갖는 전극부(7)의 응력을 완화하고, 이 전극부(7)의 응력이 박막 자기 소자(5)에 도달하는 것을 더욱 저감할 수 있다.
또한, 상기의 구성에 대해서는, 구 형상의 땜납볼(31)에 제한되는 것은 아니고, 적어도 수지 몰드부(23)의 표면(123a)에서 돌출하는 돌기부를 설치하여, 박막 자기 소자(5)에 인접하여 위치하는 하나의 돌기부의 돌출 길이를, 박막 자기 소자(5)로부터 이격하여 위치하는 것 외의 돌기부보다도 짧게 함으로써 마찬가지의 효과를 얻을 수 있다.
또한 ,도 7에 도시한 바와 같이 반도체 장치(61)를 실장 기판에 탑재한 상태에서 각 전극부(7)에 관한 응력이 소정값 이하가 되는 정도로, 전극부(7)의 수가 충분히 많은 경우에는, 제1 격자선 L7∼L11과 제2 격자선 L12∼L16과의 교점의 수보다도 복수적은 전극부(7)를 배치하더라도 좋다. 이 때문에, 이 반도체 장치(61)는 박막 자기 소자(5)와 중첩되거나 인접하는 교점에 전극부(7)를 배치하지 않도록 구성하여도 좋다.
또한, 반도체 장치(1, 51, 61)에는, 박막 자기 소자(5)가 설치된다고 했지만, 이것에 한하는 것은 아니고, 홀 소자나 피에조 소자 등, 적어도 전기적인 기능을 갖는 센서 소자가 설치되어 있어도 좋다.
또한, 전극부(7)는, 센서 소자와 반도체 칩(3)의 두께 방향으로 중첩되지 않 는 위치에 배치된다고 했지만, 전극부(7)나 배선부(9)의 전류 자계의 영향을 받지 않는 센서 소자인 경우에는, 이것에 한하는 것은 아니고, 적어도 전극부(7)의 응력이 센서 소자에 도달하는 것을 저감할 수 있으면 좋다. 즉, 예를 들면, 도 8에 도시한 바와 같이 센서 소자(45)와 서로 중첩되는 위치에 배치한 전극부(7)의 하나의 땜납볼(31a)를, 센서 소자(45)로부터 이격하여 배치된 전극부(7)의 다른 땜납볼(31b)보다도 융점이 낮은 도전성 재료로 형성하여도 상관없다.
이 구성인 경우에는, 땜납볼(31a, 31b)를 가열하면서 반도체 장치를 실장 기판의 탑재면에 부착할 때에, 다른 땜납볼(31b)보다도 먼저 하나의 땜납볼(31a)가 용융하기 때문에, 하나의 땜납볼(31a)를 갖는 전극부(7)보다도 다른 땜납볼(31b)를 갖는 전극부(7)에 응력이 집중한다. 따라서, 센서 소자(45)와 중첩되는 위치에 전극부(7)가 배치되고 있더라도, 하나의 땜납볼(31a)를 갖는 전극부(7)의 응력을 완화할 수가 있어, 이 전극부(7)의 응력이 센서 소자(45)에 도달하는 것을 저감할 수 있다.
또한, 도 9에 도시한 바와 같이 땜납볼(31)이, 도전성 재료로 형성된 대략 구 형상의 코어(47)와, 상기 도전성 재료보다도 융점이 낮은 도전성 재료로 형성된 코어(47)의 주위를 피복하는 외피부(49)를 구비하는 구성인 경우에는, 센서 소자(45)에 인접하여 배치된 하나의 땜납볼(31a)의 코어(47)의 직경을, 다른 땜납볼(31b)의 코어(47)보다도 작게 형성하여, 또한, 상기 하나의 땜납볼(31a) 및 상기 다른 땜납볼(31b)의 외피부(49)의 직경을 대략 동등하게 형성하여도 좋다.
이 구성인 경우에는, 코어(47)를 형성하는 도전성 재료의 융점보다도 낮은 온도, 또한 외피부(49)를 형성하는 도전성 재료의 융점보다도 높은 온도로 땜납볼(31)을 가열하여 실장 기판에 반도체 장치를 탑재할 때에는, 땜납볼(31)의 외피부(49)만이 용융한다. 이 때문에, 직경이 큰 다른 땜납볼(31b)의 코어(47)가 실장 기판의 탑재면에 접촉하여, 직경이 작은 하나의 땜납볼(31a)의 코어(47)는 상기 탑재면에 접촉하지 않는다. 그리고,이 때는, 다른 땜납볼(31b)에 응력이 집중하기 때문에, 하나의 땜납볼(31a)를 갖는 전극부(7)가, 센서 소자(45)와 중첩되는 위치에 배치되고 있더라도, 하나의 땜납볼(31a)를 갖는 전극부(7)의 응력을 완화할 수가 있어, 이 전극부(7)의 응력이 센서 소자(45)에 도달하는 것을 저감할 수 있다.
또한, 반도체 칩(3)의 패드 전극(15)은, 기판(13)의 표면(13a)의 주연부에 배치된다고 했지만, 이것에 한하는 것은 아니고, 예를 들면, 도 10에 도시한 바와 같이, 기판(13)의 표면(13a)의 중앙부에 배치되어도 상관없다.
상기 구성의 반도체 장치(81)인 경우에는, 전극부(7)를 이들 패드 전극(15)의 외측에 배치하는 것에 의해, 패드 전극(15)과 전극부(7)를 접속하는 배선부(9)의 거리를 짧게 설정 할 수 있기 때문에, 작은 전력으로 반도체 장치(81)를 작동시키는 것도 가능하게 된다.
또한, 센서 소자(45)는, 전극부(7)의 외측에 위치하는 반도체 칩(3)의 주면(3a)의 주연부에 배치되어 있기 때문에, 센서 소자(45)의 위치에 대하여 배선부(9)를보다 멀리에 배치할 수 있다.
따라서, 전극부(7)나 배선부(9)의 응력이 박막 자기 소자(5)에 도달하는 것을 더욱 저감할 수 있는 것과 동시에, 박막 자기 소자(5)에 대한 전극부(7)나 배선 부(9)의 전류 자계의 영향을 더욱 작게 할 수 있기 때문에, 박막 자기 소자(5)의 특성이 변동. 열화하는 것을 확실하게 억제할 수 있다.
또한, 전극부(7)는, 구 형상의 땜납볼(31)을 구비한다고 했지만, 이것에 한하는 것은 아니고, 예를 들면, 도 11에 도시한 바와 같이 적어도 수지 몰드부(23)의 표면(123a)에서 돌출하는 돌기부를 구비하고 있으면 좋다. 즉, 예를 들면, 도 11(a),(b)에 도시한 바와 같이 수지 몰드부(23)로부터 돌출하는 돌기부(53)를 포스트(54)와 일체적으로 형성해도 상관없다.
이들 돌기부(53)는, 예를 들면, 도금 성장이나 구리 페이스트를 도포하는 스크린 인쇄에 의해 형성해도 된다. 또한, 예를 들면, 도 11(c)에 도시한 바와 같이 포스트(29) 및 수지 몰드부(23)를 형성한 후에, 레지스트 패터닝하여, 도금 성장으로 단면이 대략 구형인 돌기부(55)를 형성하여도 상관없다.
또한, 전극부(7)는, 포스트(29, 54)와 땜납볼(31)이나 돌기부(53)로 구성되게 했지만, 예를 들면, 포스트(29,54)만으로 구성해도 상관없다. 상기 구성인 경우에는, 반도체 장치를 실장 기판에 탑재할 때에, 별도 땜납에 의해 포스트(29,54)와 실장 기판의 회로를 전기적으로 접속하면 된다.
도 13 및 14는 본 발명의 제2 태양을 나타내는 것으로, 자기 센서 유닛은, 외부 자계의 방향과 크기를 측정하는 것이다. 도 13 및 14에 도시한 바와 같이 자기 센서 유닛(101)은, 2개의 자기 센서(102, 103)와, 이들 2개의 자기 센서(102, 103)를 표면(105a)에 탑재하는 회로 기판(105)을 구비하고 있다. 회로 기판(105)은, 대략 판 형상으로 형성되고, 그 표면(105a) 및 이면(105b)가 대략 평행하게 형 성되어 있다. 이 회로 기판(105)의 이면(105b)에는, 각종 장치의 실장 기판과 전기적으로 접속하기 위한 단자(도시 생략)가 설치되어 있다.
자기 센서(102, 103)는, 소위 웨이퍼 레벨 CSP의 일종이고, 평면에서 보아 대략 사각형의 판 형상으로 형성된 자기 센서 칩(107, 108)과, 자기 센서 칩(107, 108)의 표면(107a, 108a)에서 돌출하여 설치된 복수의 전극부(110, 111)를 구비하고 있다.
자기 센서 칩(107, 108)의 내부에는 박막 형상으로 형성된 자기 센서 소자(113)가 4개 설치되어 있다. 각 자기 센서 소자(113)는, 외부 자계의 1 방향의 자기 성분에 대하여 감응하고, 이 방향의 자기 성분의 크기를 측정하는 것이다. 이들 자기 센서 소자(113)는, 상호 이격하도록 자기 센서 칩(107, 108)의 표면(107a, 108a) 의 각 변에 인접하는 위치에 1개씩 배치되고 있고, 자기 센서 칩(107, 108)으로서 그 표면(107a, 108a) 을 따라 상호 직교하는 2개의 방향((A, B)나(C, D))의 자기 성분에 감응하도록 되어 있다.
전극부(110, 111)는, 자기 센서 칩(107, 108)과 회로 기판(105)을 전기적으로 접속하는 것이고, 자기 센서 칩(107, 108)의 표면(107a, 108a) 의 1변에 인접하는 일단부(107b, 108b)에 대하여, 예를 들면 이 일단부(107b, 108b)와 평행하게 되는 방향으로서, 일렬에 배열되어 배치되고 있다. 각 전극부(110, 111)는, 땜납을 대략 구체 형상으로 형성한 땜납볼로 이루어지고, 모두 동일한 크기에 형성되어 있다. 또한, 이들 전극부(110, 111)는, 회로 기판(105)의 표면(105a)에 형성된 랜드부(115)에 접착할 수 있도록 구성되어 있고, 이에 의해, 자기 센서(102, 103)와 회 로 기판(105)이 전기적으로 접속되는 것으로 된다.
이들 자기 센서(102, 103)는, 자기 센서 칩(107, 108)이 회로 기판(105)의 표면(105a)에 대하여 경사하도록 배치되고 있다. 즉, 복수의 전극부(110, 111)가, 일단부(107b, 108b)에 대하여, 예를 들면 이 일단부(107b, 108b)와 평행하게 되는 방향으로 일렬로 배열하여 자기 센서 칩(107, 108)의 표면(107a, 108a)에서 돌출하고 있다. 이 때문에, 복수의 전극부(110, 111)를 회로 기판(105)의 랜드부(115)에 접촉시킨 상태에서는, 전극부(110, 111)를 배치한 자기 센서 칩(107, 108)의 일단부(107b, 108b)의 반대측에 위치하는 타단부(107c, 108c)가, 회로 기판(105)의 표면(105a)에 접촉한다. 따라서, 자기 센서 칩(107, 108)은, 그 표면(107a, 108a)가 타단부(107c, 108c)에서 일단부(107b, 108b)로 향하여 회로 기판(105)의 표면(105a)에서 점차 이격하도록 경사하게 된다. 또한, 각 자기 센서(102, 103)의 경사 방향은, 2개의 자기 센서(102, 103)의 배열 방향으로 직교하는 방향으로 되어 있다.
또한, 이들 2개의 자기 센서(102, 103)는, 한쪽의 자기 센서(102)의 일단부(107b)와 다른 쪽의 자기 센서(103)의 타단부(108c)와가 인접하도록, 또한, 한쪽의 자기 센서(102)의 타단부(107c)와 다른 쪽의 자기 센서(103)의 일단부(108b)와가 인접하도록 배치되고 있다. 이 때문에, 2개의 자기 센서 칩(107, 108)은, 상호 역방향으로 경사하게 된다. 또한,이들 2개의 자기 센서 칩(107, 108)은, 회로 기판(105)의 표면(105a)에 대하여 동일한 크기의 경사 각도 θ로 경사하고 있다.
이상과 같이 배치된 2개의 자기 센서(102, 103)의 감응 방향 A∼D는, 이하와 같이 되어 있다. 또한, 도 중의 X 축 및 Y 축은, 회로 기판(105)의 표면(105a)을 따라 상호 직교하는 방향을 나타내고 있고, Z 축은, 회로 기판(105)의 두께 방향을 나타내고 있다.
전극부(110)의 배열 방향으로 직교하는 한쪽의 자기 센서(102)의 감응 방향 A는, Y 축의 마이너스 방향으로부터 또한(더욱) Z 축의 플러스 방향으로 각도 θ로 경사한 방향으로 되어 있다. 또한, 감응 방향 A에 직교하는 한쪽의 자기 센서(102)의 감응 방향 B는, X 축의 마이너스 방향으로 되어있다. 그리고, 전극부(111)의 배열 방향으로 직교하는 것 외쪽의 자기 센서(103)의 감응 방향 C은, Y 축의 정방향으로부터 더욱 Z 축의 플러스 방향으로 각도 θ로 경사한 방향으로 되어 있다. 또한,감응 방향 C에 직교하는 것 외쪽의 자기 센서(103)의 감응 방향 D는, X 축의 플러스 방향으로 되어 있다.
따라서, 한쪽의 자기 센서(102)의 감응 방향 A는, 다른 쪽의 자기 센서(103)의 2개의 감응 방향 C, D를 포함하는 평면에 대하여 교차하는 방향이 된다. 또한, 마찬가지로, 다른 쪽의 자기 센서(103)의 감응 방향 C은, 한쪽의 자기 센서(102)의 2개의 감응 방향 A, B를 포함하는 평면에 대하여 교차하는 방향이 된다.
이상과 같이 구성된 자기 센서 유닛(101)은, X 축 방향, Y 축 방향, Z 축 방향의 자기 성분을 각각 검출하여, 각 자기 성분에 대략 비례한 출력치(이하, 감도라고 도 부른다) Sx, Sy 및 Sz를 출력하도록 되어 있다. 이 때, 자기 센서 유닛(101)의 감도 Sx, Sy, Sz는, 자기 센서(102, 103)의 감도 S2x, S2y, S3x, S3y를 이용하여, 이하와 같이 표시된다.
Sx= S2x+ S3x
Sy=(S2y+ S3y) cosθ
Sz=(S2y+ S3y) sinθ
또한, 감도 S2x, S2y는, 각각 자기 센서(102)의 각감응 방향 B, A의 감도를 나타내고 있고, 감도 S3x, S3y는, 각각 자기 센서(103)의 각감응 방향 D, C의 감도를 나타내고 있다.
위의 식을 참조하면, 경사 각도 θ의 범위가, 0°< θ<90°이면, 자계의 방향을 3차원 공간 내의 벡터로서 측정할 수 있다. 여기서, 자기 센서 칩(107, 108)의 경사 각도 θ가 45°보다도 작으면, Z 축 방향의 감도 Sz가 Y 축 방향의 감도 Sy보다도 낮게 된다. 반대로, 경사 각도 θ가 45°보다도 크면, Y 축 방향의 감도 Sy가 Z 축 방향의 감도 Sz보다도 낮게 된다. 따라서, 경사 각도 θ를 45°로 하는 것에 의해, 가장 감도가 낮은 축의 감도를 높게할 수 있다.
이 경사 각도 θ는, 전극부(110, 111)의 직경을 변화시킨다, 즉, 자기 센서 칩(107, 108)의 표면(107a, 108a)에서 돌출하는 전극부(110, 111)의 돌출 길이를 변화시킴으로써 적절하게 설정할 수 있다.
상기의 자기 센서(102, 103)에 따르면, 복수의 전극부(110, 111)가 일렬로 배열하여 자기 센서 칩(107, 108)의 표면(107a, 108a)에서 돌출하고 있기 때문에, 자기 센서 칩(107, 108)의 자기의 감응 방향이 회로 기판(105)의 표면(105a)에 대하여 경사하기 때문에, 자기 센서 칩(107, 108)에 의해 회로 기판(105)의 표면(105a)와 교차하는 방향의 자기 성분을 검출할 수 있다.
또한, 전극부(110, 111)를 회로 기판(105)의 랜드부(115)에 고정하기에 충분하기 때문에, 자기 센서 칩(107, 108) 전체가 가열되는 일 없이, 자기 센서(102, 103)를 회로 기판(105)에 경사한 상태에서 부착할 수 있다. 따라서, 자기 센서 칩(107, 108)의 특성의 변동이나 열화를 방지할 수 있고, 자계의 방위를 정확하게 측정하는 것이 가능하게 된다.
또한, 상기의 자기 센서 유닛(101)에 따르면, 자기 센서 칩(107, 108)의 특성의 변동이나 열화를 방지할 수 있는 자기 센서(102, 103)를 이용하기 때문에, 자계의 3차원적인 방위를 정확하게 측정할 수 있다.
또한, 이 제2 태양에서는, 자기 센서 칩(107, 108)의 일단부(107b, 108b)에 배치된 전극부(110, 111)의 돌출 길이를 변화시킴으로써 자기 센서 칩(107, 108)의 경사 각도 θ를 설정한다고 했지만, 이것에 한하는 것은 아니고, 자기 센서 칩(107, 108)에 대한 전극부(110, 111)의 배치에 의해 경사 각도 θ를 설정한다고 해도 좋다. 즉, 예를 들면, 도 15 및 16에 도시된 바와 같이, 일렬로 배치된 복수의 전극부(110, 111)의 위치를 자기 센서 칩(107, 108)의 일단부(107b, 108b)에서 타단부(107c, 108c) 측에 변이되어 배치하여, 경사 각도 θ를 크게 하여도 좋다. 이 구성인 경우에는, 전극부(110, 111)와 자기 센서 소자(113)가 자기 센서 칩(107, 108)의 두께 방향으로 중첩하지 않기 때문에, 각 자기 센서(102, 103)를 회로 기판(105)에 탑재할 때에, 전극부(110, 111)로부터의 응력을 억제할 수가 있고, 이 응력에 기초하는 자기 센서 소자(113)의 특성의 변동을 억제할 수 있다.
여기서, 자기 센서 칩(107, 108)의 일단부(107b, 108b)에서 자기 센서 칩 (107, 108)에 있어서의 전극부(110, 111)의 위치까지의 길이를 a, 자기 센서 칩(107, 108)의 일단부(107b, 108b)에서 타단부(107c, 108c)까지의 길이를 b로 하면, 도 5에 도시한 바와 같이 b 에 대한 a의 비율이 커지는 정도, 즉, 전극부(110, 111)의 배치가 일단부(107b, 108b)에서 떠나는 정도, 자기 센서 칩(107, 108)의 경사 각도가 커지는 것을 알았다. 또한, a가 커지는 정도 경사 각도 θ의 증가율이 커지는 것을 알았다.
또한, 이 그래프에 있어서의 경사 각도 θ의 값은, 자기 센서 칩(107, 108)의 일변의 길이 b를 2.0 mm, 전극부(110, 111)의 직경을 300㎛으로 한 경우인 것이다. 또한, 상호 인접하는 전극부(110, 111)의 간격은, 각 전극부(110, 111) 사이에 있어서 회로의 단락이 발생하지 않도록, 200㎛으로 되어 있다.
이상과 같이, 경사 각도 θ를 설정하는 경우에는, 각 전극부(110, 111)의 크기를 변화시킬 필요가 없기 때문에, 경사 각도 θ의 설정을 용이하게 행할 수 있다.
또한, 2개의 자기 센서(102, 103)는, 한쪽의 자기 센서(102)의 일단부(107b)와 다른 쪽의 자기 센서(103)의 타단부(108c)가 인접하도록, 또한, 한쪽의 자기 센서(102)의 타단부(107c)와 다른 쪽의 자기 센서(103)의 일단부(108b)가 인접하도록 배치된다고 했지만, 이것에 한하는 것은 아니다. 즉, 예를 들면, 도 6에 도시한 바와 같이 자기 센서 칩(107, 108)의 일단부(107b, 108b)를 상호 대향시키도록 2개의 자기 센서(102, 103)를 배치하여도 좋다. 또한, 예를 들면, 도 7에 도시한 바와 같이 자기 센서 칩(107, 108)의 타단부(107c, 108c)를 상호 대향시키도록 2개의 자기 센서(102, 103)를 배치하여도 상관없다.
또한, 자기 센서 칩(107, 108)의 타단부(107c, 108c)를 회로 기판(105)의 표면(105a)에 접촉시킨다고 했지만, 이것에 한하는 것은 아니고, 회로 기판(105)의 표면(105a)에 절결부를 형성하여, 자기 센서 칩(107, 108)의 타단부(107c, 108c)를 이 절결부에 밀어넣는 구성으로서도 상관없다. 이 구성인 경우에는, 회로 기판(105)에 대한 2개의 자기 센서(102, 103)의 위치 결정을 용이하게 행할 수 있다.
또한, 자기 센서 칩(107, 108)의 타단부(107c, 108c)를 회로 기판(105)의 표면(105a) 측에 접촉시키는 것 뿐만 아니라, 자기 센서 칩(107, 108)의 타단부(107c, 108c)를 땜납에 의해 회로 기판(105)의 표면(105a)에 고정하여도 상관없다.
또한, 전술한 실시 형태에서는, 감응 방향 A∼D와 자기 센서(102, 103)의 경사 방향이나 단자(110, 111)의 배치 방향이 평행 또는 직교하는 예를 들었지만, 이것에 한하는 것은 아니고, 감응 방향 A∼D와 자기 센서(102, 103)의 경사 방향이나 단자(110, 111)의 배치 방향과가, 0°∼90°의 사이의 임의의 각도를 하고 있더라도 좋다.
또한, 각 자기 센서(102, 103)는, 회로 기판(105)의 표면(105a)에 배치된다고 했지만, 이것에 한하는 것은 없고, 적어도 각 자기 센서 칩(107, 108)의 감응 방향이 서로 교차하고 있으면 좋다. 따라서, 예를 들면, 도 20에 도시한 바와 같이 2개의 자기 센서 칩(107, 108)의 일부가 회로 기판(105)의 두께 방향으로 중첩되도록, 한쪽의 자기 센서 칩(107)의 이면(107d)에 다른 쪽의 자기 센서 칩(108)의 타단부(108c)를 배치하여도 상관없다. 또한, 예를 들면, 도 21에 도시한 바와 같이 2 개의 자기 센서 칩(107, 108)의 전체가 회로 기판(105)의 두께 방향으로 중첩되도록, 한쪽의 자기 센서 칩(107)의 이면(7d)에 다른 쪽의 자기 센서(103)의 타단부(108c) 및 전극부(111)를 배치하여도 좋다. 여기서, 다른 쪽의 자기 센서(103)의 전극부(111)와 회로 기판(105)과의 전기적인 접속은, 예를 들면, 만곡 가능한 플렉시블 배선판(14)을 통하여 행하여도 좋고, 한쪽의 자기 센서 칩(107)의 내부에 배치되는 배선을 이용하여 행하여도 상관없다.
전술된 바와 같이, 2개의 자기 센서(102, 103)를 회로 기판(105)의 표면(105a)에 중첩시켜 배치하는 경우에는, 회로 기판(105)에 있어서의 2개의 자기 센서(102, 103)의 탑재 면적을 작게 할 수 있기 때문에, 자기 센서 유닛의 소형화를 도모할 수 있다.
또한, 전극부(110, 111)는, 땜납볼로부터 형성되지만, 이것에 한하는 것은 아니고, 적어도 자기 센서 칩(107, 108)의 표면(107a, 108a)에서 돌출하고 있으면좋다. 즉, 예를 들면, 도 22의 (a)에 도시한 바와 같이 자기 센서 칩(116)의 표면(116a)에 땜납볼(117)을 배치하여, 또한,이 땜납볼(117)에, 금선으로 볼을 만들어, 선단부를 절단하여 형성한 소위 스터드 범프(118)를 거듭 전극부(119)를 구성한다고해도 상관없다. 이 구성에서는, 도 22의 (b)에 도시한 바와 같이스터드 범프(118)를 회로 기판(105)의 패드부(15)에 접착하게 된다. 이 구성인 경우에는, 스터드 범프(118)를 중첩하는 것에 의해 자기 센서 칩(116)의 표면(116a)에서의 전극부(119)의 돌출량을 변화시킬 수 있기 때문에, 경사 각도 θ의 설정을 용이하게 행할 수 있다.
다음으로, 도 23, 24는, 본 발명의 제3 실시 형태를 나타내고 있다. 이 실시 형태는, 도 13, 14에 도시하는 자기 센서 유닛(101)과 기본적 구성이 동일하지만, 각 자기 센서의 구성이 다르다. 여기서는, 도 23, 24에 있어서 자기 센서에 대하여 설명하여, 도 13, 4의 구성 요소와 동일의 부분에 대해서는 동일 부호를 붙여, 그 설명을 생략한다.
도 23, 24에 도시한 바와 같이이 자기 센서 유닛(120)은, 회로 기판(105)과, 회로 기판(105)의 표면(5)에 탑재되는 2개의 자기 센서(121, 122)를 구비하고 있다. 각 자기 센서(121, 122)는, 자기 센서 칩(123, 124)과, 그 표면(123a, 124a)에 설치된 복수의 전극부(126∼129)를 구비하고 있다. 각 자기 센서 칩(123, 124)은, 제1 실시 형태의 것과 같이, 외부 자계의 자기 성분을 측정하는 것이고, 그 표면(123a, 124a)에 따라서 상호 직교하는 2개의 방향의 자기 성분에 감응하도록 되어 있다. 전극부(126∼129)는, 땜납을 대략 구체 형상으로 형성한 땜납볼로 이루어져, 서로 평행한 2개의 열에 나누어 배치되고 있다.
한쪽의 열로 배열하여 배치된 전극부(126, 128)는, 다른 쪽의 열에 배치된 전극부(127, 129)보다도 크게 형성되어 있다. 이 때문에, 이들 전극부(126∼129)를 회로 기판(105)의 랜드부(115)에 접착한 상태에서는, 각 자기 센서 칩(123, 124)이 회로 기판(105)의 표면(105a)에 대하여 경사하게 된다.
이들 2개의 자기 센서(121, 122)는, 한쪽의 자기 센서(121)의 큰 쪽의 전극부(126)와 다른 쪽의 자기 센서(122)가 작은 전극부(129)가 인접하도록, 또한, 한쪽의 자기 센서(121)이 작은 전극부(127)와 다른 쪽의 자기 센서(122)가 큰 전극부 (128)가 인접하도록, 배치되고 있다. 이 때문에, 2개의 자기 센서 칩(107, 108)은, 상호 역방향으로 경사하게 된다. 또한, 이들 2개의 자기 센서 칩(107, 108)은, 회로 기판(105)의 표면(5a)에 대하여 동일한 크기의 경사 각도 θ로 경사하고 있다.
이에 의해, 한쪽의 자기 센서(121)의 2개의 감응 방향을 포함하는 평면이, 다른 쪽의 자기 센서(122) 중 적어도 1개의 감응 방향과 서로 교차하게 된다.
이 자기 센서(121, 122) 및 자기 센서 유닛(120)에 따르면, 제2 태양에서와 마찬가지의 효과를 발휘하고, 자기 센서 칩(123, 124)의 표면(123a, 124a)에 설치하는 전극부(126∼129)의 수가 미리 정해지고 있는 경우에는, 2개의 열로 나눠 전극부(126∼129)를 배열하는 것에 의해, 각 열에 배치하는 전극부(126∼129)의 수를 줄일 수 있기 때문에, 자기 센서 칩(123, 124)을 작게 형성할 수 있다. 따라서, 자기 센서(121, 122)나 자기 센서 유닛(120)의 소형화를 도모할 수 있다.
또한, 이 제3 실시 형태에서는, 2개의 자기 센서(121, 122)의 모든 전극부(126∼129)를 회로 기판(105)의 랜드부(115)에 접촉시킨다고 했지만, 이것에 한하는 것은 아니고, 적어도 각 자기 센서 칩(123, 124)의 감응 방향이 서로 교차하고 있으면 좋다.
따라서, 예를 들면, 2개의 자기 센서 칩(123, 124)의 일부가 회로 기판(105)의 두께 방향으로 중첩되도록, 한쪽의 자기 센서 칩(123)의 이면에 다른 쪽의 자기 센서(122)의 한쪽의 열의 전극부(129)를 배치하여도 상관없다. 또한, 예를 들면, 도 25에 도시한 바와 같이 2개의 자기 센서(121, 122)의 전체가 회로 기판(105)의 두께 방향으로 중첩되도록, 한쪽의 자기 센서 칩(123)의 이면(123d)에 다른 쪽의 자기 센서(122)의 전극부(128, 129)를 배치하여도 좋다.
전술된 바와 같이, 2개의 자기 센서(121, 122)를 회로 기판(105)의 표면(105a)에 중첩시켜 배치하는 경우에는, 회로 기판(105)에 있어서의 2개의 자기 센서(121, 122)의 탑재 면적을 작게 할 수 있기 때문에, 자기 센서 유닛의 소형화를 더욱 도모할 수 있다.
또한, 상기 구성에서, 다른 쪽의 자기 센서(122)의 전극부(128, 129)와 회로 기판(105)과의 전기적인 접속은, 예를 들면, 만곡 가능한 플렉시블 배선판을 통하여 행하여도 좋고, 한쪽의 자기 센서 칩(123)의 내부에 배치되는 배선을 이용하여 행하여도 상관없다.
또한, 전극부(126∼129)는, 땜납볼로부터 형성되지만, 이것에 한하는 것은 아니고, 적어도 자기 센서 칩(123, 124)의 표면(123a, 124a)에서 돌출하고 있어도 좋다. 따라서, 예를 들면, 도 26의 (a)에 도시한 바와 같이 자기 센서 칩(131)의 표면(131a)에서의 돌출량이 동일한 땜납볼(132, 133)을 2개의 열로 나눠 배치하여, 한쪽의 열의 땜납볼(132)에만 스터드 범프(134)를 중첩하여 전극부(135)를 구성하여도 좋다. 이 구성에서는, 도 26의 (b)에 도시한 바와 같이 다른 쪽의 열의 땜납볼(133) 및 스터드 범프(134)를 회로 기판(105)의 각 패드부(115)에 접착하게 된다. 이 구성인 경우에는, 한쪽의 열의 땜납볼(132)에만 스터드 범프(134)를 중첩하는 것에 의해, 전극부(135)의 돌출량을 변화시킬 수 있기 때문에, 경사 각도 θ의 설정을 용이하게 행할 수 있다.
또한, 전극부(126∼129)는, 서로 평행한 2개의 열로 나누어 배열되어 배치된다고 했지만, 이것에 한하는 것은 아니고, 적어도 자기 센서 칩(123, 124)의 표면(123a, 124a)가 회로 기판(105)의 표면(105a)에 대하여 경사하도록 배치되고 있어도 좋다. 즉, 전극부는, 자기 센서 칩의 표면을 따라 서로 평행한 복수가 열로 배열되고, 그 돌출 길이가 복수의 열의 배열 방향으로 점차 짧아지도록, 자기 센서 칩의 표면에 배치하여도 좋다.
또한, 제2, 제3 실시 형태에 기재한 자기 센서 유닛(101, 120)에 있어서는, 자기 센서(102, 103, 121, 122)가, 자계의 2 방향의 자기 성분에 대하여 감응한다고 했지만, 이것에 한하는 것은 아니고, 적어도 2개의 자기 센서(102, 103, 121, 122)를 이용하여 자계의 방위를 3차원 공간 내의 벡터로서 측정할 수 있어도 좋다. 즉, 한쪽의 자기 센서가, 2 방향의 자기 성분에 대하여 감응하고, 다른 쪽의 자기 센서가, 한쪽의 자기 센서의 2개의 감응 방향을 포함하는 평면에 대하여 교차하는 1 방향으로 감응하고 있어도 좋다.
또한, 자기 센서(102, 103, 121, 122)의 전극부(110, 111, 126∼129)의 배치나 크기에 의해 2개의 자기 센서 칩(107, 108, 123, 124)을 서로 경사시킨다고 했지만, 이것에 한하는 것은 아니고, 회로 기판(105)의 이면(105b)을 기준으로서, 회로 기판의 두께 방향에 관한 회로 기판 및 전극부의 높이 치수의 총합에 부분적인 변화를 갖게 하도록, 적어도 한쪽의 자기 센서 칩을 회로 기판의 이면에 대하여 경사시켜도 좋다.
즉, 예를 들면, 도 27에 도시한 바와 같이 회로 기판(151)의 표면을 계단 형 상으로 형성하고, 2개의 자기 센서(141 ,142)의 전극부(143)를 각단의 상면(151a)에 배치하고, 자기 센서 유닛(140)을 구성해도 상관없다. 이 구성인 경우에는, 회로 기판(151)의 이면(151b)에서 각단의 상면(151b)까지의 높이가 서로 다르기 때문에, 자기 센서(141 ,142)의 전극부(143)를 모두 동일한 크기에 형성해도, 자기 센서(141 , 142)의 자기 센서 칩(144, 145)을 회로 기판(151)의 이면(151b)에 대하여 용이하게 경사시킬 수 있다.
또한, 이 자기 센서 유닛(140)의 회로 기판(151)은, 그 이면(151b)에 단자로서 땜납볼(152)을 형성한 BGA(Bal Grid Array)를 구성하고 있지만, 이것에 한하는 것은 없고, 예를 들면, 땜납볼(152) 대신에 그리드 핀을 설치한 PGA(Pin Grid Array)이어도 된다.
또한, 예를 들면, 도 28에 도시한 바와 같이 회로 기판(153)의 표면(153a)에 오목부(155)를 형성하여, 자기 센서(147)의 전극부(148)를 각각 회로 기판(153)의 표면(153a) 및 오목부(155)의 저면(상면)(155a)에 배치하여도 좋다. 이 구성인 경우라도, 회로 기판(153)의 이면(153b)에서 표면(153a)나 오목부(155)의 저면(155a)까지의 높이가 서로 다르기 때문에, 자기 센서(143)의 자기 센서 칩(149)을 회로 기판(153)의 이면(153b)에 대하여 용이하게 경사시킬 수 있다.
또한, 전극부(110, 111, 126∼129)는, 땜납볼을 사용하여 구성되지만, 적어도 자기 센서 칩의 표면으로부터 돌출된 정도로 구성되어 있으면 좋고, 예를 들면, 도금 성장이나 구리 페이스트를 도포하는 스크린 인쇄에 의해 형성된 돌기부로 구성되어도 된다.
이상, 본 발명의 실시 형태에 대하여 도면을 참조하여 상술했지만, 구체적인 구성은 이러한 실시예에 제한되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위의 설계 변경 등도 포함된다.
본 발명에 따르면, 반도체 장치를 실장 기판에 탑재하거나, 반도체 장치를 작동시키는 등해도, 전극부나 배선부의 응력이 센서 소자에 도달하는 것을 저감할 수 있기 때문에, 또한, 센서 소자에 대한 전극부나 배선부의 전류 자계의 영향도 작게 할 수도 있기 때문에, 센서 소자의 특성이 변동·열화하는 것을 억제할 수 있다.
또한, 본 발명에 따르면, 전극부간의 거리를 제1, 제2 격자선에 따르는 가상의 배치 위치간의 거리 이상으로 유지할 수 있기 때문에, 전극부를 가상의 배치 위치로부터 변이되더라도, 이들 전극부 사이에 있어서 회로가 단락하는 것도 확실하게 방지할 수 있다.
또한, 본 발명에 따르면, 실장 기판에 탑재할 때에 전극부에 응력이 걸리더라도, 동일한 응력에 의한 변동은, 각 센서 소자가 브릿지를 조합하는 것에 의해 서로 상쇄될 수 있기 때문에, 센서 소자의 감도가 응력에 상관없이 안정된다.
또한, 본 발명에 따르면, 센서 소자에 인접하는 하나의 전극부를 다른 전극부보다도 작게 형성하는 것에 의해, 전극부의 배치를 변경하지 않고, 용이하게 전극부를 센서 소자와 중첩되지 않는 위치에 배치할 수 있다.
또한, 본 발명에 따르면, 하나의 돌기부를 갖는 전극부가, 반도체 칩의 두께 방향으로 중첩되는 위치에 배치되고 있더라도, 반도체 장치를 실장 기판의 탑재면에 부착할 때에, 하나의 돌기부를 구비하는 전극부의 응력이 센서 소자에 도달하는 것을 저감하고, 센서 소자의 특성이 변동·열화하는 것을 억제할 수 있다.
또한, 본 발명에 따르면, 자기 센서를 회로 기판에 경사하여 부착할 때에, 자기 센서 칩 전체가 가열되지 않기 때문, 자기 센서 칩의 특성의 변동이나 열화를 방지할 수 있고, 자계의 방위를 정확하게 측정하는 것이 가능하게 된다.
또한, 본 발명에 따르면, 전극부를 복수의 열로 나눠 배열하는 것에 의해, 자기 센서 칩을 작게 형성 할 수 있기 때문에, 자기 센서의 소형화를 도모할 수 있다.
또한, 본 발명에 따르면, 자기 센서 칩의 특성의 변동이나 열화를 방지할 수 있는 자기 센서를 이용하기 때문에, 자계의 3차원적인 방위를 정확하게 측정할 수 있다.
또한, 본 발명에 따르면, 회로 기판의 표면에 있어서의 2개의 자기 센서의 탑재 면적을 작게 할 수 있기 때문에, 자기 센서 유닛의 소형화를 도모할 수 있다.
또한, 본 발명에 따르면, 2개의 자기 센서 칩이 서로 경사하도록 각 자기 센서를 회로 기판에 부착할 때에, 자기 센서 칩 전체가 가열되지 않기 때문에, 자기 센서 칩의 특성의 변동이나 열화를 방지함과 함께, 자계의 3차원적인 방위를 정확하게 측정할 수 있다.
또한, 본 발명에 따르면, 회로 기판의 이면에서 각단의 상면까지의 높이가 서로 다르기 때문에, 자기 센서 칩을 회로 기판의 표면에 대하여 용이하게 경사시 킬 수 있다.

Claims (14)

  1. 반도체 장치에 있어서,
    표면에 집적 회로 및 이에 전기 접속된 센서 소자가 형성된 반도체 칩과,
    상기 반도체 칩의 표면측에 형성되고, 적어도 상기 집적 회로에 전기 접속된 패드 전극과,
    상기 반도체 칩의 표면측에 위치하고, 상기 반도체 칩을 외부 회로에 전기 접속하는 전극부와,
    상기 패드 전극 및 상기 전극부를 서로 전기 접속하는 배선부와,
    전기적인 절연 재료로 형성되고, 적어도 상기 전극부를 상기 반도체 칩의 표면측에 노출시킨 상태에서, 상기 반도체 칩의 표면을 피복함과 함께 상기 센서 소자, 배선부 및 전극부를 밀봉하는 절연부를 포함하고,
    상기 전극부는 상기 센서 소자와 상기 반도체 칩의 두께 방향으로 중첩되지 않는 위치에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 배선부는 상기 센서 소자와 상기 반도체 칩의 두께 방향으로 중첩되지 않는 위치에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 전극부가 복수개 제공되고,
    상기 반도체 칩의 표면을 대략 균등하게 분할하도록, 상기 표면을 따라 한 방향으로 연장되는 복수의 제1 격자선을 등간격으로 상정함과 함께, 상기 표면을 따라 상기 제1의 격자선에 직교하는 복수의 제2 격자선을 등간격으로 상정하고,
    이들 제1 격자선과 제2 격자선과의 각 교점을 상기 전극부의 가상의 배치 위치로 하며,
    상기 전극부 중, 상기 센서 소자와 상기 두께 방향으로 중첩되지 않는 하나의 전극부는, 상기 가상의 배치 위치에 배치되고,
    상기 전극부 중, 다른 전극부는, 상기 가상의 배치위치로부터 제1 격자선 혹은 제2 격자선을 따라 상기 센서 소자로부터 이격하는 방향으로 이동한 위치에 배치됨과 함께, 상기 제1의 격자선 혹은 제2 격자선 상에 있어, 서로 인접하는 격자선 사이에 배치되는 전극부의 수를 1 이하로 하는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 센서 소자 및 상기 전극부를 복수 구비하고,
    각 센서 소자와 이 센서 소자의 주위에 배치되는 상기 전극부와의 위치 관계, 및, 각 센서 소자의 주위에 배치되는 상기 전극부의 수가, 모든 상기 센서 소자에 관하여 동일한 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 센서 소자에 인접하는 위치에 배치된 하나의 전극부가, 해당 하나의 전극부보다도 상기 센서 소자로부터 이격하여 배치된 다른 전극부와 비교하여 작게 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 반도체 장치에 있어서,
    표면에 집적 회로 및 이에 전기 접속된 센서 소자가 형성된 반도체 칩과,
    상기 반도체 칩의 표면측에 형성되고, 적어도 상기 집적 회로에 전기 접속된 패드 전극과,
    상기 반도체 칩의 표면측에 위치하고, 상기 반도체 칩을 외부 회로에 전기 접속하는 복수의 전극부와,
    상기 패드 전극 및 상기 전극부를 서로 전기 접속하는 배선부와,
    전기적인 절연 재료로 형성되고, 적어도 상기 전극부를 상기 반도체 칩의 표면측에 노출시킨 상태에서, 상기 반도체 칩의 표면을 피복함과 함께 상기 센서 소자, 배선부 및 전극부를 밀봉하는 절연부를 포함하고,
    상기 전극부는 상기 절연부에서 상기 반도체 칩의 두께 방향으로 돌출하는 돌기부를 포함하고,
    상기 센서 소자에 인접하여 배치된 하나의 돌기부는 상기 센서 소자로부터 이격하여 배치된 다른 돌기부와 비교하여, 상기 절연부에서의 돌출 길이가 작은 것을 특징으로 하는 반도체 장치.
  7. 반도체 장치에 있어서,
    표면에 집적 회로 및 이에 전기 접속된 센서 소자가 형성된 반도체 칩과,
    상기 반도체 칩의 표면측에 형성되고, 적어도 상기 집적 회로에 전기 접속된 패드 전극과,
    상기 반도체 칩의 표면측에 위치하고, 상기 반도체 칩을 외부 회로에 전기 접속하는 복수의 전극부와,
    상기 패드 전극 및 상기 전극부를 서로 전기 접속하는 배선부와,
    전기적인 절연 재료로 형성되고, 적어도 상기 전극부를 상기 반도체 칩의 표면측에 노출시킨 상태에서, 상기 반도체 칩의 표면을 피복함과 함께 상기 센서 소자, 배선부 및 전극부를 밀봉하는 절연부를 포함하고,
    상기 전극부는 상기 절연부에서 상기 반도체 칩의 두께 방향으로 돌출하는 돌기부를 포함하고,
    상기 센서 소자에 인접하여 배치된 하나의 돌기부는 상기 센서 소자로부터 이격하여 배치된 다른 돌기부보다도 융점이 낮은 도전성 재료로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 반도체 장치에 있어서,
    표면에 집적 회로 및 이에 전기 접속된 센서 소자가 형성된 반도체 칩과,
    상기 반도체 칩의 표면측에 형성되고, 적어도 상기 집적 회로에 전기 접속된 패드 전극과,
    상기 반도체 칩의 표면측에 위치하고, 상기 반도체 칩을 외부 회로에 전기 접속하는 복수의 전극부와,
    상기 패드 전극 및 상기 전극부를 서로 전기 접속하는 배선부와,
    전기적인 절연 재료로 형성되고, 적어도 상기 전극부를 상기 반도체 칩의 표면측에 노출시킨 상태에서, 상기 반도체 칩의 표면을 피복함과 함께 상기 센서 소자, 배선부 및 전극부를 밀봉하는 절연부를 포함하고,
    상기 전극부는 상기 절연부에서 상기 반도체 칩의 두께 방향으로 돌출하는 돌기부를 포함하고,
    상기 돌기부는 도전성 재료로 형성된 대략 구 형상의 코어와, 상기 도전성 재료보다도 융점이 낮은 도전성 재료로 형성된 코어의 주위를 피복하는 외피부를 포함하고,
    상기 센서 소자에 인접하여 배치된 하나의 돌기부의 코어는 상기 센서 소자로부터 이격하여 배치된 다른 돌기부의 코어보다도 작게 형성되고, 또한, 상기하나의 돌기부 및 상기 다른 돌기부의 외피부의 직경이 대략 동등한 것을 특징으로 하는 반도체 장치.
  9. 자기 센서에 있어서,
    대략 판 형상으로 형성되고, 자계의 적어도 1 방향의 자기 성분에 대하여 감응하는 자기 센서 칩과, 상기 자기 센서 칩의 표면으로부터 돌출하고, 상기 자기 센서 칩을 대략 판 형상으로 회로 기판에 전기적으로 접속하는 복수의 전극부를 포함하고,
    상기 전극부는 상기 자기 센서 칩의 표면에 일렬로 배열되는 것을 특징으로 하는 자기 센서.
  10. 자기 센서에 있어서,
    대략 판 형상으로 형성되고, 자계의 적어도 1 방향의 자기 성분에 대하여 감응하는 자기 센서 칩과, 상기 자기 센서 칩의 표면으로부터 돌출하고, 상기 자기 센서 칩을 대략 판 형상의 회로 기판에 전기적으로 접속하는 복수의 전극부를 포함하고,
    상기 전극부는 상기 자기 센서 칩의 표면에 상호 평행한 복수의 열로 배열되고,
    상기 전극부의 돌출 길이는 상기 복수의 열의 배열 방향으로 점차 짧아지는 것을 특징으로 하는 자기 센서.
  11. 자기 센서 유닛에 있어서,
    제9항 또는 제10항에 기재된 2개의 자기 센서와, 표면에 전기 전극부를 접촉시켜 상기 자기 센서를 탑재하는 회로 기판을 포함하고,
    적어도 한 쪽의 상기 자기 센서의 자기 센서 칩이, 자계의 2 방향의 자기 성분에 대하여 감응하고,
    다른 쪽의 자기 센서 칩의 감응 방향이, 상기 한 쪽의 자기 센서 칩의 2개의 감응 방향을 포함하는 평면에 대하여 교차하도록, 각 자기 센서를 상기 회로 기판의 표면에 배치하는 것을 특징으로 하는 자기 센서 유닛.
  12. 자기 센서 유닛에 있어서,
    제9항 또는 제10항에 기재된 2개의 자기 센서와, 상기 자기 센서를 탑재하는 회로 기판을 포함하고,
    적어도 한 쪽의 상기 자기 센서의 자기 센서 칩이, 자계의 2방향의 자기 성분에 대하여 감응하고,
    다른 쪽의 자기 센서 칩의 감응 방향이, 상기 한 쪽의 자기 센서 칩의 2개의 감응 방향을 포함하는 평면에 대하여 교차하도록, 2개의 상기 자기 센서중 적어도 일부를 상기 회로 기판의 표면에 중첩시켜 배치하는 것을 특징으로 하는 자기 센서 유닛.
  13. 자기 센서 유닛에 있어서,
    자계의 2방향의 자기 성분에 대하여 감응하는 제1 자기 센서와, 자계의 적어도 1방향의 자기 성분에 대하여 감응하는 제2 자기 센서와, 이들 2개의 자기 센서를 표면에 탑재하는 대략 판 형상의 회로 기판을 포함하고,
    상기 각 자기 센서는 대략 판 형상으로 형성된 자기 센서 칩과, 상기 자기 센서 칩의 표면으로부터 돌출하고, 상기 회로 기판의 표면에 접촉시켜 상기 회로 기판에 전기 접속하는 복수의 전극부를 포함하고,
    상기 제2 자기 센서의 감응 방향이 상기 제1 자기 센서의 2개의 감응 방향을 포함하는 평면에 대하여 교차하도록, 또한, 상기 회로 기판의 표면을 기준으로 하여, 상기 회로 기판의 두께 방향에 관한 상기 회로 기판 및 상기 전극부의 높이 치수의 총합에 부분적인 변화를 유지시키도록, 적어도 한 쪽의 자기 센서 칩을 상기 회로 기판의 표면에 대하여 경사시키는 것을 특징으로 하는 자기 센서 유닛.
  14. 제13항에 있어서,
    상기 회로 기판의 표면은 계단 형상으로 형성되고, 적어도 한 쪽의 자기 센서의 전극부를 각 단의 상면에 배치하는 것을 특징으로 하는 자기 센서 유닛.
KR1020050023596A 2004-03-24 2005-03-22 반도체 장치, 자기 센서 및 자기 센서 유닛 KR100780496B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004087139A JP4547956B2 (ja) 2004-03-24 2004-03-24 半導体装置、及び、チップサイズパッケージ
JP2004087140A JP2005274302A (ja) 2004-03-24 2004-03-24 磁気センサ及び磁気センサユニット
JPJP-P-2004-00087140 2004-03-24
JPJP-P-2004-00087139 2004-03-24

Publications (2)

Publication Number Publication Date
KR20060044544A true KR20060044544A (ko) 2006-05-16
KR100780496B1 KR100780496B1 (ko) 2007-11-29

Family

ID=34863563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023596A KR100780496B1 (ko) 2004-03-24 2005-03-22 반도체 장치, 자기 센서 및 자기 센서 유닛

Country Status (5)

Country Link
US (4) US7309904B2 (ko)
EP (1) EP1580568A3 (ko)
KR (1) KR100780496B1 (ko)
CN (1) CN100438011C (ko)
TW (1) TWI281037B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1880422B1 (en) * 2005-05-04 2011-08-03 Nxp B.V. A device comprising a sensor module
JP2007273564A (ja) * 2006-03-30 2007-10-18 Toshiba Corp プリント回路板、半導体パッケージ、および電子機器
DE102006057970B4 (de) * 2006-12-08 2020-01-02 Infineon Technologies Ag Halbleiterbauteil mit einem Magnetfeldsensor und Verfahren zur Herstellung
US9076717B2 (en) 2006-12-08 2015-07-07 Infineon Technologies Ag Semiconductor component comprising magnetic field sensor
US7566866B2 (en) * 2007-09-10 2009-07-28 Gennum Corporation Systems and methods for a tilted optical receiver assembly
US8587297B2 (en) * 2007-12-04 2013-11-19 Infineon Technologies Ag Integrated circuit including sensor having injection molded magnetic material
TWI379391B (en) * 2008-05-05 2012-12-11 Siliconware Precision Industries Co Ltd Electronic carrier board
US8610430B2 (en) * 2008-05-30 2013-12-17 Infineon Technologies Ag Bias field generation for a magneto sensor
US20110187359A1 (en) * 2008-05-30 2011-08-04 Tobias Werth Bias field generation for a magneto sensor
US8174256B2 (en) * 2008-05-30 2012-05-08 Infineon Technologies Ag Methods and systems for magnetic field sensing
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8377816B2 (en) 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
WO2012032962A1 (ja) * 2010-09-10 2012-03-15 コニカミノルタオプト株式会社 生体磁気計測装置、生体磁気計測システム、及び、生体磁気計測方法
US8357983B1 (en) * 2011-08-04 2013-01-22 Allegro Microsystems, Inc. Hall effect element having a wide cross shape with dimensions selected to result in improved performance characteristics
CN102385043B (zh) * 2011-08-30 2013-08-21 江苏多维科技有限公司 Mtj三轴磁场传感器及其封装方法
US9721912B2 (en) 2011-11-02 2017-08-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to furnish shock absorber functionality
US10804233B1 (en) * 2011-11-02 2020-10-13 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to maintain standoff height
US20130199831A1 (en) * 2012-02-06 2013-08-08 Christopher Morris Electromagnetic field assisted self-assembly with formation of electrical contacts
JP5912701B2 (ja) * 2012-03-15 2016-04-27 アルプス電気株式会社 磁気検出装置の製造方法
US9281292B2 (en) 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP
CN102925347B (zh) * 2012-08-29 2016-01-20 张楚凡 半导体芯片、半导体酶芯片及筛选目标酶的方法
DE102013209514A1 (de) * 2013-05-22 2014-11-27 Micronas Gmbh Dreidimensionaler Hallsensor zum Detektieren eines räumlichen Magnetfeldes
CN104515957B (zh) * 2013-09-27 2017-05-31 上海矽睿科技有限公司 磁传感装置及其制备方法
JP6318565B2 (ja) 2013-11-13 2018-05-09 セイコーエプソン株式会社 半導体装置および電子機器
JP2017174994A (ja) 2016-03-24 2017-09-28 ソニー株式会社 撮像装置、電子機器
JP6839938B2 (ja) * 2016-07-25 2021-03-10 旭化成エレクトロニクス株式会社 半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス
CN108075035B (zh) * 2016-11-18 2021-08-20 旭化成微电子株式会社 霍尔元件
EP3477323B1 (en) * 2016-12-16 2020-05-13 Melexis Technologies SA Magnetic sensor
JP7015087B2 (ja) * 2017-03-23 2022-02-02 旭化成エレクトロニクス株式会社 ホール素子
CN111788679A (zh) * 2018-02-13 2020-10-16 思睿逻辑国际半导体有限公司 包含无源电气组件的集成电路的制造
DE102019009298B4 (de) * 2018-04-04 2024-08-22 Infineon Technologies Ag Transistorvorrichtungen sowie Verfahren zur Herstellung von Transistorvorrichtungen
DE112019005745T5 (de) 2018-11-15 2021-07-29 Rohm Co., Ltd. Halbleiterbauelement
US11226709B2 (en) * 2020-03-13 2022-01-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Touch substrate and touch screen
CN114699087B (zh) * 2022-05-23 2023-01-10 国家纳米科学中心 神经电极结构及其植入方法和制作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3225856A (en) * 1963-10-01 1965-12-28 Gen Motors Corp Safety hinge and latch for a vehicle body closure
KR910002313B1 (ko) * 1985-05-10 1991-04-11 아사히가세이고오교 가부시끼가이샤 자전 변환소자
DE3855322T2 (de) * 1987-08-21 1996-10-10 Nippon Denso Co Anordnung zur Detektion von Magnetismus
US5262666A (en) * 1989-05-15 1993-11-16 Nippondenso Co., Ltd. Semiconductor device with a nickel alloy protective resistor
JP2557998B2 (ja) * 1990-04-04 1996-11-27 旭化成工業株式会社 ＩｎＡｓホール効果素子
JPH0677557A (ja) * 1992-07-30 1994-03-18 Mitsubishi Electric Corp 混成集積回路装置
JP3260921B2 (ja) * 1993-08-25 2002-02-25 株式会社デンソー 可動体変位検出装置
JP2970455B2 (ja) * 1994-03-14 1999-11-02 株式会社デンソー 磁気抵抗素子の製造方法およびその磁場処理装置
US6195228B1 (en) * 1997-01-06 2001-02-27 Nec Research Institute, Inc. Thin, horizontal-plane hall sensors for read-heads in magnetic recording
WO1999036957A1 (fr) * 1998-01-19 1999-07-22 Citizen Watch Co., Ltd. Boitier de semiconducteur
DE59912726D1 (de) * 1998-03-30 2005-12-08 Sentron Ag Zug Magnetfeldsensor
DE69936461T2 (de) * 1998-08-07 2008-03-13 Asahi Kasei Emd Corporation Magnetsensor und zugehöriges herstellungsverfahren
US6552425B1 (en) * 1998-12-18 2003-04-22 Intel Corporation Integrated circuit package
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
JP2001337671A (ja) * 2000-05-29 2001-12-07 Kawai Musical Instr Mfg Co Ltd 鍵盤楽器の大屋根前開閉装置
US20020024109A1 (en) * 2000-08-29 2002-02-28 Kambiz Hayat-Dawoodi Integrated circuit and method for magnetic sensor testing
JP3465790B2 (ja) * 2000-09-25 2003-11-10 日本電信電話株式会社 光・電気集積回路実装構造及びその製作法
JP4444485B2 (ja) 2000-11-21 2010-03-31 旭化成エレクトロニクス株式会社 角度センサ
JP3498737B2 (ja) * 2001-01-24 2004-02-16 ヤマハ株式会社 磁気センサの製造方法
KR100427356B1 (ko) * 2001-08-14 2004-04-13 삼성전기주식회사 광마우스용 서브 칩 온 보드
JP3626469B2 (ja) * 2002-04-19 2005-03-09 三菱電機株式会社 磁気抵抗センサ装置
JP2004077374A (ja) * 2002-08-21 2004-03-11 Tokai Rika Co Ltd 磁気センサの配置構造
CN2598149Y (zh) * 2002-12-30 2004-01-07 胜开科技股份有限公司 光传感器封装改良构造
CN2598147Y (zh) * 2002-12-30 2004-01-07 胜开科技股份有限公司 具高像素的影像传感器封装构造
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP2004363157A (ja) * 2003-06-02 2004-12-24 Res Inst Electric Magnetic Alloys 薄膜磁気センサ及びその製造方法
JP4547956B2 (ja) * 2004-03-24 2010-09-22 ヤマハ株式会社 半導体装置、及び、チップサイズパッケージ

Also Published As

Publication number Publication date
TW200600815A (en) 2006-01-01
CN1674270A (zh) 2005-09-28
EP1580568A2 (en) 2005-09-28
US20050230827A1 (en) 2005-10-20
KR100780496B1 (ko) 2007-11-29
CN100438011C (zh) 2008-11-26
US7265430B2 (en) 2007-09-04
US7309904B2 (en) 2007-12-18
TWI281037B (en) 2007-05-11
US20060197168A1 (en) 2006-09-07
US20070284684A1 (en) 2007-12-13
US20080173961A1 (en) 2008-07-24
EP1580568A3 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
KR100780496B1 (ko) 반도체 장치, 자기 센서 및 자기 센서 유닛
US7334476B2 (en) Acceleration sensor chip package
US9040355B2 (en) Sensor package and method of forming same
US20140183729A1 (en) Sensor packages having semiconductor dies of differing sizes
US20130249542A1 (en) Foldable substrate
WO2006068909A1 (en) Single package design for 3-axis magnetic sensor
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP6676308B2 (ja) 半導体装置
JPWO2008099822A1 (ja) 検出装置および検出装置の製造方法
JP4431475B2 (ja) 半導体型３軸加速度センサ
JP2004056135A (ja) １つの金属層を備え折り返されたテープ領域アレイ・パッケージ
KR100626243B1 (ko) 표면 장착 칩 패키지
JP4547956B2 (ja) 半導体装置、及び、チップサイズパッケージ
JP2013038302A (ja) 半導体装置
US9322837B2 (en) Semiconductor device
JP3990679B2 (ja) 半導体実装用回路基板を備えた半導体装置
US10260974B2 (en) Electronic part with sensor exposed to ambient air
US5324977A (en) Hybrid ferromagnetic integrated circuit device
JP3555828B2 (ja) 半導体実装用回路基板を備えた半導体装置
TW202029438A (zh) 半導體元件及製造半導體元件之方法
US10043774B2 (en) Integrated circuit packaging substrate, semiconductor package, and manufacturing method
KR101306158B1 (ko) 3축 지자기 센서 패키지 및 그 제조방법
US20050012224A1 (en) Semiconductor device, semiconductor module, electronic device and electronic equipment, and method for manufacturing semiconductor module
JP2005274302A (ja) 磁気センサ及び磁気センサユニット
JP5936903B2 (ja) 加速度信号処理装置および電子デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee