JP6839938B2 - 半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス - Google Patents

半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス Download PDF

Info

Publication number
JP6839938B2
JP6839938B2 JP2016145719A JP2016145719A JP6839938B2 JP 6839938 B2 JP6839938 B2 JP 6839938B2 JP 2016145719 A JP2016145719 A JP 2016145719A JP 2016145719 A JP2016145719 A JP 2016145719A JP 6839938 B2 JP6839938 B2 JP 6839938B2
Authority
JP
Japan
Prior art keywords
insulating layer
magnetic
land
substrate
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016145719A
Other languages
English (en)
Other versions
JP2018017527A (ja
Inventor
祐子 石原
祐子 石原
和彦 瀬良
和彦 瀬良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2016145719A priority Critical patent/JP6839938B2/ja
Priority to KR1020160106201A priority patent/KR101740865B1/ko
Priority to CN201621025805.2U priority patent/CN206022431U/zh
Priority to CN201610795404.3A priority patent/CN107658381A/zh
Publication of JP2018017527A publication Critical patent/JP2018017527A/ja
Application granted granted Critical
Publication of JP6839938B2 publication Critical patent/JP6839938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパスに関する。
従来、磁性体を内蔵した半導体装置において、上面視で、ランドと磁性体とが重ならないように配置されたものが知られている(例えば、特許文献1参照)。
特許文献1 特開2010−101648号公報
しかしながら、従来の半導体装置は、磁性体を備えたチップスケールパッケージにおいて、十分に小型化することができなかった。
本発明の第1の態様においては、基板と、基板上に配置されたパッドと、基板上に配置された磁性体と、磁性体上に配置された第1絶縁層と、第1絶縁層上に配置されたランドと、パッドとランドとを接続する再配線層とを備え、上面視で、磁性体の少なくとも一部が、ランドと重なる半導体装置を提供する。
本発明の第2の態様においては、基板と、基板に配置された磁気センサと、基板上に配置された磁気収束板と、磁気収束板上に配置された第1絶縁層と、第1絶縁層上に配置されたランドと、基板上に配置されたパッドと、パッドとランドとを接続する再配線層と、ランド上に配置された外部端子部とを備え、上面視で、磁気収束板の少なくとも一部が、ランドと重なる磁気検出装置を提供する。
本発明の第3の態様においては、上面にパッドを有する基板の上方に、磁性体を形成するステップと、磁性体上に、第1絶縁層を形成するステップと、第1絶縁層上であって磁性体の少なくとも一部の上方に重なるランド、および、パッドからランドまで再配線層を形成するステップと、ランド上に、外部端子部を形成するステップとを備える半導体装置の製造方法を提供する。
本発明の第4の態様においては、集積回路が形成された半導体基板と、半導体基板に配置されたホール素子と、半導体基板の上方に配置された磁気収束板と、磁気収束板上に配置された第1絶縁層と、第1絶縁層上に配置されたランドと、半導体基板上に配置されたパッドと、パッドとランドとを接続する再配線層と、ランド上に配置されたハンダボールと、を備え、上面視で、磁気収束板の少なくとも一部が、ランドと重なる電子コンパスを提供する。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例1に係る半導体装置100の構成の一例を示す。 実施例1に係る半導体装置100の製造方法を示すフローチャートである。 比較例1に係る半導体装置500の構成の一例を示す。 実施例2に係る半導体装置100の構成の一例を示す。 実施例3に係る半導体装置100の構成の一例を示す。 実施例4に係る半導体装置100の構成の一例を示す。 実施例5に係る半導体装置100の構成の一例を示す。 実施例6に係る半導体装置100の構成の一例を示す。 実施例7に係る半導体装置100の構成の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
[実施例1]
図1は、実施例1に係る半導体装置100の構成の一例を示す。本例の半導体装置100は、基板10、磁性体20、下地通電層25、再配線層40、下地通電層45、外部端子部50、絶縁層61,62,63,64、パッド70および裏面コート80を備える。
基板10は、シリコンや化合物半導体で形成された半導体基板である。基板10内には、集積回路、磁気センサ等が形成される。本例の基板10は、磁気センサ21を有する。基板10の裏面は、裏面コート80により保護されてよい。ウエハ状態の基板10上には、複数の半導体装置100が形成される。半導体装置100は、予め定められたダイシングラインに沿ってウエハ状態の基板10をダイシングすることにより得られる。本例の基板10は、上面視で、四角形状を有するがこれに限られない。本明細書において上面視とは、基板10の表面がXY平面上に形成される場合に、XY平面に垂直なZ軸方向の視点を指す。
パッド70は、外部との電気接合を形成するために基板10上に配置される。例えば、パッド70は、Al系又はCu系の材料で形成される。パッド70は、基板10内の集積回路および磁気センサ21等に接続される。
絶縁層62は、基板10上に形成される。絶縁層62は、パッド70に対応した開口を有する。パッド70に対応した開口とは、例えば、絶縁層62の上方に形成された再配線層40がパッド70と電気的に接続可能に開口されることを指す。絶縁層62は、第2絶縁層の一例である。第2絶縁層は、絶縁層62および絶縁層63の2層構造であってもよい。絶縁層62および絶縁層63は、ポリイミド、ポリベンゾオキサゾール、ベンゾシクロブテンおよびエポキシのいずれか又はこれらの組み合わせの絶縁材料で形成される。絶縁層62および絶縁層63の膜厚は、0.1〜30μmであってよい。
磁性体20は、基板10の上方であって、絶縁層63上に形成される。絶縁層63が形成されない一層構造の場合、磁性体20は、絶縁層62上に形成されてよい。一例において、磁性体20は、磁気増幅用の磁気収束体等である。磁気収束体は、プレート状に形成されてもよく、ブロック状に形成されてもよい。磁性体20は、上面視で、円形状、多角形状等の形状を有してよい。磁性体20は、複数の磁性体20を有してもよい。本例の磁性体20の下面には、下地通電層25が形成されている。磁性体20は、Ni、Fe、Coの少なくとも2種類以上を含む軟磁性体である。例えば、磁性体20は、Fe−NiやFe−Co系等の2元系材料や、Fe−NiやFe−Ni−Co系等の3元系合金材料で形成される。磁性体20の膜厚は、1〜50μmであってよい。
下地通電層25は、Ti、TiWなどのTi系材料およびCu系材料の少なくとも一方を用いて形成される。一例において、下地通電層25は、真空蒸着法、スパッタリング法、電解めっき法、無電解めっき法等を用いて形成される。例えば、下地通電層25のTi系材料は拡散バリア層として機能する。下地通電層25の膜厚は、0.1μm以上であることが好ましい。
また、下地通電層25は、第1の積層金属膜および第2の積層金属膜の2層構造を有してよい。一例において、第1の積層金属膜は、TiもしくはTiWと、Cuとの積層金属膜である。また、第1の積層金属膜は、TiとAlとTiの積層金属膜であってよい。一例において、第2の積層金属膜は、TiもしくはTiWと、Cuとの積層金属膜である。第1の積層金属膜の膜厚は、TiもしくはTiWと、Cuとの積層金属膜の場合、それぞれ0.1〜2.0μm、0.1〜2.0μmであってよい。第1の積層金属膜の膜厚は、TiとAlとTiの積層金属膜の場合、それぞれ0.1〜2.0μm、0.1〜3μm、0.1〜2.0μmであってよい。また、第2の積層金属膜の膜厚は、TiもしくはTiWと、Cuとの積層金属膜の場合、それぞれ0.1〜2.0μm、0.1〜10μmであってよい。
磁気センサ21は、基板10内に設けられる。また、磁気センサ21は、下地通電層25に覆われるように配置される。一例において、磁気センサ21は、ホール素子であり、例えば、シリコン基板内に不純物拡散層で形成されたシリコンホール素子である。本例の磁気センサ21は、磁性体20の周囲に配置される。例えば、磁性体20の周囲とは、磁性体20が磁気収束板である場合、磁性体20により増幅された磁気が与えられるような領域を指す。磁性体20の周囲とは、上面視で、磁性体20と重なる領域であっても、重ならない領域であってもよい。
絶縁層61は、絶縁層63上および磁性体20上に形成される。絶縁層63が形成されない一層構造の場合、絶縁層61は、絶縁層62上および磁性体20上に形成される。絶縁層61は、パッド70に対応した開口を有する。本例の絶縁層61は、第1絶縁層の一例である。一例において、絶縁層61は、ポリイミド、ポリベンゾオキサゾール、ベンゾシクロブテンおよびエポキシのいずれか又はこれらの組み合わせの絶縁材料で形成されてよい。例えば、絶縁層61は、スピンコート法や印刷法などによって成膜される。絶縁層61の膜厚は、0.1〜30μmであってよい。
ランド30は、絶縁層61上に形成される導電性材料である。ランド30は、ハンダボールを設けるのに十分な面積を有する。ランド30の形状は、上面視で、円形状、多角形状等であってよい。一例において、複数のランド30が絶縁層61上に形成される。
再配線層40は、パッド70とランド30とを電気的に接続する。本例の再配線層40は、パッド70からランド30まで、絶縁層61上を延出して配置される。また、再配線層40は、パッド70から絶縁層61の斜面に沿って延出し、絶縁層61上でランド30と接続する。再配線層40は、ランド30に比べて幅が狭い配線である。ランド30と再配線層40は、同じ材料で形成されてもよい。
下地通電層45は、Ti、TiWなどのTi系材料およびCu系材料の少なくとも一方を用いて形成される。一例において、下地通電層45は、真空蒸着法、スパッタリング法、電解めっき法、無電解めっき法等を用いて形成される。下地通電層45の膜厚は、0.1μm以上であることが好ましい。
また、下地通電層45は、第1の積層金属膜および第2の積層金属膜の2層構造を有してよい。一例において、第1の積層金属膜は、TiもしくはTiWと、Cuとの積層金属膜である。また、第1の積層金属膜は、TiとAlとTiの積層金属膜であってよい。一例において、第2の積層金属膜は、TiもしくはTiWと、Cuとの積層金属膜である。第1の積層金属膜の膜厚は、TiもしくはTiWと、Cuとの積層金属膜の場合、それぞれ0.1〜2.0μm、0.1〜2.0μmであってよい。第1の積層金属膜の膜厚は、TiとAlとTiの積層金属膜の場合、それぞれ0.1〜2.0μm、0.1〜3μm、0.1〜2.0μmであってよい。また、第2の積層金属膜の膜厚は、TiもしくはTiWと、Cuとの積層金属膜の場合、それぞれ0.1〜2.0μm、0.1〜10μmであってよい。
外部端子部50は、ランド30上に配置される。一例において、外部端子部50は、半導体装置100の外部と電気的に接続するためのハンダボールである。外部端子部50は、ランド30上にポストを有し、ポスト上にハンダボールが形成されてもよい。
絶縁層64は、再配線層40上および絶縁層61上に設けられる。絶縁層64は、ランド30の一部を覆う。絶縁層64は、ランド30と外部端子部50が接合する接合領域Aを除いて、ランド30上に形成される。即ち、絶縁層64には、外部端子部50とランド30とを接続するための開口が形成されている。絶縁層64は、ポリイミド、ポリベンゾオキサゾール、ベンゾシクロブテンおよびエポキシのいずれか又はこれらの組み合わせの絶縁材料で形成される。
本例の磁性体20の少なくとも一部は、上面視で、ランド30と重なる位置に配置される。上面視で、ランド30が形成される領域と、磁性体が形成される領域とが、少なくとも一部重なるように、磁性体20およびランド30が配置される。断面視で、ランド30が形成される領域の下方に、磁性体20の少なくとも一部が形成される。
磁性体20は、上面視で、複数のランド30と重なる位置に配置されてもよい。磁性体20が形成される領域内に、ランド30が形成される領域が含まれる配置でもよい。また、ランド30と外部端子部50が接合する接合領域Aと、磁性体20が形成される領域とが、少なくとも一部重なるように、磁性体20とランド30が配置されてもよい。なお、接合領域Aは、ランド30よりも内側に形成される。
本例の半導体装置100は、基板10上に磁気増幅用の磁性体20を内蔵し、高密度実装対応の磁気検出装置として動作する。本例の半導体装置100は、上面視で、磁性体20がランド30と重なるように配置されているので、より小型な磁気検出装置を実現できる。また、磁性体20がランド30と重なるように配置されることで、磁性体20が剥がれ難い信頼性が高い磁気検出装置を実現できる。磁気検出装置としては、電子コンパス、磁気スイッチ、回転角検出装置、電流検出装置などが挙げられる。
図2は、実施例1に係る半導体装置100の製造方法を示すフローチャートである。ステップS100において、上面にパッド70を有する基板10の上方に、磁性体20を形成する。ステップS110において、磁性体20上に絶縁層61を形成する。ステップS120において、絶縁層61上であって、磁性体20の少なくとも一部の上方に重なるランド30、および、パッド70とランド30とを電気的に接続する再配線層40を形成する。即ち、本例の半導体装置100は、ランド30および再配線層40を同一のプロセスで形成している。この場合、ランド30および再配線層40は、同一の材料で形成される。ステップS130において、ランド30上に、外部端子部50を形成する。本例の半導体装置100の製造方法は一例であり、他のプロセスを用いても形成し得る。
また、半導体装置100は、基板10上に絶縁層62を形成するステップを更に有してよい。また、絶縁層62上に、絶縁層62と異なる絶縁層63を形成するステップを有してよい。絶縁層62および絶縁層63を開口して、パッド70上に再配線層40を形成するステップを有してよい。
半導体装置100は、外部端子部50をボールマウンタで搭載し、窒素リフロした後に、基板10をダイシング処理することで、個片化されてよい。これにより、例えば、縦2.5mm、横2.5mm、膜厚0.75mmのウエハレベルチップサイズパッケージが得られる。
[比較例1]
図3は、比較例1に係る半導体装置500の構成の一例を示す。本例では、実施例1に係る半導体装置100と相違する点について特に説明する。
半導体装置500は、上面視で、ランド30と磁性体20とが重ならないように配置されている。また、本例の磁性体20は、上面視で、磁性体20とランド30と外部端子部50とが接合する接合領域Aが重ならないように配置されている。そのため、半導体装置500は、磁性体20を設ける領域と、ランド30を設ける領域とを別々に設ける必要があり、小型化が困難である。また、半導体装置500は、上面視で、磁性体20とランド30とが重ならないので設計の自由度が低くなる。また、半導体装置500は、実施例に比べて、磁性体20が剥がれやすく、信頼性が低い。
[実施例2]
図4は、実施例2に係る半導体装置100の構成の一例を示す。本例の磁性体20は、上面視で、一部がランド30と重なっている。
磁性体20は、上面視で、少なくとも一部がランド30と重なるように配置されている。また、磁性体20は、上面視で、少なくとも一部が接合領域Aと重なるように配置されている。そのため、本例の半導体装置100は、比較例1の半導体装置500と比べて小型化できる。
特に、本例の磁性体20は、ランド30よりも面積の大きな磁性体20を有する。そのため、磁性体20は、上面視で、ランド30が形成された領域からはみ出して形成されている。このように、磁性体20の少なくとも一部が、上面視で、ランド30と重なるように配置されていれば、ランド30よりも面積の大きな磁性体20を有する場合であっても、半導体装置100を小型化しやすくなる。また、磁性体20がランド30と重なるように配置されることで、磁性体20が剥がれ難い信頼性が高い磁気検出装置を実現できる。
[実施例3]
図5は、実施例3に係る半導体装置100の構成の一例を示す。本例の半導体装置100は、ポスト90を更に備える。
ポスト90は、外部端子部50とランド30とを電気的に接続する。一例において、ポスト90は、ランド30又は再配線層40と同一の導電性材料で形成される。ポスト90は、ランド30および再配線層40と異なる導電性材料で形成されてもよい。ポスト90は、外部端子部50の下方の絶縁層64に設けられた開口内に形成される。本例の接合領域Aは、外部端子部50とポスト90とが接合する領域を指す。但し、ポスト90とランド30とが接合する領域を接合領域Aと定義してもよい。
ランド30は、ポスト90の下端と電気的に接続されている。本例のランド30は、ポスト90の下方の全面に形成されている。但し、ランド30は、ポスト90の下端の少なくとも一部と電気的に接続されていればよい。また、本例のランド30は、絶縁層63および絶縁層64の段差構造の上に形成されているが、平面構造の上に形成されてもよい。本例では、ランド30を段差上に形成することにより、磁性体20をランド30の下に設けるスペースを形成している。これにより、磁性体20は、上面視で、ポスト90の少なくとも一部と重なるように配置できる。
[実施例4]
図6は、実施例4に係る半導体装置100の構成の一例を示す。同図は、半導体装置100の上面図を示す。本例の半導体装置100は、1つの磁性体20と、4つのランド30を備える。
磁性体20は、上面視で、少なくとも2つのランド30と重なる。本例の磁性体20は、4つのランド30の内、2つのランド30に重なるように配置されている。磁性体20は、上面視で、ランド30の面積よりも磁性体20の面積の方が大きい。なお、本例の磁性体20は、上面視で円形状を有するが、多角形等の他の形状を有してもよい。
半導体装置100は、上面視で、四角形状を有する。基板10も、上面視で四角形状を有する。一例において、複数のランド30は、基板10の中心から均等になるように配置される。例えば、4つのランド30は、基板10の四隅にそれぞれ配置されている。本例の4つのランド30は、それぞれ同一の大きさで構成されているが、異なる大きさで構成されてもよい。
[実施例5]
図7は、実施例5に係る半導体装置100の構成の一例を示す。同図は、半導体装置100の上面図を示す。本例の半導体装置100は、磁性体20が4つのランド30の全てに重なるように配置されている点で実施例4に係る半導体装置100と異なる。
本例の磁性体20は、上面視で、4つのランド30と均等に重なるように配置されているが、磁性体20とランド30とが重なる領域の面積は均等でなくてもよい。また、磁性体20は、上面視で、基板10の略中心部に配置されているが、これに限られない。このように、本例の半導体装置100は、上面視で、磁性体20の形成する位置と、ランド30を形成する位置を自由に選択できるので、設計の自由度が高い。
[実施例6]
図8は、実施例6に係る半導体装置100の構成の一例を示す。同図は、半導体装置100の上面図を示す。本例の半導体装置100は、磁性体20が4つのランド30の内、1つのランド30にのみ重なるように配置されている点で実施例4および5に係る半導体装置100と異なる。
磁性体20およびランド30は、上面視で、いずれも円形状を有する。磁性体20が1つのランド30にのみ重なる場合であっても、磁性体20の中心位置とランド30の中心位置とが異なっていてもよい。但し、磁性体20の中心位置とランド30の中心位置とが重なっていてもよい。
[実施例7]
図9は、実施例7に係る半導体装置100の構成の一例を示す。同図は、半導体装置100の上面図を示す。本例の半導体装置100は、磁性体20が4つのランド30の内、1つのランド30にのみ重なる点で実施例6に係る半導体装置100と共通する。但し、本例の磁性体20は、上面視で、円形ではなく、並列に配列された3本の矩形形状を有する点で実施例6に係る半導体装置100と異なる。
磁性体20は、矩形形状の3本の磁気収束板からなる。但し、磁性体20の形状は、磁気センサ21に予め定められた割合の磁気を増幅できるものであれば、特に本例に限られない。例えば、磁性体20は、上面視で、U字型等の異なる形状を有してよい。
以上の通り、本明細書に係る半導体装置100は、上面視で、磁性体20の少なくとも一部が、ランド30と重なる位置に配置されるので、装置の小型化を実現できる。また、本明細書に係る半導体装置100は、上面視で、磁性体20の形成する位置と、ランド30を形成する位置を自由に選択できるので、設計の自由度が高い。また、本明細書に係る半導体装置100は、磁性体20の少なくとも一部が、ランド30と重なる位置に配置されるので、磁性体20が剥がれ難い信頼性が高い装置を実現できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・基板、20・・・磁性体、21・・・磁気センサ、25・・・下地通電層、30・・・ランド、40・・・再配線層、45・・・下地通電層、50・・・外部端子部、61・・・絶縁層、62・・・絶縁層、63・・・絶縁層、64・・・絶縁層、70・・・パッド、80・・・裏面コート、90・・・ポスト、100・・・半導体装置、500・・・半導体装置

Claims (20)

  1. 基板と、
    前記基板上に配置されたパッドと、
    前記基板の上方に配置された磁性体と、
    前記磁性体上に配置された第1絶縁層と、
    前記第1絶縁層上に配置されたランドと、
    前記パッドと前記ランドとを接続する再配線層と
    前記ランド上に配置された外部端子部と、
    を備え、
    上面視で、前記磁性体の少なくとも一部が、前記ランドと前記外部端子部が接合する接 合領域と重なる
    半導体装置。
  2. 前記第1絶縁層上に配置された複数の前記ランドを備え、
    上面視で、前記磁性体が、少なくとも2つの前記ランドと重なる
    請求項1に記載の半導体装置。
  3. 前記基板は、四角形状であり、
    複数の前記ランドは、前記第1絶縁層上であって、前記基板の四隅にそれぞれ配置され、
    上面視で、前記磁性体の少なくとも一部が、複数の前記ランドのそれぞれと重なる
    請求項1又は2に記載の半導体装置。
  4. 前記基板上に、前記パッドに対応する開口を有する第2絶縁層をさらに備え、
    前記磁性体は、前記第2絶縁層上に配置され、
    前記第1絶縁層は、前記第2絶縁層上及び前記磁性体上に配置され、
    前記再配線層は、前記パッドから前記ランドまで、前記第1絶縁層上を延出して配置される
    請求項1からのいずれか一項に記載の半導体装置。
  5. 基板と、
    前記基板上に配置されたパッドと、
    前記基板の上方に配置された磁性体と、
    前記磁性体上に配置された第1絶縁層と、
    前記第1絶縁層上に配置されたランドと、
    前記パッドと前記ランドとを接続する再配線層と、
    前記基板上に、前記パッドに対応する開口を有する第2絶縁層と、
    を備え、
    前記磁性体は、前記第2絶縁層上に配置され、
    前記第1絶縁層は、前記第2絶縁層上及び前記磁性体上に配置され、
    前記再配線層は、前記パッドから前記ランドまで、前記第1絶縁層上を延出して配置さ れ、
    上面視で、前記磁性体の少なくとも一部が、前記ランドと重なる
    半導体装置。
  6. 前記磁性体は、磁気収束板であり、
    上面視で、前記磁気収束板の周囲に配置された磁気センサを備える
    請求項1から5のいずれか一項に記載の半導体装置。
  7. 前記ランドは、上面視で円形状である
    請求項1から6のいずれか一項に記載の半導体装置。
  8. 前記第1絶縁層上に配置された複数の前記ランドを備え、
    上面視で、前記磁性体の少なくとも一部は、複数の前記ランドのうちの1つのみと重な る請求項1から7のいずれか一項に記載の半導体装置。
  9. 基板と、
    前記基板に配置された磁気センサと、
    前記基板の上方に配置された磁気収束板と、
    前記磁気収束板上に配置された第1絶縁層と、
    前記第1絶縁層上に配置されたランドと、
    前記基板上に配置されたパッドと、
    前記パッドと前記ランドとを接続する再配線層と、
    前記ランド上に配置された外部端子部と
    を備え、
    上面視で、前記磁気収束板の少なくとも一部が、前記ランドと前記外部端子部が接合す る接合領域と重なる
    磁気検出装置。
  10. 前記磁気センサは、上面視で、前記磁気収束板の周囲に位置する
    請求項に記載の磁気検出装置。
  11. 前記基板上に、前記パッドに対応する開口を有する第2絶縁層をさらに備え、
    前記磁気収束板は、前記第2絶縁層上に配置され、
    前記第1絶縁層は、前記第2絶縁層上及び前記磁気収束板上に配置され、
    前記再配線層は、前記パッドから前記ランドまで、前記第1絶縁層上を延出して配置される
    請求項9又は10に記載の磁気検出装置。
  12. 基板と、
    前記基板に配置された磁気センサと、
    前記基板の上方に配置された磁気収束板と、
    前記磁気収束板上に配置された第1絶縁層と、
    前記第1絶縁層上に配置されたランドと、
    前記基板上に配置されたパッドと、
    前記パッドと前記ランドとを接続する再配線層と、
    前記ランド上に配置された外部端子部と
    前記基板上に、前記パッドに対応する開口を有する第2絶縁層と、
    を備え、
    前記磁気収束板は、前記第2絶縁層上に配置され、
    前記第1絶縁層は、前記第2絶縁層上及び前記磁気収束板上に配置され、
    前記再配線層は、前記パッドから前記ランドまで、前記第1絶縁層上を延出して配置さ れ、
    上面視で、前記磁気収束板の少なくとも一部が、前記ランドと重なる
    磁気検出装置。
  13. 上面視で、前記ランドの面積よりも前記磁気収束板の面積の方が大きい
    請求項から12のいずれか一項に記載の磁気検出装置。
  14. 前記第1絶縁層上に配置された複数の前記ランドを備え、
    上面視で、前記磁気収束板の少なくとも一部は、複数の前記ランドのうちの1つのみと 重なる請求項9から13のいずれか一項に記載の磁気検出装置。
  15. 上面にパッドを有する基板の上方に、磁性体を形成するステップと、
    前記磁性体上に、第1絶縁層を形成するステップと、
    前記第1絶縁層上であって、前記磁性体の少なくとも一部の上方に重なるランド、および、前記パッドから前記ランドまで再配線層を形成するステップと、
    前記ランド上に、外部端子部を形成するステップと
    を備え
    上面視で、前記磁性体の少なくとも一部が、前記ランドと前記外部端子部が接合する接 合領域と重なる
    半導体装置の製造方法。
  16. 前記基板上に第2絶縁層を形成するステップと、
    前記第2絶縁層上に、前記第2絶縁層と異なる第3絶縁層を形成するステップと、
    前記第2絶縁層および前記第3絶縁層を開口して、前記パッド上に前記再配線層を形成するステップと
    を更に備える請求項15に記載の半導体装置の製造方法。
  17. 上面にパッドを有する基板の上方に、磁性体を形成するステップと、
    前記磁性体上に、第1絶縁層を形成するステップと、
    前記第1絶縁層上であって、前記磁性体の少なくとも一部の上方に重なるランド、およ び、前記パッドから前記ランドまで再配線層を形成するステップと、
    前記ランド上に、外部端子部を形成するステップと、
    前記基板上に第2絶縁層を形成するステップと、
    前記第2絶縁層上に、前記第2絶縁層と異なる第3絶縁層を形成するステップと、
    前記第2絶縁層および前記第3絶縁層を開口して、前記パッド上に前記再配線層を形成 するステップと、
    を備える、
    半導体装置の製造方法。
  18. 前記第1絶縁層上に複数の前記ランドを配置するステップを備え、
    上面視で、前記磁性体の少なくとも一部は、複数の前記ランドのうちの1つのみと重な る請求項15から17のいずれか一項に記載の半導体装置の製造方法。
  19. 集積回路が形成された半導体基板と、
    前記半導体基板に配置されたホール素子と、
    前記半導体基板の上方に配置された磁気収束板と、
    前記磁気収束板上に配置された第1絶縁層と、
    前記第1絶縁層上に配置されたランドと、
    前記半導体基板上に配置されたパッドと、
    前記パッドと前記ランドとを接続する再配線層と、
    前記ランド上に配置されたハンダボールと、を備え、
    上面視で、前記磁気収束板の少なくとも一部が、前記ランドと前記ハンダボールが接合 する接合領域と重なり、
    上面視で、前記磁気収束板の周囲に、前記ホール素子が配置される
    電子コンパス。
  20. 前記第1絶縁層上に配置された複数の前記ランドを備え、
    上面視で、前記磁気収束板の少なくとも一部は、複数の前記ランドのうちの1つのみと 重なる請求項19に記載の電子コンパス。
JP2016145719A 2016-07-25 2016-07-25 半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス Active JP6839938B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016145719A JP6839938B2 (ja) 2016-07-25 2016-07-25 半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス
KR1020160106201A KR101740865B1 (ko) 2016-07-25 2016-08-22 반도체 장치, 자기 검출 장치, 반도체 장치의 제조 방법 및 전자 컴퍼스
CN201621025805.2U CN206022431U (zh) 2016-07-25 2016-08-31 半导体装置、磁检测装置以及电子罗盘
CN201610795404.3A CN107658381A (zh) 2016-07-25 2016-08-31 半导体装置及其制造方法、磁检测装置、以及电子罗盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016145719A JP6839938B2 (ja) 2016-07-25 2016-07-25 半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス

Publications (2)

Publication Number Publication Date
JP2018017527A JP2018017527A (ja) 2018-02-01
JP6839938B2 true JP6839938B2 (ja) 2021-03-10

Family

ID=58257951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016145719A Active JP6839938B2 (ja) 2016-07-25 2016-07-25 半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス

Country Status (3)

Country Link
JP (1) JP6839938B2 (ja)
KR (1) KR101740865B1 (ja)
CN (2) CN107658381A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6839938B2 (ja) * 2016-07-25 2021-03-10 旭化成エレクトロニクス株式会社 半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス
CN107765196B (zh) * 2017-09-27 2019-04-05 东北大学 一种用于测量聚磁介质感应磁场的试验装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595139A (ja) * 1991-10-01 1993-04-16 Asahi Chem Ind Co Ltd ホール素子及びその製造法
JPH1051046A (ja) * 1996-08-05 1998-02-20 Asahi Kasei Denshi Kk 小型ホール素子
JP4402865B2 (ja) * 2002-07-22 2010-01-20 旭化成エレクトロニクス株式会社 磁電変換素子及びその作製方法
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
KR100780496B1 (ko) * 2004-03-24 2007-11-29 야마하 가부시키가이샤 반도체 장치, 자기 센서 및 자기 센서 유닛
JP4779606B2 (ja) 2005-11-29 2011-09-28 セイコーエプソン株式会社 電子基板、その製造方法および電子機器
US9076717B2 (en) * 2006-12-08 2015-07-07 Infineon Technologies Ag Semiconductor component comprising magnetic field sensor
JP5433849B2 (ja) * 2008-10-21 2014-03-05 旭化成エレクトロニクス株式会社 磁気センサ
EP2813860B1 (en) 2012-02-07 2017-10-18 Asahi Kasei Microdevices Corporation Magnetic sensor and magnetic detection method of the same
KR102116147B1 (ko) * 2014-03-06 2020-05-28 매그나칩 반도체 유한회사 매립형 마그네틱 센서
JP6301823B2 (ja) 2014-12-18 2018-03-28 アルプス電気株式会社 磁気検知装置
JP2016138774A (ja) * 2015-01-27 2016-08-04 旭化成エレクトロニクス株式会社 センサ装置およびセンサ装置の製造方法
JP6839938B2 (ja) * 2016-07-25 2021-03-10 旭化成エレクトロニクス株式会社 半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス

Also Published As

Publication number Publication date
CN107658381A (zh) 2018-02-02
CN206022431U (zh) 2017-03-15
JP2018017527A (ja) 2018-02-01
KR101740865B1 (ko) 2017-05-26

Similar Documents

Publication Publication Date Title
US11262385B2 (en) Systems and methods for integrated shielding in a current sensor
CN106133897B (zh) 包括重分布层上的堆叠管芯的集成器件
US20080169548A1 (en) Semiconductor package having a semiconductor chip in a substrate and method of fabricating the same
US9508701B2 (en) 3D device packaging using through-substrate pillars
JP5279180B2 (ja) 半導体装置
CN106898596A (zh) 半导体结构及其制造方法
US20110303993A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
CN106971997A (zh) 半导体结构及其制造方法
CN110021701A (zh) Stt-mram覆晶磁屏蔽及其制造方法
TW201351596A (zh) 可摺疊基板
TW202117969A (zh) 半導體裝置及其製造方法
US20090045475A1 (en) Double sided integrated processing and sensing chip
JP6839938B2 (ja) 半導体装置、磁気検出装置、半導体装置の製造方法および電子コンパス
US8907459B2 (en) Three-dimensional semiconductor integrated circuit device and method of fabricating the same
TW200917440A (en) Improvements relating to semiconductor packages
US10199345B2 (en) Method of fabricating substrate structure
CN110927638B (zh) 集成磁聚集器和连接
JP5433849B2 (ja) 磁気センサ
US20160079216A1 (en) Semiconductor device, and method for manufacturing semiconductor device
TW201436144A (zh) 結合基板通孔與金屬凸塊之半導體晶片結構及其製程方法
JP5539077B2 (ja) 半導体装置
JP2010073771A (ja) 半導体装置の実装構造
JP2019102651A (ja) 半導体装置および半導体装置の製造方法
JP2008227162A (ja) 半導体装置
US20230011941A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210216

R150 Certificate of patent or registration of utility model

Ref document number: 6839938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150