KR20060042353A

KR20060042353A - 음의 전압 공급회로

Info

Publication number: KR20060042353A
Application number: KR1020040090994A
Authority: KR
Inventors: 강상희; 최준기; 김용규
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-11-09
Filing date: 2004-11-09
Publication date: 2006-05-12
Also published as: US7282986B2; TW200627115A; KR100633332B1; TWI312915B; US20060097773A1

Abstract

본 발명은 동작하지 않을 때에는 전하를 펌핑하기 위해 동작하는 각 노드의 전압레벨을 이상적인 레벨로 리셋시켜 보다 안정적인 동작을 수행할 수 있는 음의 전압을 공급하는 회로를 제공하기 위한 것으로, 이를 위해 본 발명은 본 발명은 출력단으로 부터 제1 노드 또는 제2 노드로 전하를 펌핑함으로서 상기 출력단으로 음의 전압을 제공하는 전하펌핑부; 상기 제1 전하펌핑용 클럭신호에 대응하여 상기 출력단에서 상기 제1 노드로 전하가 펌핑될 수 있도록 하는 제1 전하펌핑 제어부; 상기 제2 전하펌핑 클럭신호에 대응하여 상기 출력단에서 상기 제2 노드로 전하가 펌핑될 수 있도록 하는 제2 전하펌핑 제어부; 상기 출력단으로 제공되는 음의 전압 레벨에 대응하여, 소정간격으로 교대로 클럭킹되는 제1 전하펌핑용 클럭신호와 제2 전하펌핑용 클럭신호를 제공하는 제어부; 및 상기 제1 전하펌핑용 클럭신호와 제2 전하펌핑용 클럭신호가 비활성화되는 타이밍에는 상기 전하펌핑부의 제1 노드와 제2 노드가 상기 음의 전압 레벨로 리셋되도록 제어하는 제1 리셋제어부를 구비하는 반도체 장치의 음의 전압 공급회로를 제공한다.

반도체, 발진기, 차지펌프, 저전압.

Description

음의 전압 공급회로{NEGATIVE VOLTAGE GENERATOR CIRCUIT}

도1은 종래기술에 의한 음의 전압을 출력하는 발진회로를 나타내는 블럭구성도.

도2는 도1에 도시된 차지 펌프를 나타내는 회로도.

도3은 도1에 도시된 음의 전압을 공급하는 공급회로의 동작을 나타내는 파형도.

도4는 본 발명의 바람직한 실시예에 따른 음의 전압을 출력하는 발진회로를 나타내는 블럭구성도.

도5a는 도4에 도시된 차지펌프를 구체적으로 나타내는 회로도.

도5b는 도4에 도시된 발진기를 나타내는 회로도.

도5c는 도4에 도시된 위상제어부를 나타내는 회로도.

도5d는 도4에 도시된 제1 리셋제어부를 나타내는 회로도.

도5e는 도4에 도시된 제2 리셋제어부를 나타내는 회로도.

도5f는 도4에 도시된 감지부를 나타내는 회로도.

도6은 도4에 도시된 음의 전압을 공급하는 공급회로의 동작을 나타내는 파형도.

* 도면의 주요부분에 대한 부호의 설명 *

I1 ~ I22 : 인버터

PM1 ~ PM17 : 피모스트랜지스터

NM1 ~ NM2 : 앤모스트랜지스터

ND1 ~ ND6 : 낸드게이트

NOR1 : 오어게이트

본 발명은 반도체 집적회로에 관한 것으로, 특히 반도체 집적회로에 음의 전압을 안정적으로 제공하기 위한 음의 전압 공급회로에 관한 것이다.

도1은 종래기술에 의한 음의 전압을 출력하는 발진회로를 나타내는 블럭구성도이다.

도1을 참조하여 종래기술에 의한 음이 전압을 출력하는 발진회로는 음의 전압 레벨을 감지하고, 그 결과에 대응하여 활성화되는 인에이블신호(OSC_EN)을 출력하는 감지부(10)와, 인에이블신호(OSC_EN)에 응답하여 발진된 클럭신호(OSC)를 출력하는 발진기(20)와, 클럭신호(OSC)를 입력받아 서로 위상이 반대이며 클럭킹되는 전압펌핑용 클럭신호(P1,P2)와, 전압펌핑용 클럭신호(P1,P2)와 각각 반대 위상을 가지는 전압펌핑용 스위치신호(G1,G2)를 출력하는 위상제어부(30)와, 전압펌핑용 클럭신호(P1,P2) 및 전압펌핑용 스위치신호(G1,G2)를 입력받아 전하를 펌핑함으로서 음의 전압(VBB)를 출력하는 차지펌프(40)를 구비한다.

도2는 도1에 도시된 차지 펌프를 나타내는 회로도이다.

도2를 참조하여 살펴보면, 차지펌프는 전압펌핑용 클럭신호(P1,P2)와, 전압펌핑용 스위치신호(G1,G2)를 각각 일측으로 입력받는 내개의 피모스트랜지스터로 만든 캐패시터(PM1 ~ PM4)와, 일측으로 음의 전압(VBB)을 공급하고, 타측은 제1 노드와 제2 노드에 각각 접속되며 서로의 게이트가 크로스커플된 앤모스트랜지스터(NM1,NM2)와, 앤모스트랜지스터(NM1,NM2)의 타측과 접지전압사이를 각각 접속하며 게이트는 각각 캐패시터의 타측에 접속된 피모스트랜지스터(PM5,PM6)를 구비한다.

노드(G1BOOT, G2BOOT)와 접지전압(VSS)사이에 연결된 모스트랜지스터(PM7,PM12)는 노드(G1BOOT, G2BOOT)의 전압을 일정범위로 유지되도록 하기 위한 클램핑역할을 하기 위한 것이다.

도3은 도1에 도시된 음의 전압을 출력하는 공급회로의 동작을 나타내는 파형도이다. 이하에서는 도1 내지 도3을 참조하여 종래기술에 의한 음의 전압을 출력하는 공급회로의 동작을 살펴본다.

감지부는 음의 전압레벨을 감지하여 일정한 레벨을 벗어나 낮아지면 인에이블신호(OSC_EN)를 활성화시켜 출력한다.

이어서 발진기는 인에이블신호(OSC_EN)가 활성화시켜 입력되면 발진동작을 시작하여 발진된 신호인 클럭신호(OSC)를 출력한다.

위상제어부에서는 클럭신호(OSC)를 입력받아 서로 위상이 반대를 가지며 클 럭킹되는 전압펌핑용 클럭신호(P1,P2)와, 전압펌핑용 클럭신호(P1,P2)와 각각 반대의 위상을 가지는 전압펌핑용 스위치신호(G1,G2)를 출력한다.

차지펌프는 전압펌핑용 클럭신호(P1,P2)와, 전압펌핑용 스위치신호(G1,G2)를 입력받아 출력단에서 접지전압 공급단으로 전하를 펌핑함으로서 음의 전압(VBB)를 출력한다.

감지부에서 출력되는 인에이블신호(OSC_EN)가 비활성화상태가 되면 더이상 차지펌프에서 출력단에서 접지전압으로 전하를 펌핑하지 않는다.

차지펌프의 동작을 자세히 살펴보면, 전압펌핑용 클럭신호(P1)에 의해 출력단에서 노드(P1BOOT)로 전하가 펌핑되고, 이어서 전압펌핑용 스위치신호(G1)에 의해 노드(P1BOOT)에서 접지전압(VSS) 공급단으로 이동된다.

다른 한편으로는 전압펌핑용 클럭신호(P2)에 의해 출력단에서 노드(P2BOOT)로 전하가 펌핑되고, 이어서 전압펌핑용 스위치신호(G2)에 의해 노드(P2BOOT)에서 접지전압(VSS) 공급단으로 이동된다.

위의 두가지 경로에 의해 전자가 교대로 펌핑됨으로서 음의 전압을 출력단으로 제공될 수 있는 것이다.

그런데, 동작시키기 위한 전원전압의 레벨이 점점 작아지고, 피모스트랜지스터(PM5,PM6)의 문턱전압 절대값이 커지면 노드(G1BOOT,G2,BOOT)의 레벨이 도3에 도시된 바와 같이 상승하게 된다. 이는 피모스트랜지스터(PM5,PM6)의 전하전달능력을 떨어뜨려 노드(P1BOOT,P2BOOT)에서 접지전압으로의 전하전달이 원할하게 되지않게 된다.

결국 이는 펌프의 구동력이 떨어지게 되므로 펌프의 크기가 커져야 하는 문제점이 발생하게 된다.

본 발명은 상기의 문제점을 해결하기위해 제안된 것으로, 동작하지 않을 때에는 전하를 펌핑하기 위해 동작하는 각 노드의 전압레벨을 이상적인 레벨로 리셋시켜, 전하를 펌핑하는 동작을 원한하게 하여 안정적으로 음의 전압을 공급하는 회로를 제공하기 위한 것이다.

본 발명은 출력단으로 부터 제1 노드 또는 제2 노드로 전하를 펌핑함으로서 상기 출력단으로 음의 전압을 제공하는 전하펌핑부; 상기 제1 전하펌핑용 클럭신호에 대응하여 상기 출력단에서 상기 제1 노드로 전하가 펌핑될 수 있도록 하는 제1 전하펌핑 제어부; 상기 제2 전하펌핑 클럭신호에 대응하여 상기 출력단에서 상기 제2 노드로 전하가 펌핑될 수 있도록 하는 제2 전하펌핑 제어부; 상기 출력단으로 제공되는 음의 전압 레벨에 대응하여, 소정간격으로 교대로 클럭킹되는 제1 전하펌핑용 클럭신호와 제2 전하펌핑용 클럭신호를 제공하는 제어부; 및 상기 제1 전하펌핑용 클럭신호와 제2 전하펌핑용 클럭신호가 비활성화되는 타이밍에는 상기 전하펌핑부의 제1 노드와 제2 노드가 상기 음의 전압 레벨로 리셋되도록 제어하는 제1 리셋제어부를 구비하는 반도체 장치의 음의 전압 공급회로를 제공한다.

또한, 본 발명은 접지전압보다 낮은 레벨의 음의 전압을 출력단을 통해 공급하기 위한 음이 전압 공급회로에 있어서, 상기 출력단으로 제공되는 음의 전압레벨을 감지하고 그에 대응하여 서로 바대의 위상을 가지며 클럭킹되는 제1 및 제2 전하펌핑신호와, 각각 상기 제1 및 제2 전하펌핑신호와 반대의 위상을 가지는 제1 및 제2 전하펌핑보조신호를 출력하는 제어부; 일측단이 출력단에 공통접속되고, 타측은 각각 상기 제1 노드와 제2 노드에 접속되며, 게이트가 서로의 타측에 크로스커플된 전하전달용 제1 및 제2 앤모스트랜지스터; 상기 제1 노드에 일측이 접속되며, 타측으로 상기 제1 전하펌핑신호를 입력받는 전하펌프용 제1 캐패시터; 상기 제2 노드에 일측이 접속되며, 타측으로 상기 제2 전하펌핑신호를 입력받는 전하펌프용 제2 캐패시터; 상기 제1 노드와 접지전압사이에 접속된 스위치용 제1 피모스트랜지스터; 상기 제2 노드와 접지전압사이에 접속된 스위치용 제2 피모스트랜지스터; 상기 제1 피모스트랜지스터의 게이트에 일측이 접속되며, 상기 제1 전하펌핑보조신호를 입력받는 전하펌프용 제3 캐패시터; 상기 제2 피모스트랜지스터의 게이트에 일측이 접속되며, 상기 제2 전하펌핑용 보조신호를 입력받는 전하펌프용 제4 캐패시터; 및 상기 제1 및 제2 전하펌핑신호와, 상기 제1 및 제2 전하펌핑보조신호가 비활성화되는 타이밍에는 상기 제1 및 제2 캐패시터의 일측에는 접지전압레벨로 리셋시키고 타측에는 음의 전압레벨로 리셋시키며, 상기 제3 및 제4 캐패시터의 일측에는 전원전압 레벨로 리셋시키고 타측에는 접지전압 레벨로 리셋시키는 리셋제어부를 구비하는 반도체 장치의 음의 전압 공급회로를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도4는 본 발명의 바람직한 실시예에 따른 음의 전압을 출력하는 발진회로를 나타내는 블럭구성도이다.

먼저 도4를 참조하여 살펴보면, 본 실시예에 따른 음의 전압을 출력하는 공급회로는 크게 제어부(1000)와 차지펌프로 나누어지는데, 제어부(1000)는 음의 전압을 감지하여 인에이블신호(OSC_EN)를 출력하기 위한 감지부(100)와, 인에이블신호(OSC_EN)에 응답하여 발진동작을 하여 클럭신호(OSC)를 출력하는 발진기(200)와, 클럭신호(OSC)를 입력받아 서로 반대의 위상을 가지며 클럭킹되는 제1 및 제2 전하펌핑용 클럭신호(P1,P2)와, 각각 제1 및 제2 전하펌핑용 클럭신호(P1,P2)와 반대의 위상을 가지는 제1 및 제2 전하펌핑용 스위치신호(G1,G2)를 출력하는 위상제어부(300)를 구비한다.

또한, 본 실시예에 따른 음의 전압을 출력하는 공급회로는 인에이블신호(OSC_EN)에 응답하여 위상제어부(300)으로 부터 전달되는 제1 및 제2 전하펌핑용 클럭신호(P1,P2)와 제1 및 제2 전하펌핑용 스위치신호(G1,G2)를 버퍼링하여 출력(P1D,P2D,G1D, G2D)하되, 인에이블신호(OSC_EN)가 비활성화상태로 입력되면, 제1 및 제2 전하펌핑용 클럭신호(P1D, P2D)는 접지전압(VSS) 레벨로, 제1 및 제2 전하펌핑용 스위치신호(G1D, G2D)는 전원전압레벨로 유지시키기 위한 제2 리셋제어부(400)와,인에이블신호(OSC_EN)가 비활성화상태로 입력되면, 차지펌프(600)의 각 노 드인 제1 노드(P1BOOT)와, 제2 노드(P2BOOT)는 음의 전압(VBB) 레벨로 유지시켜 주고, 노드(G1BOOT,G2BOOT)는 접지전압(VSS) 레벨로 유지시켜 주는 제1 리셋제어부(500)와, 차지를 펌핑함으로서 출력단으로 음의 전압을 출력하는 차지펌프(600)을 구비한다.

도5a는 도4에 도시된 차지 펌프를 구체적으로 나타내는 회로도이다.

도5a를 참조하여 살펴보면, 차지펌프는 출력단(OUT)으로부터 제1 노드(P1BOOT) 또는 제2 노드(P2BOOT)로 전하를 펌핑함으로서 출력단(OUT)으로 음의 전압을 제공하는 전하펌핑부(610)와, 제1 전하펌핑용 클럭신호(P1D)에 대응하여 출력단(OUT)에서 제1 노드로 전하가 펌핑될 수 있도록 하는 제1 전하펌핑 제어부(620)와, 제2 전하펌핑 클럭신호(P2D)에 대응하여 출력단(OUT)에서 제2 노드(P2BOOT)로 전하가 펌핑될 수 있도록 하는 제2 전하펌핑 제어부(630)를 구비한다.

또한, 전하펌핑부(610)는 출력단으로부터 제1 노드 또는 제2 노드로 전하를 전달하기 위한 전하전달부(613)와, 제1 노드(P1BOOT)와 접지전압(VSS)을 스위칭하기 위한 제1 스위치부(611)와, 제2 노드(P2BOOT)와 접지전압을 스위칭하기 위한 제2 스위치부(612)를 구비한다.

또한 전하전달부(613)는 일측이 출력단(OUT)에 공통접속되고, 타측은 각각 제1 노드(P1BOOT)와 제2 노드(P2BOOT)에 접속되며, 게이트가 서로의 타측에 크로스커플된 전하전달용 제1 및 제2 앤모스트랜지스터(NM1,NM2)를 구비한다.

또한, 제1 스위치부(611)은 제1 전하펌핑 스위치제어부(620)에서 출력되는 신호를 게이트로 인가받고 제1 노드(P1BOOT)와 접지전압(VSS)에 각각 접속된 피모 스트랜지스터(PM5)를 구비한다.

또한, 제2 스위치부(612)는 제2 전하펌핑 스위치제어부(630)에서 출력되는 신호를 게이트로 인가받고 제2 노드(P2BOOT)와 접지전압(VSS)에 각각 접속된 피모스트랜지스터(PM6)를 구비한다.

결국, 인에이블신호(OSC_EN)가 비활성화됨으로서 비활성화되어 입력되는 제1 전하펌핑용 클럭신호(P1D)와 제2 전하펌핑용 클럭신호(P2D)의 비활성화구간에 제1 리셋제어부(500)는 피모스트랜지스터(PM5,PM6)의 게이트를 접지전압(VSS) 레벨로 리셋시키게 된다.

또한, 제1 전하펌핑 제어부(610)와 제2 전하펌핑 제어부(620)는 각각 제1 전하펌핑용 클럭신호(P1D)와 제2 전하펌핑용 클럭신호(P2D)를 일측으로 입력받고, 타측은 제1 노드(P1BOOT)와 제2 노드(P2BOOT)에 각각 접속된 제1 및 제2 캐패시터(PM1,PM2)를 구비한다.

또한, 차지펌프는 제어부(1000)에서 출력되며, 제1 전하펌핑용 클럭신호(P1D)와 반대 위상을 가지는 제1 전하펌핑용 스위치신호(G1D)를 입력받아 제1 스위치부(611)을 스위칭하기 위한 제1 전하펌핑 스위치제어부(640)와, 제어부(1000)에서 출력되며, 제2 전하펌핑용 클럭신호(P2D)와 반대 위상을 가지는 제2 전하펌핑용 스위치신호(G2D)를 입력받아 제2 스위치부(612)를 스위칭하기 위한 제3 전하펌핑 스위치제어부(650)를 더 구비한다.

제1 전하펌핑 스위치제어부(640)는 제1 전하펌핑용 스위치신호(G1D)를 일측으로 입력받고, 타측은 제1 노드(P1BOOT)에 접속된 캐패시터(PM2)와, 캐패시터 (PM2)의 타측 노드가 일정한 전압 범위를 유지할수 있도록 하기 위한 제1 클램핑회로(641)를 구비한다.

제1 클램핑회로(641)는 제1 노드(P1BOOT)와 접지전압(VSS) 사이에 접속되며, 게이트가 접지전압에 접속된 클램핑용 피모스트랜지스터(PM7)와, 일측이 접지전압(VSS)에 접속되며, 게이트가 타측에 접속되는 클램핑용 피모스트랜지스터(PM9)와, 일측이 피모스트랜지스터(PM9)의 타측에 접속되며, 타측과 게이트가 제1 노드(P1BOOT)에 접속되는 클램핌용 모스트랜지스터(PM8)를 구비한다.

제2 전하펌핑 스위치제어부(650)는 제2 전하펌핑용 스위치신호(G2D)를 일측으로 입력받고, 타측은 제2 노드(P2BOOT)에 접속된 캐패시터(PM4)와, 캐패시터(PM4)의 타측 노드가 일정한 전압 범위를 유지할 수 있도록 하기 위한 제2 클램핑회로(650)를 구비한다.

제2 클램핑회로(641)는 제1 노드(P2BOOT)와 접지전압(VSS) 사이에 접속되며, 게이트가 접지전압(VSS)에 접속된 클램핑용 피모스트랜지스터(PM10)와, 일측이 접지전압(VSS)에 접속되며, 게이트가 타측에 접속되는 클램핑용 피모스트랜지스터(PM12)와, 일측이 피모스트랜지스터(PM12)의 타측에 접속되며, 타측과 게이트가 제1 노드(P1BOOT)에 접속되는 클램핌용 모스트랜지스터(PM11)를 구비한다.

또한, 본 실시예에 따른 음의 전압을 출력하는 공급회로는 제1 전하펌핑용 클럭신호(P1D)와 제2 전하펌핑용 클럭신호(P2D)가 비활성화되는 타이밍에는 제1 및 제2 전하펌핑용 클럭신호(P1D,P2D)가 입력되는 제1 및 제2 전하펌핑 제어부(620,630)의 입력단과, 제1 및 제2 전하펌핑용 스위치신호(G1D,G2D)가 입력되는 제 1 및 제2 전하펌핑용 스위치제어부(640,650)의 입력단을 접지전압(VSS) 레벨로 리셋시키는 제2 리셋제어부(400)를 더 구비한다.

도5b는 도4에 도시된 발진기를 나타내는 회로도이다.

도5b를 참조하여 살펴보면, 발진기(200)는 인에이블 신호(OSC_EN)를 입력받는 낸드게이트(ND1)와, 앞단의 신호를 반전하여 전달하되, 최초 입력은 낸드게이트(ND1)의 출력을 입력받고, 최종 출력단의 신호는 낸드게이트(ND1)의 타측 입력으로 제공되는 직렬연결된 짝수개의 인버터(I3~ I8)와, 짝수개의 인버터(I3~ I8)중 홀수번째 인버터(I5)의 출력을 버퍼링하여 클럭신호(OSC)로 출력하는 제2 버퍼(I9,I10)를 구비한다.

도5c는 도4에 도시된 위상제어부를 나타내는 회로도이다.

도5c를 참조하여 살펴보면, 위상제어부(300)는 발진기(200)에서 출력되는 클럭신호(OSC)를 제1 소정시간 지연시키기 위한 딜레이1와, 딜레이1에 의해 지연된 클럭신호(OSC)를 제2 소정시간 지연시키기 위한 딜레이2와, 클럭신호(OSC)와 딜레이2에 의해 지연된 클럭신호를 각각 입력받아 출력하는 오어게이트(NOR1,I11)와, 클럭신호(OSC)와 딜레이2에 의해 지연된 클럭신호(OSC)를 각각 입력받아 출력하는 낸드게이트(ND2,I12,I13))와, 딜레이1의 출력을 반전하여 출력하는 인버터(I14)와,딜레이1의 출력을 버퍼링하여 출력하는 제3 버퍼(I15,I16)를 구비한다.

도5d는 도4에 도시된 제2 리셋제어부를 나타내는 회로도이다.

도5d를 참조하여 살펴보면, 제2 리셋제어부(400)는 위상제어부(300)에 구비된 오어게이트(NOR1,I11)에서 출력되는 신호와(G1), 감지부(100)에서 출력되는 인 에이블신호(OSC_EN)를 입력받아 제1 전하펌핑용 클럭신호(P1D)로 출력하는 앤드게이트(ND3,I17)와, 위상제어부(300)에 구비된 낸드게이트(ND2,I12,I13)에서 출력되는 신호(G2)와 감지부에서 출력되는 인에이블신호(OSC_EN)를 입력받아 제2 전하펌핑용 클럭신호(P2D)로 출력하는 앤드게이트(ND4,I18)와, 위상제어부(300)에 구비된 인버터(I14)에서 출력되는 신호와 감지부(100)에서 출력되는 인에이블신호(OSC_EN)를 입력받아 제1 전하펌핑용 스위치신호(G1D)로 출력하는 낸드게이트(ND5,I19,I20)와, 위상제어부(300)에 구비된 버퍼(I15,I16)에서 출력되는 신호와 감지부(100)에서 출력되는 인에이블신호(OSC_EN)를 입력받아 제2 전하펌핑용 스위치신호(G2D)로 출력하는 낸드게이트(ND6,I21I22)를 구비한다.

도5e는 도4에 도시된 제1 리셋제어부를 나타내는 회로도이다.

도5e를 참조하여 살펴보면, 제1 리셋제어부(400)는 전원전압(VDD)과 접지전압(VDD) 레벨로 입력되는 인에이블 신호(OSC_EN)의 레벨을 전원전압(VDD)과 음의 전압레벨(V)로 시프팅하는 다운레벨 시프터와, 전원전압(VDD)과 접지전압(VSS) 레벨로 입력되는 인에이블 신호(OSC_EN)의 레벨을 전원전압(VDD)보다 높은 고전압(VPP)과 접지전압(VSS) 레벨로 시프팅하는 업레벨 시프터와,다운레벨 시프터에 의해 시프팅된 인에이블 신호(OSC_EN)에 응답하여 일측으로 전달되는 접지전압(VSS)을 타측에 접속된 제1 및 제2 피모스트랜지스터(PM5,PM6)의 게이트로 각각 출력하는 모스트랜지스터(P1,P2)와, 다운레벨 시프터에 의해 시프팅된 인에이블신호(OSC_EN)를 반전하여 출력하기 위한 인버터(I22)와, 인버터(I22)의 출력에 응답하여 일측으로 일벽되는 입력전압(전원전압-|음의전압| < 입력전압 < 전원전압)을 타 측으로 전달하기 위한 모스트랜지스터(P3)와, 업레벨 시프터에 의해 출력되는 신호를 일측으로 입력받는 캐패시터(P5)와, 캐패시터(P5)의 타측과 모스트랜지스터(P3)의 타측에 게이트 가 접속되어 일측으로 전달되는 음의전압(VBB)을 타측에 접속된 제1 노드(P1BOOT)와 제2 노드(P2BOOT)로 각각 출력하는 모스트랜지스터(P5,P6)를 구비한다.

도5f는 도4에 도시된 감지부를 나타내는 회로도이다.

도5f를 참조하여 살펴보면, 감지부(100)는 접지전압(VSS)을 게이트로 입력받고, 일측은 전원전압(VDD)에 접속된 모스트랜지스터(P1)와, 음의 전압(VBB)을 게이트로 입력받고, 일측은 전원전압(VDD)에 접속된 모스트랜지스터(P2)와, 모스트랜지스터(P1,P2)의 공통 타측에 입력단이 접속되며, 출력단으로 인에이블신호(OSCE_EN)를 공급하는 버퍼(I1,I2)를 구비한다.

도6은 도4에 도시된 음의 전압을 공급하는 공급회로의 동작을 나타내는 파형도이다. 이하에서는 도4 내지 도6을 참조하여 본 실시예에 따른 음의 전압을 공급하는 공급회로의 동작을 살펴본다.

감지부(100)는 음의 전압레벨을 감지하여 일정한 레벨을 벗어나 낮아지면 인에이블신호(OSC_EN)를 활성화시켜 출력한다.

이어서 발진기(200)는 인에이블신호(OSC_EN)가 활성화시켜 입력되면 발진동작을 시작하여 발진된 신호인 클럭신호(OSC)를 출력한다.

위상제어부(300)에서는 클럭신호(OSC)를 입력받아 서로 위상이 반대를 가지며 클럭킹되는 전압펌핑용 클럭신호(P1,P2)와, 전압펌핑용 클럭신호(P1,P2)와 각각 반대의 위상을 가지는 전압펌핑용 스위치신호(G1,G2)를 출력한다.

제2 리셋제어부(400)는 인에이블신호(OSC_EN)가 활성화되어 입력되는 동안에는 전압펌핑용 클럭신호(P1,P2)와, 전압펌핑용 스위치신호(G1,G2)를 버퍼링하여 출력하고, 인에이블신호(OSC_EN)가 비활성화되어 입력되는 경우에는 전압펌핑용 클럭신호(P1D,P2D)는 접지전압(VSS)레벨로 리셋시켜 출력하고, 전압펌핑용 스위치신호(G1,G2)는 전원전압(VDD) 레벨로 리셋시켜 출력한다.

차지펌프의 동작을 자세히 살펴보면, 전압펌핑용 클럭신호(P1D)에 의해 출력단에서 노드(P1BOOT)로 전하가 펌핑되고, 이어서 전압펌핑용 스위치신호(G1D)에 의해 노드(P1BOOT)에서 접지전압(VSS) 공급단으로 이동된다.

다른 한편으로는 전압펌핑용 클럭신호(P2D)에 의해 출력단에서 노드(P2BOOT)로 전하가 펌핑되고, 이어서 전압펌핑용 스위치신호(G2D)에 의해 노드(P2BOOT)에서 접지전압(VSS) 공급단으로 이동된다.

제1 리셋제어부(500)는 인에이블신호(OSC_EN)이 활성화되어 입력되는타이밍 에는 동작을 하지 않으나, 인에이블신호(OSC_EN)가 비활성화되어 입력되는 구간동안에는 노드(P1BOOT,P2BOOT)는 음의 전압(VBB) 레벨로 리셋시키고, 노드(G1BOOT,G2BOOT)는 접지전압(VSS) 레벨로 리셋시키게 된다.

종래에는 노드(G1BOOT,G2BOOT)는 차지펌프가 동작하지 않을 때에는 플로팅상태로 두었기 때문에 점점 전압레벨이 상승하여 차지펌프의 동작이 점점 열화되었다.

그러나, 본 실시예에 따른 음의 전압레벨 공급회로는 전하펌프가 동잘하지 않을 때에는 노드(G1BOOT,G2BOOT)의 전압레벨을 접지전압 레벨로 리셋시키기 때문에 노드(G1BOOT,G2BOOT)의 전압레벨이 상승되는 문제점을 발생하지 않는다.

즉, 음의 전압을 공급하는 동작을 하지 않는 동안, 전하를 펌핑하지 않는 동안에는 전하펌프를 구성하는 회로중 펌핑을 하기 위한 캐패시터(PM1~PM4)의 양단에 최적의 전압으로 리셋시켜 다음의 전하펌핑 동작시 최적으로 동작할 수 있도록 하는 것이다.

스위치 역할을 하는 피모스트랜지스터(PM5,PM6)의 게이트단을 최대한 낮게 유지할 수록 전하를 펌핑하는 동작이 유리한데 본 실시예에서는 접지전압 레벨로 리셋시키는 것이다.

제1 리셋제어부의 동작을 자세히 살펴보면, 인에이블신호(OSC_EN)가 하이레벨로 활성화되어 출력되는 동안에는 다운레벨시프터는 전원전압레벨을 가지는 신호를 피모스트랜지스터(P1,P2)로 출력하여 턴온프상태로 유지시킨다.

또한, 업레벨시프터는 인에이블신호(OSC_EN)가 하이레벨로 활성화되어 출력 되는 동안에 전원전압 레벨로 입력되는 인에이블신호(OSC_EN)의 레벨을 고전압(VPP)로 업시켜 출력시킨다. 이 때 고전압 레벨은 도5d에 도시된 바와 같다.따라서 피모스트랜지스터(P5,P6)는 턴온프상태를 유지하게 된다.

인에이블신호(OSC_EN)가 하이레벨에서 로우레벨로 비활성화되어 입력되면 다운레벨시프터에서 접지전압 레벨로 입력되는 인에이블신호(OSC_EN)를 이용하여 저전압(VBB)레벨로 다운시켜 출력한다.

따라서 피모스트랜지스터(P1,P2)는 턴온되어 일측으로 공급되는 접지전압을 타측으로 제공하게 되고, 이 때 출력되는 신호가 전하펌핑용 스위치신호(G1BOOT,G2BOOT)가 된다.

한편 업레벨시프터는 인에이블신호(OSC_EN)가 하이레벨에서 로우레벨로 비활성화되어 입력되면, 고전압으로 출력되던 신호를 접지전압으로 출력하게 되고, 그로 인해 피모스트랜지스터(P5,P6)는 턴온상태가 되어 일측으로 공급되는 음의 저전압(VBB)을 타측으로 제공하게 되고, 이 때 출력되는 신호가 전하펌핑용 클럭신호(P1BOOT,P2BOOT)가 된다.

인에이블신호(OSC_EN)가 하이레벨로 활성화되는 구간에서는 피모스트랜지스터를 안정적으로 턴오프시키기 위해 인버터(I22)와, 피모스트내지스터(P3)가 구비되는데, 다운레벨시프터에서 출력되는 전원전압레벨의 신호를 입력받게 되면 피모스트랜지스터(P3)가 턴온되는데, 그로 인해 피모스트랜지스터(P5,P6)의 게이트는 항상 일정한 레벨의 전압(VINT)이 인가되어 안정적으로 턴오프상태를 유지할 수 있게 된다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해 제공되는 음의 전압을 공급하는 회로는 음의 전압을 공급하기 위해 전하를 펌핑하는 동작을 하지 않는 타이밍에 각 중요노드를 최적의 상태로 리셋시킴으로서, 전하를 펌핑하는 동작을 수행할 때 보다 효과적으로 펌핑동작을 할 수 있어 안정적으로 음의 전압을 공급할 수 있다.

또한, 보다 효과적으로 펌핑동작을 수행함으로서 음의 전압을 안정적으로 출력할수 있어 종래보다 펌핑할 수 있는 능력을 줄여도 된다. 따라서 전체적으로 음의 전압을 공급하는 회로의 회로면적을 줄일 수 있다.

Claims

출력단으로 부터 제1 노드 또는 제2 노드로 전하를 펌핑함으로서 상기 출력단으로 음의 전압을 제공하는 전하펌핑부;

상기 제1 전하펌핑용 클럭신호에 대응하여 상기 출력단에서 상기 제1 노드로 전하가 펌핑될 수 있도록 하는 제1 전하펌핑 제어부;

상기 제2 전하펌핑 클럭신호에 대응하여 상기 출력단에서 상기 제2 노드로 전하가 펌핑될 수 있도록 하는 제2 전하펌핑 제어부;

상기 출력단으로 제공되는 음의 전압 레벨에 대응하여, 소정간격으로 교대로 클럭킹되는 제1 전하펌핑용 클럭신호와 제2 전하펌핑용 클럭신호를 제공하는 제어부; 및

상기 제1 전하펌핑용 클럭신호와 제2 전하펌핑용 클럭신호가 비활성화되는 타이밍에는 상기 전하펌핑부의 제1 노드와 제2 노드가 상기 음의 전압 레벨로 리셋되도록 제어하는 제1 리셋제어부

를 구비하는 반도체 장치의 음의 전압 공급회로.
제 1 항에 있어서,

상기 전하펌핑부는

출력단으로부터 제1 노드 또는 제2 노드로 전하를 전달하기 위한 전하전달 부;

상기 제1 노드와 접지전압을 스위칭하기 위한 제1 스위칭수단; 및

상기 제2 노드와 접지전압을 스위칭하기 위한 제2 스위치수단를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 2 항에 있어서,

상기 제어부에서 출력되며, 상기 제1 전하펌핑용 클럭신호와 반대 위상을 가지는 제1 전하펌핑용 스위치신호를 입력받아 상기 제1 스위치수단을 스위칭하기 위한 제1 전하펌핑 스위치제어부와,

상기 제어부에서 출력되며, 상기 제2 전하펌핑용 클럭신호와 반대 위상을 가지는 제2 전하펌핑용 스위치신호를 입력받아 상기 제2 스위치수단을 스위칭하기 위한 제3 전하펌핑 스위치제어부를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 3 항에 있어서,

상기 제1 스위칭수단은

상기 제1 전하펌핑 스위치제어부에서 출력되는 신호를 게이트로 인가받고 상기 제1 노드와 상기 접지전압에 각각 접속된 제1 피모스트랜지스터인 것을 특징으 로 하는 반도체 장치의 음의 전압 공급회로.
제 4 항에 있어서,

상기 제2 스위칭수단은

상기 제2 전하펌핑 스위치제어부에서 출력되는 신호를 게이트로 인가받고 상기 제2 노드와 상기 접지전압에 각각 접속된 제2 피모스트랜지스터인 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 5 항에 있어서,

상기 제1 전하펌핑용 클럭신호와 제2 전하펌핑용 클럭신호가 비활성화되는 타이밍에 상기 제1 리셋제어부는 상기 제1 및 제2 피모스트랜지스터의 게이트를 상기 접지전압레벨로 리셋시키는 것을 특징으로 하는 음의 전압 공급회로.
제 6 항에 있어서,

상기 제1 전하펌핑용 클럭신호와 상기 제2 전하펌핑용 클럭신호가 비활성화되는 타이밍에는 상기 제1 및 제2 전하펌핑용 클럭신호가 입력되는 상기 제1 및 제2 전하펌핑 제어부의 입력단과, 상기 제1 및 제2 전하펌핑용 스위치신호가 입력되 는 제1 및 제2 전하펌핑용 스위치제어부의 입력단을 상기 접지전압레벨로 리셋시키는 제2 리셋제어부를 더 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 7 항에 있어서,

상기 제어부는

상기 출력단을 통해 제공되는 음의 전압레벨을 감지하고, 그에 대응하여 인에이블신호를 출력하는 감지부;

상기 인에이블 신호에 응답하여 클럭신호를 발진하는 발진기;

상기 클럭신호에 응답하여 서로 반대의 위상을 가지는 상기 제1 전하펌핑용 클럭신호와 상기 제2 전하펌핑용 클럭신호를 출력하는 위상제어부를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 8 항에 있어서,

상기 제1 리셋제어부는

전원전압과 접지전압 레벨로 입력되는 상기 인에이블 신호의 레벨을 전원전압과 상기 음의 전압레벨로 시프팅하는 다운레벨 시프터;

전원전압과 접지전압 레벨로 입력되는 상기 인에이블 신호의 레벨을 상기 전 원전압보다 높은 고전압과 상기 접지전압 레벨로 시프팅하는 업레벨 시프터;

다운레벨 시프터에 의해 시프팅된 인에이블 신호에 응답하여 일측으로 전달되는 접지전압을 타측에 접속된 제1 및 제2 피모스트랜지스터의 게이트로 각각 출력하는 제1 및 제2 모스트랜지스터;

상기 다운레벨 시프터에 의해 시프팅된 인에이블신호를 반전하여 출력하기위한 인버터;

상기 인버터의 출력에 응답하여 일측으로 일벽되는 입력전압(전원전압-|음의전압| < 입력전압 < 전원전압)을 타측으로 전달하기 위한 제3 모스트랜지스터;

상기 업레벨 시프터에 의해 출력되는 신호를 일측으로 입력받는 캐패시터; 및

상기 캐패시터의 타측과 상기 제3 모스트랜지스터의 타측에 게이트 접속되어 일측으로 전달되는 상기 음의전압을 타측에 접속된 상기 제1 노드와 제2 노드로 각각 출력하는 제4 및 제5 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 9 항에 있어서,

상기 감지부는

상기 접지전압을 게이트로 입력받고, 일측은 상기 전원전압에 접속된 제6 모스트랜지스터;

상기 음의 전압을 게이트로 입력받고, 일측은 상기 전원전압에 접속된 제7 모스트랜지스터; 및

상기 제6 및 제7 모스트랜지스터의 공통 타측에 입력단이 접속되며, 출력단으로 상기 인에이블신호를 공급하는 제1 버퍼를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 10 항에 있어서,

상기 발진기는

상기 인에이블 신호를 일측으로 입력받는 제1 낸드게이트;

앞단의 신호를 반전하여 전달하되, 최초 입력은 상기 낸드게이트의 출력을 입력받고, 최종 출력단의 신호는 상기 낸드게이트의 타측 입력으로 제공되는 직렬연결된 짝수개의 제1 인버터; 및

상기 짝수개의 인버터중 홀수번째 인버터의 출력을 버퍼링하여 상기 클럭신호로 출력하는 제2 버퍼를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 11 항에 있어서,

상기 위상제어부는

상기 발진기에서 출력되는 클럭신호를 제1 소정시간 지연시키기 위한 제1 딜레이;

상기 제1 딜레이에 의해 지연된 클럭신호를 제2 소정시간 지연시키기 위한 제2 딜레이;

상기 클럭신호와 상기 제2 딜레이에 의해 지연된 클럭신호를 각각 입력받아 출력하는 오어게이트;

상기 클럭신호와 상기 제2 딜레이에 의해 지연된 클럭신호를 각각 입력받아 출력하는 제2 낸드게이트;

상기 제1 딜레이의 출력을 반전하여 출력하는 제2 인버터; 및

상기 제1 딜레이의 출력을 버퍼링하여 출력하는 제3 버퍼를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 12 항에 있어서,

상기 제2 리셋제어부는

상기 위상제어부에 구비된 오어게이트에서 출력되는 신호와, 상기 감지부에서 출력되는 인에이블신호를 입력받아 상기 제1 전하펌핑용 클럭신호로 출력하는 제1 앤드게이트;

상기 위상제어부에 구비된 제2 낸드게이트에서 출력되는 신호와 상기 감지부에서 출력되는 인에이블신호를 입력받아 상기 제2 전하펌핑용 클럭신호로 출력하는 제2 앤드게이트;

상기 위상제어부에 구비된 제2 인버터에서 출력되는 신호와 상기 감지부에서 출력되는 인에이블신호를 입력받아 상기 제1 전하펌핑용 스위치신호로 출력하는 제3 낸드게이트; 및

상기 위상제어부에 구비된 제3 버퍼에서 출력되는 신호와 상기 감지부에서 출력되는 인에이블신호를 입력받아 상기 제2 전하펌핑용 스위치신호로 출력하는 제4 낸드게이트를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 13 항에 있어서,

상기 제1 전하펌핑 제어부와 상기 제2 전하펌핑 제어부는 각각 상기 제1 전하펌핑용 클럭신호와 상기 제2 전하펌핑용 클럭신호를 일측으로 입력받고, 타측은 상기 제1 노드와 제2 노드에 각각 접속된 제1 및 제2 캐패시터를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 14 항에 있어서,

상기 제1 전하펌핑 스위치제어부는

상기 제1 전하펌핑용 스위치신호를 일측으로 입력받고, 타측은 상기 제1 노드에 접속된 제3 캐패시터; 및

상기 제3 캐패시터의 타측 노드가 일정한 전압 범위를 유지할수 있도록 하기 위한 제1 클램핑회로를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 14 항에 있어서,

상기 제1 클램핑회로는

상기 제1 노드와 접지전압 사이에 접속되며, 게이트가 접지전압에 접속된 클램핑용 제1 피모스트랜지스터;

일측이 상기 접지전압에 접속되며, 게이트가 타측에 접속되는 클램핑용 제2 피모스트랜지스터; 및

일측이 상기 제2 피모스트랜지스터의 타측에 접속되며, 타측과 게이트가 상기 제1 노드에 접속되는 클램핌용 제3 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 16 항에 있어서,

상기 제2 전하펌핑 스위치제어부는

상기 제2 전하펌핑용 스위치신호를 일측으로 입력받고, 타측은 상기 제2 노드에 접속된 제4 캐패시터; 및

상기 제4 캐패시터의 타측 노드가 일정한 전압 범위를 유지할 수 있도록 하기 위한 제2 클램핑회로를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 14 항에 있어서,

상기 제2 클램핑회로는

상기 제2 노드와 접지전압 사이에 접속되며, 게이트가 접지전압에 접속된 클램핑용 제4 피모스트랜지스터;

일측이 상기 접지전압에 접속되며, 게이트가 타측에 접속되는 클램핑용 제5 피모스트랜지스터; 및

일측이 상기 제5 피모스트랜지스터의 타측에 접속되며, 타측과 게이트가 상기 제1 노드에 접속되는 클램핌용 제6 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 음의 전압 공급회로.
제 18 항에 있어서,

상기 전하전달부는

일측이 상기 출력단에 공통접속되고, 타측은 각각 상기 제1 노드와 제2 노드에 접속되며, 게이트가 서로의 타측에 크로스커플된 전하전달용 제1 및 제2 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 음의 저압 공급회로.
접지전압보다 낮은 레벨의 음의 전압을 출력단을 통해 공급하기 위한 음이 전압 공급회로에 있어서,

상기 출력단으로 제공되는 음의 전압레벨을 감지하고 그에 대응하여 서로 바대의 위상을 가지며 클럭킹되는 제1 및 제2 전하펌핑신호와, 각각 상기 제1 및 제2 전하펌핑신호와 반대의 위상을 가지는 제1 및 제2 전하펌핑보조신호를 출력하는 제어부;

일측단이 출력단에 공통접속되고, 타측은 각각 상기 제1 노드와 제2 노드에 접속되며, 게이트가 서로의 타측에 크로스커플된 전하전달용 제1 및 제2 앤모스트랜지스터;

상기 제1 노드에 일측이 접속되며, 타측으로 상기 제1 전하펌핑신호를 입력받는 전하펌프용 제1 캐패시터;

상기 제2 노드에 일측이 접속되며, 타측으로 상기 제2 전하펌핑신호를 입력받는 전하펌프용 제2 캐패시터;

상기 제1 노드와 접지전압사이에 접속된 스위치용 제1 피모스트랜지스터;

상기 제2 노드와 접지전압사이에 접속된 스위치용 제2 피모스트랜지스터;

상기 제1 피모스트랜지스터의 게이트에 일측이 접속되며, 상기 제1 전하펌핑보조신호를 입력받는 전하펌프용 제3 캐패시터;

상기 제2 피모스트랜지스터의 게이트에 일측이 접속되며, 상기 제2 전하펌핑용 보조신호를 입력받는 전하펌프용 제4 캐패시터; 및

상기 제1 및 제2 전하펌핑신호와, 상기 제1 및 제2 전하펌핑보조신호가 비활성화되는 타이밍에는 상기 제1 및 제2 캐패시터의 일측에는 접지전압레벨로 리셋시키고 타측에는 음의 전압레벨로 리셋시키며, 상기 제3 및 제4 캐패시터의 일측에는 전원전압 레벨로 리셋시키고 타측에는 접지전압 레벨로 리셋시키는 리셋제어부

를 구비하는 반도체 장치의 음의 전압 공급회로.