TWI312915B - Negative voltage generator circuit - Google Patents

Negative voltage generator circuit Download PDF

Info

Publication number
TWI312915B
TWI312915B TW094123637A TW94123637A TWI312915B TW I312915 B TWI312915 B TW I312915B TW 094123637 A TW094123637 A TW 094123637A TW 94123637 A TW94123637 A TW 94123637A TW I312915 B TWI312915 B TW I312915B
Authority
TW
Taiwan
Prior art keywords
pumping
terminal
signal
node
switching
Prior art date
Application number
TW094123637A
Other languages
English (en)
Other versions
TW200627115A (en
Inventor
Sang-Hee Kang
Jun-Gi Choi
Yong-Kyu Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200627115A publication Critical patent/TW200627115A/zh
Application granted granted Critical
Publication of TWI312915B publication Critical patent/TWI312915B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Description

1312915 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體積體電路（ic);且尤其關於一 種可靠提供半導體積體電路（1C)一負電壓之負電壓產生電 路。 【先前技術】 一半導體積體電路（1C)中利用一負電壓。因此，該半導 體1C中包含一種用以可靠提供負電壓之内部電壓產生電 路。 圖1係用以出示一種輸出一負電壓VBB之傳統產生電路 的一方塊圖。 如所示，傳統之產生電路包括一感測器10、振盪器2〇、 一相位控制器30和一電荷抽送器40。 感測器10感測負電壓VBB之位準，以便輸出根據一感測 結果所啟動的一致能信號0SC_EN。振盪器2〇輸出時脈信號 OSC1和OSC2 ’以響應致能信號0SC_EN。相位控制器3〇接 收時脈信號OSC1和OSC2,藉此輸出相位彼此相反之電子電 荷抽送時脈信號…和！^及電子電荷抽送切換信號⑴和 G2。此處，電子電荷抽送切換信號G1和G2分別具有與電子 電荷抽送時脈㈣相反之相位。再者，電荷抽送器 4〇輸出負電壓VBB，以響應電子電荷抽送時脈信號 及電子電荷抽送切換信號G1和G2。 圖2係用以出示圖丄所示之電荷抽送器4〇的一示意電路 103068.doc 1312915 如所示，電荷抽送器4〇包括第一至第四電容器PMl、 PM2、PM3和PM4及第一和第二NMOS電晶體NM1和NM2。 具備PMOS電晶體之第一至第四電容器PMl、PM2、PM3和 PM4接收電子電荷抽送時脈信號P1和P2及電子電荷抽送切 換信號G1和G2。詳述之，第一電容器PM1和第三電容器PM3 分別接收電子電荷抽送時脈信號P1和P2 ;而且第二電容器 PM2和第四電容器PM4分別接收電子電荷抽送切換信號G1 和G2。其間，其閘彼此交又耦合之第一和第二NMOS電晶 體NM1和NM2透過其第一終端提供負電壓VBB ;而且第一 和第二NMOS電晶體NM1和NM2其個別之第二終端分別耦 合至節點P1B00T和P2B00T。 再者，電荷抽送器40包括其閘分別耦合至第二電容器 PM2和第四電容器PM4之第二終端的第一和第二PMOS電 晶體PM5和PM6以及連接於一第三和第四節點G1BOOT和 G2BOOT與一接地電壓VSS間之第三至第八PMOS電晶體 PM7、PM8、PM9、PM10、PM11 和 PM12。第一和第二 PMOS 電晶體PM5和PM6耦合於第一和第二NMOS電晶體NM.1和 NM2之第二終端與接地電壓VSS之間。其他六個PMOS電晶 體PM7、PM8、PM9、PM10、PM11和PM12用以鉗住第三和 第四節點G1BOOT和G2BOOT之電壓；亦即，第三至第八 PMOS 電晶體 PM7、PM8、PM9、PM10、PM11 和 PM12使第 三和第四節點G1BOOT和G2BOOT之電壓保持在一預定範 圍中的一數值。 圖3係用以出示圖1所示之輸出一負電壓VBB之產生電路 103068.doc 1312915 其一作業的一波形。 其後，參照圖1至3解釋用以輸出負電壓VBB之產生電路 的作業。 感測器10感測負電壓VBB的一位準，藉此在該位準變成 低於預定範圍的一最小值之情況下輸出致能信號〇sc_en。 然後，於接收啟動之致能信號0SC 一 ，振盪器2〇開始 振盪作業’以便輸出振盪時脈信號〇scl和〇SC2。 相位控制器30接收時脈信號0SC丨和〇SC2，以便輸出相位 彼此相反之電子電荷抽送時脈信號p丨和？2及電子電荷抽送 切換信號G1和G2。此處，電子電荷抽送切換信號〇1和^2 分別具有與電子電荷抽送時脈信號ρι* p2相反之相位。 電荷抽送器40藉由抽送電子電荷並將電子電荷從其一輸 出電壓終端傳輸至接地電壓終端而輪出負電壓vbb，以響 應電子電荷抽送時脈信號PyDP2及電子電荷抽送切換信號 G1和G2。如果從感測器10輸出之致能信號〇% en變成不° 活動’則電荷抽送器40停止抽送作業而且不將電子電荷傳 輪至接地電壓終端。 »更近看電荷抽送器40之作業，電子電荷被抽送而且從電 荷抽送器40之輸出終端轉移至節點ρΐΒ〇〇τ，以響應電子電 荷抽送時脈信號PU後從節點Ρ1Β(χ)τ#至接地電壓終 端’以響應電子電荷抽送切換信號G1。 其間，電子電荷被抽送而且從電荷抽送4〇之輸出終端轉 移至節點Ρ2ΒΟΟΤ，以響應電子電荷抽送時脈信號…然後 從節點Ρ則ΟΤ移至接地電壓終端，以響應電子電荷抽:切 103068.doc 1312915 換信號G2。 藉由透過上述兩種方法抽送電子電荷，負電壓vbb得以 提供給電荷抽送器40之輸出終端。
然而，如果作業電壓的一位準變小’而且PM〇s電晶體 PM5和PM6的一絕對門限電壓值變大，則如圖3所示，第三 和第四節點G1BOOT和G2BOOT之位準上升。因此，pM〇s 電晶體PM5和PM6其用以傳輸電子電荷的一能力降低；然後 從節點P1BOOT和P2BOOT至接地電壓vss的一電子電荷傳 輸不會穩定作業。 由於上述原因，一電荷抽送器的一驅動力變弱。因此， 不可避免地，該抽送器之大小應更大，以便解決上述問題。 【發明内容】 因此’本發明的-目的為：提供—種可#提供半導體積 體電路（1C)一負電壓之負電壓產生電路。 根據本發明的-方面，其中提供—種負㈣產生電路， 包括：藉由將-電子電荷從—輪出終端抽送至—第一節點 與-第二節點之一而提供該輸出終端—負電壓的一電子電 荷抽送裝置，·用以控制將電子電荷從該輸出終端抽送至該 第-節點以響應-第—抽送時脈信號的—第—抽送控制裝 置，用以㈣將電子電荷從該輸出終端抽送至該第二節點 提二ΐ 時脈W的一第二抦送控制裝置;用以 :供第-蝴脈信號和第二抽送時脈信號的一控制裝 置’其中弟一抽送時脈作骑知楚 σ第一抽送時脈信號係於每一 預疋區間交㈣時以應提供給該輸^端之貞電壓的— 103068.doc 1312915 位準，以及當第一抽送時脈信號和第二抽送時脈信號不啟 動時將該電子電荷抽送裝置之第一節點和第二節點重置為 負電壓之位準的—第一重置控制裝置。 根據本發明的—另一方面，其中提供一半導體裝置的一 負電壓產生電路，用以透過一輸出終端產生具有低於一接 地電壓其一位準的一負電壓，其包括：用以感測透過該輸 出^端提供之負電壓的一位準並且輸出第一和第二抽送時 鲁 1信號及第-和第二抽送切換信號的—控制裝置其中第 抽送時脈k號和第二抽送時脈信號具有彼此相反之相 位，而且第一和第二抽送切換信號分別具有與第一和第二 抽送時脈信號相反之相位；其第一終端一起連接至該輸出 終端而且第二終端分別連接至該第一和第二節點、閘彼此 交又耦合之第一和第二NM0S電晶體；透過其第二終端接收 第一抽送時脈信號的一第一電容器，其中該第一電容器的 第一終端連接至該第一節點；透過其第二終端接收第二 馨抽送時脈信號的一第二電容器，其中該第二電容器的一第 一終端連接至該第二節點；連接於該第一節點與接地電壓 間的一第一切換PMOS電晶體；連接於該第二節點與接地電 壓間的一第二切換PM0S電晶體；透過其第二終端接收第一 抽送切換信號的一第三電容器，其中該第三電容器的—第 一終端連接至該第一切換PM0S電晶體的一閘，·透過其第二 終端接收第二抽送切換信號的一第四電容器，其中該第四 電容器的一第一終端連接至該第二切換pM〇s電晶體的— 閘；以及當第一和第二抽送時脈信號及第一和第二抽送切 103068.doc •10· 1312915 換信號不啟動時重置該第一、第二、第三、第四電容器之 端的-重置控制構件，其中該重置控制構件將該第二和 f-電容器之第一終端重置為接地電壓位準，而且將該第 -和第二電容器之第二終端重置為負電壓位準，而且該重 置：制構件進-步將該第三和第四電容器之第一終端重置 為一電力供應電壓位準，而且將該第三和第四電容器之第 二終端重置為接地電壓位準。 【實施方式】 、其後’將參照附圖而詳細說明根據本發明的—種用於一 半導體裝置十之負電壓產生器電路。 圖4係用以出示根據本發明其一較佳具體實施例的一種 輸出一負電壓VBB之產生電路的一方塊圖。 如所不’根據較佳具體實施例之用以輸出負電壓VBB的 產生電路具備一控制器1000和一電荷抽送器600。 控制器1000包括-感測器i 〇〇、一振盈器2〇〇和一相位控 制器300。感測器1〇〇用以感測負電遷vbb之位準，而且輸 出一致能信號OSCJEN。振盈器藉由執行—振靈作業而 輸出一時脈信號咖，以響應致能信號目位控制 器300接收時脈信號⑽，而且輸出相位彼此相反的一第一 電子電荷抽送時脈信號？1和一第二電子電荷抽送時脈信號 P2及-第一電子電荷抽送切換信號⑴和—第二電子電荷抽 送切換信號G2。此處，電子電荷抽送切換信號⑴和仍具有 分別與電子電荷抽送時脈信相反之相位。電荷抽 送器_藉由抽送電子電荷而將負電壓卿輸出至其輸出 I03068.doc 1312915 終端。 再者，根據較佳具體實施例之用以輸出負電壓VBB的產 生電路包括一重置控制器500和一抽送控制器400。抽送控 制器4〇〇輸出緩衝之電子電荷抽送時脈信號plD和P2D及電 子電荷抽送切換信號G1D和G2D，其來自由相位控制器300 所傳輸之電子電荷抽送時脈信號P1和P2及電子電荷抽送切 換信號G1和G2’以響應致能信號OSC—EN。 在致能信號〇sc_ENF啟動之情況下，抽送控制器400使 電子電荷抽送時脈信號和P2D成為一接地電壓位準 VSS,而且使電荷抽送切換信號G1D和G2D成為一正供應電 壓位準。同時，在致能信號〇SC_EN不啟動之情況下，重置 控制器500將電荷抽送器600之節點P1BOOT和P2BOOT的 一電壓保持在負電壓VBB位準，以及將第三和第四節點 G1BOOT和G2BOOT的一電壓保持在接地電壓VSS位準。 圖5A係用以說明圖4所示之感測器100的一示意電路圖。 如所示，感測器100係由第一和第二MOS電晶體P1和P2 及具備兩反相器11和12的一第一緩衝器組成。第一 MOS電 晶體P1透過其閘接收接地電壓VSS，而且其第一終端連接 至電力供應電壓VDD。第二MOS電晶體P2透過其閘接收負 電壓，而且其第一終端連接至接地電壓VSS。第一緩衝器 的一輸入終端連接至第一和第二MOS電晶體P1和P2之共用 第二終端；而且第一缓衝器輸出致能信號〇SC_EN。 圖5B係用以說明圖4所示之振盪器200的一示意電路圖。 如所示，振盪器200係由用以接收致能信號〇SC_EN的一 103068.doc -12- 1312915 第一 ΝΑΝΟ閘ND1及彼此串列連接之偶數個第三至第八反 相器13、14、15、16、17和18以及具備第九和第十反相器19 和110之進一步的一弟二緩衝器組成。此處，第三反相器U 接收從第一 NAND閘ND1輸出的一信號；而且來自第八反相 器18的一輸出信號輸入至第一 NAND閘ND1的一第二終 端。具備第九和第十反相器19和110之第二緩衝器緩衝來自 第五反相器15的一輸出信號，藉此輸出時脈信號0SC。 圖5C係用以出示圖4所示之相位控制器3〇〇的一示意電路 圖0 如所示，相位控制器300具有將從振盪器2〇〇輸出之時脈 信號osc延遲一第一預定時間的一第一延遲31〇以及將來 自第一延遲之延遲時脈信號OSC-丨延遲一第二預定時間的 一第二延遲320。
相位控制器300進一步包括一相位〇尺閘、一相位NAND 閘、一相位反相器114和一第三緩衝器。相位〇R閘具備一第 一 NOR閘N0R1和一反相器Iu以便輸出第一電子電荷抽送 切換G i。相位NAND閘具備一第二ναν〇閘nd2和兩反相器 112和1113以便輸出第二電子電荷抽送切換G2。相位肋 閘接收時脈信號〇SC和從第二延遲32〇輸出之延遲時脈信 號〇SC_2。相位反相器114倒置來自第一延遲31〇之延遲時脈 信號〇 s c _ i以便輸出第〜電子電荷抽送時脈信號ρ ι。具備 兩反相nm和m之第三緩衝器緩衝從第—延遲131〇輸出 之延遲時脈信號0SC—UX便輪出第二電子電荷抽送時脈信 號P2 〇 103068.doc -13- 1312915 圖5D係用以描繪圖4所示之抽送控制器400的一示意電路 圖。 如所示，抽送控制器400包括具備一第三NAND閘ND3和 一反相器117的一第一重置AND閘、具備一第四NAND閘 ND4和一反相器118的一第二重置AND閘、具備一第五 NAND閘ND5和兩反相器II9和120的一第一重置NAND閘， 以及具備一第六NAND閘ND6和兩反相器121和122的一第 二重置NAND閘。 第一重置AND閘接收來自相位控制器300之相位反相器 114的輸出信號P1和從感測器100輸出之致能信號〇SC_EN 以便輸出第一電子電荷抽送時脈信號P1D。具備第四NAND 閘ND4和反相器118之第二重置AND閘接收來自第三緩衝 器之輸出信號P2和從感測器100輸出之致能信號〇SC_EN藉 此輸出第二電子電荷抽送時脈信號P2D。第一重置NAND閘 接收來自相位OR閘之輸出信號G1和從感測器100輸出之致 能信號〇SC_EN以便輸出第一電子電荷抽送切換信號 G2D。具備第六NAND閘ND6及兩反相器121和122之第二重 置NAND閘接收來自相位NAND閘之輸出信號G2和從感測 器100輸出之致能信號OSC_EN以便輸出第二電子電荷抽送 切換信號G2D。 圖5E係用以說明圖4所示之重置控制器500的一示意電路 圖。 如所示，重置控制器500係由一降位準移位器5 10、一升 位準移位器520、第一至第五重置MOS電晶體PMOS1至 103068.doc -14- 1312915 PM0S5、一反相器122和一重置電容器P5組成。 降位準移位器510將以電力供應電壓VDD和接地電壓 VSS的一位準輸入之致能信號OSC_EN的一位準移位至電 力供應電壓VDD和負電壓VBB的一位準。其間，升位準移 位器520將以電力供應電壓VDD和接地電壓VSS的一位準 輸入之致能信號OSC_EN的一位準移位至高於電力供應電 壓VDD的一高電壓VPP和接地電壓VSS的一位準。第一和第 二重置MOS電晶體PMOS1和PMOS2將透過其第一終端傳輸 ® 之接地電壓VSS_1和VSS_2輸出至分別連接至其第二終端 之電荷抽送器600的第三和第四節點G1BOOT和G2BOOT， 以響應由降位準移位器5 10移位之致能信號〇SC_EN。反相 器122倒置及輸出由降位準移位器5 10移位之致能信號 OSC_EN。第三重置MOS電晶體PMOS3用以將透過其第一終 端輸入的一輸入電壓 VINT ( VDD - |VBB| < VINT < VDD ) 傳輸至其第二終端，以響應來自反相器122的一輸出信號。 重置電容器P5用以透過其第一終端接收由升位準移位器 520移位之致能信號。最後，其閘連接至電容器P5之第二終 端和第三重置MOS電晶體PMOS3之第二終端的第四和第五 重置MOS電晶體PMOS4和PMOS5將透過其第一終端傳輸之 負電壓VBB_1和VBB_2輸出至分別連接至其第二終端之電 荷抽送器600的第一和第二節點P1BOOT和P2BOOT。 圖5F係用以描繪圖4所示之電荷抽送器600的一示意電路 圖。 如所示，電荷抽送器600具備一電子電荷抽送區塊610、 103068.doc -15- 1312915 一第一電子電荷抽送控制器620和一第二電子電荷抽送控 制器630。電子電荷抽送區塊610藉由將一電子電荷從輸出 終端OUT抽送及傳輸至第一節點P1BOOT或第二節點 P2BOOT而將負電壓VBB供應給一輸出終端OUT。第一電子 電荷抽送控制器620用以將電子電荷從輸出終端OUT抽送 及傳輸至第一節點P1B00T，以響應第一電子電荷抽送時脈 信號P1D，而且第二電子電荷抽送控制器630用以將電子電 荷從輸出終端OUT抽送至第二節點P2BOOT，以響應第二電 子電荷抽送時脈信號P2D。 再者，電子電荷抽送區塊610包括一電子電荷傳輸區塊 613、一第一切換區塊611和一第二切換區塊612。電子電荷 傳輸區塊613將電子電荷從輸出終端OUT傳輸至第一節點 P1B00T或第二節點P2B00T。第一切換區塊611用以切換第 一節點P1B00T與接地電壓VSS，而且第二切換區塊612用 以切換第二節點P2B00T與接地電壓VSS。 又再者，電子電荷傳輸區塊613具備用以傳輸電子電荷之 第一和第二NMOS電晶體NM1和NM2。第一和第二NMOS電 晶體NM1和NM2之第一終端一起耦合至輸出終端OUT，而 且第一和第二NMOS電晶體NM1和NM2之第二終端分別耦 合至第一節點P1BOOT和第二節點P2BOOT。同時，其閘與 彼此之第二終端交叉耦合。 其間，第一切換區塊611具有經由其閘被施以從一第一切 換控制器640輸出的一信號而且連接至第一節點P1BOOT和 接地電壓VSS的一第一切換PMOS電晶體PM5。 103068.doc -16- 1312915 第二切換區塊612具有透過其閘接收從一第二切換控制 器650輸出的一信號而且連接至第二節點P2BOOT和接地電 壓VSS的一第二切換PMOS電晶體PM6。 亦即，於第一電子電荷抽送時脈信號P1D和第二電子電 荷抽送時脈信號P2D不啟動的一時期期間，重置控制器500 使第一和第二切換PMOS電晶體PM5和PM6之閘重置為接 地電壓VSS位準。 第一電子電荷抽送控制器620和第二電子電荷抽送控制 器630分別包括一第一電容器PM1和一第三電容器PM3。第 一電容器PM1透過其第一終端接收第一電子電荷抽送時脈 信號P1D，而且其第二終端連接至第一節點P1BOOT。第二 電容器PM2透過其第一終端接收第二電子電荷抽送時脈信 號P2D，而且其第二終端連接至第二節點P2BOOT。 再者，電荷抽送器600具有一第一切換控制器640和第二 切換控制器650。 第一切換控制器640具備一第二電容器PM2和一第一鉗 位電路641。此處，第二電容器PM2透過其第一終端接收第 一電子電荷抽送切換信號G1D，而且其第二終端連接至第 三節點G1BOOT。其間，第一鉗位電路641用來使連接至第 二電容器PM2之第二終端的第三G1BOOT之電壓停留在一 預定電壓範圍中。 第一鉗位信號具備三PMOS電晶體PM7、PM8和PM9。其 閘連接至接地電壓VSS之PMOS電晶體PM7連接於第三節點 G1B00T與接地電壓VSS之間。PMOS電晶體PM9的一第一 103068.doc • 17- 1312915 終端連接至接地電壓VSS，而且其閘連接至其第二終端。 PMOS電晶體PM8透過其第一終端連接至PMOS電晶體PM9 之第二終端，而且透過其第二終端和閘連接至第三節點 G1B00T。 第二切換控制器650具備一第四電容器PM4和一第二鉗 位電路651。第四電容器PM4透過其第一終端接收第二電子 電荷抽送切換信號G2D。同時，第四電容器PM4的一第二終 端連接至第四節點G2BOOT。第二鉗位電路65 1使節點 G2B00T的一電壓停留在一預定電壓範圍中。 第二鉗位電路651具備三PM0S電晶體PM10、PM11和 PM12。其閘連接至接地電壓VSS之PM0S電晶體PM10連接 於第四節點G2B00T與接地電壓VSS之間。PMOS電晶體 PM12的一第一終端連接至接地電壓VSS，而且PM0S電晶體 PM12的一閘和一第二終端彼此連接。同時，第一PM0S電 晶體PM11的一第一終端連接至PM0S電晶體PM12之第二 終端，而且PM0S電晶體PM11的一閘和一第二終端兩者一 起連接至第四節點G2B00T。 再者，根據本發明之較佳具體實施例的負電壓產生電路 進一步包括抽送控制器400，於電子電荷抽送時脈信號P1D 和P2D不啟動時，用以重置分別接收電子電荷抽送時脈信號 P1D和P2D之第一電子電荷抽送控制器620和第二電子電荷 抽送控制器630的輸入終端以及分別接收電子電荷抽送切 換信號G1D和G2D之第一切換控制器640和第二切換控制器 6 5 0的輸入終端。 103068.doc -18- 1312915 圖6係出示圖4所示之輸出一負電壓之產生電路其作業的 一時序圖。 其後，參照圖4至6解釋輸出一負電壓之產生電路的作業。 感測器100感測負電壓VBB之位準，在負電壓VBb之位準 低於一預定範圍的一最小值之情況下，啟動致能信號 〇SC_EN並將其輸出。
然後，振盪器200於其接收啟動之致能信號〇sc_EN後開 始振盪作業而且輸出振盪時脈信號〇sc。 於相位控制器300接收時脈信號〇sc後，相位控制器3〇〇 輪出彼此具有相反相位之電子電荷抽送時脈信號ρι*ρ2& 相位分別與電子電荷抽送時脈信號p丨和^相反之電子電荷 抽送切換信號G1和G2。 於啟動致能信號〇SC_EN並且輸入抽送控制器4〇〇時， 送控制器400藉由緩衝電子電荷抽送時脈信號卩丨和p2及 子電荷抽送切換仏號G1和G2而輸出電子電荷抽送時脈 號P1D和P2D及電子電荷抽送切換信號Glr^〇G2D。另一 面，於不啟動之致能信號〇sc_E_入抽送控制器4〇叫 抽送控制器400以接地電壓vss位準輸出電子電荷抽送 脈，號P1D和P2D，而且以電力供應電壓vdd位準輸出電 電荷抽送切換信號G1D和G2D。 荷抽送器咖接收電子電荷#送時脈信號piD和 :子電何抽达切換信號G1D和G2d，而且藉由將電子電荷4 ^終~抽达至接地電遷vss供應終端而輸出負電/ 。當從感測器⑽輸出之致能信號OSC—EN不啟動時 103068.doc •19- 1312915 電荷抽送器600停止將電子電荷從其輸出終端抽送至接地 電壓VSS。 更近看電荷抽送器600之作業，電子電荷從電荷抽送器 600之輸出終端抽送至節點P1BOOT，以響應電子電荷抽送 時脈信號P1D，然後，從第一節點P1BOOT移至接地電壓VSS 終端，以響應電子電荷抽送切換信號G1D。 其間，電子電荷從電荷抽送器600之輸出終端抽送至第二 節點P2BOOT，以響應電子電荷抽送時脈信號P2D，然後從 • 節點P2BOOT移至接地電壓VSS終端，以響應電子電荷抽送 切換信號G2D。 藉由透過上述兩方法抽送電子電荷，負電壓VBB得以提 供給電荷抽送器600之輸出終端。 於致能信號OSC_EN不啟動時，重置控制器500不作業， 重置控制器500使第一和第二節點P1BOOT和P2BOOT之電 壓重置為負電壓VBB位準，而且使第三和第四節點G1BOOT 和G2BOOT之電壓重置為接地電壓VSS位準。 * 根據傳統技藝，當電荷抽送器不作業時，該產生電路將 第三和第四節點G1BOOT和G2BOOT之電壓保持在浮動狀 態。因此，第三和第四節點G1BOOT和G2BOOT之電壓位準 變得愈來愈高；然後電荷抽送器之作業變壞。 另一方面，於電荷抽送器600不作業時，根據本發明之較 佳具體實施例的產生電路使第三和第四節點G1BOOT和 G2BOOT之電壓位準重置為接地電壓VSS。因此，第三和第 四節點G1BOOT和G2BOOT之電壓位準並未過度上升。 103068.doc -20· 1312915 換言之，於電荷抽送器600不執行用以提供負電壓VBB之 作業時，用於電荷抽送器600其抽送作業之第一至第四電容 器PM1至PM4的終端均具備最佳電壓位準，以便使電荷抽送 器600最佳操作一跟隨之電子電荷抽送作業。 再者，提供給用以執行一切換作業之第一和第二切換 PMOS電晶體PM5和PM6其閘的電壓位準愈少，電荷抽送器 600執行電子電荷抽送作業愈有效率。因此，本具體實施例 將提供於第一和第二切換PMOS電晶體PM5和PM6其閘之 電壓位準重置為接地電壓VSS位準。 更近看重置控制器500之作業，於致能信號OSC_EN啟動 而為高位準時，降位準移位器5 10將具有電力供應電壓VDD 位準的一信號輸出至第一和第二MOS電晶體PMOS1和 PMOS2。 其間，於致能信號OSC_EN啟動而為高位準時，升位準移 位器520將具有電力供應電壓VDD位準之致能信號OSC_EN 的電壓位準轉換成高電壓VPP。因而，將第四和第五MOS 電晶體PMOS4和PMOS5關機。 當致能信號〇SC_EN不啟動而為低位準並且輸入降位準 移位器510時，降位準移位器510將以電力供應電壓VDD和 接地電壓VSS的一位準輸入之致能信號OSC_EN的位準轉 換成電力供應電壓VDD和負電壓VBB的一位準。 因而將第一和第二MOS電晶體PMOS1和PMOS2開機，而 且將透過其第一終端輸入之接地電壓VSS_1和VSS_2提供 給連接至其第二終端之第一和第二節點G1BOOT和 103068.doc -21 - 1312915 G2BOOT。 其間，當致能信號〇SC_EN不啟動並且輸入升位準移位器 520時，升位準移位器520將具有高電壓VPP和接地電壓VSS 之致能信號OSC_EN的位準轉換成電力供應電壓VDD和接 地電壓VSS的位準。 然後，第四和第五MOS電晶體PMOS4和PMOS5開機，以 便將從其第一終端輸入之負電壓VBB_1和VBB_2提供給分 別連接至其第二終端之第一和第二節點P1BOOT和 P2BOOT。 重置控制器500之反相器122和第三MOS電晶體PMOS3係 提供用來於致能信號OSC_EN啟動的一時期期間將第四和 第五MOS電晶體PMOS4和PMOS5可靠關機。於接收從降位 準移位器510輸出之具有電力供應電壓VDD位準的一信號 後，第三MOS電晶體PMOS3開機。結果，具有定值位準之 電壓VINT施於第四和第五MOS電晶體PMOS4和PMOS5之 閘。然後，第四和第五MOS電晶體PMOS4和PMOS5關機。 藉由於電荷抽送器600停止執行電子電荷抽送作業時重 置第一至第四節點P1BOOT、P2BOOT、G1BOOT和 G2BOOT，根據本發明之輸出負電壓VBB的產生電路可以有 效率地執行電子電荷抽送作業，以便提供負電壓VBB。因 此，有可能可靠提供負電壓VBB給根據本發明之產生電路。 再者，該產生電路以較傳統產生電路更少之抽送作業數 目提供相同數量的負電壓VBB，因為該產生電路可靠提供 負電壓VBB。因此，本發明有可能最小化一產生電路的一 103068.doc • 22- 1312915 111,112, 113, 114， 115, 116, 117, 118， 119,120, 121，122 ND1, ND2, ND3, ND4, ND5, ND6 NM1, NM2 NOR1 NAND 閘 NMOS電晶體 NOR閘
PI, P2 P5 PM1, PM2, PM3, PM4, PM5, PM6, PM7,PM8, PM9, PM10, PM11, PM12 PMOS1, PMOS2, PMOS3, PMOS4, PMOS5 MOS電晶體 重置電容器 電容器 重置MOS電晶體 103068.doc -25-

Claims (1)

13 1茨(^23637號專利申請案
中文申請專利範圍替換本(97年1〇月） 十、申請專利範圍： '—種用於—半導體裝置中之負電壓產生電路，包含： 藉由將一電子電荷抽送至供應給一第一節點與一第二 節點之#預定位準而產生一負電壓的一電子電由 送構件； 用以提供一第一抽送時脈信號和一第二抽送 的一控制單元； 用以控制將若干電子電荷供應給該第一節點和第 點以響應第—和第二抽送時脈信號的一抽送控制構件； 以及 ’ 時抽送時脈信號和該第二抽送時脈信號不啟動 ，"電子電何抽送構件之第一節 負電壓之位準的一I即點重置為 议平的重置控制構件。 2 如請求項1之負電壓 墙 電路’其中第一抽送時脈作號在 ^ ^ '仏唬係於母一預定區間交替計時以響雁自 電壓的一位準。 | 丁 μ響應負 3.如請求項2之負電壓 括： 生電路，其令該抽送控制構件包 用以控制將電子電荷從輸出終端 響應一第—妯1 + < 送至°亥第—節點以 用以控制蔣t 2 # 抽V控制構件；以及 制將電子電荷從輸出終 響應—第二拙$吐nr v 、端抽一至该第二節點以 4·如請求項A 弟一抽达控制構件。 項3之負電壓產生電路，其 包括： 、中°亥電子電荷抽送構件 103068-971017.doc 1312915 將電子電荷從輪出終 鳊得輸至該第—節點與第二筘點 之-的-電子電荷傳輪構件; 即點 用以切換該第-節點與—接地電壓的一第 件；以及 莰地4 Μ的第一切換構 用以切換該第二節點虚 5·如請求項4之… 的一第二切換構件。 “項4之負電屋產生電路，進-步包括： 用以接收_隻 , 的-第換信號及切換該第-切換構件 弟抽运切換控制構件，苴中箆—妯、关+认 從該控制單元輸出，& 〃中第#送切換信號係 ' 且具有與第一抽送時脈_沪彳目/5 的一相位；以及 了脈饴唬相反 用以接收一第-社、主+ 的一第…抽送切換信號及切換該第二切換構件 第-抽送切換控制構件，其中第 從該控制單开鉍山 之切換係 的一相位。輪出’而且具有與第二抽送時脈信號相反 6 ·如請求項5 > έ + 接至巧/電路’其中該第—切換構件係連 該:第―郎點和接地電壓的一第一 pM〇s電晶體，而且 輸*的:::件的-閘接收從該第-抽送切換控制構件 接至該Γ:?電壓產生電路’其中該第二切換構件係連 即點和接地電壓的一第二PMOS電晶體，而且 :出的—換構件的一閘接收從該第二抽送切換控制構件 别的—信號。 8.如請求項7 > & & 和第、、之負電壓產生電路，其中當第一袖送時脈信號 由送時脈信號不啟動時該重置控制構件將該第一 103068-971017.doc -2 - 1312915 切^構件和第二切換構件之問重置為接地電壓位準。 .如β求項8之負電壓產生電路，其中該控制單元包括： 乂感測經由輸出終端提供之負電壓位準並且輸出一 致能信號以響應感測之負電壓位準的—感測構件;’ 用以振盪一時脈信號以響應該致能信號的一振盪構 "用二!出一第一抽送信號和一第二抽送信號的-相位 工制構件’其中該第-和第二抽送信號具有彼此相反之 相位；以及 =根據該致能信號控制該第一和第二抽送時脈信號 ::弟-及第二抽送切換信號之啟動的一第二重置控制 構件。 Α如請求項9之負電麼產生電路，其中該重置控制構件包 括· -種用以將一電力供應電壓和接地電壓之致能信號的
-位準移位至電力供應電壓和負電愿的一位準之 移位器； τ種用以將電力供應電壓和接地電壓之致能信號的_ 位準移位至—高電展和接地電虔的-位準之升位準移位 器’其中該高電壓的—位準高於電力供應電壓之位準； 第一和第二MOS電晶體，用以將從其第一終端輸入之 接地Μ輸出至分別連接至該第—和第二刪電晶體之 第二終端的第一和第二PM〇s電晶體之閘，· -種用以倒置及輸出由該降位準移位器移位之致能信 i03068-97I017.doc 1312915 號的反相器； -種將透過其第一終端輸入的一輸入電壓傳輸至其第 -終w響應從該反相器輸出的—信號之第三则電晶 體，其中該輸入電麼小於電力供應電麼但大於電力供應曰 電麼減去負電壓其一絕對值的一電壓； 種透過其第-終端接收從該升位準移位器輸出的一 信號之電容器；以及
用以將從其第一終端輸入之負電壓輸出至分別連接至 其第二終端之第-和第二節點的第四和第五刪電晶 體’其中該第四和第五M0S電晶體—起連接至該電容器 的一第二終端和該第三MOS電晶體的一帛二終端。 11·如請求項10之負電塵產生電路，其中該感測構件包括： 透過其閘接收接地電壓的一第六；^〇8電晶體，其中該 第六MOS電晶體的一第一終端連接至電力供應電壓； 透過其閘接收負電壓的一第七M〇s電晶體，其中該第 七MOS電晶體的一第一終端連接至電力供應電壓；以及 透過其輸出終端提供致能信號的一第一緩衝器，其中 该第一緩衝器的一輸入終端連接至該第六和第七M〇s電 晶體的一共用第二終端。 it如請求項U之負電壓產生電路，其中該振盪構件包括： 一種透過其第一終端接收致能信號之第—NAND閘； 一種用以倒置及傳輸從該第一 NAND閘輸出的一信號 之第一反相器，其中該第一反相器具備偶數個反相器， 而且一第一輸入接收來自該NAND閘之輸出信號，而且一 I03068-971017.doc -4 - 1312915 最後輸出提供給該NAND閘的—第二終端；以及 種用以緩衝具有奇數個第—反相器的一反相器其一 輸出並將其當作時脈信號予以輸出之第二緩衝器。 月长員12之負電壓產生電路，其中該相位控制構件包 括： 種用以將從該振盪構件輸出之時脈信號延遲一第一 預定區間的第—延遲構件； 種用以將彳< 該第—延遲構件輸出之時脈信號延遲-第二預定區間的第二延遲構件； 種用以執行對該時脈信號和由言亥第二延遲構件延遲 的一時脈信號之一邏輯運算的OR閘； 種用以執行對該時脈信號和由該第二延遲構件延遲 之時脈信號之—邏輯運算的NAND閘； -種用以倒置從肖第—延遲構件@出的—信號之第二 反相器；以及 -種用以緩衝從該第一延遲構件輸出之信號的第三緩 衝器。 Μ.如請求項13之負電壓產生電路，其中該第二重置控制構 件包括： 用以接收從該相位控制構件之〇R閑輸出的—信號和從 該感測構件輸出之致能信號而且輸出第一抽送時脈信號 的一第一 AND閘； 化 用以接收從該相位控制構件之第二NAND閘輸出的一 信號和從該感測構件輸出之致能信號而且輸出第二抽送 103068-971017.doc 1312915 時脈信號的一第二AND開； 用以接收從該相位控制構件之第二反相 號和從該感測構件輸出之致能信號而且輸㈣2 一信 換信號的一第三NAND閘；以及 抽送切 用以接收從該相位㈣構件之第三緩衝 =從該感測構件輸出之致能信號而且輸出第二二： 換4號的一第四NAND閘。 '、刀 15.:請求項14之負電壓產生電路，其中該 控制構件分別包括一第一和第二 ：：抽适 笛-#^ 电今窃其中該第一和 -電谷器透過其[終端接收第—和第二抽送日 二而且其第二終端分別連接至該第一和第二節點。。 項15之負電壓產生電路，其中該第-抽送切換控 制構件包括： 。。透過其第-終端接收第—抽送切換信號的—第三電容 益其中該第三電容器的一第二終端連接至該第一節 點，以及 使該第〕電容器之第二終端的一節點 麼範圍中的一第一鉗位電路。 電 ^如請求項15之負電壓產生電路，其中該第一鉗位電路包 括： 連接於該第一節點和接地電壓間的一第一鉗位PMOS 電晶體，其中該第一鉗位PMOS電晶體的一閘連接至接地 電壓； ”第一終端連接至接地電壓的一第二鉗位PM〇s電晶 103068-971017.doc 1312915 體’其中該第二鉗位PMOS電晶體的一閘和一第二終端連 接在一起；以及 /、第一終端連接至該第二鉗位pM〇s電晶體之第二終 =的—第三鉗位PM0S電晶體，其中該第三鉗位pM〇s電 晶體的—閘和一第二終端連接至該第一節點。 18. 如請求項17之負電壓產生電路，其中該第二抽送切換控 制構件包括： 透過其第一終端接收第二抽送切換信號的一第四電容 器其中該第四電容器的一第二終端連接至該第二節 點；以及 使《亥第四電容器之第二終端的一節點停留在一預定電 壓範圍中的一第二鉗位電路。 19. 如請求項18之負電壓產生電路，其中該第二鉗位電路包 括： 連接於該第一節點與接地電壓間的一第四钳位PM〇s 電晶體，其中該第四鉗位pM〇s電晶體的一閘連接至接地 電壓； 其第一終端連接至接地電壓的一第五鉗位PM〇S電晶 體’其中該第五鉗位PMOS電晶體的一閘和一第二終端彼 此連接；以及 其第一終端連接至該第五鉗位PMOS電晶體之第二終 知的一第六鉗位PMOS電晶體’其中該第六鉗位pmos電 晶體的一閘和一第二終端連接至該第二節點。 20. 如凊求項19之負電壓產生電路，其中該電子電荷傳輸構 103068-971017.doc 1312915
件包括其閘彼此交叉耦合之第一和第二NMOS電晶體，其 中該第一和第二NMOS電晶體之第一終端一起連接至輸 出終端，而且該第一和第二NMOS電晶體之第二終端分別 連接至該第一和第二節點。 103068-971017.doc
TW094123637A 2004-11-09 2005-07-12 Negative voltage generator circuit TWI312915B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090994A KR100633332B1 (ko) 2004-11-09 2004-11-09 음의 전압 공급회로

Publications (2)

Publication Number Publication Date
TW200627115A TW200627115A (en) 2006-08-01
TWI312915B true TWI312915B (en) 2009-08-01

Family

ID=36315715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094123637A TWI312915B (en) 2004-11-09 2005-07-12 Negative voltage generator circuit

Country Status (3)

Country Link
US (1) US7282986B2 (zh)
KR (1) KR100633332B1 (zh)
TW (1) TWI312915B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633332B1 (ko) * 2004-11-09 2006-10-11 주식회사 하이닉스반도체 음의 전압 공급회로
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치
KR100826647B1 (ko) * 2006-11-20 2008-05-06 주식회사 하이닉스반도체 전압펌프 초기화 회로 및 이를 이용한 전압 펌핑장치
KR20080100539A (ko) * 2007-05-14 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR100870429B1 (ko) * 2007-08-30 2008-11-25 주식회사 하이닉스반도체 내부 전압 생성 회로
KR100915816B1 (ko) * 2007-10-04 2009-09-07 주식회사 하이닉스반도체 내부 전압 생성 회로
US7760010B2 (en) * 2007-10-30 2010-07-20 International Business Machines Corporation Switched-capacitor charge pumps
KR100927402B1 (ko) 2007-11-05 2009-11-19 주식회사 하이닉스반도체 반도체 메모리 소자
KR101222062B1 (ko) * 2011-01-27 2013-01-15 에스케이하이닉스 주식회사 반도체 집적회로
US9026063B2 (en) * 2011-05-17 2015-05-05 Triquint Semiconductor, Inc. Complementary metal-oxide semiconductor direct current to direct current converter
US20130002343A1 (en) * 2011-06-29 2013-01-03 Synopsys Inc. High voltage regulation in charge pumps
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
CN108880233B (zh) * 2018-08-03 2023-10-24 上海艾为电子技术股份有限公司 一种电荷泵电路
CN114257084B (zh) * 2021-12-24 2023-07-18 恒烁半导体(合肥)股份有限公司 一种具有快启功能的电荷泵电路及其应用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255469A (ja) * 1997-03-07 1998-09-25 Mitsubishi Electric Corp 半導体集積回路
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
US5945869A (en) * 1997-05-23 1999-08-31 Texas Instruments Incorporated Voltage detector using body effect
US6335893B1 (en) * 1997-06-16 2002-01-01 Hitachi, Ltd. Semiconductor integrated circuit device
KR100243295B1 (ko) 1997-06-26 2000-02-01 윤종용 반도체장치의 백 바이어스 발생기 및 그 발생방법
JP2000049299A (ja) 1998-05-25 2000-02-18 Mitsubishi Electric Corp チャージポンプ回路およびそれを備える不揮発性半導体記憶装置
KR20000013309A (ko) 1998-08-06 2000-03-06 윤종용 고전압 발생 회로
US6281724B1 (en) * 1998-11-17 2001-08-28 Analog Devices, Inc. Circuit for partial power-down on dual voltage supply integrated circuits
KR100348221B1 (ko) * 1998-12-30 2002-09-18 주식회사 하이닉스반도체 고전압 발생기
US6456152B1 (en) * 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability
US6337595B1 (en) * 2000-07-28 2002-01-08 International Business Machines Corporation Low-power DC voltage generator system
KR100401521B1 (ko) * 2001-09-20 2003-10-17 주식회사 하이닉스반도체 고전압 동작용 승압 회로
KR100633332B1 (ko) * 2004-11-09 2006-10-11 주식회사 하이닉스반도체 음의 전압 공급회로

Also Published As

Publication number Publication date
KR20060042353A (ko) 2006-05-12
US20060097773A1 (en) 2006-05-11
TW200627115A (en) 2006-08-01
KR100633332B1 (ko) 2006-10-11
US7282986B2 (en) 2007-10-16

Similar Documents

Publication Publication Date Title
TWI312915B (en) Negative voltage generator circuit
TW586267B (en) Semiconductor integrated circuit with leak current cut-off circuit
US6483728B1 (en) Charge pump circuit
TWI222081B (en) Devices, circuits and methods for dual voltage generation using single charge pump
US7948263B2 (en) Power gating circuit and integrated circuit including same
KR100919815B1 (ko) 반도체 메모리 장치
TWI338877B (en) A shift register circuit and a pull high element thereof
JP2003115758A (ja) サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
KR20010100439A (ko) 고전압 발생회로
JP2004348940A (ja) シフトレジスタ回路
TWI281787B (en) Oscillation circuit
WO2017165050A1 (en) Bi-directional multi-mode charge pump
JP2000357943A (ja) ラッチ回路とレジスタ回路
TW434566B (en) High voltage generation circuit for semiconductor memory device
TWI291178B (en) Apparatus and method for data outputting
JP2009296119A (ja) 双方向バッファ回路及び信号レベル変換回路
TWI332260B (en) Semiconductor device
TWI726117B (zh) 積體電路(ic)、用於估計一積體電路之記憶體單元之速度之方法及用於建構具有記憶體及環振盪器之積體電路之方法
TW449957B (en) Oscillatory circuit having built-in test circuit for checking oscillating signal for duty factor
US6580312B1 (en) Apparatus for generating stable high voltage signal
US20080088564A1 (en) Driving Circuit of Liquid Crystal Display
JP3632151B2 (ja) 断熱充電レジスタ回路
TW200926194A (en) Charge pump and method for operating the same
US20080030250A1 (en) Flip-flop circuit
TW200417153A (en) Emulation of long delay chain by ring oscillator with floating body-tide body devices

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees